JP6735904B2 - アクティブマトリクス基板及び表示パネル - Google Patents

アクティブマトリクス基板及び表示パネル Download PDF

Info

Publication number
JP6735904B2
JP6735904B2 JP2019505964A JP2019505964A JP6735904B2 JP 6735904 B2 JP6735904 B2 JP 6735904B2 JP 2019505964 A JP2019505964 A JP 2019505964A JP 2019505964 A JP2019505964 A JP 2019505964A JP 6735904 B2 JP6735904 B2 JP 6735904B2
Authority
JP
Japan
Prior art keywords
terminals
terminal group
wiring
terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019505964A
Other languages
English (en)
Other versions
JPWO2018168680A1 (ja
Inventor
陽介 藤川
陽介 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2018168680A1 publication Critical patent/JPWO2018168680A1/ja
Application granted granted Critical
Publication of JP6735904B2 publication Critical patent/JP6735904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、アクティブマトリクス基板及び表示パネルに関する。
従来、携帯電話、スマートフォン、タブレット型ノートパソコンなどの携帯型の情報端末装置やコンピュータなどの電子機器には、液晶パネルなどの表示パネルを備えた表示装置が用いられている。表示パネルを構成するアクティブマトリクス基板においては、画素がマトリクス状に配列されており、各画素から引き出された配線の端子がアクティブマトリクス基板の一辺に沿って並んでいる。アクティブマトリクス基板に係る端子の配置態様については、例えば、下記特許文献１〜５に記載されたものが知られている。
特許文献１には、複数の端子において、配列方向の端部に配された端子間のピッチが、配列方向の中央部に配された端子間のピッチに比べて大きい構成が記載されている。特許文献２には、配列方向の端部に配された端子の面積及び端子間のピッチが、配列方向の中央部に配された端子の面積及び端子間のピッチに比べて大きい構成が記載されている。特許文献３には、ソースバスラインに係る端子、ゲートバスラインに係る端子、共通電極に係る端子がアクティブマトリクス基板の一辺に沿って配列されている構成が記載されている。また、特許文献３では、ソースバスラインに係る端子は３つの端子群に分けられており、ゲートバスラインに係る端子群がソースバスラインに係る端子群の外側に配されている。特許文献４には、ソースバスラインに係る端子とゲートバスラインに係る端子とが、アクティブマトリクス基板の一辺に形成されると共に、当該一辺方向において、交互に配されている構成が記載されている。
ここで、特許文献１〜４に記載されたアクティブマトリクス基板における端子の配置態様をまとめると以下（１）〜（３）の通りである。
（１）複数の端子は、基本的には等間隔で配列され、同じ面積を有している。
（２）複数の端子の一部について、実装精度を高くするために配列ピッチを大きくしたり、低抵抗化のために面積を大きくしたりする場合がある。
（３）異なる機能を有する複数の端子が配列される場合は、機能毎に端子群としてグループ化され、一つの端子群の両側に他の端子群が配される場合がある。また、異なる機能を有する端子が基板の一辺方向において、交互に配列される場合がある。
また、特許文献５には、タッチパネル機能を内蔵したインセル方式の液晶表示パネルが記載され、アクティブマトリクス基板の一辺にソースバスラインに係る端子、ゲートバスラインに係る端子、共通電極に係る端子が形成されている構成が記載されている。特許文献５に記載されているようなタッチパネル機能を内蔵したアクティブマトリクス基板においては、共通電極を分割構成することで、タッチ位置を検出することが可能となっている。
特開昭６１−３１２６号公報
特開２００５−９２１８５号公報
特開２００５−８４５３５号公報
特開平１１−３０５６８１号公報
特開２０１３−２５４１６８号公報
（発明が解決しようとする課題）
上記表示装置については、近年、高解像度化及び狭額縁化が求められている。このため、端子の配置態様としては、表示装置の高解像度化に伴う端子数の増加に対応しつつ、狭額縁化を図ることが可能なものが求められる。特に特許文献５に記載されているようなタッチパネル機能を内蔵したアクティブマトリクス基板においては、画素から引き出された配線の端子に加えて、各共通電極から引き出された配線の端子を設ける必要がある。これにより、端子の総数が増加することから、狭額縁化を実現することがより困難となり、表示パネルの外形が大きくなってしまう。表示パネルの外形が大きくなると、例えば、意匠的な制約が生じることや、製造に係るコストが増加することが懸念される。
本発明は上記のような事情に基づいて完成されたものであって、アクティブマトリクス基板の狭額縁化を図ることを目的とする。
（課題を解決するための手段）
上記課題を解決するために、本発明のアクティブマトリクス基板は、基板と、前記基板上に設けられ、行方向及び列方向に沿ってマトリクス状に配列される複数の画素電極と、前記基板上に設けられ、前記複数の画素電極の各々に接続される複数のスイッチング素子と、前記基板上に設けられる複数の共通電極と、前記基板上において前記列方向の一端部に設けられ、前記行方向に沿って並ぶ複数の第１端子及び複数の第２端子によって構成される端子群であって、前記行方向における長さが、前記行方向における前記複数のスイッチング素子の配置領域の長さ及び前記行方向における前記複数の共通電極の配置領域の長さよりも小さい値で設定されている端子群と、前記基板上に設けられ、前記第１端子と前記列方向に並ぶ複数の前記スイッチング素子とを電気的に接続するスイッチング素子用配線であって、前記複数の第１端子の各々に対応して、複数本設けられるスイッチング素子用配線と、前記基板上に設けられ、前記複数の第２端子と前記複数の共通電極とをそれぞれ電気的に接続する複数の共通電極用配線と、を備え、前記端子群は、前記端子群の前記行方向における中央部分を構成する中央側端子群であって、前記行方向に沿って並ぶ複数の前記第１端子によって構成される中央側端子群と、前記端子群の前記行方向における両側部分をそれぞれ構成する端部側端子群であって、前記行方向に沿って並ぶ複数の前記第１端子及び前記行方向に沿って並ぶ複数の前記第２端子によって構成されると共に、前記第２端子が前記行方向において隣り合う２つの前記第１端子の間に配されている端部側端子群と、を備えることに特徴を有する。
行方向に並ぶ複数の電極（又はスイッチング素子）の各々から、行方向における長さが相対的に小さい端子群の各端子に対して配線をそれぞれ延ばす場合には、複数の配線が端子群に向かって集束する形で配される。ここで、配線の集束の度合いが大きい程、配線の行方向における長さが大きくなるから、列方向において、より多くの配線が並ぶことになる。列方向に多くの配線が並ぶと、各配線の幅や隣り合う配線間の間隔に起因して、列方向における配線の配置スペースが大きくなってしまう。上記構成によれば、端子群の行方向における両側部分を構成する端部側端子群においては、隣り合う２つの第１端子の間に第２端子が配される構成とした。つまり、端部側端子群は、第１端子と第２端子とが混在する構成とした。これにより、仮に端子群の中央部分が第１端子のみによって構成され、端子群の両側部分が第２端子のみによって構成される場合に比べて、複数の第１端子の行方向における長さ、及び複数の第２端子の行方向における長さをより大きくすることができる。つまり、複数のスイッチング素子用配線の集束の度合い、及び複数の共通電極用配線の集束の度合いをそれぞれ小さくすることができる。この結果、スイッチング素子用配線及び共通電極用配線に係る列方向についての配置スペースをより小さくすることができるので、アクティブマトリクス基板の狭額縁化を図ることができる。
また、前記基板上に設けられ、前記端子群に対して前記行方向における両側にそれぞれ配されると共に、前記行方向に沿って並ぶ複数の第３端子によって構成される第３端子群を備えるものとすることができる。上記構成では、端子群の行方向における長さが複数のスイッチング素子の配置領域の長さ及び複数の共通電極の配置領域の長さよりも小さい値で設定されている。このため、端子群の行方向における両側に端子を配置するスペースを確保することができる。このため、第１端子、第２端子以外の端子である第３端子を配した場合において、アクティブマトリクス基板が行方向に大きくなる事態を抑制できる。
また、前記スイッチング素子用配線は、前記スイッチング素子のソース電極と電気的に接続されており、前記第３端子は、前記スイッチング素子のゲート電極と電気的に接続されているものとすることができる。このような構成とすれば、スイッチング素子及び共通電極に係る端子を行方向に沿って配列することができ、端子に係る列方向の配置スペースをより小さくすることができる。
次に、上記課題を解決するために、本発明の表示パネルは、上記記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対して対向配置される対向基板と、を備える。このような構成の表示パネルによれば、アクティブマトリクス基板の狭額縁化が図られているので、表示パネルのデザイン性が高いものとなる。
（発明の効果）
本発明によれば、アクティブマトリクス基板の狭額縁化を図ることができる。
本発明の実施形態１に係る液晶表示装置をＹ軸方向に沿う切断線で切断した断面図 液晶パネルを示す斜視図 表示領域におけるアクティブマトリクス基板を示す断面図 アクティブマトリクス基板を示す平面図 端子の配置態様を示す平面図 比較例１の端子の配置態様を示す平面図 比較例２の端子の配置態様を示す平面図 比較例３の端子の配置態様を示す平面図 比較例４の端子の配置態様を示す平面図 比較例５の端子の配置態様を示す平面図 実施形態２に係る端子の配置態様を示す平面図
＜実施形態１＞
本発明の実施形態１を図１から図１０によって説明する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。液晶表示装置１０は、図１に示すように、液晶パネル１１（表示パネル）と、液晶パネル１１を駆動するドライバ１７（パネル駆動部）と、ドライバ１７に対して各種入力信号を外部から供給する制御回路基板１２（外部の信号供給源）と、液晶パネル１１と外部の制御回路基板１２とを電気的に接続するフレキシブル基板１３（外部接続部品）と、液晶パネル１１に光を供給する外部光源であるバックライト装置１４（照明装置）と、を備える。バックライト装置１４は、図１に示すように、表側（液晶パネル１１側）に向けて開口した略箱形をなすシャーシ１４Ａと、シャーシ１４Ａ内に配された図示しない光源（例えば冷陰極管、ＬＥＤ、有機ＥＬなど）と、シャーシ１４Ａの開口部を覆う形で配される図示しない光学部材と、を備える。光学部材は、光源から発せられる光を面状に変換するなどの機能を有するものである。
また、液晶表示装置１０は、図１に示すように、相互に組み付けられた液晶パネル１１及びバックライト装置１４を収容及び保持するための表裏一対の外装部材１５，１６を備えており、このうち表側の外装部材１５には、液晶パネル１１の表示領域Ａ１に表示された画像を外部から視認させるための開口部１５Ａが形成されている。本実施形態に係る液晶表示装置１０は、例えば、携帯電話（スマートフォンなどを含む）、ノートパソコン（タブレット型ノートパソコンなどを含む）、ウェアラブル端末（スマートウォッチなどを含む）、携帯型情報端末（電子ブックやＰＤＡなどを含む）、携帯型ゲーム機、デジタルフォトフレームなどの各種電子機器（図示せず）に用いられるものである。
液晶パネル１１は、図１に示すように、対向状に配される一対の基板２１，２２と、一対の基板２１，２２間に配され、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層２３（媒質層）と、一対の基板２１，２２の間に配されると共に液晶層２３を囲むことで液晶層２３を封止するシール部材２４と、を備える。一対の基板２１，２２のうち表側（正面側、図１の上側）の基板がＣＦ基板２１（対向基板）とされ、裏側（背面側）の基板がアクティブマトリクス基板２２（アレイ基板、素子側基板）とされる。なお、液晶層２３に含まれる液晶分子は、例えば水平配向とされるが、これに限定されない。また、両基板２１，２２の外面側には、それぞれ図示しない偏光板が貼り付けられている。
ＣＦ基板２１は、ガラス基板（図示せず）の内面側（液晶層２３側）に、カラーフィルタ、オーバーコート膜、配向膜（いずれも図示せず）が積層されることで構成されている。カラーフィルタは、マトリクス状に配列されるＲ（赤色），Ｇ（緑色），Ｂ（青色）の三色の着色部（図示せず）を備えている。各着色部は、アクティブマトリクス基板２２の各画素（図４参照）と対向配置されている。
アクティブマトリクス基板２２は、図３に示すように、ガラス基板２６（基板）と、ガラス基板２６における内面側（液晶層２３側、図３の上側）に積層された各種の膜と、を備える。具体的には、ガラス基板２６上には、下層側から順にベースコート膜２８、半導体膜３３、ゲート絶縁膜３２、ゲート用導電膜３１、絶縁膜３５、導電膜３４、平坦化膜３６、配線７２、絶縁膜３９、画素電極４０、絶縁膜４１、共通電極４２が積層形成されている。ベースコート膜２８は、ガラス基板２６における表面の全体を覆うベタ状のパターンとされており、例えば酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮｘ）、窒化酸化珪素（ＳｉＮＯ）などからなる。半導体膜３３は、ベースコート膜２８の上層に積層され、ＴＦＴ４３においてソース電極３４Ｓとドレイン電極３４Ｄとに接続されるチャネル部（半導体部）を構成する。半導体膜３３は、低温ポリシリコン（ＬＴＰＳ）からなる。
ゲート絶縁膜３２は、ベースコート膜２８及び半導体膜３３の上層側に積層されている。ゲート用導電膜３１は、１種類の金属材料（例えばタンタルやタングステンなど）からなる単層膜や、異なる種類の金属材料からなる積層膜や、合金などによって構成され、導電性及び遮光性を有している。ゲート用導電膜３１は、ゲート配線３１Ａ（図４参照）やＴＦＴ４３のゲート電極３１Ｇなどを構成する。つまり、ゲート配線３１Ａとゲート電極３１Ｇは同じ層に配されている。絶縁膜３５は、ゲート絶縁膜３２及びゲート用導電膜３１の上層側に積層されている。導電膜３４は、絶縁膜３５の上層側に積層され、１種類の金属材料（例えばアルミニウム（Ａｌ）やクロム銅（Ｃｒ）など）からなる単層膜や、異なる種類の金属材料からなる積層膜や、合金などによって構成され、導電性及び遮光性を有している。導電膜３４は、ソース配線３４Ａ（図２参照）やＴＦＴ４３のソース電極３４Ｓ及びドレイン電極３４Ｄなどを構成する。つまり、導電膜３４は、ソース用導電膜及びドレイン用導電膜と呼ぶことができ、ソース配線３４Ａ、ソース電極３４Ｓ、ドレイン電極３４Ｄは同じ層に配されている。
平坦化膜３６は、導電膜３４及び絶縁膜３５の上層側に積層されると共に、例えば有機樹脂材料であるアクリル系樹脂材料（例えばポリメタクリル酸メチル樹脂（ＰＭＭＡ））からなる。平坦化膜３６は有機絶縁膜であり、その膜厚が他の無機絶縁膜（絶縁膜３２，３５，３９，４１）に比べて厚いものとされ、表面を平坦化する機能を有する。配線７２は、例えば銅（Ｃｕ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、タングステン（Ｗ）のいずれか、またはこれらの混合物からなる。絶縁膜３９は、平坦化膜３６及び配線７２の上層側に積層されている。
画素電極４０は、絶縁膜３９上に配されており、透明電極材料（例えばＩＴＯ（Indium Tin Oxide）など）の膜によって構成されている。絶縁膜４１は、画素電極４０及び絶縁膜３９の上層側に積層されている。共通電極４２は、絶縁膜４１上に配されており、透明電極材料（例えばＩＴＯなど）の膜によって構成されている。ゲート絶縁膜３２、絶縁膜３５、絶縁膜３９、絶縁膜４１は、例えば、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯ２）等の無機材料からなる無機絶縁膜であり、防湿性を有している。
また、表示領域Ａ１においては、スイッチング素子であるＴＦＴ４３が画素電極４０に対応して設けられている。ＴＦＴ４３は、ゲート電極３１Ｇと、半導体膜３３と、ソース電極３４Ｓと、ドレイン電極３４Ｄとを備える。平坦化膜３６、絶縁膜３９において、ドレイン電極３４Ｄと重なる箇所には、平坦化膜３６、絶縁膜３９を貫通する形でコンタクトホールＣＨ１が形成されている。画素電極４０は、コンタクトホールＣＨ１を介して、ドレイン電極３４Ｄと接続されている。絶縁膜３９，４１において、配線７２と重なる箇所には、絶縁膜３９，４１を貫通する形でコンタクトホールＣＨ２が形成されている。コンタクトホールＣＨ２は、液晶層２３側（図３の上側）に開口されており、共通電極４２は、コンタクトホールＣＨ２を介して、配線７２と接続されている。また、ゲート絶縁膜３２、絶縁膜３５を貫通する形でコンタクトホールＣＨ４，ＣＨ５がそれぞれ形成されている。ソース電極３４Ｓは、コンタクトホールＣＨ４を介して、半導体膜３３と接続されている。ドレイン電極３４Ｄは、コンタクトホールＣＨ５を介して、半導体膜３３と接続されている。
液晶パネル１１は、図２に示すように、画像を表示可能な表示領域Ａ１と、表示領域Ａ１を取り囲む形で外周側に配される非表示領域Ａ２を有する。表示領域Ａ１は、ＣＦ基板２１とアクティブマトリクス基板２２とが重なる領域の内側部分に形成されている。ＣＦ基板２１及びアクティブマトリクス基板２２は、それぞれ方形状をなしており、アクティブマトリクス基板２２は、ＣＦ基板２１に対して、Ｙ軸方向における一方側に張り出している。これにより、アクティブマトリクス基板２２のＹ軸方向における一方側の周端部は、ＣＦ基板２１と重ならない領域となっており、この領域には、端子６１，６２，６３（詳しくは後述）が形成されている。端子６１，６２，６３には、例えば、ドライバ１７やフレキシブル基板１３などの回路部材が適宜接続される。なお、ドライバ１７はフレキシブル基板１３上に実装されていてもよく（ＣＯＦ実装）、その場合には、フレキシブル基板１３を介して各端子（主に端子６１，６２）がドライバ１７と接続される。
図４に示すように、アクティブマトリクス基板２２を構成するガラス基板２６上において、表示領域Ａ１には、Ｘ軸方向（行方向）及びＹ軸方向（列方向）に沿ってマトリクス状に配列される複数の画素２７（画素アレイ）が設けられている。ガラス基板２６上において、Ｘ軸方向の両端部には、ゲートドライバ１８がそれぞれ設けられている。また、複数の画素２７の形成領域と、端子６１，６２，６３との間には、ＲＧＢスイッチ回路４５が設けられている。
画素２７は、画素電極４０と、共通電極４２と、ＴＦＴ４３と、を備える。画素電極４０は、ガラス基板２６上に設けられ、Ｘ軸方向（ガラス基板２６の一辺方向）及びＹ軸方向（ガラス基板２６の他辺方向）に沿ってマトリクス状に複数配列されている。ＴＦＴ４３（薄膜トランジスタ、スイッチング素子）は、Ｘ軸方向及びＹ軸方向に沿ってマトリクス状に複数配列されている。ＴＦＴ４３は、ゲート配線３１Ａ及びソース配線３４Ａが交差する箇所に設けられており、複数のＴＦＴ４３が、複数の画素電極４０に対してそれぞれ接続されている。ＴＦＴ４３は、ゲート配線３１Ａ及びソース配線３４Ａにそれぞれ供給される各種信号に基づいて駆動され、その駆動に伴って画素電極４０に所定の電圧が印加されるようになっている。
共通電極４２は、ベタ状の電極であり、複数本のスリット（図示せず）を有した画素電極４０と共通電極４２の間に電位差が生じると、共通電極４２と画素電極４０との間には、アクティブマトリクス基板２２の板面に沿う成分に加えて、アクティブマトリクス基板２２の板面に対する法線方向の成分を含むフリンジ電界（斜め電界）が生じる。これにより、そのフリンジ電界を利用して液晶層２３（図１参照）に含まれる液晶分子の配向状態を制御することで、表示領域Ａ１に画像を表示することができる。
ゲートドライバ１８は、図４に示すように、Ｙ軸方向に長い形状をなしており、ガラス基板２６上にモノリシックに形成され、ＴＦＴ４３への出力信号の供給を制御するための制御回路を有している。Ｙ軸方向に沿って延びるゲート配線３１Ａは、両側のゲートドライバ１８にそれぞれ接続されている。また、ゲートドライバ１８からは、配線７３が複数本引き出されている。配線７３におけるゲートドライバ１８とは反対側の端部には、端子６３（第３端子）が設けられている。つまり、端子６３は、配線７３、ゲートドライバ１８及びゲート配線３１Ａを介してＴＦＴ４３のゲート電極３１Ｇと電気的に接続されている。ゲートドライバ１８には、端子６３及び配線７３を介して、例えば、制御回路基板１２（図１参照）から制御信号が供給される。
なお、本実施形態ではゲートドライバ１８をガラス基板２６上のＸ軸方向における両端部にそれぞれ配置する構成を例示したが、これに限らない。例えばゲートドライバ１８をＸ軸方向における一端部のみに配置してもよい。また、Ｙ軸方向に並ぶゲート配線３１Ａのうち、偶数番目のゲート配線３１Ａを駆動するゲートドライバ１８をＸ軸方向における一方側に配し、奇数番目のゲート配線３１Ａを駆動するゲートドライバ１８をＸ軸方向における他方側に配してもよい。
ＲＧＢスイッチ回路４５は、ゲートドライバ１８と同様にガラス基板２６上にモノリシックに形成されており、画素アレイの周囲の１辺（Ｘ軸方向）に沿う形で形成されている。赤色、緑色、青色の各画素２７に対応する３本のソース配線３４Ａは、ＲＧＢスイッチ回路４５を介して１本の配線７１と接続されている。配線７１（スイッチング素子用配線）におけるＲＧＢスイッチ回路４５とは反対側の端部には、端子６１（第１端子）が設けられている。配線７１は、ガラス基板２６上に設けられ、端子６１とＹ軸方向に並ぶ複数のＴＦＴ４３（ソース電極３４Ｓ）とを電気的に接続するための配線であり、複数の端子６１の各々に対応して、複数本設けられている。なお、ＲＧＢスイッチ回路４５から引き出された配線７１は、Ｙ軸方向に沿って端子６１側に延びた後、Ｙ軸に対して傾斜する方向に延び、その後、Ｙ軸方向に沿って端子６１に向かう形態で延びている。
ＲＧＢスイッチ回路４５は、ドライバ１７側から供給される出力信号に含まれる画像信号を、各ソース配線３４Ａに振り分ける機能を有している。その結果各色の画素２７の透過率を変化させて、ＲＧＢの３原色方式のカラー表示を行うことができる。なお、本実施形態では、１本の配線７１を３本のソース配線３４Ａと接続する構成を例示したが、これに限らない。例えば１本の配線７１を２本のソース配線３４Ａに振り分けてもよいし、１本の配線７１を４本のソース配線３４Ａに振り分けてもよい。
本実施形態に係る液晶パネル１１は、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置（入力位置）を検出するタッチパネル機能（位置入力機能）と、を有しており、タッチパネル機能を発揮するためのタッチパネルパターンを一体化（インセル化）している。このタッチパネルパターンは、いわゆる投影型静電容量方式とされており、その検出方式が自己容量方式とされる。本実施形態では、タッチパネルパターンは、図２に示すように、ガラス基板２６上に設けられた複数の共通電極４２によって構成されている。つまり、共通電極４２は、位置検出電極の機能を有している。複数の共通電極４２は、Ｘ軸方向及びＹ軸方向に沿ってマトリクス状に配列されている。なお、共通電極４２の面積は、例えば、画素電極４０の面積よりも大きい値で設定されており、一つの共通電極４２が複数の画素電極４０に対して対向配置されている。なお、一つの共通電極４２の配置領域の一例を図４において符号Ａ３で示す。
共通電極４２には、ガラス基板２６上に設けられた配線７２（共通電極用配線）の一端部が接続されている。配線７２の他端部には、端子６２が設けられている。つまり、配線７２は、複数の端子６２と複数の共通電極４２とをそれぞれ電気的に接続する構成とされる。共通電極４２には、端子６２及び配線７２を介して、共通電圧が印加される。
また、液晶表示装置１０の使用者が、液晶パネル１１の表面（表示面）に導電体である指（位置入力体、図示せず）を近づけると、その指と共通電極４２との間で静電容量が形成されることになる。これにより、指の近くにある共通電極４２にて検出される静電容量は、指から遠くにある共通電極４２の静電容量とは異なるものとなるので、それに基づいて入力位置を検出することが可能となる。入力位置を検出する制御の際、制御回路基板１２は、ドライバ１７、端子６２及び配線７２を介して、入力位置を検出するための駆動信号を共通電極４２に供給すると共に、入力位置を検出するための検出信号を受信する。
共通電極４２の配置数（分割数）は、タッチセンシングの分解能や表示画面の大小によって適宜設定される。例えば、５〜６型程度のワイド画面の液晶パネルであれば５００から６００程度の分割数に設定される。なお、以下の説明では、共通電極４２の配置数をｎとして説明する。共通電極４２からから引き出された配線７２は、Ｙ軸方向に沿って端子６２側に延びた後、Ｙ軸に対して傾斜する方向に延び、その後、Ｙ軸方向に沿って端子６２に向かう形態で延びている。また、配線７２は、画素アレイとＺ軸方向（アクティブマトリクス基板２２の厚さ方向）において重なる形で配される。このため、配線７２は、図３に示すように、ゲート用導電膜３１及び導電膜３４（ソース用導電膜及びドレイン用導電膜）とは異なる導電膜によって形成され、異なる層（ゲート用導電膜３１及び導電膜３４に対して上層）に配される。
次に、配線７１，７２，７３及び端子６１，６２，６３の構成について詳しく説明する。以下の説明では、端子６１によって構成される端子群を第１端子群と呼び、端子６２によって構成される端子群を第２端子群と呼ぶ。また、端子６３によって構成される端子群を第３端子群と呼ぶ。本実施形態では、図４に示すように、複数の端子６１，６２，６３がガラス基板２６上においてＹ軸方向の一端部に設けられ、Ｘ軸方向に沿って直線状に配列されている。複数の端子６１，６２によって構成される端子群を端子群６０とした場合、Ｘ軸方向において、端子群６０の長さは、複数のＴＦＴ４３の配置領域の長さ、複数の共通電極４２の配置領域の長さ、ＲＧＢスイッチ回路４５の配置領域の長さよりもそれぞれ小さい値で設定されている。このため、図５に示すように、複数の配線７１は、ＲＧＢスイッチ回路４５から端子６１によって構成される第１端子群（第１端子群１ＡＣ，１ＡＬ，１ＡＲ）に向かって扇状に絞り込まれるように形成されており、複数の配線７２は、複数の共通電極４２から第２端子群２ＡＬ，２ＡＲの各々に向かって扇状に絞り込まれるように形成されている。なお、端子６１，６２，６３の形状及び面積は、例えば同一とされる。なお、図５では、端子６３を図示省略している。
端子群６０は、図４に示すように、Ｘ軸方向における中央部分を構成する中央側端子群６４と、Ｘ軸方向における両側部分をそれぞれ構成する端部側端子群６５Ｌ，６５Ｒと、を備える。中央側端子群６４は、Ｘ軸方向に沿って並ぶ複数の端子６１（第１端子群１ＡＣ）によって構成されている。端部側端子群６５Ｌ，６５Ｒは、端子６１及び端子６２によって構成されている。具体的には、端部側端子群６５Ｌは、Ｘ軸方向に沿って並ぶ複数の端子６１（第１端子群１ＡＬ）及び複数の端子６２（第２端子群２ＡＬ）によって構成されている。端部側端子群６５Ｒは、Ｘ軸方向に沿って並ぶ複数の端子６１（第１端子群１ＡＲ）及び複数の端子６２（第２端子群２ＡＲ）によって構成されている。端部側端子群６５Ｌ，６５Ｒは、中央側端子群６４をＸ軸方向における両側から挟む形で配されている。
配線７１の本数は、画素２７の数と、ＲＧＢスイッチ回路４５によって１本の配線７１を何本のソース配線３４Ａに割り当てるかによって決定される。携帯電話に用いる液晶パネルにおいてポートレート表示の場合を例示すると、ＦＨＤ（１０８０×１９２０）の解像度では配線７１の本数は１０８０本とされ、ＷＱＨＤ（１４４０×２５６０）の解像度の場合では、配線７１の本数は１４４０本や２１６０本とされることが多い。以下の説明では、配線７１の本数をＮ本とする。つまり、端子６１の総数はＮ個となる。なお、配線７１は、例えば、ゲート用導電膜３１又は導電膜３４によって構成されている。
図４に示すように、第１端子群１ＡＬは、第１端子群１ＡＣの左側に配され、第１端子群１ＡＲは、第１端子群１ＡＣの右側に配されている。第１端子群１ＡＣでは、複数の端子６１が配列ピッチｄ１で等間隔に配列されている。第１端子群１ＡＬ，１ＡＲでは、複数の端子６１が配列ピッチＤ１で等間隔に配列されている。配列ピッチＤ１は、例えば、配列ピッチｄ１の２倍で設定されている。また、第１端子群１ＡＣと第１端子群１ＡＬはＤ１のピッチで隣接し、第１端子群１ＡＣと第１端子群１ＡＲはｄ１又はＤ１のピッチで隣接されている。すなわち第１端子群１ＡＬ，１ＡＣ，１ＡＲは途中で配列ピッチが変わった総計Ｎ個の端子６１の配列とみなすことができる。
配線７２及び端子６２の数は、それぞれ共通電極４２の数ｎと同数である。なお、上述したように一般的にＮは１０８０や１４４０や２１６０、ｎは５００〜６００であるため、ｎ＜Ｎとなることが一般的である。端部側端子群６５Ｌ，６５Ｒでは、配列ピッチＤ１で隣り合う２つの端子６１の間に、端子６２が配されている。端部側端子群６５Ｌ，６５Ｒを構成する第２端子群２ＡＬ，２ＡＲでは、複数の端子６２が配列ピッチＤ２で等間隔に配列されている。配列ピッチＤ２は、配列ピッチＤ１と等しい値で設定されている。つまり、端部側端子群６５Ｌ，６５Ｒでは、端子６１と端子６２が交互に配列されている。なお、図５では、端子６１，６２の配置態様を分かり易くするために、端子６１，６２の個数を実際よりも少ない数で図示してあり、端子６１を３６個、端子６２を１８個として図示してある。
図５に示すように、複数の配線７２のうち、一方の配線７２群（全配線７２の半数）は、第２端子群２ＡＬに向かって扇状に絞り込まれる形（集束する形）で形成されており、他方の配線７２群は、第２端子群２ＡＲに向かって扇状に絞り込まれる形で形成されている。なお、ガラス基板２６上において、配線７２は、配線７１と異なる層に配されており、配線７１と干渉する事態が防止されている。また、配線７２と配線７１とが重なる箇所においてのみ、配線７２が、配線７１と異なる層に配されていてもよい。また、配線７２は、ＲＧＢスイッチ回路４５とは異なる層に形成されており、平面視においてＲＧＢスイッチ回路４５と重なるように配されている。
図４に示すように、複数の端子６３によって構成される第３端子群３ＡＬ，３ＡＲは、端子群６０に対して、Ｘ軸方向の両側にそれぞれ配されている。つまり、図４において、ガラス基板２６の１辺を左側から見ると、第３端子群３ＡＬ、端子群６０（端部側端子群６５Ｌ、中央側端子群６４，端部側端子群６５Ｒ）、第３端子群３ＡＲの順に配列されている。図４に示すように、Ｘ軸方向において、端子群６０の長さは、複数の画素２７によって構成される画素アレイの長さよりも小さくなっている。このため、第３端子群３ＡＬ，３ＡＲを端子群６０の両側に配した場合であっても、アクティブマトリクス基板２２のＸ軸方向における長さが大きくなる事態が抑制される。
端子６３は画素２７のゲート配線３１Ａに係る端子としたが、その用途はこれに限定されない。例えば、端子６３を、図２に示すようにＲＧＢスイッチ回路４５の制御に係る配線７４のための端子としてもよい。また、端子６３の代わりに、液晶パネル１１の検査用の端子（図示せず）を配置したり、製品を製造管理する為のマークや製品名をパターニングしたものを設けたりしてもよい。また、ゲートドライバ１８に電源電力を供給するための端子として端子６３を用いる場合には、２つ以上の端子６３に跨って電源を電気的に接続してもよい。
次に、本実施形態の効果について説明する。本実施形態のようにＸ軸方向に並ぶ複数の共通電極（又はスイッチング素子）の各々から、Ｘ軸方向における長さが相対的に小さい端子群の各端子に対して配線をそれぞれ延ばす場合には、複数の配線が端子群に向かって集束する形で配される。ここで、配線の集束の度合い（絞り込み量）が大きい程、配線のＸ軸方向における長さが大きくなるから、Ｙ軸方向において、より多くの配線が並ぶことになる。Ｙ軸方向に多くの配線が並ぶと、各配線の幅や隣り合う配線間の間隔に起因して、Ｙ軸方向における配線の配置スペースが大きくなってしまう。
本実施形態では、図５に示すように、端子群６０のＸ軸方向における両側部分を構成する端部側端子群６５Ｌ，６５Ｒにおいては、隣り合う２つの端子６１の間に端子６２が配される構成とした。つまり、端部側端子群６５Ｌ，６５Ｒは、端子６１と端子６２とが混在する構成とした。これにより、仮に端子群６０の中央部分が複数の端子６１のみによって構成され、端子群の両側部分が複数の端子６２のみによって構成される場合（図６の端子群参照、詳しくは後述）に比べて、複数の端子６１のＸ軸方向における長さ（第１端子群１ＡＬ，１ＡＣ，１ＡＲを合わせた長さ）、及び複数の端子６２のＸ軸方向における長さ（第２端子群２ＡＬ，２ＡＲの各長さ）をより大きくすることができる。つまり、複数の配線７１の集束の度合い（図５の絞り込み量Ｗ１Ａ）、及び複数の配線７２の集束の度合い（図５の絞り込み量Ｗ２Ａ，Ｗ２Ａ１）をそれぞれ小さくすることができる。この結果、配線７１及び配線７２に係るＹ軸方向についての配置スペース（Ｙ軸方向についての額縁寸法ＬＡ）をより小さくすることができるので、アクティブマトリクス基板２２の狭額縁化を図ることができる。
また、図４に示すように、ガラス基板２６上に設けられ、端子群６０に対してＸ軸方向における両側にそれぞれ配されると共に、Ｘ軸方向に沿って並ぶ複数の端子６３によって構成される第３端子群３ＡＬ，３ＡＲを備える。本実施形態では、端子群６０のＸ軸方向における長さが複数のＴＦＴ４３の配置領域の長さ及び複数の共通電極４２の配置領域の長さよりも小さい値で設定されている。このため、端子群６０のＸ軸方向における両側に端子を配置するスペースを確保することができる。このため、端子６１、端子６２以外の端子である端子６３を配した場合において、アクティブマトリクス基板２２がＸ軸方向に大きくなる事態を抑制できる。
また、配線７１は、ＴＦＴ４３のソース電極３４Ｓと電気的に接続されており、端子６３は、ＴＦＴ４３のゲート電極３１Ｇと電気的に接続されている。このような構成とすれば、ＴＦＴ４３及び共通電極４２に係る端子６１，６２，６３をＸ軸方向に沿って配列することができ、端子６１，６２，６３に係るＹ軸方向の配置スペースをより小さくすることができる。
次に、本実施形態の効果について比較例１〜５を例示して詳しく説明する。比較例１〜５は、端子６１，６２の配置態様が本実施形態と相違しており、それ以外の構成は、本実施形態と同じである。なお、比較例１〜５では、端子６１の総数及び端子６２の総数については、本実施形態と同数である。また、比較例１〜５を示す図６〜図１０においては、端子６３を図示省略している。図６に示す比較例１では、複数の端子６１によって構成された第１端子群１Ｂが設けられ、第１端子群１ＢにおけるＸ軸方向の両側に、複数の端子６２によって構成された第２端子群２ＢＬ，２ＢＲがそれぞれ配されている。複数の端子６１，６２は等間隔で配列されている。複数の配線７１は、ＲＧＢスイッチ回路４５から第１端子群１Ｂへ向かって絞り込まれる形で延びており、全体としては扇状の外観を呈する。複数の配線７２のうち、一方の配線７２群は、第２端子群２ＢＬに向かって扇状に絞り込まれる形で形成されており、他方の配線７２群は、第２端子群２ＢＲに向かって扇状に絞り込まれる形で形成されている。
Ｘ軸方向において、第１端子群１Ｂの長さは、本実施形態の第１端子群の長さ（第１端子群１ＡＬ，１ＡＣ，１ＡＲを合わせた長さ）よりも小さくなっている。言い換えると、本実施形態では、端子６１が、端子群６０の両端に配されている。このため、比較例１における配線７１の絞り込み量Ｗ１Ｂは、本実施形態における配線７１の絞り込み量Ｗ１Ａ（図５参照）と比べて大きくなっている。ここで言う配線の絞り込み量とは、１つの端子群に向かって扇状をなす形で延びる複数の配線のうち、Ｘ軸方向において最も外側に配される配線のＸ軸方向の長さのことである。配線の絞り込み量が大きいということは、Ｙ軸方向について、より多くの本数の配線が並ぶことになるから、Ｙ軸方向における配線の配置スペースが大きくなる。
なお、以下の説明では、一つの端子群に向かう複数の配線７１のうち、最も左側に配された配線７１に符号７１Ｌを付し、最も右側に配された配線７１に符号７１Ｒを付して他の配線７１と区別する場合がある。また、一つの端子群に向かう複数の配線７２のうち、最も左側に配された配線７２に符号７２Ｌを付し、最も右側に配された配線７２に符号７２Ｒを付して他の配線７２と区別する場合がある。
Ｘ軸方向において、第２端子群２ＢＬの長さは、本実施形態の第２端子群２ＡＬの長さよりも小さくなっている。このため、比較例１における配線７２Ｌの絞り込み量Ｗ２Ｂは、本実施形態における配線７２Ｌの絞り込み量Ｗ２Ａとほぼ同一となっているが、比較例１における配線７２Ｒの絞り込み量Ｗ２Ｂ１は、本実施形態における配線７２Ｒの絞り込み量Ｗ２Ａ１と比べて明らかに大きくなっている。このように、比較例１は、配線７１及び配線７２の双方について、本実施形態よりも絞り込み量が大きくなっている。つまり、比較例１は、配線７１及び配線７２に律則して、Ｙ軸方向についての額縁寸法ＬＢが、本実施形態のＹ軸方向についての額縁寸法ＬＡよりも大きくなっている。
図７に示す比較例２では、複数の端子６２によって構成された第２端子群２Ｃが設けられ、第２端子群２ＣにおけるＸ軸方向の両側に、複数の端子６１によって構成された第１端子群１ＣＬ，１ＣＲがそれぞれ配されている。複数の端子６１，６２は、等間隔で配列されている。複数の配線７１のうち、半数の配線７１群は、第１端子群１ＣＬに向かって扇状に絞り込まれる形で形成されており、残り半数の配線７１群は、第１端子群１ＣＲに向かって扇状に絞り込まれる形で形成されている。複数の配線７２は、第２端子群２Ｃへ向かって絞り込まれる形で延びており、全体としては扇状の外観を呈する。
比較例２における配線７１Ｌの絞り込み量Ｗ１Ｃは、本実施形態における配線７１の絞り込み量Ｗ１Ａと同一である。また、比較例２における配線７１Ｒの絞り込み量Ｗ１Ｃ１は、絞り込み量Ｗ１Ｃとほぼ同じ又は若干大きい値となる。また、本実施形態では、第２端子群２ＡＬ，２ＡＲが、端子群６０の一端側及び他端側にそれぞれ配されている。これに対して、比較例２では、端子群の中央側に第２端子群２Ｃが配されている。このため、比較例２における配線７２Ｌの絞り込み量Ｗ２Ｃは、本実施形態における配線７２Ｌの絞り込み量Ｗ２Ａと比べて明らかに大きくなっている。この結果、比較例２は、配線７２に律則して、Ｙ軸方向についての額縁寸法ＬＣが、本実施形態のＹ軸方向についての額縁寸法ＬＡよりも大きくなっている。
図８に示す比較例３では、複数の端子６１によって構成された第１端子群１Ｄが、Ｘ軸方向においてＲＧＢスイッチ回路４５の配置領域とほぼ同じ長さの領域に配されている。複数の端子６１は、一つの端子６２を配することが可能な配列ピッチで等間隔に配列されている。第１端子群１Ｄにおける中央よりも左側の箇所では、隣り合う端子６１の間に端子６２が配されており、複数の端子６２によって第２端子群２ＤＬが構成されている。第１端子群１Ｄにおける中央よりも右側の箇所では、隣り合う端子６１の間に端子６２が配されており、複数の端子６２によって第２端子群２ＤＲが構成されている。なお、端子６２の総数は、端子６１の総数よりも少ないため、第２端子群２ＤＬ，２ＤＲ以外の箇所では、隣り合う端子６１の間に端子６２が配されていない。複数の配線７１は、ＲＧＢスイッチ回路４５からＹ軸方向に沿う形で第１端子群１Ｄに向かって延びている。複数の配線７２のうち、一方の配線７２群は、第２端子群２ＤＬに向かって扇状に絞り込まれる形で形成されており、他方の配線７２群は、第２端子群２ＤＲに向かって扇状に絞り込まれる形で形成されている。
比較例３では、配線７１がＹ軸方向に沿って延びることから、Ｙ軸方向についての額縁寸法ＬＤに影響を与えることはない。また、比較例３における配線７２Ｌの絞り込み量Ｗ２Ｄは、本実施形態における配線７２Ｌの絞り込み量Ｗ２Ａとほぼ同一であり、比較例３における配線７２Ｒの絞り込み量Ｗ２Ｄ１は、本実施形態における配線７２Ｒの絞り込み量Ｗ２Ａ１とほぼ同一である。このため、比較例３のＹ軸方向についての額縁寸法ＬＣは、本実施形態のＹ軸方向についての額縁寸法ＬＡとほぼ同じとなっている。しかしながら、比較例３では、第１端子群１Ｄが、Ｘ軸方向においてＲＧＢスイッチ回路４５の配置領域とほぼ同じ長さの領域に配されている。このため、端子６３については、第１端子群１Ｄの両側の領域Ｓ３に配置する必要がある。この結果、比較例３の構成では、本実施形態の構成に比べて端子６１，６２，６３に係るＸ軸方向の配置スペースがより大きくなってしまい、アクティブマトリクス基板２２の狭額縁化が困難となる。
図９に示す比較例４では、複数の端子６１によって構成された第１端子群１Ｅが、Ｘ軸方向においてＲＧＢスイッチ回路４５の配置領域とほぼ同じ長さの領域に配されている。第２端子群２ＥＬ，２ＥＲは、隣り合う端子６１間に配された端子６２によって構成されている点は、上記比較例３と同様であるが、比較例３の第２端子群２ＤＬ，２ＤＲよりも、第１端子群１Ｅの中央側に配されている点が相違する。
比較例４では、複数の配線７１は、ＲＧＢスイッチ回路４５からＹ軸方向に沿う形で第１端子群１Ｅに向かって延びている。複数の配線７２のうち、一方の配線７２群は、第２端子群２ＥＬに向かって絞り込まれる形で形成されており、他方の配線７２群は、第２端子群２ＥＲに向かって絞り込まれる形で形成されている。つまり、複数の配線７２は、第２端子群２ＥＬ，２ＥＲに向かって扇状に絞り込まれる形で形成されている。比較例４における配線７２Ｌの絞り込み量Ｗ２Ｅは、本実施形態における配線７２Ｌの絞り込み量Ｗ２Ａよりも大きくなっている。つまり、比較例４は、配線７２に律則して、Ｙ軸方向についての額縁寸法ＬＥが、本実施形態のＹ軸方向についての額縁寸法ＬＡよりも大きくなっている。また、比較例４の構成では、比較例３の構成と同様に、端子６３については、第１端子群１Ｅの両側の領域Ｓ４に配置する必要がある。このため、本実施形態の構成に比べて端子６１，６２，６３に係るＸ軸方向の配置スペースがより大きくなってしまい、アクティブマトリクス基板２２の狭額縁化が困難となる。
図１０に示す比較例５では、第１端子群１ＦＣが中央側に、第１端子群１ＦＬ，１ＦＲがその両側にそれぞれ配されている。第１端子群１ＦＣの端子６１の配列ピッチは、第１端子群１ＦＬ，１ＦＲの端子６１の配列ピッチの２倍で設定されており、第１端子群１ＦＣの端子６１間には、第２端子群２Ｆの端子６２が配されている。複数の配線７１は、ＲＧＢスイッチ回路４５から第１端子群１ＦＬ，１ＦＣ，１ＦＲに向かって扇状に絞り込まれる形で形成されている。複数の配線７２は、第２端子群２Ｆに向かって扇状に絞り込まれる形で形成されている。
比較例５における配線７１Ｌの絞り込み量Ｗ１Ｆは、本実施形態における配線７１Ｌの絞り込み量Ｗ１Ａと同じとなっている。また、比較例５では、最も外側に配される端子６２が、第１端子群１ＦＬ，１ＦＲの内側に配されている。これに対して、本実施形態では、最も外側に配される端子６２が端子群６０の両端付近にそれぞれ配されている。このため、比較例５における配線７２（配線７２Ｌ参照）の絞り込み量Ｗ２Ｆは、本実施形態における配線７２（配線７２Ｌ参照）の絞り込み量Ｗ２Ａよりも大きくなっている。このため、比較例５は、配線７２に律則して、Ｙ軸方向についての額縁寸法ＬＦが、本実施形態のＹ軸方向についての額縁寸法ＬＡよりも大きくなっている。
以上説明したように、本実施形態の構成は、比較例１，２，５の構成に対して、配線７１又は／及び配線７２の絞り込み量をより小さくすることができ、Ｙ軸方向についての額縁寸法ＬＡを小さくすることができる。また、本実施形態の構成は、比較例３，４の構成に対して、Ｘ軸方向についての額縁寸法を小さくすることができる。
このように、本実施形態によれば、ガラス基板２６の外形寸法をより小さくすることができる。これにより、１枚のマザー基板から製造できるガラス基板２６の枚数を増やすことができ、製造コストを低減することができる。また、液晶パネル１１の額縁寸法をより小さくすることができるから、液晶パネル１１を用いた電気機器のデザインの自由度が損なわれる事態を抑制することができる。
なお、本実施形態では、ドライバ１７がフレキシブル基板１３上にＣＯＦ実装されていてもよく、ＣＯＦ実装とした場合は、ドライバ１７はアクティブマトリクス基板２２には直接積載されず、アクティブマトリクス基板２２の背面側に設置される。したがってアクティブマトリクス基板２２の周端部（非表示領域Ａ２）には、端子を配置するためのスペースを確保すればよい。このため、上述した端子７１，７２，７３の配置態様に係る効果と相まってアクティブマトリクス基板２２をより一層狭額縁化させることができる。またＣＯＦ実装とした場合には、アクティブマトリクス基板２２に設けられた端子のピッチをドライバ１７の出力端子のピッチと一致させる必要がないから、アクティブマトリクス基板２２の仕様（画面サイズ等）に応じて、端子ピッチを設定することができる。このため、例えば、より広い端子ピッチに設定することができる。この点においてもＣＯＦ実装は狭額縁化に好ましい構成である。なお端子の並びを交互配置するなど狭額縁化に適した特殊な構成とした場合はドライバ１７が大型化する可能性が懸念される。特にＣＯＧ実装の場合においては、大型化したドライバ１７を載置するためにアクティブマトリクス基板２２の額縁が大きくなってしまう不都合が生じる。しかしＣＯＦ実装とすることによって、たとえドライバ１７が大型化しても、ドライバ１７によってアクティブマトリクス基板の額縁が大きくなってしまうことを避けることができる。
＜実施形態２＞
次に、本発明の実施形態２を図１１によって説明する。本実施形態では、端子６１，６２の配置態様が上記実施形態１と相違する。なお、上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。本実施形態では、端子６１，６２によって構成される端子群１６０は、中央側端子群１６４及び端部側端子群１６５Ｌ，１６５Ｒによって構成されている。本実施形態では、上記実施形態と同様に端子６１を３６個、端子６２を１８個として図示してある。中央側端子群１６４は、Ｘ軸方向に沿って並ぶ複数の端子６１によって構成されている。端部側端子群１６５Ｌ，１６５Ｒは、それぞれ、複数の端子６１及び複数の端子６２が混在する形で配されている。
端部側端子群１６５Ｌは、第１端子群１ＧＬ及び３つの第２端子群２Ｇ１，２Ｇ２，２Ｇ３によって構成されている。第１端子群１ＧＬにおける端子６１の配列ピッチは、中央側端子群１６４における端子６１の配列ピッチに比べて大きいものとされ、隣り合う端子６１の間に端子６２が配されている。但し、隣り合う第２端子群２Ｇ１，２Ｇ２，２Ｇ３間には、２つの端子６１，６１が連続して配されており、その２つの端子６１，６１は、中央側端子群１６４における端子６１の配列ピッチと同じ配列ピッチを有している。端部側端子群１６５Ｒでは、第１端子群１ＧＲにおける端子６１の配列ピッチは、中央側端子群１６４における端子６１の配列ピッチに比べて大きいものとされ、隣り合う端子６１の間に端子６２が配されている。但し、隣り合う第２端子群２Ｇ４，２Ｇ５，２Ｇ６間には、２つの端子６１が連続して配されており、その２つの端子６１，６１は、中央側端子群１６４における端子６１の配列ピッチと同じ配列ピッチを有している。このように、本実施形態の端部側端子群１６５Ｌ，１６５Ｒでは、隣り合う２つの端子６１の間に端子６２が配されている部分と、端子６１が連続して２つ並ぶ部分とが混在されている。
複数の配線７１は、ＲＧＢスイッチ回路４５から第１端子群１ＧＬ、１ＧＣ、１ＧＲに向かって引き出されており、全体として扇状をなしている。複数の配線７２のうち、一方の配線７２は、第２端子群２Ｇ１，２Ｇ２，２Ｇ３に向かって引き出され、全体として扇状をなしている。複数の配線７２のうち、他方の配線７２は、第２端子群２Ｇ４，２Ｇ５，２Ｇ６に向かって引き出され、全体として扇状をなしている。配線７１の絞り込み量Ｗ１Ｇは、実施形態１における配線７１の絞り込み量Ｗ１Ａと同一である。配線７２Ｌの絞り込み量Ｗ２Ｇは、実施形態１における配線７２Ｌの絞り込み量Ｗ２Ａと同一である。隣り合う第２端子群２Ｇ１，２Ｇ２，２Ｇ３間に２つの端子６１，６１が連続して配されていることに起因して、配線７２Ｒの絞り込み量Ｗ２Ｇ１は、実施形態１における配線７２Ｒの絞り込み量Ｗ２Ａ１よりも小さい値となっている。なお、配線７１の本数は、配線７２の本数よりも多いことから、Ｙ軸方向についての額縁寸法ＬＧにより影響を与えやすい。本実施形態では、額縁寸法ＬＧが配線７１によって律則されており、配線７１の絞り込み量Ｗ１Ｇは、実施形態１における配線７１の絞り込み量Ｗ１Ａと同一であることから、額縁寸法ＬＧは、実施形態１における額縁寸法ＬＡと同じとなっている。
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）各導電膜及び各絶縁膜の材質は、上記実施形態で例示した材質に限定されず、適宜変更可能である。
（２）上記実施形態では、ＴＦＴ４３の半導体膜３３として、低温ポリシリコンを用いたものを例示したが、これに限定されない。半導体膜３３の材質は適宜変更可能であり、半導体膜３３として、例えば、アモルファスシリコンやＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体を用いてもよい。
（３）上記実施形態では、複数の端子６１，６２，６３がＸ軸方向に沿って直線状に並ぶ構成を例示したが、これに限定されない。複数の端子６１，６２，６３は、それぞれＸ軸方向に沿って並ぶものであればよく、例えば、Ｘ軸方向について隣り合う端子がＹ軸方向についてわずかにずれる形で配列（千鳥配列）されていてもよい。
（４）上記実施形態では、複数の配線７２を２つの配線群に分け、各配線群がそれぞれ扇状をなす構成を例示したが、これに限定されない。複数の配線７２を３つ以上の配線群に分け、各配線群がそれぞれ扇状をなす構成としてもよい。
（５）上記実施形態では、ＲＧＢスイッチ回路４５を介して、端子６１とソース配線３４Ａが接続されている構成を例示したが、これに限定されない。ＲＧＢスイッチ回路４５を備えていない構成であってもよく、ソース配線３４Ａと端子６１とが直接的に接続されていてもよい。つまり、端子６１がソース配線３４Ａの本数と同数設けられていてもよい。
（６）上記実施形態では、端子６１，６２及び配線７１，７２の配置がＹ軸を基準として左右対称となるような形態としたが、これに限定されない。例えば、図５の左半分の端子のピッチと右半分の端子のピッチが異なっていてもよく、配線７１，７２についても左右非対称をなす配置としてもよい。
１１…液晶パネル（表示パネル）、２１…ＣＦ基板（対向基板）、２２…アクティブマトリクス基板、２６…ガラス基板（基板）、３１Ｇ…ゲート電極、３４Ｓ…ソース電極、４０…画素電極、４２…共通電極、４３…ＴＦＴ（スイッチング素子）、６０…端子群、６１…端子（第１端子）、６２…端子（第２端子）、６３…端子（第３端子）、６４，１６４…中央側端子群、６５Ｒ，６５Ｌ，１６５Ｒ，１６５Ｌ…端部側端子群、７１…配線（スイッチング素子用配線）、７２…配線（共通電極用配線）、３ＡＬ，３ＡＲ…第３端子群

Claims (4)

  1. 基板と、
    前記基板上に設けられ、行方向及び列方向に沿ってマトリクス状に配列される複数の画素電極と、
    前記基板上に設けられ、前記複数の画素電極の各々に接続される複数のスイッチング素子と、
    前記基板上に設けられる複数の共通電極と、
    前記基板上において前記列方向の一端部に設けられ、前記行方向に沿って並ぶ複数の第１端子及び複数の第２端子によって構成される端子群であって、前記行方向における長さが、前記行方向における前記複数のスイッチング素子の配置領域の長さ及び前記行方向における前記複数の共通電極の配置領域の長さよりも小さい値で設定されている端子群と、
    前記基板上に設けられ、前記第１端子と前記列方向に並ぶ複数の前記スイッチング素子とを電気的に接続するスイッチング素子用配線であって、前記複数の第１端子の各々に対応して、複数本設けられるスイッチング素子用配線と、
    前記基板上に設けられ、前記複数の第２端子と前記複数の共通電極とをそれぞれ電気的に接続する複数の共通電極用配線と、を備え、
    前記端子群は、
    前記端子群の前記行方向における中央部分を構成する中央側端子群であって、前記行方向に沿って並ぶ複数の前記第１端子によって構成される中央側端子群と、
    前記端子群の前記行方向における両側部分をそれぞれ構成する端部側端子群であって、前記行方向に沿って並ぶ複数の前記第１端子及び前記行方向に沿って並ぶ複数の前記第２端子によって構成されると共に、前記第２端子が前記行方向において隣り合う２つの前記第１端子の間に配されている端部側端子群と、を備えるアクティブマトリクス基板。
  2. 前記基板上に設けられ、前記端子群に対して前記行方向における両側にそれぞれ配されると共に、前記行方向に沿って並ぶ複数の第３端子によって構成される第３端子群を備える請求項１に記載のアクティブマトリクス基板。
  3. 前記スイッチング素子用配線は、前記スイッチング素子のソース電極と電気的に接続されており、
    前記第３端子は、前記スイッチング素子のゲート電極と電気的に接続されている請求項２に記載のアクティブマトリクス基板。
  4. 請求項１から請求項３のいずれか１項に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対して対向配置される対向基板と、を備える表示パネル。
JP2019505964A 2017-03-17 2018-03-09 アクティブマトリクス基板及び表示パネル Active JP6735904B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017052171 2017-03-17
JP2017052171 2017-03-17
PCT/JP2018/009171 WO2018168680A1 (ja) 2017-03-17 2018-03-09 アクティブマトリクス基板及び表示パネル

Publications (2)

Publication Number Publication Date
JPWO2018168680A1 JPWO2018168680A1 (ja) 2019-12-26
JP6735904B2 true JP6735904B2 (ja) 2020-08-05

Family

ID=63523040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019505964A Active JP6735904B2 (ja) 2017-03-17 2018-03-09 アクティブマトリクス基板及び表示パネル

Country Status (4)

Country Link
US (3) US11150525B2 (ja)
JP (1) JP6735904B2 (ja)
CN (1) CN110383366B (ja)
WO (1) WO2018168680A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11256308B2 (en) * 2019-03-14 2022-02-22 Sharp Kabushiki Kaisha Wiring substrate and display panel

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0640181B2 (ja) 1984-06-15 1994-05-25 シチズン時計株式会社 液晶表示装置
JPH11305681A (ja) 1998-04-17 1999-11-05 Casio Comput Co Ltd 表示装置
JP3384397B2 (ja) * 2000-05-25 2003-03-10 セイコーエプソン株式会社 液晶装置、その製造方法および電子機器
JP3945525B2 (ja) * 2003-02-20 2007-07-18 セイコーエプソン株式会社 電気光学装置
JP4111174B2 (ja) 2003-08-08 2008-07-02 セイコーエプソン株式会社 電気光学パネル、電気光学装置及び電子機器
JP2005084535A (ja) 2003-09-10 2005-03-31 Sharp Corp 表示装置
JP2007094024A (ja) * 2005-09-29 2007-04-12 Sanyo Epson Imaging Devices Corp 液晶表示装置
KR101300683B1 (ko) * 2006-02-06 2013-08-26 삼성디스플레이 주식회사 액정 표시 장치
US8941630B2 (en) * 2009-09-02 2015-01-27 Sharp Kabushiki Kaisha Device substrate
KR101705357B1 (ko) * 2009-12-21 2017-02-10 엘지디스플레이 주식회사 정전용량 방식 터치 센서 내장형 표시장치
JP5723007B2 (ja) * 2011-07-20 2015-05-27 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル
US8994673B2 (en) * 2011-12-09 2015-03-31 Lg Display Co., Ltd. Display device with integrated touch screen having electrical connections provided in inactive regions of display panel
JP6032794B2 (ja) 2012-06-08 2016-11-30 株式会社ジャパンディスプレイ 液晶表示装置
CN203519982U (zh) * 2013-08-23 2014-04-02 北京京东方光电科技有限公司 一种交替布线的接触端子对
JP2015227991A (ja) * 2014-06-02 2015-12-17 株式会社ジャパンディスプレイ 立体画像表示装置
JP6416633B2 (ja) * 2015-01-09 2018-10-31 株式会社ジャパンディスプレイ 液晶表示装置
KR102416467B1 (ko) * 2015-07-30 2022-07-04 엘지디스플레이 주식회사 터치 스크린 패널 및 표시 장치
US10262590B2 (en) * 2015-08-03 2019-04-16 Sharp Kabushiki Kaisha Active matrix substrate and display panel
WO2017033759A1 (ja) * 2015-08-21 2017-03-02 シャープ株式会社 表示装置
CN105427748B (zh) * 2016-01-04 2018-10-09 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及显示方法

Also Published As

Publication number Publication date
US11150525B2 (en) 2021-10-19
US20200241346A1 (en) 2020-07-30
CN110383366A (zh) 2019-10-25
WO2018168680A1 (ja) 2018-09-20
CN110383366B (zh) 2021-09-07
US20230152638A1 (en) 2023-05-18
US11586080B2 (en) 2023-02-21
JPWO2018168680A1 (ja) 2019-12-26
US20220004044A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
US9772723B2 (en) Capacitive in-cell touch panel and display device
US10635221B2 (en) Array substrate, in-cell touch panel and display device
JP2018049193A (ja) 表示装置
JP5489267B2 (ja) 液晶装置、電子機器
US11476283B2 (en) Display device
US8334956B2 (en) Liquid crystal device and electronic apparatus
KR20150078248A (ko) 표시소자
US10935860B2 (en) Display device
WO2017022620A1 (ja) アクティブマトリクス基板及び表示パネル
JP2019101095A (ja) 液晶パネル
WO2016084728A1 (ja) 位置入力装置、及び位置入力機能付き表示装置
JP2017102301A (ja) トランジスタ基板及び表示装置
JP7043297B2 (ja) 表示装置
US20230152638A1 (en) Active matrix substrate and display panel
US9217888B2 (en) Display device
WO2014054558A1 (ja) 半導体装置及び表示装置
JP2006259501A (ja) 液晶装置及び電子機器
JP6411652B2 (ja) 位置入力装置、及び位置入力機能付き表示装置
WO2018212084A1 (ja) 表示装置
JP2019101548A (ja) 液晶パネル
JP5397982B2 (ja) 液晶表示装置及び電子機器
JP2019113656A (ja) 液晶パネル
JP2020060620A (ja) 表示装置
US11966130B2 (en) Display device and semiconductor substrate
JP2023064256A (ja) アクティブマトリクス基板及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200714

R150 Certificate of patent or registration of utility model

Ref document number: 6735904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150