JP2023184061A - 表示装置及びドライバ - Google Patents

表示装置及びドライバ Download PDF

Info

Publication number
JP2023184061A
JP2023184061A JP2022097973A JP2022097973A JP2023184061A JP 2023184061 A JP2023184061 A JP 2023184061A JP 2022097973 A JP2022097973 A JP 2022097973A JP 2022097973 A JP2022097973 A JP 2022097973A JP 2023184061 A JP2023184061 A JP 2023184061A
Authority
JP
Japan
Prior art keywords
bump
terminal
driver
display area
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022097973A
Other languages
English (en)
Inventor
晋三 村上
Shinzo Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Priority to JP2022097973A priority Critical patent/JP2023184061A/ja
Priority to US18/208,888 priority patent/US20230411324A1/en
Publication of JP2023184061A publication Critical patent/JP2023184061A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05558Shape in side view conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0615Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0615Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】狭額縁化を図る。【解決手段】表示装置10は、表示パネル11と、第1辺部12Aを含むドライバ12と、第1端子29αと、第1端子29αに接続される第1配線30αと、第1端子29αよりも表示領域AAから遠く、第1端子29αよりも第1辺部12Aの端寄りの位置に設けられる第2端子29βと、第2端子29βに接続される第2配線30βと、第1端子29αと重畳して配される第1バンプ32αと、第2端子29βと重畳して配される第2バンプ32βと、第2バンプ32βよりも表示領域AAに近く、第1バンプ32αよりも第1辺部12Aの端寄りの位置に配される第3バンプ34と、を備え、第2配線30βは、第2端子29β側から第1辺部12Aの端側に向けて延出し、第1辺部12Aに対して傾く傾斜部30β1を含み、第3バンプ34は、平面形状が長手状とされ、長手方向が傾斜部30β1に並行して配される。【選択図】図7

Description

本明細書が開示する技術は、表示装置及びドライバに関する。
従来、ドライバを備えた表示装置の一例として下記特許文献1に記載されたものが知られている。特許文献1には、ドライバとして半導体素子が開示されている。特許文献1に記載の表示装置に備わる半導体素子は、表示部を含む表示パネルに実装されている。半導体素子は、2つの長辺および2つの短辺を有する長方形状の主表面と、主表面上に設けられるとともに、長辺に沿った方向に配列され、かつ、表示パネルの表示部に電気的に接続される複数の出力端子とを備え、複数の出力端子は、長辺の中央部側に配置された複数の第1端子と、長辺の端部側に配置された複数の第2端子とを含み、複数の出力端子の少なくとも第1端子は、2つの長辺の一方側に配置され、第2端子の少なくとも一部は、第1端子に比べて、2つの長辺の他方側に配置されている。
国際公開第2010/024015号公報
特許文献1に記載の表示装置に備わる半導体素子においては、複数の第1端子が長辺と平行に配列されるのに対し、複数の第2端子が一方の長辺の中央部側から端部側に向かって徐々に他方の長辺側に位置するように配列されている。第1端子及び第2端子がこのように配列されると、半導体素子のうちの一方の長辺の両端部付近には、第1端子及び第2端子が非配置となる。このため、半導体素子を表示パネルに対してACF(Anisotropic Conductive Film)を介して熱圧着する際に、半導体素子のうちの一方の長辺の両端部付近には反り等の変形が生じ易くなっている。このような変形を抑制するには、第1端子及び第2端子と同様に、半導体素子から表示パネルに向けて突出するバンプを、一方の長辺の両端部付近に配置することが考えられる。しかし、そのようなバンプを配置すると、第2端子に接続された配線を引き回す際に、配線がバンプに干渉しないよう配慮する必要がある。そうなると配線の引き回しスペースが大きくなりがちとなり、結果として表示パネルの額縁幅が広くなる問題があった。
本明細書に記載の技術は、上記のような事情に基づいて完成されたものであって、狭額縁化を図ることを目的とする。
(1)本明細書に記載の技術に関わる表示装置は、画像が表示される表示領域と、前記表示領域を取り囲む非表示領域と、を含む主面を有する表示パネルと、前記表示パネルの前記非表示領域に取り付けられ、平面形状が方形状で、外周辺部のうちの前記表示領域に最も近い辺部が第1辺部とされるドライバと、前記表示パネルの前記非表示領域のうち、前記ドライバと重畳する位置に設けられる第1端子と、前記表示パネルの前記非表示領域に設けられ、前記第1端子に接続され、前記第1端子から前記表示領域に向けて延出する第1配線と、前記表示パネルの前記非表示領域のうち、前記ドライバと重畳し、前記第1端子よりも前記表示領域から遠く、前記第1端子よりも前記第1辺部の端寄りの位置に設けられる第2端子と、前記表示パネルの前記非表示領域に設けられ、前記第2端子に接続され、前記第2端子から前記表示領域に向けて延出する第2配線と、前記ドライバのうち、前記表示パネルの主面と対向する主面から前記表示パネル側に突出して設けられ、前記第1端子と重畳して配される第1バンプと、前記ドライバのうち、前記表示パネルの主面と対向する主面から前記表示パネル側に突出して設けられ、前記第2端子と重畳して配される第2バンプと、前記ドライバのうち、前記表示パネルの主面と対向する主面から前記表示パネル側に突出して設けられ、前記第2バンプよりも前記表示領域に近く、前記第1バンプよりも前記第1辺部の端寄りの位置に配される第3バンプと、を備え、前記第2配線は、前記第2端子側から前記第1辺部の端側に向けて延出し、前記第1辺部に対して傾く傾斜部を含み、前記第3バンプは、平面形状が長手状とされ、長手方向が前記傾斜部に並行して配される。
(2)また、上記表示装置は、上記(1)に加え、前記第2端子は、前記第1辺部の中央側から端側に向かって複数並び、前記第1辺部の端に近づくほど、前記表示領域からの距離が大きい配置とされ、前記第3バンプは、少なくとも前記第1辺部の端に位置して配されてもよい。
(3)また、上記表示装置は、上記(2)に加え、前記第3バンプは、前記第1辺部に沿って間隔を空けて複数並んでもよい。
(4)また、上記表示装置は、上記(2)または上記(3)に加え、前記ドライバは、前記外周辺部のうちの前記第1辺部に連なる辺部が第2辺部とされ、前記第3バンプは、前記第2辺部に沿って間隔を空けて複数並んでもよい。
(5)また、上記表示装置は、上記(1)から上記(4)のいずれかに加え、前記第3バンプは、前記第2配線とは非重畳に配されてもよい。
(6)また、上記表示装置は、上記(1)から上記(5)のいずれかに加え、前記表示パネルの前記非表示領域のうち、前記ドライバと重畳し、前記第2端子よりも前記表示領域に近く、前記第1端子よりも前記第1辺部の端寄りの位置に配される第3端子を備え、前記第3バンプは、前記第3端子と重畳して配されてもよい。
(7)また、上記表示装置は、上記(1)から上記(6)のいずれかに加え、前記第2端子は、前記第1辺部の中央側から端側に向かって複数並び、前記第1辺部の端に近づくほど、前記表示領域からの距離が大きい配置とされ、前記第3バンプは、前記長手方向が複数の前記第2端子の並び方向と直交して配されてもよい。
(8)本明細書に記載の技術に関わるドライバは、平面形状が方形状とされ、外周辺部に第1辺部を含み、主面から突出して設けられる第1バンプと、前記主面から突出して設けられ、前記第1バンプよりも前記第1辺部から遠く、前記第1バンプよりも前記第1辺部の端寄りの位置に配される第2バンプと、前記主面から突出して設けられ、前記第2バンプよりも前記第1辺部に近く、前記第1バンプよりも前記第1辺部の端寄りの位置に配される第3バンプと、を備え、前記第3バンプは、平面形状が長手状とされ、長手方向が前記第1辺部に対して傾く。
本明細書に記載の技術によれば、狭額縁化を図ることができる。
実施形態1に係る液晶表示装置を構成する液晶パネル、ドライバ及びフレキシブル基板の平面図 液晶パネル、ドライバ及びフレキシブル基板の概略的な断面図 液晶パネルの表示領域における画素の配列を示す回路図 液晶パネルを構成するアレイ基板のうち、ドライバの配置領域の構成を示す平面図 ドライバの底面図 アレイ基板の第1端子とドライバの第1バンプとの接続状態を示す断面図 アレイ基板のドライバの配置領域における第2端子及び第2配線と、第2バンプ及び第3バンプと、の関係を示す平面図 アレイ基板及びドライバにおける図5のviii-viii線断面図 アレイ基板及びドライバにおける図7のix-ix線断面図 実施形態2に係るドライバの底面図 アレイ基板のドライバの配置領域における第2端子、第2配線、第3端子及び第3配線と、第2バンプ及び第3バンプと、の関係を示す平面図 アレイ基板及びドライバにおける図11のxii-xii線断面図 実施形態3に係るドライバの底面図
<実施形態1>
実施形態1を図1から図9によって説明する。本実施形態では、液晶表示装置(表示装置)10について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図2,図6,図8及び図9の上側を表側とし、同図下側を裏側とする。
液晶表示装置10は、図1に示すように、縦長の方形状をなしていて画像を表示可能な液晶パネル(表示パネル)11と、液晶パネル11に対して表示に利用するための光を照射するバックライト装置(照明装置)と、を少なくとも備える。バックライト装置は、液晶パネル11に対して裏側(背面側)に配置され、白色の光を発する光源(例えばLED等)や光源からの光に光学作用を付与することで面状の光に変換する光学部材等を有する。液晶パネル11は、主面の中央側部分が、画像が表示される表示領域AAとされる。これに対し、液晶パネル11の主面における表示領域AAを取り囲む額縁状の外周側部分が、画像が表示されない非表示領域NAAとされる。
液晶パネル11に関し、図1に加えて図2を参照して説明する。液晶パネル11は、図1及び図2に示すように、一対の基板20,21を貼り合わせてなる。一対の基板20,21のうち表側が対向基板20とされ、裏側がアレイ基板21とされる。対向基板20及びアレイ基板21は、いずれもガラス基板の内面側に各種の膜が積層形成されてなる。一対の基板20,21間には、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層22が介在して配される。一対の基板20,21の外周端部間には、液晶層22をシールするシール部23が介在して設けられている。シール部23は、液晶層22を取り囲むよう方形の枠状に形成されている。なお、両基板20,21の外面側には、それぞれ偏光板14が貼り付けられている。
対向基板20は、図1及び図2に示すように、長辺寸法がアレイ基板21の長辺寸法よりも短い。対向基板20は、アレイ基板21に対して長辺方向(Y軸方向)についての一方の端部が揃う形で貼り合わせられている。従って、アレイ基板21のうち、長辺方向についての他方の端部は、対向基板20に対して側方に突き出して露出する露出部21Aとされる。この露出部21Aは、全域が非表示領域NAAであり、各種信号を供給するためのドライバ12及びフレキシブル基板13が実装されている。
ドライバ12は、内部に駆動回路を有するLSIチップからなる。ドライバ12は、アレイ基板21の露出部21Aに対してCOG(Chip On Glass)実装されている。ドライバ12は、フレキシブル基板13によって伝送される各種信号を処理する。ドライバ12は、図1及び図2に示すように、表示領域AAに対してY軸方向の片側に隣り合うよう配されており、次述するフレキシブル基板13と表示領域AAとの間に挟み込まれる配置となっている。ドライバ12は、平面形状が横長の方形状とされる。ドライバ12は、長辺寸法が表示領域AAの短辺寸法よりも小さい。ドライバ12の外形を構成する外周辺部には、一対の長辺部と、一対の短辺部と、が含まれる。ドライバ12の一対の長辺部のうち、表示領域AAに近い長辺部を、外周辺部の中で最も表示領域AAに近い第1辺部12Aとする。ドライバ12の一対の短辺部のうち、一方の短辺部を、第1辺部12Aに連なる第2辺部12Bとする。ドライバ12の一対の短辺部のうち、他方の短辺部を、第1辺部12Aに連なる第3辺部12Cとする。ドライバ12の一対の長辺部のうち、表示領域AAから遠い長辺部を、外周辺部の中で最も表示領域AAから遠い第4辺部12Dとする。第1辺部12A及び第4辺部12Dは、X軸方向(第1方向)に並行する。第2辺部12B及び第3辺部12Cは、Y軸方向(第2方向)に並行する。ドライバ12は、アレイ基板21に備わる引き出し配線30等に対して各種信号を供給することができる。なお、図1には、アレイ基板21の引き出し配線30の形成範囲を網掛け状にして図示している。
フレキシブル基板13は、絶縁性及び可撓性を有する合成樹脂材料(例えばポリイミド系樹脂等)からなる基材上に多数本の配線パターンを形成した構成とされる。フレキシブル基板13は、図1及び図2に示すように、その一端側がアレイ基板21の露出部21Aに、他端側が外部の回路基板(コントロール基板等)に、それぞれ接続されている。フレキシブル基板13は、露出部21Aのうち、ドライバ12に対してY軸方向について表示領域AA側とは反対側の端部に接続されている。フレキシブル基板13は、ドライバ12に対してY軸方向に間隔を空けて並ぶ位置関係とされる。
次に、アレイ基板21における表示領域AAの構成について図3を用いて説明する。アレイ基板21の表示領域AAにおける内面側には、図3に示すように、TFT(薄膜トランジスタ、スイッチング素子)24及び画素電極25が少なくとも設けられている。TFT24及び画素電極25は、複数ずつX軸方向及びY軸方向に沿って間隔を空けて並んでマトリクス状(行列状)に設けられている。これらTFT24及び画素電極25の周りには、互いに直交(交差)するゲート配線(走査配線)26及びソース配線(画像配線、信号配線)27が配設されている。ゲート配線26は、X軸方向に沿って延在する。ソース配線27は、Y軸方向に沿って延在する。TFT24は、ゲート配線26に接続されるゲート電極24Aと、ソース配線27に接続されるソース電極24Bと、画素電極25に接続されるドレイン電極24Cと、ソース電極24B及びドレイン電極24Cに接続されて半導体材料からなる半導体部24Dと、を有する。そして、TFT24は、ゲート配線26によってゲート電極24Aに供給される走査信号に基づいて駆動される。すると、ドライバ12からソース配線27によってソース電極24Bに供給される画像信号(データ信号)に係る電位が、半導体部24Dを介してドレイン電極24Cに供給される。その結果、画素電極25は、画像信号に係る電位に充電される。画素電極25は、ゲート配線26とソース配線27とに取り囲まれた領域に配されており、平面形状が例えば略長方形状とされる。画素電極25は、対向基板20の表示領域AAに配されるカラーフィルタと重畳する関係にあり、カラーフィルタと共に画素を構成する。カラーフィルタは、例えば青色(B)、緑色(G)及び赤色(R)を呈する3色とされる。なお、両基板20,21の最内面には、それぞれ液晶層22に含まれる液晶分子を配向させるための配向膜が設けられている。
アレイ基板21の非表示領域NAAである露出部21Aにおける内面側は、図4に示すように、ゲート配線26及びソース配線27等に各種信号(電位)を供給するための配線類や端子類が設けられている。露出部21Aのうちのドライバ12と重畳するドライバ12の配置領域(実装領域)には、露出部21Aに実装されるドライバ12に接続される複数の端子28,29が設けられている。また、露出部21Aのうちのフレキシブル基板13の配置領域にも、実装されるフレキシブル基板13に接続される複数の端子が設けられている。なお、図4には、露出部21Aに実装されるドライバ12の外形が二点鎖線により図示されている。
複数の端子28,29には、図4に示すように、ドライバ12に信号を入力するための入力端子28と、ドライバ12からの信号の出力を受けるための出力端子29と、が複数ずつ含まれる。入力端子28及び出力端子29は、それぞれの平面形状が縦長の方形状とされ、その長辺がY軸方向に並行し、短辺がX軸方向に並行して配される。入力端子28は、出力端子29よりも平面に視た大きさや面積が大きい。入力端子28は、出力端子29よりも設置数が多い。なお、ドライバ12から出力端子29に出力される信号には、少なくとも画像信号が含まれる。ドライバ12から出力端子29に出力される信号には、画像信号以外にも、共通電位の共通電位信号やグランド電位のグランド電位信号等が含まれてもよい。
入力端子28は、図4に示すように、出力端子29よりもY軸方向に表示領域AAから遠い側に位置する。言い換えると、入力端子28は、出力端子29に比べると、ドライバ12の第4辺部12Dに近い位置に配される。複数の入力端子28は、1つの列をなしており、X軸方向に沿って直線的に間隔を空けて並んで配される。つまり、複数の入力端子28は、それぞれのY軸方向の両端位置がほぼ同じに揃えられている。出力端子29は、入力端子28よりもY軸方向に表示領域AAに近い側に位置する。言い換えると、出力端子29は、入力端子28に比べると、ドライバ12の第1辺部12Aに近い位置に配される。
複数の出力端子29は、図4に示すように、Y軸方向に間隔を空けて2つの列をなしている。一方の列をなす複数の出力端子29は、他方の列をなす複数の出力端子29よりもY軸方向に表示領域AA(第1辺部12A)に近い配置とされる。一方の列をなす複数の出力端子29と、他方の列をなす複数の出力端子29と、は、X軸方向の位置がずれており、全体として千鳥状に配置されている。複数の出力端子29には、ドライバ12の配置領域においてX軸方向の中央側に配される複数の第1端子29αと、X軸方向の両端側に配される複数の第2端子29βと、が含まれる。第2端子29βは、複数の第1端子29αをX軸方向に両側から挟むよう、複数ずつ分散して配されている。複数ずつの第1端子29α及び第2端子29βは、それぞれ2つの列をなしている。
2つの列をなす複数の第1端子29αは、図4に示すように、いずれの列においてもX軸方向に沿って直線的に間隔を空けて並んで配される。つまり、各列において複数の第1端子29αは、それぞれのY軸方向の両端位置が同じに揃えられている。2つの列をなす複数の第2端子29βは、いずれの列においてもX軸方向及びY軸方向の双方に対して傾いた方向(斜め方向)に沿って直線的に間隔を空けて並んで配される。つまり、各列において複数の第2端子29βは、それぞれのY軸方向の両端位置がX軸方向の位置に応じて変化している。具体的には、いずれかの列をなす複数の第2端子29βは、ドライバ12の第1辺部12AにおけるX軸方向の中央側から端側に向かって並び、第1辺部12Aの端に近づくほど、Y軸方向に表示領域AAからの距離が大きい配置とされる。いずれかの列をなす複数の第2端子29βのうち、第1辺部12Aの端に最も近くて同じ列の第1端子29αから最も遠い第2端子29βは、Y軸方向に表示領域AA(第1辺部12A)から最も遠く、Y軸方向に入力端子28(第4辺部12D)に最も近い。いずれかの列をなす複数の第2端子29βのうち、第1辺部12Aの端から最も遠くて同じ列の第1端子29αに最も近い第2端子29βは、Y軸方向に表示領域AA(第1辺部12A)に最も近く、Y軸方向に入力端子28(第4辺部12D)から最も遠い。一方(図4の上側)の列をなす複数の第2端子29βのうち、第1辺部12Aの端から最も遠くて同じ列の第1端子29αに最も近い第2端子29βは、一方の列をなす第1端子29αよりもY軸方向に表示領域AAから遠い位置に配される。同様に、他方(図4の下側)の列をなす複数の第2端子29βのうち、第1辺部12Aの端から最も遠くて同じ列の第1端子29αに最も近い第2端子29βは、他方の列をなす第1端子29αよりもY軸方向に表示領域AAから遠い位置に配される。つまり、同じ列に属する複数ずつの第1端子29α及び第2端子29βのうち、複数の第2端子29βは、いずれも第1端子29αよりもY軸方向に表示領域AAから遠い位置に配される、と言える。
複数の出力端子29には、図4に示すように、表示領域AAのソース配線27から引き出される引き出し配線30に接続されるものが含まれている。引き出し配線30は、非表示領域NAAにおいて、ドライバ12の配置領域(接続対象の出力端子29)から表示領域AAに向けて延出する。ここで、ドライバ12は、図1に示すように、長辺寸法が表示領域AAの短辺寸法よりも小さい。従って、引き出し配線30は、ドライバ12側から表示領域AA側に向けて扇状に広がるよう引き回されている。なお、図4では、引き出し配線30のうちの表示領域AA側の部分の図示を省略している。引き出し配線30は、一方(ドライバ12の配置領域側)の端部が、出力端子29に接続され、他方(表示領域AA側)の端部が、ソース配線27の端部に接続されている。
複数の引き出し配線30には、図4に示すように、第1端子29αに接続される第1配線30αと、第2端子29βに接続される第2配線30βと、が複数ずつ含まれている。第1配線30αは、ドライバ12の配置領域においてX軸方向の中央側に位置する第1端子29αと、表示領域AAにおいてX軸方向の中央側に位置するソース配線27と、が接続対象とされる。これに対し、第2配線30βは、ドライバ12の配置領域においてX軸方向の両端側に位置する第2端子29βと、表示領域AAにおいてX軸方向の両端側に位置するソース配線27と、が接続対象とされる。従って、第2配線30βにおける一方の端部と他方の端部との間のX軸方向の距離の最大値は、第1配線30αにおける一方の端部と他方の端部との間のX軸方向の距離の最小値よりも大きい。
複数の第2配線30βは、図4に示すように、いずれも第1辺部12Aに対して傾く傾斜部30β1を含む。なお、複数の第1配線30αにも、第1辺部12Aに対して傾く部分を含むものが存在するが、第1辺部12Aに対して傾く部分を含まないものも存在する。第2配線30βに含まれる傾斜部30β1の長さの最小値は、第1配線30αのうちの第1辺部12Aに対して傾く部分の長さの最大値よりも大きい。傾斜部30β1は、Y軸方向に対する傾斜角度よりもX軸方向に対する傾斜角度の方が小さい。
ドライバ12のうちのアレイ基板21と対向する主面(底面)には、図5に示すように、複数の端子28,29に接続される複数のバンプ31,32が設けられている。バンプ31,32は、ドライバ12の主面からアレイ基板21側に向けてZ軸方向に突出して設けられている。バンプ31,32は、ドライバ12の内部に備わる回路に接続されている。バンプ31,32は、ドライバ12の底面において、アレイ基板21側の各端子28,29と重畳する位置に複数が並んで配されている。複数のバンプ31,32には、アレイ基板21からの信号の入力を受けるための入力バンプ31と、アレイ基板21に信号を出力するための出力バンプ32と、が複数ずつ含まれる。入力バンプ31及び出力バンプ32は、それぞれの平面形状が縦長の方形状とされ、その長辺がY軸方向に並行し、短辺がX軸方向に並行して配される。入力バンプ31は、出力バンプ32よりも平面に視た大きさや面積が大きい。入力バンプ31は、出力バンプ32よりも設置数が多い。
入力バンプ31は、図5に示すように、出力バンプ32よりもY軸方向に第1辺部12Aから遠い側、つまり第4辺部12Dに近い位置に配される。複数の入力バンプ31は、1つの列をなしており、X軸方向に沿って直線的に間隔を空けて並んで配される。つまり、複数の入力バンプ31は、それぞれのY軸方向の両端位置がほぼ同じに揃えられている。出力バンプ32は、入力バンプ31よりもY軸方向に表示領域AAに近い側、つまり第1辺部12Aに近い位置に配される。
複数の出力バンプ32は、図5に示すように、Y軸方向に間隔を空けて2つの列をなしている。一方の列をなす複数の出力バンプ32は、他方の列をなす複数の出力バンプ32よりもY軸方向に第1辺部12Aに近い配置とされる。一方の列をなす複数の出力バンプ32と、他方の列をなす複数の出力バンプ32と、は、X軸方向の位置がずれており、全体として千鳥状に配置されている。複数の出力バンプ32には、ドライバ12の主面においてX軸方向の中央側に配される複数の第1出力バンプ(第1バンプ)32αと、X軸方向の両端側に配される複数の第2出力バンプ(第2バンプ)32βと、が含まれる。第2出力バンプ32βは、複数の第1出力バンプ32αをX軸方向に両側から挟むよう、複数ずつ分散して配されている。複数ずつの第1出力バンプ32α及び第2出力バンプ32βは、それぞれ2つの列をなしている。
2つの列をなす複数の第1出力バンプ32αは、図5に示すように、いずれの列においてもX軸方向に沿って直線的に間隔を空けて並んで配される。つまり、各列において複数の第1出力バンプ32αは、それぞれのY軸方向の両端位置が同じに揃えられている。2つの列をなす複数の第2出力バンプ32βは、いずれの列においてもX軸方向及びY軸方向の双方に対して傾いた方向に沿って間隔を空けて並んで配される。つまり、各列において複数の第2出力バンプ32βは、それぞれのY軸方向の両端位置がX軸方向の位置に応じて変化している。具体的には、いずれかの列をなす複数の第2出力バンプ32βは、第1辺部12AにおけるX軸方向の中央側から端側に向かって並び、第1辺部12Aの端に近づくほど、Y軸方向に第1辺部12Aからの距離が大きい配置とされる。いずれかの列をなす複数の第2出力バンプ32βのうち、第1辺部12Aの端に最も近くて同じ列の第1出力バンプ32αから最も遠い第2出力バンプ32βは、Y軸方向に第1辺部12Aから最も遠く、Y軸方向に第4辺部12Dに最も近い。いずれかの列をなす複数の第2出力バンプ32βのうち、第1辺部12Aの端から最も遠くて同じ列の第1出力バンプ32αに最も近い第2出力バンプ32βは、Y軸方向に第1辺部12Aに最も近く、Y軸方向に第4辺部12Dから最も遠い。一方(図5の上側)の列をなす複数の第2出力バンプ32βのうち、第1辺部12Aの端から最も遠くて同じ列の第1出力バンプ32αに最も近い第2出力バンプ32βは、一方の列をなす第1出力バンプ32αよりもY軸方向に第1辺部12Aから遠い位置に配される。同様に、他方(図5の下側)の列をなす複数の第2出力バンプ32βのうち、第1辺部12Aの端から最も遠くて同じ列の第1出力バンプ32αに最も近い第2出力バンプ32βは、他方の列をなす第1出力バンプ32αよりもY軸方向に第1辺部12Aから遠い位置に配される。つまり、同じ列に属する複数ずつの第1出力バンプ32α及び第2出力バンプ32βのうち、複数の第2出力バンプ32βは、いずれも第1出力バンプ32αよりもY軸方向に第1辺部12Aから遠い位置に配される、と言える。
上記のような端子28,29と、バンプ31,32と、は、図6に示すように、異方性導電膜(ACF:Anisotropic Conductive Film)33を介して接続されている。異方性導電膜33について説明する。異方性導電膜33は、熱硬化性樹脂材料からなるバインダ33Aに、多数の導電性粒子33Bを分散配合してなる。ドライバ12の実装に際しては、アレイ基板21のドライバ12の配置領域に異方性導電膜33及びドライバ12をセットし、その状態でドライバ12を、アレイ基板21側に向けて荷重を掛けて熱圧着する。すると、アレイ基板21側の端子28,29と、ドライバ12側のバンプ31,32と、が導電性粒子33Bを介して電気的に接続される。また、バインダ33Aが熱硬化することで、ドライバ12がアレイ基板21に対して機械的に固定される。
ここで、端子28,29の構成を、アレイ基板21の内面側に積層形成された各種の膜と共に図6,図8及び図9を参照して説明する。アレイ基板21には、図6,図8及び図9に示すように、下層側から順に、第1絶縁膜21F1、第1金属膜、第2絶縁膜21F2、第2金属膜、第3絶縁膜21F3、透明電極膜、が少なくとも積層形成されている。なお、アレイ基板21には、これらの各膜以外にも、半導体膜等が形成されてもよい。第1金属膜及び第2金属膜は、それぞれ銅、チタン、アルミニウム、モリブデン、タングステンなどの中から選択される1種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされることで導電性及び遮光性を有している。第1金属膜及び第2金属膜によりゲート配線26やソース配線27等が構成される。第1絶縁膜21F1、第2絶縁膜21F2及び第3絶縁膜21F3は、それぞれ窒化ケイ素(SiN)、酸化ケイ素(SiO)等の無機材料からなる。透明電極膜は、透明電極材料(例えばITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)など)からなる。透明電極膜により画素電極25等が構成される。
端子28,29は、図6,図8及び図9に示すように、それぞれ第1金属膜からなる第1端子構成部28A,29Aと、第2金属膜からなる第2端子構成部28B,29Bと、透明電極膜からなる第3端子構成部28C,29Cと、の積層構造とされる。第1端子構成部28A,29Aの上層側に配される第2絶縁膜21F2のうち、第1端子構成部28A,29Aと重畳する位置には、開口21F2A,21F2Bが形成されている。開口21F2A,21F2Bを通して第1端子構成部28A,29Aが表側外部に露出し、第2端子構成部28B,29Bに接続されている。第2端子構成部28B,29Bの上層側に配される第3絶縁膜21F3のうち、第2端子構成部28B,29Bと重畳する位置には、開口21F3A,21F3Bが形成されている。開口21F3A,21F3Bを通して第2端子構成部28B,29Bが表側外部に露出し、第3端子構成部28C,29Cに接続されている。第3端子構成部28C,29Cは、その全体が表側外部に露出している。端子28,29において最上層に位置する第3端子構成部28C,29Cは、透明電極膜からなるので、第3端子構成部28C,29Cよりも下層側に位置していて各金属膜からなる第1端子構成部28A,29A及び第2端子構成部28B,29Bに腐食が生じ難くなっている。また、引き出し配線30は、図9に示すように、第1金属膜からなる。従って、引き出し配線30は、一方の端部が、出力端子29のうちの第1端子構成部29Aに対して直接的に連ねられている。なお、図9には、引き出し配線30である第2配線30βの断面構成が代表して図示されているが、第1配線30αの断面構成も同様である。
本実施形態に係るドライバ12には、図5に示すように、第3バンプ34が設けられている。第3バンプ34は、ドライバ12のうちのアレイ基板21と対向する主面(底面)からアレイ基板21側に向けてZ軸方向に突出して設けられている。第3バンプ34は、いずれの第2出力バンプ32βよりも第1辺部12A(表示領域AA)に近い位置に配される。詳しくは、第3バンプ34は、Y軸方向の位置が、第1出力バンプ32αとほぼ同じとされる。第3バンプ34は、いずれの第1出力バンプ32αよりも第1辺部12Aの端寄りの位置に配される。このように、第3バンプ34は、ドライバ12の底面のうち、図5の上側の列をなす複数の第2出力バンプ32βと、第1辺部12Aと、第2辺部12Bまたは第3辺部12Cと、により囲まれた平面に視て三角形の領域に配されている。従って、第3バンプ34は、図8に示すように、ドライバ12のうち、第1出力バンプ32α及び第2出力バンプ32βによって支持されない部分を良好に支持することができる。これにより、ドライバ12の実装に際して、ドライバ12を、アレイ基板21側に向けて荷重を掛けて熱圧着しても、荷重に起因してドライバ12に反り等の変形が生じ難くなる。ドライバ12の変形が抑制されれば、入力バンプ31と入力端子28との接続状態や出力バンプ32と出力端子29との接続状態が良好に保たれ易くなる。従って、ドライバ12の電気的な接続信頼性が優れるとともに機械的な固定安定性が優れる。
第3バンプ34は、図7に示すように、平面形状が長方形状とされ、一対ずつの長辺34A及び短辺34Bを有する。第3バンプ34は、長辺34A及び短辺34BがいずれもX軸方向及びY軸方向の双方に対して傾いた配置とされる。第3バンプ34は、長辺34Aが、第2配線30βの傾斜部30β1に並行して配される。つまり、平面形状が長手状の第3バンプ34は、その長手方向(長辺34Aに沿う方向)が、傾斜部30β1に並行する配置とされる。本実施形態では、第3バンプ34の長手方向が傾斜部30β1と平行である。第3バンプ34は、長手方向が、Y軸方向に対する傾斜角度よりもX軸方向に対する傾斜角度の方が小さい配置とされる。第3バンプ34は、その短手方向(短辺34Bに沿う方向)が、傾斜部30β1とほぼ直交(交差)する関係とされる。第3バンプ34は、短手方向が、X軸方向に対する傾斜角度よりもY軸方向に対する傾斜角度の方が小さい配置とされる。これに対し、複数の第2配線30βには、第3バンプ34をその短手方向に挟む2つの第2配線30βが含まれる。第3バンプ34を挟む2つの第2配線30βの傾斜部30β1の間に空けられる間隔は、第3バンプ34を挟むことがない2つの第2配線30βの傾斜部30β1の間に空けられる間隔よりも大きい。なお、傾斜部30β1は、第3バンプ34を避けるよう途中で屈曲されており、その一部(第3バンプ34の短辺34Bと向き合う部分)にY軸方向に沿ってほぼ真っ直ぐに延びる真直部30β1Aを含む。また、第3バンプ34は、長辺34Aの寸法及び面積が、出力バンプ32の長辺の寸法及び面積よりも大きい。
このような構成によれば、仮に、上記した第3バンプ34と同じ面積の第3バンプが正方形とされる場合に比べると、傾斜部30β1に並行する方向についての第3バンプ34の占有長さは大きくなるものの、傾斜部30β1と直交する方向についての第3バンプ34の占有幅は小さくなる。従って、第3バンプ34を挟む2つの第2配線30βの傾斜部30β1の間に空けられる間隔を極力小さく保つことができる。これにより、傾斜部30β1を含む第2配線30βを高密度に配置することが可能となる。従って、液晶パネル11の非表示領域NAAを狭くすることができて、狭額縁化を図ることができる。また、第3バンプ34が長手状とされることで、第3バンプ34の面積も十分に確保されるので、ドライバ12の変形防止機能が十分に得られる。
アレイ基板21の露出部21Aにおけるドライバ12の配置領域には、図7及び図9に示すように、ドライバ12の第3バンプ34と重畳する位置にいずれの端子28,29及び引き出し配線30も存在しない。つまり、第3バンプ34は、電気的な機能を有しておらず、専らドライバ12を機械的に支持する機能を有する。従って、本実施形態に係る第3バンプ34は、入力バンプ31や出力バンプ32には該当せず、ダミーバンプであると言える。このように第3バンプ34は、第2配線30βとは非重畳に配されているので、第3バンプ34に起因して第2配線30βに損傷等が生じたり、第3バンプ34に第2配線30βが短絡したりし難くなる。
第3バンプ34は、図5及び図7に示すように、複数が1つの列をなしており、X軸方向に沿って直線的に間隔を空けて並んで配される。複数の第3バンプ34は、それぞれのY軸方向の両端位置がほぼ同じに揃えられている。ドライバ12を、アレイ基板21側に向けて荷重を掛けて熱圧着しても、第1辺部12Aに沿って間隔を空けて並ぶ複数の第3バンプ34によってドライバ12のうちの第1辺部12Aを含む角部付近が良好に支持され、ドライバ12に変形が生じ難くなる。これにより、接続信頼性がより優れたものとなる。複数の第3バンプ34は、配列間隔が、複数の出力バンプ32の配列間隔よりも大きい。X軸方向に間隔を空けて隣り合う2つの第3バンプ34の間には、複数(図7では5つ)の第2配線30βが挟まれている。
X軸方向に沿って並ぶ複数の第3バンプ34には、図5に示すように、第1辺部12Aの端に位置する第3バンプ34が含まれる。この第3バンプ34は、第2辺部12Bまたは第3辺部12Cの最も近くに位置する。つまり、複数の第3バンプ34には、ドライバ12の底面のうち、第1辺部12Aと、第2辺部12Bまたは第3辺部12Cと、により画定される角位置に配される第3バンプ34が含まれる。一方、複数の第2出力バンプ32β(第2端子29β)のうち、第1辺部12Aの端に位置する第2出力バンプ32βは、他の第2出力バンプ32βとの比較において、第4辺部12D(入力バンプ31)に最も近くて第1辺部12A(表示領域AA)から最も遠くに位置する。このため、平面形状が方形状のドライバ12に備わる角部のうち、第1辺部12Aを含む角部付近には、第2端子29βが非配置となっている。その点、本実施形態に係る複数の第3バンプ34には、第1辺部12Aの端に位置して配される第3バンプ34が含まれているから、図8に示すように、ドライバ12をアレイ基板21に熱圧着しても、ドライバ12のうちの第1辺部12Aを含む角部付近が第3バンプ34によって良好に支持される。より具体的には、ドライバ12のX軸方向の端部は、第1辺部12Aの端に位置して配される第3バンプ34と、共に第1辺部12Aの端に位置して配される入力バンプ31及び第2出力バンプ32βと、によってY軸方向の両端位置にてしっかりと支持される。これにより、ドライバ12を、アレイ基板21側に向けて荷重を掛けて熱圧着しても、ドライバ12に変形がより生じ難くなり、第2端子29βとそれに重畳する第2出力バンプ32βとの接続信頼性により優れる。
以上説明したように本実施形態の液晶表示装置(表示装置)10は、画像が表示される表示領域AAと、表示領域AAを取り囲む非表示領域NAAと、を含む主面を有する液晶パネル(表示パネル)11と、液晶パネル11の非表示領域NAAに取り付けられ、平面形状が方形状で、外周辺部のうちの表示領域AAに最も近い辺部が第1辺部12Aとされるドライバ12と、液晶パネル11の非表示領域NAAのうち、ドライバ12と重畳する位置に設けられる第1端子29αと、液晶パネル11の非表示領域NAAに設けられ、第1端子29αに接続され、第1端子29αから表示領域AAに向けて延出する第1配線30αと、液晶パネル11の非表示領域NAAのうち、ドライバ12と重畳し、第1端子29αよりも表示領域AAから遠く、第1端子29αよりも第1辺部12Aの端寄りの位置に設けられる第2端子29βと、液晶パネル11の非表示領域NAAに設けられ、第2端子29βに接続され、第2端子29βから表示領域AAに向けて延出する第2配線30βと、ドライバ12のうち、液晶パネル11の主面と対向する主面から液晶パネル11側に突出して設けられ、第1端子29αと重畳して配される第1出力バンプ(第1バンプ)32αと、ドライバ12のうち、液晶パネル11の主面と対向する主面から液晶パネル11側に突出して設けられ、第2端子29βと重畳して配される第2出力バンプ(第2バンプ)32βと、ドライバ12のうち、液晶パネル11の主面と対向する主面から液晶パネル11側に突出して設けられ、第2出力バンプ32βよりも表示領域AAに近く、第1出力バンプ32αよりも第1辺部12Aの端寄りの位置に配される第3バンプ34と、を備え、第2配線30βは、第2端子29β側から第1辺部12Aの端側に向けて延出し、第1辺部12Aに対して傾く傾斜部30β1を含み、第3バンプ34は、平面形状が長手状とされ、長手方向が傾斜部30β1に並行して配される。
液晶パネル11の非表示領域NAAにドライバ12が取り付けられると、ドライバ12の第1出力バンプ32α及び第2出力バンプ32βが液晶パネル11の第1端子29α及び第2端子29βに対して接続される。第2端子29βと重畳して配される第2出力バンプ32βは、第1端子29αと重畳して配される第1出力バンプ32αよりも表示領域AAから遠く、第1出力バンプ32αよりも第1辺部12Aの端寄りに位置している。これに対し、第3バンプ34は、第2出力バンプ32βよりも表示領域AAに近く、第1出力バンプ32αよりも第1辺部12Aの端寄りの位置に配されているので、ドライバ12を、アレイ基板21側に向けて荷重を掛けて熱圧着しても、ドライバ12のうち、第1出力バンプ32α及び第2出力バンプ32βによって支持されない部分を良好に支持することができる。これにより、ドライバ12に反り等の変形が生じ難くなり、接続信頼性に優れ、且つ液晶パネル11の非表示領域NAAの狭額縁化を図ることができる。
第2配線30βは、第2端子29βから表示領域AAに向けて延出する。第2配線30βのうちの傾斜部30β1は、第2端子29β側から第1辺部12Aの端側に向けて延出し、第1辺部12Aに対して傾いている。これに対し、第3バンプ34は、平面形状が長手状とされ、長手方向が第2配線30βのうちの傾斜部30β1に並行して配されているので、第3バンプ34の短手方向が傾斜部30β1と交差する関係となる。このような関係に基づけば、傾斜部30β1と交差する方向についての第3バンプ34の占有幅が十分に小さくなる。これにより、傾斜部30β1を含む第2配線30βを高密度に配置することが可能となるので、液晶パネル11の狭額縁化を図ることができる。また、第3バンプ34が長手状とされることで、第3バンプ34の面積も十分に確保されるので、ドライバ12を、アレイ基板21側に向けて荷重を掛けて熱圧着しても、ドライバ12の変形防止機能が十分に得られる。
また、第2端子29βは、第1辺部12Aの中央側から端側に向かって複数並び、第1辺部12Aの端に近づくほど、表示領域AAからの距離が大きい配置とされ、第3バンプ34は、少なくとも第1辺部12Aの端に位置して配される。複数の第2端子29βのうち、第1辺部12Aの端に位置する第2端子29βは、複数の第2端子29βの中で最も表示領域AAから遠い配置となる。このため、平面形状が方形状のドライバ12に備わる角部のうち、第1辺部12Aを含む角部付近には、第2端子29βが非配置となる。これに対し、第3バンプ34は、少なくとも第1辺部12Aの端に位置して配されているので、ドライバ12を、アレイ基板21側に向けて荷重を掛けて熱圧着しても、ドライバ12のうちの第1辺部12Aを含む角部付近が第3バンプ34によって良好に支持される。これにより、接続信頼性に優れる。
また、第3バンプ34は、第1辺部12Aに沿って間隔を空けて複数並ぶ。第1辺部12Aに沿って間隔を空けて並ぶ複数の第3バンプ34によってドライバ12のうちの第1辺部12Aを含む角部付近が良好に支持される。これにより、ドライバ12を、アレイ基板21側に向けて荷重を掛けて熱圧着しても、接続信頼性に優れる。
また、第3バンプ34は、第2配線30βとは非重畳に配される。液晶パネル11の非表示領域NAAにドライバ12が取り付けられても、第3バンプ34に起因して第2配線30βに損傷等が生じたり、第3バンプ34に第2配線30βが短絡したりし難くなる。
また、本実施形態のドライバ12は、平面形状が方形状とされ、外周辺部に第1辺部12Aを含み、主面から突出して設けられる第1出力バンプ32αと、主面から突出して設けられ、第1出力バンプ32αよりも第1辺部12Aから遠く、第1出力バンプ32αよりも第1辺部12Aの端寄りの位置に配される第2出力バンプ32βと、主面から突出して設けられ、第2出力バンプ32βよりも第1辺部12Aに近く、第1出力バンプ32αよりも第1辺部12Aの端寄りの位置に配される第3バンプ34と、を備え、第3バンプ34は、平面形状が長手状とされ、長手方向が第1辺部12Aに対して傾く。
ドライバ12が取付対象物(例えば液晶パネル11)に取り付けられた状態では、ドライバ12のうち、第1出力バンプ32α及び第2出力バンプ32βによって支持されない部分を第3バンプ34によって良好に支持することができる。これにより、ドライバ12に反り等の変形が生じ難くなり、接続信頼性に優れる。取付対象物に配線(例えば第2配線30β)が備えられ、その配線が第1辺部12Aに対して傾く傾斜部30β1を含む場合、第3バンプ34の長手方向を、傾斜部30β1に並行する配置を採れば、第2配線30βを高密度に配置することが可能となる。これにより、取付対象物の狭額縁化を図ることができる。また、第3バンプ34が長手状とされることで、第3バンプ34の面積も十分に確保されるので、ドライバ12の変形防止機能が十分に得られる。
<実施形態2>
実施形態2を図10から図12によって説明する。この実施形態2では、第3バンプ134の平面形状や設置数を変更し、第2配線130βの平面形状を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る第3バンプ134は、図10に示すように、平面形状が平行四辺形状とされる。第3バンプ134は、短辺134BがX軸方向に並行するのに対し、長辺134AがX軸方向及びY軸方向の双方に対して傾く配置とされる。第3バンプ134には、X軸方向(第1辺部112A)に沿って間隔を空けて並ぶ複数の第3バンプ134に加えて、第1辺部112Aの端位置にてY軸方向(第2辺部112B及び第3辺部112C)に沿って間隔を空けて並ぶ複数の第3バンプ134が含まれる。つまり、複数の第3バンプ134は、ドライバ112の底面における角部に沿って配され、平面に視てL字型に配列されている。複数の第3バンプ134には、Y軸方向の位置が第1出力バンプ132αとほぼ同じとされる複数の第3バンプ134と、X軸方向の位置が第1辺部112Aの端位置とされる複数の第3バンプ134と、が含まれる。
複数の第2配線130βは、図11に示すように、いずれも上記した実施形態1に記載した真直部30β1A(図7を参照)を含んでおらず、接続対象となる第2端子129βにおけるX軸方向の配置に応じて引き回し経路が異なる。具体的には、X軸方向の中央側に配される第2端子129βに接続される第2配線130βAの傾斜部35は、途中でX軸方向及びY軸方向に対する傾斜角度が変化している。X軸方向の中央側に配される第2端子129βに接続される第2配線130βAの傾斜部35は、第2端子129βに近い第1傾斜部35Aと、第2端子129βから遠くにあって第1傾斜部35Aに連なる第2傾斜部35Bと、を含む。第2傾斜部35Bは、第1傾斜部35Aに比べると、Y軸方向に対する傾斜角度が大きく、X軸方向に対する傾斜角度が小さい。これに対し、X軸方向の端側に配される第2端子129βに接続される第2配線130βBの傾斜部36は、X軸方向及びY軸方向に対する傾斜角度が一定とされる。X軸方向の端側に配される第2端子129βに接続される第2配線130βBの傾斜部36は、X軸方向及びY軸方向に対する傾斜角度が、第2傾斜部35Bの傾斜角度と等しい。
第3バンプ134は、図11に示すように、長辺134Aが、第2傾斜部35B及び傾斜部36に並行して配される。つまり、平面形状が長手状の第3バンプ134は、その長手方向が、第2傾斜部35B及び傾斜部36に並行する配置とされる。本実施形態では、第3バンプ134の長手方向が第2傾斜部35B及び傾斜部36と平行である。複数の第3バンプ134には、出力端子129に接続される出力バンプ132の一種である第3出力バンプ134αと、出力端子129とは非接続のダミーバンプ134βと、が含まれる。第3出力バンプ134αは、図10及び図11に示すように、X軸方向の位置が第1辺部112Aの端位置とされ、Y軸方向に間隔を空けて3つ並んで配される。ダミーバンプ134βは、Y軸方向の位置が第1出力バンプ132αとほぼ同じとされ、X軸方向に間隔を空けて3つ並んで配される。複数の出力端子129には、アレイ基板121におけるドライバ112の配置領域に設けられて、複数の第3出力バンプ134αと重畳する位置に配される複数の第3端子129γが含まれる。また、複数の引き出し配線130には、アレイ基板121におけるドライバ112の配置領域に設けられて、複数の第3端子129γに接続される複数の第3配線37が含まれる。第3配線37は、第2傾斜部35B及び傾斜部36に並行して延出する。
第3出力バンプ134αは、図11及び図12に示すように、第1出力バンプ132α及び第2出力バンプ132βと同様に、重畳する第3端子129γに対して異方性導電膜133の導電性粒子133Bによって電気的に接続される。従って、第3出力バンプ134αは、ドライバ112の変形を防止する変形防止機能と、第3端子129γに信号を伝送する信号伝送機能と、を併有している。なお、第3端子129γの断面構成は、実施形態1にて説明した入力端子、第1端子及び第2端子129βと同様である(図6及び図8を参照)。一方、アレイ基板121におけるドライバ112の配置領域のうち、ダミーバンプ134βと重畳する位置には、図11に示すように、いずれの入力端子、出力端子129及び引き出し配線130も存在しない。つまり、ダミーバンプ134βは、電気的な機能を有しておらず、専らドライバ112を機械的に支持する機能を有する。
以上説明したように本実施形態によれば、ドライバ112は、外周辺部のうちの第1辺部112Aに連なる辺部が第2辺部112Bとされ、第3バンプ134は、第2辺部112Bに沿って間隔を空けて複数並ぶ。第2辺部112Bに沿って間隔を空けて並ぶ複数の第3バンプ134によってドライバ112のうちの第1辺部112Aを含む角部付近が良好に支持される。これにより、ドライバ112を、アレイ基板121側に向けて荷重を掛けて熱圧着しても、接続信頼性に優れる。
また、液晶パネル111の非表示領域NAAのうち、ドライバ112と重畳し、第2端子129βよりも表示領域AAに近く、第1端子29α(図4を参照)よりも第1辺部112Aの端寄りの位置に配される第3端子129γを備え、第3バンプ134は、第3端子129γと重畳して配される。液晶パネル111の非表示領域NAAにドライバ112が取り付けられると、ドライバ112の第3バンプ134が液晶パネル111の第3端子129γに対して接続される。第3バンプ134にドライバ112の変形防止機能と信号伝送機能とを併有させることができ、且つ液晶パネル111の非表示領域NAAの狭額縁化を図ることができる。
<実施形態3>
実施形態3を図13によって説明する。この実施形態3では、上記した実施形態1から第3バンプ234の配置及び設置数を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る第3バンプ234は、図13に示すように、短辺234Bが複数の第2出力バンプ232β(第2端子29β)の並び方向に並行するのに対し、長辺234Aが複数の第2出力バンプ232βの並び方向と直交して配される。複数の第2出力バンプ232βの並び方向は、複数の第2出力バンプ232βに接続される複数の第2端子29βの並び方向と一致している(図4を参照)。なお、図13には、複数の第2端子29βの並び方向と、複数の第3バンプ234の並び方向と、複数の第2出力バンプ232β(第3バンプ234)の並び方向と直交する方向と、がそれぞれ一点鎖線にて図示されている。第3バンプ234の短辺234BがX軸方向に対してなす傾斜角度は、実施形態1に記載した第3バンプ34の短辺34BがX軸方向に対してなす傾斜角度よりも小さい。第3バンプ234の長辺234AがX軸方向に対してなす傾斜角度は、実施形態1に記載した第3バンプ34の長辺34AがX軸方向に対してなす傾斜角度よりも大きい。複数の第3バンプ234には、ドライバ212の角位置から遠くて第2出力バンプ232βに近い配置とされる複数(図13では4つ)の第3バンプ234と、ドライバ212の角位置から近くて第2出力バンプ232βから遠い配置とされる複数(図13では2つ)の第3バンプ234と、が含まれる。
ドライバ212の実装に際して、ドライバ212を、アレイ基板21側に向けて荷重を掛けて熱圧着すると、複数の第2端子29β付近を起点として変形し、その変形度合いが、複数の第2端子29β付近の並び方向と直交する方向において最も大きくなる。その点、本実施形態のように、長手状の第3バンプ234の長手方向が、複数の第2端子29β付近の並び方向と直交する関係とされていれば、熱圧着時に荷重が作用するドライバ212の変形を効果的に抑制することができる。
以上説明したように本実施形態によれば、第2端子29βは、第1辺部212Aの中央側から端側に向かって複数並び、第1辺部212Aの端に近づくほど、表示領域AAからの距離が大きい配置とされ、第3バンプ234は、長手方向が複数の第2端子29βの並び方向と直交して配される。ドライバ212は、熱圧着時にアレイ基板21側に向けて荷重が掛けられると、複数の第2端子29β付近を起点として変形し、その変形度合いが、複数の第2端子29βの並び方向と直交する方向において最も大きくなる。その点、長手状の第3バンプ234の長手方向が、複数の第2端子29βの並び方向と直交する関係にあることから、熱圧着時に荷重が作用するドライバ212の変形を効果的に抑制することができ、且つ液晶パネル11の非表示領域NAAの狭額縁化を図ることができる。
<他の実施形態>
本明細書が開示する技術は、上記記述及び図面によって説明した実施形態に限定されず、例えば次のような実施形態も技術的範囲に含まれる。
(1)第3バンプ34,134,234は、第2配線30β,130βの一部に対して重畳する位置に配されてもよい。その場合、第3バンプ34,134,234は、複数の第2配線30β,130βに対して重畳することがなく、1つの第2配線30β,130βのみに対して重畳する配置とされるのが好ましい。このようにすれば、仮に第3バンプ34,134,234と重畳する第2配線30β,130βとの間に介在する絶縁膜21F2,21F3が損傷し、第3バンプ34,134,234と重畳する第2配線30β,130βとが電気的に接続された場合でも、複数の第2配線30β,130β同士が短絡する事態を避けることができる。
(2)第3バンプ34,134,234の長辺34A,134A,234Aは、第2配線30β,130βの傾斜部30β1,35,36と平行でなくてもよい。例えば、第3バンプ34,134,234の長辺34A,134A,234Aが、第2配線30β,130βの傾斜部30β1,35,36に対して数度程度傾く関係であっても、「並行している」と言える。
(3)第3バンプ34,134,234の平面形状や大きさは、図示以外にも適宜に変更可能である。例えば、第3バンプ34,134,234の平面形状が、楕円形状、長円形状等であってもよい。
(4)第3バンプ34,134,234の設置数、平面配置、配列間隔等は、図示以外にも適宜に変更可能である。
(5)実施形態2において、複数の第3バンプ134の全てが第3出力バンプ134αであってもよい。また、複数の第3バンプ134の全てがダミーバンプ134βであってもよい。
(6)複数の第2端子29β,129βにおける具体的な配列は、図示以外にも適宜に変更可能である。例えば、複数の第2端子29β,129βが、平面に視て円弧状に配列されてもよい。
(7)第1端子29α及び第2端子29β,129βの設置数は、図示以外にも適宜に変更可能である。
(8)タッチパネル機能を有する液晶パネル11,111でもよい。
(9)液晶パネル11,111以外の表示パネル(有機EL表示パネル等)でもよい。
10…液晶表示装置(表示装置)、11,111…液晶パネル(表示パネル)、12,112,212…ドライバ、12A,112A,212A…第1辺部、12B,112B…第2辺部、29α…第1端子、29β,129β…第2端子、30α…第1配線、30β,130β…第2配線、30β1…傾斜部、32α,132α…第1出力バンプ(第1バンプ)、32β,132β,232β…第2出力バンプ(第2バンプ)、34,134,234…第3バンプ、35…傾斜部、36…傾斜部、129γ…第3端子、AA…表示領域、NAA…非表示領域

Claims (8)

  1. 画像が表示される表示領域と、前記表示領域を取り囲む非表示領域と、を含む主面を有する表示パネルと、
    前記表示パネルの前記非表示領域に取り付けられ、平面形状が方形状で、外周辺部のうちの前記表示領域に最も近い辺部が第1辺部とされるドライバと、
    前記表示パネルの前記非表示領域のうち、前記ドライバと重畳する位置に設けられる第1端子と、
    前記表示パネルの前記非表示領域に設けられ、前記第1端子に接続され、前記第1端子から前記表示領域に向けて延出する第1配線と、
    前記表示パネルの前記非表示領域のうち、前記ドライバと重畳し、前記第1端子よりも前記表示領域から遠く、前記第1端子よりも前記第1辺部の端寄りの位置に設けられる第2端子と、
    前記表示パネルの前記非表示領域に設けられ、前記第2端子に接続され、前記第2端子から前記表示領域に向けて延出する第2配線と、
    前記ドライバのうち、前記表示パネルの主面と対向する主面から前記表示パネル側に突出して設けられ、前記第1端子と重畳して配される第1バンプと、
    前記ドライバのうち、前記表示パネルの主面と対向する主面から前記表示パネル側に突出して設けられ、前記第2端子と重畳して配される第2バンプと、
    前記ドライバのうち、前記表示パネルの主面と対向する主面から前記表示パネル側に突出して設けられ、前記第2バンプよりも前記表示領域に近く、前記第1バンプよりも前記第1辺部の端寄りの位置に配される第3バンプと、を備え、
    前記第2配線は、前記第2端子側から前記第1辺部の端側に向けて延出し、前記第1辺部に対して傾く傾斜部を含み、
    前記第3バンプは、平面形状が長手状とされ、長手方向が前記傾斜部に並行して配される表示装置。
  2. 前記第2端子は、前記第1辺部の中央側から端側に向かって複数並び、前記第1辺部の端に近づくほど、前記表示領域からの距離が大きい配置とされ、
    前記第3バンプは、少なくとも前記第1辺部の端に位置して配される請求項1記載の表示装置。
  3. 前記第3バンプは、前記第1辺部に沿って間隔を空けて複数並ぶ請求項2記載の表示装置。
  4. 前記ドライバは、前記外周辺部のうちの前記第1辺部に連なる辺部が第2辺部とされ、
    前記第3バンプは、前記第2辺部に沿って間隔を空けて複数並ぶ請求項2または請求項3記載の表示装置。
  5. 前記第3バンプは、前記第2配線とは非重畳に配される請求項1から請求項3のいずれか1項に記載の表示装置。
  6. 前記表示パネルの前記非表示領域のうち、前記ドライバと重畳し、前記第2端子よりも前記表示領域に近く、前記第1端子よりも前記第1辺部の端寄りの位置に配される第3端子を備え、
    前記第3バンプは、前記第3端子と重畳して配される請求項1から請求項3のいずれか1項に記載の表示装置。
  7. 前記第2端子は、前記第1辺部の中央側から端側に向かって複数並び、前記第1辺部の端に近づくほど、前記表示領域からの距離が大きい配置とされ、
    前記第3バンプは、前記長手方向が複数の前記第2端子の並び方向と直交して配される請求項1から請求項3のいずれか1項に記載の表示装置。
  8. 平面形状が方形状とされ、
    外周辺部に第1辺部を含み、
    主面から突出して設けられる第1バンプと、
    前記主面から突出して設けられ、前記第1バンプよりも前記第1辺部から遠く、前記第1バンプよりも前記第1辺部の端寄りの位置に配される第2バンプと、
    前記主面から突出して設けられ、前記第2バンプよりも前記第1辺部に近く、前記第1バンプよりも前記第1辺部の端寄りの位置に配される第3バンプと、を備え、
    前記第3バンプは、平面形状が長手状とされ、長手方向が前記第1辺部に対して傾くドライバ。
JP2022097973A 2022-06-17 2022-06-17 表示装置及びドライバ Pending JP2023184061A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022097973A JP2023184061A (ja) 2022-06-17 2022-06-17 表示装置及びドライバ
US18/208,888 US20230411324A1 (en) 2022-06-17 2023-06-13 Display device and driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022097973A JP2023184061A (ja) 2022-06-17 2022-06-17 表示装置及びドライバ

Publications (1)

Publication Number Publication Date
JP2023184061A true JP2023184061A (ja) 2023-12-28

Family

ID=89169299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022097973A Pending JP2023184061A (ja) 2022-06-17 2022-06-17 表示装置及びドライバ

Country Status (2)

Country Link
US (1) US20230411324A1 (ja)
JP (1) JP2023184061A (ja)

Also Published As

Publication number Publication date
US20230411324A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
US11604392B2 (en) Active matrix substrate and display panel
US10262590B2 (en) Active matrix substrate and display panel
JP6982958B2 (ja) 表示装置
US20190280013A1 (en) Active matrix substrate and display panel
US10845658B2 (en) Display device having a plurality of peripheral wirings
US20120044432A1 (en) Pixel array substrate, conductive structure and display panel
TWI734062B (zh) 顯示面板以及電子裝置
JP2018155942A (ja) 表示装置
US20190162994A1 (en) Electronic device
US11520200B2 (en) Display device and method of manufacturing the same
WO2019031382A1 (ja) 位置入力機能付き表示装置
JP5500217B2 (ja) 電気光学装置及び電子機器
US11668987B2 (en) Display device and method for manufacturing display device
US11579497B2 (en) Substrate for display device and display device
JP2023184061A (ja) 表示装置及びドライバ
JP2009198850A (ja) 電気光学装置及び電子機器
JP4352733B2 (ja) 電気光学装置用基板、電気光学装置、電子機器
JP4747572B2 (ja) 電気光学装置及び電子機器
JP2021139937A (ja) 表示装置
JP5169153B2 (ja) 電気光学装置及び電子機器
US20230395613A1 (en) Wiring substrate and display device
US12105392B2 (en) Display device
JP2020013027A (ja) 表示装置