WO2011024591A1 - 半導体駆動装置 - Google Patents

半導体駆動装置 Download PDF

Info

Publication number
WO2011024591A1
WO2011024591A1 PCT/JP2010/062697 JP2010062697W WO2011024591A1 WO 2011024591 A1 WO2011024591 A1 WO 2011024591A1 JP 2010062697 W JP2010062697 W JP 2010062697W WO 2011024591 A1 WO2011024591 A1 WO 2011024591A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch element
bias power
power source
resistor
drive device
Prior art date
Application number
PCT/JP2010/062697
Other languages
English (en)
French (fr)
Inventor
阿部　康
Original Assignee
富士電機ホールディングス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機ホールディングス株式会社 filed Critical 富士電機ホールディングス株式会社
Priority to EP10811642.7A priority Critical patent/EP2472707B1/en
Priority to JP2011528713A priority patent/JP5201268B2/ja
Priority to US13/148,431 priority patent/US8487668B2/en
Priority to CA2750896A priority patent/CA2750896C/en
Priority to CN201080005426.6A priority patent/CN102292914B/zh
Publication of WO2011024591A1 publication Critical patent/WO2011024591A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Definitions

  • the present invention relates to protection of a drive circuit when a semiconductor device such as an IGBT (Insulated Gate Bipolar Transistor) or the like is turned on and off and the semiconductor device becomes a low impedance due to a short circuit breakdown.
  • a semiconductor device such as an IGBT (Insulated Gate Bipolar Transistor) or the like is turned on and off and the semiconductor device becomes a low impedance due to a short circuit breakdown.
  • Fig. 1 shows the configuration of a drive circuit using conventional technology.
  • EP represents a forward bias power supply
  • EN represents a reverse bias power supply
  • Tr1 represents a forward bias switch element
  • Tr2 represents a reverse bias switch element
  • R1 represents a forward bias gate resistance
  • R2 represents a reverse bias gate resistance.
  • the final stage driver circuit DCC is a circuit for driving the MOSFETs Tr1 and Tr2 according to the control signal.
  • IGBT IGBT
  • MOSFET stands for Metal ⁇ Oxide Semiconductor Field Effect Transistor.
  • EP represents a forward bias power supply
  • EN represents a reverse bias power supply
  • Tr1 represents a forward bias switch element
  • Tr2 represents a reverse bias switch element
  • R1 represents a forward bias gate resistance
  • R2 represents a reverse bias gate resistance
  • F1, F2, and F3 are fuses
  • SW1 is a forward bias power supply short circuit switch
  • SW2 is a reverse bias power supply EN short circuit switch.
  • an object of the present invention is to detect a short circuit breakdown of a semiconductor device without using a fuse and to protect a driving circuit.
  • a first thermistor is installed on the on-gate resistor and a second thermistor is installed on the off-gate resistor so as to be thermally coupled to each other, and a constant current flows through the thermistor.
  • thermistors are connected in series with the first and second switch elements, respectively, and when the temperature of the thermistor rises due to overcurrent when the IGBT gate and emitter are short-circuited, Means for turning off the second switch element is provided.
  • the control circuit uses this signal to shut off the device. This makes it possible to operate and display failure occurrences, improving convenience.
  • 1 is a circuit diagram showing a first embodiment of the present invention. It is operation
  • FIG. 3 shows a first embodiment of the present invention.
  • the difference from the conventional circuit shown in Fig. 1 is that thermistors whose resistance values change with temperature in the gate resistors R1 and R2 (in this example, PTC thermistors whose resistance value increases with increasing temperature) th1 and th2 are installed.
  • the drain and source of the P-channel type MOSFET Tr3 are arranged between the gate and source of the P-channel type MOSFET Tr1 which is a forward bias switch element
  • the N-channel type MOSFET Tr4 is arranged between the gate and source of the N-channel type MOSFET Tr2 which is a reverse bias switch element.
  • the thermistor th1 and resistor R3 series circuit and the thermistor th2 and resistor R4 series circuit are the series connection point of the thermistor th1 and resistor R3 between the drain and source of the forward bias power supply EP and the negative electrode of the reverse bias power supply.
  • the gate of the P-channel MOSFET Tr3 is connected to the N-channel MOSFET Tr at the series connection point of the thermistor th2 and the resistor R4. The four gates are connected to each other.
  • Fig. 4 shows the operation of each part when a short circuit breakdown occurs between the IGBT gate and source. This operation shows a condition in which the breakdown occurs when the IGBT is on.
  • the gate current Ig has a waveform that flows only for a short time when the gate voltage rises or falls during switching as shown in the figure, and the temperature of the forward bias gate resistor R1 is kept below a certain value. It is.
  • the IGBT1 is destroyed and the gate (G1) and emitter (E1) are short-circuited, the current determined by the forward bias power supply voltage E1 and the on-gate resistance R1 continues to flow through the on-gate resistance R1. Temperature rises.
  • the resistance value of the thermistor th1 increases and the voltage VGS3 applied to the input part of the MOSFETTr3 increases.
  • the MOSFET Tr3 is turned on, the input signal of the on switch element Tr1 is 0, and the Tr1 is turned off. By such an operation, the current flowing in the drive circuit is interrupted.
  • FIG. 5 shows a second embodiment of the present invention.
  • the series circuit of the thermistor th1 and the resistor R3 is between the positive electrode and the negative electrode of the forward bias power supply EP
  • the series circuit of the thermistor th2 and the resistor R4 is the positive electrode of the reverse bias power supply EN. It is a point connected between the negative electrode.
  • FIG. 6 shows a third embodiment of the present invention.
  • the difference from the first embodiment is that the P-channel MOSFET Tr3 is changed to a PNP transistor Q3 and the N-channel MOSFET Tr4 is changed to an NPN transistor Q4.
  • the operation is the same as that of the first embodiment, but there is an advantage that the noise immunity is increased by using a current drive type transistor.
  • a Zener diode or the like can be connected in series with the base.
  • FIG. 7 shows a fourth embodiment of the present invention.
  • the series circuit of the thermistor th1 and the resistor R3 is between the positive electrode and the negative electrode of the forward bias power supply EP
  • the series circuit of the thermistor th2 and the resistor R4 is the positive electrode of the reverse bias power supply EN. It is a point connected between the negative electrode.
  • FIG. 8 shows a fifth embodiment of the present invention.
  • the diode D1 is connected between the drain of the P-channel type MOSFET Tr3 and the gate of the P-channel type MOSFET Tr1 which is a forward bias switch element, and the series connection point between the drain of the MOSFET Tr3 and the diode D1.
  • the series circuit of the primary side of the photocoupler PC2 and the resistor R5 is connected between the series connection point of the drain of the MOSFET Tr4 and the diode D2 and the positive electrode of the forward bias power supply EP, respectively, and the secondary of the photocouplers PC1 and PC2 Are output to the outside as failure signals A and B.
  • this signal By taking this signal into the control circuit and the operation / display circuit, it is possible to realize protection, stop, failure display, etc. of the apparatus, and operability and convenience are improved.
  • FIG. 9 shows a sixth embodiment of the present invention.
  • the difference from the fifth embodiment is that the series circuit of the primary side of the photocoupler PC1 and the resistor R6 and the series circuit of the primary side of the photocoupler PC2 and the resistor R5 are arranged in the order of the series connection point of the drain of the MOSFET Tr3 and the diode D1.
  • a series circuit of the primary side of the photocoupler PC2 and the resistor R5 is connected between the negative electrode of the bias power supply EP and the series connection point of the drain of the MOSFET Tr4 and the diode D2 and the positive electrode of the reverse bias power supply EN. It is a point. With this circuit configuration, the power consumption of the resistor and the driving power supply (EP, EN) can be reduced.
  • FIG. 10 shows a seventh embodiment of the present invention.
  • the difference from the first embodiment is that the first thermistor th1 is connected in series with the P-channel MOSFET Tr1, the second thermistor th2 is connected in series with the N-channel MOSFET Tr2, and the P-channel MOSFET Tr1 and the first thermistor th1.
  • the gate and resistor R3 of the P-channel MOSFET Tr3 are connected to the series connection point, and the gate and resistor R4 of the N-channel MOSFET Tr4 are connected to the series connection point of the N-channel MOSFET Tr2 and the second thermistor th2, respectively.
  • the MOSFET Tr1 or the MOSFET Tr2 is turned off when the temperature of either the thermistor th1 or the second thermistor th2 rises above a predetermined value.
  • one end of the resistor R3 is connected to the negative electrode of the reverse bias power source EN, and one end of the resistor R4 is connected to the positive electrode of the forward bias power source EP.
  • MOSFETTr1 When a short circuit failure occurs between the gate and emitter of IGBT1, MOSFETTr1 is on when an ON signal is present, so an excessive current flows through the thermistor th1, the temperature of the thermistor th1 rises, and the resistance value increases. As a result, MOSFET Tr3 is turned on and MOSFET Tr1 is turned off, and the drive circuit is protected. Also, when the off signal is input, the MOSFET Tr2 is on, so an excessive current flows through the thermistor th2, the temperature of the thermistor th2 rises and the resistance value increases, and as a result, the MOSFET Tr4 is turned on and the MOSFET Tr2 is turned on. It is turned off and the drive circuit is protected.
  • FIG. 11 shows an eighth embodiment of the present invention.
  • the difference from the seventh embodiment is that one end of each of the resistors R3 and R4 is connected to the negative electrode of the forward bias power supply (the positive electrode of the reverse bias power supply).
  • the drive circuit power supply (EP, EN).
  • FIG. 12 shows a ninth embodiment of the present invention.
  • a diode D1 is connected between the drain of the P-channel type MOSFET Tr3 and the gate of the P-channel type MOSFET Tr1 which is a forward bias switch element, and the series connection point between the drain of the MOSFET Tr3 and the diode D1.
  • a series circuit of the primary side of the photocoupler PC2 and the resistor R5 is connected between the series connection point of the drain of the MOSFET Tr4 and the diode D2 and the positive electrode of the forward bias power supply EP, respectively, and the two of the photocouplers PC1 and PC2 are connected.
  • the next side is that the failure signals A and B are output to the outside.
  • FIG. 13 shows a tenth embodiment of the present invention.
  • the difference from the ninth embodiment is that one end of each of the resistors R3 and R4 is connected to the negative electrode of the forward bias power source (the positive electrode of the reverse bias power source).
  • the drive circuit power supply (EP, EN).
  • the P-channel MOSFET Tr3 can be replaced with the PNP transistor Q3 and the N-channel MOSFET Tr4 can be replaced with the NPN transistor Q4 as in the third and fourth embodiments. .
  • the gist of the present invention is that when the gate-emitter of a main switching element such as an IGBT is short-circuited, the temperature of the on-gate resistance or off-gate resistance is detected by a thermistor, and the on-gate drive switch element or the off-gate drive switch element is turned off. By doing so, the drive circuit is protected.
  • a thermistor is connected in series with the on-gate driving switch element or the off-gate driving switch element, and the resistance change with respect to the temperature change of the thermistor is detected, and the on-gate driving switch element Alternatively, the drive circuit is protected by turning off the off-gate drive switch element.
  • the present invention can be applied to an uninterruptible power supply device, an inverter for driving a motor, a DC power supply device, an induction heating device, etc. to which switching elements such as IGBT (Insulated Gate Bipolar Transistor) and MOSFET (Metal Oxide Semiconductor Semiconductor Field Effector Transistor) are applied. Is possible.
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal Oxide Semiconductor Semiconductor Field Effector Transistor

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

　ＩＧＢＴなどの主スイッチング素子のゲート・エミッタ間が短絡故障した時、オンゲート抵抗又はオフゲート抵抗の温度をサーミスタで検知し、オンゲート駆動用スイッチ素子又はオフゲート駆動用スイッチ素子をオフさせることにより、駆動回路を保護する。さらに、オンゲート抵抗又はオフゲート抵抗の温度を検出する代わりにオンゲート駆動用スイッチ素子又はオフゲート駆動用スイッチ素子と直列にサーミスタを接続し、このサーミスタの温度変化に対する抵抗変化を検知し、オンゲート駆動用スイッチ素子又はオフゲート駆動用スイッチ素子をオフさせることにより、駆動回路を保護する。

Description

半導体駆動装置
　本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体デバイスをオン、オフ制御する駆動回路において、半導体デバイスが短絡破壊して低インピーダンスとなった時の駆動回路の保護に関する。
　図１に、従来の技術を用いた駆動回路の構成を示す。この図において、EPは順バイアス電源、ENは逆バイアス電源、Tr1は順バイアス用スイッチ素子、Tr2は逆バイアス用スイッチ素子、R1は順バイアス用ゲート抵抗、R2は逆バイアス用ゲート抵抗を表している。終段ドライバ回路DCCは、制御信号に応じて、ＭＯＳＦＥＴTr1とTr2を駆動するための回路である。ここでは、半導体デバイスとしてＩＧＢＴ（ＩＧＢＴ1）を用いている。なお、ＭＯＳＦＥＴは、Metal Oxide Semiconductor Field Effect Transistorの略である。
　このような構成において、半導体デバイスに短絡破壊が発生すると、ＩＧＢＴ１の全端子間G1、C1、E1で短絡破壊する可能性が大きい。そのため、図１の場合では、ゲート端子G1とエミッタ端子E1の間が短絡状態となると、これらの端子間に接続されている駆動回路の出力が、短絡されることになり、MOSFETTr1がオンしている場合には、順バイアス電源EPと順バイアス用ゲート抵抗R1で決まる大きな電流が流れ続け、またMOSFETTr2がオンしている場合には、逆バイアス電源ENと逆バイアス用抵抗R2で決まる大きな電流が流れ続ける。図１の回路方式では、半導体デバイスの破壊を考慮すると、このような電流を許容できるように設計することが必須であり、電流が流れるバイアス用電源EP、ENと、各ゲート抵抗R1、R2の容量が大きくなって、駆動回路の大形化と高コスト化につながる。さらに、駆動回路電源を共用化している場合、1個の駆動回路の過電流で他の駆動回路を動作不能にしてしまう問題も生じる。
　このような課題を改善する従来技術として、特許文献１に示された図２に示す方式が知られている。EPは順バイアス電源、ENは逆バイアス電源、Tr1は順バイアス用スイッチ素子、Tr2は逆バイアス用スイッチ素子、R1は順バイアス用ゲート抵抗、R2は逆バイアス用ゲート抵抗を表している。また、F1、F2、F3はヒューズ、SW1は順バイアス電源短絡用スイッチ、SW2は逆バイアス電源EN短絡用のスイッチを表している。
　この回路において、半導体デバイスであるＩＧＢＴに短絡破壊が発生した時の動作を説明する。ＩＧＢＴ１が短絡し、コレクタに大電流が流れると、ヒューズF1が溶断する。このヒューズF1には溶断を検出する手段が設けられており、これを検出すると、スイッチSW1とSW2がオンするようにしている。これらのスイッチがオンすると、各バイアス用電源EP、ENがヒューズF2、F3を介して短絡され、ヒューズF2、F3が溶断される。このような動作により、バイアス用半導体スイッチTr1、Tr2がバイアス用電源から短時間で切り離されるため、図１で発生した駆動回路内での大電流は発生しない。
実開平６－８８１９１号公報
　上述のように、従来技術では、駆動回路にヒューズを設けて、半導体デバイスが破壊した場合には、これらのヒューズを積極的に溶断させることで、駆動回路の保護を実現している。しかし、この方式では、半導体デバイスの故障を検出するために、主電流が流れる回路にもヒューズが必要であり、大容量装置においては、回路が大形化する。また、保護が動作した後は、各ヒューズを交換する必要があるため、駆動回路の数が多い装置では、故障回復に長い時間が必要となる。したがって、本発明の課題は、ヒューズを用いずに半導体デバイスの短絡破壊を検出し、駆動回路を保護することである。
　上述の課題を解決するために、本発明では、オンゲート抵抗に第１のサーミスタを、オフゲート抵抗に第２のサーミスタを、各々熱的に結合させて設置し、前記サーミスタに定常的に電流が流れるように構成し、前記いずれかのゲート抵抗の温度が上昇した時に、前記該当するサーミスタの抵抗値が変化して電流が変化することで、前記第１または第２のスイッチ素子をオフさせる手段を備えている。
　また、別の発明では、第１及び第２のスイッチ素子と直列に、各々サーミスタを接続し、ＩＧＢＴのゲート・エミッタ間が短絡した時の過電流によりサーミスタの温度が上昇した時には、第１又は第２のスイッチ素子をオフさせる手段を備えている。
　この結果、半導体デバイス用のヒューズや駆動回路電源を遮断するヒューズが不要となり、装置の小形化と、故障回復時の部品交換時間の短縮が可能となる。
　さらに、第１又は第２のスイッチ素子をオフさせる手段が動作したことをフォトカプラーで検出し、この信号を駆動装置から出力するようにしたので、制御回路でこの信号を用いて装置の遮断や故障発生の操作・表示が可能となり、利便性が向上する。
従来例を示す駆動回路図である。 従来例を示す保護機能付駆動回路図である。 本発明の第１の実施例を示す回路図である。 図１の動作説明図である。 本発明の第２の実施例を示す回路図である。 本発明の第３の実施例を示す回路図である。 本発明の第４の実施例を示す回路図である。 本発明の第５の実施例を示す回路図である。 本発明の第６の実施例を示す回路図である。 本発明の第７の実施例を示す回路図である。 本発明の第８の実施例を示す回路図である。 本発明の第９の実施例を示す回路図である。 本発明の第１０の実施例を示す回路図である。
　以下、本発明の実施の形態を、図面を参照しながら説明する。
［実施例１］
　図３に、本発明の第1の実施例を示す。従来回路である図１との違いは、ゲート抵抗R1、R2に温度に応じて抵抗値が変化するサーミスタ（この例では、温度上昇に応じて抵抗値が増加するPTCサーミスタ）th1、th2が設置され、順バイアス用スイッチ素子であるPチャンネル型ＭＯＳＦＥＴTr1のゲートとソース間にＰチャンネル型ＭＯＳＦＥＴTr3のドレインとソースが、逆バイアス用スイッチ素子であるNチャンネル型ＭＯＳＦＥＴTr2のゲートとソース間にNチャンネル型ＭＯＳＦＥＴTr4のドレインとソースが、順バイアス電源EPの正極と逆バイアス電源の負極との間にサーミスタth1と抵抗R3の直列回路及びサーミスタth2と抵抗R4の直列回路が、サーミスタth1と抵抗R3の直列接続点にＰチャンネル型ＭＯＳＦＥＴTr3のゲートが、サーミスタth2と抵抗R4の直列接続点にＮチャンネル型ＭＯＳＦＥＴTr4のゲートが、各々接続されている点である。
　このような構成において、ＩＧＢＴ１のゲート・エミッタ間が短絡故障し、オン信号が出ている状態で、オンゲート抵抗R1の温度が上昇するとサーミスタth1の抵抗値が上昇し、この両端電圧がＭＯＳＦＥＴTr3のゲートとソース間の閾値電圧を越えるとＭＯＳＦＥＴTr3がオンとなり、ＭＯＳＦＥＴTr1はオフとなる。また、ＩＧＢＴ１のゲート・エミッタ間が短絡故障し、オフ信号が出ている状態で、オフゲート抵抗R2の温度が上昇するとサーミスタth2の抵抗値が上昇し、この両端電圧がＭＯＳＦＥＴTr4のゲートとソース間の閾値電圧を越えると、ＭＯＳＦＥＴTr4がオンとなり、ＭＯＳＦＥＴTr2はオフとなる。
　図４にＩＧＢＴゲート・ソース間が短絡破壊を起こした時の、各部動作を示す。この動作では、ＩＧＢＴがオン状態で破壊が発生する条件を示している。ＩＧＢＴ１正常時では、ゲート電流Igは、図示のようにスイッチング時のゲート電圧立上げ又は立下げ時の短時間のみ流れる波形となり、順バイアス用ゲート抵抗R1の温度は、ある一定値以下に保たれる。ＩＧＢＴ１が破壊して、ゲート（G1）・エミッタ（E1）間が短絡されると、オン用ゲート抵抗R1には、順バイアス電源電圧E1とオン用ゲート抵抗R1で決まる電流が流れ続けるため、R1の温度が上昇する。
　これに伴い、サーミスタth1の抵抗値が増加し、ＭＯＳＦＥＴTr3の入力部に印加する電圧VGS3が増加する。これがＭＯＳＦＥＴTr3のゲート閾値電圧に達すると、ＭＯＳＦＥＴTr3がオンし、オン用スイッチ素子Tr1の入力信号が0となり、Tr1がオフする。このような動作により、駆動回路内に流れる電流は遮断される。
　ＩＧＢＴ1がオフ状態、すなわち、オフ用スイッチ素子Tr2がオンしている時のＩＧＢＴ破壊時も同様な動作により、オフ用ゲート抵抗R2の温度が上昇すると、サーミスタth2の抵抗値が増加し、ＭＯＳＦＥＴTr4がオンしてオフ用スイッチ素子Tr2がオフされる。このように、ヒューズを溶断させることなく駆動回路の保護が可能であるため、部品の交換も必要なく回路の復帰ができる。
［実施例２］
　図５に、本発明の第２の実施例を示す。第１の実施例との違いは、サーミスタth1と抵抗R3の直列回路が、順バイアス電源EPの正極と負極との間に、サーミスタth2と抵抗R4の直列回路が逆バイアス用電源ENの正極と負極との間に、それぞれ接続されている点である。この回路構成にすることにより、抵抗及び駆動用電源（EP、EN）の消費電力を小さく抑えることができる。
［実施例３］
　図６に、本発明の第３の実施例を示す。第１の実施例との違いは、Pチャンネル型ＭＯＳＦＥＴTr3がPNPトランジスタQ3に、Nチャンネル型ＭＯＳＦＥＴTr4がNPNトランジスタQ4に変更されている点である。動作は第１の実施例と同様であるが、電流駆動型のトランジスタを使用することにより、ノイズ耐量が高くなる利点がある。ここで、さらにノイズ耐量を増加させるために、ベースに直列にツェナーダイオードなどを接続することもできる。
［実施例４］
　図７に、本発明の第４の実施例を示す。第３の実施例との違いは、サーミスタth1と抵抗R3の直列回路が、順バイアス電源EPの正極と負極との間に、サーミスタth2と抵抗R4の直列回路が逆バイアス用電源ENの正極と負極との間に、それぞれ接続されている点である。この回路構成にすることにより、抵抗及び駆動用電源（EP、EN）の消費電力を小さく抑えることができる。
［実施例５］
　図８に、本発明の第５の実施例を示す。第１の実施例との違いは、Pチャンネル型ＭＯＳＦＥＴTr3のドレインと順バイアス用スイッチ素子であるPチャンネル型ＭＯＳＦＥＴTr1のゲートとの間にダイオードD1を、ＭＯＳＦＥＴTr3のドレインとダイオードD1との直列接続点と逆バイアス電源ENの負極との間にフォトカプラーPC1の一次側と抵抗R6の直列回路が、Nチャンネル型ＭＯＳＦＥＴTr4のドレインと逆バイアス用スイッチ素子であるNチャンネル型ＭＯＳＦＥＴTr2のゲートとの間にダイオードD2が、ＭＯＳＦＥＴTr4のドレインとダイオードD2との直列接続点と順バイアス電源EPの正極との間にフォトカプラーPC2の一次側と抵抗R5の直列回路が、各々接続され、フォトカプラーPC1及びPC2の二次側が故障信号Ａ及びＢとして外部に出力されている。この信号を制御回路や操作・表示回路に取り込むことにより、装置の保護、停止、故障表示などを実現でき、操作性、利便性が良くなる。
［実施例６］
　図９に、本発明の第６の実施例を示す。第５の実施例との違いは、フォトカプラーPC1の一次側と抵抗R6の直列回路が及びフォトカプラーPC2の一次側と抵抗R5の直列回路がＭＯＳＦＥＴTr3のドレインとダイオードD1との直列接続点と順バイアス電源EPの負極との間に、フォトカプラーPC2の一次側と抵抗R5の直列回路がＭＯＳＦＥＴTr4のドレインとダイオードD2との直列接続点と逆バイアス電源ENの正極との間に、各々接続されている点である。この回路構成にすることにより、抵抗及び駆動用電源（EP、EN）消費電力を小さく抑えることができる。
［実施例７］
　図１０に、本発明の第７の実施例を示す。第1の実施例との違いは、Pチャンネル型ＭＯＳＦＥＴTr1と直列に第１のサーミスタth1を、Nチャンネル型ＭＯＳＦＥＴTr2と直列に第２のサーミスタth2を、Pチャンネル型ＭＯＳＦＥＴTr1と第１のサーミスタth1との直列接続点にPチャンネル型ＭＯＳＦＥＴTr3のゲート及び抵抗R3を、Nチャンネル型ＭＯＳＦＥＴTr2と第２のサーミスタth2との直列接続点にNチャンネル型ＭＯＳＦＥＴTr4のゲート及び抵抗R4を、各々接続し、前記第１のサーミスタth1又は前記第２のサーミスタth2のいずれか一方の温度が所定値以上に上昇した時に、ＭＯＳＦＥＴTr1又はＭＯＳＦＥＴTr2をオフさせるようにしている点である。ここで、抵抗R3の一端は逆バイアス電源ENの負極に、抵抗R4の一端は順バイアス電源EPの正極に、各々接続される。
　ＩＧＢＴ１のゲート・エミッタ間が短絡故障すると、オン信号が入っている時はＭＯＳＦＥＴTr1がオンしているため、サーミスタth1に過大な電流が流れ、サーミスタth1の温度が上昇し抵抗値が大きくなるため、結果的にＭＯＳＦＥＴTr3がオン、ＭＯＳＦＥＴTr1がオフとなり、駆動回路が保護される。また、オフ信号が入っている時はＭＯＳＦＥＴTr2がオンしているため、サーミスタth2に過大な電流が流れ、サーミスタth2の温度が上昇し抵抗値が大きくなるため、結果的にＭＯＳＦＥＴTr4がオン、ＭＯＳＦＥＴTr2がオフとなり、駆動回路が保護される。
［実施例８］
　図１１に、本発明の第８の実施例を示す。第７の実施例との違いは、抵抗R3及びR4の一端が順バイアス電源の負極（逆バイアス電源の正極）に、各々接続されている点である。
　この構成とすることにより、抵抗R3及びR4の損失が小さくなると共に、駆動回路電源（EP、EN）の容量を小さくすることが可能となる。
［実施例９］
　図１２に、本発明の第９の実施例を示す。第７の実施例との違いは、Pチャンネル型ＭＯＳＦＥＴTr3のドレインと順バイアス用スイッチ素子であるPチャンネル型ＭＯＳＦＥＴTr1のゲートとの間にダイオードD1を、ＭＯＳＦＥＴTr3のドレインとダイオードD1との直列接続点と逆バイアス電源ENの負極との間にフォトカプラーPC1の一次側と抵抗R6の直列回路が、Nチャンネル型ＭＯＳＦＥＴTr4のドレインと逆バイアス用スイッチ素子であるNチャンネル型ＭＯＳＦＥＴTr2のゲートとの間にダイオードD2が、ＭＯＳＦＥＴTr4のドレインとダイオードD2との直列接続点と順バイアス電源EPの正極との間にフォトカプラーPC2の一次側と抵抗R5との直列回路が、各々接続され、フォトカプラーPC1及びPC2の二次側が故障信号Ａ及びＢとして外部に出力されている点である。この信号を制御回路や操作・表示回路に取り込むことにより、装置の保護、停止、故障表示などを実現でき、操作性、利便性が良くなる。
［実施例１０］
　図１３に、本発明の第１０の実施例を示す。第９の実施例との違いは、抵抗R3及びR4の一端が、順バイアス電源の負極（逆バイアス電源の正極）に、各々接続されている点である。この構成とすることにより、抵抗R3及びR4の損失が小さくなると共に、駆動回路電源（EP、EN）の容量を小さくすることが可能となる。
　尚、第５の実施例から第１０の実施例においても、第３及び第４の実施例と同様にPチャンネル型ＭＯＳＦＥＴTr3はPNPトランジスタQ3で、Nチャンネル型ＭＯＳＦＥＴTr4はNPNトランジスタQ4で置き換えることができる。
　以上に説明したことを発明の要点として纏めれば、以下のとおりである。すなわち本発明の要点は、ＩＧＢＴなどの主スイッチング素子のゲート・エミッタ間が短絡故障した時、オンゲート抵抗又はオフゲート抵抗の温度をサーミスタで検知し、オンゲート駆動用スイッチ素子又はオフゲート駆動用スイッチ素子をオフさせることにより、駆動回路を保護するものである。さらに、オンゲート抵抗又はオフゲート抵抗の温度を検出する代わりにオンゲート駆動用スイッチ素子又はオフゲート駆動用スイッチ素子と直列にサーミスタを接続し、このサーミスタの温度変化に対する抵抗変化を検知し、オンゲート駆動用スイッチ素子又はオフゲート駆動用スイッチ素子をオフさせることにより、駆動回路を保護するものである。
　本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング素子を適用する無停電電源装置、電動機駆動用インバータ、直流電源装置、誘導加熱装置などへの適用が可能である。

Claims (18)

  1. 　半導体素子をオンするための、順バイアス電源、第１のスイッチ素子、及びオンゲート抵抗を備えたオン駆動回路と、前記半導体素子をオフするための、逆バイアス電源、第２のスイッチ素子、及びオフゲート抵抗を備えたオフ駆動回路と、を有する駆動装置において、前記順バイアス電源と前記逆バイアス電源を直列接続し、前記順バイアス電源の正極と前記逆バイアス電源の負極との間又は前記順バイアス電源の正極と負極との間に、前記オンゲート抵抗に熱的に結合した第１のサーミスタと第１の抵抗とを直列接続した第１の直列回路を、前記順バイアス電源の正極と前記逆バイアス電源の負極との間又は前記逆バイアス電源の正極と負極との間に、前記オフゲート抵抗に熱的に結合した第２のサーミスタと第２の抵抗とを直列接続した第２の直列回路を、各々接続し、前記オンゲート抵抗又はオフゲート抵抗のいずれか一方の温度が所定値以上に上昇した時に、前記第１又は第２のスイッチ素子をオフさせる手段を備えることを特徴とする半導体駆動装置。
  2. 　前記第1のスイッチ素子をオフさせる手段は、第１のサーミスタの一端を順バイアス電源の正極に、第1の抵抗の一端を逆バイアス電源の負極に接続した前記第１の直列回路の内部接続点に制御端子を、順バイアス電源の正極に主端子の一方を、第１のスイッチ素子の制御端子に主端子の他方を、各々接続した第３のスイッチ素子であることを特徴とする請求項１に記載の半導体駆動装置。
  3. 　前記第２のスイッチ素子をオフさせる手段は、第２のサーミスタの一端を逆バイアス電源の負極に、第２の抵抗の一端を順バイアス電源の正極に接続した前記第２の直列回路の内部接続点に制御端子を、逆バイアス電源の負極に主端子の一方を、第２のスイッチ素子の制御端子に主端子の他方を、各々接続した第４のスイッチ素子であることを特徴とする請求項１又は２に記載の半導体駆動装置。
  4. 　前記第３のスイッチ素子は、Ｐチャンネル型のＭＯＳＦＥＴであることを特徴とする請求項１～３のいずれかに記載の半導体駆動装置。
  5. 　前記第３のスイッチ素子は、ＰＮＰ型のトランジスタであることを特徴とする請求項１～３のいずれかに記載の半導体駆動装置。
  6. 　前記第３のスイッチ素子の主端子と前記第１のスイッチ素子の制御端子との間にダイオードを、前記第３のスイッチ素子の主端子と前記ダイオードとの接続点と前記逆バイアス電源の負極との間又は前記順バイアス電源の負極との間にフォトカプラーの一次端子と抵抗の直列回路を、各々接続したことを特徴とする請求項１～５のいずれかに記載の半導体駆動装置。
  7. 　前記第４のスイッチ素子は、Ｎチャンネル型のＭＯＳＦＥＴであることを特徴とする請求項１～６のいずれかに記載の半導体駆動装置。
  8. 　前記第４のスイッチ素子は、ＰＮＰ型のトランジスタであることを特徴とする請求項１～６のいずれかに記載の半導体駆動装置。
  9. 　前記第４のスイッチ素子の主端子と第２のスイッチ素子の制御端子との間にダイオードを、前記ダイオードと第４のスイッチ素子との接続点と順バイアス電源の正極との間又は逆バイアス電源の正極との間にフォトカプラーの一次端子と抵抗との直列回路を、各々接続したことを特徴とする請求項１～８のいずれかに記載の半導体駆動装置。
  10. 　半導体素子をオンするための、順バイアス電源、第１のスイッチ素子、及びオンゲート抵抗を備えたオン駆動回路と、前記半導体素子をオフするための、逆バイアス電源、第２のスイッチ素子、及びオフゲート抵抗を備えたオフ駆動回路と、を有する駆動装置において、前記順バイアス電源と前記逆バイアス電源を直列接続し、前記第１のスイッチ素子と直列に第１のサーミスタを、前記第２のスイッチ素子と直列に第２のサーミスタを、各々接続し、前記第１のサーミスタ又は前記第２のサーミスタのいずれか一方の温度が所定値以上に上昇した時に、前記第１又は第２のスイッチ素子をオフさせる手段を備えることを特徴とする半導体駆動装置。
  11. 　前記第1のスイッチ素子をオフさせる手段は、前記第1のサーミスタの一端と主端子の一方とを順バイアス電源の正極に、前記第１のサーミスタと前記第１のスイッチ素子との直列接続点を制御端子に、前記制御端子と逆バイアス電源の負極又は順バイアス電源の負極との間に抵抗を、主端子の他方を前記第１のスイッチ素子の制御端子に、各々接続した第３のスイッチ素子であることを特徴とする請求項１０に記載の半導体駆動装置。
  12. 　前記第２のスイッチ素子をオフさせる手段は、前記第２のサーミスタの一端と主端子の一方とを逆バイアス電源の負極に、前記第２のサーミスタと前記第２のスイッチ素子との直列接続点を制御端子に、前記制御端子と逆バイアス電源の正極又は順バイアス電源の正極との間に抵抗を、主端子の他方を前記第２のスイッチ素子の制御端子に、各々接続した第４のスイッチ素子であることを特徴とする請求項１０又は１１に記載の半導体駆動装置。
  13. 　前記第３のスイッチ素子は、Ｐチャンネル型のＭＯＳＦＥＴであることを特徴とする請求項１０～１２のいずれかに記載の半導体駆動装置。
  14. 　前記第３のスイッチ素子は、ＰＮＰ型のトランジスタであることを特徴とする請求項１０～１２のいずれかに記載の半導体駆動装置。
  15. 　前記第３のスイッチ素子の主端子と前記第１のスイッチ素子の制御端子との間にダイオードを、前記第３のスイッチ素子の主端子と前記ダイオードとの接続点と前記逆バイアス電源の負極又は順バイアス電源の負極との間にフォトカプラーの一次端子と抵抗の直列回路を、各々接続したことを特徴とする請求項１０～１４のいずれかに記載の半導体駆動装置。
  16. 　前記第４のスイッチ素子は、Ｎチャンネル型のＭＯＳＦＥＴであることを特徴とする請求項１０～１５のいずれかに記載の半導体駆動装置。
  17. 　前記第４のスイッチ素子は、ＰＮＰ型のトランジスタであることを特徴とする請求項１０～１５のいずれかに記載の半導体駆動装置。
  18. 　前記第４のスイッチ素子の主端子と第２のスイッチ素子の制御端子との間にダイオードを、前記ダイオードと第４のスイッチ素子との接続点と順バイアス電源の正極又は逆バイアス電源の正極との間にフォトカプラーの一次端子と抵抗との直列回路を、各々接続したことを特徴とする請求項１０～１７のいずれかに記載の半導体駆動装置。
PCT/JP2010/062697 2009-08-27 2010-07-28 半導体駆動装置 WO2011024591A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP10811642.7A EP2472707B1 (en) 2009-08-27 2010-07-28 Semiconductor drive device
JP2011528713A JP5201268B2 (ja) 2009-08-27 2010-07-28 半導体駆動装置
US13/148,431 US8487668B2 (en) 2009-08-27 2010-07-28 Semiconductor drive device
CA2750896A CA2750896C (en) 2009-08-27 2010-07-28 Semiconductor drive device
CN201080005426.6A CN102292914B (zh) 2009-08-27 2010-07-28 半导体驱动装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-196954 2009-08-27
JP2009196954 2009-08-27

Publications (1)

Publication Number Publication Date
WO2011024591A1 true WO2011024591A1 (ja) 2011-03-03

Family

ID=43627701

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/062697 WO2011024591A1 (ja) 2009-08-27 2010-07-28 半導体駆動装置

Country Status (6)

Country Link
US (1) US8487668B2 (ja)
EP (1) EP2472707B1 (ja)
JP (1) JP5201268B2 (ja)
CN (1) CN102292914B (ja)
CA (1) CA2750896C (ja)
WO (1) WO2011024591A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180094311A (ko) * 2017-02-15 2018-08-23 주식회사 만도 암 쇼트 방지를 위한 회로
CN111010147A (zh) * 2019-12-04 2020-04-14 南京轨道交通系统工程有限公司 一种双斜率尖峰抑制模拟电路的igbt栅极驱动器
US10840903B2 (en) 2018-09-14 2020-11-17 Kabushiki Kaisha Toshiba Semiconductor module

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011188271A (ja) * 2010-03-09 2011-09-22 Mitsubishi Electric Corp ゲート駆動回路
KR20130059003A (ko) * 2011-11-28 2013-06-05 삼성전자주식회사 반도체 테스트 보드 및 반도체 보드
US9435833B2 (en) 2014-07-23 2016-09-06 Freescale Semiconductor, Inc. Resistance detection for integrated circuit driver based on parasitic inductance
CN105093598B (zh) * 2015-08-07 2018-03-13 深圳市华星光电技术有限公司 阵列基板行驱动短路保护电路及液晶面板
JP6031169B1 (ja) * 2015-09-16 2016-11-24 株式会社オーバル パルス出力機能を有する計装機器
CN106357145B (zh) * 2016-09-28 2018-11-13 广东美的制冷设备有限公司 智能功率模块和空调器
CN108696268B (zh) * 2018-05-24 2021-09-24 南京工程学院 一种常开型GaN FET的直接驱动电路
JP7184183B2 (ja) * 2019-05-28 2022-12-06 株式会社村田製作所 Ｌｅｄ駆動回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076868A (ja) * 2000-08-16 2002-03-15 Internatl Business Mach Corp <Ibm> 半導体モジュール、保護回路、および電圧変換装置
JP2006050865A (ja) * 2004-08-09 2006-02-16 Toshiba Mitsubishi-Electric Industrial System Corp 半導体電力変換装置の駆動回路
JP2007082036A (ja) * 2005-09-16 2007-03-29 Rohm Co Ltd 半導体集積回路装置、電源装置、電気機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832361A (ja) * 1994-07-14 1996-02-02 Toyota Autom Loom Works Ltd 保護装置付き増幅回路
JP3265849B2 (ja) * 1994-09-16 2002-03-18 富士電機株式会社 過熱保護装置付き自己消弧素子
JP3067687B2 (ja) * 1997-05-08 2000-07-17 富士電機株式会社 Ｉｇｂｔ駆動回路
JP3599575B2 (ja) * 1998-10-12 2004-12-08 株式会社日立製作所 電圧駆動型半導体装置の温度検出回路とそれを用いる駆動装置及び電圧駆動型半導体装置
JP2003088100A (ja) 2001-09-13 2003-03-20 Tdk Corp スイッチング電源装置
JP2004040922A (ja) * 2002-07-04 2004-02-05 Sanyo Electric Co Ltd 温度検出回路を備えたインバータ回路装置
JP4390515B2 (ja) * 2003-09-30 2009-12-24 Ｎｅｃエレクトロニクス株式会社 出力ｍｏｓトランジスタの過電圧保護回路
JP4506276B2 (ja) * 2004-05-17 2010-07-21 富士電機システムズ株式会社 自己消弧形半導体素子の駆動回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076868A (ja) * 2000-08-16 2002-03-15 Internatl Business Mach Corp <Ibm> 半導体モジュール、保護回路、および電圧変換装置
JP2006050865A (ja) * 2004-08-09 2006-02-16 Toshiba Mitsubishi-Electric Industrial System Corp 半導体電力変換装置の駆動回路
JP2007082036A (ja) * 2005-09-16 2007-03-29 Rohm Co Ltd 半導体集積回路装置、電源装置、電気機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180094311A (ko) * 2017-02-15 2018-08-23 주식회사 만도 암 쇼트 방지를 위한 회로
KR102625824B1 (ko) * 2017-02-15 2024-01-16 에이치엘만도 주식회사 암 쇼트 방지를 위한 회로
US10840903B2 (en) 2018-09-14 2020-11-17 Kabushiki Kaisha Toshiba Semiconductor module
CN111010147A (zh) * 2019-12-04 2020-04-14 南京轨道交通系统工程有限公司 一种双斜率尖峰抑制模拟电路的igbt栅极驱动器
CN111010147B (zh) * 2019-12-04 2023-06-16 南京轨道交通系统工程有限公司 一种双斜率尖峰抑制模拟电路的igbt栅极驱动器

Also Published As

Publication number Publication date
EP2472707A1 (en) 2012-07-04
US20120025873A1 (en) 2012-02-02
JPWO2011024591A1 (ja) 2013-01-24
EP2472707B1 (en) 2017-01-04
CN102292914A (zh) 2011-12-21
CA2750896A1 (en) 2011-03-03
US8487668B2 (en) 2013-07-16
CA2750896C (en) 2016-10-04
EP2472707A4 (en) 2014-03-26
CN102292914B (zh) 2015-04-01
JP5201268B2 (ja) 2013-06-05

Similar Documents

Publication Publication Date Title
JP5201268B2 (ja) 半導体駆動装置
US8729929B2 (en) Gate driving circuit
JP5590031B2 (ja) 電源保護回路およびそれを備えたモータ駆動装置
JP4619812B2 (ja) ゲート駆動回路
JP5315026B2 (ja) 半導体装置
WO2010021082A1 (ja) 電力用半導体素子の駆動回路
JP2007082036A (ja) 半導体集積回路装置、電源装置、電気機器
JP5206757B2 (ja) 電子装置
WO2015029833A1 (ja) 半導体装置
US20080247108A1 (en) Load drive device
JP4479570B2 (ja) 保護機能付きスイッチング回路および保護回路
JP3964833B2 (ja) インテリジェントパワーデバイス及びその負荷短絡保護方法
JP2005323489A (ja) 保護回路
JP2004129378A (ja) 電力用半導体素子のゲート駆動回路
CN102640419A (zh) 半导体器件
JPH0767073B2 (ja) 絶縁ゲート素子の駆動回路
JP5343675B2 (ja) 半導体駆動装置
JP7459131B2 (ja) ゲート駆動回路および電力変換装置
JP6695244B2 (ja) 電源制御装置
JP4658770B2 (ja) 半導体装置
JP2020129867A (ja) 過電流検出回路及び電流出力回路
JP2004248452A (ja) 過電流保護回路
JP2007140650A (ja) シリーズレギュレータ用の集積回路
JP2007336620A (ja) 電源入力回路
JP3006195B2 (ja) レベル変換回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080005426.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10811642

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2010811642

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010811642

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2750896

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 2011528713

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13148431

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE