WO2011016192A1 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- WO2011016192A1 WO2011016192A1 PCT/JP2010/004638 JP2010004638W WO2011016192A1 WO 2011016192 A1 WO2011016192 A1 WO 2011016192A1 JP 2010004638 W JP2010004638 W JP 2010004638W WO 2011016192 A1 WO2011016192 A1 WO 2011016192A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- signal transmission
- circuit board
- shield
- transmission path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
Definitions
- the circuit board according to the present invention which has been made to solve the above-described problems, is a circuit board in which a signal transmission path is formed on one surface and a ground layer is formed on the other surface with an insulator layer interposed therebetween.
- a shield layer is further laminated on the ground layer via an insulator layer, and the ground layer is formed as an opening where a metal foil is not laid at a position along the signal transmission path.
- the characteristic impedance of the signal transmission path is controlled by a coupling capacitance formed between the shield layer and the shield layer.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
絶縁体層(2)を挟んで、一方の面に信号伝送路(3a,3b)が形成され、他方の面にグランド層(4)が形成される。前記グランド層(4)には、さらに絶縁体層(7,8)を介してシールド層(9)が積層されると共に、前記グランド層(4)は、前記信号伝送路(3a,3b)に沿う位置において金属箔が敷設されない開口部(4B)になされる。 この構成により、前記信号伝送路の特性インピーダンスは、信号伝送路と前記シールド層との間で形成される結合容量に依存されることになり、グランド層(4)にメッシュ状の導体部を用いることなく、線路の特性インピーダンスの制御を十分に果たすことができる。
Description
この発明は、グランド層と前記グランド層に対して絶縁体層を介して信号配線を配設した回路基板に関する。
例えば高周波帯で動作するディバイスを実装する回路基板は、信号の反射や波形歪みの発生を抑えるために信号伝送路の特性インピーダンス(以下、Zoとも称する。)を、前記ディバイスの入出力インピーダンスに整合させる必要がある。
前記した信号伝送路の特性インピーダンスを整合させるためには、適切なパターン幅の信号伝送路(ストリップライン)に適切な厚さの絶縁層を挟んでグランド層を対峙させるマイクロストリップ構造が採用されている。
前記した信号伝送路の特性インピーダンスを整合させるためには、適切なパターン幅の信号伝送路(ストリップライン)に適切な厚さの絶縁層を挟んでグランド層を対峙させるマイクロストリップ構造が採用されている。
前記した回路基板構造における前記グランド層は、信号伝送路の特性インピーダンスを規定する電気的な基準面となる。そして、一般に特性インピーダンスはシングルエンド伝送で50Ω前後に、差動伝送で100Ω前後に選択される場合が多い。
図2は、ペア配線による差動伝送路が絶縁体層を介してグランド層に対峙し、マイクロストリップ構造を形成した従来の回路基板の例を断面図で示したものである。この回路基板1は、両面基板を基本にして構成され、ベース基材となる絶縁体層2の一方の面(表面)に貼着された金属箔(銅箔)3の一部は、例えばエッチング処理により信号伝送路、すなわちペア配線3a,3bとして形成され、このペア配線が互いに差動伝送路を構成している。
前記絶縁体層2の他方の面(裏面)には、同じく金属箔(銅箔)が全面にわたってベタ電極として貼着され、これがグランド層4を構成している。
加えて、前記金属箔3およびペア配線3a,3bの表面には、接着層5を介して被覆層6が積層され、また前記グランド層4の裏面には、同じく接着層7を介して被覆層8が積層されている。
加えて、前記金属箔3およびペア配線3a,3bの表面には、接着層5を介して被覆層6が積層され、また前記グランド層4の裏面には、同じく接着層7を介して被覆層8が積層されている。
前記した構成の回路基板1における信号伝送路(ペア配線3a,3b)の特性インピーダンスZoは、信号伝送路の単位長さあたりのリアクタンスLと、前記信号伝送路とグランド層との間における単位面積あたりの静電(結合)容量Cの比(リアクタンスL/結合容量C)の平方根で近似される値となる。
すなわち、図2に示す回路基板構造における信号伝送路の特性インピーダンスは、ペア配線3a,3bの各線幅W1と、ベース基材となる絶縁体層2の厚さt1、および前記絶縁体層2を構成する素材の比誘電率に依存することになる。
ところで、近年においては前記したディバイスを実装する回路基板として、薄いリジッド基板やフレキシブル回路基板が多用されている。
このような回路基板を採用した場合においては、当然ながら前記グランド層と信号伝送路との間の絶縁体層の厚さを薄く成形せざるを得ない。したがって、信号伝送路とグランド層における結合容量Cの値が前記層間の寸法にほぼ反比例して上昇し、これにより伝送路の特性インピーダンスを適切に制御することが困難になる。
このような回路基板を採用した場合においては、当然ながら前記グランド層と信号伝送路との間の絶縁体層の厚さを薄く成形せざるを得ない。したがって、信号伝送路とグランド層における結合容量Cの値が前記層間の寸法にほぼ反比例して上昇し、これにより伝送路の特性インピーダンスを適切に制御することが困難になる。
図3は、前記した従来の薄物の回路基板の例を断面図で示したものである。なお図3においては、すでに説明した図2に示す各部と同一の機能を果たす部分を同一符号で示しており、したがってその詳細な説明は省略する。
図3に示すように、絶縁体層2の厚さがより薄く構成され、その厚さがt2になされた回路基板1において、所望の前記Zoを得ようとするには、絶縁体層2に比誘電率の小さな素材を選択すれば良いことになるが、これには限界がある。
そこで、信号伝送路3a,3bの各線幅をより狭く(細く)形成し、模式的にW2で示した線幅にすることで、前記結合容量Cの上昇を抑える手段を採用せざるを得ない。
図3に示すように、絶縁体層2の厚さがより薄く構成され、その厚さがt2になされた回路基板1において、所望の前記Zoを得ようとするには、絶縁体層2に比誘電率の小さな素材を選択すれば良いことになるが、これには限界がある。
そこで、信号伝送路3a,3bの各線幅をより狭く(細く)形成し、模式的にW2で示した線幅にすることで、前記結合容量Cの上昇を抑える手段を採用せざるを得ない。
このように所望のZoを得るために、信号伝送路3a,3bの線幅W2を細く形成しようとする場合には、伝送路の加工が困難なほどに細くせざるを得ない場合も生ずる。
また、たとえ伝送路の加工が可能であっても、伝送路が細いほど回路加工精度および線幅ばらつきの比率が高まり、これに伴ってZoのばらつきが増大する。
また、たとえ伝送路の加工が可能であっても、伝送路が細いほど回路加工精度および線幅ばらつきの比率が高まり、これに伴ってZoのばらつきが増大する。
このために、前記Zoの変化が大きな伝送路部分において、信号の反射や波形歪みを発生させるという問題を招来させる。さらに、伝送路の配線抵抗値が高くなるために、これに供給される信号周波数が高いほど、伝送特性の悪化の要因になる等の問題を抱えることになる。
そこで、前記した技術的な課題を解決するために、いわゆるベタ電極層として形成される前記グランド層4をメッシュ状に銅抜きして、単位面積あたりのグランド層4と伝送路3a,3bとの対向面積を実質的に小さくさせることで、前記伝送路の線幅W2を適切に確保する提案がなされている。これは次に示す先行技術文献に開示されている。
図3に示す符号4Aは、前記グランド層4に施されたメッシュ状の開口敷設部、すなわちメッシュ状導体部を示すものであり、図4はメッシュ状導体部4Aが施されたグランド層4に対してペアの信号伝送路3a,3bが対峙した状態を、回路基板1の板面に直交する方向から透視した状態で示している。
なお、図4に示すメッシュの構成例は、交差する二方向の各線によりグランド層4に多数の菱形の開口を形成させたものであり、信号配線3a,3bの長手方向に対するグランド層4側における前記二方向の線の交差角度が略同一となるように構成されている。
ところで、前記したように層間が益々薄く形成される回路基板において、最低限の線幅W2を確保しようとすれば、図3および図4に示すメッシュ状導体部4Aの導体残存率をより低く設定すれば良いことになる。
しかしながら、導体残存率をある程度を超えて低くするとメッシュがまばらになるために、前記Zoのばらつきが部分的に発生し、信号波形に歪みを発生させるなど、高周波特性に影響を与えることになる。したがって、図3および図4に示したメッシュ状導体部4Aの採用にも限界が生ずる。
この発明は、前記した技術的な問題点に着目してなされたものであり、信号伝送路の線幅を確保しつつ、前記したメッシュ状導体部を用いることなく線路の特性インピーダンスの制御を十分に果たすことが可能であり、さらに屈曲が可能なフレキシブル基板にも好適に採用することができる回路基板を提供することを課題とするものである。
前記した課題を解決するためになされたこの発明にかかる回路基板は、絶縁体層を挟んで、一方の面に信号伝送路が形成され、他方の面にグランド層が形成された回路基板であって、前記グランド層には、さらに絶縁体層を介してシールド層が積層されると共に、前記グランド層は、前記信号伝送路に沿う位置において金属箔が敷設されない開口部になされ、前記信号伝送路と前記シールド層との間で形成される結合容量により、前記信号伝送路の特性インピーダンスの制御がなされるように構成したことを特徴とする。
この場合、前記シールド層は、好ましくは導電性ペーストもしくは導電性シールドフィルムにより構成される。そして、前記グランド層とシールド層との間の絶縁体層には、望ましくはビアホールが形成され、このビアホールを介して、前記シールド層がグランド層に接続された構成にされる。
加えて、前記信号伝送路と前記グランド層との間に介在される絶縁体層としては、好ましくはフィルム状ベース基材を用いた構成にされる。
前記した回路基板によれば、信号伝送路に沿う位置におけるグランド層は金属箔が敷設されない開口部になされ、前記信号伝送路はさらに絶縁体層を介して積層されたシールド層との間における結合容量により、特性インピーダンスの制御がなされるように構成される。これにより、回路基板の薄型化に伴って発生する信号伝送路の特性インピーダンス制御の問題点を容易に解消することができる。
すなわち、前記した構成の回路基板によれば、回路基板の薄型化に伴って採られる信号伝送路の極端な細線化を抑制することができ、また信号伝送路に対峙するグランド層をメッシュ化した場合において、導体残存率の極端な低下に起因するZoの部分的なばらつきの発生等も、効果的に解消することができる。
以下、この発明にかかる回路基板について、図に示す実施の形態に基づいて説明する。図1は、この発明にかかる回路基板の積層構造を示すものであり、図1においては、すでに説明した図2に示す各部と同一の機能を果たす部分を同一符号で示している。
すなわち、図1に示す回路基板1は、両面基板を基本にして構成され、中央のベース基材となる絶縁体層2の厚さは、より薄く形成されて模式的にt3で示す厚さに形成されている。
そして、中央のベース基材となる前記絶縁体層2の一方の面(表面)に貼着された金属箔(銅箔)3の一部は、例えばエッチング処理により信号伝送路、すなわちペア配線3a,3bとして形成され、このペア配線が互いに差動伝送路を構成している。
そして、中央のベース基材となる前記絶縁体層2の一方の面(表面)に貼着された金属箔(銅箔)3の一部は、例えばエッチング処理により信号伝送路、すなわちペア配線3a,3bとして形成され、このペア配線が互いに差動伝送路を構成している。
また、前記絶縁体層2の他方の面(裏面)には、同じく金属箔(銅箔)がベタ電極として貼着されて、これがグランド層4を構成している。なお、前記グランド層4における前記信号伝送路3a,3bが対峙する部分は、前記信号伝送路3a,3bに沿うようにして、前記金属箔が敷設されない開口部4Bになされている。
また、前記金属箔3および信号伝送路3a,3bの表面には、接着層5(以下、第1の接着層とも言う。)を介して被覆層6(以下、第1の被覆層とも言う。)が積層され、また前記グランド層4の裏面には、同じく接着層7(以下、第2の接着層とも言う。)を介して被覆層8(以下、第2の被覆層とも言う。)が積層され、前記第2の接着層7と第2の被覆層8とにより絶縁体層を構成している。
さらに、前記第2の被覆層8の裏面には、シールド層9が形成されており、このシールド層9は、前記第2の接着層7および第2の被覆層8からなる前記絶縁体層を貫通するようにして形成されたビアホール8aを介して前記グランド層4に接続されている。
さらに、前記第2の被覆層8の裏面には、シールド層9が形成されており、このシールド層9は、前記第2の接着層7および第2の被覆層8からなる前記絶縁体層を貫通するようにして形成されたビアホール8aを介して前記グランド層4に接続されている。
前記した構成により信号伝送路3a,3bは、前記シールド層9との間で形成される結合容量により、特性インピーダンスの制御がなされるマイクロストリップ構造を構成している。
中央の絶縁体層として機能する前記ベース基材2は、回路基板1のコアとなる機能も有している。前記ベース基材2の素材としては、樹脂フィルム、繊維基材等を挙げることができる。
前記樹脂フィルムを構成する素材としては、例えばポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等のポリイミド系樹脂、エポキシ樹脂等の熱硬化性樹脂や液晶ポリマーなどの熱可塑性樹脂等を用いることができる。
これらの中でもポリイミド樹脂または液晶ポリマーが好ましい。例えばポリイミド樹脂の場合は、耐熱性や機械特性に優れ、かつ入手するのが容易である。また、液晶ポリマーの場合は、その比誘電率の低さにより高速信号伝送用途に好適であり、かつ吸湿性の低さにより寸法安定性等にも優れる。
これらの中でもポリイミド樹脂または液晶ポリマーが好ましい。例えばポリイミド樹脂の場合は、耐熱性や機械特性に優れ、かつ入手するのが容易である。また、液晶ポリマーの場合は、その比誘電率の低さにより高速信号伝送用途に好適であり、かつ吸湿性の低さにより寸法安定性等にも優れる。
また、絶縁体層に用いられる繊維基材としては、例えばガラス繊布、ガラス不繊布等のガラス繊維基材、あるいはガラス以外の無機化合物を成分とする繊布又は不繊布等の無機繊維基材、芳香族ポリアミド樹脂、ポリアミド樹脂、芳香族ポリエステル樹脂、ポリエステル樹脂、ポリイミド樹脂、フッ素樹脂等の有機繊維で構成される有機繊維基材等が挙げられる。これら基材の中でも強度、吸水率の点でガラス繊布に代表されるガラス繊維基材が好ましい。
前記絶縁体層に繊維基材を用いる場合においては、好ましくは前記繊維基材に樹脂を含浸させた状態で利用される。前記繊維基材に含浸される樹脂としては、好ましくはエポキシ樹脂系、アクリル樹脂系などの熱硬化性樹脂が用いられ、これらの中でも耐熱性の面からエポキシ樹脂系が好ましい。
前記ベース基材2の厚さは、好ましくは1~100μmの範囲になされ、さらに好ましくは5~50μmの範囲、より好ましくは10~30μmの範囲になされる。
前記ベース基材2の厚さを前記下限値以上にすることで、信号伝送路の線幅を加工限界以上にすることが容易となり、一方、前記厚さを上限値以下にすることで剛性が高くなり過ぎることを抑え、柔軟さというフレキシブル回路基板など薄物基板の特徴を保持することができる。
前記ベース基材2の厚さを前記下限値以上にすることで、信号伝送路の線幅を加工限界以上にすることが容易となり、一方、前記厚さを上限値以下にすることで剛性が高くなり過ぎることを抑え、柔軟さというフレキシブル回路基板など薄物基板の特徴を保持することができる。
前記ベース基材2の表面に配列された信号伝送路3a,3bは、図1に示されたようにベース基材2に直接設けられても良いが、接着剤を介して設けられていてもよい。そして、各信号伝送路の端部もしくは適宜の中間部において、図示しない半導体ディバイス等の実装パッドに接合され、回路基板として機能する。
前記信号伝送路3a,3bを覆う第1接着層5には、例えばアクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂等を好適に使用することができる。これらの中でもエポキシ系樹脂が好ましい。これにより、耐熱性と屈曲性を向上することができる。
前記接着層5の厚さは、特に限定されないが、5~40μmであることが好ましく、特に10~30μmが好ましい。接着層5の厚さを前記下限値以上にすることで、回路の埋め込み性低下を抑制し、前記上限値以下にすることで接着層5のシミ出し量の増加を抑制し、かつ層間接着の信頼性を維持することができる。
前記接着層5の表面に積層された第1の被覆層6は、樹脂材料で構成されていることが好ましい。この被覆層6を構成する好ましい樹脂材料としては、例えばポリエステル系樹脂、ポリイミド、液晶ポリマー等を挙げることができる。これらの中でもポリイミドが好ましい。これにより、耐熱性と屈曲性を向上させることができる。
前記第1の被覆層6の厚さは、特に限定されないが、5~50μmであることが好ましく、特に10~30μmが好ましい。前記被覆層6の厚さを前記下限値以上にすることで、樹脂層の強度を実用範囲に維持することが容易となり、前記上限値以下にすることで摺動性や屈曲性を最大限に発揮させることが容易となる。
なお、前記第1の被覆層6には、前記第1の接着層5が予め積層され、カバーレイフィルムとして形成されたものを用いることができる。
前記ベース基材2の裏面に積層されたグランド層4としての銅箔は、前記したとおり、信号伝送路3a,3bが対峙する部分は、前記信号伝送路3a,3bに沿うようにして、前記金属箔が敷設されない開口部4Bになされている。
そして、前記グランド層4の裏面には、第2の接着層7が設けられている。この第2接着層7を構成する材料としては、前記した第1接着層5を構成する材料と同様に、例えばアクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂等を挙げることができる。
これらの中でもエポキシ系樹脂が好ましい。これにより、耐熱性と屈曲性を向上させることができる。なお、前記した第1の接着層5と第2の接着層7を構成する材料は、同じであっても異なっていてもよい。
これらの中でもエポキシ系樹脂が好ましい。これにより、耐熱性と屈曲性を向上させることができる。なお、前記した第1の接着層5と第2の接着層7を構成する材料は、同じであっても異なっていてもよい。
前記第2の接着層7の厚さは、特に限定されないが、5~40μmであることが好ましく、特に10~30μmが好ましい。
これはすでに説明した第1の接着層5と同様に、第2の接着層7の厚さを前記下限値以上にすることで、回路の埋め込み性低下を抑制し、前記上限値以下にすることで接着層7のシミ出し量の増加を抑制し、かつ層間接着の信頼性を維持することができる。
また、前記第1の接着層5の厚さと、第2の接着層7の厚さとは、同じであっても異なっていても良い。
これはすでに説明した第1の接着層5と同様に、第2の接着層7の厚さを前記下限値以上にすることで、回路の埋め込み性低下を抑制し、前記上限値以下にすることで接着層7のシミ出し量の増加を抑制し、かつ層間接着の信頼性を維持することができる。
また、前記第1の接着層5の厚さと、第2の接着層7の厚さとは、同じであっても異なっていても良い。
前記接着層7の裏面に設けられた第2の被覆層8は、樹脂材料で構成されていることが好ましい。これに用いられる樹脂材料としては、前記した第1の被覆層6と同様に、例えばポリエステル系樹脂、ポリイミド、液晶ポリマー等が挙げられる。これらの中でもポリイミドが好ましい。これにより、耐熱性と屈曲性を向上することができる。
また、第1の被覆層6を構成する樹脂材料と、第2の被覆層8とを構成する樹脂材料とは、同じであっても異なっていても良い。
また、第1の被覆層6を構成する樹脂材料と、第2の被覆層8とを構成する樹脂材料とは、同じであっても異なっていても良い。
前記第2の被覆層8の厚さは、特に限定されないが、5~50μmであることが好ましく、特に10~30μmが好ましい。
これはすでに説明した第1の被覆層6と同様に、第2の被覆層8の厚さを前記下限値以上にすることで、樹脂層の強度を実用範囲に維持することが容易となり、前記上限値以下にすることで摺動性や屈曲性を最大限に発揮させることが容易となる。
これはすでに説明した第1の被覆層6と同様に、第2の被覆層8の厚さを前記下限値以上にすることで、樹脂層の強度を実用範囲に維持することが容易となり、前記上限値以下にすることで摺動性や屈曲性を最大限に発揮させることが容易となる。
なお、前記第2の被覆層8には、前記第2の接着層7が予め積層され、カバーレイフィルムとして形成されたものを用いることができる。
さらに、前記した第2の被覆層8の裏面には、シールド層9が形成されており、このシールド層9は、前記したとおり第2の接着層7および第2の被覆層8を貫通するようにして形成されたビアホール8aを介して前記グランド層4に接続されている。
前記シールド層9としては、例えば導電性ペーストもしくは導電性シールドフィルムにより構成されていることが望ましい。
シールド層9に用いられる導電性ペーストとしては、例えば周知の銀、銅、もしくはカーボン等の導電性粒子を樹脂材料に分散させたものを用いることができ、その厚さは印刷等の手段により10~20μm程度に設定することができる。
これにより、回路基板の屈曲性等の機能を損ねることなく、シールド層9を構成することができ、同時に前記ビアホール8aを介してグランド層4に接続することができる。
シールド層9に用いられる導電性ペーストとしては、例えば周知の銀、銅、もしくはカーボン等の導電性粒子を樹脂材料に分散させたものを用いることができ、その厚さは印刷等の手段により10~20μm程度に設定することができる。
これにより、回路基板の屈曲性等の機能を損ねることなく、シールド層9を構成することができ、同時に前記ビアホール8aを介してグランド層4に接続することができる。
また、前記シールド層9には導電性シールドフィルムを用いることができ、樹脂製フィルムに例えば銀素材を蒸着した銀シールド材を利用することができる。この銀シールド材に代表される導電性シールドフィルムを用いる場合においても、回路基板の屈曲性等の機能を損ねることなく、シールド層9を構成することができる。
前記した回路基板の構成により、基板1の裏面に形成されたシールド層9は、前記グランド層4と同電位になされ、前記信号伝送路3a,3bは、シールド層9との間の距離t4に依存した結合容量に基づいた特性インピーダンスになされることになる。
すなわち、図1に示すように薄物の回路基板を構成した場合においても、信号伝送路3a,3bの特性インピーダンスは、シールド層9との間の距離t4に基づいて決定されることになり、これにより伝送路3a,3b線幅は、適切なW2で示す幅をもって形成することができる。
さらに、信号伝送路3a,3bとシールド層9との間の距離t4を確保できるので、シールド層9としてベタ電極を採用することができ、図3に示すようにグランド層をメッシュ化することにより発生するZoの部分的なばらつきの発生等も、効果的に解消することができる。
以上説明した実施の形態は、ペア配線による差動伝送路を採用した回路基板を例にしているが、これはシングルエンドの伝送線路を構成した場合においても、同様の作用効果を得ることができる。
また、前記した実施の形態におけるグランド層およびシールド層には、回路の基準電位が印加される場合もあり、また回路基板に搭載される各ディバイスの動作電源が重畳される場合もある。したがって、グランド層およびシールド層に印加される電位は特に限定されるものではない。
この発明にかかる回路基板は、特に高周波帯で動作するディバイスを実装する例えばフレキシブルプリント配線板、多層フレキシブルプリント配線板等の薄物の回路基板に好適に採用することができる。
1 回路基板
2 ベース基材(絶縁体層)
3 金属箔(銅箔)
3a,3b 信号伝送路(ペア配線)
4 グランド層
4B 金属箔の開口部
5 第1の接着層
6 第1の被覆層
7 第2の接着層
8 第2の被覆層
8a ビアホール
9 シールド層
2 ベース基材(絶縁体層)
3 金属箔(銅箔)
3a,3b 信号伝送路(ペア配線)
4 グランド層
4B 金属箔の開口部
5 第1の接着層
6 第1の被覆層
7 第2の接着層
8 第2の被覆層
8a ビアホール
9 シールド層
Claims (4)
- 絶縁体層を挟んで、一方の面に信号伝送路が形成され、他方の面にグランド層が形成された回路基板であって、
前記グランド層には、さらに絶縁体層を介してシールド層が積層されると共に、前記グランド層は、前記信号伝送路に沿う位置において金属箔が敷設されない開口部になされ、前記信号伝送路と前記シールド層との間で形成される結合容量により、前記信号伝送路の特性インピーダンスの制御がなされるように構成したことを特徴とする回路基板。 - 前記シールド層は、導電性ペーストもしくは導電性シールドフィルムにより構成されていることを特徴とする請求項1に記載された回路基板。
- 前記グランド層とシールド層との間の前記絶縁体層に形成されたビアホールを介して、前記シールド層がグランド層に接続されていることを特徴とする請求項1または請求項2に記載された回路基板。
- 前記信号伝送路と前記グランド層との間に介在される絶縁体層は、フィルム状ベース基材により構成されていることを特徴とする請求項1ないし請求項3のいずれか1項に記載された回路基板。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009184525 | 2009-08-07 | ||
| JP2009-184525 | 2009-08-07 | ||
| JP2009234575A JP5445011B2 (ja) | 2009-08-07 | 2009-10-08 | 回路基板 |
| JP2009-234575 | 2009-10-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2011016192A1 true WO2011016192A1 (ja) | 2011-02-10 |
Family
ID=43544103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2010/004638 Ceased WO2011016192A1 (ja) | 2009-08-07 | 2010-07-20 | 回路基板 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5445011B2 (ja) |
| TW (1) | TW201112890A (ja) |
| WO (1) | WO2011016192A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012238848A (ja) * | 2011-04-25 | 2012-12-06 | Panasonic Corp | 回路基板 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6202177B1 (ja) * | 2016-01-21 | 2017-09-27 | 東洋インキScホールディングス株式会社 | 電磁波シールドシートおよびプリント配線板 |
| JP2018074027A (ja) | 2016-10-31 | 2018-05-10 | 株式会社ジャパンディスプレイ | 回路基板及び表示装置 |
| KR102739705B1 (ko) * | 2017-01-04 | 2024-12-06 | 주식회사 기가레인 | 연성회로기판 |
| JP7302869B2 (ja) * | 2019-10-23 | 2023-07-04 | 慶應義塾 | 通信モジュール、及び通信回路 |
| JP2021145061A (ja) * | 2020-03-12 | 2021-09-24 | 京セラ株式会社 | フレキシブル配線板 |
| CN113840445B (zh) * | 2020-06-23 | 2023-06-16 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335455A (ja) * | 2006-06-12 | 2007-12-27 | Fujikura Ltd | フレキシブルプリント配線板 |
| JP2009054876A (ja) * | 2007-08-28 | 2009-03-12 | Sumitomo Bakelite Co Ltd | プリント配線板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4981618B2 (ja) * | 2007-10-23 | 2012-07-25 | 日東電工株式会社 | 配線回路基板 |
-
2009
- 2009-10-08 JP JP2009234575A patent/JP5445011B2/ja active Active
-
2010
- 2010-07-20 WO PCT/JP2010/004638 patent/WO2011016192A1/ja not_active Ceased
- 2010-08-04 TW TW99125953A patent/TW201112890A/zh unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335455A (ja) * | 2006-06-12 | 2007-12-27 | Fujikura Ltd | フレキシブルプリント配線板 |
| JP2009054876A (ja) * | 2007-08-28 | 2009-03-12 | Sumitomo Bakelite Co Ltd | プリント配線板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012238848A (ja) * | 2011-04-25 | 2012-12-06 | Panasonic Corp | 回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5445011B2 (ja) | 2014-03-19 |
| TW201112890A (en) | 2011-04-01 |
| JP2011054919A (ja) | 2011-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI492673B (zh) | Circuit board | |
| JP5445011B2 (ja) | 回路基板 | |
| TWI778189B (zh) | 高頻傳輸用印刷線路板 | |
| JP5999239B2 (ja) | 信号伝送部品および電子機器 | |
| TWI492674B (zh) | 電路基板 | |
| CN103731984A (zh) | 具有阻抗控制结构的软硬结合电路板 | |
| JP2010212439A (ja) | 回路基板 | |
| US8648668B2 (en) | Electrical impedance precision control of signal transmission line for circuit board | |
| JP2009054876A (ja) | プリント配線板 | |
| TW201515530A (zh) | 電路板高頻信號連接墊的抗衰減結構 | |
| WO2019098011A1 (ja) | 樹脂多層基板、電子部品およびその実装構造 | |
| JP6259813B2 (ja) | 樹脂多層基板、および樹脂多層基板の製造方法 | |
| JP2011061126A (ja) | 回路基板 | |
| JP2012009573A (ja) | 回路基板 | |
| JP2011023547A (ja) | 回路基板 | |
| JP4683381B2 (ja) | 回路基板 | |
| JP4798483B2 (ja) | 回路基板 | |
| JP4697591B2 (ja) | 回路基板 | |
| JP2007141990A (ja) | 回路基板 | |
| JP4356789B2 (ja) | 回路基板 | |
| JP7197057B2 (ja) | 伝送線路 | |
| JP6565474B2 (ja) | 配線基板、電子機器および配線基板の製造方法 | |
| JP6048719B2 (ja) | プリント配線板及び該プリント配線板の製造方法 | |
| JP2010016076A (ja) | フレキシブルプリント基板及びこれを備えたリジッドフレキシブルプリント基板 | |
| JP3188816U (ja) | フレキシブル基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10806193 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 10806193 Country of ref document: EP Kind code of ref document: A1 |