WO2011007703A1 - 光検出器 - Google Patents

光検出器 Download PDF

Info

Publication number
WO2011007703A1
WO2011007703A1 PCT/JP2010/061549 JP2010061549W WO2011007703A1 WO 2011007703 A1 WO2011007703 A1 WO 2011007703A1 JP 2010061549 W JP2010061549 W JP 2010061549W WO 2011007703 A1 WO2011007703 A1 WO 2011007703A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor element
photodiode
optical semiconductor
photodetector
Prior art date
Application number
PCT/JP2010/061549
Other languages
English (en)
French (fr)
Inventor
藁科　禎久
正敏 石原
智史 鈴木
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to US13/383,282 priority Critical patent/US8564036B2/en
Priority to CN201080031452.6A priority patent/CN102473790B/zh
Priority to EP10799762.9A priority patent/EP2455983B1/en
Publication of WO2011007703A1 publication Critical patent/WO2011007703A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G01J3/30—Measuring the intensity of spectral lines directly on the spectrum itself
    • G01J3/36—Investigating two or more bands of a spectrum by separate detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/0204—Compact construction
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/04—Casings
    • G01J5/041—Mountings in enclosures or in a particular environment
    • G01J5/045—Sealings; Vacuum enclosures; Encapsulated packages; Wafer bonding structures; Getter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Definitions

  • the present invention relates to a photodetector for detecting energy lines in a first wavelength range and energy lines in a second wavelength range.
  • a first optical semiconductor element for detecting an energy beam in the first wavelength region is provided on a second optical semiconductor device for detecting an energy beam in the second wavelength region.
  • a photodetector is described in which the first photoelectric conversion unit of the first optical semiconductor element and the second photoelectric conversion unit of the second optical semiconductor element are arranged in parallel in the optical axis direction.
  • the present invention provides a photodetector capable of realizing the proximity of the first photoelectric conversion unit and the second photoelectric conversion unit and hermetic sealing with respect to the second optical semiconductor element with a simple configuration.
  • the task is to do.
  • a photodetector for detecting an energy ray in a first wavelength region and an energy ray in a second wavelength region longer than the first wavelength region.
  • a photodetector comprising a first semiconductor layer having a predetermined specific resistance, an insulating layer stacked on one main surface of the first semiconductor layer, and a main surface on one side of the insulating layer.
  • the main film on the other side of the first semiconductor layer is covered so as to cover the electrically connected wiring film and the concave portion formed on the main surface on the other side of the first semiconductor layer and to ensure airtightness in the concave portion.
  • a first optical semiconductor element disposed on the surface and electrically connected to the electrical passage, and disposed in the recess, the first optical semiconductor
  • a second optical semiconductor element electrically connected to the element, wherein the first optical semiconductor element is provided on the first semiconductor substrate and on one side of the first semiconductor substrate, A first photoelectric conversion unit that generates an electric charge when energy rays in the wavelength region of the first semiconductor substrate are incident on the first semiconductor substrate from the other side
  • the second optical semiconductor element is a second semiconductor Provided on the other side of the second semiconductor substrate so as to face the substrate and the first photoelectric conversion unit, and energy rays in the second wavelength region are incident on the second semiconductor substrate from the other side
  • a second photoelectric conversion portion that sometimes generates electric charge.
  • the first optical semiconductor element that covers the first semiconductor layer, the insulating layer, the second semiconductor layer, and the concave portion of the first semiconductor layer and secures airtightness in the concave portion
  • the hermetic sealing package for the second optical semiconductor element disposed in the first and second optical semiconductor elements is configured, and the electric path portion and the wiring film of the first semiconductor layer are used to provide electrical power for the first optical semiconductor element and the second optical semiconductor element. Wiring has been achieved.
  • the first photoelectric conversion unit of the first optical semiconductor element is provided on one side of the first semiconductor substrate, whereas the second photoelectric conversion unit of the second optical semiconductor element is the first photoelectric conversion unit. 2 on the other side of the semiconductor substrate. Therefore, according to this photodetector, the proximity of the first photoelectric conversion unit and the second photoelectric conversion unit and the hermetic sealing with respect to the second optical semiconductor element can be realized with a simple configuration.
  • the second optical semiconductor element is electrically connected to the first optical semiconductor element by flip chip bonding. According to this configuration, the second optical semiconductor element can be reliably brought close to the first optical semiconductor element, and the first photoelectric conversion unit and the second photoelectric conversion unit can be accurately aligned. Therefore, the energy beam coupling efficiency can be improved in both the first optical semiconductor element and the second optical semiconductor element.
  • the airtightness in the recess is ensured by airtightly bonding the electrode pad of the first optical semiconductor element to the electrode film provided on the other end face of the electric passage portion. According to this structure, the airtightness in a recessed part can be ensured using joining of an electrode film and an electrode pad.
  • the wiring film is electrically connected to an end face on one side of the electric passage portion through a removal portion formed in the second semiconductor layer and a removal portion formed in the insulating layer. . According to this configuration, the electrical passage portion of the first semiconductor layer and the wiring film can be easily and reliably electrically connected.
  • the second optical semiconductor element is preferably bonded to the bottom surface of the recess. According to this configuration, since the stability of the second optical semiconductor element in the recess is improved, the mechanical strength of the photodetector can be improved.
  • the second optical semiconductor element is separated from the bottom surface of the recess. According to this configuration, since the dimensional accuracy of the thickness of the second optical semiconductor element and the depth of the recess with respect to the second optical semiconductor element is relaxed, the manufacture of the photodetector can be facilitated.
  • the present invention it is possible to realize proximity between the first photoelectric conversion unit and the second photoelectric conversion unit and hermetic sealing with respect to the second optical semiconductor element.
  • FIG. 1 is a cross-sectional view of a first embodiment of a photodetector according to the present invention.
  • the photodetector 1 includes a rectangular plate-shaped SOI (Silicon On Insulator) substrate 2.
  • the SOI substrate 2 includes a low-resistance Si (silicon) substrate (first semiconductor layer) 3, an insulating layer 4 that is an oxide film stacked on the back surface (main surface on one side) 3 b of the low-resistance Si substrate 3, And a high-resistance Si substrate (second semiconductor layer) 5 stacked on the back surface (main surface on one side) 4b of the insulating layer 4.
  • the low resistance Si substrate 3 has a predetermined specific resistance (for example, a specific resistance of 0.01 ⁇ ⁇ cm), and the high resistance Si substrate 5 has a specific resistance (for example, a specific resistance) higher than the predetermined specific resistance. Resistance 1 k ⁇ ⁇ cm).
  • a recess 6 having a rectangular cross section is formed on the surface (the other main surface) 3a of the low resistance Si substrate 3.
  • the outer edge of the bottom surface 6 a of the recess 6 has a depth that reaches at least the insulating layer 4.
  • the portion surrounding the recess 6 is an electric passage portion 8.
  • An electrode film 9 made of a metal such as Au (gold) is provided on the end face 8 a on the surface side of the electrical passage portion 8.
  • the electrode film 9 is formed on the end face 8a of the electric passage portion 8 by resistance heating, electron beam vapor deposition, sputtering, plating, or the like, and is ohmically connected to the electric passage portion 8.
  • the removal portion 11 which is a notch having a depth corresponding to the thickness thereof, corresponds to the bottom surface 6 a of the recess 6 of the low-resistance Si substrate 3 and the electric passage portion 8 (that is, the thickness). In the direction).
  • a conductive film 12 made of a metal such as Au is formed in each removal portion 11 and is ohmically connected to the electrical passage portion 8.
  • the removal portion 13 has a depth from the back surface 5b of the high-resistance Si substrate 5 to the front surface 5a so that the bottom surface thereof becomes the back surface 4b of the insulating layer 4.
  • the removal portion 13 penetrating the high-resistance Si substrate 5 spreads from the surface 5a of the high-resistance Si substrate 5 toward the back surface 5b (in other words, from the back surface 5b of the high-resistance Si substrate 5 toward the surface 5a. It is formed by wet etching or the like.
  • a wiring film 15 made of a metal such as Au is provided on the back surface 5b of the high-resistance Si substrate 5 and the inner surface 13a of the removal portion 13 via an insulating film 14 that is an oxide film or a nitride film.
  • the insulating film 14 is removed at the end portion on the surface side of the removal portion 13, and the wiring film 15 is connected to the conductive film 12 at the removed portion.
  • the wiring film 15 is electrically connected to the end face 8b of the electric passage portion 8 of the low resistance Si substrate 3 through the removal portion 13 of the high resistance Si substrate 5 and the removal portion 11 of the insulating layer 4. become.
  • the wiring film 15 provided on the back surface 5b of the high resistance Si substrate 5 is patterned so as to correspond to the wiring pattern of the mounting substrate (not shown).
  • the photodetector 1 is mounted on the mounting substrate by bonding the wiring film 15 and the wiring pattern of the mounting substrate through the solder bumps 40.
  • the Si photodiode 20 includes an n-type Si substrate (first semiconductor substrate) 21 and a p-type region 22 provided in a portion of the Si substrate 21 on the back surface 21b side.
  • the Si photodiode 20 includes an insulating film 23 provided on the back surface 21b of the Si substrate 21 and an electrode pad electrically connected to the n-type Si substrate 21 serving as a cathode through a contact hole of the insulating film 23. 24, and an electrode pad 25 electrically connected to the p-type region 22 that is an anode through a contact hole of the insulating film 23.
  • the electrode pads 24 and 25 are made of a metal such as Au.
  • the p-type region 22 provided in the portion on the back surface 21 b side of the Si substrate 21 has energy rays in the first wavelength range (for example, 0.32 ⁇ m to 1.1 ⁇ m) with respect to the Si substrate 21.
  • a first photoelectric conversion unit that generates charges when incident from the surface 21a is configured.
  • the n-type and the p-type may be reversed in each semiconductor region of the Si photodiode 20.
  • the Si photodiode 20 is electrically connected to the electric passage portion 8 of the low resistance Si substrate 3. More specifically, the electrode pad 24 of the Si photodiode 20 is airtightly bonded to the electrode film 9 provided on the end face 8a of the electric passage 8 by room temperature bonding. Thereby, airtightness in the recess 6 of the low resistance Si substrate 3 is ensured.
  • a rectangular plate-shaped InGaAs (indium gallium arsenide) photodiode (second optical semiconductor element) 30 is disposed in the recess 6 formed in the surface 3 a of the low-resistance Si substrate 3.
  • the InGaAs photodiode 30 includes an n-type InGaAs substrate (second semiconductor substrate) 31 and a p-type region 32 provided on the surface 31 a side of the InGaAs substrate 31.
  • the InGaAs photodiode 30 includes an insulating film 33 provided on the surface 31 a of the InGaAs substrate 31 and an electrode pad electrically connected to the n-type InGaAs substrate 31 serving as a cathode through a contact hole of the insulating film 33.
  • 34 and an electrode pad 35 electrically connected to the p-type region 32 which is an anode through a contact hole of the insulating film 33.
  • the electrode pads 34 and 35 are made of a metal such as Au.
  • the p-type region 32 provided in the portion on the surface 31a side of the InGaAs substrate 31 has a second wavelength region longer than the first wavelength region (for example, 1.1 ⁇ m to 1..
  • a first photoelectric conversion unit that generates charges when an energy beam of 7 ⁇ m is incident on the InGaAs substrate 31 from the surface 31a is formed.
  • the n-type and p-type may be reversed in each semiconductor region of the InGaAs photodiode 30.
  • the InGaAs photodiode 30 originally has practical sensitivity from a wavelength of 0.9 ⁇ m to 1.7 ⁇ m, but light having a wavelength up to 1.1 ⁇ m is absorbed by the first optical semiconductor element. .
  • the InGaAs photodiode 30 is electrically connected to the Si photodiode 20. More specifically, the electrode pad 34 of the InGaAs photodiode 30 is electrically connected to the electrode pad 25 of the Si photodiode 20 by flip chip bonding via the solder bump 16. The electrode pad 35 of the InGaAs photodiode 30 is electrically connected to the electrode pad 24 of the Si photodiode 20 by flip chip bonding via the solder bump 16. As a result, the p-type region 22 of the Si photodiode 20 and the p-type region 32 of the InGaAs photodiode 30 are aligned and face each other in the thickness direction.
  • An electrode film 17 made of a metal such as Au is provided on the bottom surface 6a of the recess 6 of the low-resistance Si substrate 3, and the back surface 31b of the InGaAs substrate 31 of the InGaAs photodiode 30 is made of solder or conductive resin. Bonded to the electrode film 17.
  • the cathode of the Si photodiode 20 and the anode of the InGaAs photodiode 30 are electrically connected, and are drawn out to the wiring film 15 as a common electrode through the electric passage portion 8. It is. Further, the anode of the Si photodiode 20 and the cathode of the InGaAs photodiode 30 are electrically connected, and are drawn out to the wiring film 15 as a common electrode through the bottom surface 6 a portion of the recess 6.
  • Such wiring is adopted because it is not necessary to take out the signals of both photodiodes 20 and 30 simultaneously when the purpose is to widen the sensitivity wavelength range of the photodetector 1.
  • the structure of the photodetector 1 can be simplified.
  • the cathode of the Si photodiode 20 and the cathode of the InGaAs photodiode 30 are led out to the wiring film 15 as a common electrode, and the anode of the Si photodiode 20 and the anode of the InGaAs photodiode 30 are wired independently. It may be drawn out to the film 15, or all the anodes and cathodes may be drawn out to the wiring film 15 independently.
  • the low-resistance Si substrate 3, the insulating layer 4, the high-resistance Si substrate 5, and the recess 6 of the low-resistance Si substrate 3 are covered and airtightness in the recess 6 is ensured.
  • the Si photodiode 20 constitutes an airtight sealed package for the InGaAs photodiode 30 disposed in the recess 6.
  • the Si passage 20 and the wiring film 15 of the low resistance Si substrate 3 constitute the Si photodiode 20 and the InGaAs. Electrical wiring to the photodiode 30 has been achieved.
  • the p-type region 22 of the Si photodiode 20 is provided in the portion on the back surface 21b side of the Si substrate 21, whereas the p-type region 32 of the InGaAs photodiode 30 is provided in the portion on the surface 31a side of the InGaAs substrate 31. Is provided. Therefore, according to the photodetector 1, the proximity of the p-type region 22 and the p-type region 32 and hermetic sealing with respect to the InGaAs photodiode 30 can be realized with a simple configuration.
  • the InGaAs photodiode 30 is electrically connected to the Si photodiode 20 by flip chip bonding. As a result, the InGaAs photodiode 30 can be reliably brought close to the Si photodiode 20 and the p-type region 22 and the p-type region 32 can be accurately aligned. It becomes possible to improve the coupling efficiency of lines.
  • the electrode pad 24 of the Si photodiode 20 is airtightly bonded to the electrode film 9 provided on the end surface 8a on the surface side of the electric passage portion 8.
  • the airtightness in the recess 6 can be ensured by utilizing the bonding between the electrode film 9 and the electrode pad 24.
  • the wiring film 15 is connected to the end surface on the back surface side of the electric passage portion 8 of the low resistance Si substrate 3 through the removal portion 13 formed on the high resistance Si substrate 5 and the removal portion 11 formed on the insulating layer 4. 8b is electrically connected. Thereby, the electrical passage portion 8 and the wiring film 15 can be easily and reliably electrically connected.
  • the InGaAs photodiode 30 is bonded to the bottom surface 6a of the recess 6. Thereby, since the stability of the InGaAs photodiode 30 in the recess 6 is improved, the mechanical strength of the photodetector 1 can be improved.
  • an SOI substrate 2 is prepared. Then, a SiN (silicon nitride) film 51 is formed on the surface 3 a of the low resistance Si substrate 3 on the portion corresponding to the bottom surface 6 a of the recess 6, and on the surface 3 a of the low resistance Si substrate 3 on the portion corresponding to the electrical passage portion 8. An oxide film 52 is formed. Further, after a resist mask 53 is formed on the SiN film 51 and the oxide film 52, an annular groove 54 is formed in the low-resistance Si substrate 3 by DRIE (Deep Reactive Ion Etching), thereby defining the electric path portion 8.
  • DRIE Deep Reactive Ion Etching
  • an oxide film 52 is formed on the sidewall of the annular groove 54 by thermal oxidation.
  • the SiN film 51 is removed by hot phosphoric acid
  • the recess 6 is formed in the low resistance Si substrate 3 by DRIE.
  • the oxide film 52 is removed by hydrogen fluoride. At this time, the portion corresponding to the outer edge portion of the bottom surface 6a of the recess 6 in the insulating layer 4 which is an oxide film is also removed.
  • an SiN film 51 is formed on the end surface 8a of the electric passage portion 8, the bottom surface 6a of the recess 6, the back surface 5b of the high-resistance Si substrate 5, and the like by the CVD method.
  • a portion corresponding to the removal portion 13 of the high resistance Si substrate 5 is removed.
  • a removal portion 13 is formed on the high resistance Si substrate 5 by alkali wet etching.
  • an insulating film 14 that is an oxide film is formed on the back surface 5b of the high-resistance Si substrate 5 and the inner surface 13a of the removal portion 13 by a CVD method. Form. And after forming a resist mask by spray coating, the removal part 11 is formed in the insulating layer 4 by dry etching. Subsequently, as shown in FIG. 5B, the end surface 8 a of the electric passage portion 8, the bottom surface 6 a of the recess 6, the removal portion 11 of the insulating layer 4, and the back surface 5 b and the removal portion 13 of the high resistance Si substrate 5. A metal film 55 is formed on the inner surface 13a and the like by vapor deposition of Au or the like.
  • the metal film 55 is patterned by wet etching, and the electrode films 9, 17, the conductive film 12, and the wiring film 15 are formed. Then, the package body 7 is completed. Note that the metal film 55 may be patterned by lift-off.
  • the InGaAs photodiode 30 is disposed in the recess 6 of the low resistance Si substrate 3.
  • the back surface 31b of the InGaAs substrate 31 is joined to the electrode film 17 provided on the bottom surface 6a of the recess 6 by solder or conductive resin.
  • solder bumps 16 are arranged at predetermined positions on the electrode pads 34 and 35 of the InGaAs photodiode 30.
  • the Si photodiode 20 is disposed on the surface 3 a of the low resistance Si substrate 3 so as to cover the recess 6 of the low resistance Si substrate 3.
  • the electrode pads 24, 25 of the Si photodiode 20 and the electrode pads 34, 35 of the InGaAs photodiode 30 are joined via the solder bumps 16, and the electrode film 9 provided on the end face 8 a of the electric passage portion 8.
  • the electrode pad 24 of the Si photodiode 20 is bonded by room temperature bonding to complete the photodetector 1.
  • FIG. 8 is a cross-sectional view of a second embodiment of the photodetector according to the present invention.
  • the photodetector 10 has the above-described photodetector 1 in that the back surface 31 b of the InGaAs substrate 31 of the InGaAs photodiode 30 is separated from the bottom surface 6 a of the recess 6 of the low resistance Si substrate 3. And is mainly different.
  • the photodetector 10 will be described focusing on the differences from the photodetector 1 described above.
  • the low-resistance Si substrate 3 includes an electrical passage portion 18 that is electrically and physically separated from the electrical passage portion 8 by a groove.
  • An electrode film 19 made of a metal such as Au is provided on the end face 18 a on the surface side of the electrical passage portion 18.
  • the Si photodiode 20 is electrically connected to the electrical passage portions 8 and 18 of the low resistance Si substrate 3. More specifically, the electrode pad 24 of the Si photodiode 20 is airtightly bonded to the electrode film 9 provided on the end face 8a of the electric passage 8 by room temperature bonding. Further, the electrode pad 25 of the Si photodiode 20 is airtightly bonded to the electrode film 19 provided on the end face 18a of the electric passage portion 18 by room temperature bonding.
  • the InGaAs photodiode 30 is electrically connected to the Si photodiode 20. More specifically, the electrode pad 34 of the InGaAs photodiode 30 is electrically connected to the electrode pad 25 of the Si photodiode 20 by flip chip bonding via the solder bump 16. The electrode pad 35 of the InGaAs photodiode 30 is electrically connected to the electrode pad 24 of the Si photodiode 20 by flip chip bonding via the solder bump 16.
  • the cathode of the Si photodiode 20 and the anode of the InGaAs photodiode 30 are electrically connected, and are drawn out to the wiring film 15 as a common electrode through the electric passage portion 8. It is. Further, the anode of the Si photodiode 20 and the cathode of the InGaAs photodiode 30 are electrically connected, and are drawn out to the wiring film 15 as a common electrode through the electric passage portion 18.
  • the back surface 31 b of the InGaAs substrate 31 of the InGaAs photodiode 30 is separated from the bottom surface 6 a of the recess 6 of the low resistance Si substrate 3.
  • the InGaAs photodiode 30 is bonded to the Si photodiode 20 by flip chip bonding, the InGaAs photodiode 30 is housed in the recess 6 of the low resistance Si substrate 3, and the low resistance is achieved.
  • Si photodiodes 20 are joined to the electrical passage portions 8 and 18 of the Si substrate 3.
  • the present invention is not limited to the embodiment described above.
  • the stacking of the insulating layer 4 on the back surface 3b of the low resistance Si substrate 3 and the stacking of the high resistance Si substrate 5 on the back surface 4b of the insulating layer 4 are not performed directly, but indirectly through some layer. May be.
  • the present invention it is possible to realize proximity between the first photoelectric conversion unit and the second photoelectric conversion unit and hermetic sealing with respect to the second optical semiconductor element.
  • Si photodiode (first optical semiconductor element) , 21... Si substrate (first semiconductor substrate), 22... P-type region (first photoelectric conversion unit), 24, 25... Electrode pad, 30.
  • InGaAs photodiode (second optical semiconductor element), 31. InGaAs substrate (second semiconductor substrate), 32... P-type region (second photoelectric conversion unit).

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

　光検出器１では、低抵抗Ｓｉ基板３、絶縁層４、高抵抗Ｓｉ基板５及びＳｉフォトダイオード２０によって、凹部６内に配置されたＩｎＧａＡｓフォトダイオード３０に対する気密封止パッケージが構成されており、低抵抗Ｓｉ基板３の電気通路部８及び配線膜１５によって、Ｓｉフォトダイオード２０及びＩｎＧａＡｓフォトダイオード３０に対する電気的配線が達成されている。そして、Ｓｉフォトダイオード２０のｐ型領域２２がＳｉ基板２１の裏面２１ｂ側の部分に設けられているのに対し、ＩｎＧａＡｓフォトダイオード３０のｐ型領域３２がＩｎＧａＡｓ基板３１の表面３１ａ側の部分に設けられている。

Description

光検出器
　本発明は、第１の波長域のエネルギ線及び第２の波長域のエネルギ線を検出するための光検出器に関する。
　特許文献１，２には、第２の波長域のエネルギ線を検出するための第２の光半導体素子上に、第１の波長域のエネルギ線を検出するための第１の光半導体素子がスタックされ、第１の光半導体素子の第１の光電変換部と第２の光半導体素子の第２の光電変換部とが光軸方向において並設された光検出器が記載されている。
特開平３－１８０６９号公報 国際公開第００／６２３４４号公報
　しかしながら、特許文献１記載の光検出器にあっては、第１の光半導体素子及び第２の光半導体素子の両方がいわゆる表面入射型であるため、第１の光電変換部と第２の光電変換部との間の距離が長くなってしまう。従って、特許文献１記載の光検出器では、エネルギ線を収束させた場合に、その収束点近傍に第１の光電変換部と第２の光電変換部の両方を配置することができない。
　また、特許文献１，２記載の光検出器にあっては、気密封止を要求するＩｎＧａＡｓフォトダイオード等が第２の光半導体素子として適用された場合に、第１の光半導体素子及び第２の光半導体素子を気密封止パッケージ内に収容しないと、第２の光半導体素子に対する気密封止を確保することができない。
　そこで、本発明は、簡単な構成によって、第１の光電変換部と第２の光電変換部との近接、及び第２の光半導体素子に対する気密封止を実現することができる光検出器を提供することを課題とする。
　上記課題を解決するため、本発明に係る光検出器は、第１の波長域のエネルギ線、及び第１の波長域よりも長波長側の第２の波長域のエネルギ線を検出するための光検出器であって、所定の比抵抗を有する第１の半導体層と、第１の半導体層の一方側の主面に積層された絶縁層と、絶縁層の一方側の主面に積層され、所定の比抵抗よりも高い比抵抗を有する第２の半導体層と、第２の半導体層の一方側の主面に絶縁膜を介して設けられ、第１の半導体層が含む電気通路部と電気的に接続された配線膜と、第１の半導体層の他方側の主面に形成された凹部を覆うと共に凹部内の気密性を確保するように、第１の半導体層の他方側の主面上に配置され、電気通路部と電気的に接続された第１の光半導体素子と、凹部内に配置され、第１の光半導体素子と電気的に接続された第２の光半導体素子と、を備え、第１の光半導体素子は、第１の半導体基板と、第１の半導体基板の一方側の部分に設けられ、第１の波長域のエネルギ線が第１の半導体基板に対して他方側から入射したときに電荷を発生する第１の光電変換部と、を有し、第２の光半導体素子は、第２の半導体基板と、第１の光電変換部と対向するように第２の半導体基板の他方側の部分に設けられ、第２の波長域のエネルギ線が第２の半導体基板に対して他方側から入射したときに電荷を発生する第２の光電変換部と、を有することを特徴とする。
　この光検出器では、第１の半導体層、絶縁層、第２の半導体層、及び第１の半導体層の凹部を覆うと共に凹部内の気密性を確保する第１の光半導体素子によって、凹部内に配置された第２の光半導体素子に対する気密封止パッケージが構成されており、第１の半導体層の電気通路部及び配線膜によって、第１の光半導体素子及び第２の光半導体素子に対する電気的配線が達成されている。そして、第１の光半導体素子の第１の光電変換部が第１の半導体基板の一方側の部分に設けられているのに対し、第２の光半導体素子の第２の光電変換部が第２の半導体基板の他方側の部分に設けられている。従って、この光検出器によれば、簡単な構成によって、第１の光電変換部と第２の光電変換部との近接、及び第２の光半導体素子に対する気密封止を実現することができる。
　このとき、第２の光半導体素子は、フリップチップボンディングによって第１の光半導体素子と電気的に接続されていることが好ましい。この構成によれば、第１の光半導体素子に対して第２の光半導体素子を確実に接近させ、第１の光電変換部と第２の光電変換部とを精度良く位置合わせすることができるので、第１の光半導体素子及び第２の光半導体素子の両方においてエネルギ線の結合効率を向上させることが可能となる。
　また、凹部内の気密性は、電気通路部の他方側の端面に設けられた電極膜に第１の光半導体素子の電極パッドが気密に接合されることにより、確保されていることが好ましい。この構成によれば、電極膜と電極パッドとの接合を利用して、凹部内の気密性を確保することができる。
　また、配線膜は、第２の半導体層に形成された除去部、及び絶縁層に形成された除去部を介して、電気通路部の一方側の端面と電気的に接続されていることが好ましい。この構成によれば、第１の半導体層の電気通路部と配線膜とを簡単に且つ確実に電気的に接続することができる。
　また、第２の光半導体素子は、凹部の底面に接合されていることが好ましい場合がある。この構成によれば、凹部内における第２の光半導体素子の安定性が向上するので、光検出器の機械的強度を向上させることができる。
　或いは、第２の光半導体素子は、凹部の底面から離れていることが好ましい場合がある。この構成によれば、第２の光半導体素子の厚さ、及びそれに対する凹部の深さの寸法精度が緩和されるため、光検出器の製造を容易化することができる。
　本発明によれば、第１の光電変換部と第２の光電変換部との近接、及び第２の光半導体素子に対する気密封止を実現することができる。
本発明に係る光検出器の第１の実施形態の断面図である。 図１の光検出器の製造工程毎の断面図である。 図１の光検出器の製造工程毎の断面図である。 図１の光検出器の製造工程毎の断面図である。 図１の光検出器の製造工程毎の断面図である。 図１の光検出器の製造工程毎の断面図である。 図１の光検出器の製造工程毎の断面図である。 本発明に係る光検出器の第２の実施形態の断面図である。
　以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
［第１の実施形態］
　図１は、本発明に係る光検出器の第１の実施形態の断面図である。図１に示されるように、光検出器１は、長方形板状のＳＯＩ（Silicon　On　Insulator）基板２を備えている。ＳＯＩ基板２は、低抵抗Ｓｉ（シリコン）基板（第１の半導体層）３と、低抵抗Ｓｉ基板３の裏面（一方側の主面）３ｂに積層された酸化膜である絶縁層４と、絶縁層４の裏面（一方側の主面）４ｂに積層された高抵抗Ｓｉ基板（第２の半導体層）５と、を含んでいる。なお、低抵抗Ｓｉ基板３は、所定の比抵抗（例えば、比抵抗０．０１Ω・ｃｍ）を有しており、高抵抗Ｓｉ基板５は、所定の比抵抗よりも高い比抵抗（例えば、比抵抗１ｋΩ・ｃｍ）を有している。
　低抵抗Ｓｉ基板３の表面（他方側の主面）３ａには、断面長方形状の凹部６が形成されている。凹部６の底面６ａの外縁部は、少なくとも絶縁層４に達する深さを有している。低抵抗Ｓｉ基板３においては、凹部６を包囲する部分が電気通路部８となっている。電気通路部８の表面側の端面８ａには、Ａｕ（金）等の金属からなる電極膜９が設けられている。電極膜９は、抵抗加熱、電子ビームによる蒸着法、スパッタ、メッキ等によって、電気通路部８の端面８ａに成膜され、電気通路部８とオーミック接続されている。
　絶縁層４には、その厚さ分の深さを有する切欠き部である除去部１１が低抵抗Ｓｉ基板３の凹部６の底面６ａ及び電気通路部８に対応するように（すなわち、厚さ方向において対向するように）形成されている。各除去部１１内には、Ａｕ等の金属からなる導電膜１２が成膜され、電気通路部８とオーミック接続されている。
　高抵抗Ｓｉ基板５には、その厚さ分の深さを有する切欠き部である除去部１３が絶縁層４の各除去部１１に対応するように（すなわち、厚さ方向において対向するように）形成されている。除去部１３は、その底面が絶縁層４の裏面４ｂとなるように、高抵抗Ｓｉ基板５の裏面５ｂから表面５ａに至る深さを有している。高抵抗Ｓｉ基板５を貫通する除去部１３は、高抵抗Ｓｉ基板５の表面５ａから裏面５ｂに向かって末広がりとなるように（換言すれば、高抵抗Ｓｉ基板５の裏面５ｂから表面５ａに向かって先細りとなるように）ウェットエッチング等で形成されている。
　高抵抗Ｓｉ基板５の裏面５ｂ及び除去部１３の内面１３ａには、酸化膜或いは窒化膜である絶縁膜１４を介して、Ａｕ等の金属からなる配線膜１５が設けられている。絶縁膜１４は、除去部１３の表面側の端部において除去されており、配線膜１５は、その除去された部分において導電膜１２と接続されている。これにより、配線膜１５は、高抵抗Ｓｉ基板５の除去部１３及び絶縁層４の除去部１１を介して、低抵抗Ｓｉ基板３の電気通路部８の端面８ｂと電気的に接続されることになる。
　高抵抗Ｓｉ基板５の裏面５ｂに設けられた配線膜１５は、実装基板（図示せず）の配線パターンに対応するようにパターニングされている。光検出器１は、半田バンプ４０を介して配線膜１５と実装基板の配線パターンとが接合されることにより、実装基板上に実装される。
　低抵抗Ｓｉ基板３の表面３ａ上には、低抵抗Ｓｉ基板３の表面３ａに形成された凹部６を覆うと共に凹部６内の気密性を確保するように、長方形板状のＳｉフォトダイオード（第１の光半導体素子）２０が配置されている。Ｓｉフォトダイオード２０は、ｎ型のＳｉ基板（第１の半導体基板）２１と、Ｓｉ基板２１の裏面２１ｂ側の部分に設けられたｐ型領域２２と、を有している。更に、Ｓｉフォトダイオード２０は、Ｓｉ基板２１の裏面２１ｂに設けられた絶縁膜２３と、絶縁膜２３のコンタクトホールを介してカソードであるｎ型のＳｉ基板２１と電気的に接続された電極パッド２４と、絶縁膜２３のコンタクトホールを介してアノードであるｐ型領域２２と電気的に接続された電極パッド２５と、を有している。なお、電極パッド２４，２５は、Ａｕ等の金属からなる。
　Ｓｉフォトダイオード２０において、Ｓｉ基板２１の裏面２１ｂ側の部分に設けられたｐ型領域２２は、第１の波長域（例えば、０．３２μｍ～１．１μｍ）のエネルギ線がＳｉ基板２１に対して表面２１ａから入射したときに電荷を発生する第１の光電変換部を構成する。なお、Ｓｉフォトダイオード２０の各半導体領域においてｎ型とｐ型とは逆であっても良い。
　Ｓｉフォトダイオード２０は、低抵抗Ｓｉ基板３の電気通路部８と電気的に接続されている。より詳細には、Ｓｉフォトダイオード２０の電極パッド２４が、電気通路部８の端面８ａに設けられた電極膜９と常温接合によって気密に接合されている。そして、これにより、低抵抗Ｓｉ基板３の凹部６内の気密性が確保されている。
　低抵抗Ｓｉ基板３の表面３ａに形成された凹部６内には、長方形板状のＩｎＧａＡｓ（インジウムガリウム砒素）フォトダイオード（第２の光半導体素子）３０が配置されている。ＩｎＧａＡｓフォトダイオード３０は、ｎ型のＩｎＧａＡｓ基板（第２の半導体基板）３１と、ＩｎＧａＡｓ基板３１の表面３１ａ側の部分に設けられたｐ型領域３２と、を有している。更に、ＩｎＧａＡｓフォトダイオード３０は、ＩｎＧａＡｓ基板３１の表面３１ａに設けられた絶縁膜３３と、絶縁膜３３のコンタクトホールを介してカソードであるｎ型のＩｎＧａＡｓ基板３１と電気的に接続された電極パッド３４と、絶縁膜３３のコンタクトホールを介してアノードであるｐ型領域３２と電気的に接続された電極パッド３５と、を有している。なお、電極パッド３４，３５は、Ａｕ等の金属からなる。
　ＩｎＧａＡｓフォトダイオード３０において、ＩｎＧａＡｓ基板３１の表面３１ａ側の部分に設けられたｐ型領域３２は、第１の波長域よりも長波長側の第２の波長域（例えば、１．１μｍ～１．７μｍ）のエネルギ線がＩｎＧａＡｓ基板３１に対して表面３１ａから入射したときに電荷を発生する第１の光電変換部を構成する。なお、ＩｎＧａＡｓフォトダイオード３０の各半導体領域においてｎ型とｐ型とは逆であっても良い。また、ＩｎＧａＡｓフォトダイオード３０は、本来、波長０．９μｍ～１．７μｍまで実用的な感度を有するが、１．１μｍまでの波長の光は、第１の光半導体素子で吸収されることになる。
　ＩｎＧａＡｓフォトダイオード３０は、Ｓｉフォトダイオード２０と電気的に接続されている。より詳細には、ＩｎＧａＡｓフォトダイオード３０の電極パッド３４が、半田バンプ１６を介したフリップチップボンディングによってＳｉフォトダイオード２０の電極パッド２５と電気的に接続されている。また、ＩｎＧａＡｓフォトダイオード３０の電極パッド３５が、半田バンプ１６を介したフリップチップボンディングによってＳｉフォトダイオード２０の電極パッド２４と電気的に接続されている。そして、これにより、Ｓｉフォトダイオード２０のｐ型領域２２と、ＩｎＧａＡｓフォトダイオード３０のｐ型領域３２とが位置合わせされて、厚さ方向において対向することになる。なお、低抵抗Ｓｉ基板３の凹部６の底面６ａには、Ａｕ等の金属からなる電極膜１７が設けられており、ＩｎＧａＡｓフォトダイオード３０のＩｎＧａＡｓ基板３１の裏面３１ｂは、半田或いは導電性樹脂によって電極膜１７と接合されている。
　以上のように構成された光検出器１では、Ｓｉフォトダイオード２０のカソードとＩｎＧａＡｓフォトダイオード３０のアノードとが電気的に接続され、電気通路部８を介して、共通電極として配線膜１５に引き出されている。また、Ｓｉフォトダイオード２０のアノードとＩｎＧａＡｓフォトダイオード３０のカソードとが電気的に接続され、凹部６の底面６ａ部分を介して、共通電極として配線膜１５に引き出されている。このような配線が採られるのは、光検出器１の感度波長域を広げることが目的である場合、両方のフォトダイオード２０，３０の信号を同時に取り出す必要がないからである。このような配線によれば、配線膜１５等における電極の種類や、低抵抗Ｓｉ基板３における電気通路部８の種類が減るので、光検出器１の構造を単純化することができる。なお、目的に応じて、Ｓｉフォトダイオード２０のカソードとＩｎＧａＡｓフォトダイオード３０のカソードとを共通電極として配線膜１５に引き出し、Ｓｉフォトダイオード２０のアノードとＩｎＧａＡｓフォトダイオード３０のアノードとを独立させて配線膜１５に引き出しても良いし、全てのアノード及びカソードを独立させて配線膜１５に引き出しても良い。
　以上説明したように、光検出器１においては、低抵抗Ｓｉ基板３、絶縁層４、高抵抗Ｓｉ基板５、及び低抵抗Ｓｉ基板３の凹部６を覆うと共に凹部６内の気密性を確保するＳｉフォトダイオード２０によって、凹部６内に配置されたＩｎＧａＡｓフォトダイオード３０に対する気密封止パッケージが構成されており、低抵抗Ｓｉ基板３の電気通路部８及び配線膜１５によって、Ｓｉフォトダイオード２０及びＩｎＧａＡｓフォトダイオード３０に対する電気的配線が達成されている。そして、Ｓｉフォトダイオード２０のｐ型領域２２がＳｉ基板２１の裏面２１ｂ側の部分に設けられているのに対し、ＩｎＧａＡｓフォトダイオード３０のｐ型領域３２がＩｎＧａＡｓ基板３１の表面３１ａ側の部分に設けられている。従って、光検出器１によれば、簡単な構成によって、ｐ型領域２２とｐ型領域３２との近接、及びＩｎＧａＡｓフォトダイオード３０に対する気密封止を実現することができる。
　また、ＩｎＧａＡｓフォトダイオード３０は、フリップチップボンディングによってＳｉフォトダイオード２０と電気的に接続されている。これにより、Ｓｉフォトダイオード２０に対してＩｎＧａＡｓフォトダイオード３０を確実に接近させ、ｐ型領域２２とｐ型領域３２とを精度良く位置合わせすることができるので、フォトダイオード２０，３０の両方においてエネルギ線の結合効率を向上させることが可能となる。
　また、電気通路部８の表面側の端面８ａに設けられた電極膜９に、Ｓｉフォトダイオード２０の電極パッド２４が気密に接合されている。このように、電極膜９と電極パッド２４との接合を利用して、凹部６内の気密性を確保することができる。
　また、配線膜１５は、高抵抗Ｓｉ基板５に形成された除去部１３、及び絶縁層４に形成された除去部１１を介して、低抵抗Ｓｉ基板３の電気通路部８の裏面側の端面８ｂと電気的に接続されている。これにより、電気通路部８と配線膜１５とを簡単に且つ確実に電気的に接続することができる。
　また、ＩｎＧａＡｓフォトダイオード３０は、凹部６の底面６ａに接合されている。これにより、凹部６内におけるＩｎＧａＡｓフォトダイオード３０の安定性が向上するので、光検出器１の機械的強度を向上させることができる。
　次に、光検出器１の製造方法について、図２～７を参照して説明する。
　まず、図２（ａ）に示されるように、ＳＯＩ基板２を用意する。そして、低抵抗Ｓｉ基板３の表面３ａにおいて凹部６の底面６ａに対応する部分にＳｉＮ（窒化シリコン）膜５１を形成し、低抵抗Ｓｉ基板３の表面３ａにおいて電気通路部８に対応する部分に酸化膜５２を形成する。更に、ＳｉＮ膜５１及び酸化膜５２上にレジストマスク５３を形成した後、ＤＲＩＥ（Deep　Reactive　Ion　Etching）によって低抵抗Ｓｉ基板３に環状溝５４を形成して、電気通路部８を画定する。
　続いて、図２（ｂ）に示されるように、レジストマスク５３を除去した後、熱酸化によって環状溝５４の側壁に酸化膜５２を形成する。続いて、図３（ａ）に示されるように、熱リン酸によってＳｉＮ膜５１を除去した後、ＤＲＩＥによって低抵抗Ｓｉ基板３に凹部６を形成する。更に、図３（ｂ）に示されるように、フッ化水素によって酸化膜５２を除去する。このとき、酸化膜である絶縁層４において凹部６の底面６ａの外縁部に相当する部分も除去される。
　続いて、図４（ａ）に示されるように、電気通路部８の端面８ａ、凹部６の底面６ａ、及び高抵抗Ｓｉ基板５の裏面５ｂ等に、ＣＶＤ法によってＳｉＮ膜５１を形成し、高抵抗Ｓｉ基板５の裏面５ｂに形成されたＳｉＮ膜５１のうち、高抵抗Ｓｉ基板５の除去部１３に対応する部分を除去する。続いて、図４（ｂ）に示されるように、アルカリウェットエッチングによって高抵抗Ｓｉ基板５に除去部１３を形成する。
　続いて、図５（ａ）に示されるように、ＳｉＮ膜５１を除去した後、高抵抗Ｓｉ基板５の裏面５ｂ及び除去部１３の内面１３ａに、ＣＶＤ法によって酸化膜である絶縁膜１４を形成する。そして、スプレイコーティングによってレジストマスクを形成した後、ドライエッチングによって絶縁層４に除去部１１を形成する。続いて、図５（ｂ）に示されるように、電気通路部８の端面８ａ、凹部６の底面６ａ、絶縁層４の除去部１１内、及び高抵抗Ｓｉ基板５の裏面５ｂ及び除去部１３の内面１３ａ等に、Ａｕ等の蒸着によって金属膜５５を形成する。
　続いて、図６（ａ）に示されるように、スプレイコーティングによってレジストマスクを形成した後、ウェットエッチングによって金属膜５５のパターニングを行なって、電極膜９，１７、導電膜１２及び配線膜１５を形成して、パッケージ体７を完成させる。なお、リフトオフによって金属膜５５のパターニングを行なっても良い。
　続いて、図６（ｂ）に示されるように、ＩｎＧａＡｓフォトダイオード３０を低抵抗Ｓｉ基板３の凹部６内に配置する。このとき、凹部６の底面６ａに設けられた電極膜１７に、半田或いは導電性樹脂によってＩｎＧａＡｓ基板３１の裏面３１ｂを接合する。そして、ＩｎＧａＡｓフォトダイオード３０の電極パッド３４，３５の所定の位置に半田バンプ１６を配置する。
　続いて、図７に示されるように、低抵抗Ｓｉ基板３の表面３ａ上に、低抵抗Ｓｉ基板３の凹部６を覆うようにＳｉフォトダイオード２０を配置する。このとき、Ｓｉフォトダイオード２０の電極パッド２４，２５とＩｎＧａＡｓフォトダイオード３０の電極パッド３４，３５とを半田バンプ１６を介して接合すると共に、電気通路部８の端面８ａに設けられた電極膜９に、常温接合によってＳｉフォトダイオード２０の電極パッド２４を接合して、光検出器１を完成させる。なお、通常は、複数のパッケージ体７が形成されたウェハと、複数のＳｉフォトダイオード２０が形成されたウェハとをウェハダイレクトボンディングによって接合した後、ダイシングによって個々の光検出器１に個片化する。
［第２の実施形態］
　図８は、本発明に係る光検出器の第２の実施形態の断面図である。図８に示されるように、光検出器１０は、ＩｎＧａＡｓフォトダイオード３０のＩｎＧａＡｓ基板３１の裏面３１ｂが低抵抗Ｓｉ基板３の凹部６の底面６ａから離れている点で、上述した光検出器１と主に相違している。以下、上述した光検出器１との相違点を中心に、光検出器１０について説明する。
　光検出器１０においては、低抵抗Ｓｉ基板３が、溝によって電気通路部８と電気的且つ物理的に分離された電気通路部１８を含んでいる。電気通路部１８の表面側の端面１８ａには、Ａｕ等の金属からなる電極膜１９が設けられている。
　Ｓｉフォトダイオード２０は、低抵抗Ｓｉ基板３の電気通路部８，１８と電気的に接続されている。より詳細には、Ｓｉフォトダイオード２０の電極パッド２４が、電気通路部８の端面８ａに設けられた電極膜９と常温接合によって気密に接合されている。また、Ｓｉフォトダイオード２０の電極パッド２５が、電気通路部１８の端面１８ａに設けられた電極膜１９と常温接合によって気密に接合されている。
　ＩｎＧａＡｓフォトダイオード３０は、Ｓｉフォトダイオード２０と電気的に接続されている。より詳細には、ＩｎＧａＡｓフォトダイオード３０の電極パッド３４が、半田バンプ１６を介したフリップチップボンディングによってＳｉフォトダイオード２０の電極パッド２５と電気的に接続されている。また、ＩｎＧａＡｓフォトダイオード３０の電極パッド３５が、半田バンプ１６を介したフリップチップボンディングによってＳｉフォトダイオード２０の電極パッド２４と電気的に接続されている。
　以上のように構成された光検出器１０では、Ｓｉフォトダイオード２０のカソードとＩｎＧａＡｓフォトダイオード３０のアノードとが電気的に接続され、電気通路部８を介して、共通電極として配線膜１５に引き出されている。また、Ｓｉフォトダイオード２０のアノードとＩｎＧａＡｓフォトダイオード３０のカソードとが電気的に接続され、電気通路部１８を介して、共通電極として配線膜１５に引き出されている。
　以上説明したように、光検出器１０においては、ＩｎＧａＡｓフォトダイオード３０のＩｎＧａＡｓ基板３１の裏面３１ｂが低抵抗Ｓｉ基板３の凹部６の底面６ａから離れている。これにより、ＩｎＧａＡｓフォトダイオード３０の厚さ、及びそれに対する凹部６の深さの寸法精度が緩和されるため、光検出器１０の製造を容易化することができる。
　なお、光検出器１０の製造においては、フリップチップボンディングによってＳｉフォトダイオード２０にＩｎＧａＡｓフォトダイオード３０を接合した後、低抵抗Ｓｉ基板３の凹部６内にＩｎＧａＡｓフォトダイオード３０を収容しつつ、低抵抗Ｓｉ基板３の電気通路部８，１８にＳｉフォトダイオード２０を接合する。
　本発明は、上述した実施形態に限定されるものではない。例えば、低抵抗Ｓｉ基板３の裏面３ｂに対する絶縁層４の積層、絶縁層４の裏面４ｂに対する高抵抗Ｓｉ基板５の積層等は、直接的に行われず、何らかの層を介して間接的に行われても良い。
　本発明によれば、第１の光電変換部と第２の光電変換部との近接、及び第２の光半導体素子に対する気密封止を実現することができる。
　１，１０…光検出器、３…低抵抗Ｓｉ基板（第１の半導体層）、３ａ…表面（他方側の主面）、３ｂ…裏面（一方側の主面）、４…絶縁層、４ｂ…裏面（一方側の主面）、５…高抵抗Ｓｉ基板（第２の半導体層）、５ｂ…裏面（一方側の主面）、６…凹部、６ａ…底面、８，１８…電気通路部、８ａ，１８ａ…端面（他方側の端面）、９，１９…電極膜、１１，１３…除去部、１４…絶縁膜、１５…配線膜、２０…Ｓｉフォトダイオード（第１の光半導体素子）、２１…Ｓｉ基板（第１の半導体基板）、２２…ｐ型領域（第１の光電変換部）、２４，２５…電極パッド、３０…ＩｎＧａＡｓフォトダイオード（第２の光半導体素子）、３１…ＩｎＧａＡｓ基板（第２の半導体基板）、３２…ｐ型領域（第２の光電変換部）。

Claims (6)

  1. 　第１の波長域のエネルギ線、及び前記第１の波長域よりも長波長側の第２の波長域のエネルギ線を検出するための光検出器であって、
    　所定の比抵抗を有する第１の半導体層と、
    　前記第１の半導体層の一方側の主面に積層された絶縁層と、
    　前記絶縁層の一方側の主面に積層され、前記所定の比抵抗よりも高い比抵抗を有する第２の半導体層と、
    　前記第２の半導体層の一方側の主面に絶縁膜を介して設けられ、前記第１の半導体層が含む電気通路部と電気的に接続された配線膜と、
    　前記第１の半導体層の他方側の主面に形成された凹部を覆うと共に前記凹部内の気密性を確保するように、前記第１の半導体層の他方側の主面上に配置され、前記電気通路部と電気的に接続された第１の光半導体素子と、
    　前記凹部内に配置され、前記第１の光半導体素子と電気的に接続された第２の光半導体素子と、を備え、
    　前記第１の光半導体素子は、
    　第１の半導体基板と、
    　前記第１の半導体基板の一方側の部分に設けられ、前記第１の波長域のエネルギ線が前記第１の半導体基板に対して他方側から入射したときに電荷を発生する第１の光電変換部と、を有し、
    　前記第２の光半導体素子は、
    　第２の半導体基板と、
    　前記第１の光電変換部と対向するように前記第２の半導体基板の他方側の部分に設けられ、前記第２の波長域のエネルギ線が前記第２の半導体基板に対して他方側から入射したときに電荷を発生する第２の光電変換部と、を有することを特徴とする光検出器。
  2. 　前記第２の光半導体素子は、フリップチップボンディングによって前記第１の光半導体素子と電気的に接続されていることを特徴とする請求項１記載の光検出器。
  3. 　前記凹部内の気密性は、前記電気通路部の他方側の端面に設けられた電極膜に前記第１の光半導体素子の電極パッドが気密に接合されることにより、確保されていることを特徴とする請求項１記載の光検出器。
  4. 　前記配線膜は、前記第２の半導体層に形成された除去部、及び前記絶縁層に形成された除去部を介して、前記電気通路部の一方側の端面と電気的に接続されていることを特徴とする請求項１記載の光検出器。
  5. 　前記第２の光半導体素子は、前記凹部の底面に接合されていることを特徴とする請求項１記載の光検出器。
  6. 　前記第２の光半導体素子は、前記凹部の底面から離れていることを特徴とする請求項１記載の光検出器。
PCT/JP2010/061549 2009-07-13 2010-07-07 光検出器 WO2011007703A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/383,282 US8564036B2 (en) 2009-07-13 2010-07-07 Photodetector for detecting energy line in a first wavelength region and in a second wavelength region
CN201080031452.6A CN102473790B (zh) 2009-07-13 2010-07-07 光检测器
EP10799762.9A EP2455983B1 (en) 2009-07-13 2010-07-07 Photodetector

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-164766 2009-07-13
JP2009164766A JP5208871B2 (ja) 2009-07-13 2009-07-13 光検出器

Publications (1)

Publication Number Publication Date
WO2011007703A1 true WO2011007703A1 (ja) 2011-01-20

Family

ID=43449312

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/061549 WO2011007703A1 (ja) 2009-07-13 2010-07-07 光検出器

Country Status (6)

Country Link
US (1) US8564036B2 (ja)
EP (1) EP2455983B1 (ja)
JP (1) JP5208871B2 (ja)
CN (1) CN102473790B (ja)
TW (1) TWI502725B (ja)
WO (1) WO2011007703A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779824A (zh) * 2011-05-10 2012-11-14 索尼公司 固体摄像器件和电子装置
EP3792983A4 (en) * 2019-07-31 2021-03-31 Kyoto Semiconductor Co., Ltd. UNIT WITH LIGHT ABSORBING ELEMENTS

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101765473B1 (ko) * 2010-06-21 2017-08-24 삼성전자 주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
JP6890857B2 (ja) * 2019-07-31 2021-06-18 株式会社京都セミコンダクター 受光素子ユニット
US11610927B2 (en) * 2020-02-27 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Capping structure along image sensor element to mitigate damage to active layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318069A (ja) * 1989-06-14 1991-01-25 Matsushita Electron Corp 半導体受光装置
WO2000062344A1 (fr) * 1999-04-13 2000-10-19 Hamamatsu Photonics K.K. Dispositif à semiconducteur
JP2005277063A (ja) * 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd 受光素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2844635B1 (fr) * 2002-09-16 2005-08-19 Commissariat Energie Atomique Dispositif detecteur de rayonnement electromagnetique avec boitier integre comportant deux detecteurs superposes
JP4912275B2 (ja) * 2007-11-06 2012-04-11 新光電気工業株式会社 半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318069A (ja) * 1989-06-14 1991-01-25 Matsushita Electron Corp 半導体受光装置
WO2000062344A1 (fr) * 1999-04-13 2000-10-19 Hamamatsu Photonics K.K. Dispositif à semiconducteur
JP2005277063A (ja) * 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd 受光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2455983A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779824A (zh) * 2011-05-10 2012-11-14 索尼公司 固体摄像器件和电子装置
US9450114B2 (en) 2011-05-10 2016-09-20 Sony Corporation Solid-state imaging device and electronic apparatus having a plurality of photoelectric conversion layer for corresponding wavelength regions
CN106847842A (zh) * 2011-05-10 2017-06-13 索尼半导体解决方案公司 摄像器件和电子装置
CN107039479A (zh) * 2011-05-10 2017-08-11 索尼半导体解决方案公司 固体摄像器件和电子装置
EP3792983A4 (en) * 2019-07-31 2021-03-31 Kyoto Semiconductor Co., Ltd. UNIT WITH LIGHT ABSORBING ELEMENTS

Also Published As

Publication number Publication date
CN102473790A (zh) 2012-05-23
EP2455983A4 (en) 2017-05-10
CN102473790B (zh) 2014-08-27
TWI502725B (zh) 2015-10-01
EP2455983B1 (en) 2017-10-11
US8564036B2 (en) 2013-10-22
JP5208871B2 (ja) 2013-06-12
JP2011023400A (ja) 2011-02-03
TW201115715A (en) 2011-05-01
EP2455983A1 (en) 2012-05-23
US20120187517A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
JP4499386B2 (ja) 裏面入射型光検出素子の製造方法
US7420257B2 (en) Backside-illuminated photodetector
WO2013058002A1 (ja) 光検出装置
JP2012059881A (ja) 撮像素子、撮像モジュール及び撮像素子の製造方法
US7768086B2 (en) Backside-illuminated photodetector
WO2005093857A1 (ja) 半導体光検出素子及びその製造方法
JP5208871B2 (ja) 光検出器
KR101004243B1 (ko) 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치
US5912500A (en) Integrated photocathode
JP2018198286A (ja) 半導体受光素子、及び半導体受光素子の製造方法
JP4647955B2 (ja) 光電陰極板及び電子管
JP2005129689A (ja) 半導体受光素子及び光受信モジュール
JP6095903B2 (ja) 固体撮像装置の製造方法及び固体撮像装置
JP5197436B2 (ja) センサーチップ及びその製造方法。
WO2000044027A1 (fr) Tube electronique
WO2013187085A1 (ja) 固体撮像装置の製造方法及び固体撮像装置
JP2006203076A (ja) 光検出素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080031452.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10799762

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2010799762

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010799762

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13383282

Country of ref document: US