WO2011007562A1 - 画像読取装置 - Google Patents

画像読取装置 Download PDF

Info

Publication number
WO2011007562A1
WO2011007562A1 PCT/JP2010/004556 JP2010004556W WO2011007562A1 WO 2011007562 A1 WO2011007562 A1 WO 2011007562A1 JP 2010004556 W JP2010004556 W JP 2010004556W WO 2011007562 A1 WO2011007562 A1 WO 2011007562A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
period
column
vertical
circuit
Prior art date
Application number
PCT/JP2010/004556
Other languages
English (en)
French (fr)
Inventor
増田敏
Original Assignee
コニカミノルタビジネステクノロジーズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コニカミノルタビジネステクノロジーズ株式会社 filed Critical コニカミノルタビジネステクノロジーズ株式会社
Priority to US13/384,533 priority Critical patent/US8654416B2/en
Priority to JP2011522732A priority patent/JP5655783B2/ja
Publication of WO2011007562A1 publication Critical patent/WO2011007562A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
    • H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
    • H04N1/1911—Simultaneously or substantially simultaneously scanning picture elements on more than one main scanning line, e.g. scanning in swaths
    • H04N1/1912—Scanning main scanning lines which are spaced apart from one another in the sub-scanning direction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/46—Colour picture communication systems
    • H04N1/48—Picture signal generators
    • H04N1/486—Picture signal generators with separate detectors, each detector being used for one specific colour component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/13—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with multiple sensors
    • H04N23/15—Image signal generation with circuitry for avoiding or correcting image misregistration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors

Definitions

  • the present invention relates to an image reading apparatus having a plurality of one-dimensional pixel columns.
  • a one-dimensional pixel row in which a plurality of pixels are arranged in a horizontal direction is arranged in a plurality of rows in a vertical direction, and the plurality of one-dimensional pixel rows are moved relative to a document in a vertical direction to obtain a color image.
  • an image reading apparatus that acquires the image data.
  • Patent Document 1 pixel signals generated in first to third pixel columns having blue, green, and red filters are transferred by a CCD shift register, and not only a color image but also a monochrome image has high sensitivity.
  • a CCD-type solid-state imaging device that can be taken out at high speed is disclosed.
  • Patent Document 1 since the solid-state imaging device of Patent Document 1 is of the CCD system, it is necessary to provide a transfer gate and a CCD shift register between each one-dimensional pixel column, and the vertical arrangement pitch of each one-dimensional pixel column. There is a certain limit to reducing the size.
  • Patent Document 2 an R / B sensor array 12-2 in which red and blue pixels are alternately arranged and a G sensor array 12-1 in which green pixels are arranged are arranged in the vertical direction without any gap.
  • An improved linear sensor is disclosed.
  • the lead-out gate portions 13-1 and 13-2 are arranged so as to sandwich the G sensor arrays 12-1 and 12-2, and the CCD analog shift registers 14-1 and 14 are arranged.
  • -2 is arranged so as to sandwich the lead-out gate portions 13-1 and 13-2.
  • Patent Document 2 discloses only the case where there are two sensor arrays, and does not disclose the case where there are three or more sensor arrays. Therefore, when three or more sensor arrays are arranged in the vertical direction without gaps, It is unclear how to arrange the lead-out gate section and the CCD analog shift register.
  • Non-Patent Document 1 discloses a CCD linear sensor in which an R sensor array, a G sensor array, and a B sensor array are arranged in this order in the vertical direction with no gaps.
  • the R readout gate is arranged on the upper side of the R sensor array, and the G and B readout gates are arranged on the lower side of the B sensor array.
  • Non-Patent Document 1 a vertical transfer gate for transferring the pixel signal of the G line sensor to the G and B readout gates is arranged between the B pixels constituting the B sensor array. Therefore, there is a problem that the light receiving area of each B pixel is reduced, and the sensitivity of the B pixel is lowered.
  • Japanese Patent Application Laid-Open No. H10-228688 discloses three rows of R, G, and B one-dimensional pixel columns that are relatively moved in the vertical direction with respect to a document, and a common readout circuit for reading out pixel signals from each one-dimensional pixel column.
  • a CMOS-type solid-state imaging device is disclosed.
  • Patent Document 3 in order to secure a reading period of the pixel signal for a certain time or more, if the vertical arrangement pitch P of each one-dimensional pixel column is W, the vertical width of the light receiving area of each pixel is It is set so as to satisfy P ⁇ (4/3) ⁇ W. Therefore, in Patent Document 3, since there is a certain limit to reducing the arrangement pitch, as described above, there is a problem in that color misregistration due to uneven speed of scanning occurs.
  • An object of the present invention is to provide an image reading apparatus capable of preventing color misregistration without reducing the sensitivity of each pixel.
  • a one-dimensional pixel column in which a plurality of pixels are arranged in a horizontal direction is arranged in n (n is an integer of 2 or more) rows in a vertical direction orthogonal to the horizontal direction.
  • the reading circuit is controlled to cyclically select a one-dimensional pixel column in an arbitrary row from the original pixel column, and to read out a pixel signal of a subject exposed by the selected one-dimensional pixel column, and
  • the vertical array of one-dimensional pixel columns Pitch of P, when the horizontal readout period is H, the scanning speed S is, and a control unit for controlling the vertical movement part such that S P / (H (n + 1)).
  • FIG. 1 is an overall configuration diagram of an image reading apparatus according to Embodiment 1 of the present invention. It is the figure which showed typically the external appearance structure of the pixel part by Embodiment 1 of this invention.
  • FIG. 2 shows a circuit diagram of a pixel circuit constituting each pixel.
  • (A) is a schematic diagram showing the relationship between the position of each pixel column and the original when the pixel portion is moved from the lower side to the upper side in the vertical direction with respect to the original.
  • FIG. 4B is a timing chart showing an exposure period and a readout period of each pixel column when each pixel column moves as shown in FIG. (A) is the same figure as FIG. 4 (B),
  • (B) is a timing chart which shows operation
  • FIG. 7 is a schematic diagram showing the relationship between the position of each pixel column and the original when the pixel unit is moved from the lower side to the upper side in the vertical direction with respect to the original in the image reading apparatus according to the second embodiment of the present invention. It is. It is the schematic diagram which showed the external appearance structure of the pixel part in Embodiment 4 of this invention.
  • FIG. 10 is a schematic diagram of a pixel unit and a readout circuit of an image reading device according to a fifth embodiment of the present invention.
  • FIG. 1 is an overall configuration diagram of an image reading apparatus 1 according to Embodiment 1 of the present invention.
  • the image reading apparatus 1 includes a pixel unit 2, a vertical scanning circuit 3, a horizontal scanning circuit 4, a reading circuit 5, a control unit 6, a differential amplifier 7, and a vertical moving unit 8.
  • the image reading apparatus 1 scans a subject moving in the vertical direction with respect to the stationary pixel unit 2 or moves the subject in the vertical direction with respect to the stationary subject of the pixel unit 2. to scan.
  • a document is adopted as the subject.
  • control unit 6 is omitted, that is, the pixel unit 2, the vertical scanning circuit 3, the horizontal scanning circuit 4, the readout circuit 5, and the differential amplifier 7 are solid-state imaging devices.
  • the pixel unit 2 includes pixel columns 21 to 23 (one-dimensional pixel columns) arranged in three rows in the vertical direction orthogonal to the horizontal direction.
  • Each of the pixel columns 21 to 23 is a line sensor in which a plurality of pixels GP are arranged one-dimensionally in the horizontal direction.
  • B (blue), G (green), and R (red) color filters are attached to the openings of the respective pixels GP, and the subject is exposed to expose B, G, and R. Read the pixel signal.
  • the vertical scanning circuit 3 is connected to each of the pixel columns 21 to 23 via a row selection signal line L1, and a row selection signal for selecting each row of the pixel unit 2 according to the clock signal CLK output from the control unit 6.
  • a row selection signal line L1 for selecting each row of the pixel unit 2 according to the clock signal CLK output from the control unit 6.
  • the vertical scanning circuit 3 is configured by a shift register, but is not limited thereto, and may be configured by a random access circuit.
  • the vertical scanning circuit 3 is configured by a shift register, the pixel columns 21 to 23 can be cyclically selected in accordance with the arrangement order with a simple configuration.
  • the pixel columns 21 to 23 can be cyclically selected in an arbitrary order regardless of the arrangement order of the pixel columns 21 to 23.
  • the horizontal scanning circuit 4 is composed of, for example, a shift register, and cyclically sends a column selection signal for selecting each column of the pixel unit 2 to the readout circuit 5 of each column in accordance with a clock signal CLK output from the control unit 6. For example, each readout circuit 5 is scanned in the horizontal direction from the left side to the right side or from the right side to the left side.
  • Each vertical signal line L2 is connected to each of the three pixels GP in the corresponding column.
  • the readout circuit 5 is provided corresponding to each column of the pixel unit 2 and reads a pixel signal from each pixel GP. That is, the readout circuit 5 is provided in common for the three pixels GP in the corresponding column, and reads out pixel signals from these three pixels GP via the vertical signal line L2.
  • the readout circuit 5 includes a load transistor Qa, a signal sample hold switch S1, a noise sample hold switch S2, a signal sample hold capacitor C1, a noise sample hold capacitor C2, and amplifiers A1 and A2.
  • the load transistor Qa is composed of, for example, a field effect transistor, and functions as a load by applying a load voltage signal VD to the gate under the control of the control unit 6.
  • the noise sample hold switch S2 is turned on / off under the control of the control unit 6.
  • the noise sample hold switch S2 is turned on, the noise component of the pixel signal is read from the pixel column selected by the vertical scanning circuit 3, and sampled in the noise sample hold capacitor C2. Hold.
  • the amplifier A2 outputs the noise component sampled and held in the noise sample hold capacitor C2 to the differential amplifier 7 in accordance with the column selection signal output from the horizontal scanning circuit 4.
  • the signal sample hold switch S1 is turned on / off under the control of the control unit 6 and reads the noise component + signal component of the pixel signal from the pixel column selected by the vertical scanning circuit 3 when the signal sample hold switch S1 is turned on. C1 is sample-held.
  • the amplifier A1 outputs the noise component + signal component sampled and held in the signal sample hold capacitor C1 to the differential amplifier 7 in accordance with the column selection signal output from the horizontal scanning circuit 4.
  • the control unit 6 includes, for example, a dedicated hardware circuit or a microcomputer including a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), and the like, and controls the entire image reading apparatus 1. To manage.
  • a CPU Central Processing Unit
  • ROM Read Only Memory
  • RAM Random Access Memory
  • control unit 6 adds any one pixel column from the pixel columns 21 to 23 to the vertical scanning circuit 3 every time a predetermined horizontal readout period (hereinafter referred to as “H period”) elapses.
  • the readout circuit 5 and the horizontal scanning circuit 4 are controlled so as to cyclically select and read out the pixel signal of the subject exposed by the selected pixel row.
  • control unit 6 sets the vertical arrangement pitch of the pixel columns 21 to 23 to P and the H period to H, so that the scanning speed S in the vertical direction between the pixel unit 2 and the document satisfies the formula (1).
  • the vertical moving unit 8 is controlled.
  • control unit 6 causes the vertical scanning circuit 3 to cyclically select the pixel columns 21 to 23 in this order. However, the control unit 6 may cause the vertical scanning circuit 3 to cyclically select in any order. Good.
  • the H period may be variable.
  • an operation unit that receives an operation instruction from the user is further provided, and the control unit 6 may set the H period in accordance with the operation instruction received by the operation unit.
  • the control unit 6 may change the H period, for example, by changing the frequency of the clock signal CLK or increasing / decreasing the number of pixels to be read in the 1H period.
  • the differential amplifier 7 takes the difference between the noise component output from the amplifier A2 and the noise component + signal component output from the amplifier A1, and removes the noise component from the pixel signal. Output to the A / D converter.
  • the vertical moving unit 8 moves the pixel unit 2 in the vertical direction relative to the document to be exposed at the scanning speed S shown in the equation (1).
  • the vertical moving unit 8 moves the pixel unit 2 in the vertical direction with respect to the stationary document.
  • the present invention is not limited to this, and the pixel unit 2 is moved in the vertical direction with respect to the stationary document. You may make it move to.
  • the pixel unit 2 When the pixel unit 2 is moved in the vertical direction with respect to the stationary document, the pixel unit 2 is moved by driving the moving mechanism for moving the pixel unit 2 in a predetermined movement range in the vertical direction. What is necessary is just to comprise the vertical moving part 8 using the motor for this.
  • the vertical moving unit 8 may be configured by using a conveyance roller that moves the document in the vertical direction and a motor that drives the conveyance roller.
  • FIG. 2 is a diagram schematically showing the external configuration of the pixel unit 2. As shown in FIG. 2, each of the pixel columns 21 to 23 includes a strip-shaped light shielding layer CV whose longitudinal direction is the horizontal direction.
  • the pixel columns 21 to 23 are arranged without gaps in the vertical direction. Therefore, the arrangement pitch P of the pixel columns 21 to 23 is the length from the upper end to the lower end in the vertical direction of the light shielding layer CV of each pixel column.
  • a rectangular light receiving region D1 for guiding light from the subject to the photoelectric conversion element of each pixel GP is formed on the main surface of the light shielding layer CV. If the width from the upper end to the lower end in the vertical direction of the light receiving region D1 is W, the arrangement pitch P satisfies the condition of the formula (2).
  • FIG. 3 shows a circuit diagram of a pixel circuit constituting each pixel GP.
  • the pixel circuit is configured by a CMOS pixel circuit including a photoelectric conversion element PD, a transfer transistor TQ, a reset transistor RQ, an amplification transistor GQ, and a row selection transistor SQ.
  • the photoelectric conversion element PD receives light from the subject and accumulates signal charges corresponding to the received light quantity.
  • the photoelectric conversion element PD has an anode grounded and a cathode connected to the source of the transfer transistor TQ.
  • the transfer transistor TQ transfers the signal charge accumulated by the photoelectric conversion element PD to a floating diffusion (hereinafter referred to as “FD”).
  • a transfer signal ⁇ TX is input to the gate of the transfer transistor TQ and is turned on / off by the transfer signal ⁇ TX.
  • the drain of the transfer transistor TQ is connected to the FD.
  • the transfer signal ⁇ TX is output from the control unit 6, for example.
  • the FD accumulates the signal charge transferred from the photoelectric conversion element PD, and outputs a voltage signal having a level corresponding to the magnitude of the accumulated signal charge as a pixel signal.
  • ⁇ RST which is a signal for turning on / off the reset transistor RQ
  • VRSB which is a drive voltage
  • the reset transistor RQ is turned on / off under the control of the control unit 6 to reset the FD.
  • VRSB is output from a voltage source (not shown), and ⁇ RST is output from the control unit 6, for example.
  • the gate is connected to the transfer transistor TQ and the reset transistor RQ via the FD, the drive voltage VDD is input to the source, and the drain is connected to the row selection transistor SQ.
  • the amplification transistor GQ amplifies the pixel signal output from the FD and outputs the amplified pixel signal to the row selection transistor SQ.
  • VDD is output from, for example, an unillustrated voltage source.
  • the row selection signal ⁇ V is input to the gate, the source is connected to the amplification transistor GQ, and the drain is connected to the readout circuit 5 via the vertical signal line L2.
  • the row selection transistor SQ outputs the pixel signal amplified by the amplification transistor GQ to the readout circuit 5 via the vertical signal line L2.
  • ⁇ V is output from the vertical scanning circuit 3 through, for example, the row selection signal line L1.
  • FIG. 4A is a schematic diagram showing the relationship between the positions of the pixel rows 21 to 23 and the original when the pixel unit 2 is moved from the lower side to the upper side in the vertical direction with respect to the original.
  • the vertical axis indicates the position in the vertical direction of the pixel columns 21 to 23, and the horizontal axis indicates time.
  • a square of 1 square indicates one pixel column. Further, a region other than white in the square of 1 square indicates the light receiving region D1 shown in FIG.
  • FIG. 4B is a timing chart showing an exposure period and a readout period of each pixel column when the pixel columns 21 to 23 are moved as shown in FIG. 4A.
  • one break of the time axis indicated by the dotted line indicates the H period.
  • the vertical axis indicated by the dotted line indicates the movement distance of the pixel columns 21 to 23 in the 1H period.
  • one frame period is obtained in the 3H period.
  • An area of a document exposed by one pixel column in one frame period is called a frame.
  • the front end f1 of the pixel column 21 moves from the rear end of the line ⁇ 13 to the front end, and the pixel column 21 exposes a part of the line ⁇ 9 to the line ⁇ 13.
  • a part of the line ⁇ 9 indicates a region from the position of the rear end b1 of the light receiving region D1 of the pixel row 21 to the front end of the line ⁇ 9 at the start time of the period T ( ⁇ 2).
  • a part of the line ⁇ i i is an index for designating the line
  • period T ( ⁇ 1) the front end f1 of the pixel row 21 moves from the rear end of the line ⁇ 14 to the front end, and the pixel row 21 exposes a part of the line ⁇ 10 to the line ⁇ 14.
  • the readout circuit 5 includes a frame FL1 composed of a part of the line ⁇ 9 to the line ⁇ 15 exposed by the pixel column 21 in the 3H period from the period T ( ⁇ 2) to the period T (0).
  • the R pixel signal is read out from the pixel row 21.
  • the readout circuit 5 reads out the pixel signal from the pixel column 21.
  • the pixel column 21 exposes a part of the line ⁇ 12 to the line ⁇ 16.
  • the pixel row 21 exposes a part of the line ⁇ 13 to the line ⁇ 18.
  • the readout circuit 5 reads out pixel signals of a part of the line ⁇ 12 to the line ⁇ 18 exposed by the pixel column 21 in the 3H period from the period T (1) to the period T (3).
  • the pixel column 21 exposes a part of the line ⁇ 15 to the line ⁇ 19.
  • the pixel column 21 and the readout circuit 5 repeat the above-described operation. That is, every time the 3H period elapses, the readout circuit 5 reads out the pixel signal of the line exposed by the pixel column 21 in the 3H period.
  • the pixel column 22 exposes a part of the line ⁇ 6 to the line ⁇ 12.
  • the readout circuit 5 reads out the pixel signals of a part of the line ⁇ 6 to the line ⁇ 12 exposed by the pixel column 22 in the 3H period from the period T ( ⁇ 1) to the period T (1).
  • the pixel row 22 exposes the lines ⁇ 9 to ⁇ 13.
  • the readout circuit 5 reads out the pixel signal of the line exposed by the pixel row 22 in the 3H period.
  • the G reading period is set to the H period following the R reading period. Therefore, the period T (5) is the next G reading period.
  • the readout circuit 5 reads out the frame FL1 exposed by the pixel column 22 in the 3H period from the period T (2) to the period T (4).
  • the readout circuit 5 reads out the R pixel signal of the frame FL1 in the period T (1). Therefore, the G pixel signal read by the readout circuit 5 is a pixel signal in the same region as the R pixel signal.
  • the B readout period is set to the H period next to the G readout period. Further, every time the 3H period elapses, the readout circuit 5 reads out the pixel signal of the line exposed by the pixel column 23 in the 3H period.
  • the readout period of B is the period T (3), the period T (6), and the period T (9). However, illustration of the period T (9) is omitted.
  • the readout circuit 5 reads out the frame FL1 exposed by the pixel row 23 in the 3H period from the period T (6) to the period T (8).
  • the readout circuit 5 reads out the R pixel signal of the frame FL1 in the period T (1). Further, as described above, the readout circuit 5 reads out the G pixel signal of the frame FL1 in the period T (5).
  • the B pixel signal read by the readout circuit 5 is a G pixel signal and a pixel signal in the same region as the B pixel signal.
  • the scan speed S is set as shown in the above equation (1), and each H period is cyclically assigned as a readout period of R, G, B pixel signals, and the 3H period has elapsed.
  • each H period is cyclically assigned as a readout period of R, G, B pixel signals, and the 3H period has elapsed.
  • the readout circuit 5 reads out the R, G, and B pixel signals in the region exposed in this 3H period. Therefore, the R, G, and B pixel signals read by the readout circuit 5 become pixel signals in the same region, and color misregistration is prevented.
  • the readout circuit 5 for other frames other than the frame FL1 is similar to the frame FL1. It can be easily estimated that pixel signals of R, G, and B in the same frame can be read out.
  • FIG. 5A is the same diagram as FIG. 4B, and FIG. 5B is a timing chart showing the operation of the image reading apparatus 1.
  • ⁇ TX1 represents the transfer signal ⁇ TX input to the transfer transistor TQ of the R pixel circuit
  • ⁇ TX2 represents the transfer signal ⁇ TX input to the transfer transistor TQ of the G pixel circuit
  • ⁇ TX3 represents A transfer signal ⁇ TX input to the transfer transistor TQ of the B pixel circuit is shown.
  • 5B indicates the voltage level of the pixel signal flowing through the vertical signal line L2.
  • ⁇ RST becomes high level (hereinafter referred to as “Hi”) for a predetermined time, the reset transistor RQ is turned on / off, and FD is reset.
  • a pixel signal of a reset level (hereinafter referred to as “RST level”) is output from the vertical signal line L2.
  • the readout circuit 5 reads out this pixel signal as a noise component, and samples and holds it with a noise sample and hold capacitor C2.
  • ⁇ TX1 becomes Hi for a predetermined time
  • the transfer transistor TQ is turned on, and the R signal charge accumulated by the photoelectric conversion element PD is transferred to the FD.
  • the readout circuit 5 reads out this pixel signal as a noise component + a signal component, and samples and holds it with a signal sample hold capacitor C1.
  • the R pixel signal exposed in the R exposure period from the period T ( ⁇ 2) to the period T (0) is read out in the period T (1).
  • the G pixel signal becomes Hi for a predetermined time at time t3 and the FD is reset, and the noise component is read out.
  • ⁇ TX2 becomes Hi for a predetermined time, and the noise component + signal component of the G pixel signal exposed in the G exposure period from period T ( ⁇ 1) to period T (1) is in period T (2). Read out.
  • the B pixel signal becomes Hi for a predetermined time at time t5, the FD is reset, and the noise component is read out.
  • ⁇ TX3 becomes Hi for a predetermined time, and the noise component + signal component of the B pixel signal exposed in the B exposure period from period T (0) to period T (2) is read out in period T (3). It is.
  • the period from when ⁇ TX1 becomes Hi until ⁇ TX2 becomes Hi is the R readout period, and the period from when ⁇ TX2 becomes Hi until ⁇ TX3 becomes Hi is G
  • the period from when ⁇ TX3 becomes Hi until when ⁇ TX1 becomes Hi becomes the read period of B. Accordingly, the periods of ⁇ TX1 to ⁇ TX3 are each 3H periods.
  • any one of the three pixel columns 21 to 23 is cyclically selected and selected every time the H period elapses.
  • the pixel signal of the subject exposed by the pixel row of the one row is read by the common readout circuit 5 provided for each column of the pixel unit 2.
  • the relative scanning speed S of the pixel unit 2 with respect to the subject is set by the above equation (1).
  • each of the pixel columns 21 to 23 exposes the same line of the subject, and color misregistration can be prevented.
  • the scanning speed S satisfies the expression (1), it is possible to expose the same line of the subject to each of the pixel columns 21 to 23 regardless of the arrangement pitch P in the vertical direction of the pixel columns. As a result, it is possible to reduce the arrangement pitch P and suppress the occurrence of color misregistration due to the speed unevenness of the scan speed S.
  • the light receiving area D1 of each pixel GP can be increased by the reduction of the arrangement pitch P, and the sensitivity of each pixel GP can be increased.
  • the arrangement pitch P can be reduced to reduce the size of the apparatus.
  • FIG. 6 is a diagram schematically showing an external configuration of the pixel unit 2 according to Embodiment 2 of the present invention.
  • the pixel unit 2 includes four pixel columns of pixel columns 21 to 24 in order from the upper side in the vertical direction.
  • the same elements as those in the first embodiment are not described.
  • control unit 6 shown in FIG. 1 causes the vertical scanning circuit 3 to cyclically select any one pixel column from the pixel columns 21 to 24 every time the 1H period elapses,
  • the readout circuit 5 and the horizontal scanning circuit 4 are controlled so as to read out the pixel signal of the subject exposed by the selected pixel row.
  • control unit 6 controls the vertical moving unit 8 so that the scanning speed S satisfies the expression (3).
  • control unit 6 causes the vertical scanning circuit 3 to cyclically select the pixel columns 21 to 24 in this order.
  • control unit 6 may cause the vertical scanning circuit 3 to cyclically select in an arbitrary order. Good.
  • FIG. 7 shows the positions of the pixel columns 21 to 24 and the original when the pixel unit 2 is moved from the lower side to the upper side in the vertical direction with respect to the original in the image reading apparatus 1 according to the second embodiment of the present invention. It is the schematic diagram which showed the relationship.
  • the pixel row 21 is composed of pixels GP that expose infrared light (IR).
  • Each of the pixel columns 22 to 24 includes a pixel GP that exposes R, G, and B light.
  • each H period is cyclically assigned as a readout period for IR, R, G, and B pixel signals, and the IR of the region exposed in this 4H period every 4H period elapses.
  • R, G, B pixel signals are read out by the readout circuit 5.
  • the readout circuit 5 reads the pixel signal of the frame FL1 exposed by the pixel column 21 in the 4H period from the period T (-3) to T (0).
  • the readout circuit 5 reads out the pixel signal of the frame FL1 exposed by the pixel row 22 in the 4H period from the period T (2) to T (5).
  • the readout circuit 5 reads out the pixel signal of the frame FL1 exposed by the pixel column 23 in the 4H period from the period T (7) to T (10).
  • the readout circuit 5 reads out the pixel signal of the frame FL1 exposed by the pixel column 24 in the 4H period from the period T (12) to T (15).
  • the IR, R, G, and B pixel signals of the frame FL1 are read in the period T (1), the period T (6), the period T (11), and the period T (16), respectively.
  • the IR, R, G, and B pixel signals read by the readout circuit 5 become pixel signals in the same region, and color misregistration is prevented.
  • reading circuit 5 Since reading periods IR, R, G, and B are set as shown in FIG. 7, for other frames other than the frame FL1, the reading circuit 5 similarly performs IR, It is easily estimated that R, G, and B pixel signals can be read out.
  • the image reading apparatus 1 As described above, according to the image reading apparatus 1 according to the present embodiment, even when the pixel columns are arranged in four rows in the vertical direction, the IR, R, G, and B pixel signals read by the reading circuit 5 are in the same frame. Color misregistration can be prevented.
  • the image reading apparatus 1 according to the third embodiment is a generalization of the contents of the first and second embodiments by arranging pixel columns in n rows (n is an integer of 2 or more) in the vertical direction.
  • n rows of pixel columns are represented as pixel columns 21 to 2n in order from the upper side in the vertical direction.
  • control unit 6 shown in FIG. 1 causes the vertical scanning circuit 3 to cyclically select any one pixel column from the pixel columns 21 to 2n every time the H period elapses,
  • the readout circuit 5 and the horizontal scanning circuit 4 are controlled so as to read out the pixel signal of the subject exposed by the selected pixel row.
  • control unit 6 may cause the vertical scanning circuit 3 to cyclically select the pixel columns 21 to 2n in this order, or may cause the vertical scanning circuit 3 to cyclically select in any order.
  • control part 6 controls the vertical movement part 8 so that the scanning speed S may satisfy
  • the pixel columns 21 to 2n can expose the same frame and prevent color misregistration. can do.
  • the image reading apparatus 1 according to the fourth embodiment is characterized in that, in the image reading apparatus 1 according to the second embodiment, the pixel columns 21 to 24 are shifted in the horizontal direction, and the pixels GP are arranged in a staggered manner.
  • the description of the same elements as in the first to third embodiments is omitted.
  • FIG. 8 is a schematic diagram showing an external configuration of the pixel unit 2 according to Embodiment 4 of the present invention. As shown in FIG. 8, in the pixel row 22, each pixel GP is arranged so as to be shifted in the horizontal direction by a width w ⁇ b> 1 with respect to each pixel GP in the pixel row 21.
  • each pixel GP is arranged so as to be shifted by a width w2 in the horizontal direction with respect to each pixel GP in the pixel row 22.
  • each pixel GP is arranged so as to be shifted by a width w3 in the horizontal direction with respect to each pixel GP in the pixel row 23.
  • widths w1 to w3 for example, a size that is 1 ⁇ 2 of the horizontal arrangement pitch of the pixels GP may be employed, or a size other than 1 ⁇ 2 may be employed. Also, w1 to w3 may be different sizes or the same size.
  • the scan speed S is set, and the pixel signals of the pixel columns 21 to 24 are set every 1H period.
  • the same frame can be exposed to the pixel columns 21 to 24.
  • the pixel unit 2 can be configured with a pseudo honeycomb structure.
  • the horizontal resolution can be increased.
  • FIG. 9 is a schematic diagram of the pixel unit 2 and the readout circuit 5 of the image reading apparatus 1 according to the fifth embodiment.
  • the reading circuit 5 is divided into two blocks 51 and 52, and the block 51 is arranged on the upper side in the vertical direction of the pixel row 21.
  • the block 52 is arranged below the pixel row 23 in the vertical direction.
  • the block 51 includes a readout circuit 5 corresponding to an odd number column of the pixel unit 2. Further, the block 52 includes a readout circuit 5 corresponding to an even number column of the pixel unit 2.
  • the odd-numbered read circuit 5 from the left in the horizontal direction is connected to the amplifier 72, and the even-numbered read circuit 5 is connected to the amplifier 71.
  • the odd-numbered read circuit 5 from the left in the horizontal direction is connected to the amplifier 73, and the even-numbered read circuit 5 is connected to the amplifier 74.
  • the image reading apparatus 1 configured as described above operates as follows. First, when a pixel column is selected by the vertical scanning circuit 3, each readout circuit 5 in the block 51 reads out a pixel signal exposed by the corresponding pixel GP in the odd column.
  • each readout circuit 5 of the block 52 reads out the pixel signal exposed by the corresponding pixel GP in the even-numbered column.
  • the blocks 51 and 52 output the read pixel signals to the amplifiers 71 to 74.
  • the block 51 outputs the pixel signal of the pixel GP in the first column to the amplifier 71 and simultaneously outputs the pixel signal in the third column to the amplifier 72.
  • the block 52 outputs the pixel signal of the pixel GP in the second column to the amplifier 73 and simultaneously outputs the pixel signal in the fourth column to the amplifier 74.
  • the block 52 includes the pixel GP in the second column and the pixel in the fourth column.
  • the pixel signal with GP is output to the amplifiers 73 and 74.
  • the time for each readout circuit 5 to output a pixel signal for one row is 1 ⁇ 4 the conventional time, and the pixel signal can be read at high speed.
  • the image reading apparatus 1 according to the present invention may adopt the following modes.
  • the 4T pixel circuit including the transfer transistor TQ is used as the pixel circuit.
  • the present invention is not limited to this, and a 3T pixel circuit not including the transfer transistor TQ is used. May be.
  • the size of W which is the width from the upper end to the lower end in the vertical direction of the light receiving region D1, may be the same as the size of the photoelectric conversion element PD.
  • each of the pixel columns 21 to 23 is an R, G, B pixel column.
  • the present invention is not limited to this.
  • the pixel columns 21 to 23 may have the same color but may be composed of pixel columns made up of pixels having sensitivity in different wavelength regions.
  • the pixel columns 21 to 24 may be composed of pixel columns different from IR, R, G, and B. In this case as well, as in the case of the three columns, the pixel columns 21 to 24 may be composed of pixel columns having the same color but having sensitivity in different wavelength regions.
  • the image reading apparatus includes a pixel unit in which a one-dimensional pixel column in which a plurality of pixels are arranged in a horizontal direction is arranged in n (n is an integer of 2 or more) rows in a vertical direction orthogonal to the horizontal direction.
  • a vertical movement unit that moves the pixel unit relative to the subject to be exposed in the vertical direction at a predetermined scan speed, and a column corresponding to each column of the pixel unit.
  • any one one-dimensional pixel column out of n one-dimensional pixel columns is cyclically selected every time the horizontal readout period elapses, and the selected one-dimensional one-dimensional pixel column is selected.
  • the pixel signal of the subject exposed by the above is read by a readout circuit common to each column provided corresponding to each column of the pixel portion.
  • the scanning speed S satisfies the above equation, it is possible to expose the same line of the subject to each one-dimensional pixel row regardless of the vertical arrangement pitch of the one-dimensional pixel row. As a result, it is possible to reduce the arrangement pitch of the one-dimensional pixel row and suppress the occurrence of color misregistration due to the influence of the speed variation of the scan speed.
  • the horizontal readout period is shortened, the scanning speed can be increased.
  • As a method for shortening the horizontal readout period it is possible to cope with improvement of electrical drive frequency, reduction of the number of readout pixels, and the like.
  • the light receiving area of each pixel can be increased by reducing the vertical arrangement pitch of the one-dimensional pixel column, and the sensitivity of each pixel can be increased.
  • the light receiving area of each pixel can be increased, a certain level of sensitivity can be maintained even when the scanning speed is increased.
  • the arrangement pitch P preferably satisfies the condition of W ⁇ P ⁇ W ⁇ (n + 1) / n, where W is the width in the vertical direction of the light receiving region of each pixel.
  • the arrangement pitch P satisfies the condition of P ⁇ W ⁇ (n + 1) / n, the arrangement pitch in the vertical direction of each one-dimensional pixel row can be reduced. Since the arrangement pitch is reduced, the ratio of the light receiving region to each pixel can be increased, and the sensitivity of each pixel can be improved.
  • the horizontal readout period is preferably variable.
  • the scan speed can be set to a desired value according to the resolution, the document size, and the like.
  • the vertical scanning circuit is preferably constituted by a shift register.
  • the one-dimensional pixel row can be selected according to the arrangement order in the vertical direction.
  • the vertical scanning circuit is preferably constituted by a random access circuit.
  • the one-dimensional pixel row can be selected in an arbitrary order regardless of the arrangement order.
  • the pixel is constituted by a pixel circuit in a CMOS solid-state imaging device.
  • each pixel is configured by a pixel circuit in the CMOS solid-state imaging device, the pixel signal is amplified and output, and can be less affected by noise in the signal transmission path.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Heads (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

制御部６は、所定のＨ期間が経過する毎に、垂直走査回路３に画素列２１～２３の中から任意の１行の一次元画素列を循環的に選択させ、選択された画素列により露光された被写体の画素信号を読み出すように読出回路５及び水平走査回路４を制御する。また、制御部６は、画素列２１～２３の垂直方向の配列ピッチをＰ、Ｈ期間をＨとすると、スキャン速度Ｓが、Ｓ＝Ｐ／４Ｈを満たすように垂直移動部８を制御する。

Description

画像読取装置
　本発明は、複数の一次元画素列を備える画像読取装置に関するものである。
　近年、水平方向に複数の画素が配列された一次元画素列を垂直方向に複数行で配列し、これら複数の一次元画素列を原稿に対して垂直方向に相対的に移動させて、カラー画像を取得する画像読取装置が知られている。
　例えば、特許文献１には、青、緑、赤のフィルタを有する第１～第３の画素列で発生した画素信号をＣＣＤシフトレジスタで転送し、カラー画像のみでなく、白黒画像も高感度、高速で取り出すことのできるＣＣＤ方式の固体撮像装置が開示されている。
　しかしながら、特許文献１の固体撮像装置は、ＣＣＤ方式であるため、各一次元画素列間には必ず転送ゲートとＣＣＤシフトレジスタとを設ける必要があり、各一次元画素列の垂直方向の配列ピッチを小さくするにも一定の限界がある。
　したがって、特許文献１の固体撮像装置を、上記の画像読取装置に適用すると、各一次元画素列の垂直方向の配列ピッチが大きいため、一次元画素列を原稿に対して垂直方向に相対的に所定のスキャン速度で移動させる移動機構の動作誤差（例えばスキャン速度の速度ムラ）により、各行の一次元画素列に原稿の同一ラインを露光させることが困難となる。これにより、色ずれが発生してしまう。よって、各一次元画素列の垂直方向の配列ピッチは小さい方が好ましい。
　そこで、特許文献２には、赤と青の画素が交互に配列されたＲ／Ｂセンサアレイ１２－２と、緑の画素が配列されたＧセンサアレイ１２－１とが垂直方向に隙間無く配置されたリニアセンサが開示されている。
　これを実現するために、特許文献２では、リードアウトゲート部１３－１，１３－２がＧセンサアレイ１２－１，１２－２を挟むように配置され、ＣＣＤアナログシフトレジスタ１４－１，１４－２がリードアウトゲート部１３－１，１３－２を挟むように配置されている。
　しかしながら、特許文献２は、センサアレイが２つの場合のみが開示され、センサアレイが３つ以上の場合についての開示がないため、３つ以上のセンサアレイを垂直方向に隙間無く配置させた場合に、リードアウトゲート部や、ＣＣＤアナログシフトレジスタをどのように配置させればよいかが不明である。
　また、非特許文献１には、Ｒセンサアレイ、Ｇセンサアレイ、及びＢセンサアレイをこの順で垂直方向に隙間無く配置したＣＣＤリニアセンサが開示されている。
　そして、これを実現するために非特許文献１では、Ｒの読み出しゲートがＲセンサアレイの上側に配置され、Ｇ及びＢの読み出しゲートがＢセンサアレイの下側に配置されている。
　しかしながら、非特許文献１では、Ｇラインセンサの画素信号をＧ及びＢの読み出しゲートに転送するための垂直転送ゲートがＢセンサアレイを構成する各Ｂ画素の間に配置されている。そのため、各Ｂ画素の受光エリアが小さくなり、Ｂ画素の感度が低下するという問題がある。
　また、特許文献３には、原稿に対して垂直方向に相対移動されるＲ，Ｇ，Ｂの３行の一次元画素列と、各一次元画素列から画素信号を読み出す各列共通の読出回路とを備えるＣＭＯＳ方式の固体撮像装置が開示されている。
　しかしながら、特許文献３では、画素信号の読出期間を一定時間以上確保するために、各一次元画素列の垂直方向の配列ピッチＰが、各画素の受光エリアの垂直方向の幅をＷとすると、Ｐ≧（４／３）・Ｗを満たすように設定されている。よって、特許文献３では、配列ピッチを小さくするにも一定の限界があるため、上述したように、スキャン速度の速度ムラによる色ずれが発生するという問題がある。
特開２００２－１４２０７８号公報 特開平１０－５１６０２号公報 特開２００７－３３６５１９号公報
ＳＯＮＹ　ＣＸ－ＰＡＬ（ＶＯＬ．６５）ｐ．１２－１３
　本発明の目的は、各画素の感度を低下させることなく色ずれを防止することができる画像読取装置を提供することである。
　本発明の一局面の画像読取装置は、水平方向に複数の画素が配列された一次元画素列が、前記水平方向に直交する垂直方向にｎ（ｎは２以上の整数）行で配列された画素部と、露光対象となる被写体に対して、前記画素部を前記垂直方向に所定のスキャン速度で相対的に移動させる垂直移動部と、前記画素部の各列に対応して設けられ、各画素から画素信号を読み出す各列共通の読出回路と、前記画素部を前記垂直方向に走査する垂直走査回路と、所定の水平読出期間が経過する毎に、前記垂直走査回路に前記ｎ行の一次元画素列の中から任意の１行の一次元画素列を循環的に選択させ、選択された一次元画素列により露光された被写体の画素信号を読み出すように前記読出回路を制御すると共に、前記一次元画素列の前記垂直方向の配列ピッチをＰ、前記水平読出期間をＨとすると、前記スキャン速度Ｓが、Ｓ＝Ｐ／（Ｈ（ｎ＋１））となるように前記垂直移動部を制御する制御部とを備える。
本発明の実施の形態１による画像読取装置の全体構成図である。 本発明の実施の形態１による画素部の外観構成を模式的に示した図である。 各画素を構成する画素回路の回路図を示している。 （Ａ）は、原稿に対して画素部を垂直方向の下側から上側に向けて移動させたときの各画素列の位置と原稿との関係を示した模式図である。（Ｂ）は、図４（Ａ）に示すように各画素列が移動したときの、各画素列の露光期間と読出期間とを示したタイミングチャートである。 （Ａ）は図４（Ｂ）と同一の図であり、（Ｂ）は画像読取装置の動作を示すタイミングチャートである。 本発明の実施の形態２における画素部の外観構成を模式的に示した図である。 本発明の実施の形態２の画像読取装置において、原稿に対して画素部を垂直方向の下側から上側に向けて移動させたときの各画素列の位置と原稿との関係を示した模式図である。 本発明の実施の形態４における画素部の外観構成を示した模式図である。 本発明の実施の形態５による画像読取装置の画素部及び読出回路の模式図である。
　（実施の形態１）
　以下、図面を参照しつつ、本発明の実施の形態１による画像読取装置について説明する。図１は、本発明の実施の形態１による画像読取装置１の全体構成図である。図１に示すように画像読取装置１は、画素部２、垂直走査回路３、水平走査回路４、読出回路５、制御部６、差動アンプ７、及び垂直移動部８を備えている。
　そして、画像読取装置１は、例えば静止している画素部２に対して垂直方向に移動する被写体をスキャンする又は画素部２が静止している被写体に対して垂直方向に移動することで被写体をスキャンする。本実施の形態では、被写体として例えば原稿を採用する。
　なお、図１において制御部６を省いたもの、すなわち、画素部２、垂直走査回路３、水平走査回路４、読出回路５、及び差動アンプ７が固体撮像素子となる。
　画素部２は、水平方向に直交する垂直方向に３行で配列された画素列２１～２３（一次元画素列）を備えている。画素列２１～２３は、それぞれ、水平方向に複数個の画素ＧＰが一次元で配列されたラインセンサである。
　また、画素列２１～２３は、それぞれ、各画素ＧＰの開口部にＢ（青），Ｇ（緑），Ｒ（赤）のカラーフィルタが取り付けられ、被写体を露光することでＢ，Ｇ，Ｒの画素信号を読み取る。
　垂直走査回路３は、画素列２１～２３のそれぞれと行選択信号線Ｌ１を介して接続され、制御部６から出力されるクロック信号ＣＬＫに従って、画素部２の各行を選択するための行選択信号を垂直方向の上側から下側に向けて、又は下側から上側に向けて画素列２１～２３に循環的に出力し、画素部２を垂直方向に走査する。
　本実施の形態では、垂直走査回路３は、シフトレジスタにより構成されているが、これに限定されず、ランダムアクセス回路により構成してもよい。垂直走査回路３をシフトレジスタにより構成した場合は、簡易な構成でありながら、画素列２１～２３を配列順序にしたがって循環的に選択することができる。
　また、垂直走査回路３としてランダムアクセス回路を採用した場合は、画素列２１～２３の配列順序によらず、任意の順序で画素列２１～２３を循環的に選択することができる。
　水平走査回路４は、例えばシフトレジスタから構成され、制御部６から出力されるクロック信号ＣＬＫに従って、画素部２の各列を選択するための列選択信号を各列の読出回路５に循環的に出力し、各読出回路５を例えば、左側から右側に向けて、又は右側から左側に向けて水平方向に走査する。
　垂直信号線Ｌ２は、画素部２の各列に対応して複数本存在する。また、各垂直信号線Ｌ２は、対応する列の３つの画素ＧＰのそれぞれと接続されている。
　読出回路５は、画素部２の各列に対応して設けられ、各画素ＧＰから画素信号を読み出す。つまり、読出回路５は、対応する列の３つの画素ＧＰに対して共通に設けられ、これら３つの画素ＧＰから垂直信号線Ｌ２を介して画素信号を読み出す。
　ここで、読出回路５は、負荷トランジスタＱａ、シグナルサンプルホールドスイッチＳ１、ノイズサンプルホールドスイッチＳ２、シグナルサンプルホールドコンデンサＣ１、ノイズサンプルホールドコンデンサＣ２、及びアンプＡ１，Ａ２を備えている。
　負荷トランジスタＱａは、例えば電界効果型トランジスタから構成され、制御部６の制御の下、ゲートに負荷電圧信号ＶＤが印加され、負荷として機能する。
　ノイズサンプルホールドスイッチＳ２は、制御部６の制御の下、オン・オフし、オンしたときに垂直走査回路３により選択された画素列から画素信号のノイズ成分を読み出し、ノイズサンプルホールドコンデンサＣ２にサンプルホールドさせる。
　アンプＡ２は、水平走査回路４から出力される列選択信号に従って、ノイズサンプルホールドコンデンサＣ２にサンプルホールドされたノイズ成分を差動アンプ７に出力する。
　シグナルサンプルホールドスイッチＳ１は、制御部６の制御の下、オン・オフし、オンしたときに垂直走査回路３により選択された画素列から画素信号のノイズ成分＋シグナル成分を読み出し、シグナルサンプルホールドコンデンサＣ１にサンプルホールドさせる。
　アンプＡ１は、水平走査回路４から出力される列選択信号に従って、シグナルサンプルホールドコンデンサＣ１にサンプルホールドされたノイズ成分＋シグナル成分を差動アンプ７に出力する。
　制御部６は、例えば専用のハードウエア回路、又はＣＰＵ（中央演算処理装置）、ＲＯＭ（リードオンリーメモリ）、及びＲＡＭ（ランダムアクセスメモリ）等かなるマイコンから構成され、画像読取装置１の全体制御を司る。
　また、制御部６は、所定の水平読出期間（以下、「Ｈ期間」と記述する）が経過する毎に、垂直走査回路３に画素列２１～２３の中から任意の１行の画素列を循環的に選択させ、選択された画素列により露光された被写体の画素信号を読み出すように読出回路５及び水平走査回路４を制御する。
　また、制御部６は、画素列２１～２３の垂直方向の配列ピッチをＰ、Ｈ期間をＨとすると、画素部２と原稿との垂直方向にスキャン速度Ｓが、式（１）を満たすように垂直移動部８を制御する。
　Ｓ＝Ｐ／４Ｈ　・・・（１）
　ここで、制御部６は、画素列２１～２３をこの順番で循環的に垂直走査回路３に選択させるものとするが、任意の順番で循環的に垂直走査回路３に選択させるようにしてもよい。
　なお、Ｈ期間は可変としてもよい。この場合、例えば、ユーザからの操作指示を受け付ける操作部を更に設け、制御部６は、操作部により受け付けられた操作指示にしたがって、Ｈ期間を設定すればよい。この場合、制御部６は、例えば、クロック信号ＣＬＫの周波数を変更する、或いは１Ｈ期間において読み出し対象となる画素数を増減させる等して、Ｈ期間を変更すればよい。
　差動アンプ７は、アンプＡ２から出力されたノイズ成分とアンプＡ１から出力されたノイズ成分＋シグナル成分との差分をとり、画素信号からノイズ成分を除去し、例えば後段に設けられた図略のＡ／Ｄ変換部に出力する。
　垂直移動部８は、露光対象となる原稿に対して、画素部２を垂直方向に式（１）に示すスキャン速度Ｓで相対的に移動させる。本実施の形態では、垂直移動部８は、静止した原稿に対して画素部２を垂直方向に移動させるものとするが、これに限定されず、静止した原稿に対して画素部２を垂直方向に移動させるようにしてもよい。
　静止した原稿に対して画素部２を垂直方向に移動させる場合は、画素部２を垂直方向に所定の移動範囲で移動させるための移動機構と、移動機構を駆動させて画素部２を移動させるためのモータ等を用いて垂直移動部８を構成すればよい。
　また、静止した画素部２に対して原稿を垂直方向に移動させる場合は、原稿を垂直方向に移動させる搬送ローラと搬送ローラを駆動するモータ等を用いて垂直移動部８を構成すればよい。
　図２は、画素部２の外観構成を模式的に示した図である。図２に示すように画素列２１～２３は、それぞれ水平方向を長手方向とする短冊状の遮光層ＣＶを備えている。
　図２の例では、画素列２１～２３は、垂直方向に隙間無く配置されている。したがって、画素列２１～２３の配列ピッチＰは、各画素列の遮光層ＣＶの垂直方向の上端から下端までの長さとなる。
　また、遮光層ＣＶの主面には、被写体からの光を各画素ＧＰの光電変換素子へと導くための矩形状の受光領域Ｄ１が形成されている。そして、受光領域Ｄ１の垂直方向の上端から下端までの幅をＷとすると、配列ピッチＰは式（２）の条件を満たす。
　Ｗ≦Ｐ≦Ｗ・（４／３）・・・（２）
　Ｗ＝Ｐの場合は、画素ＧＰに対して受光領域Ｄ１の占める割合が最大になっている。また、Ｐ＝Ｗ・（４／３）の場合は、画素ＧＰに対して受光領域Ｄ１の占める割合が最小となっている。よって、配列ピッチＰが増大するにつれて、画素ＧＰに対して受光領域Ｄ１の占める割合が小さくなり、配列ピッチＰが減少するにつれて、画素ＧＰに対して受光領域Ｄ１の占める割合が大きくなる。
　受光領域Ｄ１の面積が大きいほど、光電変換素子はより多くの光子を受光することができるため、感度が増す。また、配列ピッチＰが増大すると、スキャン速度Ｓの速度ムラの影響により、色ずれの発生する可能性が高くなる。よって、式（２）では、配列ピッチＰの上限値をＰ＝（４／３）・Ｗに設定している。
　つまり、配列ピッチの上限値を（４／３）・Ｗに設定することで、受光領域Ｄ１の面積を増大させて感度を増大させると同時に、スキャン速度Ｓの速度ムラの影響が緩和され、色ずれの発生を抑制することができる。
　また、配列ピッチＰをＷ未満にすると、各画素列が重なってしまう。よって、式（２）では、配列ピッチＰの下限値をＷに設定している。
　図３は、各画素ＧＰを構成する画素回路の回路図を示している。図３に示すように画素回路は、光電変換素子ＰＤ、転送トランジスタＴＱ、リセットトランジスタＲＱ、増幅トランジスタＧＱ、及び行選択トランジスタＳＱを備える、ＣＭＯＳの画素回路により構成されている。
　光電変換素子ＰＤは被写体からの光を受光し、受光した光量に応じた信号電荷を蓄積する。ここで、光電変換素子ＰＤはアノードが接地され、カソードが転送トランジスタＴＱのソースに接続されている。
　転送トランジスタＴＱは、光電変換素子ＰＤにより蓄積された信号電荷をフローティングディフュージョン（以下、「ＦＤ」と記述する）に転送する。転送トランジスタＴＱのゲートは、転送信号φＴＸが入力され、転送信号φＴＸによってオン・オフされる。転送トランジスタＴＱのドレインは、ＦＤに接続されている。ここで、転送信号φＴＸは例えば制御部６から出力される。
　ＦＤは、光電変換素子ＰＤから転送された信号電荷を蓄積し、蓄積した信号電荷の大きさに応じたレベルを有する電圧信号を画素信号として出力する。
　リセットトランジスタＲＱは、ゲートにリセットトランジスタＲＱをオン・オフするための信号であるφＲＳＴが入力され、ソースに駆動電圧であるＶＲＳＢが入力され、ドレインがＦＤを介して増幅トランジスタＧＱのゲートに接続されている。
　そして、リセットトランジスタＲＱは、制御部６の制御の下、オン・オフし、ＦＤをリセットする。なお、ＶＲＳＢは図略の電圧源から出力され、φＲＳＴは、例えば制御部６から出力される。
　増幅トランジスタＧＱは、ゲートがＦＤを介して転送トランジスタＴＱ及びリセットトランジスタＲＱに接続され、ソースに駆動電圧であるＶＤＤが入力され、ドレインが行選択トランジスタＳＱに接続されている。そして、増幅トランジスタＧＱは、ＦＤから出力される画素信号を増幅して行選択トランジスタＳＱに出力する。なお、ＶＤＤは、例えば図略の電圧源から出力される。
　行選択トランジスタＳＱは、ゲートに行選択信号φＶが入力され、ソースが増幅トランジスタＧＱに接続され、ドレインが垂直信号線Ｌ２を介して読出回路５に接続されている。そして、行選択トランジスタＳＱは、増幅トランジスタＧＱにより増幅された画素信号を垂直信号線Ｌ２を介して読出回路５に出力する。ここで、φＶは例えば行選択信号線Ｌ１を介して垂直走査回路３から出力される。
　図４（Ａ）は、原稿に対して画素部２を垂直方向の下側から上側に向けて移動させたときの画素列２１～２３の位置と原稿との関係を示した模式図である。図４（Ａ）において縦軸は画素列２１～２３の垂直方向における位置を示し、横軸は時間を示している。また、図４（Ａ）において、１升の正方形は１つの画素列を示している。また、１升の正方形内において白色以外の領域が図２に示す受光領域Ｄ１を示している。
　図４（Ｂ）は、図４（Ａ）に示すように画素列２１～２３が移動したときの、各画素列の露光期間と読出期間とを示したタイミングチャートである。また、図４（Ａ）、（Ｂ）において点線で示す時間軸の一区切りはＨ期間を示している。また、図４（Ａ）において点線で示す縦軸の一区切りは１Ｈ期間における画素列２１～２３の移動距離を示している。また、３Ｈ期間で１つのフレーム期間となる。また、１つのフレーム期間で１つの画素列により露光される原稿の領域をフレームと呼ぶ。
　まず、Ｒの画素列２１に注目する。期間Ｔ（－２）において、画素列２１の先端ｆ１がラインθ１３の後端から先端へと移動し、画素列２１は、ラインθ９の一部～ラインθ１３を露光する。
　ここで、期間Ｔ（－２）の開始時刻において、画素列２１の受光領域Ｄ１の後端ｂ１はラインθ９の後端の少し上に位置している。そのため、期間Ｔ（－２）において、画素列２１は、ラインθ９の全領域を露光することができない。したがって、ラインθ９の一部とは、期間Ｔ（－２）の開始時刻における画素列２１の受光領域Ｄ１の後端ｂ１の位置からラインθ９の先端までの領域を指す。以下、ラインθｉ（ｉはラインを指定するためのインデックス）の一部とは、上記のラインθ９の一部に準じている。
　期間Ｔ（－１）において、画素列２１の先端ｆ１がラインθ１４の後端から先端へと移動し、画素列２１はラインθ１０の一部～ラインθ１４を露光する。
　期間Ｔ（０）において、画素列２１の先端ｆ１がラインθ１５の後端から先端へと移動し、画素列２１はラインθ１１の一部～ラインθ１５を露光する。
　期間Ｔ（１）において、読出回路５は、期間Ｔ（－２）から期間Ｔ（０）までの３Ｈ期間で画素列２１により露光されたラインθ９の一部～ラインθ１５の領域からなるフレームＦＬ１のＲの画素信号を画素列２１から読み出す。
　なお、期間Ｔ（１）において、読出回路５が画素列２１から画素信号を読み出しているが、それと同時に、画素列２１は、ラインθ１２の一部～ラインθ１６を露光している。
　期間Ｔ（２）～期間Ｔ（３）において、画素列２１は、ラインθ１３の一部～ラインθ１８を露光する。
　期間Ｔ（４）において、読出回路５は、期間Ｔ（１）から期間Ｔ（３）までの３Ｈ期間で画素列２１により露光されたラインθ１２の一部～ラインθ１８の画素信号を読み出す。また、期間Ｔ（４）において、画素列２１は、ラインθ１５の一部～ラインθ１９を露光する。
　以後、画素列２１及び読出回路５は、上述の動作を繰り返す。つまり、読出回路５は、３Ｈ期間が経過する毎に、この３Ｈ期間で画素列２１により露光されたラインの画素信号を読み出す。
　次に、Ｇの画素列２２に注目する。期間Ｔ（－１）から期間Ｔ（１）の３Ｈ期間において、画素列２２は、ラインθ６の一部～ラインθ１２を露光する。
　期間Ｔ（２）において、読出回路５は、期間Ｔ（－１）から期間Ｔ（１）の３Ｈ期間で画素列２２により露光されたラインθ６の一部～ラインθ１２の画素信号を読み出す。また、期間Ｔ（２）において、画素列２２は、ラインθ９～ラインθ１３を露光する。
　以後、読出回路５は、３Ｈ期間が経過する毎に、この３Ｈ期間で画素列２２により露光されたラインの画素信号を読み出す。
　ここで、Ｇの読出期間はＲの読出期間の次のＨ期間に設定されている。よって、期間Ｔ（５）が次のＧの読出期間となる。そして、期間Ｔ（５）において、読出回路５は、期間Ｔ（２）～期間Ｔ（４）の３Ｈ期間で画素列２２により露光されたフレームＦＬ１を読み出している。
　上述したように、読出回路５は、期間Ｔ（１）において、フレームＦＬ１のＲの画素信号を読み出している。したがって、読出回路５が読み出すＧの画素信号は、Ｒの画素信号と同一領域の画素信号となる。
　なお、Ｒ，Ｇ，Ｂの読出期間を各Ｈ期間に個別に割り当てているのは、読出回路５は、Ｒ，Ｇ，Ｂの画素ＧＰで共用されているため、異なる色の画素信号を同時に読み出すことができないからである。
　次に、Ｂの画素列２３について注目する。Ｂの読出期間はＧの読出期間の次のＨ期間に設定されている。また、読出回路５は、３Ｈ期間が経過する毎に、この３Ｈ期間で画素列２３により露光されたラインの画素信号を読み出している。
　したがって、Ｂの読出期間は、期間Ｔ（３）、期間Ｔ（６）、期間Ｔ（９）となる。但し、期間Ｔ（９）は図示を省略している。
　そして、期間Ｔ（９）において、読出回路５は、期間Ｔ（６）～期間Ｔ（８）の３Ｈ期間で画素列２３により露光されたフレームＦＬ１を読み出している。
　上述したように、読出回路５は、期間Ｔ（１）において、フレームＦＬ１のＲの画素信号を読み出している。また、上述したように、読出回路５は、期間Ｔ（５）において、フレームＦＬ１のＧの画素信号を読み出している。
　したがって、読出回路５が読み出すＢの画素信号は、Ｇの画素信号及びＢの画素信号と同一領域の画素信号となる。
　このように、スキャン速度Ｓを上述の式（１）に示すように設定し、各Ｈ期間は、Ｒ，Ｇ，Ｂの画素信号の読出期間として循環的に割り当てられ、かつ、３Ｈ期間が経過する毎にこの３Ｈ期間で露光された領域のＲ，Ｇ，Ｂの画素信号が読出回路５により読み出されている。そのため、読出回路５により読み出されるＲ，Ｇ，Ｂの画素信号は、同一領域の画素信号となり、色ずれが防止される。
　なお、図４（Ａ）、（Ｂ）に示すようにＲ，Ｇ，Ｂの読出期間が設定されているため、フレームＦＬ１以外の他のフレームについても、読出回路５は、フレームＦＬ１と同様、同一フレームのＲ，Ｇ，Ｂの画素信号を読み出すことが可能となることは容易に推測される。
　図５（Ａ）は図４（Ｂ）と同一の図であり、図５（Ｂ）は画像読取装置１の動作を示すタイミングチャートである。以下、図５を用いて画像読取装置１の動作について説明する。なお、図５（Ｂ）のφＴＸ１はＲの画素回路の転送トランジスタＴＱに入力される転送信号φＴＸを示し、φＴＸ２はＧの画素回路の転送トランジスタＴＱに入力される転送信号φＴＸを示し、φＴＸ３はＢの画素回路の転送トランジスタＴＱに入力される転送信号φＴＸを示している。また、図５（Ｂ）の画素信号は垂直信号線Ｌ２を流れる画素信号の電圧レベルを示している。
　期間Ｔ（１）の開始時刻よりも少し前の時刻ｔ１において、φＲＳＴが所定時間、ハイレベル（以下、「Ｈｉ」と記述する）になり、リセットトランジスタＲＱがオン・オフし、ＦＤがリセットされ、垂直信号線Ｌ２からリセットレベル（以下、「ＲＳＴレベル」と記述する）の画素信号が出力される。読出回路５は、この画素信号をノイズ成分として読み出し、ノイズサンプルホールドコンデンサＣ２でサンプルホールドする。
　期間Ｔ（１）の開始時刻である時刻ｔ２において、φＴＸ１が所定時間、Ｈｉとなり、転送トランジスタＴＱがオンされ、光電変換素子ＰＤにより蓄積されたＲの信号電荷がＦＤに転送される。
　これにより、ＲＳＴレベルからＲ露光期間で露光された信号電荷に応じたレベル分低下した画素信号が垂直信号線Ｌ２から出力される。そして、読出回路５は、この画素信号をノイズ成分＋シグナル成分として読み出し、シグナルサンプルホールドコンデンサＣ１でサンプルホールドする。以上により、期間Ｔ（－２）～期間Ｔ（０）のＲ露光期間で露光されたＲの画素信号が期間Ｔ（１）において読み出される。
　Ｇの画素信号もＲの画素信号と同様にして、時刻ｔ３でφＲＳＴが所定時間、ＨｉとなってＦＤがリセットされ、ノイズ成分が読み出される。また、時刻ｔ４でφＴＸ２が所定時間、Ｈｉとなり期間Ｔ（－１）～期間Ｔ（１）のＧの露光期間で露光されたＧの画素信号のノイズ成分＋シグナル成分が期間Ｔ（２）において読み出される。
　Ｂの画素信号もＲの画素信号と同様にして、時刻ｔ５でφＲＳＴが所定時間、ＨｉとなってＦＤがリセットされ、ノイズ成分が読み出される。また、時刻ｔ６でφＴＸ３が所定時間、Ｈｉとなり期間Ｔ（０）～期間Ｔ（２）のＢの露光期間で露光されたＢの画素信号のノイズ成分＋シグナル成分が期間Ｔ（３）において読み出される。
　図５（Ｂ）を見れば分かる通り、φＴＸ１がＨｉになってからφＴＸ２がＨｉになるまでの期間がＲの読出期間となり、φＴＸ２がＨｉになってからφＴＸ３がＨｉになるまでの期間がＧの読出期間となり、φＴＸ３がＨｉになってからφＴＸ１がＨｉになるまでの期間がＢの読出期間となる。したがって、φＴＸ１～φＴＸ３の周期は、それぞれ３Ｈ期間となっている。
　このように、本実施の形態による画像読取装置１によれば、３行の画素列２１～２３のうち任意の１行の画素列が、Ｈ期間が経過する毎に循環的に選択され、選択された１行の画素列により露光された被写体の画素信号が、画素部２の各列に対応して設けられた各列共通の読出回路５により読み出される。
　そして、被写体に対する画素部２の相対的なスキャン速度Ｓが、上記の式（１）により設定されている。これにより、画素列２１～２３はそれぞれ被写体の同一ラインを露光することになり、色ずれを防止することができる。
　また、スキャン速度Ｓが式（１）を満たしている以上、画素列の垂直方向の配列ピッチＰに関わらず、画素列２１～２３のそれぞれに被写体の同一ラインを露光させることが可能となる。その結果、配列ピッチＰを小さくして、スキャン速度Ｓの速度ムラの影響による色ずれの発生を抑制することができる。
　また、配列ピッチＰを小さくした分、各画素ＧＰの受光領域Ｄ１を増大させることが可能となり、各画素ＧＰの感度を増大させるができる。また、各画素ＧＰの受光領域Ｄ１を増大させることが可能となるため、スキャン速度Ｓを増大させても一定以上の感度を保つことができる。また、配列ピッチＰを小さくして、装置の小型化を図ることができる。
　（実施の形態２）
　次に実施の形態２の画像読取装置１について説明する。実施の形態２の画像読取装置１は、画素列を垂直方向に４行で配列したことを特徴とする。図６は、本発明の実施の形態２における画素部２の外観構成を模式的に示した図である。
　図６に示すように、本実施の形態では、画素部２は垂直方向の上側から順に画素列２１～画素列２４の４つの画素列を備えている。なお、本実施の形態において、実施の形態１と同一のものは説明を省略する。
　本実施の形態において、図１に示す制御部６は、１Ｈ期間が経過する毎に、垂直走査回路３に画素列２１～２４の中から任意の１行の画素列を循環的に選択させ、選択された画素列により露光された被写体の画素信号を読み出すように読出回路５及び水平走査回路４を制御する。
　また、制御部６は、スキャン速度Ｓが、式（３）を満たすように垂直移動部８を制御する。
　Ｓ＝Ｐ／５Ｈ　・・・（３）
　また、配列ピッチＰは式（４）の条件を満たす。
　Ｗ≦Ｐ≦Ｗ・（５／４）・・・（４）
　ここで、制御部６は、画素列２１～２４をこの順番で循環的に垂直走査回路３に選択させるものとするが、任意の順番で循環的に垂直走査回路３に選択させるようにしてもよい。
　図７は、本発明の実施の形態２の画像読取装置１において、原稿に対して画素部２を垂直方向の下側から上側に向けて移動させたときの画素列２１～２４の位置と原稿との関係を示した模式図である。
　画素列２１は、赤外光（ＩＲ）を露光する画素ＧＰにより構成されている。画素列２２～２４は、それぞれ、Ｒ，Ｇ，Ｂの光を露光する画素ＧＰにより構成されている。
　本実施の形態では、各Ｈ期間は、ＩＲ、Ｒ，Ｇ，Ｂの画素信号の読出期間として循環的に割り当てられ、かつ、４Ｈ期間が経過する毎にこの４Ｈ期間で露光された領域のＩＲ，Ｒ，Ｇ，Ｂの画素信号が読出回路５により読み出されている。
　図７の例では、期間Ｔ（１）において、読出回路５は、期間Ｔ（－３）～Ｔ（０）の４Ｈ期間で画素列２１により露光されたフレームＦＬ１の画素信号を読み出している。
　また、期間Ｔ（６）において、読出回路５は、期間Ｔ（２）～Ｔ（５）の４Ｈ期間で画素列２２により露光されたフレームＦＬ１の画素信号を読み出している。
　また、期間Ｔ（１１）において、読出回路５は、期間Ｔ（７）～Ｔ（１０）の４Ｈ期間で画素列２３により露光されたフレームＦＬ１の画素信号を読み出している。
　また、期間Ｔ（１６）において（図略）、読出回路５は、期間Ｔ（１２）～Ｔ（１５）の４Ｈ期間で画素列２４により露光されたフレームＦＬ１の画素信号を読み出している。
　つまり、フレームＦＬ１のＩＲ、Ｒ，Ｇ，Ｂの画素信号は、それぞれ、期間Ｔ（１）、期間Ｔ（６）、期間Ｔ（１１）、期間Ｔ（１６）で読み出されている。
　そのため、読出回路５により読み出されるＩＲ，Ｒ，Ｇ，Ｂの画素信号は、同一領域の画素信号となり、色ずれが防止される。
　なお、図７に示すようにＩＲ，Ｒ，Ｇ，Ｂの読出期間が設定されているため、フレームＦＬ１以外の他のフレームについても、読出回路５は、フレームＦＬ１と同様、同一フレームのＩＲ，Ｒ，Ｇ，Ｂの画素信号を読み出すことが可能となることは容易に推測される。
　このように、本実施の形態による画像読取装置１によれば、画素列を垂直方向に４行で配列しても、読出回路５が読み出すＩＲ，Ｒ，Ｇ，Ｂの画素信号は同一フレームとなり、色ずれを防止することができる。
　（実施の形態３）
　次に実施の形態３の画像読取装置１について説明する。実施の形態３の画像読取装置１は、画素列を垂直方向にｎ（ｎは２以上の整数）行で配列し、実施の形態１及び２の内容を一般化したものである。なお、本実施の形態において、実施の形態１、２と同一のものは説明を省略する。また、本実施の形態において、ｎ行の画素列を垂直方向の上側から順番に、画素列２１～２ｎとして表す。
　本実施の形態において、図１に示す制御部６は、Ｈ期間が経過する毎に、垂直走査回路３に画素列２１～２ｎの中から任意の１行の画素列を循環的に選択させ、選択された画素列により露光された被写体の画素信号を読み出すように読出回路５及び水平走査回路４を制御する。
　ここで、制御部６は、画素列２１～２ｎをこの順番で循環的に垂直走査回路３に選択させてもよいし、任意の順番で循環的に垂直走査回路３に選択させてもよい。
　そして、制御部６は、スキャン速度Ｓが、式（５）を満たすように垂直移動部８を制御する。
　Ｓ＝Ｐ／（Ｈ・（ｎ＋１））　・・・（５）
　また、配列ピッチＰは式（６）の条件を満たす。
　Ｗ≦Ｐ≦Ｗ・（（ｎ＋１）／ｎ）・・・（６）
　ここで、式（５）について捕捉する。１Ｈ期間で画素列が移動する距離ｄはｄ＝Ｓ・Ｈである。また、３Ｈ期間である１フレーム期間で画素列が移動する距離ＦはＦ＝ｎ・Ｓ・Ｈである。よって、画素列２１～２ｎに同一ラインを露光させるためには、配列ピッチＰをＰ＝ｄ＋Ｆに設定すればよい。これにより、Ｐ＝Ｓ・Ｈ（ｎ＋１）が得られ、式（５）が得られる。
　このように、本実施の形態の画像読取装置１によれば、画素列を垂直方向にｎ行で配列しても、画素列２１～２ｎは同一フレームを露光することができ、色ずれを防止することができる。
　（実施の形態４）
　次に、本発明の実施の形態４による画像読取装置１について説明する。実施の形態４の画像読取装置１は、実施の形態２の画像読取装置１において、画素列２１～２４を水平方向にずらし、各画素ＧＰを千鳥状に配列したことを特徴とする。なお、本実施の形態において、実施の形態１～３と同一のものは説明を省略する。
　図８は、本発明の実施の形態４における画素部２の外観構成を示した模式図である。図８に示すように、画素列２２は、各画素ＧＰが、画素列２１の各画素ＧＰに対して、水平方向に幅ｗ１だけずらして配置されている。
　また、画素列２３は、各画素ＧＰが、画素列２２の各画素ＧＰに対して、水平方向に幅ｗ２だけずらして配置されている。
　また、画素列２４は、各画素ＧＰが、画素列２３の各画素ＧＰに対して、水平方向に幅ｗ３だけずらして配置されている。
　ここで、幅ｗ１～ｗ３としては例えば、画素ＧＰの水平方向の配列ピッチの１／２のサイズを採用してもよいし、１／２以外のサイズを採用してもよい。また、ｗ１～ｗ３を異なるサイズにしてもよいし、同じサイズにしてもよい。
　図８に示すように画素列２１～２４を水平方向にずらして配置しても、実施の形態２と同様に、スキャン速度Ｓを設定し、１Ｈ期間毎に画素列２１～２４の画素信号の読出期間を循環的に割り当てることで、画素列２１～２４に同一フレームを露光させることができる。
　このように、本実施の形態の画像読取装置１によれば、画素列２１～２４が水平方向にずらして配列されているため、画素部２を疑似ハニカム構造により構成することができ、実施の形態１～３の効果に加えて、水平解像度を増大させることができる。
　（実施の形態５）
　次に、本発明の実施の形態５による画像読取装置１について説明する。図９は、実施の形態５による画像読取装置１の画素部２及び読出回路５の模式図である。
　実施の形態５の画像読取装置１は、実施の形態１による画像読取装置１において、読出回路５を２つのブロック５１，５２に分け、ブロック５１を画素列２１の垂直方向の上側に配置し、ブロック５２を画素列２３の垂直方向の下側に配置したことを特徴とする。
　ブロック５１は、画素部２の奇数列に対応する読出回路５を備えている。また、ブロック５２は、画素部２の偶数列に対応する読出回路５を備えている。
　ブロック５１において、水平方向の左から奇数番目の読出回路５は、アンプ７２に接続され、偶数番目の読出回路５はアンプ７１に接続されている。
　ブロック５２において、水平方向の左から奇数番目の読出回路５は、アンプ７３に接続され、偶数番目の読出回路５はアンプ７４に接続されている。
　このように構成された画像読取装置１は、次のように動作する。まず、垂直走査回路３により画素列が選択されると、ブロック５１の各読出回路５は、対応する奇数列の画素ＧＰにより露光された画素信号を読み出す。
　同時に、ブロック５２の各読出回路５は、対応する偶数列の画素ＧＰにより露光された画素信号を読み出す。
　次に、ブロック５１、５２は、読み出した画素信号をアンプ７１～７４に出力する。この場合、ブロック５１は、１列目の画素ＧＰの画素信号をアンプ７１に出力するのと同時に、３列目の画素信号をアンプ７２に出力する。
　また、ブロック５２は、２列目の画素ＧＰの画素信号をアンプ７３に出力するのと同時に、４列目の画素信号をアンプ７４に出力する。
　更に、ブロック５１が１列目の画素ＧＰと３列目の画素ＧＰとの画素信号をアンプ７１、７２に出力するのと同時に、ブロック５２は、２列目の画素ＧＰと４列目の画素ＧＰとの画素信号をアンプ７３、７４に出力する。
　これにより、各読出回路５が１行分の画素信号を出力する時間が、従来の１／４の時間となり、画素信号の高速読み出しが可能となる。
　なお、本発明による画像読取装置１は、下記の態様を採用してもよい。
　上記実施の形態では、画素回路として図３に示すように、転送トランジスタＴＱを備える４Ｔ型の画素回路を採用したが、これに限定されず、転送トランジスタＴＱを備えない３Ｔ型の画素回路を採用してもよい。
　また、上記実施の形態において、受光領域Ｄ１の垂直方向の上端から下端までの幅であるＷのサイズを光電変換素子ＰＤのサイズと同じサイズにしてもよい。
　また、実施の形態１では、画素列２１～２３のそれぞれをＲ，Ｇ，Ｂの画素列としたが、これに限定されない。例えば、画素列２１～２３を同色であるが、異なる波長領域に感度を有する画素からなる画素列で構成してもよい。また、実施の形態２でも、画素列２１～２４をＩＲ，Ｒ，Ｇ，Ｂとは異なる画素列で構成してもよい。この場合も、３列の場合と同様、画素列２１～２４を同色であるが異なる波長領域に感度を有する画素列で構成してもよい。
　上記の画像読取装置の技術的特徴は下記のように纏めることができる。
　（１）上記画像読取装置は、水平方向に複数の画素が配列された一次元画素列が、前記水平方向に直交する垂直方向にｎ（ｎは２以上の整数）行で配列された画素部と、露光対象となる被写体に対して、前記画素部を前記垂直方向に所定のスキャン速度で相対的に移動させる垂直移動部と、前記画素部の各列に対応して設けられ、各画素から画素信号を読み出す各列共通の読出回路と、前記画素部を前記垂直方向に走査する垂直走査回路と、所定の水平読出期間が経過する毎に、前記垂直走査回路に前記ｎ行の一次元画素列の中から任意の１行の一次元画素列を循環的に選択させ、選択された一次元画素列により露光された被写体の画素信号を読み出すように前記読出回路を制御すると共に、前記一次元画素列の前記垂直方向の配列ピッチをＰ、前記水平読出期間をＨとすると、前記スキャン速度Ｓが、Ｓ＝Ｐ／（Ｈ（ｎ＋１））となるように前記垂直移動部を制御する制御部とを備える。
　この構成によれば、ｎ行の一次元画素列のうち任意の１行の一次元画素列が、水平読出期間が経過する毎に循環的に選択され、選択された１行の一次元画素列により露光された被写体の画素信号が、画素部の各列に対応して設けられた各列共通の読出回路により読み出される。
　そして、被写体に対する画素部の相対的なスキャン速度Ｓが、一次元画素列の垂直方向の配列ピッチをＰ、水平読出期間をＨとすると、Ｓ＝Ｐ／（Ｈ（ｎ＋１））に設定されている。これにより、各一次元画素列は被写体の同一ラインを露光することになり、色ずれを防止することができる。
　また、スキャン速度Ｓが上式を満たしている以上、一次元画素列の垂直方向の配列ピッチに関わらず、各一次元画素列に被写体の同一ラインを露光させることが可能となる。その結果、一次元画素列の配列ピッチを小さくして、スキャン速度の速度ムラの影響による色ずれの発生を抑制することができる。
　更に、水平読出期間を短縮すれば、スキャン速度を高速化させることができる。水平読出期間の短縮方法としては、電気的な駆動周波数の向上や、読み取り画素数の削減等で対応可能である。
　また、一次元画素列の垂直方向の配列ピッチを小さくした分、各画素の受光領域を増大させることが可能となり、各画素の感度を増大させるができる。また、各画素の受光領域を増大させることが可能となるため、スキャン速度を増大させても一定以上の感度を保つことができる。また、一次元画素列の垂直方向の配列ピッチを小さくして、装置の小型化を図ることができる。
　（２）前記配列ピッチＰは、各画素の受光領域の前記垂直方向の幅をＷとすると、Ｗ≦Ｐ≦Ｗ・（ｎ＋１）／ｎの条件を満たすことが好ましい。
　この構成によれば、配列ピッチＰがＰ≦Ｗ・（ｎ＋１）／ｎの条件を満たすため、各一次元画素列の垂直方向の配列ピッチを小さくすることができる。そして、この配列ピッチを小さくした分、各画素に対する受光領域の占める割合を拡大でき、各画素の感度を向上させることができる。
　（３）前記水平読出期間は、可変であることが好ましい。
　この構成によれば、例えば、解像度や原稿サイズ等に応じてスキャン速度を所望の値に設定することができる。
　（４）前記垂直走査回路は、シフトレジスタにより構成されていることが好ましい。
　この構成によれば、垂直走査回路がシフトレジスタにより構成されているため、一次元画素列を垂直方向の配列順序にしたがって選択することができる。
　（５）前記垂直走査回路は、ランダムアクセス回路により構成されていることが好ましい。
　この構成によれば、垂直走査回路がランダムアクセス回路により構成されているため、一次元画素列を配列順序によらず、任意の順序で選択することができる。
　（６）前記画素はＣＭＯＳ固体撮像素子における画素回路により構成されていることが好ましい。
　この構成によれば、各画素がＣＭＯＳ固体撮像素子における画素回路により構成されているため、画素信号が増幅されて出力され、信号伝達経路におけるノイズの影響を受けにくくすることができる。

Claims (6)

  1. 　水平方向に複数の画素が配列された一次元画素列が、前記水平方向に直交する垂直方向にｎ（ｎは２以上の整数）行で配列された画素部と、
    　露光対象となる被写体に対して、前記画素部を前記垂直方向に所定のスキャン速度で相対的に移動させる垂直移動部と、
    　前記画素部の各列に対応して設けられ、各画素から画素信号を読み出す各列共通の読出回路と、
    　前記画素部を前記垂直方向に走査する垂直走査回路と、
    　所定の水平読出期間が経過する毎に、前記垂直走査回路に前記ｎ行の一次元画素列の中から任意の１行の一次元画素列を循環的に選択させ、選択された一次元画素列により露光された被写体の画素信号を読み出すように前記読出回路を制御すると共に、前記一次元画素列の前記垂直方向の配列ピッチをＰ、前記水平読出期間をＨとすると、前記スキャン速度Ｓが、
    　Ｓ＝Ｐ／（Ｈ（ｎ＋１））
    となるように前記垂直移動部を制御する制御部とを備えることを特徴とする画像読取装置。
  2. 　前記配列ピッチＰは、各画素の受光領域の前記垂直方向の幅をＷとすると、
    　Ｗ≦Ｐ≦Ｗ・（ｎ＋１）／ｎ
    の条件を満たすことを特徴とする請求項１記載の画像読取装置。
  3. 　前記水平読出期間は、可変であることを特徴とする請求項１又は２記載の画像読取装置。
  4. 　前記垂直走査回路は、シフトレジスタにより構成されていることを特徴とする請求項１～３のいずれかに記載の画像読取装置。
  5. 　前記垂直走査回路は、ランダムアクセス回路により構成されていることを特徴とする請求項１～３のいずれかに記載の画像読取装置。
  6. 　前記画素はＣＭＯＳ固体撮像素子における画素回路により構成されていることを特徴とする請求項１～５のいずれかに記載の画像読取装置。
PCT/JP2010/004556 2009-07-16 2010-07-14 画像読取装置 WO2011007562A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/384,533 US8654416B2 (en) 2009-07-16 2010-07-14 Image reader
JP2011522732A JP5655783B2 (ja) 2009-07-16 2010-07-14 画像読取装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-167831 2009-07-16
JP2009167831 2009-07-16

Publications (1)

Publication Number Publication Date
WO2011007562A1 true WO2011007562A1 (ja) 2011-01-20

Family

ID=43449172

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/004556 WO2011007562A1 (ja) 2009-07-16 2010-07-14 画像読取装置

Country Status (3)

Country Link
US (1) US8654416B2 (ja)
JP (1) JP5655783B2 (ja)
WO (1) WO2011007562A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6492991B2 (ja) * 2015-06-08 2019-04-03 株式会社リコー 固体撮像装置
JP7314752B2 (ja) 2019-09-30 2023-07-26 株式会社リコー 光電変換素子、読取装置、画像処理装置および光電変換素子の製造方法
JP7559377B2 (ja) * 2020-06-25 2024-10-02 株式会社リコー 固体撮像素子、読取装置、画像処理装置および制御方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177156A (ja) * 1989-12-06 1991-08-01 Canon Inc 画像読取装置
JPH0556213A (ja) * 1991-08-27 1993-03-05 Hamamatsu Photonics Kk 固体撮像装置
JPH05215607A (ja) * 1991-06-20 1993-08-24 Hewlett Packard Co <Hp> フォトダイオードアレイ
JP2002369080A (ja) * 2001-06-06 2002-12-20 Honda Motor Co Ltd イメージセンサ
JP2007312047A (ja) * 2006-05-18 2007-11-29 Konica Minolta Holdings Inc 固体撮像装置
JP2007336519A (ja) * 2006-05-16 2007-12-27 Konica Minolta Holdings Inc 固体撮像装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181819B1 (en) * 1989-08-02 2001-01-30 Canon Kabushiki Kaisha Image processing apparatus including means for judging a chromatic portion of an image
US5644780A (en) 1995-06-02 1997-07-01 International Business Machines Corporation Multiple port high speed register file with interleaved write ports for use with very long instruction word (vlin) and n-way superscaler processors
US5949924A (en) * 1995-10-06 1999-09-07 Ricoh Company, Ltd. Image processing apparatus, method and computer program product
JPH1051602A (ja) 1996-08-01 1998-02-20 Sony Corp リニアセンサ
US7339699B1 (en) * 1999-02-03 2008-03-04 Minolta Co., Ltd. Image processing apparatus
JP3451473B2 (ja) * 1999-03-03 2003-09-29 株式会社リコー マルチビーム走査装置および画像形成装置
JP2002142078A (ja) 2000-11-01 2002-05-17 Toshiba Microelectronics Corp 固体撮像装置
JP3813059B2 (ja) * 2000-12-26 2006-08-23 三菱電機株式会社 グレーティングの作製方法
US7675560B2 (en) 2006-05-16 2010-03-09 Konica Minolta Holdings, Inc. Solid-state image sensing device
JP5215607B2 (ja) 2007-07-23 2013-06-19 シーシーアイ株式会社 ペルオキシゾーム増殖剤応答性受容体（ＰＰＡＲ）αリガンド剤
JP5147641B2 (ja) * 2008-10-24 2013-02-20 キヤノン株式会社 原稿読取装置
US8593701B2 (en) * 2009-09-04 2013-11-26 Ricoh Company, Ltd. Optical scanning device and image forming apparatus
JP5687880B2 (ja) * 2010-11-08 2015-03-25 船井電機株式会社 画像表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177156A (ja) * 1989-12-06 1991-08-01 Canon Inc 画像読取装置
JPH05215607A (ja) * 1991-06-20 1993-08-24 Hewlett Packard Co <Hp> フォトダイオードアレイ
JPH0556213A (ja) * 1991-08-27 1993-03-05 Hamamatsu Photonics Kk 固体撮像装置
JP2002369080A (ja) * 2001-06-06 2002-12-20 Honda Motor Co Ltd イメージセンサ
JP2007336519A (ja) * 2006-05-16 2007-12-27 Konica Minolta Holdings Inc 固体撮像装置
JP2007312047A (ja) * 2006-05-18 2007-11-29 Konica Minolta Holdings Inc 固体撮像装置

Also Published As

Publication number Publication date
JPWO2011007562A1 (ja) 2012-12-20
US8654416B2 (en) 2014-02-18
US20120113486A1 (en) 2012-05-10
JP5655783B2 (ja) 2015-01-21

Similar Documents

Publication Publication Date Title
US11798961B2 (en) Imaging device and imaging system
US9215387B2 (en) Imaging sensor, imaging apparatus, electronic device, and imaging method with photoelectric conversion elements having different exposure times
KR101104617B1 (ko) 고체 촬상 디바이스 및 촬상 장치
JP5089017B2 (ja) 固体撮像装置及び固体撮像システム
US6992341B2 (en) Amplifying solid-state image pickup device
US8717471B2 (en) Solid-state imaging device applied to CMOS image sensor
JP5423125B2 (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
US8462241B2 (en) Image sensing apparatus and image capturing system
US7760959B2 (en) Imaging apparatus and imaging system
JP2010135464A (ja) 固体撮像素子及び撮像装置
JP5655783B2 (ja) 画像読取装置
JP2005229503A (ja) 固体撮像装置
JP4758160B2 (ja) 固体撮像素子およびその駆動方法
JP6368125B2 (ja) 撮像装置
JP2013070180A (ja) 固体撮像素子および固体撮像装置
JP3704406B2 (ja) 固体撮像装置
JP5619093B2 (ja) 固体撮像装置及び固体撮像システム
JP4373431B2 (ja) 固体撮像装置
JP2004200310A (ja) 電荷転送素子の駆動方法及び固体撮像素子の駆動方法
JP2009071025A (ja) Ｃｃｄ型固体撮像素子
JP2008010879A (ja) 固体撮像装置
JP2005051176A (ja) 固体撮像素子
JP2009094397A (ja) Ｃｃｄ型固体撮像素子及び撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10799626

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011522732

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13384533

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10799626

Country of ref document: EP

Kind code of ref document: A1