WO2010116433A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2010116433A1
WO2010116433A1 PCT/JP2009/006895 JP2009006895W WO2010116433A1 WO 2010116433 A1 WO2010116433 A1 WO 2010116433A1 JP 2009006895 W JP2009006895 W JP 2009006895W WO 2010116433 A1 WO2010116433 A1 WO 2010116433A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
display device
input terminal
electrode
electrically connected
Prior art date
Application number
PCT/JP2009/006895
Other languages
English (en)
French (fr)
Inventor
藤川陽介
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to RU2011132663/28A priority Critical patent/RU2486557C2/ru
Priority to CN200980154231.5A priority patent/CN102272813B/zh
Priority to BRPI0924471A priority patent/BRPI0924471A2/pt
Priority to US13/144,165 priority patent/US8436372B2/en
Priority to EP09842943.4A priority patent/EP2418637A4/en
Priority to JP2011508080A priority patent/JP5220918B2/ja
Publication of WO2010116433A1 publication Critical patent/WO2010116433A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Definitions

  • the present invention relates to a liquid crystal display device and a display device including an active element typified by an organic EL display device.
  • liquid crystal display devices that have rapidly spread in place of cathode ray tubes (CRT) and display devices using active elements typified by organic EL display devices have features such as high image quality, energy saving type, thin type, and lightweight type. It is widely used in various electronic devices such as TVs, monitors and mobile phones.
  • CTR cathode ray tubes
  • organic EL display devices have features such as high image quality, energy saving type, thin type, and lightweight type. It is widely used in various electronic devices such as TVs, monitors and mobile phones.
  • Such a display device includes a display panel 100 having a display medium such as liquid crystal molecules or organic EL molecules sealed between upper and lower substrates 101 and 102 as shown in FIG.
  • the upper substrate 101 is provided with a counter electrode and a color filter layer
  • the lower substrate 102 is provided with a pixel electrode and an active element (thin film transistor or A thin film diode, etc.).
  • an electric signal for driving the display panel 100 having a conventional configuration is generally connected to an external control circuit (not shown), and a terminal region of the display panel 100 is displayed. It is applied to a terminal patterned with a metal thin film provided on the lower substrate 102 through an FPC (Flexible Printed Circuit) 104 which is crimped to 103.
  • FPC Flexible Printed Circuit
  • Patent Document 1 in the display panels 221 and 222 using thin film diodes (MIM elements) 204, a large number of terminal portions 207 and 210 to which external drive ICs are attached TAB.
  • FIG. 11A a configuration for concentrating on the thin film diode element side substrate 201 and a configuration for concentrating on the opposite side substrate 202 as shown in FIG. 11B are disclosed.
  • each pixel 218 includes a thin film diode (MIM element) 204 that drives liquid crystal, and is electrically connected to the thin film diode (MIM element) 204 to form a pixel electrode 206.
  • a pad 237 having a sufficiently large area with respect to the pixel electrode 206 is formed above the element-side substrate 201 for each column (vertical direction in the drawing) of the arranged pixels 218.
  • a first terminal portion 207 is provided at the end of each pad 237.
  • each of the pixels 218 is connected to each other by the inter-pixel wiring 203 for each row (in the horizontal direction in the figure), and a second terminal portion 210 is formed at the end of the inter-pixel wiring 203.
  • a counter electrode 209 is formed on the counter substrate 202 arranged opposite to the element side substrate 201 so as to be opposed to each column of the pixels 218.
  • a pad is disposed above the counter electrode 209.
  • a pad 236 opposite to 237 is formed.
  • the pad 236 and the pad 237 constitute a capacitor having a liquid crystal as a dielectric, and the electrodes are transferred.
  • the pixels 218 of the element-side substrate 201 are connected to each other by columns (in the vertical direction in the drawing) by inter-pixel wirings 203.
  • a pad 216 having a sufficiently large area with respect to the pixel electrode 206 is formed.
  • a counter electrode 209 is formed on the counter substrate 202 arranged to face the element side substrate 201 so as to oppose each row of the pixels 218 (in the horizontal direction in the figure).
  • a second terminal portion 210 is formed at the end of the first terminal portion.
  • the counter electrode 209 is made of a transparent material such as ITO that transmits light.
  • a pad 217 is formed at a position facing the pad 216, and a first terminal portion 207 is provided at the end of each pad 217.
  • the data signal input terminal and the scanning signal input terminal can be arranged on either one of the substrates 201 and 202.
  • circuit members arranged around the display panels 221 and 222 and connected to the terminals can be integrated or simplified in connection method, and the liquid crystal provided with the display panels 221 and 222 can be achieved. It is described that the display device can be miniaturized.
  • Patent Document 2 As shown in FIG. 12, a data signal line 301, a data signal line drive circuit 302 to which the data signal line 301 is connected, a scanning signal line 303, The scanning signal line driving circuit 304 to which the scanning signal line 303 is connected, the switching element 305 connected to the data signal line 301 and the scanning signal line 303, and the pixel electrode 306 that is turned on / off by the switching element 305.
  • a routing wiring group 304a drawn from them is provided in order to send various signals from the outside of the panel.
  • a common transition wiring 307 is disposed along the opposite side of the scanning signal line driving circuit 304 and the opposite side of the data signal line driving circuit 302, and the common transition wiring 307 is diagonally positioned.
  • a common transition electrode 308 is provided.
  • the video signal wiring group 302 b drawn from the front side of the data signal line driving circuit 302 formed on the frame region is straightly extended in the drawing direction, and the seal member 340 is formed. It has reached a position that intersects with the arrangement line.
  • the bypass electrode 302c is formed at the tip of the seal member 340 at the position where it reaches the arrangement line.
  • a bypass electrode 302d is also formed at the position of the arrangement line of the seal member 340 that runs parallel to the outside of the data signal line driving circuit 302, and the bypass electrode 302d intersects the arrangement line of the seal member 340. It is supposed to be.
  • a wiring group 302 e is disposed outside the arrangement line of the seal member 340, and the wiring group 302 e is connected to the external connection terminal 330.
  • the upper substrate 320 has almost one surface except for a portion corresponding to a region including a portion of the lower substrate 310 directly above the data signal line driving circuit 302 and a region outside the data substrate.
  • a counter electrode 311 is formed on the surface.
  • a bypass wiring group 314 of the routing wiring group 302b is provided in a region where the counter electrode 311 is not formed, and bypass electrodes 315 and 316 are connected to both ends of the bypass wiring group 314.
  • some of the plurality of wirings routed on the lower substrate 310 pass through a part of the section via the upper substrate 320 side. Therefore, on the lower substrate 310, the area occupied by the wiring can be reduced, and accordingly, the data signal line driving circuit 302 can be moved toward the edge of the substrate 310. It is described that a narrow frame can be realized.
  • Japanese Patent Publication Japanese Patent Laid-Open No. 2001-222202 (published on August 17, 2001) Japanese Patent Publication “Japanese Patent Laid-Open No. 2007-264447 (published on Oct. 11, 2007)”
  • Patent Document 1 it is necessary to provide input terminals corresponding to the number of scanning signal lines and data signal lines on the two sides of the display panels 221 and 222. It is difficult to form the input terminals with a large pitch, and in the process of providing a plurality of external drive ICs by the TAB method, highly accurate alignment adjustment is required, so that productivity cannot be improved. There is a problem.
  • Patent Document 2 a configuration for realizing a narrow frame is described, but by what configuration the output terminal of the external control circuit and the input terminal of the display panel are electrically connected. Is not described at all.
  • Patent Documents 1 and 2 Therefore, from the configurations of Patent Documents 1 and 2, it is impossible to realize a display device that can reduce the member cost and improve the productivity.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a display device that can suppress an increase in production unit price and has high productivity.
  • a display device of the present invention is provided to face an external circuit substrate, a first substrate in which a pixel circuit and a driving circuit thereof are monolithically formed, and the first substrate.
  • a plurality of input terminals provided on a surface of the second substrate facing the first substrate are provided on the external circuit substrate.
  • the plurality of output terminals are arranged to face each other so as to overlap in a plan view, but are formed so as not to overlap the first substrate, and the input terminal and the drive circuit include the first output terminal. Electrically connected via a conductor disposed between the substrate and the second substrate, and the input terminal and the output terminal have a striped conductive band and insulating band on the connection surface with each terminal. Electrically connected through the formed connector It is characterized in Rukoto.
  • the pixel circuit and the drive circuit are monolithically formed in the display device, the number of the input terminals can be greatly reduced.
  • the pitch of the plurality of input terminals provided on the surface of the second substrate facing the first substrate can be increased accordingly.
  • the input terminal and the output terminal are connected using an expensive FPC or the like. There is no need to connect. For this reason, it is possible to use a connector in which conductive bands and insulating bands are formed in stripes on the connection surfaces with the above terminals, instead of the FPC. Such a connector is cheaper than FPC and does not require precise alignment with the input / output terminals.
  • the input terminal of the display panel including the first substrate and the second substrate, the connector, and the output terminal of the external circuit substrate (control circuit) are simply stacked in order, so that the input / output terminals can be connected to each other. Since the electrical connection can be completed, an increase in the production unit price can be suppressed, and a display device with high productivity can be realized.
  • the control circuit is easy to use without blocking between the display panel and the user. It can be an electronic product.
  • the plurality of input terminals provided on the surface of the second substrate facing the first substrate are the plurality of output terminals provided on the external circuit substrate.
  • the input terminal and the drive circuit include the first substrate and the second substrate.
  • the input terminal and the output terminal are electrically connected via a conductor disposed between the substrates, and a connector in which a conductive band and an insulating band are formed in stripes on the connection surface with each terminal. It is the structure electrically connected via.
  • the second substrate is a display surface facing the user, in an electronic product in which the display panel is incorporated, the control circuit is easy to use without blocking between the display panel and the user. It can be an electronic product.
  • FIG. 9 is a cross-sectional view taken along the line A-A ′ in the display panel of FIG. 8. It is a perspective view which shows the structure of the conventional display panel. In the conventional display panel, it is a figure which shows the structure of the input terminal, (a) shows the example, (b) has shown the other example. In other conventional display panels, it is a perspective view which shows an example of the structure of the input terminal.
  • the display device of the present invention is a display device that can suppress an increase in production unit price and has high productivity.
  • the description will be made on the assumption that the reflective liquid crystal display device 1 is used as an example of the display device.
  • the present invention is not limited to this, and the present invention is not limited thereto.
  • the present invention can also be applied to a device, a transmissive display device, and the like.
  • FIG. 1 is a configuration diagram showing a schematic configuration of a liquid crystal display device 1 according to an embodiment of the present invention.
  • the liquid crystal display device 1 includes a plurality of TFT elements, pixel electrodes connected to the TFT elements, a scanning signal line driving circuit and data signal lines formed monolithically.
  • a TFT substrate 2 (first substrate) having a drive circuit, a counter electrode substrate 3 (second substrate) provided with a counter electrode and provided to face the TFT substrate 2, and the substrate 2
  • a display panel 10 having a liquid crystal layer sealed between 3 and an external circuit board 5 having a control circuit for outputting a signal for controlling the display panel 10 are provided.
  • the display surface DS is on the counter electrode substrate 3 side.
  • the present invention is not limited to this, for example, as in the IPS mode, Needless to say, the present invention can also be applied to a liquid crystal mode of a horizontal electric field method in which a counter electrode is not provided on the counter substrate side.
  • a plurality of input terminals 4, 4 a, and 17 are provided on the surface of the counter electrode substrate 3 facing the TFT substrate 2 in order to input data signals, control signals, and power to the display panel 10. It has been. As will be described later, a data signal and a control signal are input to the input terminal 4, and power is input to the input terminal 4 a formed wider than the other input terminals 4 and 17. Sent to the upper drive circuit.
  • the voltage applied to the counter electrode of the counter electrode substrate 3 is input to the input terminal 17.
  • the TFT substrate 2 is shorter than the counter electrode substrate 3 so that the input terminals 4, 4a, and 17 are exposed on the lower side in the figure.
  • the counter electrode substrate 3 protrudes in a bowl shape with respect to the TFT substrate 2.
  • the plurality of output terminals 6 provided on the external circuit board 5 are arranged to face the corresponding input terminals 4, 4 a, and 17 so as to overlap in plan view.
  • the input terminals 4, 4 a, 17 and the output terminal 6 are electrically connected by a zebra connector 9 having a conductive band 7 and an insulating band 8 provided in a striped pattern. More specifically, the pair of input terminals 4, 4 a, and 17 and the output terminal 6 are electrically connected by sandwiching the conductive band 7 of the zebra connector 9.
  • the zebra connector 9 Since the zebra connector 9 has a large pitch size, it does not require precise alignment adjustment.
  • FIG. 2 is a diagram showing a planar configuration of the input terminals 4, 4 a, and 17.
  • the counter electrode 16 and the input terminals 4, 4 a, and 17 are formed of a thin film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide) having a resistance higher than that of metal.
  • ITO Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • the process can be shortened.
  • problems such as a voltage drop occur, which is not preferable.
  • pitch P indicates the gap between the front ends of each terminal in the direction in which the input terminals 4 and 17 are directed from D1 to Dn.
  • the other input terminals 4 and 17 are provided with a pitch P, and the power input terminal 4a is provided with a pitch 2P.
  • the terminal width W of the power input terminal 4a is a pitch P.
  • the width of D (D1 to Dn) input terminals 4 and 17 provided in step D4 is increased by the sum of the width between D4 and D5 and the terminal width of D5, that is, the pitch P. If necessary, it may be further widened.
  • the pitch of the input terminals 4, 4 a, and 17 is set to the conductive band of the zebra connector 9. This is because it is most convenient to arrange them at a pitch corresponding to the distance between 7 and the insulating band 8.
  • the power supply terminal is taken up, but the terminal width is the same as before, for example, when the pitch between the terminals to which signals to avoid crosstalk are input is widened. It is also possible to change (increase) only the pitch.
  • the terminal pitch suitable for a commercially available zebra connector is relatively large, signals input to the two terminals hardly interfere with each other. Therefore, it will be sufficient to pay attention to the power supply terminal or the terminal having a large current and to widen the terminal.
  • the input terminals 4, 4 a, and 17 for the zebra connector 9 that can correspond to the drive circuit formed monolithically are the same transparent as the counter electrode 16 provided on the counter electrode substrate 3, and have resistance. It can be formed from a relatively large thin film such as ITO.
  • two widened input terminals 4a are provided.
  • the present invention is not limited to this, and the number of these can be adjusted as needed. .
  • the terminal pitch P and the terminal width W are set according to the signal contents of the input terminals 4, 4 a, and 17.
  • FIG. 3 is a configuration diagram showing a schematic configuration of the display panel 10 provided in the liquid crystal display device 1.
  • the surface of the TFT substrate 2 facing the counter electrode substrate 3 is provided with a display region 11 in which a pixel electrode 20 and a TFT element 21 are formed, and outside the display region 11 is based on polycrystalline silicon.
  • a scanning signal line driving circuit 12 and a data signal line driving circuit 13 which are monolithically formed are provided.
  • polycrystalline silicon is used as the polycrystalline semiconductor film.
  • the present invention is not limited to this, and amorphous silicon, amorphous germanium, polycrystalline germanium, amorphous silicon / germanium is used.
  • a semiconductor film obtained by polycrystallizing polycrystalline silicon / germanium, amorphous silicon / carbide, polycrystalline silicon / carbide, or the like by laser annealing can be used.
  • the laser annealing method will be described later in detail.
  • the display panel 10 includes a plurality of pixel electrodes 20 and a plurality of data signal lines SL arranged in a matrix, and these data signal lines.
  • a plurality of scanning signal lines GL are provided so as to intersect with SL.
  • the TFT elements 21 are provided corresponding to the locations where the data signal lines SL and the scanning signal lines GL intersect each other.
  • a video signal of an image to be displayed on the display panel 10 is output from a part of the output terminal 6 provided in the external circuit board 5 shown in FIG.
  • the video signal is video data indicating a display state of each pixel of the image, and is generated based on video data transferred in a time division manner.
  • a source clock signal and a source start pulse signal are output to the data signal line driving circuit 13 from a plurality of other output terminals 6 as timing signals for correctly displaying the video signal on the display panel 10. Then, the gate clock signal and the gate start pulse signal are output to the scanning signal line driving circuit 12.
  • the scanning signal line drive circuit 12 sequentially selects a plurality of scanning signal lines GL in synchronization with a timing signal such as the gate clock signal.
  • the data signal line driving circuit 13 operates in synchronization with a timing signal such as the source clock signal, specifies the timing according to each data signal line SL, samples the video signal at each timing, A signal corresponding to the sampling result is written to each data signal line SL.
  • Each pixel of the display panel 10 that is fractionated according to the size of the pixel electrode 20 is output to the corresponding data signal line SL while the corresponding scanning signal line GL is selected.
  • Each brightness is controlled according to the received data, and an image indicated by the video signal is displayed.
  • a liquid crystal capacitor is configured by sandwiching a liquid crystal between the counter electrode 16 and the pixel electrode 20 of each pixel, but the liquid crystal capacitor is charged.
  • an auxiliary capacitor (Cs) may be connected in parallel with the liquid crystal capacitor.
  • the pixel electrode 20 preferably has light reflectivity.
  • the pixel electrode 20 provided on the TFT substrate 2 is formed of a material having high reflectance and low electrical resistance, such as aluminum or silver.
  • the method of providing is not limited to this.
  • a memory element may be built under the light-reflective pixel electrode 20 provided in each pixel, and a display device with low power consumption may be used.
  • An SRAM is an example of the memory element.
  • the SRAM may be one bit per pixel, and can be realized by arranging a plurality of SRAMs in each pixel for gradation display.
  • the power supply capacity and the current value are small, which is suitable for terminal connection by the zebra connector 9.
  • a wiring 14 is drawn out from the scanning signal line driving circuit 12 and the data signal line driving circuit 13 toward the outside of the TFT substrate 2, and the wiring 14 is provided on the TFT substrate 2.
  • 1 electrode pads 15 and 15a constitute a conductive member.
  • the first electrode pads 15 and 15a are provided for all the signal lines and power lines that are taken out of the TFT substrate 2, and the first electrode pads 15 and 15a are provided on the TFT substrate 2 respectively. It is arrange
  • the second electrode pad 18a provided on the input terminal 4a already widened as described above is formed larger than the other second electrode pads 18,
  • the first electrode pad 15a facing the first electrode pad 15a is also formed larger than the other first electrode pads 15.
  • a part of the counter electrode 16 is extended to an end of one side of the counter electrode substrate 3 on which the input terminals 4 and 4a are provided, and has the same potential as the counter electrode 16. It becomes the input terminal 17.
  • the number of the first electrode pads 15 and 15a is the same as the number of the second electrode pads 18 and 18a.
  • the first electrode pads 15 and 15a are the same.
  • the second electrode pads 18 and 18a are formed to overlap one another.
  • the sealing material 19 including a conductor for conducting the first electrode pads 15 and 15a and the second electrode pads 18 and 18a will be described later.
  • the scanning signal line drive circuit 12 and the data signal line drive circuit 13 are monolithically formed on the TFT substrate 2, the number of input terminals 4 and 4a can be reduced.
  • the pitch of the input terminals 4 and 4a can be increased.
  • the pitches of the first electrode pads 15 and 15a and the second electrode pads 18 and 18a corresponding to the input terminals 4 and 4a can be increased, the first electrode pads 15 and 15a and The area that can be allocated to each of the second electrode pads 18 and 18a can be increased.
  • the liquid crystal display device 1 that can sufficiently reduce the conduction resistance between the first electrode pads 15 and 15a and the second electrode pads 18 and 18a. Further, there is no need to connect the display panel 10 and the output terminal 6 of the external circuit board 5 using an expensive FPC or the like, and an inexpensive zebra with a small number of corresponding terminals and a relatively large pitch size of the terminals. A connector 9 can be used.
  • the numbers of the input terminals 4 ⁇ 4a ⁇ 17, the first electrode pads 15 ⁇ 15a, and the second electrode pads 18 ⁇ 18a are exemplarily shown, and if necessary, Of course, it can be adjusted appropriately.
  • the sealing material 19 illustrated in FIG. 3 plays a role of bonding the TFT substrate 2 and the counter electrode substrate 3 at a predetermined interval to seal the display medium. It is formed along the outer periphery of the TFT substrate 2. The liquid crystal material is filled in a gap in the inner region surrounded by the seal material 19.
  • sealing material 19 for example, an ultraviolet curable resin, a thermosetting resin, or a combination resin thereof can be used.
  • a conductor such as gold particles is contained.
  • a conductor such as gold particles is mixed in the sealing material 19 that plays a role of joining the TFT substrate 2 and the counter electrode substrate 3 at a predetermined interval.
  • the resistance generated when the first electrode pad 15 / 15a and the second electrode pad 18 / 18a are electrically connected by using the sealing material 19 is the first electrode pad as described above. Since the area of the electrode pads 15 and 15a and the second electrode pads 18 and 18a is large, the resistance can be set to a level that does not cause inconvenience in the circuit.
  • the first electrode pads 15 and 15a and the second electrode pads 18 and 18a are provided at the peripheral portion of the display panel 10 on which the sealing material 19 is formed. It has been.
  • the step of forming the sealing material 19 for bonding the TFT substrate 2 and the counter electrode substrate 3 at a predetermined interval, the first electrode pads 15 and 15a, and the second electrode The formation process of the conductor for conducting the electrode pads 18 and 18a can be made one process, and the liquid crystal display device 1 with high productivity can be realized.
  • the input terminals 4, 4 a, and 17 are along one side of the surface of the counter electrode substrate 3 that faces the TFT substrate 2. Is provided.
  • the input terminals 4, 4 a, and 17 are provided along one side of the counter electrode substrate 3, the input terminals 4, 4 a, 17 and the input terminals 4, 4 a of the display panel 10 are provided.
  • the connection can be completed simply by stacking one zebra connector 9 corresponding to 17 and the output terminal 6 of the external circuit board 5 in order, so that an increase in the production unit price can be suppressed and a highly productive liquid crystal
  • the display device 1 can be realized.
  • FIG. 4 is a schematic process diagram for explaining a manufacturing process of the TFT element 21 provided as an active element in the display region 11 of the TFT substrate 2.
  • a transparent glass substrate is used as the TFT substrate 2, but the present invention is not limited to this, and the substrate 2 is made of quartz, plastic, or the like in addition to the glass substrate. Things can be used.
  • a base film 22 having a film thickness of 100 to 500 nm (preferably 150 to 300 nm) is formed on the substrate 2.
  • the base film 22 for example, an inorganic insulating film containing silicon (for example, a silicon oxide film, a silicon nitride film, a silicon nitride oxide film, or the like) formed by a plasma CVD (Chemical Vapor Deposition) method or a sputtering method is used. it can.
  • the base film 22 may have a structure in which a plurality of layers are stacked. From the viewpoint of effectively suppressing the diffusion of impurity ions from the substrate 2, the base film 22 is preferably an inorganic insulating film containing nitrogen such as a silicon nitride film or a silicon oxynitride film.
  • an amorphous semiconductor film 23 is formed by a plasma CVD method or the like.
  • the film thickness of the amorphous semiconductor film 23 is preferably about 20 nm to 100 nm.
  • the amorphous semiconductor film 23 is crystallized using a solid-state laser method or the like to form a crystallized semiconductor film 24.
  • the obtained crystallized semiconductor film 24 is patterned into a desired shape by a photolithography process, whereby the above-mentioned crystallization with a film thickness of 20 to 100 nm (preferably 30 to 70 nm) is performed.
  • the semiconductor film 24 can be formed.
  • a gate insulating film 25 having a thickness of 30 to 150 nm (preferably 50 to 100 nm) is formed so as to cover the crystallized semiconductor film 24.
  • the gate insulating film 25 is a silicon oxide film from the viewpoint of reducing the interface state at the interface with the crystallized semiconductor film 24. Is preferred. If necessary, for the purpose of subsequently controlling the threshold voltage of the TFT element 21, impurities are implanted into the entire surface of the crystallized semiconductor film 24 through the gate insulating film 25 by ion implantation or ion doping. Doping (channel doping).
  • a group III element such as boron (B) can be used for an N-channel TFT, and phosphorus (P) or the like can be used for a P-channel TFT.
  • the V group element can be used.
  • an ion doping method is preferable as a method for adding impurities when processing a large-area substrate.
  • the conductive film is patterned into a desired shape by a photolithography process, so that the film thickness is 100 to 500 nm (preferably 150 to 300 nm). ) Gate electrode 26 is formed.
  • impurities such as boron (B) and phosphorus (P) are doped by ion implantation or ion doping using the gate electrode 26 as a mask, and the crystal Low concentration source regions 24d and 24b (24b becomes a high concentration source region) and low concentration drain regions 24e and 24c (24c becomes a high concentration drain region) are formed in the doped semiconductor film 24.
  • the region masked by the gate electrode 26 becomes a channel region 24a.
  • boron is formed in a self-aligned manner on the crystallized semiconductor film 24 using the cap film 27 as a mask.
  • Impurities such as phosphorus (P) are doped by ion implantation or ion doping to form a high concentration source region 24b and a high concentration drain region 24c.
  • high-concentration impurity regions 24b and 24c that function as source / drain regions are formed in regions other than the channel region 24a.
  • an activation process of the crystallized semiconductor film 24 for example, an annealing oven or the like may be used for heat treatment, or excimer laser or the like may be irradiated.
  • the cap film 27 is not particularly limited, and for example, an insulating film containing silicon (for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like) formed by a plasma CVD method or a sputtering method can be used. .
  • an interlayer insulating film 28 made of a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like or a laminate thereof is formed to 30 nm by using a sputtering method or a plasma CVD method. To about 1500 nm.
  • hydrogenation is performed by performing a heat treatment at 300 ° C. to 550 ° C. for 30 minutes to 12 hours. This is a step for terminating defects such as dangling bonds in the crystallized semiconductor film 24 by hydrogen contained in the interlayer insulating film 28. Hydrogenation can also be performed by performing heat treatment at 300 to 450 ° C. in an atmosphere containing hydrogen plasma or 3 to 100% hydrogen. Thereafter, contact holes 29 that lead to the high concentration source region 24b and the high concentration drain region 24c of the crystallized semiconductor film 24 are formed in the interlayer insulating film 28, and then a metal film is formed on the entire upper surface of the substrate by sputtering or the like. 30 is formed.
  • the metal film 30 for example, a laminated film of Ti 100 nm, Al 350 nm, and Ti 100 nm is formed, and a resist pattern for desired source and drain electrodes is formed on the metal film 30 using a photosensitive resist. Next, the metal film 30 is etched using the resist pattern as a mask, thereby forming a source electrode and a drain electrode. Thereafter, the resist pattern is removed.
  • the metal film 30 is a laminate of Ti / Al / Ti, but there is no particular limitation, and low resistance metals Ta, W, Ti, Mo, Al, Cu, Cr, Nd An element selected from the above or an alloy material or compound material containing the element as a main component may be formed as a laminated structure as necessary.
  • a silicon oxide film or a photosensitive acrylic resin which is a transparent insulating film, is used as the protective insulating film 31.
  • a photosensitive acrylic resin is used and the pattern of the through hole 32 is formed.
  • a conductive film having a high reflectance such as Al and Ag and having a low electric resistance is used as the pixel electrode 20 by sputtering or the like.
  • the film is formed to a thickness of about 100 nm, a desired pattern is formed using a photosensitive resist, and patterning is performed by etching the conductive film using the resist pattern as a mask.
  • a transparent conductive film such as ITO or IZO may be used as the pixel electrode 20.
  • the scanning signal line driving circuit 12, the data signal line driving circuit 13, and the first electrode pads 15 and 15a are provided outside the display region 11 of the TFT substrate 2. Etc.
  • FIG. 5 is a cross-sectional view showing a schematic configuration of the display region 11 in the display panel 10 provided in the liquid crystal display device 1 according to the embodiment of the present invention.
  • the liquid crystal display device 1 includes the TFT substrate 2 and a counter electrode substrate 3 including a counter electrode 16 facing the TFT substrate 2, and a liquid crystal layer 36 is provided between these substrates with a sealing material 19.
  • a display panel 10 having a configuration enclosed by (not shown) is provided.
  • the polarizing plate 37 is provided only on the counter electrode substrate 3 side. However, when the display panel is a transmission type, the TFT substrate 2 and the counter electrode substrate 3 are connected to each other. A polarizing plate 37 is provided.
  • a liquid crystal mode that does not require a polarizing plate may be adopted.
  • a light-scattering liquid crystal can be given as an example.
  • a polymer-dispersed liquid crystal or a polymer network liquid crystal is used, a bright display can be obtained, and the manufacturing cost can be reduced because an expensive polarizing plate is not used.
  • the liquid crystal display device 1 of the present embodiment is a reflection type, it is not necessary to include a backlight.
  • a transparent conductive film such as ITO or IZO is used as the pixel electrode 20. 1 and a space for providing a backlight between the display panel 10 and the external circuit board 5 shown in FIG.
  • Embodiment 2 Next, a second embodiment of the present invention will be described with reference to FIGS.
  • a liquid crystal display device according to Embodiment Mode 1 is provided with a protection circuit, and other configurations are as described in Embodiment Mode 1.
  • members having the same functions as those shown in the drawings of the first embodiment are given the same reference numerals, and descriptions thereof are omitted.
  • FIG. 6 is a plan view showing the configuration of the TFT substrate 2a provided in the liquid crystal display device 1 of the present embodiment.
  • the drive circuits 12 and 13, the protection circuit 38, and the first electrode pads 15 and 15a are provided on the surface of the TFT substrate 2a facing the counter electrode substrate 3. It is preferably formed monolithically so as to be electrically connected in order.
  • the protective circuit 38 is not provided on the first electrode pad 15a electrically connected to the input terminal 4a corresponding to the high power source and the low power source described above.
  • the protection circuit 38 is provided inside the sealing material 19 in the above configuration.
  • the protection circuit 38 can be protected from scratches and corrosion from the outside.
  • the protection circuit 38 can be provided at a plurality of locations on the surface of the TFT substrate 2a facing the counter electrode substrate 3, such as the inside of the drive circuits 12 and 13, for example.
  • FIG. 7 is a circuit diagram showing an example of the protection circuit 38 provided in the liquid crystal display device 1 of the present embodiment.
  • the protection circuit 38 includes two transistors (TFT1 and TFT2) formed by the same manufacturing process as the TFT element 21 provided in the display region 11 described above.
  • the drain electrode of one transistor (TFT1) is connected to the H power source, and the source electrode is connected to the wiring from the input terminal 4 to be protected to the drive circuits 12 and 13. Further, the transistor (TFT1) has a configuration in which the drain electrode and the gate electrode are connected to each other, and exhibits characteristics like a diode.
  • the transistor (TFT1) when a voltage higher than the H power supply is applied to the wiring due to static electricity or the like, the transistor (TFT1) is turned on and an abnormal current is released.
  • the drain electrode of the other transistor is connected to the wiring from the input terminal 4 to be protected to the drive circuits 12 and 13, and the source electrode is connected to the L power source.
  • the transistor (TFT2) has a configuration in which the drain electrode and the gate electrode are connected in the same manner as the TFT1, and exhibits a diode-like characteristic.
  • the transistor (TFT2) is turned on, and a current flows from the L power supply.
  • the voltage applied to the wiring can always be kept below the H power source and above the L power source, and the TFT elements and the like provided in the drive circuits 12 and 13 can be damaged. Can be prevented.
  • resistors R1 and R2 are provided in the wiring, and capacitors C1 and C2 are provided between the wiring and the H power supply and the L power supply, respectively. It has been.
  • the transistor (TFT1 / TFT2) itself can be prevented from being damaged.
  • the protection circuit 38 having the structure shown in FIG. 7 is provided, but the present invention is not limited to this, and various configurations have been proposed, and the configuration may be changed as appropriate.
  • a protection circuit including a resistor and a transistor can be used as appropriate.
  • FIG. 8 is a plan view showing a configuration in the vicinity of the input terminal 4 of the display panel 10 provided with the protection circuit 38 of FIG.
  • FIG. 9 is a cross-sectional view showing a cross-sectional structure taken along line A-A ′ of the display panel 10 of FIG.
  • connection relationship of the components from the input terminal 4 to the drive circuits 12 and 13 is “input terminal 4” — “second electrode pad 18” — “seal material” 19, “conductor 19 a” — “first electrode pad 15” — “protection circuit 38” — “drive circuits 12, 13”.
  • a base film 22 is formed on the TFT substrate 2, and a semiconductor film 24 is provided on the base film 22 corresponding to the formation position of the TFT portion shown in FIG.
  • the semiconductor film 24 is covered with a gate insulating film 25.
  • the gate insulating film 25 one of the counter electrodes (the L power supply line and part of the H power supply line) for forming the resistor R1 and the capacitors C1 and C2, the gate electrode 26, and the L power supply connected to the L power supply
  • the H power supply line connected to the H power supply is formed by patterning the same metal layer.
  • the resistor R1 the electrodes for forming the capacitors C1 and C2 (part of the L power supply line and the H power supply line), the gate electrode 26, the L power supply line connected to the L power supply, and the H power supply are connected.
  • the H power line is covered with an interlayer protective film 28 (insulating layer), and a resistor R1, a source electrode and a drain electrode of the TFT portion shown in FIG. 8, and capacitors C1 and C2 are formed on the interlayer protective film 28.
  • Metal films 33 and 34 for electrically connecting the other counter electrode for electrical connection to the wiring to be protected are provided in a conductive state.
  • the metal film 33 is connected to the resistor R1 through a contact hole 35 formed in the interlayer protective film 28.
  • the drain electrode 30a electrically connected to the H power supply line and the source electrode 30b electrically connected to the L power supply line are also formed of the metal layer for forming the metal films 33 and 34. It is formed by patterning.
  • the resistor R1 is formed to have a desired resistance value by patterning a metal layer for forming the gate electrode 26 into a meandering shape.
  • the capacitor C1 is formed by the metal film 34 and the H power supply line, and the capacitor C2 is formed by the metal film 33 and the L power supply line.
  • the resistor R1 is electrically connected through an intermediate metal film 36 electrically connected to the first electrode pad 15 and a contact hole 35 formed in the interlayer protective film 28.
  • the intermediate metal film 36 is also formed by patterning a metal layer for forming the metal films 33 and 34.
  • the metal films 33 and 34 and the intermediate metal film 36 are covered with a protective insulating film 31 (insulating layer).
  • a first electrode pad 15 is formed above the intermediate metal film 36 and on the protective insulating film 31.
  • the intermediate metal film 36 and the first electrode pad 15 are electrically connected through a through hole 32 (contact hole) formed in the protective insulating film 31.
  • a sealing material 19 is provided so as to cover the first electrode pad 15, and conduction with the second electrode pad 18 is achieved through a conductor 19 a contained in the sealing material 19.
  • the first electrode pad 15 and the resistor R1 are connected through the contact hole 35 and the through hole 32 provided in the interlayer insulating film 28 and the protective insulating film 31. That is, the first electrode pad 15 is disposed on the resistor R1 over the interlayer insulating film 28 and / or the protective insulating film 31. As a result, the area occupied by the protection circuit 38 and the first electrode pad 15 can be reduced.
  • the frame of the display panel 10 provided in the liquid crystal display device 1 can be reduced.
  • the protective insulating film 31, the through hole 32 and the intermediate metal film 36 may be omitted, and the first electrode pad 15 may be formed on the interlayer insulating film 28.
  • two layers of the interlayer insulating film 28 and the protective insulating film 31 are provided. It is preferable. By providing the two layers of the interlayer insulating film 28 and the protective insulating film 31, it is possible to reliably reduce the probability that the first electrode pad 15 and the resistor R1 are short-circuited through the insulating layer having the two-layer structure. Can do.
  • the above effect can be obtained even when an insulating layer having a single layer structure is sufficiently thick. In this case, however, it takes time to form a film and many through holes are formed in the insulating layer. There is a problem that fine patterning becomes difficult.
  • the first electrode pads 15 and 15a and the pixel electrode 20 shown in FIG. 3 are preferably made of the same material and formed by patterning the same layer.
  • the second electrode pads 18 and 18a and the counter electrode 16 shown in FIG. 3 are preferably made of the same material and formed by patterning the same layer.
  • the first electrode pads 15 and 15a and the pixel electrode 20 provided on the TFT substrates 2 and 2a or the second electrode pad provided on the counter electrode substrate 3 are provided.
  • 18 and 18a and the counter electrode 16 can be formed of the same material and simultaneously patterned into a predetermined shape.
  • the highly productive liquid crystal display device 1 in which the manufacturing process is shortened can be realized.
  • the present embodiment shows an organic EL display device, and other configurations are as described in the first embodiment.
  • members having the same functions as those shown in the drawings of the first embodiment are given the same reference numerals, and descriptions thereof are omitted.
  • an organic light emitting layer is provided between the TFT substrate 2 or 2a and the counter electrode substrate 3.
  • the TFT substrates 2 and 2a are formed with a cathode formed of a metal film, and the counter electrode substrate 3 is formed with a transparent electrode (positive electrode) such as ITO or IZO.
  • a transparent electrode positive electrode
  • An organic light emitting layer is provided between the electrodes.
  • a self-luminous thin display device having a wide viewing angle and a high contrast ratio can be realized.
  • the terminal width of the input terminal is set according to the signal content input to the input terminal.
  • the pitch of the input terminal is set according to the content of the signal input to the input terminal.
  • the input terminal to which a power supply signal is input has a wider terminal width than the input terminal to which other signals are input.
  • the terminal width and pitch of the input terminal can be set according to the signal content input to the input terminal.
  • the input terminal and the drive circuit are electrically connected to the drive circuit, and the first electrode provided on the surface of the first substrate facing the second substrate.
  • the conductive material disposed between the electrode pads, and a second electrode pad electrically connected to the input terminal and provided on a surface of the second substrate facing the first substrate. It is preferable to be electrically connected by being electrically connected through the body.
  • the input terminal and the drive circuit are electrically connected via the first electrode pad, the second electrode pad, and the conductor disposed between the electrode pads. ing.
  • the areas of the first electrode pad and the second electrode pad can be increased accordingly.
  • the resistance generated when the first electrode pad and the second electrode pad are electrically connected can be set to a resistance that causes no inconvenience in the circuit.
  • the conductor is included in a sealing material for bonding the first substrate and the second substrate.
  • a conductor such as gold particles is contained in the sealing material that plays a role of joining the first substrate and the second substrate at a predetermined interval.
  • the step of forming a sealing material for joining the first substrate and the second substrate at a predetermined interval, and the step of conducting the drive circuit and the input terminal are performed.
  • One process can be realized, and a display device with high productivity can be realized.
  • the drive circuit and the first electrode pad are electrically connected via a protection circuit.
  • the protection circuit is provided on the first substrate provided with the drive circuit, the active element provided in the drive circuit due to static electricity or noise current entering from the input terminal. Can be prevented from being damaged.
  • the protection circuit includes a resistor, and the first electrode pad is provided on an insulating layer provided so as to cover the resistor so as to overlap the resistor.
  • the first electrode pad and the resistor are electrically connected via a contact hole formed in the insulating layer.
  • the first electrode pad is disposed so as to overlap the resistor above the insulating layer, the area occupied by the protection circuit and the first electrode pad can be reduced. Can do.
  • the frame of the display device can be reduced.
  • the insulating layer is preferably composed of at least two layers.
  • the insulating layer has a multi-layer structure, the first electrode pad and the resistor are more reliably separated from each other.
  • the above effect can be obtained even when the insulating layer having a single-layer structure is provided sufficiently thick.
  • the above-described configuration has an advantage of avoiding the problems associated with the one-layer structure that it takes time to form a film and it is difficult to perform fine patterning including a contact hole.
  • the protection circuit preferably includes a resistor, a transistor, and a capacitor.
  • the transistor provided in the protection circuit can be prevented from being damaged, and the driving is performed by static electricity or noise current that enters from the input terminal. It is possible to prevent the active element provided in the circuit from being damaged.
  • a liquid crystal layer is provided between the first substrate and the second substrate.
  • an organic light emitting layer is provided between the first substrate and the second substrate.
  • the first substrate in order to apply a voltage to the liquid crystal layer, is provided with a pixel electrode, and the second substrate is provided with a common electrode.
  • the pad and the pixel electrode are made of the same material and patterned by the same layer, and the second electrode pad and the common electrode are made of the same material and patterned by the same layer. preferable.
  • the pixel electrode preferably has light reflectivity.
  • a reflective display device or a transflective display device including a pixel electrode having light reflectivity can suppress an increase in the production unit price and can be a highly productive display device. Can be realized.
  • the input terminal is provided along one side of the periphery of the surface of the second substrate facing the first substrate.
  • the input terminals are collectively provided along one side of the second substrate, the connection is completed simply by sequentially stacking the input terminal, one connector, and the output terminal. Therefore, an increase in production unit price can be suppressed, and a display device with high productivity can be realized.
  • the first substrate is provided with a memory element for storing a video signal input via the output terminal and the input terminal.
  • the video signal stored in the memory element can be used, so that a display device with low power consumption can be realized. it can.
  • Examples of the memory element include SRAM, but are not limited thereto.
  • the present invention can be applied to display devices such as liquid crystal display devices and organic EL display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　対向電極基板（３）のＴＦＴ基板（２）と対向する面に設けられた複数の入力端子（４・４ａ・１７）は、外部回路基板（５）に備えられた複数の出力端子（６）とは、平面視において重なるように対向配置されるが、ＴＦＴ基板（２）とは、重ならないように形成されており、入力端子（４・４ａ・１７）と駆動回路とは、ＴＦＴ基板（２）および対向電極基板（３）間に配された導電体を介して電気的に接続され、入力端子（４・４ａ・１７）と出力端子（６）とは、上記各端子との接続面に導電帯（７）および絶縁帯（８）が縞状に形成されたゼブラコネクタ（９）を介して電気的に接続されている。これにより、生産単価の上昇を抑制でき、かつ、生産性の高い表示装置を実現する。

Description

表示装置
　本発明は、液晶表示装置や、有機ＥＬ表示装置に代表されるアクティブ素子を備えた表示装置に関するものである。
　近年、ブラウン管（ＣＲＴ）に代わり急速に普及している液晶表示装置や、有機ＥＬ表示装置に代表されるアクティブ素子を用いた表示装置は、高画質、省エネ型、薄型、軽量型等の特徴を活かしテレビ、モニター、携帯電話等のさまざまな電子機器に幅広く利用されている。
　このような表示装置には、図１０に図示されているような上下基板１０１・１０２間に封止された液晶分子や有機ＥＬ分子などの表示媒体を有する表示パネル１００が備えられている。
　液晶表示装置である場合、図示されてないが、上記上基板１０１には、対向電極やカラーフィルター層が備えられており、一方、上記下基板１０２には、画素電極やアクティブ素子（薄膜トランジスタまたは、薄膜ダイオードなど）が備えられている。
　また、近年、携帯電話等の小型電子機器に用いられる小型表示パネルにおいては、デットスペースとなる額縁領域の減少や信頼性向上のため、上記下基板１０２に、さらに、走査信号線駆動回路やデータ信号線駆動回路をモノリシックに形成する傾向にある。
　図１０に図示されているように、従来構成である上記表示パネル１００を駆動するための電気信号は、一般的には、図示されてない外部制御回路に接続され、上記表示パネル１００の端子領域１０３に圧着されたＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）１０４を介して、上記下基板１０２上に設けられた金属薄膜でパターニングされた端子に印加されるようになっている。
　従来から、表示パネルにおける、その入力端子の構造の多様性を広げる提案として様々な構成が提案されている。
　例えば、特許文献１には、図１１に示すように、薄膜ダイオード（ＭＩＭ素子）２０４を用いた表示パネル２２１・２２２において、外付けの駆動ＩＣがＴＡＢ付けされる多数本の端子部２０７・２１０を、図１１の（ａ）のように、薄膜ダイオード素子側基板２０１上に集約する構成や図１１の（ｂ）のように、対向側基板２０２上に集約する構成が開示されている。
　図１１の（ａ）の構成においては、上記素子側基板２０１には、複数の画素２１８がマトリックス状に配列されている。また、上記各画素２１８は液晶を駆動する薄膜ダイオード（ＭＩＭ素子）２０４を有し、上記薄膜ダイオード（ＭＩＭ素子）２０４と導通して画素電極２０６が形成されている。また、上記素子側基板２０１の上方には、配列された画素２１８の列（図中、縦方向）毎に画素電極２０６に対し十分面積の広いパッド２３７が形成されている。上記各パッド２３７の端部には第１の端子部２０７が設けられている。
　一方、上記各画素２１８は行（図中、横方向）毎に画素間配線２０３により接続され、画素間配線２０３の端部には第２の端子部２１０が形成されている。
　また、上記素子側基板２０１と対向して配される対向側基板２０２には、上記各画素２１８の列毎に対向する対向電極２０９が形成されており、上記各対向電極２０９の上方にはパッド２３７に対向するパッド２３６が形成されている。
　なお、上記パッド２３６と上記パッド２３７により液晶を誘電体とするコンデンサーを構成して電極転移させるようになっている。
　一方、図１１の（ｂ）の構成においては、上記素子側基板２０１の上記各画素２１８は、列毎（図中、縦方向）に画素間配線２０３により接続され、上記画素間配線２０３の端部には画素電極２０６に対し十分面積の広いパッド２１６が形成されている。
　また、上記素子側基板２０１と対向して配される対向側基板２０２には、上記各画素２１８の行毎（図中、横方向）に対向する対向電極２０９が形成され、上記各対向電極２０９の端部には第２の端子部２１０が形成されている。上記対向電極２０９は光を透過するＩＴＯ等の透明材料から形成される。また、上記パッド２１６に対向する位置にパッド２１７が形成され、上記各パッド２１７の端部には第１の端子部２０７が設けられている。
　図１１の（ａ）および図１１の（ｂ）の構成によれば、上記両基板２０１・２０２の何れか一方の基板にデータ信号入力用の端子および走査信号入力用の端子を配することができ、上記表示パネル２２１・２２２の周囲に配されて上記各端子に接続される回路部材について、一体化や接続方法の単純化を図ることが可能となり、上記表示パネル２２１・２２２を備えた液晶表示装置の小型化を図ることができると記載されている。
　また、特許文献２には、図１２に示すように、下側の基板３１０には、データ信号線３０１と、上記データ信号線３０１が接続されたデータ信号線駆動回路３０２、走査信号線３０３と、上記走査信号線３０３が接続された走査信号線駆動回路３０４、上記データ信号線３０１と上記走査信号線３０３とに接続されたスイッチング素子３０５、該スイッチング素子３０５によってオン・オフされる画素電極３０６および上記データ信号線駆動回路３０２、上記走査信号線駆動回路３０４にパネル外部から各種信号を送るために、それらから引き出された引き回し配線群３０４ａが配設されている。
　また、上記走査信号線駆動回路３０４の外側と上記データ信号線駆動回路３０２の対向対辺に沿って、コモン転移用配線３０７が配設されており、該コモン転移用配線３０７の対角位置にはコモン転移電極３０８が配設されている。
　上記下側の基板３１０においては、額縁領域上に形成されたデータ信号線駆動回路３０２の手前側の辺から引き出されたビデオ信号配線群３０２ｂが、その引き出し方向に真っ直ぐに延伸され、シール部材３４０の配設ラインと交差する位置にまで達している。
　そして、そのシール部材３４０の配設ラインに達した位置で、その先端にバイパス電極３０２ｃが形成された形となっている。
　また、上記データ信号線駆動回路３０２の外側を平行に走るシール部材３４０の配設ラインの位置にもバイパス電極３０２ｄが形成されており、該バイパス電極３０２ｄは、シール部材３４０の配設ラインに交差するようになっている。
　また、上記シール部材３４０の配設ラインの外側には、配線群３０２ｅが配設されており、上記配線群３０２ｅは、外部接続端子３３０に接続されている。
　一方、上側の基板３２０には、下側の基板３１０の上記データ信号線駆動回路３０２の真上の領域の一部と、その外寄りの領域を併せた領域に対応する部分以外は、ほぼ一面に対向電極３１１が形成されている。
　上記対向電極３１１が形成されてない領域には、上記引き回し配線群３０２ｂのバイパス配線群３１４が設けられており、上記バイパス配線群３１４の両端にはバイパス電極３１５・３１６が接続されている。
　上記構成によれば、下側の基板３１０上に引き回されている複数本の配線のうち数本の配線について、その一部の区間を上側の基板３２０側を経由するようにしている。よって、上記下側の基板３１０上において、配線の占める面積を減らすことができ、その分、上記データ信号線駆動回路３０２を上記基板３１０の縁部の方に寄せた形をとることができ、狭額縁化を実現することができると記載されている。
日本国公開特許公報「特開２００１－２２２０２２号公報（２００１年８月１７日公開）」 日本国公開特許公報「特開２００７－２６４４４７号公報（２００７年１０月１１日公開）」
　しかしながら、上記特許文献１の構成においては、上記表示パネル２２１・２２２の２辺に、走査信号線およびデータ信号線の数に相当する入力端子を設ける必要があるため、解像度の高い表示パネルにおいては、上記入力端子を大きいピッチで形成するのは困難であり、複数個の外付け駆動ＩＣをＴＡＢ方式で設ける工程において、精度の高いアライメント調整が要求されるので、生産性を向上させることができないという問題がある。
　また、上記特許文献２においては、狭額縁化を実現する構成については記載されているが、外部制御回路の出力端子と表示パネルの入力端子とを、どのような構成によって電気的に接続するかについては全く記載がない。
　よって、上記特許文献１および２の構成からは、部材コストを抑制するとともに、生産性を向上させることができる表示装置を実現することはできない。
　本発明は、上記の問題点に鑑みてなされたものであり、生産単価の上昇を抑制でき、かつ、生産性の高い表示装置を提供することを目的とする。
　本発明の表示装置は、上記の課題を解決するために、外部回路基板と、画素回路およびその駆動回路がモノリシックに形成された第１の基板と、上記第１の基板と対向して設けられた第２の基板とがこの順で重ねられた表示装置において、上記第２の基板の上記第１の基板と対向する面に設けられた複数の入力端子は、上記外部回路基板に備えられた複数の出力端子とは、平面視において重なるように対向配置されるが、上記第１の基板とは、重ならないように形成されており、上記入力端子と上記駆動回路とは、上記第１の基板および上記第２の基板間に配された導電体を介して電気的に接続され、上記入力端子と上記出力端子とは、上記各端子との接続面に導電帯および絶縁帯が縞状に形成されたコネクタを介して電気的に接続されていることを特徴としている。
　上記構成によれば、上記表示装置においては、画素回路および駆動回路が、モノリシックに形成されているため、上記入力端子の数を大幅に減らすことができる。
　よって、その分、上記第２の基板の上記第１の基板と対向する面に設ける複数の入力端子のピッチを大きくすることができる。
　したがって、上記表示装置においては、入・出力端子数が少なく、かつ、該端子の端子幅およびピッチも比較的大きくすることができるため、高価なＦＰＣなどを用いて上記入力端子と出力端子とを接続する必要性がない。このため、ＦＰＣの代わりに、上記各端子との接続面に導電帯および絶縁帯が縞状に形成されたコネクタを使用することができる。このようなコネクタは、ＦＰＣより安価であり、入・出力端子に対する精密なアライメントも不要である。
　この結果、上記第１の基板と上記第２の基板とを備えた表示パネルの入力端子、上記コネクタ、上記外部回路基板（制御回路）の出力端子を順に重ねるだけで、入・出力端子同士の電気的接続を完了させることができるので、生産単価の上昇を抑制でき、かつ、生産性の高い表示装置を実現することができる。
　また、上記第２の基板が使用者に対面する表示面であるので、上記表示パネルが組み込まれた電子製品において、上記制御回路が上記表示パネルと使用者の間を遮ることなく、使い勝手のよい電子製品とすることができる。
　本発明の表示装置は、以上のように、上記第２の基板の上記第１の基板と対向する面に設けられた複数の入力端子は、上記外部回路基板に備えられた複数の出力端子とは、平面視において重なるように対向配置されるが、上記第１の基板とは、重ならないように形成されており、上記入力端子と上記駆動回路とは、上記第１の基板および上記第２の基板間に配された導電体を介して電気的に接続され、上記入力端子と上記出力端子とは、上記各端子との接続面に導電帯および絶縁帯が縞状に形成されたコネクタを介して電気的に接続されている構成である。
　それゆえ、生産単価の上昇を抑制でき、かつ、生産性の高い表示装置を実現することができるという効果を奏する。また、上記第２の基板が使用者に対面する表示面であるので、上記表示パネルが組み込まれた電子製品において、上記制御回路が上記表示パネルと使用者の間を遮ることなく、使い勝手のよい電子製品とすることができる。
本発明の一実施の形態の液晶表示装置の概略構成を示す分解斜視図である。 本発明の一実施の形態の液晶表示装置に備えられた対向電極基板を示す図である。 本発明の一実施の形態の液晶表示装置に備えられた表示パネルの概略構成を示す説明図である。 本発明の一実施の形態の液晶表示装置に備えられたＴＦＴ基板の表示領域に設けられたＴＦＴの製造プロセスを説明するための概略工程図である。 本発明の一実施の形態の液晶表示装置に備えられた表示パネルにおける表示領域の概略構成を示す断面図である。 本発明の他の実施の形態の液晶表示装置に備えられたＴＦＴ基板の構成を模式的に示す斜視図である。 本発明の他の実施の形態の液晶表示装置に備えられた保護回路の一例を示す回路図である。 図７の保護回路を有する本発明の他の実施の形態の液晶表示装置に備えられた表示パネルの入力端子近傍の構成を示す模式的な平面図である。 図８の表示パネルにおけるＡ－Ａ’断面図である。 従来の表示パネルの構成を示す斜視図である。 従来の表示パネルにおいて、その入力端子の構造を示す図であり、（ａ）はその一例を示し、（ｂ）は他の例を示している。 従来の他の表示パネルにおいて、その入力端子の構造の一例を示す斜視図である。
　以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。
　本発明の表示装置は、生産単価の上昇を抑制でき、かつ、生産性が高い表示装置である。
　〔実施の形態１〕
　以下、図１～３に基づいて、本発明の一実施の形態の液晶表示装置１の構成について説明する。
　本実施の形態においては、表示装置の一例として、反射型の液晶表示装置１を前提に説明を行うが、これに限定されることなく、本発明は、自発光型表示装置、半透過型表示装置や透過型表示装置などにも適用することが可能であるのはもちろんである。
　図１は、本発明の一実施の形態の液晶表示装置１の概略構成を示す構成図である。
　図１に図示されているように、本実施の形態の液晶表示装置１は、複数のＴＦＴ素子と上記ＴＦＴ素子に接続された画素電極とモノリシックに形成された走査信号線駆動回路とデータ信号線駆動回路とを備えたＴＦＴ基板２（第１の基板）と、対向電極を備え、上記ＴＦＴ基板２と対向するように設けられている対向電極基板３（第２の基板）と、上記基板２・３間に封止された液晶層とを有する表示パネル１０と、上記表示パネル１０を制御するための信号を出力する制御回路を備えた外部回路基板５とを備えている。なお、この場合の表示面ＤＳは、上記対向電極基板３側にある。
　本実施の形態においては、上記ＴＦＴ基板２と対向する基板側に対向電極が備えられている構造について説明するが、本発明がこれに限定されることはなく、例えば、ＩＰＳモードのように、対向基板側に対向電極を備えていない横電界方式の液晶モードの場合においても、適用できるのは勿論である。
　図１においては、上記表示パネル１０に、データ信号や制御信号、電源を入力するため、複数の入力端子４・４ａ・１７が、上記対向電極基板３の上記ＴＦＴ基板２と対向する面に設けられている。なお、後述するように、入力端子４には、データ信号や制御信号が、他の入力端子４・１７より幅広に形成された入力端子４ａには、電源が、それぞれ入力され、上記ＴＦＴ基板２上の駆動回路に送られる。
　一方、上記入力端子１７には、対向電極基板３の対向電極に印加される電圧が入力される。
　また、上記ＴＦＴ基板２は、上記入力端子４・４ａ・１７が図中の下側に露出するように、上記対向電極基板３より短くなっている。言い換えれば、対向電極基板３は、ＴＦＴ基板２に対して、庇状に張り出している。
　さらに、上記外部回路基板５に備えられた複数の出力端子６は、対応する上記入力端子４・４ａ・１７と、平面視において重なるように対向配置されている。
　上記入力端子４・４ａ・１７と出力端子６とは、縞状に設けられた導電帯７と絶縁帯８とを有するゼブラコネクタ９によって導通されている。より具体的には、一対をなす入力端子４・４ａ・１７と出力端子６とは、ゼブラコネクタ９の上記導電帯７を間に挟むことによって電気的に接続されている。
　上記ゼブラコネクタ９は、大きいピッチサイズを有するため、精密なアライメント調整を必要としない特徴があり、表示パネル１０の入力端子４・４ａ・１７、上記ゼブラコネクタ９、上記外部回路基板５の出力端子６を順に重ねるだけで接続を完了させることができるので、生産単価の上昇を抑制でき、かつ、生産性の高い液晶表示装置１を実現することができる。
　図２は、上記入力端子４・４ａ・１７の平面的な構成を示す図である。
　モノリシックに形成された駆動回路を駆動させるためには、データ信号や制御信号だけではなくＨｉｇｈ電源、Ｌｏｗ電源の入力も必須である。
　図２に図示されているように、上記対向電極１６と入力端子４・４ａ・１７とを、金属より抵抗の大きいＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）のような薄膜によって形成した場合、工程を短縮することができる。しかしながら、抵抗の大きい上記薄膜のパターニングによって、一定の端子幅及び間隔で配置されるようにした入力端子に電源を入力すると、電圧降下等の不具合が生じるため電源用端子として好ましくない。
　よって、図２に図示しているように、端子幅Ｗが他の入力端子４・１７より拡幅されたＨｉｇｈ電源用とＬｏｗ電源用の入力端子４ａを二つ設けるとよい。
　なお、ピッチＰは、入力端子４・１７が、Ｄ１からＤｎへ向かう方向において、各端子の前端同士の間隙を示すものとする。
　図示するように、他の入力端子４・１７間はピッチＰで、上記電源用の入力端子４ａ間はピッチ２Ｐで設けられており、上記電源用の入力端子４ａの端子幅Ｗは、ピッチＰで設けられたｎ本（Ｄ１～Ｄｎ）の入力端子４・１７のＤ４とＤ５との間の幅分とＤ５の端子幅分とを合わせた分、すなわち、ピッチＰ分が拡幅されているが、必要であればさらに拡幅しても良い。
　なお、ここで端子の拡幅のために端子ピッチＰを変える場合は、基本の端子ピッチＰの整数倍とすることが好ましい。
　一般的に、ゼブラコネクタ９に備えられている導電帯７と絶縁帯８とは比較的広い間隔で設けられているため、上記入力端子４・４ａ・１７のピッチは、ゼブラコネクタ９の導電帯７と絶縁帯８との間隔に見合ったピッチで配置されているのが最も好都合であるからである。
　なお、端子幅およびピッチの両方を変化させる例として、電源用端子を取り上げたが、例えばクロストークを避けたい信号が入力される端子同士のピッチを広くする場合のように、端子幅は、以前と等しくし（変えずに）、ピッチのみを変化（増加）させてもよい。しかしながら、市販されているゼブラコネクタに見合う端子ピッチは比較的大きくなるため、２つの端子に入力された信号が互いに干渉するようなことはほとんどない。したがって、実質的に電源端子や電流が大きい端子に着目して端子を拡幅する配慮で十分であろう。
　上記構成とすることにより、モノリシックに形成された駆動回路に対応できるゼブラコネクタ９用の入力端子４・４ａ・１７を、上記対向電極基板３に設けられた対向電極１６と同じ透明で、抵抗が比較的大きいＩＴＯのような薄膜から形成することができる。
　なお、本実施の形態においては、拡幅された入力端子４ａを二つ設けているが、これに限定されることはなく、これらの数は、必要に応じて、適宜調整できるのはもちろんである。
　以上のように、上記液晶表示装置１においては、入力端子４・４ａ・１７の信号内容に応じて端子のピッチＰや端子幅Ｗを設定している。
　以下、図３に基づいて、上記液晶表示装置１に備えられた表示パネル１０の構成についてさらに詳しく説明する。
　図３は、上記液晶表示装置１に備えられた表示パネル１０の概略構成を示す構成図である。
　上記ＴＦＴ基板２の上記対向電極基板３と対向する面には、画素電極２０とＴＦＴ素子２１とが形成されている表示領域１１と、上記表示領域１１の外側には、多結晶シリコンをベースとしてモノリシックに形成された走査信号線駆動回路１２とデータ信号線駆動回路１３とが備えられている。
　本実施の形態においては、多結晶半導体膜として、多結晶シリコンを用いているが、これに限定されることなく、非晶質シリコン、非晶質ゲルマニウム、多結晶ゲルマニウム、非晶質シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウム、非晶質シリコン・カーバイド、多結晶シリコン・カーバイドなどをレーザアニールにより多結晶化した半導体膜を用いることができる。
　なお、上記レーザアニール方法について、詳しくは後述する。
　図３における上記表示領域１１の部分拡大図に図示されているように、上記表示パネル１０には、マトリックス状に配された複数の画素電極２０と複数のデータ信号線ＳＬと、これらデータ信号線ＳＬに交差するように複数の走査信号線ＧＬとが設けられている。上記各データ信号線ＳＬと上記各走査信号線ＧＬとが交差する箇所に対応して上記ＴＦＴ素子２１が設けられている。
　また、図１に図示されている上記外部回路基板５に備えられた出力端子６の一部からは、上記表示パネル１０に表示する画像の映像信号が出力される。上記映像信号は、上記画像の各画素の表示状態を示す映像データであって、時分割で転送される映像データに基づいて生成されている。さらに、別の複数個の出力端子６からは、上記映像信号を上記表示パネル１０に正しく表示するためのタイミング信号として、ソースクロック信号およびソーススタートパルス信号が、上記データ信号線駆動回路１３に出力され、ゲートクロック信号およびゲートスタートパルス信号が、上記走査信号線駆動回路１２に出力される。
　上記走査信号線駆動回路１２は、上記ゲートクロック信号などのタイミング信号に同期して複数の走査信号線ＧＬを順次選択する。一方、上記データ信号線駆動回路１３は、上記ソースクロック信号などのタイミング信号に同期して動作し、各データ信号線ＳＬに応じたタイミングを特定し、上記各タイミングで上記映像信号をサンプリングし、サンプリング結果に応じた信号を、上記各データ信号線ＳＬに書き込む。
　上記画素電極２０の大きさに合わせて分画されている上記表示パネル１０の各画素は、それぞれに対応する走査信号線ＧＬが選択されている間、それぞれに対応するデータ信号線ＳＬに出力されたデータに応じて、それぞれの明るさを制御し、映像信号が示す画像を表示する。
　なお、図３には図示されてないが、上記表示パネル１０の場合は、各画素の対向電極１６と画素電極２０との間に液晶を挟んで液晶容量を構成するが、上記液晶容量に充電した電荷の減衰時間を長くするため、上記液晶容量と並列に補助容量（Ｃｓ）を接続する構成としてもよい。
　なお、上記液晶表示装置１において、上記画素電極２０は、光反射性を有していることが好ましい。
　上記構成によれば、光反射性を有する画素電極２０を備えた反射型または、半透過型の表示装置であっても、生産単価の上昇を抑制でき、かつ、生産性の高い液晶表示装置１を実現することができる。
　また、本実施の形態においては、上記ＴＦＴ基板２に備えられた画素電極２０をアルミニウムや銀などのように反射率が高く、電気抵抗が低い物質で形成しているが、上記光反射性部材を設ける方法は、これに限定されることはない。
　また、各画素に備えられた光反射性を有する画素電極２０の下にメモリー素子を内蔵し、消費電力の小さな表示装置としてもよい。メモリー素子としてはＳＲＡＭが挙げられる。ＳＲＡＭは１画素に１ビットでもよいし、階調表示させるのであれば複数のＳＲＡＭを各画素に配置すれば実現できる。このようにＳＲＡＭを各画素に内蔵した表示装置の場合は電源容量や電流値が小さくて済む為、ゼブラコネクタ９による端子接続に適している。
　また、上記走査信号線駆動回路１２と上記データ信号線駆動回路１３からは、上記ＴＦＴ基板２の外部に向かって配線１４が引き出され、上記配線１４は、上記ＴＦＴ基板２上に設けられた第１の電極パッド１５・１５ａと接続されている。なお、配線１４および第１の電極パッド１５・１５ａは、導電部材を構成している。
　すなわち、上記ＴＦＴ基板２の外部に取り出す全ての信号線や電源線のそれぞれに対して上記第１の電極パッド１５・１５ａが設けられ、上記第１の電極パッド１５・１５ａは、上記ＴＦＴ基板２の一辺端部に沿って配置されている。
　一方、上記対向電極基板３においては、既に上述した拡幅された上記入力端子４ａの上部に設けられた第２の電極パッド１８ａは、他の第２の電極パッド１８より大きく形成されており、これに対向する第１の電極パッド１５ａも、他の第１の電極パッド１５より大きく形成されている。
　また、上記対向電極１６の一部は、図示されているように、上記入力端子４・４ａが設けられている上記対向電極基板３の一辺の端部に延伸され、対向電極１６と同電位の入力端子１７となる。
　また、入力端子１７が設けられている上記対向電極基板３の一辺には、上記対向電極１６と電気的に分離されている他の入力端子４・４ａが形成されており、上記個々の入力端子４・４ａには、上記導電部材を構成する第２の電極パッド１８・１８ａが付随している。
　なお、上記第１の電極パッド１５・１５ａの数と上記第２の電極パッド１８・１８ａの数は同一であり、上記表示パネル１０を平面視したときに、上記第１の電極パッド１５・１５ａと上記第２の電極パッド１８・１８ａとが１対１に重なるように形成されている。
　第１の電極パッド１５・１５ａと第２の電極パッド１８・１８ａとを導通させる導電体が含まれたシール材１９については、後述する。
　上記構成によれば、上記ＴＦＴ基板２においては、走査信号線駆動回路１２とデータ信号線駆動回路１３とが、モノリシックに形成されているため、入力端子４・４ａの数を減らすことができ、入力端子４・４ａのピッチを大きくすることができる。この結果、入力端子４・４ａに対応させた上記第１の電極パッド１５・１５ａおよび第２の電極パッド１８・１８ａの各ピッチも大きくすることができるため、第１の電極パッド１５・１５ａおよび第２の電極パッド１８・１８ａにそれぞれ割りあてることができる面積を大きくすることができる。
　よって、上記構成によれば、上記第１の電極パッド１５・１５ａと上記第２の電極パッド１８・１８ａとの導通抵抗を十分に低くすることができる液晶表示装置１を実現することができる。また、高価なＦＰＣなどを用いて上記表示パネル１０と上記外部回路基板５の出力端子６とを接続する必要性はなく、対応端子数が少なく、該端子のピッチサイズも比較的大きい安価なゼブラコネクタ９を用いることができる。
　なお、図１～３における、入力端子４・４ａ・１７、第１の電極パッド１５・１５ａ、第２の電極パッド１８・１８ａの数は、例示的に示すものであり、必要に応じて、適宜調整できるのはもちろんである。
　次に、図３に図示されているシール材１９は、上記ＴＦＴ基板２と上記対向電極基板３とを所定の間隔で接合し、表示媒体を封止する役割を担っており、枠状に上記ＴＦＴ基板２の外周に沿うように形成される。なお、液晶材はこのシール材１９に囲まれた内側領域の間隙に充填される。
　上記シール材１９としては、例えば、紫外線硬化樹脂、熱硬化樹脂、またはこれらの併用型樹脂を用いることができる。
　上記シール材１９中には、金粒子のような導電体が含有されている。
　上記構成によれば、上記ＴＦＴ基板２と上記対向電極基板３とを所定の間隔で接合する役割を担っているシール材１９中には、例えば、金粒子等の導電体が混入されている。このようなシール材１９を用いて、上記第１の電極パッド１５・１５ａと上記第２の電極パッド１８・１８ａとを電気的に接続する場合に生じる抵抗は、前述したとおり、上記第１の電極パッド１５・１５ａと上記第２の電極パッド１８・１８ａの面積が大きいため、回路上不都合が無い程度の抵抗とすることができる。
　また、図３に図示されているように、上記第１の電極パッド１５・１５ａと上記第２の電極パッド１８・１８ａとは、シール材１９が形成される上記表示パネル１０の周縁部に設けられている。
　よって、上記構成によれば、上記ＴＦＴ基板２と上記対向電極基板３とを所定の間隔で接合するためのシール材１９の形成工程と、上記第１の電極パッド１５・１５ａと上記第２の電極パッド１８・１８ａとを導通させるための導電体の形成工程を一つの工程とすることができ、生産性の高い液晶表示装置１を実現することができる。
　また、図１および図３に図示されているように、上記液晶表示装置１において、上記入力端子４・４ａ・１７は、上記対向電極基板３の上記ＴＦＴ基板２と対向する面の一辺に沿って設けられている。
　上記構成によれば、上記入力端子４・４ａ・１７が、上記対向電極基板３の一辺に沿って設けられているため、表示パネル１０の入力端子４・４ａ・１７、上記入力端子４・４ａ・１７に対応する１個のゼブラコネクタ９、上記外部回路基板５の出力端子６を順に重ねるだけで接続を完了させることができるので、生産単価の上昇を抑制でき、かつ、生産性の高い液晶表示装置１を実現することができる。
　以下、図４に基づいて、上記ＴＦＴ基板２に備えられたＴＦＴ素子２１の製造プロセスを説明する。
　図４は、上記ＴＦＴ基板２の表示領域１１にアクティブ素子として設けられたＴＦＴ素子２１の製造プロセスを説明するための概略工程図である。
　本実施形態においては、上記ＴＦＴ基板２として、透明なガラス基板を用いているが、これに限定されることはなく、上記基板２としては、上記ガラス基板以外にも、石英、プラスチックなどからなるものを用いることができる。
　先ず、図４の（ａ）に示すように、上記基板２上に、膜厚１００～５００ｎｍ（好ましくは１５０～３００ｎｍ）の下地膜２２を形成する。下地膜２２としては、例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法又はスパッタ法によって形成されたシリコンを含む無機絶縁膜（例えば、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜など）を用いることができる。また、下地膜２２は複数の層が積層された構造であってもよい。上記基板２からの不純物イオンの拡散を効果的に抑制するという観点からは、下地膜２２はシリコン窒化膜、シリコン窒化酸化膜等の窒素を含む無機絶縁膜であることが好ましい。
　次に、図４の（ｂ）に示すように、プラズマＣＶＤ法などによって非晶質半導体膜２３を成膜する。上記非晶質半導体膜２３の膜厚は２０ｎｍから１００ｎｍ程度が好ましい。
　次に、図４の（ｃ）に示すように、上記非晶質半導体膜２３を、固体レーザ法等を用いて結晶化させることで結晶化半導体膜２４を形成する。
　その後、図４の（ｄ）に示すように、得られた結晶化半導体膜２４をフォトリソ工程により所望の形状にパターニングすることで、膜厚２０～１００ｎｍ（好ましくは３０～７０ｎｍ）の上記結晶化半導体膜２４を形成することができる。
　次に、図４の（ｅ）に示すように、上記結晶化半導体膜２４を覆うように膜厚３０～１５０ｎｍ（好ましくは５０～１００ｎｍ）のゲート絶縁膜２５を形成する。また、上記結晶化半導体膜２４の材質は、シリコンであるため、上記結晶化半導体膜２４との界面における界面準位を低減するという観点からは、上記ゲート絶縁膜２５はシリコン酸化膜であることが好ましい。なお、必要があれば、引き続いて上記ＴＦＴ素子２１の閾値電圧を制御する目的で、上記ゲート絶縁膜２５を介して、上記結晶化半導体膜２４の全面に不純物をイオン注入法又はイオンドーピング法によりドーピング（チャネルドーピング）する。チャネルドーピングに使用される不純物の例としては、Ｎチャネル型ＴＦＴとする場合は、ホウ素（Ｂ）等のＩＩＩ族元素を用いることができ、Ｐチャネル型ＴＦＴとする場合は、リン（Ｐ）等のＶ族元素を用いることができる。また、大面積基板を処理する場合の不純物の添加方法としては、イオンドーピング法が好適である。
　続いて、図４の（ｆ）に示すように、導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を所望の形状にパターニングすることによって、膜厚１００～５００ｎｍ（好ましくは１５０～３００ｎｍ）のゲート電極２６を形成する。
　次に、図４の（ｇ）に示すように、上記ゲート電極２６をマスクとし、ボロン（Ｂ）、リン（Ｐ）等の不純物をイオン注入法または、イオンドーピング法によりドーピングを行い、上記結晶化半導体膜２４に低濃度ソース領域２４ｄ、２４ｂ（２４ｂは高濃度ソース領域となる）と低濃度ドレイン領域２４ｅ、２４ｃ（２４ｃは高濃度ドレイン領域となる）とを形成する。なお、上記ゲート電極２６によってマスクされた領域がチャネル領域２４ａとなる。さらに、上記ゲート電極２６を覆うように膜厚２０～１５０ｎｍ（好ましくは３０～１００ｎｍ）のキャップ膜２７を形成した後、上記キャップ膜２７をマスクとして上記結晶化半導体膜２４に自己整合的にボロン（Ｂ）、リン（Ｐ）等の不純物をイオン注入法又はイオンドーピング法によりドーピングを行い、高濃度ソース領域２４ｂと高濃度ドレイン領域２４ｃとを形成する。その後、上記結晶化半導体膜２４の活性化工程を経て、チャネル領域２４ａを除く領域に、ソース・ドレイン領域として機能する高濃度不純物領域２４ｂ、２４ｃを形成する。また、上記結晶化半導体膜２４の活性化工程としては、例えば、アニールオーブン等を用いて熱処理を行ってもよいし、エキシマレーザ等を照射してもよい。上記キャップ膜２７としては特に限定されず、例えば、プラズマＣＶＤ法又はスパッタ法によって形成されたシリコンを含む絶縁膜（例えば、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜など）を用いることができる。
　さらには、図４の（ｈ）に示すように、スパッタ法やプラズマＣＶＤ法などを使用してシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜など、あるいはその積層からなる層間絶縁膜２８を３０ｎｍから１５００ｎｍ程度成膜する。
　さらに、３００℃～５５０℃で３０分から１２時間程度の熱処理を行うことにより、水素化を行う。これは上記層間絶縁膜２８に含まれる水素により、上記結晶化半導体膜２４のダングリングボンドなどの欠陥を終端するための工程である。水素プラズマや、水素が３～１００％含まれる雰囲気中で３００～４５０℃で熱処理を行うことによっても、水素化をすることができる。その後に、上記層間絶縁膜２８に、上記結晶化半導体膜２４の高濃度ソース領域２４ｂ及び高濃度ドレイン領域２４ｃに通じるコンタクトホール２９を形成した後、スパッタ法などにより、基板の上側全面に金属膜３０を形成する。金属膜３０としては、例えば、Ｔｉ１００ｎｍ、Ａｌ３５０ｎｍ、Ｔｉ１００ｎｍの積層膜を形成し、感光性レジストを使用して、上記金属膜３０の上に、所望のソースおよびドレイン電極用のレジストパターンを形成する。次に、レジストパターンをマスクにして上記金属膜３０をエッチングすることにより、ソース電極およびドレイン電極を形成する。その後、レジストパターンを除去する。なお、本実施の形態においては、金属膜３０をＴｉ／Ａｌ／Ｔｉの積層としているが、特に限定はされず、低抵抗金属であるＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄなどから選ばれた元素、あるいは前記元素を主成分とする合金材料もしくは化合物材料で、必要に応じて積層構造として形成しても良い。
　次いで、図４の（ｉ）に示すように、保護絶縁膜３１として、透明絶縁膜であるシリコン酸化膜や感光性アクリル樹脂等を使用する。本実施の形態においては、感光性アクリル樹脂を使用し、スルーホール３２のパターンを形成した。
　最後に、本実施の形態においては、反射型の液晶表示装置１を作製するため、画素電極２０としては、Ａｌ、Ａｇなどの高反射率を示し、かつ電気抵抗の低い導電膜をスパッタ法などで例えば１００ｎｍ程度形成し、感光性レジストを使用して、所望のパターンを形成し、レジストパターンをマスクにして、上記導電膜をエッチングすることにより、パターニングを行う。
　なお、透過型の液晶表示装置を作製するためには、画素電極２０としては、ＩＴＯ、ＩＺＯなどの透明導電膜を用いればよい。
　以上のようなＴＦＴ素子２１の製造プロセスを用いて、上記ＴＦＴ基板２の上記表示領域１１の外側には、走査信号線駆動回路１２、データ信号線駆動回路１３、第１の電極パッド１５・１５ａなどを設ける。
　図５は、本発明の一実施の形態の液晶表示装置１に備えられた表示パネル１０における表示領域１１の概略構成を示す断面図である。
　図５に示すように、上記液晶表示装置１は、上記ＴＦＴ基板２と、これに対向する対向電極１６を備える対向電極基板３とを備え、これらの基板の間に液晶層３６がシール材１９（未図示）によって封入された構成を有する表示パネル１０を備えている。
　上記表示パネル１０は、反射型であるため、対向電極基板３側にのみ偏光板３７が備えられているが、表示パネルが透過型である場合は、上記ＴＦＴ基板２と対向電極基板３とに偏光板３７が備えられる。
　また、明るい表示を欲するのであれば偏光板を必要としない液晶モードを採用してもよい。たとえば、その一例としては、光散乱性液晶が挙げられ、高分子分散液晶や高分子ネットワーク液晶を用いると明るい表示が得られ、且つ、高価な偏光板を用いないので製造コストを削減できる。
　また、本実施の形態の液晶表示装置１は、反射型であるため、バックライトを備える必要はないが、透過型に適用するためには、画素電極２０として、ＩＴＯ、ＩＺＯなどの透明導電膜を用いるとともに、図１に示す、上記表示パネル１０と上記外部回路基板５との間に、バックライトを設ける空間を作ればよい。
　〔実施の形態２〕
　つぎに、図６～９に基づいて、本発明の第２の実施形態について説明する。本実施の形態は、実施の形態１の液晶表示装置に保護回路を設けたものを示し、その他の構成については実施の形態１において説明したとおりである。説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
　図６は、本実施の形態の液晶表示装置１に備えられたＴＦＴ基板２ａの構成を示す平面図である。
　図６に図示されているように、上記ＴＦＴ基板２ａの対向電極基板３と対向する面には、駆動回路１２・１３と、保護回路３８と、第１の電極パッド１５・１５ａとが、この順で電気的に接続されるようにモノリシックに形成されていることが好ましい。
　上記構成によれば、図示されていない複数の入力端子４から侵入する静電気やノイズ電流によって、上記駆動回路１２・１３内に備えられたＴＦＴ素子などが破損するのを防ぐことができる。
　なお、上述したＨｉｇｈ電源用およびＬｏｗ電源用に相当する入力端子４ａと電気的に接続されている第１の電極パッド１５ａには、保護回路３８は設けてない。
　また、実施の形態１で既に説明したように、上記第１の電極パッド１５・１５ａ上には、シール材１９が形成されるため、上記構成では、シール材１９の内側に上記保護回路３８が形成されることとなるので、上記保護回路３８を外部からの傷や腐食から守ることができる。
　また、上記保護回路３８は、例えば、上記駆動回路１２・１３の内部などのように、上記ＴＦＴ基板２ａの対向電極基板３と対向する面の複数個所に設けることもできる。
　図７は、本実施の形態の液晶表示装置１に備えられた保護回路３８の一例を示す回路図である。
　図示されているように、上記保護回路３８には、上述した表示領域１１に設けられたＴＦＴ素子２１と同じ製造プロセスによって形成されたトランジスタ（ＴＦＴ１・ＴＦＴ２）が二つ備えられている。
　一方のトランジスタ（ＴＦＴ１）のドレイン電極は、Ｈ電源に接続されており、ソース電極は、保護の対象となる入力端子４から駆動回路１２・１３に至る配線に接続されている。さらに、上記トランジスタ（ＴＦＴ１）は、上記ドレイン電極とゲート電極とが接続された構成となっており、ダイオードのような特性を示す。
　すなわち、静電気などにより、上記配線にＨ電源以上の電圧が印加された場合に、上記トランジスタ（ＴＦＴ１）がオンとなり、異常電流を逃がす構造となっている。
　また、他方のトランジスタ（ＴＦＴ２）のドレイン電極は、保護の対象となる入力端子４から駆動回路１２・１３に至る配線に接続されており、ソース電極はＬ電源に接続されている。さらに、上記トランジスタ（ＴＦＴ２）は、上記ＴＦＴ１と同様に、上記ドレイン電極とゲート電極とが接続された構成となっており、ダイオードのような特性を示す。
　よって、上記配線にＬ電源以下の電圧が印加された場合に、上記トランジスタ（ＴＦＴ２）がオンとなり、Ｌ電源から電流が流れる構成となっている。
　したがって、上記構成によれば、上記配線に印加される電圧を常にＨ電源以下、Ｌ電源以上に維持することができ、上記駆動回路１２・１３内に備えられたＴＦＴ素子などが破損するのを防ぐことができる。
　また、図示されているように、上記保護回路３８においては、上記配線に抵抗Ｒ１・Ｒ２が設けられており、上記配線と上記Ｈ電源および上記Ｌ電源間には、容量Ｃ１・Ｃ２がそれぞれ設けられている。
　よって、上記配線に強い電圧が瞬間的に印加されたとしても、上記トランジスタ（ＴＦＴ１・ＴＦＴ２）自体の破損を防止することができる。
　本実施の形態においては、図７に図示されているような構造の保護回路３８を設けているが、これに限らず様々な構成が提案されており適宜構成を変えても良い。例えば、抵抗とトランジスタとから構成される保護回路なども適宜用いることができる。
　なお、多くの保護回路では、図７における抵抗Ｒ１に相当する回路素子を有することが多い。
　図８は、図７の保護回路３８を備えた表示パネル１０の入力端子４近傍の構成を示す平面図である。
　また、図９は、図８の表示パネル１０のＡ－Ａ’線における断面構造を示す断面図である。
　図８、９に図示されているように、入力端子４から駆動回路１２・１３に至るまでの構成物の接続関係は、「入力端子４」－「第２の電極パッド１８」－「シール材１９中の導電体１９ａ」－「第１の電極パッド１５」－「保護回路３８」－「駆動回路１２・１３」となっている。
　図９に示すように、ＴＦＴ基板２上には、下地膜２２が形成され、下地膜２２上に、半導体膜２４が図８に示すＴＦＴ部の形成位置に対応して設けられている。半導体膜２４は、ゲート絶縁膜２５で覆われている。ゲート絶縁膜２５上には、抵抗Ｒ１、容量Ｃ１・Ｃ２を形成するための対向電極の一方（Ｌ電源線およびＨ電源線の一部）、ゲート電極２６、上記Ｌ電源に接続されたＬ電源線、および上記Ｈ電源に接続されたＨ電源線が、同一のメタル層のパターニングによって形成されている。
　さらに、抵抗Ｒ１、容量Ｃ１・Ｃ２を形成するための電極（Ｌ電源線およびＨ電源線の一部）、ゲート電極２６、上記Ｌ電源に接続されたＬ電源線、および上記Ｈ電源に接続されたＨ電源線を、層間保護膜２８（絶縁層）が覆い、層間保護膜２８の上に、抵抗Ｒ１と、図８に示すＴＦＴ部のソース電極およびドレイン電極と、容量Ｃ１・Ｃ２を形成するための対向電極の他方と、保護の対象となる配線とを電気的に接続するためのメタル膜３３・３４が導通状態で設けられている。
　上記メタル膜３３は、層間保護膜２８に形成されたコンタクトホール３５を介して、抵抗Ｒ１と接続されている。
　なお、上記ＴＦＴ部において、Ｈ電源線に電気的に接続されたドレイン電極３０ａと、Ｌ電源線に電気的に接続されたソース電極３０ｂも、上記メタル膜３３・３４を形成するためのメタル層のパターニングによって形成されている。
　上記抵抗Ｒ１は、ゲート電極２６を形成するためのメタル層を蛇行する形状にパターニングすることによって、所望の抵抗値となるように、形成されている。また、上記メタル膜３４とＨ電源線とによって、上記容量Ｃ１が形成され、上記メタル膜３３とＬ電源線とによって、上記容量Ｃ２が形成されている。
　また、抵抗Ｒ１は、第１の電極パッド１５と電気的に接続された中間メタル膜３６と、層間保護膜２８に形成されたコンタクトホール３５を介して、電気的に接続されている。中間メタル膜３６もまた、上記メタル膜３３・３４を形成するためのメタル層のパターニングによって形成されている。
　上記メタル膜３３・３４および中間メタル膜３６は、保護絶縁膜３１（絶縁層）によって覆われている。
　中間メタル膜３６の上方であって、保護絶縁膜３１の上には、第１の電極パッド１５が形成されている。中間メタル膜３６と第１の電極パッド１５とは、保護絶縁膜３１に形成されたスルーホール３２（コンタクトホール）を介して、電気的に接続されている。
　この第１の電極パッド１５を覆うように、シール材１９が設けられ、シール材１９中に含有された導電体１９ａを介して、第２の電極パッド１８との導通が図られている。
　上記のように、上記第１の電極パッド１５と上記抵抗Ｒ１とは、上記層間絶縁膜２８および保護絶縁膜３１に設けられたコンタクトホール３５およびスルーホール３２を介して接続されている。つまり、上記第１の電極パッド１５を上記抵抗Ｒ１の上層に、上記層間絶縁膜２８または／および保護絶縁膜３１を介して重ねて配置している。この結果、上記保護回路３８と上記第１の電極パッド１５の占める面積を小さくすることができる。
　よって、上記液晶表示装置１に備えられた表示パネル１０の額縁を小さくすることができる。
　また、上記構成によれば、上記層間絶縁膜２８および保護絶縁膜３１の内部に、コンタクトホール３５およびスルーホール３２の形成に伴って、異物が混入し、上記第１の電極パッド１５と上記抵抗Ｒ１とが短絡しても、同じ配線上における短絡であるため、上記抵抗Ｒ１の値が変わるのみの影響に留まり、上記駆動回路１２・１３の動作には殆ど影響がない。
　なお、上記保護絶縁膜３１、スルーホール３２および中間メタル膜３６を省略し、上記第１の電極パッド１５を上記層間絶縁膜２８上に形成する構成としてもよい。ただし、上記第１の電極パッド１５と上記抵抗Ｒ１とをより確実に離間し、抵抗Ｒ１の値を適正値に確保する観点では、上記層間絶縁膜２８および上記保護絶縁膜３１の２層を設けることが好ましい。上記層間絶縁膜２８および上記保護絶縁膜３１の２層を設けることにより、上記第１の電極パッド１５と上記抵抗Ｒ１とが上記２層構造の絶縁層越しに短絡する確率を確実に低くすることができる。
　上記の効果は、１層構造の絶縁層を十分に厚く設けた場合にも得ることはできるが、この場合には、成膜に時間がかかるとともに、多数のスルーホールを絶縁層に形成するといった微細パターニングが困難になるという問題がある。
　また、上記液晶表示装置１において、図３に図示する上記第１の電極パッド１５・１５ａと画素電極２０とは、同一材料であり、同一層のパターニングによって形成されていることが好ましい。
　また、上記液晶表示装置１において、図３に図示する上記第２の電極パッド１８・１８ａと対向電極１６とは、同一材料であり、同一層のパターニングによって形成されていることが好ましい。
　上記構成によれば、上記ＴＦＴ基板２・２ａに備えられた上記第１の電極パッド１５・１５ａと上記画素電極２０とを、または、上記対向電極基板３に備えられた上記第２の電極パッド１８・１８ａと上記対向電極１６とを、同一材料で形成し、同時に所定の形状にパターニングすることができる。
　よって、製造工程が短縮化された生産性の高い液晶表示装置１を実現することができる。
　〔実施の形態３〕
　以下、本発明の第３の実施形態について説明する。本実施の形態は、有機ＥＬ表示装置を示し、その他の構成については実施の形態１において説明したとおりである。説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
　上記ＴＦＴ基板２・２ａと上記対向電極基板３との間には、有機発光層が備えられていることが好ましい。
　図示は省略するが、例えば、上記ＴＦＴ基板２・２ａには、金属膜から形成される陰極が、上記対向電極基板３には、ＩＴＯ、ＩＺＯなどの透明電極（正極）が形成され、上記両電極間に有機発光層が挟まれるように設けられている。
　上記構成によれば、視野角が広く、コントラスト比の高い自発光型の薄型の表示装置を実現することができる。
　本発明の表示装置において、上記入力端子の端子幅は、上記入力端子に入力される信号内容に応じて設定されていることが好ましい。
　本発明の表示装置において、上記入力端子のピッチは、上記入力端子に入力される信号内容に応じて設定されていることが好ましい。
　本発明の表示装置において、電源信号が入力される上記入力端子は、その他の信号が入力される上記入力端子に比べて、端子幅が幅広に形成されていることが好ましい。
　モノリシックに形成された画素回路およびその駆動回路を駆動させるためには、データ信号や制御信号だけではなく電源が必須である。
　ところが、金属と比較して抵抗の大きい、例えばＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）のような薄膜などによって、一定の端子幅及び間隔で配置された入力端子を電源用端子として用いると、電源用端子において電圧降下等の不具合が発生する恐れがある。
　また、例えばクロストークを避けたい信号が入力される端子同士のピッチを広くする方が好ましい場合がある。
　上記構成によれば、上記入力端子に入力される信号内容に応じて、上記入力端子の端子幅やピッチを設定することができる。
　また、上記構成によれば、例えば、データ信号や制御信号の入力端子より、電源の入力端子の端子幅を拡幅に形成し、抵抗を下げることで、電源用端子において電圧降下等の不具合が発生するのを抑制することができる。
　本発明の表示装置において、上記入力端子と上記駆動回路とは、上記駆動回路に電気的に接続され、上記第１の基板の上記第２の基板と対向する面に設けられた第１の電極パッドと、上記入力端子に電気的に接続され、上記第２の基板の上記第１の基板と対向する面に設けられた第２の電極パッドとが、上記電極パッド間に配された上記導電体を介して電気的に接続されることにより、電気的に接続されていることが好ましい。
　上記構成によれば、上記入力端子と上記駆動回路とは、上記第１の電極パッドと上記第２の電極パッドと上記電極パッド間に配された上記導電体とを介して電気的に接続されている。
　上記表示装置においては、画素回路および駆動回路が、モノリシックに形成されているため、この分、上記第１の電極パッドと上記第２の電極パッドの面積を大きくすることができる。
　よって、上記第１の電極パッドと上記第２の電極パッドとを電気的に接続する場合に生じる抵抗を、回路上不都合が無い程度の抵抗とすることができる。
　本発明の表示装置において、上記導電体は、上記第１の基板と上記第２の基板とを貼り合わせるシール材に含まれていることが好ましい。
　上記構成によれば、上記第１の基板と上記第２の基板とを所定の間隔で接合する役割を担っている上記シール材中に、例えば、金粒子等の導電体が含有されている。
　よって、上記構成によれば、上記第１の基板と上記第２の基板とを所定の間隔で接合するためのシール材の形成工程と、上記駆動回路と上記入力端子とを導通させる工程とを一つの工程とすることができ、生産性の高い表示装置を実現することができる。
　本発明の表示装置において、上記駆動回路と上記第１の電極パッドとは、保護回路を介して電気的に接続されていることが好ましい。
　上記構成によれば、上記駆動回路が備えられた上記第１の基板に保護回路が設けられているため、上記入力端子から侵入する静電気やノイズ電流によって、上記駆動回路内に備えられたアクティブ素子が破損するのを防ぐことができる。
　本発明の表示装置において、上記保護回路は、抵抗体を備えており、上記第１の電極パッドは、上記抵抗体と重なるように、上記抵抗体を覆うように設けられた絶縁層上に設けられ、上記第１の電極パッドと上記抵抗体とは、上記絶縁層に形成されたコンタクトホールを介して電気的に接続されていることが好ましい。
　上記構成によれば、上記第１の電極パッドを上記抵抗体の上層に上記絶縁層を介して重ねて配置しているので、上記保護回路と上記第１の電極パッドの占める面積を小さくすることができる。
　よって、上記表示装置の額縁を小さくすることができる。
　また、上記構成によれば、コンタクトホールの形成に伴って、上記絶縁層の内部に異物が混入し、上記第１の電極パッドと上記抵抗体とが短絡しても、同じ配線上における短絡であるため、上記抵抗体の値が変わるのみの影響に留まり、上記駆動回路の動作には殆ど影響がないというメリットもある。
　本発明の表示装置において、上記絶縁層は、少なくとも２層から構成されていることが好ましい。
　上記構成によれば、上記絶縁層は、複数層構造であるため、上記第１の電極パッドと上記抵抗体とをより確実に離間する構造となっている。
　よって、上記第１の電極パッドと上記抵抗体とが上記複数層構造の絶縁層越しに短絡する確率を確実に低くすることができる。
　なお、上記の効果は、１層構造の絶縁層を十分に厚く設けた場合にも得ることはできる。しかし、成膜に時間がかかるとともに、コンタクトホールを含む微細なパターニングが困難になるという１層構造に伴う問題を、上記の構成は回避できるメリットがある。
　本発明の表示装置において、上記保護回路は、抵抗体、トランジスタ、および容量を含んで構成されていることが好ましい。
　上記構成によれば、強い電圧が瞬間的に印加されたとしても、上記保護回路に備えられたトランジスタの破損を防止することができるとともに、上記入力端子から侵入する静電気やノイズ電流によって、上記駆動回路内に備えられたアクティブ素子が破損するのを防ぐことができる。
　本発明の表示装置において、上記第１の基板と上記第２の基板との間には、液晶層が備えられていることが好ましい。
　本発明の表示装置において、上記第１の基板と上記第２の基板との間には、有機発光層が備えられていることが好ましい。
　本発明の表示装置において、上記液晶層に電圧を印加するため、上記第１の基板には、画素電極が、上記第２の基板には、共通電極が設けられており、上記第１の電極パッドと上記画素電極とは、同一材料であり、同一層のパターニングによって形成され、上記第２の電極パッドと上記共通電極とは、同一材料であり、同一層のパターニングによって形成されていることが好ましい。
　上記構成によれば、上記第１の基板に備えられた上記第１の電極パッドと上記画素電極とを、上記第２の基板に備えられた上記第２の電極パッドと上記対向電極とを、同一材料で形成し、同時に所定の形状にパターニングすることができる。
　よって、製造工程が短縮化された生産性の高い表示装置を実現することができる。
　本発明の表示装置において、上記画素電極は、光反射性を有していることが好ましい。
　上記構成によれば、光反射性を有する画素電極を備えた反射型の表示装置、半透過型の表示装置であっても、生産単価の上昇を抑制でき、かつ、生産性の高い表示装置を実現することができる。
　本発明の表示装置において、上記入力端子は、上記第２の基板の上記第１の基板と対向する面の周縁の一辺に沿って設けられていることが好ましい。
　上記構成によれば、上記入力端子が、上記第２の基板の一辺に沿って集約的に設けられているため、上記入力端子、１個のコネクタ、上記出力端子を順に重ねるだけで接続を完了させることができるので、生産単価の上昇を抑制でき、かつ、生産性の高い表示装置を実現することができる。
　本発明の表示装置において、上記第１の基板には、上記出力端子と上記入力端子とを介して入力された映像信号を貯蔵するメモリー素子が備えられていることが好ましい。
　上記構成によれば、例えば、上記表示装置に、一定期間同じ画像を表示する場合などにおいて、上記メモリー素子に貯蔵された映像信号を用いることができるので消費電力の小さな表示装置を実現することができる。
　なお、このような表示装置の場合は電源容量や電流値が小さくて済む為、上述したコネクタによる端子接続に適している。
　上記メモリー素子としては、ＳＲＡＭなどを挙げることができるが、これに限定されることはない。
　本発明は上記した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。
　本発明は、液晶表示装置、有機ＥＬ表示装置などの表示装置に適用することができる。
　　１　　　　　　　　　　　　　　液晶表示装置（表示装置）
　　２、２ａ　　　　　　　　　　　ＴＦＴ基板（第１の基板）
　　３　　　　　　　　　　　　　　対向電極基板（第２の基板）
　　４、４ａ、１７　　　　　　　　入力端子
　　５　　　　　　　　　　　　　　外部回路基板
　　６　　　　　　　　　　　　　　出力端子
　　７　　　　　　　　　　　　　　導電帯
　　８　　　　　　　　　　　　　　絶縁帯
　　９　　　　　　　　　　　　　　ゼブラコネクタ（コネクタ）
　　１０　　　　　　　　　　　　　表示パネル
　　１１　　　　　　　　　　　　　表示領域
　　１２　　　　　　　　　　　　　走査信号線駆動回路
　　１３　　　　　　　　　　　　　データ信号線駆動回路
　　１４　　　　　　　　　　　　　配線
　　１５、１５ａ　　　　　　　　　第１の電極パッド
　　１６　　　　　　　　　　　　　対向電極
　　１８、１８ａ　　　　　　　　　第２の電極パッド
　　１９　　　　　　　　　　　　　シール材
　　１９ａ　　　　　　　　　　　　導電体
　　２０　　　　　　　　　　　　　画素電極
　　２１　　　　　　　　　　　　　ＴＦＴ素子
　　２８　　　　　　　　　　　　　層間保護膜（絶縁層）
　　２９、３５　　　　　　　　　　コンタクトホール
　　３１　　　　　　　　　　　　　保護絶縁膜（絶縁層）
　　３２　　　　　　　　　　　　　スルーホール（コンタクトホール）
　　３８　　　　　　　　　　　　　保護回路
　　Ｒ１　　　　　　　　　　　　　保護回路中の抵抗（抵抗体）
　　Ｃ１、Ｃ２　　　　　　　　　　保護回路中の容量（容量）
　　ＴＦＴ１、ＴＦＴ２、ＴＦＴ部　保護回路中のトランジスタ（トランジスタ）
　　ＧＬ　　　　　　　　　　　　　走査信号線
　　ＳＬ　　　　　　　　　　　　　データ信号線
　　Ｐ　　　　　　　　　　　　　　ピッチ
　　Ｗ　　　　　　　　　　　　　　端子幅

Claims (16)

  1. 　外部回路基板と、
    　画素回路およびその駆動回路がモノリシックに形成された第１の基板と、
    　上記第１の基板と対向して設けられた第２の基板とがこの順で重ねられた表示装置において、
    　上記第２の基板の上記第１の基板と対向する面に設けられた複数の入力端子は、
    　上記外部回路基板に備えられた複数の出力端子とは、平面視において重なるように対向配置されるが、
    　上記第１の基板とは、重ならないように形成されており、
    　上記入力端子と上記駆動回路とは、上記第１の基板および上記第２の基板間に配された導電体を介して電気的に接続され、
    　上記入力端子と上記出力端子とは、上記各端子との接続面に導電帯および絶縁帯が縞状に形成されたコネクタを介して電気的に接続されていることを特徴とする表示装置。
  2. 　上記入力端子の端子幅は、上記入力端子に入力される信号内容に応じて設定されていることを特徴とする請求項１に記載の表示装置。
  3. 　上記入力端子のピッチは、上記入力端子に入力される信号内容に応じて設定されていることを特徴とする請求項１または２に記載の表示装置。
  4. 　電源信号が入力される上記入力端子は、その他の信号が入力される上記入力端子に比べて、端子幅が幅広に形成されていることを特徴とする請求項１から３の何れか１項に記載の表示装置。
  5. 　上記入力端子と上記駆動回路とは、
    　上記駆動回路に電気的に接続され、上記第１の基板の上記第２の基板と対向する面に設けられた第１の電極パッドと、
    　上記入力端子に電気的に接続され、上記第２の基板の上記第１の基板と対向する面に設けられた第２の電極パッドとが、
    　上記電極パッド間に配された上記導電体を介して電気的に接続されることにより、電気的に接続されていることを特徴とする請求項１から４の何れか１項に記載の表示装置。
  6. 　上記導電体は、上記第１の基板と上記第２の基板とを貼り合わせるシール材に含まれていることを特徴とする請求項５に記載の表示装置。
  7. 　上記駆動回路と上記第１の電極パッドとは、保護回路を介して電気的に接続されていることを特徴とする請求項５または６に記載の表示装置。
  8. 　上記保護回路は、抵抗体を備えており、
    　上記第１の電極パッドは、上記抵抗体と重なるように、上記抵抗体を覆うように設けられた絶縁層上に設けられ、
    　上記第１の電極パッドと上記抵抗体とは、
    　上記絶縁層に形成されたコンタクトホールを介して電気的に接続されていることを特徴とする請求項７に記載の表示装置。
  9. 　上記絶縁層は、少なくとも２層から構成されていることを特徴とする請求項８に記載の表示装置。
  10. 　上記保護回路は、抵抗体、トランジスタ、および容量を含んで構成されていることを特徴とする請求項７から９の何れか１項に記載の表示装置。
  11. 　上記第１の基板と上記第２の基板との間には、液晶層が備えられていることを特徴とする請求項１から１０の何れか１項に記載の表示装置。
  12. 　上記第１の基板と上記第２の基板との間には、有機発光層が備えられていることを特徴とする請求項１から１０の何れか１項に記載の表示装置。
  13. 　上記液晶層に電圧を印加するため、
    　上記第１の基板には、画素電極が、
    　上記第２の基板には、共通電極が設けられており、
    　上記駆動回路に電気的に接続され、上記第１の基板の上記第２の基板と対向する面に設けられた第１の電極パッドと上記画素電極とは、同一材料であり、同一層のパターニングによって形成され、
    　上記入力端子に電気的に接続され、上記第２の基板の上記第１の基板と対向する面に設けられた第２の電極パッドと上記共通電極とは、同一材料であり、同一層のパターニングによって形成されていることを特徴とする請求項１１に記載の表示装置。
  14. 　上記画素電極は、光反射性を有していることを特徴とする請求項１３に記載の表示装置。
  15. 　上記入力端子は、上記第２の基板の上記第１の基板と対向する面の周縁の一辺に沿って設けられていることを特徴とする請求項１から１４の何れか１項に記載の表示装置。
  16. 　上記第１の基板には、上記出力端子と上記入力端子とを介して入力された映像信号を貯蔵するメモリー素子が備えられていることを特徴とする請求項１から１５の何れか１項に記載の表示装置。
PCT/JP2009/006895 2009-04-09 2009-12-15 表示装置 WO2010116433A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
RU2011132663/28A RU2486557C2 (ru) 2009-04-09 2009-12-15 Устройство отображения
CN200980154231.5A CN102272813B (zh) 2009-04-09 2009-12-15 显示装置
BRPI0924471A BRPI0924471A2 (pt) 2009-04-09 2009-12-15 dispositivo de visor
US13/144,165 US8436372B2 (en) 2009-04-09 2009-12-15 Display device
EP09842943.4A EP2418637A4 (en) 2009-04-09 2009-12-15 DISPLAY DEVICE
JP2011508080A JP5220918B2 (ja) 2009-04-09 2009-12-15 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009094844 2009-04-09
JP2009-094844 2009-04-09

Publications (1)

Publication Number Publication Date
WO2010116433A1 true WO2010116433A1 (ja) 2010-10-14

Family

ID=42935745

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/006895 WO2010116433A1 (ja) 2009-04-09 2009-12-15 表示装置

Country Status (7)

Country Link
US (1) US8436372B2 (ja)
EP (1) EP2418637A4 (ja)
JP (1) JP5220918B2 (ja)
CN (1) CN102272813B (ja)
BR (1) BRPI0924471A2 (ja)
RU (1) RU2486557C2 (ja)
WO (1) WO2010116433A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004071A (ja) * 2014-06-13 2016-01-12 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012220792A (ja) 2011-04-11 2012-11-12 Japan Display East Co Ltd 液晶表示装置及び液晶表示装置製造方法
US20150301415A1 (en) * 2012-11-05 2015-10-22 Sharp Kabushiki Kaisha Liquid crystal display device
CN104317095B (zh) * 2014-10-13 2017-09-12 京东方科技集团股份有限公司 液晶显示模组结构及应用其的手机
BR112018012250B1 (pt) 2015-12-17 2022-03-29 Construction Research & Technology Gmbh Policondensado, processo para produção de um policondensado, mistura de material de construção, e, uso de policondensados
TWI599902B (zh) * 2016-09-30 2017-09-21 華碩電腦股份有限公司 電子組裝件及其製造方法
EP3422827B1 (en) * 2017-06-30 2024-04-24 LG Display Co., Ltd. Display device and method for fabricating the same
KR102477989B1 (ko) * 2018-01-10 2022-12-16 삼성디스플레이 주식회사 표시 장치 및 본딩 저항 검사 방법
CN110416393B (zh) * 2018-04-27 2021-10-08 群创光电股份有限公司 电子装置
CN112770431A (zh) * 2019-10-21 2021-05-07 台湾爱司帝科技股份有限公司 发光模块
KR20210085999A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 패널 및 이를 이용한 대면적 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119527A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 液晶表示装置
JPS60100784U (ja) * 1983-12-15 1985-07-09 三洋電機株式会社 液晶表示器用ゼブラコネクタ
JPH02921A (ja) * 1988-06-02 1990-01-05 Fujitsu Ltd 液晶表示パネル
JP2000187247A (ja) * 1998-12-24 2000-07-04 Sharp Corp 半導体回路基板
JP2001222022A (ja) 2000-02-08 2001-08-17 Sharp Corp 液晶セル及びその製造方法
JP2006286689A (ja) * 2005-03-31 2006-10-19 Casio Comput Co Ltd 端子構造およびその接合構造
JP2007264447A (ja) 2006-03-29 2007-10-11 Sharp Corp アクティブマトリクス型表示パネル
JP2008145484A (ja) * 2006-12-06 2008-06-26 Seiko Epson Corp 電気光学装置及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100784A (ja) 1983-11-08 1985-06-04 Seikosha Co Ltd 太陽電池時計
CN1196832A (zh) * 1996-06-28 1998-10-21 精工爱普生株式会社 薄膜晶体管及其制造方法和使用该薄膜晶体管的电路和液晶显示装置
JPH10282516A (ja) 1997-04-10 1998-10-23 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4319872B2 (ja) * 2003-08-07 2009-08-26 三菱電機株式会社 反射型液晶表示装置の製法
US7710739B2 (en) * 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101262179B1 (ko) * 2007-01-19 2013-05-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치용 케이스
US8384853B2 (en) * 2007-05-21 2013-02-26 Sharp Kabushiki Kaisha Display and viewing angle control element used for same
WO2008149874A1 (en) * 2007-06-08 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119527A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 液晶表示装置
JPS60100784U (ja) * 1983-12-15 1985-07-09 三洋電機株式会社 液晶表示器用ゼブラコネクタ
JPH02921A (ja) * 1988-06-02 1990-01-05 Fujitsu Ltd 液晶表示パネル
JP2000187247A (ja) * 1998-12-24 2000-07-04 Sharp Corp 半導体回路基板
JP2001222022A (ja) 2000-02-08 2001-08-17 Sharp Corp 液晶セル及びその製造方法
JP2006286689A (ja) * 2005-03-31 2006-10-19 Casio Comput Co Ltd 端子構造およびその接合構造
JP2007264447A (ja) 2006-03-29 2007-10-11 Sharp Corp アクティブマトリクス型表示パネル
JP2008145484A (ja) * 2006-12-06 2008-06-26 Seiko Epson Corp 電気光学装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004071A (ja) * 2014-06-13 2016-01-12 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20110273091A1 (en) 2011-11-10
BRPI0924471A2 (pt) 2016-02-16
EP2418637A1 (en) 2012-02-15
RU2486557C2 (ru) 2013-06-27
JPWO2010116433A1 (ja) 2012-10-11
CN102272813A (zh) 2011-12-07
EP2418637A4 (en) 2013-09-18
JP5220918B2 (ja) 2013-06-26
US8436372B2 (en) 2013-05-07
CN102272813B (zh) 2013-11-06
RU2011132663A (ru) 2013-02-10

Similar Documents

Publication Publication Date Title
JP5220918B2 (ja) 表示装置
US10338443B2 (en) Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same
EP1667090B1 (en) Electrode wiring substrate and display device
KR100461485B1 (ko) 액정 표시 장치
US8482689B2 (en) Liquid crystal display device
KR100898773B1 (ko) 액티브 매트릭스 표시장치
US8586987B2 (en) Active matrix substrate and active matrix display device
US20050157232A1 (en) Transflective liquid crystal display
US8436358B2 (en) Image display device and manufacturing method thereof
WO2011074338A1 (ja) 半導体装置、アクティブマトリクス基板、及び表示装置
US7907227B2 (en) Liquid crystal display
US20120146038A1 (en) Semiconductor device, active matrix substrate, and display device
WO2011104941A1 (ja) 表示パネルおよび表示装置
JP6903425B2 (ja) 液晶表示装置
JP2008139656A (ja) 表示装置及びその製造方法
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
JP2013250319A (ja) アクティブマトリクス基板、製造方法、及び表示装置
KR101424274B1 (ko) 액정표시장치 및 이의 제조방법
JP2008122504A (ja) 表示装置とその製造方法
JP2004177594A (ja) 電気光学装置及びその製造方法並びに電子機器
KR20070076903A (ko) 박막 트랜지스터 기판과 그 제조 방법 및 이를 포함한 액정표시 장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980154231.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09842943

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2011508080

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 4952/CHENP/2011

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 13144165

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2009842943

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2009842943

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011132663

Country of ref document: RU

NENP Non-entry into the national phase

Ref country code: DE

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: PI0924471

Country of ref document: BR

ENP Entry into the national phase

Ref document number: PI0924471

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20110829