WO2010111857A1

WO2010111857A1 - 亚阈值集成电路中抗工艺涨落的方法和体电位调制电路

Info

Publication number: WO2010111857A1
Application number: PCT/CN2009/073744
Authority: WO
Inventors: 罗豪; 韩雁
Original assignee: 浙江大学
Priority date: 2009-04-03
Filing date: 2009-09-04
Publication date: 2010-10-07
Also published as: JP5275462B2; CN101510769B; JP2011528170A; CN101510769A

Description

技术领域

本发明涉及一种在亚阈值集成电路中抗工艺涨落的方法及其实现电路，属于集成电路技术领域。背景技术

为了满足便携式设备低功耗的迫切需求以及大型系统的节能需要，低压低功耗成为未来 CMOS集成电路（IC ) 发展的主要方向。然而，考虑到 M0S器件漏电流的影响，其阈值电压不可能与电源电压同比例降低。因此，低压低功耗的模拟集成电路设计面临着巨大的挑战，其中运算放大器的设计更是低压模拟电路的主要瓶颈所在。亚阈值技术是解决低工作电压难题的一种有效手段。在亚阈值电路中，部分 M0S管工作在亚阈值区域，能够很好地适用于低电压的工作环境。正因为如此，亚阈值技术在模拟集成电路领域得到了广泛的运用。

近年来，用反相器代替传统的运算放大器来实现低压高性能开关电容电路已成为研究热点，其中反相器采用与 C类放大器类似的工作方式，输入管在大多数时间内都工作在亚阈值区，最大限度地降低了系统功耗。我们称此类反相器为 C类反相器（Class-C Inverter) 。目前，基于 C类反相器的开关电容积分器和∑-Δ调制器等均已有所报道，例如， Youngcheol Chae and Gunhee Han, "Low Voltage, Low Power, Inverter-Based Switched- Capaci tor Delta- Sigma Modulator" ， IEEE Journal of Sol id— State Circuit, 2009, 44 (2) : p. 458— 472。

但是，当 MOS器件工作在亚阈值区时，相比于工作在正常导通状态，其跨导、输出电流等指标受不同工艺角的影响更为严重。因此，工艺涨落很有可能造成亚阈值集成电路的性能下降甚至功能丧失，这极大程度地降低了包括 C类反相器在内的亚阈值集成电路的性能稳定性、一致性和产品良率，最终影响其实用性。发明内容

本发明要解决的技术问题是，提供一种亚阈值集成电路抗工艺涨落的方法，以克服现有技术中处于亚阈值工作区的 M0S器件受工艺涨落影响较大，进而造成亚阈值集成电路性能下降甚至功能丧失的不足。

本发明要解决的另一技术问题是，提供一种实现上述抗工艺涨落方法的体电位调制电路。

本发明要解决的又一技术问题是，提供一种将上述体电位调制电路应用于 c 类反相器中的方法及其应用效果的数据，实现了一种抗工艺涨落的 c类反相器，以克服现有技术的 c类反相器抗工艺涨落能力较弱、稳定性和实用性较差的不足。

本发明的抗工艺涨落方法步骤如下：

由感应 M0S器件感应目标 M0S器件在不同工艺角下的参数变化趋势，并以漏源感应电流形式输出；

通过电流转电压电路将感应 M0S器件输出的感应电流信号转变为电压信号，将感应电流的变化特征实时地反映到该电压信号上；

将电流转电压电路输出的电压信号反馈到目标 M0S器件的体端，形成感应反馈环路，用以体电位调制，减弱工艺涨落对目标器件性能参数的影响。

本发明的体电位调制电路是所述抗工艺涨落方法的一种实现电路，它包括：目标 M0S器件，所述抗工艺涨落方法的作用对象；

感应 M0S器件，用于感应目标 M0S器件在不同工艺角下的参数变化趋势；电流转电压电路，用于将感应 M0S器件输出的感应电流转换成感应电压，并将该感应电压反馈到目标 M0S器件的体端，实现目标 M0S器件的体电位调制；

本发明的体电位调制电路可分为 PM0S体电位调制电路和 NM0S体电位调制电路两种类型。

PM0S体电位调制电路用于实现 PM0S管在亚阈值状态下的抗工艺涨落，它包括第一 PM0S管 Ml、第二 PMOS管 M2和第一电阻 Rl，其中，第一 PM0S管 Ml为 PM0S 体电位调制电路的目标 M0S器件，第二 PM0S管 M2为 PM0S体电位调制电路的感应 M0S器件，第一电阻 R1实现 PM0S体电位调制电路中电流转电压电路的功能；

第二 PM0S管 M2 的源端与体端相连，漏端分别与第一电阻 R1 的一端和第一 PM0S管 Ml的体端相连，第一电阻 R1的另一端与共模电压相连。

NM0S体电位调制电路用于实现 NM0S管在亚阈值状态下的抗工艺涨落，它包括第一匪 OS管 M3、第二匪 OS管 M4和第二电阻 R2，其中，第一匪 OS管（M3 )为匪 OS 体电位调制电路的目标 M0S器件，第二 NM0S管 M4为 NM0S体电位调制电路的感应 MOS器件，第二电阻 R2为 NMOS体电位调制电路的电流转电压电路；第二 NM0S管 M4 的源端与体端相连，漏端分别与第二电阻 R2 的一端和第一 NM0S管 M3的体端相连，第二电阻 R2的另一端与共模电压相连。

将本发明的体电位调制电路应用于 C类反相器中，可实现一种抗工艺涨落的 C 类反相器，该 C类反相器在现有技术的 C类反相器的基础上增加了本发明所述的 PM0S体电位调制电路和 NM0S体电位调制电路，其中现有技术的 C类反相器用于实现运算放大功能，而 PM0S和 NM0S体电位调制电路用于抗工艺涨落，现有技术的 C 类反相器（51 ) 中的 PM0S和 NM0S输入管分别为所述 PM0S体电位调制电路（52 ) 和 NM0S体电位调制电路（53 ) 中作为目标 M0S器件的第一 PM0S管（Ml ) 和第一 NM0S管（M3 ) 。

本发明的优点和积极效果：本发明所述的抗工艺涨落方法通过感应反馈环路的体电位调制，能够实时调制目标 M0S器件的电学参数，并有效降低目标 M0S器件在亚阈值状态下对于工艺涨落的敏感度。本发明所述的体电位调制电路以较少的电路元件实现了整个感应反馈环路，它的引入能够在不明显增加电路复杂度和功耗的情况下有效地提高包括 C类反相器在内的亚阈值集成电路的性能稳定性、一致性和产品良率，因而具有较高的实用价值。附图概述

本发明的特征、性能由以下的实施例及其附图进一步描述。

图 1为本发明的抗工艺涨落方法实施流程图；

图 2为本发明的 PM0S体电位调制电路的电路结构图；

图 3为本发明的 NM0S体电位调制电路的电路结构图；

图 4为现有技术的 C类反相器的电路结构图；

图 5为本发明的抗工艺涨落的 C类反相器电路结构图。本发明的最佳实施方式

本发明提出的在亚阈值集成电路中抗工艺涨落的方法在实施过程中要用到目标 M0S器件、感应 M0S器件以及电流转电压电路等。其中：

目标 M0S器件，抗工艺涨落方法的作用对象。目标 M0S器件的体端需单独引出，实现体电位可调。在现在较为流行的三阱工艺中， PM0S器件和 NM0S器件均可实现体端单独引出。

感应 M0S器件，用于感应目标 M0S器件在不同工艺角下的参数变化趋势。感应 M0S器件与目标 M0S器件类型相同，版图匹配，且工作状态相同。因此，感应 M0S器件在任意时刻的工艺涨落程度与目标 M0S器件近似相同，即感应 M0S器件跨导、输出电流的变化趋势与目标 M0S器件相同。换句话说，感应 M0S器件能够感应目标 M0S器件在不同工艺角下的跨导、输出电流等参数的变化。

电流转电压电路，用于将感应电流（感应 M0S器件的输出电流）转换成感应电压，并将该感应电压反馈到目标 M0S器件的体端，实现目标 M0S器件的体电位调制。

本发明的抗工艺涨落方法的关键在于体电位调制， M0S器件的阈值电压和体电位之间存在如下关系：

其中是 M0S管的源体电压，。是 =0时的阈值电压，是体效应系数，是费米势。由上式可知，通过体电位调制（调整^ ^ 可以改变 M0S器件的阈值电压，从而间接地改变 M0S器件的跨导和输出电流。

本发明的抗工艺涨落方法实施流程图如附图 1所示，它包括目标 M0S器件 11、感应 M0S器件 12以及电流转电压电路 13等。目标 M0S器件 11由于工艺涨落等因素导致的参数波动被实时感应到感应 M0S器件 12上，感应 M0S器件 12的感应输出电流通过电流转电压电路 13反馈到目标 M0S器件 11体端，实现一个感应反馈环路，通过体电位调制有效降低目标 M0S器件 11对于工艺涨落的敏感度。

在本发明的抗工艺涨落方法中，感应反馈环路是如何减弱工艺涨落对于目标 M0S器件的不利影响的，我们以 PM0S器件为例进行说明。

假设在初始时刻工艺涨落导致目标 PM0S器件 11跨导和输出电流 I。_UT1减小，由于感应 PM0S器件 12能够感应目标 PM0S器件 11在不同工艺角下的参数变化，所以感应 PM0S器件 12的感应输出电流 I。_UT2随之减小。设计一个电流转电压电路 13 将感应输出电流 I,转变为电压信号 V_B，并使 V_B的变化趋势与 I。_UT2相同，所以 V_B 随 I,减小而减小。电压信号 V_B最终到达目标 PM0S器件 11的体端，并通过体电位调制使目标 PM0S器件 11阈值电压绝对值减小，跨导和输出电流增大，整个感应反馈环路形成一个负反馈，有效地减弱工艺涨落对目标 PM0S器件 11的影响。对于 NMOS器件而言，负反馈的建立过程是类似的。

关于本发明的抗工艺涨落方法需要说明的是：

( 1 ) 目标 M0S器件和感应 M0S器件体端的接法。目标 M0S器件体端需单独引出，实现体电位可调。而感应 M0S器件需要如实地反映工艺涨落的影响，所以其体端为常规接法：感应 NM0S器件体端接低电平，感应 PM0S器件体端接高电平。

( 2 ) 因为感应 M0S器件只需感应目标 M0S器件各参数的变化趋势，所以感应 M0S器件的尺寸与目标 M0S器件的尺寸没必要完全相等。在实际应用中，出于芯片面积、功耗和匹配精度的折衷考虑，建议两者沟道长度一致，沟道宽度取适当比例

(比如在 1/8至 1/20之间) 。

( 3 ) 由于 M0S器件处于亚阈值区时对工艺涨落极为敏感，所以本发明的抗工艺涨落方法一般用于亚阈值集成电路中。

本发明的 PM0S体电位调制电路和 NM0S体电位调制电路分别见图 2和图 3。

PM0S体电位调制电路，用于实现 PM0S管在亚阈值状态下的抗工艺涨落。它由目标 PM0S管 Ml、感应 PM0S管 M2和电阻 R1组成。假设目标 PM0S管 Ml处于亚阈值状态，其栅、漏、源三端电位均由其所在电路提供，设置感应 PM0S管 M2的栅源电压（V_eP-V_DDH)使其同样工作在亚阈值状态，因此 M2能够感应 Ml在不同工艺角下的跨导、输出电流等参数的变化趋势。电阻 R1将感应电流信号（M2输出电流）转变为电压信号 V_BP，然后反馈到 Ml的体端，形成感应反馈环路，用以体电位调制。

M2源端电位 V_DDH决定 Ml体电位调制范围（V_BP取值范围）的上限，可根据实际应用设定；共模电压 V™决定 Ml体电位调制范围的下限。根据本发明所述的抗工艺涨落方法，通过电压信号 V_BP在 Ml体端的调制作用（即调节 Ml的源体电压），使得 Ml 的跨导和输出电流在不同的工艺角下较为一致。

NM0S体电位调制电路，用于实现 NM0S管在亚阈值状态下的抗工艺涨落。它由目标 NM0S管 M3、感应 NM0S管 M4和电阻 R2组成。电阻 R2将感应输出电流转变为电压信号 ^并反馈到 M3的体端，用以体电位调制。类似地，感应匪 OS管 M4与目标 NM0S管 M3工作状态相同（均工作于亚阈值状态）。 M4源端电位 GNDL决定 M3 体电位调制范围（V_BN取值范围）的下限，共模电压 V™决定 M3体电位调制范围的上限。通过电压信号 ^在 3体端的调制作用，使得 M3的跨导和输出电流在不同的工艺角下较为一致。本发明的 PMOS体电位调制电路的工作原理具体说明如下：

当工艺角为 tt ( typical-typical ) 时，设 M2的感应输出电流为 I。_{UT2 tt}，调节 I。_{UT2 tt} (与 M2尺寸、源端电位 V_DDH等有关）以及 R1等参数使得 Ml体端电位 V_BP (即 VCM+IOUT₂_«R1 ) ^ V_DD (假设未引入体电位调制电路时 Ml体端电位为电源电压 V_DD ) ，电路进入典型（tt) 工作状态。

当工艺角为 ss ( slow-slow) 时， Ml阈值电压的绝对值变大，导致 Ml在亚阈值区工作时跨导减小，带宽降低，此时输出电流达到最小值。由于感应 PM0S管 M2 能够感应到 Ml的电流变化趋势，所以 M2的感应输出电流也将达到最小值 I。_UT2— _ss。因此 Ml体端电位 V_BP (即 V_eM+I。_UT2— _SS R1 ) 〈 V_DD，将该电压信号反馈到 Ml的体端，通过体电位调制使 Ml阈值电压的绝对值略为降低， Ml在亚阈值区工作时跨导和输出电流增大，从而实现了对 Ml参数的负反馈调制。

当工艺角为 ff (fast-fast) 时， Ml阈值电压的绝对值变小，导致 Ml跨导增大，此时 M2的输出电流达到最大值 I。_{UT2 ff}。此时 V_BP (即 V„+I。_UT2— _ff Rl ) > V_DD，将其反馈到 Ml的体端，使 Ml阈值电压的绝对值提高，跨导和输出电流减小，功耗降低。需要注意的是，由于 M2源端电位 V_DDH决定了 V_BP的上限，所以只有当 V_DDH>V_DD时， Ml 在 ff工艺角下的体电位调制才有效。

综上所述，通过调节 M2的感应输出电流 I。_UT2以及 R1等参数，可使 PM0S体电位调制电路在不同工艺角下均产生较为合适的 V_BP，使目标 PM0S管 Ml在亚阈值区工作时跨导和输出电流较为一致。

本发明的体电位调制电路以较少的电路元件实现了整个感应反馈环路，且其中的感应 M0S管 M2和 M4均工作在亚阈值区，功耗非常低。因此，体电位调制电路的引入能够在不明显增加电路复杂度和功耗的情况下有效减弱工艺涨落对 M0S 管性能的不利影响。

关于本发明的体电位调制电路在实际运用中需要注意的是：

( 1 ) 电阻 Rl、 R2应选用允差较小的电阻。

(2 )在 PM0S体电位调制电路中， V_BP电位不宜过低，以免 Ml管的源体结过度正偏而导致漏电流明显增大；同样地，在 NM0S体电位调制电路中， V_BN电位不宜过高，以免 M3管体源结过度正偏。

(3 ) 在 PM0S体电位调制电路中， M2源端电位 V_DDH—般大于或等于目标 PM0S 管 Ml的电源电压 V_DD，同样地，在 NM0S体电位调制电路中， M4源端电位 GNDL小于或等于目标 NM0S管 M3的地电位 GND。取 V_DDH大于 V_DD和 /或 GNDL小于 GND，需要增加额外偏置电平，但此时调节范围增大，调节效果明显。如果不增加额外电平（取 V_DD„= V_DD和 /或 GNDL = GND ) ，则调节效果会受到相应影响。具体可参见实施例二中表 1和表 2的数据。

( 4 ) 为避免提供过多的偏置电平，在 PM0S体电位调制电路中， M2栅端电位 V_CP可选用电源电压 V_DD (当 V_DDH > V_DD ) 或共模电压 V_CM (当 V = V_DD ) ；而在 NM0S体电位调制电路中， M4栅端电位 V™可选用 GND (当 GNDL〈 GND )或 V_eM(当 GNDL = GND ) 以下对本发明应用实例中的 C类反相器进行进一步描述。

C类反相器技术是一种新兴的低压模拟电路设计技术，采用 C类反相器代替传统的运算放大器能够实现许多低压低功耗开关电容电路。现有技术的 c类反相器的电路结构图如附图 4所示。 C类反相器供电电压 V_DD略低于反相器两输入管阈值电压之和，假设 C类反相器两输入管阈值电压近似相等，输入共模电压 V_eM=V_DD/2即可使两输入管 Ml和 M3均处于亚阈值区，此时 C类反相器具有极低的功耗和较高的增益，但其对工艺涨落极为敏感。

本发明的抗工艺涨落的 C类反相器的电路结构图如附图 5所示，它在现有技术的 C类反相器 51的基础上增加了本发明的 PM0S体电位调制电路 52和匪 OS体电位调制电路 53，现有技术的 C类反相器 51的 PM0S和 NM0S输入管分别为体电位调制电路的目标 PM0S管 Ml禾卩目标匪 OS管 M3

现有技术的 C类反相器 51用于实现运算放大功能。它由 PM0S输入管 Ml和 NM0S 输入管 M3组成。反相器输入管 Ml和 M3的体端均单独引出，体电位可调。

本发明的 PM0S体电位调制电路 52和 NM0S体电位调制电路 53分别用于 Ml和 M3的抗工艺涨落，使 Ml和 M3在不同工艺角下跨导和输出电流较为一致。在 C类反相器中，输入管 Ml和 M3的跨导和输出电流与整个反相器的增益、带宽、静态功耗等稳态指标有直接关系，所以引入体电位调制电路 52 53能够有效地降低 C类反相器各稳态指标对于工艺涨落的敏感度。

在亚阈值区不同工艺角下，现有技术的 C类反相器和本发明中抗工艺涨落的 C 类反相器的增益、带宽以及静态功耗等性能偏差情况见表 1。其中电源电压 V_DD为 1. 2 V, GND为 0V， Ml宽长比为 180 /0. 35 ， M3的宽长比为 60 /0. 35 M2和 M4宽度分别为 Ml和 M3的 1/12，反相器的负载电容均取 5 pF 表 1: 不同工艺角下 C类反相器性能最大偏差情况对比

注：以上四种情况下 C类反相器相位裕度均超过 90°，且在各工艺角下偏差范围均小于 4%。故略。由表 1可知，当引入额外正、负电平，即 V_DDH =1. 8 V GNDL= -0. 6 V，本发明中抗工艺涨落的 C类反相器在亚阈值区不同工艺角下的增益、带宽和静态功耗的最大偏差分别为 27. 8% 52. 3%和 8%，相比于现有技术 C类反相器的 28% 435. 8%和 577. 4%，本发明受工艺涨落的影响大大减小，既保证了足够的增益和带宽，又避免了无谓的静态功耗，效果十分明显；若在体电位调制电路中只引入额外正电平，不引入负电平（这种现象在目前集成电路设计中非常普遍），即 V_DDH = 1. 8 V GNDL = 0 V，则抗工艺涨落的 C类反相器的最大偏差范围分别为 29. 1% 169. 3%和 81. 9%; 若在体电位调制电路中既不引入额外正电平，也不引入负电平，即 V_DDH = 1. 2 V GNDL = 0 V，则抗工艺涨落的 C 类反相器最大偏差范围分别为 25. 5% 287. %和 425. 7%，也好于现有技术的 C类反相器。尤其是单位增益带宽指标，未使用本发明技术的现有技术 C类反相器的单位增益带宽在 ss工艺角下仅仅为 5MHz左右，在高频下无法正常工作，而使用本发明技术的 C类反相器在任何情况下都不会发生这样严重的问题。

C类反相器在不同工艺角下的性能最大偏差汇总简表如表 2所示。不同工艺角下 C类反相器性能最大偏差汇总简表

静态功耗增益单位增益带宽 c类反相器偏差范围偏差范围偏差范围

范围缩小范围缩小范围缩小现有技术 577. 4 % 28. 8 % 435. 8 % 本发明

(V =1· 8V 8 % 98. 6 % 27. 8 % 3. 5 % 52. 3 % 88. 0 % GNDL=-0. 6V)

本发明

(V =1· 8V 81. 9 % 85. 8 % 29. 1 % -1. 0 % 169. 3 % 61. 2 % GNDL=0V)

本发明

(V =1· 2V 425. 7 % 26 % 25. 5 % 11. 5 % 287. 0 % 34 % GNDL=0V) 虽然本发明的描述结合了特定的实施例，但是本领域普通技术人员应该理解本发明并不限于在此描述的实施例，并可以进行各种修改和变化而不背离本发明的精神和范围。工业应用性

本发明所述的抗工艺涨落方法通过感应反馈环路的体电位调制，实现对目标

M0S器件跨导、输出电流等参数的实时调制，有效降低了 M0S器件在亚阈值状态下对于工艺涨落的敏感度。本发明所述的体电位调制电路以较少的电路元件实现了整个感应反馈环路，它的引入能够在不明显增加电路复杂度和功耗的情况下有效地提高包括 C类反相器在内的亚阈值集成电路的性能稳定性、一致性和产品良率，因而具有较高的实用价值。

Claims

权利要求

1. 一种在亚阈值集成电路中抗工艺涨落的方法，其特征在于：包括以下步骤: 由感应 M0S器件感应目标 M0S器件在不同工艺角下的参数变化趋势，并以漏源感应电流形式输出；

2. 一种体电位调制电路，用于实现权利要求 1所述的抗工艺涨落方法，其特征在于：该体电位调制电路包括：

目标 M0S器件，所述抗工艺涨落方法的作用对象；

该体电位调制电路可分为 PM0S体电位调制电路和 NM0S体电位调制电路两种类型。

3. 根据权利要求 2所述的体电位调制电路，其特征在于：

所述 PM0S体电位调制电路用于实现 PM0S管在亚阈值状态下的抗工艺涨落，它包括第一 PM0S管（Ml ) 、第二 PMOS管（M2 )和第一电阻（R1 ) ，其中，所述第一 PM0S管（Ml ) 为所述 PMOS体电位调制电路的目标 MOS器件，所述第二 PM0S管 (M2 ) 为 PM0S体电位调制电路的感应 M0S器件，所述第一电阻（R1 ) 实现 PM0S 体电位调制电路中电流转电压电路的功能；

所述第二 PM0S管（M2 ) 的源端与体端相连，漏端分别与所述第一电阻（R1 ) 的一端和所述第一 PM0S管（Ml ) 的体端相连，第一电阻（R1 ) 的另一端与共模电压相连。

4. 根据权利要求 2所述的体电位调制电路，其特征在于：

所述 NM0S体电位调制电路用于实现 NM0S管在亚阈值状态下的抗工艺涨落，它包括第一 NM0S管（M3) 、第二 NM0S管（M4) 和第二电阻（R2) ，其中，所述第一 NM0S管（M3) 为所述 NM0S体电位调制电路的目标 M0S器件，所述第二 NM0S管 (M4) 为 NM0S体电位调制电路的感应 M0S器件，所述第二电阻（R2) 实现 NM0S 体电位调制电路中电流转电压电路的功能；

所述第二 NM0S管（M4) 的源端与体端相连，漏端分别与所述第二电阻（R2) 的一端和所述第一 NM0S管（M3) 的体端相连，第二电阻（R2) 的另一端与共模电压相连。

5. 一种抗工艺涨落的 C类反相器，它包括：

现有技术的 C类反相器（51) ，用于实现运算放大功能；

其特征在于：它还包括权利要求 3、 4所述的 PM0S体电位调制电路（52) 和 NM0S体电位调制电路（53) ；

现有技术的 C类反相器（51) 中的 PM0S和 NM0S输入管分别为所述 PM0S体电位调制电路（52)和 NM0S体电位调制电路（53) 中作为目标 M0S器件的第一 PM0S 管（Ml) 和第一 NMOS管（M3) 。