WO2010109750A1 - サファイア基板の製造方法、および半導体装置 - Google Patents

サファイア基板の製造方法、および半導体装置 Download PDF

Info

Publication number
WO2010109750A1
WO2010109750A1 PCT/JP2010/000780 JP2010000780W WO2010109750A1 WO 2010109750 A1 WO2010109750 A1 WO 2010109750A1 JP 2010000780 W JP2010000780 W JP 2010000780W WO 2010109750 A1 WO2010109750 A1 WO 2010109750A1
Authority
WO
WIPO (PCT)
Prior art keywords
sapphire substrate
less
sapphire
manufacturing
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/000780
Other languages
English (en)
French (fr)
Inventor
只友一行
岡田成仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaguchi University NUC
Original Assignee
Yamaguchi University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaguchi University NUC filed Critical Yamaguchi University NUC
Priority to CN201080013017.0A priority Critical patent/CN102362018B/zh
Priority to US13/256,843 priority patent/US8384111B2/en
Publication of WO2010109750A1 publication Critical patent/WO2010109750A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials

Definitions

  • the present invention relates to a method for manufacturing a sapphire substrate and a semiconductor device.
  • LEDs Light emitting diodes
  • An LED capable of emitting visible light is mainly manufactured using a III-V group compound semiconductor material made of AlGaInN (hereinafter represented by GaN) or AlGaInP.
  • GaN is used in LEDs that emit green light, blue light and ultraviolet light.
  • AlGaInP is used in LEDs that emit red light, orange light, and yellow light.
  • GaN crystals are grown on sapphire (Al 2 O 3 ) substrates for reasons such as cost and quality.
  • the GaN layer grown on the sapphire substrate generates threading dislocations that act as high-density non-radiative recombination centers in the GaN crystal due to lattice mismatch between the sapphire crystal lattice and the GaN crystal lattice.
  • the light output (external quantum efficiency) and the endurance life are reduced, and the leakage current is increased.
  • GaN has a refractive index of about 2.4 at a wavelength in the blue region, and the refractive index of the sapphire substrate is about 1.8. Since the refractive index difference between GaN and the sapphire substrate is large, light is emitted from the InGaN / GaN multiple quantum well layer. About 70% of the generated light is confined in the GaN layer including the multiple quantum well layer due to the limitation of total reflection, and is self-absorbed by the multiple quantum well layer while propagating through the GaN layer, or is absorbed by the electrode and the like. Is converted to heat. That is, there is a phenomenon in which the light extraction efficiency of the LED is significantly reduced due to the limitation of total reflection due to the difference in refractive index.
  • Patent Document 1 A technique for producing and growing a GaN layer and an AlGaN layer using this PSS is disclosed.
  • the conventional PSS disclosed in Patent Document 1 has a geometric figure pattern in which a plurality of parallel grooves, a dome shape, a cylindrical shape, a quadrangular column, and a hexagonal protrusion are regularly arranged. It is provided on one surface of the sapphire substrate.
  • a photomask or a mold having a pattern designed so as not to decrease the internal quantum efficiency is usually produced, and an expensive exposure apparatus or nanoimprint apparatus is used. It is necessary to go through the process, and this increases the manufacturing cost of the LED element.
  • the periodic pattern gives rise to the direction dependency of the light extraction efficiency, causing anisotropy in the light distribution of the light emitted from the LED element. That is, when the periodic arrangement of the pattern is orthogonal to the light propagation direction in the GaN layer, the light extraction efficiency from the surface of the LED element is improved, and when the periodic arrangement is parallel, it is the same as a normal flat surface sapphire substrate. The light extraction efficiency is of the order.
  • the conventional regular pattern PSS may increase the manufacturing cost, and the anisotropy of the light extraction efficiency causes anisotropy in the light distribution of the light emitted from the LED element, which is highly efficient and uniform. This has hindered use in lighting and electronic devices that require light emission.
  • the present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device substrate that has a low light distribution anisotropy of an LED element fabricated on a sapphire substrate and has high light extraction efficiency. Another object of the present invention is to provide a simple and inexpensive method for manufacturing a sapphire processed substrate.
  • the method for manufacturing a sapphire substrate of the present invention includes a step A of depositing a metal on one surface of a sapphire thin plate, and a heat treatment of the sapphire thin plate after the step A to bring the metal into a fine particle state.
  • the method includes a step B and a step C of etching the one surface of the sapphire thin plate using the metal in the fine particle state as a mask.
  • the thickness of the metal can be 1 nm or more and 20 nm or less.
  • a plurality of protrusions are formed on the one surface, and the plurality of protrusions are provided at random positions on the one surface and have a tapered shape from the bottom to the top.
  • the area of the plane of the top of the convex force may be a 0 .mu.m 2 or larger 0.05 .mu.m 2 or less.
  • the major axis of the bottom surface of the protrusions is 100 nm or more and 1 ⁇ m or less, the minor axis is 50 nm or more and 0.5 ⁇ m or less, and the protrusions are 1 ⁇ 10 6 pieces / cm 2 or more and 5 ⁇ 10 10 pieces / cm 2. It is possible to arrange with the following density.
  • the side surface of the protrusion can be a curved surface.
  • the height of the protrusion can be set to 100 nm or more and 1 ⁇ m or less.
  • the sapphire thin plate is provided with a plurality of convex shapes at random positions on the one surface, and the convex shape has a tapered shape from the bottom to the top, and is 1 ⁇ 10 5 pieces / cm 2 or more and 5 ⁇ . Disposed at a density of 10 7 pieces / cm 2 or less, the area of the top surface of the convex shape is greater than 0 and 10 ⁇ m 2 or less, and the major axis of the bottom surface of the convex shape is 1 ⁇ m or more and 50 ⁇ m or less, The minor axis can be 100 nm or more and 10 ⁇ m or less.
  • the semiconductor device of the present invention has a sapphire substrate manufactured by the above-described method for manufacturing a sapphire substrate, and a compound semiconductor layer is provided on the one surface.
  • Embodiment 1 A method for manufacturing the sapphire substrate 1 according to Embodiment 1 will be described with reference to the schematic manufacturing flow shown in FIG. 1 ⁇ Preparation of Sapphire Thin Plate> A disc-shaped sapphire thin plate 100 made of a single crystal of Al 2 O 3 corundum structure was prepared. The diameter of the sapphire thin plate 100 is 50 to 300 mm, and the thickness is 0.3 to 3 mm. The sapphire thin plate 100 is overwhelmingly lower in cost than the GaN thin plate, and the device performance considering light transmittance is overwhelmingly superior compared to the Si thin plate.
  • one surface (main surface) of the sapphire thin plate 100 on which a GaN layer is to be grown when a compound semiconductor is formed later is the a plane ⁇ 11-20 ⁇ plane>, c plane ⁇ (0001) plane>, m plane.
  • Either the ⁇ 1-100 ⁇ plane> or the r plane ⁇ 1-102 ⁇ plane> may be used, or a crystal plane having another plane orientation may be used.
  • Metal was vapor-deposited on one surface (main surface) of the sapphire thin plate 100 to form a metal thin film 102 on the main surface (step S1).
  • the metal may be selected in consideration of the cost of the metal itself and the cost of the process, and examples thereof include Ni and Pd.
  • the thickness of the metal thin film 102 varies depending on the size of protrusions required and the conditions of subsequent processes, but is preferably 1 nm or more and 20 nm or less.
  • Ni is used as the metal, and the metal thin film 102 having a thickness of 5 nm is formed.
  • ⁇ Heat treatment process> The sapphire thin plate 100 on which the metal thin film 102 was placed was heat-treated (annealed) in a vacuum or in a nitrogen atmosphere (step S2). By this heat treatment, the metal thin film 102 was in the state of fine particles 103.
  • FIG. 2 shows a state in which the fine particles 103 are placed on the sapphire thin plate 100.
  • the fine particles 103 are preferably spherical or hemispherical.
  • the heat treatment conditions are adjusted depending on the metal species, the thickness of the metal thin film 102, the shape and size of the fine particles 103 to be formed, and the like.
  • the metal fine particles 103 preferably have a diameter of 50 nm or more and 1 ⁇ m or less when viewed from above the sapphire thin plate 100 (plan view from above).
  • the size of the fine particles 103 varies.
  • annealing was performed under the condition of 850 ° C. for 22 seconds, and the finished fine metal particles 103 had a variation in size, but were large and spherical with a diameter of about 100 nm.
  • step S3 the principal surface of the sapphire thin plate 100 was etched by inductive coupled plasma reactive ion etching (ICP-RIE) (step S3).
  • ICP-RIE inductive coupled plasma reactive ion etching
  • FIG. 3 shows an SEM photograph of the sapphire substrate 1 in a perspective state.
  • FIG. 4 is a plan view of the sapphire substrate 1 as viewed from above the main surface, and FIG. 5 is a cross-sectional view thereof.
  • FIG. 8 is a schematic enlarged sectional view of the protrusion 2.
  • the protrusion 2 formed on the main surface of the sapphire substrate 1 has a substantially conical shape and is formed by a curved surface with a slightly convex side surface, and is tapered from the bottom 6 to the top 4. is there.
  • the bottom 6 is substantially circular. This is derived from the shape of the metal fine particles 103, and the shape of the bottom 6 changes depending on the thickness of the metal thin film 102 and annealing conditions.
  • the top 4 is shaved by sufficient etching and has a substantially sharp shape with almost no flat surface.
  • the area of the planar portion of the top 4 does not exceed 0.05 ⁇ m 2 , and on average is less than 0.001 ⁇ m 2 . Note that the area of the planar portion of the top 4 is calculated from the cross-sectional SEM photograph assuming that the planar portion is circular.
  • the plurality of protrusions 2, 2,... Vary in size, but their height h is preferably in the range of 100 nm or more and 1 ⁇ m or less on average, and here, the average is about 300 nm.
  • the diameter (major axis) R of the bottom 6 is preferably in the range of 100 nm or more and 1 ⁇ m or less on average, and here is about 300 nm on average.
  • the distribution density of the protrusions 2 is preferably in the range of 1 ⁇ 10 6 pieces / cm 2 or more and 5 ⁇ 10 10 pieces / cm 2 or less, and is 5 ⁇ 10 8 pieces / cm 2 here. That the side surface of the protrusion 2 is a curved surface means that the crystal surface continuously changes on the side surface.
  • the positions of the plurality of protrusions 2, 2,... are the same as the positions of the metal fine particles 103, and the metal fine particles 103 are randomly scattered on the main surface 3. 2, 2,... Are randomly arranged, and the positional relationship between the protrusions 2, 2,. Further, the sizes of the plurality of protrusions 2, 2,... Are also random within a predetermined range. Therefore, even if light reflection, refraction, attenuation, etc. caused by a plurality of protrusions 2, 2,... Interact with each other (for example, interference), the interaction is not directional, and the light is uniform in all directions. Be emitted.
  • the light extraction efficiency is increased as compared with the case where a semiconductor light emitting device is manufactured using a flat sapphire substrate without the plurality of protrusions 2, 2,.
  • a semiconductor light emitting device having a compound semiconductor layer was fabricated using the sapphire substrate 1 as follows.
  • FIG. 6 is a schematic cross-sectional view showing an initial state of the growth of the GaN layer 10
  • FIG. 7 shows a state in which the GaN layer 10 is grown until the thickness of the GaN layer 10 becomes larger than the height of the protrusion 2. It is typical sectional drawing.
  • the GaN layer 10 grows from the main surface 3 of the sapphire substrate 1 excluding the protruding 2 portion and does not grow from the side surface and the top 4 of the protruding 2. Since the side surface of the protrusion 2 is not exposed to a crystal plane having a specific plane orientation, it is difficult to generate a nucleus that is the starting point of GaN growth, but the main surface 3 of the sapphire substrate 1 is a specific surface. Since the orientation crystal plane is exposed on the entire surface, GaN nuclei are easily generated, and the GaN layer 10 grows. That is, since the crystal plane continuously changes on the side surface of the protrusion 2, crystal growth of GaN from the side surface of the protrusion 2 is suppressed. Since the top part 4 of the protrusion 2 has almost no flat part or is very narrow, the GaN layer 10 does not grow.
  • the protrusion 2 is entirely covered with the GaN layer 10 growing in the lateral direction (horizontal direction).
  • the protrusion 2 is covered with the GaN layer 10, and when viewed from above, only the surface of the flat GaN layer 10 is observed. .
  • the GaN layer 10 was grown until the thickness of the GaN layer 10 finally reached 6 ⁇ m.
  • the dislocation density of the GaN layer 10 was evaluated by cathodoluminescence (CL).
  • CL cathodoluminescence
  • the dark spots observed by CL are threading dislocations appearing on the surface of the GaN layer 10, and therefore the dark spot density is almost the dislocation density.
  • the dark spot density observed in this embodiment is about the same as the dark spot density observed in a GaN layer grown on a conventional striped sapphire substrate (PSS having a plurality of parallel grooves formed on the substrate surface). Met.
  • PSS conventional striped sapphire substrate
  • an InGaN layer and a GaN layer were alternately grown a plurality of times on the GaN layer 10 to form a multiple quantum well layer 12. Then, a p-AlGaN layer 14 doped with Mg was grown on the multiple quantum well layer 12, and a p-GaN layer 16 doped with Mg was further grown thereon. Then, an ITO layer 18 as a transparent electrode was formed on the p-GaN layer 16 by an electron beam evaporation method.
  • the GaN layer 10 is exposed by performing an etching process using ICP-RIE on a part of the laminated compound semiconductor layer. Then, an n-type electrode 22 made of Ti / Al (laminated structure) is formed on the exposed GaN layer 10 by electron beam evaporation, and a p-type electrode 21 made of Ti / Al is formed on the ITO layer 18. A semiconductor light emitting device was produced.
  • the light emission output of the semiconductor light emitting element (semiconductor device) of this embodiment manufactured as described above was measured using an automatic probe tester WPSR3100 manufactured by OPTO-SYSTEM.
  • WPSR3100 manufactured by OPTO-SYSTEM.
  • a substrate having a flat main surface (no protrusions) is used as the sapphire substrate, and other configurations and manufacturing methods are the same as the semiconductor light emitting device of this embodiment, and the same comparative light emitting device is manufactured.
  • the luminescence output was measured as follows.
  • the light emitting output of the comparative light emitting element when a current of 20 mA is input is 100
  • the light emitting output of the semiconductor light emitting element of this embodiment is 144, confirming an output improvement of 44%.
  • the semiconductor light emitting device of this embodiment emitted light uniformly over the entire surface. In this way, by forming a plurality of protrusions 2, 2,... On the main surface 3 of the sapphire substrate 1 at random, forming a compound semiconductor layer on the sapphire substrate 1 to produce a semiconductor light emitting device, A semiconductor light emitting device capable of improving the light emission efficiency and emitting uniform light could be obtained. Since the sapphire substrate 1 of this embodiment is manufactured without going through a photolithography process using a photomask, both the manufacturing cost and the manufacturing time can be reduced.
  • a plurality of convex shapes 2 ′ are provided in advance at random positions on the main surface 3, and these convex shapes 2 ′ have a tapered shape from the bottom to the top. It is arranged at a density of ⁇ 10 5 pieces / cm 2 or more and 5 ⁇ 10 7 pieces / cm 2 or less, and the area of the top surface 4 ′ of the convex shape 2 ′ is larger than 0 and 10 ⁇ m 2 or less, and the convex shape
  • the major axis of 2 ′ bottom surface is 1 ⁇ m or more and 50 ⁇ m or less, and the minor axis is 100 nm or more and 10 ⁇ m or less.
  • Embodiment 2 has the same effect as Embodiment 1.
  • the above embodiments are examples of the present invention, and the present invention is not limited to these examples.
  • the shape of the protrusion 2 is not limited to a substantially conical shape, and may be, for example, a substantially hemispherical shape.
  • the sapphire thin plate is regularly arranged with a plurality of parallel grooves, dome shape, cylindrical shape, quadrangular column, and hexagonal protrusion as disclosed in Patent Document 1. You may use together with the pattern of geometric figures.
  • the plurality of protrusions of the above embodiment may be provided on one surface of a flat portion on the top of a quadrangular prism-shaped protrusion.
  • the average height of the protrusions 2 is preferably 100 nm or more and 1 ⁇ m or less, and more preferably 800 nm or less.
  • the shape of the bottom 6 of the protrusion 2 is not limited to a circle, and may be an ellipse or an indefinite shape surrounded by a curve.
  • the major axis R of the bottom 6 is preferably 100 nm or more and 1 ⁇ m or less.
  • the distribution density of the protrusions 2 is preferably 1 ⁇ 10 6 pieces / cm 2 or more and 5 ⁇ 10 10 pieces / cm 2 or less. If it is less than 1 ⁇ 10 6 pieces / cm 2 , the effect of improving the light extraction efficiency is reduced, and if it is greater than 5 ⁇ 10 10 pieces / cm 2 , the overlap between the protrusions becomes large, which may cause problems in crystal growth. Is big.
  • Each constituent layer of the semiconductor light emitting element may be grown by a known method.
  • the semiconductor layer grown on the main surface 3 of the sapphire substrate 1 is not limited to the GaN layer 10 but may be a compound semiconductor layer such as AlN or InGaN.
  • the effect of improving the light extraction efficiency due to multiple protrusions in a random arrangement is equivalent to the effect of PSS by a plurality of parallel grooves.
  • the light confined in the GaN layer is restricted by total reflection. It can be taken out of the GaN layer (and also outside the LED element) by the light scattering effect.
  • the sapphire substrate according to the present invention is a substrate of a semiconductor light emitting element that emits light uniformly and efficiently, and thus is useful for lighting applications and the like.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

　サファイア基板上に化合物半導体層を成長させて作製する半導体装置において、光取り出し効率の高い半導体装置を作製できるサファイア基板を提供する。　サファイア基板１の面に複数の凸起２，２，…をランダム配置で形成し、その面上にＧａＮ層１０を成長させた。さらにその上に、多重量子井戸層１２，ｐ－ＡｌＧａＮ層１４，ｐ－ＧａＮ層１６、ＩＴＯ層１８を形成し、２つの電極２１，２２も形成して半導体発光素子を作製した。

Description

サファイア基板の製造方法、および半導体装置
　本発明はサファイア基板の製造方法、および半導体装置に関するものである。
　発光ダイオード（ＬＥＤ）は、エネルギー変換効率が良いことや長寿命であることから種々の照明デバイスやイルミネーション、電子機器等に多く使われている。可視光線の発光が可能なＬＥＤは、ＡｌＧａＩｎＮ（以後、ＧａＮで代表させる）あるいはＡｌＧａＩｎＰからなるＩＩＩ－Ｖ族化合物半導体材料を用いて主に作製されている。ＧａＮは、緑色光、青色光および紫外光を発するＬＥＤで使われる。ＡｌＧａＩｎＰは、赤色光、橙色光、および黄色光を発するＬＥＤで使われる。
　現在コストや品質等の理由から、ＧａＮ結晶はサファイア（Ａｌ２Ｏ３）基板の上に成長させている。しかし、サファイア基板の上に成長させたＧａＮ層には、サファイア結晶格子とＧａＮ結晶格子との間の格子不整合が原因でＧａＮ結晶中に高密度の非発光再結合中心として働く貫通転位が発生し、そのため光出力（外部量子効率）および耐久寿命が減少し、またリーク電流が増加してしまうという現象が生じていた。
　さらに、青色領域の波長においてＧａＮの屈折率が約２．４、サファイア基板の屈折率が約１．８と、ＧａＮとサファイア基板の屈折率差が大きいためにＩｎＧａＮ／ＧａＮ多重量子井戸層から発光した光のおよそ７０％は、全反射の制限から多重量子井戸層を含んだＧａＮ層に閉じ込められてＧａＮ層中を伝搬する間に多重量子井戸層に自己吸収され、あるいは電極などに吸収され最終的に熱に変換される。すなわち、屈折率差に起因する全反射の制限のためにＬＥＤの光取り出し効率が大幅に低下するという現象が生じている。
　このような貫通転位を減らすために、また光取り出し効率を向上させるために、サファイア基板のＧａＮ層を成長させる面を予めエッチングして凹凸を形成し、いわゆるパターン化されたサファイア基板（ＰＳＳ）を作製し、このＰＳＳを用いてＧａＮ層及びＡｌＧａＮ層を成長させる技術が開示されている。（例えば、特許文献１）
特許第３５９５２７７号公報
　しかしながら、特許文献１に開示されているような従来のＰＳＳは、複数本の平行溝やドーム型、円柱形、四角柱、さらには六角形の凸起が規則正しく並んだ幾何学的図形のパターンがサファイア基板の一面に設けられているものである。
　このような規則的なパターンを作製するためには通常、内部量子効率を低下させないように設計したパターンのフォトマスク、あるいは金型を作製し、高価な露光装置、あるいはナノインプリント装置を使用し多くの工程を経る必要があり、ＬＥＤ素子の製造コストを引き上げる要因となる。
　さらに周期的なパターンは光の取り出し効率の方向依存性を生み、ＬＥＤ素子からの発光の配光性に異方性を生じる。すなわち、ＧａＮ層中の光の伝搬方向にパターンの周期配列が直交する場合はＬＥＤ素子の表面からの光取り出し効率が向上し、周期配列が平行の場合は通常の平坦な表面のサファイア基板と同程度の光取り出し効率となる。
　このように従来の規則的なパターンのＰＳＳでは製造コストが大きくなる可能性があり、さらに光取り出し効率の異方性によりＬＥＤ素子からの発光の配光性に異方性を生じ高効率かつ均一発光を必要とする照明や電子機器等に使用するのに支障が生じていた。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、サファイア基板上に作製したＬＥＤ素子の配光性の異方性が少なく、光取り出し効率の高い半導体装置の基板となるサファイア加工基板を簡単かつ安価に製造する方法を提供することにある。
　上記課題を解決するために、本発明のサファイア基板の製造方法は、サファイア薄板の一面に金属を蒸着する工程Ａと、前記工程Ａの後に前記サファイア薄板を熱処理して前記金属を微粒子状態とする工程Ｂと、前記微粒子状態の金属をマスクとして前記サファイア薄板の前記一面をエッチングする工程Ｃとを含む構成とした。
　前記工程Ａでは、前記金属の厚みを１ｎｍ以上２０ｎｍ以下とすることができる。
　前記工程Ｃでは、前記一面に複数の凸起が形成されており、前記複数の凸起は、前記一面のランダムな位置に設けられているとともに、底部から頂部にかけて先細の形状を有しており、前記凸起の頂部の平面の面積は、０μｍ２以上大きく０．０５μｍ２以下とすることが可能である。
　前記凸起の底面の長径は、１００ｎｍ以上１μｍ以下であり、短径は５０ｎｍ以上０．５μｍ以下であり、前記凸起を、１×１０６個／ｃｍ２以上５×１０１０個／ｃｍ２以下の密度で配置することが可能である。
　前記凸起の側面を曲面とすることが可能である。
　前記凸起の高さを１００ｎｍ以上１μｍ以下とすることが可能である。
　前記サファイア薄板は、前記一面に複数の凸形状がランダムな位置に設けられており、前記凸形状は底部から頂部にかけて先細の形状を有していて、１×１０５個／ｃｍ２以上５×１０７個／ｃｍ２以下の密度で配置されており、前記凸形状の頂部の平面の面積は０よりも大きく１０μｍ２以下であり、前記凸形状の底面の長径は１μｍ以上５０μｍ以下であり、短径は１００ｎｍ以上１０μｍ以下とすることが可能である。
　本発明の半導体装置は、上記のサファイア基板の製造方法により製造されたサファイア基板を備え、前記一面の上に化合物半導体層が設けられている構成である。
　少ない工程で且つ簡単・安価な方法で、サファイア基板上のランダムな位置に先細の複数の凸起を設けることができる。さらに、その基板を使うことで光取り出し効率の高い発光ダイオードを作製することができる。
実施形態に係るサファイア基板の模式的な製造工程図である。 実施形態に係る金属微粒子が載ったサファイア薄板のＳＥＭ写真である。 実施形態に係るサファイア基板のＳＥＭ写真である。 実施形態に係るサファイア基板の模式的な平面図である。 実施形態に係るサファイア基板の模式的な拡大断面図である。 ＧａＮ層が成長初期である実施形態に係る模式的な拡大断面図である。 ＧａＮ層が凸起を埋め込んだ状態である実施形態に係る模式的な拡大断面図である。 サファイア基板上の凸起を拡大した模式断面図である。 サファイア基板上の凸起を拡大した模式平面図である。 実施形態に係る半導体発光素子の模式的な拡大断面図である。 別の実施形態に係るサファイア基板の模式的な平面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
　（実施形態１）
　図１に示す模式的な製造フローによって実施形態１に係るサファイア基板１の製造方法を説明する
　＜サファイア薄板の準備＞
　Ａｌ２Ｏ３のコランダム構造の単結晶からなる円盤状のサファイア薄板１００を用意した。サファイア薄板１００の直径は５０～３００ｍｍ、厚みは０．３～３ｍｍである。サファイア薄板１００はＧａＮ薄板に比較してコストが圧倒的に低く、Ｓｉ薄板に比較して光透過性を考慮したデバイス性能が圧倒的に優れている。また後に化合物半導体を形成する際にＧａＮ層を成長させることとなるサファイア薄板１００の一面（主面）は、ａ面＜｛１１－２０｝面＞、ｃ面＜（０００１）面＞、ｍ面＜｛１－１００｝面＞、若しくはｒ面＜｛１－１０２｝面＞のいずれでも良く、あるいは他の面方位の結晶面であっても良い。
　＜蒸着工程＞
　サファイア薄板１００の一面（主面）に金属を蒸着して金属薄膜１０２を該主面に形成した（工程Ｓ１）。金属は、金属そのもののコスト及び工程のコストを考慮して選べばよいが、例えばＮｉ、Ｐｄ等を挙げることができる。金属薄膜１０２の厚みは、必要とする凸起の大きさやこの後の工程の条件などによって変わってくるが、１ｎｍ以上２０ｎｍ以下が好ましい。ここでは金属としてＮｉを用い、５ｎｍの厚みの金属薄膜１０２とした。
　＜熱処理工程＞
　金属薄膜１０２が載ったサファイア薄板１００を真空下あるいは窒素雰囲気下で熱処理（アニール）した（工程Ｓ２）。この熱処理によって金属薄膜１０２は微粒子１０３状態になった。図２にサファイア薄板１００上に微粒子１０３が載っている状態を示す。
　微粒子１０３は球あるいは半球状であることが好ましい。熱処理の条件は、金属種、金属薄膜１０２の厚み、形成したい微粒子１０３の形状・大きさなどによって調整する。金属の微粒子１０３の大きさは、サファイア薄板１００の上から見た時に（上方よりの平面視）、径が５０ｎｍ以上１μｍ以下であることが好ましい。微粒子１０３の大きさにはばらつきがある。ここでは、８５０℃２２秒の条件でアニールし、出来上がった金属の微粒子１０３は大きさにばらつきがあったが、大きいもので径が約１００ｎｍの球状であった。
　＜エッチング工程＞
　金属の微粒子１０３をマスクとして用いて、サファイア薄板１００の主面を誘導結合プラズマ型反応性イオンエッチング（Inductive Coupled Plasma Reactive Ion Etching：ＩＣＰ－ＲＩＥ）によってエッチングを行った（工程Ｓ３）。エッチングの条件を調節することにより、金属の微粒子１０３が除去されるくらい十分にエッチングを行い、図１の最下部分に示す複数の凸起２，２，…が主面上にランダムに配置されたサファイア基板１を作製した。図３にこのサファイア基板１の斜視状態のＳＥＭ写真を示す。
　図４はこのサファイア基板１を主面の上方から見た平面図であり、図５はその断面図である。また、図８は凸起２の模式的な拡大断面図である。
　図８に示すように、サファイア基板１の主面上に形成した凸起２は、略円錐状であって側面がやや上に凸の曲面により構成されており、底部６から頂部４にかけて先細である。底部６はほぼ円形である。これは金属の微粒子１０３の形状に由来するものであり、金属薄膜１０２の厚みやアニール条件によっては底部６の形状は変化する。頂部４は十分なエッチングによって削られてほぼ平面が無くなってやや尖り形状となっている。頂部４の平面部分の面積は、０．０５μｍ２を越えるものはなく、平均でも０．００１μｍ２未満である。なお、頂部４の平面部分の面積は、断面ＳＥＭ写真より、平面部分を円形と仮定して算出する。
　複数の凸起２，２，…は大きさにばらつきがあるが、その高さｈは平均すると１００ｎｍ以上１μｍ以下の範囲内にあることが好ましく、ここでは平均約３００ｎｍであった。また、底部６の直径（長径）Ｒは平均すると１００ｎｍ以上１μｍ以下の範囲内にあることが好ましく、ここでは平均約３００ｎｍであった。凸起２の分布密度は、１×１０６個／ｃｍ２以上５×１０１０個／ｃｍ２以下の範囲内にあることが好ましく、ここでは５×１０８個／ｃｍ２であった。凸起２の側面が曲面であることは、側面では結晶面が連続的に変化していることを意味している。
　複数の凸起２，２，…の位置は金属の微粒子１０３の位置と同じ位置であり、金属の微粒子１０３は主面３上にランダムに散らばっているので、主面３上に複数の凸起２，２，…はランダムに配置されており、凸起２，２，…同士の間の位置関係には規則性が無い。また、複数の凸起２，２，…それぞれの大きさも所定の範囲内でランダムである。従って、複数の凸起２，２，…に起因する光の反射・屈折・減衰等が互いに相互作用（例えば干渉）を起こしてもその相互作用に方向性がなく、光は全方向に均一に発せられる。そしてこれら複数の凸起２，２，…が存在しない平坦なサファイア基板を用いて半導体発光素子を作製した場合に比べて光取り出し効率が大きくなり、従って光出力が大きくなる。このことを確認するために、以下のようにこのサファイア基板１を用いて化合物半導体層を有する半導体発光素子を作製した。
　＜ＧａＮ層の作製＞
　複数の凸起２，２，…を有するサファイア基板１の主面３上に、有機金属気相成長法（Metal Organic Vapor Phase Epitaxy：ＭＯＰＶＥ）によってＧａＮ層を成長させた。なお、このときＳｉをドープすることによりｎ－ＧａＮとした。図６はＧａＮ層１０の成長の初期の状態を示す模式的な断面図であり、図７はＧａＮ層１０の厚みが凸起２の高さよりも大きくなるまでＧａＮ層１０が成長した状態を示す模式的な断面図である。
　図６に示すようにＧａＮ層１０は、凸起２部分を除くサファイア基板１の主面３から成長し、凸起２の側面及び頂部４からは成長しない。凸起２の側面は特定の面方位の結晶面が露出しているのではないので、ＧａＮの成長の始点となる核が生成しにくいのであるが、サファイア基板１の主面３は特定の面方位の結晶面が全面に露出しているので、ＧａＮの核が生成しやすくＧａＮ層１０が成長していく。すなわち、凸起２の側面では結晶面が連続的に変化しているため、凸起２側面からのＧａＮの結晶成長を抑制している。凸起２の頂部４は平らな部分がほとんど無いか非常に狭いため、ＧａＮ層１０が成長しない。
　図７に示すように、ＧａＮ層１０が厚くなって行くに連れて、凸起２は横方向（水平方向）に成長するＧａＮ層１０によって全面が覆われる。最終的にＧａＮ層１０の厚みが凸起２の高さ以上になると、凸起２はＧａＮ層１０に覆い隠され、上面から見ると、平らなＧａＮ層１０の表面が観察されるだけとなる。
　本実施形態においては、最終的にＧａＮ層１０の厚みが６μｍになるまでＧａＮ層１０を成長させた。カソードルミネッセンス（ＣＬ）によって、このＧａＮ層１０の転位密度の評価を行った。ＣＬによって観察される暗点はＧａＮ層１０の表面に現れている貫通転位であり、従って暗点密度はほぼ転位密度である。本実施形態において観測される暗点密度は、従来のストライプ状のサファイア基板（基板表面に複数の平行な溝を形成したＰＳＳ）上に成長させたＧａＮ層において観察される暗点密度と同程度であった。なお、次に説明する半導体発光素子を作製する場合には、ＧａＮ層１０を成長させた後に、暗点観察をすることなく、連続して次の化合物半導体層を成長させる。
　＜半導体発光素子の作製＞
　上記のサファイア基板１上のＧａＮ層１０の上に更に複数の化合物半導体層および電極を形成して、図１０に示す半導体発光素子を作製した。以下にその作製について説明する。
　まずＧａＮ層１０の上に、ＩｎＧａＮ層とＧａＮ層とを交互に複数回成長させて多重量子井戸層１２を形成した。それから多重量子井戸層１２の上にＭｇをドープしたｐ－ＡｌＧａＮ層１４を成長させ、更にその上にＭｇをドープしたｐ－ＧａＮ層１６を成長させた。それからｐ－ＧａＮ層１６の上に透明電極であるＩＴＯ層１８を電子ビーム蒸着法により形成した。
　次に上記の積層させた化合物半導体層の一部に対してＩＣＰ－ＲＩＥを使ってエッチング加工を行うことによってＧａＮ層１０を露出させる。そして露出したＧａＮ層１０の上にＴｉ／Ａｌ（積層構造）からなるｎ型電極２２を電子ビーム蒸着法により形成し、ＩＴＯ層１８の上にＴｉ／Ａｌからなるｐ型電極２１を形成して半導体発光素子を作製した。
　＜半導体発光素子の特性＞
　上述のように作製した本実施形態の半導体発光素子（半導体装置）の発光出力を、ＯＰＴＯ-ＳＹＳＴＥＭ社製の自動プローブテスターＷＰＳＲ３１００を用いて測定した。比較のため、サファイア基板として主面がフラット（凸起を形成していない）な基板を用い、それ以外の構成・製法は本実施形態の半導体発光素子と同じ比較用発光素子を作製し、同じように発光出力を測定した。
　２０ｍＡの電流を入力させたときの比較用発光素子の発光出力を１００とすると、本実施形態の半導体発光素子の発光出力は１４４となり、４４％の出力向上を確認した。また、本実施形態の半導体発光素子は全面均一に発光していた。このように、サファイア基板１の主面３上に複数の凸起２，２，…をランダムに形成し、そのサファイア基板１上に化合物半導体層を形成して半導体発光素子を作製することにより、発光効率が向上し均一発光する半導体発光素子を得ることができた。本実施形態のサファイア基板１はフォトマスクを用いるフォトリソ工程を経ずに作製されているため、作製コスト、作製時間ともに少ないものとすることができる。
　（実施形態２）
　実施形態２では、サファイア薄板が実施形態１と異なっており、それ以外の構成は実施形態１と同じであるので、実施形態１と異なっている部分を以下に説明する。なお本実施形態に係るサファイア基板１’は図１１に示されている。
　本実施形態のサファイア薄板は、主面３に予め複数の凸形状２’がランダムな位置に設けられており、これらの凸形状２’は底部から頂部にかけて先細の形状を有していて、１×１０５個／ｃｍ２以上５×１０７個／ｃｍ２以下の密度で配置されており、凸形状２’の頂部４’の平面の面積は０よりも大きく１０μｍ２以下であり、凸形状２’の底面の長径は１μｍ以上５０μｍ以下であり、短径は１００ｎｍ以上１０μｍ以下である。このサファイア薄板を使用して実施形態１と同様の工程を行って、図１１に示すサファイア基板１’を得た。
　実施形態２では実施形態１と同じ効果を奏する。
　（その他の実施形態）
　上記の実施形態は本発明の例示であって、本発明はこれらの例に限定されない。凸起２の形状は略円錐形状に限らず、例えば略半球形状などであっても構わない。上記の実施形態１又は２において、サファイア薄板を、特許文献１に開示されているような、複数本の平行溝やドーム型、円柱形、四角柱、さらには六角形の凸起が規則正しく並んだ幾何学的図形のパターンと併用してもよい。例えば、四角柱の形状の突起部頂上の平坦な部分の一面に上記実施形態の複数の凸起が設けられているものとしてもよい。
　凸起２の平均の高さは１００ｎｍ以上１μｍ以下が好ましく、８００ｎｍ以下がより好ましい。
　凸起２の底部６の形状は円形に限定されず、楕円形や曲線で囲まれた不定形などであってもよい。底部６の長径Ｒは１００ｎｍ以上１μｍ以下が好ましい。
　凸起２の分布密度は、１×１０６個／ｃｍ２以上５×１０１０個／ｃｍ２以下が好ましい。１×１０６個／ｃｍ２未満であると光取り出し効率の向上効果が小さくなり、５×１０１０個／ｃｍ２よりも大きいと凸起間の重なりが大きくなり結晶成長に不具合が生じる可能性が大きい。
　半導体発光素子の各構成層は、公知の手法で成長させれば良い。
　サファイア基板１の主面上３に成長させる半導体層はＧａＮ層１０に限らず、ＡｌＮやＩｎＧａＮなどの化合物半導体層であってもよい。
　ランダム配置の複数凸起による光取り出し効率の向上効果は、複数本の平行溝によるＰＳＳの効果と同等であり、凸起がないときは全反射の制限でＧａＮ層中に閉じ込められていた光を光散乱効果によりＧａＮ層の外に（さらにＬＥＤ素子の外部に）取り出すことができる。
　以上説明したように、本発明に係るサファイア基板は、均一に且つ効率よく発光する半導体発光素子の基板となるので、照明用途等として有用である。
１、１’　サファイア基板
２　　　　凸起
２’　　　凸形状
３　　　　主面
４　　　　凸起頂部
６　　　　凸起底部
１００　　サファイア薄板
１０２　　金属薄膜
１０３　　微粒子

Claims (8)

  1. 　サファイア薄板の一面に金属を蒸着する工程Ａと、
    　前記工程Ａの後に前記サファイア薄板を熱処理して前記金属を微粒子状態とする工程Ｂと、
    　前記微粒子状態の金属をマスクとして前記サファイア薄板の前記一面をエッチングする工程Ｃと
    を含む、サファイア基板の製造方法。
  2. 　前記工程Ａでは、１ｎｍ以上２０ｎｍ以下の厚みで前記金属を蒸着する、請求項１に記載のサファイア基板の製造方法。
  3. 　前記工程Ｃでは、前記一面に複数の凸起が形成されており、
    　前記複数の凸起は、前記一面のランダムな位置に設けられているとともに、底部から頂部にかけて先細の形状を有しており、
    　前記凸起の頂部の平面の面積は、０μｍ２以上０．０５μｍ２以下である、請求項１または２に記載されているサファイア基板の製造方法。
  4. 　前記凸起の底面の長径は、１００ｎｍ以上１μｍ以下であり、短径は５０ｎｍ以上０．５μｍ以下であり、
    　前記凸起は、１×１０６個／ｃｍ２以上５×１０１０個／ｃｍ２以下の密度で配置されている、請求項３に記載されているサファイア基板の製造方法。
  5. 　前記凸起の側面は曲面である、請求項３又は４に記載されているサファイア基板の製造方法。
  6. 　前記凸起の高さは、１００ｎｍ以上１μｍ以下である、請求項３から５のいずれか一つに記載されているサファイア基板の製造方法。
  7. 　前記サファイア薄板は、前記一面に複数の凸形状がランダムな位置に設けられており、
    　前記凸形状は底部から頂部にかけて先細の形状を有していて、１×１０５個／ｃｍ２以上５×１０７個／ｃｍ２以下の密度で配置されており、
    　前記凸形状の頂部の平面の面積は０よりも大きく１０μｍ２以下であり、
    　前記凸形状の底面の長径は１μｍ以上５０μｍ以下であり、短径は１００ｎｍ以上１０μｍ以下である、請求項１または２に記載されているサファイア基板の製造方法。
  8. 　請求項１から７のいずれか一つに記載されているサファイア基板の製造方法により製造されたサファイア基板を備え、前記一面の上に化合物半導体層が設けられている半導体装置。
PCT/JP2010/000780 2009-03-23 2010-02-09 サファイア基板の製造方法、および半導体装置 Ceased WO2010109750A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201080013017.0A CN102362018B (zh) 2009-03-23 2010-02-09 蓝宝石衬底的制造方法及半导体装置
US13/256,843 US8384111B2 (en) 2009-03-23 2010-02-09 Method for forming sapphire substrate and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009070630A JP5196403B2 (ja) 2009-03-23 2009-03-23 サファイア基板の製造方法、および半導体装置
JP2009-070630 2009-03-23

Publications (1)

Publication Number Publication Date
WO2010109750A1 true WO2010109750A1 (ja) 2010-09-30

Family

ID=42780450

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000780 Ceased WO2010109750A1 (ja) 2009-03-23 2010-02-09 サファイア基板の製造方法、および半導体装置

Country Status (5)

Country Link
US (1) US8384111B2 (ja)
JP (1) JP5196403B2 (ja)
KR (1) KR101636104B1 (ja)
CN (1) CN102362018B (ja)
WO (1) WO2010109750A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214802A (en) * 2010-09-27 2012-04-01 Nat Univ Chung Hsing Patterned substrate and LED formed using the same
JP2012216753A (ja) 2011-03-30 2012-11-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
CN103367555B (zh) * 2012-03-28 2016-01-20 清华大学 发光二极管的制备方法
JP5811009B2 (ja) * 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
EP2942822A1 (en) * 2012-04-02 2015-11-11 Asahi Kasei E-materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
TWI539624B (zh) * 2012-05-28 2016-06-21 晶元光電股份有限公司 具有圖形化界面之發光元件及其製造方法
US9029890B2 (en) 2012-07-12 2015-05-12 Epistar Corporation Light-emitting device having patterned substrate and method of manufacturing thereof
US9515223B2 (en) * 2012-08-21 2016-12-06 Oji Holdings Corporation Semiconductor light emitting device substrate including an uneven structure having convex portions, and a flat surface therebetween
TW201423166A (zh) * 2012-12-12 2014-06-16 Lucemitek Co Ltd 圖案化基板及光電半導體元件
TW201423925A (zh) * 2012-12-12 2014-06-16 Lucemitek Co Ltd 圖案化基板及光電半導體元件
JP2014195040A (ja) * 2013-02-27 2014-10-09 Mitsuboshi Diamond Industrial Co Ltd Ｌｅｄ素子の製造方法、ｌｅｄ素子製造用ウェハ基材およびｌｅｄ素子の製造装置
JP6028690B2 (ja) * 2013-08-06 2016-11-16 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
US9048387B2 (en) 2013-08-09 2015-06-02 Qingdao Jason Electric Co., Ltd. Light-emitting device with improved light extraction efficiency
WO2015030276A1 (ko) * 2013-08-30 2015-03-05 An Jong Uk 근자외선과 형광체를 이용한 백색 발광 조명용 소자
JP2015072751A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
TWI632696B (zh) * 2013-10-11 2018-08-11 Oji Holdings Corporation 半導體發光元件用基板之製造方法、半導體發光元件之製 造方法、半導體發光元件用基板、以及半導體發光元件
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
CN103647005A (zh) * 2013-12-04 2014-03-19 南昌大学 一种用于AlGaInN材料体系薄膜生长的分割图形蓝宝石衬底
KR102360695B1 (ko) 2014-01-23 2022-02-08 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
CN103871844B (zh) * 2014-03-31 2017-04-05 海迪科（南通）光电科技有限公司 用于改善图形化蓝宝石衬底的底部刻蚀异常的方法
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP2017069463A (ja) * 2015-09-30 2017-04-06 旭化成株式会社 半導体発光素子及びその製造方法
WO2017127461A1 (en) * 2016-01-18 2017-07-27 Sensor Electronic Technology, Inc. Semiconductor device with improved light propagation
CN108269896A (zh) * 2016-12-31 2018-07-10 山东华光光电子股份有限公司 一种激光刻蚀错位半球与odr结合的蓝宝石图形衬底及制备方法
CN108321312B (zh) 2018-03-19 2020-02-14 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
JP7305428B2 (ja) * 2018-06-05 2023-07-10 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2022163949A (ja) * 2021-04-15 2022-10-27 株式会社ジャパンディスプレイ 電子部品のウエハ
TWI760231B (zh) * 2021-05-24 2022-04-01 錼創顯示科技股份有限公司 微型發光元件及其顯示裝置
CN115020562A (zh) * 2022-06-01 2022-09-06 淮安澳洋顺昌光电技术有限公司 具有团簇状小岛微结构的衬底的制备方法和外延结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917975A (ja) * 1995-06-30 1997-01-17 Nec Corp 凸凹シリコン膜の形成方法と半導体メモリデバイス
JP2004035275A (ja) * 2002-06-28 2004-02-05 Hitachi Cable Ltd 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP2005314121A (ja) * 2004-04-26 2005-11-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
EP1378949A4 (en) 2001-03-21 2006-03-22 Mitsubishi Cable Ind Ltd SEMICONDUCTOR LUMINESCENT DEVICE
JP4223797B2 (ja) * 2002-12-19 2009-02-12 株式会社東芝 窒化物系半導体発光素子およびその製造方法
KR101364168B1 (ko) * 2007-03-20 2014-02-18 서울바이오시스 주식회사 발광 소자용 기판 제조방법
JP2008270416A (ja) * 2007-04-18 2008-11-06 Sanken Electric Co Ltd 物体に粗面を形成する方法
US7598105B2 (en) * 2007-12-21 2009-10-06 Tekcore Co., Ltd. Light emitting diode structure and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917975A (ja) * 1995-06-30 1997-01-17 Nec Corp 凸凹シリコン膜の形成方法と半導体メモリデバイス
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP2004035275A (ja) * 2002-06-28 2004-02-05 Hitachi Cable Ltd 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP2005314121A (ja) * 2004-04-26 2005-11-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子

Also Published As

Publication number Publication date
KR20110139250A (ko) 2011-12-28
CN102362018B (zh) 2015-06-03
KR101636104B1 (ko) 2016-07-04
JP5196403B2 (ja) 2013-05-15
US20120009768A1 (en) 2012-01-12
CN102362018A (zh) 2012-02-22
US8384111B2 (en) 2013-02-26
JP2010225787A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
JP5196403B2 (ja) サファイア基板の製造方法、および半導体装置
KR102141815B1 (ko) 자외선 발광 다이오드 및 그 제조 방법
CN103165771B (zh) 一种具有埋入式孔洞结构的氮化物底层及其制备方法
KR100736623B1 (ko) 수직형 발광 소자 및 그 제조방법
JP5724819B2 (ja) 窒化物半導体成長用基板及びその製造方法、窒化物半導体エピタキシャル基板、並びに窒化物半導体素子
TWI574434B (zh) A substrate for the growth of Group III-V nitride and a preparation method thereof
KR100669142B1 (ko) 발광 소자와 이의 제조 방법
JP5306779B2 (ja) 発光素子及びその製造方法
US20170069793A1 (en) Ultraviolet light-emitting device and production method therefor
JP5673581B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
US8885683B2 (en) Process for forming microstructure of nitride semiconductor, surface emitting laser using two-dimensional photonic crystal and production process thereof
JP2007294972A (ja) 発光素子及びその製造方法
US20110175126A1 (en) Light-emitting diode structure
JP2012169615A (ja) ナノ構造を有する発光ダイオードおよびその製造方法
JP2010092936A (ja) 半導体装置
JP2013110426A (ja) 半導体装置の製造方法
CN112201734B (zh) 复合图形衬底及其制作方法以及led结构及其制作方法
CN104952996B (zh) 一种发光二极管的制作方法
JP5643553B2 (ja) 窒化物半導体の微細構造の製造方法、面発光レーザとその製造方法
US9876136B2 (en) Separation method of GaN substrate by wet etching
JP2013168493A (ja) 窒化物半導体発光素子およびその製造方法
KR101720864B1 (ko) 반도체 발광 소자의 제조 방법 및 그 반도체 발광 소자
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
TW201728792A (zh) 三族氮化物的成長方法
JP2016012648A (ja) ＧａＮ系発光素子用基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080013017.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10755558

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13256843

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20117023524

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 10755558

Country of ref document: EP

Kind code of ref document: A1