WO2010103602A1 - 伝送データのエラーチェック装置および方法 - Google Patents

伝送データのエラーチェック装置および方法 Download PDF

Info

Publication number
WO2010103602A1
WO2010103602A1 PCT/JP2009/054396 JP2009054396W WO2010103602A1 WO 2010103602 A1 WO2010103602 A1 WO 2010103602A1 JP 2009054396 W JP2009054396 W JP 2009054396W WO 2010103602 A1 WO2010103602 A1 WO 2010103602A1
Authority
WO
WIPO (PCT)
Prior art keywords
error
packet
protocol
protocol error
retry
Prior art date
Application number
PCT/JP2009/054396
Other languages
English (en)
French (fr)
Inventor
貴行 木下
秀和 小佐野
義和 岩見
誠 畑井田
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to PCT/JP2009/054396 priority Critical patent/WO2010103602A1/ja
Priority to JP2011503580A priority patent/JP5182417B2/ja
Publication of WO2010103602A1 publication Critical patent/WO2010103602A1/ja
Priority to US13/225,066 priority patent/US8910007B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1854—Scheduling and prioritising arrangements

Definitions

  • the present invention relates to a transmission data error check apparatus and method for controlling retry and error notification related to an illegal packet included in a transmission error.
  • the data reception side performs packet format check processing after transmission error check processing.
  • Protocol error due to transmission error is an error that can be remedied by retry.
  • a protocol error that can be remedied by retrying is determined to be fatal in the same way as a normal protocol error, and has been dealt with by a system failure or the like.
  • the disclosed apparatus and method are intended to improve system continuity by suppressing unnecessary system down due to a protocol error due to oversight in transmission error check.
  • the device disclosed herein is a device that includes a transmission error check processing unit and a packet protocol error check processing unit, receives a packet protocol error from the packet protocol error check processing unit, and retransmits the received protocol error by retry.
  • a retry control unit that performs a process of requesting a retry of packet data when the packet error is not detected from the received packet, and the protocol of the packet when the protocol error is not the first protocol error for the packet.
  • An error notification unit that notifies an upper layer processing unit of an error.
  • the retry control unit displays the data of the packet when the received protocol error is not detected from the packet retransmitted by the retry. Request a retry.
  • the error notification unit notifies the packet protocol error to the upper layer processing unit such as the system management unit.
  • the disclosed device When the disclosed device receives a protocol error from a packet protocol error check processing unit that has detected a protocol error due to a transmission error that has been overlooked in the transmission error check processing, the disclosed device treats this protocol error as a transmission error that should be detected. Request a packet retry. Thereafter, when the packet protocol error check processing unit detects a second protocol error from a packet retransmitted by retry, this protocol error is treated as a true protocol error and an error notification is made.
  • the disclosed device relieves the error by requesting a retry for a protocol error due to an overlook in the transmission error check, and notifies the error only about the true protocol error, thereby eliminating the need for an error that can be retried. System down can be prevented and operation can be continued.
  • FIG. 1 is a diagram showing a connection example of a computer system that implements the disclosed error check apparatus.
  • 1 is a computer system that implements the disclosed error check device
  • 2 and 3 are CPU boards that perform data processing
  • 4 is a crossbar board that controls the linkage and switching of the two CPU boards 2 and 3.
  • 5 indicates a system management board for managing the system.
  • the crossbar board 4 includes crossbar switch units 42 and 43 for relaying data communication between the CPU boards 2 and 3, respectively.
  • Each of the crossbar switch units 42 and 43 includes an error check device 10.
  • FIG. 2 is a diagram illustrating a configuration example in one embodiment of the error check apparatus 10.
  • FIG. 2 shows an internal configuration example of the error check device 10 provided in the crossbar switch unit 43.
  • the error check device 10 includes a transmission error check circuit 11, a packet protocol check circuit 12, a retry control circuit 13, a protocol error flag holding circuit 14, and an error notification circuit 15.
  • Transmission error check circuit 11 detects a transmission error of the received data. For example, CRC check processing is performed. The transmission error check circuit 11 sends the detected transmission error signal to the retry control circuit 13.
  • the packet protocol check circuit 12 detects an error in the packet protocol format for the received data that has not been detected by the transmission error check circuit 11.
  • the packet protocol check circuit 12 sends the detected protocol error signal to the retry control circuit 13, the protocol error flag holding circuit 14, and the error notification circuit 15.
  • the retry control circuit 13 receives a signal from the transmission error check circuit 11 and requests a retry of data transmission related to the transmission error.
  • the retry control circuit 13 When the retry control circuit 13 receives the signal from the packet protocol check circuit 12, the retry control circuit 13 determines whether the packet associated with the received protocol error has been retransmitted by the retry requested by the circuit itself, and the packet is retried. If the packet is not retransmitted by, the transmission retry is requested from the head data of the packet. On the other hand, the retry control circuit 13 does not make a retry request when the packet related to the accepted protocol error is retransmitted by the retry requested by the circuit itself.
  • the retry control circuit 13 sends a setting clear signal to the protocol error flag holding circuit 14 when the retry of the packet that requested the retry is successful, that is, when no error is detected from the retransmitted packet. To do.
  • the protocol error flag holding circuit 14 When the protocol error flag holding circuit 14 receives a protocol error signal from the packet protocol check circuit 12, the protocol error flag holding circuit 14 sets a flag indicating the detection of the protocol error. When the protocol error flag holding circuit 14 receives the setting clear signal, the protocol error flag holding circuit 14 clears the flag setting.
  • the error notification circuit 15 When the error notification circuit 15 receives a protocol error signal from the packet protocol check circuit 12, if the received protocol error is not the first protocol error for the received packet, the error notification circuit 15 indicates the protocol error of this packet as the system management board 5. To notify.
  • the processing operation of the error check apparatus 10 will be described with reference to FIG.
  • the part surrounded by the dotted line schematically shows that it corresponds to the part enclosed by the broken line in FIG.
  • the transmission error check circuit 11 of the error check device 10 provided in the crossbar switch unit 43 of the crossbar board 4 receives the data transmitted from the CPU 1 of the CPU board 2. Here, it is assumed that a transmission error has occurred in the transmitted data.
  • the transmission error check circuit 11 misses a transmission error occurring in the received data and cannot detect an error (CRC-ERR). In this case, the CRC-ERR signal is not transmitted.
  • Protocol-ERR protocol error
  • the Protocol-ERR signal is sent to the retry control circuit 13, the protocol error flag holding circuit 14, and the error notification circuit 15. Send.
  • the error notification circuit 15 does not transmit an error notification because the flag indicating the protocol error of the protocol error flag holding circuit 14 is not set.
  • the retry control circuit 13 Upon receiving the Protocol-ERR signal, the retry control circuit 13 transmits a retry (retransmission request) in which the data number at the head of the packet is set unless a retry is requested for the packet related to the signal.
  • the protocol error flag holding circuit 14 When the protocol error flag holding circuit 14 receives the Protocol-ERR signal, it sets a flag indicating a protocol error.
  • the transmission error check circuit 11 receives the data retransmitted by the retry. If the received data is normal, the CRC-ERR signal is not transmitted.
  • the packet protocol check circuit 12 checks the packet protocol of the received data.
  • the retry control circuit 13 determines that the retransmitted packet is normal and the retry is successful, and transmits a flag setting clear signal to the protocol error flag holding circuit 14.
  • the protocol error flag holding circuit 14 clears the flag setting.
  • the transmission error check circuit 11 receives the data retransmitted by the retry, and does not transmit a CRC-ERR signal unless a transmission error is detected from the received data.
  • the packet protocol check circuit 12 checks the packet protocol of the received data.
  • the packet protocol check circuit 12 detects a protocol error, it transmits a Protocol-ERR signal.
  • the protocol error flag holding circuit 14 flag is set, so it is determined that the protocol error has occurred for the second time and the system management board 5 is notified. Then, an error notification (second protocol error) is transmitted.
  • the retry control circuit 13 determines that this protocol error is a protocol error of a packet retransmitted by retry, and does not transmit a retry request.
  • the retry control circuit 13 performs retry from the head data of the packet.
  • the error notification circuit 15 does not transmit an error notification to the system management board 5.
  • the error notification circuit 15 transmits an error notification to the system management board 5 when a protocol error is detected from the retransmitted data, that is, when the second protocol error is detected.
  • FIG. 3 is a diagram showing a flow of processing in the error check apparatus 10.
  • the transmission error check circuit 11 When the error check device 10 receives a packet (step S1), the transmission error check circuit 11 performs a transmission error check (step S2). If no transmission error is detected (No in step S2), the packet protocol check circuit 12 performs a protocol error check (step S3). If no protocol error is detected (No in step S3), the packet is transferred to the inside of the crossbar switch unit 43 as a normal operation without error (step S4).
  • step S5 determines whether the received packet is a retransmission packet. If the received packet is a retransmission packet (Yes in step S5), it is determined as a fatal error, and the error notification circuit 15 transmits an error notification to the system management board 5 of the upper layer (step S6).
  • step S5 if the received packet is not a retransmission packet (No in step S5), the retry control circuit 13 transmits a retry request in which the data number at the head of the packet is set on the opposite side (step S7).
  • step S7 If a transmission error is detected in the process of step S2 (Yes in step S2), the retry control circuit 13 transmits a retry request in which the data number in which the error is detected is set to the opposite side (step S7).
  • FIG. 4 is a diagram showing the relationship between packets and check timing.
  • a packet to be transmitted is composed of five input data (Data 0 to 4) in a predetermined unit.
  • the transmission error check process is performed for each input data.
  • the protocol check process is performed on the entire packet after the check process of each input data (Data 0 to 4) constituting the packet.
  • the retransmitted packet becomes all input data (Data 0 to 4) from the top.
  • a transmission error check in units of input data and a protocol error check in units of packets are performed.
  • FIG. 5 is a diagram for comparison between the configuration of the disclosed error check apparatus 10 and the configuration related to the conventional retry control.
  • a transmission error signal (CRC-ERR) is sent to the retry control circuit 93.
  • the retry control circuit 93 transmits a retry request for the data number in which the transmission error is detected based on the transmission error signal (CRC-ERR).
  • the transmission error check circuit 91 If the transmission error check circuit 91 does not detect a transmission error from the input data, the input data is further passed to the packet protocol error check unit 92.
  • the packet protocol error check unit 92 detects a protocol error from the input data, the packet protocol error check unit 92 transmits a protocol error notification to the processing unit of the higher layer.
  • the transmission error check circuit 11 receives input data and does not detect a transmission error
  • the input data is input to the packet protocol error check unit 12.
  • the packet protocol error check unit 12 detects a protocol error from the input data
  • the packet protocol error check unit 12 transmits a protocol error notification.
  • the retry control circuit 13 determines whether the protocol error notification relates to the retransmission packet. If it is not a retransmission packet (second protocol error signal), the retry control circuit 13 sets the retransmission number to the beginning of the packet. The retry request specifying the data number is transferred to the transmission partner. If the packet is a retransmission packet (second protocol error signal), a protocol error is notified to the system management board 5 which is a processing unit of a higher layer.
  • the error check apparatus 10 adds a mechanism for transmitting a protocol error signal to the retry control circuit 13 and a processing unit for determining whether the protocol error is the first or second time (retransmission or not) to a known processing configuration. Since it can be implemented only with this, it is possible to realize a complicated mechanism without high cost burden.
  • FIG. 6 is a diagram for explaining the effect of the error check apparatus 10.
  • the disclosed error check apparatus 10 can perform error remedy by retrying a protocol error due to overlooking a transmission error that occurs at a considerably high rate even in a small configuration, and lowers the continuity of operation. Can be suppressed and the reliability of the system can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

　システム動作継続性を向上させるために，エラーチェック装置１０の伝送エラーチェック回路１１が受信データの伝送エラーチェックを検出し，パケットプロトコルチェック回路１２が受信データのパケットからプロトコルエラーを検出する。プロトコルエラーが検出された場合に，リトライ制御回路１３が，１回目のプロトコルエラーであれば，検出されたパケットの先頭データからのリトライ要求を対向へ送信し，プロトコルエラーフラグ保持回路１４にエラー検出フラグを保持する。検出されたプロトコルエラーが２回目のものであって，エラー検出フラグが保持されていれば，エラー通知回路１５が，上位層の処理部へ２回目のプロトコルエラーを送信する。

Description

伝送データのエラーチェック装置および方法
　本発明は，伝送エラーに含まれる不正パケットに関するリトライおよびエラー通知を制御する伝送データのエラーチェック装置および方法に関する。
　パケット伝送において，データ受信側では，伝送エラーチェック処理後にパケットフォーマットチェック処理を行う。
　伝送エラーチェック処理では，エラー検出（ＣＲＣ（Ｃｙｃｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ）エラー，パリティ（Ｐａｒｉｔｙ）エラー）によって，伝送路エラーと判断して再送要求を行ってエラーを救済している。
　プロトコルエラーチェック処理では，エラー検出（例えば，未定義パケットの検出）によって，送信元の設定エラー，判断ミス等と判断して，ポートを閉じて伝送処理を終了するか，または，より上位層でのリトライ処理を行うようにしている。
特開２００６－１８６５５７号公報 特開２００６－２１１６３２号公報 特開２００５－０７２９５０号公報 特開２００３－２６４６０７号公報
　伝送エラーチェック処理で見逃されるエラーは，一定の割合で必ず発生する。したがって，見逃された伝送エラーに起因するパケットプロトコルエラーも一定の割合で発生することになる。
　伝送エラーに起因するプロトコルエラーは，本来，リトライで救済が可能なエラーである。従来，リトライによる救済が可能なプロトコルエラーも，通常のプロトコルエラーと同様に致命的と判断してシステムダウン等で対応しているため，システム動作継続性を低下させる原因となる。
　近年，データ伝送速度が高速化しており，ビットエラー率（ＢＥＲ）が低くても，システム稼働中の伝送路のエラーチェック抜けが発生する確率が高くなる傾向がある。したがって，高信頼性が求められる基幹システムでは，伝送エラーチェックでの見逃しの発生の確率は無視できないレベルとなってきている。
　特に，リアルタイム性や高速性を必要とするデータ伝送，例えばコンピュータ内のＣＨＩＰ間伝送などでは，ソフトウェアが介在する上位層でのリトライ制御が不可能であるため，プロトコルエラーはシステムダウンで対応しなければならない。
　開示する装置および方法は，伝送エラーチェックでの見逃しによるプロトコルエラーによる不要なシステムダウンを抑止して，システムの動作継続性を向上させることを目的とする。
　ここに開示する装置は，伝送エラーチェック処理部とパケットプロトコルエラーチェック処理部とを備える装置であって，パケットプロトコルエラーチェック処理部からパケットのプロトコルエラーを受け付けて，受け付けたプロトコルエラーがリトライにより再送されたパケットから検出されたものではない場合に，パケットのデータのリトライを要求する処理とを行うリトライ制御部と，前記プロトコルエラーが前記パケットに対する最初のプロトコルエラーではない場合に，前記パケットのプロトコルエラーを上位層の処理部へ通知するエラー通知部とを備える。
　開示する装置では，パケットプロトコルエラーチェック処理部からパケットのプロトコルエラーを受け付けると，リトライ制御部は，受け付けたプロトコルエラーがリトライにより再送されたパケットから検出されたものではない場合に，そのパケットのデータのリトライを要求する。
　そして，エラー通知部は，プロトコルエラーがパケットに対する最初のプロトコルエラーではない場合に，パケットのプロトコルエラーを上位層の処理部，例えばシステム管理部等へパケットのプロトコルエラーを通知する。
　開示する装置は，伝送エラーチェック処理において見逃された伝送エラーに起因するプロトコルエラーを検出したパケットプロトコルエラーチェック処理部から，プロトコルエラーを受け付けると，このプロトコルエラーを本来検出されるべき伝送エラーとして扱って，パケットのリトライを要求する。その後に，パケットプロトコルエラーチェック処理部が，リトライによって再送されたパケットからも２回目のプロトコルエラーを検出した場合には，このプロトコルエラーを真のプロトコルエラーとして扱い，エラー通知を行う。
　開示する装置は，伝送エラーチェックでの見逃しによるプロトコルエラーに対してはリトライを要求することによってエラーを救済し，真のプロトコルエラーについてのみエラー通知を行うことによって，リトライ救済が可能なエラーによる不要なシステムダウンを抑止し，動作継続を可能とすることができる。
開示するエラーチェック装置を実施するコンピュータシステムの接続例を示す図である。 エラーチェック装置の一実施例における構成例を示す図である。 エラーチェック装置における処理の流れを示す図である。 パケットとチェックタイミングの関係を示す図である。 開示するエラーチェック装置における構成と，従来のリトライ制御にかかる構成との比較のための図である。 エラーチェック装置の効果を説明するための図である。
符号の説明
　１　コンピュータシステム
　２，３　ＣＰＵボード
　４　クロスバーボード
　４２，４３　クロスバースイッチ部
　５　システムマネージメントボード
　１０　エラーチェック装置
　１１　伝送エラーチェック回路
　１２　パケットプロトコルチェック回路
　１３　リトライ制御回路
　１４　プロトコルエラーフラグ保持回路
　１５　エラー通知回路
　図１は，開示するエラーチェック装置を実施するコンピュータシステムの接続例を示す図である。
　図１において，１は，開示するエラーチェック装置を実施するコンピュータシステム，２および３は，データ処理を行うＣＰＵボード，４は，２つのＣＰＵボード２，３の連携・切換を制御するクロスバーボード，５はシステムを管理するシステムマネージメントボードを示す。
　クロスバーボード４は，ＣＰＵボード２，３のデータ通信をそれぞれ中継するクロスバースイッチ部４２，４３を備える。クロスバースイッチ部４２，４３は，各々，エラーチェック装置１０を備える。
　図２は，エラーチェック装置１０の一実施例における構成例を示す図である。
　図２では，クロスバースイッチ部４３に設けられたエラーチェック装置１０の内部構成例を示している。
　エラーチェック装置１０は，伝送エラーチェック回路１１，パケットプロトコルチェック回路１２，リトライ制御回路１３，プロトコルエラーフラグ保持回路１４，エラー通知回路１５を有する。
　伝送エラーチェック回路１１は，受信したデータの伝送エラーを検出する。例えば，ＣＲＣチェック処理を行う。伝送エラーチェック回路１１は，検出した伝送エラー信号をリトライ制御回路１３に送出する。
　パケットプロトコルチェック回路１２は，伝送エラーチェック回路１１において，エラー検出されなかった受信データに対して，パケットのプロトコルフォーマットのエラーを検出する。パケットプロトコルチェック回路１２は，検出したプロトコルエラー信号を，リトライ制御回路１３，プロトコルエラーフラグ保持回路１４，エラー通知回路１５へ送出する。
　リトライ制御回路１３は，伝送エラーチェック回路１１からの信号を受け付けて，伝送エラーにかかるデータ伝送のリトライを要求する。
　また，リトライ制御回路１３は，パケットプロトコルチェック回路１２からの信号を受け付けると，受け付けたプロトコルエラーにかかるパケットが，自回路の要求したリトライによって再送されたものであるかを判定し，パケットがリトライによって再送されたものではない場合に，そのパケットの先頭データから伝送のリトライを要求する。一方，リトライ制御回路１３は，受け付けたプロトコルエラーにかかるパケットが，自回路の要求したリトライによって再送されたものである場合には，リトライ要求を行わない。
　さらに，リトライ制御回路１３は，リトライを要求したパケットのリトライが成功した場合，すなわち，再送されたパケットからエラーが検出されなかった場合にはプロトコルエラーフラグ保持回路１４に対して設定クリア信号を送出する。
　プロトコルエラーフラグ保持回路１４は，パケットプロトコルチェック回路１２からプロトコルエラーの信号を受け付けると，プロトコルエラーの検出を示すフラグを設定する。プロトコルエラーフラグ保持回路１４は，設定クリア信号を受け付けると，フラグの設定をクリアする。
　エラー通知回路１５は，パケットプロトコルチェック回路１２からプロトコルエラーの信号を受け付けると，受け付けたプロトコルエラーが，受信したパケットに対する最初のプロトコルエラーではない場合に，このパケットのプロトコルエラーを，システムマネージメントボード５へ通知する。
　以下に，図２を用いて，エラーチェック装置１０の処理動作を説明する。図２に示すエラーチェック装置１０の構成例において点線で囲まれた部分は，図１の破線に囲まれた部分に対応することを模式的に示すものである。
　（１）ＣＰＵボード２のＣＰＵ１から送信されたデータを，クロスバーボード４のクロスバースイッチ部４３に備えられたエラーチェック装置１０の伝送エラーチェック回路１１が受信する。ここで，送信されたデータに伝送エラーが発生しているとする。
　伝送エラーチェック回路１１は，受信したデータに発生した伝送エラーを見逃し，エラー（ＣＲＣ－ＥＲＲ）を検出できなかったと仮定する。この場合に，ＣＲＣ－ＥＲＲ信号は送信されない。
　（２）パケットプロトコルチェック回路１２は，発生した伝送エラーによって生じたプロトコルエラー（Ｐｒｏｔｏｃｏｌ－ＥＲＲ）を検出すると，Ｐｒｏｔｏｃｏｌ－ＥＲＲ信号をリトライ制御回路１３，プロトコルエラーフラグ保持回路１４，エラー通知回路１５へ送信する。
　エラー通知回路１５は，プロトコルエラーフラグ保持回路１４のプロトコルエラーを示すフラグが設定されていないので，エラー通知を送信しない。
　（３）リトライ制御回路１３は，Ｐｒｏｔｏｃｏｌ－ＥＲＲ信号を受信すると，信号に関するパケットについてリトライを要求していなければ，そのパケットの先頭のデータ番号を設定したリトライ（再送要求）を送信する。
　（４）プロトコルエラーフラグ保持回路１４，Ｐｒｏｔｏｃｏｌ－ＥＲＲ信号を受信すると，プロトコルエラーを示すフラグを設定する。
　（５）その後，伝送エラーチェック回路１１は，リトライによって再送されたデータを受信する。受信したデータが正常であれば，ＣＲＣ－ＥＲＲ信号は送信されない。
　続いて，パケットプロトコルチェック回路１２が，受信したデータのパケットプロトコルをチェックする。
　リトライ制御回路１３は，パケットプロトコルチェック回路１２でプロトコルエラーが検出されないので，再送されたパケットが正常であってリトライ成功と判断し，プロトコルエラーフラグ保持回路１４にフラグ設定のクリア信号を送信する。プロトコルエラーフラグ保持回路１４は，フラグ設定をクリアにする。
　以下に，ＣＰＵボード２のＣＰＵ１から送信されたデータに，本来のプロトコルエラーが発生していて，前記（２）の処理において，パケットプロトコルチェック回路１２は，真のプロトコルエラーを検出していたものとする。
　この場合に，前記（５）の場合に代わり，以下の（６）以降のように処理動作が行われる。
　（６）その後，伝送エラーチェック回路１１は，リトライによって再送されたデータを受信し，受信したデータから伝送エラーを検出しなければＣＲＣ－ＥＲＲ信号を送信しない。
　続いて，パケットプロトコルチェック回路１２が，受信したデータのパケットプロトコルをチェックする。パケットプロトコルチェック回路１２は，プロトコルエラーを検出すると，Ｐｒｏｔｏｃｏｌ－ＥＲＲ信号を送信する。
　（７）エラー通知回路１５は，Ｐｒｏｔｏｃｏｌ－ＥＲＲ信号を受信すると，プロトコルエラーフラグ保持回路１４のフラグが設定されているので，２回目のプロトコルエラーであると判定して，システムマネージメントボード５に対して，エラー通知（２回目のプロトコルエラー）を送信する。
　リトライ制御回路１３は，Ｐｒｏｔｏｃｏｌ－ＥＲＲ信号を受信すると，このプロトコルエラーが，リトライによって再送されたパケットのプロトコルエラーであると判定して，リトライ要求の送信は行わない。
　このように，送信されたデータからプロトコルエラーが検出された場合であっても，伝送エラーの見逃しによるプロトコルエラーである可能性があるため，リトライ制御回路１３は，パケットの先頭データからのリトライを要求して，エラー通知回路１５は，システムマネージメントボード５へエラー通知を送信しない。一方で，エラー通知回路１５は，再送されたデータからプロトコルエラーが，すなわち２回目のプロトコルエラーが検出された場合に，システムマネージメントボード５へエラー通知を送信する。
　固定的な故障以外でプロトコルエラーが連続して発生することは想定できないため，１回のリトライによってプロトコルエラーをチェックすれば，伝送データの見逃しによるプロトコルエラーであるかを判断することが可能である。
　図３は，エラーチェック装置１０における処理の流れを示す図である。
　エラーチェック装置１０がパケットを受信すると（ステップＳ１），伝送エラーチェック回路１１が，伝送エラーチェックを行う（ステップＳ２）。伝送エラーが検出されなかった場合は（ステップＳ２のＮｏ），パケットプロトコルチェック回路１２が，プロトコルエラーチェックを行う（ステップＳ３）。プロトコルエラーが検出されなかった場合には（ステップＳ３のＮｏ），エラー無しの通常動作として，クロスバースイッチ部４３の内部へパケットが転送される（ステップＳ４）。
　ステップＳ３の処理において，プロトコルエラーが検出された場合には（ステップＳ３のＹｅｓ），リトライ制御回路１３は，受信したパケットが再送パケットかを判断する（ステップＳ５）。受信パケットが再送パケットであれば（ステップＳ５のＹｅｓ），致命的エラーであると判断して，エラー通知回路１５が，上位層のシステムマネージメントボード５にエラー通知を送信する（ステップＳ６）。
　ステップＳ５の処理において，受信パケットが再送パケットでなければ（ステップＳ５のＮｏ），リトライ制御回路１３は，対向にパケットの先頭のデータ番号を設定したリトライ要求を送信する（ステップＳ７）。
　ステップＳ２の処理において，伝送エラーが検出された場合は（ステップＳ２のＹｅｓ），リトライ制御回路１３は，対向に，エラーを検出したデータ番号を設定したリトライ要求を送信する（ステップＳ７）。
　図４は，パケットとチェックタイミングの関係を示す図である。
　例えば，伝送されるパケットが所定単位の５つの入力データ（Ｄａｔａ０～４）で構成されるとする。伝送エラーチェック処理は入力データごとに行われる。プロトコルチェック処理は，パケットを構成する各入力データ（Ｄａｔａ０～４）のチェック処理後，パケット全体で行われる。
　したがって，図３のステップＳ７の処理において，パケットごとに検出されるプロトコルエラーに対してデータの再送要求（リトライ）を送信する場合に，再送を要求するパケットの先頭データを示すデータ番号（再送番号＝０）を特定して行う。
　これにより，再送されるパケットは，先頭から全ての入力データ（Ｄａｔａ０～４）となる。再送パケットに対しても，同様に，入力データ単位の伝送エラーチェックと，パケット単位のプロトコルエラーチェックが行われる。
　以上のように，パケットプロトコルチェック回路１２において検出されるプロトコルエラーに，伝送データの見逃しによるプロトコルエラーが含まれていても，パケットの先頭データからのリトライ要求によって，エラー救済を行うことができる。また，真のプロトコルエラーのみがシステムマネージメントボード５に送信されるため，不要なシステムダウンを抑止することができる。よって，システムの動作継続性を向上させることができる。
　図５は，開示するエラーチェック装置１０における構成と，従来のリトライ制御にかかる構成との比較のための図である。
　図５（Ａ）に示すように，従来のリトライ制御では，伝送エラーチェック回路９１が，入力データを受信し，伝送エラーを検出するとリトライ制御回路９３に対し，伝送エラー信号（ＣＲＣ－ＥＲＲ）を送信する。そして，リトライ制御回路９３が，伝送エラー信号（ＣＲＣ－ＥＲＲ）を基に，伝送エラーが検出されたデータ番号のリトライ要求を送信していた。
　そして，伝送エラーチェック回路９１が，入力データから伝送エラーを検出しなければ，さらに，パケットプロトコルエラーチェック部９２へ入力データが渡される。パケットプロトコルエラーチェック部９２は，入力データからプロトコルエラーを検出すると，さらに上位層の処理部に対して，プロトコルエラー通知を送信する。
　これに対し，エラーチェック装置１０では，図５（Ｂ）に示すように，伝送エラーチェック回路１１が，入力データを受信して伝送エラーを検出しなければ，パケットプロトコルエラーチェック部１２へ入力データを渡す。パケットプロトコルエラーチェック部１２は，入力データからプロトコルエラーを検出すると，プロトコルエラー通知を送信する。リトライ制御回路１３は，プロトコルエラー通知を受信すると，プロトコルエラー通知が再送パケットに関するものであるかを判定して，再送パケット（２回目のプロトコルエラー信号）でなければ，再送番号に，パケットの先頭データ番号を特定したリトライ要求を伝送の相手方に転送する。再送パケット（２回目のプロトコルエラー信号）であれば，より上位層の処理部であるシステムマネージメントボード５にプロトコルエラーを通知する。
　エラーチェック装置１０は，プロトコルエラー信号をリトライ制御回路１３へ送信する仕組み，プロトコルエラーが最初であるか２回目であるか（再送か否か）を判断する処理部を既知の処理構成に追加するだけで実施することができるため，複雑な仕組みの実現や高コスト負担を伴うことなく実現が可能である。
　図６は，エラーチェック装置１０の効果を説明するための図である。
　２つのＣＰＵを持つ小規模サーバにおいて，以下の条件で，伝送エラーのチェック抜けに起因するプロトコルエラーによるシステムダウンの頻度を推定する。
　　伝送速度：　６．４Ｇｂｐｓ
　　ビットエラー率（ＢＥＲ）：　１／１０１４
　　バス使用率：　５０％
　　見逃し率（８Ｂｃｒｃ）：　１／２８（ＢＵＲＳＴ９以上である場合）
　この場合に，ＢＵＲＳＴ９（連続ビットエラーが９つ）以上である場合の発生の確率を“ＢＥＲ×１／１０００（エラー１０００回に１回の発生確率）”と仮定すると，見逃しの発生確率は，“１／（６．４Ｇ／１０１４）×２５６×１０００／２＝２．５×１０１０”となり，１伝送路当たり２５０年に１回発生することになる。
　したがって，図６に示すように，２つのＣＰＵそれぞれのクロスバースイッチ部，入出力制御部間の伝送路が４０本ずつである場合に，サーバ内の伝送路は合計３２０本となる。３２０本の伝送路に換算すれば，０．８年に１回の頻度でエラー見逃しが発生し，かかるシステムが１０台設定されていれば，１ケ月に１回の頻度で発生することになる。したがって，開示したエラーチェック装置１０によって，小規模な構成であってもかなり高率で発生する伝送エラーの見逃しによるプロトコルエラーに対して，リトライによるエラー救済を行うことができ，動作継続性の低下を抑止し，システムの信頼性を向上させることができる。
　以上，本発明を実施の形態により説明したが，本発明はその主旨の範囲において種々の変形が可能であることは当然であり，エラーチェック装置１０は，あらゆるデータ通信，情報処理装置のデータ伝送部に適用することができる。

Claims (5)

  1. 　伝送エラーチェック処理部とパケットプロトコルエラーチェック処理部とを備える伝送データのエラーチェック装置において，
    　前記パケットプロトコルエラーチェック処理部からパケットのプロトコルエラーを受け付けて，受け付けたプロトコルエラーがリトライ要求により再送されたパケットから検出されたものではない場合に，前記パケットのデータのリトライを要求する処理とを行うリトライ制御部と，
    　前記プロトコルエラーが前記パケットに対する最初のプロトコルエラーではない場合に，前記パケットのプロトコルエラーを上位層の処理部へ通知するエラー通知部とを備える
    　ことを特徴とする伝送データのエラーチェック装置。
  2. 　前記リトライ制御部は，前記パケットの先頭データからのリトライを要求する処理を行う
    　ことを特徴とする請求項１に記載の伝送データのエラーチェック装置。
  3. 　前記パケットプロトコルエラーチェック処理部からパケットのプロトコルエラーを受け付けて，パケットで検出されたプロトコルエラーを示すフラグを保持するプロトコルエラーフラグ保持部を備えて，
    　前記エラー通知部は，前記プロトコルエラーフラグ保持部を基に，前記受け付けたパケットのプロトコルエラーが，既に検出されたプロトコルエラーである場合に，前記パケットのプロトコルエラーを上位層の処理部へ通知する処理を行う
    　ことを特徴とする請求項１または請求項２に記載の伝送データのエラーチェック装置。
  4. 　伝送エラーチェック処理部とパケットプロトコルエラーチェック処理部とを備えるコンピュータの伝送データのエラーチェック装置が実行する処理方法であって，
    　前記パケットプロトコルエラーチェック処理部からパケットのプロトコルエラーを受け付ける処理過程と，
    　前記受け付けたプロトコルエラーが，リトライにより再送されたパケットで検出されたものであるかを判断する処理過程と，
    　前記プロトコルエラーが前記リトライにより再送されたパケットで検出されたものでない場合に，前記パケットのデータのリトライを要求する処理過程と，
    　前記受け付けたプロトコルエラーが前記パケットの最初のプロトコルエラーであるかを判断する処理過程と，
    　前記プロトコルエラーが前記パケットの最初のプロトコルエラーではない場合に，前記パケットのプロトコルエラーを上位層の処理部へ通知する処理過程とを備える
    　ことを特徴とする伝送エラーチェック方法。
  5. 　前記パケットのデータのリトライを要求する処理過程において，前記パケットの先頭データからのリトライを要求する処理を行う
    　ことを特徴とする請求項４に記載の伝送エラーチェック方法。
     
PCT/JP2009/054396 2009-03-09 2009-03-09 伝送データのエラーチェック装置および方法 WO2010103602A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2009/054396 WO2010103602A1 (ja) 2009-03-09 2009-03-09 伝送データのエラーチェック装置および方法
JP2011503580A JP5182417B2 (ja) 2009-03-09 2009-03-09 伝送データのエラーチェック装置および方法
US13/225,066 US8910007B2 (en) 2009-03-09 2011-09-02 Apparatus and method for error check of transmission data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/054396 WO2010103602A1 (ja) 2009-03-09 2009-03-09 伝送データのエラーチェック装置および方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/225,066 Continuation US8910007B2 (en) 2009-03-09 2011-09-02 Apparatus and method for error check of transmission data

Publications (1)

Publication Number Publication Date
WO2010103602A1 true WO2010103602A1 (ja) 2010-09-16

Family

ID=42727910

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/054396 WO2010103602A1 (ja) 2009-03-09 2009-03-09 伝送データのエラーチェック装置および方法

Country Status (3)

Country Link
US (1) US8910007B2 (ja)
JP (1) JP5182417B2 (ja)
WO (1) WO2010103602A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017111569A (ja) * 2015-12-15 2017-06-22 富士通株式会社 情報処理装置、演算処理装置、および情報処理装置の制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01300730A (ja) * 1988-05-30 1989-12-05 Nippon Telegr & Teleph Corp <Ntt> 通信プロトコル処理装置
JPH05503197A (ja) * 1990-12-04 1993-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション データ通信システムにおけるエラー回復の方法
JPH10135935A (ja) * 1996-10-31 1998-05-22 Sharp Corp データ通信装置
JP2004526518A (ja) * 2001-04-12 2004-09-02 シーメンス　アクチエンゲゼルシヤフト ギガビット／秒のデータの直流絶縁伝達方法とシステム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6426956A (en) * 1987-07-23 1989-01-30 Fujitsu Ltd Deciding system for intermittent fault
JPH0654030A (ja) * 1992-07-30 1994-02-25 Nec Corp 通信制御システム
JPH0897879A (ja) * 1994-09-27 1996-04-12 Keyence Corp シリアル通信装置
US6574770B1 (en) * 2000-06-29 2003-06-03 Lucent Technologies Inc. Error-correcting communication method for transmitting data packets in a network communication system
US7016304B2 (en) * 2001-05-18 2006-03-21 Intel Corporation Link level retry scheme
EP1271955A3 (fr) * 2001-06-26 2007-05-02 Koninklijke Philips Electronics N.V. Procédé de transmission par paquet avec requetes en retransmission de paquet et mécanisme de controle relatif à la transmission de telles requètes
DE60235605D1 (de) 2002-01-03 2010-04-22 Innovative Sonic Ltd Mechanismus zur Vermeidung eines Datenstromabbruchs in drahtlosen Hochgeschwindigkeits-Kommunikationssystemen mittels eines Zeitschalters
US7315542B2 (en) * 2002-09-30 2008-01-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Handling and discarding packets in a switching subnetwork
US6965564B2 (en) * 2003-02-14 2005-11-15 America Online, Inc. Wireless datagram transaction protocol system
JP3839005B2 (ja) 2003-08-25 2006-11-01 埼玉日本電気株式会社 Ｈｄｌｃ監視回路及びフレームリレー監視回路
KR20050062025A (ko) * 2003-12-19 2005-06-23 삼성전자주식회사 Ｉｐ 패킷의 다중 필드 에러에 대한 ｉｃｍｐ 패킷 생성시스템 및 방법
JP2006186557A (ja) 2004-12-27 2006-07-13 Nec Corp 無線通信システム
JP2006211632A (ja) 2005-01-26 2006-08-10 Asustek Computer Inc Ｃｒｃ検査範囲外エラーを検出する方法
US20070005248A1 (en) * 2005-06-29 2007-01-04 Intel Corporation Data reconstruction in link-based interconnects
JP2007288570A (ja) * 2006-04-18 2007-11-01 Nec Corp 指令信号処理装置、指令信号処理方法
ES2937920T3 (es) * 2006-10-09 2023-04-03 Ericsson Telefon Ab L M Sincronización de protocolo mejorada para HARQ
US8166090B2 (en) * 2007-12-28 2012-04-24 L3 Communications Integrated Systems, L.P. Tiled architecture for stationary-method iterative linear solvers
US20090210770A1 (en) * 2008-02-14 2009-08-20 International Business Machines Corporation Method, system and computer program product for end to end error checking in ethernet
US20100037105A1 (en) * 2008-06-27 2010-02-11 Nextwave Broadband Inc. Method and Apparatus for Using Physical Layer Error Control to Direct Media Access Layer Error Control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01300730A (ja) * 1988-05-30 1989-12-05 Nippon Telegr & Teleph Corp <Ntt> 通信プロトコル処理装置
JPH05503197A (ja) * 1990-12-04 1993-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション データ通信システムにおけるエラー回復の方法
JPH10135935A (ja) * 1996-10-31 1998-05-22 Sharp Corp データ通信装置
JP2004526518A (ja) * 2001-04-12 2004-09-02 シーメンス　アクチエンゲゼルシヤフト ギガビット／秒のデータの直流絶縁伝達方法とシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017111569A (ja) * 2015-12-15 2017-06-22 富士通株式会社 情報処理装置、演算処理装置、および情報処理装置の制御方法

Also Published As

Publication number Publication date
US20110320900A1 (en) 2011-12-29
JP5182417B2 (ja) 2013-04-17
JPWO2010103602A1 (ja) 2012-09-10
US8910007B2 (en) 2014-12-09

Similar Documents

Publication Publication Date Title
US9875206B2 (en) Methods and devices for extending USB 3.0-compliant communication
US20190158223A1 (en) Use of a cyclic redundancy code multiple-input shift register to provide early warning and fail detection
US10419035B2 (en) Use of multiple cyclic redundancy codes for optimized fail isolation
EP2157723B1 (en) Data retransmission method and system
JP2007180611A (ja) 通信システム及び通信方法
CN104866454A (zh) 面向板级高速总线的写报文前瞻处理方法及装置
US20120328038A1 (en) Transmission system, transmission device and method for controlling transmission device
US9304964B2 (en) Separable transport layer in cache coherent multiple component microelectronic systems
US7783964B2 (en) Redundant 3-wire communication system and method
JP5407230B2 (ja) Ｐｃｉカード、マザーボード、ｐｃｉバスシステム、制御方法、及びプログラム
US10789115B2 (en) Transmitter that does not resend a packet despite receipt of a message to resend the packet
CN107852275B (zh) 数据传输装置和数据传输方法、接收装置和接收方法
JP5182417B2 (ja) 伝送データのエラーチェック装置および方法
EP4149032A2 (en) Selection of processing mode for receiver circuit
JP2012085244A (ja) シリアル伝送装置、情報処理装置、及びシリアル伝送方法
US20100208581A1 (en) Data transfer system, data transmitting device, data receiving device and data transfer method
JP2007189399A (ja) 自動再送制御方法、送信装置、受信装置及びプログラム
JP5145860B2 (ja) メモリ二重化システム及び情報処理装置
JPWO2007096987A1 (ja) エラー制御装置
US20230006905A1 (en) Redundant communication apparatus, method, and program
JP2012103975A (ja) データ転送装置、データ転送方法、コンピュータシステム
JP2008205899A (ja) 送受信システムの伝送異常回避方法
WO2024092193A1 (en) Bus transaction security in multi-chip module
JPH09326782A (ja) シリアル通信方法
CN116743324A (zh) 数据传输方法、装置、接收端、存储介质、系统及服务器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09841433

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011503580

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09841433

Country of ref document: EP

Kind code of ref document: A1