WO2010061581A1 - シーケンス制御装置並びにモジュール装置及び接続装置 - Google Patents

シーケンス制御装置並びにモジュール装置及び接続装置 Download PDF

Info

Publication number
WO2010061581A1
WO2010061581A1 PCT/JP2009/006328 JP2009006328W WO2010061581A1 WO 2010061581 A1 WO2010061581 A1 WO 2010061581A1 JP 2009006328 W JP2009006328 W JP 2009006328W WO 2010061581 A1 WO2010061581 A1 WO 2010061581A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
module
serial
sequence control
input
Prior art date
Application number
PCT/JP2009/006328
Other languages
English (en)
French (fr)
Inventor
岡本弘文
大野幸一
Original Assignee
横河電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 横河電機株式会社 filed Critical 横河電機株式会社
Publication of WO2010061581A1 publication Critical patent/WO2010061581A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15018—Communication, serial data transmission, modem
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25464—MBO motherboard, backplane special layout

Definitions

  • the present invention relates to a sequence control device that performs sequence control, and a module device and a connection device used in the device.
  • sequence control devices have been widely used to control various industrial devices provided in factories, various electric devices used in homes, other devices, devices, facilities, and the like.
  • a sequence control device called a programmable logic controller (PLC) that can easily change sequence control to be executed by changing a program has been widely used.
  • PLC programmable logic controller
  • the PLC is composed of a module device in which predetermined functions are grouped (hereinafter also simply referred to as “module”) and a connection device called a backboard for connecting the modules to each other.
  • module a module device in which predetermined functions are grouped
  • connection device called a backboard for connecting the modules to each other.
  • Many functions can be expanded or changed by performing Examples of the module include a CPU module that executes sequence control according to the above-described program, an input / output module that inputs and outputs data, and the like.
  • FIG. 8 is a block diagram showing a main part configuration of a conventional PLC.
  • the conventional PLC 100 includes a backboard 110 and a plurality of modules 120a to 120c.
  • the backboard 110 includes a plurality of connectors to which the modules 120a to 120c are attached and detached, and a parallel bus 111 to which the modules 120a to 120c attached to the connectors are electrically connected.
  • the modules 120a to 120c are, for example, the above-described CPU modules or input / output modules, and are connected to the parallel bus 111 of the backboard 10 via the transmission lines L1 to L3, respectively. These modules 120a to 120c receive a packet transmitted via the transmission lines L1 to L3 and also transmit a packet to be transmitted to other modules via the transmission lines L1 to L3 (interfaces). ) Circuits 121a to 121c, respectively.
  • the module 120a when a packet is transferred from the module 120a to the module 120b, the module 120a first transmits the packet to the backboard 110 via the transmission line L1 by the path I / F circuit 121a. This packet is sequentially input to the module 120b via the parallel bus 111 and the transmission line L2 of the backboard 110, and is received by the bus I / F circuit 121b provided in the module 120b.
  • the conventional PLC 100 transfers packets between the modules 120a to 120c via the parallel bus 111 provided in the pack board 110.
  • Patent Document 1 For details of the conventional PLC, see, for example, Patent Document 1 below.
  • the conventional PLC 100 since a plurality of modules 120a to 120c are connected to one parallel bus 111, distortion (crosstalk) occurs in the waveform of a signal transmitted via the parallel bus 111. Then, there is a problem that the data transfer speed cannot be improved and there is a limit to the speeding up. Furthermore, since the conventional PLC 100 has a parallel bus connection including a plurality of signal lines, the number of pins of the connector inevitably increases. Here, even if the data transfer efficiency can be improved, if the data is transferred according to the same procedure as before, the time required for the process cannot be shortened, and the advantage due to the increased transfer efficiency. It is thought that it cannot fully utilize.
  • the present invention has been made in view of the above circumstances, a sequence control device capable of improving the overall processing efficiency by improving data transfer efficiency, and a module device and a connection device used in the device.
  • the purpose is to provide.
  • a sequence control device of the present invention includes a plurality of module devices (20a to 20d, M1, M2, M11, M12) capable of transmitting and receiving packets and a connection for connecting the module devices to each other.
  • Device (10, 10a, 10b), and a sequence control device (1-5) that performs sequence control while transferring packets between the module devices via the connection device.
  • Serial transmission / reception units (21a to 21d, 41, 51, 71, 72) are respectively provided, and the connection device serially transmits the packet transmitted from the serial transmission / reception unit to a transfer destination module device.
  • a serial transfer unit (11 to 13) for transferring by communication is provided.
  • the serial transfer unit is stored in a serial bus (31) to which a packet transmitted from the serial transmission / reception unit is transferred and a packet transmitted from the serial transmission / reception unit.
  • a transfer control unit (32) that refers to transfer destination information indicating a transfer destination module device and performs packet transfer control via the serial bus based on the transfer destination information.
  • the connection device includes an identification unit (33) for identifying the connected module device, and the transfer control unit refers to the identification result of the identification unit. The packet transfer control is performed.
  • the sequence control device of the present invention is characterized in that the connection device and the module device are connected via serial transmission lines (LS1 to LS4).
  • the serial transmission line is configured by a transmission / reception line, and communication between the module devices via the serial transfer unit is performed by half-duplex communication.
  • the serial transmission line is composed of a pair of transmission lines and reception lines, and communication between the module devices via the serial transfer unit is performed by full-duplex communication. It is characterized by that.
  • the sequence control device of the present invention is characterized in that the connection device includes a plurality of the serial transfer units, and the plurality of serial transfer units are connected by a serial transmission line (LS10).
  • At least one of the plurality of module devices is a control module device that executes the sequence control, and at least one of the remaining module inputs / outputs data necessary for performing the sequence control. It is an input / output module device that performs the above. Further, the sequence control device of the present invention is configured so that the input / output module device holds the holding unit (52) that holds status information indicating the state of the external input, and a predetermined condition that is set in advance. And a transmission control unit (57) for transmitting the status information held in the control unit to the control module device via the serial transmission / reception unit.
  • the input / output module device includes a time measuring unit (55) for measuring a predetermined time set in advance, and the transmission control unit is configured to perform the predetermined time at the time measuring unit. When the time is counted, the status information is transmitted to the control module device.
  • the input / output module device includes a change detection unit (54) that detects a change in the status information held in the holding unit, and the transmission control unit includes: When the change of the status information is detected by the change detection unit, the status information held in the holding unit is transmitted to the control module device.
  • the sequence control device of the present invention includes a transmission request detection unit (56) indicating whether or not the transmission request indicating that the status information should be transmitted is made by the control module device.
  • the transmission request detection unit detects that the transmission request has been made by the control module device
  • the transmission control unit sends the status information held in the holding unit to the control module device. It is characterized by transmitting.
  • the sequence control device of the present invention includes a monitoring unit (61a to 61d) in which the connection device monitors a connection state of the connected module device, and a monitoring result of the monitoring unit as the plurality of module devices.
  • a notification unit (62) for notifying at least one of the above.
  • the sequence control device of the present invention is characterized in that the module device includes a recognition unit (71a, 72a) that recognizes the state of another module device based on a monitoring result notified by the notification unit. Yes.
  • the module device of the present invention is a module device (M2) used in a sequence control device (4) that performs sequence control while transferring packets between module devices connected to each other by a connection device (10), Serial transmission / reception unit (51) that transmits and receives serial communication, a holding unit (52) that holds status information indicating the state of external input, and held in the holding unit when a predetermined condition is established And a transmission control unit (57) for transmitting the status information thus transmitted to the other module device connected by the connection device via the serial transmission / reception unit.
  • the module device of the present invention includes a timer unit (55) that counts a predetermined time set in advance, and the transmission control unit is configured to measure the predetermined time when the timer unit counts the predetermined time.
  • the status information is transmitted to the other module device.
  • the module device of the present invention includes a change detection unit (54) that detects a change in the status information held in the holding unit, and the transmission control unit includes the change in the status information as the change. When the detection unit detects the status information, the status information held in the holding unit is transmitted to the other module device.
  • the module device of the present invention includes a transmission request detection unit (56) indicating whether or not a transmission request indicating that the status information should be transmitted has been made by the other module device, and the transmission control unit Transmits the status information held in the holding unit to the other module device when the transmission request detecting unit detects that the transmission request has been made by the other module device.
  • the connection device of the present invention is a connection device (10) used for mutually connecting the module devices by a sequence control device (5) that performs sequence control while transferring packets between a plurality of module devices (M11, M12).
  • a monitoring unit (61a to 61d) for monitoring the connection states of the plurality of connected module devices, and a notification for notifying at least one of the plurality of module devices of a monitoring result of the monitoring unit. Part (62).
  • a plurality of module devices including serial transmission / reception units that transmit and receive packets by serial communication are connected via the serial transfer unit, and packets between module devices are transferred by serial communication. Packet transfer can be performed at the same time, and the data transfer efficiency can be improved. In addition, since a parallel bus that requires a plurality of signal lines is not used, the number of pins of the connector can be reduced. According to the present invention, the status information indicating the state of the external input held in the holding unit provided in the module device is controlled via the serial transmission / reception unit when a predetermined condition is satisfied. Sending to the module device.
  • connection device includes a monitoring unit that monitors the connection state of each connected module device, and a notification unit that notifies the monitoring result of the monitoring unit to at least one of the plurality of module devices. For this reason, the time required for processing can be shortened compared to the conventional case, and the overall processing efficiency can be improved.
  • FIG. 3 is a block diagram showing a main configuration of a serial transmission switch 11.
  • FIG. It is a figure which shows an example of the table information produced in the module address identification part.
  • FIG. 1 is a block diagram showing a main configuration of the sequence control apparatus according to the first embodiment of the present invention.
  • the PLC 1 as the sequence device according to the present embodiment includes a backboard 10 (connection device) and a plurality of modules 20a to 20d (module devices). While transferring packets between 20d, sequence control is performed according to a program created in advance.
  • the backboard 10 includes a plurality of connectors to which the modules 20a to 20d are attached and detached, and a serial transmission switch 11 that transfers packets transmitted from the modules 20a to 20d attached to the connectors to a transfer destination module by serial communication. .
  • Modules 20a to 20d mounted on connectors provided on the backboard 10 are connected to the serial transmission switch 11 of the backboard 10 via serial transmission lines LS1 to LS4, respectively.
  • serial transmission lines LS1 to LS4 are configured by transmission / reception lines or a pair of transmission lines and reception lines. Communication between the modules 20a to 20d via the serial transmission switch 11 is performed by half-duplex communication when the serial transmission lines LS1 to LS4 are configured by transmission / reception lines, and the serial transmission lines LS1 to LS4 are transmitted as a pair of transmissions. When it is constituted by a line and a reception line, full-duplex communication is performed. Whether the serial transmission lines LS1 to LS4 are constituted by transmission / reception lines or a pair of transmission lines and reception lines can be appropriately selected at the design stage of the PLC1.
  • the modules 20a to 20d are a collection of predetermined functions required for sequence control, and packets can be transmitted and received via the serial transmission switch 11 provided on the backboard 10. It is. Note that at least one of the modules 20a to 20d is a CPU module (control module) in which functions for executing sequence control in accordance with a program created in advance are collected, and at least one of the remaining modules is a data input / output unit. This is an input / output module that integrates the functions to perform Each of the modules 20a to 20d is assigned a uniquely determined address, and this address is used to specify each of the modules 20a to 20d and to specify a packet transfer destination and a transfer source. .
  • the modules 20a to 20d include serial transmission I / F circuits 21a to 21d (serial transmission / reception units) that transmit and receive packets by serial communication. Specifically, the serial transmission I / F circuits 21a to 21d transmit packets to be transmitted to other modules through serial communication via the serial transmission circuits LS1 to LS4, respectively, and the serial transmission circuits LS1 to LS4 are transmitted. Each of the packets transmitted via the serial communication is received by serial communication.
  • serial transmission I / F circuits 21a to 21d serial transmission / reception units
  • FIG. 2 is a block diagram showing a main configuration of the serial transmission switch 11.
  • the serial transmission switch 11 includes a serial bus 31, a transfer control unit 32, a module address identification unit 33 (identification unit), and a storage unit 34.
  • the serial bus 31 includes a plurality of ports P1 to P4 to which the modules 20a to 20d mounted on the connectors of the backboard 10 are electrically connected, and packets are input and output through these ports P1 to P4. This is a bus to which (the packets transmitted and received by the serial transmission I / F circuits 21a to 21d of the modules 20a to 20d) are transferred.
  • the transfer control unit 32 is connected to the serial bus 31 and controls transfer of packets transferred via the serial bus 31. Specifically, referring to the transfer destination address (address specifying the module to which the packet is transferred: transfer destination information) stored in the header of the packet input to the serial bus 31 via the ports P1 to P4, Control is performed to transfer the packet to the port to which the module specified by the transfer destination address is connected.
  • the transfer control unit 32 specifies a port to which a packet is to be transferred based on table information (details will be described later) stored in the storage unit 34 and the transfer destination address.
  • the module address identifying unit 33 is connected to the serial bus 31 and identifies in advance the addresses of the modules 20a to 20d connected to the ports P1 to P4, and table information indicating the correspondence between the ports P1 to P4 and the addresses.
  • Create The storage unit 34 stores the table information created by the module address identification unit 33.
  • FIG. 3 is a diagram illustrating an example of table information created by the module address identification unit 33.
  • the table information created by the module address identification unit 33 specifies the port numbers of the ports P1 to P4 provided on the serial bus 31 and the modules 20a to 20d connected to the ports P1 to P4. Information associated with the address to be performed. For example, when the port number “1” is assigned to the port P1 in FIG. 2 and the address “0x001” is assigned to the module 20a connected to the port P1, as shown in FIG. Table information in which the port number “1” is associated with the address “0x001” is created.
  • the module address identifying unit 33 sequentially searches the ports P1 to P4 of the serial bus 31 and identifies the addresses of the modules 20a to 20d connected to the ports P1 to P4. Then, table information (see FIG. 3) indicating the correspondence between the ports P1 to P4 and the addresses of the modules 20a to 20d connected to the ports P1 to P4 is created. The created table information is stored in the storage unit 34.
  • the packet transmitted from the serial transmission I / F circuit 21a of the module 20a is input to the serial transmission switch 11 of the backboard 10 via the serial transmission line LS1, and is input to the serial bus 31 via the port P1.
  • the transfer control unit 32 refers to the transfer destination address stored in the packet.
  • the transfer control unit 32 specifies a port to which the packet is to be transferred based on the table information stored in the storage unit 34 and the transfer destination address obtained by referring to the table information.
  • the port P2 is specified as the port to which the packet is to be transferred.
  • the packet is transferred to the port P2 under the control of the transfer control unit 32.
  • the packet transferred to the port P2 is input to the module 20b via the serial transmission line LS2, and is received by the serial transmission I / F circuit 21b provided in the module 20b.
  • processing corresponding to the content of the packet is performed in the module 20b.
  • the packet transmitted from the serial transmission I / F circuit 21d of the module 20d is input to the serial transmission switch 11 of the backboard 10 via the serial transmission line LS4 and input to the serial bus 31 via the port P4. .
  • the transfer destination address stored in the packet is referred to by the transfer control unit 32, and the transfer control unit 32 determines the packet based on the table information stored in the storage unit 34 and the transfer destination address obtained by reference.
  • the port (port P3) to be transferred is specified.
  • the packet is transferred to the port P3 under the control of the transfer control unit 32.
  • the packet transferred to the port P3 is input to the module 20c via the serial transmission line LS3, and is received by the serial transmission I / F circuit 21c provided in the module 20c.
  • processing corresponding to the content of the packet is performed in the module 20c.
  • the PLC 1 of this embodiment controls the transfer of packets via the serial bus 31 by the transfer control unit 32 provided in the serial transmission switch 11. For this reason, in this embodiment, a plurality of packet transfers can be performed in parallel, such as a packet transfer between the modules 20a and 20b and a packet transfer between the modules 20d and 20c.
  • the modules 20a to 20d including the serial transmission I / F circuits 21a to 21d are connected via the serial transmission switch 11, a plurality of packet transfers can be performed simultaneously. . Therefore, the data transfer efficiency can be improved without waiting for the other packet transfer to wait until the one packet transfer is completed. Further, since a parallel bus that requires a plurality of signal lines is not used, the number of pins of the connector can be reduced.
  • the module address identifying unit 33 is used to search for the addresses of the modules 20a to 20d connected to the ports P1 to P4.
  • the arrangement of the modules 20a to 20d is always arranged.
  • the search can be omitted by fixing.
  • a CPU module is arranged at the port P1
  • an input / output module is arranged at the port P2
  • a communication module in which functions for communicating are arranged is arranged at the port P3, and the arrangement of these modules is always fixed. .
  • the module address identification unit 33 of the serial transmission switch 11 can be omitted. Searches performed prior to packet transfer can also be omitted. If the search is omitted, the time required for the initial setting operation can be shortened, so that the packet transfer can be started earlier than in the case where the search is performed.
  • FIG. 4 is a block diagram showing a main configuration of a sequence control device according to the second embodiment of the present invention.
  • the same blocks as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the PLC 2 as the sequence device of this embodiment is provided with a serial transmission switch 12 in the backboard 10 in addition to the serial transmission switch 11 shown in FIG. 1, and these serial transmission switches 11 and 12 are connected to the serial transmission line.
  • the LS 10 is connected, and more modules can be connected.
  • the serial transmission switch 12 has the same configuration as that of the serial transmission switch 11 shown in FIG. 2, and can send and receive packets to and from the serial transmission switch 11 via the serial transmission line LS10.
  • the serial transmission switches 11 and 12 each include eight ports.
  • the PLC 1 shown in FIG. 1 has a maximum module connection number of 8
  • the PLC 2 shown in FIG. 4 has a maximum module connection number of 16.
  • FIG. 4 shows a mode in which two modules 20 a and 20 b are connected to the serial transmission switch 11 and one module 20 c is connected to the serial transmission switch 12.
  • the PLC 2 adds a serial transmission switch 12 to the backboard 10 with respect to the PLC 1 shown in FIG. Can be increased. For this reason, for example, about 14 connectors (connectors to which modules are attached and detached) are prepared on the backboard 10 and the serial transmission switch 12 is provided according to the number of modules (configuration shown in FIG. 4). A flexible response can be taken according to the number of modules, such as a configuration in which the serial transmission switch 12 is omitted (configuration shown in FIG. 1). When the number of modules further increases, the number of serial transmission switches provided on the backboard 10 can be increased to 3 or more.
  • FIG. 5 is a block diagram showing a main configuration of a sequence control apparatus according to the third embodiment of the present invention.
  • the PLC 3 as the sequence device of the present embodiment includes a backboard 10 a including a serial transmission switch 11 and a backboard 10 b including a serial transmission switch 12, and serial transmission is performed through the serial transmission switches 11 and 12. It is the structure connected by track
  • FIG. 5 illustrates a mode in which two modules 20 a and 20 b are connected to the serial transmission switch 11 and two modules 20 c and 20 d are connected to the serial transmission switch 12.
  • the backboard 10a and the modules 20a and 20b can constitute one PLC unit, and the backboard 10b and the modules 20c and 20d can constitute one PLC unit.
  • the PLC 3 of the present embodiment integrates the plurality of PLC units and operates as a single PLC unit. Since the serial transmission switches 11 and 12 can transmit and receive packets to and from each other via the serial transmission line LS20, it is possible to construct a system with high data transfer efficiency even if a plurality of PLC units are integrated into one. it can.
  • FIG. 6 is a block diagram showing a main configuration of a sequence control device according to the fourth embodiment of the present invention.
  • the same blocks as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the PLC 4 as the sequence device of this embodiment includes a backboard 10, a control module M1, and an input / output module M2, and improves overall processing efficiency by omitting input refresh. To do.
  • input refresh refers to a process that is performed each time a program is executed (scanned) and collectively exchanges various input data obtained from sensors, switches, and the like with new ones.
  • a control module for example, module 120a
  • an input / output module for example, module 120b
  • the PLC 4 of this embodiment is intended to improve the overall processing efficiency by eliminating the input refresh that has been conventionally performed.
  • FIG. 6 for simplicity of explanation, a configuration including one control module M1 and one input / output module M2 is illustrated, but a plurality of control modules and input / output modules may be provided.
  • the control module M1 includes a serial transmission I / F circuit 41, a CPU (central processing unit) 42, a calculation unit 43, a memory 44, and a buffer memory 45, and status information (input / output) obtained from the input / output module M2. Sequence control according to a program created in advance is executed using information indicating the external input state of the module M2.
  • the serial transmission I / F circuit 41 is the same as the serial transmission I / F circuit 21a provided in the module 20a shown in FIG. 1, for example.
  • the CPU 42 controls the operation of the control module M1, and sets the operation mode (details will be described later) of the input / output module M2.
  • the calculation unit 43 executes sequence control according to a program created in advance using the status information (status information obtained from the input / output module M2) stored in the memory 44 under the control of the CPU.
  • the memory 44 is realized by, for example, a nonvolatile semiconductor memory, and stores a program executed by the arithmetic unit 43, status information obtained from the input / output module M2, and other various programs and data.
  • the buffer memory M2 is realized by, for example, a volatile semiconductor memory, and temporarily stores status information transferred from the input / output module M2.
  • the input / output module M2 includes a serial transmission I / F circuit 51, an input status register 52 (holding unit), an interrupt status register 53, an input change detection unit 54 (change detection unit), a timer 55 (timer unit), and an input status update request.
  • a detection unit 56 transmission request detection unit
  • a write cycle issuing unit 57 transmission control unit
  • the serial transmission I / F circuit 51 is the same as the serial transmission I / F circuit 21b provided in the module 20b shown in FIG.
  • the input status register 52 stores status information indicating an external input state of the input / output module M2. Examples of the external input of the input / output module M2 include a measurement result of a sensor connected to the input / output module M2, a signal indicating an on / off state of a switch, and the like. When there are a plurality of external inputs of the input / output module M2, the input status register 52 stores a plurality of status information indicating the states of the external inputs.
  • the interrupt status register 53 stores interrupt information which is information indicating an external input whose state has changed among the external inputs of the input / output module M2. This interrupt information is notified as an interrupt to the CPU 42 of the control module M1.
  • the input change detection unit 54 detects a change in status information stored in the input status register 52. When the change in status information is detected, the input change detection unit 54 displays interrupt information indicating an external input whose state has changed as an interrupt status. In addition to writing to the register 53, a detection signal indicating that the state of the external input has changed is output to the write cycle issuing unit 57.
  • the timer 55 repeatedly counts a predetermined time preset by the CPU 42 of the control module M1 (for example, a time indicating a time interval at which the conventional input refresh is repeated), and indicates that the timing has ended every time the timing ends.
  • the clocking end signal shown is output to the write cycle issuing unit 57.
  • the input status update request detection unit 56 detects the presence or absence of an input status update request (reading request for status information stored in the input status register 52: transmission request) from the control module M1, and detects an input status update request Then, a detection signal indicating that is output to the write cycle issuing unit 57.
  • the input status update request detection unit 56 is provided to ensure compatibility with a conventional module by enabling input refresh that has been performed conventionally.
  • the write cycle issuing unit 57 receives the input status register when any of the detection signal from the input change detection unit 54, the time measurement end signal from the timer 55, and the detection signal from the input status update request detection unit 56 is input.
  • a write cycle for transferring the status information stored in 52 to the control module M1 through the serial transmission I / F circuit 51 is executed.
  • the interrupt information stored in the interrupt status register 53 is interrupted to the CPU 42 of the control module M1 via the serial transmission I / F circuit 51. As a notification.
  • the write cycle issuing unit 57 includes a register 57a that stores setting information that defines the operation mode of the input / output module M2.
  • the operation mode of the input / output module M2 includes (1) a first operation mode in which the above write cycle is executed when a timing end signal from the timer 55 is input, and (2) from the input change detection unit 54.
  • the notification of the interrupt information is performed in the second operation mode. Setting information defining these operation modes is written by the CPU 42 of the control module M1.
  • ⁇ First operation mode> When the operation mode of the input / output module M2 is set to the first operation mode, the timer 55 starts measuring time, and whenever the time set by the CPU 42 of the control module M1 is timed, the timer 55 starts the write cycle issuing unit. A time measurement end signal is output to 57. When a timing end signal is input from the timer, the write cycle issuing unit 57 reads the status information stored in the input status register 52 and transfers it to the control module M1 via the serial transmission I / F circuit 51. Execute.
  • the status information read from the input status register 52 is transmitted from the serial transmission I / F circuit 51, and the serial transmission line LS2, the serial transmission switch 11 of the backboard 10, and the serial transmission.
  • the signals are received by the serial transmission I / F circuit 41 of the control module M1 via the line LS1 in order, and temporarily stored in the buffer memory 45.
  • the status information temporarily stored in the buffer memory 45 is moved to the memory 44 until the next sequence control according to the program is started by the arithmetic unit 43.
  • the status information indicating the state of the external input of the input / output module M2 is automatically transferred to the control module M1 at regular time intervals. For this reason, unlike the prior art, it is not necessary for the control module M1 to perform input refresh each time the program is executed (scanned). In addition, even if the number of input / output modules is large, the control module only receives status information transferred from each input / output module, so that it does not take a long time for the refresh operation as in the prior art. . Therefore, the processing efficiency as a whole can be improved.
  • the input change detection unit 54 detects the change in the status information stored in the input status register 52.
  • interrupt information indicating the external input whose state has changed is written to the interrupt status register 53 by the input change detection unit 54 and that the external input has changed in state.
  • the detection signal shown is output to the write cycle issuing unit 57.
  • the write cycle issuing unit 57 reads the status information (changed status information) stored in the input status register 52, and the serial transmission I / F circuit 51 is read.
  • a write cycle for transferring to the control module M1 is executed.
  • status information is received by the serial transmission I / F circuit 41 of the control module M1 via the serial transmission switch 11 of the backboard 10 and the like in the first operation mode, and is stored in the buffer memory 45. Temporarily stored. The status information temporarily stored in the buffer memory 45 is moved to the memory 44 until the next sequence control according to the program is started by the arithmetic unit 43.
  • the interrupt information stored in the interrupt status register 53 is read out by the write cycle issuing unit 57 for serial transmission. This is notified as an interrupt to the CPU 42 of the control module M1 via the I / F circuit 51.
  • the CPU 42 of the control module M1 can specify that the external module M1 has undergone a change in the state of the external input and the type of external input in which the state change has occurred.
  • the changed status information is automatically transferred to the control module M1. For this reason, unlike the prior art, it is not necessary for the control module M1 to perform input refresh each time the program is executed (scanned). Further, since status information is transferred to the control module M1 via the serial transmission switch 11 only when the state of the external input changes, unnecessary data is not transferred as in the prior art. Therefore, the processing efficiency as a whole can be improved.
  • the input status update request detection unit 56 detects whether or not there is an input status update request from the control module M1.
  • a detection signal indicating that is output to the write cycle issuing unit 57.
  • the write cycle issuing unit 57 reads the status information stored in the input status register 52 and sends it to the control module M1 via the serial transmission I / F circuit 51. Execute the write cycle to be transferred.
  • FIG. 7 is a block diagram showing a main configuration of a sequence control apparatus according to the fifth embodiment of the present invention.
  • the same blocks as those shown in FIG. 1 or FIG. 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the PLC 5 as the sequence device of the present embodiment includes a backboard 10, a control module M11, and an input / output module M12, and is dedicated to the failure and removal of the control module M11 and the input / output module M12. The detection is performed in a short time without using any signal line.
  • the control module (for example, the module 120a) sets a preset packet. It is determined whether or not a failure has occurred by detecting whether or not the reception time of (1) has exceeded (whether or not a timeout has occurred). For this reason, conventionally, it takes time to detect the occurrence of a failure.
  • the PLC 5 of the present embodiment detects a failure or detachment of the control module M11 and the input / output module M12 in a short time by using a method different from the method using such a timeout.
  • the backboard 10 includes a serial transmission switch 13 instead of the serial transmission switch 11 shown in FIGS.
  • the serial transmission switch 13 includes status detection units 61a to 61d (monitoring units) and a status notification unit in addition to the serial bus 31, the transfer control unit 32, the module address identification unit 33, and the storage unit 34 included in the serial transmission switch 11. 62 (notification unit).
  • the state detection units 61a to 61d detect the status of serial communication performed via the serial transmission lines LS1 to LS4, respectively, and output the detection results to the state notification unit 62.
  • the state notification unit 62 collects the detection results of the state detection units 61a to 61d, and transmits a packet having contents corresponding to the collection result to the control module M11.
  • the packet transmitted by the state notification unit 62 is stored in advance in a memory 62a provided in the state notification unit 62. For example, information storing notification of occurrence of abnormality for each of the serial transmission lines LS1 to LS4, Information in which information for notifying the return to the normal state is stored is stored.
  • the status notification unit 62 can transmit not only the above-described packet to the control module M11 but also all the modules connected to the serial bus 31 by multicast or broadcast as necessary. . Whether to send a packet only to the control module M11 or to send a packet to all the modules connected to the serial bus 31 is set by the control of the control module M11 in an initial setting operation, for example.
  • the control module M11 includes a serial transmission I / F circuit 71, and executes sequence control according to a program created in advance as in the control module M1 in FIG.
  • the serial transmission I / F circuit 71 has a configuration in which a state recognition unit 71a (recognition unit) is added to the serial transmission I / F circuit 41 included in the control module M1 in FIG.
  • the state recognition unit 71a recognizes the connection state of another module such as the input / output module M12 based on the packet transmitted from the state notification unit 62 of the serial transmission switch 13.
  • the input / output module M12 includes a serial transmission I / F circuit 72, and controls status information indicating the state of external input either spontaneously or when requested, as with the input / output module M2 in FIG. Transfer to module M11.
  • the serial transmission I / F circuit 72 has a configuration in which a state recognition unit 72b (recognition unit) is added to the serial transmission I / F circuit 51 provided in the input / output module M2 in FIG.
  • the state recognition unit 72a also recognizes the connection state of other modules such as the control module M11 based on the packet transmitted from the state notification unit 62 of the serial transmission switch 13.
  • the serial communication via the serial transmission line LS2 is not performed at all. Then, an abnormality in serial communication via the serial transmission line LS2 is detected by the state detection unit 61b, and the detection result is collected in the state notification unit 62. Based on the collected detection results, the state notification unit 62 reads out from the memory 62a a packet storing information for notifying the occurrence of an abnormality in the serial transmission line LS2, and transmits the packet to the control module M11 via the serial bus 31.
  • the packet transmitted from the state notification unit 62 is received by the serial transmission I / F circuit 71 of the control module M11, and the state recognition unit 71a provided in the serial transmission I / F circuit 71 detects an abnormality in the serial transmission line LS2. Occurrence is recognized.
  • the control module M11 determines that the packet transfer with the input / output module M12 is impossible and stops the packet transfer with the input / output module M12. To do.
  • the state detectors 61a to 61d that detect the status of serial communication performed via the serial transmission lines LS1 to LS4, respectively, and the detection results of these state detectors 61a to 61d
  • a serial transmission switch 13 including a state notification unit 62 that notifies a packet to the control module M11 and the like is provided on the backboard 10. For this reason, it is not necessary to use a method using timeout as in the prior art, and it is possible to detect a failure or detachment of the control module M11 and the input / output module M12 in a short time without using a dedicated signal line.
  • Each module connected to the serial bus 31 is connected to a state recognition unit (state recognition unit 71a, 72a) that recognizes the connection state of another module based on a packet transmitted from the state notification unit 62 of the serial transmission switch 13.
  • state recognition unit 71a, 72a state recognition unit 71a, 72a
  • each module can determine the connection status of other modules, and for example, transmission of unnecessary packets that are not received can be suppressed.
  • a packet storing information for notifying the return to the normal state is transmitted from the state notification unit 62 of the serial transmission switch 13
  • the packet transfer with the module that has returned to the normal state is automatically performed. You can also resume. Thereby, the processing efficiency as a whole can be improved.
  • the sequence control device, the module device, and the connection device according to the embodiment of the present invention have been described above.
  • the present invention is not limited to the above-described embodiment, and can be freely changed within the scope of the present invention.
  • an example in which the present invention is applied to a PLC that is a kind of sequence control apparatus has been described.
  • the present invention can also be applied to a sequence control apparatus other than a PLC.
  • the present invention can be widely used for controlling various industrial equipment such as industrial robots provided in factories and the like, and other various equipment, devices, equipment, and the like.
  • the present invention is preferably used for the purpose of measuring the current position, speed, torque, etc. of the control object and positioning the control object while referring to this measurement information.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

本発明は、データ転送効率の向上を図ることによって、全体としての処理効率を改善することができるシーケンス制御装置等を提供することを目的とする。かかる目的を達成するために、本発明のシーケンス制御装置は、パケットの送受信が可能な複数のモジュール（２０ａ～２０ｄ）と、モジュール（２０ａ～２０ｄ）を相互に接続するバックボード（１０）とを備え、バックボード（１０）を介してモジュール（２０ａ～２０ｄ）間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置（１）において、モジュール（２０ａ～２０ｄ）は、パケットをシリアル通信で送受信するシリアル伝送Ｉ／Ｆ回路（２１ａ～２１ｄ）をそれぞれ備えており、バックボード（１０）は、シリアル伝送Ｉ／Ｆ回路（２１ａ～２１ｄ）から送信されたパケットを転送先のモジュールにシリアル通信で転送するシリアル伝送スイッチ（１１）を備えることを特徴としている。

Description

シーケンス制御装置並びにモジュール装置及び接続装置
　本発明は、シーケンス制御を行うシーケンス制御装置、並びに当該装置で用いられるモジュール装置及び接続装置に関する。
　本願は、２００８年１１月２６日に日本に出願された特願２００８－３０１１２８号及び２００９年１０月２７日に日本に出願された特願２００９－２４６４２９号に基づき優先権を主張し、その内容をここに援用する。
　従来から、工場等に設けられる各種工業機器、家庭内で用いられる各種電気機器、その他の機器、装置、設備等を制御するためにシーケンス制御装置が広く用いられている。近年では、プログラムを変えることによって、実行させるシーケンス制御を容易に変更することができるプログラマブル・ロジック・コントローラ（ＰＬＣ）と呼ばれるシーケンス制御装置が多用されている。
　上記のＰＬＣは、所定の機能がまとめられたモジュール装置（以下、単に「モジュール」ともいう）と、モジュール同士を接続するバックボードと呼ばれる接続装置とから構成され、バックボードに対するモジュールの増設や変更を行うことで機能の拡張や変更が可能なものが多い。尚、上記のモジュールとしては、例えば上記のプログラムに従ったシーケンス制御を実行するＣＰＵモジュールや、データの入出力を行う入出力モジュール等がある。
　図８は、従来のＰＬＣの要部構成を示すブロック図である。図８に示す通り、従来のＰＬＣ１００は、バックボード１１０と複数のモジュール１２０ａ～１２０ｃとを備えている。バックボード１１０は、モジュール１２０ａ～１２０ｃが着脱される複数のコネクタと、コネクタに装着されたモジュール１２０ａ～１２０ｃが電気的に接続されるパラレルバス１１１とを備える。
　モジュール１２０ａ～１２０ｃは、例えば上述したＣＰＵモジュール或いは入出力モジュール等であり、伝送線路Ｌ１～Ｌ３を介してバックボード１０のパラレルバス１１１にそれぞれ接続される。これらモジュール１２０ａ～１２０ｃは、伝送線路Ｌ１～Ｌ３を介して送信されてくるパケットを受信するとともに、他のモジュールに送信すべきパケットを伝送線路Ｌ１～Ｌ３を介して送信するバスＩ／Ｆ（インターフェイス）回路１２１ａ～１２１ｃをそれぞれ備える。
　上記構成において、例えばモジュール１２０ａからモジュール１２０ｂにパケットを転送する場合には、まずモジュール１２０ａがパスＩ／Ｆ回路１２１ａによって伝送線路Ｌ１を介してバックボード１１０にパケットを送信する。このパケットは、バックボード１１０のパラレルバス１１１及び伝送線路Ｌ２を順に介してモジュール１２０ｂに入力され、モジュール１２０ｂに設けられたバスＩ／Ｆ回路１２１ｂで受信される。
　このように、従来のＰＬＣ１００は、パックボード１１０に設けられたパラレルバス１１１を介して、モジュール１２０ａ～１２０ｃの間でパケットの転送を行っていた。尚、従来のＰＬＣの詳細については、例えば以下の特許文献１を参照されたい。
特開２００７－３３５３６６号公報
　ところで、図８に示すＰＬＣ１００のように、複数のモジュール１２０ａ～１２０ｃを、パラレルバス１１１を介して相互に接続する構成の場合には、バックボード１１０の設計及びモジュール１２０ａ～１２０ｃの設計の何れもが簡単であるという利点がある。しかしながら、かかる構成ではパラレルバス１１１を複数のモジュール１２０ａ～１２０ｃで共有するため、複数のデータ転送を同時に実行することはできない。このため、モジュール１２０ａ～１２０ｃの間でデータの転送要求が競合した場合に、データ転送効率が低下するという問題がある。
　また、従来のＰＬＣ１００では、複数のモジュール１２０ａ～１２０ｃが１本のパラレルバス１１１に接続されるため、パラレルバス１１１を介して伝送される信号の波形に歪（クロストーク）が発生する。すると、データ転送速度を向上させることができず、高速化に限界があるという問題がある。更に、従来のＰＬＣ１００は、複数の信号線を備えるパラレルバス接続であるため、コネクタのピン数が必然的に多くなっていた。ここで、仮にデータ転送効率を高めることができたとしても、従来と同様の手順でデータを転送していたのでは処理に要する時間を短縮することができず、転送効率を高めたことによる利点を十分に活かすことができないと考えられる。
　本発明は上記事情に鑑みてなされたものであり、データ転送効率の向上を図ることによって、全体としての処理効率を改善することができるシーケンス制御装置、並びに当該装置に用いられるモジュール装置及び接続装置を提供することを目的とする。
　上記課題を解決するために、本発明のシーケンス制御装置は、パケットの送受信が可能な複数のモジュール装置（２０ａ～２０ｄ、Ｍ１、Ｍ２、Ｍ１１、Ｍ１２）と、該モジュール装置を相互に接続する接続装置（１０、１０ａ、１０ｂ）とを備え、該接続装置を介して前記モジュール装置間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置（１～５）において、前記複数のモジュール装置は、パケットをシリアル通信で送受信するシリアル送受信部（２１ａ～２１ｄ、４１、５１、７１、７２）をそれぞれ備えており、前記接続装置は、前記シリアル送受信部から送信されたパケットを転送先のモジュール装置にシリアル通信で転送するシリアル転送部（１１～１３）を備えることを特徴としている。
　また、本発明のシーケンス制御装置は、前記シリアル転送部が、前記シリアル送受信部から送信されたパケットが転送されるシリアルバス（３１）と、前記シリアル送受信部から送信されたパケットに格納されている転送先のモジュール装置を示す転送先情報を参照し、当該転送先情報に基づいて前記シリアルバスを介したパケットの転送制御を行う転送制御部（３２）とを備えることを特徴としている。
　また、本発明のシーケンス制御装置は、前記接続装置が、接続された前記モジュール装置を識別する識別部（３３）を備えており、前記転送制御部が、前記識別部の識別結果を参照して前記パケットの転送制御を行うことを特徴としている。
　また、本発明のシーケンス制御装置は、前記接続装置と前記モジュール装置とが、シリアル伝送線路（ＬＳ１～ＬＳ４）を介して接続されることを特徴としている。
　ここで、本発明のシーケンス制御装置は、前記シリアル伝送線路が、送受信線路で構成されており、前記シリアル転送部を介した前記モジュール装置間の通信は半二重通信で行われることを特徴としている。
　或いは、本発明のシーケンス制御装置は、前記シリアル伝送線路が、一対の送信線路及び受信線路で構成されており、前記シリアル転送部を介した前記モジュール装置間の通信は全二重通信で行われることを特徴としている。
　また、本発明のシーケンス制御装置は、前記接続装置が、前記シリアル転送部を複数備えており、前記複数のシリアル転送部が、シリアル伝送線路（ＬＳ１０）で接続されていることを特徴としている。
　また、本発明のシーケンス制御装置は、前記複数のモジュール装置が、少なくとも１つが前記シーケンス制御を実行する制御モジュール装置であり、残りの少なくとも１つが前記シーケンス制御を行う上で必要なデータの入出力を行う入出力モジュール装置であることを特徴としている。
　また、本発明のシーケンス制御装置は、前記入出力モジュール装置が、外部入力の状態を示すステータス情報を保持する保持部（５２）と、予め設定された所定の条件が成立した場合に、前記保持部に保持されたステータス情報を、前記シリアル送受信部を介して前記制御モジュール装置に送信する送信制御部（５７）とを備えることを特徴としている。
　ここで、本発明のシーケンス制御装置は、前記入出力モジュール装置が、予め設定された所定時間を計時する計時部（５５）を備えており、前記送信制御部は、前記計時部で前記所定時間が計時された場合に、前記ステータス情報を前記制御モジュール装置に送信することを特徴としている。
　或いは、本発明のシーケンス制御装置は、前記入出力モジュール装置が、前記保持部に保持されている前記ステータス情報の変化を検出する変化検出部（５４）を備えており、前記送信制御部は、前記ステータス情報の変化が前記変化検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記制御モジュール装置に送信することを特徴としている。
　または、本発明のシーケンス制御装置は、前記入出力モジュール装置は、前記ステータス情報を送信すべき旨を示す送信要求が前記制御モジュール装置によりなされたか否かを示す送信要求検出部（５６）を備えており、前記送信制御部は、前記制御モジュール装置により前記送信要求がなされたことが前記送信要求検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記制御モジュール装置に送信することを特徴としている。
　また、本発明のシーケンス制御装置は、前記接続装置が、接続された前記モジュール装置の接続状態をそれぞれ監視する監視部（６１ａ～６１ｄ）と、前記監視部の監視結果を、前記複数のモジュール装置の少なくとも１つに通知する通知部（６２）とを備えることを特徴としている。
　また、本発明のシーケンス制御装置は、前記モジュール装置が、前記通知部によって通知される監視結果に基づいて、他のモジュール装置の状態を認識する認識部（７１ａ、７２ａ）を備えることを特徴としている。
　本発明のモジュール装置は、接続装置（１０）によって相互に接続されたモジュール装置間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置（４）で用いられるモジュール装置（Ｍ２）であって、パケットをシリアル通信で送受信するシリアル送受信部（５１）と、外部入力の状態を示すステータス情報を保持する保持部（５２）と、予め設定された所定の条件が成立した場合に、前記保持部に保持されたステータス情報を、前記シリアル送受信部を介して前記接続装置によって接続された他のモジュール装置に送信する送信制御部（５７）とを備えることを特徴としている。
　ここで、本発明のモジュール装置は、予め設定された所定時間を計時する計時部（５５）を備えており、前記送信制御部は、前記計時部で前記所定時間が計時された場合に、前記ステータス情報を前記他のモジュール装置に送信することを特徴としている。
　若しくは、本発明のモジュール装置は、前記保持部に保持されている前記ステータス情報の変化を検出する変化検出部（５４）を備えており、前記送信制御部は、前記ステータス情報の変化が前記変化検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記他のモジュール装置に送信することを特徴としている。
　または、本発明のモジュール装置は、前記ステータス情報を送信すべき旨を示す送信要求が前記他のモジュール装置によりなされたか否かを示す送信要求検出部（５６）を備えており、前記送信制御部は、前記他のモジュール装置により前記送信要求がなされたことが前記送信要求検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記他のモジュール装置に送信することを特徴としている。
　本発明の接続装置は、複数のモジュール装置（Ｍ１１、Ｍ１２）間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置（５）で前記モジュール装置を相互に接続するために用いられる接続装置（１０）であって、接続された前記複数のモジュール装置の接続状態をそれぞれ監視する監視部（６１ａ～６１ｄ）と、前記監視部の監視結果を、前記複数のモジュール装置の少なくとも１つに通知する通知部（６２）とを備えることを特徴としている。
　本発明によれば、パケットをシリアル通信で送受信するシリアル送受信部を備える複数のモジュール装置を、シリアル転送部を介して接続し、モジュール装置間におけるパケットをシリアル通信で転送しているため、複数のパケット転送を同時に行うことができ、データ転送効率を向上させることができるという効果がある。また、複数の信号線が必要となるパラレルバスを用いていないため、コネクタのピン数を削減することができるという効果がある。
　また、本発明によれば、モジュール装置に設けられた保持部に保持された外部入力の状態を示すステータス情報を、予め設定された所定の条件が成立した場合に、シリアル送受信部を介して制御モジュール装置に送信している。或いは、接続されたモジュール装置の接続状態をそれぞれ監視する監視部と、監視部の監視結果を、複数のモジュール装置の少なくとも１つに通知する通知部とを接続装置に設けている。このため、従来に比べて処理に要する時間を短縮することができ、全体としての処理効率を改善することができるという効果がある。
本発明の第１実施形態によるシーケンス制御装置の要部構成を示すブロック図である。 シリアル伝送スイッチ１１の要部構成を示すブロック図である。 モジュールアドレス識別部３３で作成されるテーブル情報の一例を示す図である。 本発明の第２実施形態によるシーケンス制御装置の要部構成を示すブロック図である。 本発明の第３実施形態によるシーケンス制御装置の要部構成を示すブロック図である。 本発明の第４実施形態によるシーケンス制御装置の要部構成を示すブロック図である。 本発明の第５実施形態によるシーケンス制御装置の要部構成を示すブロック図である。 従来のＰＬＣの要部構成を示すブロック図である。
　以下、図面を参照して本発明の実施形態によるシーケンス制御装置並びにモジュール装置及び接続装置について詳細に説明する。尚、以下の説明では、本発明をシーケンス制御装置の一種であるプログラマブル・ロジック・コントローラ（ＰＬＣ）に適用した実施形態を例に挙げて説明する。
〔第１実施形態〕
　図１は、本発明の第１実施形態によるシーケンス制御装置の要部構成を示すブロック図である。図１に示す通り、本実施形態によるシーケンス装置としてのＰＬＣ１は、バックボード１０（接続装置）と複数のモジュール２０ａ～２０ｄ（モジュール装置）とを備えており、バックボード１０を介してモジュール２０ａ～２０ｄの間でパケットを転送しつつ、予め作成されたプログラムに従ってシーケンス制御を行う。
　バックボード１０は、モジュール２０ａ～２０ｄが着脱される複数のコネクタと、コネクタに装着されたモジュール２０ａ～２０ｄから送信されたパケットを転送先のモジュールにシリアル通信で転送するシリアル伝送スイッチ１１とを備える。バックボード１０に設けられたコネクタに装着されたモジュール２０ａ～２０ｄは、シリアル伝送線路ＬＳ１～ＬＳ４を介してバックボード１０のシリアル伝送スイッチ１１にそれぞれ接続される。
　上記のシリアル伝送線路ＬＳ１～ＬＳ４は、送受信線路、又は一対の送信線路及び受信線路によって構成される。シリアル伝送スイッチ１１を介したモジュール２０ａ～２０ｄ間の通信は、シリアル伝送線路ＬＳ１～ＬＳ４が送受信線路で構成される場合には半二重通信で行われ、シリアル伝送線路ＬＳ１～ＬＳ４が一対の送信線路及び受信線路によって構成される場合には全二重通信で行われる。シリアル伝送線路ＬＳ１～ＬＳ４を送受信線路で構成するか、或いは一対の送信線路及び受信線路によって構成するかはＰＬＣ１の設計段階で適宜選択可能である。
　モジュール２０ａ～２０ｄは、シーケンス制御を行う上で必要となる各種機能のうちの所定の機能がまとめられたものであり、バックボード１０に設けられたシリアル伝送スイッチ１１を介してパケットの送受信が可能である。尚、モジュール２０ａ～２０ｄのうちの少なくとも１つは予め作成されたプログラムに従ったシーケンス制御を実行する機能がまとめられたＣＰＵモジュール（制御モジュール）であり、残りの少なくとも１つはデータの入出力を行う機能がまとめられた入出力モジュールである。これらモジュール２０ａ～２０ｄの各々には、一意に定められたアドレスが割り振られており、このアドレスはモジュール２０ａ～２０ｄの各々を特定するとともに、パケットの転送先や転送元を特定するために用いられる。
　また、上記のモジュール２０ａ～２０ｄは、パケットをシリアル通信で送受信するシリアル伝送Ｉ／Ｆ回路２１ａ～２１ｄ（シリアル送受信部）をそれぞれ備える。これらシリアル伝送Ｉ／Ｆ回路２１ａ～２１ｄは、具体的には、他のモジュールに送信すべきパケットをシリアル伝送回路ＬＳ１～ＬＳ４を介してシリアル通信にてそれぞれ送信し、シリアル伝送回路ＬＳ１～ＬＳ４を介して送信されてきたパケットをシリアル通信にてそれぞれ受信する。
　次に、バックボード１０が備えるシリアル伝送スイッチ１１について詳細に説明する。図２は、シリアル伝送スイッチ１１の要部構成を示すブロック図である。図２に示す通り、シリアル伝送スイッチ１１は、シリアルバス３１、転送制御部３２、モジュールアドレス識別部３３（識別部）、及び記憶部３４を備える。シリアルバス３１は、バックボード１０のコネクタに装着されているモジュール２０ａ～２０ｄが電気的に接続される複数のポートＰ１～Ｐ４を備えており、これらポートＰ１～Ｐ４を介して入出力されるパケット（モジュール２０ａ～２０ｄのシリアル伝送Ｉ／Ｆ回路２１ａ～２１ｄで送受信されるパケット）が転送されるバスである。
　転送制御部３２は、シリアルバス３１に接続されており、シリアルバス３１を介して転送されるパケットの転送制御を行う。具体的には、ポートＰ１～Ｐ４を介してシリアルバス３１に入力されるパケットのヘッダに格納されている転送先アドレス（パケットを転送すべきモジュールを特定するアドレス：転送先情報）を参照し、この転送先アドレスで特定されるモジュールが接続されたポートにパケットを転送する制御を行う。ここで、転送制御部３２は、パケットを転送すべきポートの特定を、記憶部３４に記憶されているテーブル情報（詳細は後述する）と上記の転送先アドレスとに基づいて行う。
　モジュールアドレス識別部３３は、シリアルバス３１に接続されており、ポートＰ１～Ｐ４に接続されたモジュール２０ａ～２０ｄのアドレスを予め識別し、ポートＰ１～Ｐ４とそのアドレスとの対応関係を示すテーブル情報を作成する。記憶部３４は、モジュールアドレス識別部３３によって作成されたテーブル情報を記憶する。図３は、モジュールアドレス識別部３３で作成されるテーブル情報の一例を示す図である。
　図３に示す通り、モジュールアドレス識別部３３によって作成されるテーブル情報は、シリアルバス３１に設けられたポートＰ１～Ｐ４のポート番号と、各ポートＰ１～Ｐ４に接続されたモジュール２０ａ～２０ｄを特定するアドレスとが対応付けられた情報である。例えば、図２中のポートＰ１にポート番号「１」が割り当てられており、このポートＰ１に接続されたモジュール２０ａに「０ｘ００１」なるアドレスが割り振られている場合には、図３に示す通り、ポート番号「１」とアドレス「０ｘ００１」とが対応付けられたテーブル情報が作成される。
　次に、上記構成におけるＰＬＣ１の動作について説明する。尚、以下では、モジュール２０ａからモジュール２０ｂにパケットが転送されると同時に、モジュール２０ｄからモジュール２０ｃにパケットが転送される場合を例に挙げて説明する。まず、バックボード１０にモジュール２０ａ～２０ｄが接続された状態でＰＬＣ１の電源を投入すると、初期設定動作が行われる。
　この初期設定動作では、モジュールアドレス識別部３３によってシリアルバス３１のポートＰ１～Ｐ４が順次サーチされ、ポートＰ１～Ｐ４に接続されたモジュール２０ａ～２０ｄのアドレスが識別される。そして、ポートＰ１～Ｐ４と、ポートＰ１～Ｐ４に接続されたモジュール２０ａ～２０ｄのアドレスとの対応関係を示すテーブル情報（図３参照）が作成される。作成されたテーブル情報は記憶部３４に記憶される。
　以上の初期設定動作が終了すると、次にバックボード１０を介したモジュール２０ａ～２０ｄ間のパケットの転送が開始される。つまり、モジュール２０ａのシリアル伝送Ｉ／Ｆ回路２１ａから、モジュール２０ｂのアドレスが転送先アドレスとして格納されたパケットが送信されるとともに、モジュール２０ｄのシリアル伝送Ｉ／Ｆ回路２１ｄから、モジュール２０ｃのアドレスが転送先アドレスとして格納されたパケットが送信される。
　モジュール２０ａのシリアル伝送Ｉ／Ｆ回路２１ａから送信されたパケットは、シリアル伝送線路ＬＳ１を介してバックボード１０のシリアル伝送スイッチ１１に入力され、ポートＰ１を介してシリアルバス３１に入力される。すると、パケットに格納された転送先アドレスが転送制御部３２によって参照される。転送制御部３２は、記憶部３４に記憶されたテーブル情報と参照して得られた転送先アドレスとに基づいて、パケットを転送すべきポートを特定する。ここでは、モジュール２０ｂのアドレスが転送先アドレスとして格納されているため、パケットを転送すべきポートとしてポートＰ２が特定される。
　パケットを転送すべきポート（ポートＰ２）が特定されると、そのパケットは転送制御部３２の制御によってポートＰ２に転送される。ポートＰ２に転送されたパケットは、シリアル伝送線路ＬＳ２を介してモジュール２０ｂに入力され、モジュール２０ｂに設けられたシリアル伝送Ｉ／Ｆ回路２１ｂに受信される。尚、パケットが受信されると、そのパケットの内容に応じた処理がモジュール２０ｂ内で行われる。
　他方、モジュール２０ｄのシリアル伝送Ｉ／Ｆ回路２１ｄから送信されたパケットは、シリアル伝送線路ＬＳ４を介してバックボード１０のシリアル伝送スイッチ１１に入力され、ポートＰ４を介してシリアルバス３１に入力される。すると、パケットに格納された転送先アドレスが転送制御部３２によって参照され、転送制御部３２は記憶部３４に記憶されたテーブル情報と参照して得られた転送先アドレスとに基づいて、パケットを転送すべきポート（ポートＰ３）を特定する。
　パケットを転送すべきポート（ポートＰ３）が特定されると、そのパケットは転送制御部３２の制御によってポートＰ３に転送される。ポートＰ３に転送されたパケットは、シリアル伝送線路ＬＳ３を介してモジュール２０ｃに入力され、モジュール２０ｃに設けられたシリアル伝送Ｉ／Ｆ回路２１ｃに受信される。尚、パケットが受信されると、そのパケットの内容に応じた処理がモジュール２０ｃ内で行われる。
　ここで、本実施形態のＰＬＣ１は、図８に示した従来のＰＬＣ１００と異なり、シリアル伝送スイッチ１１に設けられた転送制御部３２によってシリアルバス３１を介するパケットの転送を制御している。このため、本実施形態では、モジュール２０ａ，２０ｂ間のパケット転送、及びモジュール２０ｄ，２０ｃ間のパケット転送のように、複数のパケット転送を並行して行うことができる。
　以上説明した通り、本実施形態では、シリアル伝送Ｉ／Ｆ回路２１ａ～２１ｄを備えるモジュール２０ａ～２０ｄを、シリアル伝送スイッチ１１を介した接続しているため、複数のパケット転送を同時に行うことができる。よって、一方のパケット転送が終了するまで他方のパケット転送が待ち状態になるといったことがなく、データ転送効率を向上させることができる。また、複数の信号線が必要となるパラレルバスを用いていないため、コネクタのピン数を削減することができる。
　尚、以上説明した実施形態では、モジュールアドレス識別部３３を用いて、ポートＰ１～Ｐ４に接続されているモジュール２０ａ～２０ｄのアドレスをサーチする例について説明したが、モジュール２０ａ～２０ｄの配置を常に固定することによってサーチを省略することができる。例えば、ポートＰ１にＣＰＵモジュールを配置し、ポートＰ２に入出力モジュールを配置し、ポートＰ３に通信を行う機能がまとめられた通信モジュールを配置し、これらモジュールの配置を常に固定するといった具合である。
　このように、ポートＰ１～Ｐ４に接続されたモジュールを予めバックボード１０側で把握することができるようにすれば、シリアル伝送スイッチ１１のモジュールアドレス識別部３３を省略することが可能であり、またパケットの転送に先だって行われるサーチも省略することができる。サーチが省略されれば初期設定動作に要する時間を短縮することができるため、サーチを行っていた場合に比べて早期にパケット転送を開始することができる。
〔第２実施形態〕
　図４は、本発明の第２実施形態によるシーケンス制御装置の要部構成を示すブロック図である。尚、図４では図１に示したブロックと同じブロックについては同一の符号を付しており、その詳細な説明は省略する。図４に示す通り、本実施形態のシーケンス装置としてのＰＬＣ２は、図１に示すシリアル伝送スイッチ１１に加えてシリアル伝送スイッチ１２をバックボード１０に設け、これらシリアル伝送スイッチ１１，１２をシリアル伝送線路ＬＳ１０で接続した構成であり、より多くのモジュールを接続可能にしたものである。
　シリアル伝送スイッチ１２は、図２に示すシリアル伝送スイッチ１１と同様の構成であり、シリアル伝送線路ＬＳ１０を介してシリアル伝送スイッチ１１との間で相互にパケットの送受信が可能である。シリアル伝送スイッチ１１，１２は、例えば８個のポートをそれぞれ備えている。このため、図１に示すＰＬＣ１はモジュールの最大接続数が８個であるのに対し、図４に示すＰＬＣ２はモジュールの最大接続数が１６個である。尚、図４では、シリアル伝送スイッチ１１に２つのモジュール２０ａ，２０ｂが接続され、シリアル伝送スイッチ１２に１つのモジュール２０ｃが接続された態様を図示している。
　本実施形態のＰＬＣ２は、図１に示すＰＬＣ１に対して、バックボード１０にシリアル伝送スイッチ１２を追加するとともに、シリアル伝送スイッチ１１，１２をシリアル伝送線路ＬＳ１０で接続するだけでモジュールの最大接続数を増大させることができる。このため、例えばバックボード１０に１４個程度のコネクタ（モジュールが着脱されるコネクタ）を用意しておき、モジュールの数に応じてシリアル伝送スイッチ１２を設ける構成（図４に示す構成）にし、或いはシリアル伝送スイッチ１２を省略した構成（図１に示す構成）にする等、モジュールの数に応じて柔軟な対応をとることができる。尚、モジュールの数が更に増加する場合には、バックボード１０に設けられるシリアル伝送スイッチの数を３以上にすることも可能である。
〔第３実施形態〕
　図５は、本発明の第３実施形態によるシーケンス制御装置の要部構成を示すブロック図である。尚、図５では、図４と同様に、図１に示したブロックと同じブロックについては同一の符号を付しており、その詳細な説明は省略する。図５に示す通り、本実施形態のシーケンス装置としてのＰＬＣ３は、シリアル伝送スイッチ１１を備えるバックボード１０ａと、シリアル伝送スイッチ１２を備えるバックボード１０ｂとを設け、シリアル伝送スイッチ１１，１２をシリアル伝送線路ＬＳ２０で接続した構成である。尚、図５では、シリアル伝送スイッチ１１に２つのモジュール２０ａ，２０ｂが接続され、シリアル伝送スイッチ１２に２つのモジュール２０ｃ，２０ｄが接続された態様を図示している。
　バックボード１０ａ及びモジュール２０ａ，２０ｂで１つのＰＬＣユニットを構成することができ、バックボード１０ｂ及びモジュール２０ｃ，２０ｄで１つのＰＬＣユニットを構成することができる。本実施形態のＰＬＣ３は、これら複数のＰＬＣユニットを統合して１つのＰＬＣユニットとして動作させるものである。シリアル伝送スイッチ１１，１２は、シリアル伝送線路ＬＳ２０を介して相互にパケットの送受信が可能であるため、複数のＰＬＣユニットを１つに統合しても、データ転送効率が高いシステムを構築することができる。
〔第４実施形態〕
　図６は、本発明の第４実施形態によるシーケンス制御装置の要部構成を示すブロック図である。尚、図６では図１に示したブロックと同じブロックについては同一の符号を付しており、その詳細な説明は省略する。図６に示す通り、本実施形態のシーケンス装置としてのＰＬＣ４は、バックボード１０、制御モジュールＭ１、及び入出力モジュールＭ２を備えており、入力リフレッシュを省略することによって、全体としての処理効率を改善するものである。
　ここで、「入力リフレッシュ」とは、プログラムが実行（スキャン）される毎に行われ、センサやスイッチ等から得られる各種入力データを新たなものに一括して交換する処理をいう。図８に示す従来のＰＬＣ１００では、入力リフレッシュ時に、制御モジュール（例えば、モジュール１２０ａ）が、センサやスイッチ等が接続された入出力モジュール（例えば、モジュール１２０ｂ）から必要な入力データを読み出す処理が行われる。
　このため、従来は入出力モジュールの数が多いと入力リフレッシュに要する時間が長くなる。また、従来は入力データが全く変化していない場合であっても定期的に入力リフレッシュが行われるため、無駄な処理が実行されて効率が悪い。本実施形態のＰＬＣ４は、従来行われていた入力リフレッシュを無くすことによって全体的な処理効率の改善を図るものである。尚、図６では説明を簡単にするために、１つの制御モジュールＭ１と１つの入出力モジュールＭ２を備える構成を図示しているが、制御モジュール及び入出力モジュールは複数設けられていても良い。
　制御モジュールＭ１は、シリアル伝送Ｉ／Ｆ回路４１、ＣＰＵ（中央処理装置）４２、演算部４３、メモリ４４、及びバッファメモリ４５を備えており、入出力モジュールＭ２から得られたステータス情報（入出力モジュールＭ２の外部入力の状態を示す情報）を用い、予め作成されたプログラムに従ったシーケンス制御を実行する。シリアル伝送Ｉ／Ｆ回路４１は、例えば図１に示すモジュール２０ａに設けられたシリアル伝送Ｉ／Ｆ回路２１ａと同様のものである。ＣＰＵ４２は、制御モジュールＭ１の動作を統括して制御するとともに、入出力モジュールＭ２の動作モード（詳細は後述する）等の設定を行う。
　演算部４３は、ＣＰＵ４２の制御の下で、メモリ４４に記憶されたステータス情報（入出力モジュールＭ２から得られたステータス情報）を用いて、予め作成されたプログラムに従ったシーケンス制御を実行する。メモリ４４は、例えば不揮発性の半導体メモリで実現され、演算部４３で実行されるプログラム、入出力モジュールＭ２から得られたステータス情報、その他の各種プログラムやデータを記憶する。バッファメモリＭ２は、例えば揮発性の半導体メモリで実現され、入出力モジュールＭ２から転送されてくるステータス情報を一時的に記憶する。
　入出力モジュールＭ２は、シリアル伝送Ｉ／Ｆ回路５１、入力ステータスレジスタ５２（保持部）、割り込みステータスレジスタ５３、入力変化検出部５４（変化検出部）、タイマ５５（計時部）、入力ステータス更新要求検出部５６（送信要求検出部）、及び書き込みサイクル発行部５７（送信制御部）を備えており、制御モジュールＭ１のＣＰＵ４２によって設定された動作モードに応じて、自発的に或いは要求があった場合に外部入力の状態を示すステータス情報を制御モジュールＭ１に転送する。
　シリアル伝送Ｉ／Ｆ回路５１は、例えば図１に示すモジュール２０ｂに設けられたシリアル伝送Ｉ／Ｆ回路２１ｂと同様のものである。入力ステータスレジスタ５２は、入出力モジュールＭ２の外部入力の状態を示すステータス情報を記憶する。入出力モジュールＭ２の外部入力としては、例えば入出力モジュールＭ２に接続されたセンサの計測結果や、スイッチのオン・オフ状態を示す信号等が挙げられる。入出力モジュールＭ２の外部入力が複数ある場合には、入力ステータスレジスタ５２には外部入力の各々の状態を示すステータス情報が複数記憶される。
　割り込みステータスレジスタ５３は、入出力モジュールＭ２の外部入力のうち、状態の変化があった外部入力を示す情報である割り込み情報を記憶する。この割り込み情報は、制御モジュールＭ１のＣＰＵ４２に対して割り込みとして通知される。入力変化検出部５４は、入力ステータスレジスタ５２に記憶されているステータス情報の変化を検出し、ステータス情報の変化を検出した場合には、状態の変化があった外部入力を示す割り込み情報を割り込みステータスレジスタ５３に書き込むとともに、外部入力に状態の変化があった旨を示す検出信号を書き込みサイクル発行部５７に出力する。
　タイマ５５は、制御モジュールＭ１のＣＰＵ４２によって予め設定された一定の時間（例えば、従来の入力リフレッシュが繰り返される時間間隔を示す時間）を繰り返し計時し、計時が終了する度に計時が終了した旨を示す計時終了信号を書き込みサイクル発行部５７に出力する。入力ステータス更新要求検出部５６は、制御モジュールＭ１からの入力ステータス更新要求（入力ステータスレジスタ５２に記憶されたステータス情報の読み出し要求：送信要求）の有無を検出し、入力ステータス更新要求を検出した場合には、その旨を示す検出信号を書き込みサイクル発行部５７に出力する。この入力ステータス更新要求検出部５６は、従来行われていた入力リフレッシュを可能とすることによって、従来のモジュールとの互換性を確保するために設けられる。
　書き込みサイクル発行部５７は、入力変化検出部５４からの検出信号、タイマ５５からの計時終了信号、及び入力ステータス更新要求検出部５６からの検出信号の何れかが入力された場合に、入力ステータスレジスタ５２に記憶されたステータス情報をシリアル伝送Ｉ／Ｆ回路５１を介して制御モジュールＭ１に転送する書き込みサイクルを実行する。また、入力変化検出部５４からの検出信号が入力された場合には、割り込みステータスレジスタ５３に記憶された割り込み情報を、シリアル伝送Ｉ／Ｆ回路５１を介して制御モジュールＭ１のＣＰＵ４２に対して割り込みとして通知する制御を行う。
　この書き込みサイクル発行部５７は、入出力モジュールＭ２の動作モードを規定する設定情報が格納されるレジスタ５７ａを備えている。ここで、入出力モジュールＭ２の動作モードには、（１）タイマ５５からの計時終了信号が入力された場合に上記の書き込みサイクルを実行する第１動作モード、（２）入力変化検出部５４からの検出信号が入力された場合に上記の書き込みサイクルを実行する第２動作モード、及び（３）入力ステータス更新要求検出部５６からの検出信号が入力された場合に上記の書き込みサイクルを実行する第３動作モードがある。尚、上記の割り込み情報の通知は、第２動作モードで行われる。これらの動作モードを規定する設定情報は、制御モジュールＭ１のＣＰＵ４２によって書き込まれる。
　次に、上記構成におけるＰＬＣ４の動作について説明する。まず、バックボード１０に制御モジュールＭ１及び入出力モジュールＭ２が接続された状態でＰＬＣ４の電源を投入すると、初期設定動作が行われる。この初期設定動作では、制御モジュールＭ１のＣＰＵ４２によって、入出力モジュールＭ２の書き込みサイクル発行部５７が備えるレジスタ５７ａに設定情報が書き込まれる。尚、必要であれば、タイマ５５によって計時されるべき時間の設定もＣＰＵ４２によって行われる。以下、レジスタ５７ａに書き込まれた設定情報によって、入出力モジュールＭ２の動作モードが第１～第３動作モードの各々に設定された場合の動作について順に説明する。
　〈第１動作モード〉
　入出力モジュールＭ２の動作モードが第１動作モードに設定されると、タイマ５５による計時が開始され、制御モジュールＭ１のＣＰＵ４２によって設定された時間が計時される度に、タイマ５５から書き込みサイクル発行部５７に対して計時終了信号が出力される。タイマからの計時終了信号が入力されると、書き込みサイクル発行部５７は入力ステータスレジスタ５２に記憶されているステータス情報を読み出し、シリアル伝送Ｉ／Ｆ回路５１を介して制御モジュールＭ１に転送する書き込みサイクルを実行する。
　書き込みサイクルが実行されると、入力ステータスレジスタ５２から読み出されたステータス情報は、シリアル伝送Ｉ／Ｆ回路５１から送信されて、シリアル伝送線路ＬＳ２、バックボード１０のシリアル伝送スイッチ１１、及びシリアル伝送線路ＬＳ１を順に介して制御モジュールＭ１のシリアル伝送Ｉ／Ｆ回路４１で受信され、バッファメモリ４５に一時的に記憶される。バッファメモリ４５に一時的に記憶されたステータス情報は、プログラムに従った次のシーケンス制御が演算部４３で開始されるまでにメモリ４４に移動される。
　このように、第１動作モードでは、入出力モジュールＭ２の外部入力の状態を示すステータス情報が一定の時間間隔で自動的に制御モジュールＭ１に転送される。このため、従来のように、プログラムを実行（スキャン）する毎に制御モジュールＭ１が入力リフレッシュを行う必要がない。また、入出力モジュールの数が多くとも、制御モジュールは各々の入出力モジュールから転送されてきたステータス情報を受信するだけであるため、従来のようにリフレッシュ動作に長時間を要するといった事態が生じない。よって、全体としての処理効率を改善することができる。
　〈第２動作モード〉
　入出力モジュールＭ２の動作モードが第２動作モードに設定されると、入力ステータスレジスタ５２に記憶されたステータス情報の変化の検出が入力変化検出部５４によって行われる。入力ステータス情報の変化が検出されると、入力変化検出部５４によって状態の変化があった外部入力を示す割り込み情報が割り込みステータスレジスタ５３に書き込まれるとともに、外部入力に状態の変化があった旨を示す検出信号が書き込みサイクル発行部５７に出力される。
　入力変化検出部５４からの検出信号が入力されると、書き込みサイクル発行部５７は入力ステータスレジスタ５２に記憶されたステータス情報（変化のあったステータス情報）を読み出し、シリアル伝送Ｉ／Ｆ回路５１を介して制御モジュールＭ１に転送する書き込みサイクルを実行する。書き込みサイクルが実行されると、第１動作モードと同様に、ステータス情報がバックボード１０のシリアル伝送スイッチ１１等を介して制御モジュールＭ１のシリアル伝送Ｉ／Ｆ回路４１で受信され、バッファメモリ４５に一時的に記憶される。バッファメモリ４５に一時的に記憶されたステータス情報は、プログラムに従った次のシーケンス制御が演算部４３で開始されるまでにメモリ４４に移動される。
　また、以上の書き込みサイクルと並行して、或いは以上の書き込みサイクルが実行される前又は実行された後に、割り込みステータスレジスタ５３に記憶された割り込み情報が書き込みサイクル発行部５７によって読み出され、シリアル伝送Ｉ／Ｆ回路５１を介して制御モジュールＭ１のＣＰＵ４２に対して割り込みとして通知される。かかる通知がなされることによって、制御モジュールＭ１のＣＰＵ４２は、外部モジュールＭ１で外部入力の状態変化があった旨、及びその状態変化があった外部入力の種類を特定することができる。
　このように、第２動作モードでは、入出力モジュールＭ２の外部入力の状態を示すステータス情報の変化が検出された場合に、変化のあったステータス情報が自動的に制御モジュールＭ１に転送される。このため、従来のように、プログラムを実行（スキャン）する毎に制御モジュールＭ１が入力リフレッシュを行う必要がない。また、外部入力の状態が変化した場合にのみステータス情報がシリアル電送スイッチ１１を介して制御モジュールＭ１に転送されるため、従来のように不要なデータの転送が行われることもない。よって、全体としての処理効率を改善することができる。
　〈第３動作モード〉
　入出力モジュールＭ２の動作モードが第３動作モードに設定されると、制御モジュールＭ１からの入力ステータス更新要求の有無の検出が入力ステータス更新要求検出部５６によって行われる。制御モジュールＭ１からの入力ステータス更新要求が検出されると、その旨を示す検出信号が書き込みサイクル発行部５７に出力される。入力ステータス更新要求検出部５６の検出信号が入力されると、書き込みサイクル発行部５７は入力ステータスレジスタ５２に記憶されているステータス情報を読み出し、シリアル伝送Ｉ／Ｆ回路５１を介して制御モジュールＭ１に転送する書き込みサイクルを実行する。
　書き込みサイクルが実行されると、第１動作モードと同様に、ステータス情報がバックボード１０のシリアル伝送スイッチ１１等を介して制御モジュールＭ１のシリアル伝送Ｉ／Ｆ回路４１で受信されてメモリ４４に記憶される。このように、第３動作モードでは、制御モジュールＭ１からの入力ステータス更新要求が検出された場合に、ステータス情報がその応答として制御モジュールＭ１に転送される。このため、従来行われていた入力リフレッシュが可能であり、従来のモジュールとの互換性を確保することができる。
〔第５実施形態〕
　図７は、本発明の第５実施形態によるシーケンス制御装置の要部構成を示すブロック図である。尚、図７では図１又は図６に示したブロックと同じブロックについては同一の符号を付しており、その詳細な説明は省略する。図７に示す通り、本実施形態のシーケンス装置としてのＰＬＣ５は、バックボード１０、制御モジュールＭ１１、及び入出力モジュールＭ１２を備えており、制御モジュールＭ１１及び入出力モジュールＭ１２の故障や脱着を、専用の信号線を用いることなく短時間で検出するものである。
　ここで、図８に示す従来のＰＬＣ１００では、入出力モジュール（例えば、モジュール１２０ｂ）に故障等が発生しで通信ができなくなった場合に、制御モジュール（例えば、モジュール１２０ａ）が予め設定されたパケットの受信時間が超過したか否か（タイムアウトが生じたか否か）を検出することにより障害発生の有無を判断している。このため、従来は障害発生の検出に時間を要していた。本実施形態のＰＬＣ５は、このようなタイムアウトを利用した手法とは異なる手法を用いることで、制御モジュールＭ１１及び入出力モジュールＭ１２の故障や脱着を短時間で検出している。
　バックボード１０は、図１及び図６に示すシリアル伝送スイッチ１１に代えてシリアル伝送スイッチ１３を備える。このシリアル伝送スイッチ１３は、シリアル伝送スイッチ１１が備えるシリアルバス３１、転送制御部３２、モジュールアドレス識別部３３、及び記憶部３４に加えて、状態検出部６１ａ～６１ｄ（監視部）及び状態通知部６２（通知部）を備える。状態検出部６１ａ～６１ｄは、シリアル伝送線路ＬＳ１～ＬＳ４を介して行われるシリアル通信の状況をそれぞれ検出し、検出結果を状態通知部６２に出力する。
　状態通知部６２は、状態検出部６１ａ～６１ｄの検出結果を収集し、その収集結果に応じた内容のパケットを制御モジュールＭ１１に対して送信する。状態通知部６２によって送信されるパケットは、状態通知部６２に設けられたメモリ６２ａに予め記憶されており、例えばシリアル伝送線路ＬＳ１～ＬＳ４毎の異常発生を通知する情報が格納されたものや、正常状態への復帰を通知する情報が格納されたものが記憶されている。
　尚、状態通知部６２は、制御モジュールＭ１１のみに上記のパケットを送信するだけではなく、必要に応じてマルチキャストやブロードキャストによってシリアルバス３１に接続されている全てのモジュールに送信することも可能である。制御モジュールＭ１１のみにパケットを送信するか、或いはシリアルバス３１に接続されている全てのモジュールにパケットを送信するかは、例えば初期設定動作にて制御モジュールＭ１１の制御によって設定される。
　制御モジュールＭ１１は、シリアル伝送Ｉ／Ｆ回路７１を備えており、図６中の制御モジュールＭ１と同様に、予め作成されたプログラムに従ったシーケンス制御を実行する。シリアル伝送Ｉ／Ｆ回路７１は、図６中の制御モジュールＭ１が備えるシリアル伝送Ｉ／Ｆ回路４１に状態認識部７１ａ（認識部）を追加した構成である。この状態認識部７１ａは、シリアル伝送スイッチ１３の状態通知部６２から送信されるパケットに基づいて、入出力モジュールＭ１２等の他のモジュールの接続状態を認識する。
　入出力モジュールＭ１２は、シリアル伝送Ｉ／Ｆ回路７２を備えており、図６中の入出力モジュールＭ２と同様に、自発的に或いは要求があった場合に外部入力の状態を示すステータス情報を制御モジュールＭ１１に転送する。シリアル伝送Ｉ／Ｆ回路７２は、図６中の入出力モジュールＭ２が備えるシリアル伝送Ｉ／Ｆ回路５１に状態認識部７２ｂ（認識部）を追加した構成である。この状態認識部７２ａも、状態認識部７１ａと同様に、シリアル伝送スイッチ１３の状態通知部６２から送信されるパケットに基づいて、制御モジュールＭ１１等の他のモジュールの接続状態を認識する。
　次に、上記構成におけるＰＬＣ５の動作について説明する。尚、ここでは、ＰＬＣ５の電源が投入されたときに行われる処理設定動作によって、状態通知部６２から制御モジュールＭ１１のみにパケットが送信される設定がなされた場合を例に挙げて説明する。ＰＬＣ５の電源が投入されている状態で、入出力モジュールＭ１２のシリアル伝送Ｉ／Ｆ回路７２が故障したとする。
　シリアル伝送Ｉ／Ｆ回路７２の故障によって、シリアル伝送線路ＬＳ２を介したシリアル通信がある時点を境にして全く行われなくなる。すると、状態検出部６１ｂによってシリアル伝送線路ＬＳ２を介したシリアル通信の異常が検出され、その検出結果が状態通知部６２に収集される。状態通知部６２は、収集した検出結果に基づいてシリアル伝送線路ＬＳ２の異常発生を通知する情報が格納されたパケットをメモリ６２ａから読み出し、シリアルバス３１を介して制御モジュールＭ１１に送信する。
　状態通知部６２から送信されたパケットは、制御モジュールＭ１１のシリアル伝送Ｉ／／Ｆ回路７１で受信され、シリアル伝送Ｉ／Ｆ回路７１に設けられた状態認識部７１ａで、シリアル伝送線路ＬＳ２の異常発生が認識される。シリアル伝送線路ＬＳ２における異常発生が認識されると、制御モジュールＭ１１は、入出力モジュールＭ１２との間のパケットの転送は不可能であると判断し、入出力モジュールＭ１２との間のパケット転送を中止する。
　以上説明した通り、本実施形態では、シリアル伝送線路ＬＳ１～ＬＳ４を介して行われるシリアル通信の状況をそれぞれ検出する状態検出部６１ａ～６１ｄと、これら状態検出部６１ａ～６１ｄの検出結果に応じたパケットを制御モジュールＭ１１等に通知する状態通知部６２とを備えるシリアル伝送スイッチ１３をバックボード１０に設けている。このため、従来のようにタイムアウトを利用した手法を用いる必要はなく、制御モジュールＭ１１及び入出力モジュールＭ１２の故障や脱着を、専用の信号線を用いることなしに短時間で検出することができる。
　また、シリアル伝送スイッチ１３の状態通知部６２から送信されるパケットに基づいて、他のモジュールの接続状態を認識する状態認識部（状態認識部７１ａ，７２ａ）をシリアルバス３１に接続される各モジュール（制御モジュールＭ１１，入出力モジュールＭ１２）に設けている。このため、モジュールの各々で他のモジュールの接続状況を判断することができ、例えば受信されることのない不要なパケットの送信を抑制することができる。また、シリアル伝送スイッチ１３の状態通知部６２から、正常状態への復帰を通知する情報が格納されたパケットが送信されてくれば、正常状態へ復帰したモジュールとの間のパケット転送を自動的に再開することもできる。これにより、全体としての処理効率を改善することができる。
　以上、本発明の実施形態によるシーケンス制御装置並びにモジュール装置及び接続装置について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態ではシーケンス制御装置の一種であるＰＬＣに本発明を適用した例について説明したが、本発明はＰＬＣ以外のシーケンス制御装置にも適用可能である。
　本発明は、工場等に設けられる産業ロボット等の各種工業機器、その他の各種機器、装置、設備等を制御する用途に広く利用することが可能である。特に、制御対象物の現在位置、速度、トルク等を測定し、この測定情報を参照しつつ制御対象物の位置決めを行う用途に利用されるのが好適である。
　１～５　　　　　　ＰＬＣ
　１０　　　　　　　バックボード
　１０ａ，１０ｂ　　バックボード
　１１～１３　　　　シリアル伝送スイッチ
　２０ａ～２０ｄ　　モジュール
　２１ａ～２１ｄ　　シリアル伝送Ｉ／Ｆ回路
　３１　　　　　　　シリアルバス
　３２　　　　　　　転送制御部
　３３　　　　　　　モジュールアドレス識別部
　４１，５１　　　　シリアル伝送Ｉ／Ｆ回路
　５２　　　　　　　入力ステータスレジスタ
　５４　　　　　　　入力変化検出部
　５５　　　　　　　タイマ
　５６　　　　　　　入力ステータス更新要求検出部
　５７　　　　　　　書き込みサイクル発行部
　６１ａ～６１ｄ　　状態検出部
　６２　　　　　　　状態通知部
　７１，７２　　　　シリアル伝送Ｉ／Ｆ回路
　７１ａ，７２ａ　　状態認識部
　ＬＳ１～ＬＳ４　　シリアル伝送線路
　ＬＳ１０　　　　　シリアル伝送線路
　Ｍ１，Ｍ１１　　　制御モジュール
　Ｍ２，Ｍ１２　　　入出力モジュール

Claims (19)

  1. 　パケットの送受信が可能な複数のモジュール装置と、該モジュール装置を相互に接続する接続装置とを備え、該接続装置を介して前記モジュール装置間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置において、
    　前記複数のモジュール装置は、パケットをシリアル通信で送受信するシリアル送受信部をそれぞれ備えており、
    　前記接続装置は、前記シリアル送受信部から送信されたパケットを転送先のモジュール装置にシリアル通信で転送するシリアル転送部を備える
    　ことを特徴とするシーケンス制御装置。
  2. 　前記シリアル転送部は、前記シリアル送受信部から送信されたパケットが転送されるシリアルバスと、
    　前記シリアル送受信部から送信されたパケットに格納されている転送先のモジュール装置を示す転送先情報を参照し、当該転送先情報に基づいて前記シリアルバスを介したパケットの転送制御を行う転送制御部と
    　を備えることを特徴とする請求項１記載のシーケンス制御装置。
  3. 　前記接続装置は、接続された前記モジュール装置を識別する識別部を備えており、
    　前記転送制御部は、前記識別部の識別結果を参照して前記パケットの転送制御を行う
    　ことを特徴とする請求項２記載のシーケンス制御装置。
  4. 　前記接続装置と前記モジュール装置とは、シリアル伝送線路を介して接続されることを特徴とする請求項１から請求項３の何れか一項に記載のシーケンス制御装置。
  5. 　前記シリアル伝送線路は、送受信線路で構成されており、前記シリアル転送部を介した前記モジュール装置間の通信は半二重通信で行われることを特徴とする請求項４記載のシーケンス制御装置。
  6. 　前記シリアル伝送線路は、一対の送信線路及び受信線路で構成されており、前記シリアル転送部を介した前記モジュール装置間の通信は全二重通信で行われることを特徴とする請求項４記載のシーケンス制御装置。
  7. 　前記接続装置は、前記シリアル転送部を複数備えており、
    　前記複数のシリアル転送部は、シリアル伝送線路で接続されている
    　ことを特徴とする請求項１から請求項３の何れか一項に記載のシーケンス制御装置。
  8. 　前記複数のモジュール装置は、少なくとも１つが前記シーケンス制御を実行する制御モジュール装置であり、
    　残りの少なくとも１つが前記シーケンス制御を行う上で必要なデータの入出力を行う入出力モジュール装置である
    　ことを特徴とする請求項１から請求項３の何れか一項に記載のシーケンス制御装置。
  9. 　前記入出力モジュール装置は、外部入力の状態を示すステータス情報を保持する保持部と、
    　予め設定された所定の条件が成立した場合に、前記保持部に保持されたステータス情報を、前記シリアル送受信部を介して前記制御モジュール装置に送信する送信制御部と
    　を備えることを特徴とする請求項８記載のシーケンス制御装置。
  10. 　前記入出力モジュール装置は、予め設定された所定時間を計時する計時部を備えており、
    　前記送信制御部は、前記計時部で前記所定時間が計時された場合に、前記ステータス情報を前記制御モジュール装置に送信する
    　ことを特徴とする請求項９記載のシーケンス制御装置。
  11. 　前記入出力モジュール装置は、前記保持部に保持されている前記ステータス情報の変化を検出する変化検出部を備えており、
    　前記送信制御部は、前記ステータス情報の変化が前記変化検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記制御モジュール装置に送信する
    　ことを特徴とする請求項９記載のシーケンス制御装置。
  12. 　前記入出力モジュール装置は、前記ステータス情報を送信すべき旨を示す送信要求が前記制御モジュール装置によりなされたか否かを示す送信要求検出部を備えており、
    　前記送信制御部は、前記制御モジュール装置により前記送信要求がなされたことが前記送信要求検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記制御モジュール装置に送信する
    　ことを特徴とする請求項９記載のシーケンス制御装置。
  13. 　前記接続装置は、接続された前記モジュール装置の接続状態をそれぞれ監視する監視部と、
    　前記監視部の監視結果を、前記複数のモジュール装置の少なくとも１つに通知する通知部と
    　を備えることを特徴とする請求項１から請求項３記載のシーケンス制御装置。
  14. 　前記モジュール装置は、前記通知部によって通知される監視結果に基づいて、他のモジュール装置の状態を認識する認識部を備えることを特徴とする請求項８記載のシーケンス制御装置。
  15. 　接続装置によって相互に接続されたモジュール装置間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置で用いられるモジュール装置であって、
    　パケットをシリアル通信で送受信するシリアル送受信部と、
    　外部入力の状態を示すステータス情報を保持する保持部と、
    　予め設定された所定の条件が成立した場合に、前記保持部に保持されたステータス情報を、前記シリアル送受信部を介して前記接続装置によって接続された他のモジュール装置に送信する送信制御部と
    　を備えることを特徴とするモジュール装置。
  16. 　予め設定された所定時間を計時する計時部を備えており、
    　前記送信制御部は、前記計時部で前記所定時間が計時された場合に、前記ステータス情報を前記他のモジュール装置に送信する
    　ことを特徴とする請求項１５記載のモジュール装置。
  17. 　前記保持部に保持されている前記ステータス情報の変化を検出する変化検出部を備えており、
    　前記送信制御部は、前記ステータス情報の変化が前記変化検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記他のモジュール装置に送信する
    　ことを特徴とする請求項１５記載のモジュール装置。
  18. 　前記ステータス情報を送信すべき旨を示す送信要求が前記他のモジュール装置によりなされたか否かを示す送信要求検出部を備えており、
    　前記送信制御部は、前記他のモジュール装置により前記送信要求がなされたことが前記送信要求検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記他のモジュール装置に送信する
    　ことを特徴とする請求項１５記載のモジュール装置。
  19. 　複数のモジュール装置間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置で前記モジュール装置を相互に接続するために用いられる接続装置であって、
    　接続された前記複数のモジュール装置の接続状態をそれぞれ監視する監視部と、
    　前記監視部の監視結果を、前記複数のモジュール装置の少なくとも１つに通知する通知部と
    　を備えることを特徴とする接続装置。
PCT/JP2009/006328 2008-11-26 2009-11-24 シーケンス制御装置並びにモジュール装置及び接続装置 WO2010061581A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008301128 2008-11-26
JP2008-301128 2008-11-26
JP2009-246429 2009-10-27
JP2009246429A JP2010152872A (ja) 2008-11-26 2009-10-27 シーケンス制御装置並びにモジュール装置及び接続装置

Publications (1)

Publication Number Publication Date
WO2010061581A1 true WO2010061581A1 (ja) 2010-06-03

Family

ID=42225468

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/006328 WO2010061581A1 (ja) 2008-11-26 2009-11-24 シーケンス制御装置並びにモジュール装置及び接続装置

Country Status (2)

Country Link
JP (1) JP2010152872A (ja)
WO (1) WO2010061581A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5411835B2 (ja) * 2010-11-17 2014-02-12 株式会社日立製作所 プログラマブルコントローラ、および、通信制御方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000010615A (ja) * 1998-06-19 2000-01-14 Fanuc Ltd 制御システム
JP2001014155A (ja) * 1999-07-01 2001-01-19 Japan Radio Co Ltd ソフト部品実行制御装置
JP2005174042A (ja) * 2003-12-12 2005-06-30 Yokogawa Electric Corp プログラマブルコントローラ
WO2007148462A1 (ja) * 2006-06-23 2007-12-27 Mitsubishi Electric Corporation 制御装置
JP2008198148A (ja) * 2007-02-16 2008-08-28 Yokogawa Electric Corp プログラマブルコントローラ
JP2008257706A (ja) * 2007-03-09 2008-10-23 Omron Corp ビルディングブロック型の制御装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042236A (ja) * 1990-04-19 1992-01-07 Toshiba Corp ブリッジ装置
JP2851502B2 (ja) * 1992-12-28 1999-01-27 シャープ株式会社 プログラマブル・コントローラ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000010615A (ja) * 1998-06-19 2000-01-14 Fanuc Ltd 制御システム
JP2001014155A (ja) * 1999-07-01 2001-01-19 Japan Radio Co Ltd ソフト部品実行制御装置
JP2005174042A (ja) * 2003-12-12 2005-06-30 Yokogawa Electric Corp プログラマブルコントローラ
WO2007148462A1 (ja) * 2006-06-23 2007-12-27 Mitsubishi Electric Corporation 制御装置
JP2008198148A (ja) * 2007-02-16 2008-08-28 Yokogawa Electric Corp プログラマブルコントローラ
JP2008257706A (ja) * 2007-03-09 2008-10-23 Omron Corp ビルディングブロック型の制御装置

Also Published As

Publication number Publication date
JP2010152872A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
JP6489787B2 (ja) デイジーチェーン通信バスおよびプロトコル
JP4824756B2 (ja) 制御装置
EP2164127A1 (en) Multi-cell battery system and numbering method for the cells thereof
WO2009097729A1 (zh) 高可靠性分布式以太网测控系统
JP2017507432A (ja) 複数のセンサを有する測定システム
EP2028571B1 (en) Method of detecting disconnection and power discontinuity of I/O unit connected to numerical controller
CN105047135A (zh) 灯板模组、箱体以及led显示屏系统
WO2010061581A1 (ja) シーケンス制御装置並びにモジュール装置及び接続装置
US7764601B2 (en) Switching between layer 2 switches as destination of IP packets from cards
TW201424295A (zh) 匯流排訊號監測裝置及方法
JPS585804A (ja) プロセスコントロ−ラ
CN216057174U (zh) 一种双目立体相机及其分体相机
CN104714909A (zh) 处理总线挂死的装置、方法、总线结构及系统
US20130326287A1 (en) Programmable logic controller
JPH0983556A (ja) 通信ネットワーク及びその障害検出方法
CN214175082U (zh) 一种通信接口集线器
KR20140123713A (ko) 직렬 인터페이스를 통한 디바이스 접근 장치 및 그 방법
CN214098423U (zh) 一种无纸记录仪用主控模块
JPH07107674B2 (ja) 端末装置の故障検出方式
CN111683004A (zh) 一种基于iCAN-ModbusTCP网关的双层网络监控系统
CN114252638A (zh) 操作运输设备的方法、运输设备及实验室样品分配系统
CN103268210A (zh) 一种基于fpga的信息传输系统及方法
JPS6225531A (ja) ル−プデ−タリンクシステムのモニタ方法
JPS5928298A (ja) 半導体記憶装置用試験評価装置
JPH11125545A (ja) 故障検出システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09828831

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09828831

Country of ref document: EP

Kind code of ref document: A1