WO2010050021A1 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2010050021A1
WO2010050021A1 PCT/JP2008/069676 JP2008069676W WO2010050021A1 WO 2010050021 A1 WO2010050021 A1 WO 2010050021A1 JP 2008069676 W JP2008069676 W JP 2008069676W WO 2010050021 A1 WO2010050021 A1 WO 2010050021A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
compound semiconductor
forming
semiconductor device
gan layer
Prior art date
Application number
PCT/JP2008/069676
Other languages
English (en)
French (fr)
Inventor
忠紘 今田
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to CN200880131746.9A priority Critical patent/CN102197468B/zh
Priority to EP08877732.1A priority patent/EP2346071B1/en
Priority to KR1020117009163A priority patent/KR101167651B1/ko
Priority to JP2010535561A priority patent/JP5533661B2/ja
Priority to PCT/JP2008/069676 priority patent/WO2010050021A1/ja
Publication of WO2010050021A1 publication Critical patent/WO2010050021A1/ja
Priority to US13/091,322 priority patent/US8618577B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Definitions

  • the present invention relates to a compound semiconductor device and a manufacturing method thereof.
  • HEMT high electron mobility transistor
  • AlGaN layer and a GaN layer are formed by crystal growth above a substrate, and the GaN layer functions as an electron transit layer.
  • the band gap of GaN is 3.4 eV, which is larger than the band gap of GaAs (1.4 eV).
  • the GaN-based HEMT has a high withstand voltage and is promising as a high withstand voltage power device for automobiles and the like.
  • the GaN-based HEMT structure includes a horizontal structure in which the source and drain are arranged in parallel to the surface of the substrate, and a vertical structure in which the source and drain are arranged perpendicular to the surface of the substrate.
  • the current path is three-dimensional, so that the amount of current per chip can be increased compared to the horizontal structure.
  • the drain electrode and the source electrode are located above and below the substrate, it is easy to reduce the chip area even if these areas are increased. Therefore, even if the area of the drain electrode and the source electrode is increased in order to pass a large current, the area of the chip is hardly increased. Furthermore, since the ratio of the metal per chip
  • a normally-off operation of a GaN-based HEMT is also desired from the viewpoint of failsafe.
  • An object of the present invention is to provide a compound semiconductor device capable of appropriately controlling electric charges between a source and a drain and a manufacturing method thereof.
  • a first compound semiconductor layer of a first conductivity type an electron transit layer formed above the first compound semiconductor layer, and formed above the electron transit layer.
  • the second compound semiconductor layer of the second conductivity type different from the first conductivity type formed between the electron transit layer and the drain electrode, and the potential of the second compound semiconductor layer are controlled. And control means for providing.
  • a second compound semiconductor layer of a second conductivity type different from the first conductivity type is formed above the first compound semiconductor layer of the first conductivity type, Thereafter, an electron transit layer is formed above the second compound semiconductor layer. Next, an electron supply layer is formed on the electron transit layer, and then a gate electrode and a source electrode are formed above the electron supply layer. In addition, a drain electrode is formed below the first compound semiconductor layer, and control means for controlling the potential of the second compound semiconductor layer is formed.
  • FIG. 1 is a cross-sectional view showing the structure of a GaN-based HEMT according to the first embodiment.
  • FIG. 2 is a diagram showing an example of a layout of a structure in which a plurality of GaN-based HEMTs are integrated.
  • FIG. 3 is a diagram illustrating another example of a layout of a structure in which a plurality of GaN-based HEMTs are integrated.
  • FIG. 4A is a graph showing the carrier density distribution below the gate electrode 15 when the GaN-based HEMT is off.
  • FIG. 4B is a graph showing a carrier density distribution below the gate electrode 15 when the GaN-based HEMT is on.
  • FIG. 5A is a cross-sectional view showing the method for manufacturing the GaN-based HEMT according to the first embodiment.
  • FIG. 5B is a cross-sectional view showing a method for manufacturing the GaN-based HEMT, following FIG. 5A.
  • FIG. 5C is a cross-sectional view showing a method for manufacturing the GaN-based HEMT, following FIG. 5B.
  • FIG. 5D is a cross-sectional view illustrating a method for manufacturing the GaN-based HEMT, following FIG. 5C.
  • FIG. 5E is a cross-sectional view illustrating a method for manufacturing the GaN-based HEMT, following FIG. 5D.
  • FIG. 5A is a cross-sectional view showing the method for manufacturing the GaN-based HEMT according to the first embodiment.
  • FIG. 5B is a cross-sectional view showing a method for manufacturing the GaN-based HEMT, following FIG. 5A.
  • FIG. 5C is a cross-sectional
  • FIG. 5F is a cross-sectional view illustrating a method for manufacturing the GaN-based HEMT, following FIG. 5E.
  • FIG. 5G is a cross-sectional view illustrating a method for manufacturing the GaN-based HEMT, following FIG. 5F.
  • FIG. 5H is a cross-sectional view illustrating a method for manufacturing the GaN-based HEMT, following FIG. 5G.
  • FIG. 5I is a cross-sectional view illustrating a method for manufacturing the GaN-based HEMT, following FIG. 5H.
  • FIG. 5J is a cross-sectional view illustrating a method for manufacturing the GaN-based HEMT, following FIG. 5I.
  • FIG. 5I is a cross-sectional view illustrating a method for manufacturing the GaN-based HEMT, following FIG. 5I.
  • FIG. 5K is a cross-sectional view illustrating a method for manufacturing the GaN-based HEMT, following FIG. 5J.
  • FIG. 5L is a cross-sectional view showing a method for manufacturing the GaN-based HEMT, following FIG. 5K.
  • FIG. 5M is a cross-sectional view illustrating a method for manufacturing the GaN-based HEMT following FIG. 5L.
  • FIG. 6 is a diagram illustrating a configuration of the HVPE apparatus.
  • FIG. 7 is a diagram showing the configuration of the MOCVD apparatus.
  • FIG. 8 is a cross-sectional view showing the structure of a GaN-based HEMT according to the second embodiment.
  • FIG. 9 is a cross-sectional view showing the structure of a GaN-based HEMT according to the third embodiment.
  • FIG. 10 is a cross-sectional view showing the structure of a GaN-based HEMT according to the fourth embodiment.
  • FIG. 11 is a cross-sectional view showing the structure of a GaN-based HEMT according to the fifth embodiment.
  • FIG. 12A is a graph showing IV characteristics during the off operation of the GaN-based HEMT according to the first embodiment.
  • FIG. 12B is a graph showing IV characteristics at the time of on-operation of the GaN-based HEMT according to the first embodiment.
  • FIG. 13A is a graph showing an IV characteristic during an off operation of the GaN-based HEMT according to the second embodiment.
  • FIG. 13B is a graph showing IV characteristics at the time of on operation of the GaN-based HEMT according to the second embodiment.
  • FIG. 1 is a cross-sectional view showing the structure of a GaN-based HEMT according to the first embodiment.
  • an AlN layer 2 and an n-type GaN layer 3 are formed on a substrate 1.
  • the substrate 1 is, for example, an n-type silicon single crystal substrate.
  • the thickness of the AlN layer 2 is about 1 ⁇ m to 10 ⁇ m.
  • the n-type GaN layer 3 is doped with Si by about 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 and has a thickness of about 1 ⁇ m to 10 ⁇ m.
  • a p-type GaN layer 4 is formed on the n-type GaN layer 3 as a current control layer (second compound semiconductor layer).
  • the p-type GaN layer 4 is doped with about 1 ⁇ 10 17 cm ⁇ 3 to about 1 ⁇ 10 20 cm ⁇ 3 of Mg, and the thickness is preferably about 1 nm to 1 ⁇ m, for example. This is because if the thickness is less than 1 nm, sufficient breakdown voltage cannot be obtained, and if it is greater than 1 ⁇ m, the on-state current density decreases due to an increase in on-resistance.
  • a silicon oxide film 5 having an opening 5a is formed on the p-type GaN layer 4 as a current confinement layer (current block layer).
  • the planar shape of the opening 5a serving as a current passage region is, for example, a rectangle having vertical and horizontal lengths of 0.5 ⁇ m and 500 ⁇ m, respectively.
  • the thickness of the silicon oxide film 5 is about 10 nm to 1000 nm.
  • n-type GaN layer 6 is formed in the opening 5a. Similar to the n-type GaN layer 3, the n-type GaN layer 6 is doped with Si by about 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 .
  • a non-doped GaN layer 7, a non-doped AlGaN layer 8, an n-type AlGaN layer 9, and an n-type GaN layer 10 are formed on the silicon oxide film 5 and the n-type GaN layer 6, and an element isolation trench is formed in these. 11 is formed.
  • the thickness of the GaN layer 7 is about 0.05 ⁇ m to 5 ⁇ m, and the GaN layer 7 functions as an electron transit layer.
  • the thickness of the AlGaN layer 8 is about 1 nm to 20 nm.
  • the n-type AlGaN layer 9 is doped with Si by about 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 and has a thickness of about 5 nm to 50 nm.
  • the n-type AlGaN layer 9 functions as an electron supply layer that supplies electrons to the GaN layer 7 (electron transit layer), and the AlGaN layer 8 includes the GaN layer 7 (electron transit layer) and the n-type AlGaN layer 9 (electron supply layer). ) Function as a spacer layer that is separated from each other. Since the AlGaN layer 8 has a wide band gap, a deep potential well is formed in the vicinity of the interface between the GaN layer 7 and the AlGaN layer 8, and a two-dimensional electron gas 2DEG is generated there.
  • the n-type GaN layer 10 is doped with Si by about 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 and has a thickness of about 1 nm to 20 nm.
  • a silicon nitride film 12 is formed on the n-type GaN layer 10.
  • an opening for a gate electrode is formed at the center of the silicon nitride film 12, and an opening for a source electrode surrounding the opening is formed.
  • an opening 10 a that matches the opening for the source electrode of the silicon nitride film 12 is formed.
  • a gate electrode 15 is formed in the opening for the gate electrode of the silicon nitride film 12, and a source electrode 13 is formed in the opening for the source electrode of the silicon nitride film 12 and the opening 10 a of the n-type GaN layer 10. ing.
  • a drain electrode 14 is formed on the back surface of the substrate 1. Further, a control electrode 16 for controlling the potential of the p-type GaN layer 4 is formed on the silicon oxide film 5 in the element isolation trench 11.
  • GaN-based HEMT is configured. Further, such GaN-based HEMTs are provided so as to be arranged in two directions orthogonal to each other via the element isolation trench 11 as shown in FIG. Further, such a GaN-based HEMT may be provided so as to be arranged in one direction via the element isolation trench 11 as shown in FIG.
  • the potentials of the gate electrode 15 and the control electrode 16 are made equal to the potential of the source electrode 13.
  • the conductivity type of the p-type GaN layer 4 is p-type, the band of the conduction band is increased, and the probability of existence of electrons is extremely small.
  • a voltage of, for example, 1V is applied to the gate electrode 15 and a predetermined voltage, for example, a voltage of, for example, 5V is applied to the control electrode 16 in order to increase the current value.
  • a current flows through the p-type GaN layer 4 and the amount of current can be controlled by the gate electrode 15. The normally-off operation will be described in detail next.
  • the current collapse phenomenon in which the on-resistance changes during operation is suppressed by the action of the n-type GaN layer 10 and the silicon nitride film 12.
  • FIG. 4A is a graph showing a carrier density distribution below the gate electrode 15 when the GaN-based HEMT (p-type GaN layer 4 thickness: 100 nm) is off.
  • the carrier density decreases in the GaN layer 7 along with the depth, and the carrier density increases in the n-type GaN layer 6.
  • the carrier density in the p-type GaN layer 4 current control layer
  • the carrier density in the n-type GaN layer 3 suddenly increases again. Due to such carrier density distribution, no current flows between the source electrode 16 and the drain electrode 14 even when a voltage is applied to the gate electrode 15.
  • FIG. 4B is a graph showing a carrier density distribution below the gate electrode 15 when the GaN-based HEMT (p-type GaN layer 4 thickness: 100 nm) is on. As shown in FIG. 4B, when on, the carrier density of the p-type GaN layer 4 is significantly higher than when off due to the influence of the voltage applied to the control electrode 16. Therefore, when a predetermined voltage is applied to the gate electrode 15, a current flows between the source electrode 16 and the drain electrode 14.
  • 5A to 5M are cross-sectional views showing the method of manufacturing the GaN-based HEMT according to the first embodiment in the order of steps.
  • halogen vapor phase epitaxy HVPE is formed on a substrate 1.
  • the AlN layer 2 is formed by the phase epitaxy method.
  • FIG. 6 is a diagram illustrating a configuration of the HVPE apparatus.
  • a high frequency coil 31 for induction heating is wound around a quartz reaction tube 30, and a carbon susceptor 32 for placing the substrate 101 is disposed therein.
  • Two gas introduction pipes 34 and 35 are connected to the upstream end (the left end in FIG. 6) of the reaction tube 30, and 1 is connected to the downstream end (the right end in FIG. 6) of the reaction tube 30.
  • a gas exhaust pipe 36 is connected.
  • a boat 38 is arranged on the upstream side of the susceptor 32 in the reaction tube 30, and a group 39 element source 39 of a compound to be grown is accommodated therein.
  • the source 39 is Al, for example, when an AlN layer is crystal-grown.
  • Ammonia (NH 3 ) gas is introduced from the gas introduction pipe 34 as the N source gas, and hydrogen chloride (HCl) gas is introduced from the gas introduction pipe 35.
  • the HCl gas reacts with the group III source 39 in the boat 38 to generate a group III element chloride (such as AlCl) as the source gas.
  • Source gas (AlCl gas or the like) and NH 3 gas are conveyed onto the substrate 101 and react on the surface of the substrate 101 to grow an AlN layer or the like. Excess gas is discharged from the gas discharge pipe 36 to the detoxification tower.
  • the source 39 for crystal growth of the GaN layer is Ga
  • the source gas of the group III element chloride is GaCl.
  • the conditions for forming the AlN layer 2 are set as follows, for example. Pressure: normal pressure HCl gas flow rate: 100 ccm (100 cm 3 / min), NH 3 gas flow rate: 10 lm (10 liters / min), Temperature: 1100 ° C.
  • an organic chemical vapor deposition (MOCVD) is formed on the AlN layer 2.
  • MOCVD organic chemical vapor deposition
  • the n-type GaN layer 3 is formed by a deposition method.
  • FIG. 7 is a diagram showing the configuration of the MOCVD apparatus.
  • a high frequency coil 41 is disposed around the quartz reaction tube 40, and a carbon susceptor 42 for placing the substrate 101 is disposed inside the reaction tube 40.
  • Two gas introduction pipes 44 and 45 are connected to the upstream end of the reaction tube 40 (the left end portion in FIG. 7), and a compound source gas is supplied.
  • NH 3 gas is introduced from the gas introduction pipe 44 as an N source gas
  • organic substances such as trimethylaluminum (TMA), trimethylgallium (TMA), and trimethylindium (TMI) are used as a group III element source gas from the gas introduction pipe 45.
  • Group III compound raw material is introduced.
  • Crystal growth is performed on the substrate 101, and excess gas is discharged from the gas discharge pipe 46 to the detoxification tower.
  • the gas discharge pipe 46 is connected to a vacuum pump, and the discharge port of the vacuum pump is connected to a detoxification tower.
  • the MOCVD apparatus is used to form not only the n-type GaN layer 3 but also the p-type GaN layer 4 and the like.
  • the conditions for forming the n-type GaN layer 3 are set as follows, for example. Trimethylgallium (TMG) flow rate: 0-50 sccm, Trimethylaluminum (TMA) flow rate: 0-50 sccm, Trimethylindium (TMI) flow rate: 0-50 sccm, Ammonia (NH 3 ) flow rate: 20 slm, n-type impurity: silane (SiH 4 ), Pressure: 100 Torr, Temperature: 1100 ° C.
  • TMG Trimethylgallium
  • TMA Trimethylaluminum
  • TMI Trimethylindium
  • Ammonia (NH 3 ) flow rate 20 slm
  • n-type impurity silane (SiH 4 )
  • Pressure 100 Torr
  • Temperature 1100 ° C.
  • the conditions for forming the p-type GaN layer 4 and the like are set as follows, for example. Trimethylgallium (TMG) flow rate: 0-50 sccm, Trimethylaluminum (TMA) flow rate: 0-50 sccm, Trimethylindium (TMI) flow rate: 0-50 sccm, Ammonia (NH 3 ) flow rate: 20 slm, p-type impurities: biscyclopentadienyl magnesium (Cp2Mg), Pressure: 100 Torr, Temperature: 1100 ° C.
  • TMG Trimethylgallium
  • TMA Trimethylaluminum
  • TMI Trimethylindium
  • Ammonia (NH 3 ) flow rate 20 slm
  • p-type impurities biscyclopentadienyl magnesium (Cp2Mg)
  • Pressure 100 Torr
  • Temperature 1100 ° C.
  • the GaN layer is difficult to grow on it. For this reason, it is preferable to form an AlGaN layer (not shown) containing 10 atomic% (at%) of Al in the initial stage of forming the n-type GaN layer 3.
  • a p-type GaN layer 4 (current control layer) is formed on the n-type GaN layer 3 by MOCVD as shown in FIG. 5C.
  • a silicon oxide film 5 (current confinement layer) having an opening 5 a is formed on the p-type GaN layer 4.
  • a silicon oxide film is formed on the entire surface, and a resist pattern exposing a region where an opening 5a is to be formed is formed thereon, and this resist pattern is used as a mask.
  • the silicon oxide film may be etched. Thereafter, the resist pattern is removed.
  • an n-type GaN layer 6 is formed in the opening 5a by MOCVD.
  • the n-type GaN layer 6 grows in the thickness direction on the p-type GaN layer 4 exposed from the opening 5a by selective growth, and does not grow in the thickness direction on the silicon oxide film 5.
  • a non-doped GaN layer 7 (electron transit layer) is formed on the silicon oxide film 5 and the n-type GaN layer 6 by MOCVD.
  • the GaN layer 7 grows in the thickness direction on the n-type GaN layer 6 and grows laterally from the portion grown in the thickness direction.
  • a non-doped AlGaN layer 8, an n-type AlGaN layer 9, and an n-type GaN layer 10 are formed on the GaN layer 7 in this order by the MOCVD method.
  • element isolation grooves 11 are formed in the n-type GaN layer 10, the n-type AlGaN layer 9, the AlGaN layer 8, and the GaN layer 7 by recess etching.
  • a silicon nitride film 12 is formed on the entire surface of the substrate 1 by plasma CVD, and an opening for a gate electrode and an opening for a source electrode are formed in the silicon nitride film 12. .
  • selective etching using SF 6 gas is performed using the resist pattern as a mask.
  • an opening 10a is formed by performing time-controlled etching using chlorine gas on the portion of the n-type GaN layer 10 exposed from the opening for the source electrode. To do.
  • the source electrode 13 is formed in the opening for the source electrode of the silicon nitride film 12 and the opening 10a of the n-type GaN layer 10 by, for example, a lift-off method.
  • a Ta film is formed, and an Al film is formed thereon.
  • a surface protective layer 19 is formed on the entire surface of the substrate 1 and the front and back of the substrate 1 are reversed. Then, the thickness of the substrate 1 is set to a predetermined thickness by polishing the back surface of the substrate 1 as necessary. Then, the drain electrode 14 is formed on the entire back surface of the substrate 1.
  • the gate electrode 15 is formed in the opening for the gate electrode of the silicon nitride film 12 by, for example, the lift-off method, and the control electrode 16 is formed on the exposed silicon nitride film 5.
  • the gate electrode 15 and the control electrode 16 a Ni film is formed, and an Au film is formed thereon.
  • a GaN-based HEMT is formed. Thereafter, a passivation film, an external electrode, and the like are formed as necessary to complete the semiconductor device in which the GaN-based HEMT is integrated.
  • FIG. 8 is a cross-sectional view showing the structure of a GaN-based HEMT according to the second embodiment.
  • an aluminum nitride film (AlN film) 22 having an opening 22a is provided.
  • the n-type GaN layer 6 and the GaN layer 7 are in direct contact with the silicon oxide film 5, but in the second embodiment, the n-type GaN layer 6, the GaN layer 7, and the aluminum nitride film.
  • An n-type AlGaN layer 21 is formed between them.
  • the n-type AlGaN layer 21 is doped with Si by about 1.0 ⁇ 10 17 cm ⁇ 3 to 1.0 ⁇ 10 19 cm ⁇ 3 and has a thickness of about 1 nm to 50 nm.
  • Other configurations are the same as those of the first embodiment.
  • a fixed negative charge is generated near the interface between the GaN layer 7 and the n-type AlGaN layer 21.
  • This charge is a piezo charge generated due to the difference in lattice constant between GaN and AlGaN.
  • repelling this negative charge electrons are less likely to be present in the current confinement (opening 22a), and the current in the electron confinement is significantly reduced.
  • a positive voltage is applied to the control electrode 16
  • the potential of the p-type GaN layer 4 rises, and electrons are first present in the electron confinement portion, and current flows. As described above, if no voltage is applied to the control electrode 16, no current flows through the current confinement portion, and if a voltage is applied, the current flows.
  • the normally-off operation is more reliable. Also, a two-dimensional electron gas is generated near the interface between the n-type GaN layer 6 and the n-type AlGaN layer 21, and a current also flows through that portion. For this reason, the on-resistance during operation is reduced.
  • FIG. 9 is a cross-sectional view showing the structure of a GaN-based HEMT according to the third embodiment.
  • the silicon oxide film 5 and the n-type GaN layer 6 are formed in contact with the n-type GaN layer 3, and the p-type GaN layer 4 is formed on the silicon oxide film 5 and the n-type GaN layer 6. ing. That is, the stacking relationship between the p-type GaN layer 4 and the combination of the silicon oxide film 5 and the n-type GaN layer 6 is opposite to that in the first embodiment. Other configurations are the same as those of the first embodiment.
  • the same effect as that of the first embodiment can also be obtained by the third embodiment.
  • the third embodiment since the p-type GaN layer 4 is close to the 2DEG region, the depletion layer extends to the 2DEG region, and the off-current can be reduced.
  • FIG. 10 is a cross-sectional view showing the structure of a GaN-based HEMT according to the fourth embodiment.
  • n-type GaN layers 3a and 3b are provided instead of the n-type GaN layer 3, and the p-type GaN layer 4 is provided therebetween. That is, the n-type GaN layer 3 a is formed on the AlN layer 2, the p-type GaN layer 4 is formed on the n-type GaN layer 3 a, and the n-type GaN layer 3 b is formed on the p-type GaN layer 4.
  • Other configurations are the same as those of the first embodiment.
  • the same effect as that of the first embodiment can also be obtained by the fourth embodiment.
  • the fourth embodiment since the p-type GaN layer 4 is not etched, the crystallinity thereof is easily maintained. As a result, the on-resistance can be further reduced, and the current blocking capability at the off time can be improved.
  • the portion of the n-type GaN layer 3b located between the control electrode 16 and the p-type GaN layer 4 is removed. It is preferable. However, even if the n-type GaN layer 3b remains, since the n-type GaN layer 3b is very thin compared to the area of the control electrode 16, it is possible to apply a voltage from the control electrode 16 to the p-type GaN layer 4. It is.
  • FIG. 11 is a cross-sectional view showing the structure of a GaN-based HEMT according to the fifth embodiment.
  • the n-type GaN layer 6 is formed not only in the opening 5 a but also on the silicon oxide film 5.
  • the thickness of the n-type GaN layer 6 in this embodiment is about 500 nm.
  • the n-type GaN layer 6 grows in the thickness direction in the opening 5a, and then grows laterally from the portion grown in the thickness direction.
  • Other configurations are the same as those of the first embodiment.
  • the same effect as that of the first embodiment can also be obtained by the fifth embodiment.
  • the contact area between the 2DEG region and the n-type GaN layer 6 is large, the on-resistance is reduced.
  • the n-type GaN layer 6 in the fifth embodiment may be applied to the second to fourth embodiments.
  • the material, thickness, impurity concentration, and the like of the substrate 1 and each layer are not particularly limited.
  • the substrate 1 in addition to the conductive silicon substrate, a conductive sapphire substrate, a conductive SiC substrate, a conductive GaN substrate, or the like may be used.
  • a p-type GaN layer may be used as the current confinement layer (current block layer).
  • the etching of the p-type GaN layer is difficult as compared with the etching of the silicon oxide film and the aluminum nitride film, and the pinch-off characteristic tends to be lowered.
  • the lattice constant of the sapphire substrate is relatively different from the lattice constant of the nitride-based compound semiconductor layer, dislocations are likely to occur in the compound semiconductor layer, and the crystallinity tends to be low. For this reason, it becomes difficult to obtain desired characteristics. Therefore, a conductive semiconductor substrate is preferable as the substrate, and a silicon oxide film or an aluminum nitride film is preferable as the current confinement layer (current blocking layer).
  • control electrode 16 and the p-type GaN layer 4 may be in direct contact.
  • FIG. 12A, 12B, 13A, and 13B show the characteristics of the GaN-based HEMT according to the first embodiment during the off operation and during the on operation, respectively.
  • FIGS. 13A and 13B show the characteristics of the GaN-based HEMT according to the third embodiment during the off operation and during the on operation, respectively.
  • the horizontal axis indicates the voltage (Vds) applied between the source electrode 13 and the drain electrode 14, and the vertical axis indicates the density (Ids) of the current flowing between the source electrode 13 and the drain electrode 14. Indicates.
  • the normally-off operation is confirmed if the thickness of the p-type GaN layer 4 is 1 nm, 10 nm, 100 nm, or 1 ⁇ m.
  • a current flows at an appropriate density during the on-operation.
  • the normally-off operation was not confirmed in the sample with the p-type GaN layer 4 having a thickness of 0.5 nm. Further, as shown in FIGS. 12A and 13A, as shown in FIGS.
  • the current density at the on time was very low. Therefore, if the thickness of the p-type GaN layer 4 is 1 nm or more and 1 ⁇ m or less, the p-type GaN layer 4 can exhibit sufficient current blocking characteristics when turned off and can have a sufficiently low on-resistance. it is conceivable that.
  • the GaN-based HEMT according to the first embodiment has a high withstand voltage
  • the GaN-based HEMT according to the third embodiment has a high resistance during on-operation. This is because in the GaN-based HEMT according to the third embodiment, the p-type GaN layer 4 is formed after the selective growth of the n-type GaN layer 6, and there is a defect in the periphery of the p-type GaN layer 4. This is thought to be due to a relatively large increase.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　ｎ型ＧａＮ層（３）と、ｎ型ＧａＮ層（３）の上方に形成されたＧａＮ層（７）と、ＧａＮ層（７）の上方に形成されたｎ型ＡｌＧａＮ層（９）と、ｎ型ＡｌＧａＮ層（９）の上方に形成されたゲート電極（１５）及びソース電極（１３）と、ｎ型ＧａＮ層（３）の下方に形成されたドレイン電極（１４）と、ＧａＮ層（７）とドレイン電極（１４）との間に形成されたｐ型ＧａＮ層（４）とが設けられている。

Description

化合物半導体装置及びその製造方法
　本発明は、化合物半導体装置及びその製造方法に関する。
　従来、基板の上方に結晶成長によりＡｌＧａＮ層及びＧａＮ層が形成され、ＧａＮ層が電子走行層として機能する高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）についての研究が行われている。ＧａＮのバンドギャップは３．４ｅＶであり、ＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。このため、ＧａＮ系のＨＥＭＴの耐圧は高く、自動車用等の高耐圧電力デバイスとして有望である。
　また、ＧａＮ系のＨＥＭＴの構造には、ソース及びドレインが基板の表面に平行に配置された横型構造と、ソース及びドレインが基板の表面に垂直に配置された縦型構造とがある。
　縦型構造は、電流の経路が３次元的になるため、チップ当たりの電流量を横型構造と比較して増加することができる。また、ドレイン電極及びソース電極が基板の上下に位置するため、これらの面積を大きくしてもチップの面積を小さくしやすい。従って、大きな電流を流すために、ドレイン電極及びソース電極の面積を大きくしても、チップの面積は増加しにくい。更に、チップ当たりの金属の割合が大きくなるため、放熱特性が向上する。
　ＧａＮ系のＨＥＭＴにおいては、ゲートに電圧を印加しない場合でも、ＧａＮ層とＡｌＧａＮ層との間の格子定数の差に起因する２次元電子ガスが存在するため、チャネルに電流が流れる。つまり、ノーマリーオン動作をする。一方、電源投入時及びゲート電極が破壊された時等のゲート電極に意図的でなく０Ｖが印加されている時に、ソースとドレインとの間に電流が流れてしまうことも考えられる。そこで、フェールセーフの観点からもＧａＮ系ＨＥＭＴのノーマリーオフ動作が望まれている。
特開２００６－１４０３６８号公報 Japanese Journal of AppliedPhysics vol. 46, No. 21, 2007, pp. L503-L505
　本発明は、ソースとドレインとの間で電荷を適切に制御することができる化合物半導体装置及びその製造方法を提供することを目的とする。
　化合物半導体装置の一態様には、第１の導電型の第１の化合物半導体層と、前記第１の化合物半導体層の上方に形成された電子走行層と、前記電子走行層の上方に形成された電子供給層と、前記電子供給層の上方に形成されたゲート電極及びソース電極と、前記第１の化合物半導体層の下方に形成されたドレイン電極と、が設けられている。更に、前記電子走行層と前記ドレイン電極との間に形成された前記第１の導電型と異なる第２の導電型の第２の化合物半導体層と、前記第２の化合物半導体層の電位を制御する制御手段と、が設けられている。
　化合物半導体装置の製造方法の一態様では、第１の導電型の第１の化合物半導体層上方に、前記第１の導電型と異なる第２の導電型の第２の化合物半導体層を形成し、その後、前記第２の化合物半導体層の上方に電子走行層を形成する。次に、前記電子走行層上に電子供給層を形成し、その後、前記電子供給層の上方にゲート電極及びソース電極を形成する。また、前記第１の化合物半導体層の下方にドレイン電極を形成し、前記第２の化合物半導体層の電位を制御する制御手段を形成する。
図１は、第１の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す断面図である。 図２は、複数のＧａＮ系ＨＥＭＴが集積した構造のレイアウトの例を示す図である。 図３は、複数のＧａＮ系ＨＥＭＴが集積した構造のレイアウトの他の例を示す図である。 図４Ａは、ＧａＮ系ＨＥＭＴのオフ時のゲート電極１５の下方におけるキャリア密度の分布を示すグラフである。 図４Ｂは、ＧａＮ系ＨＥＭＴのオン時のゲート電極１５の下方におけるキャリア密度の分布を示すグラフである。 図５Ａは、第１の実施形態に係るＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図５Ｂは、図５Ａに引き続き、ＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図５Ｃは、図５Ｂに引き続き、ＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図５Ｄは、図５Ｃに引き続き、ＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図５Ｅは、図５Ｄに引き続き、ＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図５Ｆは、図５Ｅに引き続き、ＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図５Ｇは、図５Ｆに引き続き、ＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図５Ｈは、図５Ｇに引き続き、ＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図５Ｉは、図５Ｈに引き続き、ＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図５Ｊは、図５Ｉに引き続き、ＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図５Ｋは、図５Ｊに引き続き、ＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図５Ｌは、図５Ｋに引き続き、ＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図５Ｍは、図５Ｌに引き続き、ＧａＮ系ＨＥＭＴの製造方法を示す断面図である。 図６は、ＨＶＰＥ装置の構成を示す図である。 図７は、ＭＯＣＶＤ装置の構成を示す図である。 図８は、第２の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す断面図である。 図９は、第３の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す断面図である。 図１０は、第４の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す断面図である。 図１１は、第５の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す断面図である。 図１２Ａは、第１の実施形態に倣ったＧａＮ系ＨＥＭＴのオフ動作時のＩ－Ｖ特性を示すグラフである。 図１２Ｂは、第１の実施形態に倣ったＧａＮ系ＨＥＭＴのオン動作時のＩ－Ｖ特性を示すグラフである。 図１３Ａは、第２の実施形態に倣ったＧａＮ系ＨＥＭＴのオフ動作時のＩ－Ｖ特性を示すグラフである。 図１３Ｂは、第２の実施形態に倣ったＧａＮ系ＨＥＭＴのオン動作時のＩ－Ｖ特性を示すグラフである。
　以下、実施形態について、添付の図面を参照して具体的に説明する。
　（第１の実施形態）
　先ず、第１の実施形態について説明する。図１は、第１の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す断面図である。
　第１の実施形態では、基板１上にＡｌＮ層２及びｎ型ＧａＮ層３（第１の化合物半導体層）が形成されている。基板１は、例えばｎ型のシリコン単結晶基板である。ＡｌＮ層２の厚さは１μｍ～１０μｍ程度である。ｎ型ＧａＮ層３にはＳｉが１×１０１７ｃｍ－３～１×１０２０ｃｍ－３程度ドーピングされており、その厚さは１μｍ～１０μｍ程度である。
　ｎ型ＧａＮ層３上に、ｐ型ＧａＮ層４が電流制御層（第２の化合物半導体層）として形成されている。ｐ型ＧａＮ層４にはＭｇが１×１０１７ｃｍ－３程度～１×１０２０ｃｍ－３程度ドーピングされており、その厚さは、例えば１ｎｍ～１μｍ程度であることが好ましい。１ｎｍより薄いと十分な耐圧が取れなくなり、１μｍより厚いとオン抵抗の増加により、オン時の電流密度が低下するためである。
　ｐ型ＧａＮ層４上に、開口部５ａを備えたシリコン酸化膜５が電流狭窄層（電流ブロック層）として形成されている。電流通過領域としての開口部５ａの平面形状は、例えば縦横の長さが夫々０．５μｍ、５００μｍの長方形である。また、シリコン酸化膜５の厚さは１０ｎｍ～１０００ｎｍ程度である。
　そして、開口部５ａ内にｎ型ＧａＮ層６が形成されている。ｎ型ＧａＮ層６には、ｎ型ＧａＮ層３と同様に、Ｓｉが１×１０１７ｃｍ－３～１×１０１９ｃｍ－３程度ドーピングされている。
　更に、シリコン酸化膜５及びｎ型ＧａＮ層６上に、ノンドープのＧａＮ層７、ノンドープのＡｌＧａＮ層８、ｎ型ＡｌＧａＮ層９及びｎ型ＧａＮ層１０が形成されており、これらに、素子分離溝１１が形成されている。ＧａＮ層７の厚さは０．０５μｍ～５μｍ程度であり、ＧａＮ層７は電子走行層として機能する。ＡｌＧａＮ層８の厚さは１ｎｍ～２０ｎｍ程度である。ｎ型ＡｌＧａＮ層９にはＳｉが１×１０１７ｃｍ－３～１×１０１９ｃｍ－３程度ドーピングされており、その厚さは５ｎｍ～５０ｎｍ程度である。ｎ型ＡｌＧａＮ層９は、ＧａＮ層７（電子走行層）に電子を供給する電子供給層として機能し、ＡｌＧａＮ層８は、ＧａＮ層７（電子走行層）とｎ型ＡｌＧａＮ層９（電子供給層）とを互いから離間するスペーサ層として機能する。ＡｌＧａＮ層８のバンドギャップが広いため、ＧａＮ層７のＡｌＧａＮ層８との界面近傍に深いポテンシャルウェルが形成され、ここに２次元電子ガス２ＤＥＧが生じる。ｎ型ＧａＮ層１０にはＳｉが１×１０１７ｃｍ－３～１×１０１９ｃｍ－３程度ドーピングされており、その厚さは１ｎｍ～２０ｎｍ程度である。
　また、ｎ型ＧａＮ層１０上にシリコン窒化膜１２が形成されている。平面視で、シリコン窒化膜１２の中央部にゲート電極用の開口部が形成され、更に、この開口部を取り囲むソース電極用の開口部が形成されている。ｎ型ＧａＮ層１０には、シリコン窒化膜１２のソース電極用の開口部に整合する開口部１０ａが形成されている。
　そして、シリコン窒化膜１２のゲート電極用の開口部内にゲート電極１５が形成され、シリコン窒化膜１２のソース電極用の開口部及びｎ型ＧａＮ層１０の開口部１０ａ内にソース電極１３が形成されている。また、基板１の裏面にドレイン電極１４が形成されている。更に、素子分離溝１１内においてシリコン酸化膜５上に、ｐ型ＧａＮ層４の電位を制御する制御電極１６が形成されている。
　このようにして、１個のＧａＮ系ＨＥＭＴが構成されている。また、このようなＧａＮ系ＨＥＭＴは、図２に示すように、素子分離溝１１を介して互いに直交する２方向に配列するように設けられている。また、このようなＧａＮ系ＨＥＭＴが、図３に示すように、素子分離溝１１を介して一方向に配列するように設けられていてもよい。
　そして、ゲート電極１５に電圧を印加せずに上記のＧａＮ系ＨＥＭＴをオフの状態としておく場合には、ゲート電極１５及び制御電極１６の電位をソース電極１３の電位と等しくしておく。このような制御の結果、電子はｐ型ＧａＮ層４の内部に進入することができず、ノーマリーオフ動作が確保される。ｐ型ＧａＮ層４の導電型がｐ型であり、伝導帯のバンドが上昇しており、電子の存在確率が著しく小さいためである。一方、上記のＧａＮ系ＨＥＭＴをオンの状態とする場合には、電流値を増大させるためにゲート電極１５に例えば１Ｖの電圧を印加し、制御電極１６に所定の電圧、例えば５Ｖの電圧を印加する。このような制御を行うことにより、ｐ型ＧａＮ層４に電流が流れ、更に電流量をゲート電極１５で制御することができるようになる。ノーマリーオフ動作については、次に詳細に説明する。また、動作中にオン抵抗が変化する電流コラプス現象が、ｎ型ＧａＮ層１０及びシリコン窒化膜１２の作用により抑制される。
　図４Ａは、ＧａＮ系ＨＥＭＴ（ｐ型ＧａＮ層４の厚さ：１００ｎｍ）のオフ時のゲート電極１５の下方におけるキャリア密度の分布を示すグラフである。図４Ａに示すように、オフ時には、ＧａＮ層７において、深さに付随してキャリア密度が減少し、ｎ型ＧａＮ層６においてキャリア密度は増大する。そして、ｐ型ＧａＮ層４（電流制御層）においてキャリア密度が極めて小さくなり、ｎ型ＧａＮ層３においてキャリア密度が再び急激に増大している。このようなキャリア密度の分布があるため、ゲート電極１５に電圧を印加したとしても、ソース電極１６とドレイン電極１４との間には電流が流れない。
　図４Ｂは、ＧａＮ系ＨＥＭＴ（ｐ型ＧａＮ層４の厚さ：１００ｎｍ）のオン時のゲート電極１５の下方におけるキャリア密度の分布を示すグラフである。図４Ｂに示すように、オン時には、制御電極１６に印加された電圧の影響によりｐ型ＧａＮ層４のキャリア密度がオフ時よりも著しく高くなる。このため、ゲート電極１５に所定の電圧を印加すれば、ソース電極１６とドレイン電極１４との間に電流が流れる。
　次に、上述のようなＧａＮ系ＨＥＭＴを製造する方法について説明する。図５Ａ乃至図５Ｍは、第１の実施形態に係るＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。
　先ず、図５Ａに示すように、基板１上に、ハロゲン化気相エピタキシ（ＨＶＰＥ：halide vapor
phase epitaxy）法によりＡｌＮ層２を形成する。
　ここで、ＨＶＰＥ装置について説明する。図６は、ＨＶＰＥ装置の構成を示す図である。石英製反応管３０の周囲に誘導加熱用の高周波コイル３１が巻回され、その内部に基板１０１を載置するためのカーボンサセプタ３２が配置されている。反応管３０の上流端（図６中の左側の端部）に、２本のガス導入管３４及び３５が接続され、反応管３０の下流端（図６中の右側の端部）には１本のガス排出管３６が接続されている。反応管３０内のサセプタ３２よりも上流側にボート３８が配置され、その内部に成長すべき化合物のＩＩＩ族元素のソース３９が収容される。ソース３９は、例えばＡｌＮ層を結晶成長させる場合はＡｌである。ガス導入管３４からＮソースガスとしてアンモニア（ＮＨ３）ガスが導入され、ガス導入管３５から塩化水素（ＨＣｌ）ガスが導入される。ＨＣｌガスはボート３８中のＩＩＩ族ソース３９と反応し、ＩＩＩ族元素塩化物（ＡｌＣｌ等）をソースガスとして生成する。ソースガス（ＡｌＣｌガス等）及びＮＨ３ガスは基板１０１上に運ばれ、基板１０１の表面で反応してＡｌＮ層等を成長させる。余剰のガスはガス排出管３６から除害塔へ排出される。なお、ＧａＮ層を結晶成長させる場合のソース３９はＧａであり、ＩＩＩ族元素塩化物のソースガスはＧａＣｌとなる。
　ＡｌＮ層２を形成する場合の条件は、例えば、以下のように設定する。
　圧力：常圧、
　ＨＣｌガスの流量：１００ｃｃｍ（１００ｃｍ３／ｍｉｎ）、
　ＮＨ３ガスの流量：１０ｌｍ（１０リットル／ｍｉｎ）、
　温度：１１００℃。
　ＡｌＮ層２を形成した後には、図５Ｂに示すように、ＡｌＮ層２上に、有機化学気相堆積（ＭＯＣＶＤ：metal organic chemical vapor
deposition）法によりｎ型ＧａＮ層３を形成する。
　ここで、ＭＯＣＶＤ装置について説明する。図７は、ＭＯＣＶＤ装置の構成を示す図である。石英製反応管４０の周囲に高周波コイル４１が配置され、反応管４０の内側に基板１０１を載置するためのカーボンサセプタ４２が配置されている。反応管４０の上流端（図７中の左側の端部）に、２本のガス導入管４４及び４５が接続され、化合物のソースガスが供給される。例えば、ガス導入管４４からＮソースガスとしてＮＨ３ガスが導入され、ガス導入管４５からＩＩＩ族元素のソースガスとしてトリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）等の有機ＩＩＩ族化合物原料が導入される。基板１０１上で結晶成長が行われ、余剰のガスはガス排出管４６から除害塔へ排出される。なお、ＭＯＣＶＤ法による結晶成長を減圧雰囲気で行う場合は、ガス排出管４６は真空ポンプへ接続され、真空ポンプの排出口が除害塔に接続される。ＭＯＣＶＤ装置は、ｎ型ＧａＮ層３だけでなく、ｐ型ＧａＮ層４等の形成にも使用される。
　ｎ型ＧａＮ層３を形成する場合の条件は、例えば、以下のように設定する。
　トリメチルガリウム（ＴＭＧ）の流量：０～５０ｓｃｃｍ、
　トリメチルアルミニウム（ＴＭＡ）の流量：０～５０ｓｃｃｍ、
　トリメチルインジウム（ＴＭＩ）の流量：０～５０ｓｃｃｍ、
　アンモニア（ＮＨ３）の流量：２０ｓｌｍ、
　ｎ型不純物：シラン（ＳｉＨ４）、
　圧力：１００Ｔｏｒｒ、
　温度：１１００℃。
　ｐ型ＧａＮ層４等を形成する場合の条件は、例えば、以下のように設定する。
　トリメチルガリウム（ＴＭＧ）の流量：０～５０ｓｃｃｍ、
　トリメチルアルミニウム（ＴＭＡ）の流量：０～５０ｓｃｃｍ、
　トリメチルインジウム（ＴＭＩ）の流量：０～５０ｓｃｃｍ、
　アンモニア（ＮＨ３）の流量：２０ｓｌｍ、
　ｐ型不純物：ビスシクロペンタディエニルマグネシウム（Ｃｐ２Ｍｇ）、
　圧力：１００Ｔｏｒｒ、
　温度：１１００℃。
　なお、基板１としてシリコン基板を用いる場合、ＡｌＮ層２が形成されていても、その上にＧａＮ層は成長しにくい。このため、ｎ型ＧａＮ層３の形成の初期段階において、Ａｌを１０原子％（ａｔ％）含むＡｌＧａＮ層（図示せず）を形成することが好ましい。
　ｎ型ＧａＮ層３を形成した後には、図５Ｃに示すように、ｎ型ＧａＮ層３上に、ＭＯＣＶＤ法によりｐ型ＧａＮ層４（電流制御層）を形成する。
　次いで、図５Ｄに示すように、ｐ型ＧａＮ層４上に、開口部５ａを備えたシリコン酸化膜５（電流狭窄層）を形成する。このようなシリコン酸化膜５の形成に際しては、例えば、全面にシリコン酸化膜を形成し、その上に開口部５ａを形成する予定の領域を露出するレジストパターンを形成し、このレジストパターンをマスクとしてシリコン酸化膜をエッチングすればよい。その後、レジストパターンは除去する。
　続いて、図５Ｅに示すように、開口部５ａ内にＭＯＣＶＤによりｎ型ＧａＮ層６を形成する。なお、ｎ型ＧａＮ層６は選択成長により開口部５ａから露出しているｐ型ＧａＮ層４上において厚さ方向に成長し、シリコン酸化膜５上では厚さ方向に成長しない。
　次いで、図５Ｆに示すように、シリコン酸化膜５及びｎ型ＧａＮ層６上に、ノンドープのＧａＮ層７（電子走行層）をＭＯＣＶＤ法により形成する。ＧａＮ層７はｎ型ＧａＮ層６上において厚さ方向に成長すると共に、厚さ方向に成長した部分から横方向に成長する。
　その後、図５Ｇに示すように、ＧａＮ層７上に、ノンドープのＡｌＧａＮ層８、ｎ型ＡｌＧａＮ層９及びｎ型ＧａＮ層１０をＭＯＣＶＤ法によりこの順で形成する。
　続いて、図５Ｈに示すように、ｎ型ＧａＮ層１０、ｎ型ＡｌＧａＮ層９、ＡｌＧａＮ層８及びＧａＮ層７に、素子分離溝１１をリセスエッチングにより形成する。
　次いで、図５Ｉに示すように、基板１の表面側の全面にシリコン窒化膜１２をプラズマＣＶＤ法により形成し、シリコン窒化膜１２にゲート電極用の開口部及びソース電極用の開口部を形成する。これらの開口部の形成の際には、レジストパターンをマスクとして、ＳＦ６ガスを用いた選択エッチングを行う。
　その後、図５Ｊに示すように、ｎ型ＧａＮ層１０のソース電極用の開口部から露出している部分に対して、塩素ガスを用いた時間制御によるエッチングを行うことにより、開口部１０ａを形成する。
　続いて、図５Ｋに示すように、シリコン窒化膜１２のソース電極用の開口部及びｎ型ＧａＮ層１０の開口部１０ａ内にソース電極１３を、例えばリフトオフ法により形成する。ソース電極１３の形成の際には、Ｔａ膜を形成し、その上にＡｌ膜を形成する。
　次いで、図５Ｌに示すように、基板１の表面側の全面に表面保護層１９を形成し、基板１の表裏を反転させる。その後、必要に応じて、基板１の裏面を研磨することにより、基板１の厚さを所定の厚さにする。そして、基板１の裏面の全体にドレイン電極１４を形成する。
　続いて、図５Ｍに示すように、基板１の表裏を反転させ、表面保護層１９を除去する。次いで、例えばリフトオフ法により、シリコン窒化膜１２のゲート電極用の開口部内にゲート電極１５を形成し、露出しているシリコン窒化膜５上に制御電極１６を形成する。ゲート電極１５及び制御電極１６の形成の際には、Ｎｉ膜を形成し、その上にＡｕ膜を形成する。
　このようにしてＧａＮ系ＨＥＭＴを形成する。その後、必要に応じてパッシベーション膜及び外部電極等を形成してＧａＮ系ＨＥＭＴが集積した半導体装置を完成させる。
　（第２の実施形態）
　次に、第２の実施形態について説明する。図８は、第２の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す断面図である。
　第２の実施形態では、シリコン酸化膜５の代わりに、開口部２２ａが形成されたアルミニウム窒化膜（ＡｌＮ膜）２２が設けられている。また、第１の実施形態では、ｎ型ＧａＮ層６及びＧａＮ層７がシリコン酸化膜５と直接接しているが、第２の実施形態では、ｎ型ＧａＮ層６及びＧａＮ層７とアルミニウム窒化膜２２との間にｎ型ＡｌＧａＮ層２１が形成されている。ｎ型ＡｌＧａＮ層２１にはＳｉが１．０×１０１７ｃｍ－３～１．０×１０１９ｃｍ－３程度ドーピングされており、その厚さは１ｎｍ～５０ｎｍ程度である。他の構成は第１の実施形態と同様である。
　このような第２の実施形態では、ＧａＮ層７のｎ型ＡｌＧａＮ層２１との界面近傍に固定の負の電荷が発生する。この電荷は、ＧａＮとＡｌＧａＮとの間の格子定数の違いにより発生するピエゾ電荷である。そして、この負電荷と反発することで、電子が電流狭窄部（開口部２２ａ）内に存在しにくくなり、電子狭窄部における電流は著しく減少する。一方、制御電極１６に正電圧を印加すると、ｐ型ＧａＮ層４の電位が上昇し、そこではじめて電子狭窄部に電子が存在するようになり、電流が流れる。このように、制御電極１６に電圧を印加しなければ電流狭窄部を介して電流が流れず、電圧を印加すれば電流が流れるようになるので、ノーマリーオフ動作がより確実になる。また、ｎ型ＧａＮ層６のｎ型ＡｌＧａＮ層２１との界面近傍にも２次元電子ガスが発生し、その部分にも電流が流れる。このため、動作時のオン抵抗が低減される。
　（第３の実施形態）
　次に、第３の実施形態について説明する。図９は、第３の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す断面図である。
　第３の実施形態では、シリコン酸化膜５及びｎ型ＧａＮ層６がｎ型ＧａＮ層３と接するように形成され、シリコン酸化膜５及びｎ型ＧａＮ層６上にｐ型ＧａＮ層４が形成されている。つまり、ｐ型ＧａＮ層４と、シリコン酸化膜５及びｎ型ＧａＮ層６の組み合わせとの積層関係が第１の実施形態と比較して反対になっている。他の構成は第１の実施形態と同様である。
　このような第３の実施形態によっても第１の実施形態と同様の効果を得ることができる。また、第３の実施形態では、ｐ型ＧａＮ層４が２ＤＥＧ領域に近いため、空乏層が２ＤＥＧ領域にまで広がって、オフ電流を減少させることができる。
　（第４の実施形態）
　次に、第４の実施形態について説明する。図１０は、第４の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す断面図である。
　第４の実施形態では、ｎ型ＧａＮ層３の代わりに、ｎ型ＧａＮ層３ａ及び３ｂが設けられており、これらの間にｐ型ＧａＮ層４が設けられている。つまり、ＡｌＮ層２上にｎ型ＧａＮ層３ａが形成され、ｎ型ＧａＮ層３ａ上にｐ型ＧａＮ層４が形成され、ｐ型ＧａＮ層４上にｎ型ＧａＮ層３ｂが形成されている。他の構成は第１の実施形態と同様である。
　このような第４の実施形態によっても第１の実施形態と同様の効果を得ることができる。また、第４の実施形態では、ｐ型ＧａＮ層４がエッチングされないため、その結晶性が高く保持されやすい。この結果、オン抵抗をより低くすることができ、また、オフ時の電流阻止能力を向上させることができる。
　なお、制御電極１６からｐ型ＧａＮ層４に電圧を効率的に印加するためには、ｎ型ＧａＮ層３ｂの制御電極１６とｐ型ＧａＮ層４との間に位置する部分は除去されていることが好ましい。但し、ｎ型ＧａＮ層３ｂが残っていても、制御電極１６の面積と比較してｎ型ＧａＮ層３ｂが非常に薄いため、制御電極１６からｐ型ＧａＮ層４に電圧を印加することは可能である。
　（第５の実施形態）
　次に、第５の実施形態について説明する。図１１は、第５の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す断面図である。
　第５の実施形態では、ｎ型ＧａＮ層６が開口部５ａ内だけでなく、シリコン酸化膜５上にも広がって形成されている。本実施形態におけるｎ型ＧａＮ層６の厚さは５００ｎｍ程度である。ｎ型ＧａＮ層６は、開口部５ａ内において厚さ方向に成長した後に、厚さ方向に成長した部分から横方向に成長している。他の構成は第１の実施形態と同様である。
　このような第５の実施形態によっても第１の実施形態と同様の効果を得ることができる。また、第５の実施形態では、２ＤＥＧ領域とｎ型ＧａＮ層６との接触面積広いため、オン抵抗が低減される。なお、第５の実施形態におけるｎ型ＧａＮ層６を第２～第４の実施形態に適用してもよい。
　なお、いずれの実施形態においても、基板１及び各層の材料、厚さ及び不純物濃度等は特に限定されない。例えば、基板１として、導電性のシリコン基板の他に、導電性サファイア基板、導電性ＳｉＣ基板、導電性ＧａＮ基板等を用いてもよい。また、電流狭窄層（電流ブロック層）として、シリコン酸化膜及びアルミニウム窒化膜の他に、ｐ型ＧａＮ層を用いてもよい。
　但し、ｐ型ＧａＮ層のエッチングは、シリコン酸化膜及びアルミニウム窒化膜のエッチングと比較すると困難であり、ピンチオフ特性が低くなりやすい。また、サファイア基板の格子定数が、窒化物系の化合物半導体層の格子定数と比較的大きく相違しているため、化合物半導体層に転位が生じやすく、結晶性が低くなりやすい。このため、所望の特性が得にくくなる。従って、基板としては導電性の半導体基板が好ましく、電流狭窄層（電流ブロック層）としては、シリコン酸化膜又はアルミニウム窒化膜が好ましい。
　また、いずれの実施形態においても、制御電極１６とｐ型ＧａＮ層４とが直接接していてもよい。
　次に、本願発明者が実際に行った実験について説明する。この実験では、第１の実施形態に倣ったＧａＮ系ＨＥＭＴ（図１参照）、及び第３の実施形態に倣ったＧａＮ系ＨＥＭＴ（図９参照）を作製した。このとき、ｐ型ＧａＮ層４の厚さは、０．５ｎｍ、１ｎｍ、１０ｎｍ、１００ｎｍ、１μｍ及び２μｍの６種類とし、総計で６個の試料を作製した。そして、各試料のＩ－Ｖ特性を測定した。この結果を、図１２Ａ、図１２Ｂ、図１３Ａ及び図１３Ｂに示す。図１２Ａ、図１２Ｂは、夫々、第１の実施形態に倣ったＧａＮ系ＨＥＭＴのオフ動作時、オン動作時の特性を示す。また、図１３Ａ及び図１３Ｂは、夫々、第３の実施形態に倣ったＧａＮ系ＨＥＭＴのオフ動作時、オン動作時の特性を示す。各グラフにおける横軸は、ソース電極１３とドレイン電極１４との間に印加した電圧（Ｖｄｓ）を示し、縦軸は、ソース電極１３とドレイン電極１４との間に流れた電流の密度（Ｉｄｓ）を示す。
　図１２Ａ及び図１３Ａに示すように、いずれの実施形態に倣ったＧａＮ系ＨＥＭＴにおいても、ｐ型ＧａＮ層４の厚さが１ｎｍ、１０ｎｍ、１００ｎｍ又は１μｍであれば、ノーマリーオフ動作が確認され、図１２Ｂ及び図１３Ｂに示すように、オン動作時には適切な密度で電流が流れた。一方、図１２Ａ及び図１３Ａに示すように、ｐ型ＧａＮ層４の厚さが０．５ｎｍの試料では、ノーマリーオフ動作が確認されなかった。また、図１２Ｂ及び図１３Ｂに示すように、ｐ型ＧａＮ層４の厚さが２μｍの試料では、オン時の電流密度が非常に低かった。従って、ｐ型ＧａＮ層４の厚さが１ｎｍ以上、１μｍ以下であれば、ｐ型ＧａＮ層４は、オフ時に十分な電流ブロック特性を発揮し、かつ、オン抵抗を十分に低くすることができると考えられる。
　なお、第１の実施形態に倣ったＧａＮ系ＨＥＭＴにおいて耐電圧が高く、第３の実施形態に倣ったＧａＮ系ＨＥＭＴにおいてオン動作時の抵抗が高くなっている。これは、第３の実施形態に倣ったＧａＮ系ＨＥＭＴでは、ｐ型ＧａＮ層４の形成がｎ型ＧａＮ層６の選択成長の後に行われており、ｐ型ＧａＮ層４の周辺部に欠陥が比較的多くなったためであると考えられる。
　化合物半導体装置及びその製造方法によれば、ノーマリーオフ動作が可能となる。このため、自動車等の部品として実用化することも可能である。

Claims (18)

  1. 　第１の導電型の第１の化合物半導体層と、
    　前記第１の化合物半導体層の上方に形成された電子走行層と、
    　前記電子走行層の上方に形成された電子供給層と、
    　前記電子供給層の上方に形成されたゲート電極及びソース電極と、
    　前記第１の化合物半導体層の下方に形成されたドレイン電極と、
    　前記電子走行層と前記ドレイン電極との間に形成された前記第１の導電型と異なる第２の導電型の第２の化合物半導体層と、
    　前記第２の化合物半導体層の電位を制御する制御手段と、
    　を有することを特徴とする化合物半導体装置。
  2. 　前記電子走行層と前記ドレイン電極との間に形成され、開口部を備えた電流狭窄層を有することを特徴とする請求項１に記載の化合物半導体装置。
  3. 　前記電子走行層と前記第２の化合物半導体層との間に形成された前記第１の導電型の第３の化合物半導体層を有することを特徴とする請求項１に記載の化合物半導体装置。
  4. 　前記開口部内に形成された前記第１の導電型の第３の化合物半導体層を有することを特徴とする請求項２に記載の化合物半導体装置。
  5. 　前記第２の化合物半導体層は、前記第１の化合物半導体層と前記電子走行層との間に位置していることを特徴とする請求項１に記載の化合物半導体装置。
  6. 　前記第２の化合物半導体層は、前記第１の化合物半導体層と前記電流狭窄層との間に位置していることを特徴とする請求項２に記載の化合物半導体装置。
  7. 　前記第２の化合物半導体層は、前記電流狭窄層と前記電子走行層との間に位置していることを特徴とする請求項２に記載の化合物半導体装置。
  8. 　前記電流狭窄層は、ＡｌＮ層であり、
    　前記電子走行層は、ｎ型ＧａＮ層であり、
    　前記電流狭窄層と前記電子走行層との間に形成されたｎ型ＡｌＧａＮ層を有することを特徴とする請求項２に記載の化合物半導体装置。
  9. 　前記第１の化合物半導体層と前記ドレイン電極との間に位置する導電性基板を有することを特徴とする請求項１に記載の化合物半導体装置。
  10. 　前記第２の化合物半導体層の厚さは、１ｎｍ乃至１μｍであることを特徴とする請求項１に記載の化合物半導体装置。
  11. 　第１の導電型の第１の化合物半導体層上方に、前記第１の導電型と異なる第２の導電型の第２の化合物半導体層を形成する工程と、
    　前記第２の化合物半導体層の上方に電子走行層を形成する工程と、
    　前記電子走行層上に電子供給層を形成する工程と、
    　前記電子供給層の上方にゲート電極及びソース電極を形成する工程と、
    　前記第１の化合物半導体層の下方にドレイン電極を形成する工程と、
    　前記第２の化合物半導体層の電位を制御する制御手段を形成する工程と、
    　を有することを特徴とする化合物半導体装置の製造方法。
  12. 　前記電子走行層を形成する工程の前に、開口部を備えた電流狭窄層を前記第１の化合物半導体層の上方に形成する工程を有することを特徴とする請求項１１に記載の化合物半導体装置の製造方法。
  13. 　前記第２の化合物半導体層を形成する工程と前記電子走行層を形成する工程との間に、前記第２の化合物半導体層の上方に前記第１の導電型の第３の化合物半導体層を形成する工程を有することを特徴とする請求項１１に記載の化合物半導体装置の製造方法。
  14. 　前記開口部内に、前記第１の導電型の第３の化合物半導体層を形成する工程を有することを特徴とする請求項１２に記載の化合物半導体装置の製造方法。
  15. 　前記電流狭窄層を形成する工程を、前記第２の化合物半導体層を形成する工程と前記電子走行層を形成する工程との間に行うことを特徴とする請求項１２に記載の化合物半導体装置の製造方法。
  16. 　前記電流狭窄層を形成する工程を、前記第２の化合物半導体層を形成する工程の前に行うことを特徴とする請求項１２に記載の化合物半導体装置の製造方法。
  17. 　前記電流狭窄層として、ＡｌＮ層を形成し、
    　前記電子走行層として、ｎ型ＧａＮ層を形成し、
    　前記電流狭窄層を形成する工程と前記電子走行層を形成する工程との間に、前記電流狭窄層上にｎ型ＡｌＧａＮ層を形成する工程を有することを特徴とする請求項１２に記載の化合物半導体装置の製造方法。
  18. 　前記第２の化合物半導体層の厚さを１ｎｍ乃至１μｍとすることを特徴とする請求項１１に記載の化合物半導体装置の製造方法。
PCT/JP2008/069676 2008-10-29 2008-10-29 化合物半導体装置及びその製造方法 WO2010050021A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN200880131746.9A CN102197468B (zh) 2008-10-29 2008-10-29 化合物半导体器件及其制造方法
EP08877732.1A EP2346071B1 (en) 2008-10-29 2008-10-29 Compound semiconductor device and method for manufacturing the same
KR1020117009163A KR101167651B1 (ko) 2008-10-29 2008-10-29 화합물 반도체 장치 및 그 제조 방법
JP2010535561A JP5533661B2 (ja) 2008-10-29 2008-10-29 化合物半導体装置及びその製造方法
PCT/JP2008/069676 WO2010050021A1 (ja) 2008-10-29 2008-10-29 化合物半導体装置及びその製造方法
US13/091,322 US8618577B2 (en) 2008-10-29 2011-04-21 Compound semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/069676 WO2010050021A1 (ja) 2008-10-29 2008-10-29 化合物半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/091,322 Continuation US8618577B2 (en) 2008-10-29 2011-04-21 Compound semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
WO2010050021A1 true WO2010050021A1 (ja) 2010-05-06

Family

ID=42128400

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/069676 WO2010050021A1 (ja) 2008-10-29 2008-10-29 化合物半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US8618577B2 (ja)
EP (1) EP2346071B1 (ja)
JP (1) JP5533661B2 (ja)
KR (1) KR101167651B1 (ja)
CN (1) CN102197468B (ja)
WO (1) WO2010050021A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468331A (zh) * 2010-11-02 2012-05-23 富士通株式会社 半导体器件及其制造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9064947B2 (en) 2009-08-04 2015-06-23 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
EP2559064A4 (en) * 2010-04-13 2018-07-18 GaN Systems Inc. High density gallium nitride devices using island topology
JP5919626B2 (ja) * 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5784441B2 (ja) * 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
JP2013197315A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5895651B2 (ja) * 2012-03-28 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
JP2014072397A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014146646A (ja) * 2013-01-28 2014-08-14 Fujitsu Ltd 半導体装置
KR102036349B1 (ko) * 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
KR102055839B1 (ko) 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
KR102065114B1 (ko) * 2013-03-14 2020-01-10 삼성전자주식회사 파워 소자의 전류 붕괴를 감소시키는 구동방법
JP6174874B2 (ja) * 2013-03-15 2017-08-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6070846B2 (ja) * 2013-07-31 2017-02-01 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2015032744A (ja) * 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
FR3011981B1 (fr) * 2013-10-11 2018-03-02 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt a base d'heterojonction
FR3012049B1 (fr) 2013-10-17 2022-02-25 Abc Membranes Fabrication d'une membrane de filtration
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
FR3030114B1 (fr) 2014-12-15 2018-01-26 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
CN106449406B (zh) * 2016-05-30 2020-05-12 湖南理工学院 一种垂直结构GaN基增强型场效应晶体管及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6191965A (ja) * 1984-10-12 1986-05-10 Hitachi Ltd 半導体装置
JPH0730073A (ja) * 1993-05-12 1995-01-31 Semiconductor Res Found 半導体デバイス及びその製造方法
JP2006140368A (ja) 2004-11-15 2006-06-01 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2008218813A (ja) * 2007-03-06 2008-09-18 Toyota Central R&D Labs Inc 半導体装置とその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631326B1 (en) * 1993-05-12 1999-02-24 Zaidan Hojin Handotai Kenkyu Shinkokai Semiconductor memory device and method of manufacturing same
JP2000106371A (ja) * 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
JP4916671B2 (ja) 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
JP4932305B2 (ja) * 2006-03-30 2012-05-16 株式会社豊田中央研究所 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2008021756A (ja) * 2006-07-12 2008-01-31 Toyota Motor Corp Ｉｉｉ族窒化物半導体装置
JP5048382B2 (ja) * 2006-12-21 2012-10-17 株式会社豊田中央研究所 半導体装置とその製造方法
DE112008000410T5 (de) * 2007-02-16 2009-12-24 Sumitomo Chemical Company, Limited Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor
JP5099116B2 (ja) * 2007-02-27 2012-12-12 富士通株式会社 化合物半導体装置とその製造方法
JP5095253B2 (ja) * 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6191965A (ja) * 1984-10-12 1986-05-10 Hitachi Ltd 半導体装置
JPH0730073A (ja) * 1993-05-12 1995-01-31 Semiconductor Res Found 半導体デバイス及びその製造方法
JP2006140368A (ja) 2004-11-15 2006-06-01 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2008218813A (ja) * 2007-03-06 2008-09-18 Toyota Central R&D Labs Inc 半導体装置とその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 46, no. 21, 2007, pages L503 - L505
See also references of EP2346071A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468331A (zh) * 2010-11-02 2012-05-23 富士通株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR101167651B1 (ko) 2012-07-20
JP5533661B2 (ja) 2014-06-25
CN102197468B (zh) 2014-04-02
EP2346071B1 (en) 2017-04-05
KR20110074557A (ko) 2011-06-30
CN102197468A (zh) 2011-09-21
JPWO2010050021A1 (ja) 2012-03-29
EP2346071A1 (en) 2011-07-20
US8618577B2 (en) 2013-12-31
US20110193096A1 (en) 2011-08-11
EP2346071A4 (en) 2012-09-12

Similar Documents

Publication Publication Date Title
JP5533661B2 (ja) 化合物半導体装置及びその製造方法
JP5099116B2 (ja) 化合物半導体装置とその製造方法
US9548376B2 (en) Method of manufacturing a semiconductor device including a barrier structure
US8735942B2 (en) Compound semiconductor device and manufacturing method of the same
US8866192B1 (en) Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
JP2010192633A (ja) ＧａＮ系電界効果トランジスタの製造方法
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
JPWO2007122669A1 (ja) 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法
JP2005183733A (ja) 高電子移動度トランジスタ
JP2009170546A (ja) ＧａＮ系電界効果トランジスタ
JP5593673B2 (ja) 半導体装置及びその製造方法
JP4748501B2 (ja) 高電子移動度トランジスタ
CN106910770B (zh) 氮化镓基反相器芯片及其形成方法
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP2013149959A (ja) 窒化物系半導体装置
JP5534049B2 (ja) 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法
JP2006060071A (ja) ＧａＮ系電界効果トランジスタ
JP4924046B2 (ja) 接合型ｉｉｉ族窒化物トランジスタを作製する方法
EP3564987A1 (en) Semiconductor substrate and electronic device

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880131746.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08877732

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010535561

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20117009163

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2008877732

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2008877732

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE