WO2010021262A1 - 回路モジュール及びその製造方法 - Google Patents

回路モジュール及びその製造方法 Download PDF

Info

Publication number
WO2010021262A1
WO2010021262A1 PCT/JP2009/064112 JP2009064112W WO2010021262A1 WO 2010021262 A1 WO2010021262 A1 WO 2010021262A1 JP 2009064112 W JP2009064112 W JP 2009064112W WO 2010021262 A1 WO2010021262 A1 WO 2010021262A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit module
main surface
insulator layer
layer
manufacturing
Prior art date
Application number
PCT/JP2009/064112
Other languages
English (en)
French (fr)
Inventor
西川　博
藤田　真
史聖 川原
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN200980124807.3A priority Critical patent/CN102077700B/zh
Priority to JP2010506753A priority patent/JP4525866B2/ja
Priority to EP09808198.7A priority patent/EP2320718A4/en
Publication of WO2010021262A1 publication Critical patent/WO2010021262A1/ja
Priority to US13/005,018 priority patent/US8240035B2/en
Priority to US13/547,085 priority patent/US8724334B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49798—Dividing sequentially from leading end, e.g., by cutting or breaking

Definitions

  • the present invention relates to a circuit module and a manufacturing method thereof, and more specifically to a circuit module in which an electronic component is mounted on a substrate and a manufacturing method thereof.
  • FIG. 14 is a process cross-sectional view of the method for manufacturing the circuit module 500 described in Patent Document 1.
  • an electronic component 504 is mounted on a substrate 502.
  • an insulating layer 506 is formed so as to cover the main surface of the substrate 502 and the electronic component 504.
  • a kerf 508 is formed.
  • a tip end portion 508 a which is a groove having a narrower width than the cut groove 508 is formed at the bottom of the cut groove 508.
  • a conductive resin is applied on the insulating layer 506 and in the cut groove 508 to form the shield layer 510.
  • the substrate 502 and the shield layer 510 are cut by a dicing device by a width W wider than the tip portion 508a.
  • the collective substrate is divided into individual circuit modules 500.
  • the air in the kerf 508 accumulates in the tip portion 508a when the shield layer 510 is formed. And since the front-end
  • the main surface of the insulating layer 506 on which the shield layer 510 is formed is flat. If a paste-like conductive resin is applied on such a flat insulating layer 506, it will grow too thin. As a result, in the method of manufacturing the circuit module 500, there is a possibility that a defective area where the conductive resin is not applied is generated in the shield layer 510.
  • an object of the present invention is to provide a circuit module that can reduce the occurrence of a defective area in which a conductive resin is not applied in a shield layer, and a manufacturing method thereof.
  • the method for manufacturing a circuit module according to the first aspect of the present invention includes a step of preparing a mother substrate, a step of mounting a plurality of electronic components on the main surface of the mother substrate, a main surface of the mother substrate, and A step of forming an insulator layer so as to cover the plurality of electronic components, and the insulating layer is formed so that irregularities are formed on a main surface of the insulator layer and the insulator layer has a predetermined thickness.
  • a circuit module covers a substrate, an electronic component mounted on the main surface of the substrate, the main surface of the substrate and the electronic component, and has an unevenness on the main surface. It is characterized by comprising an insulating layer provided and a shield layer made of a conductive resin provided on the main surface of the insulating layer.
  • FIG. 1 is an external perspective view of a circuit module according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional structural view taken along line AA of the circuit module of FIG. It is a disassembled perspective view of a circuit board. It is an external appearance perspective view at the time of preparation of a circuit module. It is an external appearance perspective view at the time of preparation of a circuit module. It is an external appearance perspective view at the time of preparation of a circuit module. It is process sectional drawing of a circuit module. It is an external appearance perspective view at the time of preparation of a circuit module. It is process sectional drawing of a circuit module. It is an external appearance perspective view at the time of preparation of a circuit module. It is an external appearance perspective view at the time of preparation of a circuit module. It is process sectional drawing of a circuit module. It is an external appearance perspective view at the time of preparation of a circuit module. It is process sectional drawing of a circuit module. It is a sectional structure figure of a circuit module concerning a modification
  • FIG. 1 is an external perspective view of a circuit module 10 according to an embodiment of the present invention. However, FIG. 1 is shown partially transparently so that the internal structure can be understood.
  • FIG. 2 is a cross-sectional structural view taken along line AA of the circuit module 10 of FIG.
  • the height direction is defined as the z-axis direction.
  • the short side direction when viewed in plan from the z-axis direction is defined as the x-axis direction
  • the long side direction is defined as the y-axis direction.
  • the x axis, the y axis, and the z axis are orthogonal to each other.
  • the circuit module 10 includes a circuit board 12, electronic components 14a and 14b, an insulator layer 16 and a shield layer 18 as shown in FIG.
  • the circuit board 12 is a printed board having a built-in circuit and external electrodes. The configuration of the circuit board 12 will be described below with reference to FIG. FIG. 3 is an exploded perspective view of the circuit board 12.
  • the circuit board 12 is a so-called multilayer printed board, and includes insulator layers 30a to 30d, external electrodes 32, 34, 38, and 40, wirings 36, via-hole conductors V1 to V10, and a ground conductor G. It has a main surface S1 on the positive direction side.
  • the external electrodes 32, 34, 38, and 40, the wiring 36, and the via-hole conductors V1 to V10 are provided with reference numerals only for representative ones.
  • the insulator layers 30a to 30d have a rectangular shape and are made of glass epoxy or the like.
  • the insulator layers 30a to 30d may be made of ceramic.
  • the main surface on the positive side in the z-axis direction of the insulator layers 30a to 30d is referred to as the front surface, and the main surface on the negative direction side in the z-axis direction of the insulator layers 30a to 30d is referred to as the back surface.
  • External electrodes 32 are provided on the surface of the insulator layer 30a.
  • An electronic component 14 a is mounted on the external electrode 32.
  • Four external electrodes 34 are provided on the surface of the insulator layer 30a.
  • An electronic component 14 b is mounted on the external electrode 34.
  • the via-hole conductor V1 is provided so as to penetrate the insulator layer 30a in the z-axis direction, and is connected to the external electrode 32 at the end on the positive direction side in the z-axis direction.
  • the via-hole conductor V2 is provided so as to penetrate the insulator layer 30a in the z-axis direction, and is connected to the external electrode 34 at the end on the positive direction side in the z-axis direction.
  • the ground conductor G is a conductor layer that covers substantially the entire surface of the insulator layer 30b. Therefore, as shown in FIG. 3, the ground conductor G is in contact with the four sides of the insulator layer 30b. However, the ground conductor G is provided with blank portions B1 and B2 where no conductor layer is provided. Each of the via-hole conductors V4 and V5 is provided so as to penetrate the insulator layer 30b in the z-axis direction at a position overlapping the blank portions B1 and B2 when viewed in plan from the z-axis direction. Thereby, the via-hole conductors V4 and V5 are insulated from the ground conductor G.
  • the end portions on the positive side in the z-axis direction of the via-hole conductors V4 and V5 are respectively connected to the via-hole conductors V1 and V2 that overlap when viewed in plan from the z-axis direction. Further, end portions on the negative direction side of the via hole conductors V1 and V2 other than the via hole conductors V1 and V2 connected to the via hole conductors V4 and V5 are connected to the ground conductor G.
  • the via-hole conductors V3 and V6 are provided so as to penetrate the insulator layer 30b in the z-axis direction, and are connected to the ground conductor G at the end on the positive direction side in the z-axis direction.
  • the via-hole conductors V3 and V6 are provided at positions overlapping the via-hole conductors V1 and V2 when viewed in plan from the z-axis direction.
  • the via-hole conductor V7 is provided so as to penetrate the insulator layer 30c in the z-axis direction, and is connected to the via-hole conductor V3 or the via-hole conductor V4 at the end on the positive direction side in the z-axis direction.
  • the via-hole conductor V8 is provided so as to penetrate the insulator layer 30c in the z-axis direction, and is connected to the via-hole conductor V5 or the via-hole conductor V6 at the end on the positive direction side in the z-axis direction.
  • the wiring 36 is provided on the surface of the insulator layer 30c and connects the via-hole conductors V7 to each other or between the via-hole conductors V7 and V8.
  • the via-hole conductor V9 is provided so as to penetrate the insulator layer 30d in the z-axis direction, and is connected to the via-hole conductor V7 at the end on the positive direction side in the z-axis direction.
  • the via-hole conductor V10 is provided so as to penetrate the insulator layer 30d in the z-axis direction, and is connected to the via-hole conductor V8 at the end on the positive direction side in the z-axis direction.
  • External electrodes 38 are provided on the back surface of the insulator layer 30d.
  • the external electrode 38 is connected to the end of the via-hole conductor V9 on the negative side in the z-axis direction.
  • Four external electrodes 40 are provided on the back surface of the insulator layer 30d.
  • the external electrode 40 is connected to the end of the via-hole conductor V10 on the negative direction side in the z-axis direction.
  • the external electrodes 38 and 40 are connected to the external electrodes of the mother board when the circuit board 12 is mounted on the mother board.
  • a ground potential is applied to the external electrodes 38 and 40 that are electrically connected to the ground conductor G.
  • circuit board 12 may include a capacitor, a coil, a microstrip line, and the like, for example.
  • the electronic component 14a is, for example, a semiconductor integrated circuit, and is mounted on the main surface S1 of the circuit board 12 as shown in FIGS.
  • a plurality of (for example, 16) external electrodes are provided on the main surface of the electronic component 14a on the negative side in the z-axis direction, and are connected to the external electrodes 32 of FIG. ing.
  • the electronic component 14b is a chip-type electronic component such as a noise filter, for example, and is mounted on the main surface S1 of the circuit board 12 as shown in FIGS.
  • a plurality of (for example, four) external electrodes are provided on the main surface of the electronic component 14b on the negative side in the z-axis direction, and are connected to the external electrodes 34 of FIG. ing.
  • the insulator layer 16 is made of an insulating resin (for example, epoxy resin) and covers the main surface S1 of the circuit board 12 and the electronic components 14a and 14b as shown in FIGS.
  • the insulator layer 16 serves to protect the main surface S1 of the circuit board 12 and the electronic components 14a and 14b, and to insulate the electronic components 14a and 14b from a shield layer 18 described later.
  • the main surface S2 located on the positive side in the z-axis direction of the insulator layer 16 is provided with irregularities. More specifically, the unevenness includes a plurality of grooves 20 and a plurality of protrusions 22 extending in the y-axis direction.
  • the grooves 20 and the protrusions 22 are provided so as to be alternately arranged in the x-axis direction.
  • the plurality of grooves 20 have the same shape in a cross section perpendicular to the y-axis direction
  • the plurality of protrusions 22 are perpendicular to the y-axis direction as shown in FIG. It has the same shape in various cross sections.
  • the plurality of grooves 20 and the plurality of protrusions 22 are arranged in the x-axis direction at equal intervals. That is, the main surface S2 is provided with irregularities having a periodic structure. In FIG. 1 and FIG. 2, the undulations of the groove 20 and the protrusion 22 are exaggerated from the actual one so that the state of the unevenness can be easily understood.
  • the shield layer 18 is made of a conductive resin provided on the main surface S2 of the insulator layer. Since the shield layer 18 has a relatively thin film thickness, the main surface of the shield layer 18 is formed with unevenness following the unevenness of the main surface of the insulator layer 16. The shield layer 18 covers the side surfaces of the insulator layer 16 that are located on both sides in the x-axis direction.
  • the shield layer 18 covers part of the side surface located on both sides of the circuit board 12 in the x-axis direction. Specifically, steps are provided on both sides of the main surface S1 of the circuit board 12 in the x-axis direction as shown in FIGS. That is, a part of both sides in the x-axis direction of the main surface S1 is scraped, so that the main surface S1 is positioned on the negative side in the z-axis direction from the main surface S1 and is positive in the z-axis direction as shown in FIG.
  • Surfaces S4 and S5 facing the direction side are formed. The surface S4 is located on the negative direction side in the x-axis direction, and the surface S5 is located on the positive direction side in the x-axis direction.
  • a surface S6 is formed so as to connect the main surface S1 and the surface S4, and a surface S7 is formed so as to connect the main surface S1 and the surface S5.
  • the surfaces S6 and S7 are surfaces orthogonal to the x-axis direction. Note that there is no step between the surface S6 and the side surface of the insulator layer 16 on the negative side in the x-axis direction. Similarly, there is no level difference between the surface S7 and the side surface of the insulator layer 16 on the positive side in the x-axis direction.
  • the ground conductor G is exposed from these surfaces S6 and S7 as shown in FIG.
  • the shield layer 18 covers the surfaces S4 to S7. Thereby, the shield layer 18 and the ground conductor G are connected. That is, the ground potential is applied to the ground conductor G. As a result, the shield layer 18 prevents noise from being radiated out of the circuit module 10 and noise from entering the circuit module 10.
  • circuit module manufacturing method Next, a method for manufacturing the circuit module 10 will be described with reference to the drawings. 4 to 6, FIG. 8 and FIG. 10 are external perspective views when the circuit module 10 is manufactured. 7, 9, and 11 are process cross-sectional views of the circuit module 10.
  • the mother board 112 is a collective board in which a plurality of circuit boards 12 are arranged in a matrix. In FIG. 4, 24 circuit boards 12 are arranged.
  • the mother substrate 112 may be prepared by manufacturing, or may be prepared by purchasing a finished product. Since the mother substrate 112 is a general one, a description of the manufacturing method thereof is omitted.
  • a plurality of electronic components 14 a and 14 b are mounted on the main surface S ⁇ b> 1 of the mother substrate 112.
  • the mother board 112 is partitioned into a plurality of circuit boards 12 by a one-dot chain line.
  • the alternate long and short dash lines in FIG. 4 is the cut line CLx
  • the alternate long and short dash line extending in the y-axis direction is the cut line CLy.
  • Cut lines CLx and CLy indicate dividing lines of the mother substrate 112.
  • electronic components 14a and 14b are solder-mounted one by one on the main surface S1 of each circuit board 12.
  • an insulator layer 116 is formed so as to cover the main surface S1 of the mother substrate 112 and the plurality of electronic components 14a and 14b. Specifically, an insulating resin is applied to the main surface S1 of the mother substrate 112 and the plurality of electronic components 14a and 14b by a dispenser. Then, the insulating resin is heated and cured.
  • the insulator layer 116 is formed so that irregularities are formed on the main surface S ⁇ b> 2 of the insulator layer 116 and the thickness of the insulator layer 116 becomes a predetermined thickness H.
  • a plurality of grooves 20 and a plurality of protrusions 22 extending in the y-axis direction are formed on the main surface S ⁇ b> 2 of the insulator layer 116.
  • the interval L2 between the plurality of grooves 20 and the interval L2 between the plurality of protrusions 22 are smaller than the width L1 of the circuit module 10 in the x-axis direction.
  • the dicer D1 is moved toward the negative side in the y-axis direction on the main surface S2 of the insulator layer 116, as shown in FIG. Thereafter, the dicer D1 is shifted to the positive direction side in the x-axis direction. Then, on the main surface S2 of the insulator layer 116, the dicer D1 is moved toward the negative direction side in the y-axis direction. By repeating this process, the entire main surface S2 of the insulator layer 116 is cut.
  • the cutting surface F of the dicer D1 has irregularities as shown in FIG. 7, and specifically has a convex part F1 and a concave part F2.
  • the convex portion F1 protrudes relatively to the negative direction side in the z-axis direction
  • the concave portion F2 is relatively recessed to the positive direction side in the z-axis direction.
  • the recessed part F2 is located in the positive direction side of the x-axis direction rather than the convex part F1.
  • the cutting surface F of the dicer D1 is flat in a new state. However, as described above, the dicer D1 moves toward the negative direction side in the y-axis direction and is shifted to the positive direction side in the x-axis direction. Therefore, the dicer D1 comes into contact with the negative side in the x-axis direction of the main surface S2 of the insulator layer 116 at the beginning of the cutting of the insulator layer 116. At this time, the dicer D1 does not contact the insulator layer 116 over the entire cutting surface F, but contacts the insulator layer 116 at the concave portion F2 located on the negative side in the x-axis direction. Therefore, the concave portion F2 wears preferentially compared to the convex portion F1. As a result, the cutting surface F has convex portions F1 and concave portions F2, as shown in FIG.
  • the insulator layer 116 When the insulator layer 116 is cut by the dicer D1 having the cutting surface F as described above, the insulator layer 116 is relatively ablated in the convex portion F1 to form the grooves 20. In addition, in the recess F2, the insulating layer 116 is relatively shaved to form the protrusions 22.
  • the width L4 of the dicer D1 in the x-axis direction is smaller than the width L1 of the circuit module 10 in the x-axis direction.
  • a plurality of grooves 20 and a plurality of protrusions 22 are formed in the circuit module 10 with a periodic structure.
  • the width L3 for shifting the dicer D1 to the positive direction side in the x-axis direction is smaller than the width L4 of the dicer D1 in the x-axis direction.
  • the thickness H of the insulator layer 116 is an average value of the distance from the main surface S1 of the mother substrate 112 to the main surface S2 of the insulator layer 116.
  • a plurality of grooves 42 extending in the y-axis direction are formed by a dicer D2 having a narrower width than the dicer D1.
  • the dicer D2 is advanced toward the negative side in the y-axis direction along the cut line CLy in FIG.
  • the bottom surface of the groove 42 does not reach the main surface of the mother substrate 112 on the negative side in the z-axis direction and is closer to the negative direction side in the z-axis direction than the ground conductor G.
  • the groove 42 is formed so as to reach. Thereby, the ground conductor G is exposed on the inner peripheral surface of the groove 42.
  • a conductive resin is applied on the main surface S ⁇ b> 2 of the insulator layer 116 and the inner peripheral surface of the groove 42 to form the shield layer 118.
  • the conductive resin is applied by spin coating. Specifically, the mother substrate 112 is placed on a turntable and the mother substrate 112 is rotated at a predetermined angular velocity. Then, a slurry-like conductive resin is dropped on the center of the insulator layer 116. Thereby, the conductive resin spreads thinly over the entire main surface S2 of the insulating layer 116 due to centrifugal force.
  • the conductive resin gradually spreads over the entire main surface S ⁇ b> 2 of the insulator layer 116 while accumulating in the grooves 20 and being caught by the protrusions 22. Thereby, it is prevented that the conductive resin is excessively stretched and a defective region where the conductive resin is not applied is generated in the shield layer 118. Thereafter, the shield layer 118 is cured.
  • the main surface S3 of the shield layer 118 is formed with unevenness following the unevenness of the main surface S2.
  • the mother substrate 112 on which the insulator layer 116 and the shield layer 118 are formed is divided to obtain a plurality of circuit modules 10. Specifically, a dicer having a width smaller than that of the dicer D2 is advanced along the cut lines CLx and CLy to cut the mother substrate 112. Through the above steps, the circuit module 10 shown in FIGS. 1 and 2 is completed.
  • the main surface S2 of the insulator layer 116 is formed with unevenness (the groove 20 and the protrusion 22). Therefore, for example, when the conductive resin is applied to the main surface S2 of the insulator layer 116 by the spin coat method, the conductive resin spreads over the main surface S2 while being caught by the unevenness. Therefore, it is possible to reduce the occurrence of a defective region where the conductive resin is not applied in the shield layer 118 due to excessive expansion of the conductive resin.
  • the generation of defective areas can be reduced for the following reasons. More specifically, if the gap between the groove 20 and the protrusion 22 is too wide, the conductive resin may be stretched too much. Therefore, in the circuit module 10 and the manufacturing method thereof, as shown in FIG. 7, the width L4 of the dicer D1 in the x-axis direction is smaller than the width L1 of the circuit module 10 in the x-axis direction. Further, the width L3 for shifting the dicer D1 in the x-axis direction is smaller than the width L4 in the x-axis direction of the dicer D1. As a result, a plurality of grooves 20 and protrusions 22 are formed on one circuit board 12. As a result, the gap between the groove 20 and the protrusion 22 is too wide to prevent the conductive resin from extending too much, and the generation of defective areas is reduced.
  • the occurrence of disconnection between the electronic components 14a and 14b and the circuit board 12 can be reduced as described below. More specifically, in the circuit module 10 and the manufacturing method thereof, the width L4 of the dicer D1 in the x-axis direction is smaller than the width L1 of the circuit module 10 in the x-axis direction.
  • the width L4 of the dicer D1 in the x-axis direction is smaller than the width L1 of the circuit module 10 in the x-axis direction.
  • FIG. 12 is a cross-sectional structure diagram of a circuit module 10a according to a modification.
  • FIG. 13 is a process cross-sectional view of the circuit module 10a according to the modification.
  • the difference between the circuit module 10a and the circuit module 10 is that the uneven shape of the main surface S2 of the insulator layer 16 is different. This is because the dicer D1 ′ in the method for manufacturing the circuit module 10a is different from the dicer D1 in the method for manufacturing the circuit module 10. Below, it demonstrates centering on this difference.
  • the main surface S2 of the insulator layer 16 of the circuit module 10a has irregularities smaller than the main surface S2 of the insulator layer 16 of the circuit module 10.
  • the circuit module 10a manufacturing method uses a relatively large dicer for cutting metal as the dicer D1 ′. More specifically, since the dicer D1 ′ is a dicer for cutting metal, it has a relatively high hardness compared to the dicer D1. Therefore, since the dicer D1 ′ is harder to wear than the dicer D1, the dicer D1 ′ does not have the convex portion F1 and the concave portion F2 unlike the dicer D1. Instead, the dicer D1 ′ has a relatively rough cutting surface F ′ even when it is not worn.
  • corrugation (the groove
  • corrugation of the main surface S2 of the insulator layer 16 of the circuit module 10 can be obtained in the main surface S2 of the insulator layer 16 of the circuit module 10a.
  • the circuit module 10a and the manufacturing method thereof as described above since the unevenness of the main surface S2 of the insulator layer 16 is reduced, it is easy to fill the unevenness of the main surface S2 with the shield layer 18. As a result, the main surface S3 of the shield layer 18 is planarized. Even if the dicer D1 ′ is relatively large as described above, by using the dicer D1 ′ having a rough surface, irregularities are formed on the main surface of the insulating layer 16 to generate a defective region to which the conductive resin is not applied. Can be reduced.
  • the main surface S2 of the insulator layer 116 may be cut by the dicer D1 having the flat cutting surface F.
  • the dicer D1 having the flat cutting surface F.
  • the present invention is useful for a circuit module and a method for manufacturing the circuit module, and is particularly excellent in that the generation of a defective area in which a conductive resin is not applied can be reduced in the shield layer.

Abstract

　導電性樹脂が塗布されない欠陥領域がシールド層に発生することを低減できる回路モジュール及びその製造方法を提供する。 　マザー基板１１２を準備する。マザー基板１１２の主面Ｓ１上に、複数の電子部品１４ａを実装する。マザー基板１１２の主面Ｓ１及び電子部品１４ａを覆うように絶縁体層１１６を形成する。絶縁体層１１６の主面Ｓ２に溝２０及び突起２２が形成され、かつ、絶縁体層１１６の厚みが厚みＨとなるように、絶縁体層１１６を切削する。絶縁層１１６の主面Ｓ２上に導電性樹脂を塗布して、シールド層１１８を形成する。絶縁体層１１６及びシールド層１１８が形成されたマザー基板１１２を分割して、複数の回路モジュールを得る。

Description

回路モジュール及びその製造方法
　本発明は、回路モジュール及びその製造方法に関し、より特定的には、基板上に電子部品が実装されてなる回路モジュール及びその製造方法に関する。
　従来の回路モジュール及びその製造方法に関連する発明としては、例えば、特許文献１に記載の回路モジュールの製造方法が知られている。以下に、図面を参照しながら、特許文献１に記載の回路モジュールの製造方法について説明する。図１４は、特許文献１に記載の回路モジュール５００の製造方法の工程断面図である。
　まず、図１４（ａ）に示すように、基板５０２上に電子部品５０４を実装する。次に、図１４（ｂ）に示すように、基板５０２の主面及び電子部品５０４を覆うように絶縁層５０６を形成する。次に、図１４（ｃ）に示すように、切り溝５０８を形成する。この際、切り溝５０８の底部に、切り溝５０８よりも狭い幅の溝である先端部５０８ａを形成する。次に、図１４（ｄ）に示すように、絶縁層５０６上及び切り溝５０８内に導電性樹脂を塗布して、シールド層５１０を形成する。最後に、先端部５０８ａよりも広い幅Ｗだけ基板５０２及びシールド層５１０をダイシング装置により切削する。これにより、図１４（ｅ）に示すように、集合基板が個別の回路モジュール５００に分割される。
　以上のような回路モジュール５００の製造方法によれば、シールド層５１０の形成の際に、切り溝５０８内の空気が先端部５０８ａに溜まる。そして、先端部５０８ａは、回路モジュール５００の分割時に削り取られるので、基板５０２及び絶縁層５０６とシールド層５１０との間に空気が介在することが低減される。その結果、シールド層５１０の基板５０２及び絶縁層５０６への密着性が向上する。
　ところで、図１４に示すように、シールド層５１０が形成される絶縁層５０６の主面は、平坦である。このような平坦な絶縁層５０６上にペースト状の導電性樹脂を塗布すると、薄く伸びすぎてしまう。その結果、回路モジュール５００の製造方法では、シールド層５１０において、導電性樹脂が塗布されない欠陥領域が発生するおそれがある。
特開２００８－４２１５２号公報
　そこで、本発明の目的は、導電性樹脂が塗布されない欠陥領域がシールド層に発生することを低減できる回路モジュール及びその製造方法を提供することである。
　本発明の第１の形態に係る回路モジュールの製造方法は、マザー基板を準備する工程と、前記マザー基板の主面上に、複数の電子部品を実装する工程と、前記マザー基板の主面及び前記複数の電子部品を覆うように絶縁体層を形成する工程と、前記絶縁体層の主面に凹凸が形成され、かつ、該絶縁体層の厚みが所定の厚みとなるように、該絶縁体層を切削する工程と、前記絶縁層の主面上に導電性樹脂を塗布して、シールド層を形成する工程と、前記絶縁体層及び前記シールド層が形成された前記マザー基板を分割して、複数の回路モジュールを得る工程と、を備えていること、を特徴とする。
　本発明の第２の形態に係る回路モジュールは、基板と、前記基板の主面上に実装されている電子部品と、前記基板の主面及び前記電子部品を覆い、かつ、主面に凹凸が設けられている絶縁体層と、前記絶縁体層の主面上に設けられている導電性樹脂からなるシールド層と、を備えていること、を特徴とする。
　本発明によれば、導電性樹脂が塗布されない欠陥領域がシールド層に発生することを低減できる。
本発明の一実施形態に係る回路モジュールの外観斜視図である。 図１の回路モジュールのＡ－Ａにおける断面構造図である。 回路基板の分解斜視図である。 回路モジュールの作製時の外観斜視図である。 回路モジュールの作製時の外観斜視図である。 回路モジュールの作製時の外観斜視図である。 回路モジュールの工程断面図である。 回路モジュールの作製時の外観斜視図である。 回路モジュールの工程断面図である。 回路モジュールの作製時の外観斜視図である。 回路モジュールの工程断面図である。 変形例に係る回路モジュールの断面構造図である。 変形例に係る回路モジュールの工程断面図である。 特許文献１に記載の回路モジュールの製造方法の工程断面図である。
　以下に、本発明の実施形態に係る回路モジュール及びその製造方法について図面を参照しながら説明する。
（回路モジュールの構成）
　以下に、本発明の一実施形態に係る回路モジュールの構成について図面を参照しながら説明する。図1は、本発明の一実施形態に係る回路モジュール１０の外観斜視図である。ただし、図1は、その内部構造を理解できるように一部透視して記載した。図２は、図１の回路モジュール１０のＡ－Ａにおける断面構造図である。以下では、略直方体状をなす回路モジュール１０において、高さ方向をｚ軸方向と定義する。また、ｚ軸方向から平面視したときの短辺方向をｘ軸方向と定義し、長辺方向をｙ軸方向と定義する。ｘ軸、ｙ軸、ｚ軸は、互いに直交している。
　回路モジュール１０は、図１に示すように、回路基板１２、電子部品１４ａ，１４ｂ、絶縁体層１６及びシールド層１８を備えている。回路基板１２は、回路を内蔵していると共に、外部電極を有しているプリント基板である。以下に、図３を参照しながら、回路基板１２の構成について説明する。図３は、回路基板１２の分解斜視図である。
　回路基板１２は、所謂多層プリント基板であり、絶縁体層３０ａ～３０ｄ、外部電極３２，３４，３８，４０、配線３６及びビアホール導体Ｖ１～Ｖ１０、グランド導体Ｇを含んでおり、ｚ軸方向の正方向側において主面Ｓ１を有している。図３において、外部電極３２，３４，３８，４０、配線３６及びビアホール導体Ｖ１～Ｖ１０については、代表的なものにのみ参照符号を付してある。
　絶縁体層３０ａ～３０ｄは、長方形状をなしており、ガラスエポキシなどにより構成されている。なお、絶縁体層３０ａ～３０ｄは、セラミックにより構成されていてもよい。以下では、絶縁体層３０ａ～３０ｄのｚ軸方向の正方向側の主面を表面と称し、絶縁体層３０ａ～３０ｄのｚ軸方向の負方向側の主面を裏面と称す。
　外部電極３２は、絶縁体層３０ａの表面に１６個設けられている。外部電極３２には、電子部品１４ａが実装される。外部電極３４は、絶縁体層３０ａの表面に４個設けられている。外部電極３４には、電子部品１４ｂが実装される。
　ビアホール導体Ｖ１は、絶縁体層３０ａをｚ軸方向に貫通するように設けられており、ｚ軸方向の正方向側の端部において外部電極３２と接続されている。ビアホール導体Ｖ２は、絶縁体層３０ａをｚ軸方向に貫通するように設けられており、ｚ軸方向の正方向側の端部において外部電極３４と接続されている。
　グランド導体Ｇは、絶縁体層３０ｂの表面の略全面を覆う導体層である。よって、グランド導体Ｇは、図３に示すように、絶縁体層３０ｂの４辺に接している。ただし、グランド導体Ｇには、導体層が設けられていない空白部Ｂ１，Ｂ２が設けられている。ビアホール導体Ｖ４，Ｖ５はそれぞれ、ｚ軸方向から平面視したときに、空白部Ｂ１，Ｂ２と重なる位置において、絶縁体層３０ｂをｚ軸方向に貫通するように設けられている。これにより、ビアホール導体Ｖ４，Ｖ５は、グランド導体Ｇとは絶縁されている。ビアホール導体Ｖ４，Ｖ５のｚ軸方向の正方向側の端部はそれぞれ、ｚ軸方向から平面視したときに重なるビアホール導体Ｖ１，Ｖ２に接続されている。また、ビアホール導体Ｖ４，Ｖ５に接続されているビアホール導体Ｖ１，Ｖ２以外のビアホール導体Ｖ１，Ｖ２の負方向側の端部は、グランド導体Ｇに接続されている。
　ビアホール導体Ｖ３，Ｖ６は、絶縁体層３０ｂをｚ軸方向に貫通するように設けられており、ｚ軸方向の正方向側の端部においてグランド導体Ｇに接続されている。また、ビアホール導体Ｖ３，Ｖ６はそれぞれ、ｚ軸方向から平面視したときに、ビアホール導体Ｖ１，Ｖ２と重なる位置に設けられている。
　ビアホール導体Ｖ７は、絶縁体層３０ｃをｚ軸方向に貫通するように設けられており、ｚ軸方向の正方向側の端部においてビアホール導体Ｖ３又はビアホール導体Ｖ４に接続されている。また、ビアホール導体Ｖ８は、絶縁体層３０ｃをｚ軸方向に貫通するように設けられており、ｚ軸方向の正方向側の端部においてビアホール導体Ｖ５又はビアホール導体Ｖ６に接続されている。
　配線３６は、絶縁体層３０ｃの表面に設けられ、ビアホール導体Ｖ７同士又はビアホール導体Ｖ７，Ｖ８間を接続している。
　ビアホール導体Ｖ９は、絶縁体層３０ｄをｚ軸方向に貫通するように設けられており、ｚ軸方向の正方向側の端部においてビアホール導体Ｖ７に接続されている。また、ビアホール導体Ｖ１０は、絶縁体層３０ｄをｚ軸方向に貫通するように設けられており、ｚ軸方向の正方向側の端部においてビアホール導体Ｖ８に接続されている。
　外部電極３８は、絶縁体層３０ｄの裏面に１６個設けられている。外部電極３８には、ビアホール導体Ｖ９のｚ軸方向の負方向側の端部が接続されている。また、外部電極４０は、絶縁体層３０ｄの裏面に４個設けられている。外部電極４０には、ビアホール導体Ｖ１０のｚ軸方向の負方向側の端部が接続されている。外部電極３８，４０は、回路基板１２がマザーボードに実装された際に、マザーボードの外部電極に接続される。そして、グランド導体Ｇに電気的に接続されている外部電極３８，４０には、接地電位が印加される。
　なお、回路基板１２の内部構造については、グランド導体Ｇが設けられている点以外は、特に重要ではないので、これ以上の説明を省略する。ただし、回路基板１２は、例えば、コンデンサやコイル、マイクロストリップライン等を内蔵していてもよい。
　電子部品１４ａは、例えば、半導体集積回路であり、図１及び図２に示すように、回路基板１２の主面Ｓ１上に実装される。電子部品１４ａのｚ軸方向の負方向側の主面には、複数（例えば、１６個）の外部電極（図示せず）が設けられており、図３の外部電極３２とはんだ等により接続されている。
　電子部品１４ｂは、例えば、ノイズフィルタ等のチップ型電子部品であり、図１及び図２に示すように、回路基板１２の主面Ｓ１上に実装される。電子部品１４ｂのｚ軸方向の負方向側の主面には、複数（例えば、４個）の外部電極（図示せず）が設けられており、図３の外部電極３４とはんだ等により接続されている。
　絶縁体層１６は、絶縁性樹脂（例えば、エポキシ樹脂）からなり、図１及び図２に示すように、回路基板１２の主面Ｓ１及び電子部品１４ａ，１４ｂを覆っている。絶縁体層１６は、回路基板１２の主面Ｓ１及び電子部品１４ａ，１４ｂを保護すると共に、電子部品１４ａ，１４ｂと後述するシールド層１８とを絶縁する役割を果たしている。
　更に、絶縁体層１６のｚ軸方向の正方向側に位置する主面Ｓ２には、凹凸が設けられている。より詳細には、凹凸は、ｙ軸方向に延在している複数の溝２０及び複数の突起２２からなる。溝２０及び突起２２は、ｘ軸方向に交互に並ぶように設けられている。更に、複数の溝２０は、図２に示すように、ｙ軸方向に垂直な断面において、同じ形状を有しており、複数の突起２２は、図２に示すように、ｙ軸方向に垂直な断面において同じ形状をなしている。そして、複数の溝２０及び複数の突起２２は、等間隔にｘ軸方向に並んでいる。すなわち、主面Ｓ２には、周期的な構造を有する凹凸が設けられている。なお、図１及び図２では、凹凸の様子を理解し易いように、溝２０及び突起２２の起伏を実際よりも誇張して記載した。
　シールド層１８は、絶縁体層の主面Ｓ２上に設けられている導電性樹脂からなる。シールド層１８は、比較的薄い膜厚を有しているので、シールド層１８の主面には、絶縁体層１６の主面の凹凸に倣った凹凸が形成されている。また、シールド層１８は、絶縁体層１６のｘ軸方向の両側に位置する側面を覆っている。
　更に、シールド層１８は、回路基板１２のｘ軸方向の両側に位置する側面の一部を覆っている。具体的には、回路基板１２の主面Ｓ１のｘ軸方向の両側には、図１及び図２に示すように段差が設けられている。すなわち、主面Ｓ１のｘ軸方向の両側の一部が削り取られることにより、図２に示すように、主面Ｓ１よりもｚ軸方向の負方向側に位置し、かつ、ｚ軸方向の正方向側を向く面Ｓ４，Ｓ５が形成されている。面Ｓ４は、ｘ軸方向の負方向側に位置し、面Ｓ５は、ｘ軸方向の正方向側に位置している。また、主面Ｓ１と面Ｓ４とを繋ぐように面Ｓ６が形成されていると共に、主面Ｓ１と面Ｓ５を繋ぐように面Ｓ７が形成されている。面Ｓ６，Ｓ７は、ｘ軸方向に直交する面である。なお、面Ｓ６と絶縁体層１６のｘ軸方向の負方向側の側面との間には段差が存在しない面一の状態である。同様に、面Ｓ７と絶縁体層１６のｘ軸方向の正方向側の側面との間には段差が存在しない面一の状態である。
　グランド導体Ｇは、図２に示すように、これら面Ｓ６，Ｓ７から露出している。そして、シールド層１８は、面Ｓ４～Ｓ７を覆っている。これにより、シールド層１８とグランド導体Ｇとは接続されている。すなわち、グランド導体Ｇには、接地電位が印加される。その結果、シールド層１８は、回路モジュール１０外にノイズが放射されたり、回路モジュール１０内にノイズが侵入したりすることを防止している。
（回路モジュールの製造方法）
　次に、回路モジュール１０の製造方法について図面を参照しながら説明する。図４ないし図６、図８及び図１０は、回路モジュール１０の作製時の外観斜視図である。図７、図９及び図１１は、回路モジュール１０の工程断面図である。
　まず、図４に示すマザー基板１１２を準備する。マザー基板１１２は、複数の回路基板１２がマトリクス状に配置された集合基板である。図４では、２４個の回路基板１２が配列されている。なお、マザー基板１１２は、作製することにより準備してもよいし、完成品を購入することにより準備してもよい。なお、マザー基板１１２は、一般的なものであるので、その製造方法の説明については省略する。
　次に、図４に示すように、マザー基板１１２の主面Ｓ１上に、複数の電子部品１４ａ，１４ｂを実装する。具体的には、マザー基板１１２は、一点鎖線により複数の回路基板１２に区画されている。図４の一点鎖線の内、ｘ軸方向に延びる一点鎖線は、カットラインＣＬｘであり、ｙ軸方向に延びる一点鎖線は、カットラインＣＬｙである。カットラインＣＬｘ，ＣＬｙは、マザー基板１１２の分割線を示している。そして、各回路基板１２の主面Ｓ１上に、１つずつ電子部品１４ａ，１４ｂをはんだ実装する。
　次に、図５に示すように、マザー基板１１２の主面Ｓ１及び複数の電子部品１４ａ，１４ｂを覆うように絶縁体層１１６を形成する。具体的には、マザー基板１１２の主面Ｓ１及び複数の電子部品１４ａ，１４ｂ上にディスペンサにより絶縁性樹脂を塗布する。そして、絶縁性樹脂を加熱して硬化させる。
　次に、図６及び図７に示すように、絶縁体層１１６の主面Ｓ２に凹凸が形成され、かつ、絶縁体層１１６の厚みが所定の厚みＨとなるように、絶縁体層１１６を切削する。本実施形態では、図７に示すように、ｙ軸方向に延在する複数本の溝２０及び複数本の突起２２を絶縁体層１１６の主面Ｓ２に形成する。そして、図７に示すように、複数本の溝２０の間隔Ｌ２、及び、複数本の突起２２の間隔Ｌ２は、ｘ軸方向における回路モジュール１０の幅Ｌ１よりも小さい。
　絶縁体層１１６の切削についてより具体的に説明する。絶縁体層１１６を切削する工程では、図６に示すように、絶縁体層１１６の主面Ｓ２上において、ｙ軸方向の負方向側に向かってダイサーＤ１を移動させる。その後、ダイサーＤ１をｘ軸方向の正方向側にずらす。そして、絶縁体層１１６の主面Ｓ２上において、ｙ軸方向の負方向側に向かってダイサーＤ１を移動させる。この工程を繰り返すことにより、絶縁体層１１６の主面Ｓ２の全面を切削する。
　ここで、ダイサーＤ１の切削面Ｆは、図７に示すように凹凸を有し、具体的には、凸部Ｆ１及び凹部Ｆ２を有している。凸部Ｆ１は、相対的にｚ軸方向の負方向側に突出しており、凹部Ｆ２は、相対的にｚ軸方向の正方向側に窪んでいる。そして、凹部Ｆ２は、凸部Ｆ１よりもｘ軸方向の正方向側に位置している。ダイサーＤ１の切削面Ｆがこのような構造を有する理由は以下の通りである。
　ダイサーＤ１の切削面Ｆは、新品の状態では、平坦である。ところが、ダイサーＤ１は、前記の通り、ｙ軸方向の負方向側に向かって移動し、ｘ軸方向の正方向側へとずらされていく。したがって、ダイサーＤ１は、絶縁体層１１６の切削時の最初に、絶縁体層１１６の主面Ｓ２のｘ軸方向の負方向側の辺に接触する。このとき、ダイサーＤ１は、絶縁体層１１６に切削面Ｆの全体で接触するのではなく、ｘ軸方向の負方向側に位置する凹部Ｆ２で絶縁体層１１６に接触する。そのため、凹部Ｆ２が凸部Ｆ１に比べて優先的に摩耗する。その結果、切削面Ｆは、図７に示すように、凸部Ｆ１及び凹部Ｆ２を有するようになる。
　上記のような切削面Ｆを有するダイサーＤ１により絶縁体層１１６を切削した場合、凸部Ｆ１では絶縁体層１１６が相対的に多く削られ溝２０が形成される。また、凹部Ｆ２では絶縁体層１１６が相対的に少なく削られ突起２２が形成される。
　また、図７に示すように、ダイサーＤ１のｘ軸方向における幅Ｌ４は、回路モジュール１０のｘ軸方向における幅Ｌ１よりも小さい。これにより、回路モジュール１０に複数本の溝２０及び複数本の突起２２が周期的構造を持って形成される。更に、図７に示すように、ｘ軸方向の正方向側にダイサーＤ１をずらす幅Ｌ３は、ダイサーＤ１のｘ軸方向における幅Ｌ４より小さい。これにより、ダイサーＤ１が絶縁体層１１６の主面Ｓ１を通過する領域が重複するようになる。これにより、絶縁体層１１６が切削されない領域が残留することが防止される。
　なお、図７において、絶縁体層１１６の厚みＨは、マザー基板１１２の主面Ｓ１から絶縁体層１１６の主面Ｓ２までの距離の平均値である。
　次に、図８に示すように、ダイサーＤ１よりも狭い幅を有するダイサーＤ２により、ｙ軸方向に延在する複数の溝４２を形成する。具体的には、図６のカットラインＣＬｙに沿って、ダイサーＤ２をｙ軸方向の負方向側に向かって進行させる。この際、図９に示すように、溝４２の底面が、マザー基板１１２のｚ軸方向の負方向側の主面に到達せず、かつ、グランド導体Ｇよりもｚ軸方向の負方向側に到達するように、溝４２を形成する。これにより、溝４２の内周面においてグランド導体Ｇが露出する。
　次に、図１０及び図１１に示すように、絶縁体層１１６の主面Ｓ２上及び溝４２の内周面に導電性樹脂を塗布して、シールド層１１８を形成する。導電性樹脂の塗布をスピンコート法により行う。具体的には、マザー基板１１２を回転台上に配置し、所定角速度でマザー基板１１２を回転させる。そして、絶縁体層１１６の中心に対して、スラリー状の導電性樹脂を滴下する。これにより、導電性樹脂は、遠心力により絶縁体層１１６の主面Ｓ２全体に薄く広がる。この際、導電性樹脂は、溝２０に溜まったり、突起２２に引っ掛かったりしながら、徐々に、絶縁体層１１６の主面Ｓ２全体に広がっていく。これにより、導電性樹脂が伸びすぎて、シールド層１１８において、導電性樹脂が塗布されない欠陥領域が発生することが防止される。この後、シールド層１１８を硬化させる。なお、シールド層１１８の主面Ｓ３には、主面Ｓ２の凹凸に倣った凹凸が形成される。
　次に、絶縁体層１１６及びシールド層１１８が形成されたマザー基板１１２を分割して、複数の回路モジュール１０を得る。具体的には、ダイサーＤ２の幅よりも狭い幅を有するダイサーを、カットラインＣＬｘ，ＣＬｙに沿って進行させて、マザー基板１１２をカットする。以上の工程を経て、図１及び図２に示す回路モジュール１０が完成する。
（効果）
　以上のような回路モジュール１０及びその製造方法によれば、シールド層１８において導電性樹脂が塗布されない欠陥領域が発生することを低減できる。より詳細には、特許文献１に記載の回路モジュール５００の製造方法では、図１４に示すように、シールド層５１０が形成される絶縁層５０６の主面は、平坦である。このような平坦な絶縁層５０６上にペースト状の導電性樹脂を塗布すると、薄く伸びすぎてしまう。その結果、回路モジュール５００の製造方法では、シールド層５１０において、導電性樹脂が塗布されない欠陥領域が発生するおそれがある。
　一方、回路モジュール１０及びその製造方法では、絶縁体層１１６の主面Ｓ２には、凹凸（溝２０及び突起２２）が形成されている。そのため、例えば、スピンコート法により導電性樹脂を絶縁体層１１６の主面Ｓ２に塗布する際に、導電性樹脂は、凹凸に引っ掛かりながら主面Ｓ２全体に広がっていくようになる。そのため、導電性樹脂が伸びすぎて、シールド層１１８において、導電性樹脂が塗布されない欠陥領域の発生を低減できる。
　また、回路モジュール１０及びその製造方法では、以下の理由によっても、欠陥領域の発生を低減できる。より詳細には、溝２０及び突起２２の間隔が広すぎると、導電性樹脂が伸びすぎてしまうおそれがある。そこで、回路モジュール１０及びその製造方法では、図７に示すように、ダイサーＤ１のｘ軸方向における幅Ｌ４は、回路モジュール１０のｘ軸方向における幅Ｌ１よりも小さい。更に、ｘ軸方向にダイサーＤ１をずらす幅Ｌ３は、ダイサーＤ１のｘ軸方向における幅Ｌ４よりも小さい。これにより、一つの回路基板１２に複数本の溝２０及び突起２２が形成されるようになる。その結果、溝２０及び突起２２の間隔が広すぎて、導電性樹脂が伸びすぎてしまうことが防止され、欠陥領域の発生が低減される。
　また、回路モジュール１０及びその製造方法では、以下に説明するように、電子部品１４ａ，１４ｂと回路基板１２との間に断線が発生することを低減できる。より詳細には、回路モジュール１０及びその製造方法では、ダイサーＤ１のｘ軸方向における幅Ｌ４は、回路モジュール１０のｘ軸方向における幅Ｌ１よりも小さい。このように、比較的に狭い幅のダイサーＤ１により絶縁体層１１６の切削を行うと、絶縁体層１１６の単位時間当たりの切削量が少なくて済む。そのため、絶縁体層１１６の切削時にマザー基板１１２にかかる負荷が小さくて済む。その結果、絶縁体層１１６の切削時にマザー基板１１２に負荷がかかって、マザー基板１１２と電子部品１４ａ，１４ｂと間に断線が発生することが低減される。
（変形例）
　以下に、変形例に係る回路モジュール及びその製造方法について図面を参照しながら説明する。図１２は、変形例に係る回路モジュール１０ａの断面構造図である。図１３は、変形例に係る回路モジュール１０ａの工程断面図である。
　回路モジュール１０ａと回路モジュール１０との相違点は、絶縁体層１６の主面Ｓ２の凹凸の形状が異なっている点である。これは、回路モジュール１０ａの製造方法におけるダイサーＤ１'が、回路モジュール１０の製造方法におけるダイサーＤ１と異なっているためである。以下に、かかる相違点を中心に説明を行う。
　図２及び図１２に示すように、回路モジュール１０ａの絶縁体層１６の主面Ｓ２は、回路モジュール１０の絶縁体層１６の主面Ｓ２よりも小さな凹凸を有している。これは、回路モジュール１０ａの製造方法では、ダイサーＤ１'として、金属を切削するための比較的大きなダイサーを用いているためである。より詳細には、ダイサーＤ１'は、金属を切削するためのダイサーであるので、ダイサーＤ１に比べて、比較的高い硬度を有している。故に、ダイサーＤ１'は、ダイサーＤ１に比べて、摩耗しにくいため、ダイサーＤ１のような凸部Ｆ１及び凹部Ｆ２を有していない。その代わり、ダイサーＤ１'は、摩耗していない状態であっても、比較的粗い切削面Ｆ'を有している。そして、回路モジュール１０ａの製造方法では、この切削面Ｆ'を利用して絶縁体層１１６の主面Ｓ２に凹凸（溝１２０及び突起１２２）を形成する。これにより、回路モジュール１０ａの絶縁体層１６の主面Ｓ２において、回路モジュール１０の絶縁体層１６の主面Ｓ２の凹凸よりも小さな凹凸を得ることができる。
　以上のような回路モジュール１０ａ及びその製造方法によれば、絶縁体層１６の主面Ｓ２の凹凸が小さくなるので、シールド層１８により主面Ｓ２の凹凸を埋めることが容易となる。その結果、シールド層１８の主面Ｓ３が平坦化される。このように比較的大きなダイサーＤ１'であっても、表面の粗いダイサーＤ１'を用いることにより、絶縁体層１６の主面に凹凸を形成して、導電性樹脂が塗布されない欠陥領域の発生を低減させることができる。
　なお、回路モジュール１０の製造方法において、平坦な切削面Ｆを有するダイサーＤ１によって、絶縁体層１１６の主面Ｓ２を切削してもよい。ただし、この場合、絶縁体層１１６の主面Ｓ２に凹凸を形成するために、ダイサーＤ１の絶縁体層１１６に対する切り込み深さを変化させる必要がある。
　本発明は、回路モジュール及びその製造方法に有用であり、特に、導電性樹脂が塗布されない欠陥領域がシールド層に発生することを低減できる点において優れている。
　Ｆ，Ｆ'  切削面
　Ｆ１　凸部
　Ｆ２　凹部
　Ｇ グランド導体
　Ｓ１～Ｓ３　主面
　１０，１０ａ　回路モジュール
　１２　回路基板
　１４ａ，１４ｂ　電子部品
　１６，１１６　絶縁体層
　１８，１１８　シールド層
　２０，４２，１２０　溝
　２２，１２２　突起
　Ｄ１，Ｄ１'，Ｄ２　ダイサー
　１１２　マザー基板

Claims (12)

  1. 　マザー基板を準備する工程と、
    　前記マザー基板の主面上に、複数の電子部品を実装する工程と、
    　前記マザー基板の主面及び前記複数の電子部品を覆うように絶縁体層を形成する工程と、
    　前記絶縁体層の主面に凹凸が形成され、かつ、該絶縁体層の厚みが所定の厚みとなるように、該絶縁体層を切削する工程と、
    　前記絶縁層の主面上に導電性樹脂を塗布して、シールド層を形成する工程と、
    　前記絶縁体層及び前記シールド層が形成された前記マザー基板を分割して、複数の回路モジュールを得る工程と、
    　を備えていること、
    　を特徴とする回路モジュールの製造方法。
  2. 　前記絶縁体層を切削する工程では、第１の方向に延在する複数本の溝又は複数本の突起を該絶縁体層の主面に形成すること、
    　を特徴とする請求項１に記載の回路モジュールの製造方法。
  3. 　前記複数本の溝の間隔又は前記複数本の突起の間隔は、前記第１の方向に直交する第２の方向における前記回路モジュールの幅よりも狭いこと、
    　を特徴とする請求項２に記載の回路モジュールの製造方法。
  4. 　前記絶縁体層を切削する工程では、該絶縁体層の主面上において、前記第１の方向にダイサーを移動させた後、該第１の方向に直交する第２の方向に該ダイサーをずらして該第１の方向に移動させることを繰り返すこと、
    　を特徴とする請求項２又は請求項３のいずれかに記載の回路モジュールの製造方法。
  5. 　前記ダイサーの前記第２の方向における幅は、前記回路モジュールの該第２の方向における幅よりも小さいこと、
    　を特徴とする請求項４に記載の回路モジュールの製造方法。
  6. 　前記絶縁体層を切削する工程において、前記第２の方向に前記ダイサーをずらす幅は、該ダイサーの前記第２の方向における幅よりも小さいこと、
    　を特徴とする請求項４又は請求項５のいずれかに記載の回路モジュールの製造方法。
  7. 　前記ダイサーの切削面は、凹凸を有していること、
    　を特徴とする請求項４ないし請求項６のいずれかに記載の回路モジュールの製造方法。
  8. 　前記シールド層を形成する工程では、スピンコート法により、前記絶縁体層の主面上に導電性樹脂を塗布すること、
    　を特徴とする請求項１ないし請求項７のいずれかに記載の回路モジュールの製造方法。
  9. 　基板と、
    　前記基板の主面上に実装されている電子部品と、
    　前記基板の主面及び前記電子部品を覆い、かつ、主面に凹凸が設けられている絶縁体層と、
    　前記絶縁体層の主面上に設けられている導電性樹脂からなるシールド層と、
    　を備えていること、
    　を特徴とする回路モジュール。
  10. 　前記凹凸は、第１の方向に延在する溝又は突起であること、
    　を特徴とする請求項９に記載の回路モジュール。
  11. 　前記溝又は前記突起は、所定間隔で複数設けられていること、
    　を特徴とする請求項１０に記載の回路モジュール。
  12. 　前記絶縁体層の主面の凹凸に倣った凹凸が、前記シールド層の主面に形成されていること、
    　を特徴とする請求項９ないし請求項１１に記載の回路モジュール。
PCT/JP2009/064112 2008-08-19 2009-08-10 回路モジュール及びその製造方法 WO2010021262A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN200980124807.3A CN102077700B (zh) 2008-08-19 2009-08-10 电路模块及其制造方法
JP2010506753A JP4525866B2 (ja) 2008-08-19 2009-08-10 回路モジュール及びその製造方法
EP09808198.7A EP2320718A4 (en) 2008-08-19 2009-08-10 Circuit module and method for manufacturing same
US13/005,018 US8240035B2 (en) 2008-08-19 2011-01-12 Circuit module and manufacturing method for the same
US13/547,085 US8724334B2 (en) 2008-08-19 2012-07-12 Circuit module and manufacturing method for the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-210999 2008-08-19
JP2008210999 2008-08-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/005,018 Continuation US8240035B2 (en) 2008-08-19 2011-01-12 Circuit module and manufacturing method for the same

Publications (1)

Publication Number Publication Date
WO2010021262A1 true WO2010021262A1 (ja) 2010-02-25

Family

ID=41707140

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/064112 WO2010021262A1 (ja) 2008-08-19 2009-08-10 回路モジュール及びその製造方法

Country Status (5)

Country Link
US (2) US8240035B2 (ja)
EP (1) EP2320718A4 (ja)
JP (1) JP4525866B2 (ja)
CN (1) CN102077700B (ja)
WO (1) WO2010021262A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035313A (ja) * 2009-08-05 2011-02-17 Nitto Denko Corp 電子部品装置集合体およびその製造方法
US8061012B2 (en) 2007-06-27 2011-11-22 Rf Micro Devices, Inc. Method of manufacturing a module
US20120044653A1 (en) * 2010-08-18 2012-02-23 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
JP2012151326A (ja) * 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
WO2021006141A1 (ja) * 2019-07-08 2021-01-14 株式会社村田製作所 モジュールおよびその製造方法
US11058038B2 (en) 2018-06-28 2021-07-06 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5126370B2 (ja) * 2008-12-16 2013-01-23 株式会社村田製作所 回路モジュール
US9402319B2 (en) * 2011-05-11 2016-07-26 Vlt, Inc. Panel-molded electronic assemblies
US8966747B2 (en) 2011-05-11 2015-03-03 Vlt, Inc. Method of forming an electrical contact
JP6171402B2 (ja) * 2013-03-01 2017-08-02 セイコーエプソン株式会社 モジュール、電子機器、および移動体
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
US10903734B1 (en) 2016-04-05 2021-01-26 Vicor Corporation Delivering power to semiconductor loads
US11336167B1 (en) 2016-04-05 2022-05-17 Vicor Corporation Delivering power to semiconductor loads
US10158357B1 (en) 2016-04-05 2018-12-18 Vlt, Inc. Method and apparatus for delivering power to semiconductors
JP6520845B2 (ja) * 2016-06-29 2019-05-29 株式会社村田製作所 電子部品装置、回路基板への電子部品装置の実装方法、および、回路基板への電子部品装置の実装構造
US10070536B2 (en) * 2016-07-05 2018-09-04 Unimicron Technology Corp. Manufacturing method of circuit board structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335544A (ja) * 1997-05-29 1998-12-18 Seiko Epson Corp 半導体装置とその製造方法
JP2005019900A (ja) * 2003-06-27 2005-01-20 Kyocera Corp 電子装置
JP2005072392A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 電子装置の製造方法
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP2006294701A (ja) * 2005-04-06 2006-10-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007049098A (ja) * 2005-08-12 2007-02-22 Mitsumi Electric Co Ltd 回路モジュール、電池パック、及び回路モジュールの製造方法
JP2008042152A (ja) 2006-08-07 2008-02-21 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575290A (ja) 1991-09-12 1993-03-26 Asahi Chem Ind Co Ltd 電磁波シールド基板の製造方法
JP3696900B2 (ja) 1994-07-06 2005-09-21 イビデン株式会社 電子部品の封止用樹脂を研削するための平面研削装置
TW410446B (en) 1999-01-21 2000-11-01 Siliconware Precision Industries Co Ltd BGA semiconductor package
US20010033478A1 (en) * 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
JP2002026182A (ja) * 2000-07-07 2002-01-25 Sanyo Electric Co Ltd 半導体装置の製造方法
EP1348320A1 (de) 2001-01-04 2003-10-01 Elmicron AG Verfahren zum herstellen von elektrisch leitenden strukturen
JP4076062B2 (ja) * 2002-02-20 2008-04-16 日本オプネクスト株式会社 アレイ型半導体レーザ装置
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP2004119863A (ja) 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4662324B2 (ja) 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
JP4412937B2 (ja) 2003-08-01 2010-02-10 北川工業株式会社 電磁波シールド構造及び電磁波シールド方法
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
CN1755929B (zh) * 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
JP2006286915A (ja) 2005-03-31 2006-10-19 Taiyo Yuden Co Ltd 回路モジュール
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
JP3143888U (ja) * 2008-05-29 2008-08-07 株式会社村田製作所 部品内蔵モジュール
JP2008288610A (ja) 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335544A (ja) * 1997-05-29 1998-12-18 Seiko Epson Corp 半導体装置とその製造方法
JP2005019900A (ja) * 2003-06-27 2005-01-20 Kyocera Corp 電子装置
JP2005072392A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 電子装置の製造方法
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP2006294701A (ja) * 2005-04-06 2006-10-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007049098A (ja) * 2005-08-12 2007-02-22 Mitsumi Electric Co Ltd 回路モジュール、電池パック、及び回路モジュールの製造方法
JP2008042152A (ja) 2006-08-07 2008-02-21 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US9661739B2 (en) 2005-08-08 2017-05-23 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
US8296941B2 (en) 2007-06-27 2012-10-30 Rf Micro Devices, Inc. Conformal shielding employing segment buildup
US8220145B2 (en) 2007-06-27 2012-07-17 Rf Micro Devices, Inc. Isolated conformal shielding
US8061012B2 (en) 2007-06-27 2011-11-22 Rf Micro Devices, Inc. Method of manufacturing a module
US8186048B2 (en) 2007-06-27 2012-05-29 Rf Micro Devices, Inc. Conformal shielding process using process gases
US8296938B2 (en) 2007-06-27 2012-10-30 Rf Micro Devices, Inc. Method for forming an electronic module having backside seal
US8720051B2 (en) 2007-06-27 2014-05-13 Rf Micro Devices, Inc. Conformal shielding process using process gases
US8359739B2 (en) 2007-06-27 2013-01-29 Rf Micro Devices, Inc. Process for manufacturing a module
US8409658B2 (en) 2007-06-27 2013-04-02 Rf Micro Devices, Inc. Conformal shielding process using flush structures
US8434220B2 (en) 2007-06-27 2013-05-07 Rf Micro Devices, Inc. Heat sink formed with conformal shield
US8614899B2 (en) 2007-06-27 2013-12-24 Rf Micro Devices, Inc. Field barrier structures within a conformal shield
JP2011035313A (ja) * 2009-08-05 2011-02-17 Nitto Denko Corp 電子部品装置集合体およびその製造方法
US20120044653A1 (en) * 2010-08-18 2012-02-23 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US9137934B2 (en) * 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
JP2012151326A (ja) * 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法
US9420704B2 (en) 2011-02-25 2016-08-16 Qorvo Us, Inc. Connection using conductive vias
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9942994B2 (en) 2011-02-25 2018-04-10 Qorvo Us, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11058038B2 (en) 2018-06-28 2021-07-06 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
WO2021006141A1 (ja) * 2019-07-08 2021-01-14 株式会社村田製作所 モジュールおよびその製造方法
US11837555B2 (en) 2019-07-08 2023-12-05 Murata Manufacturing Co., Ltd. Module and method of manufacturing the same

Also Published As

Publication number Publication date
EP2320718A4 (en) 2017-08-02
US8724334B2 (en) 2014-05-13
CN102077700B (zh) 2014-03-26
EP2320718A1 (en) 2011-05-11
CN102077700A (zh) 2011-05-25
US8240035B2 (en) 2012-08-14
JP4525866B2 (ja) 2010-08-18
US20110110057A1 (en) 2011-05-12
JPWO2010021262A1 (ja) 2012-01-26
US20120281370A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
JP4525866B2 (ja) 回路モジュール及びその製造方法
US10813214B2 (en) Cavities containing multi-wiring structures and devices
JP5837515B2 (ja) 回路モジュール
US9230924B2 (en) Method of producing semiconductor module and semiconductor module
WO2011111318A1 (ja) モジュール
US9055682B2 (en) Circuit module
JP5415649B1 (ja) 電子回路モジュール及びその製造方法
WO2016121491A1 (ja) 電子回路モジュール
US10834821B2 (en) Electronic circuit module
US8166648B2 (en) Method of manufacturing a wiring substrate
CN102573278A (zh) 多层布线基板
US9301386B2 (en) Printed circuit board and method of manufacturing the same
CN104851878A (zh) 具有天线的半导体封装结构及其制造方法
US7598608B2 (en) Mounting substrate
JP6517942B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
US20110104429A1 (en) Substrate member, module, electric equipment, and manufacturing method of modules
WO2016092694A1 (ja) モールド回路モジュール及びその製造方法
JP6063785B2 (ja) 回路基板、回路基板の製造方法
JP2017059573A (ja) 複合電子部品及びこれを用いた回路基板
US11963294B2 (en) Multilayer resin substrate, and method of manufacturing multilayer resin substrate
JP4504577B2 (ja) チップ形抵抗器の製造方法
KR101508063B1 (ko) 전자부품 내장기판 및 그 제조방법
KR101350610B1 (ko) 반도체 패키지
JP7005111B2 (ja) 電子部品実装品
JP4049134B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980124807.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2010506753

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09808198

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009808198

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE