WO2009143550A1 - Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte - Google Patents

Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte Download PDF

Info

Publication number
WO2009143550A1
WO2009143550A1 PCT/AT2009/000224 AT2009000224W WO2009143550A1 WO 2009143550 A1 WO2009143550 A1 WO 2009143550A1 AT 2009000224 W AT2009000224 W AT 2009000224W WO 2009143550 A1 WO2009143550 A1 WO 2009143550A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
layer
circuit board
printed circuit
conductive layer
Prior art date
Application number
PCT/AT2009/000224
Other languages
English (en)
French (fr)
Inventor
Günther WEICHSLBERGER
Arno Kriechbaum
Mike Morianz
Nikolai Haslebner
Johannes Stahr
Fritz Haring
Gerhard Freydl
Andrea Koertvelyessy
Mark Beesley
Andreas Zluc
Wolfgang Schrittwieser
Original Assignee
At & S Austria Technologie & Systemtechnik Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by At & S Austria Technologie & Systemtechnik Aktiengesellschaft filed Critical At & S Austria Technologie & Systemtechnik Aktiengesellschaft
Priority to JP2011510779A priority Critical patent/JP2011522403A/ja
Priority to CN2009801271949A priority patent/CN102090155B/zh
Priority to EP09753314A priority patent/EP2286644B1/de
Priority to ES09753314T priority patent/ES2392924T3/es
Priority to KR1020107026511A priority patent/KR101652534B1/ko
Priority to US12/736,942 priority patent/US8789271B2/en
Publication of WO2009143550A1 publication Critical patent/WO2009143550A1/de
Priority to US14/314,163 priority patent/US20140307403A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Definitions

  • the present invention relates to a method for integrating at least one electronic component into a printed circuit board and to a printed circuit board having at least one integrated, electronic component.
  • the present invention thus aims to remedy or at least greatly reduce the abovementioned problems in integrating at least one electronic component into a printed circuit board, and in particular aims to provide a method of the type mentioned at the outset and a printed circuit board. when welhern in a simplified process, an improvement in the reliability of the arrangement or fixing and contacting at least one electronic component in a circuit board can be achieved.
  • a method for integrating at least one electronic component into a printed circuit board essentially comprises the following steps:
  • an application or arrangement of at least one electrically conductive layer on or on the component takes place at the side or surface remote from the adhesive Connection points of the electronic component to be integrated, which is followed by a structuring of this electrically conductive layer corresponding to the contacts of the electronic component and a connection with these and / or to be formed on the printed circuit board corresponding tracks.
  • Such a formation or structuring of the electrically conductive layer after an arrangement and fixing of the component facilitates the hiebei required for proper contacting, precise process steps, since the required contacts and / or traces are coordinated with the positioning of the already specified, electronic component or can be trained.
  • the inventive application or arrangement of the electrically conductive layer on or on the component which is also a contact with the contact points of the electronic component is connected to consuming and taking into account the increasingly decreasing distances of such contacts or terminals of electronic components become increasingly difficult methods of contacting, such as by using a soldering or electroplating or bonding process are largely dispensed with or such processes can be made in a simplified manner after the application or determination of the electrically conductive or conductive layer and their structuring. Since according to the invention provision is made for structuring of the electrically conductive layer of the conductor only after the at least one electronic component and arrangement of the electrically conductive or conductive layer have been determined.
  • the plate corresponding to the contacts or connection points of the electronic component and / or produced in the electrically conductive layer traces can, in contrast to known methods or training on required, high demands in terms of precise positioning of the electronic component relative to already trained Contact surfaces or traces of the circuit board are omitted. It can be determined by simple means, the position of the electronic component after fixing the intermediary of the adhesive to the layer, which in a simple manner and precisely positioned the arrangement and patterning of the conductive layer of the circuit board is made.
  • the electronic component after being fixed to the layer is surrounded by an insulating material, in particular a prepreg sheet and / or a resin.
  • the layer of the printed circuit board which is to be connected to the at least one electronic component to be integrated into the printed circuit board, or which has the one or more printed circuit board or printed circuit board.
  • Support surface of the component to be integrated optionally has an extremely small thickness is proposed according to »a further preferred embodiment that the layer for supporting the electronic component is applied to a carrier layer or a core prior to the application of the adhesive.
  • a carrier layer provides a sufficiently stable base during the application of the adhesive as well as the subsequent fixing of the at least one electronic component and can be removed, if necessary, in a simple manner before the required after the determination of the electronic component structuring of the electrically conductive layer, such as this corresponds to a further preferred embodiment of the method according to the invention.
  • the adhesive be formed on the surface of the layer in accordance with a pattern matched to the arrangement of the electronic component to be defined. is brought. It is thus avoided that, in particular for the further construction of the printed circuit board, the adhesive in areas in which a fixing of the at least one electronic component does not take place must optionally be subsequently removed in a costly manner.
  • the adhesive can be applied by per se known application methods, for example by screen printing, roll coating, brushing or the like.
  • An adhesive may be cured after the arrangement or application of the at least one electronic component to be integrated, optionally a curing treatment, for example by application of heat and / or irradiation with electromagnetic radiation of a specific wavelength.
  • it can be provided, for example, a curable, especially photoactive adhesive film for fixing the electronic component to be integrated, which is subjected to the arrangement of the electronic component, for example, a corresponding curing, in particular photo processing.
  • a structuring of at least one electrically conductive layer is carried out after a fixing and contacting of the at least one electronic component to be integrated, wherein in this context it is proposed according to a preferred embodiment that the structuring of the conductive layer by a Laser structuring, a photo-structuring or the like. Is performed.
  • Such structuring processes are known per se and permit a precise formation of the contact regions and of the subsequent interconnects in the region of the electrically conductive or conductive layer connected or to be connected to the at least one electronic component.
  • At least one insulating layer is applied to the surface of the structured, conductive layer facing away from the electronic component.
  • At least one conductive and / or non-conductive layer for example an RCC film
  • RCC films Resin Coated Copper Foil
  • Such RCC films are known per se and can be used after the proper contacting of the at least one electronic component with the electrically conductive layer for further completion of the circuit board or directly in connection with the arrangement and down the electrical used conductive layer after fixing the electronic component.
  • electronic components For a heat dissipation of heat generated in optionally highly stressed, electronic components is provided according to a further preferred embodiment, that at the side remote from the electrically conductive layer side of the electronic component, in particular in the field of fixing the electronic component at least one opening for heat dissipation and / or Contacting of the component is formed.
  • the layer for supporting the electronic component is formed by a metallic, in particular electrically conductive layer.
  • thermally conductive or conductive adhesive is used.
  • an electronic component is used, which is provided on opposite main surfaces each with a plurality of contacts, which are contacted with the electrically conductive layers.
  • an electronic component which is provided on opposite main surfaces each with a plurality of contacts, thus the number of contacts or pads can be increased, in this context preferably, as already mentioned above in connection with an improvement in heat dissipation or Heat distribution has been proposed, including the component supporting layer or layer, which is provided with the adhesive for fixing the electronic component, is formed by an electrically conductive or conductive layer.
  • the electronic component immediately after the structuring of the electrically conductive layer the electronic component is tested for its functionality.
  • a check of the functionality of the electronic component immediately after the structuring of the electrically conductive layer after the connection of the terminals or contact points of the electronic component with the electrically conductive layer allows directly a check or a test also with regard to the correctness or VoII- Durability of the contacts made, so that in contrast to known
  • a printed circuit board having at least one integrated electronic component substantially comprises a layer for supporting the electronic component, to which the at least one electronic see component is determined by the intermediary of an adhesive, wherein at least one electrically conductive layer after fixing of the electronic component on or on the component can be arranged and according to the contacts of the electronic component and / or conductor tracks of the circuit board is structurable.
  • the electronic component is surrounded by an insulating material, in particular a prepreg foil and / or an insulating resin.
  • circuit board according to the invention For further completion of the circuit board according to the invention is also provided that in addition a plurality of the component embedding layers or layers of an insulating and / or conductive material is provided, as corresponds to a further preferred embodiment of the circuit board according to the invention.
  • At least one opening for heat dissipation is provided in the surrounding and / or supporting the electronic component, in particular insulating material, in particular in the region of fixing the electronic component.
  • FIG. 1 shows a schematic representation of a first method step of the inventive method for producing a printed circuit board according to the invention, wherein a plurality of electronic components is applied to a supporting layer;
  • FIG. 2 shows a schematic representation of a further method step of applying at least one electrically conductive layer
  • FIG. 3 shows a schematic representation of a step of structuring the electrically conductive layer after the application or arrangement on the electronic component
  • 4 shows a schematic representation of a further method step of an arrangement of further layers or layers of a printed circuit board according to the invention
  • 5 shows a schematic representation of a printed circuit board according to the invention after an additional structuring has been carried out and an embodiment of heat-dissipating openings has been formed;
  • FIG. 6 shows a schematic partial view similar to the illustration according to FIG. 5, using an electronic component to be integrated, which is provided with contacts or connection points on both main surfaces; 7 shows, in a representation similar to FIG. 2, a schematic representation of a modified method step of an arrangement of an electrically conductive layer on a plurality of electronic components to be integrated; 8 shows a schematic illustration of a further method step according to the modified embodiment of a structuring of layers in the region of the fixed or integrated electronic components; and FIG. 9 shows a schematic representation of a further method step according to the modified embodiment with the formation of contacting points.
  • a first procedure for producing a printed circuit board for integrating at least one electronic component in a printed circuit board will be discussed in detail with reference to FIGS. 1 to 5.
  • a layer or layer 4 supporting a plurality of electronic components 1, 2 and 3 to be integrated in a printed circuit board is provided, wherein during fixing of the electronic components 1, 2 and 3 via splices 5 the layer or layer 4 is supported by means of a carrier layer 6 having a comparatively greater thickness.
  • the adhesive layer 5 used to define the electronic components 1, 2 and 3 is applied to the layer 4, for example by screen printing, roll coating or the like, according to the arrangement of the components 1, 2 and 3 to be defined or subsequently integrated.
  • the arrangement or application of an adhesive film 5 may also be provided which is subsequently activated, for example, by photocuring after an arrangement of the electronic components 1, 2 and 3 to be defined.
  • the electronic components 1, 2 and 3 to be defined or to be integrated furthermore each have a plurality of contacts 7.
  • an electrically conductive layer 8 is subsequently applied or arranged on the side facing away from the adhesive 5 on the electronic components 1, 2 and 3, wherein in the embodiment shown in Fig. 2, the electrically conductive layer 8 is a component of a so-called RCC film, which is ensured by the moreover provided subregions 9 made of plastic or general insulating material, that after an arrangement of the electrically conductive layer Free spaces between the individual electronic components 1, 2 and 3 and / or in the region of the contact points 7 are filled in accordance with, for distances or clearances between the individual to be defined, electronic components 1, 2 and 3 additional extensions of insulating material indicated with 10 are.
  • an RCC film which consists of the electrically conductive layer 8, which is formed for example of copper, and the insulating material 9, also according to the arrangement of the components to be defined or to be integrated. 1 , 2 and 3 as well as their contacts 7 a suitably punched or non-punched prepreg and optionally separate copper foils are used as the electrically conductive layer 8.
  • the carrier layer 6 is removed, followed by a structuring of the layer 4 and the electrically conductive Layer 8 corresponding to the contact points 7 of the components to be integrated 1, 2 and 3 as well as, for example, by laser drilling and decay with a bonding material, a conductive connection between the contact points 7 and corresponding portions of the electrically conductive and now structured layer 8, as in Fig. 3 is shown and indicated by 27.
  • a conductive connection between the contact points 7 and corresponding portions of the electrically conductive and now structured layer 8, as in Fig. 3 is shown and indicated by 27.
  • corresponding conductor tracks are also formed or provided for the printed circuit board to be produced subsequently. In the illustration according to FIG.
  • a prepreg 11 which for example has a thickness of about 40 microns
  • copper foils or copper layers 12 and 13 are arranged or fixed for a further construction of the printed circuit board, wherein, for example, in the region of the underside of the printed circuit board to be produced with a copper foil 12 a thickness of less than 25 microns, for example, about 18 microns, is arranged, while subsequent to the electrically conductive layer 8 and the prepreg 11 is also a copper foil of a similar thickness as at the bottom or a thick copper foil 13 with a thickness of more than 50 ⁇ m, in particular, for example, 80 microns, is arranged.
  • the layer 4 used to support the components 1, 2 and 3 to be integrated is made of a metal, for example likewise of copper, so that the good thermal conductivity of this metallic material the layer 4 a correspondingly reliable or improved removal of the particular in the area of the components 1 and 2 optionally unevenly formed heat in a further sequence on the politiciansableitö Anlagenen 15 is possible.
  • the adhesive 5 used for fixing is formed by a thermally conductive adhesive.
  • such a design increases the number of contact surfaces or points, and by providing the copper layer 17 on the underside of the integrated electronic component 16, an improved heat dissipation via the contacting sites 18 can be achieved, which thus not only results in contacting be used for the optionally improved dissipation of heat.
  • FIGS. 7 to 9 In the modified embodiment of a printed circuit board to be produced, which is shown in FIGS. 7 to 9, it can be seen that in turn a plurality of elements or components to be integrated, which again denote 1, 2 and 3, similar to the embodiment according to FIGS are fixed, in each case via an adhesive or a splice 5 to a layer 4.
  • a further layer of the printed circuit board to be produced is already arranged similarly to the illustration according to FIG. 4, this in turn being formed, for example, by an RCC film, so that with the interposition of an insulating layer 19, a further conductive or conductive, in particular copper layer 20 is provided.
  • a multilayer structure 21 is used, wherein a pre-machined, double-sided core is used which next to an insulating one Intermediate layer 22 is provided on both sides with electrically conductive layers or elements 23 and 24, the structuring of which is coordinated with the positioning of individual connection points or contacts 7 of the electronic components 1, 2 and 3 to be embedded.
  • heat removal openings 26 are again provided for the components 1 and 2, which may optionally be filled with a corresponding material which assists the dissipation of heat.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

Bei einem Verfahren zur Integration wenigstens eines elektronischen Bauteils in eine Leiterplatte, sind die folgenden Schritte vorgesehen: Bereitstellen einer Schicht (4) einer Leiterplatte zur Abstützung des elektronischen Bauteils (1, 2, 3), Aufbringen eines Klebers (5) auf eine Oberfläche der Schicht (4), Festlegen des elektronischen Bauteils (1, 2, 3) auf der Schicht (4) mittels des Klebers (5), Aufbringen bzw. Anordnen wenigstens einer elektrisch leitenden Schicht (8) auf bzw. an dem Bauteil (1, 2, 3) an der vom Kleber (5) abgewandten Seite bzw. Oberfläche, und Strukturieren der elektrisch leitenden Schicht (8) entsprechend den Kontakten (7) des elektronischen Bauteils (1, 2, 3) und/oder entsprechend auf der Leiterplatte auszubildenden Leiterbahnen. Darüber hinaus wird eine entsprechend diesem Verfahren hergestellte Leiterplatte zur Verfügung gestellt.

Description

VERFAHREN ZUR INTEGRATION WENIGSTENS EINES ELEKTRONISCHEN BAUTEILS IN EINE LEITERPLATTE ,SO\A/IE LEITERPLATTE
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Integration wenigstens eines elektronischen Bauteils in eine Leiterplatte sowie auf eine Leiterplatte mit wenigstens einem integrierten, elektronischen Bauteil.
Im Zusammenhang mit wachsenden Produktfunktionalitäten von mit elektronischen Bauteilen versehenen Geräten und einer zunehmenden Miniaturisierung derartiger elektronischer Bauteile sowie einer zunehmenden Anzahl elektronischer Bauteile, mit welchen Leiterplatten zu bestücken sind, werden zunehmend leistungsfähige feld- bzw. arrayförmig aufgebaute Bauteile bzw. Packages mit mehreren elektronischen Komponenten eingesetzt, die eine Vielzahl von Kontakten bzw. Anschlüssen bei zunehmend verringertem Abstand dieser Kontakte aufweisen. Zur Festlegung bzw. Kontaktierung derartiger Bauteile wird zunehmend der Einsatz von stark entflochtenen Leiterplatten erforderlich, wobei davon auszugehen ist, daß bei einer gleichzeitiger Verringerung der Produktgröße sowie der einzusetzenden Bauteile und Leiterplatten sowohl hinsichtlich der Dicke als auch der Fläche derartiger Elemente zu erwarten ist, daß eine Bestückung bzw. Anordnung derartiger elektronischer Bauteile über die erforderliche Viel- zahl von Kontaktstellen an Leiterplatten problematisch wird bzw. an Grenzen der möglichen Auflösung derartiger Kontaktstellen gelangt.
Zur Lösung derartiger Probleme wurde zwischenzeitlich vorgeschlagen, elektronische Bauteile wenigstens teilweise in eine Leiterplatte zu integrieren, wobei beispielsweise auf die WO 03/065778, die WO 03/065779 oder die WO 2004/077902 verwiesen wird. Bei diesen bekannten Verfahren bzw. Ausführungsformen von in einer Leiterplatte integrierten, elektronischen Bauteilen bzw. Komponenten ist jedoch nachteilig, daß für die Aufnahme derartiger elektronischer Bauteile bzw. Komponenten jeweils Ausnehmungen bzw. Löcher in einem Grundelement einer Leiterplatte vorzusehen sind, wobei darüber hinaus vor Anordnung eines Bauteils in einem derartigen Loch Leiterbahnen ausgebildet werden. Für eine Kontaktierung der Bauteile werden Lötprozesse und Bondtechniken eingesetzt, wobei üblicherweise Kontaktstellen zwischen Materialien unterschiedlichen Typs zwischen Elementen der Leiterbahnen als auch den Kontaktbzw. Anschlußstellen der elektronischen Bauteile resultieren. Vor allem bei einem Ein- satz derartiger Systeme in Umgebungen mit großem Temperaturunterschied bzw. Temperaturwechselbereichen ergeben sich durch den Einsatz unterschiedlicher Mate- rialien im Bereich der Kontakt- bzw. Anschlußstellen unter Berücksichtigung der unterschiedlichen thermischen Ausdehnungskoeffizienten mechanisch bzw. thermisch induzierte Spannungen, welche zum Riß wenigstens einer Kontakt- bzw. Anschlußstelle und somit zum Versagen des Bauteils führen können. Darüber hinaus ist davon auszu- gehen, daß zusätzlich erforderliche Bohrungen, insbesondere Laserbohrungen, zur Herstellung von Kontaktflächen die Komponenten belasten. Weiters ist nachteilig, daß eine Kontaktierung der in den herzustellenden Ausnehmungen bzw. Vertiefungen eingebetteten Bauteile an Leiterbahnen und Kontaktflächen durch Lötpasten oder Bonddrähte erschwert wird bzw. insbesondere bei einem Einsatz mit schwankenden Tempe- raturbelastungen nicht zuverlässig erzielbar ist. Ergänzend ist nachteilig, daß gegebenenfalls vorzusehende, hohe Drücke und Temperaturen während des Leiterplatten- Herstellungsprozesses die eingebetteten und kontaktierten Komponenten belasten. Weiters ist eine Wärmeableitung von gegebenenfalls stärker belasteten, elektronischen Bauteilen problematisch.
Die vorliegende Erfindung zielt somit darauf ab, die obengenannten Probleme bei einer Integration wenigstens eines elektronischen Bauteils in eine Leiterplatte zu beheben bzw. zumindest stark zu reduzieren, und zielt insbesondere darauf ab, ein Verfahren der eingangs genannten Art sowie eine Leiterplatte zur Verfügung zu stellen, bei wel- ehern bei vereinfachtem Verfahrensablauf eine Verbesserung der Zuverlässigkeit der Anordnung bzw. Festlegung und Kontaktierung wenigstens eines elektronischen Bauteils in einer Leiterplatte erzielbar ist.
Zur Lösung dieser Aufgaben umfaßt ein Verfahren zur Integration wenigstens eines elektronischen Bauteils in eine Leiterplatte im wesentlichen die folgenden Schritte:
Bereitstellen einer Schicht einer Leiterplatte zur Abstützung des elektronischen Bauteils,
- Aufbringen eines Klebers auf eine Oberfläche der Schicht,
Festlegen des elektronischen Bauteils auf der Schicht mittels des Klebers, - Aufbringen bzw. Anordnen wenigstens einer elektrisch leitenden Schicht auf bzw. an dem Bauteil an der vom Kleber abgewandten Seite bzw. Oberfläche, und
- Strukturieren der elektrisch leitenden Schicht entsprechend den Kontakten des elektronischen Bauteils und/oder entsprechend auf der Leiterplatte auszubildenden Leiterbahnen. Es wird somit erfindungsgemäß ein Aufbringen und Festlegen des wenigstens einen elektronischen Bauteils auf einer Schicht einer Leiterplatte zur Abstützung des elektronischen Bauteils vorgesehen, wobei im Gegensatz zu dem eingangs genannten Stand der Technik auf eine vorhergehende Ausbildung von Vertiefungen bzw. Ausneh- mungen zur Aufnahme des elektronischen Bauteils als auch auf eine vorhergehende Ausbildung von Kontaktstellen oder Leiterbahnen, welche entsprechend den Kontakten des aufzunehmenden, elektronischen Bauteils angeordnet werden müssen, verzichtet werden kann. Es erfolgt somit erfindungsgemäß eine starke Vereinfachung im Zusammenhang mit der Anordnung und Positionierung des wenigstens einen elektronischen Bauteils, welcher in die Leiterplatte zu integrieren ist, so daß auf aufwendige Positionierschritte oder Vorbereitungsschritte zur Herstellung einer Aufnahmeöffnung für den elektronischen Bauteil verzichtet werden kann. Nach erfolgter Anordnung und Festlegung des elektronischen Bauteils auf der Schicht zur Abstützung des elektronischen Bauteils erfolgt in weiterer Folge eine Aufbringung bzw. Anordnung wenigstens einer elektrisch leitenden Schicht auf bzw. an dem Bauteil an der vom Kleber abgewandten Seite bzw. Oberfläche, welche die Kontakte bzw. Anschlußstellen des zu integrierenden, elektronischen Bauteils aufweist, worauf nachfolgend eine Strukturierung dieser elektrisch leitenden Schicht entsprechend den Kontakten des elektronischen Bauteils sowie einer Verbindung mit diesen und/oder entsprechend auf der Leiterplatte auszu- bildenden Leiterbahnen erfolgt. Eine derartige Ausbildung bzw. Strukturierung der elektrisch leitenden Schicht nach einer Anordnung und Festlegung des Bauteils erleichtert hiebei die für eine ordnungsgemäße Kontaktierung erforderlichen, präzisen Verfahrensschritte, da die erforderliche Kontaktierungen und/oder Leiterbahnen abgestimmt auf die Positionierung des bereits festgelegten, elektronischen Bauteils erfolgen bzw. ausgebildet werden können. Darüber hinaus kann durch die erfindungsgemäße Aufbringung bzw. Anordnung der elektrisch leitenden Schicht auf bzw. an dem Bauteil, womit auch eine Kontaktierung mit den Kontaktstellen des elektronischen Bauteils verbunden ist, auf aufwendige und unter Berücksichtigung der zunehmend geringer werdenden Abstände derartiger Kontakte bzw. Anschlußstellen des elektronischen Bauteils schwieriger werdende Verfahren einer Kontaktierung, wie beispielsweise durch Einsatz eines Löt- oder Galvanik- oder Bondprozesses weitestgehend verzichtet werden bzw. können derartige Prozesse in vereinfachter Weise nach der Aufbringung bzw. Festlegung der elektrisch leitenden bzw. leitfähigen Schicht und deren Strukturierung vorgenommen werden. Da erfindungsgemäß vorgesehen ist, daß erst nach der Festlegung des wenigstens einen elektronischen Bauteils und Anordnung der elektrisch leitenden bzw. leitfähigen Schicht eine Strukturierung der elektrisch leitenden Schicht der Leiter- platte entsprechend den Kontakten bzw. Anschlußstellen des elektronischen Bauteils und/oder der in der elektrisch leitenden Schicht herzustellenden Leiterbahnen erfolgt, kann im Gegensatz zu bekannten Verfahren bzw. Ausbildungen auf erforderliche, hohe Anforderungen im Hinblick auf eine präzise Positionierung des elektronischen Bauteils relativ zu bereits ausgebildeten Kontaktflächen bzw. Leiterbahnen der Leiterplatte verzichtet werden. Es kann mit einfachen Mitteln die Position des elektronischen Bauteils nach der Festlegung unter Vermittlung des Klebers an der Schicht festgestellt werden, worauf in einfacher Weise und präzise positionierbar die Anordnung und Strukturierung der leitenden Schicht der Leiterplatte vorgenommen wird.
Um eine im wesentlichen ebene Auflagefläche für die nach der Festlegung des elektronischen Bauteils aufzubringende bzw. anzuordnende, wenigstens eine elektrisch leitende Schicht zur Verfügung zu stellen und um eine ordnungsgemäße und sichere sowie geschützte Einbettung des wenigstens einen elektronischen Bauteils im Inneren der Leiterplatte sicherzustellen, wird gemäß einer bevorzugten Ausführungsform vorgeschlagen, daß der elektronische Bauteil nach dem Festlegen an der Schicht von einem isolierenden Material, insbesondere einer Prepreg-Folie und/oder einem Harz, umgeben wird.
Da die Schicht der Leiterplatte, welche mit dem in die Leiterplatte zu integrierenden, wenigstens einen elektronischen Bauteil zu verbinden ist bzw. welche die eine Auflagebzw. Supportoberfläche des zu integrierenden Bauteils darstellt, gegebenenfalls eine äußerst geringe Dicke aufweist, wird gemäß» einer weiters bevorzugten Ausführungsform vorgeschlagen, daß die Schicht zur Abstützung des elektronischen Bauteils auf eine Trägerschicht oder einen Kern vor dem Aufbringen des Klebers aufgebracht wird. Eine derartige Trägerschicht stellt eine ausreichend stabile Basis während der Aufbringung des Klebers als auch der nachfolgenden Festlegung des wenigstens einen elektronischen Bauteils zur Verfügung und kann erforderlichenfalls in einfacher Weise vor der nach der Festlegung des elektronischen Bauteils erforderlichen Strukturierung der elektrisch leitenden Schicht wiederum entfernt werden, wie dies einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht.
Für eine ordnungsgemäße Festlegung des zu integrierenden, wenigstens einen elektronischen Bauteils wird gemäß einer weiters bevorzugten Ausführungsform vorge- schlagen, daß der Kleber auf der Oberfläche der Schicht entsprechend einem auf die Anordnung des festzulegenden, elektronischen Bauteils abgestimmten Muster aufge- bracht wird. Derart wird vermieden, daß insbesondere für den weiteren Aufbau der Leiterplatte der Kleber in Bereichen, in welchen eine Festlegung des wenigstens einen elektronischen Bauteils nicht erfolgt, gegebenenfalls aufwendig nachträglich wiederum entfernt werden muß. Der Kleber kann mit an sich bekannten Aufbringungsverfahren, beispielsweise durch ein Siebdrucken, Walzbeschichten, Streichen oder dgl., aufgebracht werden. Ein Kleber kann nach Anordnung bzw. Aufbringung des wenigstens einen zu integrierenden, elektronischen Bauteils gegebenenfalls einer Härtungsbehandlung, beispielsweise durch Anwendung von Wärme und/oder Bestrahlung mit elektromagnetischer Strahlung bestimmter Wellenlänge gehärtet werden. Alternativ kann beispielsweise eine aushärtbare, insbesondere fotoaktive Klebefolie zur Festlegung des zu integrierenden, elektronischen Bauteils vorgesehen sein, welche nach der Anordnung des elektronischen Bauteils beispielsweise einer entsprechenden Aushärtung, insbesondere Fotobearbeitung unterworfen wird.
Wie oben bereits angedeutet, erfolgt gemäß dem erfindungsgemäßen Verfahren eine Strukturierung wenigstens einer elektrisch leitenden Schicht nach einer Festlegung und Kontaktierung des zu integrierenden, wenigstens einen elektronischen Bauteils, wobei in diesem Zusammenhang gemäß einer bevorzugten Ausführungsform vorgeschlagen wird, daß die Strukturierung der leitenden Schicht durch eine Laserstrukturierung, eine Fotostrukturierung oder dgl. durchgeführt wird. Derartige Strukturierungsvorgänge sind an sich bekannt und erlauben eine präzise Ausbildung der Kontaktbereiche sowie der daran anschließenden Leiterbahnen im Bereich der mit dem wenigstens einen elektronischen Bauteil verbundenen bzw. zu verbindenden, elektrisch leitenden bzw. leitfähigen Schicht.
Wie oben bereits angedeutet, ist bei bekannten Ausbildungen bzw. Verfahren zur Integration wenigstens eines elektronischen Bauteils in eine Leiterplatte davon auszugehen, daß die Leiterplatte und insbesondere Leiterbahnen definierende Schichten wei- testgehend fertiggestellt sind, wonach der wenigstens eine elektronische Bauteil in einer entsprechenden Vertiefung bzw. Ausnehmung angeordnet und nachfolgend aufwendig kontaktiert wird. Im Gegensatz dazu erfolgt erfindungsgemäß nach der Festlegung des wenigstens einen elektronischen Bauteils anschließend ein weiterer Aufbau bzw. eine Fertigstellung der Leiterplatte, wobei nach der Strukturierung der elektrisch leitenden Schicht nach dem Festlegen des wenigstens einen elektronischen Bauteils gemäß einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgeschlagen wird, daß nach einem Strukturieren der leitenden Schicht wenig- - Q -
stens eine isolierende Schicht auf der von dem elektronischen Bauteil abgewandten Oberfläche der strukturierten, leitenden Schicht aufgebracht wird.
Im Zusammenhang mit der Fertigstellung der Leiterplatte, in welcher wenigstens ein elektronischer Bauteil gemäß dem erfindungsgemäßen Verfahren integriert ist, wird darüber hinaus vorgeschlagen, daß zusätzlich wenigstens eine leitende und/oder nicht leitende Schicht, beispielsweise eine RCC-Folie, aufgebracht bzw. angeordnet wird, wie dies einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht. Derartige RCC-Folien (Resin Coated Copper Foil) sind an sich bekannt und können nach der ordnungsgemäßen Kontaktierung des wenigstens einen elektronischen Bauteils mit der elektrisch leitenden Schicht zur weiteren Fertigstellung der Leiterplatte eingesetzt werden bzw. werden unmittelbar im Zusammenhang mit der Anordnung und Festlegung der elektrisch leitenden Schicht nach Festlegung des elektronischen Bauteils eingesetzt.
Für eine Wärmeableitung von in gegebenenfalls stark beanspruchten, elektronischen Komponenten erzeugter Wärme ist gemäß einer weiters bevorzugten Ausführungsform vorgesehen, daß an der von der elektrisch leitenden Schicht abgewandten Seite des elektronischen Bauteils insbesondere im Bereich der Festlegung des elektronischen Bauteils wenigstens eine Öffnung zur Wärmeableitung und/oder Kontaktierung des Bauteils ausgebildet wird.
Zur weiteren Verbesserung der Wärmeableitung bzw. zur Verteilung der in dem elektronischen Bauteil gegebenenfalls punktuell erzeugten Wärme wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß die Schicht zur Abstützung des elektronischen Bauteils von einer metallischen, insbesondere elektrisch leitenden Schicht gebildet wird.
Im Zusammenhang mit einer Unterstützung der Wärmeableitung bzw. Verteilung von gegebenenfalls punktuell auftretenden Stellen einer hohen Wärmebelastung, insbesondere in Teilbereichen des einzubettenden bzw. zu integrierenden, elektronischen Bauteils wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß ein thermisch leitender bzw. leitfähiger Kleber verwendet wird.
Zur weiteren Erhöhung der Anzahl der Kontakte bzw. Anschlußstellen eines zu integrierenden, elektronischen Bauteils wird gemäß einer weiters bevorzugten Ausfüh- rungsform des erfindungsgemäßen Verfahrens vorgeschlagen, daß ein elektronischer Bauteil verwendet wird, welcher an gegenüberliegenden Hauptoberflächen jeweils mit einer Mehrzahl von Kontakten versehen ist, welche mit den elektrisch leitenden Schichten kontaktiert werden. Durch Verwendung eines elektronischen Bauteils, welcher an gegenüberliegenden Hauptoberflächen jeweils mit einer Mehrzahl von Kontakten versehen ist, kann somit die Zahl der Kontakte bzw. Anschlußstellen erhöht werden, wobei in diesem Zusammenhang bevorzugt, wie dies oben bereits im Zusammenhang mit einer Verbesserung einer Wärmeableitung bzw. Wärmeverteilung vorgeschlagen wurde, auch die den Bauteil abstützende Schicht bzw. Lage, welche mit dem Kleber zur Festlegung des elektronischen Bauteils versehen ist, von einer elektrisch leitenden bzw. leitfähigen Schicht gebildet wird.
Gemäß dem erfindungsgemäßen Verfahren wird darüber hinaus bevorzugt vorgeschlagen, daß unmittelbar nach dem Strukturieren der elektrisch leitenden Schicht der elek- tronische Bauteil auf seine Funktionsfähigkeit getestet wird. Eine derartige Überprüfung der Funktionsfähigkeit des elektronischen Bauteils unmittelbar nach dem Strukturieren der elektrisch leitenden Schicht nach der Verbindung der Anschlüsse bzw. Kontaktstellen des elektronischen Bauteils mit der elektrisch leitenden Schicht ermöglicht unmittelbar eine Überprüfung bzw. einen Test auch im Hinblick auf die Korrektheit bzw. VoII- ständigkeit der durchgeführten Kontaktierungen, so daß im Gegensatz zu bekannten
Verfahrensführungen bereits zu einem früheren Zeitpunkt die Funktionsfähigkeit bzw. ordnungsgemäße Kontaktierung des wenigstens einen elektronischen Bauteils überprüft werden kann und unter starker Verringerung des Ausschusses bzw. der Kosten bei einer fehlerhaften Kontaktierung bereits zu einem früheren Zeitpunkt während des Verfahrensablaufs schadhafte Elemente ausgesondert werden können.
Zur Lösung der eingangs genannten Aufgaben umfaßt darüber hinaus eine Leiterplatte mit wenigstens einem integrierten, elektronischen Bauteil im wesentlichen eine Schicht zur Abstützung des elektronischen Bauteils, an welcher der wenigstens eine elektroni- sehe Bauteil unter Vermittlung eines Klebers festgelegt ist, wobei wenigstens eine elektrisch leitende Schicht nach Festlegung des elektronischen Bauteils auf bzw. an dem Bauteil anordenbar ist und entsprechend den Kontakten des elektronischen Bauteils und/oder Leiterbahnen der Leiterplatte strukturierbar ist. Wie oben bereits angemerkt, läßt sich somit eine einfache und zuverlässige Kontaktierung von Kontakt- bzw. An- schlußstellen des wenigstens einen elektronischen Bauteils mit einer elektrisch leitenden Schicht einer Leiterplatte erzielen, wobei auf aufwendige, zusätzliche Verfahren einer Kontaktierung unter vorhergehender Ausbildung von präzise anzuordnenden Bohrungen bzw. Durchbrechungen verzichtet werden kann. Darüber hinaus ist nach der Festlegung des wenigstens einen elektronischen Bauteils an der Leiterplatte eine einfache und zuverlässige Strukturierung unter Bezugnahme auf den bereits festgeleg- ten, elektronischen Bauteil möglich bzw. erzielbar.
Für eine zuverlässige Isolierung sowie mechanische Stabilität als auch einen Schutz des zu integrierenden Bauteils ist darüber hinaus bevorzugt vorgesehen, daß der elektronische Bauteil durch ein isolierendes Material, insbesondere eine Prepreg-Folie und/oder ein isolierendes Harz, umgeben ist.
Zur weiteren Fertigstellung der erfindungsgemäßen Leiterplatte ist darüber hinaus vorgesehen, daß zusätzlich eine Mehrzahl von den Bauteil einbettenden Schichten bzw. Lagen aus einem isolierenden und/oder leitenden Material vorgesehen ist, wie dies einer weiters bevorzugten Ausführungsform der erfindungsgemäßen Leiterplatte entspricht.
Zur Ableitung von Wärme von gegebenenfalls höher beanspruchten, elektronischen Bauteilen ist darüber hinaus bevorzugt vorgesehen, daß in dem den elektronischen Bauteil umgebenden und/oder abstützenden, insbesondere isolierenden Material insbesondere im Bereich der Festlegung des elektronischen Bauteils wenigstens eine Öffnung zur Wärmeableitung vorgesehen ist.
Die Erfindung wird nachfolgend anhand von in der beiliegenden Zeichnung schema- tisch dargestellten Ausführungsbeispielen einer erfindungsgemäßen Leiterplatte unter Einsatz des erfindungsgemäßen Verfahrens näher erläutert. In dieser zeigen: Fig. 1 eine schematische Darstellung eines ersten Verfahrensschritts des erfindungsgemäßen Verfahrens zur Herstellung einer erfindungsgemäßen Leiterplatte, wobei eine Mehrzahl von elektronischen Bauteilen auf einer abstützenden Schicht aufgebracht wird;
Fig. 2 eine schematische Darstellung eines weiteren Verfahrensschritts einer Aufbringung bzw. Anordnung wenigstens einer elektrisch leitenden Schicht; Fig. 3 eine schematische Darstellung eines Schritts einer Strukturierung der elektrisch leitenden Schicht nach der Aufbringung bzw. Anordnung an dem elektronischen Bau- teil; Fig. 4 eine schematische Darstellung eines weiteren Verfahrensschritts einer Anordnung weiterer Schichten bzw. Lagen einer erfindungsgemäßen Leiterplatte; Fig. 5 eine schematische Darstellung einer erfindungsgemäßen Leiterplatte nach einer Vornahme einer ergänzenden Strukturierung sowie einer Ausbildung von Wärmeableit- Öffnungen;
Fig. 6 eine schematische Teildarstellung ähnlich der Darstellung gemäß Fig. 5 unter Einsatz eines zu integrierenden, elektronischen Bauteils, welcher an beiden Hauptflächen mit Kontakten bzw. Anschlußstellen versehen ist; Fig. 7 in einer Darstellung ähnlich zu Fig. 2 eine schematische Darstellung eines abge- wandelten Verfahrensschritts einer Anordnung einer elektrisch leitenden Schicht auf einer Mehrzahl von angeordneten, zu integrierenden, elektronischen Bauteilen; Fig. 8 eine schematische Darstellung eines weiteren Verfahrensschritts gemäß der abgewandelten Ausführungsform einer Strukturierung von Schichten im Bereich der festgelegten bzw. integrierten, elektronischen Bauteile; und Fig. 9 eine schematische Darstellung eines weiteren Verfahrensschritts gemäß der abgewandelten Ausführungsform unter Ausbildung von Kontaktierungsstellen.
Eine erste Verfahrensführung zur Herstellung einer Leiterplatte zur Integration wenigstens eines elektronischen Bauteils in eine Leiterplatte wird anhand der Fig. 1 bis 5 im Detail erörtert.
Wie in Fig. 1 ersichtlich, wird eine eine Mehrzahl von in eine Leiterplatte zu integrierenden, elektronischen Bauteilen 1 , 2 und 3 abstützende Schicht bzw. Lage 4 zur Verfügung gestellt, wobei während der Festlegung der elektronischen Bauteile 1 , 2 und 3 über Klebestellen 5 die Lage bzw. Schicht 4 über eine eine vergleichsweise größere Dicke aufweisende Trägerschicht 6 abgestützt wird.
Die zur Festlegung der elektronischen Bauteile 1 , 2 und 3 verwendete Klebeschicht 5 wird entsprechend der Anordnung der festzulegenden bzw. in weiterer Folge zu inte- grierenden Bauteile 1 , 2 und 3 auf der Schicht 4 beispielsweise durch ein Siebdrucken, Walzbeschichten oder dgl. aufgebracht. Anstelle eines derartigen Aufbringens einer Klebeschicht in einem Muster entsprechend der Anordnung wenigstens eines elektronischen Bauteils 1 , 2 bzw. 3 bzw. der in den Fig. 1 bis 5 dargestellten Bauteile 1 , 2 und 3 kann auch die Anordnung bzw. Aufbringung einer Klebefolie 5 vorgesehen sein, wel- che in weiterer Folge beispielsweise durch ein Fotohärten nach einer Anordnung der festzulegenden, elektronischen Bauteile 1 , 2 und 3 aktiviert wird. Die festzulegenden bzw. zu integrierenden, elektronischen Bauteile 1 , 2 und 3 weisen darüber hinaus jeweils eine Mehrzahl von Kontakten 7 auf.
Nach der Festlegung der elektronischen Bauteile 1, 2 und 3 auf der Schicht 4 unter Vermittlung des Klebers 5 wird in weiterer Folge eine elektrisch leitende Schicht 8 auf der vom Kleber 5 abgewandten Seite an den elektronischen Bauteilen 1 , 2 und 3 aufgebracht bzw. angeordnet, wobei in der in Fig. 2 dargestellten Ausführungsform die elektrisch leitende Schicht 8 ein Bestandteil einer sogenannten RCC-Folie ist, wobei durch die darüber hinaus vorgesehenen Teilbereiche 9 aus Kunststoff bzw. allgemein isolierendem Material sichergestellt wird, daß nach einer Anordnung der elektrisch leitenden Schicht 8 Freiräume zwischen den einzelnen elektronischen Bauteilen 1 , 2 und 3 und/oder im Bereich der Kontaktstellen 7 entsprechend ausgefüllt werden, wobei für Abstände bzw. Freiräume zwischen den einzelnen, festzulegenden, elektronischen Bauteilen 1 , 2 und 3 zusätzliche Fortsätze aus isolierendem Material mit 10 angedeutet sind.
Anstelle der in Fig. 2 angedeuteten Verwendung einer RCC-Folie, welche aus der elektrisch leitenden Schicht 8, welche beispielsweise aus Kupfer gebildet ist, und dem iso- lierenden Material 9 besteht, können auch entsprechend der Anordnung der festzulegenden bzw. zu integrierenden Bauteile 1 , 2 und 3 sowie deren Kontakte 7 ein entsprechend gestanztes oder nicht-gestanztes Prepreg und gegebenenfalls getrennte Kupferfolien als elektrisch leitende Schicht 8 eingesetzt werden.
Unmittelbar nach der Aufbringung bzw. Anordnung der elektrisch leitenden Schicht 8 im Bereich der Kontakte bzw. Anschlußstellen 7 der zu integrierenden, elektronischen Bauteile 1 , 2 und 3 wird die Trägerschicht 6 entfernt, worauf in weiterer Folge eine Strukturierung der Schicht 4 und der elektrisch leitenden Schicht 8 entsprechend den Kontaktstellen 7 der zu integrierenden Bauteile 1 , 2 und 3 als auch beispielsweise durch ein Laserbohren und ein Verfällen mit einem Kontaktierungsmaterial eine leitende Verbindung zwischen den Kontaktstellen 7 und entsprechenden Teilbereichen der elektrisch leitenden und nunmehr strukturierten Schicht 8 erfolgt, wie dies in Fig. 3 dargestellt und mit 27 angedeutet ist. Im Rahmen der Strukturierung der elektrisch leitenden Schicht 8 werden auch entsprechende Leiterbahnen für die in weiterer Folge her- zustellende Leiterplatte ausgebildet bzw. vorgesehen. Bei der Darstellung gemäß Fig. 4 ist angedeutet, daß nach einer Kontaktierung der zu integrierenden Bauteile 1 , 2 und 3, wie dies in Fig. 3 dargestellt ist, für einen weiteren Aufbau der herzustellenden Leiterplatte beispielsweise sowohl anschließend an die die zu integrierenden Bauteile 1 , 2 und 3 abstützende Schicht 4 als auch anschließend an die elektrisch leitende Schicht 8 zusätzliche Schichten aufgebracht bzw. vorgesehen werden. Beispielsweise werden jeweils unter Zwischenschaltung eines Prepreg 11 , welches beispielsweise eine Dicke von etwa 40 μm aufweist, für einen weiteren Aufbau der Leiterplatte Kupferfolien bzw. Kupferschichten 12 und 13 angeordnet bzw. festgelegt, wobei beispielsweise im Bereich der Unterseite der herzustellenden Leiterplatte eine Kupferfolie 12 mit einer Dicke von weniger als 25 μm, beispielsweise etwa 18 μm, angeordnet wird, während anschließend an die elektrisch leitende Schicht 8 sowie den Prepreg 11 ebenfalls eine Kupferfolie einer ähnlichen Dicke wie an der Unterseite oder eine dicke Kupferfolie 13 mit einer Dicke von mehr als 50 μm, insbesondere beispielsweise 80 μm, angeordnet wird.
Bei der Darstellung gemäß Fig. 5 ist ersichtlich, daß auch die zusätzlich aufgebrachten Schichten bzw. Lagen 11 , 12 und 13 gemäß der Darstellung von Fig. 4 einer weiteren Strukturierung unterworfen werden, wobei beispielsweise wiederum im Bereich von herzustellenden Kontaktierungen Laserbohrungen vorgesehen werden, welche in Fig. 5 beispielsweise mit 14 bezeichnet sind.
Für eine Ableitung von Wärme von den zu integrierenden Bauteilen 1, 2 und 3 sind darüber hinaus in Fig. 5 für die Bauteile 1 und 2 Wärmeableitöffnungen 15 vorgesehen bzw. angedeutet.
Für eine Unterstützung bzw. Verbesserung der Wärmeableitung kann darüber hinaus vorgesehen sein, daß die zur Abstützung der zu integrierenden Bauteile 1 , 2 und 3 verwendete Schicht 4 aus einem Metall, beispielsweise ebenfalls aus Kupfer ausgebildet ist, so daß durch die gute Wärmeleitfähigkeit dieses metallischen Materials der Schicht 4 eine entsprechend zuverlässige bzw. verbesserte Abfuhr der insbesondere im Bereich der Bauteile 1 und 2 gegebenenfalls ungleichmäßig entstehenden Wärme in weiterer Folge über die Wärmeableitöffnungen 15 möglich wird.
Zur weiteren Unterstützung des Wärmetransports bzw. einer gleichmäßigeren Verteilung der insbesondere durch die elektronischen Bauteile 1 und 2 erzeugten War- me kann darüber hinaus vorgesehen sein, daß der zur Festlegung eingesetzte Kleber 5 von einem thermisch leitfähigen Kleber gebildet ist.
Bei der Darstellung gemäß Fig. 6 ist ersichtlich, daß in Abwandlung zu der gemäß den Fig. 1 bis 5 ausgebildeten Leiterplatte, in welcher eine Mehrzahl von Bauteilen 1 , 2 und 3 integriert ist, welche jeweils an einer von einer Klebestelle unter Vermittlung eines Klebers 5 abgewandten Seite mit Kontakten bzw. Anschlußstellen 7 versehen sind, der wiederum auf einer mit 4 bezeichneten Schicht über einen Kleber 5 festgelegte, elektronische Bauteil 16 sowohl an der vom Kleber 5 abgewandten Seite mit wiederum mit 7 bezeichneten Kontakten als auch an der zweiten Hauptoberfläche mit einer beispielsweise aus Kupfer gebildeten Unterseite 17 versehen ist, so daß eine Kontaktierung des Bauteils 16 sowohl über die Kontakte 7 als auch die Unterseite 17 erfolgen kann.
Eine derartige Ausbildung erhöht einerseits die Anzahl der Kontaktflächen bzw. -stel- len, wobei durch Vorsehen der Kupferschicht 17 an der Unterseite des integrierten, elektronischen Bauteils 16 auch eine verbesserte Wärmeabfuhr über die Kontaktie- rungsstellen 18 erzielbar ist, welche somit neben einer Kontaktierung auch zur gegebenenfalls verbesserten Ableitung von Wärme herangezogen werden.
Bei der in Fig. 7 bis 9 dargestellten, abgewandelten Ausführungsform einer herzustellenden Leiterplatte ist ersichtlich, daß wiederum eine Mehrzahl von zu integrierenden Elementen bzw. Bauteilen, welche ähnlich wie bei der Ausführungsform gemäß Fig. 1 bis 5 wiederum mit 1 , 2 und 3 bezeichnet sind, über jeweils einen Kleber bzw. eine Klebestelle 5 an einer Schicht 4 festgelegt ist.
Bei der in Fig. 7 dargestellten Ausbildung ist anstelle der Trägerschicht 6 gemäß Fig. 1 nach deren Entfernung bereits ähnlich wie bei der Darstellung gemäß Fig. 4 eine weitere Lage der herzustellenden Leiterplatte angeordnet, wobei diese wiederum beispielsweise von einer RCC-Folie gebildet ist, so daß unter Zwischenschaltung einer isolie- renden Schicht 19 eine weitere leitende bzw. leitfähige, insbesondere Kupferschicht 20 vorgesehen ist.
Für eine Kontaktierung der wiederum mit 7 bezeichneten Kontakte bzw. Anschlußstellen der zu integrierenden, elektronischen Bauteile 1, 2 und 3 findet bei der Ausfü- hrungsform gemäß Fig. 7 eine mehrlagige Struktur 21 Verwendung, wobei ein vorbearbeiteter, doppelseitiger Kern zum Einsatz gelangt, welcher neben einer isolierenden Zwischenschicht 22 an beiden Seiten mit elektrisch leitenden Schichten bzw. Elementen 23 und 24 versehen ist, deren Strukturierung auf die Positionierung einzelner Anschlußstellen bzw. Kontakte 7 der einzubettenden, elektronischen Bauteile 1 , 2 und 3 abgestimmt ist.
Für eine Verfüllung von Freiräumen bzw. Zwischenräumen zwischen den einzelnen, zu integrierenden Bauteilen 1 , 2 und 3 als auch im Bereich der Kontakte bzw. Anschlußstellen 7 findet wiederum ein isolierendes Material Verwendung, wie dies in Fig. 2 angedeutet ist.
Nach einer Festlegung sowohl des doppelseitigen Kerns 21 als auch der zusätzlichen Schichten bzw. Lagen 19 und 20 findet ähnlich wie bei der Darstellung gemäß Fig. 3 eine Strukturierung beispielsweise durch ein Laserbohren statt, so daß in weiterer Folge, wie dies in Fig. 9 abschließend dargestellt ist, unter Ausbildung von entsprechen- den Kontaktierungsstellen 25 eine Kontaktierung der Kontakte 7 der zu integrierenden Bauteile 1 , 2 und 3 erfolgt.
Ähnlich wie bei der Ausführungsform gemäß den Fig. 1 bis 5 sind für die Bauteile 1 und 2 wiederum Wärmeableitöffnungen 26 vorgesehen, welche gegebenenfalls mit einem entsprechenden Material verfüllt sein können, welches die Wärmeabfuhr unterstützt.
Anstelle der in den Zeichnungen dargestellten, elektronischen Bauteile 1 , 2 und 3, welche beispielsweise von einem P-MOSFET, einem D-MOSFET oder einem IC bzw. einer integrierten Schaltung gebildet sind, kann eine Vielzahl von anderen Komponen- ten bzw. Bauteilen integriert bzw. angeordnet werden, wobei diese Bauteile aktive oder passive Bauteile und/oder logische Bauteile bzw. Komponenten sein können.
Darüber hinaus ist es neben der in den Figuren schematisch angedeuteten Anordnung von weiteren Schichten bzw. Lagen 11, 12, 13 oder 19 bis 24 zur Herstellung einer ins- besondere mehrlagigen Leiterplatte möglich, entsprechend den Anforderungen weitere und zusätzliche Lagen bzw. Schichten vorzusehen, welche entsprechend den herzustellenden Verbindungen strukturiert und miteinander gekoppelt werden können.
Ausgehend von den beispielsweise in Fig. 5, 6 oder 9 dargestellten, im wesentlichen lediglich teilweise fertiggestellten, mehrlagigen Leiterplatten, in welchen die schematisch angedeuteten Bauteile 1 , 2 und 3 integriert sind, erfolgt eine weitere Bearbeitung oder Fertigstellung einer derartigen Leiterplatte unter Einsatz bekannter Verarbeitungsschritte bzw. -verfahren.

Claims

P a t e n t a n s p r ü c h e
1. Verfahren zur Integration wenigstens eines elektronischen Bauteils in eine Leiterplatte, umfassend die folgenden Schritte: - Bereitstellen einer Schicht (4) einer Leiterplatte zur Abstützung des elektronischen Bauteils (1, 2, 3, 16), Aufbringen eines Klebers (5) auf eine Oberfläche der Schicht (4),
- Festlegen des elektronischen Bauteils (1 , 2, 3, 16) auf der Schicht (4) mittels des Klebers (5), - Aufbringen bzw. Anordnen wenigstens einer elektrisch leitenden Schicht (8, 23, 24) auf bzw. an dem Bauteil (1 , 2, 3, 16) an der vom Kleber (5) abgewandten Seite bzw. Oberfläche, und
- Strukturieren der elektrisch leitenden Schicht (8, 23, 24) entsprechend den Kontakten des elektronischen Bauteils und/oder entsprechend auf der Leiterplatte auszu- bildenden Leiterbahnen.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß der elektronische Bauteil (1 , 2, 3, 16) nach dem Festlegen an der Schicht von einem isolierenden Material (9, 10), insbesondere einer Prepreg-Folie und/oder einem Harz, umgeben wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schicht (4) zur Abstützung des elektronischen Bauteils (1 , 2, 3, 16) auf eine Trägerschicht (6) oder einen Kern vor dem Aufbringen des Klebers (5) aufgebracht wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Trägerschicht (6) nach dem Festlegen des elektronischen Bauteils (1, 2, 3, 16) entfernt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Kleber (5) auf der Oberfläche der Schicht (4) entsprechend einem auf die Anordnung des festzulegenden, elektronischen Bauteils (1 , 2, 3, 16) abgestimmten Muster aufgebracht wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Strukturierung der leitenden Schicht (8, 23, 24) durch eine Laserstrukturierung, eine Fotostrukturierung oder dgl. durchgeführt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß nach einem Strukturieren der leitenden Schicht (8, 23, 24) wenigstens eine isolierende Schicht (11 , 22) auf der von dem elektronischen Bauteil (1, 2, 3, 16) abgewandten Oberfläche der strukturierten, leitenden Schicht (8, 23, 24) aufgebracht wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß zusätzlich wenigstens eine leitende und/oder nicht leitende Schicht (9, 11, 19, 21), beispielsweise eine RCC-Folie, aufgebracht bzw. angeordnet wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß an der von der elektrisch leitenden Schicht abgewandten Seite des elektronischen Bauteils (1 , 2, 3, 16) insbesondere im Bereich der Festlegung des elektronischen Bauteils wenigstens eine Öffnung (15, 18, 26) zur Wärmeableitung und/oder Kontaktierung des Bauteils ausgebildet wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Schicht (4) zur Abstützung des elektronischen Bauteils (1 , 2, 3, 16) von einer metallischen, insbesondere elektrisch leitenden Schicht gebildet wird.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß ein thermisch leitender bzw. leitfähiger Kleber (5) verwendet wird.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß ein elektronischer Bauteil (16) verwendet wird, welcher an gegenüberliegenden Haupt- Oberflächen jeweils mit einer Mehrzahl von Kontakten (7, 17) versehen ist, welche mit den elektrisch leitenden Schichten (4, 8) kontaktiert werden.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß unmittelbar nach dem Strukturieren der elektrisch leitenden Schicht (8, 23, 24) der elek- ironische Bauteil (1, 2, 3, 16) auf seine Funktionsfähigkeit getestet wird.
14. Leiterplatte mit wenigstens einem integrierten, elektronischen Bauteil, umfassend eine Schicht (4) zur Abstützung des elektronischen Bauteils (1, 2, 3, 16), an welcher der wenigstens eine elektronische Bauteil (1, 2, 3, 16) unter Vermittlung eines Klebers (5) festgelegt ist, wobei wenigstens eine elektrisch leitende Schicht (8, 23, 24) nach Festlegung des elektronischen Bauteils (1 , 2, 3, 16) auf bzw. an dem Bauteil (1, 2, 3, 16) anordenbar ist und entsprechend den Kontakten (7) des elektronischen Bauteils (1, 2, 3, 16) und/oder Leiterbahnen der Leiterplatte strukturierbar ist.
15. Leiterplatte nach Anspruch 14, dadurch gekennzeichnet, daß der elektronische Bauteil (1 , 2, 3, 16) durch ein isolierendes Material (9, 10), insbesondere eine Prepreg-
Folie und/oder ein isolierendes Harz, umgeben ist.
16. Leiterplatte nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß zusätzlich eine Mehrzahl von den Bauteil (1 , 2, 3, 16) einbettenden Schichten bzw. Lagen (9, 11 , 19, 21) aus einem isolierenden und/oder leitenden Material vorgesehen ist.
17. Leiterplatte nach Anspruch 14, 15 oder 16, dadurch gekennzeichnet, daß in dem den elektronischen Bauteil (1, 2, 3, 16) umgebenden und/oder abstützenden, insbesondere isolierenden Material insbesondere im Bereich der Festlegung des elektronischen Bauteils wenigstens eine Öffnung (15, 18, 26) zur Wärmeableitung vorgese- hen ist.
PCT/AT2009/000224 2008-05-30 2009-05-29 Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte WO2009143550A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011510779A JP2011522403A (ja) 2008-05-30 2009-05-29 少なくとも１つの電子構成部品をプリント回路基板に組み込むための方法、およびプリント回路基板
CN2009801271949A CN102090155B (zh) 2008-05-30 2009-05-29 用于将至少一个电子构件集成到印制线路板中的方法以及印制线路板
EP09753314A EP2286644B1 (de) 2008-05-30 2009-05-29 Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
ES09753314T ES2392924T3 (es) 2008-05-30 2009-05-29 Procedimiento para la integración de al menos un componente electrónico en una placa conductora, así como la placa conductora
KR1020107026511A KR101652534B1 (ko) 2008-05-30 2009-05-29 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
US12/736,942 US8789271B2 (en) 2008-05-30 2009-05-29 Method for integrating an electronic component into a printed circuit board
US14/314,163 US20140307403A1 (en) 2008-05-30 2014-06-25 Method for integrating an electronic component into a printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AT20031308U AT10247U8 (de) 2008-05-30 2008-05-30 Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
ATGM313/2008 2008-05-30

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/736,942 A-371-Of-International US8789271B2 (en) 2008-05-30 2009-05-29 Method for integrating an electronic component into a printed circuit board
US14/314,163 Continuation US20140307403A1 (en) 2008-05-30 2014-06-25 Method for integrating an electronic component into a printed circuit board

Publications (1)

Publication Number Publication Date
WO2009143550A1 true WO2009143550A1 (de) 2009-12-03

Family

ID=39735910

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/AT2009/000224 WO2009143550A1 (de) 2008-05-30 2009-05-29 Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte

Country Status (8)

Country Link
US (2) US8789271B2 (de)
EP (1) EP2286644B1 (de)
JP (2) JP2011522403A (de)
KR (1) KR101652534B1 (de)
CN (1) CN102090155B (de)
AT (1) AT10247U8 (de)
ES (1) ES2392924T3 (de)
WO (1) WO2009143550A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014005167A1 (de) 2012-07-02 2014-01-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zum einbetten zumindest eines bauteils in eine leiterplatte
US10187997B2 (en) 2014-02-27 2019-01-22 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
US10779413B2 (en) 2013-12-12 2020-09-15 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method of embedding a component in a printed circuit board
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5514134B2 (ja) * 2011-02-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
US8957320B2 (en) * 2011-10-11 2015-02-17 Ibiden Co., Ltd. Printed wiring board
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
EP2999319B1 (de) 2013-05-14 2020-07-08 Meiko Electronics Co., Ltd. Verfahren zur herstellung eines substrats mit eingebetteter komponente und substrat mit eingebetteter komponente
US20160118346A1 (en) * 2013-05-20 2016-04-28 Meiko Electronics Co., Ltd. Device embedded substrate and manufacturing method thereof
US9826623B2 (en) * 2013-05-22 2017-11-21 Kaneka Corporation Heat dissipating structure
WO2014202282A1 (de) * 2013-06-20 2014-12-24 Conti Temic Microelectronic Gmbh Leiterplatte
US9806051B2 (en) 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
KR102268388B1 (ko) * 2014-08-11 2021-06-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6430883B2 (ja) * 2015-04-10 2018-11-28 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
WO2017037206A1 (en) 2015-09-02 2017-03-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device with embedded electronic component
EP3255665B1 (de) * 2016-06-08 2022-01-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Elektronisches bauteil mit komponententräger und seine herstellung
EP3302006A1 (de) 2016-09-30 2018-04-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger mit mindestens einem wärmerohr und verfahren zur herstellung des besagten komponententrägers
CN106851983A (zh) * 2017-03-28 2017-06-13 华为技术有限公司 具有埋入器件的电路板结构及其制作方法
DE102018102734A1 (de) * 2018-01-18 2019-07-18 Schreiner Group Gmbh & Co. Kg Flexible elektrische Schaltung mit Verbindung zwischen elektrisch leitfähigen Strukturelementen
WO2019194200A1 (ja) * 2018-04-04 2019-10-10 太陽誘電株式会社 部品内蔵基板
US10790232B2 (en) * 2018-09-15 2020-09-29 International Business Machines Corporation Controlling warp in semiconductor laminated substrates with conductive material layout and orientation
JP7318428B2 (ja) * 2019-09-04 2023-08-01 Tdk株式会社 電子部品内蔵回路基板及びその製造方法
US11817359B2 (en) * 2020-09-01 2023-11-14 International Business Machines Corporation Warp mitigation using pattern-matched metal layers in organic substrates

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050112798A1 (en) * 2002-06-19 2005-05-26 Sten Bjorbell Electronics circuit manufacture
WO2007087660A1 (de) * 2006-02-02 2007-08-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115247U (de) * 1988-01-27 1989-08-03
US5373627A (en) * 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
JP3937840B2 (ja) * 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
WO2004001848A1 (en) * 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
US6972964B2 (en) * 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
JP2004200201A (ja) 2002-12-16 2004-07-15 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP2005136223A (ja) * 2003-10-30 2005-05-26 Fuji Photo Film Co Ltd プリント配線板の製造方法
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
TWI283050B (en) * 2005-02-04 2007-06-21 Phoenix Prec Technology Corp Substrate structure embedded method with semiconductor chip and the method for making the same
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
JP4835124B2 (ja) * 2005-11-29 2011-12-14 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
JP2007150202A (ja) * 2005-11-30 2007-06-14 Shinko Electric Ind Co Ltd 実装基板、実装基板の製造方法、および半導体装置の製造方法
JP2007288109A (ja) * 2006-04-20 2007-11-01 Cmk Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050112798A1 (en) * 2002-06-19 2005-05-26 Sten Bjorbell Electronics circuit manufacture
WO2007087660A1 (de) * 2006-02-02 2007-08-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014005167A1 (de) 2012-07-02 2014-01-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zum einbetten zumindest eines bauteils in eine leiterplatte
AT513047B1 (de) * 2012-07-02 2014-01-15 Austria Tech & System Tech Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
AT513047A4 (de) * 2012-07-02 2014-01-15 Austria Tech & System Tech Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
US11172576B2 (en) 2013-11-27 2021-11-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for producing a printed circuit board structure
US10779413B2 (en) 2013-12-12 2020-09-15 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method of embedding a component in a printed circuit board
US10187997B2 (en) 2014-02-27 2019-01-22 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board

Also Published As

Publication number Publication date
US8789271B2 (en) 2014-07-29
JP2011522403A (ja) 2011-07-28
EP2286644B1 (de) 2012-09-26
EP2286644A1 (de) 2011-02-23
AT10247U3 (de) 2013-04-15
AT10247U2 (de) 2008-11-15
US20140307403A1 (en) 2014-10-16
CN102090155A (zh) 2011-06-08
CN102090155B (zh) 2013-06-12
KR101652534B1 (ko) 2016-08-30
KR20110018883A (ko) 2011-02-24
JP2014090201A (ja) 2014-05-15
ES2392924T3 (es) 2012-12-17
US20110069448A1 (en) 2011-03-24
AT10247U8 (de) 2008-12-15

Similar Documents

Publication Publication Date Title
EP2286644B1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
EP2668835B1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
EP2260683B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
EP2524394B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
WO2010048653A2 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
EP2452546A1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbreichen bestehenden leiterplatte sowie leiterplatte
WO2013029073A1 (de) Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
WO2013029074A1 (de) Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
DE102007024189A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
EP2193697A2 (de) Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe
EP2018666B1 (de) Verfahren zum festlegen eines elektronischen bauteils auf einer leiterplatte, herstellungverfahren einer trägerlage und einer zwischenlage, sowie system bestehend aus einer leiterplatte und wenigstens einem elektronischen bauteil
DE102005006638B4 (de) Haftfeste Leiterbahn auf Isolationsschicht
WO2021224204A1 (de) Verfahren zur herstellung einer leiterplatte und leiterplatte mit mindestens einem eingebetteten elektronischen bauteil
DE202009009950U1 (de) Elektronische Baugruppe
WO2008119586A1 (de) Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe
DE102021112814A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
EP1534050A1 (de) Verfahren zur Herstellung von Leiterplatten und Leiterplatte
DE102007036046A1 (de) Planares elektronisches Modul
WO2018069319A1 (de) Verfahren zur herstellung einer mehrlagigen leiterplatte

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980127194.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09753314

Country of ref document: EP

Kind code of ref document: A1

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 12736942

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20107026511

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011510779

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2009753314

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE