WO2009136639A1 - 系統安定化装置 - Google Patents

系統安定化装置 Download PDF

Info

Publication number
WO2009136639A1
WO2009136639A1 PCT/JP2009/058701 JP2009058701W WO2009136639A1 WO 2009136639 A1 WO2009136639 A1 WO 2009136639A1 JP 2009058701 W JP2009058701 W JP 2009058701W WO 2009136639 A1 WO2009136639 A1 WO 2009136639A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
current
value
converter
amplifier
Prior art date
Application number
PCT/JP2009/058701
Other languages
English (en)
French (fr)
Inventor
一伸 大井
正和 宗島
貴博 村井
Original Assignee
株式会社 明電舎
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 明電舎 filed Critical 株式会社 明電舎
Priority to US12/990,613 priority Critical patent/US8457804B2/en
Priority to JP2010511087A priority patent/JP5077431B2/ja
Publication of WO2009136639A1 publication Critical patent/WO2009136639A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B5/00Anti-hunting arrangements
    • G05B5/01Anti-hunting arrangements electric
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1835Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control
    • H02J3/1842Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control wherein at least one reactive element is actively controlled by a bridge converter, e.g. active filters
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/20Active power filtering [APF]

Definitions

  • the present invention relates to a system stabilizing device, and is devised to prevent overcompensation operation even when the load fluctuation exceeds the rating.
  • FIG. 15 shows an example in which the existing power system (system higher than the power distribution system) 1 and the power distribution system (microgrid) 10 are connected via the line impedance Ls and the circuit breaker 2.
  • a distributed power source 11 and a load 12 are connected to a power distribution system 10 that is a microgrid.
  • the distributed power source 11 is illustrated as one generator in FIG. 15, in reality, it is driven by a natural energy type power generation facility (such as a solar power generation facility or a wind power generation facility) using natural energy and an internal combustion engine. It is comprised of a plurality of dispersed power generation facilities, including an internal combustion engine type power generation facility (such as a diesel power generation facility).
  • the load 12 is actually a plurality of distributed loads.
  • the microgrid 10 as shown in FIG. 15 has a natural energy type power generation facility, the amount of power generation varies greatly depending on the weather, wind speed, and the like. Therefore, a system stabilizing device is used for the purpose of absorbing the fluctuation of the power generation amount.
  • output power is adjusted by governor control.
  • governor control since the response of the governor control is slow, when the electric power consumed by the load 12 fluctuates suddenly, the internal combustion engine type power generation equipment follows such a sudden fluctuation (rapid excess or deficiency) of the electric power. I can't.
  • the system stabilization device is also used for the purpose of assisting the internal combustion engine type power generation equipment and balancing the demand and supply of electric power by following such a rapid fluctuation of electric power with good responsiveness. .
  • the system stabilization device is a power conversion device having a power storage function, and is a device that is installed in the distribution system and performs the power compensation described above.
  • FIG. 16 is an example in which a system stabilizing device 20 is provided in the power distribution system (microgrid) 10 shown in FIG.
  • the system stabilizing device 20 is connected to the distributed power supply 11 and the load 12 in parallel.
  • the system stabilizing device 20 includes, as main members, a control unit 21, a power converter 22 (inverter) that can perform reverse conversion operation and forward conversion operation, and a DC charging unit 23 such as an electric double layer capacitor or a storage battery (battery). Have.
  • the power converter 22 operates according to the gate signal g sent from the control unit 21.
  • the power converter 22 converts AC power obtained from the power distribution system 10 into DC power when performing forward conversion operation, charges the DC power to the DC charging unit 23, and performs DC conversion when performing reverse conversion operation.
  • the DC power charged in the unit 23 is converted into AC power, and this AC power is sent to the distribution system 10.
  • the power output from the power converter (inverter) 22 passes through the filter circuit 27 and is sent to the power distribution system 10. That is, the power sent from the grid stabilization device 20 to the power distribution system 10 is the power obtained by filtering the power output from the power converter 22 by the filter circuit 27.
  • the filter circuit 27 includes a reactor, a capacitor, a transformer, and the like, and fulfills a function of smoothing the pulse voltage output from the power converter 22.
  • the system current Is flowing into the distribution system 10 from the power system 1 is detected by the current detector 24, and the system voltage Vs that is the voltage of the distribution system 10 is detected by the voltage detector 25.
  • a converter current Iinv input / output by the power converter 22 is detected by a current detector 26.
  • a current detector AA for detecting a current sent from the system stabilizing device 20 to the power distribution system 10 is provided.
  • the circuit breaker 2 When the power system 1 is in a normal state where no failure has occurred, the circuit breaker 2 is in a connected state, and the system stabilizing device 20 operates in a state where the power distribution system 10 is connected to the power system 1. Is done. During this grid interconnection operation, power is supplied to the load 12 by the power system 1, the distributed power supply 11, and the system stabilization device 20.
  • the circuit breaker 2 when an abnormality occurs in the power system 1, the circuit breaker 2 is in a disconnected state, and the system safety device 20 performs “self-sustained operation” in which the power distribution system 10 is disconnected from the power system 1. It is. During this self-sustained operation, power is supplied to the load 12 by the distributed power supply 11 and the system stabilizing device 20.
  • the grid stabilization device 20 operates as follows during grid-connected operation and autonomous operation. (1) At the time of grid connection operation, the grid stabilization device 20 detects the grid current Is flowing into the distribution system 10, obtains grid power from the grid current Is, and suppresses fluctuations in the grid power. Operate. (2) During the independent operation, the system stabilizing device 20 detects the system voltage Vs in the distribution system 10 and performs a compensation operation so that the voltage amplitude and frequency of the system voltage Vs are stabilized.
  • the phase synchronization circuit (PLL) 101 outputs a reference phase signal ⁇ indicating the phase of the system voltage Vs from the system voltage Vs.
  • the sine wave generator 102 generates a three-phase voltage waveform ⁇ sin ( ⁇ ), sin ( ⁇ -2 / 3 ⁇ ), sin ( ⁇ + 2 / 3 ⁇ ) ⁇ corresponding to a rated voltage synchronized with the reference phase signal ⁇ as a reference three-phase sine. Output as a wave signal K.
  • the change-over switch 103 has the movable contacts 103a and 103b on the A side as shown by the solid line in the figure, and in the independent operation, the movable contacts 103a and 103b are set to B as shown by the dotted line in the figure. To the side.
  • the dq conversion unit 104 dq-converts the system current Is into a rotating coordinate system that rotates at the phase indicated by the reference phase signal ⁇ , and outputs an effective part Isd of the system current and an ineffective part Isq of the system current.
  • the first variation detection block 105 detects the variation of the effective amount Isd of the system current on the dq axis and outputs this as the effective current command Irefd, and the second variation detection block 106 is on the dq axis.
  • the fluctuation amount of the ineffective portion Isq of the system current is detected, and this is output as the ineffective portion current command Irefq.
  • the fluctuation detection blocks 105 and 106 are band-pass filters having a differentiation function and a filter function, and details of the structure will be described later.
  • the dq converter 107 dq-converts the converter current Iinv into a rotating coordinate system that rotates at the phase indicated by the reference phase signal ⁇ , and outputs the effective part Iinvd of the converter current and the ineffective part Iinvq of the converter current.
  • the subtracting unit 108 subtracts the effective amount Iinvd of the converter current from the effective current command Irefd and outputs the effective current deviation ⁇ d.
  • the subtractor 109 subtracts the ineffective portion Iinvq of the converter current from the ineffective current command Irefq and outputs the ineffective current deviation ⁇ q.
  • the current control unit 110 performs proportional integral (PI) control on the effective current deviation ⁇ d and outputs an effective voltage command Vd.
  • the current control unit 111 performs proportional integral (PI) control on the invalid current deviation ⁇ q, and outputs the invalid voltage command Vq.
  • the dq inverse converter unit 112 performs dq inverse conversion on the effective voltage command Vd and the invalid voltage command Vq, and outputs a voltage command V ⁇ in a fixed coordinate system.
  • the adder 113 adds the reference three-phase sine wave signal K to the voltage command V ⁇ , and outputs a final voltage command V * .
  • a PWM (Pulse Width Modulation) modulator 114 PWM modulates the voltage command V * and outputs a gate signal g. Operation control of the power converter 22 is performed by the gate signal g, and power is output from the power converter 22 in order to suppress fluctuations in the grid current Is during grid interconnection operation.
  • the frequency detector 121 detects the frequency of the system voltage Vs and outputs a frequency signal F. Note that the frequency of the system voltage Vs corresponds to the active power, and when the active power decreases, the frequency of the system voltage Vs decreases, and when the active power increases, the frequency of the system voltage Vs increases.
  • the amplitude detector 122 detects the amplitude of the system voltage Vs and outputs an amplitude signal L. Note that the amplitude of the system voltage Vs corresponds to the reactive power, and when the reactive power decreases, the amplitude of the system voltage Vs decreases, and when the reactive power increases, the amplitude of the system voltage Vs increases.
  • the third variation detection block 123 detects the variation of the frequency signal F and outputs this as an effective current command Irefd
  • the fourth variation detection block 124 detects the variation of the amplitude signal L. This is output as an invalid current command Irefq.
  • the fluctuation detection blocks 123 and 124 are band-pass filters having a differentiation function and a filter function, and details of the structure will be described later.
  • the subtracting unit 108 subtracts the effective amount Iinvd of the converter current from the effective current command Irefd and outputs the effective current deviation ⁇ d.
  • the subtractor 109 subtracts the ineffective portion Iinvq of the converter current from the ineffective current command Irefq and outputs the ineffective current deviation ⁇ q.
  • the current control unit 110 performs proportional integral (PI) control on the effective current deviation ⁇ d and outputs an effective voltage command Vd.
  • the current control unit 111 performs proportional integral (PI) control on the invalid current deviation ⁇ q, and outputs the invalid voltage command Vq.
  • the dq inverse converter unit 112 performs dq inverse conversion on the effective voltage command Vd and the invalid voltage command Vq, and outputs a voltage command V ⁇ in a fixed coordinate system.
  • the adder 113 adds the reference three-phase sine wave signal K to the voltage command V ⁇ , and outputs a final voltage command V * .
  • a PWM (Pulse Width Modulation) modulator 114 PWM modulates the voltage command V * and outputs a gate signal g. Operation control of the power converter 22 is performed by the gate signal g, and power is output from the power converter 22 in order to suppress fluctuations in the voltage amplitude and frequency of the system voltage Vs during the independent operation.
  • the fluctuation detection blocks 105, 106, 123, and 124 are configured by bandpass filters.
  • a configuration of a conventional bandpass filter 50 that can be used as the fluctuation detection blocks 105, 106, 123, and 124 will be described with reference to FIG.
  • s is a Laplace operator indicating a differentiation function.
  • this band pass filter (variation detection block) 50 includes a low pass filter 51, a low pass filter 52, and a subtractor 53.
  • the passband frequency of the bandpass filter 50 is determined in accordance with the filtering characteristics required for each fluctuation detection block 105, 106, 123, 124. Further, the cutoff frequency on the high frequency side of the determined passband frequency is f1, the cutoff frequency on the low frequency side is f2, the cutoff frequency is f1, the time constant of the noise removing low-pass filter 51 is T1, and the cutoff frequency is f2.
  • the time constant of the low-pass filter 52 for setting the fluctuation detection time is T2.
  • the low-pass filter 51 is a filter having a first-order lag characteristic whose time constant is a time constant T1 determined for the purpose of noise removal.
  • the low-pass filter 52 is a filter having a first-order lag characteristic in which the time constant is a time constant T2 determined for the purpose of setting the time for detecting fluctuations.
  • both filters 51 and 52 filter the input signal using the respective filter characteristics.
  • the input signal is an effective portion Isd of the system current if the bandpass filter (variation detection block) 50 is the variation detection block 105, and the input signal is if the bandpass filter (variation detection block) 50 is the variation detection block 106.
  • the band-pass filter (variation detection block) 50 is the fluctuation detection block 123, the frequency signal F, and if the band-pass filter (variation detection block) 50 is the fluctuation detection block 124, the amplitude is the ineffective portion Isq of the system current. Signal L.
  • the subtractor 53 outputs a signal obtained by subtracting the output signal of the low-pass filter 52 from the output signal of the low-pass filter 51.
  • the signal output from the subtracter 53 is a fluctuation signal.
  • the bandpass filter (variation detection block) 50 is the variation detection block 105, this variation component signal is an effective current command Irefd that is a variation of the effective portion Isd of the system current, and the bandpass filter (variation detection block).
  • the fluctuation detection block 106 is 50, it is the invalid current command Irefq that is the fluctuation of the reactive current Isq of the system current.
  • the bandpass filter (variation detection block) 50 is the fluctuation detection block 123, the frequency signal F
  • the current command Irefd is an effective portion that is a fluctuation amount of the current signal Irefd.
  • the grid stabilization device 20 operates to output power from the power converter 22 to compensate for power. For this reason, the detected value of the system current Is detected next time decreases by the amount of current output for power compensation from the power converter 22. If the detected value of the system current Is decreases in this way, fluctuations in the system current Is cannot be reliably suppressed.
  • the current sent from the grid stabilization device 20 to the distribution system 10 that is, the output current outputted from the power converter 22 and filtered by the filter circuit 27 and then sent to the distribution system 10 is detected. Then, a method has been considered in which the output current detection value is added to the system current detection value to cancel the decrease in the system current detection value.
  • a current detector AA for detecting a current (current after passing through the filter circuit 27) sent from the system stabilizing device 20 to the power distribution system 10 is separately required.
  • a proportional integration (PI) amplifier is provided on the output side of the fluctuation detection blocks 105 and 106 to amplify the current commands Irefd and Irefq, thereby reducing the decrease in the system current detection value.
  • a method of offsetting is also considered.
  • a PI amplifier for amplifying the current commands Irefd and Irefq is required separately.
  • the PI amplifier has a characteristic that the gain with respect to the DC component of the input signal becomes infinite, even if the fluctuation is zero, the PI amplifier output does not become zero and power is output from the system stabilizing device 20. I will continue. In order to solve this problem, it is necessary to reset.
  • the system stabilization device 20 is operated to output power from the power converter 22 to compensate for power. For this reason, the frequency detection value and the amplitude detection value of the system voltage Vs to be detected next time decrease by the amount of current output from the power converter 22 for power compensation. If the frequency detection value or the amplitude detection value of the system voltage Vs decreases as described above, fluctuations in the system voltage Vs cannot be reliably suppressed.
  • the current sent from the grid stabilization device 20 to the distribution system 10 that is, the output current sent from the power converter 22 to the distribution system 10 after being filtered by the filter circuit 27. It is conceivable to detect and add this output current detection value to the frequency detection value or amplitude detection value of the system voltage, or to provide a PI amplifier. However, this also causes the same problem as described above.
  • the present invention is capable of stable operation even when the load fluctuation exceeds the rating without using a current detector for detecting the output current of the system stabilizing device or a PI amplifier.
  • An object of the present invention is to provide a device.
  • the configuration of the present invention for solving the above problems is as follows. It is a system stabilizing device that is connected to the power system when the power system is normal, is disconnected from the power system when an abnormality occurs in the power system, and is provided in a power distribution system to which a distributed power source and a load are connected. And
  • the system stabilizing device includes a control unit and a power converter that performs a forward conversion operation and an inverse conversion operation according to a gate signal transmitted from the control unit,
  • the controller is When the power system is normal, From the system current flowing into the distribution system from the power system, find the effective part of the system current and the ineffective part of the system current, The first variation detection block obtains the variation included in the effective portion of the system current, and this variation is used as the effective current command.
  • the second fluctuation detection block obtains the fluctuation included in the invalid portion of the grid current, and this fluctuation is used as the invalid current command. Further, from the converter current input and output by the power converter, an effective part of the converter current and an ineffective part of the converter current are obtained, An effective current deviation that is a deviation between the effective current command and the effective current of the converter is set to zero, and an invalidity that is a deviation between the invalid current command and the invalid current of the converter current.
  • the first to fourth fluctuation detection blocks are The time constant of the low-pass filter for noise removal in which the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block is f1, the cutoff frequency on the low frequency side is f2, the cutoff frequency is f1, and the cutoff frequency is f2.
  • the time constant of the low-pass filter for setting the fluctuation detection time is T2, ⁇ is a vibration coefficient, ⁇ is a set number, G is a gain, T1 is multiplied by ⁇ , and T2 is divided by ⁇ .
  • a subtractor that subtracts and outputs the signal output from the amplifier, an amplifier that multiplies the output of the subtractor by a gain G, and an amplifier signal that is output from the amplifier is smaller than a preset rated value.
  • the overcompensation suppressing unit reduces the time constant of the second filter to less than T4 when the signal value of the amplifier signal is suppressed to the rated value by the rated limiter for a predetermined time or more.
  • the configuration of the present invention is as follows. It is a system stabilizing device that is connected to the power system when the power system is normal, is disconnected from the power system when an abnormality occurs in the power system, and is provided in a power distribution system to which a distributed power source and a load are connected. And
  • the system stabilizing device includes a control unit and a power converter that performs a forward conversion operation and an inverse conversion operation according to a gate signal transmitted from the control unit,
  • the controller is When the power system is normal, From the system current flowing into the distribution system from the power system, find the effective part of the system current and the ineffective part of the system current, The first variation detection block obtains the variation included in the effective portion of the system current, and this variation is used as the effective current command.
  • the second fluctuation detection block obtains the fluctuation included in the invalid portion of the grid current, and this fluctuation is used as the invalid current command. Further, from the converter current input and output by the power converter, an effective part of the converter current and an ineffective part of the converter current are obtained, An effective current deviation that is a deviation between the effective current command and the effective current of the converter is set to zero, and an invalidity that is a deviation between the invalid current command and the invalid current of the converter current.
  • the first to fourth fluctuation detection blocks are The time constant of the low-pass filter for noise removal in which the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block is f1, the cutoff frequency on the low frequency side is f2, the cutoff frequency is f1, and the cutoff frequency is f2.
  • the time constant of the low-pass filter for setting the fluctuation detection time is T2, ⁇ is a vibration coefficient, ⁇ is a set number, G is a gain, T1 is multiplied by ⁇ , and T2 is divided by ⁇ .
  • a subtractor that subtracts and outputs the signal output from the amplifier, an amplifier that multiplies the output of the subtractor by a gain G, and an amplifier signal that is output from the amplifier is smaller than a preset rated value.
  • the overcompensation suppressing unit reduces the time constant of the second filter to less than T4 when the signal value of the amplifier signal is suppressed to the rated value by the rated limiter for a predetermined time or more.
  • the configuration of the present invention is as follows.
  • the first to fourth fluctuation detection blocks include The cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block is set as f1, the cutoff frequency on the low frequency side is set as f2, and the time constant for noise removal having a value of 1 / f1 is T1.
  • the time constant for setting the fluctuation detection time having a value of 1 / f2 is set as T2
  • the vibration coefficient is set as ⁇
  • the set number is set as ⁇
  • the gain is set as G
  • a value obtained by multiplying T1 by ⁇ is set as T3, and a value obtained by dividing T2 by ⁇ is set as T4.
  • the first to fourth fluctuation detection blocks are calculated by an arithmetic process using an arithmetic processing program.
  • the input signal input to the fluctuation detection block is subjected to a first-order lag filter process with a time constant T3 to obtain a first filter signal
  • the input signal input to the fluctuation detection block is subjected to first-order lag filtering with a time constant of T4 to obtain a second filter signal, Subtracting the second filter signal from the first filter signal to obtain a subtraction signal;
  • An amplifier signal is obtained by multiplying the subtraction signal by a gain G, When the amplifier signal is smaller than a predetermined rated value, the amplifier signal is obtained as a variation, and when the amplifier signal exceeds a predetermined rated value, the amplifier signal is suppressed to a rated value and obtained as a variation , Output the calculated fluctuation as a current command, When the state in which the signal value of the amplifier signal is suppressed to the rated value continues for a predetermined time or longer, the time
  • the configuration of the present invention is as follows. It is a system stabilizing device that is connected to the power system when the power system is normal, is disconnected from the power system when an abnormality occurs in the power system, and is provided in a power distribution system to which a distributed power source and a load are connected. And
  • the system stabilizing device includes a control unit and a power converter that performs a forward conversion operation and an inverse conversion operation according to a gate signal transmitted from the control unit,
  • the controller is When the power system is normal, From the system current flowing into the distribution system from the power system, find the effective part of the system current and the ineffective part of the system current, The first variation detection block obtains the variation included in the effective portion of the system current, and this variation is used as the effective current command.
  • the second fluctuation detection block obtains the fluctuation included in the invalid portion of the grid current, and this fluctuation is used as the invalid current command. Further, from the converter current input and output by the power converter, an effective part of the converter current and an ineffective part of the converter current are obtained, An effective current deviation that is a deviation between the effective current command and the effective current of the converter is set to zero, and an invalidity that is a deviation between the invalid current command and the invalid current of the converter current.
  • an effective part of the converter current and an ineffective part of the converter current are obtained, an effective current deviation that is a deviation between the effective current command and the effective current of the converter is set to zero, and an invalidity that is a deviation between the invalid current command and the invalid current of the converter current.
  • the first to fourth fluctuation detection blocks are The time constant of the low-pass filter for noise removal with the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block as f1 and the cutoff frequency as f1, is T1, ⁇ is a vibration coefficient, ⁇ is a set number, G is a gain, T1 When a value obtained by multiplying ⁇ by T3, a cushion time set to an arbitrary time is T5, a sample period is Ts, and X is a limit value, A first-order delay characteristic filter having a time constant of T3, a limiter having a limit characteristic of ⁇ (X / T5) Ts, a delay circuit that delays an input signal by one sample period Ts, and outputs 1 subtracter, second subtractor, adder, amplifier, and when the amplifier signal output from the amplifier is smaller than a preset rated value, the amplifier signal is passed as it is and the amplifier signal is
  • the first subtractor includes a first-
  • the adder adds and outputs the signal output from the limiter and the signal output from the delay circuit,
  • the delay circuit delays the signal output from the adder by one sample period Ts and outputs the delayed signal.
  • the second subtracter subtracts the signal output from the adder from the signal output from the first-order lag characteristic filter and outputs the subtracted signal to the amplifier.
  • the amplifier multiplies the output of the adder by a gain G and outputs the result.
  • the set value ⁇ and the gain G are set using the equations (01), (02), and (03) by setting the vibration coefficient ⁇ represented by the equation (01) to a value larger than 1.
  • the overcompensation suppression unit changes the limiter cushion time to a value smaller than T5 when the signal value of the amplifier signal is suppressed to the rated value by the rated limiter for a predetermined time or longer.
  • the cushion time of the limiter is returned to T5.
  • the configuration of the present invention is as follows. It is a system stabilizing device that is connected to the power system when the power system is normal, is disconnected from the power system when an abnormality occurs in the power system, and is provided in a power distribution system to which a distributed power source and a load are connected. And
  • the system stabilizing device includes a control unit and a power converter that performs a forward conversion operation and an inverse conversion operation according to a gate signal transmitted from the control unit,
  • the controller is When the power system is normal, From the system current flowing into the distribution system from the power system, find the effective part of the system current and the ineffective part of the system current, The first variation detection block obtains the variation included in the effective portion of the system current, and this variation is used as the effective current command.
  • the second fluctuation detection block obtains the fluctuation included in the invalid portion of the grid current, and this fluctuation is used as the invalid current command. Further, from the converter current input and output by the power converter, an effective part of the converter current and an ineffective part of the converter current are obtained, An effective current deviation that is a deviation between the effective current command and the effective current of the converter is set to zero, and an invalidity that is a deviation between the invalid current command and the invalid current of the converter current.
  • an effective part of the converter current and an ineffective part of the converter current are obtained, an effective current deviation that is a deviation between the effective current command and the effective current of the converter is set to zero, and an invalidity that is a deviation between the invalid current command and the invalid current of the converter current.
  • the first to fourth fluctuation detection blocks are The time constant of the low-pass filter for noise removal with the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block as f1 and the cutoff frequency as f1, is T1, ⁇ is a vibration coefficient, ⁇ is a set number, G is a gain, T1 When a value obtained by multiplying ⁇ by T3, a cushion time set to an arbitrary time is T5, a sample period is Ts, and X is a limit value, A first-order delay characteristic filter having a time constant of T3, a limiter having a limit characteristic of ⁇ (X / T5) Ts, a delay circuit that delays an input signal by one sample period Ts, and outputs 1 subtracter, second subtractor, adder, amplifier, and when the amplifier signal output from the amplifier is smaller than a preset rated value, the amplifier signal is passed as it is and the amplifier signal is
  • the first subtractor includes a first-
  • the adder adds and outputs the signal output from the limiter and the signal output from the delay circuit,
  • the delay circuit delays the signal output from the adder by one sample period Ts and outputs the delayed signal.
  • the second subtracter subtracts the signal output from the adder from the signal output from the first-order lag characteristic filter and outputs the subtracted signal to the amplifier.
  • the amplifier multiplies the output of the adder by a gain G and outputs the result.
  • the overcompensation suppression unit changes the limiter cushion time to a value smaller than T5 when the signal value of the amplifier signal is suppressed to the rated value by the rated limiter for a predetermined time or longer.
  • the cushion time of the limiter is returned to T5.
  • the configuration of the present invention is as follows.
  • the first to fourth fluctuation detection blocks include The cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block is set as f1, the time constant for noise removal whose value is 1 / f1 is set as T1, the vibration coefficient is set as ⁇ , The set number is set as ⁇ , the gain is set as G, the value obtained by multiplying T1 by ⁇ is set as T3, the cushion time set at an arbitrary time is set as T5, and one sample period is set as Ts , The limit value is set as X,
  • the first to fourth fluctuation detection blocks are calculated by an arithmetic process using an arithmetic processing program.
  • the input signal input to the fluctuation detection block is subjected to first-order lag filtering with a time constant T3 to obtain a filter signal, Subtracting the delay signal from the filter signal to obtain a first subtraction signal;
  • the first subtraction signal is subjected to limit processing with the limit characteristic that is ⁇ (X / T5) Ts, and a limit signal is obtained.
  • the added signal is delayed by one sample period Ts to obtain the delayed signal, Subtracting the addition signal from the filter signal to obtain a second subtraction signal;
  • An amplifier signal is obtained by multiplying the second subtraction signal by a gain G, When the amplifier signal is smaller than a predetermined rated value, the amplifier signal is obtained as a variation, and when the amplifier signal exceeds a predetermined rated value, the amplifier signal is suppressed to a rated value and obtained as a variation , Output the calculated fluctuation as a current command, When the state where the signal value of the amplifier signal is suppressed to the rated value continues for a predetermined time or more, the cushion time of the limiter is changed to a value smaller than T5, and the signal value of the amplifier signal is changed to the rated value. When the condition becomes smaller, the limiter cushion time is returned to T5.
  • the grid stabilization device when the grid current detection value or the grid voltage detection value is about to decrease due to the grid stabilization device outputting compensation power, feedback control is performed in the fluctuation detection block, I do signal amplification.
  • a filter circuit consisting of a reactor, a capacitor, a transformer, and the like
  • the AC output side of the power converter inverter
  • the current sent from the system stabilizer to the distribution system that is, power conversion
  • a current detector AA or PI amplifier for detecting an output current output from a power supply and filtered by a filter circuit and then sent to a distribution system
  • FIG. 1 is a circuit diagram showing a fluctuation detection block according to Embodiment 1 of the present invention.
  • FIG. 6 is a characteristic diagram showing current characteristics when Example 2 is used.
  • FIG. 9 is a circuit diagram showing a fluctuation detection block according to Embodiment 4 of the present invention.
  • FIG. 6 is a characteristic diagram showing current characteristics when Example 4 is used.
  • FIG. 10 is a characteristic diagram showing current characteristics when Example 6 is used.
  • FIG. 10 is a circuit diagram showing a fluctuation detection block according to Embodiment 7 of the present invention.
  • FIG. 10 is a characteristic diagram showing current characteristics when Example 7 is used.
  • FIG. 10 is a circuit diagram showing a fluctuation detection block according to an eighth embodiment of the present invention.
  • FIG. 10 is a circuit diagram showing a fluctuation detection block according to Embodiment 9 of the present invention.
  • FIG. 10 is a characteristic diagram showing current characteristics when Example 9 is used.
  • FIG. 1 shows a fluctuation detection block 60 according to Embodiment 1 of the present invention.
  • This fluctuation detection block 60 is applied to the fluctuation detection blocks 105, 106, 123, and 124 (see FIG. 17) incorporated in the control unit 21 (see FIG. 16) of the system stabilizing device 20.
  • the fluctuation detection block 60 includes a low-pass filter 61, a low-pass filter 62, a subtracter 63, a feedback circuit 64, an adder 65, and a rated limiter 66.
  • the passband frequency of the fluctuation detection block 60 is determined according to the filtering characteristics required for the fluctuation detection blocks 105, 106, 123, and 124. Further, the cutoff frequency on the high frequency side of the determined passband frequency is f1, the cutoff frequency on the low frequency side is f2, the cutoff frequency is f1, the time constant of the low pass filter 61 for noise removal is T1, and the cutoff frequency is f2.
  • the time constant of the low-pass filter 62 for setting the fluctuation detection time is T2.
  • the low-pass filter 61 is a filter having a first-order lag characteristic whose time constant is a time constant T1 determined for the purpose of noise removal.
  • the low-pass filter 62 is a filter having a first-order lag characteristic whose time constant is a time constant T2 determined for the purpose of setting a time for detecting fluctuation.
  • the subtracter 63 outputs a signal obtained by subtracting the output signal of the low-pass filter 62 from the output signal of the low-pass filter 61.
  • the signal output from the subtractor 63 is fed back through the feedback circuit 64, added to the input signal by the adder 65, and then input to the low pass filters 61 and 62.
  • the subtracter 63 outputs a variation signal included in the input signal to which the feedback signal is added.
  • the fluctuation signal is an effective current command Irefd that is a fluctuation of the effective amount Isd of the system current, and if the fluctuation detection block 60 is the fluctuation detection block 106. If the fluctuation detection block 60 is the fluctuation detection block 123, the current instruction Irefd is an effective part that is a fluctuation part of the frequency signal F. If the detection block 60 is the fluctuation detection block 124, the invalid current command Irefq, which is the fluctuation of the amplitude signal L, is generated.
  • the detection value of the system current Is during the grid connection operation or the detection value of the system voltage Vs during the independent operation decreases due to the power compensation by the system stabilization device 20 (power converter 22).
  • the feedback signal corresponding to the AC output current Iinv is added to the input signal, the decrease is complemented by the feedback signal.
  • the current detector AA for detecting the current sent from the system stabilizing device 20 to the distribution system that is, the output current outputted from the power converter 22 and filtered by the filter circuit 27 and then sent to the distribution system 10. There is no need to use a PI amplifier.
  • Equation (2) is a general equation for the delay element.
  • the time constant T1 is a time constant for noise removal, it is a very small value.
  • the time constant T2 is a time constant for setting the time for detecting fluctuations. Therefore, since the time constant T2 is usually designed to be larger than the time constant T1, T2 >> T1 holds. Since T2 >> T1 as described above, the vibration coefficient ⁇ becomes smaller than 1 and becomes oscillating as shown in the following equation (3).
  • FIG. 2 shows a fluctuation detection block 70 according to Embodiment 2 of the present invention.
  • the fluctuation detection block 70 is applied to the fluctuation detection blocks 105, 106, 123, and 124 (see FIG. 17) incorporated in the control unit 21 (see FIG. 16) of the system stabilizing device 20.
  • the variation detection block 70 of the second embodiment is an improvement of the variation detection block 60 of the first embodiment, and solves the problem of the first embodiment, that is, the problem that the characteristic becomes vibrational.
  • the fluctuation detection block 70 includes a low-pass filter 71, a low-pass filter 72, a subtractor 73, an amplifier 74, and a rated limiter 75.
  • the passband frequency of the fluctuation detection block 70 is determined according to the filtering characteristics required for the fluctuation detection blocks 105, 106, 123, and 124.
  • the time constant of the noise-removing low-pass filter 71, where the cutoff frequency on the high frequency side of the determined passband frequency is f1, the cutoff frequency on the low frequency side is f2, and the cutoff frequency is f1, is T1, and the cutoff frequency is f2.
  • the time constant of the low-pass filter 72 for setting the fluctuation detection time is T2.
  • the low-pass filter 71 is a filter having a first-order lag characteristic whose time constant is the time constant T3.
  • the time constant T3 is a value obtained by multiplying the time constant T1 determined for the purpose of noise removal by the set number ⁇ .
  • the low-pass filter 72 is a filter having a first-order lag characteristic whose time constant is the time constant T4.
  • the time constant T4 is a value obtained by dividing the time constant T2 determined for the purpose of setting the time for detecting the fluctuation by the set number ⁇ .
  • the input signal is the effective portion Isd of the system current if the variation detection block 70 is the variation detection block 105, and the ineffective portion Isq of the system current if the variation detection block 70 is the variation detection block 106. If the detection block 70 is the fluctuation detection block 123, it is the frequency signal F. If the fluctuation detection block 70 is the fluctuation detection block 124, it is the amplitude signal L.
  • the subtractor 73 outputs a signal obtained by subtracting the output signal of the low-pass filter 72 from the output signal of the low-pass filter 71.
  • a variation signal included in the input signal is output.
  • this fluctuation signal is an effective current command Irefd that is a fluctuation of the effective amount Isd of the system current, and if the fluctuation detection block 70 is the fluctuation detection block 106.
  • the current instruction Irefd is an effective part corresponding to the fluctuation of the frequency signal F.
  • the current command Irefq is an ineffective part that is a fluctuation part of the amplitude signal L.
  • the fluctuation signal output from the subtracter 73 is amplified by the amplifier 74.
  • the gain G of the amplifier 74 is a value represented by the following formula (7). Further, since the fluctuation signal amplified by the amplifier 74 passes through the rated limiter 75 and is output, it is output after the upper limit value / lower limit value of the signal value (command value) is limited to the rated value. .
  • the fluctuation signal is amplified by the amplifier 74, and the amplified signal is output as the effective current command Irefd or the invalid current command Irefq. Even if the detection value of the system current Is during the grid connection operation or the detection value of the system voltage Vs during the independent operation decreases due to the power compensation by the system stabilization device 20 (power converter 22). In this embodiment, the signal obtained by amplifying the fluctuation signal by the amplifier 74 is output as the effective current command Irefd or the ineffective current command Irefq. Therefore, the amplifier 74 compensates for the decrease. Will be.
  • the current detector AA for detecting the current sent from the system stabilizing device 20 to the distribution system that is, the output current outputted from the power converter 22 and filtered by the filter circuit 27 and then sent to the distribution system 10. There is no need to use a PI amplifier.
  • the transfer function of the fluctuation detection block 70 is expressed by the following equation (4).
  • the vibration coefficient ⁇ of the delay element in the equation (4) is expressed by the following equation (5). If it is designed so that ⁇ > 1 in equation (5), it will not be oscillatory.
  • the set number ⁇ can be expressed as the following equation (6) by modifying the equation (5).
  • the gain G can be expressed as the following equation (7) by comparing the gain term of equation (1) with the gain term of equation (4).
  • ⁇ shown in the equation (5) is set to ⁇ > 1, and then the set number ⁇ and the gain G are determined using the equations (6) and (7). To do.
  • the configuration itself of the fluctuation detection block 70 is the same as that of the second embodiment, but the procedure of the design method of the filters 71 and 72 of the fluctuation detection block 70 is different.
  • the gain G is determined first, and then the set number ⁇ is determined. In this way, setting with priority on the term of the gain G is possible instead of the design using the vibration coefficient ⁇ as an index.
  • the set number ⁇ when the gain G is set first is expressed by the following equation (8) ).
  • the vibration coefficient ⁇ is the same as the equation (5) shown in the second embodiment.
  • the fluctuation detection block 70 is adopted as the fluctuation detection blocks 105, 106, 123, and 124 shown in FIG.
  • the current characteristics of the distribution system (see FIG. 16) will be described with reference to FIG.
  • This current characteristic is a characteristic at the time of grid connection operation.
  • “pu” is a unit symbol, and 1p. u. Indicates the rated value.
  • the power converter 22 shows that in FIG. 3 (b).
  • the converter current Iinv is gradually reduced from the rated value to zero and the converter current Iinv is output, and the system current Is increases with a first-order lag characteristic as shown in FIG. .
  • FIG. 4 shows a fluctuation detection block 80 according to the fourth embodiment of the present invention.
  • the fluctuation detection block 80 is applied to the fluctuation detection blocks 105, 106, 123, and 124 (see FIG. 17) incorporated in the control unit 21 (see FIG. 16) of the system stabilizing device 20.
  • the fluctuation detection block 80 includes a low-pass filter 81, a limiter 82, a delay circuit 83, a first subtracter 84, a second subtracter 85, an adder 86, and an amplifier. 87 and a rating limiter 88.
  • the passband frequency of the fluctuation detection block 80 is determined according to the filtering characteristics required for the fluctuation detection blocks 105, 106, 123, and 124.
  • T1 be the time constant of the low-pass filter for noise removal, where the cutoff frequency on the high frequency side of the determined passband frequency is f1, and the cutoff frequency is f1.
  • f1 1 / T1.
  • the low-pass filter 81 is a filter having a first-order lag characteristic whose time constant is the time constant T3.
  • the time constant T3 is a value obtained by multiplying the time constant T1 determined for the purpose of noise removal by the set number ⁇ .
  • the low-pass filter 81 uses the filter characteristics to filter the input signal. Note that the input signal is the effective portion Isd of the system current if the variation detection block 80 is the variation detection block 105, and the ineffective portion Isq of the system current if the variation detection block 80 is the variation detection block 106. If the detection block 80 is the fluctuation detection block 123, the frequency signal is F, and if the fluctuation detection block 80 is the fluctuation detection block 124, the frequency signal is F.
  • the limiter 82 has a limit characteristic of ⁇ (X / T5) Ts.
  • T5 is a cushion time set to an arbitrary time
  • Ts is one sample period
  • X is a limit value.
  • the limiter 82 limits the amount of change per sample period Ts.
  • the limiter 82 holds the signal value of the signal as it is. If the signal value of the signal output and input to the limiter 82 is equal to or greater than + X (upper limit value), the value increases with a constant slope for a predetermined time, and thereafter the value is limited to + X.
  • the signal value of the signal input to the limiter 82 is equal to or less than ⁇ X (lower limit value)
  • the value decreases with a constant slope for a predetermined time, and thereafter the value is limited to ⁇ X. .
  • the delay circuit 83 has a characteristic of delaying the input signal by one sample period Ts and outputting it.
  • the delay circuit 83 can be configured by, for example, a Z conversion circuit having a characteristic of Z ⁇ 1 .
  • the subtracter 84 subtracts the output signal of the delay circuit 83 from the output signal of the filter 81 having the first-order lag characteristic, and sends the subtracted signal to the limiter 82. That is, the output signal of the delay circuit 83 is negatively fed back before the limiter 82.
  • the adder 86 adds the signal output from the limiter 82 and the signal output from the delay circuit 83 and outputs the result. That is, the output signal of the delay circuit 83 is positively fed back at the subsequent stage of the limiter 82.
  • the delay circuit 83 delays and outputs the signal output from the adder by one sample period Ts.
  • the signal state is as follows.
  • the output of the subtracter 84 is “current sample value ⁇ 1 value after limiter processing before the sample period”. Therefore, when the signal value input from the filter 81 to the subtracter 84 is + X or less and ⁇ X or more, the signal value output from the limiter 82 is zero. On the other hand, when the signal value input from the filter 81 to the subtracter 84 is greater than or equal to + X or less than or equal to ⁇ X, the signal value output from the limiter 82 has its upper limit value / lower limit value set to the limit value (+ X, The value is limited by -X).
  • the output of the adder 86 becomes “the output of the limiter + 1 the value after the limiter process before one sample period”. Therefore, when the signal value input from the filter 81 to the subtractor 84 is + X or more or ⁇ X or less, the signal value output from the adder 86 increases linearly.
  • the subtracter 85 subtracts the output signal of the adder 86 from the output signal of the low-pass filter 81 having the first-order lag characteristic and outputs the result.
  • the subtracter 85 outputs a variation signal included in the input signal. If the fluctuation detection block 80 is the fluctuation detection block 105, the fluctuation signal is an effective current command Irefd that is a fluctuation of the effective amount Isd of the system current, and if the fluctuation detection block 80 is the fluctuation detection block 106. If the fluctuation detection block 80 is the fluctuation detection block 123, the current instruction Irefd is an effective part corresponding to the fluctuation of the frequency signal F. If the detection block 80 is the fluctuation detection block 124, the current command Irefq is an ineffective part that is a fluctuation part of the amplitude signal L.
  • the variation signal output from the subtracter 85 is amplified by the amplifier 87.
  • the gain G of the amplifier 87 is a value represented by the above-described equation (7). Further, the fluctuation signal amplified by the amplifier 87 is output after passing through the rated limiter 88, and therefore is output after the upper limit value / lower limit value of the signal value (command value) is limited to the rated value. .
  • the variation signal is amplified by the amplifier 87, and the amplified signal is output as the effective current command Irefd or the invalid current command Irefq. Even if the detection value of the system current Is during the grid connection operation or the detection value of the system voltage Vs during the independent operation decreases due to the power compensation by the system stabilization device 20 (power converter 22). In this embodiment, since the signal obtained by amplifying the fluctuation signal by the amplifier 87 is output as the effective current command Irefd or the ineffective current command Irefq, the above-described decrease is amplified by the amplifier 87. Will be.
  • the current detector AA for detecting the current sent from the system stabilizing device 20 to the distribution system that is, the output current outputted from the power converter 22 and filtered by the filter circuit 27 and then sent to the distribution system 10. There is no need to use a PI amplifier.
  • ⁇ shown in the equation (5) is set to ⁇ > 1, and then the set number ⁇ and the gain G are determined using the equations (6) and (7). In this way, ⁇ > 1 can be achieved, and the characteristic of the fluctuation detection block 80 is not vibrational.
  • the fluctuation detection block 80 is employed as the fluctuation detection blocks 105, 106, 123, and 124 shown in FIG.
  • the current characteristics of the distribution system (see FIG. 16) will be described with reference to FIG.
  • This current characteristic is a characteristic at the time of grid connection operation.
  • “pu” is a unit symbol, and 1p. u. Indicates the rated value.
  • the configuration itself of the fluctuation detection block 80 is the same as that of the fourth embodiment, but the procedure of the design method of the filter 81 of the fluctuation detection block 80 is different.
  • the gain G is determined first, and then the set number ⁇ is determined. In this way, setting with priority on the term of the gain G is possible instead of the design using the vibration coefficient ⁇ as an index.
  • the vibration coefficient ⁇ is the same as the above-described equation (5).
  • the fluctuation detection block 70 shown in FIG. 2 and the fluctuation detection block 80 shown in FIG. 4 have no problem in operation if the load fluctuation is within the rated range, but there is a problem in operation when the load fluctuation exceeds the rating. May occur. This will be described with reference to FIGS. 6 and 7, “pu” is a unit symbol, and 1p. u. Are rated values, 3p. u. Indicates three times the rating.
  • the fluctuation detection block 70 When the fluctuation detection block 70 is adopted as the fluctuation detection blocks 105, 106, 123, and 124 shown in FIG. 17 to configure the control unit 21 and the system stabilizing device 20 incorporating the control unit 21 is used, With reference to FIG. 6, the current characteristics of the power distribution system (see FIG. 16) will be described. This current characteristic is a characteristic at the time of grid connection operation.
  • the dotted line is the converter current Iinv when the fluctuation signal is calculated on the assumption that there is no upper limit to the fluctuation that can be compensated
  • the solid line is the fluctuation signal set to the rated value by the rating limiter 75. This is the converter current Iinv when suppressed.
  • FIG. 6D shows the actual system current Is.
  • the fluctuation detection block 80 When the fluctuation detection block 80 is adopted as the fluctuation detection blocks 105, 106, 123, and 124 shown in FIG. 17 to configure the control unit 21 and the system stabilizing device 20 incorporating the control unit 21 is used, With reference to FIG. 7, the current characteristics of the power distribution system (see FIG. 16) will be described. This current characteristic is a characteristic at the time of grid connection operation.
  • the dotted line is the converter current Iinv when the fluctuation signal is calculated on the assumption that there is no upper limit to the fluctuation that can be compensated
  • the solid line is the fluctuation signal set to the rated value by the rating limiter 88. This is the converter current Iinv when suppressed.
  • FIG. 7D shows the actual system current Is.
  • the converter current Iinv is output unnecessarily, and thus there is a problem that the electric power charged in the DC charging unit 23 is wasted.
  • the DC charging unit 23 is configured by an electric double layer capacitor
  • the electric double layer capacitor has a smaller storage capacity than the battery, and therefore, when the electric power is consumed wastefully due to such a phenomenon, it occurs next. It tends to fall into a state where it becomes impossible to suppress load fluctuations.
  • the system stabilization control can be optimally performed while avoiding the overcompensation operation.
  • FIG. 8 shows a fluctuation detection block 70A according to Embodiment 6 of the present invention.
  • This variation detection block 70A is obtained by adding an overcompensation suppressing unit 200 to the configuration of the variation detection block 70 shown in FIG. For this reason, the same portions as those of the fluctuation detection block 70 are denoted by the same reference numerals, and redundant description will be omitted, and description will be made focusing on the overcompensation suppressing unit 200.
  • the overcompensation suppression unit 200 includes a limiter over determination block 201 and a time constant change block 202.
  • the limiter over determination block 201 is configured by a timer or a digital counter, and the signal value of the fluctuation signal input to the rated limiter 75 is equal to or higher than the rated value ( ⁇ 1 p.u.) set in the rated limiter 75. Therefore, the limit operation is performed, and it is detected that the signal value of the fluctuation signal output from the rating limiter 75 is limited to the rated value.
  • the limiter over determination block 201 (1) The timer time during which “the limit operation in which the signal value of the fluctuation signal output from the rated limiter 75 is limited to the rated value ( ⁇ 1 p.u.)” continues is longer than a predetermined time. (When configured with a timer) (2) When the number of operations of “the limit operation in which the signal value of the variation signal output from the rated limiter 75 is limited to the rated value ( ⁇ 1 p.u.)” exceeds a predetermined count (digital) When configured with a counter) A time constant change signal H is output.
  • the limiter over determination block 201 outputs the time constant change signal H and outputs the time constant change signal H when the signal value of the fluctuation signal input to the rated limiter 75 becomes less than the rated value ( ⁇ 1). Is stopped and the timer time and count count are reset.
  • the time constant change block 202 When the time constant change signal H is not output from the limiter over determination block 201, the time constant change block 202 maintains the time constant T4 set in the low-pass filter 72 as it is. On the other hand, when the time constant change signal H is output from the limiter over determination block 201, the time constant change block 202 changes the time constant of the low-pass filter 72 to a small value, for example, 1/3 of T4. When the output of the time constant change signal H output from the limiter over determination block 201 is stopped, the time constant change block 202 immediately returns the time constant of the low-pass filter 72 to the time constant T4.
  • the control unit 21 is configured, and the system stabilization device 20 incorporating the control unit 21 is used, the load fluctuation With reference to FIG. 9, the current characteristics of the power distribution system (see FIG. 16) will be described. This current characteristic is a characteristic at the time of grid connection operation.
  • Load as shown in FIG. 9 (a) is rapidly increasing to three times the rated when the load current I L is increased stepwise (the current value suddenly changes from 0 to 3 times the value of the rating) is the rating limiter 75
  • the input fluctuation signal exceeds the rating, and when this state continues for a predetermined time or more, a time constant change signal H is output from the limiter over determination block 201, and the time constant change block 202 outputs a low-pass filter.
  • the time constant of 72 is changed from T4 to 1/3 ⁇ (T4).
  • the time constant set in the low-pass filter 72 defines the fluctuation detection time, if this time constant is reduced, the time during which the fluctuation signal input to the rated limiter 75 exceeds the rated value is obtained. Can be shortened. In other words, the time during which the fluctuation signal output from the rating limiter 75 is the rated value can be shortened. For this reason, as shown by the solid line in FIG. 9B, the time during which the converter signal Iinv having the rated value is output is shortened.
  • the time constant set in the low-pass filter 72 When the time constant set in the low-pass filter 72 is reduced in this way, the fluctuation signal input to the rated limiter 75 also decreases, and when the fluctuation signal input to the rated limiter 75 becomes less than the rated value, the limiter over determination
  • the time constant change signal H from the block 201 is stopped, and the time constant change block 202 returns the time constant of the low-pass filter 72 to T4. Therefore, after the time constant returns to T4, as indicated by a solid line in FIG. 9B, the value of the converter current Iinv gradually decreases according to the decreasing characteristic defined by the time constant T4.
  • the time during which the value of the converter current Iinv is at the rated value can be shortened, and the value of the converter current Iinv is at the rated value for only a short time. It gradually decreases in accordance with the reduction characteristics.
  • the value of the converter current Iinv output as the compensation current is a rated value only for a short time after the load suddenly increases, but after that, it gradually decreases according to the decreasing characteristic defined by the time constant T4. Therefore, as shown in FIG. 9C, the fluctuation of the system current Is becomes small.
  • the sixth embodiment can also be realized by calculating using a calculation processing program (software) preset in a computer.
  • an arithmetic processing program (software air) for performing arithmetic processing necessary as the fluctuation detection block 70A is incorporated (set) in a computer that is hardware. Can be configured.
  • the following arithmetic processing is performed by the arithmetic processing program.
  • the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block 70A is set as f1
  • the cutoff frequency on the low frequency side is set as f2
  • the value is 1 / f1.
  • the time constant for noise removal is set as T1
  • the time constant for setting the fluctuation detection time whose value is 1 / f2 is set as T2
  • the vibration coefficient is set as ⁇
  • the set number is ⁇
  • the gain is set as G
  • the value obtained by multiplying T1 by ⁇ is set as T3
  • the value obtained by dividing T2 by ⁇ is set as T4.
  • the fluctuation detection block 70A is subjected to arithmetic processing using an arithmetic processing program.
  • (2-2) The input signal input to the fluctuation detection block 70A is subjected to first-order lag filtering with a time constant T4 to obtain a second filter signal, (2-3) Subtracting the second filter signal from the first filter signal to obtain a subtraction signal,
  • (2-4) Multiply the subtraction signal by the gain G to obtain the amplifier signal, (2-4) When the amplifier signal is smaller than a predetermined rated value, the amplifier signal is obtained as a variation, and when the amplifier signal exceeds a predetermined rated value, the amplifier signal is suppressed to the rated value as the variation.
  • the calculated fluctuation is output as a current command, (2-5) If the state in which the signal value of the amplifier signal is suppressed to the rated value continues for a predetermined time or more, the time constant of the filter processing for obtaining the second filter signal is changed to a value smaller than T4 Then, when the signal value of the amplifier signal becomes smaller than the rated value, the time constant of the filter processing for obtaining the second filter signal is returned to T4.
  • FIG. 10 shows a fluctuation detection block 80A according to Embodiment 7 of the present invention.
  • This variation detection block 80A is obtained by adding an overcompensation suppressing unit 300 to the configuration of the variation detection block 80 shown in FIG. For this reason, the same parts as those of the fluctuation detection block 80 are denoted by the same reference numerals, and redundant description will be omitted.
  • the overcompensation suppression unit 300 includes a limiter over determination block 301 and a cushion time change block 302.
  • the limiter over determination block 301 is constituted by a timer or a digital counter, and the signal value of the fluctuation signal input to the rated limiter 88 is equal to or higher than the rated value ( ⁇ 1 p.u.) set in the rated limiter 88. Therefore, the limit operation is performed, and it is detected that the signal value of the variation signal output from the rating limiter 88 is limited to the rated value.
  • the limiter over determination block 301 includes (1) The timer time during which “the limit operation in which the signal value of the fluctuation signal output from the rated limiter 88 is limited to the rated value ( ⁇ 1 p.u.)” continues is longer than a predetermined time. (When configured with a timer) (2) When the number of operations of “the limit operation in which the signal value of the fluctuation signal output from the rating limiter 88 is limited to the rated value ( ⁇ 1 p.u.)” exceeds a predetermined count number (digital When configured with a counter) The cushion time change signal h is output.
  • the limiter over determination block 301 outputs the cushion time change signal h, when the signal value of the fluctuation signal input to the rated limiter 88 becomes less than the rated value ( ⁇ 1), the cushion time change signal h. Is stopped and the timer time and count count are reset.
  • the cushion time change block 302 When the cushion time change signal h is not output from the limiter over determination block 301, the cushion time change block 302 maintains the cushion time T5 set in the limiter 82 as it is. On the other hand, when the cushion time change signal h is output from the limiter over determination block 301, the cushion time change block 302 changes the cushion time of the limiter 82 to a small value, for example, 1/10 of T5. When the output of the cushion time change signal h output from the limiter over determination block 301 is stopped, the cushion time change block 302 immediately returns the cushion time of the limiter 82 to the cushion time T5.
  • the load fluctuation With reference to FIG. 11, the current characteristics of the power distribution system (see FIG. 16) will be described. This current characteristic is a characteristic at the time of grid connection operation.
  • Load as shown in FIG. 11 (a) is rapidly increasing to three times the rated when the load current I L is increased stepwise (the current value suddenly changes from 0 to 3 times the value of the rating) is the rating limiter 88
  • the input fluctuation signal exceeds the rating, and when this state continues for a predetermined time or more, the cushion time change signal h is output from the limiter over determination block 301, and the cushion time change block 302 outputs the limiter 82.
  • the cushion time is changed from T5 to 1/10 ⁇ (T5).
  • the cushion time set in the limiter 82 defines the fluctuation detection time, if this cushion time is reduced, the time during which the fluctuation signal input to the rated limiter 88 exceeds the rated value is shortened. can do. In other words, the time during which the fluctuation signal output from the rating limiter 88 is the rated value can be shortened. For this reason, as shown by a solid line in FIG. 11B, the time during which the converter signal Iinv having the rated value is output is shortened.
  • the cushion time set in the limiter 82 When the cushion time set in the limiter 82 is reduced in this way, the fluctuation signal input to the rated limiter 88 is also reduced.
  • the limiter over determination block The cushion time change signal h from 301 is stopped, and the cushion time of the limiter 82 is returned to T5 by the cushion time change block 302. Therefore, after the cushion time returns to T5, as indicated by the solid line in FIG. 11B, the value of the converter current Iinv decreases linearly according to the decrease characteristic defined by the cushion time T5. Go.
  • the time during which the value of the converter current Iinv is at the rated value can be shortened, and the value of the converter current Iinv is at the rated value for only a short time, after which it is defined by the cushion time T5. It decreases linearly according to the reduction characteristics.
  • the value of the converter current Iinv output as the compensation current is a rated value only for a short time after the load suddenly increases, but thereafter, linearly according to the decrease characteristic defined by the cushion time T5. Since it decreases, the fluctuation in the system current Is becomes small as shown in FIG.
  • FIG. 12 shows a fluctuation detecting block 80B according to the eighth embodiment of the present invention.
  • This variation detection block 80B is obtained by adding another functional structure to the configuration of the variation detection block 80A shown in FIG. For this reason, the same parts as those in the fluctuation detection block 80B are denoted by the same reference numerals, and redundant description will be omitted.
  • the current command e2 input from the outside is added.
  • the added signal passes through the charge / discharge limiter 402 and is then input to the rating limiter 88.
  • the charge / discharge command e1 is output from the charge / discharge command output unit 410.
  • the charge / discharge command output unit 410 outputs a charge / discharge command e1 for controlling the DC voltage VDC of the DC charging unit (electric double layer capacitor) 23 to be constant.
  • the limit upper limit value and the limit lower limit value of the charge / discharge limiter 402 vary depending on the current value limited according to the remaining capacity of the DC charging unit 23. That is, in the charge / discharge limiter 402, the limit upper limit value f11 and the limit lower limit value f12 are set during charging, and the limit upper limit value f21 and the limit lower limit value f22 are set during discharging according to the remaining capacity of the DC charging unit 23.
  • Limit value setting unit 420 sets limit upper limit value f11 and limit lower limit value f12 during charging, and upper limit value f21 and limit lower limit value f22 during discharging according to the remaining capacity of DC charging unit 23.
  • the logical sum determination unit 403 sets the signal input to the charge / discharge limiter 402 exceeding the limit value set in the charge limiter 402 or the signal input to the rating limiter 88 is set to the rated limiter 88. When the limit value is exceeded, a limit operation signal Li having a value of 1 is output. On the other hand, the logical sum determination unit 403 does not exceed the limit value set in the charge limiter 402 when the signal input to the charge limiter 402, and the signal input to the rated limiter 88 is set in the rated limiter 88. If the set limit value is not exceeded, the limit operation signal Li is not output.
  • the limiter over determination block 301 generates a cushion time change signal when the output time of the limit operation signal Li continues for a predetermined time or more, or when the output frequency of the limit operation signal Li exceeds a predetermined count number. Output h.
  • FIG. 13 shows a fluctuation detecting block 80C according to the ninth embodiment of the present invention.
  • This variation detection block 80C is obtained by changing the operation functions of the limiter over determination block 301 and the cushion time change block 302 in the configuration of the variation detection block 80B shown in FIG.
  • the limiter over determination block 310 includes a multiplier 311, an adder 312, a limiter 313, and a delay circuit 314.
  • the limit operation signal Li When the limit operation signal Li is input, the value gradually increases as time passes.
  • the cushion time change signal h is output.
  • the cushion time changing block 320 includes a subtracter 321, an adder 322, and multipliers 323 and 324, and a time T5 and a time T5 / 10 are set.
  • the cushion time change block 320 gradually changes the cushion time set in the limiter 82 from T5 to T5 / 10 when the cushion time change signal h is input, and when the cushion time change signal h is not input, the limiter 82 changes.
  • the cushion time set to 82 is gradually returned from T5 / 10 to T5.
  • FIG. 14 shows current characteristics and the like when using the fluctuation detection block 80C.
  • the load suddenly changes as shown in FIG. 14 (a)
  • the time during which the converter current Iinv is at the rated value is shortened as shown in FIG. 14 (c).
  • the disturbance of the waveform of the current Is is reduced.
  • the cushion time set in the limiter 82 gradually decreases and then gradually returns. In this way, by gently changing the operation, it is possible to prevent other devices from being adversely affected.
  • Example 7, 8, 9 can also be implement
  • an arithmetic processing program (software software) that performs necessary arithmetic processing as the fluctuation detection blocks 80A, 80B, 80C on a computer that is hardware. ) Can be configured (set).
  • the following arithmetic processing is performed by the arithmetic processing program.
  • the high-frequency cut-off frequency of the passband frequencies of the fluctuation detection blocks 80A, 80B, 80C is set as f1 by the arithmetic processing program, and the time constant for noise removal whose value is 1 / f1 is T1.
  • the vibration coefficient is set as ⁇
  • the set number is set as ⁇
  • the gain is set as G
  • the value obtained by multiplying T1 by ⁇ is set as T3
  • the cushion time set at an arbitrary time T5 1 sample period is set as Ts
  • the limit value is set as X.
  • the fluctuation detection blocks 80A, 80B, 80C are subjected to arithmetic processing using an arithmetic processing program.
  • the first subtraction signal is subjected to limit processing with the limit characteristic of ⁇ (X / T5) Ts, and a limit signal is obtained.
  • the obtained fluctuation is output as a current command, (2-9) If the state where the signal value of the amplifier signal is suppressed to the rated value continues for a predetermined time or more, the cushion time for the limit processing is changed to a value smaller than T5, and the signal of the amplifier signal is changed. When the value becomes smaller than the rated value, the cushion time for the limit process is returned to T5.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Inverter Devices (AREA)

Abstract

 系統安定化装置の制御部は、系統電流の有効分・無効分電流に含まれる変動分などを求めるため、変動検出ブロック(70A)を用いる。変動検出ブロック(70A)の高周波数側遮断周波数をf1、低周波数側遮断周波数をf2、遮断周波数がf1のノイズ除去用ローパスフィルタの時定数をT1、遮断周波数がf2の変動検出時間を設定するためのローパスフィルタの時定数をT2とする。時定数をT1とする一次遅れ特性のローパスフィルタ(71)と、時定数をT2とする一次遅れ特性のローパスフィルタ(72)と、フィルタ(71)とフィルタ(72)との出力信号を減算して出力する減算器(73)と、減算器(73)の出力を増幅するアンプ(74)、アンプ出力をリミットする定格リミッタ(75)、定格リミッタ(75)がリミッタ動作したときにT4を小さい値に変更する過補償抑制部(200)により変動検出ブロック(70A)を構成した。

Description

系統安定化装置
 本発明は系統安定化装置に関し、負荷変動が定格を越える場合であっても過補償動作が行われることを防止するように工夫したものである。
 近年、太陽光や風力などの自然エネルギーによる発電が利用されてきている。
 図15に、既存の電力系統(配電系統よりも上位の系統)1と配電系統(マイクログリッド)10とが、線路インピーダンスLsと遮断器2を介して接続された例を示す。
 マイクログリッドである配電系統10には、分散電源11と負荷12が接続されている。分散電源11は、図15では1つの発電機として図示しているが、実際には、自然エネルギーを利用した自然エネルギー型発電設備(太陽光発電設備や風力発電設備など)と、内燃機関により駆動される内燃機関型発電設備(ディーゼル発電設備など)を含む、分散した複数の発電設備により構成されている。また、負荷12も、実際には分散した複数の負荷である。
 図15に示すようなマイクログリッド10では、自然エネルギー型発電設備を持っているため、天候や風速などにより、発電量が大きく変動する。
 そこで、この発電量の変動を吸収する目的で系統安定化装置が用いられる。
 また、内燃機関型発電設備では、ガバナ制御により出力電力の調整をしている。しかし、ガバナ制御は応答が遅いため、負荷12で消費する電力が急に変動した場合には、このような電力の急変動(急な過不足)に対して、内燃機関型発電設備では追従することができない。
 このような電力の急変動に応答性良く追従することにより、内燃機関型発電設備をアシストし、電力の需要と供給のバランスをとるといった目的のためにも、系統安定化装置が用いられている。
 系統安定化装置は、電力蓄積機能を有する電力変換装置であり、配電系統に設置され、前述した電力補償を行なう装置である。
 図16は、図15に示す配電系統(マイクログリッド)10に、系統安定化装置20を備えた例である。系統安定化装置20は、分散電源11及び負荷12に対して、並列に接続されている。
 系統安定化装置20は、制御部21と、逆変換動作と順変換動作ができる電力変換器22(インバータ)と、電気二重層キャパシタや蓄電池(バッテリー)などの直流充電部23を、主要部材として有している。
 電力変換器22は、制御部21から送られてくるゲート信号gに応じて動作する。この電力変換器22は、順変換動作をするときには、配電系統10から得た交流電力を直流電力に変換し、この直流電力を直流充電部23に充電し、逆変換動作をするときには、直流充電部23に充電していた直流電力を交流電力に変換し、この交流電力を配電系統10に送る。
 なお、電力変換器(インバータ)22から出力された電力は、フィルタ回路27を通過してから、配電系統10に送り出される。つまり、系統安定化装置20から配電系統10に送り出される電力は、電力変換器22から出力された電力が、フィルタ回路27によりフィルタリング処理された電力である。
 フィルタ回路27は、リアクトル,コンデンサ及びトランス等から構成されており、電力変換器22が出力するパルス電圧を平滑にする機能を果たしている。
 系統安定化装置20では、電力系統1から配電系統10に流入してくる系統電流Isを電流検出器24により検出し、配電系統10の電圧である系統電圧Vsを電圧検出器25により検出し、電力変換器22が入出力する変換器電流Iinvを電流検出器26により検出する。また、後述する理由により、系統安定化装置20から配電系統10に送り出される電流を検出する電流検出器AAを備えている。
 電力系統1に故障などが発生していない正常時には、遮断器2が接続状態となり、系統安定化装置20では、配電系統10が電力系統1に繋がった状態で運転を行なう「系統連系運転」が行なわれる。この系統連系運転時には、電力系統1と分散電源11と系統安定化装置20により、負荷12に電力が供給される。
 一方、電力系統1に故障が発生した異常時には、遮断器2が遮断状態となり、系統安泰化装置20では、配電系統10が電力系統1から切り離された状態で運転を行なう「自立運転」が行なわれる。この自立運転時には、分散電源11と系統安定化装置20により負荷12に電力が供給される。
 系統安定化装置20は、系統連系運転時と、自立運転時において、次のような動作をする。
(1)系統連系運転時には、系統安定化装置20は、配電系統10に流入する系統電流Isを検出し、この系統電流Isから系統電力を求めて、この系統電力の変動を抑制するように動作する。
(2)自立運転時には、系統安定化装置20は、配電系統10内の系統電圧Vsを検出し、この系統電圧Vsの電圧振幅と周波数が安定となるように補償動作を行なう。
 ここで、系統安定化装置20の制御部21の詳細を、図17を参照して説明する。
 位相同期回路(PLL)101は、系統電圧Vsから系統電圧Vsの位相を示す基準位相信号θを出力する。正弦波発生器102は、基準位相信号θに同期した定格電圧に相当する三相電圧波形{sin(θ),sin(θ-2/3π),sin(θ+2/3π)}を基準三相正弦波信号Kとして出力する。
 切替スイッチ103は、系統連系運転時には図中で実線で示すように、可動接点103a,103bがA側に投入され、自立運転時には図中で点線で示すように、可動接点103a,103bがB側に投入される。
 次に、系統連系時に作動する各機能ブロックの説明と、系統連系時の制御動作を併せて説明する。
 dq変換部104は、系統電流Isを、基準位相信号θで示す位相で回転する回転座標系にdq変換して系統電流の有効分Isdと系統電流の無効分Isqを出力する。
 第1の変動検出ブロック105は、dq軸上の系統電流の有効分Isdの変動分を検出してこれを有効分の電流指令Irefdとして出力し、第2の変動検出ブロック106は、dq軸上の系統電流の無効分Isqの変動分を検出してこれを無効分の電流指令Irefqとして出力する。
 変動検出ブロック105,106は、微分機能とフィルタ機能を有するバンドバスフィルタであり、その構造の詳細は後述する。
 dq変換部107は、変換器電流Iinvを、基準位相信号θで示す位相で回転する回転座標系にdq変換して変換器電流の有効分Iinvdと変換器電流の無効分Iinvqを出力する。
 減算部108は、有効分の電流指令Irefdから変換器電流の有効分Iinvdを減算して有効分の電流偏差Δdを出力する。減算部109は、無効分の電流指令Irefqから変換器電流の無効分Iinvqを減算して無効分の電流偏差Δqを出力する。
 電流制御部110は、有効分の電流偏差Δdを比例積分(PI)制御して、有効分の電圧指令Vdを出力する。電流制御部111は、無効分の電流偏差Δqを比例積分(PI)制御して、無効分の電圧指令Vqを出力する。
 dq逆変換器部112は、有効分の電圧指令Vdと無効分の電圧指令Vqに対して、dq逆変換を施して、固定座標系の電圧指令Vφを出力する。
 加算部113は、電圧指令Vφに基準三相正弦波信号Kを加算して、最終的な電圧指令V*を出力する。
 PWM(Pulse Width Modulation)変調器114は、電圧指令V*をPWM変調してゲート信号gを出力する。
 このゲート信号gにより電力変換器22の動作制御が行なわれ、系統連系運転時において、系統電流Isの変動を抑制するために、電力変換器22から電力が出力される。
 次に、自立運転時に作動する各機能ブロックの説明と、自立運転時の制御動作を併せて説明する。
 周波数検出部121は、系統電圧Vsの周波数を検出して周波数信号Fを出力する。なお、系統電圧Vsの周波数は有効電力に対応しており、有効電力が低下すると系統電圧Vsの周波数が低下し、有効電力が増加すると系統電圧Vsの周波数が増加する対応関係になっている。
 振幅検出部122は、系統電圧Vsの振幅を検出して振幅信号Lを出力する。なお、系統電圧Vsの振幅は無効電力に対応しており、無効電力が低下すると系統電圧Vsの振幅が低下し、無効電力が増加すると系統電圧Vsの振幅が増加する対応関係になっている。
 第3の変動検出ブロック123は、周波数信号Fの変動分を検出してこれを有効分の電流指令Irefdとして出力し、第4の変動検出ブロック124は、振幅信号Lの変動分を検出してこれを無効分の電流指令Irefqとして出力する。
 変動検出ブロック123,124は、微分機能とフィルタ機能を有するバンドバスフィルタであり、その構造の詳細は後述する。
 減算部108は、有効分の電流指令Irefdから変換器電流の有効分Iinvdを減算して有効分の電流偏差Δdを出力する。減算部109は、無効分の電流指令Irefqから変換器電流の無効分Iinvqを減算して無効分の電流偏差Δqを出力する。
 電流制御部110は、有効分の電流偏差Δdを比例積分(PI)制御して、有効分の電圧指令Vdを出力する。電流制御部111は、無効分の電流偏差Δqを比例積分(PI)制御して、無効分の電圧指令Vqを出力する。
 dq逆変換器部112は、有効分の電圧指令Vdと無効分の電圧指令Vqに対して、dq逆変換を施して、固定座標系の電圧指令Vφを出力する。
 加算部113は、電圧指令Vφに基準三相正弦波信号Kを加算して、最終的な電圧指令V*を出力する。
 PWM(Pulse Width Modulation)変調器114は、電圧指令V*をPWM変調してゲート信号gを出力する。
 このゲート信号gにより電力変換器22の動作制御が行なわれ、自立運転時において、系統電圧Vsの電圧振幅と周波数の変動を抑制するために、電力変換器22から電力が出力される。
 変動検出ブロック105,106,123,124は、前述したように、バンドパスフィルタにより構成されている。
 ここで、変動検出ブロック105,106,123,124として用いることができる、従来のバンドパスフィルタ50の構成を図18を参照して説明する。なお図18においてsは微分機能を示すラプラス演算子である。
 図18に示すように、このバンドパスフィルタ(変動検出ブロック)50は、ローパスフィルタ51とローパスフィルタ52と減算器53とで構成されている。
 なお、バンドパスフィルタ50の通過帯域周波数は、各変動検出ブロック105,106,123,124に要求されるフィルタリング特性に応じて決定される。また、決定された通過帯域周波数の高周波数側の遮断周波数をf1、低周波数側の遮断周波数をf2とし、遮断周波数をf1としたノイズ除去用ローパスフィルタ51の時定数をT1、遮断周波数をf2とした変動検出時間を設定するためのローパスフィルタ52の時定数をT2とする。
 ローパスフィルタ51は、時定数が、ノイズ除去を目的として決定した時定数T1となっている、一次遅れ特性を有するフィルタである。
 ローパスフィルタ52は、時定数が、変動検出する時間を設定する目的として決定した時定数T2となっている、一次遅れ特性を有するフィルタである。
 両フィルタ51,52は、入力信号が入力されると、それぞれのフィルタ特性を利用して、入力信号をフィルタリングする。
 なお、入力信号とは、バンドパスフィルタ(変動検出ブロック)50が変動検出ブロック105であれば系統電流の有効分Isdであり、バンドパスフィルタ(変動検出ブロック)50が変動検出ブロック106であれば系統電流の無効分Isqであり、バンドパスフィルタ(変動検出ブロック)50が変動検出ブロック123であれば周波数信号Fであり、バンドパスフィルタ(変動検出ブロック)50が変動検出ブロック124であれば振幅信号Lである。
 減算器53は、ローパスフィルタ51の出力信号から、ローパスフィルタ52の出力信号を減算した信号を出力する。この減算器53から出力される信号が、変動分信号である。
 この変動分信号は、バンドパスフィルタ(変動検出ブロック)50が変動検出ブロック105であれば系統電流の有効分Isdの変動分である有効分の電流指令Irefdであり、バンドパスフィルタ(変動検出ブロック)50が変動検出ブロック106であれば系統電流の無効分Isqの変動分である無効分の電流指令Irefqであり、バンドパスフィルタ(変動検出ブロック)50が変動検出ブロック123であれば周波数信号Fの変動分である有効分の電流指令Irefdであり、バンドパスフィルタ(変動検出ブロック)50が変動検出ブロック124であれば振幅信号Lの変動分である無効分の電流指令Irefqである。
特開平10-14251号公報
 ところで上記従来技術では、次のような問題があった。
 系統連系運転時には、系統電流Isの変動を抑制するために、系統安定化装置20が作動して電力変換器22から電力を出力して電力補償する。このため、電力変換器22から電力補償のために出力した電流分だけ、次回に検出する系統電流Isの検出値が減少する。このように系統電流Isの検出値が減少してしまうと、系統電流Isの変動を確実に抑制することができなくなってしまう。
 かかる不具合を防止するために、系統安定化装置20から配電系統10に送り出される電流、つまり電力変換器22から出力されフィルタ回路27にてフィルタリング処理されてから配電系統10に送り出される出力電流を検出して、この出力電流検出値を系統電流検出値に加算することで、系統電流検出値の減少分を相殺する方法が考えられている。
 しかし、この場合には、系統安定化装置20から配電系統10に送り出される電流(フィルタ回路27を通過した後の電流)を検出する電流検出器AAが別途必要になるという問題がある。
 また、上記の不具合を防止するために、変動検出ブロック105,106の出力側に比例積分(PI)アンプを備えて、電流指令Irefd,Irefqを増幅することで、系統電流検出値の減少分を相殺する方法も考えられている。しかし、電流指令Irefd,Irefqを増幅するPIアンプが別途必要になるという問題がある。
 更に、PIアンプは、入力信号の直流成分に対するゲインが無限大になるという特徴があるため、変動分が零であってもPIアンプ出力は零にならず系統安定化装置20から電力が出力され続けてしまう。この不具合を解消するため、リセットする必要がある。
 しかし、急激にリセットすると系統安定化装置20から出力される電力が急激に零に変化し、系統等に悪影響を与えてしまうため、このような単純なリセットではなく、PIアンプの出力を少しづつ零に戻すといった複雑な制御処理が必要になるという問題もある。
 自立運転時には、系統電圧Vsの周波数と振幅の変動を抑制するために、系統安定化装置20が作動して電力変換器22から電力を出力して電力補償する。このため、電力変換器22から電力補償のために出力した電流分だけ、次回に検出する系統電圧Vsの周波数検出値や振幅検出値が減少する。このように系統電圧Vsの周波数検出値や振幅検出値が減少してしまうと、系統電圧Vsの変動を確実に抑制することができなくなってしまう。
 そこで、上述したのと同様に、系統安定化装置20から配電系統10に送り出される電流、つまり電力変換器22から出力されフィルタ回路27にてフィルタリング処理されてから配電系統10に送り出される出力電流を検出して、この出力電流検出値を、系統電圧の周波数検出値や振幅検出値に加算したり、または、PIアンプを備えたりすることが考えられている。しかし、これも、上述したのと同様な問題が発生する。
 更に、負荷変動が定格を越える場合であっても過補償動作が行われることを防止するような工夫はされていなかった。
 本発明は、上記従来技術に鑑み、系統安定化装置の出力電流を検出する電流検出器や、PIアンプを用いることなく、負荷変動が定格を越える場合であっても安定した動作ができる系統安定化装置を提供することを目的とする。
 上記課題を解決する本発明の構成は、
 電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
 前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
 前記制御部は、
 前記電力系統が正常であるときには、
 前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
 第1の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
 第2の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
 更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
 前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
 前記電力系統に異常が発生したときには、
 前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
 第3の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
 第4の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
 更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
 前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
 しかも、第1から第4の変動検出ブロックは、
 当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をf1、低周波数側の遮断周波数をf2、遮断周波数をf1としたノイズ除去用ローパスフィルタの時定数をT1、遮断周波数をf2とした変動検出時間を設定するためのローパスフィルタの時定数をT2、ζを振動係数、αを設定数、Gをゲイン、T1にαを乗算した値をT3、T2をαで除算した値をT4としたときに、時定数をT3とする一次遅れ特性の第1のフィルタと、時定数をT4とする一次遅れ特性の第2のフィルタと、第1のフィルタから出力された信号と第2のフィルタから出力された信号を減算して出力する減算器と、この減算器の出力にゲインGを乗算して出力するアンプと、前記アンプから出力されたアンプ信号が予め設定した定格値よりも小さいときには前記アンプ信号をそのまま通過させ前記アンプ信号が予め設定した定格値以上となったときには信号値を定格値に抑制してから前記アンプ信号を通過させる定格リミッタと、過補償抑制部とで構成され、
 しかも、式(01)で示す振動係数ζを1より大きい値に設定して、式(01),(02),(03)を用いて、設定値αとゲインGが設定され、
 更に、前記過補償抑制部は、前記アンプ信号の信号値が前記定格リミッタにより定格値に抑制される状態が予め決めた一定時間以上継続したら、前記第2のフィルタの時定数をT4よりも小さい値に変更し、前記アンプ信号が前記定格リミッタをそのまま通過する状態になったら、前記第2のフィルタの時定数をT4に戻すことを特徴とする。
Figure JPOXMLDOC01-appb-M000005
 また本発明の構成は、
 電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
 前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
 前記制御部は、
 前記電力系統が正常であるときには、
 前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
 第1の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
 第2の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
 更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
 前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
 前記電力系統に異常が発生したときには、
 前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
 第3の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
 第4の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
 更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
 前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
 しかも、第1から第4の変動検出ブロックは、
 当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をf1、低周波数側の遮断周波数をf2、遮断周波数をf1としたノイズ除去用ローパスフィルタの時定数をT1、遮断周波数をf2とした変動検出時間を設定するためのローパスフィルタの時定数をT2、ζを振動係数、αを設定数、Gをゲイン、T1にαを乗算した値をT3、T2をαで除算した値をT4としたときに、時定数をT3とする一次遅れ特性の第1のフィルタと、時定数をT4とする一次遅れ特性の第2のフィルタと、第1のフィルタから出力された信号と第2のフィルタから出力された信号を減算して出力する減算器と、この減算器の出力にゲインGを乗算して出力するアンプと、前記アンプから出力されたアンプ信号が予め設定した定格値よりも小さいときには前記アンプ信号をそのまま通過させ前記アンプ信号が予め設定した定格値以上となったときには信号値を定格値に抑制してから前記アンプ信号を通過させる定格リミッタと、過補償抑制部とで構成され、
 しかも、ゲインGを任意の値に設定して、式(04)を用いて、設定値αが設定され、振動係数ζはζ=〔T1・α+(T2/α)〕/〔2(T1・T2)1/2〕に設定され、
 更に、前記過補償抑制部は、前記アンプ信号の信号値が前記定格リミッタにより定格値に抑制される状態が予め決めた一定時間以上継続したら、前記第2のフィルタの時定数をT4よりも小さい値に変更し、前記アンプ信号が前記定格リミッタをそのまま通過する状態になったら、前記第2のフィルタの時定数をT4に戻すことを特徴とする。
Figure JPOXMLDOC01-appb-M000006
 また本発明の構成は、
 前記の系統安定化装置において、
 前記第1から第4の変動検出ブロックには、
 当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数がf1として設定され、低周波数側の遮断周波数がf2として設定され、値が1/f1となっているノイズ除去用の時定数がT1として設定され、値が1/f2となっている変動検出時間を設定するための時定数がT2として設定され、振動係数がζとして設定され、設定数がαとして設定され、ゲインがGとして設定され、T1にαを乗算した値がT3として設定され、T2をαで除算した値がT4として設定されており、
 前記第1から第4の変動検出ブロックは、演算処理プログラムを用いた演算処理により、
 当該変動検出ブロックに入力される入力信号を、時定数をT3とした一次遅れフィルタ処理して、第1のフィルタ信号を求め、
 当該変動検出ブロックに入力される入力信号を、時定数をT4とした一次遅れフィルタ処理して、第2のフィルタ信号を求め、
 第1のフィルタ信号から第2のフィルタ信号を減算して減算信号を求め、
 前記減算信号にゲインGを乗算してアンプ信号を求め、
 前記アンプ信号が予め決めた定格値よりも小さいときには前記アンプ信号を変動分として求め、前記アンプ信号が予め決めた定格値以上となったときには前記アンプ信号を定格値に抑制して変動分として求め、求めた変動分を電流指令として出力し、
 前記アンプ信号の信号値が前記定格値に抑制される状態が予め決めた一定時間以上継続したら、前記第2のフィルタの時定数をT4よりも小さい値に変更し、前記アンプ信号の信号値が前記定格値よりも小さい状態になったら、前記第2のフィルタの時定数をT4に戻すことを特徴とする。
 また本発明の構成は、
 電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
 前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
 前記制御部は、
 前記電力系統が正常であるときには、
 前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
 第1の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
 第2の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
 更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
 前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
 前記電力系統に異常が発生したときには、
 前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
 第3の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
 第4の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
 更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
 前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
 しかも、第1から第4の変動検出ブロックは、
 当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をf1、遮断周波数をf1としたノイズ除去用ローパスフィルタの時定数をT1、ζを振動係数、αを設定数、Gをゲイン、T1にαを乗算した値をT3、任意の時間に設定したクッション時間をT5、1サンプル周期をTs、Xをリミット値としたときに、
 時定数をT3とする一次遅れ特性のフィルタと、±(X/T5)Tsとなったリミット特性を有するリミッタと、入力された信号を1サンプル周期Tsだけ遅延させて出力する遅延回路と、第1の減算器と、第2の減算器と、加算器と、アンプと、前記アンプから出力されたアンプ信号が予め設定した定格値よりも小さいときには前記アンプ信号をそのまま通過させ前記アンプ信号が予め設定した定格値以上となったときには信号値を定格値に抑制してから前記アンプ信号を通過させる定格リミッタと、過補償抑制部を有し
 前記第1の減算器は、前記一次遅れ特性のフィルタから出力された信号から前記遅延回路から出力された信号を減算して前記リミッタに送り、
 前記加算器は、前記リミッタから出力された信号と前記遅延回路から出力された信号とを加算して出力し、
 前記遅延回路は、前記加算器から出力された信号を1サンプル周期Tsだけ遅延させて出力し、
 前記第2の減算器は、前記一次遅れ特性のフィルタから出力された信号から前記加算器から出力された信号を減算して前記アンプに出力し、
 前記アンプは前記加算器の出力にゲインGを乗算して出力し、
 しかも、式(01)で示す振動係数ζを1より大きい値に設定して、式(01),(02),(03)を用いて、設定値αとゲインGが設定され、
 更に、前記過補償抑制部は、前記アンプ信号の信号値が前記定格リミッタにより定格値に抑制される状態が予め決めた一定時間以上継続したら、前記リミッタのクッション時間をT5よりも小さい値に変更し、前記アンプ信号が前記定格リミッタをそのまま通過する状態になったら、前記リミッタのクッション時間をT5に戻すことを特徴とする、
 系統安定化装置。
Figure JPOXMLDOC01-appb-M000007
 また本発明の構成は、
 電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
 前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
 前記制御部は、
 前記電力系統が正常であるときには、
 前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
 第1の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
 第2の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
 更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
 前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
 前記電力系統に異常が発生したときには、
 前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
 第3の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
 第4の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
 更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
 前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
 しかも、第1から第4の変動検出ブロックは、
 当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をf1、遮断周波数をf1としたノイズ除去用ローパスフィルタの時定数をT1、ζを振動係数、αを設定数、Gをゲイン、T1にαを乗算した値をT3、任意の時間に設定したクッション時間をT5、1サンプル周期をTs、Xをリミット値としたときに、
 時定数をT3とする一次遅れ特性のフィルタと、±(X/T5)Tsとなったリミット特性を有するリミッタと、入力された信号を1サンプル周期Tsだけ遅延させて出力する遅延回路と、第1の減算器と、第2の減算器と、加算器と、アンプと、前記アンプから出力されたアンプ信号が予め設定した定格値よりも小さいときには前記アンプ信号をそのまま通過させ前記アンプ信号が予め設定した定格値以上となったときには信号値を定格値に抑制してから前記アンプ信号を通過させる定格リミッタと、過補償抑制部を有し
 前記第1の減算器は、前記一次遅れ特性のフィルタから出力された信号から前記遅延回路から出力された信号を減算して前記リミッタに送り、
 前記加算器は、前記リミッタから出力された信号と前記遅延回路から出力された信号とを加算して出力し、
 前記遅延回路は、前記加算器から出力された信号を1サンプル周期Tsだけ遅延させて出力し、
 前記第2の減算器は、前記一次遅れ特性のフィルタから出力された信号から前記加算器から出力された信号を減算して前記アンプに出力し、
 前記アンプは前記加算器の出力にゲインGを乗算して出力し、
 しかも、ゲインGを任意の値に設定して、式(04)を用いて、設定値αが設定され、振動係数ζはζ=〔T1・α+(T2/α)〕/〔2(T1・T2)1/2〕に設定され、
 更に、前記過補償抑制部は、前記アンプ信号の信号値が前記定格リミッタにより定格値に抑制される状態が予め決めた一定時間以上継続したら、前記リミッタのクッション時間をT5よりも小さい値に変更し、前記アンプ信号が前記定格リミッタをそのまま通過する状態になったら、前記リミッタのクッション時間をT5に戻すことを特徴とする、
 系統安定化装置。
Figure JPOXMLDOC01-appb-M000008
 また本発明の構成は、
 前記の系統安定化装置において、
 前記第1から第4の変動検出ブロックには、
 当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数がf1として設定され、値が1/f1となっているノイズ除去用の時定数がT1として設定され、振動係数がζとして設定され、設定数がαとして設定され、ゲインがGとして設定され、T1にαを乗算した値がT3として設定され、任意の時間に設定したクッション時間がT5として設定され、1サンプル周期がTsとして設定され、リミット値がXとして設定されており、
 前記第1から第4の変動検出ブロックは、演算処理プログラムを用いた演算処理により、
 当該変動検出ブロックに入力される入力信号を、時定数をT3とした一次遅れフィルタ処理して、フィルタ信号を求め、
 前記フィルタ信号から遅延信号を減算して第1の減算信号を求め、
 前記第1の減算信号を、±(X/T5)Tsとなったリミット特性によりリミット処理して、リミット信号を求め、
 前記リミット信号と遅延信号を加算して加算信号を求め、
 前記加算信号を1サンプル周期Tsだけ遅延させて、前記遅延信号とし、
 前記フィルタ信号から前記加算信号を減算して第2の減算信号求め、
 前記第2の減算信号に、ゲインGを乗算してアンプ信号を求め、
 前記アンプ信号が予め決めた定格値よりも小さいときには前記アンプ信号を変動分として求め、前記アンプ信号が予め決めた定格値以上となったときには前記アンプ信号を定格値に抑制して変動分として求め、求めた変動分を電流指令として出力し、
 前記アンプ信号の信号値が前記定格値に抑制される状態が予め決めた一定時間以上継続したら、前記リミッタのクッション時間をT5よりも小さい値に変更し、前記アンプ信号の信号値が前記定格値よりも小さい状態になったら、前記リミッタのクッション時間をT5に戻すことを特徴とする。
 本発明によれば、系統安定化装置が補償電力を出力することに起因して、系統電流検出値や系統電圧検出値が減少しようとしたときに、変動検出ブロック内においてフィードバック制御をしたり、信号増幅をしたりしている。
 一般的に、電力変換器(インバータ)の交流出力側には、インバータから出力されるパルス電圧を平滑するために、フィルタ回路(リアクトル,コンデンサ及びトランス等から構成される)が付加されている。
 本発明では、変動検出ブロック内においてフィードバック制御をしたり、信号増幅をしたりすることにより、前述の減少分を補償しているため、系統安定化装置から配電系統に送り出される電流、つまり電力変換器から出力されフィルタ回路にてフィルタリング処理されてから配電系統に送り出される出力電流を検出するための電流検出器AAや、PIアンプを用いることなく、系統安定化装置による安定した制御動作を確保することができる。
 更に負荷変動が定格を越えた場合には、補償動作が行われることを抑制でき直流充電部に充電した直流電力を無駄に使用することを防止することができる。
本発明の実施例1に係る変動検出ブロックを示す回路図。 本発明の実施例2に係る変動検出ブロックを示す回路図。 実施例2を用いたときの電流特性を示す特性図。 本発明の実施例4に係る変動検出ブロックを示す回路図。 実施例4を用いたときの電流特性を示す特性図。 実施例2を用いた場合で、定格を越える負荷変動が発生したときの電流特性を示す特性図。 実施例4を用いた場合で、定格を越える負荷変動が発生したときの電流特性を示す特性図。 本発明の実施例6に係る変動検出ブロックを示す回路図。 実施例6を用いたときの電流特性を示す特性図。 本発明の実施例7に係る変動検出ブロックを示す回路図。 実施例7を用いたときの電流特性を示す特性図。 本発明の実施例8に係る変動検出ブロックを示す回路図。 本発明の実施例9に係る変動検出ブロックを示す回路図。 実施例9を用いたときの電流特性を示す特性図。 マイクログリッドを示す回路構成図。 系統安定化装置を備えたマイクログリッドを示す回路構成図。 系統安定化装置の制御部を示す回路図。 従来の変動検出ブロックを示す回路図。
 以下、本発明の実施の形態について、実施例に基づき詳細に説明する。
 図1は、本発明の実施例1に係る変動検出ブロック60を示す。この変動検出ブロック60は、系統安定化装置20の制御部21(図16参照)に組み込んだ、変動検出ブロック105,106,123,124(図17参照)に適用するものである。
 図1に示すように、この変動検出ブロック60は、ローパスフィルタ61と、ローパスフィルタ62と、減算器63と、フィードバック回路64と、加算器65と、定格リミッタ66で構成されている。
 なお、変動検出ブロック60の通過帯域周波数は、各変動検出ブロック105,106,123,124に要求されるフィルタリング特性に応じて決定される。また、決定された通過帯域周波数の高周波数側の遮断周波数をf1、低周波数側の遮断周波数をf2とし、遮断周波数をf1としたノイズ除去用ローパスフィルタ61の時定数をT1、遮断周波数をf2とした変動検出時間を設定するためのローパスフィルタ62の時定数をT2とする。
 ローパスフィルタ61は、時定数が、ノイズ除去を目的として決定した時定数T1となっている、一次遅れ特性を有するフィルタである。
 ローパスフィルタ62は、時定数が、変動検出する時間を設定する目的として決定した時定数T2となっている、一次遅れ特性を有するフィルタである。
 両フィルタ61,62は、入力信号及びフィードバック回路64を通ってフィードバックされたフィードバック信号が入力されると、それぞれのフィルタ特性を利用して、入力信号及びフィードバック信号をフィルタリングする。
 なお、入力信号とは、変動検出ブロック60が変動検出ブロック105であれば系統電流の有効分Isdであり、変動検出ブロック60が変動検出ブロック106であれば系統電流の無効分Isqであり、変動検出ブロック60が変動検出ブロック123であれば周波数信号Fであり、変動検出ブロック60が変動検出ブロック124であれば振幅信号Lである。
 減算器63は、ローパスフィルタ61の出力信号から、ローパスフィルタ62の出力信号を減算した信号を出力する。
 減算器63から出力された信号は、フィードバック回路64を通ってフィードバックされ、加算器65により入力信号に加算されてから、ローパスフィルタ61,62に入力される。
 結局、減算器63からは、フィードバック信号が加算された入力信号に含まれている、変動分信号が出力される。
 この変動分信号は、変動検出ブロック60が変動検出ブロック105であれば系統電流の有効分Isdの変動分である有効分の電流指令Irefdであり、変動検出ブロック60が変動検出ブロック106であれば系統電流の無効分Isqの変動分である無効分の電流指令Irefqであり、変動検出ブロック60が変動検出ブロック123であれば周波数信号Fの変動分である有効分の電流指令Irefdであり、変動検出ブロック60が変動検出ブロック124であれば振幅信号Lの変動分である無効分の電流指令Irefqである。
 このような変動分信号は、定格リミッタ66を通過してから出力されるため、その信号値(指令値)の上限値・下限値が定格値にリミットされてから出力される。
 実施例1においては、フィードバック回路64によりフィードバックされるフィードバック信号は、変換器電流Iinvに対応しているため、変換器電流Iinvを入力信号に加算していることと等価になる。
 系統安定化装置20(電力変換器22)が電力補償することに起因して、系統連系運転時における系統電流Isの検出値や、自立運転時における系統電圧Vsの検出値が減少しても、本実施例では、交流出力電流Iinvに対応したフィードバック信号を入力信号に加算しているため、前記の減少分をフィードバック信号により補完していることとなる。
 この結果、系統電流Isの検出値や系統電圧Vsの検出値が減少しても、系統安定化装置20の制御動作が安定する。
 しかも、系統安定化装置20から配電系統に送り出される電流、つまり電力変換器22から出力されフィルタ回路27にてフィルタリング処理されてから配電系統10に送り出される出力電流を検出するための電流検出器AAや、PIアンプを用いる必要はない。
 なお、図1に示す実施例1の変動検出ブロック60の伝達関数は、次式(1)で示される。なお式(2)は遅れ要素の一般式である。
Figure JPOXMLDOC01-appb-M000009
 式(1)から分かるように、変動検出ブロック60の伝達関数は、微分要素と、ゲイン要素と、遅れ要素に分解できる。そこで、式(1)の遅れ要素と、式(2)の遅れ要素との係数比較をすると、振動係数ζ=(T1/T2)1/2となる。
 時定数T1は、ノイズ除去用の時定数であるため、非常に小さい値である。一方、時定数T2は、変動検出する時間を設定するための時定数であるため、通常、時定数T1よりも大きい値に設計するため、T2>>T1が成り立つ。
 このようにT2>>T1となっているため、次式(3)に示すように、振動係数ζは1よりも小さくなり振動的になる。
Figure JPOXMLDOC01-appb-M000010
 図2は、本発明の実施例2に係る変動検出ブロック70を示す。この変動検出ブロック70は、系統安定化装置20の制御部21(図16参照)に組み込んだ、変動検出ブロック105,106,123,124(図17参照)に適用するものである。
 実施例2の変動検出ブロック70は、実施例1の変動検出ブロック60を改良したものであり、実施例1の問題、即ち特性が振動的となる問題を解決したものである。
 図2に示すように、この変動検出ブロック70は、ローパスフィルタ71と、ローパスフィルタ72と、減算器73と、アンプ74と、定格リミッタ75で構成されている。
 なお、変動検出ブロック70の通過帯域周波数は、各変動検出ブロック105,106,123,124に要求されるフィルタリング特性に応じて決定される。また、決定された通過帯域周波数の高周波数側の遮断周波数をf1、低周波数側の遮断周波数をf2とし、遮断周波数をf1としたノイズ除去用ローパスフィルタ71の時定数をT1、遮断周波数をf2とした変動検出時間を設定するためのローパスフィルタ72の時定数をT2とする。
 更に、設定数αは、後述する式(6)で示す値であり、
 T3=T1×α、T4=T2/αとして設定している。
 ローパスフィルタ71は、時定数が、時定数T3となっている、一次遅れ特性を有するフィルタである。時定数T3は、ノイズ除去を目的として決定した時定数T1に設定数αを乗算した値である。
 ローパスフィルタ72は、時定数が、時定数T4となっている、一次遅れ特性を有するフィルタである。時定数T4は、変動検出する時間を設定する目的として決定した時定数T2を設定数αで除算した値である。
 両フィルタ71,72は、入力信号が入力されると、それぞれのフィルタ特性を利用して、入力信号をフィルタリングする。
 なお、入力信号とは、変動検出ブロック70が変動検出ブロック105であれば系統電流の有効分Isdであり、変動検出ブロック70が変動検出ブロック106であれば系統電流の無効分Isqであり、変動検出ブロック70が変動検出ブロック123であれば周波数信号Fであり、変動検出ブロック70が変動検出ブロック124であれば振幅信号Lである。
 減算器73は、ローパスフィルタ71の出力信号から、ローパスフィルタ72の出力信号を減算した信号を出力する。
 減算器73からは、入力信号に含まれている、変動分信号が出力される。
 この変動分信号は、変動検出ブロック70が変動検出ブロック105であれば系統電流の有効分Isdの変動分である有効分の電流指令Irefdであり、変動検出ブロック70が変動検出ブロック106であれば系統電流の無効分Isqの変動分である無効分の電流指令Irefqであり、変動検出ブロック70が変動検出ブロック123であれば周波数信号Fの変動分である有効分の電流指令Irefdであり、変動検出ブロック70が変動検出ブロック124であれば振幅信号Lの変動分である無効分の電流指令Irefqである。
 減算器73から出力される変動分信号は、アンプ74により増幅される。このアンプ74のゲインGは、後述する式(7)で示す値である。
 更に、アンプ74により増幅された変動分信号は、定格リミッタ75を通過してから出力されるため、その信号値(指令値)の上限値・下限値が定格値にリミットされてから出力される。
 実施例2おいては、変動分信号をアンプ74により増幅し、この増幅した信号を有効分の電流指令Irefdまたは無効分の電流指令Irefqとして出力する。
 系統安定化装置20(電力変換器22)が電力補償することに起因して、系統連系運転時における系統電流Isの検出値や、自立運転時における系統電圧Vsの検出値が減少しても、本実施例では、変動分信号をアンプ74により増幅した信号を、有効分の電流指令Irefdまたは無効分の電流指令Irefqとして出力するため、前記の減少分をアンプ74により増幅することにより補完していることとなる。
 この結果、系統電流Isの検出値や系統電圧Vsの検出値が減少しても、系統安定化装置20の制御動作が安定する。
 しかも、系統安定化装置20から配電系統に送り出される電流、つまり電力変換器22から出力されフィルタ回路27にてフィルタリング処理されてから配電系統10に送り出される出力電流を検出するための電流検出器AAや、PIアンプを用いる必要はない。
 ここで、変動検出ブロック70の特性を説明する。
 変動検出ブロック70の伝達関数は次式(4)で示される。
Figure JPOXMLDOC01-appb-M000011
 式(4)の遅れ要素の振動係数ζは次式(5)で示される。式(5)においてζ>1となるように設計すれば、振動的でなくなる。
Figure JPOXMLDOC01-appb-M000012
 また設定数αは式(5)を変形することにより、次式(6)として表すことができる。
 ゲインGは、式(1)のゲインの項と、式(4)のゲインの項を比較することにより、次式(7)として表すことができる。
Figure JPOXMLDOC01-appb-M000013
 変動検出ブロック70の各フィルタ71,72の設計手法としては、式(5)で示すζをζ>1として、その後に、式(6)(7)を用いて設定数αとゲインGを決定する。
 このようにすれば、ζ>1とすることができ、変動検出ブロック70の特性が振動的でなくなるという特徴を奏する。
 実施例3では、変動検出ブロック70の構成自体は、実施例2と同じであるが、変動検出ブロック70の各フィルタ71,72の設計方法の手順が異なる。
 実施例3の設計手法では、ゲインGを先に決定し、その後に設定数αを決定する。このようにすることで、振動係数ζを指標とした設計ではなく、ゲインGの項を優先した設定が可能となる。
 具体的には、式(1)で示すゲインの項と、式(4)で示すゲインの項の係数比較を行なうと、ゲインGを先に設定した場合の設定数αは、次式(8)で表される。
Figure JPOXMLDOC01-appb-M000014
 なお振動係数ζは、実施例2で示した式(5)と同じである。
 ここで、図17に示す変動検出ブロック105,106,123,124として変動検出ブロック70を採用して制御部21を構成し、この制御部21を組み込んだ系統安定化装置20を用いたときの、配電系統(図16参照)の電流特性を図3を参照して説明する。
 なお、この電流特性は系統連系運転時の特性である。また、図3において、「p.u.」は単位記号であり、1p.u.は定格値を示している。
 図3(a)に示すように負荷電流ILがステップ状に定格値にまで増加(電流値が0から定格値に急変)したときには、電力変換器22からは、図3(b)に示すように、電流値が定格値から漸減して零になる変換器電流Iinvが出力され、系統電流Isは、図3(c)に示すように、一次遅れ特性をもって増加してから定格値となる。
 図4は、本発明の実施例4に係る変動検出ブロック80を示す。この変動検出ブロック80は、系統安定化装置20の制御部21(図16参照)に組み込んだ、変動検出ブロック105,106,123,124(図17参照)に適用するものである。
 図4に示すように、この変動検出ブロック80は、ローパスフィルタ81と、リミッタ82と、遅延回路83と、第1の減算器84と、第2の減算器85と、加算器86と、アンプ87と、定格リミッタ88で構成されている。
 なお変動検出ブロック80の通過帯域周波数は、各変動検出ブロック105,106,123,124に要求されるフィルタリング特性に応じて決定される。また、決定された通過帯域周波数の高周波数側の遮断周波数をf1、遮断周波数をf1としたノイズ除去用ローパスフィルタの時定数をT1とする。なおf1=1/T1となっている。
 更に、設定数αは、前述した式(6)で示す値であり、T3=T1×αとして設定している。
 ローパスフィルタ81は、時定数が、時定数T3となっている、一次遅れ特性を有するフィルタである。時定数T3は、ノイズ除去を目的として決定した時定数T1に設定数αを乗算した値である。
 ローパスフィルタ81は、入力信号が入力されると、そのフィルタ特性を利用して、入力信号をフィルタリングする。
 なお、入力信号とは、変動検出ブロック80が変動検出ブロック105であれば系統電流の有効分Isdであり、変動検出ブロック80が変動検出ブロック106であれば系統電流の無効分Isqであり、変動検出ブロック80が変動検出ブロック123であれば周波数信号Fであり、変動検出ブロック80が変動検出ブロック124であれば振幅信号Lである。
 リミッタ82は、±(X/T5)Tsとなったリミット特性を有している。
 なお、T5は、任意の時間に設定したクッション時間であり、Tsは1サンプル周期であり、Xはリミット値である。
 このリミッタ82は、1サンプル周期Tsあたりの変化量を制限するものである。リミッタ82は、リミッタ82に入力される信号の信号値が、+X(上限のリミット値)と-X(下限のリミット値)の間の値であるときには、その信号の信号値をそのまま保持して出力し、リミッタ82に入力される信号の信号値が、+X(上限のリミット値)以上である場合には、所定の時間は値が一定の傾きで増加し、その後は値を+Xに制限し、リミッタ82に入力される信号の信号値が、-X(下限のリミット値)以下である場合には、所定の時間は値が一定の傾きで減少し、その後は値を-Xに制限する。
 遅延回路83は、入力された信号を1サンプル周期Tsだけ遅延させて出力する特性を有している。この遅延回路83は、例えば、Z-1となった特性を有するZ変換回路などにより構成することができる。
 減算器84は、一次遅れ特性のフィルタ81の出力信号から、遅延回路83の出力信号を減算して、減算した信号をリミッタ82に送る。
 つまり、遅延回路83の出力信号を、リミッタ82の前段で負帰還している。
 加算器86は、リミッタ82から出力された信号と遅延回路83から出力された信号とを加算して出力する。
 つまり、遅延回路83の出力信号を、リミッタ82の後段で正帰還している。
 遅延回路83は、加算器から出力された信号を1サンプル周期Tsだけ遅延させて出力している。
 このように、遅延回路83から出力された信号を、リミッタ82の前段で負帰還し、リミッタ83の後段で正帰還しているため、信号状態は次のようになる。
 減算器84の出力は、「現在のサンプル値-1サンプル周期前のリミッタ処理後の値」となる。
 したがって、フィルタ81から減算器84に入力される信号値が、+X以下で-X以上である場合には、リミッタ82から出力される信号値は0となる。
 一方、フィルタ81から減算器84に入力される信号値が、+X以上または-X以下である場合には、リミッタ82から出力される信号値は、その上限値・下限値がリミット値(+X,-X)で制限された値となる。
 加算器86の出力は、「リミッタの出力+1サンプル周期前のリミッタ処理後の値」となる。
 したがって、フィルタ81から減算器84に入力される信号値が、+X以上または-X以下である場合には、加算器86から出力される信号値は、直線的に増加していく。
 減算器85は、一次遅れ特性のローパスフィルタ81の出力信号から加算器86の出力信号を減算して出力する。この減算器85からは、入力信号に含まれている、変動分信号が出力される。
 この変動分信号は、変動検出ブロック80が変動検出ブロック105であれば系統電流の有効分Isdの変動分である有効分の電流指令Irefdであり、変動検出ブロック80が変動検出ブロック106であれば系統電流の無効分Isqの変動分である無効分の電流指令Irefqであり、変動検出ブロック80が変動検出ブロック123であれば周波数信号Fの変動分である有効分の電流指令Irefdであり、変動検出ブロック80が変動検出ブロック124であれば振幅信号Lの変動分である無効分の電流指令Irefqである。
 減算器85から出力される変動分信号は、アンプ87により増幅される。このアンプ87のゲインGは、前述した式(7)で示す値である。
 更に、アンプ87により増幅された変動分信号は、定格リミッタ88を通過してから出力されるため、その信号値(指令値)の上限値・下限値が定格値にリミットされてから出力される。
 実施例4においては、変動分信号をアンプ87により増幅し、この増幅した信号を有効分の電流指令Irefdまたは無効分の電流指令Irefqとして出力する。

 系統安定化装置20(電力変換器22)が電力補償することに起因して、系統連系運転時における系統電流Isの検出値や、自立運転時における系統電圧Vsの検出値が減少しても、本実施例では、変動分信号をアンプ87により増幅した信号を、有効分の電流指令Irefdまたは無効分の電流指令Irefqとして出力するため、前記の減少分をアンプ87により増幅することにより補完していることとなる。
 この結果、系統電流Isの検出値や系統電圧Vsの検出値が減少しても、系統安定化装置20の制御動作が安定する。
 しかも、系統安定化装置20から配電系統に送り出される電流、つまり電力変換器22から出力されフィルタ回路27にてフィルタリング処理されてから配電系統10に送り出される出力電流を検出するための電流検出器AAや、PIアンプを用いる必要はない。
 なお変動検出ブロック80のフィルタ81の設計手法としては、式(5)で示すζをζ>1として、その後に、式(6)(7)を用いて設定数αとゲインGを決定する。
 このようにすれば、ζ>1とすることができ、変動検出ブロック80の特性が振動的でなくなるという特徴を奏する。
 ここで、図17に示す変動検出ブロック105,106,123,124として変動検出ブロック80を採用して制御部21を構成し、この制御部21を組み込んだ系統安定化装置20を用いたときの、配電系統(図16参照)の電流特性を図5を参照して説明する。
 なお、この電流特性は系統連系運転時の特性である。また、図5において、「p.u.」は単位記号であり、1p.u.は定格値を示している。
 図5(a)に示すように負荷電流ILがステップ状に定格値にまで増加(電流値が0から定格値に急変)したときには、電力変換器22からは、図5(b)に示すように、電流値が定格値から直線的に減少して零になる変換器電流Iinvが出力され、系統電流Isは、図5(c)に示すように、直線的に増加してから定格値となる。
 実施例5では、変動検出ブロック80の構成自体は、実施例4と同じであるが、変動検出ブロック80のフィルタ81の設計方法の手順が異なる。
 実施例5の設計手法では、ゲインGを先に決定し、その後に設定数αを決定する。このようにすることで、振動係数ζを指標とした設計ではなく、ゲインGの項を優先した設定が可能となる。
 具体的には、式(1)で示すゲインの項と、式(4)で示すゲインの項の係数比較を行なうと、ゲインGを先に設定した場合の設定数αは、前述した式(8)で表される。
 なお振動係数ζは、前述した式(5)と同じである。
  <変動検出ブロック70,80の改良すべき点>
 図2に示す変動検出ブロック70と、図4に示す変動検出ブロック80については、負荷変動が定格の範囲内であれば動作に問題はないが、負荷変動が定格を越える場合に動作に問題が生じることがある。
 このことを、図6と図7を参照して説明する。なお、図6,図7において、「p.u.」は単位記号であり、1p.u.は定格値、3p.u.は定格の3倍の値を示している。
 図17に示す変動検出ブロック105,106,123,124として変動検出ブロック70を採用して制御部21を構成し、この制御部21を組み込んだ系統安定化装置20を用いたときに、負荷変動が定格の3倍になったときの、配電系統(図16参照)の電流特性を図6を参照して説明する。なお、この電流特性は系統連系運転時の特性である。
 図6(a)に示すように負荷が定格の3倍に急増して負荷電流ILがステップ状に増加(電流値が0から定格の3倍の値に急変)したときには、理想的には、電力変換器22からは、図6(b)に示すように、定格分の変換器電流Iinvが出力されて、系統電流Isが、図6(c)に示すように変化すればよい。
 しかし、定格を上回る負荷変動が発生した場合、変動検出ブロック70のうち定格リミッタ75よりも前段の部分では、補償できる変動に上限はないものとして演算が行われ、このようにして演算された変動分信号が、定格リミッタ75により定格値に抑制されて出力される。
 図6(d)において、点線は補償できる変動に上限はないものとして変動分信号の演算が行われたとしたときの変換器電流Iinvであり、実線は定格リミッタ75により変動分信号が定格値に抑制されたときの変換器電流Iinvである。
 図6(d)に実線で示すように、期間Td1にわたって定格値の変換器電流Iinvが出力されてから、この変換器電流Iinvが漸減していくという過補償動作が行われてしまう。つまり、期間Td1において定格値の変換器電流Iinvが出力され、これにより過補償動作が行われてしまう。
 このような過補償動作が行われてしまうと、この期間Td1において追加の負荷変動(負荷増加)が発生したときに、この変動を全く補償することができない。
 なお、図6(e)は、実際の系統電流Isを示す。
 図17に示す変動検出ブロック105,106,123,124として変動検出ブロック80を採用して制御部21を構成し、この制御部21を組み込んだ系統安定化装置20を用いたときに、負荷変動が定格の3倍になったときの、配電系統(図16参照)の電流特性を図7を参照して説明する。なお、この電流特性は系統連系運転時の特性である。
 図7(a)に示すように負荷が定格の3倍に急増して負荷電流ILがステップ状に増加(電流値が0から定格の3倍の値に急変)したときには、理想的には、電力変換器22からは、図7(b)に示すように、定格分の変換器電流Iinvが出力されて、系統電流Isが、図7(c)に示すように変化すればよい。
 しかし、定格を上回る負荷変動が発生した場合、変動検出ブロック80のうち定格リミッタ88よりも前段の部分では、補償できる変動に上限はないものとして演算が行われ、このようにして演算された変動分信号が、定格リミッタ88により定格値に抑制されて出力される。
 図7(d)において、点線は補償できる変動に上限はないものとして変動分信号の演算が行われたとしたときの変換器電流Iinvであり、実線は定格リミッタ88により変動分信号が定格値に抑制されたときの変換器電流Iinvである。
 図7(d)に実線で示すように、期間Td2にわたって定格値の変換器電流Iinvが出力されてから、この変換器電流Iinvが直線的に減少していくという過補償動作が行われてしまう。つまり、期間Td2において定格値の変換器電流Iinvが出力され、これにより過補償動作が行われてしまう。
 このような過補償動作が行われてしまうと、この期間Td2において追加の負荷変動(負荷増加)が発生したときに、この変動を全く補償することができない。
 なお、図7(e)は、実際の系統電流Isを示す。
 このように、過補償動作が行われてしまうと、期間Td1,Td2において追加の負荷変動(負荷増加)が発生したときに、この変動を全く補償することができないという問題がある。
 また、過補償動作が行われる期間Td1,Td2において、無駄に変換器電流Iinvが出力されてしまうため、直流充電部23に充電していた電力を無駄に使用してしまうという問題がある。
 特に、直流充電部23を電気二重層キャパシタにより構成した場合には、電気二重層キャパシタはバッテリに比べて蓄電容量が小さいため、かかる現象により無駄に電力を消費しきってしまうと、次に発生した負荷変動を抑制できなくなってしまうという状態に陥りやすい。
 これから述べる実施例6以降の実施例では、定格を上回る負荷変動が発生した場合であっても、過補償動作することを回避しつつ、最適に系統安定化制御ができるようにしたものである。
 図8は、本発明の実施例6に係る変動検出ブロック70Aを示す。この変動検出ブロック70Aは、図2に示す変動検出ブロック70の構成に、更に、過補償抑制部200を追加したものである。
 このため、変動検出ブロック70と同一部分には同一符号を付して重複する説明は省略し、過補償抑制部200を中心に説明をする。
 過補償抑制部200は、リミッタオーバー判定ブロック201と、時定数変更ブロック202を有している。
 リミッタオーバー判定ブロック201は、タイマまたはデジタルカウンタにより構成したものであり、定格リミッタ75に入力される変動分信号の信号値が、定格リミッタ75に設定した定格値(±1p.u.)以上になったためリミット動作が行われて、定格リミッタ75から出力される変動分信号の信号値が定格値にリミットされたことを検出する。
 更に、リミッタオーバー判定ブロック201は、
(1)「定格リミッタ75から出力される変動分信号の信号値が定格値(±1p.u.)にリミットされるリミット動作」が継続しているタイマ時間が、予め決めた一定時間以上経過したとき(タイマで構成した場合)や、
(2)「定格リミッタ75から出力される変動分信号の信号値が定格値(±1p.u.)にリミットされるリミット動作」の動作回数が予め決めた所定カウント回数を越えたとき(デジタルカウンタで構成した場合)に、
 時定数変更信号Hを出力する。
 また、リミッタオーバー判定ブロック201は、時定数変更信号Hを出力した後に、定格リミッタ75に入力される変動分信号の信号値が、定格値(±1)未満になったら、時定数変更信号Hの出力を停止し、タイマ時間やカウント回数をリセットする。
 時定数変更ブロック202は、リミッタオーバー判定ブロック201から時定数変更信号Hが出力されていないときには、ローパスフィルタ72に設定した時定数T4をそのまま維持する。
 一方、リミッタオーバー判定ブロック201から時定数変更信号Hが出力されているときには、時定数変更ブロック202は、ローパスフィルタ72の時定数を、小さい値、例えばT4の1/3に変更する。
 なお、リミッタオーバー判定ブロック201から出力されていた時定数変更信号Hの出力が停止されると、時定数変更ブロック202は、ローパスフィルタ72の時定数を直ちに時定数T4に戻す。
 図17に示す変動検出ブロック105,106,123,124として変動検出ブロック70Aを採用して制御部21を構成し、この制御部21を組み込んだ系統安定化装置20を用いたときに、負荷変動が定格の3倍になったときの、配電系統(図16参照)の電流特性を図9を参照して説明する。なお、この電流特性は系統連系運転時の特性である。
 図9(a)に示すように負荷が定格の3倍に急増して負荷電流ILがステップ状に増加(電流値が0から定格の3倍の値に急変)したときには、定格リミッタ75に入力される変動分信号は定格を越えて大きくなり、この状態が予め決めた一定時間以上継続すると、リミッタオーバー判定ブロック201から時定数変更信号Hが出力され、時定数変更ブロック202により、ローパスフィルタ72の時定数がT4から、1/3×(T4)に変更される。
 ローパスフィルタ72に設定する時定数は、変動検出時間を規定するものであるため、この時定数を小さくすると、定格リミッタ75に入力される変動分信号が定格値を越える状態となっている時間を短くすることができる。換言すると、定格リミッタ75から出力される変動分信号が定格値となっている時間を短くすることができる。
 このため、図9(b)において実線で示すように、定格値となっている変換器信号Iinvが出力される時間が短くなる。
 このようにしてローパスフィルタ72に設定する時定数を小さくすると、定格リミッタ75に入力される変動分信号も減少し、定格リミッタ75に入力される変動分信号が定格値未満になると、リミッタオーバー判定ブロック201からの時定数変更信号Hが停止し、時定数変更ブロック202により、ローパスフィルタ72の時定数がT4に戻される。
 したがって、時定数がT4に戻った後は、図9(b)において実線で示すように、時定数T4で規定される減少特性に応じて、変換器電流Iinvの値が漸減していく。
 結局、変換器電流Iinvの値が定格値となっている時間を短縮することができ、変換器電流Iinvの値は、短時間だけ定格値となっているが、その後は、時定数T4で規定される減少特性に応じて漸減していく。
 このように、補償電流として出力される変換器電流Iinvの値は、負荷急増後に短時間だけ定格値となっているが、その後は、時定数T4で規定される減少特性に応じて漸減していくため、図9(c)に示すように系統電流Isは変動が小さくなる。
 そして、変換器電流Iinvが定格値となっている時間が短くなるため、直流充電部23に充電していた電力を無駄に使用することを防止することができる。
 なお前記実施例6は、コンピュータに予め設定した演算処理プログラム(ソフトウエア)を用いて演算することにより、実現することもできる。
 つまり、ソフトウエアを利用した実施例では、変動検出ブロック70Aとしては、ハードウエアであるコンピュータに、変動検出ブロック70Aとして必要な演算処理をする演算処理プログラム(ソフトエア)を組み込んだ(設定した)ものとして構成することができる。
 このようなソフトウエアを利用した実施例に係る変動検出ブロック70Aでは、次のような演算処理を、演算処理プログラムにより演算する。
(1) 演算処理プログラムにより、変動検出ブロック70Aの通過帯域周波数の高周波数側の遮断周波数がf1として設定され、低周波数側の遮断周波数がf2として設定され、値が1/f1となっているノイズ除去用の時定数がT1として設定され、値が1/f2となっている変動検出時間を設定するための時定数がT2として設定され、振動係数がζとして設定され、設定数がαとして設定され、ゲインがGとして設定され、T1にαを乗算した値がT3として設定され、T2をαで除算した値がT4として設定される。
(2) 上記設定が完了後、変動検出ブロック70Aは、演算処理プログラムを用いた演算処理により、
(2-1) 変動検出ブロック70Aに入力される入力信号を、時定数をT3とした一次遅れフィルタ処理して、第1のフィルタ信号を求め、
(2-2) 変動検出ブロック70Aに入力される入力信号を、時定数をT4とした一次遅れフィルタ処理して、第2のフィルタ信号を求め、
(2-3) 第1のフィルタ信号から第2のフィルタ信号を減算して減算信号を求め、
(2-4) 減算信号にゲインGを乗算してアンプ信号を求め、
(2-4) アンプ信号が予め決めた定格値よりも小さいときにはアンプ信号を変動分として求め、アンプ信号が予め決めた定格値以上となったときにはアンプ信号を定格値に抑制して変動分として求め、求めた変動分を電流指令として出力し、
(2-5) アンプ信号の信号値が定格値に抑制される状態が予め決めた一定時間以上継続したら、第2のフィルタ信号を求める際のフィルタ処理の時定数をT4よりも小さい値に変更し、アンプ信号の信号値が定格値よりも小さい状態になったら、第2のフィルタ信号を求める際のフィルタ処理の時定数をT4に戻す。
 このようにして、負荷変動が定格を越える場合であっても、過補償動作が行われることを防止することができる。
 図10は、本発明の実施例7に係る変動検出ブロック80Aを示す。この変動検出ブロック80Aは、図4に示す変動検出ブロック80の構成に、更に、過補償抑制部300を追加したものである。
 このため、変動検出ブロック80と同一部分には同一符号を付して重複する説明は省略し、過補償抑制部300を中心に説明をする。
 過補償抑制部300は、リミッタオーバー判定ブロック301と、クッション時間変更ブロック302を有している。
 リミッタオーバー判定ブロック301は、タイマまたはデジタルカウンタにより構成したものであり、定格リミッタ88に入力される変動分信号の信号値が、定格リミッタ88に設定した定格値(±1p.u.)以上になったためリミット動作が行われて、定格リミッタ88から出力される変動分信号の信号値が定格値にリミットされたことを検出する。
 更に、リミッタオーバー判定ブロック301は、
(1)「定格リミッタ88から出力される変動分信号の信号値が定格値(±1p.u.)にリミットされるリミット動作」が継続しているタイマ時間が、予め決めた一定時間以上経過したとき(タイマで構成した場合)や、
(2)「定格リミッタ88から出力される変動分信号の信号値が定格値(±1p.u.)にリミットされるリミット動作」の動作回数が予め決めた所定カウント回数を越えたとき(デジタルカウンタで構成した場合)に、
 クッション時間変更信号hを出力する。
 また、リミッタオーバー判定ブロック301は、クッション時間変更信号hを出力した後に、定格リミッタ88に入力される変動分信号の信号値が、定格値(±1)未満になったら、クッション時間変更信号hの出力を停止し、タイマ時間やカウント回数をリセットする。
 クッション時間変更ブロック302は、リミッタオーバー判定ブロック301からクッション時間変更信号hが出力されていないときには、リミッタ82に設定したクッション時間T5をそのまま維持する。
 一方、リミッタオーバー判定ブロック301からクッション時間変更信号hが出力されているときには、クッション時間変更ブロック302は、リミッタ82のクッション時間を、小さい値、例えばT5の1/10に変更する。
 なお、リミッタオーバー判定ブロック301から出力されていたクッション時間変更信号hの出力が停止されると、クッション時間変更ブロック302は、リミッタ82のクッション時間を直ちにクッション時間T5に戻す。
 図17に示す変動検出ブロック105,106,123,124として変動検出ブロック80Aを採用して制御部21を構成し、この制御部21を組み込んだ系統安定化装置20を用いたときに、負荷変動が定格の3倍になったときの、配電系統(図16参照)の電流特性を図11を参照して説明する。なお、この電流特性は系統連系運転時の特性である。
 図11(a)に示すように負荷が定格の3倍に急増して負荷電流ILがステップ状に増加(電流値が0から定格の3倍の値に急変)したときには、定格リミッタ88に入力される変動分信号は定格を越えて大きくなり、この状態が予め決めた一定時間以上継続すると、リミッタオーバー判定ブロック301からクッション時間変更信号hが出力され、クッション時間変更ブロック302により、リミッタ82のクッション時間がT5から、1/10×(T5)に変更される。
 リミッタ82に設定するクッション時間は、変動検出時間を規定するものであるため、このクッション時間を小さくすると、定格リミッタ88に入力される変動分信号が定格値を越える状態となっている時間を短くすることができる。換言すると、定格リミッタ88から出力される変動分信号が定格値となっている時間を短くすることができる。
 このため、図11(b)において実線で示すように、定格値となっている変換器信号Iinvが出力される時間が短くなる。
 このようにしてリミッタ82に設定するクッション時間を小さくすると、定格リミッタ88に入力される変動分信号も減少し、定格リミッタ88に入力される変動分信号が定格値未満になると、リミッタオーバー判定ブロック301からのクッション時間変更信号hが停止し、クッション時間変更ブロック302により、リミッタ82のクッション時間がT5に戻される。
 したがって、クッション時間がT5に戻った後は、図11(b)において実線で示すように、クッション時間T5で規定される減少特性に応じて、変換器電流Iinvの値が直線的に減少していく。
 結局、変換器電流Iinvの値が定格値となっている時間を短縮することができ、変換器電流Iinvの値は、短時間だけ定格値となっているが、その後は、クッション時間T5で規定される減少特性に応じて直線的に減少していく。
 このように、補償電流として出力される変換器電流Iinvの値は、負荷急増後に短時間だけ定格値となっているが、その後は、クッション時間T5で規定される減少特性に応じて直線的に減少していくため、図11(c)に示すように系統電流Isは変動が小さくなる。
 そして、変換器電流Iinvが定格値となっている時間が短くなるため、直流充電部23に充電していた電力を無駄に使用することを防止することができる。
 図12は、本発明の実施例8に係る変動検出ブロック80Bを示す。この変動検出ブロック80Bは、図10に示す変動検出ブロック80Aの構成に、更に、他の機能構造を追加したものである。
 このため、変動検出ブロック80Bと同一部分には同一符号を付して重複する説明は省略し、追加した他の機能構造を中心に説明をする。
 実施例8では、アンプ87から出力される変動分信号に対して、加算器401により、直流充電部(電気二重層キャパシタ)23の直流電圧VDCを一定に制御するための充放電指令e1と、外部から入力される電流指令e2が加算される。そして、この加算した信号が、充放電リミッタ402を通過してから定格リミッタ88に入力される。
 なお、充放電指令e1は、充放電指令出力部410から出力される。この充放電指令出力部410は、直流充電部(電気二重層キャパシタ)23の直流電圧VDCを一定に制御するための充放電指令e1を出力する。
 充放電リミッタ402のリミット上限値とリミット下限値は、直流充電部23の残存容量に応じて制限される電流値により変動する。
 つまり、充放電リミッタ402では、直流充電部23の残存容量に応じて、充電時にはリミット上限値f11とリミット下限値f12が設定され、放電時にはリミット上限値f21とリミット下限値f22が設定される。
 なお、充電時におけるリミット上限値f11とリミット下限値f12や、放電時におけるリミット上限値f21とリミット下限値f22は、リミット値設定部420により、設定される。
 リミット値設定部420は、直流充電部23の残存容量に応じて充電時のリミット上限値f11とリミット下限値f12、放電時のリミット上限値f21とリミット下限値f22を設定する。
 論理和判定部403は、充放電リミッタ402に入力される信号が、この充電リミッタ402に設定したリミット値を越えた場合、または、定格リミッタ88に入力される信号が、この定格リミッタ88に設定したリミット値を越えた場合に、値が1となっているリミット動作信号Liを出力する。
 一方、論理和判定部403は、充電リミッタ402に入力される信号が、この充電リミッタ402に設定したリミット値を越えず、しかも、定格リミッタ88に入力される信号が、この定格リミッタ88に設定したリミット値を越えない場合には、リミット動作信号Liは出力しない。
 リミッタオーバー判定ブロック301は、リミット動作信号Liの出力時間が予め決めた一定時間以上継続したときや、リミット動作信号Liの出力回数が予め決めた所定カウント回数を越えたときに、クッション時間変更信号hを出力する。
 他の部分の構成は、図10に示す変動検出ブロック80Aと同様である。
 この実施例では、指令e1,e2を加味した制御や、直流充電部23の残存容量を制御しつつ、最適な変動分信号を出力することができる。
 図13は、本発明の実施例9に係る変動検出ブロック80Cを示す。この変動検出ブロック80Cは、図12に示す変動検出ブロック80Bの構成のうち、リミッタオーバー判定ブロック301と、クッション時間変更ブロック302の動作機能を変更したものである。
 リミッタオーバー判定ブロック310は、乗算器311と、加算器312と、リミッタ313と、遅延回路314を有しており、リミット動作信号Liが入力されると、時間の経過と共に値が漸増していくクッション時間変更信号hを出力する。
 クッション時間変更ブロック320は、減算器321と、加算器322と、乗算器323,324を有しており、時間T5と、時間T5/10が設定されている。
 このクッション時間変更ブロック320は、クッション時間変更信号hが入力されると、リミッタ82に設定するクッション時間をT5からT5/10に徐々に変更し、クッション時間変更信号hが入力されなくなると、リミッタ82に設定するクッション時間をT5/10からT5徐々に戻すようにしている。
 上記の変動検出ブロック80Cを用いたときの、電流特性等を図14に示す。図14(a)に示すように負荷が急変した場合、図14(c)に示すように変換器電流Iinvが定格値となっている時間が短くなり、図14(d)に示すように系統電流Isの波形の乱れが小さくなる。
 また、図14(b)に示すように、リミッタ82に設定するクッション時間が、徐々に減少してから徐々に復帰する。
 このように、動作を緩やかに変化させることにより、他の機器に悪影響を与えることを防止することができる。
 なお前記実施例7,8,9は、コンピュータに予め設定した演算処理プログラム(ソフトウエア)を用いて演算することにより、実現することもできる。
 つまり、ソフトウエアを利用した実施例では、変動検出ブロック80A,80B,80Cとしては、ハードウエアであるコンピュータに、変動検出ブロック80A,80B,80Cとして必要な演算処理をする演算処理プログラム(ソフトエア)を組み込んだ(設定した)ものとして構成することができる。
 このようなソフトウエアを利用した実施例に係る変動検出ブロック80A,80B,80Cでは、次のような演算処理を、演算処理プログラムにより演算する。
(1) 演算処理プログラムにより、変動検出ブロック80A,80B,80Cの通過帯域周波数の高周波数側の遮断周波数がf1として設定され、値が1/f1となっているノイズ除去用の時定数がT1として設定され、振動係数がζとして設定され、設定数がαとして設定され、ゲインがGとして設定され、T1にαを乗算した値がT3として設定され、任意の時間に設定したクッション時間がT5として設定され、1サンプル周期がTsとして設定され、リミット値がXとして設定される。
(2) 上記設定が完了後、変動検出ブロック80A,80B,80Cは、演算処理プログラムを用いた演算処理により、
(2-1) 変動検出ブロック80A,80B,80Cに入力される入力信号を、時定数をT3とした一次遅れフィルタ処理して、フィルタ信号を求め、
(2-2) フィルタ信号から遅延信号を減算して第1の減算信号を求め、
(2-3) 第1の減算信号を、±(X/T5)Tsとなったリミット特性によりリミット処理して、リミット信号を求め、
(2-4) リミット信号と遅延信号を加算して加算信号を求め、
(2-5) 加算信号を1サンプル周期Tsだけ遅延させて、遅延信号とし、
(2-6) フィルタ信号から加算信号を減算して第2の減算信号求め、
(2-7) 第2の減算信号に、ゲインGを乗算してアンプ信号を求め、
(2-8) アンプ信号が予め決めた定格値よりも小さいときにはアンプ信号を変動分として求め、アンプ信号が予め決めた定格値以上となったときにはアンプ信号を定格値に抑制して変動分として求め、求めた変動分を電流指令として出力し、
(2-9) アンプ信号の信号値が前記定格値に抑制される状態が予め決めた一定時間以上継続したら、リミット処理する際のクッション時間をT5よりも小さい値に変更し、アンプ信号の信号値が前記定格値よりも小さい状態になったら、リミット処理する際のクッション時間をT5に戻す。
 このようにして、負荷変動が定格を越える場合であっても、過補償動作が行われることを防止することができる。
 1 電力系統
 2 遮断器
 10 配電系統
 11 分散電源
 12 負荷
 20 系統安定化装置
 21 制御部
 22 電力変換器
 23 直流充電部
 24,26 電流検出器
 25 電圧検出器
 60,70,80,70A,80A,80B,80C 変動検出ブロック
 105,106,123,124 変動検出ブロック
 200,300 過補償抑制部
 201,301 リミッタバーバー判定ブロック
 202 時定数変更ブロック
 203 クッション時間変更ブロック

Claims (6)

  1.  電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
     前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
     前記制御部は、
     前記電力系統が正常であるときには、
     前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
     第1の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
     第2の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
     更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
     前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
     前記電力系統に異常が発生したときには、
     前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
     第3の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
     第4の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
     更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
     前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
     しかも、第1から第4の変動検出ブロックは、
     当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をf1、低周波数側の遮断周波数をf2、遮断周波数をf1としたノイズ除去用ローパスフィルタの時定数をT1、遮断周波数をf2とした変動検出時間を設定するためのローパスフィルタの時定数をT2、ζを振動係数、αを設定数、Gをゲイン、T1にαを乗算した値をT3、T2をαで除算した値をT4としたときに、時定数をT3とする一次遅れ特性の第1のフィルタと、時定数をT4とする一次遅れ特性の第2のフィルタと、第1のフィルタから出力された信号と第2のフィルタから出力された信号を減算して出力する減算器と、この減算器の出力にゲインGを乗算して出力するアンプと、前記アンプから出力されたアンプ信号が予め設定した定格値よりも小さいときには前記アンプ信号をそのまま通過させ前記アンプ信号が予め設定した定格値以上となったときには信号値を定格値に抑制してから前記アンプ信号を通過させる定格リミッタと、過補償抑制部とで構成され、
     しかも、式(01)で示す振動係数ζを1より大きい値に設定して、式(01),(02),(03)を用いて、設定値αとゲインGが設定され、
     更に、前記過補償抑制部は、前記アンプ信号の信号値が前記定格リミッタにより定格値に抑制される状態が予め決めた一定時間以上継続したら、前記第2のフィルタの時定数をT4よりも小さい値に変更し、前記アンプ信号が前記定格リミッタをそのまま通過する状態になったら、前記第2のフィルタの時定数をT4に戻すことを特徴とする、
     系統安定化装置。
    Figure JPOXMLDOC01-appb-M000001
  2.  電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
     前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
     前記制御部は、
     前記電力系統が正常であるときには、
     前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
     第1の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
     第2の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
     更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
     前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
     前記電力系統に異常が発生したときには、
     前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
     第3の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
     第4の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
     更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
     前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
     しかも、第1から第4の変動検出ブロックは、
     当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をf1、低周波数側の遮断周波数をf2、遮断周波数をf1としたノイズ除去用ローパスフィルタの時定数をT1、遮断周波数をf2とした変動検出時間を設定するためのローパスフィルタの時定数をT2、ζを振動係数、αを設定数、Gをゲイン、T1にαを乗算した値をT3、T2をαで除算した値をT4としたときに、時定数をT3とする一次遅れ特性の第1のフィルタと、時定数をT4とする一次遅れ特性の第2のフィルタと、第1のフィルタから出力された信号と第2のフィルタから出力された信号を減算して出力する減算器と、この減算器の出力にゲインGを乗算して出力するアンプと、前記アンプから出力されたアンプ信号が予め設定した定格値よりも小さいときには前記アンプ信号をそのまま通過させ前記アンプ信号が予め設定した定格値以上となったときには信号値を定格値に抑制してから前記アンプ信号を通過させる定格リミッタと、過補償抑制部とで構成され、
     しかも、ゲインGを任意の値に設定して、式(04)を用いて、設定値αが設定され、振動係数ζはζ=〔T1・α+(T2/α)〕/〔2(T1・T2)1/2〕に設定され、
     更に、前記過補償抑制部は、前記アンプ信号の信号値が前記定格リミッタにより定格値に抑制される状態が予め決めた一定時間以上継続したら、前記第2のフィルタの時定数をT4よりも小さい値に変更し、前記アンプ信号が前記定格リミッタをそのまま通過する状態になったら、前記第2のフィルタの時定数をT4に戻すことを特徴とする、
     系統安定化装置。
    Figure JPOXMLDOC01-appb-M000002
  3.  請求項1または請求項2に記載の系統安定化装置において、
     前記第1から第4の変動検出ブロックには、
     当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数がf1として設定され、低周波数側の遮断周波数がf2として設定され、値が1/f1となっているノイズ除去用の時定数がT1として設定され、値が1/f2となっている変動検出時間を設定するための時定数がT2として設定され、振動係数がζとして設定され、設定数がαとして設定され、ゲインがGとして設定され、T1にαを乗算した値がT3として設定され、T2をαで除算した値がT4として設定されており、
     前記第1から第4の変動検出ブロックは、演算処理プログラムを用いた演算処理により、
     当該変動検出ブロックに入力される入力信号を、時定数をT3とした一次遅れフィルタ処理して、第1のフィルタ信号を求め、
     当該変動検出ブロックに入力される入力信号を、時定数をT4とした一次遅れフィルタ処理して、第2のフィルタ信号を求め、
     第1のフィルタ信号から第2のフィルタ信号を減算して減算信号を求め、
     前記減算信号にゲインGを乗算してアンプ信号を求め、
     前記アンプ信号が予め決めた定格値よりも小さいときには前記アンプ信号を変動分として求め、前記アンプ信号が予め決めた定格値以上となったときには前記アンプ信号を定格値に抑制して変動分として求め、求めた変動分を電流指令として出力し、
     前記アンプ信号の信号値が前記定格値に抑制される状態が予め決めた一定時間以上継続したら、前記第2のフィルタの時定数をT4よりも小さい値に変更し、前記アンプ信号の信号値が前記定格値よりも小さい状態になったら、前記第2のフィルタの時定数をT4に戻す、
     ことを特徴とする系統安定化装置。
  4.  電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
     前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
     前記制御部は、
     前記電力系統が正常であるときには、
     前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
     第1の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
     第2の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
     更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
     前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
     前記電力系統に異常が発生したときには、
     前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
     第3の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
     第4の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
     更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
     前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
     しかも、第1から第4の変動検出ブロックは、
     当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をf1、遮断周波数をf1としたノイズ除去用ローパスフィルタの時定数をT1、ζを振動係数、αを設定数、Gをゲイン、T1にαを乗算した値をT3、任意の時間に設定したクッション時間をT5、1サンプル周期をTs、Xをリミット値としたときに、
     時定数をT3とする一次遅れ特性のフィルタと、±(X/T5)Tsとなったリミット特性を有するリミッタと、入力された信号を1サンプル周期Tsだけ遅延させて出力する遅延回路と、第1の減算器と、第2の減算器と、加算器と、アンプと、前記アンプから出力されたアンプ信号が予め設定した定格値よりも小さいときには前記アンプ信号をそのまま通過させ前記アンプ信号が予め設定した定格値以上となったときには信号値を定格値に抑制してから前記アンプ信号を通過させる定格リミッタと、過補償抑制部を有し
     前記第1の減算器は、前記一次遅れ特性のフィルタから出力された信号から前記遅延回路から出力された信号を減算して前記リミッタに送り、
     前記加算器は、前記リミッタから出力された信号と前記遅延回路から出力された信号とを加算して出力し、
     前記遅延回路は、前記加算器から出力された信号を1サンプル周期Tsだけ遅延させて出力し、
     前記第2の減算器は、前記一次遅れ特性のフィルタから出力された信号から前記加算器から出力された信号を減算して前記アンプに出力し、
     前記アンプは前記加算器の出力にゲインGを乗算して出力し、
     しかも、式(01)で示す振動係数ζを1より大きい値に設定して、式(01),(02),(03)を用いて、設定値αとゲインGが設定され、
     更に、前記過補償抑制部は、前記アンプ信号の信号値が前記定格リミッタにより定格値に抑制される状態が予め決めた一定時間以上継続したら、前記リミッタのクッション時間をT5よりも小さい値に変更し、前記アンプ信号が前記定格リミッタをそのまま通過する状態になったら、前記リミッタのクッション時間をT5に戻すことを特徴とする、
     系統安定化装置。
    Figure JPOXMLDOC01-appb-M000003
  5.  電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
     前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
     前記制御部は、
     前記電力系統が正常であるときには、
     前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
     第1の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
     第2の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
     更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
     前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
     前記電力系統に異常が発生したときには、
     前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
     第3の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
     第4の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
     更に、前記電力変換器が入出力する変換器電流から、変換器電流の有効分と変換器電流の無効分を求め、
     前記有効分の電流指令と前記変換器電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記変換器電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
     しかも、第1から第4の変動検出ブロックは、
     当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をf1、遮断周波数をf1としたノイズ除去用ローパスフィルタの時定数をT1、ζを振動係数、αを設定数、Gをゲイン、T1にαを乗算した値をT3、任意の時間に設定したクッション時間をT5、1サンプル周期をTs、Xをリミット値としたときに、
     時定数をT3とする一次遅れ特性のフィルタと、±(X/T5)Tsとなったリミット特性を有するリミッタと、入力された信号を1サンプル周期Tsだけ遅延させて出力する遅延回路と、第1の減算器と、第2の減算器と、加算器と、アンプと、前記アンプから出力されたアンプ信号が予め設定した定格値よりも小さいときには前記アンプ信号をそのまま通過させ前記アンプ信号が予め設定した定格値以上となったときには信号値を定格値に抑制してから前記アンプ信号を通過させる定格リミッタと、過補償抑制部を有し
     前記第1の減算器は、前記一次遅れ特性のフィルタから出力された信号から前記遅延回路から出力された信号を減算して前記リミッタに送り、
     前記加算器は、前記リミッタから出力された信号と前記遅延回路から出力された信号とを加算して出力し、
     前記遅延回路は、前記加算器から出力された信号を1サンプル周期Tsだけ遅延させて出力し、
     前記第2の減算器は、前記一次遅れ特性のフィルタから出力された信号から前記加算器から出力された信号を減算して前記アンプに出力し、
     前記アンプは前記加算器の出力にゲインGを乗算して出力し、
     しかも、ゲインGを任意の値に設定して、式(04)を用いて、設定値αが設定され、振動係数ζはζ=〔T1・α+(T2/α)〕/〔2(T1・T2)1/2〕に設定され、
     更に、前記過補償抑制部は、前記アンプ信号の信号値が前記定格リミッタにより定格値に抑制される状態が予め決めた一定時間以上継続したら、前記リミッタのクッション時間をT5よりも小さい値に変更し、前記アンプ信号が前記定格リミッタをそのまま通過する状態になったら、前記リミッタのクッション時間をT5に戻すことを特徴とする、
     系統安定化装置。
    Figure JPOXMLDOC01-appb-M000004
  6.  請求項4または請求項5に記載の系統安定化装置において、
     前記第1から第4の変動検出ブロックには、
     当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数がf1として設定され、値が1/f1となっているノイズ除去用の時定数がT1として設定され、振動係数がζとして設定され、設定数がαとして設定され、ゲインがGとして設定され、T1にαを乗算した値がT3として設定され、任意の時間に設定したクッション時間がT5として設定され、1サンプル周期がTsとして設定され、リミット値がXとして設定されており、
     前記第1から第4の変動検出ブロックは、演算処理プログラムを用いた演算処理により、
     当該変動検出ブロックに入力される入力信号を、時定数をT3とした一次遅れフィルタ処理して、フィルタ信号を求め、
     前記フィルタ信号から遅延信号を減算して第1の減算信号を求め、
     前記第1の減算信号を、±(X/T5)Tsとなったリミット特性によりリミット処理して、リミット信号を求め、
     前記リミット信号と遅延信号を加算して加算信号を求め、
     前記加算信号を1サンプル周期Tsだけ遅延させて、前記遅延信号とし、
     前記フィルタ信号から前記加算信号を減算して第2の減算信号求め、
     前記第2の減算信号に、ゲインGを乗算してアンプ信号を求め、
     前記アンプ信号が予め決めた定格値よりも小さいときには前記アンプ信号を変動分として求め、前記アンプ信号が予め決めた定格値以上となったときには前記アンプ信号を定格値に抑制して変動分として求め、求めた変動分を電流指令として出力し、
     前記アンプ信号の信号値が前記定格値に抑制される状態が予め決めた一定時間以上継続したら、前記リミッタのクッション時間をT5よりも小さい値に変更し、前記アンプ信号の信号値が前記定格値よりも小さい状態になったら、前記リミッタのクッション時間をT5に戻す、
     ことを特徴とする系統安定化装置。
PCT/JP2009/058701 2008-05-09 2009-05-08 系統安定化装置 WO2009136639A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/990,613 US8457804B2 (en) 2008-05-09 2009-05-08 System stabilizing device
JP2010511087A JP5077431B2 (ja) 2008-05-09 2009-05-08 系統安定化装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008123039 2008-05-09
JP2008-123039 2008-05-09

Publications (1)

Publication Number Publication Date
WO2009136639A1 true WO2009136639A1 (ja) 2009-11-12

Family

ID=41264693

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/058701 WO2009136639A1 (ja) 2008-05-09 2009-05-08 系統安定化装置

Country Status (3)

Country Link
US (1) US8457804B2 (ja)
JP (1) JP5077431B2 (ja)
WO (1) WO2009136639A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019176338A1 (ja) * 2018-03-13 2019-09-19 オムロン株式会社 モータ駆動装置
CN112532086A (zh) * 2020-11-25 2021-03-19 青岛鼎信通讯股份有限公司 一种检测chb电压滤波分量零点提高pet效率方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707788B2 (en) * 2015-07-28 2020-07-07 Ford Global Technologies, Llc Vehicle transient voltage control
US11637428B2 (en) * 2020-09-29 2023-04-25 Mitsubishi Electric Power Products, Inc. Selective power oscillation damping control system with damping ratio dynamic gain and method for the same
CN112652473B (zh) * 2020-12-10 2024-01-12 国网辽宁省电力有限公司丹东供电公司 一种基于负载波动的变压器噪声抑制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007124779A (ja) * 2005-10-27 2007-05-17 Hitachi Ltd 分散型電源システム及び系統安定化方法
JP2007236085A (ja) * 2006-02-28 2007-09-13 Ntt Facilities Inc 電力系統安定化装置
JP2008043151A (ja) * 2006-08-10 2008-02-21 Meidensha Corp 瞬低補償装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1014251A (ja) 1996-06-27 1998-01-16 Fuji Electric Co Ltd 無停電電源装置の制御回路
JP4034397B2 (ja) * 1998-01-13 2008-01-16 中部電力株式会社 系統安定化装置
US6545885B2 (en) * 2000-03-13 2003-04-08 Nissin Electric Co., Ltd. Isolated operation prevention device for distributed power supply and interharmonic detection method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007124779A (ja) * 2005-10-27 2007-05-17 Hitachi Ltd 分散型電源システム及び系統安定化方法
JP2007236085A (ja) * 2006-02-28 2007-09-13 Ntt Facilities Inc 電力系統安定化装置
JP2008043151A (ja) * 2006-08-10 2008-02-21 Meidensha Corp 瞬低補償装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019176338A1 (ja) * 2018-03-13 2019-09-19 オムロン株式会社 モータ駆動装置
JP2019161844A (ja) * 2018-03-13 2019-09-19 オムロン株式会社 モータ駆動装置
JP7006398B2 (ja) 2018-03-13 2022-01-24 オムロン株式会社 モータ駆動装置
CN112532086A (zh) * 2020-11-25 2021-03-19 青岛鼎信通讯股份有限公司 一种检测chb电压滤波分量零点提高pet效率方法
CN112532086B (zh) * 2020-11-25 2022-06-28 青岛鼎信通讯股份有限公司 一种检测chb电压滤波分量零点提高pet效率方法

Also Published As

Publication number Publication date
JPWO2009136639A1 (ja) 2011-09-08
US20110118887A1 (en) 2011-05-19
US8457804B2 (en) 2013-06-04
JP5077431B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
JP5062325B2 (ja) 系統安定化装置
JP5218554B2 (ja) 系統安定化装置
JP5141764B2 (ja) 系統安定化装置
JP5003819B2 (ja) 系統安定化装置
JP5077431B2 (ja) 系統安定化装置
JP6237852B1 (ja) アクティブフィルタの制御装置
Jacob et al. A review of active power filters in power system applications
KR101562848B1 (ko) 능동댐핑기반 반복제어기법을 이용한 무정전전원장치 제어 방법
JP4779777B2 (ja) フリッカ抑制装置
JP4868585B2 (ja) 交流励磁発電電動機の制御装置
CN111971892A (zh) 马达驱动装置、控制器、电动车辆系统
JP5239767B2 (ja) 系統安定化装置
JP5558172B2 (ja) 電力安定化システム
JP2012231606A (ja) 系統連系電力変換装置
JP3744831B2 (ja) 電力貯蔵システム
JP5217357B2 (ja) 瞬低補償装置
JP5332229B2 (ja) 瞬低補償装置
JPH11313449A (ja) シングルコンバージョン方式ups
JP2906923B2 (ja) 電圧変動抑制装置
JP2009217566A (ja) 逆相制御による過電圧抑制制御方式
JPH0678600A (ja) 発電機励磁制御方式
JPH09233843A (ja) 自励式無効電力補償装置の制御方法
JPS59149773A (ja) 自励式電力変換装置の制御装置
JPH07212976A (ja) 電圧変動対策装置の制御装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09742763

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010511087

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12990613

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 09742763

Country of ref document: EP

Kind code of ref document: A1