WO2008032543A1 - Résonateur piézoélectrique à couche mince et son procédé de fabrication - Google Patents

Résonateur piézoélectrique à couche mince et son procédé de fabrication Download PDF

Info

Publication number
WO2008032543A1
WO2008032543A1 PCT/JP2007/066425 JP2007066425W WO2008032543A1 WO 2008032543 A1 WO2008032543 A1 WO 2008032543A1 JP 2007066425 W JP2007066425 W JP 2007066425W WO 2008032543 A1 WO2008032543 A1 WO 2008032543A1
Authority
WO
WIPO (PCT)
Prior art keywords
piezoelectric resonator
insulating layer
thin film
semiconductor substrate
film piezoelectric
Prior art date
Application number
PCT/JP2007/066425
Other languages
English (en)
French (fr)
Inventor
Kazuki Iwashita
Keigo Nagao
Shinji Fukuda
Original Assignee
Ube Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ube Industries, Ltd. filed Critical Ube Industries, Ltd.
Priority to EP07792957A priority Critical patent/EP2066027B1/en
Priority to JP2008534281A priority patent/JP4924993B2/ja
Priority to US12/438,794 priority patent/US7965017B2/en
Publication of WO2008032543A1 publication Critical patent/WO2008032543A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02149—Means for compensation or elimination of undesirable effects of ageing changes of characteristics, e.g. electro-acousto-migration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/132—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials characterized by a particular shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type

Definitions

  • the present invention relates to a thin film piezoelectric resonator and a method for manufacturing the same.
  • the thin film piezoelectric resonator is used to configure a communication device, for example.
  • RF circuit units of communication devices such as cellular phones are always required to be miniaturized. Recently, there has been a demand for adding various functions to cellular telephones, and it is preferable to incorporate as many components as possible in order to realize such functions. On the other hand, the size of cellular telephones is limited, and ultimately there is a strict demand for reducing the area occupied by the RF circuit (mounting area) and height in communication equipment. Therefore, even if the components make up the RF circuit, there is a need for a small and low-occupied area!
  • a thin-film piezoelectric filter using a thin-film piezoelectric resonator that is small and can be reduced in weight is used as a band-pass filter used in an RF circuit.
  • a thin film piezoelectric resonator is formed with a piezoelectric layer such as aluminum nitride (A1N) or zinc oxide (ZnO) so that it is sandwiched between upper and lower electrodes on a semiconductor substrate, and so that elastic wave energy does not leak into the semiconductor substrate.
  • a vibration space or an acoustic reflection layer is provided immediately below.
  • FBAR Film Bulk Acoustic Resonator
  • SMR Surface Mounted Resonator
  • Non-Patent Documents 1 and 2 such a thin film piezoelectric resonator as described above may cause deterioration of the resonator characteristics, particularly a decrease in impedance at the antiresonance frequency due to the conductivity of the semiconductor substrate. It has been pointed out.
  • Patent Document 1 describes the influence of the conductivity of the semiconductor substrate on the resonator characteristics by providing an insulating layer on the entire upper surface of the semiconductor substrate. A method to reduce is described!
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2003-318696
  • Non-patent literature 1 iNFLUENCE OF SUBSTRATE CONDUCTIVITY ON CHARACTERISTICS OF ZnO / S iO 2-DIAPHRAGM PIEZOELECTR IC RESONATORS ”, Electron Letters, 1983, Vol. 19, pp. 521—522
  • Non-patent literature 2 “ TEMPERATURE COMPENSATED HIGH COUPLING AND HIGH ⁇ QUALITY FACTOR ZnO / Si02 BULK WAVE RESO NATORS ON HIGH RESISTANCE SUBSTRATES '', Proceedings of IEEE Ultrasonics Symposium 1984, pp. 405—410
  • Thin film piezoelectric filters are required to reduce insertion loss in the passband and to increase attenuation outside the passband. Therefore, thin film piezoelectric resonators are required to reduce the impedance at the resonance frequency and increase the Q value, and increase the impedance at the antiresonance frequency and increase the Q value.
  • the resonance characteristics of the thin film piezoelectric resonator are affected by the conductivity of the semiconductor substrate that supports the piezoelectric resonator stack.
  • the use of a high-resistance GaAs substrate as a semiconductor substrate can reduce the influence of the semiconductor substrate on the resonance characteristics, but the GaAs substrate is more expensive than the Si substrate. Since it is difficult to increase the wafer size, it is difficult to reduce the price even in the manufacturing process.
  • Patent Document 1 it is possible to form an insulating layer on a semiconductor substrate and form a piezoelectric resonator stack on the insulating layer as described above!
  • this alone cannot sufficiently suppress the reduction in the resonator characteristics of the thin film piezoelectric resonator, particularly the impedance at the antiresonance frequency, and the improvement of the characteristics of the thin film piezoelectric filter is still not sufficient.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a thin film piezoelectric resonator having a high Q value in which a decrease in impedance at an antiresonance frequency is suppressed.
  • a thin film piezoelectric resonator having a piezoelectric resonator stack, wherein the fixed charge density force ⁇ ⁇ ⁇ ⁇ 2 or less in the insulating layer is provided.
  • the insulating layer is selected from the group consisting of silicon dioxide, silicon nitride, silicon oxynitride, aluminum nitride, aluminum oxynitride, aluminum oxide, zirconium oxide, and tantalum oxide. It is made of an insulator mainly composed of at least one material.
  • the insulating layer has a thickness of 0.01 to 3.O ⁇ m.
  • the semiconductor substrate is a silicon single crystal substrate having a surface with a crystal orientation (100).
  • the semiconductor substrate is a substrate in which a non-doped polycrystalline silicon layer is formed on a surface of a silicon single crystal substrate, and the insulating layer is formed on the non-doped polycrystalline silicon layer.
  • the electrical resistivity of the semiconductor substrate is 2000 ⁇ ′cm or more.
  • the piezoelectric resonator stack is made of aluminum nitride, aluminum oxynitride, silicon nitride, and sialon on the upper electrode and / or below the lower electrode. It has a dielectric layer whose main component is at least one material selected from the group.
  • a method for manufacturing the thin film piezoelectric resonator as described above wherein an insulating layer is formed in contact with a semiconductor substrate, and then, 300 ° C in a non-oxidizing gas atmosphere.
  • a method of manufacturing a thin film piezoelectric resonator characterized by performing the above heat treatment is provided.
  • a method for manufacturing the thin film piezoelectric resonator as described above wherein an insulating layer is formed in contact with a semiconductor substrate, and then an ultraviolet light irradiation process is performed.
  • Thin A method of manufacturing a film piezoelectric resonator is provided.
  • the thin film piezoelectric resonator of the present invention by setting the fixed charge density in the insulating layer to 1 ⁇ 10 U cm — 2 or less, a high Q value that does not cause a decrease in impedance at the antiresonance frequency is obtained.
  • a thin film piezoelectric resonator having the same can be realized.
  • the insulating layer is at least one selected from the group consisting of silicon dioxide, silicon nitride, silicon oxynitride, aluminum nitride, aluminum oxynitride, aluminum oxide, zirconium oxide, and tantalum oxide.
  • the thin film piezoelectric resonator of the present invention by setting the thickness of the insulating layer to 0.01 to 3.0 m, it is possible to form a high-quality insulating layer particularly with a reduced fixed charge density.
  • the thin film piezoelectric resonator of the present invention by using a silicon single crystal substrate having a crystal orientation (100) surface as a semiconductor substrate, it is possible to form a high-quality insulating layer particularly with a reduced fixed charge density. it can.
  • the thin film piezoelectric resonator of the present invention by using a substrate in which a non-doped polycrystalline silicon layer is formed on the surface of a silicon single crystal substrate as a semiconductor substrate, and forming an insulating layer on the non-doped polycrystalline silicon layer, The resonator characteristics are affected by the fixed charge density of the insulating layer, so that the impedance drop at the antiresonance frequency can be easily suppressed.
  • the impedance at the antiresonance frequency can be further increased by setting the electrical resistivity of the semiconductor substrate to 2000 ⁇ ′ cm or more.
  • the piezoelectric resonator stack is formed on the upper electrode and / or under the lower electrode, from the group consisting of aluminum nitride, aluminum oxynitride, silicon nitride, and sialon.
  • the dielectric layer mainly composed of at least one selected material, it is possible to protect the lower electrode and / or the upper electrode without causing deterioration of the resonance characteristics of the thin film piezoelectric resonator.
  • insulation is made in contact with the semiconductor substrate.
  • heat treatment at 300 ° C or higher in a non-oxidizing gas atmosphere makes it easy to reduce the fixed charge density in the insulating layer.
  • the fixed charge density in the insulating layer is reduced by performing the ultraviolet light irradiation treatment. Becomes easier.
  • FIG. 1A is a schematic plan view showing one embodiment of a thin film piezoelectric resonator of the present invention.
  • FIG. 1B is a cross-sectional view taken along the line XX in FIG. 1A.
  • FIG. 2 is a cross-sectional view showing an embodiment of a thin film piezoelectric resonator of the present invention.
  • FIG. 3 is a cross-sectional view showing an embodiment of a thin film piezoelectric resonator of the present invention.
  • FIG. 4 is a cross-sectional view showing an embodiment of a thin film piezoelectric resonator of the present invention.
  • FIG. 5A is a schematic plan view showing one embodiment of a thin film piezoelectric resonator of the present invention.
  • FIG. 5B is a cross-sectional view taken along the line XX in FIG. 5A.
  • FIG. 6 is a cross-sectional view showing an embodiment of a thin film piezoelectric resonator of the present invention.
  • FIG. 7A is a schematic diagram showing the influence of fixed charges on an n-type semiconductor substrate and an insulating layer.
  • FIG. 7B is a schematic diagram showing the influence of fixed charges on the p-type semiconductor substrate and the insulating layer.
  • FIG. 7C is a schematic diagram showing the influence of fixed charges on the p-type semiconductor substrate and the insulating layer.
  • FIG. 8A is a schematic diagram showing a CV curve in a metal / insulating layer / n-type semiconductor substrate.
  • FIG. 8B is a schematic diagram showing a CV curve in a metal / insulating layer / p-type semiconductor substrate.
  • FIG. 9 is a diagram showing the frequency impedance relationship of the thin film piezoelectric resonator obtained in Example 1.
  • FIG. 10 is a diagram showing the relationship between the fixed charge density in the insulating layer and the impedance at the antiresonance frequency of the thin film piezoelectric resonator.
  • FIG. 11 is a diagram showing the relationship between frequency and impedance of the thin film piezoelectric resonator obtained in Comparative Example 1.
  • FIG. 1A is a schematic plan view showing one embodiment of the thin film piezoelectric resonator of the present invention
  • FIG. 1B is a cross-sectional view taken along the line XX of FIG. 1A
  • the thin film piezoelectric resonator of this embodiment includes a semiconductor substrate 8 made of a semiconductor such as silicon, an insulating layer 6 formed on the surface (upper surface) of the semiconductor substrate 8 so as to be in contact with the semiconductor substrate 8, A piezoelectric resonator stack 14 formed above the insulating layer 6 and having a lower electrode 10, a piezoelectric layer 2, and an upper electrode 12 in this order from the insulating layer 6 side.
  • a vibration space 4 is formed between the semiconductor substrate 8 and the piezoelectric resonator stack 14 as a hollow region where the insulating layer 6 does not exist.
  • This vibration space 4 corresponds to a region where the lower electrode 10 and the upper electrode 12 of the piezoelectric resonator stack 14 overlap in the thickness direction, that is, the vibration region. It is location.
  • the upper side of the piezoelectric resonant stack 14 is entirely in contact with the atmosphere. Accordingly, the vibration region of the piezoelectric resonance stack 14 corresponding to the vibration space 4 is allowed to vibrate.
  • the vibration region and the vibration space 4 of the piezoelectric resonance stack 14 have a circular planar shape (a shape when viewed in the vertical direction) and a diameter of, for example, 50 m to 40011 m.
  • the planar shape of the vibration region and the vibration space 4 of the piezoelectric resonance stack 14 is circular.
  • the planar shape of the vibration region and the vibration space of the piezoelectric resonance stack 14 is a square, a rectangle, a trapezoid, or the like. It may be a rectangular shape, or a shape composed of other regular or irregular curves or straight lines.
  • the lower electrode 10 is formed in a pattern, and consists of a circular main portion 10A and a connection terminal portion 10B.
  • the upper electrode 12 is formed in a pattern and includes a circular main body portion 12A and a connection terminal portion 12B.
  • the lower electrode main body 10A has a slightly larger planar dimension (dimension when viewed in the vertical direction) than the vibration space 4, that is, a slightly larger diameter, and closes the vibration space 4 from above.
  • the upper electrode main body 12A has a plane size slightly smaller than the vibration space 4, that is, a slightly smaller diameter, and is positioned corresponding to the vibration space 4 and the lower electrode main body 10A.
  • the vibration region of the piezoelectric resonance stack 14 is a region where the lower electrode main body 1 OA and the upper electrode main body 12A overlap with the piezoelectric layer 2 interposed therebetween.
  • the piezoelectric resonance stack 14 has a laminated structure of the lower electrode 10, the piezoelectric layer 2, and the upper electrode 12 in the entire vibration region, but in the other regions, the single-layer structure of only the piezoelectric layer 2, It has a laminated structure of piezoelectric layer 2 and lower electrode 10 or a laminated structure of piezoelectric layer 2 and upper electrode 12.
  • the vibration space 4 communicates with the outside air through a through hole 18 formed so as to penetrate the laminated structure of the upper electrode 12, the piezoelectric layer 2, and the lower electrode 10 of the piezoelectric resonator stack 14 in the vertical direction. is doing.
  • the fixed charge density in the insulating layer 6 is 1 ⁇ 10 u cm — 2 or less.
  • the fixed charge and its density in the insulating layer 6 will be described.
  • FIG. 7A to FIG. 7C schematically show the state of fixed charges generated in an insulating layer formed so as to be in contact with the semiconductor substrate.
  • a normal positive charge called a fixed charge is formed near the interface with the semiconductor substrate in the insulating layer.
  • the inventor has found that this fixed charge affects the characteristics of the thin film piezoelectric resonator. Based on this knowledge, the present invention provides a thin film piezoelectric resonator having a high Q value that suppresses a decrease in impedance at an anti-resonance frequency by optimizing the density of a fixed charge in an insulating layer. .
  • the semiconductor substrate is made of an n-type semiconductor, as shown in FIG. Will be gathered together. This phenomenon is called accumulation.
  • the accumulation layer formed on the surface of the semiconductor substrate acts as a low-resistance layer with low electrical resistivity, and a thin film piezoelectric resonator is fabricated by forming a piezoelectric resonance stack on the insulating layer on the semiconductor substrate on which the accumulation layer is formed. In this case, the impedance at the antiresonance frequency is lowered.
  • the semiconductor substrate is made of a p-type semiconductor, as shown in FIG.
  • the inversion layer formed on the semiconductor surface acts as a low-resistance layer with a low electrical resistivity, and causes the characteristics of the thin-film piezoelectric resonator to deteriorate, similar to the accumulation layer.
  • the fixed charge density in the insulating layer 6 is 1 ⁇ 10 U cm ⁇ 2 or less, the carrier density of the accumulation layer or the inversion layer can be reduced, and antiresonance is achieved. A high Q factor can be achieved without causing a drop in impedance at the frequency.
  • the lower limit of the fixed charge density in the insulating layer 6 is Ocm_ 2 is a theoretical lower limit.
  • FIG. 8A is a diagram showing CV characteristics between the electrode formed on the insulating layer 6 and the semiconductor substrate when the semiconductor substrate is made of an n-type semiconductor.
  • the broken line in the figure is the theoretical CV curve when no fixed charge is generated.
  • the solid line shows the CV curve measured when fixed charges are generated.
  • the CV curve shifts to the right side (plus voltage side). From the amount of shift ⁇ from the theoretical value of the flat band voltage and the dielectric constant and thickness of the insulating layer Calculated insulation layer capacitance C
  • the fixed charge density can be obtained using the following equation (1).
  • Figure 8B shows the p-type This is a CV curve when a semiconductor substrate is used. Even in the p-type semiconductor substrate, the CV curve measured when a fixed charge is generated shifts to the right side (plus voltage side). As with the n-type semiconductor substrate, the flat band voltage Based on the shift amount ⁇ and the insulating layer capacitance C, the fixed charge density can be obtained using Equation (1).
  • the insulating layer 6 is made of silicon dioxide (SiO 2), nitride key.
  • Si N Silicon oxynitride
  • Si ON Silicon oxynitride
  • Al nitride A1N
  • the insulating layer 6 is formed of an insulating material mainly composed of at least one material selected from the group consisting of: and the thickness of the insulating layer 6 is set to 0.01 to 3. O ⁇ m. Is preferable because the fixed charge density generated in the insulating layer 6 can be further reduced.
  • “main component” means that the content in the layer is 50 mol% or more. Further, it is preferable to use a silicon single crystal substrate having a crystal orientation (100) plane as the semiconductor substrate 8 because the fixed charge density generated in the insulating layer 6 is further reduced.
  • the electrical resistivity of the semiconductor substrate 8 2000 Omega 'cm or more is preferable because the influence of the low resistance layer of the semiconductor substrate 8 can be eliminated, and a thin film piezoelectric resonator having a high Q value can be obtained without reducing the impedance at the antiresonance frequency.
  • the upper limit value of the electrical resistivity of the semiconductor substrate 8 is actually exemplified by 500,000 ⁇ 'cm.
  • the thin film piezoelectric resonator of this embodiment can be manufactured, for example, as follows.
  • An insulating layer is formed on a semiconductor substrate 8 such as a silicon substrate by a film forming technique such as sputtering or CVD. If the insulating layer is made of SiO, form the insulating layer by thermal oxidation.
  • an etching solution is formed by a film forming method such as a sputtering method or a vapor deposition method.
  • a sacrificial layer that is easily dissolved is formed by using a wet wing technique such as wet etching, RIE, or lift-off method, and the sacrificial layer is left so as to remain at a position where the vibration space 4 is to be formed.
  • a metal such as genorenium (Ge), aluminum (A1), titanium (Ti), magnesium (Mg), or an oxide thereof is suitable.
  • the lower electrode 10, the piezoelectric layer 2, and the upper electrode 12 are formed by a film formation method such as sputtering or evaporation, and each layer is patterned using a patterning technique such as wet etching, RIE, or lift-off method.
  • the lower and upper electrodes can be manufactured as thin films such as aluminum (A1), tandastain (W), molybdenum (Mo), platinum (Pt), ruthenium (Ru), iridium (Ir), and gold (Au). Further, it may be made of a metal material capable of patterning, or a laminate thereof.
  • the patterning technique is used to form a through hole 18 reaching the sacrificial layer from the upper surface of the upper electrode, and then the sacrificial layer is removed with an etching solution supplied through the through hole 18. Further, by selecting an etchant that can etch the insulating layer and etching the insulating layer, it is possible to etch the insulating layer in the same pattern as the sacrificial layer.
  • the vibration space 4 is formed in the sacrificial layer and the insulating layer removed by this.
  • an insulating layer 6 having a reduced fixed electric charge density 1 X 10 U cm_ 2 will be mainly include two manufacturing methods.
  • One is a method in which an insulating layer is formed in contact with the semiconductor substrate 8 and then heat-treated at 300 ° C. or higher in a non-oxidizing gas atmosphere. If the insulating layer is formed in contact with the semiconductor substrate 8, this heat treatment can be performed regardless of whether the piezoelectric resonator stack exists on the insulating layer. Therefore, the heat treatment may be performed after the basic configuration of the piezoelectric thin film resonator, which may be performed when the basic configuration of the thin film piezoelectric resonator is being formed, is completed. That is, after the insulating layer formation step, N Ar
  • the heat treatment temperature may be 300 ° C or higher, but is preferably 600 ° C or lower. This is because when the heat treatment temperature exceeds 600 ° C, the reduction of fixed charge density is reduced, and when aluminum (A1) is used as the electrode material constituting the piezoelectric resonator, the heat treatment at high temperature is performed. This is because grain growth tends to occur.
  • an insulating layer is formed in contact with the semiconductor substrate 8 and then irradiated with ultraviolet rays. If the insulating layer is formed in contact with the semiconductor substrate 8, this ultraviolet irradiation can be performed regardless of whether or not the piezoelectric resonator stack is present thereon. Therefore, the ultraviolet irradiation may be performed after the basic configuration of the piezoelectric thin film resonator, which may be performed when the basic configuration of the thin film piezoelectric resonator is being formed, is completed.
  • ultraviolet rays are irradiated with an irradiation intensity of 10 OmW / cm 2 or more.
  • the irradiation intensity of ultraviolet rays may be any lOOmW / cm 2 or more preferably LOW / cm 2 or less. This is because when the UV irradiation intensity exceeds lOW / cm 2 , the reduction range of the fixed charge density tends to be small.
  • FIGS. 2 and 3 are cross-sectional views showing other embodiments of the thin film piezoelectric resonator of the present invention, respectively.
  • the vibration space 4 is formed in the insulating layer 6.
  • the vibration space 4 is formed in the semiconductor substrate 8.
  • Others are the same as the embodiment of FIG. 1A and FIG. 1B.
  • the embodiment of FIG. 3 is the same as FIG. 2 in that the vibration space 4 is formed in the semiconductor substrate 8, but is different in that the vibration space 4 is formed so as to penetrate the semiconductor substrate 8.
  • the piezoelectric resonator stack 14 is not provided with an etching through hole. The rest is the same as the embodiment of FIGS. 1A and 1B. Therefore, in the embodiment of FIG. 2 and the embodiment of FIG. 3, the insulating layer 6 is also present above the vibration space 4.
  • the thin film piezoelectric resonator shown in FIG. 2 can be manufactured, for example, as follows. After a pit portion is formed on the surface of a semiconductor substrate 8 such as a silicon substrate by a technique such as wet etching, a sacrificial layer is formed by a film forming technique such as a CVD method. After that, the sacrificial layer and the entire surface of the substrate are flattened by a flattening technique such as CMP, and the sacrificial layer remains only in the pits.
  • a flattening technique such as CMP
  • an easily etched material such as PSG (Phospho-silicate glass) is suitable.
  • the lower electrode 10, the piezoelectric layer 2, and the upper electrode 12 are formed by the above-described film formation method, Each layer is patterned using a patterning technique such as wet etching, RIE, or lift-off. Furthermore, the patterning technology After forming the through hole 18 reaching from the upper surface of the substrate to the sacrificial layer, the sacrificial layer is removed by an etching solution supplied through the through hole 18. As a result, the pit portion becomes the vibration space 4. Note that the method of forming the insulating layer 6 with the fixed charge density reduced to IX 10 u cm — 2 or less is the same as described above.
  • the thin film piezoelectric resonator shown in FIG. 3 can be manufactured, for example, as follows.
  • An insulating layer is formed on a semiconductor substrate 8 such as a silicon substrate by a film formation technique such as sputtering, vapor deposition, CVD, or thermal oxidation.
  • the lower electrode 10, the piezoelectric layer 2, and the upper electrode 12 are formed by the film forming method described above, and each layer is patterned using a patterning technique such as wet etching, RIE, or lift-off method.
  • the vibration space 4 can be formed by etching from the back surface (lower surface) of the semiconductor substrate 8 to the bottom of the insulating layer by a deep etching technique such as anisotropic wet etching or deep-RIE.
  • a deep etching technique such as anisotropic wet etching or deep-RIE.
  • the semiconductor substrate 8 is a substrate in which a non-doped polycrystalline silicon layer 8B is formed on a silicon single crystal substrate 8A, and the insulating layer 6 is There is also a thin film piezoelectric resonator formed on the non-doped polycrystalline silicon layer 8B.
  • the insulating layer 6 is formed on the non-doped polycrystalline silicon layer 8B, the non-doped polycrystalline silicon layer 8B functions as a carrier trap layer, and the accumulation layer and the inversion layer are hardly formed. Therefore, a thin film piezoelectric resonator having a high Q value can be obtained without lowering the impedance at the antiresonance frequency.
  • the thin film piezoelectric resonator shown in FIG. 4 is the same as the embodiment of FIGS. 1A and 1B, except that the non-doped polycrystalline silicon layer 8B is formed, and can be manufactured by the same method.
  • FIG. 5A is a schematic plan view of the present embodiment
  • FIG. 5B is a cross-sectional view taken along the line XX of FIG. 5A.
  • the force S in which the vibration space 4 was formed below the piezoelectric resonance stack 14 and in the embodiment shown in FIGS. 5A and 5B, the piezoelectric An acoustic reflection layer 26 is formed below the resonant stack 14.
  • Others are the same as the embodiment of FIG. 1A and FIG. 1B.
  • 5A and 5B can be produced, for example, as follows.
  • An insulating layer is formed on a semiconductor substrate 8 such as a Si substrate by sputtering, vapor deposition, CVD, or the like, or a thermal oxidation method, and then the pit portion is formed on the insulating layer and the semiconductor substrate 8 by a technique such as wet etching.
  • the sound reflection layer 26 is formed by the above-described film forming technique.
  • the entire surface of the insulating layer and the acoustic reflection layer 26 on the substrate is planarized by a planarization technique such as CMP, and the acoustic reflection layer 26 is deposited only in the pit portion.
  • a planarization technique such as CMP
  • a material with low acoustic impedance such as IN is preferred, a material with high acoustic impedance such as Mo, W, or TaO is preferable.
  • each thickness corresponds to a quarter wavelength of an elastic wave.
  • the lower electrode 10 By forming the lower electrode 10, the piezoelectric layer 2, and the upper electrode 12 by film formation methods such as sputtering and vapor deposition, and patterning each layer using patterning technology such as wet etching, RIE, and lift-off
  • the thin film piezoelectric resonator shown in FIGS. 5A and 5B can be manufactured.
  • the method for forming the insulating layer 6 with the fixed charge density reduced to 1 ⁇ 10 U cm — 2 or less is the same as that described above.
  • the dielectric layer 22 is formed on the lower side of the lower electrode 10, and the dielectric layer 24 is formed on the upper side of the upper electrode 12. There is also a form.
  • the dielectric layer may be formed only on either the lower side of the lower electrode or the upper side of the upper electrode.
  • the one including the dielectric layer constitutes the piezoelectric resonator stack 14.
  • the direct contact with the semiconductor substrate 8 and the dielectric layer are the lower dielectric layer 22 and the direct contact with the semiconductor substrate!
  • the dielectric layer is the insulating layer 6.
  • the lower dielectric layer 22 and the upper dielectric layer 24 include aluminum nitride (A1N), aluminum oxynitride (AIO N (where X and y are, for example, 0 ⁇ 9 ⁇ x and 1.4, 0.1). Y satisfying 0.5))), silicon nitride (Si N), and sialon (SiAl
  • a dielectric layer composed mainly of at least one material selected from the group consisting of materials having a relatively large elastic modulus such as ON). Others are the same as the embodiment of FIG. 1A and FIG. 1B, and are manufactured by the same method. That's the power S.
  • a thin film piezoelectric resonator of the form shown in Fig. 1A and Fig. 1B with a diameter of the vibration region of 20011 m was fabricated.
  • the material and thickness of each constituent layer in this example were set as follows.
  • the insulating layer 6 is made of SiO force and has a thickness of 1 m
  • the lower electrode 10 is made of Mo and has a thickness of 300 nm.
  • the piezoelectric layer 2 was made of A1N with a thickness of 1200 nm, and the upper electrode 12 was a laminated electrode made of Mo and a layer with a thickness of 150 nm and A1 with a thickness of 150 nm.
  • the semiconductor substrate 8 used in this example an n-type Si substrate having an electrical resistivity of 2000 ⁇ 'cm and a crystal orientation (100) surface was used.
  • the N / H mixture is used at the final stage of the manufacturing process.
  • FIG. 8A the C—V characteristic between the lower electrode 10 and the Si substrate 8 was measured, and the fixed charge density was determined to be 3 ⁇ 10 1 () C m ⁇ 2 .
  • Figure 9 shows the relationship between the frequency (Frequency) and impedance (Z) of the fabricated thin film piezoelectric resonator.
  • the impedance at the anti-resonance frequency is 2700 ⁇ and the Q value is 980, indicating good resonator characteristics.
  • FIG. 10 shows heat treatment conditions in an N 2 / H mixed gas atmosphere or an alternative to heat treatment.
  • Example 1 Except not performing heat treatment in N / H mixed gas atmosphere, the same as Example 1 A thin film piezoelectric resonator was fabricated. The fixed charge density was determined to be 5 ⁇ 10 cm ⁇ 2 .
  • Figure 11 shows the frequency-impedance relationship of the fabricated thin-film piezoelectric resonator. The impedance at the anti-resonance frequency is 1200 ⁇ , which is lower than that of Example 1, and the Q value is 600, which is deteriorated compared to Example 1!

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

明 細 書
薄膜圧電共振器とその製造方法
技術分野
[0001] 本発明は、薄膜圧電共振器とその製造方法に関するものである。薄膜圧電共振器 は、例えば通信機器を構成するのに利用される。
背景技術
[0002] セルラ電話機等の通信機器の RF回路部には常に小型化が求められる。最近では 、セルラ電話機に多様な機能を付与することが要望されており、その実現のためには できるだけ多くのコンポーネントを組み込むことが好ましい。一方でセルラ電話機の 大きさには制約があるので、結局、通信機器における RF回路部の専有面積（実装面 積）及び高さの低減の要求が厳しい。従って、 RF回路部を構成するコンポーネントに っレ、ても専有面積が小さく高さの低!/、ものが求められて!/、る。
[0003] このような事情から、 RF回路に使用される帯域通過フィルタとして、小型でかつ軽 量化が可能である薄膜圧電共振器を用いた薄膜圧電フィルタが利用されるようにな つている。薄膜圧電共振器は、半導体基板上に上下の電極で挟まれるように窒化ァ ルミニゥム（A1N)や酸化亜鉛 (ZnO)等の圧電層を形成し、且つ弾性波エネルギー が半導体基板中に漏洩しないように、その直下に振動空間または音響反射層を設け たものである。
[0004] 前述したように薄膜圧電共振器は大別して 2種類が存在する。第 1番目のものは、 上部電極、下部電極および圧電層からなる圧電共振器スタックの直下に空洞を設け た Film Bulk Acoustic Resonator (FBAR)である。第 2番目のものは、基板上 に音響インピーダンスが異なる 2種類の層を交互に積層してなる音響反射層上に圧 電共振器スタックを形成した Surf ace Mounted Resonator (SMR)である。
[0005] 非特許文献 1および 2には、以上のような薄膜圧電共振器は、半導体基板の導電 性の影響により、共振器特性の劣化、特に、反共振周波数におけるインピーダンスの 低下を招くことが指摘されている。また、特許文献 1には、半導体基板の上表面の全 体に絶縁層を設けることにより、共振器特性に対する半導体基板の導電性の影響を 低減する手法が述べられて!/、る。
[0006] 特許文献 1：特開 2003— 318696号公報
非特許文献 1： iNFLUENCE OF SUBSTRATE CONDUCTIVITY ON CHARACTERISTICS OF ZnO/ S iO 2 - DIAPHRAGM PIEZOELECTR IC RESONATORS」、 Electron Letters, 1983, Vol. 19, pp. 521— 522 非特許文献 2：「TEMPERATURE COMPENSATED HIGH COUPLING AND HIGH QUALITY FACTOR ZnO/Si02 BULK WAVE RESO NATORS ON HIGH RESISTANCE SUBSTRATES」、 Proceedings of IEEE Ultrasonics Symposium 1984、 pp. 405— 410
発明の開示
発明が解決しょうとする課題
[0007] 薄膜圧電フィルタには、通過帯域での揷入損失を低減することと通過帯域外での 減衰を大きくすることとが求められている。そのため、薄膜圧電共振器としては、共振 周波数におけるインピーダンスを小さくし且つ Q値を高めるとともに、反共振周波数に おけるインピーダンスを大きくし且つ Q値を高めることが求められている。
[0008] 前述したように、薄膜圧電共振器の共振特性、特に、反共振周波数におけるインピ 一ダンスは、圧電共振器スタックを支持する半導体基板の導電性の影響を受ける。 非特許文献 2に記載されるように半導体基板として高抵抗の GaAs基板を用いること により、共振特性に対する半導体基板の影響を小さくすることはできるが、 GaAs基板 は、 Si基板に比べ高価であるとともに、ウェハサイズの大径化が困難であるため、製 造工程においても低価格化が困難である。
[0009] また、特許文献 1に述べられて!/、るように薄膜圧電共振器にぉレ、て半導体基板上 に絶縁層を形成し該絶縁層上に圧電共振器スタックを形成しても、それのみでは、 薄膜圧電共振器の共振器特性、特に、反共振周波数におけるインピーダンスの低下 を十分には抑えられず、薄膜圧電フィルタの特性の向上は未だ十分ではない。
[0010] 本発明は、上記事情に鑑みてなされたものであり、反共振周波数におけるインピー ダンスの低下を抑制した高い Q値を有する薄膜圧電共振器を提供することを目的とし たものである。 課題を解決するための手段
[0011] 本発明によれば、
半導体基板と、該半導体基板の表面上に該半導体基板に接するように形成された 絶縁層と、該絶縁層の上方に形成され、絶縁層側から順に下部電極と圧電層と上部 電極とを有する圧電共振器スタックと、を有する薄膜圧電共振器において、前記絶縁 層中の固定電荷密度力 χ ΐΟ^π 2以下であることを特徴とする薄膜圧電共振器、 が提供される。
[0012] 本発明の一態様においては、前記絶縁層が二酸化ケイ素、窒化ケィ素、酸窒化ケ ィ素、窒化アルミニウム、酸窒化アルミニウム、酸化アルミニウム、酸化ジルコニウムお よび酸化タンタルからなる群から選ばれる少なくとも一種の材質を主成分とする絶縁 体で形成されている。
[0013] 本発明の一態様においては、前記絶縁層の厚さが 0. 01乃至 3. O ^ mである。
[0014] 本発明の一態様においては、前記半導体基板が結晶方位（100)の表面を持つシ リコン単結晶基板である。
[0015] 本発明の一態様においては、前記半導体基板がシリコン単結晶基板の表面上にノ ンドープ多結晶シリコン層を形成した基板であり、前記絶縁層が前記ノンドープ多結 晶シリコン層上に形成されている。
[0016] 本発明の一態様においては、前記半導体基板の電気抵抗率が 2000 Ω 'cm以上 である。
[0017] 本発明の一態様においては、前記圧電共振器スタックが、前記上部電極の上、お よび/又は前記下部電極の下に、窒化アルミニウム、酸窒化アルミニウム、窒化ケィ 素、およびサイアロンからなる群より選択される少なくとも一種の材質を主成分とする 誘電体層を有する。
[0018] また、本発明によれば、以上のような薄膜圧電共振器を製造する方法であって、半 導体基板に接して絶縁層を形成した後、非酸化性ガス雰囲気下、 300°C以上の熱 処理をすることを特徴とする薄膜圧電共振器の製造方法、が提供される。
[0019] また、本発明によれば、以上のような薄膜圧電共振器を製造する方法であって、半 導体基板に接して絶縁層を形成した後、紫外光照射処理をすることを特徴とする薄 膜圧電共振器の製造方法、が提供される。
発明の効果
[0020] 本発明の薄膜圧電共振器によれば、絶縁層中の固定電荷密度を 1 X 10Ucm_2以 下とすることにより、反共振周波数におけるインピーダンスの低下を招くことなぐ高い Q値を有する薄膜圧電共振器を実現することができる。
[0021] 本発明の薄膜圧電共振器において、絶縁層を二酸化ケイ素、窒化ケィ素、酸窒化 ケィ素、窒化アルミニウム、酸窒化アルミニウム、酸化アルミニウム、酸化ジルコニウム および酸化タンタルからなる群から選ばれる少なくとも一種の材質を主成分とする絶 縁体で形成することにより、特に固定電荷密度を低減させた良質の絶縁層を形成す ること力 Sでさる。
[0022] 本発明の薄膜圧電共振器において、絶縁層の厚さを 0. 01乃至 3. 0 mとすること により、特に固定電荷密度を低減させた良質の絶縁層を形成することができる。
[0023] 本発明の薄膜圧電共振器において、半導体基板として結晶方位（100)の表面を 持つシリコン単結晶基板を用いることにより、特に固定電荷密度を低減させた良質の 絶縁層を形成することができる。
[0024] 本発明の薄膜圧電共振器において、半導体基板としてシリコン単結晶基板の表面 上にノンドープ多結晶シリコン層を形成した基板を用い、絶縁層をノンドープ多結晶 シリコン層上に形成することにより、共振器特性が絶縁層の固定電荷密度の影響を 受けに《なり、反共振周波数におけるインピーダンスの低下を容易に抑制できる。
[0025] 本発明の薄膜圧電共振器において、半導体基板の電気抵抗率を 2000 Ω ' cm以 上とすることにより、反共振周波数におけるインピーダンスをより大きくすることができ
[0026] 本発明の薄膜圧電共振器において、圧電共振器スタックの上部電極の上、および /又は下部電極の下に、窒化アルミニウム、酸窒化アルミニウム、窒化ケィ素、およ びサイアロンからなる群より選択される少なくとも一種の材質を主成分とする誘電体層 を形成することことにより、薄膜圧電共振器の共振特性の劣化を招くことなぐ下部電 極および/又は上部電極の保護が可能となる。
[0027] また、本発明の薄膜圧電共振器の製造方法によれば、半導体基板に接して絶縁 層を形成した後、非酸化性ガス雰囲気下、 300°C以上の熱処理をすることにより、絶 縁層中の固定電荷密度の低減が容易になる。
[0028] また、本発明の薄膜圧電共振器の製造方法によれば、半導体基板に接して絶縁 層を形成した後、紫外光照射処理をすることにより、絶縁層中の固定電荷密度の低 減が容易になる。
図面の簡単な説明
[0029] [図 1A]本発明の薄膜圧電共振器の一実施形態を示す模式的平面図である。
[図 1B]図 1Aの X— X断面図である。
[図 2]本発明の薄膜圧電共振器の一実施形態を示す断面図である。
[図 3]本発明の薄膜圧電共振器の一実施形態を示す断面図である。
[図 4]本発明の薄膜圧電共振器の一実施形態を示す断面図である。
[図 5A]本発明の薄膜圧電共振器の一実施形態を示す模式的平面図である。
[図 5B]図 5Aの X— X断面図である。
[図 6]本発明の薄膜圧電共振器の一実施形態を示す断面図である。
[図 7A]n型半導体基板及び絶縁層における固定電荷の影響を示す模式図である。
[図 7B]p型半導体基板及び絶縁層における固定電荷の影響を示す模式図である。
[図 7C]p型半導体基板及び絶縁層における固定電荷の影響を示す模式図である。
[図 8A]金属/絶縁層/ n型半導体基板における C V曲線を示す模式図である。
[図 8B]金属/絶縁層/ p型半導体基板における C V曲線を示す模式図である。
[図 9]実施例 1で得られた薄膜圧電共振器の周波数 (Frequency) インピーダンス の関係を示す図である。
[図 10]絶縁層中の固定電荷密度と薄膜圧電共振器の反共振周波数におけるインピ 一ダンスとの関係を示す図である。
[図 11]比較例 1で得られた薄膜圧電共振器の周波数一インピーダンスの関係を示す 図である。
符号の説明
[0030] 2 圧電層
4 振動空間 8 半導体基板
8 A シリコン単結晶基板
8B ノンドープ多結晶シリコン層
10 下部電極
10A 下部電極主体部
10B 下部電極接続端子部
12 上部電極
12A 上部電極主体部
12B 上部電極接続端子部
14 圧電共振器スタック
18 犠牲層エッチング用貫通孔
22 下部誘電体層
24 上部誘電体層
26 音響反射層
発明を実施するための最良の形態
[0031] 以下、本発明の実施形態を図面を参照しながら説明する。尚、以下に説明する図 面においては同等の機能を有する部材又は部分には同一または対応する符号が付 されている。
[0032] 図 1Aは本発明の薄膜圧電共振器の一実施形態を示す模式的平面図であり、図 1 Bは図 1Aの X— X断面図である。本実施形態の薄膜圧電共振器は、シリコン等の半 導体からなる半導体基板 8と、該半導体基板 8の表面（上面）上に半導体基板 8に接 するように形成された絶縁層 6と、該絶縁層 6の上方に形成され、絶縁層 6側から順 に下部電極 10と圧電層 2と上部電極 12とを有する圧電共振器スタック 14と、を有す
[0033] 半導体基板 8と圧電共振器スタック 14との間には、絶縁層 6の存在しない空洞領域 として振動空間 4が形成されている。この振動空間 4は、圧電共振器スタック 14の下 部電極 10と上部電極 12とが厚み方向で重なる領域すなわち振動領域に対応して位 置している。圧電共振スタック 14の上方側は全体的に大気と接している。従って、振 動空間 4に対応する圧電共振スタック 14の振動領域は、振動が許容される。圧電共 振スタック 14の振動領域及び振動空間 4は、平面形状（上下方向に見たときの形状） が円形であり、直径がたとえば 50 m〜40011 mである。本実施形態では圧電共振 スタック 14の振動領域及び振動空間 4の平面形状が円形であるが、本発明において は、圧電共振スタック 14の振動領域及び振動空間の平面形状は、正方形、長方形 及び台形などの矩形状、あるいはその他の規則的または不規則的な曲線または直 線により構成される形状であってもよレ、。
[0034] 下部電極 10は、パターン状に形成されており、円形状の主体部 10Aと接続端子部 10Bと力、らなる。同様に、上部電極 12は、パターン状に形成されており、円形状の主 体部 12Aと接続端子部 12Bとからなる。下部電極主体部 10Aは、振動空間 4より僅 かに大きな平面寸法（上下方向に見たときの寸法)すなわち僅かに大きな直径を持 ち、振動空間 4を上方から塞いでいる。上部電極主体部 12Aは、振動空間 4より僅か に小さな平面寸法すなわち僅かに小さな直径を持ち、振動空間 4及び下部電極主体 部 10Aに対応して位置する。圧電共振スタック 14の振動領域は、下部電極主体部 1 OAと上部電極主体部 12Aとが圧電層 2を介して重畳している領域である。このように 、圧電共振スタック 14は、振動領域の全体においては下部電極 10と圧電層 2と上部 電極 12との積層構造を持つが、それ以外の領域においては、圧電層 2のみの単独 構造、圧電層 2と下部電極 10との積層構造、あるいは圧電層 2と上部電極 12との積 層構造を持つ。
[0035] 振動空間 4は、圧電共振器スタック 14の上部電極 12、圧電層 2及び下部電極 10の 積層構造を上下方向に貫通するように形成された貫通小孔 18を介して、外気と連通 している。
[0036] 本実施形態の薄膜圧電共振器では、絶縁層 6中の固定電荷密度は 1 X 10ucm_2 以下である。以下、絶縁層 6における固定電荷及びその密度につき説明する。
[0037] 図 7A〜図 7Cは、半導体基板に接するように形成された絶縁層中に発生する固定 電荷の様子を模式的に示したものである。半導体基板に接するように絶縁層を形成 した場合、絶縁層中の半導体基板との界面近傍に固定電荷と呼ばれる通常正電荷 が存在することが知られている。本発明者は、この固定電荷が薄膜圧電共振器の特 性に影響することを見いだした。本発明は、この知見に基づき、絶縁層中の固定電 荷の密度を適正化することで反共振周波数におけるインピーダンスの低下を抑制し た高い Q値を有する薄膜圧電共振器を提供するものである。
[0038] 絶縁層の半導体基板との界面近傍に正電荷が存在した場合、半導体基板が n型 半導体からなるものであれば、図 7Aに示すように半導体基板の多数キャリアである 電子が界面近傍に集まることになる。この現象を蓄積と呼ぶ。半導体基板の表面に 形成された蓄積層は、電気抵抗率が低い低抵抗層として働き、蓄積層が形成された 半導体基板上の絶縁層上に圧電共振スタックを形成して薄膜圧電共振器を作製し た場合、反共振周波数におけるインピーダンスの低下を招く。また、半導体基板が p 型半導体からなるものの場合には、図 7Bに示すように、多数キャリアである正孔は、 クーロン力により半導体基板表面から排斥され、空乏層が形成される。さらに絶縁層 の固定電荷が増加すると、図 7Cに示すように少数キャリアである電子が半導体表面 に集まり、反転層を形成する。半導体表面に形成された反転層は、電気抵抗率が低 い低抵抗層として作用し、蓄積層と同様に、薄膜圧電共振器の特性劣化を引き起こ す。
[0039] 本発明の薄膜圧電共振器では、絶縁層 6中の固定電荷密度を 1 X 10Ucm— 2以下 としているので、蓄積層または反転層のキャリア密度を低減させることができ、反共振 周波数におけるインピーダンスの低下を招くことなく高い Q値を実現することができる 。絶縁層 6中の固定電荷密度の下限値は、理論上の下限値である Ocm_2である。
[0040] 絶縁層 6中の固定電荷の密度は以下のようにして求めることができる。図 8Aは、半 導体基板が n型半導体からなる場合の絶縁層 6上に形成した電極と半導体基板との 間の C V特性を示す図である。図中、破線で示すのが、固定電荷が生成していな い場合の理論的 C V曲線である。また、実線で示すのが、固定電荷が生成してい る場合に実測される C V曲線である。絶縁層 6中に固定電荷が生成している場合、 C V曲線は右側（プラス電圧側）にシフトすることになり、フラットバンド電圧の理論 値からのシフト量 Δν及び絶縁層の誘電率及び厚みから算出される絶縁層容量 C
ins に基づき、下記の式（1)を用いて固定電荷密度を求めることができる。図 8Bは、 p型 半導体基板を用いた場合の C V曲線である。 p型半導体基板においても、固定電 荷が生成した場合に実測される C V曲線は右側（プラス電圧側）にシフトすることに なり、 n型半導体基板を用いた場合と同様に、フラットバンド電圧のシフト量 Δν及び 絶縁層容量 C に基づき、式（1)を用いて固定電荷密度を求めることができる。
ins
[0041] AV=Q /C (1)
f ins
Δν:理論的 C—V曲線からのフラットバンド電圧のシフト量 Q：固定電荷密度
f
C ：絶縁層容量
ms
[0042] 本発明の薄膜圧電共振器においては、絶縁層 6を二酸化ケイ素（SiO )、窒化ケィ
2
素（Si N )、酸窒化ケィ素（Si ON )、窒化アルミニウム (A1N)、酸窒化アルミニウム
3 4 2 2
(AIO N (ここで、 X及び yは列えば、、 0. 9< χ< 1. 4、 0. Ky< 0. 5を満たす。））、 酸化アルミニウム（Al O )、酸化ジルコニウム（Zr〇）および酸化タンタル (Ta O )か
2 3 2 2 5 らなる群から選ばれる少なくとも一種の材質を主成分とする絶縁体で形成すること、 及び/または、絶縁層 6の厚さを 0. 01乃至 3. O ^ mとすることは、さらに絶縁層 6中 に生成する固定電荷密度を小さくすることができるので好ましい。本発明において、「 主成分とする」とは、層中における含有量が 50モル％以上であることを示す。また、 半導体基板 8として結晶方位（100)面のシリコン単結晶基板を用いることは、さらに 絶縁層 6中に生成する固定電荷密度が小さくなるので好ましい。
[0043] また、本発明の薄膜圧電共振器においては、絶縁層 6中の固定電荷密度を 1 X 10 ucm_2以下とすることと組み合わせて、半導体基板 8の電気抵抗率を 2000 Ω 'cm 以上とすることは、半導体基板 8の低抵抗層の影響を排除することが可能となり、反 共振周波数におけるインピーダンスを低下させること無く高い Q値を有する薄膜圧電 共振器を得られるので好ましい。半導体基板 8の電気抵抗率の上限値としては、実 際的に 50万 Ω 'cmが例示される。
[0044] 本実施形態の薄膜圧電共振器は、例えば次のように作製することができる。シリコ ン基板などの半導体基板 8上に、スパッタリング法、 CVD法等の成膜技術により絶縁 層を形成する。絶縁層が SiOからなる場合には熱酸化により絶縁層を形成すること
2
も可能である。その後、スパッタリング法、蒸着法などの成膜法により、エッチング液 にて容易に溶解する犠牲層を形成し、湿式エッチング、 RIE、リフトオフ法などのバタ 一ユング技術を用いて、振動空間 4を形成すべき位置に犠牲層を残留させるように、 ノ ターニングする。犠牲層としては、ゲノレマニウム（Ge)、アルミニウム (A1)、チタン (T i)、マグネシウム（Mg)などの金属またはそれらの酸化物が適当である。その後、スパ ッタリング法、蒸着法などの成膜方法で下部電極 10、圧電層 2、上部電極 12を成膜 するとともに、湿式エッチング、 RIE、リフトオフ法などのパターユング技術を用いて各 層をパターユングする。下部電極および上部電極は、アルミニウム（A1)、タンダステ ン（W)、モリブデン（Mo)、白金（Pt)、ルテニウム（Ru)、イリジウム（Ir)、金（Au)のよ うな、薄膜として製造でき、パターユングが可能な金属材料、または、それらの積層体 からなるものでよい。その後、前記パターユング技術を用いて、上部電極上面から犠 牲層にまで達する貫通孔 18を形成した後、該貫通孔 18を介して供給されるエツチン グ液にて犠牲層を除去する。さらに、絶縁層のエッチングが可能なエッチング液を選 択し、絶縁層をエッチングすることにより、犠牲層と同一パターンで絶縁層をエツチン グすること力 Sできる。これにより除去された犠牲層及び絶縁層の部分に振動空間 4が 形成される。
[0045] 固定電荷密度を 1 X 10Ucm_2以下に低減させた絶縁層 6を形成する方法として、 主に、 2つの製造方法が挙げられる。一つは、半導体基板 8に接して絶縁層を形成し た後、非酸化性ガス雰囲気下、 300°C以上で熱処理する方法である。この熱処理は 、半導体基板 8に接して絶縁層が形成されていれば、その上に圧電共振器スタックが 存在するかどうかは関係なぐ行うこと力 Sできる。従って、熱処理は、薄膜圧電共振器 の基本構成を形成しつつあるときに行ってもよぐ圧電薄膜共振器の基本構成が完 成した後に行ってもよい。すなわち、絶縁層形成工程以降に、 N Ar
2、 、 N /H混合
2 2 ガス、 Ar/H混合ガスなどの非酸化性ガスの雰囲気下にて、 300°C以上の温度で
2
熱処理する。熱処理温度は 300°C以上であればよいが、 600°C以下が好ましい。こ れは、熱処理温度が 600°Cを超える場合には、固定電荷密度の低減幅が小さくなる とともに、圧電共振器を構成する電極材料としてアルミニウム (A1)を用いた場合に、 高温での熱処理により粒成長が起こる傾向があるからである。
[0046] 固定電荷密度を 1 X 10Ucm— 2以下に低減させた絶縁層 6を形成するもう一つの方 法は、半導体基板 8に接して絶縁層を形成した後、紫外線照射する方法である。この 紫外線照射は、半導体基板 8に接して絶縁層が形成されていれば、その上に圧電共 振器スタックが存在するかどうかは関係なぐ行うこと力できる。従って、紫外線照射は 、薄膜圧電共振器の基本構成を形成しつつあるときに行ってもよぐ圧電薄膜共振 器の基本構成が完成した後に行ってもよい。すなわち、絶縁層形成工程以降に、 10 OmW/cm2以上の照射強度で紫外線を照射する。紫外線の照射強度は lOOmW /cm2以上であればよいが lOW/cm2以下が好ましい。これは、紫外線照射強度が lOW/cm2を超える場合には、固定電荷密度の低減幅が小さくなる傾向があるから である。
[0047] また、本発明の実施形態として、図 1A及び図 1Bに示した実施形態以外に、図 2お よび図 3に示すような実施形態もある。図 2及び図 3は、それぞれ本発明の薄膜圧電 共振器の他の実施形態を示す断面図である。図 1 A及び図 1Bの実施形態では絶縁 層 6に振動空間 4を形成していたが、図 2の実施形態では半導体基板 8に振動空間 4 を形成している。その他は図 1 A及び図 1Bの実施形態と同様である。図 3の実施形 態は、半導体基板 8に振動空間 4を形成している点は図 2と同様であるが、振動空間 4を半導体基板 8を貫通するように形成している点が異なる。また、その作製に際して は犠牲層を使用しないので、圧電共振器スタック 14にエッチング用貫通孔は設けら れていない。その他は図 1A及び図 1Bの実施形態と同様である。従って、図 2の実施 形態及び図 3の実施形態では、絶縁層 6は振動空間 4の上方にも存在する。
[0048] 図 2に示した薄膜圧電共振器は、例えば次のようにして作製することができる。シリ コン基板などの半導体基板 8の表面に湿式エッチング等の技術によりピット部を形成 した後、 CVD法等の成膜技術により犠牲層を形成する。その後、 CMP法などの平 坦化技術により犠牲層及び基板の全体表面を平坦化し、ピット部内にのみ犠牲層を 残留させる。犠牲層としては、 PSG (Phospho— silicate glass)のように、容易にェ ツチングされる材料が適当である。スパッタリング法、蒸着法、 CVD法などの成膜方 法、または熱酸化法により絶縁層を形成した後、前述の成膜方法により下部電極 10 、圧電層 2、上部電極 12を成膜するとともに、湿式エッチング、 RIE、リフトオフ法など のパターユング技術を用いて各層をパターユングする。更に、前記パターユング技術 を用いて、基板上面から犠牲層まで達する貫通孔 18を形成した後、該貫通孔 18を 介して供給されるエッチング液により犠牲層を除去する。これにより、ピット部は振動 空間 4となる。尚、固定電荷密度を I X 10ucm_2以下に低減させた絶縁層 6を形成 する方法は、前述のものと同様である。
[0049] 図 3に示した薄膜圧電共振器は、例えば次のようにして作製することができる。シリ コン基板などの半導体基板 8上に、スパッタリング法、蒸着法、 CVD法等の成膜技術 、または熱酸化により絶縁層を形成する。その後、前述の成膜方法で下部電極 10、 圧電層 2、上部電極 12を成膜するとともに、湿式エッチング、 RIE、リフトオフ法など のパターユング技術を用いて各層をパターユングする。その後、半導体基板 8の裏面 (下面）より、異方性湿式エッチング、 Deep— RIE等の深掘エッチング技術にて絶縁 層下までエッチングすることにより振動空間 4を形成することができる。尚、固定電荷 密度を 1 X 10Ucm_2以下に低減させた絶縁層 6を形成する方法は、前述のものと同 様である。
[0050] また、本発明における別の実施形態として、図 4に示すように、半導体基板 8がシリ コン単結晶基板 8A上にノンドープ多結晶シリコン層 8Bを形成した基板であり、絶縁 層 6をノンドープ多結晶シリコン層 8B上に形成した薄膜圧電共振器もある。絶縁層 6 をノンドープ多結晶シリコン層 8B上に形成した場合、ノンドープ多結晶シリコン層 8B はキャリアトラップ層として作用し、前記蓄積層や反転層が形成されにくい。このため 、反共振周波数におけるインピーダンスを低下させること無ぐ高い Q値を有する薄 膜圧電共振器が得られる。図 4記載の薄膜圧電共振器は、ノンドープ多結晶シリコン 層 8Bを形成する点以外は、図 1A及び図 1Bの実施形態と同様であり、同様の方法 にて作製すること力 Sできる。
[0051] また、本発明における更に別の実施形態として、図 5A及び図 5Bに示すような実施 形態もある。図 5Aは本実施形態の模式的平面図であり、図 5Bは図 5Aの X— X断面 図である。図 1 A及び図 1Bから図 4までのそれぞれの実施形態では、圧電共振スタツ ク 14の下側に振動空間 4が形成されていた力 S、図 5A及び図 5Bに示す実施形態で は、圧電共振スタック 14の下側に音響反射層 26が形成されている。その他は図 1A 及び図 1Bの実施形態と同様である。 [0052] 図 5A及び図 5Bに示すような薄膜圧電共振器は、例えば次のようにして作製するこ と力 Sできる。 Si基板などの半導体基板 8上にスパッタリング法、蒸着法、 CVD法など の成膜技術、または熱酸化法により絶縁層を形成した後、湿式エッチング等の技術 により絶縁層および半導体基板 8にピット部を形成した後、前述の成膜技術により音 響反射層 26を形成する。その後、 CMP法などの平坦化技術により基板上の絶縁層 および音響反射層 26の全体表面を平坦化し、ピット部内にのみ音響反射層 26が堆 積された形態とする。音響反射層 26において、低インピーダンス層としては SiOや A
2
INなどの音響インピーダンスの小さな材料が好ましぐ高インピーダンス層としては M o、W、Ta Oなどの音響インピーダンスの大きな材料が好ましい。音響反射層 26は
2 5
、低インピーダンス層と高インピーダンス層とを、それぞれの厚みが弾性波の 4分の 1 波長に相当するように交互に積層することにより、作製される。スパッタリング法、蒸着 法などの成膜方法で下部電極 10、圧電層 2、上部電極 12を成膜するとともに、湿式 エッチング、 RIE、リフトオフ法などのパターユング技術を用いて各層をパターユング することにより、図 5A及び図 5Bに記載の薄膜圧電共振器を作製できる。尚、固定電 荷密度を 1 X 10Ucm_2以下に低減させた絶縁層 6を形成する方法は、前述のものと 同様である。
[0053] 本発明における薄膜圧電共振器には、図 6に示すように、下部電極 10の下側に誘 電体層 22を形成し、上部電極 12の上側に誘電体層 24を形成した実施形態もある。 誘電体層は、下部電極の下側及び上部電極の上側のどちらか一方だけに形成して もよい。本実施形態では、誘電体層も含めたものが圧電共振器スタック 14を構成す る。絶縁層 6と下部誘電体層 22との区別に関しては、本発明では、半導体基板 8と直 接接してレ、なレ、誘電体層を下部誘電体層 22とし、半導体基板と直接接して!/、る誘電 体層を絶縁層 6としている。下部誘電体層 22及び上部誘電体層 24としては、窒化ァ ルミニゥム（A1N)、酸窒化アルミニウム（AIO N (ここで、 X及び yは例えば、 0· 9<x く 1. 4、 0. 1く yく 0. 5を満たす。））、窒化ケィ素（Si N )、およびサイアロン（SiAl
3 4
ON)などの比較的弾性率の大きな材料からなるものが好ましぐこれらからなる群より 選択される少なくとも一種の材質を主成分とする誘電体層から形成されることが好ま しい。その他は図 1 A及び図 1Bの実施形態と同様であり、同様の方法にて作製する こと力 Sでさる。
[0054] 図 6に示す下部誘電体層 22および/又は上部誘電体層 24を有した薄膜圧電共 振器であっても、図 1A及び図 1Bから図 5A及び図 5Bまでのそれぞれの実施形態の 薄膜圧電共振器と同様に、反共振周波数におけるインピーダンスの低下を抑制した 高い Q値を有する薄膜圧電共振器を得ることができる。さらに、下部誘電体層 22およ び/又は上部誘電体層 24を設けることにより、下部電極 10および/又は上部電極 1 2を保護すること力 Sでさる。
実施例
[0055] (実施例 1)
振動領域の直径を 20011 mとした図 1 A及び図 1Bの形態の薄膜圧電共振器を作 製した。本実施例での各構成層の材質及び厚みは次のように設定した。絶縁層 6を SiO力、らなる厚み 1 mのものとし、下部電極 10を Moからなる厚み 300nmのものと
2
し、圧電層 2を A1Nからなる厚み 1200nmのものとし、上部電極 12を Moからなる厚 み 150nmの層と A1からなる厚み 150nmの層との積層電極とした。また、本実施例で 使用した半導体基板 8としては、電気抵抗率が 2000 Ω 'cmで結晶方位（100)の表 面を持つ n型 Si基板を用いた。本実施例では、製造工程の最終段階で、 N /H混
2 2 合ガス雰囲気下、 400°Cの条件で熱処理を行った。図 8Aに関して説明したように、 下部電極 10と Si基板 8との間の C—V特性を測定し、固定電荷密度を求めたところ、 3 X 101() Cm— 2であった。図 9に作製した薄膜圧電共振器の周波数 (Frequency)— インピーダンス (Z)の関係を示す。反共振周波数におけるインピーダンスが 2700 Ω で、 Q値が 980であり、良好な共振器特性を示している。
[0056] 図 10には、 N /H混合ガス雰囲気下での熱処理条件、または、熱処理に代わつ
2 2
て又はそれと共に行われる紫外線照射の条件を種々変化させた場合の、固定電荷 密度と反共振周波数におけるインピーダンスとの関係を示す。図 10より明らかなよう に、固定電荷密度が 1 X 10U Cm— 2以下では、反共振周波数におけるインピーダンス の低下は小さぐ良好な共振特性が得られることがわかる。
[0057] (比較例 1)
N /H混合ガス雰囲気下での熱処理を行わないこと以外は実施例 1と同様にして 薄膜圧電共振器を作製した。固定電荷密度を求めたところ、 5 X 10 cm— 2であった 。図 11に作製した薄膜圧電共振器の周波数一インピーダンスの関係を示す。反共 振周波数におけるインピーダンスが 1200 Ωであり実施例 1に比較して低下するととも に、 Q値が 600であり実施例 1に比較して劣化して!/、る。

Claims

請求の範囲
[1] 半導体基板と、該半導体基板の表面上に該半導体基板に接するように形成された 絶縁層と、該絶縁層の上方に形成され、絶縁層側から順に下部電極と圧電層と上部 電極とを有する圧電共振器スタックと、を有する薄膜圧電共振器において、前記絶縁 層中の固定電荷密度が 1 X ΙΟ^π 2以下であることを特徴とする薄膜圧電共振器。
[2] 前記絶縁層が二酸化ケイ素、窒化ケィ素、酸窒化ケィ素、窒化アルミニウム、酸窒化 アルミニウム、酸化アルミニウム、酸化ジルコニウムおよび酸化タンタルからなる群か ら選ばれる少なくとも一種の材質を主成分とする絶縁体で形成されていることを特徴 とする、請求項 1に記載の薄膜圧電共振器。
[3] 前記絶縁層の厚さが 0. 01乃至 3. 0 mであることを特徴とする、請求項 1記載の薄 膜圧電共振器。
[4] 前記半導体基板が結晶方位（100)の表面を持つシリコン単結晶基板であることを特 徴とする、請求項 1記載の薄膜圧電共振器。
[5] 前記半導体基板がシリコン単結晶基板の表面上にノンドープ多結晶シリコン層を形 成した基板であり、前記絶縁層が前記ノンドープ多結晶シリコン層上に形成されてい ることを特徴とする、請求項 1記載の薄膜圧電共振器。
[6] 前記半導体基板の電気抵抗率が 2000 Ω 'cm以上であることを特徴とする、請求項
1記載の薄膜圧電共振器。
[7] 前記圧電共振器スタックが、前記上部電極の上、および/又は前記下部電極の下 に、窒化アルミニウム、酸窒化アルミニウム、窒化ケィ素、およびサイアロンからなる群 より選択される少なくとも一種の材質を主成分とする誘電体層を有することを特徴とす る、請求項 1記載の薄膜圧電共振器。
[8] 請求項 1に記載の薄膜圧電共振器を製造する方法であって、半導体基板に接して 絶縁層を形成した後、非酸化性ガス雰囲気下、 300°C以上の熱処理をすることを特 徴とする薄膜圧電共振器の製造方法。
[9] 請求項 1に記載の薄膜圧電共振器を製造する方法であって、半導体基板に接して 絶縁層を形成した後、紫外光照射処理をすることを特徴とする薄膜圧電共振器の製 造方法。
PCT/JP2007/066425 2006-08-25 2007-08-24 Résonateur piézoélectrique à couche mince et son procédé de fabrication WO2008032543A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP07792957A EP2066027B1 (en) 2006-08-25 2007-08-24 Thin film piezoelectric resonator and method for manufacturing the same
JP2008534281A JP4924993B2 (ja) 2006-08-25 2007-08-24 薄膜圧電共振器とその製造方法
US12/438,794 US7965017B2 (en) 2006-08-25 2007-08-24 Thin film piezoelectric resonator and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006229206 2006-08-25
JP2006-229206 2006-08-25

Publications (1)

Publication Number Publication Date
WO2008032543A1 true WO2008032543A1 (fr) 2008-03-20

Family

ID=39183608

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/066425 WO2008032543A1 (fr) 2006-08-25 2007-08-24 Résonateur piézoélectrique à couche mince et son procédé de fabrication

Country Status (4)

Country Link
US (1) US7965017B2 (ja)
EP (1) EP2066027B1 (ja)
JP (1) JP4924993B2 (ja)
WO (1) WO2008032543A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100019866A1 (en) * 2008-07-23 2010-01-28 Fujitsu Limited Acoustic wave device, method of manufacturing acoustic wave device and transmission apparatus
WO2011099381A1 (ja) * 2010-02-09 2011-08-18 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
JP2011211347A (ja) * 2010-03-29 2011-10-20 Ube Industries Ltd 圧電デバイスおよびこれを用いた集積化分波器、集積化フィルタ
JP5735099B2 (ja) * 2011-04-01 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに携帯電話機
WO2016114172A1 (ja) * 2015-01-13 2016-07-21 株式会社村田製作所 圧電デバイスの製造方法
JP2019114693A (ja) * 2017-12-25 2019-07-11 セイコーエプソン株式会社 圧電素子及びその製造方法並びに液体吐出ヘッド
JP2019161213A (ja) * 2018-03-09 2019-09-19 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット及び液体を吐出する装置
WO2021246443A1 (ja) * 2020-06-04 2021-12-09 株式会社村田製作所 圧電デバイス
JP2021190985A (ja) * 2020-05-25 2021-12-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． バルク音響共振器及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4567775B2 (ja) * 2008-08-26 2010-10-20 富士通メディアデバイス株式会社 弾性表面波デバイスおよびその製造方法
KR20130094181A (ko) * 2010-04-15 2013-08-23 지＆엠 노르덴 에이비 가스 검출방법 및 그 가스 검출기
WO2017179300A1 (ja) * 2016-04-14 2017-10-19 株式会社村田製作所 弾性波装置及びその製造方法
JP7298991B2 (ja) 2018-01-22 2023-06-27 太陽誘電株式会社 圧電薄膜共振器、フィルタおよびマルチプレクサ
CN109167585B (zh) * 2018-07-26 2022-10-28 开元通信技术（厦门）有限公司 体声波谐振器及其制作方法、滤波器
CN112087209B (zh) * 2020-09-27 2024-02-23 苏州汉天下电子有限公司 谐振器制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473079A (en) * 1987-09-11 1989-03-17 Sony Corp Cvd device
JPH07335880A (ja) * 1994-06-09 1995-12-22 Sony Corp 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
JP2001177101A (ja) * 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001345320A (ja) * 2000-06-02 2001-12-14 Natl Inst Of Advanced Industrial Science & Technology Meti 半導体装置の製造方法
JP2003318696A (ja) 2002-04-11 2003-11-07 Samsung Electro Mech Co Ltd Ｆｂａｒ素子及びその製造方法
JP2003347883A (ja) * 2002-05-27 2003-12-05 Mitsubishi Electric Corp 圧電薄膜素子及びその製造方法
JP2005236338A (ja) * 2001-05-11 2005-09-02 Ube Ind Ltd 圧電薄膜共振子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175314A (ja) * 1982-03-11 1983-10-14 Nec Corp 薄膜圧電振動子
JPS59215732A (ja) * 1983-05-24 1984-12-05 Semiconductor Energy Lab Co Ltd 窒化珪素被膜作製方法
JPS60189307A (ja) * 1984-03-09 1985-09-26 Toshiba Corp 圧電薄膜共振器およびその製造方法
JP4016583B2 (ja) * 2000-08-31 2007-12-05 株式会社村田製作所 圧電薄膜共振子、フィルタおよび電子機器
JP2005236337A (ja) * 2001-05-11 2005-09-02 Ube Ind Ltd 薄膜音響共振器及びその製造方法
US6936837B2 (en) * 2001-05-11 2005-08-30 Ube Industries, Ltd. Film bulk acoustic resonator
WO2005060091A1 (ja) * 2003-12-19 2005-06-30 Ube Industries, Ltd. 圧電薄膜デバイスの製造方法および圧電薄膜デバイス
KR20050066104A (ko) * 2003-12-26 2005-06-30 삼성전기주식회사 Ｆｂａｒ 소자 및 그 제조방법
JP2006013839A (ja) * 2004-06-25 2006-01-12 Ube Ind Ltd 薄膜圧電共振器と薄膜圧電フィルタ
JP4379475B2 (ja) * 2004-12-24 2009-12-09 株式会社村田製作所 圧電薄膜共振子およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473079A (en) * 1987-09-11 1989-03-17 Sony Corp Cvd device
JPH07335880A (ja) * 1994-06-09 1995-12-22 Sony Corp 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
JP2001177101A (ja) * 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001345320A (ja) * 2000-06-02 2001-12-14 Natl Inst Of Advanced Industrial Science & Technology Meti 半導体装置の製造方法
JP2005236338A (ja) * 2001-05-11 2005-09-02 Ube Ind Ltd 圧電薄膜共振子
JP2003318696A (ja) 2002-04-11 2003-11-07 Samsung Electro Mech Co Ltd Ｆｂａｒ素子及びその製造方法
JP2003347883A (ja) * 2002-05-27 2003-12-05 Mitsubishi Electric Corp 圧電薄膜素子及びその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"INFLUENCE OF SUBSTRATE CONDUCTIVITY ON CHARACTERISTICS OF Zn0/Si02-DIAPHRAGM PIEZOELECTRIC RESONATORS", ELECTRON LETTERS, vol. 19, 1983, pages 521 - 522
"TEMPERATURE COMPENSATED HIGH COUPLING AND HIGH QUALITY FACTOR ZnO/Si02 BULK WAVE RESONATORS ON HIGH RESISTANCE SUBSTRATES", PROCEEDINGS OF IEEE ULTRASONICS SYMPOSIUM, 1984, pages 405 - 410
See also references of EP2066027A4 *

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100019866A1 (en) * 2008-07-23 2010-01-28 Fujitsu Limited Acoustic wave device, method of manufacturing acoustic wave device and transmission apparatus
US8723623B2 (en) * 2008-07-23 2014-05-13 Taiyo Yuden Co., Ltd. Acoustic wave device, method of manufacturing acoustic wave device and transmission apparatus
WO2011099381A1 (ja) * 2010-02-09 2011-08-18 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
JPWO2011099381A1 (ja) * 2010-02-09 2013-06-13 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
JP5510465B2 (ja) * 2010-02-09 2014-06-04 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
US8749119B2 (en) 2010-02-09 2014-06-10 Murata Manufacturing Co, Ltd. Piezoelectric device
JP2011211347A (ja) * 2010-03-29 2011-10-20 Ube Industries Ltd 圧電デバイスおよびこれを用いた集積化分波器、集積化フィルタ
JP5735099B2 (ja) * 2011-04-01 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに携帯電話機
US9299914B2 (en) 2011-04-01 2016-03-29 Renesas Electronics Corporation Semiconductor device, manufacturing method of the same, and mobile phone
US9906205B2 (en) 2011-04-01 2018-02-27 Renesas Electronics Corporation Semiconductor device, manufacturing method of the same, and mobile phone
JPWO2016114172A1 (ja) * 2015-01-13 2017-10-12 株式会社村田製作所 圧電デバイスの製造方法
WO2016114172A1 (ja) * 2015-01-13 2016-07-21 株式会社村田製作所 圧電デバイスの製造方法
US10608166B2 (en) 2015-01-13 2020-03-31 Murata Manufacturing Co., Ltd. Method for manufacturing a piezoelectric device
JP2019114693A (ja) * 2017-12-25 2019-07-11 セイコーエプソン株式会社 圧電素子及びその製造方法並びに液体吐出ヘッド
JP7039994B2 (ja) 2017-12-25 2022-03-23 セイコーエプソン株式会社 圧電素子及びその製造方法並びに液体吐出ヘッド
JP2019161213A (ja) * 2018-03-09 2019-09-19 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット及び液体を吐出する装置
JP7167626B2 (ja) 2018-03-09 2022-11-09 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット及び液体を吐出する装置
JP2021190985A (ja) * 2020-05-25 2021-12-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． バルク音響共振器及びその製造方法
TWI793478B (zh) * 2020-05-25 2023-02-21 南韓商三星電機股份有限公司 體聲波共振器以及製造體聲波共振器之方法
WO2021246443A1 (ja) * 2020-06-04 2021-12-09 株式会社村田製作所 圧電デバイス
JP7485027B2 (ja) 2020-06-04 2024-05-16 株式会社村田製作所 圧電デバイス

Also Published As

Publication number Publication date
US20090322186A1 (en) 2009-12-31
EP2066027A1 (en) 2009-06-03
JP4924993B2 (ja) 2012-04-25
JPWO2008032543A1 (ja) 2010-01-21
EP2066027A4 (en) 2010-02-17
EP2066027B1 (en) 2012-09-05
US7965017B2 (en) 2011-06-21

Similar Documents

Publication Publication Date Title
JP4924993B2 (ja) 薄膜圧電共振器とその製造方法
US10727808B2 (en) Bulk acoustic wave resonator comprising a ring
US8854156B2 (en) Thin-film piezoelectric resonator and thin-film piezoelectric filter using the same
US9608594B2 (en) Capacitive coupled resonator device with air-gap separating electrode and piezoelectric layer
US9691963B2 (en) Capacitive coupled resonator and filter device with comb electrodes and support pillars separating piezoelectric layer
KR102176280B1 (ko) 음향 공진기 및 그 제조 방법
US9450167B2 (en) Temperature compensated acoustic resonator device having an interlayer
JP4629492B2 (ja) 圧電薄膜共振子およびフィルタ
US20070188270A1 (en) Film bulk acoustic resonator and film bulk acoustic resonator filter
JP2008066792A (ja) 圧電薄膜共振器および圧電フィルタ装置
JP4775445B2 (ja) 薄膜圧電共振器および薄膜圧電フィルタ
JP2007335977A (ja) 電子素子
US9698754B2 (en) Capacitive coupled resonator and filter device with comb electrodes and support frame separation from piezoelectric layer
CN111010104A (zh) 压电层具有插入结构的体声波谐振器、滤波器和电子设备
JP2015188216A (ja) 平坦化層を有する音響共振器とその製造方法
WO2021042740A1 (zh) 体声波谐振器及其制造方法、滤波器和电子设备
JP4895323B2 (ja) 薄膜圧電共振器
JP2008182543A (ja) 薄膜圧電共振器とそれを用いた薄膜圧電フィルタ
JP5299676B2 (ja) 圧電薄膜音響共振器およびその製造方法
JP2015165659A (ja) アルミニウムスカンジウム窒化物および温度補償要素を含む音響共振器
WO2022228385A1 (zh) 具有加厚电极的体声波谐振器、滤波器及电子设备
JP2009290369A (ja) Ｂａｗ共振装置
JP5128077B2 (ja) 薄膜圧電共振器とそれを用いた薄膜圧電フィルタ
CN103825574B (zh) 声波器件及其制造方法
JP2008211385A (ja) 圧電体薄膜の製造方法、共振装置およびそれを用いたｕｗｂ用フィルタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07792957

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008534281

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12438794

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2007792957

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: RU