WO2007091306A1 - 差動信号伝送装置、差動信号受信装置 - Google Patents

差動信号伝送装置、差動信号受信装置 Download PDF

Info

Publication number
WO2007091306A1
WO2007091306A1 PCT/JP2006/302126 JP2006302126W WO2007091306A1 WO 2007091306 A1 WO2007091306 A1 WO 2007091306A1 JP 2006302126 W JP2006302126 W JP 2006302126W WO 2007091306 A1 WO2007091306 A1 WO 2007091306A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
transmission
differential signal
connection terminal
transmission circuit
Prior art date
Application number
PCT/JP2006/302126
Other languages
English (en)
French (fr)
Inventor
Yasushi Mizutani
Kouichi Okamoto
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to EP06713269.6A priority Critical patent/EP1986383B1/en
Priority to KR1020087010381A priority patent/KR100959846B1/ko
Priority to PCT/JP2006/302126 priority patent/WO2007091306A1/ja
Priority to CN2006800469802A priority patent/CN101331723B/zh
Priority to JP2007557698A priority patent/JP4668284B2/ja
Publication of WO2007091306A1 publication Critical patent/WO2007091306A1/ja
Priority to US12/166,709 priority patent/US8063663B2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Definitions

  • differential signal transmission device differential signal reception device
  • the present invention relates to a differential signal transmission device and a differential signal reception device that transmit differential signals.
  • differential signal transmission that transmits two signals having different polarities is used.
  • FIG. 7 is a circuit diagram showing an example of a configuration of a conventional differential signal transmission device.
  • This differential signal transmission device includes a transmission side substrate 10 and a reception side substrate 11.
  • the transmission side substrate 10 includes a transmission circuit 1 and transmission lines 4a (positive side: Positive), 4b (negative side: Negative), and the reception side substrate 11 includes a reception circuit 2, transmission lines 5a (positive side), 5b. (Negative side), Matching termination circuit 6, Transmitter board connection terminals 7a (Positive side), 7b (Negative side).
  • the transmission circuit 1 and the reception circuit 2 are configured by, for example, LSI (Large Sea Integration).
  • the positive output of the differential signal transmitted from the transmission circuit 1 is the transmission line. 4a, transmitting side board connection terminal 7a, receiving side transmission line 5a, matching termination circuit 6 and the positive side of receiving circuit 2 are input to the positive side of receiving circuit 2. The output on the side is input to the negative side of the receiving circuit 2 via the negative side of the transmission line 4b, the transmitting side substrate connection terminal 7b, the receiving side transmission line 5b, and the matching termination circuit 6.
  • the differential signal transmission circuit in which the transmission circuit 1 and the reception circuit 2 are mounted on separate substrates, and the transmission lines 5a and 5b and the matching termination circuit 6 are mounted on the reception side substrate 11,
  • the transmitter circuit 1 is disconnected from the receiver circuit 2 due to a configuration such as an expansion slot
  • the positive side and the negative side of the differential input of the receiver circuit 2 have the same potential
  • the differential potential of the receiver circuit 2 becomes indefinite.
  • a through current may flow in the receiving circuit 2 or indefinite logic may propagate inside the receiving circuit 2 and cause a logical problem.
  • a pull-up resistor or a pull-down resistor is added to the positive side and the negative side of the differential input of the receiving circuit by the selector.
  • a circuit that connects and disconnects when the connection state of the transmission circuit is detected for example, see Patent Document 1.
  • Patent Document 1 Japanese Patent Laid-Open No. 2001-169314
  • Patent Document 1 it is necessary to prepare a dedicated external circuit having a function such as a selector or a receiving circuit having a function such as a selector, which increases costs. There is a problem of doing.
  • the present invention has been made to solve the above-described problems, and provides a differential signal transmission device and a differential signal reception device that prevent malfunction of a reception circuit in which a transmission circuit can be attached and detached. With the goal.
  • the present invention provides a differential signal transmission device that transmits a differential signal via two transmission lines, and includes a transmission circuit that transmits the differential signal.
  • a transmission circuit connection terminal provided for each of the transmission lines, and provided at a far end of the connection from the transmission circuit connection terminal provided for each of the transmission lines.
  • a receiving circuit connecting terminal for connecting a receiving circuit for receiving, and a connection terminal connected to each other from the transmitting circuit connecting terminal provided for each transmission line is connected, and the transmitting circuit is connected to the transmitting circuit connecting terminal.
  • a potential difference output circuit that outputs a predetermined potential difference to the receiving circuit connection terminal.
  • the potential difference output circuit has an output impedance with respect to the reception circuit connection terminal when the transmission circuit is connected to the transmission circuit connection terminal. Is increased.
  • the transmission circuit is further connected to the transmission circuit together with the transmission circuit connection terminal, and acquires a signal from the transmission circuit.
  • a transmission circuit detection unit that outputs a signal indicating whether or not the transmission circuit is connected to a connection terminal, wherein the potential difference output circuit is connected to the reception circuit connection terminal based on a signal from the transmission circuit detection unit; It is characterized by switching the output.
  • the potential output circuit is an enabled buffer provided for each transmission line, and is fixed as an input signal of each of the buffers.
  • Logic is input, a signal from the transmission circuit detection unit is input as an enable signal, and the buffer is enabled when the transmission circuit is not connected to the transmission circuit connection terminal. Is.
  • the enable buffer is a tristate buffer.
  • the buffer with enable is a bidirectional noffer.
  • the present invention is a differential signal receiving device that receives a differential signal via two transmission lines, and can be connected to a transmission circuit that transmits the differential signal.
  • the transmission circuit connection terminal provided for each transmission line is connected to the near end of the connection according to the force, and the transmission circuit is not connected to the transmission circuit connection terminal.
  • a potential difference output circuit for outputting the potential difference of the above.
  • the potential difference output circuit has an output impedance with respect to the reception circuit connection terminal when the transmission circuit is connected to the transmission circuit connection terminal. Is increased.
  • the differential signal receiving apparatus is further connected to the transmission circuit together with the transmission circuit connection terminal, and acquires a signal from the transmission circuit.
  • a transmission circuit detection unit that outputs a signal indicating whether or not the transmission circuit is connected to the transmission circuit connection terminal, wherein the potential difference output circuit is based on a signal from the transmission circuit detection unit. It is characterized by switching the output to the connection terminal.
  • the potential output circuit is an enabled buffer provided for each transmission line, and is fixed as an input signal of each of the buffers.
  • Logic is input, a signal from the transmission circuit detection unit is input as an enable signal, and the buffer is enabled when the transmission circuit is not connected to the transmission circuit connection terminal. Is.
  • the buffer with the enable is a tri-state buffer.
  • the buffer with enable is a bidirectional noffer.
  • FIG. 1 is a circuit diagram showing an example of a configuration of a differential signal transmission device according to the present embodiment.
  • FIG. 2 is a circuit diagram showing an example of a configuration of an indefinite logic prevention circuit using a tristate buffer.
  • FIG. 3 is a circuit diagram showing an example of the configuration of an indefinite logic prevention circuit using a bidirectional buffer.
  • FIG. 4 is a waveform showing a simulation result of a receiving circuit input waveform according to the present embodiment.
  • FIG. 5 is a circuit diagram showing an example of the configuration of the differential signal transmission device when the connection method of the indeterminate logic prevention circuit is changed.
  • FIG. 6 This is a waveform showing the simulation result of the 2-input waveform of the receiving circuit when the connection method of the indeterminate logic prevention circuit is changed.
  • FIG. 7 is a circuit diagram showing an example of a configuration of a conventional differential signal transmission device.
  • FIG. 1 is a circuit diagram showing an example of the configuration of the differential signal transmission device according to the present embodiment.
  • the same reference numerals as those in FIG. 7 denote the same or corresponding parts as those in FIG. 7, and a description thereof will be omitted here.
  • FIG. 1 includes a receiving side substrate 20 instead of the receiving side substrate 11.
  • the reception side substrate 20 newly includes an indefinite logic prevention circuit 31, transmission lines 32 a (positive side), 32 b (negative side), and a transmission side substrate detection terminal 33.
  • An indefinite logic prevention circuit 31 is connected to the near end of the connection (daisy-chain connection) from the board connection terminals 7a and 7b on the transmission side, and matched termination to the far end via transmission lines 32a and 32b. Circuit 6 and receiving circuit 2 are connected.
  • the transmission-side board detection terminal 33 is used as a connection notification signal such as Connect. In this example, when the transmission-side board 10 is not connected, the transmission-side board detection terminal 33 is predetermined. When the transmission side board 10 is connected, the transmission side board detection terminal 33 becomes the ground potential.
  • the indefinite logic prevention circuit 31 is realized by a tristate buffer or a bidirectional buffer. These buffers can be set to DisableZEnable by OE (Output Enable) signal which is a control signal.
  • FIG. 2 is a circuit diagram showing an example of the configuration of an indefinite logic prevention circuit using a tristate buffer.
  • FIG. 3 is a circuit diagram showing an example of the configuration of an indefinite logic prevention circuit using a bidirectional buffer.
  • these indefinite logic prevention circuits 31 When the OE signal power is 3 ⁇ 4nable, these indefinite logic prevention circuits 31 output a predetermined potential from the left side according to the predetermined fixed logic input from the right side. In addition, a predetermined potential difference is input to the receiving circuit 2 by inputting different fixed logics on the positive side and the negative side. On the other hand, when the OE signal is Disable, the indefinite logic prevention circuit 31 has a high impedance from the left side (output), and is electrically disconnected from the left transmission line cable.
  • the receiving side board 20 When the receiving side board 20 is turned on and the transmitting side board 10 is connected to the receiving side board 20 and is V ⁇ , the sending side board detection terminal 33 is not connected and the OE signal has a predetermined potential. As a result, the indefinite logic prevention circuit 31 is enabled. As a result, the indefinite logic prevention circuit 31 is By outputting a predetermined potential difference according to the input fixed logic, a potential difference is given to the input of the receiving circuit 2, and indefinite logic is avoided.
  • the transmission-side board detection terminal 33 is connected to the ground of the transmission-side board 10, and the OE signal becomes the ground potential, thereby preventing indefinite logic.
  • Circuit 31 is inverted and becomes Disable. As a result, the output impedance of the indeterminate logic preventing circuit 31 becomes high impedance, and the indeterminate logic preventing circuit 31 is electrically disconnected.
  • FIG. 4 is a waveform showing a simulation result of the input waveform of the receiving circuit 2 according to this embodiment.
  • the solid line represents the waveform of the positive input
  • the broken line represents the waveform of the negative input. According to this figure, it can be seen that the differential signal transmission apparatus according to the present embodiment can obtain a favorable waveform at the input of the receiving circuit 2.
  • FIG. 5 is a circuit diagram showing an example of the configuration of the differential signal transmission device when the connection method of the indeterminate logic prevention circuit 31 is changed.
  • the same reference numerals as those in FIG. 1 denote the same or corresponding parts as those in FIG. 1, and the description thereof is omitted here.
  • FIG. 5 includes a receiving side substrate 21 instead of the receiving side substrate 20.
  • the receiving-side board 21 has the matching termination circuit 6 and the receiving circuit 2 connected to the position of the indeterminate logic prevention circuit 31, and the indeterminate logic prevention circuit 31 to the position of the matching end circuit 6 and the receiving circuit 2. Is connected.
  • the matching termination circuit 6 and the reception circuit 2 are connected to the near end of the connection (daisy-chain connection) from the board connection terminals 7a and 7b on the transmission side, and far from the connection line 32a and 32b via the transmission lines 32a and 32b.
  • An indefinite logic prevention circuit 31 is connected to the end.
  • the transmission lines 4a and 4b are 50 cm long, the transmission lines 32a and 32b are 25 cm long, and the input waveform of the receiving circuit 2 is simulated. went.
  • Figure 6 shows the receiver circuit 2 inputs when the connection method of the indeterminate logic prevention circuit 31 is changed. It is a waveform which shows the simulation result of a waveform.
  • the solid line represents the positive input waveform
  • the dashed line represents the negative input waveform.
  • the differential signal transmission device connected to the far end of the connection that leads to the indeterminate logic prevention circuit 3 1 causes reflection noise due to the wiring from the receiver circuit 2 to the indefinite logic prevention circuit 31 as an antenna.
  • the input waveform of the receiving circuit 2 is distorted.
  • a matching termination circuit is connected to the indeterminate logic prevention circuit 3 in order to reduce reflection noise, two matching termination circuits are connected, and the signal waveform level cannot be secured.
  • the indefinite logic prevention circuit 31 is connected to the near end of the connection from the transmission side board connection terminals 7a and 7b, and the reception circuit 2 is connected to the transmission side board connection terminals 7a and 7b.
  • the differential signal transmission device can be easily applied to high-frequency signal transmission such as a clock in the information processing device, and can further improve the performance of the information processing device.
  • the information processing apparatus may include, for example, a server, a workstation, a personal computer, and the like.
  • the transmission circuit connection terminal corresponds to the transmission-side board connection terminal in the embodiment.
  • the receiving circuit corresponds to the receiving circuit and the matching termination circuit in the embodiment.
  • the potential difference output circuit corresponds to the indefinite logic prevention circuit in the embodiment.
  • the transmission circuit detection unit corresponds to the transmission-side board detection terminal in the embodiment.

Abstract

　２本の伝送線路を介して差動信号を伝送する差動信号伝送装置であって、差動信号の送信を行う送信回路１を接続することができ、伝送線路５ａ，５ｂ毎に設けられた送信側基板接続端子７ａ，７ｂと、伝送線路５ａ，５ｂ毎に設けられた送信側基板接続端子７ａ，７ｂからの芋づる接続の遠端に設けられ、差動信号の受信を行う受信回路２を接続する受信回路接続端子と、芋づる接続の近端に接続され、送信側基板接続端子７ａ，７ｂに送信回路１が接続されていない場合、受信回路接続端子に所定の電位差を出力する不定論理防止回路３１とを備えた。

Description

明 細 書
差動信号伝送装置、差動信号受信装置
技術分野
[0001] 本発明は、差動信号の伝送を行う差動信号伝送装置、差動信号受信装置に関す るものである。
背景技術
[0002] クロック等の高周波信号を伝送するために、互いに極性の異なる 2つの信号を伝送 する差動信号伝送が用いられて 、る。
[0003] 図 7は、従来の差動信号伝送装置の構成の一例を示す回路図である。この差動信 号伝送装置は、送信側基板 10、受信側基板 11を備える。送信側基板 10は、送信回 路 1、伝送線路 4a (正側： Positive) , 4b (負側: Negative)を備え、受信側基板 11は、 受信回路 2、伝送線路 5a (正側）， 5b (負側）、整合終端回路 6、送信側基板接続端 子 7a (正側）， 7b (負側）を備える。送信回路 1、受信回路 2は、例えば LSI (Large Sea le Integration)で構成される。
[0004] 送信側基板 10が送信側基板接続端子 7a, 7bを介して受信側基板 11に接続され ているとき、送信回路 1から送信された差動信号のうち正側の出力は、伝送線路 4a、 送信側基板接続端子 7a、受信側伝送線路 5a、整合終端回路 6の正側を経て受信回 路 2の正側へ入力され、同様に送信回路 1から送信された差動信号のうち負側の出 力は、伝送線路 4b、送信側基板接続端子 7b、受信側伝送線路 5b、整合終端回路 6 の負側を経て受信回路 2の負側へ入力される。
[0005] この図のように、送信回路 1と受信回路 2が別基板に搭載され、受信側基板 11に伝 送線路 5a, 5bと整合終端回路 6が搭載される差動信号伝送回路において、拡張スロ ット等の構成により送信回路 1が受信回路 2から切り離される場合、受信回路 2の差動 入力の正側と負側が同電位となり、受信回路 2の差動電位が不定となる。このとき、受 信回路 2に貫通電流が流れたり、不定論理が受信回路 2の内部に伝播して論理的に 問題が生じたりする可能性がある。
[0006] シングルエンドの受信回路であれば、入力に高抵抗の Pull— Up抵抗や Pull— Do wn抵抗を接続することで不定論理を回避できるが、差動信号で受信側に整合終端 回路 6が入る場合は不定論理の回避が困難である。
[0007] なお、本発明の関連ある従来技術として、送信回路の未接続状態を検出すると、セ レクタによって受信回路の差動入力の正側と負側に Pull— Up抵抗や Pull— Down 抵抗を接続し、送信回路の接続状態を検出すると切り離す回路がある (例えば、特許 文献 1参照)。
特許文献 1 :特開 2001— 169314号公報
発明の開示
発明が解決しょうとする課題
[0008] し力しながら、特許文献 1の技術では、セレクタ等の機能を持つ専用の外付け回路 を用意するか、セレクタ等の機能を持つ受信回路を用意する必要があり、コストが増 大するという問題がある。
[0009] 本発明は上述した問題点を解決するためになされたものであり、送信回路の着脱 が可能な受信回路の誤動作を防止する差動信号伝送装置、差動信号受信装置を 提供することを目的とする。
課題を解決するための手段
[0010] 上述した課題を解決するため、本発明は、 2本の伝送線路を介して差動信号を伝 送する差動信号伝送装置であって、前記差動信号の送信を行う送信回路を接続す ることができ、前記伝送線路毎に設けられた送信回路接続端子と、前記伝送線路毎 に設けられた前記送信回路接続端子からの芋づる接続の遠端に設けられ、前記差 動信号の受信を行う受信回路を接続する受信回路接続端子と、前記伝送線路毎に 設けられた前記送信回路接続端子からの芋づる接続の近端に接続され、前記送信 回路接続端子に前記送信回路が接続されていない場合、前記受信回路接続端子に 所定の電位差を出力する電位差出力回路と
を備えたものである。
[0011] また、本発明に係る差動信号伝送装置であって、前記電位差出力回路は、前記送 信回路接続端子に前記送信回路が接続された場合、前記受信回路接続端子に対 する出力インピーダンスを増大させることを特徴とするものである。 [0012] また、本発明に係る差動信号伝送装置であって、更に、前記送信回路接続端子と 共に前記送信回路に接続され、前記送信回路からの信号を取得することにより、前 記送信回路接続端子に前記送信回路が接続されたか否かを示す信号を出力する送 信回路検出部を備え、前記電位差出力回路は、前記送信回路検出部からの信号に 基づいて、前記受信回路接続端子に対する出力の切り替えを行うことを特徴とするも のである。
[0013] また、本発明に係る差動信号伝送装置であって、前記電位出力回路は、前記伝送 線路毎に設けられたィネーブル付きのバッファであり、それぞれの前記バッファの入 力信号として固定の論理が入力され、ィネーブル信号として前記送信回路検出部か らの信号が入力され、前記送信回路接続端子に前記送信回路が接続されていない 場合に前記バッファがイネ一ブルとなることを特徴とするものである。
[0014] また、本発明に係る伝送装置であって、前記イネ一ブル付きのバッファは、トライス テートバッファであることを特徴とするものである。
[0015] また、本発明に係る差動信号伝送装置であって、前記イネ一ブル付きのバッファは 、双方向ノッファであることを特徴とするものである。
[0016] また、本発明は、 2本の伝送線路を介して差動信号を受信する差動信号受信装置 であって、前記差動信号の送信を行う送信回路を接続することができ、前記伝送線 路毎に設けられた送信回路接続端子と、前記伝送線路毎に設けられた前記送信回 路接続端子からの芋づる接続の遠端に接続され、前記差動信号の受信を行う受信 回路と、前記伝送線路毎に設けられた前記送信回路接続端子力ゝらの芋づる接続の 近端に接続され、前記送信回路接続端子に前記送信回路が接続されていない場合 、前記受信回路接続端子に所定の電位差を出力する電位差出力回路とを備えたも のである。
[0017] また、本発明に係る差動信号受信装置であって、前記電位差出力回路は、前記送 信回路接続端子に前記送信回路が接続された場合、前記受信回路接続端子に対 する出力インピーダンスを増大させることを特徴とするものである。
[0018] また、本発明に係る差動信号受信装置であって、更に、前記送信回路接続端子と 共に前記送信回路に接続され、前記送信回路からの信号を取得することにより、前 記送信回路接続端子に前記送信回路が接続されたか否かを示す信号を出力する送 信回路検出部を備え、前記電位差出力回路は、前記送信回路検出部からの信号に 基づいて、前記受信回路接続端子に対する出力の切り替えを行うことを特徴とするも のである。
[0019] また、本発明に係る差動信号受信装置であって、前記電位出力回路は、前記伝送 線路毎に設けられたィネーブル付きのバッファであり、それぞれの前記バッファの入 力信号として固定の論理が入力され、ィネーブル信号として前記送信回路検出部か らの信号が入力され、前記送信回路接続端子に前記送信回路が接続されていない 場合に前記バッファがイネ一ブルとなることを特徴とするものである。
[0020] また、本発明に係る差動信号受信装置であって、前記イネ一ブル付きのバッファは 、トライステートバッファであることを特徴とするものである。
[0021] また、本発明に係る差動信号受信装置であって、前記イネ一ブル付きのバッファは 、双方向ノッファであることを特徴とするものである。
図面の簡単な説明
[0022] [図 1]本実施の形態に係る差動信号伝送装置の構成の一例を示す回路図である。
[図 2]トライステートバッファを用いた不定論理防止回路の構成の一例を示す回路図 である。
[図 3]双方向ノ ッファを用いた不定論理防止回路の構成の一例を示す回路図である
[図 4]本実施の形態に係る受信回路入力波形のシミュレーション結果を示す波形で ある。
[図 5]不定論理防止回路の接続方法を変えた場合の差動信号伝送装置の構成の一 例を示す回路図である。
[図 6]不定論理防止回路の接続方法を変えた場合の受信回路 2入力波形のシミュレ ーシヨン結果を示す波形である。
[図 7]従来の差動信号伝送装置の構成の一例を示す回路図である。
発明を実施するための最良の形態
[0023] 以下、本発明の実施の形態について図面を参照しつつ説明する。 [0024] まず、本実施の形態に係る差動信号伝送装置の構成について説明する。
[0025] 図 1は、本実施の形態に係る差動信号伝送装置の構成の一例を示す回路図であ る。図 1において、図 7と同一符号は図 7に示された対象と同一又は相当物を示して おり、ここでの説明を省略する。図 7と比較すると図 1は、受信側基板 11の代わりに受 信側基板 20を備える。受信側基板 11と比較すると受信側基板 20は、新たに不定論 理防止回路 31、伝送線路 32a (正側）， 32b (負側）、送信側基板検出端子 33を備え る。
[0026] 送信側基板接続端子 7a, 7bからの芋づる接続 (daisy-chain接続)の近端に不定論 理防止回路 31が接続され、そこから伝送線路 32a, 32bを介して遠端に整合終端回 路 6、受信回路 2が接続される。
[0027] 送信側基板検出端子 33は、 Connect等の接続通知信号として用いられているも のであり、この例では、送信側基板 10が接続されていない場合に送信側基板検出端 子 33は所定の電位に保たれ、送信側基板 10が接続された場合に送信側基板検出 端子 33はグランド電位となる。
[0028] 不定論理防止回路 31は、トライステートバッファまたは双方向バッファで実現される 。これらのバッファは制御信号である OE (Output Enable)信号で DisableZEnable を切り替えることができる。図 2は、トライステートバッファを用いた不定論理防止回路 の構成の一例を示す回路図である。図 3は、双方向バッファを用いた不定論理防止 回路の構成の一例を示す回路図である。
[0029] OE信号力 ¾nableのとき、これらの不定論理防止回路 31は、右側から入力された 所定の固定論理に従って、左側から所定の電位が出力される。また、正側と負側で 異なる固定論理を入力することにより、受信回路 2に所定の電位差を入力する。一方 、 OE信号が Disableのとき、不定論理防止回路 31は、左側（出力）からのインピーダ ンスが高インピーダンスとなり、左側の伝送線路カゝら電気的に切断される。
[0030] 次に、差動信号伝送装置の動作について説明する。
[0031] 受信側基板 20の電源が投入され、送信側基板 10が受信側基板 20に接続されて Vヽな ヽ場合、送信側基板検出端子 33が未接続で OE信号が所定の電位を持つこと により、不定論理防止回路 31は Enableとなる。その結果、不定論理防止回路 31は 入力された固定論理に従って所定の電位差を出力することにより、受信回路 2の入 力に電位差が与えられ、不定論理は回避される。
[0032] また、送信側基板 10が受信側基板 20に接続されると、送信側基板検出端子 33が 送信側基板 10のグランドに接続され、 OE信号がグランド電位となることにより、不定 論理防止回路 31は反転し、 Disableとなる。その結果、不定論理防止回路 31の出力 インピーダンスは高インピーダンスとなり、不定論理防止回路 31は電気的に切断され た状態となる。
[0033] 次に、受信回路 2の入力波形のシミュレーション結果について説明する。
[0034] 図 1の差動信号伝送装置において、伝送線路 4a, 4bの長さを 50cm、伝送線路 32 a, 32bの長さを 25cmとし、受信回路 2の入力波形のシミュレーションを行った。図 4 は、本実施の形態に係る受信回路 2入力波形のシミュレーション結果を示す波形で ある。実線は正側の入力の波形を表し、破線は負側の入力の波形を表す。この図に よれば、本実施の形態に係る差動信号伝送装置は、受信回路 2の入力において良 好な波形が得られて 、ることが分かる。
[0035] ここで、不定論理防止回路 31の接続方法を変えた場合のシミュレーション結果に ついて説明する。
[0036] 図 5は、不定論理防止回路 31の接続方法を変えた場合の差動信号伝送装置の構 成の一例を示す回路図である。図 5において、図 1と同一符号は図 1に示された対象 と同一又は相当物を示しており、ここでの説明を省略する。図 1と比較すると図 5は、 受信側基板 20の代わりに受信側基板 21を備える。受信側基板 20と比較すると受信 側基板 21は、不定論理防止回路 31の位置に整合終端回路 6と受信回路 2が接続さ れ、整合終端回路 6と受信回路 2の位置に不定論理防止回路 31が接続される。
[0037] つまり、送信側基板接続端子 7a, 7bからの芋づる接続 (daisy-chain接続)の近端に 整合終端回路 6、受信回路 2が接続され、そこから伝送線路 32a, 32bを介して遠端 に不定論理防止回路 31が接続される。
[0038] 図 1と同様、図 5の差動信号伝送装置において、伝送線路 4a, 4bの長さを 50cm、 伝送線路 32a, 32bの長さを 25cmとし、受信回路 2の入力波形のシミュレーションを 行った。図 6は、不定論理防止回路 31の接続方法を変えた場合の受信回路 2入力 波形のシミュレーション結果を示す波形である。図 4と同様、実線は正側の入力の波 形を表し、破線は負側の入力の波形を表す。この図によれば、不定論理防止回路 3 1を芋づる接続の遠端に接続した差動信号伝送装置は、受信回路 2から不定論理防 止回路 31までの配線がアンテナとなって反射ノイズが発生することにより、受信回路 2の入力波形が歪んでいることが分かる。ここで、反射ノイズを低減するために、不定 論理防止回路 3にも整合終端回路を接続してしまうと、整合終端回路が 2つ接続され ることになり、信号波形のレベルが確保できなくなる。
[0039] つまり、本実施の形態のように、不定論理防止回路 31が送信側基板接続端子 7a, 7bからの芋づる接続の近端に接続され、受信回路 2が送信側基板接続端子 7a, 7b 力 の芋づる接続の遠端に接続されることにより、反射ノイズ等の伝送問題が発生し ない。
[0040] また、本実施の形態に係る差動信号伝送装置は、情報処理装置におけるクロック 等の高周波信号伝送に容易に適用することができ、情報処理装置の性能をより高め ることができる。ここで、情報処理装置には、例えばサーバ、ワークステーション、パー ソナルコンピュータ等が含まれ得る。
[0041] なお、送信回路接続端子は、実施の形態における送信側基板接続端子に対応す る。また、受信回路は、実施の形態における受信回路と整合終端回路に対応する。 また、電位差出力回路は、実施の形態における不定論理防止回路に対応する。また 、送信回路検出部は、実施の形態における送信側基板検出端子に対応する。
産業上の利用可能性
[0042] 以上説明したように、送信回路の着脱が可能な受信回路の誤動作を防止すること が可能になる。

Claims

請求の範囲
[1] 2本の伝送線路を介して差動信号を伝送する差動信号伝送装置であって、
前記差動信号の送信を行う送信回路を接続することができ、前記伝送線路毎に設 けられた送信回路接続端子と、
前記伝送線路毎に設けられた前記送信回路接続端子力ゝらの芋づる接続の遠端に 設けられ、前記差動信号の受信を行う受信回路を接続する受信回路接続端子と、 前記伝送線路毎に設けられた前記送信回路接続端子力ゝらの芋づる接続の近端に 接続され、前記送信回路接続端子に前記送信回路が接続されていない場合、前記 受信回路接続端子に所定の電位差を出力する電位差出力回路と
を備える差動信号伝送装置。
[2] 請求項 1に記載の差動信号伝送装置であって、
前記電位差出力回路は、前記送信回路接続端子に前記送信回路が接続された場 合、前記受信回路接続端子に対する出力インピーダンスを増大させることを特徴とす る差動信号伝送装置。
[3] 請求項 1または請求項 2に記載の差動信号伝送装置であって、
更に、前記送信回路接続端子と共に前記送信回路に接続され、前記送信回路か らの信号を取得することにより、前記送信回路接続端子に前記送信回路が接続され たか否かを示す信号を出力する送信回路検出部を備え、
前記電位差出力回路は、前記送信回路検出部からの信号に基づいて、前記受信 回路接続端子に対する出力の切り替えを行うことを特徴とする差動信号伝送装置。
[4] 請求項 1乃至請求項 3の 、ずれかに記載の差動信号伝送装置であって、
前記電位出力回路は、前記伝送線路毎に設けられたィネーブル付きのノ ッファで あり、それぞれの前記バッファの入力信号として固定の論理が入力され、ィネーブル 信号として前記送信回路検出部からの信号が入力され、前記送信回路接続端子に 前記送信回路が接続されて ヽな 、場合に前記バッファがイネ一ブルとなることを特徴 とする差動信号伝送装置。
[5] 請求項 4に記載の差動信号伝送装置であって、
前記イネ一ブル付きのバッファは、トライステートバッファであることを特徴とする差 動信号伝送装置。
[6] 請求項 4に記載の差動信号伝送装置であって、
前記イネ一ブル付きのバッファは、双方向バッファであることを特徴とする差動信号 伝送装置。
[7] 2本の伝送線路を介して差動信号を受信する差動信号受信装置であって、
前記差動信号の送信を行う送信回路を接続することができ、前記伝送線路毎に設 けられた送信回路接続端子と、
前記伝送線路毎に設けられた前記送信回路接続端子力ゝらの芋づる接続の遠端に 接続され、前記差動信号の受信を行う受信回路と、
前記伝送線路毎に設けられた前記送信回路接続端子力ゝらの芋づる接続の近端に 接続され、前記送信回路接続端子に前記送信回路が接続されていない場合、前記 受信回路接続端子に所定の電位差を出力する電位差出力回路と
を備える差動信号受信装置。
[8] 請求項 7に記載の差動信号受信装置であって、
前記電位差出力回路は、前記送信回路接続端子に前記送信回路が接続された場 合、前記受信回路接続端子に対する出力インピーダンスを増大させることを特徴とす る差動信号受信装置。
[9] 請求項 7または請求項 8に記載の差動信号受信装置であって、
更に、前記送信回路接続端子と共に前記送信回路に接続され、前記送信回路か らの信号を取得することにより、前記送信回路接続端子に前記送信回路が接続され たか否かを示す信号を出力する送信回路検出部を備え、
前記電位差出力回路は、前記送信回路検出部からの信号に基づいて、前記受信 回路接続端子に対する出力の切り替えを行うことを特徴とする差動信号受信装置。
[10] 請求項 7乃至請求項 9の 、ずれかに記載の差動信号受信装置であって、
前記電位出力回路は、前記伝送線路毎に設けられたィネーブル付きのノ ッファで あり、それぞれの前記バッファの入力信号として固定の論理が入力され、ィネーブル 信号として前記送信回路検出部からの信号が入力され、前記送信回路接続端子に 前記送信回路が接続されて ヽな 、場合に前記バッファがイネ一ブルとなることを特徴 とする差動信号受信装置。
[11] 請求項 10に記載の差動信号受信装置であって、
前記イネ一ブル付きのバッファは、トライステートバッファであることを特徴とする差 動信号受信装置。
[12] 請求項 10に記載の差動信号受信装置であって、
前記イネ一ブル付きのバッファは、双方向バッファであることを特徴とする差動信号 受信装置。
PCT/JP2006/302126 2006-02-08 2006-02-08 差動信号伝送装置、差動信号受信装置 WO2007091306A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP06713269.6A EP1986383B1 (en) 2006-02-08 2006-02-08 System transmitting and receiving a differential signal
KR1020087010381A KR100959846B1 (ko) 2006-02-08 2006-02-08 차동 신호 전송 장치, 차동 신호 수신 장치
PCT/JP2006/302126 WO2007091306A1 (ja) 2006-02-08 2006-02-08 差動信号伝送装置、差動信号受信装置
CN2006800469802A CN101331723B (zh) 2006-02-08 2006-02-08 差动信号传送装置和差动信号接收装置
JP2007557698A JP4668284B2 (ja) 2006-02-08 2006-02-08 差動信号伝送装置、差動信号受信装置
US12/166,709 US8063663B2 (en) 2006-02-08 2008-07-02 Differential signal transmitting apparatus and differential signal receiving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/302126 WO2007091306A1 (ja) 2006-02-08 2006-02-08 差動信号伝送装置、差動信号受信装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/166,709 Continuation US8063663B2 (en) 2006-02-08 2008-07-02 Differential signal transmitting apparatus and differential signal receiving apparatus

Publications (1)

Publication Number Publication Date
WO2007091306A1 true WO2007091306A1 (ja) 2007-08-16

Family

ID=38344914

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/302126 WO2007091306A1 (ja) 2006-02-08 2006-02-08 差動信号伝送装置、差動信号受信装置

Country Status (6)

Country Link
US (1) US8063663B2 (ja)
EP (1) EP1986383B1 (ja)
JP (1) JP4668284B2 (ja)
KR (1) KR100959846B1 (ja)
CN (1) CN101331723B (ja)
WO (1) WO2007091306A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227635A (ja) * 2007-03-09 2008-09-25 Nec Corp 差動伝送回路
JP2011085268A (ja) * 2009-10-13 2011-04-28 Mitsubishi Electric Corp リモコン用送受信器及びこれを備えた空気調和機

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3232527B1 (en) * 2016-04-13 2022-03-02 General Electric Technology GmbH Method of operating a differential protection scheme
JP6881572B2 (ja) * 2017-05-11 2021-06-02 ヤマハ株式会社 送信装置及び受信装置
US10897279B1 (en) * 2020-04-10 2021-01-19 Samsung Electronics Co., Ltd. DC-coupled SERDES receiver
TWI799199B (zh) * 2022-03-22 2023-04-11 瑞昱半導體股份有限公司 通訊裝置及相關方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697967A (ja) * 1992-09-10 1994-04-08 Nec Corp データ伝送方式
JP2001169314A (ja) * 1999-12-03 2001-06-22 Oki Electric Ind Co Ltd 伝送インタフェース装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69128581T2 (de) * 1990-08-20 1998-04-16 Fujitsu Ltd Verfahren und Vorrichtung zur Übermittlung von Überwachungs-/ Verwaltungsinformation zwischen durch ein Vermittlungsnetz verbundenen Kommunikationseinrichtungen
KR100272671B1 (ko) * 1998-03-09 2000-11-15 윤종용 데이터 트랜시버 및 그것을 갖는 버스 인터페이스
US6418500B1 (en) * 1999-02-12 2002-07-09 Fujitsu Limited Feedback control for termination adjustment
US6304106B1 (en) * 2000-02-18 2001-10-16 International Business Machines Corporation CMOS bi-directional current mode differential link with precompensation
JP3654823B2 (ja) 2000-08-04 2005-06-02 株式会社日立製作所 二線式バスにおける送受信ユニット
CN1244986C (zh) * 2001-08-31 2006-03-08 松下电器产业株式会社 驱动电路
US6985005B1 (en) * 2001-11-20 2006-01-10 Silicon Image Differential amplifiers using asymmetric transfer characteristics to suppress input noise in output logic signals
US6639423B2 (en) * 2002-03-12 2003-10-28 Intel Corporation Current mode driver with variable termination
US6690196B1 (en) * 2002-08-08 2004-02-10 International Business Machines Corporation Simultaneous bi-directional I/O system
US6924660B2 (en) * 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
JP4518321B2 (ja) * 2004-05-28 2010-08-04 ルネサスエレクトロニクス株式会社 データ伝送装置、及び受信装置
US7501851B2 (en) * 2006-05-26 2009-03-10 Pmc Sierra Inc. Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis
US7750666B2 (en) * 2008-09-15 2010-07-06 Integrated Device Technology, Inc. Reduced power differential type termination circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697967A (ja) * 1992-09-10 1994-04-08 Nec Corp データ伝送方式
JP2001169314A (ja) * 1999-12-03 2001-06-22 Oki Electric Ind Co Ltd 伝送インタフェース装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1986383A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227635A (ja) * 2007-03-09 2008-09-25 Nec Corp 差動伝送回路
JP2011085268A (ja) * 2009-10-13 2011-04-28 Mitsubishi Electric Corp リモコン用送受信器及びこれを備えた空気調和機

Also Published As

Publication number Publication date
US8063663B2 (en) 2011-11-22
EP1986383A1 (en) 2008-10-29
CN101331723A (zh) 2008-12-24
JPWO2007091306A1 (ja) 2009-06-25
CN101331723B (zh) 2011-05-18
KR20080053947A (ko) 2008-06-16
EP1986383B1 (en) 2014-05-14
KR100959846B1 (ko) 2010-05-27
JP4668284B2 (ja) 2011-04-13
US20080273603A1 (en) 2008-11-06
EP1986383A4 (en) 2013-03-27

Similar Documents

Publication Publication Date Title
US10719476B2 (en) Apparatus and methods for providing a reconfigurable bidirectional front-end interface
US7843224B2 (en) Interface circuit that can switch between single-ended transmission and differential transmission
US7750666B2 (en) Reduced power differential type termination circuit
US7453283B2 (en) LVDS input circuit with connection to input of output driver
EP1189399A2 (en) Output buffer circuit
WO2007091306A1 (ja) 差動信号伝送装置、差動信号受信装置
JPH01501275A (ja) トランシーバ用ターミネータ
JPH07235952A (ja) 信号伝送回路およびその回路を用いた信号伝送装置
CN101933007A (zh) Usb桥路
JP2006270935A (ja) 信号伝送回路、ｉｃパッケージ及び実装基板
US9716306B2 (en) Directional coupler and communication device including same
KR101156914B1 (ko) 신호 전송 네트워크에서 풀 페일세이프 능력을 제공하는 시스템 및 방법
US6744810B1 (en) Signal repeater for voltage intolerant components used in a serial data line
TWI775064B (zh) 測試裝置以及測試方法
US7746195B2 (en) Circuit topology for multiple loads
US6842037B1 (en) Shared transmission line communication system and method
Parkes High-speed, low-power, excellent EMC: LVDS for on-board data handling
JP7248249B2 (ja) 通信回路、及び通信方法
JPH06224976A (ja) 半２重シリアル伝送用インターフェース変換回路
KR20080097956A (ko) 전용 제어 핀 없이 모드들을 변경하는 방법 및 회로
JP2001332691A (ja) 半導体装置およびそれを搭載して成る回路モジュール
JP2004128629A (ja) 信号伝送回路
US20230084654A1 (en) Semiconductor integrated circuits that support enhanced signal multiplexing operations for i/o buffers
CN108631808B (zh) 用于数字信号传输的装置和方法
JPWO2020012928A1 (ja) 車載電子制御装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680046980.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007557698

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2006713269

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE