WO2007083587A1 - Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ - Google Patents

Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ Download PDF

Info

Publication number
WO2007083587A1
WO2007083587A1 PCT/JP2007/050391 JP2007050391W WO2007083587A1 WO 2007083587 A1 WO2007083587 A1 WO 2007083587A1 JP 2007050391 W JP2007050391 W JP 2007050391W WO 2007083587 A1 WO2007083587 A1 WO 2007083587A1
Authority
WO
WIPO (PCT)
Prior art keywords
soi
wafer
layer
thickness
oxide film
Prior art date
Application number
PCT/JP2007/050391
Other languages
English (en)
French (fr)
Inventor
Shinichiro Yagi
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP07713606.7A priority Critical patent/EP1978543B1/en
Priority to CN2007800029243A priority patent/CN101371334B/zh
Priority to KR1020087018175A priority patent/KR101355428B1/ko
Priority to US12/223,026 priority patent/US7892948B2/en
Publication of WO2007083587A1 publication Critical patent/WO2007083587A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • the present invention relates to a method for manufacturing an SOI wafer in which a semiconductor single crystal film is epitaxially grown on an SOI wafer serving as a substrate to increase the thickness of the SOI layer.
  • a bonded substrate obtained by bonding a bond wafer and a base wafer and then bonding the bond wafer to a thin film is used.
  • a silicon SOI substrate is known.
  • an SOI substrate for example, the following bonding method is known.
  • two mirror-polished silicon wafers (Bondueha and a Sweweno) are prepared, and an oxide film is formed on at least one wafer. And after bonding these wafers through an oxide film, the bonding strength is increased by heat treatment. Thereafter, a bond wafer is thinned to obtain an SOI substrate on which an SOI (Silicon on Insulator) layer is formed.
  • a bond wafer is thinned to some extent by grinding or etching, and then the surface is further mechanochemically polished to finish the desired SOI layer thickness.
  • the SOI wafer manufactured by this method has the advantage that the crystallinity of the SOI layer and the reliability of the oxide film are as high as that of a normal semiconductor wafer.
  • the SOI layer has a uniform thickness.
  • the in-plane uniformity is about ⁇ 0.3 / zm at most with respect to the target film thickness, and the force cannot be obtained.
  • the SOI layer has a relatively thick film thickness of several tens of ⁇ m and a few tens of ⁇ m! SOW AHA is extremely useful for bipolar devices and power devices. Is also highly expected.
  • the bond wafer and the base wafer are first bonded through an oxide film by the bonding method described above, and the temperature is about 1100 ° C.
  • a bonded heat treatment is performed, followed by grinding and polishing to produce an SOI wafer having a desired film thickness.
  • unbonded portions are generated in the periphery of the wafer.
  • the ion implantation delamination method has a great merit in terms of productivity and cost because it does not require an edge processing step that is indispensable in the wafer bonding method.
  • the acceleration voltage force of the ion implanter determines the implantation depth of S ions, which determines the thickness of the SOI layer. Therefore, in a large current ion implanter normally used as a mass production machine, Due to the above limitation, the acceleration voltage is limited to about 200 keV, so only the SOI layer with a film thickness of about 2 ⁇ m could be produced.
  • an oxide film is formed on at least one of the bond wafer and the base wafer, and the main surface force of the bond wafer is implanted with hydrogen ions or rare gas ions to form an ion implantation layer.
  • the surface into which the ions have been implanted is brought into close contact with the base wafer through an oxide film, and then heat treatment is applied to form a bond wafer with the ion implantation layer as a cleavage surface (peeling surface).
  • An SOI wafer having a SOI layer having a SOI layer (an SOI wafer to be a substrate) separated into a shape and then growing an epitaxial layer on the SOI layer to form a relatively thick SOI layer Is disclosed in Japanese Patent No. 3358550.
  • An object of the present invention is to provide a method for manufacturing a high-quality SOI wafer with less slip dislocation in the method for manufacturing an SOI wafer with a thicker layer.
  • the present invention provides an SOI layer in which an epitaxial layer is grown on an SOI layer of an SOI wafer in which an oxide film and an SOI layer are formed on a base wafer to increase the thickness of the SOI layer.
  • the reflectance of the surface in the wavelength range of the heating light at the start of the epitaxial growth of the SOI wafer for growing the epitaxial layer is 30% or less.
  • An SOI wafer manufacturing method characterized by performing epitaxial growth so that the upper limit is 80% or less is provided.
  • the epitaxial layer is grown on the SOI layer of the SOI wafer in which the oxide film and the SOI layer are formed on the base wafer to increase the thickness of the SOI layer. If the reflectivity of the heating lamp light at 30% or more and 80% or less at the surface of the SOI wafer, the heat lamp light energy will be absorbed efficiently on the surface of the SOI wafer, so the temperature distribution within the SOI wafer will be made more uniform. And the occurrence of slip dislocation can be suppressed. Therefore, a high-quality SOI wafer with few slip dislocations can be obtained efficiently, and productivity is improved.
  • the reflectance of the surface of the SOI wafer on which the epitaxial layer is grown is adjusted to 30% or more by adjusting the thickness of the oxide film and the thickness of the SOI layer, respectively. Can be reduced to 80% or less.
  • the reflectance at the surface of an SOI wafer having a thin SOI layer is greatly contributed by the formation of a one-dimensional photonic bandgap structure by an oxide film and an SOI layer. Therefore, the reflectance of the surface of the SOI wafer can be adjusted to 30% or more and 80% or less by adjusting the thickness of the SOI wafer and the thickness of the SOI layer of the SOI wafer on which the epitaxial layer is grown. it can.
  • the SOI wafer for growing the epitaxial layer is implanted with hydrogen ions, rare gas ions, or mixed gas ions from the surface of the bond wafer to form an ion implantation layer inside the wafer. Then, the surface of the bond wafer on which ions are implanted and the surface of the base wafer are brought into close contact with each other through an oxide film, and then heat treatment is applied so that the bond wafer is formed into a thin film using the ion implantation layer as a cleavage plane It can be made separately.
  • the effect of the present invention is particularly remarkable when an SOI wafer serving as a substrate on which an epitaxial layer is grown is produced using the above-described ion implantation delamination method.
  • the SOI wafer which is the substrate fabricated by the ion implantation delamination method, has a maximum SOI layer of about 2 m and easily meets the conditions for strong reflection on the surface.
  • SOI wafers which are substrates fabricated by ion implantation delamination, have high uniformity of SOI layer thickness. When epitaxial growth is performed on such an SOI layer, a thick SOI wafer having a uniform SOI layer thickness can be manufactured.
  • An SOI wafer manufactured by the SOI wafer manufacturing method as described above is a high-quality SOI wafer having a thick film SOI layer with a small film thickness uniformity with little slip dislocation. .
  • the SOI layer is thickened. If epitaxial growth is performed so that the reflectance of the surface in the wavelength range of the heating light at the start of the epitaxial growth of the SOI wafer where the epitaxial layer is grown is 30% or more and 80% or less, the temperature within the wafer is increased. The distribution can be made more uniform, and as a result, the occurrence of slip dislocation can be suppressed. Therefore, high-quality thick film SOI wafers with few slip dislocations can be manufactured efficiently.
  • FIG. 1 is an explanatory diagram showing a manufacturing process of a so I wafer in which an epitaxial layer is grown on an SOI layer of the SOI wafer to increase the thickness of the SOI layer.
  • FIG. 2 is a schematic configuration diagram of a single-wafer vapor phase epitaxy growth apparatus that can be used in the present invention.
  • FIG. 3 is a diagram schematically showing light reflection on the SOI layer side by forming a photonic band gap structure.
  • FIG. 4 is a graph showing the result of measuring the reflectance of SOI wafer.
  • FIG. 5 is a graph showing the relationship between the reflectance of SOI wafer before epitaxy growth and the total slip length after epitaxy growth.
  • the inventor has studied the problem that slip dislocations and the like are likely to occur when an epitaxial layer is grown on the SOI layer of the SOI wafer serving as the substrate.
  • the inventor of the present invention has described a one-dimensional photonic band described later when an oxide film and an SOI layer having different refractive indexes satisfy a specific layer thickness relationship at the start of epitaxial growth.
  • gap We paid attention to the fact that the reflectivity for the irradiated heating light spectrum is extremely large when the structure is formed.
  • heating of the SOI wafer by heating light irradiation causes non-uniformity, leading to the occurrence of slip dislocations and the like. Thought.
  • the present inventor properly adjusts the layer thickness relationship when the laminated portion of the oxide film and the SOI layer forms a one-dimensional photonic bandgap structure in a specific wavelength region and strong reflection occurs. It has been found that this reflection can be greatly suppressed.
  • the heating light used in the epitaxial growth has a intensity peak whose wavelength is normally in the vicinity of 1.0 m, and the oxide film and the SOI layer.
  • the thickness of the oxide film and the SOI layer is adjusted so that the reflectivity power for the light in the wavelength region indicated by the laminated portion is small. Specifically, the reflectance at the surface in the wavelength region is adjusted.
  • the thickness tl and the thickness t2 of the SOI layer of the SOI wafer as the substrate before the epitaxial growth are adjusted so that the thickness is 80% or less, more preferably 70% or less.
  • the wavelength component that contributes to the heating of the light source is efficiently absorbed by the SOI wafer, and it is possible to extremely effectively suppress the occurrence of slip dislocation associated with the heating when growing the epitaxial layer. I found it.
  • the present inventor has grasped the following fact as a result of examining in detail the relationship between the conditions for epitaxial growth on the SOI layer of the SOI wafer as the substrate and the occurrence of slip dislocation on the wafer. It came to.
  • slip dislocation may occur easily. Specifically, the SOI wafer is heated by light irradiation from the SOI layer side.
  • Light reflection on the SOI layer surface is a force that can be considered as total reflection due to the difference in refractive index between the ambient atmosphere (eg air) and the SOI layer. This is because the incident angle of light exceeds a certain critical angle. This only occurs in large cases, and it is not so much a problem if the entire surface of the SOI wafer can be irradiated uniformly with a wide light source in the plane. However, when an oxide film and an SOI layer having different refractive indexes are combined, the incident direction of light is close to the surface normal direction depending on the relationship between the layer thickness and the wavelength of incident light. Even so, very strong reflections may occur.
  • a layer thickness direction of a laminate in which the refractive index changes periodically such as a structure in which a silicon oxide film and a silicon layer are alternately laminated
  • the photoquantized electromagnetic wave energy is counteracted.
  • a band structure similar to the electron energy in the crystal is formed, and electromagnetic waves having a specific wavelength corresponding to the period of refractive index change are prevented from entering the laminated structure.
  • Such a structure is called a photonic band structure, and in the case of a multilayer film, the refractive index change is formed only in the layer thickness direction, so it is also called a one-dimensional photonic band gap structure in a narrow sense.
  • the photonic band gap region In such a photonic band gap structure, the greater the number of lamination periods, the wider the wavelength range in which incidence is prohibited (that is, the wavelength range where the reflectance increases; hereinafter referred to as the photonic band gap region). Trending force Even if the number of stacking periods is 1, the photonic band gap area is only relatively narrow, and very large reflections are generated near the gap center wavelength.
  • the wavelength of the incident light is 1 2 (that is, 0.5 ⁇ ).
  • the ratio of the optical thickness of the oxide film to the SOI layer (tl X nl) Z (t2 X n2) is close to 1 (that is, the optical thickness of both layers is equal to each other) Wavelength at which strong reflection occurs
  • the area is the widest and the reflectivity is high.
  • the refractive index nl in the infrared wavelength region of the oxide film is 1.5 for the silicon oxide film
  • the refractive index n2 of the SOI layer is 3.5 for the silicon single crystal
  • Ge germanium
  • the thicknesses of the oxide film and the SOI layer are set so that the center wavelength of the photonic band gap formed by the stacked portion of the oxide film and the SOI layer is as far as possible from the peak wavelength of the incident light.
  • the reflectance can be reduced to 80% or less.
  • the refractive index in the region 2 is nl
  • the refractive index in the wavelength region of the semiconductor forming the SOI layer is n2
  • the optical thickness tOP in the wavelength region between these oxide films and the SOI layer is 0.5 ⁇ force as much as possible.
  • the reflectance can be made 30% to 80% by adjusting the thickness tl of the oxide film and the thickness t2 of the SOI layer so as to be separated from each other. As a result, it becomes possible to heat the SOI wafer more uniformly by light irradiation from the SOI layer side, and it is possible to more effectively prevent slip dislocations and the like generated in the SOI wafer during the epitaxial growth.
  • the effect of the present invention described above is the heating power during the epitaxial growth.
  • the temperature of the base wafer is usually measured by a temperature sensor (for example, a radiation thermometer) disposed on the second main surface side (back side) of the base wafer.
  • Heating is performed by controlling the heat generation output of the calo heat light source so that the temperature of the base wafer is kept at the set heating temperature.
  • the SOI layer forms a photonic band gap structure together with the oxide film, the following situation is brought about.
  • the output of the heating light source is controlled in the increasing direction and the temperature rise starts.
  • the control unit of the light source increases the output of the heating light in an attempt to bring the detected temperature closer to the target value.
  • the output of the heating light source shifts to the over side compared to the case where there is not much reflection (for example, when the SOI layer is not formed and the epitaxial growth is performed on a mirror polished wafer). It will be controlled in the state.
  • heat transfer from the SOI layer surface force to the base wafer side is not limited to radiant heat transfer by direct incidence of heating light. And if the output of the heating light source is shifted to the over side, the temperature of the ambient atmosphere that is not affected by the reflection will rise abnormally, and the temperature on the SOI layer side that contacts this will rise excessively, causing the base wafer to The temperature difference between the front and back is also very large. As a result, s
  • the non-uniform temperature of OI wafer is more likely to expand.
  • by suppressing the formation of photonic band gap in the stack of oxide film and SOI layer, and making the reflectivity on the surface 30% or more and 80% or less as in the present invention single-side heating type epitaxial growth is achieved. Even when equipment is used, the occurrence of slip dislocations on SOI wafers can be effectively prevented.
  • This effect is particularly effective when the heating set temperature is high, for example, 1000 ° C or higher and 1300 ° C or lower, and the rate of temperature rise to the set temperature is high, for example, 50 ° CZ second or higher and 100 ° CZ second or lower. It is remarkable.
  • the rate of temperature rise is set to a large value, the output of the heating light source is increased before the heat conduction in the wafer thickness direction proceeds sufficiently, and the second main surface of the base wafer on which the temperature is measured.
  • the temperature rise above is more than the temperature on the SOI layer side. It will be late. As a result, the output of the heating light source is likely to become excessively strong, and the temperature is likely to be uneven.
  • Fig. 1 is an explanatory diagram showing a method of manufacturing an SOI wafer in which an epitaxial layer is grown on the SOI layer of the SOI wafer as a substrate to increase the thickness of the SOI layer.
  • the SOI wafer as a substrate on which the epitaxial layer is grown is shown in FIG. This shows how to fabricate two silicon wafers by bonding them together, and then thinning the SOI layer by ion implantation delamination.
  • the process for producing the SOI wafer to be the substrate on which the epitaxial layer is grown is based on the ion implantation separation method, but it is not limited to the ion implantation separation method, and any method may be used.
  • a method of performing heat treatment after implanting oxygen ions into a silicon wafer may be used, or as a bond wafer, a semiconductor single crystal such as Si, SiGe, or Ge is epitaxially grown on a silicon single crystal wafer.
  • step (a) two silicon mirror wafers are prepared, and a base wafer 14 serving as a support substrate and a bond wafer 11 serving as an SOI layer are prepared in accordance with device specifications.
  • step (b) at least one of the uenos, here, Bondueha 11 is subjected to, for example, thermal oxidation, and the surface thereof has, for example, an oxide film having a thickness of not less than lOnm and not more than 500 nm.
  • This oxide film can be formed by a method such as CVD.
  • the film thickness of the oxide film 12 is the oxidation treatment temperature and time, and the atmosphere used for the oxidation treatment. It can be precisely adjusted by the oxygen concentration.
  • increasing the oxidation treatment temperature, increasing the oxidation treatment time, and increasing the oxygen concentration in the atmosphere used for the oxidation treatment contribute to increasing the thickness of the oxide film 12.
  • the film thickness of this oxide film 12 remains as it is, and the SOI wafer oxide film (the substrate to be fabricated in the subsequent step (f) ( (Embedded oxide film) 17 film thickness tl.
  • step (c) at least one kind selected from ion group forces consisting of hydrogen ions or rare gas (He, Ne, Ar, Kr, Xe) ions on one side of Bondueha 11, here, Hydrogen ions are implanted to form an ion implantation layer 13 parallel to the surface at an average ion penetration depth.
  • ion group forces consisting of hydrogen ions or rare gas (He, Ne, Ar, Kr, Xe) ions on one side of Bondueha 11, here, Hydrogen ions are implanted to form an ion implantation layer 13 parallel to the surface at an average ion penetration depth.
  • the depth of the ion-implanted layer 13 can be set to a value of, for example, 20 nm or more and 2000 nm or less, and can be precisely adjusted by ion implantation energy or the like. In this case, increasing the ion implantation energy contributes to increasing the depth of the ion implantation layer 13.
  • the depth of the ion implantation layer 13 is directly involved in determining the thickness of the SOI layer 18 of the SOI wafer that will be the substrate fabricated in the subsequent step (f). It is almost equal to the sum of the thickness of 17 and the thickness of the SOI layer 18 immediately after peeling.
  • step (d) is a step in which the hydrogen ion implantation surface of the bond wafer 11 into which hydrogen ions have been implanted is brought into close contact with the base wafer 14 via an oxide film.
  • step (1) is a separation heat treatment step in which separation is performed using the ion implantation layer 13 as a boundary to separate the separation wafer 15 and the SOI wafer 16.
  • the separation wafer 15 and the SOI wafer 16 are separated by rearrangement of crystals and aggregation of bubbles.
  • the ion implantation layer for peeling 13 is formed, the amount of ion implantation is increased, or the surface to be overlapped is preliminarily subjected to plasma treatment to activate the surface, so that the peeling heat treatment can be omitted.
  • the peeling wafer 15 can be reused again as a bond wafer or a base wafer after polishing the peeling surface.
  • a bonding heat treatment step is performed in step (f).
  • the bonding strength between the wafers adhered in the adhesion process and the peeling heat treatment process in steps (d) and (e) above is weak to use in the device process as it is.
  • This heat treatment is, for example, 1000 to 1200 under an inert gas atmosphere. A 30-minute force at C is performed for 2 hours.
  • the peeling heat treatment is performed at a high temperature of, for example, 800 ° C or more, so that the bonding heat treatment is also performed, and the bonding heat treatment performed alone may be omitted.
  • an SOI wafer 19 that includes the oxide film 17 and the SOI layer 18 and serves as a substrate for performing epitaxial growth on the SOI layer 18 can be manufactured.
  • step (g) is a step of manufacturing an SOI wafer having an SOI layer having a desired thickness by performing epitaxial growth on the SOI layer of the SOI wafer as a substrate.
  • This epitaxial growth is performed using, for example, a single wafer type vapor phase epitaxial growth apparatus as shown in FIG.
  • This epitaxial growth apparatus 30 is an apparatus for performing, for example, a process involving heating one by one for vapor phase epitaxial growth on a main surface of a substrate such as a silicon single crystal wafer (wafer W).
  • the epitaxy growth apparatus 30 mainly heats the epitaxy growth vessel 31, the susceptor 32 on which the wafer W is placed, the support means 33 that supports the susceptor 32, the temperature measurement means 34, the ueno, and W. It is configured to include a heating device 35 or the like.
  • the epitaxial growth vessel 31 is used for epitaxial growth with the wafer W disposed therein, and the top wall 3 la and the bottom wall 3 lb are made of translucent quartz.
  • a gas supply port 31c for supplying a reaction gas into the epitaxial growth vessel 31 and a gas discharge port 31d for discharging the reaction gas from the epitaxial growth vessel 31 are formed on the side wall of the heat treatment vessel 31. Is formed.
  • the susceptor 32 is provided inside the epitaxial growth vessel 31, and is formed by coating graphite with carbon dioxide. On the upper surface of the susceptor 32, a substantially circular counterbore 32a for mounting the wafer W is formed.
  • the support means 33 includes a rotary shaft 33a extending vertically below the susceptor 32 (a rotary drive means (not shown) is coupled to the rotary shaft 33a), and an angle from the upper end of the rotary shaft 33a.
  • the spokes 33b which diverge radially upward and have tips that support the lower surface of the susceptor 32, are formed.
  • a concave portion (not shown) is formed at a location where it comes into contact with the tip of the spoke 33b of the support means 33.
  • the susceptor 32 is fixed on the support means 33 by inserting the tip of the spoke 33b into the recess.
  • heating for epitaxial growth is rapid heating in which the rate of temperature increase to the epitaxial growth temperature is set to 50 ° CZ seconds or more and 100 ° CZ seconds or less, for example, 75 ° CZ seconds. Done.
  • the SOI wafer is arranged on the upper side so that the SOI layer faces the heating lamp 35.
  • the heating light emitted from the heating lamp 35 is, for example, near infrared light having a peak wavelength of, for example, 10 OOnm.
  • the reaction temperature for the epitaxial growth is, for example, 900 ° C. or more and 1200 ° C. or less in the case of silicon.
  • the reaction time for epitaxy growth is, for example, 30 seconds or more and 30 minutes or less. The reaction time may be long, but in this case, productivity is lowered.
  • the thickness of the epitaxial layer can be adjusted by the flow rate of the reaction gas, the reaction temperature, and the reaction time.
  • the epitaxial layer 20 after the epitaxial growth forms an SOI layer of the SOI wafer 21 after the epitaxial growth together with the SOI layer 18 before the epitaxial growth.
  • the thickness tl of the oxide film 17 is determined in the step (b).
  • the thickness t2 of the SOI layer 18 immediately after delamination because the delamination is performed in the step (e) at the ion implantation depth determined by the ion implantation energy at the time of ion implantation in the step (c) Is determined during step (c). That is, the thickness tl of the oxide film 17 and the thickness t2 of the SOI layer 18 can be adjusted by appropriately adjusting the conditions in the steps (b) and (c).
  • the force describing the method of adjusting the thickness tl of the oxide film 17 and the thickness t2 of the SOI layer 18 when an SOI wafer to be a substrate is manufactured by the ion implantation delamination method is used.
  • the thickness tl of the oxide film and the thickness t2 of the SOI layer can be adjusted by an appropriate method.
  • the thickness tl of the oxide film and the thickness t2 of the SOI layer can be adjusted, for example, by adjusting the implantation energy when oxygen ions are implanted.
  • the photonic band guide Based on the Yap theory, the wavelength dependence of the reflectance of the laminated part can be simulated by calculation.
  • the stacked portion of the oxide film 17 and the SOI layer 18 does not form a one-dimensional photonic band gap structure, that is, the total optical thickness of both layers tOP Force Photonic band gap formation condition 0.5 ⁇ force
  • the feature is that the layer thickness tl of the silicon oxide film 17 and the layer thickness t2 of the SOI layer 18 are adjusted so as to be separated as much as possible.
  • the ability to have a predetermined reflectivity at the start of epitaxial growth is affected by the fact that the in-plane temperature at the start of growth is uneven and the epitaxial layer is unevenly distributed. It is considered that this is because the uniformity is not corrected in the subsequent growth process.
  • the two Bonduehas were heat-treated in an oxidizing atmosphere to form an oxide film on the entire wafer surface.
  • the heat treatment time was adjusted so that the thickness of the oxide film was 145 nm.
  • Hydrogen ion implantation was performed on two bonduehas under the conditions that the dose was 10 ⁇ 10 16 / cm 2 and the implantation energy was adjusted to 195 nm and 215 nm by adjusting the implantation energy.
  • SOI wafer oxide film thickness tl and SOI layer thickness t2 combination t2Ztl The combinations were 50 nm Zl45 nm and 70 nm Zl45 nm, respectively.
  • the reaction time was 0 ° C and 30 seconds.
  • the thickness of the epitaxial layer was lOOOnm, and the total thickness of the SOI layer and the thickness of the oxide film after the epitaxial growth were 1050 nmZl45 nm and 1070 nmZl45 nm, respectively.
  • the total slip length of the SOI wafer subjected to epitaxial growth in this way was measured to be 5 mm and 30 mm, respectively.
  • Example 2 the thickness of the oxide film and the thickness of the SOI layer are adjusted to obtain a substrate having a surface reflectance of 30% to 95%, respectively. 7 sheets were prepared.
  • An SOI wafer was produced by growing an epitaxial layer on the SOI wafer SOI to be used as a substrate under the conditions of a reaction temperature of 1050 ° C and a reaction time of 30 seconds.
  • FIG. 5 shows the relationship between the total slip length measured after the epitaxial growth and the reflectance of the SOI wafer before the epitaxial growth.
  • the total slip length may exceed the allowable value of 100mm.
  • the total slip length is below the allowable value.
  • the reflectance is 70% or less, it is almost 0.
  • the reflectance was 60% or less, all were 0.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　本発明は、ベースウエーハ上に酸化膜およびＳＯＩ層を形成したＳＯＩウエーハのＳＯＩ層上にエピタキシャル層を成長させてＳＯＩ層を厚くするＳＯＩウエーハの製造方法において、前記エピタキシャル層を成長させるＳＯＩウエーハのエピタキシャル成長開始時の加熱光の波長域における表面の反射率が３０％以上８０％以下となるようにしてエピタキシャル成長を行うことを特徴とするＳＯＩウエーハの製造方法である。これにより、ベースウエーハ上に酸化膜およびＳＯＩ層を形成したＳＯＩウエーハのＳＯＩ層上にエピタキシャル層を成長させてＳＯＩ層を厚くするＳＯＩウエーハの製造方法において、スリップ転位等の少ない高品質なＳＯＩウエーハを製造する方法が提供される。

Description

明 細 書
SOIゥエーハの製造方法および SOIゥエーハ
技術分野
[0001] 本発明は、基板となる SOIゥエーハ上に半導体単結晶膜をェピタキシャル成長さ せて SOI層を厚くした SOIゥエーハを製造する方法に関する。 背景技術
[0002] 高性能デバイス用の半導体基板として、ボンドゥエーハとべ一スウェーハとを貼り合 わせた後、ボンドゥエーハを薄膜ィ匕した貼り合わせ基板が使用されている。そのよう な貼り合わせ基板の一つとして、シリコンの SOI基板が知られて 、る。
SOI基板の製造方法として、例えば、以下の貼り合わせ法が知られている。すなわ ち、鏡面研磨された 2枚のシリコンゥエーハ（ボンドゥエーハとべ一スウェーノヽ）を用 意し、少なくとも一方のゥエーハに酸ィ匕膜を形成させる。そして、これらのゥエーハを 酸ィ匕膜を介して貼り合わせた後、熱処理して結合強度を高める。その後、ボンドゥエ ーハを薄膜ィ匕して SOI (Silicon on Insulator)層が形成された SOI基板を得る。 この薄膜ィ匕の方法としては、ボンドゥエーハを研削やエッチングによりある程度薄膜 化した後、さらにその表面をメカノケミカル研磨することにより所望の SOI層厚に仕上 げることが行われている。
[0003] この方法で製造された SOIゥエーハは SOI層の結晶性や酸ィ匕膜の信頼性が通常 の半導体ゥエーハ並に高いという利点がある力 この製造方法では、 SOI層の膜厚 の均一性に限界があり、高精度の加工手法を用いても目標膜厚に対して高々 ±0. 3 /z m程度の面内均一性し力得られないという欠点がある。また、 2枚の半導体ゥェ ーハから 1枚の SOIゥエーハを得ることしかできず、コスト高になるという問題がある。
[0004] 最近、新たな SOIゥエーハの製造方法として、イオン注入したゥエーハを他のゥェ ーハと結合した後に熱処理することにより、イオン注入層で剥離する方法、いわゆる イオン注入剥離法と呼ばれる技術が特開平 5— 211128号公報に提案されて 、る。 この方法は、 2枚のシリコンゥエーハのうち、少なくとも一方に酸化膜を形成するととも に、ボンドゥエ一ハの主表面力も水素イオンまたは希ガスイオンを注入し、該ゥエー ハ内部に微小気泡層（イオン注入層）を形成させた後、該イオンを注入した方の面を 酸ィ匕膜を介してべ一スウェーハと密着させ、その後熱処理 (剥離熱処理)を加えて微 小気泡層を劈開面としてボンドゥエーハを薄膜状に剥離し、場合によってはさらに熱 処理 (結合熱処理)をカ卩えて強固に結合して SOIゥエーハとする技術である。
この方法では膜厚均一性が ±0. 01 μ m以下の SOIゥエーハが比較的容易に得ら れている。
[0005] ところで、 SOI層の膜厚が数 μ m力ゝら数 10 μ mの比較的厚!ヽ膜厚を有する SOW エーハは、バイポーラデバイスやパワーデバイス用として極めて有用であり、今後の 発展も大いに期待されている。従来、このような比較的厚い膜厚を有する SOIゥエー ハを製造するには、前記の貼り合わせ法により、まずボンドゥエーハとべ一スウェー ハを酸ィ匕膜を介して貼り合わせ、 1100°C程度で結合熱処理を行い、次いで研削お よび研磨処理して所望の膜厚を有する SOIゥエーハを製造することになる。しかし、 その際、ゥエーハ周辺部には未結合部が生じるため、研磨前に未結合部を除去する エッジ処理工程を行わなければならず、工程が複雑になり、コスト増につながるという 問題があった。また、前述のように、研磨工程だけでは SOI層の膜厚の均一性を良く することができず、特開平 5— 160074号公報に開示されている PACE (Plasma A ssisted Chemical Etching)法と呼ばれる気相エッチング処理により膜厚を均一 化し、鏡面研磨によりヘイズ等の除去を行っていた力 このように気相エッチング後に 研磨を行うと却って SOI層の膜厚の均一性が悪ィ匕したり、潜傷やダメージ層が導入さ れ、結晶性が劣化しやすいという欠点がある上に、加工コストが高くなつてしまうことに 変わりはない。
[0006] 一方、イオン注入剥離法では、上記ゥエーハ結合法では不可欠であったエッジ処 理工程が不要であるため、生産性やコスト面で大きなメリットを有する。しかし、イオン 注入装置の加速電圧力 Sイオンの注入深さを決め、これが SOI層の膜厚を決定するこ とになるので、量産機として通常使用されている大電流のイオン注入装置では、装置 上の制限により 200keV程度の加速電圧が限度であるため、せいぜい 2 μ m程度の 膜厚を持つ SOI層しか作製できな力 た。従って、イオン注入剥離法によりこれ以上 の膜厚を有する SOI層を形成するためには、より高加速電圧が得られる大電流のィ オン注入装置が必要とされるが、 200keVを超えるような高加速電圧が得られる装置 では大電流を得ることが難しぐ所定の注入量を得るために時間を要することになり、 結果的にコスト高につながるため、量産レベルでの実用化はされていなかった。また 、剥離後の SOI表面の面粗さを改善するために研磨等の工程が必要であるという点 においては、 PACE法と同様の問題点があった。
[0007] 上記課題を解決するため、ボンドゥエーハとべ一スウェーハのうち、少なくとも一方 に酸ィ匕膜を形成すると共に、ボンドゥエ一ハの主表面力 水素イオンまたは希ガスィ オンを注入してイオン注入層を形成させた後、該イオンを注入した方の面を酸ィ匕膜を 介してべ一スウェーハと密着させ、次 、で熱処理を加えて該イオン注入層を劈開面（ 剥離面）としてボンドゥエーハを薄膜状に分離して SOI層を有する SOIゥエーハ (基 板となる SOIゥエーノ、）を作製した後、該 SOI層上にェピタキシャル層を成長させて 比較的膜厚の厚い SOI層を形成させる SOIゥエーハの製造方法が特許第 335855 0号に開示されている。
[0008] しかしながら、上記の方法で基板となる SOIゥエーハの SOI層上に、ランプ加熱方 式のェピタキシャル成長装置を用いて高温でェピタキシャル成長を行う際に、ゥエー ハ上にスリップ転位等が発生しやすぐ SOIゥエーハの品質が悪ィ匕するという問題点 があり、未だ改良の余地があった。 発明の開示
[0009] そこで、本発明は、このような問題点に鑑みなされたもので、ベースウェーハ上に酸 化膜および SOI層を形成した SOIゥエーハの SOI層上にェピタキシャル層を成長さ せて SOI層を厚くする SOIゥエーハの製造方法において、スリップ転位等の少ない 高品質な SOIゥエーハを製造する方法を提供することを目的とする。
[0010] 上記目的を達成するために、本発明は、ベースウェーハ上に酸ィ匕膜および SOI層 を形成した SOIゥエーハの SOI層上にェピタキシャル層を成長させて SOI層を厚くす る SOIゥエーハの製造方法にお!、て、前記ェピタキシャル層を成長させる SOIゥエー ハのェピタキシャル成長開始時の加熱光の波長域における表面の反射率が 30%以 上 80%以下となるようにしてェピタキシャル成長を行うことを特徴とする SOIゥエーハ の製造方法を提供する。
[0011] このように、ベースウェーハ上に酸化膜および SOI層を形成した SOIゥエーハの S OI層上にェピタキシャル層を成長させて SOI層を厚くする SOIゥエーハの製造方法 において、 SOIゥエーハの表面における加熱ランプ光の反射率を 30%以上 80%以 下にすれば、 SOIゥエーハの表面における加熱ランプ光のエネルギーの吸収が効率 良く行われるため、 SOIゥエーハ内の温度分布をより均一化することができ、スリップ 転位等の発生を抑えることができる。従って、スリップ転位等の少ない高品質の SOI ゥエーハを効率良く得ることができ、生産性が向上する。
[0012] また、本発明は、前記ェピタキシャル層を成長させる SOIゥエーハの表面の反射率 を、前記酸ィ匕膜の厚さおよび前記 SOI層の厚さを各々調節することによって 30%以 上 80%以下となるよう〖こすることができる。
[0013] 膜厚の薄い SOI層を有する SOIゥエーハの表面における反射率は、酸化膜と SOI 層とによる一次元フォトニックバンドギャップ構造の形成による寄与が大きい場合があ る。そこで、ェピタキシャル層を成長させる SOIゥエーハの前記酸ィ匕膜と前記 SOI層 の厚さとを各々調節することによって SOIゥエーハの表面の反射率を 30%以上 80% 以下となるようにすることができる。
[0014] また、本発明においては、前記ェピタキシャル層を成長させる SOIゥエーハは、ボ ンドゥエーハの表面から水素イオン、希ガスイオンあるいはこれらの混合ガスイオンを イオン注入してゥエーハ内部にイオン注入層を形成し、該ボンドゥエーハのイオン注 入された側の表面とベースウェーハの表面とを、酸ィ匕膜を介して密着させ、次いで熱 処理を加えて該イオン注入層を劈開面としてボンドゥエーハを薄膜状に分離して作 製することができる。
[0015] 本発明の効果は、ェピタキシャル層を成長させる基板となる SOIゥエーハを、上記 のイオン注入剥離法を用いて作製する場合において、特に顕著である。イオン注入 剥離法によって作製された基板となる SOIゥエーハは、 SOI層が最大で約 2 m程 度までであり、表面で反射が強くなる条件を満たしやすいからである。また、イオン注 入剥離法によって作製された基板となる SOIゥエーハは、 SOI層の膜厚均一性が高 ぐそのような SOI層上にェピタキシャル成長を行うと、 SOI層の膜厚が均一な厚膜 S OIゥエーハを製造できる。
[0016] 上述のような SOIゥエーハの製造方法によって製造された SOIゥエーハであれば、 スリップ転位等の少ない、膜厚均一性が高い厚膜 SOI層を有する高品質な SOIゥェ ーハである。
[0017] 本発明のように、ベースウェーハ上に酸化膜および SOI層を形成した SOIゥエーハ の SOI層上にェピタキシャル層を成長させて SOI層を厚くする SOIゥエーハの製造 方法にお 、て、前記ェピタキシャル層を成長させる SOIゥエーハのェピタキシャル成 長開始時の加熱光の波長域における表面の反射率が 30%以上 80%以下となるよう にしてェピタキシャル成長を行えば、ゥエーハ内の温度分布をより均一化することが でき、その結果、スリップ転位等の発生を抑えることができる。そのため、スリップ転位 等の少ない高品質の厚膜 SOIゥエーハを効率良く製造することができる。 図面の簡単な説明
[0018] [図 l]SOIゥエーハの SOI層上にェピタキシャル層を成長させて SOI層を厚くする so Iゥエーハの製造工程を示す説明図である。
[図 2]本発明で用いることができる枚葉式の気相ェピタキシャル成長装置の概略構成 図である。
[図 3]フォトニックバンドギャップ構造の形成による SOI層側での光反射の様子を模式 的に示す図である。
[図 4]SOIゥエーハの反射率を測定した結果を示すグラフである。
[図 5]ェピタキシャル成長前の SOIゥエーハの反射率とェピタキシャル成長後のトータ ルスリップ長さとの関係を示すグラフである。
発明を実施するための最良の形態
[0019] 本発明者は、基板となる SOIゥエーハの SOI層上にェピタキシャル層を成長させる 際にスリップ転位等が発生しやすくなる問題について検討を重ねた。そのなかで、本 発明者は、屈折率が互いに異なる酸ィ匕膜と SOI層とが、ェピタキシャル成長開始時 に特定の層厚関係を満たして 、る場合に、後述の一次元フォトニックバンドギャップ 構造が形成され、照射される加熱光スペクトルに対する反射率が極度に大きくなるこ とに着目した。そして、このような酸ィ匕膜と SOI層との光学的構造に由来した反射特 性に起因して、加熱光照射による SOIゥエーハの加熱に不均一が生じ、スリップ転位 等の発生につながると考えた。
次いで、本発明者は、酸ィ匕膜と SOI層との積層部が、特定の波長域で一次元フォト ニックバンドギャップ構造を形成して強い反射が生ずる場合、層厚関係を適切に調 節することでこの反射を大幅に抑制することが可能であることを見出した。
[0020] また、本発明者が鋭意検討した結果、ェピタキシャル成長に使用される加熱光のス ベクトルは、その強度ピークが通常 1. 0 m付近の波長域にあり、酸化膜と SOI層と の積層部が示す当該波長域の光に対する反射率力 、さくなるように酸ィ匕膜と SOI層 との層厚関係を調節すること、具体的には、当該波長域における表面での反射率が 80%以下、より好ましくは 70%以下となるように、ェピタキシャル成長を行う前の時点 における基板となる SOIゥエーハの酸ィ匕膜の厚さ tlと SOI層の厚さ t2とを調節するこ とにより、光源力もの加熱に寄与する波長成分は、効率的に SOIゥエーハに吸収さ れ、ェピタキシャル層を成長させる際の加熱に伴うスリップ転位等の発生を極めて効 果的に抑制できることを見出した。
[0021] 以下、より詳細に説明する。
本発明者は、基板となる SOIゥエーハの SOI層上にェピタキシャル成長を行う際の 条件と、ゥエーハ上のスリップ転位等の発生との関係を詳細に検討した結果、次の事 実を把握するに至った。
(1)基板となる SOIゥエーハの SOI層上にェピタキシャル成長を行う際に、スリップ転 位等が発生しやすくなる場合がある。具体的には、 SOI層側からの光照射により SOI ゥエーハを加熱する場合である。
(2)スリップ転位等の発生が顕著なのは、照射する加熱光の波長（以下、ピーク波長 λで代表させる）と、酸ィ匕膜と SOI層との当該波長域における光学的厚さ topとが一 定の関係を満たす場合であり、特に、ェピタキシャル成長開始時に tOP = 0. 5えに 近い関係を満たす場合のスリップ転位等の発生が顕著である。
ェピタキシャル成長を行う際の加熱光照射時に、上記 (2)の条件を満たす場合に 特にスリップ転位等が発生しやす力つた原因としては、以下のように考えられる。
[0022] SOI層表面での光反射は、周囲の雰囲気 (例えば空気）と SOI層との屈折率差に 由来した全反射が考えられる力 これは、光の入射角度が一定の臨界角度以上に大 きい場合にのみ生ずるものであって、面内に広い光源にて SOIゥエーハの全面に均 一に加熱光が照射できる場合には、それ程問題になることではない。しかし、屈折率 が互いに大きく相違する酸ィ匕膜と SOI層とが組み合わされた場合には、その層厚と 入射光の波長との関係によっては、光の入射方向が面法線方向に近い場合であつ ても非常に強い反射が生ずることがある。
[0023] 例えば、シリコン酸ィ匕膜とシリコン層とが交互に積層された構造のように、周期的に 屈折率が変化する積層体の層厚方向には、光量子化された電磁波エネルギーに対 し、結晶内の電子エネルギーと類似したバンド構造が形成され、屈折率変化の周期 に応じた特定波長の電磁波が積層体構造中に侵入することが妨げられることが知ら れている。このような構造をフォトニックバンド構造と称し、多層膜の場合、屈折率変 化が層厚方向にのみ形成されるので、狭義には一次元フォトニックバンドギャップ構 造ともいう。
[0024] このようなフォトニックバンドギャップ構造は、積層周期数が多くなるほど、入射が禁 じられる波長域 (つまり、反射率が大きくなる波長域:以下、フォトニックバンドギャップ 域という）が広くなる傾向になる力 積層周期数が 1であっても、フォトニックバンドギヤ ップ域が相対的に狭くなるだけであって、ギャップ中心波長付近で非常に大きな反 射が生ずることに変わりはない。典型的な SOIゥエーハ構造、つまり、ベースウェー ハ上に酸ィ匕膜と SOI層とが 1層ずつ形成された上記積層部の構造はこれに該当し、 一次元フォトニックバンドギャップ構造が生ずるための条件は、酸化膜の当該波長域 における屈折率を nl、 SOI層の当該波長域における屈折率を n2とすると、酸化膜と 301層との入射光波長域にぉける光学的厚さ1;0? = 111 1;1 +112 2カ 入射光 の波長えの 1Ζ2 (つまり、 0. 5 λ )を満たす場合である。このとき、図 3に示すような一 次元フォトニックバンドギャップ構造の形成により、 SOI層 18側で加熱光 h vの強い 反射が起こる。特に、酸ィ匕膜と SOI層との光学的厚さの比 (tl X nl)Z(t2 X n2)が 1 付近のとき（つまり、両層の光学的厚さが互いに等しいとき）に、強反射の起こる波長 域が最も広くなり反射率も高くなる。なお、酸化膜の赤外波長域の屈折率 nlは、シリ コン酸化膜の場合は 1. 5、 SOI層の屈折率 n2は、シリコン単結晶の場合は 3. 5、 Ge (ゲルマニウム）の場合は 4. 0であり、 Si Ge _の場合は、 Siを 3. 5、 Geを 4. 0として 、混晶比 Xの値により線形補間した屈折率を用いる。
[0025] 酸ィ匕膜と SOI層とが形成するフォトニックバンドギャップの中心波長力 入射光の波 長えに接近していると、 SOI層表面に均一に加熱光が照射されていても反射による 影響でゥエーハの層厚方向の加熱分布が不均一となる（この不均一は、後に詳述す る通り、必ずしも反射が生じて 、る SOI層側が低温となるように生ずるものではな 、） 。ベースウェーハの層厚方向の温度不均一が生じた場合、ベースウェーハの面内熱 応力も層厚方向に分布を生じ、スリップ転位等が発生するための応力として作用する 。特に、ベースウェーハ内に酸素析出物が形成されていると、該酸素析出物の周囲 にお 、てゥエーハを構成するシリコン単結晶バルタ領域では、多数のスリップ転位等 などの結晶欠陥が導入されるものと考えられる。
[0026] 従って、酸ィ匕膜と SOI層との積層部が形成するフォトニックバンドギャップの中心波 長が、入射光のピーク波長え力 なるべく離れるように、酸化膜と SOI層との各層厚 を調節することにより、上記温度不均一の原因となる加熱光の反射を効果的に抑制 でき、具体的には、反射率を 80%以下にすることができる。しかし、現状の SOIゥェ ーハの構造では反射率を 30%未満にすることは困難であり、そうするとすれば歩留り の低下によりコスト増となってしまう。
[0027] これにつき、本発明者が実験により鋭意検討したところ、酸化膜をなす SiOの波長
2 域における屈折率を nl、 SOI層をなす半導体の波長域における屈折率を n2とし、そ れら酸ィ匕膜と SOI層との波長域における光学的厚さ tOPが 0. 5 λ力もできるだけ離 れるように、酸ィ匕膜の厚さ tlと SOI層の厚さ t2とを各々調節することによって、反射率 を 30%以上 80%以下にすることができる。その結果、 SOI層側からの光照射により S OIゥエーハをより均一に加熱することが可能となり、ェピタキシャル成長時に SOIゥェ ーハに生ずるスリップ転位等をより効果的に防止できる。
[0028] また、上記の本発明の効果は、ェピタキシャル成長時の加熱力 SOI層の第一主 表面側にのみ配置された加熱光源により行われる、いわゆる片面加熱方式のェピタ キシャル成長装置を用いて行われる場合は、特に顕著に発揮される。このようなェピ タキシャル成長装置では、通常、ベースウェーハの第二主表面側 (裏面側）に配置さ れた温度センサ (例えば放射温度計）により、該ベースウェーハの温度を測定しつつ 、測定されるべ一スウェーハの温度が設定加熱温度に昇温'保持されるよう、前記カロ 熱光光源の発熱出力を制御して加熱を行う。このとき、 SOI層が酸ィ匕膜とともにフォト ニックバンドギャップ構造を形成して 、ると、次のような状況を招来する。
[0029] すなわち、初期段階では温度センサが検知するベースウェーハの温度は設定温度 よりも低いから、加熱光光源の出力は増加方向に制御され昇温が開始する。しかし、 SOI層側では到来した加熱光の多くが反射されるため、ベースウェーハの第二主表 面側で検知される温度もなかなか上昇しない。その結果、光源の制御部は、検知温 度を目標値に近づけようとして加熱光の出力をますます増加させる。つまり、反射が あまり生じて 、な 、場合 (例えば、 SOI層を形成しな 、鏡面研磨ゥエーハなどにェピ タキシャル成長を行う場合）と比較して、加熱光光源の出力はオーバー側にシフトし た状態で制御されることとなる。他方、 SOI層表面力もべ一スウェーハ側への熱伝達 は、加熱光の直接入射による輻射熱伝達だけでなぐ当然、周囲雰囲気からの熱伝 導も関与する。そして、加熱光光源の出力がオーバー側にシフトしていると、反射の 影響を受けない周囲雰囲気の温度が異常に高まり、これと接する SOI層側の温度は 過剰に上昇して、ベースウェーハの表裏の温度差も非常に大きくなる。その結果、 s
OIゥエーハの温度不均一はますます拡大しやすくなる。しかし、酸化膜と SOI層との 積層部でのフォトニックバンドギャップ形成を抑制し、本発明のごとく表面における反 射率を 30%以上 80%以下とすることにより、片面加熱方式のェピタキシャル成長装 置を用いる場合でも、 SOIゥエーハ上のスリップ転位等の発生を効果的に防止できる
[0030] この効果は、加熱設定温度が例えば 1000°C以上 1300°C以下と高ぐまた、その 設定温度までの昇温速度が例えば 50°CZ秒以上 100°CZ秒以下と大きい場合に 特に顕著である。つまり、昇温速度が大きく設定されている場合、ゥエーハの厚さ方 向の熱伝導が十分進行しないうちに、加熱光光源の出力が強められ、温度測定され るべ一スウェーハの第二主表面上での温度上昇は、 SOI層側の温度に対してますま す遅れることになる。その結果、加熱光光源の出力がより過剰に強くなりやすくなり、 温度不均一も生じやすくなる力もである。
[0031] 以下、添付の図面を参照しつつ、本発明の実施の形態について具体的に説明す る力 S、本発明はこれらに限定されるものではない。
図 1は基板となる SOIゥエーハの SOI層上にェピタキシャル層を成長させて SOI層 を厚くする SOIゥエーハの製造方法を示した説明図であり、ェピタキシャル層を成長 させる基板となる SOIゥエーハは、 2枚のシリコンゥエーハを貼り合わせ、その後にィ オン注入剥離法によって SOI層を薄膜化する方法によって作製する方法を示したも のである。
[0032] ここでは、ェピタキシャル層を成長させる基板となる SOIゥエーハを作製する工程は イオン注入剥離法によるものとしたが、イオン注入剥離法に限らず、どんな方法で作 製しても良い。例えば、シリコンゥエーハに酸素イオンを注入した後に熱処理する方 法（SIMOX法）でも良いし、ボンドゥエーハとして、シリコン単結晶ゥエーハ上に、 Si 、 SiGe、 Geなどの半導体単結晶をェピタキシャル成長したェピタキシャルゥエーハ を用いることもできる。また、貼り合わせ後、研削等により薄膜ィ匕して SOIゥエーハを 製造した場合にも適用できる。
[0033] まず、工程 (a)では、 2枚のシリコン鏡面ゥエーハを準備するものであり、デバイスの 仕様に合った支持基板となるベースウェーハ 14と SOI層となるボンドゥエーハ 11を 用意する。
[0034] 次に、工程 (b)では、そのうちの少なくとも一方のゥエーノ、、ここではボンドゥエーハ 11を例えば熱酸ィ匕して、その表面に、例えば膜厚が lOnm以上 500nm以下の酸ィ匕 膜 12を形成する。この酸ィ匕膜の形成は、 CVD等の方法を採用することも可能である 前記酸化膜 12の膜厚は、熱酸化の場合は、酸化処理温度や時間、酸化処理に用 いる雰囲気中の酸素濃度等によって精密に調節可能である。この場合、酸化処理温 度を高くすること、酸化処理時間を長くすること、酸化処理に用いる雰囲気中の酸素 濃度を高くすることが、酸化膜 12の膜厚を厚くする方向に寄与する。この酸化膜 12 の膜厚が、そのまま、後の工程 (f)で作製される基板となる SOIゥエーハの酸ィ匕膜（ 埋め込み酸化膜） 17の膜厚 tlとなる。
[0035] 次に、工程 (c)では、ボンドゥエーハ 11の片面に対して水素イオンまたは希ガス（H e、 Ne、 Ar、 Kr、 Xe)イオンよりなるイオン群力 選ばれる少なくとも 1種類、ここでは 水素イオンを注入し、イオンの平均進入深さにおいて表面に平行なイオン注入層 13 を形成させる。
[0036] イオン注入層 13の深さは、例えば 20nm以上 2000nm以下の値とすることができ、 イオン注入エネルギー等によって精密に調節可能である。この場合、イオン注入エネ ルギーを高くすることが、イオン注入層 13の深さを深くする方向に寄与する。このィォ ン注入層 13の深さは、後の工程 (f)で作製される基板となる SOIゥエーハの SOI層 1 8の膜厚を決定することに直接的に関与し、酸ィ匕膜 17の膜厚と剥離直後の SOI層 1 8の膜厚の和にほぼ等しい。
[0037] 次に、工程（d)は、水素イオンを注入したボンドゥエーハ 11の水素イオン注入面を ベースウェーハ 14に酸ィ匕膜を介して重ね合わせて密着させる工程である。常温の清 浄な雰囲気下で 2枚のゥエーハの表面同士を接触させることにより、接着剤等を用い ることなくゥエーハ同士が接着する。
[0038] 次に、工程 ）は、イオン注入層 13を境界として剥離することによって剥離ゥエー ノ、 15と SOIゥエーハ 16に分離する剥離熱処理工程である。例えば不活性ガス雰囲 気下約 400〜600°Cの温度で熱処理を加えれば、結晶の再配列と気泡の凝集と〖こ よって剥離ゥエーハ 15と SOIゥエーハ 16に分離される。なお、剥離用イオン注入層 1 3を形成する際のイオン注入量を高めたり、あるいは重ね合わせる面に対して予めプ ラズマ処理を行って表面を活性化したりすることにより、剥離熱処理を省略できる場 合もある。また、剥離ゥエーハ 15は、剥離面を研磨後、再びボンドゥエーハまたはべ 一スウェーハとして再利用が可能である。
[0039] 剥離工程の後、工程 (f)で結合熱処理工程を行う。この工程は前記工程 (d) (e)の 密着工程および剥離熱処理工程で密着させたゥエーハ同士の結合力では、そのま まデバイス工程で使用するには弱いので、結合熱処理として SOIゥエーハ 16に高温 の熱処理を施し結合強度を十分なものとする。この熱処理は、例えば不活性ガス雰 囲気下、 1000〜1200。Cで 30分力も 2時間の範囲で行われる。 [0040] この場合、剥離熱処理を、例えば 800°C以上等の高温で行うことによって結合熱処 理を兼ねるものとし、単独で行う結合熱処理を省略しても良 ヽ。
また、この後に、 SOI層 18の表面、すなわち剥離面の、工程（c)でのイオン注入に よるダメージ層などを取り除くために、研磨代の非常に小さい研磨、いわゆるタツチポ リツシュや、酸化熱処理後に生成した酸化膜をエッチング除去する、いわゆる犠牲酸 化等を行っても良い。
[0041] 以上のような工程を経ることで酸ィ匕膜 17および SOI層 18を備え、 SOI層 18上にェ ピタキシャル成長を行うための基板となる SOIゥエーハ 19を作製できる。
[0042] 次に、工程 (g)は、基板となる SOIゥエーハの SOI層上にェピタキシャル成長を行 V、、所望の厚さの SOI層を有する SOIゥエーハを製造する工程である。
このェピタキシャル成長は例えば図 2に示すような枚葉式の気相ェピタキシャル成 長装置を用いて行われる。このェピタキシャル成長装置 30は例えばシリコン単結晶 ゥエーハ（ゥエーハ W)等の基板の主表面に、気相ェピタキシャル成長させるための 、加熱を伴う処理を 1枚ずつ行う装置である。
[0043] ェピタキシャル成長装置 30は、主にェピタキシャル成長容器 31と、ゥエーハ Wを載 置するためのサセプタ 32と、サセプタ 32を支える支持手段 33と、温度測定手段 34と ゥエーノ、 Wを加熱するための加熱装置 35等を備えて構成されて 、る。ェピタキシャ ル成長容器 31は、ゥエーハ Wを内部に配してェピタキシャル成長を行うためのもの で、その頂壁 3 laと底壁 3 lbとは、透光性の石英で構成されている。また、熱処理容 器 31の側壁には、ェピタキシャル成長容器 31内に反応ガスを供給するためのガス 供給口 31cと、ェピタキシャル成長容器 31から反応ガスを排出するためのガス排出 口 31dとが形成されている。
[0044] サセプタ 32は、ェピタキシャル成長容器 31の内部に備えられ、グラフアイトに炭ィ匕 珪素がコーティングされて形成されている。サセプタ 32の上面には、ゥエーハ Wを載 置するための略円形の座ぐり 32aが形成されている。支持手段 33は、サセプタ 32の 下方にお 、て上下方向に延在する回転軸 33a (回転軸 33aには、図示しない回転駆 動手段が連結されている）と、回転軸 33a上端部から斜め上方に向けて放射状に分 岐して、その先端部がサセプタ 32下面を支えるスポーク 33bと、により構成されてい る。サセプタ 32の裏面において、支持手段 33のスポーク 33b先端部と接触する箇所 には、図示しない凹部が構成されている。この凹部にスポーク 33b先端部が陥入され ることで、サセプタ 32は支持手段 33上に固定されるようになって 、る。
[0045] 本実施形態においてェピタキシャル成長のための加熱は、ェピタキシャル成長温 度までの昇温速度が 50°CZ秒以上 100°CZ秒以下、例えば 75°CZ秒に設定され た急速加熱で行われる。 SOIゥエーハは、 SOI層が加熱ランプ 35に面するように上 側に配置される。加熱ランプ 35が発する加熱光は、例えばピーク波長えが例えば 10 OOnmの近赤外線である。
[0046] ェピタキシャル成長の反応温度は、例えばシリコンの場合は 900°C以上 1200°C以 下で行われる。また、ェピタキシャル成長の反応時間は、例えば 30秒以上 30分以下 で行われる。反応時間は長くてもよいが、その場合は生産性が低下する。また、ェピ タキシャル層の膜厚は反応ガスの流量、反応温度、反応時間によって調節できる。
[0047] ェピタキシャル成長後のェピタキシャル層 20は、ェピタキシャル成長前の SOI層 18 と一体となってェピタキシャル成長後の SOIゥエーハ 21の SOI層を形成する。
このようにして所望の膜厚の SOI層を有する SOIゥエーハ 21が製造される。
[0048] ところで、前述のように、工程 (b)の段階で、酸ィ匕膜 17の厚さ tlが決定される。また 、工程 (c)のイオン注入の際のイオン注入エネルギーによって決定されるイオン注入 深さにお 、て工程 (e)の段階で剥離されるために、剥離直後の SOI層 18の厚さ t2が 工程 (c)の際に決定される。つまり、工程 (b)および工程 (c)の段階において、条件を 適当に調節することで、酸化膜 17の厚さ tlおよび SOI層 18の厚さ t2の厚さを調節 することができる。
[0049] ここではイオン注入剥離法によって基板となる SOIゥエーハを作製する場合の、酸 化膜 17の厚さ tl、 SOI層 18の厚さ t2の調節の方法を述べた力 他の方法によって ェピタキシャル層を成長させる基板となる SOIゥエーハを作製する場合においても、 適当な方法で酸ィ匕膜の厚さ tlおよび SOI層の厚さ t2を調節することができる。例え ば、 SIMOX法では、例えば、酸素イオンを注入するときの注入エネルギー等を調節 することによって酸ィ匕膜の厚さ tlおよび SOI層の厚さ t2を調節することができる。 なお、両層の各層厚 tl、 t2と、屈折率 nl、 n2が決定されれば、フォトニックバンドギ ヤップ理論により、積層部の反射率の波長依存性を計算によりシミュレーションするこ とがでさる。
[0050] すなわち、本発明は、酸ィ匕膜 17と SOI層 18との積層部が一次元フォトニックバンド ギャップ構造をなるベく形成しないこと、つまり、両層の光学的厚さの合計 tOP力 フ オトニックバンドギャップ形成条件となる 0. 5 λ力 なるべく隔たるように、シリコン酸ィ匕 膜 17の層厚 tlと SOI層 18の層厚 t2を調節する点に特徴がある。このような層厚関係 を、ェピタキシャル成長開始時において満たすことで、ェピタキシャル成長後の SOI ゥエーハ上のスリップ転位等の欠陥密度を抑えることができる。ェピタキシャル成長 開始時に所定の反射率を有すること力 ェピタキシャル成長後の SOIゥエーハの品 質に影響を与えるのは、成長開始時に面内温度が不均一であると、不均一にェピタ キシャル層が成長し、その後の成長過程においても均一性が修正されないためであ ると考免られる。
[0051] (実施例 1)
以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれら に限定されるものではない。
図 1に従い、基板となる SOIゥエーハをイオン注入剥離法によって作製する方法に ついて説明する。
[0052] 酸素濃度が 20ppmaの CZシリコン単結晶基板（直径 200mm (8インチ）、厚さ 625 μ m)の薄円板状のゥエーハを 4枚用意し、それぞれ 2枚ずつをボンドゥエーハとべ 一スウェーハとした。
次に、この 2枚のボンドゥエーハを酸化雰囲気下で熱処理し、ゥエーハ表面全体に 酸化膜を形成させた。このとき、熱処理の時間を調節して、酸ィ匕膜の厚さを 145nmと した。このボンドゥエーハにドーズ量 10 X 1016/cm2、注入エネルギーを調節するこ とによって注入深さを 195nm、 215nmにした条件で 2枚のボンドゥエーハにそれぞ れ水素イオン注入を行った。
[0053] 次いで、図 1の工程 (d) (e) (f)に従い、 2枚の基板となる SOIゥエーハを用意した。
これらの SOIゥエーハの酸化膜の厚さ tlと SOI層の厚さ t2の組み合わせ t2Ztlの 組み合わせは、それぞれ 50nmZl45nm、 70nmZl45nmであった。
[0054] これらの SOIゥエーハの反射率を測定した。この結果を図 4に示す。加熱ランプによ る光量が最大となる lOOOnm付近では反射率はそれぞれ 76%、 80%であった。
[0055] 次に、図 2に示すような枚葉式の気相ェピタキシャル成長装置を用いて、上記の基 板となる SOIゥエーハの SOI層上にェピタキシャル層を成長させた。反応温度は 105
0°C、反応時間は 30秒とした。ェピタキシャル層の膜厚はともに lOOOnmであり、ェピ タキシャル成長後の SOI層の総膜厚と酸化膜の厚さは、それぞれ 1050nmZl45n m、 1070nmZl45nmとなった。
[0056] このようにしてェピタキシャル成長を行った SOIゥエーハについて、トータルスリップ 長さを測定すると、それぞれ 5mm、 30mmであった。
[0057] (実施例 2 ·比較例）
次に、実施例 1と同様の方法 (注入深さ： 215nm)で、酸化膜の厚さと SOI層の厚さ を調節して表面反射率をそれぞれ 30%〜95%にした基板となる SOIゥエーハを 7枚 用意した。これらの基板となる SOIゥエーハの SOI上にェピタキシャル層を反応温度 1050°C、反応時間 30秒の条件下で lOOOnm成長させ、 SOIゥエーハを製造した。
[0058] ェピタキシャル成長後に測定したトータルスリップ長さとェピタキシャル成長前の SO Iゥエーハの反射率の関係を図 5に示す。反射率が 80%を超える SOIゥエーハではト 一タルスリップ長さが許容値である 100mmを超える可能性がある力 反射率 80%以 下の SOIゥエーハでは、トータルスリップ長さが許容値以下であり、特に反射率が 70 %以下では、ほとんど 0となっている。反射率が 60%以下では、すべて 0であった。
[0059] なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単な る例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一 な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技 術的範囲に包含される。

Claims

請求の範囲
[1] ベースウェーハ上に酸化膜および SOI層を形成した SOIゥエーハの SOI層上にェ ピタキシャル層を成長させて SOI層を厚くする SOIゥエーハの製造方法において、前 記ェピタキシャル層を成長させる SOIゥエーハのェピタキシャル成長開始時の加熱 光の波長域における表面の反射率が 30%以上 80%以下となるようにしてェピタキシ ャル成長を行うことを特徴とする SOIゥエーハの製造方法。
[2] 前記ェピタキシャル層を成長させる SOIゥエーハの表面の反射率を、前記酸化膜 の厚さおよび前記 SOI層の厚さを各々調節することによって 30%以上 80%以下とな るようにすることを特徴とする請求項 1に記載の SOIゥエーハの製造方法。
[3] 前記ェピタキシャル層を成長させる SOIゥエーハは、ボンドゥエーハの表面から水 素イオン、希ガスイオンあるいはこれらの混合ガスイオンをイオン注入してゥエーハ内 部にイオン注入層を形成し、該ボンドゥエーハのイオン注入された側の表面とベース ゥエーハの表面とを、酸ィ匕膜を介して密着させ、次いで熱処理を加えて該イオン注 入層を劈開面としてボンドゥエーハを薄膜状に分離して作製することを特徴とする請 求項 1または請求項 2に記載の SOIゥエーハの製造方法。
[4] 請求項 1な!、し請求項 3の 、ずれか一項に記載の SOIゥエーハの製造方法によつ て製造された SOIゥエーハ。
PCT/JP2007/050391 2006-01-23 2007-01-15 Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ WO2007083587A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP07713606.7A EP1978543B1 (en) 2006-01-23 2007-01-15 Soi wafer manufacturing method
CN2007800029243A CN101371334B (zh) 2006-01-23 2007-01-15 Soi晶片的制造方法及soi晶片
KR1020087018175A KR101355428B1 (ko) 2006-01-23 2007-01-15 Ｓｏｉ 웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
US12/223,026 US7892948B2 (en) 2006-01-23 2007-01-15 Method for manufacturing SOI wafer and SOI wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006013558A JP5168788B2 (ja) 2006-01-23 2006-01-23 Ｓｏｉウエーハの製造方法
JP2006-013558 2006-01-23

Publications (1)

Publication Number Publication Date
WO2007083587A1 true WO2007083587A1 (ja) 2007-07-26

Family

ID=38287540

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/050391 WO2007083587A1 (ja) 2006-01-23 2007-01-15 Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ

Country Status (6)

Country Link
US (1) US7892948B2 (ja)
EP (1) EP1978543B1 (ja)
JP (1) JP5168788B2 (ja)
KR (1) KR101355428B1 (ja)
CN (1) CN101371334B (ja)
WO (1) WO2007083587A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023816A1 (ja) * 2008-08-28 2010-03-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
CN101970341A (zh) * 2008-02-18 2011-02-09 福吉米株式会社 微细构造的制作方法以及具备微细构造的基板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016534A (ja) * 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
JP5459900B2 (ja) * 2007-12-25 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8698106B2 (en) * 2008-04-28 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Apparatus for detecting film delamination and a method thereof
JP2010062452A (ja) * 2008-09-05 2010-03-18 Sumco Corp 半導体基板の製造方法
US8956951B2 (en) * 2009-09-04 2015-02-17 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
JP5604907B2 (ja) * 2010-02-25 2014-10-15 信越半導体株式会社 気相成長用半導体基板支持サセプタおよびエピタキシャルウェーハ製造装置およびエピタキシャルウェーハの製造方法
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
JP6210043B2 (ja) * 2014-09-26 2017-10-11 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
CN107265399A (zh) * 2017-07-03 2017-10-20 上海先进半导体制造股份有限公司 硅片密封腔体的制作方法
WO2021040677A1 (en) * 2019-08-23 2021-03-04 Hewlett-Packard Development Company, L.P. Epitaxial-silicon wafer with a buried oxide layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085649A (ja) * 1999-09-16 2001-03-30 Mitsubishi Materials Silicon Corp Ｓｏｉウェーハおよびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254830A (en) 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5882468A (en) * 1996-02-23 1999-03-16 International Business Machines Corporation Thickness control of semiconductor device layers in reactive ion etch processes
US5792273A (en) * 1997-05-27 1998-08-11 Memc Electric Materials, Inc. Secondary edge reflector for horizontal reactor
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6771895B2 (en) * 1999-01-06 2004-08-03 Mattson Technology, Inc. Heating device for heating semiconductor wafers in thermal processing chambers
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
JP2003045818A (ja) * 2001-08-02 2003-02-14 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
US6800833B2 (en) * 2002-03-29 2004-10-05 Mariusch Gregor Electromagnetically levitated substrate support
FR2846786B1 (fr) * 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne
JP4251054B2 (ja) * 2003-10-01 2009-04-08 株式会社デンソー 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085649A (ja) * 1999-09-16 2001-03-30 Mitsubishi Materials Silicon Corp Ｓｏｉウェーハおよびその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PEJNEFORS J. ET AL.: "Effects of growth kinetics and surface emissivity on chemical vapor deposition of silicon in a lamp-heated single-wafer reactor", ELECTROCHEMICAL AND SOLID STATE LETTERS, vol. 4, no. 11, November 2001 (2001-11-01), pages G98 - G100, XP001108080 *
See also references of EP1978543A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101970341A (zh) * 2008-02-18 2011-02-09 福吉米株式会社 微细构造的制作方法以及具备微细构造的基板
WO2010023816A1 (ja) * 2008-08-28 2010-03-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2010056311A (ja) * 2008-08-28 2010-03-11 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
EP2320450A4 (en) * 2008-08-28 2011-09-28 Shinetsu Handotai Kk METHOD FOR MANUFACTURING SOI PLATEBOARD, AND SOI PLATEBOARD
US8497187B2 (en) 2008-08-28 2013-07-30 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer and SOI wafer
TWI453819B (zh) * 2008-08-28 2014-09-21 Shinetsu Handotai Kk SOI wafer manufacturing method and SOI wafer

Also Published As

Publication number Publication date
JP2007194539A (ja) 2007-08-02
CN101371334A (zh) 2009-02-18
US7892948B2 (en) 2011-02-22
KR20080102362A (ko) 2008-11-25
EP1978543B1 (en) 2017-09-27
EP1978543A4 (en) 2010-09-22
KR101355428B1 (ko) 2014-01-27
JP5168788B2 (ja) 2013-03-27
EP1978543A1 (en) 2008-10-08
US20090042364A1 (en) 2009-02-12
CN101371334B (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
JP5168788B2 (ja) Ｓｏｉウエーハの製造方法
KR100614120B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
RU2728484C2 (ru) СПОСОБ ИЗГОТОВЛЕНИЯ СОСТАВНОЙ ПОДЛОЖКИ ИЗ SiC
TWI693640B (zh) 使半導體表面平整之製造方法
EP2770525B1 (en) Method for producing transparent soi wafers
US20100289115A1 (en) Soi substrate and method for manufacturing soi substrate
US9312166B2 (en) Method for manufacturing composite wafers
US9496130B2 (en) Reclaiming processing method for delaminated wafer
WO2007094232A1 (ja) Ｓｏｉ基板の製造方法
EP2525390B1 (en) Method for producing bonded wafer
KR101573812B1 (ko) Ｓｏｉ 웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
TW201330062A (zh) 用於製備一多層結晶結構之方法及接合結構
KR101384845B1 (ko) 반도체 기판의 제조 방법
TWI750389B (zh) 絕緣體上半導體結構的製造方法
JPH10200079A (ja) 半導体部材の製造方法および半導体部材
JP2001085649A (ja) Ｓｏｉウェーハおよびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12223026

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2007713606

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007713606

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200780002924.3

Country of ref document: CN

Ref document number: 1020087018175

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE