CN101371334B - Soi晶片的制造方法及soi晶片 - Google Patents

Soi晶片的制造方法及soi晶片 Download PDF

Info

Publication number
CN101371334B
CN101371334B CN2007800029243A CN200780002924A CN101371334B CN 101371334 B CN101371334 B CN 101371334B CN 2007800029243 A CN2007800029243 A CN 2007800029243A CN 200780002924 A CN200780002924 A CN 200780002924A CN 101371334 B CN101371334 B CN 101371334B
Authority
CN
China
Prior art keywords
wafer
soi
layer
film
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800029243A
Other languages
English (en)
Other versions
CN101371334A (zh
Inventor
八木真一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101371334A publication Critical patent/CN101371334A/zh
Application granted granted Critical
Publication of CN101371334B publication Critical patent/CN101371334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明是一种SOI晶片的制造方法，是针对在基底晶片上已形成氧化膜与SOI层的SOI晶片的SOI层上，使磊晶层生长来增厚SOI层的SOI晶片的制造方法，其特征为：以使上述磊晶层生长的SOI晶片的磊晶生长开始时的加热光的波长域中的表面反射率，成为30％以上80％以下的方式，来进行磊晶生长。由此，提供一种SOI晶片的制造方法，针对在基底晶片上已形成氧化膜与SOI层的SOI晶片的SOI层上，使磊晶层生长来增厚SOI层的SOI晶片的制造方法，可制造出滑移位错等较少的高质量的SOI晶片。

Description

SOI晶片的制造方法及SOI晶片
技术领域
本发明是关于一种于成为基板的绝缘层上覆硅(Silicon on Insulator；SOI)晶片上使半导体单晶膜磊晶生长，增厚SOI层而成的制造SOI晶片的方法。
背景技术
将结合晶片与基底晶片贴合后，将结合晶片薄膜化后的贴合基板是使用作为高性能组件用的半导体基板。如此的贴合基板之一，已知有硅的SOI基板。
作为SOI基板的制造方法，例如，已知有以下的贴合法。也即，先准备已镜面研磨的二片硅晶片(结合晶片与基底晶片)，至少于其中一方的晶片形成氧化膜。然后，将这些晶片隔着氧化膜贴合之后，经热处理提高结合强度。之后，将结合晶片薄膜化而得到形成有绝缘层上覆硅(Silicon on Insulator；SOI)层的SOI基板。作为此薄膜化的方法，是通过磨削、蚀刻结合晶片至某程度薄膜化后，再通过化学机械研磨(chemical mechanical polishing)表面，进行精加工而成为预定的SOI层厚度。
利用此方法制造出来的SOI晶片，其SOI层的结晶性、氧化膜的可靠性，具有与通常的半导体晶片同样高的优点，但是此制造方法，其SOI层的膜厚均匀性有极限，会有即使采用高精度的加工手法，对于目标膜厚至多也仅可得到约±0.3μm的面内均匀性这样的缺点。又，从二片半导体晶片仅可得到一片SOI晶片，有成本高的问题。
最近，作为新的SOI晶片的制造方法，是如日本特开平5-211128号中提案的，将已注入离子的晶片与其他的晶片结合之后，通过热处理，利用离子注入层(以离子注入层为界)来进行剥离的方法，也即被称为所谓的离子注入剥离法的技术。此方法是在二片硅晶片之中，至少于其中一方形成氧化膜，且从结合晶片的主表面注入氢离子或稀有气体离子，于该晶片内部形成微小气泡(离子注入层)后，使该离子注入侧的面，隔着氧化膜与基底晶片密着，之后，施加热处理(剥离热处理)，以微小气泡层作为劈开面，将结合晶片薄膜状地剥离，依不同情况，再施加热处理(结合热处理)，强固地结合，制成SOI晶片的技术。
以此方法比较容易得到膜厚均匀性是±0.01μm以下的SOI晶片。
但是，SOI层的膜厚是具有数μm至数十μm的较厚的膜厚的SOI晶片，对于作为双极组件(Bipolar device)、功率组件(Power device)用，是极有用，今后的发展也令人期待。先前，为了制造具有如此的较厚的膜厚的SOI晶片，通过上述贴合法，首先，隔着氧化膜贴合结合晶片与基底晶片，于约1100℃进行结合热处理，接着，进行磨削与研磨处理，制造具有预定的膜厚的SOI晶片。但是此时，因为在晶片周边部发生未结合部，研磨前必须进行除去未结合部的边缘处理工序，有工序变得复杂，导致成本增加的问题。另外，如上所述，仅以研磨工序无法使SOI层的膜厚的均匀性良好，通过日本特开平5-160074号所揭示的被称为等离子体辅助化学蚀刻法(Plasma AssistedChemical Etching；PACE法)的气相蚀刻处理，使膜厚均匀化，再通过镜面研磨进行雾面等的除去，但是若如此地在气相蚀刻后进行研磨，反而有SOI层的膜厚的均匀性恶化，导入潜伤、损伤层，结晶性容易劣化这样的缺点，且加工成本依然会变高。
另一方面，离子注入剥离法中，因不需要上述晶片结合法中不可缺的边缘处理工序，于生产性、成本面有较大的优点。但是离子注入装置的加速电压是决定离子的注入深度，此注入深度将决定SOI层的膜厚，因此，作为量产机器而通常使用的大电流的离子注入装置中，因装置上的限制，约200keV的加速电压为其限度，而仅可制作出至多具有约2μm的膜厚的SOI层。因此，通过离子注入剥离法，为了形成具有此以上的膜厚的SOI层，必须有可得到更高加速电压的大电流的离子注入装置，但是可得到超过200keV的高加速电压的装置，其难以得到大电流，为了得到预定的注入量需要花费时间，结果来说，将导致成本变高，因此，在量产方面尚未达到实用化。另外，从为了改善剥离后的SOI表面的面粗度，而必须有研磨等的工序的观点来看，与PACE法有相同的问题点。
为了解决上述课题，日本专利公报第3358550号揭示一种SOI晶片的制造方法，其是在结合晶片与基底晶片之中，至少在其中一方形成氧化膜，且从结合晶片的主表面注入氢离子或稀有气体离子，形成离子注入层后，将该已注入离子侧的面，隔着氧化膜与基底晶片密着，接着，施加热处理，以该离子注入层作为劈开面(剥离面)，将结合晶片薄膜状地剥离，制作出具有SOI层的SOI晶片(成为基板的SOI晶片)后，于该SOI层上使磊晶层生长，来形成膜厚较厚的SOI层的SOI晶片的制造方法。
然而，上述的方法中，于成为基板的SOI晶片的SOI层上，利用灯加热方式的磊晶生长装置，在高温下进行磊晶生长时，晶片上容易发生滑移位错等，有SOI晶片的质量恶化的问题点，尚有需改良的空间。
发明内容
因此，本发明是为了解决如此的问题点而开发出来，其目的是提供一种SOI晶片的制造方法，是针对在基底晶片上形成有氧化膜与SOI层的SOI晶片的SOI层上，使磊晶层生长来增厚SOI层的SOI晶片的制造方法，可制造出滑移位错等较少的高质量SOI晶片的方法。
为了达成上述目的，本发明提供一种SOI晶片的制造方法，是针对在基底晶片上已形成氧化膜与SOI层的SOI晶片的SOI层上，使磊晶层生长来增厚SOI层的SOI晶片的制造方法，其特征为：以使上述磊晶层生长的SOI晶片的磊晶生长开始时的加热光的波长域中的表面反射率，成为30％以上80％以下的方式，来进行磊晶生长。
如此，针对在基底晶片上已形成氧化膜与SOI层的SOI晶片的SOI层上，使磊晶层生长来增厚SOI层的SOI晶片的制造方法，若使SOI晶片的表面上的加热灯光的反射率为30％以上80％以下，则由于SOI晶片的表面上的加热灯光的能量吸收是有效率地进行，因此，能使SOI晶片内的温度分布更均匀化，可抑制滑移位错等的发生。因此，可效率佳地得到滑移位错等较少的高质量的SOI晶片，提高生产性。
又，本发明可通过分别调节上述氧化膜的厚度与上述SOI层的厚度，来使上述磊晶层生长的SOI晶片的表面的反射率成为30％以上80％以下。
具有膜厚薄的SOI层的SOI晶片的表面上的反射率，会有因氧化膜与SOI层所构成的一次元光能隙结构的形成，而受到很大的帮助的情况。因此，可通过分别调节使磊晶层生长的SOI晶片的上述氧化膜与上述SOI层的厚度，来使SOI晶片的表面的反射率成为30％以上80％以下。
又，在本发明中，使上述磊晶层生长的SOI晶片，是可将氢离子、稀有气体离子或这些的混合气体离子，从结合晶片的表面进行离子注入，于晶片内部形成离子注入层，然后使该结合晶片的离子注入侧的表面与基底晶片的表面，隔着氧化膜而密着，接着，施加热处理，以该离子注入层作为劈开面，使结合晶片薄膜状地分离而制作。
利用上述的离子注入剥离法来制作成为使磊晶层生长的基板的SOI晶片时，本发明的效果特别显著。以离子注入剥离法制作出来的成为基板的SOI晶片，其SOI层最大约至2μm为止，容易满足其表面反射强的条件。又，以离子注入剥离法制作出来的成为基板的SOI晶片，其SOI层的膜厚均匀性高，如于如此的SOI层上进行磊晶生长，则可制造出其SOI层的膜厚均匀的厚膜SOI晶片。
若是通过如上述般的SOI晶片的制造方法而制造出来的SOI晶片，则为滑移位错等较少、膜厚均匀性高的具有厚膜SOI层的高质量的SOI晶片。
如本发明般，针对在基底晶片上已形成氧化膜与SOI层的SOI晶片的SOI层上，使磊晶层生长来增厚SOI层的SOI晶片的制造方法，若以使上述磊晶层生长的SOI晶片的磊晶生长开始时的加热光的波长域中的表面反射率，成为30％以上80％以下的方式，来进行磊晶生长，则能使晶片内的温度分布更均匀化，其结果，可抑制滑移位错等的发生。因此，可效率佳地制造出滑移位错等较少的高质量的厚膜SOI晶片。
附图说明
图1是表示于SOI晶片的SOI层上，使磊晶层生长来增厚SOI层的SOI晶片的工序的说明图。
图2是可用于本发明的单片式气相磊晶生长装置的概要构成图。
图3是模式化表示因光能隙结构(photonic band gap structures)的形成而于SOI层侧的光反射的样子。
图4是表示SOI晶片的反射率的测定结果的图表。
图5是表示磊晶生长前的SOI晶片的反射率与磊晶生长后的总滑移长度之间的关系的图表。
具体实施方式
本发明者反复检讨有关在成为基板的SOI晶片的SOI层上，使磊晶层生长时，会容易发生滑移位错等的问题。其中，本发明者着眼于折射率相异的氧化膜与SOI层，于磊晶生长开始时，满足特定的层厚关系的情况下，形成下述的一次元光能隙结构(photonic band gap structures)，对于照射的加热光谱的反射率变成极大。而且，认为因如此的氧化膜与SOI层的光学结构而由来的反射特性，在通过加热光照射来进行SOI晶片的加热时，将造成不均匀，导致滑移位错等的发生。
其次，本发明者发现，氧化膜与SOI层的积层部，于特定的波长域，形成一次元光能隙结构，产生强烈反射时，利用适当地调节层厚关系，可大幅抑制此反射。
又，本发明者努力检讨的结果，发现磊晶生长所使用的加热光的光谱，其强度峰值，通常位于1.0μm附近的波长域，为了使对于氧化膜与SOI层的积层部所显示的该当波长域的光的反射率减小，通过调节氧化膜与SOI层的层厚关系，具体地，以该当波长域中的表面的反射率为80％以下，优选是可以成为70％以下的方式，通过调节磊晶生长进行前的时点中的成为基板的SOI晶片的氧化膜的厚度t1与SOI层的厚度t2，有帮助于来自光源的加热的波长成分，可有效率地被SOI晶片吸收，能极有效地抑制伴随着使磊晶层生长时的加热而发生的滑移位错等。
以下更详细说明。
本发明者详细检讨于成为基板的SOI晶片的SOI层上进行磊晶生长时的条件与晶片上的滑移位错等的发生之间的关系的结果，掌握下述的事实。
(1)于成为基板的SOI晶片的SOI层上，进行磊晶生长时，有容易发生滑移位错等的情况。具体地，是通过从SOI层侧的光照射来加热SOI晶片的情况。
(2)滑移位错等的发生，其中显著的是因照射的加热光的波长(以下以峰值波长λ表示)、以及氧化膜与SOI层的该当波长域中的光学厚度tOP满足一定的关系的情况，特别是在磊晶生长开始时，满足接近tOP＝0.5λ的关系时，显著地发生滑移位错等。
进行磊晶生长时的加热光照射时，在满足上述(2)的情况下，特别容易发生滑移位错等的原因，一般认为是如以下所述。
SOI层表面的光反射，一般认为是周围的环境(例如空气)与SOI层的折射率差而由来的全反射，但此仅发生于光的入射角度大于一定的临界角度以上的情况，可于面内以宽广的光源，对SOI晶片的全面均匀地照射加热光的情况时，并不成为问题。但是，组合折射率互相差异大的氧化膜与SOI层时，根据其层厚与入射光的波长的关系，即使光的入射方向接近面的法线方向的情况，也可能产生非常强烈的反射。
例如，已知如硅氧化膜与硅层交互积层的结构般，在折射率周期性变化的积层体的层厚方向，对于光量子化的电磁波能量，形成与结晶内的电子能量类似的带结构(band structures)，会妨碍对应折射率变化的周期的特定波长的电磁波侵入积层体结构中。如此的结构称为光能隙结构(photonic bandgap structures)，多层膜的情况时，因折射率变化仅形成于层厚方向，因此，也狭义地称为一次元光能隙结构。
如此的光能隙结构，其积层周期数越多，有入射被禁止的波长域(也就是反射率变大的波长域，以下称为光能隙域)变广的倾向，但是即使积层周期数为一，仅光能隙域相对地变窄，而于能隙中心波长附近产生非常大的反射，并无改变。典型的SOI晶片结构，也就是在基底晶片上形成氧化膜与SOI层各一层的上述积层部的结构，便该当于此种结构；用以产生一次元光能隙结构的条件，是如当氧化膜的该当波长域中的折射率设为n1、SOI层的该当波长域中的折射率设为n2，则氧化膜与SOI层的入射光波长域中的光学厚度tOP＝n1×t1+n2×t2满足入射光的波长1/2(也即0.5λ)的情况。此时，通过如图3所示的一次元光能隙结构的形成，于SOI层18侧引起加热光hv的强烈反射。特别是氧化膜与SOI层的光学厚度比(t1×n1)/(t2×n2)于1的附近时(也即，两层的光学厚度相等时)，引起强反射的波长域变得最广，反射率也变高。另外，氧化膜的红外线波长域的折射率n1，在硅氧化膜的情况为1.5，SOI层的折射率n2，在硅单晶的情况为3.5，在锗(Ge)的情况为4.0，在SixGe1-x的情况时，Si为3.5，Ge为4.0，则依混晶比x的值，采用线性内插而得的折射率。
若氧化膜与SOI层所形成的光能隙的中心波长，接近入射光的波长λ，则即使对SOI层表面均匀地照射加热光，因反射的影响，晶片的层厚方向的加热分布变成不均匀(此不均匀是如后的详述，并非因反射产生的SOI层侧变成低温而发生者)。发生基底晶片的层厚方向的温度不均匀时，基底晶片的面内热应力也在层厚方向产生分布，作为用以发生滑移位错等的应力而产生作用。特别是若在基底晶片内形成氧析出物，则一般认为会于该氧析出物的周围，在构成晶片的硅单晶基体(Bulk)领域中，导入多数的滑移位错等的结晶缺陷。
因此，为了使氧化膜与SOI层的积层部所形成的光能隙的中心波长，尽量远离入射光的峰值波长λ，通过调节氧化膜与SOI层的各层厚度，可有效地抑制成为上述温度不均匀的原因的加热光的反射，具体地，可使反射率为80％以下。但是，现状的SOI晶片的结构，使反射率未满30％有困难，若要使反射率未满30％，则会由于产率的降低而使得成本增加。
对此，本发明者通过实验努力检讨的结果，成为氧化膜的SiO2的波长域中的折射率设为n1，成为SOI层的半导体的波长域中的折射率设为n2，为了使这些氧化膜与SOI层的波长域的光学厚度tOP尽量远离0.5λ，分别调整氧化膜的厚度t1与SOI层的厚度t2，由此，可使反射率为30％以上80％以下。其结果，可通过从SOI层侧的光照射，更均匀地加热SOI晶片，可有效地防止磊晶生长时，于SOI晶片发生的滑移位错等。
又，磊晶生长时的加热，是通过仅配置于SOI层的第一主表面侧的加热光源来进行，也即利用单面加热方式的磊晶生长装置来进行时，可特别显著地发挥上述本发明的效果。如此的磊晶生长装置中，通常，通过配置于基底晶片的第二主表面侧(背面侧)的温度传感器(例如辐射温度计)，一面测定该基底晶片的温度，一面以使所测定的基底晶片的温度可升温、保持于设定加热温度的方式，控制上述加热光光源的发热输出，来进行加热。此时，若SOI层与氧化膜皆形成光能隙结构，则招致下述的状况。
也即，在初期阶段中，因温度传感器所检测到的基底晶片的温度低于设定温度，所以加热光光源的输出是控制向增加方向，于是开始升温。但是，在SOI层侧，由于到来的加热光的多数被反射，因此，于基底晶片的第二主表面侧检测到的温度也不太上升。其结果，光源的控制部为使检测温度接近目标值，不断地增加加热光的输出。也即，与不太发生反射的情况(例如，于未形成SOI层的镜面研磨晶片等之上，进行磊晶生长的情况)相较，加热光光源的输出会被控制成偏向过度侧的状态。另一方面，从SOI层表面向基底晶片侧的热传达，不仅是因加热光的直接入射所导致的辐射热传达，当然地，来自周围环境的热传导也有关连。而且，若加热光光源的输出偏向过度侧，则不受反射影响的周围环境的温度，异常地升高，与此接触的SOI层侧的温度会过度上升，使基底晶片的表背面的温度差变得非常大。其结果，SOI晶片的温度的不均匀容易不断地扩大。但是，通过抑制氧化膜与SOI层的积层部中的光能隙形成，如本发明般的表面的反射率成为30％以上80％以下，则即使利用单面加热方式的磊晶生长装置，也可有效地防止SOI晶片上的滑移位错等的发生。
此效果是于加热设定温度例如为较高的1000℃以上1300℃以下、或是至其设定温度为止的升温速度例如为较快的50℃/秒以上100℃/秒以下的情况时，特别显著。也即，设定升温速度快时，在晶片的厚度方向的热传导未充分进行之间，加热光光源的输出变强，要被测定温度的基底晶片的第二主表面上的温度上升，相对于SOI层侧的温度，变成越来越延迟。其结果，加热光光源的输出更容易变成过度地强烈，而变成容易发生温度不均匀。
以下，一面参照添附的图面一面具体地说明本发明的实施方式，但是本发明不限定于这些方式。
图1是表示在成为基板的SOI晶片的SOI层上，使磊晶层生长，来增厚SOI层的SOI晶片的制造方法的说明图，表示成为使磊晶层生长的基板的SOI晶片，是通过贴合二片硅晶片，之后通过离子注入剥离法，将SOI层薄膜化的方法而制作的方法。
在此，制作成为使磊晶层生长的基板的SOI晶片的工序，是设为通过离子注入剥离法，但是不限于离子注入剥离法，以任何方法制作皆可。例如，也可为在硅晶片注入氧离子后进行热处理的方法(SIMOX法)；作为结合晶片，也可采用在单晶硅晶片上，使Si、SiGe、Ge等的半导体单晶磊晶生长而成的磊晶晶片。又，贴合后，通过磨削等而薄膜化，来制造SOI晶片的情况也可适用。
首先，在工序(a)中，准备二片硅镜面晶片，此步骤是准备成为配合组件规格的支持基板的基底晶片14、与成为SOI层的结合晶片11。
接着，在工序(b)中，将其中至少一方的晶片，在此是结合晶片11，例如进行热氧化，于其表面形成例如膜厚10nm以上500nm以下的氧化膜12。此氧化膜的形成可采用CVD等的方法。
上述氧化膜的膜厚，当热氧化时，可通过氧化处理温度、时间、用于氧化处理的环境中的氧浓度等，精密地调节。此时，提高氧化处理温度、延长氧化处理时间、或是提高用于氧化处理的环境中的氧浓度，有助于增加氧化膜12的膜厚。此氧化膜12的膜厚，在维持此状态下，将成为之后的工序(f)中要被制作的成为基板的SOI晶片的氧化膜(埋入氧化膜)17的膜厚t1。
接着，在工序(c)中，对于结合晶片11的一面注入选自氢离子或稀有气体(氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe))离子所组成的离子群中的至少一种，在此是氢离子，于离子的平均进入深度处，形成平行于表面的离子注入层13。
离子注入层13的深度，例如可为20nm以上2000nm以下的值，可通过离子注入能量等精密地调节。此时，提高离子注入能量是帮助于离子注入层13的深度向更深的方向。此离子注入层13的深度是与决定之后的工序(f)中制作的成为基板的SOI晶片的SOI层18的膜厚有直接的关连，几乎等于氧化膜17的膜厚与刚剥离之后的SOI层18的膜厚的和。
接着，工序(f)是将注入氢离子的结合晶片11的氢离子注入面，隔着氧化膜与基底晶片14重迭密着的工序。于常温清净的环境下，通过使二片晶片的表面之间接触，不使用黏着剂来黏着晶片之间。
接着，工序(e)是以离子注入层13为边界而剥离，使剥离晶片15与SOI晶片16分离的剥离热处理工序。例如于惰性气体环境下，利用约400～600℃的温度加以热处理，因结晶的再配列与气泡的凝集，使剥离晶片15与SOI晶片16分离。又，通过提高形成剥离用离子注入层13时的离子注入量、或对于重迭面预先进行等离子体处理，使表面活性化，也有可省略剥离热处理的情况。另外，剥离晶片15的剥离面研磨后，可再利用作为结合晶片或基底晶片。
剥离工序之后，于工序(f)进行结合热处理工序。此工序是因上述工序(d)(e)的密着工序与剥离热处理工序而密着的晶片之间的结合力，仅依照此状态使用于组件工序时，此结合力弱，因此对于SOI晶片16施以高温的热处理来作为结合热处理，使结合强度充分。此热处理，例如于惰性气体环境下，在1000～1200℃，进行30分钟至二小时的范围。
此时，将剥离热处理例如于800℃以上的高温下进行，由此兼具结合热处理的作用，也可省略单独地进行的结合热处理。
另外，之后，为了除去SOI层18的表面，也即剥离面的在工序(c)中因离子注入所造成的损坏层等，可进行研磨量非常小的研磨也即所谓的接触抛光、或是进行蚀刻除去氧化热处理后生成的氧化膜，也即进行牺牲氧化等。
经过以上的工序，即可制作出具备氧化膜17与SOI层18，成为用以于SOI层18上进行磊晶生长的基板的SOI晶片19。
接着，工序(g)是于成为基板的SOI晶片的SOI层上，进行磊晶生长，制造具有预定厚度的SOI层的SOI晶片的工序。
此磊晶生长是如图2所示，利用单片式的气相磊晶生长装置来进行。此磊晶生长装置30是例如于单晶硅晶片(晶片W)等的基板的主表面，一片片地进行用以气相磊晶生长的伴随加热的处理的装置。
磊晶生长装置30，主要具备磊晶生长容器31、用以载置晶片W的承受器32、支持承受器32的支持装置33、温度测定装置34、用以加热晶片W的加热装置35等而构成。磊晶生长容器31是将晶片W配置于内部，用以进行磊晶生长者，其顶壁31a与底壁31b是由透光性的石英构成。另外，于热处理容器31的侧壁，形成用以供给反应气体至磊晶生长容器31内的气体供给口31c、与用以从磊晶生长容器31排出反应气体的气体排出口31d。
承受器32备置于磊晶生长容器31的内部，被覆碳化硅于石墨而形成。承受器32的顶面形成用以载置晶片W的略圆形的沉孔32a。支持装置33是由：于承受器32的下方，往上下方向延伸的旋转轴33a(旋转轴33a是与未图标的旋转驱动装置链接)；以及从旋转轴33a上端向上方倾斜而放射状地分歧，其前端部支持承受器32底面的轮辐33b所构成。于承受器32的背面与支持装置33的轮幅33b前端部接触之处，构成未图示的凹部。轮幅33b前端部陷入此凹部，使承受器32固定于支持装置33上。
本实施方式中，用于磊晶生长的加热，其至磊晶生长温度为止的升温速度，是设定成以50℃/秒以上100℃/秒以下，例如75℃/秒的急速加热来进行。SOI晶片是被配置在上侧，并使其SOI层可面向加热灯35。加热灯35发出的加热光，例如其峰值波长λ为例如100nm的近红外线。
磊晶生长的反应温度，例如硅的情况是于900℃以上1200℃以下进行。另外，磊晶生长的反应时间，例如是于三十秒以上三十分钟以下进行。反应时间也可延长，但此时的生产性会降低。另外，磊晶层的膜厚可通过反应气体的流量、反应温度、反应时间来调节。
磊晶生长后的磊晶层20与磊晶生长前的SOI层18成为一体，形成磊晶生长后的SOI晶片21的SOI层。
如此，可制造出具有预定膜厚的SOI层的SOI晶片21。
然而，如上所述，在工序(b)的阶段中，决定氧化膜17的厚度t1。另外，工序(c)的离子注入时的离子注入能量所决定的离子注入深度，因于工序(e)的阶段中剥离，刚剥离之后的SOI层18的厚度t2是决定于工序(c)时。也即，在工序(b)与工序(c)的阶段中，可适当地调节条件，以调节氧化膜17的厚度t1以及SOI层18的厚度t2的厚度。
在此叙述了以离子注入法制作成为基板的SOI晶片时，氧化膜17的膜厚t1、SOI层18的厚度t2的调节方法，但以其他方法来制作成为使磊晶层生长的基板的SOI晶片时，也可利用适当的方法来调节氧化膜的厚度t1与SOI层的厚度t2。例如，植氧分离(Separation by Implantation of Oxygen；SIMOX)法中，例如可通过调节氧离子注入时的注入能量等，调节氧化膜的厚度t1与SOI层的厚度t2。
又，若决定了两层的各层厚t1、t2和折射率n1、n2，依光能隙理论，可通过计算而模拟积层部的反射率的波长相关性。
也即，本发明的特征在于氧化膜17与SOI层18的积层部尽量不形成一次元光能隙结构，也就是说，调节硅氧化膜17的层厚t1与SOI层18的层厚t2，使得两层的光学厚度的合计tOP，尽量与成为光能隙的形成条件的0.5λ的点作区隔。于磊晶生长开始时满足如此的层厚关系，即可抑制磊晶生长后的SOI晶片上的滑移位错等的缺陷密度。磊晶生长开始时具有预定的反射率，会对于磊晶生长后的SOI晶片的质量造成影响，一般认为是因为若生长开始时面内温度不均匀，则磊晶层不均匀地生长，而于之后的生长过程中，均匀性也未被修正的缘故。
实施例1
以下，例示本发明的实施例，更具体地说明本发明，但本发明不限定于这些实施例。
依据图1，说明通过离子注入剥离法来制作成为基板的SOI晶片的方法。
准备四片氧浓度20ppma的CZ单晶硅基板(直径200mm(8英时)、厚625μm)的薄圆板状的晶片，分别各以二片作为结合晶片与基底晶片。
接着，将此二片结合晶片于氧化环境下进行热处理，于晶片表面全体形成氧化膜。此时，调节热处理的时间，使氧化膜的厚度成为145nm。对于此结合晶片，以掺杂量10×1016/cm2，并通过调节注入能量来使注入深度为195nm、215nm的条件，分别对二片结合晶片进行氢离子注入。
接着，依据图1的工序(d)(e)(f)，准备二片成为基板的SOI晶片。这些SOI晶片的氧化膜的厚度t1与SOI层的厚度t2的组合也即t2/t1的组合，分别为50nm/145nm、70nm/145nm。
测定这些SOI晶片的反射率，其结果表示于图4。于加热灯的光量为最大的1000nm附近，反射率分别为76％、80％。
接着，利用如图2所示的单片式的气相磊晶生长装置，于上述的成为基板的SOI晶片的SOI层上，生长磊晶层。反应温度为1050℃，反应时间为三十秒。磊晶层的膜厚皆为1000nm，磊晶生长后的SOI层的总膜厚与氧化膜的厚度，分别成为1050nm/145nm、1070nm/145nm。
如此，对于进行磊晶生长后的SOI晶片，测定总滑移长度，分别为5mm、30mm。
实施例2、比较例
接着、准备七片以与实施例1相同的方法(注入深度215nm)，调节氧化膜的厚度与SOI层的厚度，使表面反射率分别为30％～95％的成为基板的SOI晶片。于这些成为基板的SOI晶片上，以反应温度1050℃、反应时间三十秒的条件，生长1000nm的磊晶层，来制造SOI晶片。
磊晶生长后测定的总滑移长度与磊晶生长前的SOI晶片的反射率的关系，表示于图5。反射率超过80％的SOI晶片中，总滑移长度有超过容许值也就是100mm的可能性，但是反射率80％以下的SOI晶片中，总滑移长度于容许值以下，特别是反射率于70％以下时几乎为零。反射率于60％以下时则皆为零。
又，本发明不限定于上述实施方式。上述实施方式仅为例示。凡是具有与本发明的权利要求中记载的技术思想实质上具有相同的构成，可产生相同的效果者，不论为如何的方式，皆应包含于本发明的技术范围内。

Claims (2)

1.一种SOI晶片的制造方法，是针对在基底晶片上已形成氧化膜与SOI层的SOI晶片的SOI层上，使磊晶层生长增厚SOI层的SOI晶片的制造方法，其特征为：
使用设置在上述SOI层侧的加热光源进行单面加热，由此，通过分别调节上述氧化膜的厚度与上述SOI层的厚度，以使上述磊晶层生长的SOI晶片的磊晶生长开始时的加热光的波长域中的表面反射率，成为30％以上80％以下的方式，来进行磊晶生长。
2.如权利要求1所述的SOI晶片的制造方法，其中，使上述磊晶层生长的SOI晶片，是将氢离子、稀有气体离子或这些的混合气体离子，从结合晶片的表面进行离子注入，于晶片内部形成离子注入层，然后使该结合晶片的离子注入侧的表面与基底晶片的表面，隔着氧化膜而密着，接着，施加热处理，以该离子注入层作为劈开面，使结合晶片薄膜状地分离而制作。
CN2007800029243A 2006-01-23 2007-01-15 Soi晶片的制造方法及soi晶片 Active CN101371334B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006013558A JP5168788B2 (ja) 2006-01-23 2006-01-23 Ｓｏｉウエーハの製造方法
JP013558/2006 2006-01-23
PCT/JP2007/050391 WO2007083587A1 (ja) 2006-01-23 2007-01-15 Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ

Publications (2)

Publication Number Publication Date
CN101371334A CN101371334A (zh) 2009-02-18
CN101371334B true CN101371334B (zh) 2012-05-16

Family

ID=38287540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800029243A Active CN101371334B (zh) 2006-01-23 2007-01-15 Soi晶片的制造方法及soi晶片

Country Status (6)

Country Link
US (1) US7892948B2 (zh)
EP (1) EP1978543B1 (zh)
JP (1) JP5168788B2 (zh)
KR (1) KR101355428B1 (zh)
CN (1) CN101371334B (zh)
WO (1) WO2007083587A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016534A (ja) * 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
JP5459900B2 (ja) * 2007-12-25 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101446167B1 (ko) * 2008-02-18 2014-10-01 가부시키가이샤 후지미인코퍼레이티드 미세 구조의 제작 방법 및 미세 구조를 갖는 기판
US8698106B2 (en) * 2008-04-28 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Apparatus for detecting film delamination and a method thereof
JP4666189B2 (ja) 2008-08-28 2011-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2010062452A (ja) * 2008-09-05 2010-03-18 Sumco Corp 半導体基板の製造方法
US8956951B2 (en) * 2009-09-04 2015-02-17 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
JP5604907B2 (ja) * 2010-02-25 2014-10-15 信越半導体株式会社 気相成長用半導体基板支持サセプタおよびエピタキシャルウェーハ製造装置およびエピタキシャルウェーハの製造方法
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
JP6210043B2 (ja) * 2014-09-26 2017-10-11 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
CN107265399A (zh) * 2017-07-03 2017-10-20 上海先进半导体制造股份有限公司 硅片密封腔体的制作方法
US20220177296A1 (en) * 2019-08-23 2022-06-09 Hewlett-Packard Development Company, L.P. Epitaxial-silicon wafer with a buried oxide layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258324A (zh) * 1997-05-27 2000-06-28 Memc电子材料有限公司 水平反应器用的二次边缘反射器
CN1461496A (zh) * 2001-04-18 2003-12-10 信越半导体株式会社 贴合基板的制造方法
CN1604280A (zh) * 2003-10-01 2005-04-06 株式会社电装 半导体器件、切割半导体器件的切割设备及其切割方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254830A (en) 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5882468A (en) * 1996-02-23 1999-03-16 International Business Machines Corporation Thickness control of semiconductor device layers in reactive ion etch processes
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6771895B2 (en) * 1999-01-06 2004-08-03 Mattson Technology, Inc. Heating device for heating semiconductor wafers in thermal processing chambers
JP4553423B2 (ja) * 1999-09-16 2010-09-29 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハおよびその製造方法
JP2003045818A (ja) * 2001-08-02 2003-02-14 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
US6800833B2 (en) * 2002-03-29 2004-10-05 Mariusch Gregor Electromagnetically levitated substrate support
FR2846786B1 (fr) * 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258324A (zh) * 1997-05-27 2000-06-28 Memc电子材料有限公司 水平反应器用的二次边缘反射器
CN1461496A (zh) * 2001-04-18 2003-12-10 信越半导体株式会社 贴合基板的制造方法
CN1604280A (zh) * 2003-10-01 2005-04-06 株式会社电装 半导体器件、切割半导体器件的切割设备及其切割方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
J.Pejnefors S.-L.Zhang
J.Pejnefors,S.-L.Zhang,H.H.Radamsson,and M.Ostling.Effects of Growth Kinetics and Surface Emissivity onChemical Vapor Deposition of Silicon in a Lamp-HeatedSingle-Wafeer Reactor.Electrochemical and Solid-State Letters4 11.2001,4(11),G98-G100. *
JP特开2001-85649A 2001.03.30

Also Published As

Publication number Publication date
EP1978543A1 (en) 2008-10-08
CN101371334A (zh) 2009-02-18
JP5168788B2 (ja) 2013-03-27
KR101355428B1 (ko) 2014-01-27
EP1978543B1 (en) 2017-09-27
US20090042364A1 (en) 2009-02-12
JP2007194539A (ja) 2007-08-02
US7892948B2 (en) 2011-02-22
EP1978543A4 (en) 2010-09-22
KR20080102362A (ko) 2008-11-25
WO2007083587A1 (ja) 2007-07-26

Similar Documents

Publication Publication Date Title
CN101371334B (zh) Soi晶片的制造方法及soi晶片
US7833878B2 (en) Method for manufacturing SOI substrate
US7052948B2 (en) Film or layer made of semi-conductive material and method for producing said film or layer
KR101111436B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
EP2770525B1 (en) Method for producing transparent soi wafers
US20240022229A1 (en) Composite substrate
CN108780776B (zh) 使半导体表面平整的制造方法
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JPH10275905A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
US9741603B2 (en) Method for producing hybrid substrate, and hybrid substrate
KR102173455B1 (ko) 접합 soi웨이퍼의 제조방법
EP2757574B1 (en) Method for manufacturing composite wafer
JP2013125909A (ja) Ｓｏｉウェーハの製造方法
CN104025254A (zh) 贴合soi晶片的制造方法
TWI750389B (zh) 絕緣體上半導體結構的製造方法
CN114730699A (zh) 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法
EP1981065B1 (en) Process for producing soi wafer
JP4826994B2 (ja) Ｓｏｉウェーハの製造方法
JP2010287817A (ja) Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板
TW200818321A (en) Semiconductor on insulator structure made using radiation annealing
JP4816856B2 (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant