WO2007018026A1 - 可変抵抗素子とその製造方法並びにそれを備えた記憶装置 - Google Patents
可変抵抗素子とその製造方法並びにそれを備えた記憶装置 Download PDFInfo
- Publication number
- WO2007018026A1 WO2007018026A1 PCT/JP2006/314487 JP2006314487W WO2007018026A1 WO 2007018026 A1 WO2007018026 A1 WO 2007018026A1 JP 2006314487 W JP2006314487 W JP 2006314487W WO 2007018026 A1 WO2007018026 A1 WO 2007018026A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- electrode
- variable resistor
- resistance element
- variable
- variable resistance
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000003860 storage Methods 0.000 title claims description 9
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 20
- 239000010936 titanium Substances 0.000 claims description 15
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910017052 cobalt Inorganic materials 0.000 claims description 8
- 239000010941 cobalt Substances 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 7
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052720 vanadium Inorganic materials 0.000 claims description 7
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- 239000011701 zinc Substances 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- 150000003624 transition metals Chemical class 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 33
- 239000000463 material Substances 0.000 abstract description 30
- 230000008569 process Effects 0.000 abstract description 9
- 229910000510 noble metal Inorganic materials 0.000 abstract description 6
- 239000007772 electrode material Substances 0.000 abstract description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 18
- 239000010410 layer Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- -1 nickel nitride Chemical class 0.000 description 3
- 229910000480 nickel oxide Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910000484 niobium oxide Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- SKKMWRVAJNPLFY-UHFFFAOYSA-N azanylidynevanadium Chemical compound [V]#N SKKMWRVAJNPLFY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- YDTFRJLNMPSCFM-YDALLXLXSA-M levothyroxine sodium anhydrous Chemical compound [Na+].IC1=CC(C[C@H](N)C([O-])=O)=CC(I)=C1OC1=CC(I)=C(O)C(I)=C1 YDTFRJLNMPSCFM-YDALLXLXSA-M 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- AKJVMGQSGCSQBU-UHFFFAOYSA-N zinc azanidylidenezinc Chemical compound [Zn++].[N-]=[Zn].[N-]=[Zn] AKJVMGQSGCSQBU-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/52—Structure characterized by the electrode material, shape, etc.
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
Definitions
- Variable resistance element a method for manufacturing the same, and memory device including the same
- the present invention includes a first electrode, a second electrode, and a variable resistor, the variable resistor being in a region sandwiched between the first electrode and the second electrode, and between the two electrodes.
- the present invention relates to a variable resistance element whose electric resistance is changed by applying a voltage pulse, and a manufacturing method thereof.
- the present invention also relates to a memory device provided with the variable resistance element.
- NVRAM non-volatile random access memory
- FeRAM Feroelectric RAM
- MRAM Magnetic RAM
- OUM Olet Ultra Mem
- various device structures such as ory
- these current memory devices have their merits and demerits, and it is still far from the ideal realization of “universal memory” that combines the advantages of SRAM, DRAM, and flash memory.
- Resistive non-volatile memory RRAM Resistive Random Access Memory
- variable resistance elements Resistive Random Access Memory
- FIG. 1 the lower electrode 3 serving as the second electrode, the variable resistor 2 and the upper electrode 1 serving as the first electrode are laminated in order.
- the resistance value can be reversibly changed by applying a voltage pulse between the upper electrode 1 and the lower electrode 3.
- a novel nonvolatile memory device can be realized by reading the resistance value in this reversible resistance change operation (hereinafter referred to as “switching operation” as appropriate).
- variable resistor 2 is reversible by applying voltage pulses to the perovskite material known for its giant magnetoresistance effect by Shangquing Liu and Alex Ig natiev at the University of Houston, USA.
- the method of changing the above is disclosed in the following Patent Document 1 and Non-Patent Document 1.
- This is a perov known for its giant magnetoresistance effect While using a skite material, it is extremely technological that resistance changes of several orders of magnitude appear even at room temperature without the application of a magnetic field.
- the material of the variable resistor 2 is a perovskite-type oxide, crystalline prasedium 'calcium' manganese oxide Pr Ca MnO (PCMO) film. ing.
- variable resistor 2 may be made of titanium oxide (TiO 2) film or nickel oxide (NiO) film.
- Oxides of transition metal elements such as zinc oxide (ZnO) film and niobium oxide (NbO) film
- Non-patent document 2 and patent document 2 are known to show a reversible resistance change.
- the phenomenon of switching operation using NiO is reported in detail in Non-Patent Document 3.
- Patent Document 1 US Patent No. 6204139
- Non-Patent Document 2 H. Pagnia, "Bistable Switching in Electroformed Metal-Insulator-Metal Devices", Phys. Stat. Sol. (A), vol. 108, pp. 11-6 5, 1988
- Patent Document 2 Special Table 2002—537627 Specification
- Non-Patent Document 3 Baek, I. G. “Highly Scalable Non—volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses”, IEDM 04, pp. 587—590, 2004
- Ni Non-patent document 3 using O has a problem that the write current is large (several mA).
- the material of the upper electrode 1 and the lower electrode 3 also has a restriction that a noble metal electrode is desirable from the viewpoint of reliability.
- the present invention has been made as one means for solving the above-mentioned problems, and the object thereof is to realize a stable switching operation and to make a variable resistance element having a good holding characteristic highly compatible with a CMOS process. It is to provide with an easy method.
- variable resistance element of the present invention includes a first electrode, a second electrode, and a variable resistor, and the variable resistor is sandwiched between the first electrode and the second electrode.
- the variable resistor is a transition metal element. It is characterized by being an oxynitride! /
- variable resistance element of the present invention is characterized in that the variable resistor is an oxynitride of an element selected from among titanium, nickel, vanadium, zirconium, tungsten, cobalt, and zinc. .
- the second electrode is a conductive nitride containing the same element as the transition metal constituting the variable resistor made of oxynitride.
- the second electrode is a conductive nitride of an element selected from among titanium, nickel, vanadium, zirconium, tungsten, cobalt, and zinc. It is characterized by.
- variable resistance element of the present invention of the area of the region where the first electrode and the variable resistor are in contact with or facing each other, or the area of the region where the second electrode and the variable resistor are in contact with or facing each other
- the smaller area force is 0.06 m 2 or less.
- a step of forming a second electrode made of a conductive nitride of a transition metal, and an oxynitriding of a transition metal element by oxidizing the surface of the second electrode It is characterized by having a step of forming a variable resistor made of a material and a step of forming a first electrode.
- the second electrode is made of titanium, nickel, It is characterized by being a conductive nitride of an element selected from sodium, zirconium, tungsten, cobalt, and zinc.
- the memory device includes the first electrode, the second electrode, and the variable resistance antibody, and the variable resistor is sandwiched between the first electrode and the second electrode.
- a storage device including a variable resistance element that exists in a region and changes electrical resistance between a first electrode and a second electrode by applying a voltage nors between the first electrode and the second electrode.
- the variable resistor is an oxynitride of a transition metal element.
- variable resistance element using a transition metal element oxynitride according to the present invention as a variable resistor exhibits stable switching operation and good data retention characteristics.
- variable resistance element of the present invention a noble metal is not necessarily required as an electrode material, so that it can be easily manufactured with high consistency with an existing CMOS process.
- variable resistor material can be formed by oxidizing the surface of the lower electrode made of conductive nitride. If this manufacturing method is used, the variable resistor film can be formed by the heat treatment process of acid, which is a common process in the semiconductor process, and no special apparatus is required for film formation.
- a memory device including the variable resistance element of the present invention a memory device having a stable switching operation with a large resistance ratio and good data retention characteristics can be realized.
- Phone 'portable game' digital camera ⁇ It can be used as a recording medium for electronic devices such as printers.
- FIG. 1 is a perspective view showing a basic structure of a variable resistance element.
- FIG. 2 is a schematic cross-sectional view showing the variable resistance element according to the embodiment of the present invention in the order of the manufacturing process.
- FIG. 3 is a schematic cross-sectional view showing the variable resistance element according to the embodiment of the present invention in the order of manufacturing steps.
- FIG. 4 is a schematic cross-sectional view showing the variable resistance element according to the embodiment of the present invention in the order of manufacturing steps.
- FIG. 5 is a schematic cross-sectional view showing the variable resistance element according to the embodiment of the present invention in the order of manufacturing steps.
- FIG. 6 is a schematic cross-sectional view showing the variable resistance element according to the embodiment of the present invention in the order of manufacturing steps.
- FIG. 7 is a schematic cross-sectional view showing the variable resistance element according to the embodiment of the present invention in the order of manufacturing steps.
- FIG. 8 Voltage pulse applied to variable resistance element!
- FIG. 3 is a diagram showing the configuration of a measurement system for measuring IV characteristics.
- FIG. 9 A diagram showing a voltage pulse application and a resistance change of the variable resistance element according to the embodiment of the present invention.
- FIG. 10 is a graph showing retention characteristics in a low resistance state of the variable resistance element according to the embodiment of the present invention.
- FIG. 13 is a graph showing the relationship between the first electrode area and the switching resistance ratio.
- FIG. 14 is a block diagram showing a schematic block configuration in an embodiment of a storage device according to the present invention.
- FIG. 15 is a diagram showing a schematic memory cell array configuration in an embodiment of the memory device according to the present invention.
- FIG. 16 is a diagram showing a schematic memory cell cross-sectional structure in an embodiment of the memory device according to the present invention.
- variable resistance element exhibits a switching phenomenon in which the resistance is changed by application of a voltage pulse, and can be applied as a variable resistance material, and has made the present invention.
- a material of the variable resistor 2 made of an oxynitride of a transition metal element is a TiON (titanium oxynitride) film.
- TiON titanium oxynitride
- FIG. 7 shows a schematic cross-sectional structure diagram of the variable resistance element according to Example 1 of the present invention.
- This variable resistance element has a structure in which a second electrode 13 serving as a lower electrode, a variable resistor 12, and a first electrode 11 serving as an upper electrode are sequentially laminated in the direction perpendicular to the substrate.
- a contact hole 15 is opened in the interlayer insulating film 14 and a metal wiring 16 is performed.
- This variable resistance element can be manufactured through the following steps.
- a second electrode 13 as a lower electrode is deposited on a base substrate (not shown) by sputtering.
- the second electrode 13 is formed by depositing a titanium nitride (TiN) film, which is a conductive material (hereinafter, the second electrode is referred to as a TiN film 13 in the present embodiment) with a thickness of 2 OOnm. To do.
- TiN titanium nitride
- an oxidation treatment is performed to form a variable resistor material film 12 made of an oxynitride of a transition metal element on the surface of the TiN film 13.
- rapid thermal oxidation RTO is performed in a normal pressure (101 3 Pa), O atmosphere.
- TiON titanium oxide oxynitride layer
- the TiN film 11 as the material of the first electrode and the Ti ON film as the material of the variable resistor 12 is sequentially dry-etched.
- Variable resistance elements were fabricated in four sizes: m 2 , 0.080 ⁇ m 2 , 1.04 / zm 2 .
- the TiN film 13 as the lower electrode is covered using a resist patterned by a known photolithography technique as a mask. (Processing pattern not shown)
- an atmospheric pressure CVD method in which a silicon oxide film having a thickness of 500 nm is vapor-phase grown by mixing TEOS (tetraethoxysilane) with ozone and oxygen as the interlayer insulating film 14. The film is formed. Then, as shown in FIG. 6, a contact hole 15 reaching the first electrode 11 or the second electrode 13 is formed by etching the interlayer insulating film 14 using a resist patterned by photolithography as a mask. To do.
- TEOS tetraethoxysilane
- a TiN film with a thickness of 50 nm, an Al—Si—Cu film with a thickness of 400 nm, and a thickness A 50 nm TiN film was sequentially deposited by sputtering. (TiNZAl-Si-CuZTiN laminated structure) Then, by etching the metal wiring material using a resist patterned by photolithography as a mask, the first electrode 11 or the second electrode as shown in FIG. Metal wiring 16 connected to 13 through contact hole 15 was formed.
- FIG. 8 shows the configuration of a measurement system for applying voltage pulses to the variable resistance element and measuring IV characteristics.
- the measurement system includes a variable resistance element 21, a pulse generator 22, a digital oscilloscope 23, a parameter analyzer 24, and a switch 25.
- Parameter analyzer 24 is, for example, Agilent Technologies Use a model No. 4156B manufactured by one company and use it as a current / voltage measuring instrument.
- variable resistance element 21 is connected to the ground of the digital oscilloscope 23, and the other terminal is connected to the fixed end of the switching switch 25.
- Sarako, Digital Oshiguchi Connect one terminal of the scope 23 and one terminal of the panel generator 22.
- one terminal at the movable end of the switching switch 25 is connected to the other terminal of the digital oscilloscope 23 and the other terminal of the pulse generator 22 to form one circuit.
- the other terminal of the movable end of the switching switch is connected to the parameter analyzer 24 to form the other circuit. In this way, both circuits can be switched by the switching operation of the movable end of the switching switch 25 to form a measurement system.
- the switching switch 25 When applying the voltage pulse, the switching switch 25 is operated to electrically connect the pulse generator 22 and the variable resistance element 21 to apply the voltage pulse. The voltage pulse generated at this time is monitored by the digital oscilloscope 23. Subsequently, the switching switch 25 is connected to the parameter analyzer 24 (disconnected from the pulse generator 22), and the IV characteristic of the variable resistance element 21 is measured.
- a voltage pulse is generated and applied from the pulse generator 22 so that a voltage is applied to the upper electrode of the variable resistance element 21 at 2 V (negative pulse with a voltage amplitude of 2 V) and a pulse width (pulse application time) of 100 ⁇ sec.
- the later resistance value is obtained by measuring the I–V characteristics with Parameter Analyzer 24.
- a voltage pulse is generated again from the pulse generator 22 so that the voltage is applied to the variable resistance element 21 with + 2V (positive polarity pulse with a voltage amplitude of 2V) and a pulse width of 30 ⁇ sec. Measured by measuring I—V characteristics with parameter analyzer 44
- the IV characteristics are measured every time the voltage pulse is applied, and the current value when a voltage of +0.7 V is applied is measured. From the result, the resistance value of the variable resistance element after the voltage pulse application was obtained.
- the resistance value of the variable resistance element used in this embodiment changes when a voltage pulse of ⁇ 2V is applied, but the resistance value hardly changes even when a relatively low voltage of ⁇ 0.7V is applied. Then, the resistance value of the variable resistance element after the voltage pulse application can be measured without affecting the subsequent voltage noise application.
- FIG. 9 shows a pulse width of 1 for a variable resistance element manufactured with an upper electrode area of 0.043 ⁇ m 2.
- FIG. 6 is a diagram showing a change in resistance value when a negative polarity (2 V) of 00 nsec and a positive polarity (+2 V) of a pulse width of 30 ⁇ sec are alternately applied.
- the horizontal axis shows the number of applied pulse cycles, and the vertical axis shows the readout resistance on a logarithmic scale.
- the number of applied pulse cycles is counted as one by applying a negative voltage pulse and a positive voltage pulse alternately.
- the resistance value can be changed to a high resistance state (approx.
- variable resistance element using the TiON film as the variable resistor performs switching operation with a resistance ratio (ratio of resistance value in the high resistance state to resistance value in the low resistance state) of about 500 times. It was. Although not shown, each resistance state is maintained until the next voltage pulse is applied. This indicates that the variable resistance element can be reversibly switched between binary data (high resistance state and low resistance state) as a nonvolatile memory element.
- a current (write current) flowing through the element is as small as several hundred ⁇ .
- variable resistance element in which data is written in the low resistance state (the resistance value is changed to the low resistance state) is held at a high temperature (temperature of 150 ° C) for 1 hour.
- Figure 10 shows the results of reading the resistance at room temperature as appropriate after 10 hours, 100 hours, and 500 hours. Even after 500 hours of holding at high temperature, there is almost no deterioration in resistance (increase in resistance in the low resistance state), indicating good holding characteristics.
- variable resistance element according to the present invention can rewrite data repeatedly by applying a voltage pulse, and has a good data retention characteristic even in a high temperature environment. It means that it can be applied as a volatile storage device.
- Figure 12 is a machining area is 0. 043 m 2 of the upper electrode, 0. 05 8 / ⁇ ⁇ 2 , 0. 080 ⁇ m 2, the switching characteristic of the variable resistance element of the four sizes of 1. 04 m 2 Is shown.
- the switching characteristic of the variable resistance element of the four sizes of 1. 04 m 2 Is shown.
- the switching operation with a resistance ratio of 500 times occurred repeatedly.
- 0.058 / zm 2 switching operation with a resistance ratio of about 3 times was performed under the same applied voltage pulse condition. The power that did not happen.
- switching phenomena could not be confirmed in larger areas (0.080 ⁇ m 2 , 1.04 m 2 ).
- FIG. 13 shows the relationship between the area of the upper electrode and the resistance ratio based on the result of FIG.
- the electrode area is large, the switching operation is not performed, but it has been found that the switching phenomenon appears in a specific area range where the electrode area is approximately 0.06 m 2 or less.
- the area of the first electrode, which is the upper electrode is defined as the electrode area.
- the second electrode, which is the lower electrode, and the variable resistor are smaller than the area where the first electrode and the variable resistor are in contact with each other.
- the area that contributes to the electrical characteristics of the variable resistor is small and the area is dominant, so V, the deviation is small, and the area (the area of the second electrode) ) As the electrode area.
- the lower electrode 13 as the second electrode is a single layer film of TiN (titanium nitride), but is not limited to this.
- TiNZPt with a TiN film on the surface, or a laminated structure film such as TiNZAl-CuZTiN may be used. Since the variable resistor having the above-described configuration can be formed by an acid treatment at a temperature lower than the melting point of A1, it is possible to use an A1-based material having a low resistivity.
- the lower electrode 13 that is the second electrode is made of a material made of a TiN (titanium nitride) film, and TiON (oxynitride) is used as a variable resistor that is an oxynitride of a transition metal element. Titanium) Force as a film It is not limited to this.
- the lower electrode material may be a film made of a conductive nitride such as titanium nitride, nickel nitride, vanadium nitride, zirconium nitride, tungsten nitride, cobalt nitride, or zinc nitride.
- variable resistor 12 which is a transition metal element oxynitride, is composed of titanium oxynitride and nickel oxynitride, respectively. , Vanadium oxynitride, zirconium oxynitride, tungsten oxynitride, cobalt oxynitride, zinc oxynitride.
- the force with which the upper electrode 11 serving as the first electrode is a TiN film S is not limited to this.
- Precious metals such as Pt, Ag, Al, Cu, Ni, Ti, etc. It can be a simple metal or its alloy! /
- variable resistor material film 12 As another method for forming the variable resistor material film 12, a variable resistor material that is an oxynitride of a transition metal element is formed by using the lower electrode 13 as a conductive oxide and nitriding the surface thereof. It is also possible to form the film 12. In this case, as the conductive oxide, a material must be selected such that the variable resistor material film 12 that is a nitride exhibits a switching operation.
- variable resistance element according to the second embodiment of the present invention has a structure similar to that of the variable resistance element according to the first embodiment shown in Figs.
- the manufacturing method of the variable resistor 12 is different from that of the first embodiment. That is, in the first embodiment, the surface of the conductive nitride 13 that is the lower electrode is oxidized to form the variable resistor material film 12 that is an oxynitride of a transition metal element.
- the variable resistor material film 12 is formed by the CVD method.
- this specific example will be described as Example 2.
- variable resistance element of Example 2 can be manufactured through the following steps.
- a Pt film 13 as an example of the second electrode is formed on a base substrate (not shown) by sputtering. Deposit with a thickness of 200nm.
- a TiON film 12 is formed by a known technique.
- bias ECR-CVD was performed at a processing temperature of 400 ° C using TiCl and N 2 O as source gases.
- variable resistance element according to the second embodiment of the present invention can be manufactured through the steps shown in FIGS. 4 to 7 in the same procedure as in Example 1.
- the variable resistor 12 which is an oxynitride of a transition metal element, is formed by the CVD method.
- the present invention is not limited to this. It's okay. For example, reactive sputtering in a N—O mixed gas using Ti as a target.
- the film can be formed by the sputtering method, and the sputtering method can also be used in Ar gas with a TiON sintering target.
- variable resistor 12 which is an oxynitride of a transition metal element is a Ti ON (titanium oxynitride) film, but is not limited thereto.
- nickel oxynitride, calcium oxynitride, vanadium oxynitride, iridium oxynitride, ruthenium oxynitride, or the like can be used.
- a force in which the lower electrode 13 as the second electrode is a Pt film may be a TiN film or a film containing A1 as in Example 1, or a precious metal other than Pt, Ag , A1, Cu, Ni, Ti, etc. It may be a simple metal or its alloy.
- a memory device including a variable resistance element made of an oxynitride of a transition metal element described in detail above will be described.
- a specific example of the third embodiment will be described below as Example 3.
- FIG. 14 shows a schematic block configuration of an embodiment of the storage device 30 of the present invention.
- the memory device 30 of the present invention includes a control circuit 32, a read circuit 33, a bit line decoder 34, a word line decoder 35, and a voltage pulse generation circuit 36 as peripheral circuits of the memory cell array 31.
- the control circuit 32 controls writing, erasing and reading of the memory cell array 31. Data is stored in a specific memory cell in the memory cell array 31 corresponding to the address signal, and the data is output to an external device via the read circuit 33.
- the control circuit 32 controls the bit line decoder 34, the word line decoder 35, and the voltage pulse generation circuit 36 based on the address signal, the data input at the time of writing, and the control input signal, and performs a read operation of the memory cell array 31. A write operation and an erase operation are controlled.
- the control circuit 32 has functions as a general address buffer circuit, data input / output canoffer circuit, and control input canoffer circuit (not shown).
- the word line decoder 35 is connected to each word line of the memory cell array 31 and selects the word line of the memory cell array 31 corresponding to the address signal.
- the bit line decoder 34 is connected to each bit line of the memory cell array 31. Connect and select the bit line of the memory cell array 31 corresponding to the address signal.
- the voltage noise generation circuit 36 generates each voltage of the bit line and the word line necessary for the read operation, the write operation, and the erase operation of the memory cell array 31.
- each bit line and word line voltage is set so that a voltage pulse with a voltage higher than the threshold voltage is applied only between the upper and lower electrodes of the variable resistance element of the memory cell selected by the address signal.
- the selected and unselected bit lines and the selected and unselected word lines are printed from the voltage pulse generation circuit 36 through the bit line decoder 34 and the word line decoder 35, respectively.
- the application time of the write voltage pulse is controlled by the pulse width set by the control circuit 32, and the write voltage pulse is applied to the variable resistance element of the selected memory cell for writing.
- the memory cell array 31 has a so-called 1T1R configuration in which one memory cell includes one selection transistor and one variable resistance element R.
- the gate of the selection transistor of each memory cell is connected to a word line (Wl to Wn), and the source of the selection transistor of each memory cell is connected to a source line S.
- One side (upper electrode side) of the variable resistance element R for each memory cell is connected to the bit lines (B1 to Bm).
- the write state is defined as when the variable resistance element R is in the low resistance state.
- the word line Wx connected to the selected cell is set to + 2V by the address signal of the word line decoder 35, and the word line Wy connected to the non-selected cell is set to OV by the address signal of the word line decoder 35.
- the source line is set to OV
- the bit line Bx connected to the selected cell is set to + 2V by the address signal of the bit line decoder 34
- the bit line By connected to the non-selected cell is set to OV by the address signal of the bit line decoder 34.
- the voltage applied to the word line Wx is equal to or higher than the voltage at which the selection transistor is turned on (so-called transistor threshold voltage), and the voltage applied to the bit line Bx is equal to the ground voltage of the source line. In this case, the voltage must be higher than the voltage at which the variable resistance element switches (the threshold voltage for switching operation).
- the word line Wx connected to the selected cell is set to + 2V by the address signal of the word line decoder 35, and the word line Wy connected to the non-selected cell is set to 0V by the address signal of the word line decoder 35.
- the source line is set to OV
- the bit line By connected to the non-selected cell is set to OV by the address signal of the bit line decoder 34
- the bit line Bx connected to the selected cell is read to the read voltage by the address signal of the bit line decoder 34 + Apply IV.
- the read voltage must be equal to or lower than the voltage (switching threshold voltage) at which the variable resistance element R is switched so that the variable resistance element R of the non-selected cell switches and data is rewritten.
- the read voltage was + 0.7V.
- the memory cell current flowing through the selected memory cell is converted into a voltage by the bit line decoder 34, the reading circuit 33 determines the voltage value, and the determination result is transferred to the control circuit 32 and output to the outside. To do. If the resistance state of the variable resistance element of the selected memory cell is high, the memory cell current is small. On the other hand, if the resistance state is low, the memory cell current is large. Is read out.
- the erased state is defined as when the variable resistance element R is in the high resistance state.
- the word line Wx connected to the selected cell is set to + 2V by the address signal of the word line decoder 35, and the word line Wy connected to the non-selected cell is set to 0V by the address signal of the word line decoder 35.
- the source line is set to + 2V
- the bit line Bx connected to the selected cell is set to 0V by the address signal of the bit line decoder 34
- the bit line By connected to the non-selected cell is + Set to 2V.
- the negative resistance voltage is applied to the upper electrode of the variable resistance element R of the selected cell, so that the data is erased to the high resistance state.
- Data is rewritten in the high resistance state
- the variable resistance element R of the non-selected cell since no voltage is applied to the variable resistor, data is not written (data does not fluctuate).
- the voltage to be applied must be higher than the voltage at which the selection transistor is turned on (so-called transistor threshold voltage), and the voltage applied to the source line must be higher than the voltage at which the variable resistance element switches (switching threshold voltage)! /.
- a memory cell having a 1T1R configuration having a schematic cross-sectional structure diagram shown in FIG. 16 can be applied.
- the memory device of the present invention having the memory cell can be manufactured by the following manufacturing procedure.
- the selection transistor T is formed on the semiconductor substrate 101.
- the gate insulating film 103, the gate electrode 104, and the selection transistor T including the drain diffusion layer region 105 and the source diffusion layer region 106 are formed on the semiconductor substrate 101 in which 102 is formed in the element isolation region.
- transistors constituting peripheral circuits other than the memory cells are combined.
- a contact hole 108 reaching the drain region 105 of the selection transistor is opened by a known lithography method and dry etching method. . Then, a contact plug in which only the contact hole i 08 is filled with conductive polysilicon is formed by a known method.
- a TiNZTi film is formed by sputtering as a noble metal layer 109 for ensuring electrical connection between the conductive contact plug embedded in the contact hole 108 and the lower electrode 110. It is formed with a thickness of 20nmZ50nm.
- rapid thermal oxidation (RTO) is performed in atmospheric pressure (1013Pa) and O atmosphere.
- a 10-nm-thick titanium oxynitride layer (TiON) 111 was formed on the surface of the second electrode 110 by performing a thermal oxidation treatment at a substrate heating temperature of 500 ° C. for 2 minutes.
- a 1 ⁇ film having a thickness of 10011111 is formed as the first electrode 112 which is the upper electrode.
- the first electrode 112, the variable resistor film 111, and the second electrode 110 are sequentially processed by a known lithography method and dry etching method, thereby completing the variable resistance element R.
- the second interlayer insulating film 113 is formed on the variable resistance element R by 50 to 60 nm, and the contact connected to the variable resistance element R A contact hole 114 connected to the hole 115 and the source diffusion layer region of the selection transistor is opened.
- TiNZAl—SiZTiNZTi is formed as a first wiring material and processed by a known lithography method and dry etching method to form first wirings 116 and 117.
- a TiNZAl-SiZTiNZTi film is formed as a second wiring material.
- the second wiring 119 (the processing pattern is not shown) is formed by processing by the sography method and the dry etching method.
- a SiN film is formed as the surface protective film 120 by the plasma CVD method, and the memory device having the variable resistance element R and the selection transistor T in the memory cell is completed.
- the contact holes in the peripheral circuit, the first wiring, the second wiring force, etc. are omitted, and the respective forces are formed in accordance with the formation in the memory cell. Just do it.
- variable resistor 111 is formed by the manufacturing method described in Example 1.
- the variable resistor 111 may be formed by the CVD method or sputtering method described in Example 2.
- variable resistance element driving method and the memory device using the variable resistance element as a memory cell have been described with specific numerical values. However, if the material, composition, and structure of the variable resistance element are different, It is confirmed that the exemplified numerical values are different, and the manufacturing method and the apparatus according to the present invention are not limited to the numerical values exemplified in the above embodiment.
- the memory cell is not limited to the 1T1R configuration in which the variable resistance element R and the selection transistor are included.
- a memory cell configuration so-called cross-point configuration, in which the bit line and the lead line are directly connected to the first electrode or the second electrode, respectively, and the data of the variable resistor at the intersection (cross point) between the electrodes is directly read.
- This memory cell can also be used.
- the read data passes through the bit line decoder 34.
- the configuration shown in FIG. 14 showing the case where data is read out via the word line decoder 35 may be read out via the word line decoder 35.
- a so-called ID 1R configuration memory cell in which the variable resistance element R and the diode are connected in series can be provided.
- the diode generally has a structure in which the variable resistor is connected in series outside the first electrode or the second electrode, but the diode is connected between the variable resistor and the first electrode, or the variable resistor.
- the structure may be arranged between the body and the second electrode.
- a material exhibiting PN diode characteristics or Schottky diode characteristics, or a NORISTOR such as ZnO or BiO is used as the diode.
- the voltage pulse generation circuit shown in FIG. 14 has a power that indicates a mode in which voltage pulses for write, erase, and read operations are generated in one circuit block. You may provide the voltage pulse generation circuit which each generate
- the variable resistance element according to the present invention has the variable resistor sandwiched between the first electrode and the second electrode.
- the present invention is not necessarily limited to the structure in contact with the first electrode and the second electrode.
- the relationship between the electrode area and the resistance ratio described in FIG. 13 in Example 1 is that the first electrode or the second electrode and the variable resistor are not in contact with each other.
- the area of the region where the second electrode and the variable resistor face each other may be used as the electrode area.
- titanium oxynitride is expressed as TiON and titanium nitride is expressed as TiN or the like. This is an abbreviation and limits the yarn composition ratio of each element. It is not a thing.
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
第1電極と第2電極と可変抵抗体とを備え、該可変抵抗体が第1電極と第2電極とに挟持された領域に存し、両電極間に電圧パルスを印加することにより電気抵抗が変化する可変抵抗素子では、電極材料として貴金属電極を用いなければならないという制約があり、従来のCMOSプロセスとの整合性が悪いという問題があった。遷移金属元素の酸窒化物を可変抵抗体として適用した可変抵抗素子では、安定なスイッチング動作を示し、データの保持特性が良好で、書き込み電流も小さい。また、電極材料として必ずしも貴金属を必要としないので、既存のCMOSプロセスと整合性が高く容易に製造できる。また、導電性窒化物からなる下部電極表面を酸化して可変抵抗体材料を成膜するという簡便な工程で可変抵抗素子を形成することができる。
Description
明 細 書
可変抵抗素子とその製造方法並びにそれを備えた記憶装置
技術分野
[0001] 本発明は、第 1電極と第 2電極と可変抵抗体とを備え、前記可変抵抗体が前記第 1 電極と前記第 2電極とに挟持された領域に存し、両電極間に電圧パルスを印加する ことにより電気抵抗が変化する可変抵抗素子とその製造方法に関する。また、該可変 抵抗素子を備えた記憶装置に関する。
背景技術
[0002] 近年、フラッシュメモリに代わる高速動作可能な次世代不揮発性ランダムアクセスメ モリ (NVRAM : Nonvolatile Random Access Memory)として、 FeRAM (Fer roelectric RAM)、 MRAM (Magnetic RAM)、 OUM (Ovonic Unified Me mory)等の様々なデバイス構造が提案され、高性能化、高信頼性化、低コスト化、及 び、プロセス整合性という観点から、激しい開発競争が行われている。しかしながら、 現状のこれらメモリデバイスには各々一長一短があり、 SRAM, DRAM,フラッシュメ モリの各利点を併せ持つ「ユニバーサルメモリ」の理想実現には未だ遠 、。
[0003] これら既存技術に対して、電圧パルスを印加することによって可逆的に電気抵抗が 変化する可変抵抗素子を用いた抵抗性不揮発性メモリ RRAM (Resistive Rando m Access Memory) (登録商標)が提案されている。この可変抵抗素子の構造は 極めて単純で、図 1に示すように、第 2電極となる下部電極 3と可変抵抗体 2と、第 1 電極となる上部電極 1とが順に積層された構造となっており、上部電極 1及び下部電 極 3間に電圧パルスを印加することにより、抵抗値を可逆的に変化させることができる 。この可逆的な抵抗変化動作 (以下、適宜「スイッチング動作」と称す。 )における抵 抗値を読み出すことによって、新規な不揮発性記憶装置が実現できる。
[0004] 可変抵抗体 2の材料としては、米国ヒューストン大の Shangquing Liuや Alex Ig natiev等によって、超巨大磁気抵抗効果で知られるぺロブスカイト材料に電圧パル スを印加することによって可逆的に電気抵抗を変化させる方法が下記の特許文献 1 及び非特許文献 1に開示されて ヽる。これは超巨大磁気抵抗効果で知られるぺロブ
スカイト材料を用いながらも、磁場の印加なしに室温においても数桁にわたる抵抗変 化が現れるという極めて画期的なものである。尚、特許文献 1に例示する素子構造で は、可変抵抗体 2の材料としてはぺロブスカイト型酸ィ匕物である結晶性プラセォジゥ ム'カルシウム 'マンガン酸化物 Pr Ca MnO (PCMO)膜が用いられている。
l -X X 3
[0005] また、可変抵抗体 2の材料としては、チタン酸化 (TiO )膜、ニッケル酸ィ匕 (NiO)膜
2
、酸ィ匕亜鉛 (ZnO)膜、酸ィ匕ニオブ (Nb O )膜などの遷移金属元素の酸ィ匕物につい
2 5
ても、可逆的な抵抗変化を示すことが非特許文献 2及び特許文献 2など力も知られて いる。このうち、 NiOを用いたスイッチング動作の現象が非特許文献 3に詳細に報告 されている。
特許文献 1 :米国特許第 6204139号明細書
特干文献 1 : Liu, Q. ま Electric― pulse― induced reversible Resis tance change effect m magnetoresistive films , Applied Physics Let ter, Vol. 76, pp. 2749 - 2751, 2000年
非特許文献 2 : H. Pagniaほ力、、" Bistable Switching in Electroformed Met al― Insulator― Metal Devices", Phys. Stat. Sol. (a) , vol. 108, pp. 11— 6 5, 1988年
特許文献 2:特表 2002— 537627号明細書
非特許文献 3 : Baek, I. G.ほ力 "Highly Scalable Non— volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipo lar Voltage Pulses", IEDM 04, pp. 587— 590, 2004年
発明の開示
発明が解決しょうとする課題
[0006] しカゝしながら、電圧パルスにより抵抗が変化する可変抵抗体 2の材料としてぺロブス カイト型酸ィ匕物を用いた場合、材料によっては抵抗変化が小さく安定したスィッチン グ動作が得られな力つたり、また、下部電極 3としては、ぺロブスカイト型酸化物との 格子整合性が良好であり、高導電性及び高耐酸ィ匕性を持つ貴金属電極を用いなけ ればならず、従来の CMOSプロセスとの整合性が悪いという問題もあった。
[0007] また、可変抵抗体 2の材料として遷移金属元素の酸化物を用いた場合、例えば Ni
Oを用いた非特許文献 3では、書き込み電流が大きい (数 mA)という問題がある。ま た、上部電極 1及び下部電極 3の材料についても、信頼性の点から貴金属電極が望 ましいという制約があった。
[0008] 本発明は、上記問題を解決する一つの手段としてなされたもので、その目的は安 定したスイッチング動作を実現し、保持特性が良好な可変抵抗素子を CMOSプロセ スと整合性の高い容易な手法で提供することにある。
課題を解決するための手段
[0009] 上記目的を達成させるために、本発明の可変抵抗素子では、第 1電極と第 2電極と 可変抵抗体とを備え、可変抵抗体が第 1電極と第 2電極とに挟持された領域に存し、 第 1の電極と第 2の電極間に電圧パルスを印加することにより、第 1電極と第 2電極間 の電気抵抗が変化する可変抵抗素子において、可変抵抗体が遷移金属元素の酸 窒化物であることを特徴として!/、る。
[0010] また、本発明の可変抵抗素子では、可変抵抗体が、チタン、ニッケル、バナジウム、 ジルコニウム、タングステン、コバルト、亜鉛の中力 選択される元素の酸窒化物であ ることを特徴としている。
[0011] また、本発明の可変抵抗素子では、第 2電極が酸窒化物である可変抵抗体を構成 する遷移金属と同元素を含んで成る導電性窒化物であることを特徴としている。
[0012] また、本発明の可変抵抗素子では、第 2電極が、チタン、ニッケル、バナジウム、ジ ルコ-ゥム、タングステン、コバルト、亜鉛の中力 選択される元素の導電性窒化物で あることを特徴としている。
[0013] また、本発明の可変抵抗素子では、第 1電極と可変抵抗体とが接触或いは対向す る領域の面積、もしくは第 2電極と可変抵抗体とが接触或いは対向する領域の面積 のうち小さい方の面積力 0. 06 m2以下であることを特徴としている。
[0014] また、本発明の可変抵抗素子の製造方法では、遷移金属の導電性窒化物からなる 第 2電極を形成する工程と、第 2電極の表面を酸化することにより遷移金属元素の酸 窒化物からなる可変抵抗体を形成する工程と、第 1電極を形成する工程とを有するこ とを特徴としている。
[0015] また、本発明の可変抵抗素子の製造方法では、第 2電極が、チタン、ニッケル、バ
ナジゥム、ジルコニウム、タングステン、コバルト、亜鉛の中から選択される元素の導 電性窒化物であることを特徴として 、る。
[0016] また、本発明の可変抵抗素子を備えた記憶装置では、第 1電極と第 2電極と可変抵 抗体とを有し、可変抵抗体が第 1電極と第 2電極とに挟持された領域に存し、第 1の 電極と第 2の電極間に電圧ノルスを印加することにより、第 1電極と第 2電極間の電 気抵抗が変化する可変抵抗素子を備えた記憶装置であって、可変抵抗体が遷移金 属元素の酸窒化物であることを特徴として 、る。
発明の効果
[0017] 本発明の遷移金属元素の酸窒化物を可変抵抗体とした可変抵抗素子では、安定 なスイッチング動作を示し、データの保持特性も良好である。
[0018] また、本発明の可変抵抗素子を用いれば、電極材料として必ずしも貴金属を必要と しな 、ので、既存の CMOSプロセスと整合性が高く容易に製造できる。
[0019] また、本発明の可変抵抗素子は、導電性窒化物からなる下部電極表面を酸ィ匕して 可変抵抗体材料を形成することができる。当該製造方法を用いれば、半導体プロセ スでは一般的な工程である酸ィ匕の熱処理工程によって可変抵抗体膜を形成すること ができ、成膜の為の特別の装置を必要としない。
[0020] また、本発明の可変抵抗素子を備えた記憶装置によれば、抵抗比の大きい安定な スイッチング動作で、データの保持特性も良好な記憶装置を実現できるので、メモリ 一カードや、携帯電話 '携帯用ゲーム'デジタルカメラ ·プリンタ等の電子機器の記録 媒体としての適用が可能である。
図面の簡単な説明
[0021] [図 1]可変抵抗素子の基本的な構造を示す斜視図である。
[図 2]本発明の実施形態の可変抵抗素子を製造工程順に示した概略断面図である。
[図 3]本発明の実施形態の可変抵抗素子を製造工程順に示した概略断面図である。
[図 4]本発明の実施形態の可変抵抗素子を製造工程順に示した概略断面図である。
[図 5]本発明の実施形態の可変抵抗素子を製造工程順に示した概略断面図である。
[図 6]本発明の実施形態の可変抵抗素子を製造工程順に示した概略断面図である。
[図 7]本発明の実施形態の可変抵抗素子を製造工程順に示した概略断面図である。
[図 8]可変抵抗素子への電圧パルスの印力!]、及び I V特性を測定するための測定 系の構成を示す図である。
圆 9]本発明の実施形態の可変抵抗素子の電圧パルスの印加と抵抗変化を示すダラ フである。
[図 10]本発明の実施形態の可変抵抗素子の低抵抗状態の保持特性を示すグラフで ある。
圆 11]本発明の実施形態の可変抵抗素子の高抵抗状態の保持特性を示すグラフで ある。
圆 12]第 1電極面積をパラメータとした本発明の実施形態による可変抵抗素子の電 圧パルスの印加と抵抗変化を示すグラフである。
[図 13]第 1電極面積とスイッチングの抵抗比の関係を示すグラフである。
圆 14]本発明に係る記憶装置の一実施形態における概略のブロック構成を示すプロ ック図である。
圆 15]本発明に係る記憶装置の一実施形態における概略のメモリセルアレイ構成を 示す図である。
圆 16]本発明に係る記憶装置の一実施形態における概略のメモリセル断面構造を示 す図である。
符号の説明
1, 11 第 1電極
2, 12 可変抵抗体
3, 13 第 1電極
14 層間絶縁膜
15 コンタクトホール
16 メタル配線
21 可変抵抗素子
22 ノ レスジェネレータ
23 デジタノレ才シロスコ一
24 パラメータアナライザ
25 切替スィッチ
30 本発明に係る記憶装置
31 メモリセルアレイ
32 制御回路
33 読み出し回路
34 ビット線デコーダ
35 ワード線デコーダ
36 電圧パルス発生回路
Wl, W2, · · · , Wn, Wx, Wy -
Bl, B2, · · · , Bm, Bx, By ビット
S ソース線
R 可変抵抗素子
T 選択トランジスタ
101 半導体基板
102 素子分離領域
103 ゲート絶縁膜
104 ゲート電極
105 ドレイン拡散層領域
106 ソース拡散層領域
107 第 1層間絶縁膜
108, 114, 115 コンタクトホーノレ
109 バリア層
110 下部電極
111 可変抵抗体
112 上部電極
113 第 2層間絶縁膜
116, 117 第 1配線
118 第 3層間絶縁膜
119 第 2配線
120 表面保護膜
発明を実施するための最良の形態
[0023] 以下、本発明に係る可変抵抗素子の実施の形態を図面に基づいて詳細に説明す る。なお、本発明者は、遷移金属元素の酸窒化物が電圧パルスの印加により抵抗が 変化するスイッチング現象を現し、可変抵抗材料として適用でき得ることを見出し本 発明を為すに至ったものである。
実施例 1
[0024] 本発明の第 1の実施形態の可変抵抗素子は、遷移金属元素の酸窒化物からなる 可変抵抗体 2の材料を、 TiON (酸窒化チタン)膜としたものである。以下、第 1の実 施形態の具体例を実施例 1として説明する。
[0025] 図 7に本発明の実施例 1に関する可変抵抗素子の概略断面構造図を示す。この可 変抵抗素子は基板垂直方向に下部電極となる第 2電極 13と、可変抵抗体 12と、上 部電極となる第 1電極 11とが順に積層された構造となっている。また、第 1電極 11と 第 2電極 13に電圧パルスを印加するために、層間絶縁膜 14にコンタクトホール 15を 開口してメタル配線 16を行っている。この可変抵抗素子は、以下の工程を経て作製 することができる。
[0026] まず、図 2に示すように、下地基板上(図示せず)に、スパッタリング法にて下部電極 である第 2電極 13を堆積する。第 2電極 13は一例として、導電性材料である窒化チ タン (TiN)膜 (以下、本実施形態にぉ ヽて第 2電極を TiN膜 13と記載する)を膜厚 2 OOnmの厚みで堆積する。
[0027] 次に、図 3に示すように、 TiN膜 13の表面上に遷移金属元素の酸窒化物からなる 可変抵抗体材料膜 12を形成する為に、酸化処理を行う。本実施例では、常圧(101 3Pa)、 O雰囲気中で、急速加熱酸化法(RTO :Rapid Thermal Oxidation)に
2
より、基板加熱温度 500°Cで、 2分間熱酸化処理を行うことにより、厚さ 10nmの酸窒 化チタン層 (TiON) 12を形成した。
[0028] 次に、図 4に示すように、 TiON層 12上に、スパッタリング法にて上部電極である第 1電極の一例としての TiN膜 11を膜厚 lOOnmの厚みで堆積する。
[0029] 次に、図 5に示すように、公知のフォトリソグラフィの手法によってパターユングしたレ ジストをマスクとして第 1電極の材料である TiN膜 11と、可変抵抗体の材料である Ti ON膜 12を順次ドライエッチングする。なお本実施例では、可変抵抗素子のスィッチ ング特性の面積依存性を評価するために、このパターユングによって形成される第 1 電極 11のカロ工面積を 0. 043 μ m2, 0. 058 μ m2, 0. 080 μ m2, 1. 04 /z m2の 4種 類の大きさで可変抵抗素子を作製した。
[0030] さらに、公知のフォトリソグラフィの手法によってパターユングしたレジストをマスクと して下部電極である TiN膜 13をカ卩ェする。(加工パターンは図示せず)
[0031] 次に、層間絶縁膜 14として、膜厚 500nmの厚みのシリコン酸ィ匕膜を TEOS (テトラ エトキシシラン)を原料として、オゾン、酸素と混合して気相成長させる常圧熱 CVD法 で成膜する。そして、図 6に示すように、フォトリソグラフィの手法によってパターユング したレジストをマスクとして層間絶縁膜 14をエッチングすることにより、第 1電極 11若 しくは第 2電極 13まで到達するコンタクトホール 15を形成する。
[0032] 次に、第 1電極 11と第 2電極 13に電圧パルスを印加するためのメタル配線の材料 膜として、厚さ 50nmの TiN膜と厚さ 400nmの Al—Si—Cu膜と厚さ 50nmの TiN膜 とを、夫々スパッタリング法にて順次堆積した。(TiNZAl— Si— CuZTiNの積層構 造)そして、フォトリソグラフィの手法によってパターユングしたレジストをマスクとしてメ タル配線材料をエッチングすることにより、図 7に示すように、第 1電極 11若しくは第 2 電極 13とコンタクトホール 15を介して接続したメタル配線 16を形成した。
[0033] なお、以上の説明では、フォトレジストを塗布、露光、及び現像する工程や、エッチ ング後にフォトレジストを除去する工程や、エッチング及びレジスト除去後の洗浄工程 などの一般的な工程にっ 、ては省略して記述して 、る。
[0034] 次に、上述の要領で作製された可変抵抗素子を評価する為の測定装置及び測定 手順について以下に説明する。
[0035] 図 8は、可変抵抗素子への電圧パルスの印加、及び I V特性を測定するための測 定系の構成を示したものである。当該測定系は、可変抵抗素子 21、パルスジエネレ ータ 22、デジタルオシロスコープ 23、パラメータアナライザ 24、及び、切り替えスイツ チ 25を備えて構成される。パラメータアナライザ 24は、例えば、アジレントテクノロジ
一社製の型番 4156Bを用い、電流電圧測定器として使用する。
[0036] そして、可変抵抗素子 21の一方の端子はデジタルオシロスコープ 23のグランドに 接続し、他方の端子は切替スィッチ 25の固定端に接続する。さら〖こ、デジタルオシ口 スコープ 23の一端子とパネルジェネレータ 22の一端子とを接続する。そして、切替ス イッチ 25の可動端の一方の端子と、デジタルオシロスコープ 23の他端子及びパルス ジェネレータ 22の他端子とを接続して一方の回路を形成する。さらに、切替スィッチ の可動端の他方の端子とパラメータアナライザ 24とを接続し他方の回路を形成する。 このようにして切替スィッチ 25の可動端の切替動作によって、双方の回路を切り替え 可能に形成し、測定系とする。
[0037] そして、電圧パルス印加時には、切替スィッチ 25を操作してパルスジェネレータ 22 と可変抵抗素子 21を電気的に接続して電圧パルスを印加する。この時発生させる電 圧パルスをデジタルオシロスコープ 23にて監視する。続いて、切替スィッチ 25をパラ メータアナライザ 24に接続して (パルスジェネレータ 22とは切断して)、可変抵抗素 子 21の I V特性を測定する。
[0038] 可変抵抗素子 21の上部電極に 2V (電圧振幅 2Vの負極性パルス)、パルス幅( パルス印加時間) 100η秒で電圧が印加されるようにパルスジェネレータ 22から電圧 パルスを発生させ、印加後の抵抗値をパラメータアナライザ 24で I—V特性を測定し て求める。測定後、再び、可変抵抗素子 21に + 2V (電圧振幅 2Vの正極性パルス) 、パルス幅 30η秒で電圧が印加されるようにパルスジェネレータ 22から電圧パルスを 発生させ、印加後の抵抗値をパラメータアナライザ 44で I—V特性を測定して求める
[0039] I V特性の測定は、上記電圧パルスの印加毎に行い、 +0. 7Vの電圧印加時の 電流値を測定する。その結果より、電圧パルス印加後の可変抵抗素子の抵抗値を求 めた。本実施形態で用いた可変抵抗素子は、 ± 2Vの電圧パルスを印加することで 抵抗値は変化するが、 ±0. 7Vの比較的低い電圧を印加しても抵抗値が殆ど変化し ないため、電圧パルス印加後の可変抵抗素子の抵抗値を、以降の電圧ノ ルス印加 に影響を与えずに測定できる。
[0040] 図 9は、上部電極面積 0. 043 μ m2で作製した可変抵抗素子に対して、パルス幅 1
00n秒の負極性 ( 2V)とパルス幅 30η秒の正極性( + 2V)の電圧を交互に印加し た時の抵抗値の変化を示す図である。横軸は印加パルスサイクルの回数を示し、縦 軸は対数目盛りで読み出し抵抗を示す。印加パルスサイクル回数は、負極性の電圧 パルスと正極性の電圧パルスとを交互に印加することで一回と数える。図 9に示すよう に、負極性(- 2V)の電圧パルスの印加により高抵抗状態 (約 2 Χ 105 Ω )に抵抗値 を変化させることができ、続いて印加した正極性( + 2V)の電圧パルスにより低抵抗 状態 (約 4 X 102 Ω )に抵抗値を変化させることができた。続、て負極性の電圧パルス 印加により高抵抗状態にでき、正極性の電圧パルスにより低抵抗状態にすることがで きた。以上のように、 TiON膜を可変抵抗体とした可変抵抗素子が、抵抗比(高抵抗 状態の抵抗値と低抵抗状態の抵抗値の比率)が約 500倍にてスイッチング動作する のを確認できた。また、図示はしていないが、各抵抗状態は次の電圧パルスが印加 されるまで、その抵抗状態が維持される。このことは、可変抵抗素子が不揮発性の記 憶素子として、 2値のデータ (高抵抗状態と低抵抗状態)間を、可逆的にスイッチング 動作できることを示している。
[0041] また、電圧パルスを印加して抵抗状態を書き換えて 、る時に素子に流れる電流(書 き込み電流)は、数百 μ Αと小さ 、。
[0042] 次に、上記スイッチング動作の後、低抵抗状態にデータを書き込んだ (低抵抗状態 に抵抗値を変化させた)可変抵抗素子を高温 (温度 150°C)下で保持し、 1時間、 10 時間、 100時間、 500時間後に適宜室温で抵抗を読み出した結果を図 10に示す。 高温保持 500時間後も抵抗値の劣化 (低抵抗状態の場合抵抗値の増加)は殆ど見 られず、良好な保持特性を示している。
[0043] 同じぐ高抵抗状態にデータを書き込んだ (高抵抗状態に抵抗値を変化させた)可 変抵抗素子を高温 (温度 150°C)下で保持し、 1時間、 10時間、 100時間、 500時間 後に適宜室温で抵抗を読み出した結果を図 11に示す。高温保持 500時間後も抵抗 値の劣化 (高抵抗状態の場合抵抗値の減少)は見られず、良好な保持特性を示して いる。
[0044] 以上説明した特性は、本発明に係る可変抵抗素子が電圧パルスの印加によってデ ータを繰り返し書き換え可能で、高温環境下でも良好なデータ保持特性を有する不
揮発性記憶装置として適用することが可能であることを意味する。
[0045] 次に、遷移金属元素の酸窒化物を可変抵抗体とした本発明の可変抵抗素子の面 積依存性について説明する。図 12は、上部電極の加工面積が 0. 043 m2、 0. 05 8 /ζ πι2、 0. 080 μ m2, 1. 04 m2の 4種類の大きさの可変抵抗素子のスイッチング 特性を示している。最も小さい 0. 043 m2では、抵抗比 500倍の大きなスイッチング が繰り返し起こることが確認できた力 0. 058 /z m2では同じ印加電圧パルス条件の 下で、抵抗比 3倍程度のスイッチング動作しか起こらな力 た。また、それよりも大きな 面積(0. 080 μ m2, 1. 04 m2)においては、スイッチング現象が確認できなかった
[0046] 図 13は、図 12の結果を基に、上部電極の面積と抵抗比の関係を示したものである 。電極面積が大きい場合はスイッチング動作しないが、電極面積が概ね 0. 06 m2 以下の特定の面積範囲でスイッチング現象が発現することがわ力つた。なお、本実施 例では、上部電極である第 1電極の面積を電極面積としたが、第 1電極と可変抵抗体 とが接触する面積よりも下部電極である第 2電極と可変抵抗体とが接触する面積の方 力 、さ 、場合、可変抵抗体の電気的特性に寄与する領域は小さ 、面積の方で支配 的になるので、 V、ずれか小さ 、方の面積 (第 2電極の面積)を電極面積として考えれ ば良い。
[0047] なお、上述した実施例 1では、第 2電極である下部電極 13を TiN (窒化チタン)の単 層膜としたがこれに限定されるものではない。例えば、表面を TiN膜とした TiNZPt、 或いは、 TiNZAl— CuZTiN等の積層構造膜としても良い。上記のような構成の可 変抵抗体は、 A1の融点よりも低い温度の酸ィ匕処理で成膜ができるので、抵抗率の小 さ!ヽ A1系材料を用いることが可能である。
[0048] また、上述した実施例 1では、第 2電極である下部電極 13を TiN (窒化チタン)膜か らなる材料とし、遷移金属元素の酸窒化物である可変抵抗体として TiON (酸窒化チ タン)膜とした力 これに限定されるものではない。例えば、下部電極材料としては、 窒化チタン、窒化ニッケル、窒化バナジウム、窒化ジルコニウム、窒化タングステン、 窒化コバルト、窒化亜鉛などの導電性窒化物からなる膜としても良い。この場合、遷 移金属元素の酸窒化物である可変抵抗体 12は、夫々、酸窒化チタン、酸窒化ニッケ
ル、酸窒化バナジウム、酸窒化ジルコニウム、酸窒化タングステン、酸窒化コバルト、 酸窒化亜鉛として形成される。
[0049] また、上述した実施例 1では、第 1電極である上部電極 11を TiN膜とした力 Sこれに 限定されるものではなぐ Pt等の貴金属、 Ag, Al, Cu, Ni, Tiなど力もなる金属単体 またはその合金でも構わな!/、。
[0050] また、可変抵抗体材料膜 12を形成する別の方法として、下部電極 13を導電性酸 化物とし、その表面を窒化処理することにより遷移金属元素の酸窒化物である可変 抵抗体材料膜 12を形成することも可能である。この場合、導電性酸化物としては、そ の窒化物である可変抵抗体材料膜 12がスイッチング動作を示すような材料を選択し なければならない。
実施例 2
[0051] 本発明の第 2の実施形態の可変抵抗素子は、その構造において、図 2から図 7によ り示した第 1の実施形態の可変抵抗素子と同様の構成を有する。し力しながら、可変 抵抗体 12の製造方法において、第 1の実施形態の可変抵抗素子と異なる。すなわ ち、第 1の実施形態では、下部電極である導電性窒化物 13の表面を酸化処理するこ とにより遷移金属元素の酸窒化物である可変抵抗体材料膜 12を形成したが、本発 明の第 2の実施形態は、該可変抵抗体材料膜 12を CVD法により形成するものであ る。以下、この具体例を実施例 2として説明する。
[0052] 実施例 2の可変抵抗素子は、以下の工程を経て作製することができる。
[0053] まず、実施例 1と同様に図 2に示すように、下地基板上(図示せず)に、スパッタリン グ法にて下部電極である第 2電極の一例としての Pt膜 13を膜厚 200nmの厚みで堆 積する。
[0054] 次に、図 3に示すように、 TiON膜 12を公知の技術により成膜する。本実施例では 、 TiCl及び N Oをソースガスとして、 400°Cの処理温度にて、バイアス ECR— CVD
4 2
法 (Bias Electron Cyclotron Resonance Chemical Vapor Deposition) により、膜厚 lOnmの厚みで成膜した。
[0055] 以下、実施例 1と同様な手順により、図 4から図 7に示す工程を経ることにより、本発 明の第 2の実施形態の可変抵抗素子を作製することができる。
[0056] なお、上述した実施例 2では、遷移金属元素の酸窒化物である可変抵抗体 12を C VD法にて成膜したがこれに限定されるものではなぐスパッタリング法にて成膜して も良い。これは例えば、 Tiをターゲットに N— O混合ガス中で反応性スパッタする方
2 2
法で成膜しても良 、し、 TiONの焼結ターゲットで Arガス中でスパッタ成膜する方法 もめる。
[0057] また、上述した実施例 2では、遷移金属元素の酸窒化物である可変抵抗体 12を Ti ON (酸窒化チタン)膜としたが、これに限定されるものではない。例えば、酸窒化 ッ ケル、酸窒化カルシウム、酸窒化バナジウム、酸窒化イリジウム、酸窒化ルテニウムな ども適用することが可能である。
[0058] また、上述した実施例 2では、第 2電極である下部電極 13を Pt膜とした力 実施例 1と同様に TiN膜または A1を含む膜でも良いし、或いは Pt以外の貴金属、 Ag, A1, Cu, Ni, Tiなど力もなる金属単体またはその合金でも構わない。
実施例 3
[0059] 本発明の第 3の実施形態では、以上詳細に説明した遷移金属元素の酸窒化物か らなる可変抵抗素子を備えた記憶装置について説明する。以下、第 3の実施形態の 具体例を実施例 3として説明する。
[0060] 図 14に、本発明の記憶装置 30の一実施形態の概略のブロック構成を示す。本発 明の記憶装置 30は、メモリセルアレイ 31の周辺回路として、制御回路 32、読み出し 回路 33、ビット線デコーダ 34、ワード線デコーダ 35、電圧パルス発生回路 36を備え る。
[0061] 制御回路 32は、メモリセルアレイ 31の書き込み、消去、読み出しの制御を行う。アド レス信号に対応したメモリセルアレイ 31内の特定のメモリセルにデータが記憶され、 そのデータは読み出し回路 33を介し、外部装置に出力される。制御回路 32は、アド レス信号、書き込み時のデータ入力、制御入力信号に基づいて、ビット線デコーダ 3 4、ワード線デコーダ 35、電圧パルス発生回路 36を制御して、メモリセルアレイ 31の 読み出し動作、書き込み動作、及び、消去動作を制御する。図 14に示す例では、制 御回路 32は、図示しないが一般的なアドレスバッファ回路、データ入出カノッファ回 路、制御入カノッファ回路としての機能を具備している。
[0062] ワード線デコーダ 35は、メモリセルアレイ 31の各ワード線に接続し、アドレス信号に 対応するメモリセルアレイ 31のワード線を選択し、ビット線デコーダ 34は、メモリセル アレイ 31の各ビット線に接続し、アドレス信号に対応するメモリセルアレイ 31のビット 線を選択する。
[0063] 電圧ノ ルス発生回路 36は、メモリセルアレイ 31の読み出し動作、書き込み動作、 及び、消去動作に必要なビット線、ワード線の各電圧を発生する。書き込み動作時に は、アドレス信号により選択されるメモリセルの可変抵抗素子の上部電極と下部電極 間にのみ閾値電圧より大きな電圧の電圧パルスが印加されるようにビット線、ワード線 の各電圧が設定され、選択,非選択ビット線及び選択,非選択ワード線に対して、電 圧パルス発生回路 36からビット線デコーダ 34とワード線デコーダ 35を夫々介して印 カロされる。書き込み電圧パルスは、制御回路 32により設定されたパルス幅で印加時 間が制御され、選択メモリセルの可変抵抗素子に印加されて書き込みが行われる。
[0064] メモリセルアレイ 31の一例としては、図 15に示すメモリセル構成を適用することがで きる。このメモリセルアレイ 31は、 1つのメモリセルが 1つの選択トランジスタと 1つの可 変抵抗素子 Rとから成る、所謂 1T1R構成である。図 15において、各メモリセルの選 択トランジスタのゲートはワード線 (Wl〜Wn)に接続されており、各メモリセルの選択 トランジスタのソースはソース線 Sに接続している。また、各メモリセル毎の可変抵抗 素子 Rの一方(上部電極側)はビット線 (Bl〜Bm)に接続されている。
[0065] 次に、図 14及び図 15からなる記憶装置の動作について以下に説明する。
[0066] まず、メモリセルの書き込み動作にっ 、て説明する。ここで、書き込み状態は可変 抵抗素子 Rが低抵抗状態にある時と定義する。選択セルに接続するワード線 Wxをヮ ード線デコーダ 35のアドレス信号により + 2Vに、非選択セルに接続するワード線 Wy をワード線デコーダ 35のアドレス信号により OVとする。そして、ソース線を OVにし、選 択セルに接続するビット線 Bxをビット線デコーダ 34のアドレス信号により + 2Vに、非 選択セルに接続するビット線 Byをビット線デコーダ 34のアドレス信号により OVにする 。この手続きにより、選択セルの可変抵抗素子 Rには、上部電極に正極性の電圧が 印加されるので、低抵抗状態にデータが書き込まれる。一方、非選択セルの可変抵 抗素子 Rでは、可変抵抗体に電圧が掛からないので、データの書き込みがなされな
い。(データの変動がない)ここで、ワード線 Wxに印加する電圧は選択トランジスタが onする電圧 (所謂トランジスタの閾値電圧)以上に、ビット線 Bxに印加する電圧はソ ース線が接地電圧の場合、可変抵抗素子がスイッチングする電圧 (スイッチング動作 の閾値電圧)以上でなければならな 、。
[0067] 次に、メモリセルの読み出し動作について説明する。選択セルに接続するワード線 Wxをワード線デコーダ 35のアドレス信号により + 2Vにし、非選択セルに接続するヮ ード線 Wyをワード線デコーダ 35のアドレス信号により 0Vとする。そして、ソース線を OVにし、非選択セルに接続するビット線 Byをビット線デコーダ 34のアドレス信号によ り OVに、選択セルに接続するビット線 Bxにビット線デコーダ 34のアドレス信号により 読み出し電圧 + IVを印加する。ここで、読み出し電圧は、非選択セルの可変抵抗素 子 Rがスィッチングしてデータが書き換わらな 、ように、可変抵抗素子 Rがスィッチン グする電圧 (スイッチングの閾値電圧)以下でなければならない。本実施例では、実 施例 1と同様に、読み出し電圧を +0. 7Vとした。読み出しは、この時選択メモリセル を流れるメモリセル電流をビット線デコーダ 34で電圧変換して、読み出し回路 33が 当該電圧値を判定して、その判定結果を制御回路 32に転送し、外部へ出力する。 選択メモリセルの可変抵抗素子の抵抗状態が高抵抗であればメモリセル電流が小さ ぐ逆に該抵抗状態が低抵抗であればメモリセル電流が大きいため、かかる電流差を 電圧変換することでデータの読み出しが行われる。
[0068] 次に、メモリセルの消去動作について説明する。ここで、消去状態は可変抵抗素子 Rが高抵抗状態にある時と定義する。選択セルに接続するワード線 Wxをワード線デ コーダ 35のアドレス信号により + 2Vに、非選択セルに接続するワード線 Wyをワード 線デコーダ 35のアドレス信号により 0Vとする。そして、ソース線を + 2Vにし、選択セ ルに接続するビット線 Bxをビット線デコーダ 34のアドレス信号により 0Vに、非選択セ ルに接続するビット線 Byをビット線デコーダ 34のアドレス信号により + 2Vにする。こ の手続きにより、選択セルの可変抵抗素子 Rには、上部電極に負極性の電圧が印加 されるので、高抵抗状態へデータが消去される。(高抵抗状態にデータが書き換わる )一方、非選択セルの可変抵抗素子 Rでは、可変抵抗体に電圧が掛からないので、 データの書き込みがなされない(データの変動がない)。ここで、ワード線 Wxに印加
する電圧は選択トランジスタが onする電圧 (所謂トランジスタの閾値電圧)以上に、ソ ース線に印加する電圧は可変抵抗素子がスイッチングする電圧 (スイッチングの閾値 電圧)以上でなければならな!/、。
[0069] 以上説明した本発明の記憶装置でのメモリセルの一例としては、図 16に示す概略 の断面構造図の 1T1R構成のメモリセルを適用することができる。該メモリセルを有す る本発明の記憶装置は、以下の製造手順により作製することができる。
[0070] まず、半導体基板 101に選択トランジスタ Tを形成する。即ち、素子分離領域に 10 2を形成した半導体基板 101上にゲート絶縁膜 103、ゲート電極 104、及びドレイン 拡散層領域 105とソース拡散層領域 106から構成される選択トランジスタ Tを形成す る。この際、図示はしていないが、メモリセル以外の周辺回路 (前述の制御回路 32、 読み出し回路 33、ビット線デコーダ 34、ワード線デコーダ 35、電圧パルス発生回路 36など)を構成するトランジスタを合わせて形成する。
[0071] 次に、 BPSG (Boron Phosphorous Silicate Glass)からなる第 1層間絶縁膜 107形成した後、公知のリソグラフィ法とドライエッチング法により選択トランジスタ丁の ドレイン領域 105に到達するコンタクトホール 108を開口する。そして、公知の手法で 当該コンタクトホール i 08内のみを導電性ポリシリコンで埋め込んだコンタクトプラグ を形成する。
[0072] 次に、コンタクトホール 108内に埋め込まれた導電性コンタクトプラグと下部電極 11 0との電気的接続を確保するためのノ リアメタル層 109として、スパッタリング法によつ て TiNZTi膜を厚さ 20nmZ50nmの厚みで形成する。この TiNZTiバリアメタル層 109上に第 2電極 110の TiNZPt膜を膜厚 1 OOnmZ 1 OOnmの厚みで形成した後 、常圧(1013Pa)、 O雰囲気中で、急速加熱酸化法 (RTO : Rapid Thermal Oxi
2
dation)により、基板加熱温度 500°Cで、 2分間熱酸化処理を行うことにより、厚さ 10 nmの酸窒化チタン層(TiON) 111を第 2電極 110の表面に形成した。次に、上部電 極である第 1電極 112として厚さ10011111の1^膜を形成する。
[0073] 次に、公知のリソグラフィ法とドライエッチング法により第 1電極 112、可変抵抗体膜 111、第 2電極 110を順次加工し、可変抵抗素子 Rが完成する。この可変抵抗素子 R 上に第 2層間絶縁膜 113を 50〜60nm形成し、可変抵抗素子 Rに接続するコンタクト
ホール 115及び選択トランジスタのソース拡散層領域に接続するコンタクトホール 11 4を開口する。次に、第 1配線材料として TiNZAl— SiZTiNZTiを成膜し、公知の リソグラフィ法とドライエッチング法により加工して第 1配線 116及び 117を形成する。
[0074] 次に、第 3層間絶縁膜 118を形成し、第 1配線に到達するコンタクトホール(図示せ ず)を形成した後、第 2配線材料として TiNZAl— SiZTiNZTiを成膜し、公知のリ ソグラフィ法とドライエッチング法により加工して第 2配線 119 (加工パターンは図示せ ず)を形成する。最後に、プラズマ CVD法により表面保護膜 120として SiN膜を形成 し、メモリセル内に可変抵抗素子 Rと選択トランジスタ Tをメモリセル内に有する記憶 装置が完成する。
[0075] なお、上述した製造手順では、周辺回路のコンタクトホール形成、第 1配線及び第 2配線力卩ェ等は省略して記述している力 夫々、メモリセル内の形成時に合わせて形 成すれば良い。
[0076] また、上述した実施例 3では、実施例 1で説明した製造方法にて可変抵抗体 111を 形成したが、実施例 2で説明した CVD法またはスパッタリング法にて形成しても良 ヽ
[0077] 以上、可変抵抗素子の駆動方法、並びに、可変抵抗素子をメモリセルとして用いた 記憶装置について、具体的な数値を示して説明したが、可変抵抗素子の材料、組成 、構造が異なれば、例示した数値は異なることは確認済みであり、本発明にかかる製 造方法及び本発明にかかる装置は、上記実施形態で例示した数値に限定されるも のではない。
[0078] また、本発明にかかる装置の機能的な構成及び断面構造を具体的に説明したが、 力かる構成及び構造は、一例であり、本発明の趣旨に基づいて適宜変更可能である
[0079] 例えば、上述した実施例 3では、メモリセルにつ 、て、可変抵抗素子 Rと選択トラン ジスタカもなる 1T1R構成とした力これに限定されるものではない。ビット線及びヮー ド線を第 1電極若しくは第 2電極に夫々直接接続して、両電極間の交点(クロスポイン ト)にある可変抵抗体のデータを直接読み出すメモリセル構成、所謂クロスポイント構 成のメモリセルとすることもできる。この場合、読み出しデータがビット線デコーダ 34を
介して読み出される場合を示した図 14に示す構成を、ワード線デコーダ 35を介して 読み出すようにしても構わない。また、クロスポイント構成での寄生電流低減の為、可 変抵抗素子 Rとダイオードを直列に接続した所謂 ID 1R構成のメモリセルとすることも できる。該ダイオードは、可変抵抗体に対して第 1電極若しくは第 2電極の外側に直 列に接続する構造が一般的であるが、ダイオードを可変抵抗体と第 1電極との間に、 若しくは可変抵抗体と第 2電極との間に配置する構造としても良い。ダイオードとして は、 PNダイオード特性またはショットキーダイオード特性を示す材料、または ZnOや Bi O等のノ リスタなどが用いられる。
2 3
[0080] また、図 14に示す電圧パルス発生回路は、書き込み、消去、読み出しの各動作の 電圧パルスを 1つの回路ブロックで発生する形態を示している力 上記各動作用の 電圧パルスを個別に発生する電圧パルス発生回路を夫々備えても構わない。更に、 読み出し用の電圧パルスを発生する電圧パルス発生回路は、ビット線デコーダ 34と ワード線デコーダ 35内に設けても構わない。
[0081] また、上述したダイオードを第 1電極若しくは第 2電極との間に配置する構造のよう に、本発明にかかる可変抵抗素子は、可変抵抗体が第 1電極と第 2電極とに挟持さ れた領域に存するが、必ずしも第 1電極及び第 2電極に接触した構造に限定されるも のではない。またこの場合、実施例 1にて図 13を以つて説明した電極面積と抵抗比と の関係は、第 1電極若しくは第 2電極と可変抵抗体とが接触していないので、第 1電 極若しくは第 2電極と可変抵抗体とが対向する領域の面積を以つて電極面積とすれ ば良い。
[0082] また、以上説明した実施例 1から実施例 3では、酸窒化チタンを TiONに、窒化チタ ンを TiN等に表記した力 これは略記であって各元素の糸且成比を限定するものでは ない。
Claims
[1] 第 1電極と第 2電極と可変抵抗体とを備え、前記可変抵抗体が前記第 1電極と前記 第 2電極とに挟持された領域に存し、前記第 1の電極と前記第 2の電極間に電圧パ ルスを印加することにより、前記第 1電極と前記第 2電極間の電気抵抗が変化する可 変抵抗素子において、
前記可変抵抗体が遷移金属元素の酸窒化物であることを特徴とする可変抵抗素子
[2] 前記可変抵抗体が、チタン、ニッケル、バナジウム、ジルコニウム、タングステン、コバ ルト、亜鉛の中から選択される元素の酸窒化物であることを特徴とする請求項 1に記 載の可変抵抗素子。
[3] 前記第 2電極が、酸窒化物である前記可変抵抗体を構成する遷移金属と同元素を 含んで成る導電性窒化物であることを特徴とする請求項 1に記載の可変抵抗素子。
[4] 前記第 2電極が、チタン、ニッケル、バナジウム、ジルコニウム、タングステン、コバルト 、亜鉛の中から選択される元素の導電性窒化物であることを特徴とする請求項 3に記 載の可変抵抗素子。
[5] 前記第 1電極と前記可変抵抗体とが接触或いは対向する領域の面積、若しくは前記 第 2電極と前記可変抵抗体とが接触或いは対向する領域の面積のうち小さい方の面 積力 0. 06 m2以下であることを特徴とする請求項 1から請求項 4の何れか 1項に 記載の可変抵抗素子。
[6] 請求項 1から請求項 3の何れか 1項に記載の可変抵抗素子の製造方法であって、 遷移金属の導電性窒化物からなる前記第 2電極を形成する工程と、
前記第 2電極の表面を酸化することにより遷移金属元素の酸窒化物からなる前記可 変抵抗体を形成する工程と、
前記第 1電極を形成する工程とを有することを特徴とする可変抵抗素子の製造方法
[7] 前記第 2電極が、チタン、ニッケル、バナジウム、ジルコニウム、タングステン、コバルト 、亜鉛の中から選択される元素の導電性窒化物であることを特徴とする請求項 6に記 載の可変抵抗素子の製造方法。
第 1電極と第 2電極と可変抵抗体とを有し、前記可変抵抗体が前記第 1電極と前記第 2電極とに挟持された領域に存し、前記第 1の電極と前記第 2の電極間に電圧パルス を印加することにより、前記第 1電極と前記第 2電極間の電気抵抗が変化する可変抵 抗素子を備えた記憶装置であって、
前記可変抵抗体が遷移金属元素の酸窒化物であることを特徴とする可変抵抗素子 を備えた記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06781409.5A EP1914806B1 (en) | 2005-08-05 | 2006-07-21 | Variable resistor element and production method therefor and storage device provided with it |
US11/997,184 US7884699B2 (en) | 2005-08-05 | 2006-07-21 | Variable resistor element, manufacturing method thereof, and memory device provided with it |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228600A JP3889023B2 (ja) | 2005-08-05 | 2005-08-05 | 可変抵抗素子とその製造方法並びにそれを備えた記憶装置 |
JP2005-228600 | 2005-08-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2007018026A1 true WO2007018026A1 (ja) | 2007-02-15 |
Family
ID=37727215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2006/314487 WO2007018026A1 (ja) | 2005-08-05 | 2006-07-21 | 可変抵抗素子とその製造方法並びにそれを備えた記憶装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7884699B2 (ja) |
EP (1) | EP1914806B1 (ja) |
JP (1) | JP3889023B2 (ja) |
KR (1) | KR100966063B1 (ja) |
CN (1) | CN100580930C (ja) |
TW (1) | TW200710845A (ja) |
WO (1) | WO2007018026A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009005699A1 (en) * | 2007-06-29 | 2009-01-08 | Sandisk 3D, Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
US7824956B2 (en) | 2007-06-29 | 2010-11-02 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
US7846785B2 (en) | 2007-06-29 | 2010-12-07 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
US7902537B2 (en) | 2007-06-29 | 2011-03-08 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
CN101636841B (zh) * | 2007-03-22 | 2011-06-22 | 松下电器产业株式会社 | 存储元件和存储装置 |
US9153319B2 (en) | 2011-03-14 | 2015-10-06 | Panasonic Intellectual Property Management Co., Ltd. | Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element |
US9627057B2 (en) | 2013-03-15 | 2017-04-18 | Crossbar, Inc. | Programming two-terminal memory cells with reduced program current |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7812404B2 (en) | 2005-05-09 | 2010-10-12 | Sandisk 3D Llc | Nonvolatile memory cell comprising a diode and a resistance-switching material |
US7834338B2 (en) | 2005-11-23 | 2010-11-16 | Sandisk 3D Llc | Memory cell comprising nickel-cobalt oxide switching element |
US7816659B2 (en) | 2005-11-23 | 2010-10-19 | Sandisk 3D Llc | Devices having reversible resistivity-switching metal oxide or nitride layer with added metal |
US7829875B2 (en) | 2006-03-31 | 2010-11-09 | Sandisk 3D Llc | Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
US7808810B2 (en) | 2006-03-31 | 2010-10-05 | Sandisk 3D Llc | Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
US7875871B2 (en) | 2006-03-31 | 2011-01-25 | Sandisk 3D Llc | Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride |
JP4857014B2 (ja) | 2006-04-19 | 2012-01-18 | パナソニック株式会社 | 抵抗変化素子とそれを用いた抵抗変化型メモリ |
JP4805865B2 (ja) * | 2007-03-19 | 2011-11-02 | シャープ株式会社 | 可変抵抗素子 |
JP4648940B2 (ja) * | 2007-03-20 | 2011-03-09 | シャープ株式会社 | 可変抵抗素子の製造方法 |
WO2008117371A1 (ja) * | 2007-03-23 | 2008-10-02 | Fujitsu Limited | 抵抗記憶素子及び不揮発性半導体記憶装置 |
JP5422552B2 (ja) * | 2007-05-09 | 2014-02-19 | インターモレキュラー, インコーポレイテッド | 抵抗性スイッチング不揮発性メモリ要素 |
JP5402630B2 (ja) * | 2007-06-07 | 2014-01-29 | 日本電気株式会社 | スイッチ回路および半導体集積回路 |
US8233308B2 (en) | 2007-06-29 | 2012-07-31 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
KR101326077B1 (ko) | 2007-08-24 | 2013-11-07 | 삼성전자주식회사 | 저항성 메모리 소자 |
US8143092B2 (en) * | 2008-03-10 | 2012-03-27 | Pragati Kumar | Methods for forming resistive switching memory elements by heating deposited layers |
KR101127236B1 (ko) * | 2008-12-29 | 2012-03-29 | 주식회사 하이닉스반도체 | 저항성 메모리 소자의 제조 방법 |
KR101039191B1 (ko) * | 2009-01-19 | 2011-06-03 | 한양대학교 산학협력단 | 비휘발성 메모리 소자 및 그 제조 방법 |
CA2786258C (en) | 2009-12-31 | 2018-10-23 | Deka Products Limited Partnership | Infusion pump assembly |
WO2011114725A1 (ja) * | 2010-03-19 | 2011-09-22 | パナソニック株式会社 | 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置 |
CN101834274B (zh) * | 2010-04-15 | 2012-08-01 | 复旦大学 | 一种阻变金属氮化物材料的制备方法 |
KR101124403B1 (ko) * | 2010-06-11 | 2012-03-20 | 광주과학기술원 | 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리 |
CN101872855B (zh) * | 2010-06-17 | 2012-10-17 | 复旦大学 | 一种用于锂离子电池的负极材料v2on及其制备方法 |
US8942024B2 (en) * | 2011-12-06 | 2015-01-27 | Agency For Science, Technology And Research | Circuit arrangement and a method of writing states to a memory cell |
TWI549326B (zh) * | 2014-05-29 | 2016-09-11 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體及其製造方法 |
KR102225782B1 (ko) | 2014-07-28 | 2021-03-10 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
EP3213348B1 (en) * | 2014-09-30 | 2019-07-03 | Hewlett-Packard Development Company, L.P. | Memristors with oxide switching layers |
KR101755775B1 (ko) * | 2014-12-09 | 2017-07-07 | 현대자동차주식회사 | 연료전지 필터 오염 감지 장치 및 방법 |
US20180033643A1 (en) * | 2015-02-25 | 2018-02-01 | Applied Materials, Inc. | Methods and apparatus for using alkyl amines for the selective removal of metal nitride |
JP6755164B2 (ja) | 2016-11-14 | 2020-09-16 | 東京エレクトロン株式会社 | TiN系膜およびその形成方法 |
US20190273205A1 (en) * | 2018-03-05 | 2019-09-05 | International Business Machines Corporation | ReRAM DEVICE RESISTIVITY CONTROL BY OXIDIZED ELECTRODE |
CN112986357A (zh) * | 2019-12-13 | 2021-06-18 | 成都今是科技有限公司 | 基因测序芯片的微电极及其制备方法、基因测序芯片 |
KR102405553B1 (ko) * | 2021-07-26 | 2022-06-03 | 연세대학교 산학협력단 | 멀티레벨 저항 변화형 메모리 소자 및 이의 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6204139B1 (en) * | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
JP2002537627A (ja) * | 1999-02-17 | 2002-11-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報を保存するマイクロ電子デバイスとその方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7402851B2 (en) * | 2003-02-24 | 2008-07-22 | Samsung Electronics Co., Ltd. | Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same |
KR100773537B1 (ko) * | 2003-06-03 | 2007-11-07 | 삼성전자주식회사 | 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법 |
WO2004114315A1 (ja) * | 2003-06-25 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | 不揮発性メモリを駆動する方法 |
KR100827653B1 (ko) * | 2004-12-06 | 2008-05-07 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
FR2879013A1 (fr) * | 2005-12-06 | 2006-06-09 | Samsung Electronics Co Ltd | Cellule de memoire a changement de phase et procede de fabrication |
-
2005
- 2005-08-05 JP JP2005228600A patent/JP3889023B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-18 TW TW095126239A patent/TW200710845A/zh not_active IP Right Cessation
- 2006-07-21 WO PCT/JP2006/314487 patent/WO2007018026A1/ja active Application Filing
- 2006-07-21 EP EP06781409.5A patent/EP1914806B1/en not_active Expired - Fee Related
- 2006-07-21 CN CN200680029245A patent/CN100580930C/zh not_active Expired - Fee Related
- 2006-07-21 US US11/997,184 patent/US7884699B2/en not_active Expired - Fee Related
- 2006-07-21 KR KR1020087004154A patent/KR100966063B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6204139B1 (en) * | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
JP2002537627A (ja) * | 1999-02-17 | 2002-11-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報を保存するマイクロ電子デバイスとその方法 |
Non-Patent Citations (3)
Title |
---|
BAEK I.G. ET AL.: "Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses", IEEE TECHNICAL DIGEST OF 2004 INTERNATIONAL ELECTRON DEVICES MEETING, 13 December 2004 (2004-12-13), pages 587 - 590, XP010788855 * |
LIU S.Q. ET AL.: "Electric-pulse-induced reversible resistance change effect in magnetoresistive films", APPLIED PHYSICS LETTERS, vol. 76, no. 19, 8 May 2000 (2000-05-08), pages 2749 - 2751, XP000950505 * |
See also references of EP1914806A4 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101636841B (zh) * | 2007-03-22 | 2011-06-22 | 松下电器产业株式会社 | 存储元件和存储装置 |
WO2009005699A1 (en) * | 2007-06-29 | 2009-01-08 | Sandisk 3D, Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
US7824956B2 (en) | 2007-06-29 | 2010-11-02 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
US7846785B2 (en) | 2007-06-29 | 2010-12-07 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
US7902537B2 (en) | 2007-06-29 | 2011-03-08 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
US8173486B2 (en) | 2007-06-29 | 2012-05-08 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
US8373150B2 (en) | 2007-06-29 | 2013-02-12 | Sandisk 3D, Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
US8809114B2 (en) | 2007-06-29 | 2014-08-19 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
US8816315B2 (en) | 2007-06-29 | 2014-08-26 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
US9153319B2 (en) | 2011-03-14 | 2015-10-06 | Panasonic Intellectual Property Management Co., Ltd. | Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element |
US9627057B2 (en) | 2013-03-15 | 2017-04-18 | Crossbar, Inc. | Programming two-terminal memory cells with reduced program current |
Also Published As
Publication number | Publication date |
---|---|
EP1914806A4 (en) | 2012-06-20 |
JP3889023B2 (ja) | 2007-03-07 |
EP1914806B1 (en) | 2013-09-25 |
TWI299865B (ja) | 2008-08-11 |
CN100580930C (zh) | 2010-01-13 |
KR100966063B1 (ko) | 2010-06-28 |
EP1914806A1 (en) | 2008-04-23 |
TW200710845A (en) | 2007-03-16 |
US7884699B2 (en) | 2011-02-08 |
US20100085142A1 (en) | 2010-04-08 |
CN101238582A (zh) | 2008-08-06 |
KR20080028501A (ko) | 2008-03-31 |
JP2007048779A (ja) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3889023B2 (ja) | 可変抵抗素子とその製造方法並びにそれを備えた記憶装置 | |
JP3989506B2 (ja) | 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置 | |
US7259387B2 (en) | Nonvolatile semiconductor memory device | |
JP4365737B2 (ja) | 可変抵抗素子の駆動方法及び記憶装置 | |
CN102655210B (zh) | 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置 | |
JP5156060B2 (ja) | 不揮発性半導体記憶装置 | |
US7777215B2 (en) | Resistive memory structure with buffer layer | |
JP4805865B2 (ja) | 可変抵抗素子 | |
JP4857014B2 (ja) | 抵抗変化素子とそれを用いた抵抗変化型メモリ | |
CN101159309A (zh) | 一种低功耗电阻存储器的实现方法 | |
KR101485024B1 (ko) | 저항 변화 메모리 소자 | |
CN101101960A (zh) | 一种可降低复位操作电流的电阻存储器 | |
JP5357532B2 (ja) | 可変抵抗素子及びその製造方法 | |
JP2012079930A (ja) | 可変抵抗素子、及び、不揮発性半導体記憶装置 | |
JP5215741B2 (ja) | 可変抵抗素子 | |
JP2009043850A (ja) | 可変抵抗素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 200680029245.0 Country of ref document: CN |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
WWE | Wipo information: entry into national phase |
Ref document number: 11997184 Country of ref document: US |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2006781409 Country of ref document: EP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |