WO2007004550A1 - 半導体ウェーハの製造方法および製造装置 - Google Patents

半導体ウェーハの製造方法および製造装置 Download PDF

Info

Publication number
WO2007004550A1
WO2007004550A1 PCT/JP2006/313082 JP2006313082W WO2007004550A1 WO 2007004550 A1 WO2007004550 A1 WO 2007004550A1 JP 2006313082 W JP2006313082 W JP 2006313082W WO 2007004550 A1 WO2007004550 A1 WO 2007004550A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor wafer
heat treatment
treatment chamber
transferred
processing table
Prior art date
Application number
PCT/JP2006/313082
Other languages
English (en)
French (fr)
Inventor
Yuichi Nasu
Hirotaka Katou
Kazuhiro Narahara
Hideyuki Matsunaga
Original Assignee
Komatsu Denshi Kinzoku Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Denshi Kinzoku Kabushiki Kaisha filed Critical Komatsu Denshi Kinzoku Kabushiki Kaisha
Priority to JP2007524020A priority Critical patent/JP5092162B2/ja
Priority to US11/922,997 priority patent/US8530801B2/en
Publication of WO2007004550A1 publication Critical patent/WO2007004550A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • C30B35/005—Transport systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Definitions

  • the present invention relates to a method and an apparatus for manufacturing a semiconductor wafer, and in particular, a method and an apparatus for manufacturing a silicon epitaxial wafer by transporting a silicon single crystal substrate to an epitaxial growth furnace as a heat treatment chamber. It is about.
  • Silicon epoxy wafers are manufactured as follows.
  • a silicon wafer substrate is placed on a blade (transfer table) of a transfer robot, and a silicon wafer substrate is placed above the susceptor (treatment table) in the epitaxial growth furnace (heat treatment chamber) from the buffer chamber. Be transported. At the time of transportation, the inside of the epitaxial growth furnace is preheated by lamp heating to a predetermined temperature (temperature during transportation).
  • the silicon wafer substrate is heated to a temperature suitable for vapor phase growth (> 1100 ° C.) by lamp heating.
  • a source gas for forming an epitaxially grown thin film is flowed along the surface of the silicon wafer substrate.
  • a thin film of the same epitaxial growth layer of silicon is formed on the surface of the silicon wafer substrate.
  • the crystal quality of the epitaxial growth layer is far superior to the crystal quality of the silicon wafer substrate, and the epitaxial growth layer is considered to be a non-defect layer in which no glow-in defect exists. It has been.
  • the silicon wafer substrate is transferred into the epitaxial growth furnace while suspending the susceptor. There is a problem S that warpage occurs in the silicon wafer substrate during the transfer process (transfer process).
  • Patent Document 1 if warpage of the silicon wafer substrate occurs while the silicon wafer substrate is being lifted by the lift pins, the contact surface is rough and the back surface of the wafer is rubbed by the lift pins. It has been pointed out that scratches and particles are generated.
  • the silicon wafer substrate was transferred from the blade onto the susceptor while the heating lamp on the upper side of the epitaxial growth furnace was turned off and the inside of the furnace was kept at a low temperature. The upper heating lamp is turned on to perform epitaxial growth.
  • This Patent Document 1 targets a silicon wafer substrate having a diameter of 150 mm (paragraph (0033) of Patent Document 1). Further, when the silicon wafer substrate is transferred to the susceptor, the temperature of the silicon wafer substrate is considered to be as low as 400 ° C. (paragraph (0027) of Patent Document 1).
  • Patent Document 1 JP 2000-269137 A
  • the silicon wafer substrate has been increased to a diameter of 300 mm, and the warpage of the silicon wafer substrate generated in the transfer process has led to large grain defects peculiar to epitaxial growth layers. It became clear that the quality was extremely serious.
  • the silicon wafer substrate was transported to above the susceptor of the epitaxial growth furnace that had been preheated to a temperature of 650 ° C. and left as it was for 10 seconds. After that, carry out the above transfer process to place the silicon substrate on the blade. Transferred onto the susceptor. Then, the silicon wafer substrate warped during this transfer process. When the lift pin comes into contact with the backside of the wafer, the woofer warps sharply, and the backside of the woofer is rubbed by the lift pin and generates dust from the backside of the wafer. This dust generation wraps around the surface of the silicon wafer substrate.
  • defects grow with the foreign matter existing on the silicon wafer substrate as the nucleus, and large-sized defects (approximately 0.25 zm in diameter or larger, approximately 10 mm in diameter) on the surface of the silicon epitaxial wafer. (defect of about zm).
  • This large particle size defect was confirmed by measurement using a particle counter.
  • This large grain defect is a stacking fault (stacking fault) or a defect unique to the epitaxial growth layer, similar to the mound, and must be removed to maintain high quality semiconductor devices.
  • the present invention has been made in view of such a situation, and when heat-treating a semiconductor wafer substrate, the quality of the semiconductor wafer and thus the semiconductor wafer is manufactured by preventing the warpage from occurring at the stage of the transfer process.
  • the issue to be solved is to improve the quality of semiconductor devices.
  • the temperature of the silicon wafer substrate is 400 ° C. at the time when the silicon wafer substrate is transferred to the susceptor, and the silicon wafer substrate can be estimated from this temperature. It is considered that the temperature when transported into the growth furnace is set to a low temperature of 400 ° C or lower. Therefore, there is a problem that it takes a long time to raise the temperature to a temperature suitable for vapor phase growth.
  • the first invention is a first invention.
  • the second invention is:
  • a method for manufacturing a semiconductor wafer in which a semiconductor wafer is transferred to a heat treatment chamber and the semiconductor wafer is transferred to a processing table and then the semiconductor wafer is heat-treated.
  • the semiconductor wafer is transferred onto the processing table.
  • the third invention provides
  • a method for manufacturing a semiconductor wafer in which a semiconductor wafer is transferred to a heat treatment chamber and the semiconductor wafer is transferred to a processing table and then the semiconductor wafer is heat-treated. , Leave it for 20 seconds or more, and then transfer the semiconductor wafer onto the processing table.
  • the fourth invention is:
  • a method of manufacturing a semiconductor wafer to be heat-treated comprising:
  • the semiconductor wafer is warped, and then the semiconductor wafer is transferred onto the processing table.
  • the fifth invention provides
  • Processing to transfer the semiconductor wafer to the heat treatment chamber and transfer the semiconductor wafer onto the processing table A semiconductor wafer manufacturing method in which the semiconductor wafer is heat-treated by the surface side heating means provided on each of the front side and the back side of the semiconductor wafer, and the back side heating means,
  • the temperature difference between the front surface temperature and the back surface temperature of the semiconductor wafer is made to reach the maximum value, and then the semiconductor wafer is transferred onto the processing table.
  • the sixth invention provides
  • a heat treatment chamber provided with a processing table on which a semiconductor wafer is placed;
  • Surface-side heating means for heating the surface side of the semiconductor wafer
  • a back side heating means for heating the back side of the semiconductor wafer
  • the semiconductor wafer transferred to the heat treatment chamber is left for a predetermined period of time to be warped in the semiconductor wafer, and then transferred to the processing table so that the semiconductor wafer is transferred onto the processing table.
  • Control means for controlling the loading means
  • a semiconductor wafer manufacturing apparatus comprising:
  • the seventh invention provides
  • a heat treatment chamber provided with a processing table on which a semiconductor wafer is placed;
  • Surface-side heating means for heating the surface side of the semiconductor wafer
  • a back side heating means for heating the back side of the semiconductor wafer
  • the semiconductor wafer transferred to the heat treatment chamber is left for a predetermined standing time, and the semiconductor wafer is processed after the temperature difference between the front surface temperature and the back surface temperature of the semiconductor wafer reaches the maximum value.
  • the eighth invention provides
  • a heat treatment chamber provided with a processing table on which a semiconductor wafer is placed;
  • Surface-side heating means for heating the surface side of the semiconductor wafer
  • a back side heating means for heating the back side of the semiconductor wafer
  • Control means for controlling the transfer means and transfer means so that the semiconductor wafer transferred to the heat treatment chamber is left for a standing time of 20 seconds or longer and then the semiconductor wafer is transferred onto the processing table.
  • a semiconductor wafer manufacturing apparatus comprising:
  • the ninth invention provides
  • a heat treatment chamber provided with a processing table on which a semiconductor wafer is placed;
  • Surface-side heating means for heating the surface side of the semiconductor wafer
  • a back side heating means for heating the back side of the semiconductor wafer
  • the standing time from when the semiconductor wafer is transferred to the heat treatment chamber until the semiconductor wafer is transferred to the processing table, the temperature during transfer of the semiconductor wafer into the heat treatment chamber, and the surface By controlling at least one of the three factors of the output ratio of the side heating means and backside heating means, the semiconductor wafer is transferred onto the processing table after the semiconductor wafer is warped.
  • a semiconductor wafer manufacturing apparatus including a control means for performing the processing.
  • a heat treatment chamber provided with a processing table on which a semiconductor wafer is placed;
  • a transfer means for performing a process of transferring the semiconductor wafer onto the processing table;
  • Surface-side heating means for heating the surface side of the semiconductor wafer;
  • a back side heating means for heating the back side of the semiconductor wafer
  • the standing time from when the semiconductor wafer is transferred to the heat treatment chamber until the semiconductor wafer is transferred to the processing table, the temperature during transfer of the semiconductor wafer into the heat treatment chamber, and the surface By controlling at least one of the three factors of the output ratio of the side heating means and the back side heating means, the temperature difference between the surface temperature of the semiconductor substrate and the back surface temperature is reached to the maximum value, Control means for transferring the semiconductor wafer onto the processing table;
  • a semiconductor wafer manufacturing apparatus comprising:
  • the eleventh invention is the first invention to the fifth invention
  • the semiconductor wafer is placed on the transfer table and transferred to the upper side of the processing table.
  • the process of transferring the semiconductor wafer onto the processing table is performed by first lifting the semiconductor wafer on the transfer table with a lift pin. And a second process for retracting the transfer table out of the heat treatment chamber and a third process for placing the semiconductor wafer on the processing table by raising the processing table or lowering the lift pins.
  • the twelfth invention is the sixth invention to the tenth invention
  • the transport means is for transporting the semiconductor wafer on the transport table to the upper side of the processing table.
  • the transfer process by the transfer means includes a first process in which the semiconductor wafer on the transfer table is lifted by lift pins, a second process in which the transfer table is retracted out of the heat treatment chamber, and the process table is raised or lift pins are lowered. Third process and power to place semiconductor wafer on the processing table
  • the present invention is premised on the following transfer process (transfer process) by transfer means 17 (lift pins 18 and the like) as exemplified below.
  • transfer process transfer process
  • transfer means 17 lift pins 18 and the like
  • the inventions corresponding to these exemplifications are the eleventh invention and the twelfth invention.
  • the blade 15a transport of the transport robot 15
  • the silicon wafer substrate (semiconductor wafer) 1 placed on the feeding table is transported to above the susceptor 6 (processing table) (FIG. 3 (a)).
  • Leave the silicon wafer substrate 1 on the blade 15a for a predetermined time (Fig. 3 (b)).
  • the lift pins 18 are raised, and the silicon wafer substrate 1 on the blade 15 a is lifted by the lift pins 18.
  • the blade 15a is retracted out of the process chamber 4 (heat treatment chamber) (FIG. 3 (c)).
  • the susceptor 6 is raised and the silicon wafer substrate 1 is placed on the susceptor 6. In this way, the silicon wafer substrate 1 is transferred from the blade 15a onto the susceptor 6 (11th invention, 12th invention).
  • the temperature of the front surface of the silicon wear substrate 1 and the temperature of the back surface of the silicon wear substrate 1 that have been room temperature up to that time increase in a similar curve.
  • the infrared transmission rate increases, and the difference between the woofer surface temperature and the woofer back surface temperature gradually widens.
  • This temperature difference reaches its maximum value at time t2, when it reaches 600 ° C, the upper limit of the infrared temperature range.
  • the silicon wafer substrate 1 dissipates heat. If the wafer back surface force S lift pin 18 comes into contact with the temperature difference until it reaches the maximum value, warpage occurs rapidly on the silicon wafer substrate 1 to generate dust.
  • the timing at which the temperature difference between the wafer surface temperature and the wafer back surface temperature reaches a maximum value that is, the timing force at which warpage occurs in the silicon wafer substrate 1
  • a maximum value that is, the timing force at which warpage occurs in the silicon wafer substrate 1
  • the present inventor has determined that if the timing at which the temperature difference between the wafer surface temperature and the wafer back surface temperature reaches the maximum value and the timing at which the warpage occurs is before contact with the lift pin 18 or the susceptor 6, It was thought that dust generation due to warpage would be avoided.
  • the transfer process by the transfer means 17 is executed at a time after the time t2 when the upper limit value of the infrared temperature region is 600 ° C., and the lift pins 18 are connected. Eight back side If it is made to contact with, the dust generation by the warpage of wafer is prevented.
  • the standing time is the time from when the silicon wafer substrate 1 is transferred to the process chamber 4 until the process of transferring the silicon wafer substrate 1 onto the susceptor 6 is performed.
  • the transfer process can be executed after waiting until time t2 when the temperature difference between the woofer surface temperature and the back surface temperature becomes the maximum value in FIG.
  • the transfer temperature is the temperature in the process chamber 4 when the silicon substrate 1 is transferred to the process chamber 4.
  • the time t2 when the temperature difference between the front surface temperature and the back surface temperature reaches the maximum value in FIG. 7 can be advanced, and the time after the maximum value is reached.
  • the loading process can be executed.
  • the output ratio is the output ratio between the woofer front side heating lamp 5U and the woofer back side heating lamp 5L, and is expressed as a power ratio.
  • the heating ratio on the backside of the wafer can be controlled by setting the output ratio so that the output of the wafer backside heating lamp 5L is much larger than the output of the 5U wafer heating lamp.
  • the time t2 when the temperature difference between the temperature and the back surface temperature reaches the maximum value can be advanced, and the transfer process can be executed after the time when the maximum value is reached.
  • the temperature difference between the surface temperature and the back surface temperature of the silicon wafer substrate 1 is reached to a maximum value, and then the silicon wafer substrate 1 is moved to the susceptor. 6
  • the process of transferring to the (processing stand) was performed (fifth invention).
  • the silicon transferred to the process chamber 4 (heat treatment chamber).
  • the wafer substrate 1 was left to stand for a predetermined period of time so that the silicon wafer substrate 1 was warped, and then the silicon wafer substrate 1 was transferred onto the susceptor 6 (processing platform).
  • the silicon wafer substrate 1 transported to the process chamber 4 heat treatment chamber
  • the temperature between the surface temperature and the back surface temperature of the silicon wafer substrate 1 is left.
  • the silicon substrate 18 was transferred onto the susceptor 6 (processing table).
  • the improvement effect is particularly great. That is, as shown in FIG. 9, when the leaving time is set to 30 seconds, the large particle size measured on the wafer surface where the LPD count is significantly lower than when the standing time is set to 10 seconds. The number of radial defects is greatly reduced.
  • the silicon wafer substrate 1 transferred to the process chamber 4 (heat treatment chamber) is left for a standing time of 20 seconds or more, and then the silicon wafer substrate 1 is moved to the acceptor 6 ( Processing to be transferred onto the processing table).
  • the device invention of the sixth invention, the seventh invention, and the eighth invention is a susceptor on which a silicon substrate 1 (semiconductor wafer) is mounted, as shown in FIGS. 1, 2 (a) and 2 (b).
  • Process chamber 4 heat treatment chamber
  • 6 treatment table
  • transfer robot 15 transfer means
  • silicon wafer substrate 1 semiconductor wafer substrate 1
  • silicon wafer substrate 1 Transfer means 17 (lift pins 18, drive source 21, etc.) for transferring the (semiconductor wafer) onto the susceptor 6 (processing table)
  • Side heating lamp 5U front side heating means
  • backside heating lamp 5L back side heating means for heating the back side of silicon wafer substrate 1 (semiconductor wafer)
  • transport robot 15 conveyance means
  • the apparatus invention of the ninth invention and the tenth invention comprises a similar process chamber 4 (heat treatment chamber), a transfer robot 15 (transfer means), a transfer means 17 (lift pins 18, drive source 21 etc.), Surface side heating Lamp 5U (front-side heating means) and back-side heating lamp 5L (back-side heating means), and at least one of the three factors (leaving time, transport temperature, output ratio) It is configured with a controller 30 that controls it.
  • the wafer temperature is raised to at least 600 ° C at the stage of transferring the wafer (Fig. 7). Higher than the low temperature of 00 ° C. Therefore, according to the present invention, compared to the invention described in Patent Document 1, the temperature can be increased to a temperature suitable for vapor phase growth in a short time, which is excellent in terms of work efficiency.
  • FIG. 1 shows the configuration of the single wafer type epitaxial vapor phase growth apparatus of the embodiment.
  • FIG. 1 is a cross-sectional view of a single wafer type epitaxial vapor phase growth apparatus as seen from the side.
  • Fig. 2 (a) shows the process chamber 4 (Epitaxial Vapor Growth Reactor 4) of the Epitaxial Vapor Deposition Equipment of Fig. 1 as a cross-sectional view as seen from the arrow A.
  • the epitaxy vapor phase growth apparatus is composed of a cassette 10, a transfer robot chamber 11, a load lock chamber 12, a transfer robot chamber 13, and a process chamber 4. ing. Each chamber is partitioned freely by a gate valve. Cassette 10 is adjacent to transfer robot chamber 11, transfer robot chamber 11 is adjacent to load lock chamber 12, load lock chamber 12 is adjacent to transfer robot chamber 13, and transfer robot chamber 13 is a process chamber. Adjacent to 4.
  • the process chamber 4 is an epitaxial vapor deposition furnace, and, as will be described later, at a predetermined transfer temperature (for example, 650 ° C.) at a stage before the process of the epitaxial vapor deposition is started, and Maintained in a hydrogen atmosphere.
  • the material of the process chamber 4 is made of quartz (Si02).
  • the cassette 10 stores the unprocessed silicon wafer substrate 1 or the unprocessed and processed silicon wafer substrate 1.
  • Cassette 10 communicates with the atmosphere and is kept at room temperature.
  • a transfer robot 14 is provided in the transfer robot chamber 11.
  • the transfer robot room 11 communicates with the atmosphere and is kept at room temperature.
  • the load lock chamber 12 is a buffer chamber provided so that hydrogen gas in the process chamber 4 does not come into contact with oxygen (air) in the transfer robot chamber 11.
  • the load lock chamber 12 is vacuumed and maintained in a nitrogen atmosphere under normal pressure.
  • a transfer robot 15 is provided in the transfer robot chamber 13.
  • the transfer robot chamber 13 is maintained at room temperature in a nitrogen atmosphere.
  • the transfer robot 15 transfers the silicon wafer substrate 1 to the process chamber 4 on a blade 15a (transfer table).
  • the material of the blade 15a is made of quartz (Si02).
  • a susceptor 6 is provided in the process chamber 4.
  • the susceptor 6 is supported by a susceptor support port 7, and the susceptor support 7 includes a susceptor shaft 8.
  • the susceptor shaft 8 is driven by a drive source 16.
  • the susceptor shaft 8 rotates and moves up and down.
  • the susceptor shaft 8 rotates, and accordingly, the susceptor 6 rotates at a predetermined rotational speed ⁇ . Further, the susceptor shaft 8 is raised during the transfer process described later.
  • the susceptor shaft 8 is raised, the susceptor 6 is raised accordingly, and the silicon wafer substrate 1 is transferred onto the susceptor 6.
  • the material of the susceptor 6 is composed of carbon (C) coated with silicon carbide (SiC).
  • the susceptor 6 is a processing stage for heat-treating the silicon wafer substrate 1. Each time the epitaxial growth is completed, the silicon wafer substrate 1 is transferred from the transfer robot chamber 13 through the gate valve 22 to :! It is transported one by one and transferred onto the susceptor 6.
  • the transfer robot 14 carries out the internal force of the cassette 10 and the silicon wafer substrate 1. And placed on the stage of the load lock chamber 12.
  • the transfer robot 15 unloads the silicon wafer substrate 1 on the blade 15 a from the stage of the load lock chamber 12 and transfers it to the process chamber 4.
  • the silicon wafer substrate 1 is conveyed to above the susceptor 6.
  • transfer means 17 for transferring the silicon wafer substrate 1 on the blade 15 a of the transfer robot 15 onto the susceptor 6 is provided.
  • the transfer means 17 includes a lift pin 18, a woofer lift shaft 19 that supports the lower end of the lift pin 18, a lift shaft 20 that constitutes a lower portion of the woofer lift shaft 19, and a lift shaft 20 And a drive source 21 for moving the
  • the lift shaft 20 is a hollow shaft through which the susceptor shaft 8 can be passed, and is disposed at a concentric position with the susceptor shaft 20.
  • the susceptor 6 has a hole through which the lift pin 18 moves up and down.
  • the lift pins 18 are members that support the silicon wafer substrate 1 by coming into contact with the back surface of the silicon wafer substrate 1, and are configured with three pins to support the back surface of the silicon wafer substrate 1 at three points.
  • the drive source 21 is driven, the lift shaft 20 moves up and down, and the lift pin 18 moves up and down accordingly.
  • FIG. 2 (b) is a top view showing the positional relationship between the blade 15 a and the lift pin 18.
  • the lift pin 18 is positioned so that it does not interfere with the blade 15a even if the blade 15a of the transfer robot 15 moves in the loading direction A and the unloading direction (retraction direction) B. It is provided.
  • FIGS. 3 (a), (b), (c), and (d) are diagrams for explaining a process (transfer process) for transferring the silicon wafer substrate 1 on the blade 15a onto the susceptor 6.
  • FIG. is there.
  • the silicon wafer substrate 1 placed on the blade 15a is transported to the top of the susceptor 6 (FIG. 3 (a)). Leave the silicon wafer substrate 1 on the blade 15a for a predetermined time (Fig. 3 (b)). Next, the lift pins 18 are raised, and the silicon wafer substrate 1 on the blade 15 a is lifted by the lift pins 18. Next, blade 15a is retracted out of process channel 4 (Fig. 3 (c)). Next, the susceptor 6 is raised and the silicon wafer substrate 1 is placed on the susceptor 6. In this way, the silicon wafer substrate 1 is transferred from the blade 15a onto the susceptor 6.
  • a wafer surface side heating lamp 5U is provided outside the process chamber 4 in the upper part of FIGS. 1 and 2A, that is, on the surface side of the silicon wafer substrate 1.
  • a wafer backside heating lamp 5L is provided outside the process chamber 4 in the lower part of the figure, that is, on the backside of the silicon wafer substrate 1.
  • the heating lamps 5 U and 5 L emit light, radiant heat is transferred to the silicon wafer substrate 1 through the chamber 4.
  • the silicon wafer substrate 1 reaches a growth temperature suitable for vapor phase growth.
  • a growth gas 41 comprising a carrier gas (main gas) 41a, a source gas 41b, and a doping gas 41c is supplied into the chamber 4 from the gas inlet 60 of the process chamber 4. And flowed along the upper surface of the susceptor 6. The growth gas 41 that has passed through the susceptor 6 is exhausted from the gas exhaust port 70 of the process chamber 4.
  • main gas main gas
  • source gas 41b source gas
  • doping gas 41c doping gas
  • a heat ring 50 is arranged around the susceptor 6.
  • the heat ring 50 separates the process chamber 4 into an upper part and a lower part with a gap that does not contact the outer periphery of the susceptor 6. For this reason, the growth gas 41 flowing above the susceptor 6 can be prevented from flowing unnecessarily below the susceptor 6.
  • the heat ring 50 around the susceptor 6 is heated by the heating lamps 5U and 5L, the temperature is prevented from becoming uneven at the outer periphery of the susceptor 6.
  • a silicon wafer substrate 1 having an N-type or P-type conductivity is prepared. Impurities are added to the silicon wafer substrate 1. For example, boron (B) is added when the conductivity type is P type, and impurities such as phosphorus (Ph), arsenic (As), or antimony (Sb) are added when the conductivity type is N type.
  • the silicon wafer substrate 1 is placed on the susceptor 6 in the process chamber 4, and a hydrogen (H2) atmosphere is formed as the carrier gas 41a in a state where the furnace temperature is kept high.
  • H2 hydrogen
  • the epitaxial growth layer thin film 2 is formed on the silicon substrate by leaving it together with the carrier gas 41a, the source gas, and the dopant gas 41c. Formed on one.
  • the resistivity of the epitaxial growth layer 2 is adjusted by controlling the concentration of the dopant gas 41c.
  • the raw material gas 41b for forming the epitaxially grown thin film for example, SiH4 (monosilane), SiH2C12 (dichlorosilane), SiHC13 (trichlorosilane), SiC14 (silicon tetrachloride) or the like is used.
  • the conductivity type of the epitaxial growth layer 2 is P type Boron (B) compounds such as B2H6 (diborane) and BC13 (trichloroborane) are used as the gas 41c, and when the conductivity type of the epitaxial growth layer 2 is N-type, PH3 ( Phosphine), AsH3 (arsine), etc. are used.
  • the source gas 41b chemically reacts on the silicon wafer substrate 1 to form a thin film 2 of the same silicon epitaxial layer on the surface of the silicon wafer substrate 1 as shown in FIG. Pitachisharuha: ⁇ is created.
  • a P-type silicon epitaxial wafer is manufactured by adding boron (B) as an impurity.
  • FIG. 6 is a diagram for explaining the heat flow when the blade 15a on which the silicon wafer substrate 1 is placed is positioned above the susceptor 6 (FIGS. 3 (a) and 3 (b)). .
  • FIG. 7 shows the relationship between the elapsed time (horizontal axis) after the silicon wafer substrate 1 is transferred into the process chamber 4 and the surface temperature and back surface temperature (vertical axis) of the silicon wafer substrate 1. It is.
  • infrared rays are emitted from the front side heating lamp 5U toward the wafer surface as indicated by an arrow C, and from the rear side heating lamp 5L, as indicated by an arrow D. Infrared rays are emitted toward the backside of the wafer.
  • the infrared transmission temperature range 400 ° C to 600 ° C (hereinafter referred to as the infrared transmission temperature range)
  • the short wavelength (1 ⁇ m) infrared ray emitted from above is It is easy to penetrate the silicon wafer substrate 1 and the blade 15a made of silicon and quartz. Therefore, infrared rays from above pass through the silicon wafer substrate 1 and the blade 15a and are absorbed by the susceptor 6.
  • the susceptor 6 absorbs infrared rays emitted from below.
  • the light radiated from the susceptor 6 is about 3 ⁇ m, and is in the wavelength region that is easily absorbed by silicon (Si) in the infrared transmission temperature region (400 ° C. to 600 ° C.). . Therefore, the radiated light from the susceptor 6 is absorbed by the back surface of the silicon wafer substrate 1 as indicated by an arrow F. For this reason, in the infrared transmission temperature region (400 ° C. to 600 ° C.), the temperature on the back surface tends to rise more easily than the surface of the silicon wafer substrate 1. This will be described with reference to FIG. The horizontal axis in FIG.
  • FIG. 7 represents the force that is the elapsed time after the silicon wafer substrate 1 is transferred into the process chamber 4 and can be read as the temperature of the silicon wafer substrate 1.
  • the vertical axis in FIG. 7 represents the surface temperature and the back surface temperature of the silicon wafer substrate 1, and can be read as the transmittance of infrared silicon (woofer).
  • the temperature of the front surface and the back surface of the siliconware substrate 1 rises in a substantially similar curve.
  • the infrared transmittance increases, so the difference between the wafer surface temperature and the wafer back surface temperature gradually widens.
  • This temperature difference reaches its maximum value at time t2, when it reaches 600 ° C, the upper limit of the infrared temperature range.
  • the silicon wafer substrate 1 dissipates heat.
  • the temperature difference reaches the maximum value, if it touches the wafer back cover bin 18, the silicon wafer substrate 1 is warped rapidly and generates dust.
  • the timing at which the temperature difference between the wafer surface temperature and the wafer back surface temperature reaches the maximum value that is, the timing force at which warpage occurs in the silicon wafer substrate 1
  • the maximum value that is, the timing force at which warpage occurs in the silicon wafer substrate 1
  • the lift pin 18 or the susceptor 6 which is finished in rough contact with the back surface of the wafer warpage occurs in the silicon wafer substrate 1, and this warpage (steep movement) causes the back surface of the wafer to be lift pin 18 or the susceptor 6.
  • the dust is generated by rubbing with the powder 6.
  • the present inventor has determined that the timing at which the temperature difference between the woofer surface temperature and the woofer back surface temperature reaches a maximum value, the timing force at which warpage occurs, and before the contact with the lift pin 18 or the susceptor 6, the warpage of the wafer. It was thought that dust generation by would be avoided.
  • the transfer process by the transfer means 17 is executed at a time after the time t2 when the upper limit value of the infrared temperature region is 600 ° C., and the lift pins 18 are connected. If it is in contact with the back of the eight, dust generation due to the warpage of the way eight is prevented.
  • the standing time is the time from when the silicon wafer substrate 1 is transferred to the process chamber 4 until the process of transferring the silicon wafer substrate 1 onto the susceptor 6 is performed.
  • the transfer process can be executed after waiting until time t2 when the temperature difference between the woofer surface temperature and the back surface temperature becomes the maximum value in FIG.
  • the transfer temperature is the temperature in the process chamber 4 when the silicon substrate 1 is transferred to the process chamber 4.
  • the time t2 when the temperature difference between the front surface temperature and the back surface temperature reaches the maximum value in FIG. 7 can be advanced, and the time after the maximum value is reached.
  • the loading process can be executed.
  • the output ratio is the output ratio between the 5U heating surface heating lamp and the 18L heating back lamp 5L, and is expressed as a power ratio.
  • the heating ratio on the backside of the wafer can be controlled by setting the output ratio so that the output of the heating lamp 5L on the back side of the wafer is much larger than the output of the heating lamp 5U on the front side of the wafer.
  • the time t2 when the temperature difference between the temperature and the back surface temperature reaches the maximum value can be advanced, and the transfer process can be executed after the time when the maximum value is reached.
  • the output ratio is displayed as the output% of the backside heating lamp 5L, where the total output of the wafer frontside heating lamp 5U and the backside heating lamp 5L is 100%.
  • the controller 30 can adjust the above three factors by controlling the transfer means 17, the transfer robot 15, and the heating lamps 5U and 5L.
  • an epitaxial growth layer 2 having a thickness of 4 xm was formed on a P-type silicon wafer substrate 1 to which boron was added at a growth temperature of 1130 ° C. .
  • Silicon wafer 1 has a high impurity concentration P ++ wafer in the range of resistivity / 1000 to 10/1000 ( ⁇ -cm) and a low impurity in the range of 10 to 20 ( ⁇ 'cm).
  • An experiment was conducted with a concentration of 18-p.
  • the leaving time can be adjusted by driving and controlling the transfer means 17 and the transfer robot 15 by the controller 30.
  • FIG. 4 is a schematic view of the state of the silicon wafer substrate 1 as viewed from the side when the method is performed.
  • Figures 5 (a), (b), (c), and (d) correspond to Figures 3 (a), (b), (c), and (d), respectively.
  • FIG. 3 is a schematic view of the silicon wafer substrate 1 as viewed from the side.
  • the standing time was adjusted to 10 seconds
  • the transporting temperature was adjusted to 650 ° C
  • the output ratio (output of 5 L on the back side heating lamp) was adjusted to 85%.
  • the conveyance temperature and the output ratio were the same as in the comparative example, and the standing time was adjusted to 20 seconds, which was longer than the comparative example.
  • Fig. 8 (b) if the number of LPDs (light point differentials) on the surface of the silicon wafer 1 'is counted using a particle counter (eg SP-1), A number of large grain defects were measured. Further, when observed with a microscope, a large grain defect having a diameter of about 10 ⁇ was observed as shown in FIG. 8 (c).
  • LPDs light point differentials
  • the silicon wafer substrate 1 is transported to above the susceptor 6 of the process chamber 4 (FIG. 4 (a)), and left as it is for 20 seconds. I left it alone. Then, during that time (after about 15 seconds), warp of wah 8 occurred on blade 15a (Fig. 4 (b)). If the lift pin 18 is brought into contact with the back surface of the silicon wafer substrate 1 after the standing time of 20 seconds has passed, the vibration due to the warp has already been converged by the wafer 8, and no dust is generated (Fig. 4 (c)).
  • Fig. 9 shows the case where the conveyance temperature is 650 ° C, the output ratio (output of 5 L on the back side heating lamp 5%) is adjusted to 85%, and the standing time is 10 seconds (comparative example)
  • the measurement results for counting LPD with a diameter of 0.25 zm or more are shown for the case of 30 seconds.
  • the horizontal axis in Fig. 9 shows the lot when the leaving time is 10 seconds and the lot when the leaving time is 30 seconds.
  • the vertical axis in Fig. 9 shows the LPD count of each sample in the lot.
  • Figure 9 shows the range of variation in the number of counts for each sample in the lot, the average number of counts, and the average number of force counts ⁇ 3 ⁇ (range of appearance probability 99.7%; ⁇ is the standard deviation). It shows.
  • Figure 10 shows the temperature during transport at 650 ° C and the output ratio (output of 5 L on the back side heating lamp).
  • the horizontal axis in Fig. 10 shows the lot when the leaving time is 20 seconds and the lot when the leaving time is 30 seconds.
  • the vertical axis in Fig. 10 shows the LPD count number of each sample in the lot.
  • Figure 10 shows the range of variation in the number of counts for each sample in the lot, and the average number of counts.
  • the average count value range of ⁇ 3 ⁇ is shown.
  • Fig. 11 shows the temperature during transport at 650 ° C and the output ratio (output% of the backside heating lamp 5L) 8
  • the horizontal axis in Fig. 11 shows the lot when the leaving time is 5 seconds, the lot when the leaving time is 10 seconds, and the lot when the leaving time is 30 seconds.
  • the vertical axis in Fig. 11 shows the LPD count for each sample in the lot.
  • Figure 11 shows the range of variation in the number of counts for each sample in the lot, the average value of the count numbers, and the range of the average value of counts ⁇ 3 ⁇ .
  • the warpage of the silicon wafer substrate 1 can be reduced by adjusting the standing time to 20 seconds or more (preferably by adjusting it to 30 seconds or more). Since it has been generated (that is, after the temperature difference between the wafer surface temperature and the back surface temperature has reached the maximum value), the transfer process (transfer process) is performed, so that dust generation due to wafer warpage is prevented. Is done. This greatly reduces the large-grain defects on the surface of the silicon epitaxial wafer, and can greatly improve the quality of the silicon epitaxial wafer: ⁇ and, consequently, the quality of the semiconductor device fabricated using it. .
  • the temperature during conveyance can be adjusted by the controller 30 by controlling the outputs of the wafer front heating lamp 5U and the wafer rear heating lamp 5L.
  • Figure 12 shows the case where the standing time is 20 seconds, the output ratio (output% of the backside heating lamp 5L) is adjusted to 85%, and the transfer temperature is set to 650 ° C and 700 ° C.
  • the results of counting LPD with a diameter of 0.25 xm or more are shown for each of the above and 750 ° C. is doing.
  • the horizontal axis in Fig. 12 shows the lot when the transfer temperature is 650 ° C, the lot when the transfer temperature is 700 ° C, and the lot when the transfer temperature is 750 ° C. Is shown.
  • the vertical axis in Fig. 12 shows the LPD count for each sample in the lot.
  • Figure 12 shows the range of variation in the number of counts for each sample in the lot, the average value of the count numbers, and the range of the average value of counts ⁇ 3 ⁇ .
  • the LPD count number is significantly lower in the example in which the conveyance temperature is 750 ° C than in the example in which the conveyance temperature is 650 ° C and 700 ° C. It can be seen that the number of large grain defects measured on the surface of the wafer is greatly reduced. However, in the range of 650 ° C to 700 ° C, there is no tendency to gradually reduce the number of large grain defects on the surface of silicon epoxy wafer: ⁇ as the transport temperature increases. Power, ivy.
  • warpage occurs in the silicon wafer substrate 1 by adjusting the temperature during transport (preferably by adjusting the temperature to 750 ° C or higher). (That is, after the temperature difference between the wafer front surface temperature and the back surface temperature reaches the maximum value), the transfer process (transfer process) is performed, so that dust generation due to wafer warpage is prevented.
  • the transfer process transfer process
  • large grain defects on the surface of silicon epitaxial wafer: ⁇ are greatly reduced, and the quality of silicon epitaxial wafer and, consequently, the quality of semiconductor devices fabricated using it can be greatly improved. .
  • the output ratio can be adjusted by controlling the outputs of the wafer front side heating lamp 5U and the wafer back side heating lamp 5L by the controller 30.
  • Fig. 13 shows a case where the output ratio (output of 5 L on the back side heating lamp 5%) is 75% after adjusting the standing time to 20 seconds and the transport temperature to 650 ° C. The results of counting LPD with a diameter of 0.25 zm or more are shown for each of the above and 95% cases.
  • the horizontal axis in Fig. 13 shows the lot when the output ratio is 75%, the lot when the output ratio is 85%, and the lot when the output ratio is 95%.
  • the vertical axis in Fig. 13 shows the LPD count of each sample in the lot.
  • Figure 13 shows the range of variation in the number of counts for each sample in the lot, the average number of counts, and the range of the average number of counts ⁇ 3 ⁇ .
  • the embodiment with the output ratio of 95% is measured on the wafer surface where the LPD count is significantly lower than the embodiment with the output ratio of 75% and 85%. It can be seen that the number of large grain defects is greatly reduced. However, in the range of 75% to 85%, as the output ratio is increased, the number of large grain defects on the surface of silicon epoxy wafer: ⁇ is gradually reduced. It was not seen.
  • the silicon wafer substrate 1 is warped. (That is, after the temperature difference between the wafer surface temperature and the back surface temperature has reached the maximum value), the transfer process (transfer process) is performed, so that dust generation due to wafer warpage is prevented. .
  • Fig. 14 shows the experimental results obtained by changing the leaving time and the output ratio for silicon epitaxial wafer: ⁇ formed on the silicon wafer substrate 1 with low impurity concentration P-.
  • Figure 14 shows the case where the transfer ratio is adjusted to 650 ° C, the output ratio (output of 5 L on the back side heating lamp 5%), and the standing time are 85% and 20 seconds, respectively. , 85%, 30 seconds, 95%, 10%, 95%, 20%, 95%, 30% Shows the measurement result of counting LPD over 0.25 zm.
  • the horizontal axis in Figure 14 shows the # 101 lot when the output ratio and leaving time are 85% and 20 seconds, respectively, and # 102 when the output ratio and leaving time are 85% and 30 seconds, respectively. Lots of # 103 lot when the output ratio and leaving time are 95% and 10 seconds, respectively, and # 104 lot when the output ratio and leaving time are 95% and 20 seconds, respectively, and the output ratio and leaving It shows # 105 lots with 95% and 30 seconds respectively.
  • the vertical axis in Fig. 14 shows the LPD count of each sample in the lot. Figure 14 shows the range of variation in the number of counts for each sample in the lot, the average number of counts, and the range of the average number of counts ⁇ 3 ⁇ .
  • the # 102, # 104, and # 105 examples are measured on the wafer surface where the LPD count is significantly lower than the # 101 and # 103 examples. It can be seen that the number of defects is greatly reduced. In other words, if the leaving time is 20 seconds, the output ratio should be adjusted to 95%. If the leaving time is 30 seconds, the defect ratio will be high if the output ratio is adjusted to 85% or 95%. was gotten.
  • the output ratio and the leaving time preferably by adjusting the output ratio to 95% or more if the leaving time is 20 seconds, If the leaving time is 30 seconds, adjust the output ratio to 85%, 95%, or 95% or more) and then warp the silicon wafer substrate 1 (ie, the temperature difference between the wafer surface temperature and the back surface temperature). Since the transfer process (transfer process) is performed after the maximum value is reached, dust generation due to warpage of the wafer is prevented. As a result, large grain defects on the surface of silicon epitaxial wafers are greatly reduced, and the quality of silicon epitaxial wafers and, consequently, the quality of semiconductor devices fabricated using them is greatly improved. Can do.
  • the heat treatment for forming the epitaxial growth layer has been described.
  • the transfer process in which the silicon wafer substrate is transferred to the heat treatment chamber and transferred onto the treatment table. This is applicable if there is a risk of warping the wafer due to the (transfer process).
  • the present invention can be applied to the production of an annealer.
  • the silicon wafer substrate 1 is assumed to be transferred from the blade 15a of the transfer robot 15 to the susceptor 6 via the lift pins 18, but it is dropped from the transfer robot or the like.
  • the present invention can also be applied when transferring directly onto the susceptor 6. it can.
  • the transfer robot 15 is not limited to the structure of the embodiment in which the silicon wafer substrate 1 is carried on the blade 15a, and the silicon wafer substrate 1 is gripped by a chuck or adsorbed by a vacuum cup or the like. Or it can be transported.
  • the present invention can also be applied to the manufacture of semiconductor wafers such as GaAs (gallium arsenide) other than silicon wafers.
  • semiconductor wafers such as GaAs (gallium arsenide) other than silicon wafers.
  • FIG. 1 is a diagram showing an overall configuration of a silicon epitaxial wafer manufacturing apparatus according to an embodiment.
  • Fig. 2 is an arrow A view of the process chamber of Fig. 1, and Fig. 2 (b) is a diagram showing the positional relationship between the blade and lift pins of the transfer robot of Fig. 1, and Fig. 2 ( c) is a diagram schematically showing a cross section of a silicon epitaxial wafer.
  • FIG. 3 (a), (b), (c), and (d) are diagrams for explaining a transfer process (transfer process) by a transfer means.
  • FIGS. 4 (a) to 4 (d) are diagrams schematically showing the side surface of the silicon wafer substrate of the embodiment corresponding to FIGS. 3 (a) to 3 (d), respectively.
  • FIGS. 5 (a) to 5 (d) are diagrams schematically showing a side surface of a silicon wafer substrate of a comparative example corresponding to FIGS. 3 (a) to (d), respectively.
  • FIG. 6 is a diagram for explaining the heat flow in the process chamber in the previous stage of the transfer process (transfer process).
  • FIG. 7 is a graph showing the relationship between the time after the silicon wafer substrate is transferred to the process chamber, the wafer surface temperature, and the back surface temperature.
  • FIGS. 8 (a) and 8 (b) are diagrams showing defects on the surface of the silicon epitaxial wafer of Example and Comparative Example, respectively, and FIG. 8 (c) is an enlarged view of the defects. .
  • FIG. 9 is a graph showing the experimental results of the first example.
  • FIG. 10 is a graph showing the experimental results of the first example.
  • FIG. 11 is a graph showing the experimental results of the first example.
  • FIG. 12 is a graph showing the experimental results of the second example. 13] FIG. 13 is a graph showing the experimental results of the third example.
  • FIG. 14 is a graph showing the experimental results of the fourth example.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

　半導体ウェーハ基板を熱処理するに際して、移載工程の段階では反りを生じさせないようにして、半導体ウェーハの品質、ひいてはそれによって製造される半導体デバイスの品質を高品質にするための半導体ウェーハの製造方法およびその製造装置に関する発明である。本発明では、ウェーハ表面温度とウェーハ裏面温度との温度差が最大値になるタイミング、ウェーハで反りが発生するタイミングが、リフトピン若しくはサセプタに接触する前となるように（赤外線温度領域の上限値である６００゜Ｃとなる時刻よりも後の時期に）、移載手段による移載処理を実行して、リフトピンをウェーハ裏面に接触させる。

Description

明 細 書
半導体ゥエーハの製造方法および製造装置
技術分野
[0001] 本発明は、半導体ゥエーハを製造する方法および装置に関し、特に、熱処理室とし てのェピタキシャル成長炉に、シリコン単結晶基板を搬送して、シリコンェピタキシャ ルゥヱーハを製造する方法および装置に関するものである。
背景技術
[0002] シリコンェピタキシャルゥエーハは、つぎのようにして製造される。
[0003] (搬送工程） 搬送ロボットのブレード (搬送台）にシリコンゥエーハ基板が載せられて 、バッファチャンバから、ェピタキシャル成長炉（熱処理室）内のサセプタ（処理台）の 上方にシリコンゥヱーハ基板が搬送される。搬送時には、ェピタキシャル成長炉内は 、ある所定の温度（搬送時温度）までランプ加熱によって予熱されてレ、る。
[0004] (移載工程） つぎに、ブレード上のシリコンゥエーハ基板はリフトピンによってリフトさ れる。つぎに、ブレードがェピタキシャル成長炉外に退避される。つぎに、サセプタが 上昇してシリコンゥエーハ基板がサセプタ上に載置される。このようにしてシリコンゥヱ ーハ基板は、ブレード上からサセプタ上に移載される。
[0005] (熱処理工程） つぎに、ランプ加熱によってシリコンゥヱーハ基板が気相成長に適し た温度（ > 1100° C)まで高められる。またシリコンゥエーハ基板の表面に沿ってェピ タキシャル成長薄膜形成用の原料ガスが流される。これにより、シリコンゥエーハ基板 の表面に、同じシリコンのェピタキシャル成長層の薄膜が形成される。
[0006] ところで、近年、半導体デバイスの微細化、高解像度化が進むにつれて、ェピタキ シャルシリコンゥエーハの要求される結晶品質も高くなつており、高い歩留まりが要求 されるようになってきている。
[0007] 本来、ェピタキシャル成長層の結晶品質は、シリコンゥエーハ基板の結晶品質に較 ベて遙かに勝っており、ェピタキシャル成長層は、グローイン欠陥が存在しない無欠 陥層であると考えられている。
[0008] し力 ながら、シリコンゥエーハ基板をェピタキシャル成長炉内に搬送してサセプタ 上に移載する過程 (移載工程)で、シリコンゥエーハ基板で反りが発生するという問題 力 Sある。
[0009] すなわち、常温のバッファチャンバから、搬送時温度まで予熱されているェピタキシ ャル成長炉内に、シリコンゥエーハ基板が搬送されると、シリコンゥエーハ基板で急激 な温度変化、急激な温度勾配が生じ、それによつて熱応力の不一致が生じる。この 熱応力の不一致が臨界点を超えると、シリコンゥエーハ基板の各部は、凹状に反る。 この反りは、シリコンェピタキシャルゥエーハの品質に悪影響を与える。このため、対 策として以下のような措置がとられていた。
[0010] (特許文献にみられる従来技術）
下記特許文献 1には、シリコンゥヱ一八基板の反りが、リフトピンによってシリコンゥヱ ーハ基板をリフトしている最中に発生すると、接触面が粗レ、リフトピンによってゥヱー ハ裏面が擦られてゥエーハ裏面においてスクラッチ傷が発生したりパーティクルが発 生するという問題点が指摘されている。そこで、反りが発生しないように、ェピタキシャ ル成長炉の上側の加熱用ランプを消灯して炉内を低温状態に保持したまま、シリコン ゥエーハ基板をブレード上からサセプタ上に移載して、しかる後に、上側の加熱用ラ ンプを点灯させて、ェピタキシャル成長を行うようにしている。この特許文献 1では、直 径 150mmのシリコンゥエーハ基板を対象としている（特許文献 1の段落（0033) )。ま た、シリコンゥエーハ基板をサセプタに移載した時点で、シリコンゥエーハ基板の温度 は、高々 400° Cの低温であると考えられる（特許文献 1の段落（0027) )。
特許文献 1 :特開 2000— 269137号公報
発明の開示
発明が解決しょうとする課題
[0011] 近年、シリコンゥエーハ基板が直径 300mmまで大口径化するに至り、移載工程で 発生するシリコンゥエーハ基板の反りは、ェピタキシャル成長層特有の大粒径欠陥を 招き、半導体デバイスの品質上、極めて深刻なものであることが明らかになった。
[0012] すなわち、本発明者らの実験では、シリコンゥエーハ基板を、 650° Cの温度まで予 熱されているェピタキシャル成長炉のサセプタの上方まで搬送して、そのまま 10秒間 放置して、その後に上記移載工程を実施して、シリコンゥヱ一八基板をブレード上か らサセプタ上に移載した。すると、この移載の過程でシリコンゥエーハ基板に反りが発 生した。リフトピンがゥヱーハ裏面に接触すると、ゥヱーハが急激に反り、ゥヱーハ裏 面がリフトピンによって擦られてゥエーハ裏面より発塵する。この発塵は、シリコンゥェ ーハ基板の表面に回り込む。その後にェピタキシャル成長を行うと、シリコンゥヱーハ 基板表面に存在する異物を核にして欠陥が成長し、シリコンェピタキシャルゥヱーハ の表面で大粒径の欠陥（概ね直径 0. 25 z m以上、 10 z m程度の欠陥）として頭れ る。この大粒径欠陥は、パーティクルカウンタを用いた測定によって確認された。この 大粒径欠陥は、積層欠陥（スタツキング'フォルト）やマウンドに類似したェピタキシャ ル成長層特有の欠陥であり、半導体デバイスの品質を高レベルに維持するために、 除去しなければならない。
[0013] 本発明はこうした実状に鑑みてなされたものであり、半導体ゥエーハ基板を熱処理 するに際して、移載工程の段階では反りを生じさせないようにして、半導体ゥヱーハ の品質、ひいてはそれによつて製造される半導体デバイスの品質を高品質にすること を解決課題とするものである。
[0014] ここで、上記特許文献 1では、ゥエーハ裏面におけるスクラッチ傷やパーティクルを 問題としており、ェピタキシャル成長層表面の大粒径欠陥は、問題点として指摘され ていない。
[0015] また、上記特許文献 1では、シリコンゥエーハ基板をサセプタに移載した時点で、シ リコンゥエーハ基板の温度は、高々 400° Cであり、この温度から推定すると、シリコン ゥエーハ基板をェピタキシャル成長炉内に搬送したときの温度は、 400° C以下の低 温に設定されていると考えられる。このため気相成長に適した温度まで上昇させるに は、長時間を要するという問題がある。
課題を解決するための手段
[0016] 第 1発明は、
半導体ゥエーハを熱処理室に搬送し、半導体ゥエーハを処理台上に移載する処理 を行ってから半導体ゥヱーハを熱処理する半導体ゥヱーハの製造方法であって、 熱処理室に搬送された半導体ゥエーハを、所定の放置時間放置して半導体ゥエー ハで反りが発生した状態にしてから、半導体ゥエーハを処理台上に移載する処理を 行うようにすること
を特徴とする。
[0017] 第 2発明は、
半導体ゥエーハを熱処理室に搬送し、半導体ゥエーハを処理台上に移載する処理 を行ってから半導体ゥヱーハを熱処理する半導体ゥヱ一八の製造方法であって、 熱処理室に搬送された半導体ゥエーハを、所定の放置時間放置して半導体ゥエー ハの表面温度と裏面温度との温度差が最大値に到達してから、半導体ゥヱーハを処 理台上に移載する処理を行うようにすること
を特徴とする。
[0018] 第 3発明は、
半導体ゥエーハを熱処理室に搬送し、半導体ゥエーハを処理台上に移載する処理 を行ってから半導体ゥヱーハを熱処理する半導体ゥヱ一八の製造方法であって、 熱処理室に搬送された半導体ゥエーハを、 20秒以上の放置時間放置してから、半 導体ゥエーハを処理台上に移載する処理を行うようにすること
を特徴とする。
[0019] 第 4発明は、
半導体ゥエーハを熱処理室に搬送し、半導体ゥエーハを処理台上に移載する処理 を行ってから、半導体ゥエーハの表面側、裏面側それぞれに設けた表面側加熱手段 、裏面側加熱手段によって半導体ゥエーハを熱処理する半導体ゥエーハの製造方法 であって、
半導体ゥエーハが熱処理室に搬送されてから半導体ゥエーハを処理台上に移載す る処理を行うまでの放置時間と、半導体ゥエーハが熱処理室に搬送されたときの熱処 理室内の搬送時温度と、表面側加熱手段と裏面側加熱手段の出力比率
の 3つの因子のうち少なくとも 1つを制御することによって、半導体ゥヱーハで反りが 発生した状態にしてから、半導体ゥエーハを処理台上に移載する処理を行うこと を特徴とする。
[0020] 第 5発明は、
半導体ゥエーハを熱処理室に搬送し、半導体ゥエーハを処理台上に移載する処理 を行ってから、半導体ゥエーハの表面側、裏面側それぞれに設けた表面側加熱手段 、裏面側加熱手段によって半導体ゥエーハを熱処理する半導体ゥエーハの製造方法 であって、
半導体ゥエー八が熱処理室に搬送されてから半導体ゥエーハを処理台上に移載す る処理を行うまでの放置時間と、半導体ゥエーハが熱処理室に搬送されたときの熱処 理室内の搬送時温度と、表面側加熱手段と裏面側加熱手段の出力比率
の 3つの因子のうち少なくとも 1つを制御することによって、半導体ゥヱーハの表面 温度と裏面温度との温度差を最大値に到達させてから、半導体ゥヱーハを処理台上 に移載する処理を行うこと
を特徴とする。
[0021] 第 6発明は、
半導体ゥエーハが載置される処理台が設けられた熱処理室と、
半導体ゥエーハを熱処理室に搬送する搬送手段と、
半導体ゥエーハを処理台上に移載する処理を行う移載手段と、
半導体ゥエーハの表面側を加熱する表面側加熱手段と、
半導体ゥエーハの裏面側を加熱する裏面側加熱手段と、
熱処理室に搬送された半導体ゥエーハを、所定の放置時間放置して半導体ゥエー ハで反りが発生した状態にしてから、半導体ゥエーハを処理台上に移載する処理を 行うように、搬送手段、移載手段を制御する制御手段と
を備えた半導体ゥエーハの製造装置であることを特徴とする。
[0022] 第 7発明は、
半導体ゥエーハが載置される処理台が設けられた熱処理室と、
半導体ゥエーハを熱処理室に搬送する搬送手段と、
半導体ゥエーハを処理台上に移載する処理を行う移載手段と、
半導体ゥエーハの表面側を加熱する表面側加熱手段と、
半導体ゥエーハの裏面側を加熱する裏面側加熱手段と、
熱処理室に搬送された半導体ゥエーハを、所定の放置時間放置して半導体ゥエー ハの表面温度と裏面温度との温度差が最大値に到達してから、半導体ゥヱーハを処 理台上に移載する処理を行うように、搬送手段、移載手段を制御する制御手段と を備えた半導体ゥエーハの製造装置であることを特徴とする。
[0023] 第 8発明は、
半導体ゥエーハが載置される処理台が設けられた熱処理室と、
半導体ゥエーハを熱処理室に搬送する搬送手段と、
半導体ゥエーハを処理台上に移載する処理を行う移載手段と、
半導体ゥエーハの表面側を加熱する表面側加熱手段と、
半導体ゥエーハの裏面側を加熱する裏面側加熱手段と、
熱処理室に搬送された半導体ゥエーハを、 20秒以上の放置時間放置してから、半 導体ゥエーハを処理台上に移載する処理を行うように、搬送手段、移載手段を制御 する制御手段と
を備えた半導体ゥヱーハの製造装置であることを特徴とする。
[0024] 第 9発明は、
半導体ゥエーハが載置される処理台が設けられた熱処理室と、
半導体ゥエーハを熱処理室に搬送する搬送手段と、
半導体ゥエーハを処理台上に移載する処理を行う移載手段と、
半導体ゥエーハの表面側を加熱する表面側加熱手段と、
半導体ゥエーハの裏面側を加熱する裏面側加熱手段と、
半導体ゥエーハが熱処理室に搬送されてから半導体ゥエーハが処理台上に移載 する処理を行うまでの放置時間と、半導体ゥエーハが熱処理室に搬送されたときの熱 処理室内の搬送時温度と、表面側加熱手段と裏面側加熱手段の出力比率の 3つの 因子のうち少なくとも 1つを制御することによって、半導体ゥヱ一八で反りが発生した 状態にしてから、半導体ゥエーハを処理台上に移載する処理を行う制御手段と を備えた半導体ゥヱーハの製造装置であることを特徴とする。
[0025] 第 10発明は、
半導体ゥエーハが載置される処理台が設けられた熱処理室と、
半導体ゥエーハを熱処理室に搬送する搬送手段と、
半導体ゥエーハを処理台上に移載する処理を行う移載手段と、 半導体ゥエーハの表面側を加熱する表面側加熱手段と、
半導体ゥエーハの裏面側を加熱する裏面側加熱手段と、
半導体ゥエーハが熱処理室に搬送されてから半導体ゥエーハが処理台上に移載 する処理を行うまでの放置時間と、半導体ゥエーハが熱処理室に搬送されたときの熱 処理室内の搬送時温度と、表面側加熱手段と裏面側加熱手段の出力比率の 3つの 因子のうち少なくとも 1つを制御することによって、半導体ゥヱ一八の表面温度と裏面 温度との温度差を最大値に到達させてから、半導体ゥエーハを処理台上に移載する 処理を行う制御手段と
を備えた半導体ゥヱーハの製造装置であることを特徴とする。
[0026] 第 11発明は、第 1発明〜第 5発明において、
半導体ゥエーハは、搬送台に載せられて処理台の上方へ搬送されるものであって、 半導体ゥエーハを処理台上に移載する処理は、搬送台上の半導体ゥエーハをリフト ピンによってリフトさせる第 1の処理と、搬送台を熱処理室外に退避させる第 2の処理 と、処理台を上昇若しくはリフトピンを下降させて処理台上に半導体ゥヱーハを載置 する第 3の処理とからなること
を特徴とする。
[0027] 第 12発明は、第 6発明〜第 10発明において、
搬送手段は、搬送台に載せて半導体ゥエーハを処理台の上方へ搬送するものであ つて、
移載手段による移載処理は、搬送台上の半導体ゥエーハをリフトピンによってリフト させる第 1の処理と、搬送台を熱処理室外に退避させる第 2の処理と、処理台を上昇 若しくはリフトピンを下降させて処理台上に半導体ゥエーハを載置する第 3の処理と 力、らなること
を特徴とする。
[0028] まず、本発明は、以下に例示するような移載手段 17 (リフトピン 18等）による移載処 理 (移載工程)を伴うことを前提とする。かかる例示に対応する発明は、上記第 11発 明、第 12発明である。
[0029] すなわち、図 3 (a)、 （b)、 （c)、（d)に示すように、搬送ロボット 15のブレード 15a (搬 送台）に載せられたシリコンゥエーハ基板（半導体ゥエーノ、） 1がサセプタ 6 (処理台） の上方まで搬送される（図 3 (a) )。ブレード 15a上にシリコンゥエーハ基板 1を載せた ままの状態で所定の放置時間、放置する（図 3 (b) )。つぎに、リフトピン 18が上昇して 、ブレード 15a上のシリコンゥエーハ基板 1がリフトピン 18によってリフトされる。つぎに 、ブレード 15aがプロセスチャンバ 4 (熱処理室）外に退避される（図 3 (c) )。つぎに、 サセプタ 6が上昇してシリコンゥエーハ基板 1がサセプタ 6上に載置される。このように してシリコンゥヱーハ基板 1は、ブレード 15a上からサセプタ 6上に移載される（第 11 発明、第 12発明）。
[0030] 本発明の知見は以下のとおりである。
図 7に示すように、シリコンゥヱーハ基板 1をプロセスチャンバ 4に搬送すると、それ まで常温であったシリコンウェア基板 1の表面の温度、裏面の温度は、ほぼ同じような カーブを描いて上昇する。しかし、ある時刻 tlで赤外線温度領域に入ると、赤外線透 過率が大きくなるため、ゥヱーハ表面温度とゥヱーハ裏面温度との差が徐々に広がる 。この温度差は、赤外線温度領域の上限値である 600° Cとなる時刻 t2で、最大値と なる。この温度差が最大値になるときに、シリコンゥエーハ基板 1が熱発散する。温度 差が最大値に達するまでの間に、ゥエーハ裏面力 Sリフトピン 18に接触すると、シリコン ゥエーハ基板 1で反りが急激に発生し、発塵が生じる。
[0031] すなわち、ゥヱーハ表面温度とゥヱーハ裏面温度との温度差が最大値になるタイミ ング、つまりシリコンゥエーハ基板 1で反りが発生するタイミング力 リフトピン 18若しく はサセプタ 6に接触する時点若しくはその後であると、粗く仕上げられているリフトピン 18若しくはサセプタ 6がゥエーハ裏面に接触することで、シリコンゥエーハ基板 1で反 りが発生し、この反り（急峻な動き）によってゥエーハ裏面力 Sリフトピン 18若しくはサセ プタ 6とによって擦れて発塵が生じることになる。
[0032] そこで、本発明者は、ゥエーハ表面温度とゥエーハ裏面温度との温度差が最大値 になるタイミング、反りが発生するタイミングが、リフトピン 18若しくはサセプタ 6に接触 する前であれば、ゥエーハの反りによる発塵は、回避されると考えた。
[0033] すなわち、図 7において、赤外線温度領域の上限値である 600° Cとなる時刻 t2より も後の時期に、移載手段 17による移載処理を実行して、リフトピン 18をゥヱ一八裏面 に接触させるようにすれば、ゥエーハの反りによる発塵が防止される。
[0034] シリコンゥエーハ基板 1の反りによる発塵を改善するための因子は、つぎの 3つに集 約され、改善方法は以下のとおりである。
[0035] ·放置時間
放置時間とは、シリコンゥエーハ基板 1がプロセスチャンバ 4に搬送されてからシリコ ンゥエーハ基板 1をサセプタ 6上に移載する処理を行うまでの時間のことである。放置 時間を長時間に設定することで、図 7においてゥヱーハ表面温度と裏面温度との温 度差が最大値となる時刻 t2以降まで待機してから移載処理を実行することができる。
[0036] ·搬送時温度
搬送時温度とは、シリコンゥヱ一八基板 1がプロセスチャンバ 4に搬送されたときの プロセスチャンバ 4内の温度のことである。搬送時温度を高温にすることで、図 7にお レ、てゥヱーハ表面温度と裏面温度との温度差が最大値に到達する時刻 t2を早めるこ とができ、最大値をとる時刻以降に移載処理を実行することができる。
[0037] ·出力比率
出力比率とは、ゥヱーハ表面側加熱用ランプ 5Uとゥヱーハ裏面側加熱用ランプ 5L の出力比率のことであり、電力比率 (パワー比率）で表される。出力比率をゥエーハ裏 面側加熱用ランプ 5Lの出力がゥエーハ表面側加熱用ランプ 5Uの出力よりも非常に 大きい比率とすることで、ゥエーハ裏面の加熱を律速させることができ、図 7において ゥエーハ表面温度と裏面温度との温度差が最大値に到達する時刻 t2を早めることが でき、最大値をとる時刻以降に移載処理を実行することができる。
[0038] そこで、本発明の方法では、上記 3つの因子のうち少なくとも 1つを制御することに よって、シリコンゥヱ一八基板 1で反りを発生させてから、シリコンゥヱーハ基板 1をサ セプタ 6 (処理台）上に移載する処理を行うようにした（第 4発明）。
[0039] あるいは、上記 3つの因子のうち少なくとも 1つを制御することによって、シリコンゥェ ーハ基板 1の表面温度と裏面温度との温度差を最大値に到達させてから、シリコンゥ エーハ基板 1をサセプタ 6 (処理台）上に移載する処理を行うようにした（第 5発明）。
[0040] 3つの因子のうち、特に放置時間は、改善効果が大きい。
[0041] そこで、第 1発明の方法では、プロセスチャンバ 4 (熱処理室）に搬送されたシリコン ゥエーハ基板 1を、所定の放置時間放置してシリコンゥエーハ基板 1で反りが発生した 状態にしてから、シリコンゥヱーハ基板 1をサセプタ 6 (処理台）上に移載する処理を 行つよつにした。
[0042] また、第 2発明の方法では、プロセスチャンバ 4 (熱処理室）に搬送されたシリコンゥ エーハ基板 1を、所定の放置時間放置してシリコンゥエーハ基板 1の表面温度と裏面 温度との温度差が最大値に到達してから、シリコンゥヱ一八基板 1をサセプタ 6 (処理 台）上に移載する処理を行うようにした。
[0043] 放置時間を 20秒以上に設定すると、特に改善効果が大きい。すなわち、図 9に例 示するように、放置時間を 10秒とする場合よりも、放置時間を 30秒とする場合の方が 、 LPDカウント数が大幅に低ぐゥエーハ表面で測定される大粒径欠陥数が大幅に 低減される。
[0044] そこで、第 3発明の方法では、プロセスチャンバ 4 (熱処理室）に搬送されたシリコン ゥエーハ基板 1を、 20秒以上の放置時間放置してから、シリコンゥエーハ基板 1をサ セプタ 6 (処理台）上に移載する処理を行うようにした。
[0045] 上述した第 1発明〜第 5発明の方法はそれぞれ、装置発明の第 6発明〜第 10発明 に対応するものである。
[0046] 第 6発明、第 7発明、第 8発明の装置発明は、図 1、図 2 (a)、（b)に示すように、シリ コンゥヱーハ基板 1 (半導体ゥヱーハ）が載置されるサセプタ 6 (処理台）が設けられた プロセスチャンバ 4 (熱処理室）と、シリコンゥヱーハ基板 1 (半導体ゥヱーハ）をプロセ スチャンバ 4 (熱処理室）に搬送する搬送ロボット 15 (搬送手段）と、シリコンゥエーハ 基板 1 (半導体ゥエーハ）をサセプタ 6 (処理台）上に移載する処理を行う移載手段 17 (リフトピン 18、駆動源 21等）と、シリコンゥエーハ基板 1 (半導体ゥエーハ）の表面側 を加熱する表面側加熱用ランプ 5U (表面側加熱手段）と、シリコンゥエーハ基板 1 (半 導体ゥエーハ）の裏面側を加熱する裏面側加熱用ランプ 5L (裏面側加熱手段）と、搬 送ロボット 15 (搬送手段）、移載手段 17を制御することで、放置時間を制御するコント ローラ 30とを備えて構成される。
[0047] 第 9発明、第 10発明の装置発明は、同様のプロセスチャンバ 4 (熱処理室）と、搬送 ロボット 15 (搬送手段）と、移載手段 17 (リフトピン 18、駆動源 21等）と、表面側加熱 用ランプ 5U (表面側加熱手段）と、裏面側加熱用ランプ 5L (裏面側加熱手段）とを備 え、さらに、 3つの因子 (放置時間、搬送時温度、出力比率）のうち少なくとも 1つを制 御するコントローラ 30を備えて構成される。
発明の効果
[0048] 本発明によれば、半導体ゥエーハ基板を熱処理するに際して、移載工程の前に既 にゥヱ一八で反りを発生させるようにしたので、移載工程の段階ではゥヱーハの（急 激な）反りは発生しない。このためゥヱーハの反りによる発塵が抑制され、半導体ゥェ ーハの品質、ひいてはそれによつて製造される半導体デバイスの品質を高品質なも のにすることができる。
[0049] 特許文献 1に記載された発明と対比すると、本発明では、ゥエーハを移載する段階 で、ゥエーハ温度は少なくとも 600° Cまで高められており（図 7)、特許文献 1の高々 4 00° Cの低温に比べて高温となっている。このため本発明によれば、特許文献 1に記 載された発明に比べて、気相成長に適した温度まで、短時間で上昇させることができ 、作業効率の点で優れている。
発明を実施するための最良の形態
[0050] 以下、図面を参照して本発明の実施の形態について説明する。なお、実施形態で は、半導体ェピタキシャルゥエーハとして、シリコンェピタキシャルゥエーハを想定する
[0051] 図 1は、実施例の枚葉型ェピタキシャル気相成長装置の構成を示している。図 1は 、枚葉型ェピタキシャル気相成長装置を側面からみた断面図で示している。図 2 (a) は、図 1のェピタキシャル気相成長装置のうち、プロセスチャンバ 4 (ェピタキシャル気 相成長炉 4)について、矢視 Aからみた断面図にて示している。
[0052] これら図に示すように、ェピタキシャル気相成長装置は、カセット 10と、搬送ロボット 室 11と、ロードロック室 12と、搬送ロボット室 13と、プロセスチャンバ 4の各室力 構 成されている。各室は、ゲートバルブによって密閉自在に仕切られている。カセット 1 0は、搬送ロボット室 11に隣接し、搬送ロボット室 11は、ロードロック室 12に隣接し、 ロードロック室 12は、搬送ロボット室 13に隣接し、搬送ロボット室 13は、プロセスチヤ ンバ 4に隣接している。 [0053] プロセスチャンバ 4は、ェピタキシャル気相成長炉であり、後述するように、ェピタキ シャル気相成長のプロセスを開始する前の段階で所定の搬送時温度（たとえば 650° C)に、かつ水素雰囲気に保持されている。プロセスチャンバ 4の材料は、石英（Si〇2 )で構成されている。
[0054] カセット 10には、未処理のシリコンゥヱーハ基板 1若しくは未処理と処理済みのシリ コンゥヱーハ基板 1が収納されている。カセット 10は、大気に連通しており、常温に保 持されている。
[0055] 搬送ロボット室 11には、搬送ロボット 14が設けられている。搬送ロボット室 11は、大 気に連通しており、常温に保持されている。
[0056] ロードロック室 12は、プロセスチャンバ 4内の水素ガスを、搬送ロボット室 11内の酸 素（空気）に触れさせないように設けられたバッファ室である。ロードロック室 12は、真 空引きされ、常圧下で窒素雰囲気に保持されている。
[0057] 搬送ロボット室 13には、搬送ロボット 15が設けられている。搬送ロボット室 13は、窒 素雰囲気で常温に保持されている。搬送ロボット 15は、シリコンゥエーハ基板 1をブレ ード 15a (搬送台）に載せてプロセスチャンバ 4に搬送する。ブレード 15aの材料は、 石英（Si〇2)で構成されてレ、る。
[0058] プロセスチャンバ 4内には、サセプタ 6が設けられている。サセプタ 6は、サセプタサ ポート 7によって支持されており、サセプタサポート 7はサセプタ軸 8を備えている。サ セプタ軸 8は駆動源 16によって駆動される。サセプタ軸 8は、回転駆動と上下動を行 う。ェピタキシャル気相成長処理中には、サセプタ軸 8が回転し、これに応じて、サセ プタ 6が所定の回転数 ωで回転する。また、後述する移載処理時には、サセプタ軸 8 が上昇する。サセプタ軸 8が上昇すると、これに応じてサセプタ 6が上昇し、サセプタ 6上にシリコンゥヱーハ基板 1が移載される。サセプタ 6の材料は、シリコンカーバイド（ SiC)で被膜されたカーボン (C)で構成されている。
[0059] サセプタ 6は、シリコンゥヱーハ基板 1を熱処理するための処理台であり、ェピタキシ ャル成長を終える毎に、前段の搬送ロボット室 13からゲートバルブ 22を介してシリコ ンゥエーハ基板 1が:!枚ずつ搬送されてきて、サセプタ 6上に移載される。
[0060] すなわち、搬送ロボット 14によってカセット 10内力、らシリコンゥヱーハ基板 1が搬出 され、ロードロック室 12のステージ上に載置される。搬送ロボット 15は、ロードロック室 12のステージ上からシリコンゥエーハ基板 1をブレード 15aに載せて搬出し、プロセス チャンバ 4に搬送する。シリコンゥエーハ基板 1は、サセプタ 6の上方まで搬送される。
[0061] プロセスチャンバ 4内には、搬送ロボット 15のブレード 15a上のシリコンゥヱーハ基 板 1を、サセプタ 6上に移載するための移載手段 17が設けられている。
[0062] 移載手段 17は、リフトピン 18と、リフトピン 18の下端を支承するゥヱーハリフトシャフ ト 19と、ゥヱーハリフトシャフト 19の下部を構成するリフト軸 20と、リフト軸 20を上下に 移動させる駆動源 21とからなる。なお、リフト軸 20は、サセプタ軸 8が揷通できる中空 の軸であり、サセプタ軸 20と同芯位置に配置されている。サセプタ 6には、リフトピン 1 8が上下動するときに揷通する孔が形成されている。リフトピン 18は、シリコンゥエー ハ基板 1の裏面に接触してシリコンゥヱーハ基板 1を支持する部材であり、シリコンゥ エーハ基板 1の裏面を 3点で支持するために、 3本で構成されている。駆動源 21が駆 動されると、リフト軸 20が上下動し、これに応じてリフトピン 18が上下動する。
[0063] 図 2 (b)は、ブレード 15aと、リフトピン 18の位置関係を示す上面図である。
[0064] 同図 2 (b)に示すように、リフトピン 18は、搬送ロボット 15のブレード 15aが搬入方向 A、搬出方向（退避方向） Bに移動しても、ブレード 15aとは干渉しない位置に設けら れている。
[0065] 図 3 (a)、 （b)、 （c)、（d)は、ブレード 15a上のシリコンゥエーハ基板 1をサセプタ 6上 に移載する処理 (移載工程）を説明する図である。
[0066] すなわち、まず、ブレード 15aに載せられたシリコンゥエーハ基板 1がサセプタ 6の上 方まで搬送される（図 3 (a) )。ブレード 15a上にシリコンゥエーハ基板 1を載せたまま の状態で所定の放置時間、放置する（図 3 (b) )。つぎに、リフトピン 18が上昇して、ブ レード 15a上のシリコンゥエーハ基板 1がリフトピン 18によってリフトされる。つぎに、ブ レード 15aがプロセスチャンノ 4外に退避される（図 3 (c) )。つぎに、サセプタ 6が上昇 してシリコンゥエーハ基板 1がサセプタ 6上に載置される。このようにしてシリコンゥエー ハ基板 1は、ブレード 15a上からサセプタ 6上に移載される。
[0067] さて、プロセスチャンバ 4の外部にあって、図 1、図 2 (a)の図中上方、つまりシリコン ゥエーハ基板 1の表面側には、ゥエーハ表面側加熱用ランプ 5Uが設けられていると ともに、プロセスチャンバ 4の外部にあって、同図中下方、つまりシリコンゥヱーハ基板 1の裏面側には、ゥエーハ裏面側加熱用ランプ 5Lが設けられている。加熱用ランプ 5 U、 5Lが発光することにより輻射熱がチャンバ 4を介してシリコンゥエーハ基板 1にカロ えられる。これによりシリコンゥヱーハ基板 1は、気相成長に適した成長温度に達する
[0068] 図 2 (a)に示すように、プロセスチャンバ 4のガス導入口 60からは、キャリアガス（メイ ンガス） 41a、原料ガス 41b、ドーピングガス 41cからなる成長ガス 41がチャンバ 4内 に供給され、サセプタ 6の上面に沿って流される。サセプタ 6を通過した成長ガス 41 がプロセスチャンバ 4のガス排気口 70から排気される。
[0069] サセプタ 6の周囲には、ヒートリング 50が配置されている。ヒートリング 50はサセプタ 6の外周と接触しない程度の隙間をもってプロセスチャンバ 4を上部と下部とに分離し ている。このためサセプタ 6の上側を流れる成長ガス 41が、サセプタ 6の下側に不必 要に流れ込むことを防止することができる。また加熱用ランプ 5U、 5Lにより、サセプ タ 6の周囲にあるヒートリング 50が加熱されるため、サセプタ 6の外周部において温度 が不均一になることが防止される。
[0070] ェピタキシャル成長層の薄膜 2を形成する際には、 N型又は P型の導電型を有する シリコンゥエーハ基板 1を準備する。シリコンゥエーハ基板 1には不純物が添加される 。たとえば導電型が P型の場合にはボロン (B)が添加され、導電型が N型の場合には リン (Ph)又は砒素 (As)又はアンチモン（Sb)等の不純物が添加される。
[0071] このシリコンゥエーハ基板 1をプロセスチャンバ 4内のサセプタ 6上に載置させ、炉内 温度を高温に保った状態で、キャリアガス 41aとして水素（H2)雰囲気にする。
[0072] つぎに所望の膜厚に達するまで高温に保った炉 4内で、キャリアガス 41a、原料ガ ス、ドーパントガス 41cとともに放置することによりェピタキシャル成長層の薄膜 2がシ リコンゥヱ一八基板 1上に形成される。ェピタキシャル成長層 2の抵抗率は、ドーパン トガス 41cの濃度を制御して調整する。
[0073] ェピタキシャル成長薄膜形成用の原料ガス 41bとして、例えば SiH4 (モノシラン） 、 SiH2C12 (ジクロールシラン）、 SiHC13 (トリクロロシラン）、 SiC14 (四塩化シリコン )などが使用される。ェピタキシャル成長層 2の導電型が P型の場合には、ドーピング ガス 41cとして B2H6 (ジボラン）、 BC13 (トリクロロボラン）などのボロン（B)ィ匕合物 が使用され、ェピタキシャル成長層 2の導電型が N型の場合には、ドーピングガス 41 cとして PH3 (フォスフィン）、 AsH3 (アルシン）などが使用される。
[0074] 原料ガス 41bがシリコンゥエーハ基板 1上で化学反応し、図 2 (c)に示すようにシリコ ンゥヱーハ基板 1の表面に同じシリコンのェピタキシャル層の薄膜 2が形成され、シリ コンェピタキシャルゥヱーハ:^ が作製される。なお、以下の実施例では、不純物とし てボロン (B)を添加し P型のシリコンェピタキシャルゥヱーハ を製造する場合を想 定して説明する。
[0075] つぎに、本発明の知見について説明する。
[0076] 図 6は、サセプタ 6の上方に、シリコンゥヱーハ基板 1が載せられたブレード 15aが位 置されているとき（図 3 (a)、 (b) )の熱の流れを説明する図である。
[0077] また、図 7は、シリコンゥヱーハ基板 1をプロセスチャンバ 4内に搬送してからの経過 時間 (横軸）と、シリコンゥヱーハ基板 1の表面温度、裏面温度（縦軸）との関係を示す 図である。
[0078] 同図 6に示すように、表面側加熱用ランプ 5Uから矢印 Cに示すように赤外線がゥェ ーハ表面に向けて放射されるとともに、裏面側加熱用ランプ 5Lから矢印 Dに示すよう に赤外線がゥエーハ裏面に向けて放射される。
[0079] ここで、 400° C〜600° Cという温度領域（以下、赤外線透過温度領域という）では、 上方から放射されている短波長（1 μ m)の赤外線は、矢印 Eに示すように、材料がシ リコンゃ石英で構成されているシリコンゥエーハ基板 1やブレード 15aを透過しやすい 。このため上方からの赤外線は、シリコンゥエーハ基板 1やブレード 15aを透過して、 サセプタ 6で熱吸収される。サセプタ 6には、上方からの透過した赤外線に加えて下 方から放射された赤外線が熱吸収される。
[0080] 一方で、サセプタ 6から輻射される光は、 3 μ m程度であり、上記赤外線透過温度 領域 (400° C〜600° C)で、シリコン（Si)で吸収されやすい波長領域にある。このた めサセプタ 6からの輻射光は、矢印 Fに示すようにシリコンゥエーハ基板 1の裏面で熱 吸収される。このため上記赤外線透過温度領域（400° C〜600° C)では、シリコンゥ ヱーハ基板 1の表面に較べて裏面の方が温度が上昇しやすい傾向がある。 [0081] このことを図 7を用いて説明する。図 7の横軸は、シリコンゥエーハ基板 1をプロセス チャンバ 4内に搬送してからの経過時間である力 シリコンゥエーハ基板 1の温度と読 み替えること力 Sできる。また、図 7の縦軸は、シリコンゥエーハ基板 1の表面温度、裏面 温度であるが、赤外線のシリコン (ゥヱーハ）に対する透過率と読み替えることができ る。
[0082] シリコンゥヱーハ基板 1をプロセスチャンバ 4に搬送すると、それまで常温であったシ リコンウェア基板 1の表面の温度、裏面の温度は、ほぼ同じようなカーブを描いて上 昇する。しかし、ある時刻 tlで赤外線温度領域に入ると、赤外線透過率が大きくなる ため、ゥヱーハ表面温度とゥヱ一八裏面温度との差が徐々に広がる。この温度差は、 赤外線温度領域の上限値である 600° Cとなる時刻 t2で、最大値となる。この温度差 が最大値になるときに、シリコンゥエーハ基板 1が熱発散する。温度差が最大値に達 するまでの間に、ゥエーハ裏面カ^フトビン 18に接触すると、シリコンゥエーハ基板 1 で反りが急激に発生し、発塵が生じる。
[0083] すなわち、ゥヱーハ表面温度とゥヱーハ裏面温度との温度差が最大値になるタイミ ング、つまりシリコンゥエーハ基板 1で反りが発生するタイミング力 リフトピン 18若しく はサセプタ 6に接触する時点若しくはその後であると、粗く仕上げられているリフトピン 18若しくはサセプタ 6がゥエーハ裏面に接触することで、シリコンゥエーハ基板 1で反 りが発生し、この反り（急峻な動き）によってゥエーハ裏面がリフトピン 18若しくはサセ プタ 6とによって擦れて発塵が生じることになる。
[0084] そこで、本発明者は、ゥヱーハ表面温度とゥヱーハ裏面温度との温度差が最大値 になるタイミング、反りが発生するタイミング力 リフトピン 18若しくはサセプタ 6に接触 する前であれば、ゥエーハの反りによる発塵は、回避されると考えた。
[0085] すなわち、図 7において、赤外線温度領域の上限値である 600° Cとなる時刻 t2より も後の時期に、移載手段 17による移載処理を実行して、リフトピン 18をゥヱ一八裏面 に接触させるようにすれば、ゥエー八の反りによる発塵が防止される。
[0086] シリコンゥヱ一八基板 1の反りによる発塵を改善するための因子は、つぎの 3つに集 約され、改善方法は以下のとおりである。
[0087] ·放置時間 放置時間とは、シリコンゥヱーハ基板 1がプロセスチャンバ 4に搬送されてからシリコ ンゥエーハ基板 1をサセプタ 6上に移載する処理を行うまでの時間のことである。放置 時間を長時間に設定することで、図 7においてゥヱーハ表面温度と裏面温度との温 度差が最大値となる時刻 t2以降まで待機してから移載処理を実行することができる。
[0088] ·搬送時温度
搬送時温度とは、シリコンゥヱ一八基板 1がプロセスチャンバ 4に搬送されたときの プロセスチャンバ 4内の温度のことである。搬送時温度を高温にすることで、図 7にお レ、てゥヱーハ表面温度と裏面温度との温度差が最大値に到達する時刻 t2を早めるこ とができ、最大値をとる時刻以降に移載処理を実行することができる。
[0089] ·出力比率
出力比率とは、ゥヱーハ表面側加熱用ランプ 5Uとゥヱ一八裏面側加熱用ランプ 5L の出力比率のことであり、電力比率（パワー比率）で表される。出力比率をゥヱーハ裏 面側加熱用ランプ 5Lの出力がゥエーハ表面側加熱用ランプ 5Uの出力よりも非常に 大きい比率とすることで、ゥエーハ裏面の加熱を律速させることができ、図 7において ゥエーハ表面温度と裏面温度との温度差が最大値に到達する時刻 t2を早めることが でき、最大値をとる時刻以降に移載処理を実行することができる。なお、以下の説明 では、出力比率を、ゥエーハ表面側加熱用ランプ 5Uとゥヱーハ裏面側加熱用ランプ 5Lの合計の出力を 100%として、裏面側加熱用ランプ 5Lの出カ％で表示する。
[0090] コントローラ 30によって、移載手段 17、搬送ロボット 15、加熱用ランプ 5U、 5Lを制 御することによって、上記 3つの因子を調整することができる。
[0091] 以下の各実施例の実験では、ボロンが添加された P型のシリコンゥエーハ基板 1の 上に膜厚 4 x mのェピタキシャル成長層 2を、成長温度 1130° Cの下で形成した。シ リコンゥエーハ基板 1としては、抵抗率力 / 1000〜10/1000 ( Ω - cm)の範囲にある 高不純物濃度 P++のゥエーハと、抵抗率が 10〜20 ( Ω ' cm)の範囲にある低不純物 濃度 P-のゥヱ一八とを用意して実験を行った。
[0092] 低不純物濃度 P-のゥエーハは、高不純物濃度 P++のゥエーハに比べて反りやすい ということが、今回の実験で明らかになった。
[0093] (第 1実施例;放置時間の制御） 放置時間は、コントローラ 30によって、移載手段 17、搬送ロボット 15を駆動制御す ることによって、調整することができる。
[0094] 図 4 (a)、 (b)、 (c)、 (d)はそれぞれ、図 3 (a)、 (b)、 (c)、 (d)に対応させて、この実 施例 1の方法を実施したときのシリコンゥエーハ基板 1の状態を側面からみた模式図 である。図 5 (a)、 (b)、（c)、（d)はそれぞれ、図 3 (a)、 (b)、（c)、（d)に対応させて、 比較例の方法を実施したときのシリコンゥエーハ基板 1の状態を側面からみた模式図 である。
[0095] 比較例では、放置時間を 10秒、搬送時温度を 650° C、出力比率 (裏面側加熱用ラ ンプ 5Lの出カ％)を 85%に調整した。
[0096] これに対して本実施例では、搬送時温度、出力比率は比較例と同じとして、放置時 間を 20秒と、比較例よりも長い時間に調整した。
[0097] 比較例では、図 5に示すように、シリコンゥヱーハ基板 1を、プロセスチャンバ 4のサ セプタ 6の上方まで搬送して（図 5 (a) )、そのまま 10秒間放置した（図 5 (b) )。この過 程では、シリコンゥエーハ基板 1の姿勢の変化はみられないが、その後、シリコンゥェ ーハ基板 1の裏面にリフトピン 18に接触させると、リフトピン 18上でシリコンゥエーハ 基板 1が急激に凹状に反って発塵が生じた（図 5 (c) )。その後、サセプタ 6上に、反り による振動が収束され凹状に変位したシリコンゥエーハ基板 1を移載した（図 5 (d) )。 このため図 8 (b)に示すように、パーティクルカウンタ（たとえば SP— 1)を用いて、シリ コンェピタキシャルゥエーハ 1' の表面の LPD (ライト ポイント ディフエタト）の数を カウントすると、ゥヱーハ表面で多数の大粒径欠陥が測定された。また、さらに顕微鏡 で観察すると、図 8 (c)に示すように、直径 10 μ ΐη程度の大粒径欠陥が観察された。
[0098] これに対して、本実施例では、図 4に示すように、シリコンゥエーハ基板 1を、プロセ スチャンバ 4のサセプタ 6の上方まで搬送して（図 4 (a) )、そのまま 20秒間放置した。 すると、その間に (約 15秒後に）ブレード 15a上でゥエー八の反りが発生した（図 4 (b) )。放置時間 20秒経過後に、シリコンゥヱーハ基板 1の裏面にリフトピン 18に接触さ せると、そのときには既にゥエー八で反りによる振動が収束されているため発塵は生 じない（図 4 (c) )。その後、サセプタ 6上に、反りによる振動が収束され凹状に変位し たシリコンゥヱーハ基板 1を移載した（図 4 (d) )。このため図 8 (a)に示すように、シリコ ンェピタキシャルゥエーハ ] の表面を、パーティクルカウンタを用いて LPDの数を力 ゥントすると、ゥエーハ表面で測定される大粒径欠陥はきわめて少数であった。
[0099] 低不純物濃度 P-のシリコンゥエーハ基板 1上に成膜されたシリコンェピタキシャルゥ ヱ一ハ：^ についても、放置時間を種々変えて、実験を行ったところ、図 9〜図 11に 示される測定結果が得られた。
[0100] 図 9は、搬送時温度を 650° C、出力比率 (裏面側加熱用ランプ 5Lの出カ％)を 85 %に調整した上で、放置時間を 10秒間とした場合 (比較例）と 30秒間とした場合それ ぞれについて、直径 0. 25 z m以上の LPDをカウントした測定結果を示している。
[0101] 図 9の横軸は、放置時間を 10秒とした場合のロットと、放置時間を 30秒とした場合 のロットを示している。図 9の縦軸は、ロット中の各試料の LPDカウント数を示している 。図 9では、ロット中の各試料のカウント数のバラツキの範囲、カウント数の平均値、力 ゥント数の平均値 ± 3 σの範囲（出現確率 99. 7%の範囲； σは標準偏差)を示して いる。
[0102] 図 9から明らかに、放置時間を 10秒とする比較例よりも、放置時間を 30秒とする実 施例の方が、 LPDカウント数が大幅に低ぐゥエーハ表面で測定される大粒径欠陥 数が大幅に低減されてレ、ることがわ力る。
[0103] 図 10は、搬送時温度を 650° C、出力比率 (裏面側加熱用ランプ 5Lの出カ％)を 8
5%に調整した上で、放置時間を 20秒間とした場合と 30秒間とした場合それぞれに ついて、直径 0. 25 /i m以上の LPDをカウントした測定結果を示している。
[0104] 図 10の横軸は、放置時間を 20秒とした場合のロットと、放置時間を 30秒とした場合 のロットを示している。図 10の縦軸は、ロット中の各試料の LPDカウント数を示してレヽ る。図 10では、ロット中の各試料のカウント数のバラツキの範囲、カウント数の平均値
、カウント数の平均値 ± 3 σの範囲を示している。
[0105] 図 10から明らかに、放置時間を 20秒とする実施例よりも、放置時間を 30秒とする 実施例の方が、 LPDカウント数が大幅に低ぐゥエーハ表面で測定される大粒径欠 陥数が大幅に低減されてレ、ることがわかる。
[0106] 図 11は、搬送時温度を 650° C、出力比率 (裏面側加熱用ランプ 5Lの出力％)を 8
5%に調整した上で、放置時間を 5秒間とした場合 (比較例）と 10秒間とした場合 (比 較例）と 30秒間とした場合（実施例）それぞれについて、直径 0. 25 111以上の1^0 をカウントした測定結果を示している。
[0107] 図 11の横軸は、放置時間を 5秒とした場合のロットと、放置時間を 10秒とした場合 のロットと、放置時間を 30秒とした場合のロットを示している。図 11の縦軸は、ロット中 の各試料の LPDカウント数を示している。図 11では、ロット中の各試料のカウント数 のバラツキの範囲、カウント数の平均値、カウント数の平均値 ± 3 σの範囲を示してい る。
[0108] 図 11から明らかに、放置時間を 5秒、 10秒とする比較例よりも、放置時間を 30秒と する実施例の方が、 LPDカウント数が大幅に低ぐゥエーハ表面で測定される大粒径 欠陥数が大幅に低減されてレ、ることがわかる。
[0109] 以上のように、放置時間を長くするに伴レ、、シリコンェピタキシャルゥヱーハ の表 面における大粒径欠陥数が徐々に低減されるという結果が得られた。
[0110] 以上説明したように、本実施例によれば、放置時間を 20秒以上に調整することによ つて（望ましくは 30秒以上に調整することによって）、シリコンゥエーハ基板 1で反りを 発生させてから (つまりゥエーハ表面温度と裏面温度との温度差を最大値に到達させ てから）、移載処理 (移載工程）を行うようにしたので、ゥエーハの反りによる発塵が防 止される。これによりシリコンェピタキシャルゥエーハ の表面の大粒径欠陥が大幅 に低減され、シリコンェピタキシャルゥエーハ:^ の品質、ひいてはこれを用いて作製 される半導体デバイスの品質を大幅に向上させることができる。
[0111] (第 2実施例;搬送時温度の制御）
搬送時温度は、コントローラ 30によって、ゥエーハ表面側加熱用ランプ 5U、ゥエー ハ裏面側加熱用ランプ 5Lの出力を制御することによって、調整することができる。
[0112] 低不純物濃度 P-のシリコンゥヱーハ基板 1上に成膜されたシリコンェピタキシャルゥ ヱ一ハ:^ について、搬送時温度を変えて、実験を行ったところ、図 12に示される測 定結果が得られた。
[0113] 図 12は、放置時間を 20秒、出力比率 (裏面側加熱用ランプ 5Lの出力％)を 85% に調整した上で、搬送時温度を 650° Cとした場合と 700° Cとした場合と 750° Cとし た場合それぞれについて、直径 0. 25 x m以上の LPDをカウントした測定結果を示 している。
[0114] 図 12の横軸は、搬送時温度を 650° Cとした場合のロットと、搬送時温度を 700° Cと した場合のロットと、搬送時温度を 750° Cとした場合のロットを示している。図 12の縦 軸は、ロット中の各試料の LPDカウント数を示している。図 12では、ロット中の各試料 のカウント数のバラツキの範囲、カウント数の平均値、カウント数の平均値 ± 3 σの範 囲を示している。
[0115] 図 12から明らかに、搬送時温度を 650° C、 700° Cとする実施例よりも、搬送時温 度を 750° Cとする実施例の方が、 LPDカウント数が大幅に低ぐゥエーハ表面で測 定される大粒径欠陥数が大幅に低減されていることがわかる。ただし、 650°〜700° Cの範囲では、搬送時温度を大きくするに伴い、シリコンェピタキシャルゥヱーハ：^ の表面における大粒径欠陥数が徐々に低減されるという傾向はみられな力、つた。
[0116] 以上説明したように、本実施例によれば、搬送時温度を調整することによって（望ま しくは 750° C若しくはそれ以上に調整することによって）、シリコンゥエーハ基板 1で 反りを発生させてから（つまりゥエーハ表面温度と裏面温度との温度差を最大値に到 達させてから）、移載処理 (移載工程）を行うようにしたので、ゥエーハの反りによる発 塵が防止される。これによりシリコンェピタキシャルゥエーハ：^ の表面の大粒径欠陥 が大幅に低減され、シリコンェピタキシャルゥエーハ の品質、ひいてはこれを用い て作製される半導体デバイスの品質を大幅に向上させることができる。
[0117] (第 3実施例；出力比率の制御）
出力比率は、コントローラ 30によって、ゥエーハ表面側加熱用ランプ 5U、ゥエーハ 裏面側加熱用ランプ 5Lの出力を制御することによって、調整することができる。
[0118] 低不純物濃度 P-のシリコンゥヱーハ基板 1上に成膜されたシリコンェピタキシャルゥ ヱ一ハ:^ について、出力比率を変えて、実験を行ったところ、図 13に示される測定 結果が得られた。
[0119] 図 13は、放置時間を 20秒、搬送時温度を 650° Cに調整した上で、出力比率 (裏 面側加熱用ランプ 5Lの出カ％)を 75%とした場合と 85%とした場合と 95%とした場 合それぞれについて、直径 0. 25 z m以上の LPDをカウントした測定結果を示して いる。 [0120] 図 13の横軸は、出力比率を 75%とした場合のロットと、出力比率を 85%とした場合 のロットと、出力比率を 95%とした場合のロットを示している。図 13の縦軸は、ロット中 の各試料の LPDカウント数を示している。図 13では、ロット中の各試料のカウント数 のバラツキの範囲、カウント数の平均値、カウント数の平均値 ± 3 σの範囲を示してい る。
[0121] 図 13から明らかに、出力比率を 75%、 85%とする実施例よりも、出力比率を 95% とする実施例の方が、 LPDカウント数が大幅に低ぐゥエーハ表面で測定される大粒 径欠陥数が大幅に低減されていることがわかる。ただし、 75%〜85%の範囲では、 出力比率を大きくするに伴レ、、シリコンェピタキシャルゥヱーハ:^ の表面における大 粒径欠陥数が徐々に低減されるとレ、う傾向はみられなかつた。
[0122] 以上説明したように、本実施例によれば、出力比率を調整することによって（望まし くは 95%若しくはそれ以上に調整することによって）、シリコンゥエーハ基板 1で反りを 発生させてから (つまりゥエーハ表面温度と裏面温度との温度差を最大値に到達させ てから）、移載処理 (移載工程）を行うようにしたので、ゥエーハの反りによる発塵が防 止される。これによりシリコンェピタキシャルゥエーハ の表面の大粒径欠陥が大幅 に低減され、シリコンェピタキシャルゥエーハ:^ の品質、ひいてはこれを用いて作製 される半導体デバイスの品質を大幅に向上させることができる。
[0123] (第 4実施例;放置時間と出力比率の制御）
放置時間と出力比率を調整しても大粒径欠陥を低減させることができる。
[0124] 図 14は、低不純物濃度 P-のシリコンゥエーハ基板 1上に成膜されたシリコンェピタ キシャルゥエーハ： ^ について、放置時間と出力比率を変えて行った実験結果である
[0125] 図 14は、搬送時温度を 650° Cに調整した上で、出力比率 (裏面側加熱用ランプ 5 Lの出カ％)、放置時間をそれぞれ、 85%、 20秒とした場合と、 85%、 30秒とした場 合と、 95%、 10禾少とした場合と、 95%、 20禾少とした場合と、 95%、 30禾少とした場合そ れぞれについて、直径 0. 25 z m以上の LPDをカウントした測定結果を示している。
[0126] 図 14の横軸は、出力比率、放置時間をそれぞれ 85%、 20秒とした場合の # 101 のロットと、出力比率、放置時間をそれぞれ 85%、 30秒とした場合の # 102のロットと 、出力比率、放置時間をそれぞれ 95%、 10秒とした場合の # 103のロットと、出力比 率、放置時間をそれぞれ 95%、 20秒とした場合の # 104のロットと、出力比率、放置 時間をそれぞれ 95%、 30秒とした場合の # 105のロットを示している。図 14の縦軸 は、ロット中の各試料の LPDカウント数を示している。図 14では、ロット中の各試料の カウント数のバラツキの範囲、カウント数の平均値、カウント数の平均値 ± 3 σの範囲 を示している。
[0127] 図 14から明らかに、 # 101、 # 103の実施例に比較して、 # 102、 # 104、 # 105 の実施例の方が、 LPDカウント数が大幅に低ぐゥエーハ表面で測定される大粒径 欠陥数が大幅に低減されていることがわかる。すなわち、放置時間が 20秒であれば 出力比率を 95%に調整すればよぐ放置時間が 30秒であれば出力比率を 85%若 しくは 95%に調整すれば、欠陥低減が高いという結果が得られた。
以上説明したように、本実施例によれば、出力比率、放置時間を調整することによ つて（望ましくは放置時間が 20秒であれば出力比率を 95%若しくはそれ以上に調整 することによって、放置時間が 30秒であれば出力比率を 85%若しくは 95%若しくは 95%以上に調整することによって）、シリコンゥヱーハ基板 1で反りを発生させてから（ つまりゥエーハ表面温度と裏面温度との温度差を最大値に到達させてから）、移載処 理 (移載工程）を行うようにしたので、ゥヱーハの反りによる発塵が防止される。これに よりシリコンェピタキシャルゥエーハ の表面の大粒径欠陥が大幅に低減され、シリ コンェピタキシャルゥエーハ^ の品質、ひいてはこれを用いて作製される半導体デ バイスの品質を大幅に向上させることができる。
[0128] 以上の説明では、ェピタキシャル成長層を形成するための熱処理を想定して説明 したが、本発明としては、シリコンゥヱーハ基板を熱処理室に搬送して処理台上に移 載する移載処理 (移載工程）を行うことでゥエーハに反りが発生するおそれがある場 合であれば、適用可能である。たとえばァニールゥヱーハを製造する場合にも本発 明を適用することができる。
[0129] また、実施例では、シリコンゥヱーハ基板 1を、搬送ロボット 15のブレード 15a上から リフトピン 18を介してサセプタ 6上に移載する場合を想定して説明したが、搬送ロボッ トから落下等によって直接サセプタ 6上に移載する場合にも本発明を適用することが できる。また、搬送ロボット 15としては、シリコンゥヱーハ基板 1をブレード 15aに載せ て搬送する実施例の構造のものに限定されるわけではなぐシリコンゥエーハ基板 1 をチャック等によって把持したり、バキュームカップ等によって吸着したりして、搬送す る構造のものであってもよレ、。
[0130] また、本発明は、シリコンゥエーハ以外の GaAs (ガリウム砒素）などの半導体ゥエー ハを製造する場合にも適用することができる。
図面の簡単な説明
[0131] [図 1]図 1は、実施例のシリコンェピタキシャルゥエーハ製造装置の全体構成を示した 図である。
[図 2]図 2 (a)は図 1のプロセスチャンバの矢視 A図で、図 2 (b)は図 1の搬送ロボット のブレードとリフトピンとの位置関係を示した図で、図 2 (c)はシリコンェピタキシャルゥ エーハの断面を模式的に示した図である。
[図 3]図 3 (a)、 （b)、 （c)、（d)は移載手段による移載処理 (移載工程)を説明する図 である。
[図 4]図 4 (a)〜（d)は、図 3 (a)〜（d)にそれぞれ対応させて実施例のシリコンゥエー ハ基板の側面を模式的に示した図である。
[図 5]図 5 (a)〜（d)は、図 3 (a)〜（d)にそれぞれ対応させて比較例のシリコンゥヱー ハ基板の側面を模式的に示した図である。
[図 6]図 6は移載処理 (移載工程）の前段階においるプロセスチャンバ内の熱の流れ を説明する図である。
[図 7]図 7は、プロセスチャンバにシリコンゥエーハ基板が搬送されてからの時間と、ゥ ヱーハ表面温度、裏面温度との関係を示すグラフである。
[図 8]図 8 (a)、 （b)はそれぞれ、実施例、比較例のシリコンェピタキシャルゥエーハ表 面の欠陥を示した図で、図 8 (c)は、欠陥の拡大図である。
[図 9]図 9は、第 1実施例の実験結果を示したグラフである。
[図 10]図 10は、第 1実施例の実験結果を示したグラフである。
[図 11]図 11は、第 1実施例の実験結果を示したグラフである。
[図 12]図 12は、第 2実施例の実験結果を示したグラフである。 園 13]図 13は、第 3実施例の実験結果を示したグラフである。
[図 14]図 14は、第 4実施例の実験結果を示したグラフである。

Claims

請求の範囲
[1] 半導体ゥエーハを熱処理室に搬送し、半導体ゥエーハを処理台上に移載する処理を 行ってから半導体ゥヱーハを熱処理する半導体ゥヱ一八の製造方法であって、 熱処理室に搬送された半導体ゥエーハを、所定の放置時間放置して半導体ゥエー ハで反りが発生した状態にしてから、半導体ゥエーハを処理台上に移載する処理を 行うようにすること
を特徴とする半導体ゥエーハの製造方法。
[2] 半導体ゥエーハを熱処理室に搬送し、半導体ゥエーハを処理台上に移載する処理を 行ってから半導体ゥヱーハを熱処理する半導体ゥヱーハの製造方法であって、 熱処理室に搬送された半導体ゥエーハを、所定の放置時間放置して半導体ゥエー ハの表面温度と裏面温度との温度差が最大値に到達してから、半導体ゥエーハを処 理台上に移載する処理を行うようにすること
を特徴とする半導体ゥエーハの製造方法。
[3] 半導体ゥエーハを熱処理室に搬送し、半導体ゥエーハを処理台上に移載する処理を 行ってから半導体ゥヱーハを熱処理する半導体ゥヱーハの製造方法であって、 熱処理室に搬送された半導体ゥエーハを、 20秒以上の放置時間放置してから、半 導体ゥエーハを処理台上に移載する処理を行うようにすること
を特徴とする半導体ゥエーハの製造方法。
[4] 半導体ゥエーハを熱処理室に搬送し、半導体ゥエーハを処理台上に移載する処理を 行ってから、半導体ゥエー八の表面側、裏面側それぞれに設けた表面側加熱手段、 裏面側加熱手段によって半導体ゥヱーハを熱処理する半導体ゥヱーハの製造方法 であって、
半導体ゥエー八が熱処理室に搬送されてから半導体ゥエーハを処理台上に移載す る処理を行うまでの放置時間と、半導体ゥエーハが熱処理室に搬送されたときの熱処 理室内の搬送時温度と、表面側加熱手段と裏面側加熱手段の出力比率
の 3つの因子のうち少なくとも 1つを制御することによって、半導体ゥヱーハで反りが 発生した状態にしてから、半導体ゥエーハを処理台上に移載する処理を行うこと を特徴とする半導体ゥエーハの製造方法。
[5] 半導体ゥエーハを熱処理室に搬送し、半導体ゥエーハを処理台上に移載する処理を 行ってから、半導体ゥエーハの表面側、裏面側それぞれに設けた表面側加熱手段、 裏面側加熱手段によって半導体ゥエーハを熱処理する半導体ゥエーハの製造方法 であって、
半導体ゥエー八が熱処理室に搬送されてから半導体ゥエーハを処理台上に移載す る処理を行うまでの放置時間と、半導体ゥエーハが熱処理室に搬送されたときの熱処 理室内の搬送時温度と、表面側加熱手段と裏面側加熱手段の出力比率
の 3つの因子のうち少なくとも 1つを制御することによって、半導体ゥヱーハの表面 温度と裏面温度との温度差を最大値に到達させてから、半導体ゥヱーハを処理台上 に移載する処理を行うこと
を特徴とする半導体ゥエーハの製造方法。
[6] 半導体ゥエーハが載置される処理台が設けられた熱処理室と、
半導体ゥエーハを熱処理室に搬送する搬送手段と、
半導体ゥエーハを処理台上に移載する処理を行う移載手段と、
半導体ゥエーハの表面側を加熱する表面側加熱手段と、
半導体ゥエーハの裏面側を加熱する裏面側加熱手段と、
熱処理室に搬送された半導体ゥエーハを、所定の放置時間放置して半導体ゥエー ハで反りが発生した状態にしてから、半導体ゥエーハを処理台上に移載する処理を 行うように、搬送手段、移載手段を制御する制御手段と
を備えたこと
を特徴とする半導体ゥエーハの製造装置。
[7] 半導体ゥエーハが載置される処理台が設けられた熱処理室と、
半導体ゥエーハを熱処理室に搬送する搬送手段と、
半導体ゥエーハを処理台上に移載する処理を行う移載手段と、
半導体ゥエーハの表面側を加熱する表面側加熱手段と、
半導体ゥエーハの裏面側を加熱する裏面側加熱手段と、
熱処理室に搬送された半導体ゥエーハを、所定の放置時間放置して半導体ゥエー ハの表面温度と裏面温度との温度差が最大値に到達してから、半導体ゥヱーハを処 理台上に移載する処理を行うように、搬送手段、移載手段を制御する制御手段と を備えたこと
を特徴とする半導体ゥエーハの製造装置。
[8] 半導体ゥエーハが載置される処理台が設けられた熱処理室と、
半導体ゥエーハを熱処理室に搬送する搬送手段と、
半導体ゥエーハを処理台上に移載する処理を行う移載手段と、
半導体ゥエーハの表面側を加熱する表面側加熱手段と、
半導体ゥエーハの裏面側を加熱する裏面側加熱手段と、
熱処理室に搬送された半導体ゥエーハを、 20秒以上の放置時間放置してから、半 導体ゥエーハを処理台上に移載する処理を行うように、搬送手段、移載手段を制御 する制御手段と
を備えたこと
を特徴とする半導体ゥエーハの製造装置。
[9] 半導体ゥエーハが載置される処理台が設けられた熱処理室と、
半導体ゥエーハを熱処理室に搬送する搬送手段と、
半導体ゥエーハを処理台上に移載する処理を行う移載手段と、
半導体ゥエーハの表面側を加熱する表面側加熱手段と、
半導体ゥエーハの裏面側を加熱する裏面側加熱手段と、
半導体ゥエーハが熱処理室に搬送されてから半導体ゥエーハが処理台上に移載 する処理を行うまでの放置時間と、半導体ゥエーハが熱処理室に搬送されたときの熱 処理室内の搬送時温度と、表面側加熱手段と裏面側加熱手段の出力比率の 3つの 因子のうち少なくとも 1つを制御することによって、半導体ゥヱ一八で反りが発生した 状態にしてから、半導体ゥエーハを処理台上に移載する処理を行う制御手段と を備えたこと
を特徴とする半導体ゥエーハの製造装置。
[10] 半導体ゥエーハが載置される処理台が設けられた熱処理室と、
半導体ゥエーハを熱処理室に搬送する搬送手段と、
半導体ゥエーハを処理台上に移載する処理を行う移載手段と、 半導体ゥエーハの表面側を加熱する表面側加熱手段と、
半導体ゥエーハの裏面側を加熱する裏面側加熱手段と、
半導体ゥエーハが熱処理室に搬送されてから半導体ゥエーハが処理台上に移載 する処理を行うまでの放置時間と、半導体ゥエーハが熱処理室に搬送されたときの熱 処理室内の搬送時温度と、表面側加熱手段と裏面側加熱手段の出力比率の 3つの 因子のうち少なくとも 1つを制御することによって、半導体ゥヱ一八の表面温度と裏面 温度との温度差を最大値に到達させてから、半導体ゥエーハを処理台上に移載する 処理を行う制御手段と
を備えたこと
を特徴とする半導体ゥエーハの製造装置。
[11] 半導体ゥエーハは、搬送台に載せられて処理台の上方へ搬送されるものであって、 半導体ゥエーハを処理台上に移載する処理は、搬送台上の半導体ゥエーハをリフト ピンによってリフトさせる第 1の処理と、搬送台を熱処理室外に退避させる第 2の処理 と、処理台を上昇若しくはリフトピンを下降させて処理台上に半導体ゥヱーハを載置 する第 3の処理とからなること
を特徴とする請求項：!〜 5記載の半導体ゥエーハの製造方法。
[12] 搬送手段は、搬送台に載せて半導体ゥエーハを処理台の上方へ搬送するものであ つて、
移載手段による移載処理は、搬送台上の半導体ゥエーハをリフトピンによってリフト させる第 1の処理と、搬送台を熱処理室外に退避させる第 2の処理と、処理台を上昇 若しくはリフトピンを下降させて処理台上に半導体ゥエーハを載置する第 3の処理と 力、らなること
を特徴とする請求項 6〜： 10記載の半導体ゥエーハの製造装置。
PCT/JP2006/313082 2005-07-06 2006-06-30 半導体ウェーハの製造方法および製造装置 WO2007004550A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007524020A JP5092162B2 (ja) 2005-07-06 2006-06-30 半導体ウェーハの製造方法および製造装置
US11/922,997 US8530801B2 (en) 2005-07-06 2006-06-30 Method and apparatus for manufacturing semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-197887 2005-07-06
JP2005197887 2005-07-06

Publications (1)

Publication Number Publication Date
WO2007004550A1 true WO2007004550A1 (ja) 2007-01-11

Family

ID=37604415

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/313082 WO2007004550A1 (ja) 2005-07-06 2006-06-30 半導体ウェーハの製造方法および製造装置

Country Status (4)

Country Link
US (1) US8530801B2 (ja)
JP (1) JP5092162B2 (ja)
TW (1) TW200707551A (ja)
WO (1) WO2007004550A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200074A (ja) * 2008-02-19 2009-09-03 Sumco Corp エピタキシャルウェーハの製造方法
WO2020137051A1 (ja) * 2018-12-25 2020-07-02 株式会社Sumco ウェーハ移載装置、気相成長装置、ウェーハ移載方法およびエピタキシャルシリコンウェーハの製造方法
CN113544816B (zh) * 2018-12-25 2024-07-05 胜高股份有限公司 晶片传送装置、气相沉积装置、晶片传送方法及外延硅晶片的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5530856B2 (ja) * 2010-08-18 2014-06-25 信越半導体株式会社 ウエーハの熱処理方法及びシリコンウエーハの製造方法並びに熱処理装置
JP2014175638A (ja) * 2013-03-13 2014-09-22 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
CN111254418B (zh) * 2020-02-10 2020-12-29 深圳市拉普拉斯能源技术有限公司 一种pecvd镀膜机
CN114086158A (zh) * 2021-11-29 2022-02-25 重庆忽米网络科技有限公司 一种用于cvd设备的晶圆沉积加工方法
CN114481314A (zh) * 2022-01-28 2022-05-13 西安奕斯伟材料科技有限公司 一种外延设备冷却系统和方法
CN114188258A (zh) * 2022-02-17 2022-03-15 西安奕斯伟材料科技有限公司 一种改善外延片平坦度的硅片衬底传送装置和方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236462A (ja) * 1995-03-01 1996-09-13 Shin Etsu Handotai Co Ltd 気相成長方法
JP2000260851A (ja) * 1999-02-12 2000-09-22 Applied Materials Inc 半導体製造装置におけるウェハ支持装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3608088A (en) * 1969-04-17 1971-09-28 Univ Minnesota Implantable blood pump
US3685059A (en) * 1970-07-28 1972-08-22 Gulf General Atomic Inc Prosthetic blood circulation device having a pyrolytic carbon coated blood contacting surface
US4927407A (en) * 1989-06-19 1990-05-22 Regents Of The University Of Minnesota Cardiac assist pump with steady rate supply of fluid lubricant
AT404318B (de) * 1996-07-29 1998-10-27 Heinrich Dr Schima Zentrifugalpumpe bestehend aus einem pumpenkopf und einem scheibenläuferantrieb zur förderung von blut und anderen scherempfindlichen flüssigkeiten
US6120537A (en) * 1997-12-23 2000-09-19 Kriton Medical, Inc. Sealless blood pump with means for avoiding thrombus formation
JP2000306978A (ja) * 1999-02-15 2000-11-02 Kokusai Electric Co Ltd 基板処理装置、基板搬送装置、および基板処理方法
JP2000269137A (ja) * 1999-03-12 2000-09-29 Applied Materials Inc 半導体製造装置及びウェハ取扱方法
US6331212B1 (en) * 2000-04-17 2001-12-18 Avansys, Llc Methods and apparatus for thermally processing wafers
DE60225135T2 (de) * 2001-05-31 2009-02-26 Shin-Etsu Handotai Co., Ltd. Verfahren zur herstellung eines halbleiterswafers
US6717311B2 (en) * 2001-06-14 2004-04-06 Mohawk Innovative Technology, Inc. Combination magnetic radial and thrust bearing
US20050000449A1 (en) * 2001-12-21 2005-01-06 Masayuki Ishibashi Susceptor for epitaxial growth and epitaxial growth method
US7033445B2 (en) * 2001-12-27 2006-04-25 Asm America, Inc. Gridded susceptor
KR100549452B1 (ko) * 2002-12-05 2006-02-06 다이닛뽕스크린 세이조오 가부시키가이샤 광조사형 열처리장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236462A (ja) * 1995-03-01 1996-09-13 Shin Etsu Handotai Co Ltd 気相成長方法
JP2000260851A (ja) * 1999-02-12 2000-09-22 Applied Materials Inc 半導体製造装置におけるウェハ支持装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200074A (ja) * 2008-02-19 2009-09-03 Sumco Corp エピタキシャルウェーハの製造方法
US9080253B2 (en) 2008-02-19 2015-07-14 Sumco Corporation Method for manufacturing epitaxial wafer
WO2020137051A1 (ja) * 2018-12-25 2020-07-02 株式会社Sumco ウェーハ移載装置、気相成長装置、ウェーハ移載方法およびエピタキシャルシリコンウェーハの製造方法
JP2020102589A (ja) * 2018-12-25 2020-07-02 株式会社Sumco ウェーハ移載装置、気相成長装置、ウェーハ移載方法およびエピタキシャルシリコンウェーハの製造方法
KR20210089761A (ko) * 2018-12-25 2021-07-16 가부시키가이샤 사무코 웨이퍼 이재 장치, 기상 성장 장치, 웨이퍼 이재 방법 및 에피택셜 실리콘 웨이퍼의 제조 방법
CN113544816A (zh) * 2018-12-25 2021-10-22 胜高股份有限公司 晶片传送装置、气相沉积装置、晶片传送方法及外延硅晶片的制造方法
JP7135841B2 (ja) 2018-12-25 2022-09-13 株式会社Sumco ウェーハ移載装置、気相成長装置、ウェーハ移載方法およびエピタキシャルシリコンウェーハの製造方法
KR102604684B1 (ko) * 2018-12-25 2023-11-20 가부시키가이샤 사무코 웨이퍼 이재 장치, 기상 성장 장치, 웨이퍼 이재 방법 및 에피택셜 실리콘 웨이퍼의 제조 방법
CN113544816B (zh) * 2018-12-25 2024-07-05 胜高股份有限公司 晶片传送装置、气相沉积装置、晶片传送方法及外延硅晶片的制造方法

Also Published As

Publication number Publication date
JP5092162B2 (ja) 2012-12-05
JPWO2007004550A1 (ja) 2009-01-29
US8530801B2 (en) 2013-09-10
US20090226293A1 (en) 2009-09-10
TW200707551A (en) 2007-02-16
TWI302344B (ja) 2008-10-21

Similar Documents

Publication Publication Date Title
JP5092162B2 (ja) 半導体ウェーハの製造方法および製造装置
JP4285240B2 (ja) エピタキシャル成長用サセプタおよびエピタキシャル成長方法
US6596095B2 (en) Epitaxial silicon wafer free from autodoping and backside halo and a method and apparatus for the preparation thereof
TWI396250B (zh) 晶座、半導體製造裝置及半導體製造方法
US8372298B2 (en) Method for producing epitaxially coated silicon wafers
TWI479585B (zh) 氣相成長裝置及氣相成長方法
KR20170137917A (ko) 에피택셜 성장 장치, 에피택셜 웨이퍼의 제조 방법 및 에피택셜 성장 장치용 리프트 핀
JP2010016183A (ja) 気相成長装置、エピタキシャルウェーハの製造方法
US9793433B2 (en) UV light emitting devices and systems and methods for production
KR101559977B1 (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법
JP3900154B2 (ja) 半導体ウェーハの製造方法及びそれに用いられるサセプタ
CN115704106B (zh) SiC外延晶片及SiC外延晶片的制造方法
JP2013051374A (ja) 基板処理装置
WO2020158657A1 (ja) 成膜装置及び成膜方法
JP7255473B2 (ja) 炭化ケイ素多結晶基板の製造方法
KR20110087440A (ko) 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치
KR101921979B1 (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
KR101206924B1 (ko) 화학 기상 증착 장치용 서셉터 및 이를 갖는 화학 기상 증착 장치
TWI480927B (zh) 氣相成長裝置及氣相成長方法
JP2013232455A (ja) エピタキシャルシリコンウェーハの製造方法
US20220316090A1 (en) Method for growing epitaxial layer on wafer
TW202323602A (zh) 磊晶生長方法及磊晶晶圓
JP2004335528A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2021187697A (ja) 炭化珪素単結晶基板の製造方法
CN116288692A (zh) 外延处理期间承载硅片的基座及硅片的外延的设备和方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007524020

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11922997

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06767690

Country of ref document: EP

Kind code of ref document: A1