WO2006134891A1 - モジュール基板のはんだ付け方法 - Google Patents

モジュール基板のはんだ付け方法 Download PDF

Info

Publication number
WO2006134891A1
WO2006134891A1 PCT/JP2006/311790 JP2006311790W WO2006134891A1 WO 2006134891 A1 WO2006134891 A1 WO 2006134891A1 JP 2006311790 W JP2006311790 W JP 2006311790W WO 2006134891 A1 WO2006134891 A1 WO 2006134891A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
board
module
printed wiring
wiring board
Prior art date
Application number
PCT/JP2006/311790
Other languages
English (en)
French (fr)
Inventor
Masato Shimamura
Ko Inaba
Hiroshi Okada
Tsukasa Ohnishi
Original Assignee
Senju Metal Industry Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Senju Metal Industry Co., Ltd. filed Critical Senju Metal Industry Co., Ltd.
Priority to JP2007521288A priority Critical patent/JPWO2006134891A1/ja
Priority to US11/922,247 priority patent/US20090301760A1/en
Publication of WO2006134891A1 publication Critical patent/WO2006134891A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Definitions

  • the present invention relates to a package component using a lead-free solder alloy, in particular, a module substrate on which electronic components represented by BGA and CSP having solder bumps as leadless components are mounted on a rigid printed wiring board.
  • the present invention relates to a soldering method for preventing the occurrence of poor connection due to poor fusion at the time of heat melting bonding.
  • Module boards and rigid printed circuit boards are terms for electronic components that are also used in production dynamic statistics surveys by the Ministry of Economy, Trade and Industry.
  • a rigid printed wiring board is an electronic circuit that incorporates various electronic components, and is usually called a main board that has only one board per device.
  • module boards are BGA (Ball Grid Array), CSP (Chip Size Package) boards and MCM (Multi-Chip Module) on which a large number of chips are arranged. ) Substrate and so on, also called sub-substrate.
  • solder bumps are formed by solder bumps.
  • solder bumps are formed in advance on the electrodes of the module board, and when mounting on the printed board, the module board is placed on the soldered part of the rigid printed wiring board and a heating device such as a reflow furnace When heated in this way, the solder bumps formed on the module board and the solder printed on the rigid printed wiring board are melted and fused, and between the module board and the soldered part of the rigid printed wiring board. Soldering to become conductive.
  • solder paste or solder paste As a method of forming solder bumps on a module substrate such as BGA, it is common to use solder paste or solder paste.
  • the conventional bump forming solder alloy is a Pb-Sn solder alloy, and the Pb-Sn solder alloy is often used in the solder balls or solder pastes for the solder bumps of the BGA and the wafer as described above. It had been.
  • This Pb-Sn solder alloy is excellent in solderability, so when soldering work and printed circuit board, it is possible to perform soldering with excellent reliability that there is little occurrence of soldering failure. is there.
  • Lead-free solder is composed of Sn as a main component and Ag, Bi, Cu, Sb, In, Ni, Zn or the like added as appropriate.
  • Sn_Bi is brittle, so lead parts that are not only easily broken when an impact is applied to the soldered part, but also have a force S that can cause lift-off when a small amount of Pb enters from the solder.
  • Sn-Zn is a base metal for Zn, when it is used as a solder paste, it changes with time and printing application becomes impossible, and after soldering, electrical corrosion occurs between the soldered parts. There are problems that can occur. Therefore, Sn-Ag is superior to other binary lead-free solders in terms of mechanical properties and melting point as a Sn-based lead-free solder. Ag-Cu is often used.
  • solder alloy powder such as Sn-Ag-Cu alloy powder and solder paste is printed on the mounting substrate, and Sn-Ag- The process is generally soldered by mounting electronic components with Cu-based solder alloy bumps and melting them by heating.
  • solder bump and solder paste of the module substrate such as CSP 'BGA or the lead component and the solder paste are fused even if the solder alloy is mounted at a temperature sufficiently exceeding the melting point of the solder alloy.
  • the phenomenon of poor fusion that causes poor conduction is becoming a problem. Needless to say, it leads to failure of continuity, leading to failure to fulfill its functions as an electronic product, and in some cases, it may lead to market claims.
  • Soldering between the module board and the rigid printed wiring board is less warped with the rigid printed wiring board, different from soldering with the chip components, and both the module board and the rigid printed wiring board are greatly warped by reflow heating. It is characteristic that it occurs. This phenomenon has been confirmed even before component electrodes have become lead-free, but since many occurrences have been confirmed when component electrodes are lead-free, countermeasures with lead-free solder electrodes, which will become the mainstream in the future, are urgently needed. It was.
  • the fusion failure phenomenon is mainly caused by the influence of corrosion on the solder bump surface of the module substrate such as BGA, and the warpage of the substrate and parts.
  • a strong oxide film is formed on the bump surface.
  • the flux in the solder paste printed on the rigid printed wiring board by the surface mounting method that plays the role of cleaning the surface oxide film.
  • the surface oxide film is strong and the surface is difficult to reduce as described above, the printed solder paste and the solder bumps of the component will be separated if the board or component warps during heat mounting.
  • the occurrence rate is said to be ppm level in the field report, but when it is exposed to high temperature and high humidity that corrodes the ball surface experimentally, it rises to a level of 50-70%. It has been confirmed.
  • the solder bump of the module board is applied to the solder bump of the module board before soldering the module board by applying a solder flux after applying a post flux to the solder bump before mounting the module board. Is the method.
  • the soldering method of the present invention has been developed as a method that can be easily implemented with high reliability at low cost.
  • soldering method of the present invention By using the soldering method of the present invention, the solder bump and the solder paste of the module substrate such as CSP 'BGA, or the lead component and the solder paste are not fused, resulting in poor fusion.
  • the ability to obtain a highly reliable soldered part without waking up S is positive.
  • the post-flux used in the present invention is mainly composed of a rosin resin.
  • Post flux includes inorganic fluxes composed of metal halide salts and water-soluble fluxes that use water-soluble resins, but these dissociate in the presence of water and cause corrosion on electronic components and substrates.
  • rosin-based flux used in the present invention rosin has an effect of blocking water from corrosive substances, and therefore does not cause corrosion even in the presence of water such as high temperature and humidification. This is effective when the surface condition of the solder bumps on the module board becomes more severe.
  • the post-flux of the present invention is intended for the activation effect on the solder bump, It is desirable to include activators such as hydrohalides and organic acids as required. In addition, since it is necessary to uniformly apply to the solder bumps, a timely solvent is added according to the working environment.
  • flux is classified into preflux used for protecting printed circuit boards before soldering and postflux used for soldering printed circuit boards depending on the purpose of use.
  • This preflux is applied to prevent the deterioration of the surface of the bonding member Cu electrode, and does not affect the removal of the oxide film on the bonding member during the soldering process. There is no reducing action.
  • preflux is intended to protect the surface of the substrate, such as preventing oxidation, so it does not contain activators such as halogen hydrohalates or organic acids.
  • activators such as halogen hydrohalates or organic acids.
  • solder bumps with solder have an anti-oxidation effect on the surface, so it is unlikely that preflux will be used on solder contacts.
  • the effect of the flux applied to the solder bump is intended to remove the solder bump surface oxide film by the reducing action, and is different from the effect of the preflux that acts as a fender.
  • solder bumps on the module substrate After forming solder bumps on the module substrate (CSP substrate), a high temperature and high humidity condition of 85 ° C and 85% RH is applied at the storage stage to produce a sample that is prone to poor fusion. For some of these parts, apply flux to the solder bumps before mounting and dry with hot air.
  • This module board is mounted on a mounting board printed with solder paste with a mounting machine and heated and melted in a reflow furnace. Detailed test methods are shown below. Table 1 shows the test results.
  • Flux is printed on a CSP substrate with a size of 8 x 8mm and 96 electrodes, and a solder ball with a diameter of 0.3mm is placed.
  • Oxide film thickness Average value of oxide film under each condition measured using X-ray photoelectron analyzer (XPS)
  • 4.Fusion failure rate The number of fusion failures is divided by the total number of measurement samples and displayed as a percentage.
  • Fig. 1 shows a case where the module substrate is oxidized under the storage conditions of 85 ° C, 85% RH and 72 hours of Example 3 and then post-flux treatment is performed, and no fusion failure occurs.
  • Fig. 2 shows the occurrence of poor fusion without post-flux treatment after oxidizing the module substrate under the storage conditions of Comparative Example 4 at 85 ° C, 85% RH and 72 hours.
  • FIG. 1 Example 3 in which no poor fusion occurred.
  • the method for suppressing fusion failure by resin-based flux application according to the present invention is the lead of LGA (Land Grid Array), SOP (Small Outline Package), QFP (Quad Flat Package), etc., regardless of leadless parts. It is possible to deal with poor fusion of attached parts.
  • the resin flux can be applied by applying a solder paste mixed with paste flux or solder alloy powder.
  • a method of applying the flux to the bump surface in advance with a spray or brush, or in the case of a paste, transferring and applying the flux is an appropriate amount of flux application method. good.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】BGA、CSPの普及に伴い、モジュール基板をリジットプリント配線板にはんだ付けする工程が増えている。ところがプリント基板はリフローの加熱で反るため、はんだ合金の融点を十分に超えた温度で実装しても、CSP・BGA等のモジュール基板のはんだバンプと実装ペースト、或いは、リード部品とソルダペーストが融合せず、導通不良を引き起こすという融合不良現象が問題となっている。 【解決手段】モジュール基板をリジットプリント配線板にはんだ付けする際に、実装前のモジュール基板にポストフラックスを塗布した後、リジットプリント配線板にソルダペーストを塗布してモジュール基板をはんだ付けする。

Description

明 細 書
モジュール基板のはんだ付け方法
技術分野
[0001] 本発明は、鉛フリーはんだ合金を用いたパッケージ部品、特にリードレス部品として はんだバンプを有する BGA、 CSPに代表される電子部品が搭載されたモジュール基 板をリジットプリント配線板に実装 ·加熱溶解接合する際、融合不良による接続不良 の発生を防ぐはんだ付け方法に関する。
背景技術
[0002] モジュール基板、リジットプリント配線板とは、経済産業省の生産動態統計調査にも 使用されている電子部品の用語である。リジットプリント配線板とは、さまざまな電子 部品を組み込んで電子回路とするもので、通常 1つの機器に 1枚しかなぐメインボー ドとも呼ばれる。それに対してモジュール基板は、 1つの半導体素子をはんだボール によりバンプ形成したシングルチップと呼ばれる BGA(Ball Grid Array), CSP(Chip Si ze Package)基板や多数のチップを配置した MCM (Multi-Chip Module)基板などが 該当して、サブ基板とも呼ばれる。
[0003] リジットプリント配線板に実装するパッケージ部品として、リードレス部品の BGA、 CS P、ウェハーバンプ等の部品が存在する。このうち、 CSPや BGA等のリードレス部品( 以下 BGA等という)については、はんだバンプにより電極形成が行われている。つまり BGA等では予めモジュール基板の電極に、はんだバンプを形成しておき、プリント基 板への実装時、モジュール基板をリジットプリント配線板のはんだ付け部に当設する そしてリフロー炉のような加熱装置で加熱すると、モジュール基板に形成されたは んだバンプと、リジットプリント配線板に印刷されたソルダ一^ ^一ストが溶融、融合し、 モジュール基板とリジットプリント配線板のはんだ付け部の両者間をはんだ付けして 導通させるようになる。
[0004] BGA等のモジュール基板に、はんだバンプを形成する方法としては、はんだボー ルゃソルダペーストを使用するのが一般的である。 ところで、従来のバンプ形成用はんだ合金は、 Pb-Sn系のはんだ合金であり、 Pb-Sn 系はんだ合金は前述 BGA等やウェハーのはんだバンプ用としてのはんだボール、或 いはソルダペーストに多く使用されていた。この Pb-Sn系はんだ合金は、はんだ付け 性に優れているためワークとプリント基板のはんだ付けを行ったときに、はんだ付け不 良の発生が少ないという信頼性に優れたはんだ付けが行えるものである。
[0005] Pb-Sn系はんだ合金ではんだ付けされた電子機器が老朽化や、故障が生じた場合 、ほとんどが廃棄処分されている。廃棄処分される電子機器の構成材料のうち、フレ ーム金属、ケースのプラスチック、ディスプレーのガラス等は回収して再使用されるが 、プリント基板は再利用ができないため埋め立て処分されることが多かった。なぜなら ば、プリント基板は、樹脂と銅箔が接着されており、また銅箔にははんだが金属的に 接合されていて、それぞれを分離することができないからである。
この坦め立て処分されたプリント基板に地中に染み込んだ酸性雨が接触すると、は んだ中の Pbが酸性雨により溶け出し、 Pb成分を含んだ酸性雨がさらに地中に染み込 んで地下水に混入する。この Pb成分を含んだ地下水を人や家畜が長年月にわたつ て飲用すると体内に Pbが蓄積され、ついには Pb中毒を起こすとされている。そのため 世界規模で Pbの使用が規制されるようになってきており、 Pbの含まない所謂「鉛フリ 一はんだ」が使用されるようになってきた。
[0006] 鉛フリーはんだとは、 Snを主成分として、それに Ag、 Bi、 Cu、 Sb、 In、 Ni、 Zn等を適宜 添加したものである。
[0007] 従来力 鉛フリーはんだとしては Sn主成分の Sn-Cu、 Sn_Sb、 Sn_Bi、 Sn_Zn、 Sn-Ag 等の二元合金や該ニ元合金に他の元素を添加した多元系の鉛フリーはんだがある。 一般に Sn_Cu、 Sn-Sbの鉛フリーはんだは、はんだ合金の融点が高い為、同条件下 では、はんだ付け性が従来の Pb_Snはんだに比べて大きく劣る。
また Sn_Bi系は、はんだが脆くなることから、はんだ付け部に衝撃が加わると破壊され やすいばかりでなぐリード部品では、メツキから少量の Pbが混入するとリフトオフが発 生すること力 Sある。そして、 Sn-Zn系は Znが卑な金属であることからソルダーペースト にしたときに経時変化が起って印刷塗布ができなくなったり、はんだ付け後にはんだ 付け部との間で電気的な腐食を起こしたりする問題がある。 したがって、 Sn主成分の鉛フリーはんだとしては Sn-Ag系が他の二元系鉛フリーはん だに比べて、機械的特性や融点の面で優れており、これに Cuを加えた Sn-Ag-Cuは んだがよく使用されている。
[0008] ところで、 BGA等を使用した実装にぉレ、ては、はんだ合金粉末、例えば Sn-Ag-Cu 合金粉末とフラックスからなるソルダペーストを実装基板に印刷し、 BGA等に Sn- Ag- Cu系のはんだ合金バンプが形成された電子部品を搭載し、加熱溶解することで、は んだ付けを行う工程が一般的である。
発明の開示
発明が解決しょうとする課題
[0009] 最近、この工程において、はんだ合金の融点を十分に超えた温度で実装しても、 C SP' BGA等のモジュール基板のはんだバンプとソルダペースト、或いは、リード部品と ソルダペーストが融合せず、導通不良を引き起こすという融合不良現象が問題となつ ている。導通不良を引き起こすということは言うまでも無ぐ電子機器製品として機能 を満たさないことに繋がり、場合によっては、市場クレームにまで発展する可能性があ る。モジュール基板とリジットプリント配線板とのはんだ付けは、リジットプリント配線板 と反りの少なレ、チップ部品とのはんだ付けと違レ、、モジュール基板とリジットプリント配 線板共にリフローによる加熱で大きな反りの発生することが特徴である。この現象は、 部品電極が鉛フリー化する以前にも確認されているが、部品電極の鉛フリー化で発 生が多く確認されているので、今後主流となる鉛フリーはんだ電極での対策が急務と なっていた。
[0010] 融合不良現象は、 BGAなどモジュール基板のはんだバンプ表面に対する腐食の影 響や、基板や部品の反りが主要因として作用している。特に、はんだバンプ表面が、 バンプ形成時に使用するフラックスの洗浄不良、部品が高温高湿下に曝された場合 等は、バンプ表面に強固な酸化皮膜を生じる。本来、この表面酸化皮膜を清浄化す る役割を担うのが、表面実装工法でリジットプリント配線板に印刷されるソルダペース ト中のフラックスである。しかし、前述のような表面酸化皮膜が強固で、表面が還元し づらい状態に加えて、加熱実装時に基板や部品の反りが生じた場合、印刷したソノレ ダペーストと部品のはんだバンプが離れてしまうこともあり、融合不良発生の可能性 が高まる。その発生率は、巿場報告では ppmレベルと言われているのに対して、実験 的にボール表面を腐食させる高温高湿に曝した場合には、 50〜70%のレベルにも上 昇することが確認されてレ、る。
[0011] 融合不良の対策としては、部品や実装基板に生じる反りを皆無にすること、ソルダ ペーストの活性を高めること、等が考えられる。しかし、現在の技術では、基板の反り を無くすことは現実的に不可能であり、ソルダペースト中フラックスの活性化は、はん だ粉末との反応を促進するため、経時的変化の面からペースト信頼性を損なう恐れ 力あるため困難であり、効果的な融合不良の対策は無かった。
課題を解決するための手段
[0012] 本発明者らは、 Sn主成分の鉛フリーはんだ電極を有する電子部品実装時の融合不 良発生の防止方法について、鋭意検討を重ねた結果、 BGA等モジュール基板のは んだバンプに事前にポストフラックスを塗布しておくことによって、この融合不良の発 生率が低下されることを見出し本発明を完成させた。
本発明は、モジュール基板のはんだバンプに対して、モジュール基板の実装前の はんだバンプに、事前にポストフラックスを塗布した後、ソルダペーストを塗布してモ ジュール基板をはんだ付けするモジュール基板のはんだ付け方法である。
[0013] 前述のように、 Sn主成分の鉛フリーはんだ電極を有するモジュール基板実装時の 融合不良現象の対策方法として、
1. )加熱時の反りが皆無となる Tg値の高いプリント配線板を採用する。
2. )ソルダペーストの活性成分を大量に加えて活性力を極限まで高める。
3. )低酸素濃度の N2リフローを採用する。
などが考えられるが、
1. )は、加熱時の反りが皆無となる Tg値の高いプリント配線板は開発されていない。
2. )は、電子部品およびプリント基板の腐食などの信頼性を考えると好ましくない。
3. )は、設備コスト、ランニングコストを高める。
などの問題点がある。そこで、低コストで信頼性が高ぐ簡単に実施できる方法として 開発されたのが本発明のはんだ付け方法である。
[0014] 本発明者らの知見によると、本発明の鉛フリーはんだ電極を有する電子部品実装 時の融合不良対策のメカニズムは次のようになる。
1.加熱時の反りが皆無となる理想的なプリント配線板の場合は、ソルダペースト中の フラックスがはんだバンプ表面に完全に広がり、はんだ付け部分を覆い尽くせるが、 実際はそのようなプリント配線板は開発されていない。また、モジュール基板のリジッ トプリント配線板は、お互いに反りが発生するためはんだ付け部分を覆い尽くせない
2.モジュール基板のはんだバンプ部分に予めポストフラックスが塗布されていると、 はんだ付け部分にフラックスが既に覆い尽くされており、加熱中にリジットプリント配線 板の酸化膜、腐食膜を完全に還元溶解し、金属反応を開始させる準備を整えてくれ る。
3.モジュール基板のはんだバンプ部分に予めポストフラックスが塗布されていると、 はんだの濡れスピードが速まり、リフロー時の加熱で基板が反る前にはんだが濡れき るために、実装時の不具合が起こりにくい。
との考察に因る。
発明の効果
[0015] 本発明のはんだ付け方法を使用することにより、 CSP' BGA等のモジュール基板の はんだバンプとソルダペースト、或いは、リード部品とソルダペーストが融合せず、導 通不良を引き起こすという融合不良を起こすことなぐ信頼性の高いはんだ付け部を 得ること力 S可肯 となる。
発明を実施するための最良の形態
[0016] 本発明に用いられるポストフラックスは、その主成分がロジン系樹脂で構成される。
ポストフラックスとしては、ハロゲン化金属塩からなる無機系フラックスや水溶性の樹 脂を使用した水溶性フラックスがあるが、これらは水の存在下で解離して電子部品や 基板に対して腐食を発生させる。本発明に用いるロジン系フラックスの場合は、ロジ ンが水を腐食性の物質から遮断する効果を持っているので、高温、加湿下などの水 の介在する状況でも腐食を発生させない。これは、モジュール基板のはんだバンプ の表面状態がより過酷となったときに、その効果を発揮する。
[0017] 本発明のポストフラックスは、はんだバンプに対する活性効果を目的としている為、 必要に応じてハロゲン化水素酸塩や有機酸のような活性剤を含有することが望まし レ、。また、はんだバンプに均一に塗布することも必要なため、作業環境に応じ適時溶 剤を含有させる。
従来からフラックスは使用する目的により、はんだ付け前のプリント回路板の保護に 使用するプリフラックス、プリント回路板のはんだ付けに用いられるポストフラックスに 分類される。このプリフラックスは接合部材 Cu電極の表面劣化を防ぐ為に施されてお り、はんだ付け工程中において、接合部材の酸化膜除去には作用しないため BGA等 のはんだバンプ表面に施しても酸化膜の還元作用はない。
つまり、プリフラックスは、基板の表面酸化防止などの保護を目的としているので、 ハロゲンィ匕水素酸塩や有機酸のような活性剤を含有することはなレ、。また、はんだめ つきしたはんだバンプは表面の酸化防止効果をもっているので、プリフラックスをさら にはんだめつき上に使用することは考えられない。
本発明においてはんだバンプに塗布するフラックスの効果は、還元作用によるはん だバンプ表面酸化膜除去を目的としており、防鲭としての働きを持つプリフラックスの 効果とは異なる。 実施例
モジュール基板(CSP基板)において、はんだバンプを形成後、保管段階で 85°C、 85%RHの高温高湿条件を負荷することで、融合不良を起こし易いサンプノレを作製 する。そのうちの一部の部品で、搭載前のはんだバンプにフラックスを塗布し、温風 乾燥させる。このモジュール基板を搭載機にてソルダペーストを印刷した実装基板に 搭載し、リフロー炉で加熱溶解させる。詳しい試験方法を下記に示す。また試験結果 を表 1に示す。
[表 1] 酸化膜厚 フラック二 融合不良 保管条件 (nm) 有無 塗布方法 発生率(%) 実施例 1 85°C85%RH 72時間 34 液 4犬 (固形分 15%) スプレー式 0 実施例 2 85°C85 RH 72時間 34 液:犬(固形分 9%) 0 実施例 3 85°C85%RH 72時間 34 犬(固形分 35%) 刷毛塗り 0 実施例 4 85°C85%RH 72時間 34 ペースト状 転写 0 実施例 5 85°C85%RH 96時間 46 液状 (活性剤含有)刷毛塗り 0 比較例 1 真空保管 7 無 0 比較例 2 85°C85%RH 24時間 28 無 5 比較例 3 85°C85%RH 48時間 32 無 14 比較例 4 85°C85%RH 72時間 34 無 76
[0019] 1.未融合発生検証実験:はんだバンプの形成後、異なる保管条件に曝された CSP 基板(直列回路を組み込んだもの)をリジットプリント配線板(FR-4)に実装し、加熱溶 解する。はんだが正常に溶解 '融合した場合は、電気的導通が確認される。検証実 験の工程は以下のとおりである
(検証実験工程)
1.大きさ 8 X 8mm、電極 96個の CSP基板に、フラックスを印刷し、直径 0.3mmのはん だボールを載置する。
2.はんだボールが載置された CSP基板をリフロー炉で加熱して電極にはんだバンプ を形成する。 Ά
3.はんだバンプが形成された CSP基板を高温高湿中に放置、高温放置に放置、真 空保管に放置の条件に分けて置く。
4.上記サンプルに対して、バンプ表面にフラックスを塗布したもの、およびソルダぺ 一ストを塗布したもの、未処理のサンプルに分ける。
5. 上記サンプルの CSP基板を、 170 X 142 X 0.8(mm)のリジットプリント配線板に搭載 し、リフロー炉で加熱して CSP基板をリジットプリント配線板にはんだ付けする。
6. はんだ付けされたリジットプリント配線板にぉレ、て、 CSP基板を通る抵抗値が確認 されるものを良好と判断し、その個数を数える。
7.良好なサンプルを全数 200個から引き、測定全数で除算することで、不良率を算出 する。
[0020] 表 1の各項目は次の通りである。
1.保管条件:恒温恒湿槽にて湿度負荷処理した条件及び時間。 2.酸化膜厚: X線光電子分析装置 (XPS)を用いて測定した各条件の酸化膜平均値
3.フラックス:樹脂系フラックスの種類と塗布方法
4.融合不良発生率:融合不良発生数を測定サンプル全数で除算し、パーセント表 示したもの
[0021] 図 1は、実施例 3の 85°C、 85%RH、 72時間の保管条件で、モジュール基板を酸 化させた後、ポストフラックス処理をした融合不良の発生していないもの。図 2は、比 較例 4の 85°C、 85%RH、 72時間の保管条件で、モジュール基板を酸化させた後、 ポストフラックス処理しない融合不良の発生したものである。
本発明の実施例であるモジュール基板に事前にポストフラックスを塗布してリジット プリント配線板にはんだ付けしたものは、融合不良の発生がないが、比較例のモジュ ール基板にポストフラックスを塗布しないものは融合不良の発生があった。
図面の簡単な説明
[0022] [図 1]実施例 3の融合不良の発生していないもの。
[図 2]比較例 4の融合不良の発生したもの。
産業上の利用可能性
[0023] 本発明の樹脂系フラックス塗布による融合不良の抑制工法は、リードレス部品に関 わらず、 LGA (Land Grid Array)、 SOP (Small Outline Package)、 QFP (Quad Flat Pac kage)等のリード付き部品の融合不良にも対応可能と考えられる。
また、樹脂系フラックスの塗布形態は、ペーストフラックス、はんだ合金粉末と混鍊し たソルダペーストを塗布することでも可能である。
塗布方法としては、液状フラックスの場合は固形分量に応じて、スプレーや刷毛で予 めバンプ表面にフラックスを塗布する方法、ペースト状の場合は転写して塗布する方 法が適量なフラックス塗布方法として良い。

Claims

請求の範囲
[1] モジュール基板とリジットプリント配線板をはんだ付けする方法において、実装前のモ ジュール基板のはんだバンプにはポストフラックスを塗布する。さらにモジュール基板 を搭載するリジットプリント配線板にソルダペーストを塗布した後、モジュール基板をリ ジットプリント配線板に搭載して加熱することを特徴とするモジュール基板のはんだ付 け方法。
[2] 前記モジュール基板には、はんだボールではんだバンプが形成されていることを特 徴とする請求項 1に記載のモジュール基板のはんだ付け方法。
[3] 前記、実装前のモジュール基板に塗布されたポストフラックスが、ロジン'活性剤'溶 剤を含有する成分で構成される液状フラックスであることを特徴とする請求項:!〜 2に 記載のモジュール基板のはんだ付け方法。
[4] モジュール基板をリジットプリント配線板にはんだ付けする際に、実装前のモジユー ル基板にポストフラックスを塗布した後、リジットプリント配線板にソルダペーストを塗 布してモジュール基板をはんだ付けしたプリント基板。
PCT/JP2006/311790 2005-06-16 2006-06-13 モジュール基板のはんだ付け方法 WO2006134891A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007521288A JPWO2006134891A1 (ja) 2005-06-16 2006-06-13 モジュール基板のはんだ付け方法
US11/922,247 US20090301760A1 (en) 2005-06-16 2006-06-13 Method of Soldering a Module Board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-175969 2005-06-16
JP2005175969 2005-06-16

Publications (1)

Publication Number Publication Date
WO2006134891A1 true WO2006134891A1 (ja) 2006-12-21

Family

ID=37532253

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/311790 WO2006134891A1 (ja) 2005-06-16 2006-06-13 モジュール基板のはんだ付け方法

Country Status (4)

Country Link
US (1) US20090301760A1 (ja)
JP (1) JPWO2006134891A1 (ja)
CN (1) CN101194541A (ja)
WO (1) WO2006134891A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012133598A1 (ja) 2011-03-28 2012-10-04 千住金属工業株式会社 鉛フリーはんだボール
JP2013214704A (ja) * 2012-03-06 2013-10-17 Mitsubishi Materials Corp はんだバンプの製造方法
WO2014002283A1 (ja) 2012-06-30 2014-01-03 千住金属工業株式会社 鉛フリーはんだボール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409048B1 (ko) * 2007-02-16 2014-06-18 스미토모 베이클리트 컴퍼니 리미티드 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284787A (ja) * 2001-01-25 2001-10-12 Matsushita Electric Ind Co Ltd 半田ボールの搭載用フラックス
JP2004221617A (ja) * 2001-10-01 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置の実装方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6471115B1 (en) * 1990-02-19 2002-10-29 Hitachi, Ltd. Process for manufacturing electronic circuit devices
JP2916086B2 (ja) * 1994-10-28 1999-07-05 株式会社日立製作所 電子部品の実装方法
JP3787857B2 (ja) * 1995-03-10 2006-06-21 タムラ化研株式会社 回路基板はんだ付け用フラックス及び回路基板
JP3498427B2 (ja) * 1995-06-19 2004-02-16 ソニー株式会社 成形はんだ用フラックス
US6121689A (en) * 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP3848723B2 (ja) * 1997-03-31 2006-11-22 株式会社日立製作所 半導体装置の実装構造体及びその検査方法
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6399426B1 (en) * 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP2000077841A (ja) * 1998-08-31 2000-03-14 Matsushita Electric Ind Co Ltd 半田付け方法
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
US7296727B2 (en) * 2001-06-27 2007-11-20 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting electronic components
JP4314760B2 (ja) * 2001-08-24 2009-08-19 住友ベークライト株式会社 感光性フラックス、並びに、これを用いた半田接合部、フリップチップ、半導体パッケージ、及び、プリント配線板、並びに、半導体装置の製造方法
JP2003338682A (ja) * 2002-01-11 2003-11-28 Nec Infrontia Corp はんだ付け方法及びはんだ接合体
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US6774497B1 (en) * 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
US6864116B1 (en) * 2003-10-01 2005-03-08 Optopac, Inc. Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
JP4243177B2 (ja) * 2003-12-22 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4633630B2 (ja) * 2004-01-29 2011-02-16 パナソニック株式会社 半田付用のフラックスおよび半田付方法
KR100642746B1 (ko) * 2004-02-06 2006-11-10 삼성전자주식회사 멀티 스택 패키지의 제조방법
JP4200325B2 (ja) * 2004-11-04 2008-12-24 パナソニック株式会社 半田接合用ペーストおよび半田接合方法
JP4799997B2 (ja) * 2005-10-25 2011-10-26 富士通株式会社 電子機器用プリント板の製造方法およびこれを用いた電子機器
JP4720608B2 (ja) * 2006-05-10 2011-07-13 パナソニック株式会社 部品実装装置および部品実装方法
DE112007002115T5 (de) * 2006-09-11 2009-07-23 Panasonic Corporation Vorrichtung zum Aufsetzen elektronischer Bauteile und Verfahren zum Montieren elektronischer Bauteile

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284787A (ja) * 2001-01-25 2001-10-12 Matsushita Electric Ind Co Ltd 半田ボールの搭載用フラックス
JP2004221617A (ja) * 2001-10-01 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置の実装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012133598A1 (ja) 2011-03-28 2012-10-04 千住金属工業株式会社 鉛フリーはんだボール
KR20160104086A (ko) 2011-03-28 2016-09-02 센주긴조쿠고교 가부시키가이샤 납 프리 땜납 볼
US9527167B2 (en) 2011-03-28 2016-12-27 Senju Metal Industry Co., Ltd. Lead-free solder ball
US9700963B2 (en) 2011-03-28 2017-07-11 Senju Metal Industry Co., Ltd. Lead-free solder ball
JP2013214704A (ja) * 2012-03-06 2013-10-17 Mitsubishi Materials Corp はんだバンプの製造方法
WO2014002283A1 (ja) 2012-06-30 2014-01-03 千住金属工業株式会社 鉛フリーはんだボール
US9780055B2 (en) 2012-06-30 2017-10-03 Senju Metal Industry Co., Ltd. Lead-free solder ball

Also Published As

Publication number Publication date
JPWO2006134891A1 (ja) 2009-01-08
US20090301760A1 (en) 2009-12-10
CN101194541A (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
TWI392750B (zh) Lead-free solder alloy
US20190088611A1 (en) "Lead-Free Solder Ball"
JP5422826B2 (ja) 鉛フリーはんだ接続構造体およびはんだボール
JPWO2005072906A1 (ja) 半田付用のフラックスおよび半田付方法
JP5724411B2 (ja) はんだ、はんだ付け方法及び半導体装置
JP2004141910A (ja) 鉛フリーはんだ合金
WO2006011204A1 (ja) 鉛フリーはんだ合金
US7101782B2 (en) Method of making a circuitized substrate
JP4211828B2 (ja) 実装構造体
US7029542B2 (en) Lead-free solder alloy
WO2006134891A1 (ja) モジュール基板のはんだ付け方法
TWI540015B (zh) Lead free solder ball
JP2019126827A (ja) 鉛フリーはんだ合金
JP4027534B2 (ja) 電子部品の実装方法
JP2000101014A (ja) 半導体装置
JP3852377B2 (ja) 鉛フリーはんだ合金
US20240363571A1 (en) Lead-Free Solder Ball
JP2004058085A (ja) 鉛フリーはんだ合金
JP2004214468A (ja) リードレス部品および鉛フリーはんだ
JP2000068410A (ja) Pbに代わる接合材料で接合端子部にバンプメッキを施した BGA又は CSP等のICパッケ−ジ
KR20070039477A (ko) 무연 땜납 합금

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680020910.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2007521288

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 06757275

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 11922247

Country of ref document: US