WO2006132202A1

WO2006132202A1 - オーディオ信号増幅回路およびそれを用いた電子機器

Info

Publication number: WO2006132202A1
Application number: PCT/JP2006/311266
Authority: WO
Inventors: Shigeji Ohama; Satoshi Oishi
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2005-06-10
Filing date: 2006-06-06
Publication date: 2006-12-14
Anticipated expiration: 2007-12-10
Also published as: KR20080012820A; TW200705798A; CN101010873A; US20090102550A1; JPWO2006132202A1

Abstract

　積分器４０は、アクティブの状態において、Ｄ級アンプ１０の出力信号Ｖｓｗのデューティ比がアナログオーディオ信号ＳＩＧ１２で規定されるデューティ比に近づくようにアナログ電圧ＳＩＧ１４を生成する。第１ミュート回路２０は、アクティブの状態においてＤ級アンプ１０を強制的にオフする。電圧固定回路５０は、アクティブの状態においてＤ級アンプ１０の出力端子１０４を所定の固定電位Ｖｄｄ／２に固定する。第２ミュート回路１６は、フィルタ１４の出力端子と接地間に設けられ、アクティブの状態においてフィルタ１４の出力端子を接地する。ミュート制御部６０は、積分器４０、第１ミュート回路２０、電圧固定回路５０、第２ミュート回路１６をそれぞれ制御する。その結果、起動時、停止時のノイズを好適に低減される。

Description

明細書

オーディオ信号増幅回路およびそれを用いた電子機器

技術分野

[0001] 本発明は、オーディオ信号増幅回路に関し、特にパルス幅変調された信号を増幅する D級アンプのノイズ低減技術に関する。

背景技術

[0002] 近年の LSI技術の発展に伴い、 CDプレイヤーや MDプレイヤ一等に代表されるデジタルオーディォ機器にぉヽては、デジタル信号処理およびその増幅に 1ビット DA C (Digital Analog Converter)が用いられている。この 1ビット DACにおいては、音声信号は、 Δ∑変調器を用いてノイズシェービングされ、ノルス幅変調 PWM (Pul se Width Modulation)された 1ビット PWM信号として出力される。

[0003] この 1ビット PWM信号は、負荷であるスピーカを駆動するために所定のレベルまで増幅されるが、これには、高効率が得られる D級アンプが用いられている。増幅された 1ビット PWM信号は、後置ローパスフィルタを通してアナログ再生信号となり、スピ一力から音声として再生される。たとえば特許文献 1には、 D級アンプを用いたデジタルオーディォ信号を増幅するドライバ回路が開示されている。

[0004] こうした D級アンプでは、その起動時や停止時において、 D級アンプの出力信号の急激な変化に起因するノイズが発生してしまう。そこで従来では、特許文献 1における従来技術として挙げられているように、このノイズを防止するため、負荷回路に設けられた DCカット用のコンデンサとスピーカとの間にミュート回路を追加する。このミュート回路をノイズが発生するタイミングでオンし、接地電位に短絡することによりノイズの発生を抑制している。

特許文献 1：特開 2001— 223537号公報

発明の開示

発明が解決しょうとする課題

[0005] し力しながら、特許文献 1に記載されるように、ミュート回路のオンオフのみでは、スピー力から出力されるノイズを完全に除去することは困難であった。また、特許文献 1に記載されるミュート回路は、ミュート用のトランジスタを含む。このトランジスタには、パワートランジスタなどのある程度の駆動能力を有するトランジスタを用いる必要があるため、回路面積の増大やコストの増加が避けられな力つた。

[0006] 本発明はこうした課題に鑑みてなされたものであり、その包括的な目的は、 D級アンプの起動、停止時に発生するノイズを従来よりも低減したオーディオ信号増幅回路の提供にある。

課題を解決するための手段

[0007] 上記課題を解決するために、本発明のある態様のオーディオ信号増幅回路は、 D 級アンプと、アナログオーディオ信号と D級アンプの出力信号が入力され、アクティブの状態において、 D級アンプの出力信号のデューティ比がアナログオーディオ信号で規定されるデューティ比に近づくようにアナログ電圧を生成する積分器と、積分器カゝら出力されるアナログ電圧をパルス幅変調信号に変換するパルス幅変調器と、パルス幅変調信号にもとづき、 D級アンプを駆動するドライバ回路と、パルス幅変調器力 D級アンプへ至る経路上に設けられ、アクティブの状態において D級アンプを強制的にオフする第 1ミュート回路と、アクティブの状態において積分器力も出力されるアナログ電圧を、所定の固定電位に固定する電圧固定回路と、 D級アンプの出力信号の高周波成分を除去するフィルタと、フィルタの出力端子と接地間に設けられ、ァクティブの状態においてフィルタの出力端子を接地する第 2ミュート回路と、積分器、第 1ミュート回路、電圧固定回路、第 2ミュート回路をそれぞれ制御するミュート制御部と、を備える。

[0008] この態様によると、積分器、第 1ミュート回路、電圧固定回路、第 2ミュート回路について独立にアクティブ、非アクティブを切り替えることができるため、本オーディオ信号増幅回路の起動、あるいは停止時に、フィルタの後段に設けられるスピーカなどの音声出力部からノイズが発生するのを好適に防止することができる。

[0009] ミュート制御部は、本オーディオ信号増幅回路を起動する際に、第 1段階において、前記第 1、第 2ミュート回路をアクティブとするともに、電圧固定回路をアクティブ、積分器を非アクティブとしてミュート状態に設定してもよい。その後、第 2段階において、第 1ミュート回路を非アクティブとし、次いで電圧固定回路を非アクティブとするとともに、積分器をアクティブとし、次いで第 2ミュート回路を非アクティブとしてミュート状態を解除してもよい。

[0010] 初期状態を設定する第 1段階において、第 1、第 2ミュート回路をアクティブに設定し、その状態で電圧固定回路をアクティブとすることにより、フィルタの後段に接続される音声出力部からノイズを発生することなぐ D級アンプの出力端子の電圧を所定の直流レベルまで立ち上げることができる。ミュート制御部は、第 1段階において、第 1、第 2ミュート回路を同時にアクティブとしてもよい。

第 2段階において、この初期状態から、第 1ミュート回路をアクティブとすることにより、 D級アンプから出力されるパルス幅変調信号のデューティ比が、固定電圧で定まる一定値に固定される。次いで積分器をアクティブとし、かつ電圧固定回路を非ァクテイブとする。この際に、積分器は、 D級アンプの出力端子の電圧の時間平均値が、電圧固定回路により設定された電圧に近くなるようにアナログ電圧を生成してパルス幅変調器から出力されるパルス幅変調信号のデューティ比を設定するため、電圧波形の不連続を抑制することができる。その後、第 2ミュート回路を非アクティブとして、フィルタの後段に接続される音声出力部力音声が出力可能な状態とすることにより、音声出力部からのノイズの発生を抑えることができる。

[0011] ミュート制御部は、本オーディオ信号増幅回路を停止する際に、第 2ミュート回路をアクティブとし、次いで第 1ミュート回路をアクティブとし、次いで積分器を非アクティブとするとともに、電圧固定回路をアクティブとしてミュート状態に設定してもよい。

[0012] この態様によれば、はじめに第 2ミュート回路をオンすることにより、フィルタの出力端子の電圧を固定し、後段に接続される音声出力部から音声が出力されるのを防止することができる。次いで、第 1ミュート回路をアクティブとして D級アンプの動作を停止することにより、ノイズを発生することなぐオーディオ信号増幅回路を停止することができる。

[0013] 電圧固定回路と積分器は、第 1入力端子にアナログオーディオ信号が第 1抵抗を介して入力され、第 2端子に基準電圧が印カ卩された演算増幅器と、演算増幅器の出力端子と第 1入力端子間に設けられたキャパシタと、演算増幅器の出力端子と D級ァンプの出力端子間に直列に設けられたスィッチおよび第 2抵抗と、スィッチおよび第 2抵抗の接続点と演算増幅器の第 1入力端子間に設けられた第 3抵抗と、を含んで一体に構成され、スィッチがオンの状態において、電圧固定回路として機能し、スィツチがオフの状態にお 1、て積分器として機能してもよ、。

この場合、回路を簡素化することができる。

[0014] オーディオ信号増幅回路は、 D級アンプの出力端子と電源ライン間に設けられる第 4抵抗と、 D級アンプの出力端子と接地間に設けられる第 5抵抗と、をさらに備えてもよい。

この場合、オーディオ信号増幅回路の電源立ち上げ時、立ち下げ時において、フィルタのキャパシタの充放電を、第 4、第 5抵抗を介して速やかに行うことができるため、セットアップ時間、シャットダウン時間を短縮することができる。

[0015] D級アンプ、積分器、ノルス幅変調器、ドライバ回路、第 1ミュート回路、電圧固定回路、ミュート制御部をひとつの半導体基板上に一体集積ィ匕するとともに、フィルタ、第 2ミュート回路を半導体基板の外部に設けてもよい。

[0016] 第 2ミュート回路は、ェミッタがフィルタの出力端子に接続され、コレクタが接地された第 1バイポーラトランジスタと、コレクタがフィルタの出力端子に接続され、ェミッタが接地された第 2バイポーラトランジスタと、を含み、第 1、第 2バイポーラトランジスタのベース電圧によりアクティブ、非アクティブを切り替えてもよい。

2つのバイポーラトランジスタのェミッタとコレクタを互いに逆向きに接続して第 2ミュート回路を構成することにより、少なくともひとつのバイポーラトランジスタをオンすることができるため、アクティブの状態において、より安定にフィルタの出力端子の電位を固定することができる。

[0017] 積分器の前段に、アナログオーディオ信号を増幅する可変利得増幅器をさらに備えてもよい。ミュート制御部は、さらに可変利得増幅器の利得制御を行ってもよい。可変利得増幅器の利得をミュート制御部によって、上述の第 1ミュート回路、第 2ミュート回路、電圧固定回路等と同期して制御することにより、音声出力部力のノイズの発生をより好適に抑制することができる。

[0018] ミュート制御部は、本オーディオ信号増幅回路を起動する際、第 1段階において、第 1、第 2ミュート回路をアクティブとするとともに、電圧固定回路をアクティブ、積分器を非アクティブとし、可変利得増幅器の利得を最小値としたミュート状態に設定してもよい。その後、第 2段階において、第 1ミュート回路を非アクティブとし、次いで電圧固定回路を非アクティブとするとともに、積分器をアクティブとし、次いで第 2ミュート回路を非アクティブとしてミュート状態を解除し、次いで可変利得増幅器の利得を徐々に増カロしてちょい。

[0019] この場合、一旦ミュート状態に設定し、ノイズが発生しないようにミュート状態を解除した後に、可変利得増幅器の利得を徐々に増加することによって、音量が無音状態から徐々に大きくなつていくため、より好適にノイズを抑制することができる。また、可変利得増幅器を設けることにより、オーディオ信号増幅回路の起動時に、フィルタの出力端子の電圧は緩やかに立ち上がるため、第 2ミュート回路に使用するトランジスタのサイズを小型化することができる。

[0020] ミュート制御部は、本オーディオ信号増幅回路の停止する際、可変利得増幅器の利得を最小値まで徐々に減少させ、次いで第 2ミュート回路をオンし、次いで第 1ミュート回路をアクティブとし、次いで積分器を非アクティブとするとともに、電圧固定回路をアクティブとしてミュート状態に設定してもよ、。

オーディオ信号増幅回路の停止時に、可変利得増幅器によってパルス幅変調器に入力されるアナログオーディオ信号の振幅を小さくした後に、第 2ミュート回路から順に制御することにより、フィルタの出力端子の電圧は緩やかに立ち下がるため、第 2ミュート回路に使用するトランジスタのサイズを小型化することができる。

[0021] 本発明の別の態様は、電子機器である。この電子機器は、アナログオーディオ信号を出力する音声再生部と、音声再生部から出力されるアナログオーディオ信号を増幅する上述のオーディオ信号増幅回路と、オーディオ信号増幅回路により駆動される音声出力部と、を備える。

[0022] 音声出力部とは、スピーカ、イヤホン、ヘッドホンなどの、電気信号を空気の振動に変換して音として出力するデバイスをいう。この音声出力部は、常時電子機器に接続されてヽる必要はなく、取り外し可能に構成されてヽてもよヽ。

この態様によれば、電子機器の電源投入時、電源停止時において音声出力部から不快なノイズが発生するのを防止することができる。 [0023] なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。

発明の効果

[0024] 本発明に係るオーディオ信号増幅回路によれば、より好適に起動時、停止時のノィズの発生を抑制することができる。

図面の簡単な説明

[0025] [図 1]実施の形態に係るオーディオ信号増幅回路の構成を示す回路図である。

[図 2]図 1のオーディオ信号増幅回路を搭載する電子機器の構成を示すブロック図である。

[図 3]第 2ミュート回路の構成例を示す回路図である。

[図 4]図 1のオーディオ信号増幅回路の起動時および停止時の動作状態を示すタイムチャートである。

[図 5]積分器の変形例を示す回路図である。

符号の説明

[0026] 10 D級アンプ、 12 ドライバ回路、 14 フィルタ、 16 第 2ミュート回路、 20 第 1ミュート回路、 22 ANDゲート、 24 NANDゲート、 26 インバータ、 30 ノルス幅変調器、 32 コンパレータ、 34 オシレータ、 40 積分器、 42 演算増幅器、 50 電圧固定回路、 52 デッドタイム生成部、 60 ミュート制御部、 70 可変利得増幅器、 Ml 第 1MOSトランジスタ、 M2 第 2MOSトランジスタ、

R1 第 1抵抗、 R2 第 2抵抗、 R3 第 3抵抗、 R4 第 4抵抗、 SW1 スィッチ、 C1 第 1キャパシタ、 C2 第 2キャパシタ、 Co 出力キャパシタ、 L1 インダクタ、 100 オーディオ信号増幅回路、 110 オーディオ用 LSI、 102 入力端子、 104 出力端子、 106 スリープ端子、 108 ミュート制御端子、 200 電子機器、 210 ディスプレイ、 220 スピーカ、 230 DSP、 240 画像処理部、 25 0 音声処理部、 260 受信部、 MUTE1 第 1ミュート信号、 MUTE2 第 2ミュート信号、 MUTE3 第 3ミュート信号、 MUTE4 第 4ミュート信号。

発明を実施するための最良の形態 [0027] 以下本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

[0028] 図 1は、本発明の実施の形態に係るオーディオ信号増幅回路 100の構成を示す回路図である。また、図 2は、図 1のオーディオ信号増幅回路 100を搭載する電子機器 200の構成を示すブロック図である。本実施の形態において、電子機器 200は、テレビ受像機である。電子機器 200は、ブラウン管や液晶パネルなどのディスプレイ 210 、スピーカ 220R、 220L、 DSP (Digital Signal Processor) 230、画像処理部 24 0、音声処理部 250、オーディオ信号増幅回路 100、受信部 260を備える。

[0029] 受信部 260は、チューナなどであって、図示しないアンテナ力も入力される放送波を検波、増幅して、 DSP230〖こ出力する。 DSP230は、受信部 260から出力される信号を復調し、画像に関するデータを画像処理部 240に、音声に関するデータを音声処理部 250にそれぞれ出力する。また、 DSP230は、電子機器 200全体を統合的に制御するコアブロックである。画像処理部 240は、ディスプレイドライバなどを含み、画像データに必要な信号処理を施して、走査線ごとにディスプレイ 210に画像、映像を表示する。受信部 260は、 VTR ( Video Tape Recorder)や DVDプレイヤなど力も出力される信号を受け付けるユニットであってもよい。

[0030] 音声処理部 250は、 DSP230から出力されるオーディオ信号に所定の信号処理を施し、オーディオ信号増幅回路 100に出力する。この際、オーディオ信号がステレオ信号であれば、右チャンネルと左チャンネルにオーディオ信号を振り分ける。オーディォ信号増幅回路 100は、右チャンネルと左チャンネル用の 2つのオーディオ信号増幅回路 100R、 100Lを含む。オーディオ信号増幅回路 100R、 100Lは、それぞれオーディオ信号を増幅し、スピーカ 220R、 220Lに出力する。本実施の形態にかかるオーディオ信号増幅回路 100は、こうした電子機器 200に搭載されるものである。

[0031] このような電子機器 200において、ユーザが電源を投入すると、 DSP230力 S初期ィ匕処理を行う。この際に、 DSP230は、画像処理部 240、オーディオ信号増幅回路 10 0などの各ブロックを初期化する。

[0032] 図 1に戻る。オーディオ信号増幅回路 100は、 D級アンプ等が内蔵されたオーディォ用 LSI110、フィルタ 14、第 2ミュート回路 16、第 4抵抗 R4、第 5抵抗 R5を含む。オーディオ用 LSI110は、入力されるアナログオーディオ信号 SIG10を、その振幅に応じたデューティ比を有するパルス幅変調信号に変換して出力する半導体集積回路である。オーディオ用 LSI110は、入出力用の端子として、入力端子 102、出力端子 104、スリープ端子 106、ミュート制御端子 108を備える。入力端子 102には、図 2 の音声処理部 250から出力されるアナログオーディオ信号 SIG10が入力される。出力端子 104は、フィルタ 14に接続され、パルス幅変調されたスイッチング電圧 Vswを出力する。スリープ端子 106には、外部からスリープ信号 SLPが入力される。このスリープ信号 SLPは、このオーディオ用 LSI110が搭載される電子機器 200の電源が投入されると、ハイレベルとなり、電源が停止されるとローレベルとなる。

[0033] フィルタ 14は、インダクタ Ll、第 1キャパシタ Cl、出力キャパシタ Coを含み、ォーディォ用 LSI110から出力されるスイッチング電圧 Vswの高周波成分を除去するローパスフィルタである。出力キャパシタ Coは、スピーカ 220に直流電流が流れ込むのを防止するための直流防止用キャパシタである。オーディオ用 LSI110から出力されるスイッチング電圧 Vswは、フィルタ 14によって高周波成分を除去することにより、パルス幅変調された信号をアナログオーディオ信号に変換する。

[0034] 第 2ミュート回路 16は、フィルタ 14の出力端子と接地間に設けられる。この第 2ミュート回路 16は、オーディオ用 LSI110のミュート制御端子 108から出力される第 4ミュート信号 MUTE4によってアクティブ、非アクティブが切り替えられ、アクティブの状態においてフィルタ 14の出力端子を接地する。第 2ミュート回路 16がアクティブとなると、スピーカ 220に印加される電圧が接地電位に固定されるため、スピーカ 220からの音声の出力がミュートされる。

[0035] 図 3は、第 2ミュート回路 16の構成例を示す回路図である。第 2ミュート回路 16は、第 1バイポーラトランジスタ Ql、第 2バイポーラトランジスタ Q2、第 3バイポーラトランジスタ Q3、第 6抵抗 R6、第 7抵抗 R7、第 8抵抗 R8、第 9抵抗 R9、第 10抵抗 R10を含む。 NPN型の第 1バイポーラトランジスタ Q1は、コレクタがフィルタ 14の出力端子に接続され、ェミッタが接地される。また、 NPN型の第 2バイポーラトランジスタ Q2は、ェミッタがフィルタ 14の入力端子に接続され、コレクタが接地される。第 1バイポーラトランジスタ Ql、第 2バイポーラトランジスタ Q2としては、安価な小信号用のディスクリートトランジスタを用いてもょ、。

[0036] PNP型の第 3バイポーラトランジスタ Q3は、ェミッタに電源電圧 Vddが印加され、コレクタに第 8抵抗 R8の一端が接続される。第 8抵抗 R8の他端は、それぞれ第 6抵抗 R6、第 7抵抗 R7を介して第 1バイポーラトランジスタ Ql、第 2バイポーラトランジスタ Q2のベースに接続される。第 3バイポーラトランジスタ Q3は、第 1バイポーラトランジスタ Ql、第 2バイポーラトランジスタ Q2のベース電流を供給するために設けている。第 3バイポーラトランジスタ Q3のベースは、第 9抵抗 R9を介して電源ラインに接続され、第 10抵抗 R10を介して接地される。この第 3バイポーラトランジスタ Q3のベースには、第 4ミュート信号 MUTE4が入力される。

[0037] この第 2ミュート回路 16において、第 1バイポーラトランジスタ Ql、第 2バイポーラトランジスタ Q2のベース電圧は、第 4ミュート信号 MUTE4により制御される。第 4ミュート信号 MUTE4がハイレベルのとき、第 3バイポーラトランジスタ Q3はオフし、第 2ミユート回路 16は非アクティブとなる。逆に、第 4ミュート信号 MUTE4がローレベルのとき第 3バイポーラトランジスタ Q3はオンし、第 2ミュート回路 16はアクティブとなる。 2 つのバイポーラトランジスタ Q1、Q2のェミッタとコレクタを互いに逆向きに接続して第 2ミュート回路 16を構成することにより、少なくともひとつのバイポーラトランジスタをォンすることができるため、アクティブの状態において、より安定にフィルタ 14の出力端子の電位を固定することができる。

なお、第 2ミュート回路 16の構成は図 3の回路に限定されるものではなぐフィルタ 1 4の出力端子、すなわちスピーカ 220の入力端子の電圧を接地電位に固定可能であれば、他の回路形式であってもよい。

[0038] 図 1に戻る。出力端子 104は、第 4抵抗 R4を介して電源ラインに接続され、第 5抵抗 R5を介して接地される。第 4抵抗 R4、第 5抵抗 R5は、第 1キャパシタ C1および出力キャパシタ Coに対する充放電用の回路として機能する。第 4抵抗 R4、第 5抵抗 R5 の抵抗値は等しく設定する。 [0039] 次に、オーディオ用 LSI110の構成について説明する。オーディオ用 LSI110は、 D級アンプ 10、ドライバ回路 12、第 1ミュート回路 20、パルス幅変調器 30、積分器 4 0、電圧固定回路 50、ミュート制御部 60、可変利得増幅器 70を含む。

入力端子 102に入力されたアナログオーディオ信号 SIG10は、可変利得増幅器 7 0に入力される。この可変利得増幅器 70は、直流レベルが電源電圧 Vddと接地電位の中点 VddZ2 (以下、中点レベルという）に設定され、利得が最小値のとき、 Vdd/ 2の直流電圧を出力し、利得が増加するに従って、アナログオーディオ信号 SIG10 を増幅し、中点レベル VddZ2に重畳した信号を出力する。可変利得増幅器 70の出力信号をアナログオーディオ信号 SIG12という。可変利得増幅器 70の利得は、ミュート制御部 60から出力される利得制御信号 GAINにより制御される。

[0040] また、可変利得増幅器 70の前段、後段、あるいは可変利得増幅器 70と一体に、ナィキスト周波数以上の信号を除去して折り返し雑音を防止するためのアンチエイリアシングフィルタ（図示せず）が設けられる。

[0041] 積分器 40は、可変利得増幅器 70からアナログオーディオ信号 SIG12が入力されるとともに、 D級アンプ 10の出力信号であるスイッチング電圧 Vswが帰還入力される。この積分器 40は、演算増幅器 42、第 1抵抗 Rl、第 2抵抗 R2、第 2キャパシタ C2を含む。

演算増幅器 42の反転入力端子には、アナログオーディオ信号 SIG 12が第 1抵抗 R 1を介して入力され、非反転入力端子には、基準電圧 Vrefとして電源電圧 Vddと接地電位の中点レベルの電圧 VddZ2が印加される。第 2キャパシタ C2は、演算増幅器 42の出力端子と反転入力端子間に設けられる。また、第 2抵抗 R2は、 D級アンプ 10の出力端子、すなわち出力端子 104と演算増幅器 42の反転入力端子間に設けられる。

[0042] この積分器 40は、ミュート制御部 60から出力される第 2ミュート信号 MUTE2によつてアクティブ、非アクティブが切り替え可能に構成され、アクティブの状態において、 D級アンプ 10の出力信号であるスイッチング電圧 Vswのデューティ比力アナログォ一ディォ信号 SIG12で規定されるデューティ比に近づくようにアナログ電圧 SIG14を生成する。 [0043] パルス幅変調器 30は、コンパレータ 32、オシレータ 34を含み、積分器 40から出力されるアナログ電圧 SIG14をパルス幅変調信号 Vpwmに変換する。オシレータ 34は、三角波あるいはのこぎり波状の周期電圧 Voscを生成し、コンパレータ 32の非反転入力端子に出力する。コンパレータ 32は、この周期電圧 Voscと、非反転入力端子に入力されたアナログ電圧 SIG14の電圧値 Vsigl4を比較し、 Vosc >Vsigl4のときハィレベル、 Voscく Vsigl4のときローレベルとなるパルス幅変調信号 Vpwmを出力する。このパルス幅変調信号 Vpwmのデューティ比は、アナログオーディオ信号 SIG 12に応じて変化する。

[0044] ドライバ回路 12は、パルス幅変調器 30から出力されるパルス幅変調信号 Vpwmにもとづき、 D級アンプ 10を駆動する。 D級アンプ 10は、電源ラインと接地間に直列に接続された Pチャンネルの第 1MOSトランジスタ Ml、 Nチャンネルの第 2MOSトランジスタ M2を含む。ドライバ回路 12は、パルス幅変調信号 Vpwmがローレベルのとき、第 1MOSトランジスタ Mlをオン、第 2MOSトランジスタ M2をオフし、パルス幅変調信号 Vpwmがハイレベルのとき、第 1MOSトランジスタ Mlをオフ、第 2MOSトランジスタ M2をオンとする。

[0045] デッドタイム生成部 52は、第 1MOSトランジスタ Ml、第 2MOSトランジスタ M2が同時にオンしないデッドタイムを生成する。たとえば、デッドタイム生成部 52は、パルス幅変調信号 Vpwmのネガエッジを所定時間遅延させ、論理反転した第 1パルス幅変調信号 Vpwmlと、パルス幅変調信号 Vpwmのポジエッジを所定時間遅延させ、論理反転した第 2パルス幅変調信号 Vpwm2と、を生成する。デッドタイムの生成は、既存の技術を用いればょ、ため、説明は省略する。

[0046] 第 1ミュート回路 20は、パルス幅変調器 30から D級アンプ 10へ至る経路上に設けられる。この第 1ミュート回路 20は、ミュート制御部 60から出力される第 1ミュート信号 MUTE1によってアクティブ、非アクティブが切り替え可能となって、る。

第 1ミュート回路 20は、 ANDゲート 22、 NANDゲート 24、インバータ 26を含む。 A NDゲート 22は、デッドタイム生成部 52から出力される第 1パルス幅変調信号 Vpwm 1と、第 1ミュート信号 MUTE1の論理積を出力する。 ANDゲート 22から出力される第 1パルス幅変調信号 Vpwml，は、第 1ミュート信号 MUTE1がローレベルのとき口一レベルに固定され、第 1ミュート信号 MUTE1がハイレベルのとき、第 1パルス幅変調信号 Vpwmlに等しくなる。

[0047] インバータ 26は、デッドタイム生成部 52から出力される第 2パルス幅変調信号 Vpw m2を反転する。 NANDゲート 24は、インバータ 26の出力信号と第 1ミュート信号 M UTE1の反転論理積を出力する。 NANDゲート 24から出力される第 2パルス幅変調信号 Vpwm2，は、第 1ミュート信号 MUTE1がローレベルのときハイレベルに固定され、第 1ミュート信号 MUTE1がハイレベルのとき、第 2パルス幅変調信号 Vpwm2の論理値が反映された信号となる。

[0048] すなわち、第 1ミュート回路 20は、第 1ミュート信号 MUTE1がローレベルのときァクティブとなり、ドライバ回路 12へ出力される第 1パルス幅変調信号 Vpmwl 'をローレベルに、第 2パルス幅変調信号 Vpmw2，をハイレベルに固定し、第 1MOSトランジスタ Mlおよび第 2MOSトランジスタ M2をオフ状態として D級アンプ 10を強制的にオフする。

[0049] 電圧固定回路 50は、積分器 40の出力端子に接続される。この電圧固定回路 50は、ミュート制御部 60から出力される第 3ミュート信号 MUTE3によってアクティブ、非ァクティブが切り替え可能となっており、アクティブの状態において積分器 40の出力端子の電圧を所定の固定電位に固定する。本実施の形態において、所定の固定電圧は、電源電圧 Vddと接地電位の中点レベル VddZ2に設定する。

[0050] ミュート制御部 60は、スリープ端子 106に入力されるスリープ信号 SLPにもとづき、第 1ミュート信号 MUTE1〜第 4ミュート信号 MUTE4を生成し、積分器 40、第 1ミュート回路 20、電圧固定回路 50、第 2ミュート回路 16をそれぞれ制御する。

[0051] 以上のように構成されたオーディオ信号増幅回路 100の動作について説明する。

図 4は、オーディオ信号増幅回路 100の起動時および停止時の動作状態を示すタイムチャートである。図 4の縦軸および横軸は、見やすさのために実際のスケールとは異なって示されている。

[0052] はじめに、オーディオ信号増幅回路 100の起動時の動作について説明する。

時刻 T1において、電子機器 200の電源は停止されている。時刻 T2にユーザによつて電子機器 200の電源の投入が指示されると、電子機器 200内部の電源装置が起動し、オーディオ信号増幅回路 100の電源ラインの電源電圧 Vddが立ち上がる。電源電圧 Vddが立ち上がると、フィルタ 14の出力キャパシタ Co、第 1キャパシタ C1 に第 4抵抗 R4を介して充電され、 CR時定数に従って上昇する。上述したように、第 4 抵抗 R4、第 5抵抗 R5の抵抗値は等しいため、出力端子 104に現れるスイッチング電圧 Vswは電源電圧 Vddと接地電位の中点 VddZ2まで立ち上がる。

[0053] 時刻 T2に、電源電圧 Vddが供給されると、ミュート制御部 60は、第 1段階として、第 4ミュート信号 MUTE4をハイレベルにして第 2ミュート回路 16をアクティブに設定する。さらに、ミュート制御部 60は、第 1ミュート信号 MUTE1をノヽィレベル、第 2ミュート信号 MUTE2をローレベル、第 3ミュート信号 MUTE3をハイレベルとして、第 1ミュート回路 20、電圧固定回路 50をアクティブに設定するとともに、積分器 40を非ァクテイブとする。こうして、オーディオ信号増幅回路 100はミュート状態に設定される。電圧固定回路 50がアクティブとなると、積分器 40の出力端子の電圧、すなわち、パルス幅変調器 30に入力されるアナログ電圧 SIG14も VddZ2に固定される。その結果、パルス幅変調器 30から出力されるパルス幅変調信号 Vpwmのデューティ比は 50 %に近い値となる。

[0054] 時刻 T3にスリープ端子 106に入力されるスリープ信号 SLPがハイレベルとなり、ミュート状態の解除が指示される。ミュート制御部 60は、時刻 T4に、第 1ミュート信号 M UTE1をローレベルとし、第 1ミュート回路 20を非アクティブとする。第 1ミュート回路 2 0が非アクティブとなると、ドライバ回路 12は、パルス幅変調器 30から出力されるパルス幅変調信号 Vpwmにもとづいて D級アンプ 10の駆動を開始する。その結果、スイツチング電圧 Vswは、デューティ比がほぼ 50%に固定されたパルス幅変調信号となる

[0055] 次いで、時刻 T5に、ミュート制御部 60は、第 2ミュート信号 MUTE2をハイレベル、第 3ミュート信号 MUTE3をローレベルに設定し、積分器 40をアクティブとするとともに、電圧固定回路 50を非アクティブとする。第 1ミュート回路 20が非アクティブ、積分器 40がアクティブとなると、積分器 40からデッドタイム生成部 52、第 1ミュート回路 20 、ドライバ回路 12を経て D級アンプ 10に至り、再度、積分器 40へとスイッチング電圧 Vswが帰還される帰還ループが形成される。この帰還ループによって、 D級アンプ 1 0の出力信号であるスイッチング電圧 Vswのデューティ比がアナログオーディオ信号 SIG12で規定されるデューティ比に近づくように帰還制御され、演算増幅器 42のォフセットなどにより発生するデューティ比のずれを補正し、 50%のデューティ比を正確に得ることができる。

[0056] 時刻 T5に上記の帰還ループを形成して出力端子 104に現れるスイッチング電圧 V s_wのデューティ比を 50%に固定した後、時刻 T6にミュート制御部 60は第 4ミュート信号 MUTE4をローレベルに設定し、第 2ミュート回路 16を非アクティブとしてミュート状態を解除する。

[0057] 時刻 T6と同時、あるいはそれ以降に、ミュート制御部 60は可変利得増幅器 70の利得 GAINを徐々に上昇させる。その結果、スピーカ 220からは、不快なノイズを発生させることなく、音声信号の音量が徐々に上昇させることができる。

[0058] 次に、オーディオ信号増幅回路 100の停止時の動作について説明する。時刻 T10 にスリープ信号 SLPがローレベルとなり、ミュート状態への遷移が指示される。ミュート制御部 60は、この指示を受けて、可変利得増幅器 70の利得 GAINを徐々に低下させる。可変利得増幅器 70の利得が最小値となると、可変利得増幅器 70から出力されるアナログオーディオ信号 SIG12は、直流電圧 VddZ2となる。アナログオーディォ信号 SIG12が Vdd/2となると、スイッチング電圧 Vswのデューティ比は積分器 40 による帰還制御によって 50%に固定される。

[0059] その後、時刻 T11に、ミュート制御部 60は第 4ミュート信号 MUTE4をノヽィレベルに設定し、第 2ミュート回路 16をアクティブとしてスピーカ 220の入力端子を接地電位に固定することによりノイズの発生を防止する。

[0060] 次いで、時刻 T12に、ミュート制御部 60は、第 1ミュート信号 MUTE1をハイレベルに設定し、第 1ミュート回路 20をアクティブとする。第 1ミュート回路 20がアクティブとなると、 D級アンプ 10のスイッチング動作が停止する。 D級アンプ 10のスイッチング動作が停止すると、出力端子 104に現れるスイッチング電圧 Vswは、第 4抵抗 R4、第 5 抵抗 R5によって VddZ2に固定される。

[0061] 次いで、時刻 T13に、第 2ミュート信号 MUTE2をローレベルに、第 3ミュート信号 MUTE3をノヽィレベルに設定して、積分器 40を非アクティブとするとともに、電圧固定回路 50をアクティブとしてミュート状態に設定する。電圧固定回路 50がアクティブとなると、スイッチング電圧 Vswは、電圧固定回路 50によって VddZ2に固定される。その後、電源ラインに印加された電源電圧 Vddが低下し、これにともなって第 1ミュート信号 MUTE1〜第 4ミュート信号 MUTE4はいずれもローレベルとなり、電子機器 2 00が停止する。

[0062] 本実施の形態に係るオーディオ信号増幅回路 100によれば、積分器 40、第 1ミュート回路 20、電圧固定回路 50、第 2ミュート回路 16について独立にアクティブ、非ァクティブを切り替えることができるため、オーディオ信号増幅回路 100の起動、あるいは停止時に、フィルタ 14の後段に設けられるスピーカ 220からノイズが発生するのを好適に防止することができる。

[0063] より具体的には、ミュート制御部 60は、オーディオ信号増幅回路 100を起動する際に、第 1段階として、第 2ミュート回路 16をアクティブに設定し、その状態で電圧固定回路 50をアクティブとすることにより、フィルタ 14の後段に接続されるスピーカ 220からノイズを発生することなぐ D級アンプ 10の出力端子 104の電圧 Vswを所定の直流レべノレ VddZ2まで立ち上げることができる。

さらに、この初期状態力も第 2段階として、第 1ミュート回路 20をアクティブとし、次いで積分器 40をアクティブとし、かつ電圧固定回路 50を非アクティブとする。このとき、積分器 40は、 D級アンプ 10の出力端子 104の電圧 Vswの時間平均値力電圧固定回路 50により設定された電圧 VddZ2に近くなるようにアナログ電圧 SIG14を生成してパルス幅変調器 30から出力されるパルス幅変調信号 Vpwmのデューティ比を設定するため、電圧波形の不連続を抑制することができる。その後、第 2ミュート回路 16 を非アクティブとして、フィルタ 14の後段に接続されるスピーカ 220から音声が出力可能な状態とすることにより、スピーカ 220からのノイズの発生を抑えることができる。

[0064] また、ミュート制御部 60は、オーディオ信号増幅回路 100を停止する際に、はじめに第 2ミュート回路 16をオンすることにより、フィルタ 14の出力端子の電圧を接地電位に固定し、後段に接続されるスピーカ 220から音声が出力されるのを防止することができる。次いで、第 1ミュート回路 20をアクティブとして D級アンプ 10の動作を停止し、電圧固定回路 50により D級アンプ 10の出力端子 104の電圧 Vswを所定値 Vdd Z2に固定することにより、ノイズを発生することなぐオーディオ信号増幅回路 100を停止することができる。

[0065] さらに、オーディオ信号増幅回路 100には、 D級アンプ 10の出力端子 104と電源ライン間に設けられる第 4抵抗 R4と、 D級アンプ 10の出力端子 104と接地間に設けられる第 5抵抗 R5と、を備えるため、オーディオ信号増幅回路 100の電源の立ち上げ時、立ち下げ時において、フィルタ 14のキャパシタ Co、 C1の充放電を、第 4抵抗 R4 、第 5抵抗 R5を介して速やかに行うことができるため、セットアップ時間、シャットダウン時間を短縮することができる。

[0066] また、オーディオ信号増幅回路 100は、積分器 40の前段に、アナログオーディオ信号 SIG10を増幅する可変利得増幅器 70を備え、ミュート制御部 60は、起動時においてこの可変利得増幅器 70の利得を、第 2ミュート回路 16を非アクティブとしてミュート状態を解除した後に、徐々に増加させる。その結果、スピーカ 220から発生するノイズを抑制することができる。また、ミュート制御部 60は、停止時においてこの可変利得増幅器 70の利得を最小値まで徐々に低下させた後に、第 2ミュート回路 16から順に制御する。その結果、フィルタ 14の出力端子の電圧振幅は非常に小さくなるため、第 2ミュート回路 16に使用するトランジスタのサイズを小型化することができる。

[0067] 以上、本発明につ、て、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せに、ろ、ろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

[0068] 図 5は、積分器 40の変形例を示す回路図である。図 5の積分器 40'は、図 1に示す積分器 40と電圧固定回路 50と一体に構成されている。

積分器 40'は、演算増幅器 42、第 1抵抗 Rl、第 2抵抗 R2、第 3抵抗 R3、第 2キヤパシタ C2、を含む。

演算増幅器 42の反転入力端子には、アナログオーディオ信号 SIG 12が第 1抵抗 R 1を介して入力され、非反転入力端子には、基準電圧 Vrefとして電源電圧と接地電位の中点、すなわち、 VddZ2なる電圧が印加される。第 2キャパシタ C2は、演算増幅器 42の出力端子と反転入力端子間に設けられる。演算増幅器 42の出力端子と D 級アンプ 10の出力端子 104間には、スィッチ SW1および第 2抵抗 R2が直列に接続される。

第 3抵抗 R3は、スィッチ SW1と第 2抵抗 R2の接続点と、演算増幅器 42の反転入力端子間に設けられる。

[0069] スィッチ SW1がオンすると、演算増幅器 42、第 1抵抗 Rl、第 3抵抗 R3によって反転増幅器が形成され、アナログオーディオ信号 SIG 12のレベルが Vdd/2のとき、演算増幅器 42から出力されるアナログ電圧 SIG14は、 VddZ2となる。また、演算増幅器 42の出力端子と、第 2抵抗 R2を介して接続される D級アンプ 10の出力端子 104 の電位も、 Vdd/2となる。すなわち、この積分器 40，は、スィッチ SW1がオンの状態において、図 1の電圧固定回路 50として機能する。

[0070] また、スィッチ SW1がオフすると、 D級アンプ 10の出力端子 104の電圧 Vsw力第 2抵抗 R2、第 3抵抗 R3を介して演算増幅器 42の反転入力端子に帰還される。図 1 の第 1ミュート回路 20が非アクティブの状態では、出力端子 104には、パルス幅変調されたスイッチング電圧 Vswが現れる。このスイッチング電圧 Vswは、第 2抵抗 R2、第 3抵抗 R3を介して帰還され、第 2キャパシタ C2により平滑化される。積分器 40'は、スイッチング電圧 Vswのデューティ比力アナログオーディオ信号 SIG 12で規定されるデューティ比に近づくようにアナログ電圧 SIG14を生成する。

すなわち、積分器 40，は、スィッチ SW1がオフの状態において、図 1の積分器 40として機能する。

[0071] 図 5の積分器 40'によれば、スィッチ SW1のオンオフを、ミュート制御部 60により制御することにより、積分器および電圧固定回路のいずれの機能をアクティブとするかを切り替えることができる。

[0072] 実施の形態では、積分器 40の前段に可変利得増幅器 70を設け、ミュート制御部 6 0によってオーディオ信号増幅回路 100の起動時、停止時において、第 1ミュート回路 20、ドライバ回路 12等と同期して可変利得増幅器 70の利得を制御する場合について説明したが、これには限定されない。

たとえば、可変利得増幅器 70は、オーディオ信号増幅回路 100の外部に設けられていてもよい。この場合、図 2に示す電子機器 200の DSP230等によって、可変利得増幅器 70の利得を制御してもよ、。

すなわち、スピーカ 220から発生するノイズを好適に抑制するためには、オーディオ信号増幅回路 100の起動時においては、可変利得増幅器 70の利得をミュート状態の解除後に徐々に増加すればよぐ停止時においては、可変利得増幅器 70の利得をミュート状態の設定前に、徐々に減少すればよい。

[0073] 実施の形態においては、ミュート制御部 60は、第 2ミュート回路 16を、第 1ミュート回路 20および電圧固定回路 50と同時に制御する場合について説明したが、本発明はこれに限定されるものではない。たとえば、オーディオ用 LSI110内部のミュート制御部 60や積分器 40、電圧固定回路 50等に供給される電源電圧 (Vdd2とする）が、 D 級アンプ 10の電源電圧 Vddと別系統で供給されている場合には以下の制御を行つてもよい。この場合、電源電圧 Vdd2をあら力じめ立ち上げてミュート制御部 60をはじめとするオーディオ用 LSI110の内部回路を動作可能な状態にしておき、 D級アンプ 10の電源電圧 Vddが立ち上がる以前に、第 2ミュート回路 16をアクティブに設定し、その後、 D級アンプ 10の電源電圧 Vddの立ち上がりのタイミングと同期して第 1ミュート回路 20、電圧固定回路 50の制御を行ってもよい。

[0074] 実施の形態においては、オーディオ信号増幅回路 100の構成要素の内、オーディォ用 LSI110が 1つの半導体集積回路に集積化される場合について説明したが、これに限定されるものではなぐ複数の LSIとして構成されてもよい。

[0075] 実施の形態に係るオーディオ信号増幅回路 100が搭載される電子機器 200としては、実施の形態で説明した図 2のテレビ受像機に限定されるものではなぐ CDプレイャゃオーディオアンプなどに広く適用することができる。

[0076] 実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなぐ実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることは、うまでもな！/、。

産業上の利用可能性

[0077] 本発明は、オーディオ装置に利用することができる。

Claims

請求の範囲

[1] D級アンプと、

アナログオーディオ信号と前記 D級アンプの出力信号が入力され、アクティブの状態において、前記 D級アンプの出力信号のデューティ比が前記アナログオーディオ信号で規定されるデューティ比に近づくようにアナログ電圧を生成する積分器と、前記積分器カゝら出力されるアナログ電圧をパルス幅変調信号に変換するパルス幅変調器と、

前記ノルス幅変調信号にもとづき、前記 D級アンプを駆動するドライバ回路と、前記パルス幅変調器力前記 D級アンプへ至る経路上に設けられ、アクティブの状態において前記 D級アンプを強制的にオフする第 1ミュート回路と、

アクティブの状態において前記積分器から出力されるアナログ電圧を、所定の固定電位に固定する電圧固定回路と、

前記 D級アンプの出力信号の高周波成分を除去するフィルタと、

前記フィルタの出力端子と接地間に設けられ、アクティブの状態において前記フィルタの出力端子を接地する第 2ミュート回路と、

前記積分器、前記第 1ミュート回路、前記電圧固定回路、前記第 2ミュート回路をそれぞれ制御するミュート制御部と、

を備えることを特徴とするオーディオ信号増幅回路。

[2] 前記ミュート制御部は、本オーディオ信号増幅回路を起動する際に、

第 1段階において、前記第 1、第 2ミュート回路をアクティブとするともに、前記電圧固定回路をアクティブ、前記積分器を非アクティブとしてミュート状態に設定し、その後、第 2段階において、前記第 1ミュート回路を非アクティブとし、次いで前記電圧固定回路を非アクティブとするとともに、前記積分器をアクティブとし、次いで前記第 2ミュート回路を非アクティブとしてミュート状態を解除することを特徴とする請求項 1に記載のオーディオ信号増幅回路。

[3] 前記ミュート制御部は、前記第 1段階において、前記第 1、第 2ミュート回路を同時にアクティブとすることを特徴とする請求項 2に記載のオーディオ信号増幅回路。

[4] 前記ミュート制御部は、本オーディオ信号増幅回路を停止する際に、前記第 2ミュート回路をアクティブとし、

次いで前記第 1ミュート回路をアクティブとし、

次いで前記積分器を非アクティブとするとともに、前記電圧固定回路をアクティブとしてミュート状態に設定することを特徴とする請求項 1または 2に記載のオーディオ信号増幅回路。

[5] 前記電圧固定回路と前記積分器は、

第 1入力端子に前記アナログオーディオ信号が第 1抵抗を介して入力され、第 2端子に基準電圧が印加された演算増幅器と、

前記演算増幅器の出力端子と第 1入力端子間に設けられたキャパシタと、前記演算増幅器の出力端子と前記 D級アンプの出力端子間に直列に設けられたスィッチおよび第 2抵抗と、

前記スィッチおよび前記第 2抵抗の接続点と、前記演算増幅器の第 1入力端子間に設けられた第 3抵抗と、

を含んで一体に構成され、前記スィッチがオンの状態において、前記電圧固定回路として機能し、前記スィッチがオフの状態にぉ、て前記積分器として機能することを特徴とする請求項 1に記載のオーディオ信号増幅回路。

[6] 前記 D級アンプの出力端子と電源ライン間に設けられる第 4抵抗と、

前記 D級アンプの出力端子と接地間に設けられる第 5抵抗と、

をさらに備えることを特徴とする請求項 1に記載のオーディオ信号増幅回路。

[7] 前記 D級アンプ、前記積分器、前記パルス幅変調器、前記ドライバ回路、前記第 1 ミュート回路、前記電圧固定回路、前記ミュート制御部をひとつの半導体基板上に一体集積化するとともに、

前記フィルタ、前記第 2ミュート回路を前記半導体基板の外部に設けたことを特徴とする請求項 1に記載のオーディオ信号増幅回路。

[8] 前記第 2ミュート回路は、

ェミッタが前記フィルタの出力端子に接続され、コレクタが接地された第 1バイポーラトランジスタと、

コレクタが前記フィルタの出力端子に接続され、ェミッタが接地された第 2バイポーラトランジスタと、

を含み、前記第 1、第 2バイポーラトランジスタのベース電圧によりアクティブ、非ァクティブを切り替えることを特徴とする請求項 1に記載のオーディオ信号増幅回路。

[9] 前記積分器の前段に、前記アナログオーディオ信号を増幅する可変利得増幅器をさらに備え、

前記ミュート制御部は、さらに前記可変利得増幅器の利得制御を行うことを特徴とする請求項 1に記載のオーディオ信号増幅回路。

[10] 前記ミュート制御部は、本オーディオ信号増幅回路を起動する際、

第 1段階において、前記第 1、第 2ミュート回路をアクティブとするとともに、前記電圧固定回路をアクティブ、前記積分器を非アクティブとし、前記可変利得増幅器の利得を最小値としたミュート状態に設定し、

その後、第 2段階において、前記第 1ミュート回路を非アクティブとし、次いで前記電圧固定回路を非アクティブとするとともに、前記積分器をアクティブとし、次いで前記第 2ミュート回路を非アクティブとしてミュート状態を解除し、次、で前記可変利得増幅器の利得を徐々に増加することを特徴とする請求項 9に記載のオーディオ信号増幅回路。

[11] 前記ミュート制御部は、本オーディオ信号増幅回路を停止する際、

前記可変利得増幅器の利得を最小値まで徐々に減少させ、

次、で前記第 2ミュート回路をオンし、

次いで前記第 1ミュート回路をアクティブとし、

次いで前記積分器を非アクティブとするとともに、前記電圧固定回路をアクティブとしてミュート状態に設定することを特徴とする請求項 9または 10に記載のオーディオ信号増幅回路。

[12] アナログオーディオ信号を出力する音声再生部と、

前記音声再生部から出力されるアナログオーディオ信号を増幅する請求項 1または 2に記載のオーディオ信号増幅回路と、

前記オーディオ信号増幅回路により駆動される音声出力部と、

を備えることを特徴とする電子機器。