WO2006088228A1 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
WO2006088228A1
WO2006088228A1 PCT/JP2006/303208 JP2006303208W WO2006088228A1 WO 2006088228 A1 WO2006088228 A1 WO 2006088228A1 JP 2006303208 W JP2006303208 W JP 2006303208W WO 2006088228 A1 WO2006088228 A1 WO 2006088228A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semi
particles
convex part
substrate
Prior art date
Application number
PCT/JP2006/303208
Other languages
English (en)
French (fr)
Inventor
Kenji Kasahara
Kazumasa Ueda
Original Assignee
Sumitomo Chemical Company, Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Company, Limited filed Critical Sumitomo Chemical Company, Limited
Priority to GB0718102A priority Critical patent/GB2439665A/en
Priority to DE112006000411T priority patent/DE112006000411T5/de
Priority to US11/883,805 priority patent/US7811839B2/en
Publication of WO2006088228A1 publication Critical patent/WO2006088228A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Definitions

  • the present invention relates to a semi-cylinder light emitting eave and its MB method.
  • UV light blue light tt ⁇ color emitting light emitting diode
  • UV light blue light color
  • a semi-luminous compound including a semi-luminous layer is known.
  • the semi-luminescent layer includes a substrate, a semi-difficult layer, and an electrode, and is manufactured by a method of forming an electrode after the semi-layer is laminated on the substrate by epitaxial growth.
  • An object of the present invention is to provide a semiconductor light emitting device exhibiting high luminance and a method for manufacturing the same.
  • the inventors of the present invention have studied the half method of the present invention in order to decide the above 13 ⁇ 4, and as a result, the present invention has been completed.
  • the present invention provides a semi-light emitting device method including steps (a) to (c).
  • this layer contains particles with an average diameter of 0.0 1 m to: L 0 and an areal density of 2 X 10
  • the present invention also provides a semi-finished book including the following (i) to (ii).
  • the convex part is a frustum: ⁇ , the convex part has a height of 0.05 m to 5.0 m, the diameter of the lower base is 0.05 m ⁇ 2, and the convex part is a cone. There is: ⁇ , the height of the convex part is 0.05 / m ⁇ 5.
  • Figure 1 shows the layer structure of each process.
  • FIG. 2 shows a semiconductor layer (hen: mX300 / m) in which a region ( ⁇ colored part, width 50 ⁇ m) containing the child is formed.
  • FIG. 3 is a schematic diagram ( ⁇ view) of the convex portion formed in step (c).
  • FIG. 4 shows the convex region formed in step (c).
  • Figure 5 shows the nitride half layer ship obtained in Example 1.
  • Fig. 6 is an electron micrograph (45 ° mm view) of the surface of the half layer before, during and after dry etching. Explanation of symbols
  • the manufacturing method of the present invention includes a step (a) of growing a semiconductor layer on a substrate.
  • the substrate for example, sapphire, S i C, S i, consists of MgAl 2 ⁇ 4, L ITa_ ⁇ 3, Z rB 2, C r B 2 or nitride Gariumu.
  • the semiconductor layer includes at least an n-type contact layer, a light emitting layer, and a p-type contact layer.
  • the half layer includes, for example, a low buffer layer, an n-type contact layer, a light emitting layer, and a p-type contact layer.
  • the light emitting layer may have either a single quantum well structure or a multiple quantum well structure.
  • the growth is performed by, for example, organometallic eye growth (MOVP E), spring epitaxy (MB E), hydride eye growth (HVP E), and preferably by M0VP E or MB E.
  • the growth of the low buffer layer is usually 400 ° C or more and 600 ° C or less, and the n-type contact layer
  • the growth temperature of the p-type contact layer is usually 800 ° C. or more and 1 200 ° C. or less, and the growth temperature of the light emitting layer is usually 6 0 0 or more and 80 ° C. or less. It is 8 0 0 ° C or more and 1 2 0 0 or less.
  • TMG trimethylgallium
  • TE G triethylgallium
  • TMA trimethylaluminum
  • TEA triethylaluminum
  • TAG triisobutylaluminum
  • the three applications (trimethylgallium (TMG), triethylgallium (TE G, trimethylaluminum (TMA), triethylaluminum (TEA), triisobutylaluminum, etc.)); ; N-type dopant raw material (silane, disilane, germane, tetramethylgermanium, etc.) or p-type dopant raw material (biscyclopentadiethylmagnesium [(C 5 H 5 ) 2 Mg], bismethylcyclo penta Jefferies chill magnesium [(C 5 H 4 CH 3 ) 2 Mg], bi Sue chill cyclopentanol evening Jefferies chill magnesium [(C 5 H 4 C 2 H 5) 2 Mg] , etc.) the carrier gas (
  • a half layer is grown on the sapphire single crystal substrate 2.
  • the semiconductor layer includes a low, ⁇ buffer layer (Fig. ⁇ :), an n-type contact layer 3, a light emitting layer 4 and a p-type contact layer 5.
  • the production method of the present invention includes a step (b) of arranging particles on the half layer obtained in the step (a).
  • the particles may be organic or inorganic as long as they serve as a mask for key dry etching, and are preferably inorganic. Examples of organic substances include polystyrene, and examples of inorganic substances include oxides, nitrides, carbides, borides, sulfides, and metal cages.
  • oxides include silica, alumina, zirconia, titania, ceria, magnesia, acid t «, tin oxide, and yttrium aluminum garnet (YAG). These include the elements contained (oxygen! ⁇ ). ! ⁇ May be replaced with prime.
  • nitride examples include silicon nitride, aluminum nitride, boron nitride, and the like. In these, a part of the contained element (m) may be replaced with element.
  • substituted compound examples include sialon having a skeleton of silicon, aluminum, oxygen, and nitrogen.
  • Examples of the carbide include SiC, boron carbide, diamond, graphite, and fullerenes, and these elements may contain a part of the element omm) substituted with iodine.
  • Examples of borides include Z r B 2 and C r B 2 , and these elements may contain “ ⁇ ” in the elements (other than boron) replaced with ⁇ boat elements.
  • sulfides include sulfide bacteria, calcium sulfide, strontium sulfide and the like. In these elements, "" ⁇ “of the contained elements (other than sulfur) may be substituted with other elements.
  • Examples of the metal include Si, Ni, W, Ta, Cr, Ti, Mg, Ca, Al, Au, Ag, and Zn.
  • the particles may be those described above or a mixture thereof, and examples thereof include oxide particle warfare and a mixture of oxide particles and nitride particles. Further, the particles may be particles in which other particles are coated on the particles. For example, nitride particles may be coated with oxide particles.
  • the particles are preferably oxides, more preferably silica, and even more preferably silica contained in colloidal silica.
  • the average grain size is 0.01 im or more, preferably 0.05 m or more, more preferably 0.1 lm or more, 1 O jwm or less, preferably 2.0 m or less, more preferably Is 1. O im or less.
  • Average particle diameter (diameter) What is necessary is just to obtain
  • Forming includes the particles, the surface density of the particles is 2 X 1 0 6 cm- 2 or more, preferably 2 XI 0 7 cm_ 2 or more, and 2 X 1 0 1. It is performed so as to obtain a region of cm- 2 or less, preferably 2 X 10 9 cm- 2 or less.
  • the size and shape of the area are arbitrary.
  • the areal density represents the number of particles per unit area. For example, as shown in Figure 2, one half ⁇ ⁇ area of the main house is 300 0300 Atm square, 50 m from the edge of the half layer The region of the width of the particle contains 5000 s of force s:
  • the number of grains can be obtained from a scanning electron micrograph of the area formed on the half layer.
  • the areal density is usually determined from the area and the number of grains obtained from an electron micrograph for an arbitrary section (for example, a section including 100 particles or more) of a region formed on a semi-hard layer. .
  • the slurry is obtained by dispersing a particle in a solvent (water or the like) and the substrate on which the semi-f layer is grown is immersed in the slurry, or after applying or spraying a slurry on the substrate.
  • a solvent water or the like
  • substrate preferably. If spin coating is used, the particles are arranged more uniformly.
  • the surface density may be controlled, for example, by changing the slurry density, or by changing the application amount or the spray amount.
  • the method of the present invention further includes a step (c) of dry etching the half layer to form a convex portion selected from a frustum and a frustum.
  • the cone includes a cone and a pyramid, and is preferably a cone.
  • the frustum includes a truncated cone and a truncated pyramid, and is preferably a truncated cone. Dry etching may be performed by ECR dry etching or ICP dry etching. Dry etching includes an operation (sub process) of etching a semiconductor layer using particles contained in the region formed in step (b) as a mask.
  • ⁇ the ⁇ of particles in the direction parallel to the substrate surface
  • ⁇ the ⁇ of particles in the direction parallel to the substrate surface
  • it is 80% or less, more preferably 50% or less with respect to the average ⁇ m of the pre-treatment.
  • dry etching is preferably (i) a cone, (ii) a frustum having an upper bottom surface area of 25% or less with respect to the lower bottom surface area (on the convex substrate side), more preferably Is done to form an ⁇ -cone.
  • the height of the convex part is usually 0.05 mm or more and 5.0 mm or less, and the diameter of the bottom surface of the convex part [male 0 ⁇ 05 mm or more, 2.0 ⁇ m or less.
  • the height of the convex part is usually 0.05 mm or more and 5.0 m or less, and the diameter of the bottom surface of the convex part is «® usual 0.05] 11 or more, 2. 0 m or less.
  • the half layer GaN (GaN) is etched by about 0.6 / m in the direction perpendicular to the substrate surface.
  • Silica D MAX averages about 0.18 / m and DMA X is about 50% of the average particle size before dry etching.
  • a convex part with a frustum shape is formed under the silica.
  • the convex part is GaN.
  • dry etching conditions are given as M, as shown in FIG. 3 (b), the silica is etched until it is almost completely removed, and a convex portion having a cone shape is formed.
  • the semiconductor layer (GaN) is hardly etched and only silica is etched.
  • Tatsuko spherical silica with an average particle size of 0.37 / m
  • condition A when dry etching is performed under condition A, both the semiconductor layer (GaN) and silica are etched.
  • condition B The operation of condition A and the operation of condition B are repeated alternately in a reasonable time ⁇ , the side wall angle of the convex part formed is more gradual than that of the convex part formed by the operation of condition A It is.
  • the etching rate ratio of silica to the semi-finished layer (GaN) is small.
  • the side wall inclination angle of the convex portion formed by performing the operation of Condition C is steeper than that of the convex portion formed by performing the operation of Condition A.
  • the production method of the present invention may include a step (d) of forming an electrode. .
  • the p-electrode is, for example, a metal such as Au, Pt, Pd, or NiAu, or ITO.
  • the semi-layer (p-type contact layer) is a tri-key: ⁇ , p-electrode is preferably NiAu, ITO.
  • the n electrode is, for example, an alloy or compound containing at least one element selected from the group consisting of A 1, Ti and V as a main component, preferably A 1, TiAl, VA1.
  • the formation may be performed by lift-off after resist patterning is performed by a photolithography method, for example, and an electronic material is deposited by a vacuum deposition method.
  • heat treatment may be performed. By heat treatment, the ohmic property between the electrode and the contact layer is changed! 3 ⁇ 4 is formed. If the electrode is Ti, it is usually heat-treated. When the electrode is a p-electrode, the heat treatment varies depending on the type of electrode material and the hole habit of the p-type contact layer. You can do it. If the electrode is an n-electrode, the heat treatment depends on the type of electrode material and the electron concentration of the n-type contact layer. Just do it. In the M ⁇ method of the present invention, after step (b) (FIG. 1 (d)), a resist film is formed on the half layer, and the resist film is patterned into a predetermined shape by a photolithography method.
  • step (e) in which the portion of the resist covered with the resist film (where no protrusions are formed) is made of P-iron. Good. Due to the step (e), no protrusion is formed on the semiconductor layer under the electrode, so that a semi-light emitting eave with reduced leakage of the electrode and the semi-printed layer is obtained.
  • the semi-layer A under the n-electrode 7 and the semi-layer ⁇ under the main-layer C under the p-electrode 8 are not formed with protrusions.
  • FIG. 4 (b) no protrusion is formed in the semi-layer C below the p-electrode 8.
  • the S3 ⁇ 4i method of the present invention may include the step (f) of covering the convex portion with a transparent electrode In the step ⁇ , for example, patterning is performed on the ⁇ -type contact layer 5 by a photolithography method, and the deposition method is used.
  • a transparent rho electrode is formed by lift-off.
  • the manufacturing method of the present invention performs mesa etching by dry etching using an ICP dry etching apparatus until the ⁇ -type contact layer 3 is exposed.
  • the step of forming the shape may include the step of forming the mesa shape.
  • the resist 6 is patterned by a photolithography method (Fig. 1 (b)), and the resist 6 is used as a mask for half (this layer is dry etched (Fig. 1 (c)).
  • a mesa shape When forming a mesa shape, (i) forming a mesa shape, (iii) forming a convex portion, (iii) forming a p-electrode, and (iv) forming an n-electrode is, for example, step () ⁇ step (ii ) ⁇ step (i) —step (iv), or step (D—step (iii) ⁇ step (ii) ⁇ step (iv).
  • a minute convex part is formed in at least one layer of the half-printed layer, and the convex part has a frustum or a conical shape whose side wall and substrate surface are not perpendicular.
  • a semiconductor device including the following (i) and (ii) can get.
  • the electrode, and the convex part is a frustum ⁇ , the convex part has a height of 0.05 m to 5.0 m, and the diameter of the bottom surface is 0.05 m to 2.0 m,
  • the convex part is a cone, the convex part has a height of 0.05 m to 5.0 m, and the bottom diameter is 0.05. is there.
  • the convex portion included in the semiconductor layer is a curved line that includes at least two curved lines when the apex of the convex portion is divided by a vertical cross section with respect to the light extraction surface, and that is on the bottom side of the convex portion. It is preferable that the radius of curvature of the portion is larger than the radius of curvature of the curved portion located on the apex side thereof, and preferably has a shape such as a sarcophagus.
  • the semi-layer with the protrusions is a low ⁇ buffer layer, an n-type contact layer, a light-emitting layer, or a p-type contact layer. ) Type contact layer.
  • a GaN buffer layer 9 of Wisteria 5 Onm was grown with growth it: 53 Ot.
  • dopant material disilane
  • growth rate 111
  • An n-type GaN contact layer 3 (n-type dopant? IS: 2 ⁇ 10 18 cm- 3 ) having a thickness of 4 m was grown by adjusting the disilane flow rate at 0 ° C.
  • n-type GaN layer 10 (n-type carrier: 5 ⁇ 10 17 cm ⁇ 3 ) was grown on the n-type contact layer 3 at a growth temperature of 1120 and a film thickness of 10011111.
  • ⁇ -type dopant raw material biscyclopentajetylmagnesium [(C 5 H 5 ) 2 Mg] on the light-emitting layer 4, growth Jt: Magnesium-doped A 1 Ga N layer with J ⁇ 30 nm at 940 ° C Grown 11.
  • p-type contact layer 5 On the p-type contact layer 5, a transparent p-electrode 8 (not shown) was formed. p-type contact layer Soaked in hot aqua regia for 10 minutes for surface cleaning.
  • J-15 nm Ni layer and U ⁇ 28 nm Au layer are formed by vacuum deposition, p electrode is formed by registry ftoff, and then nitrogen and oxygen are included Heat treatment was performed for 10 minutes at 500 in a mixed gas atmosphere.
  • colloidal silica slurry (silica concentration: 10 wt) by spin coating on the exposed surface where the P-type contact layer electrode is not formed, and form a region containing silicic force particles on the p-type contact layer. Formed.
  • colloidal silica slurry (“PL-20” manufactured by Fuji Chemical Industry Co., Ltd .: 370 nm, average it ⁇ was determined from SEM photograph.)
  • Silica i contained in was used. The particle density was determined from the SEM of the region formed on the p-type contact layer. As a result, the particle density was 3 ⁇ 10 8 cm ⁇ 2 .
  • the nitride semiconductor layer was formed by using the ICP dry etching apparatus and dry etching under the following conditions using silica as a mask to obtain a semiconductor material.
  • FIGS. 6 (a), 6 (b), and 6 (c) show SEM photographs of the nitride half layer before, during, and after dry etching.
  • the convex part had silica at the tip and the shape was a frustum.
  • the diameter of the bottom surface of the frustum was 0.4 ⁇ m.
  • the upper base area of the frustum was 4% to 16% with respect to the area of the lower base.
  • Resist patterning was performed on the p-type contact layer 5 by a photolithography method.
  • the 1.7 ⁇ m half layer was etched by the ICP dry etching method to expose the ⁇ -type contact layer 3 to form a mesa shape. Thereafter, the resist was peeled off.
  • Resist patterning is performed on the ⁇ -type contact layer 3 by a photolithography method, and after forming an A1 metal layer having a thickness of 100 nm by a vacuum deposition method, an n-electrode 7 is formed by a registry shift-off method. Obtained ⁇ ⁇ luminescent eaves. [Semiconductor light output]
  • the fabricated diode half-light-emitting element was made to emit light by energizing 20 mA to prevent II.
  • the emissive eave had a circular light emitting area with a diameter of 20 Qm, and a convex portion was formed on the outer periphery thereof. 3 ⁇ 4 ⁇
  • a photodiode with an area of 78.5 mm 2 was placed at a position 51.5 mm directly above the element, and the optical output was measured.
  • Table 1 shows the main manufacturing conditions
  • Table 2 shows the evaluation results of the semiconductor elements.
  • Example 2 The same operation as in Example 1 was carried out. Next, the [Particles of Example 1 except that a colloidal silica slurry (“PL-5” manufactured by Sakai Chemical Industry Co., Ltd., average
  • PL-5 colloidal silica slurry manufactured by Sakai Chemical Industry Co., Ltd., average
  • the resulting nitride semi-etched layer was dry etched using an ICP dry etching apparatus under the following conditions using silica as a mask to form convex portions.
  • the nitride half layer was etched 0.2j «m in the vertical direction.
  • the Dmax of silica was 0.05 / m, which was about 50% of the diameter of the siri force before dry etching.
  • the buffered fluoride was then wetted with silica by wet etching.
  • the convex part that is a frustum and the convex part that is a cone are mixed.
  • Resist patterning was performed on the P-type contact layer 5 by a photolithography method.
  • the 1.7 m half layer was etched by ICP dry etching to expose the n-type contact layer 3 to form a mesa shape. Thereafter, the resist was peeled off.
  • Resist patterning is performed on the n-type contact layer 3 by a photolithography method, an A 1 metal layer having a thickness of 100 nm is formed by a vacuum deposition method, and then an n-electrode 7 is formed by a registry shift-off.
  • Semi ⁇ I got this luminous eave.
  • Table 1 shows the main ⁇ i conditions
  • Table 2 shows the results of half-f ⁇ ?. Compare! I I
  • a semi-luminous eaves was obtained by performing the same operation as in Example 1 except that a region including a silica core was not formed and a convex portion was not formed.
  • the semi-luminous eaves were discussed under the same conditions as in Example 1. The results are shown in Table 2. Condition
  • Example 3 In Examples 1 and 2 and Comparative Example 1, each device was fabricated by dividing the semi-substrate obtained by [Growth of semiconductor layer by M0VPE] in order to compare product physical properties. .
  • Example 3 In Examples 1 and 2 and Comparative Example 1, each device was fabricated by dividing the semi-substrate obtained by [Growth of semiconductor layer by M0VPE] in order to compare product physical properties. .
  • Example 3 In Examples 1 and 2 and Comparative Example 1, each device was fabricated by dividing the semi-substrate obtained by [Growth of semiconductor layer by M0VPE] in order to compare product physical properties. .
  • Example 2 The same operation as in [Growth of semiconductor layer by M0VPE] in Example 1 was performed. Next, the [Particles of Example 1 using a silica gel of 15% by weight of colloidal silica slurry ( ⁇ # ⁇ "PL-20" manufactured by Rigaku Kogyo Co., Ltd., average strength: 370 nm)] was used. Formation of a region containing ”and [Dry Etching! The same operation was performed. The particle density in this example was 9 ⁇ 10 8 cm ⁇ 2 .
  • Example 4 The obtained semi-printed light emission ⁇ ? Of Example 1 [half-printed book ⁇ ? The light output of the i-side] Table 3 shows the main $ 8i conditions, and Table 4 shows the results of the half-house. Example 4
  • a colloidal silica slurry (silica MJt: 10 wt%) was applied on the formed p-type contact layer by a spin coating method, and a region containing silica particles was formed on the p-type contact layer.
  • silica particles contained in colloidal silica slurry (“KE-W50” manufactured by Nippon Steel Co., Ltd., average 3 ⁇ 4
  • the particle density in this example was 2 ⁇ 10 8 cm ⁇ 2 .
  • a semiconductor light emitting device was obtained by performing the same operation as [Dryethin in Example 1 except that the dry etching time was 10 minutes.
  • the nitride halved layer was etched 0.9 mm in the direction perpendicular to the substrate surface by dry etching.
  • the silica Dmax was 0.3 ⁇ m, about 55% of the silica diameter before dry etching.
  • the obtained half-light emission f was in the same condition as the [half-light emission ?? light output fl3 ⁇ 4] in Example 1.
  • Table 3 shows the main
  • Siri force granule A semi-luminous eaves was obtained by performing the same operation as in Example 3 except that the region including the child was not formed and the convex portion was not formed. The half-house was discussed under the same conditions as in Kama Example 1. The results are shown in Table 4. Difficult conditions
  • the semi-luminescent light emitting diode is preferably used as a light emitting diode eaves emitting ultraviolet light, blue light, or blue light, or as an ultraviolet light, blue light, or sensitive laser diode element.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明は半導体発光素子及びその製造方法を提供する。半導体素子は次の(i)～(ii)を含む。(i)錐、錐台から選ばれる凸部を有する半導体層、(ii)電極、及び凸部が錐台である場合、凸部は高さが０．０５μｍ～５．０μｍであり、下底面の直径が０．０５μｍ～２．０μｍであり、凸部が錐である場合、凸部は高さが０．０５μｍ～５．０μｍであり、底面の直径が０．０５μｍ～２．０μｍである。また、半導体発光素子の製造方法は工程(a)～(c)を含む。(a)基板上に半導体層を成長させる工程、(b)半導体層上に、平均粒径が０．０１μｍ～１０μｍである粒子を含み、面密度が２×１０６ｃｍ−２～２×１０１０ｃｍ−２である領域を形成する工程、(c)半導体層をドライエッチングし、錐及び錐台から選ばれる凸部を形成する工程。

Description

半 ί本発光軒及びその觀方法
猫分野
本発明は半 #ί本発光軒及びその MB方法に関する。
明 背景田漏
紫外光、 青 もしく tt^色光を発する発光ダイ才ード、 紫外光、 青 もしく 色 書
光レーザダイオードとして用いられる半 本 素子として、 例えば、 式 I nxGayA lz N (x + y+z = l、 0≤x≤l、 0≤y≤l、 0≤z≤l) で表される窒化物系化合物 半 ί本層を含む半 #ί本発光素子が知られている。 半 本発光^?は、 基板、 半難層及び 電極を含み、 基板上に半 本層をェピタキシャル成長により積層した後、 電極を形成する 方法により製造される。
半導体発光軒の輝度向上の観点から、 半 本 素子の難方法の改良が検討され 例えば、 窒化物半 本 素子の光取出し面となる半導体層に、 ポリスチレンとポリメタ クリル酸メチルで構成されたブロックコポリマーを塗布した後、 加熱してポリスチレン (PS) とポリメ夕クリル酸メチル （PMMA) に相分離させ、 PSと PMMAの RIE (Re ac t i ve I on E t ch i ng) によるエッチングの速體を利用して P MMAをエッチングにより除去し、 残った PSをマスクとして半導体発光素子の光取出し 面を R I Eによりエッチングし、 次いで PSを [5鉄することにより光取り出し面に錐形状 の凸部を形成し、 電極を形成する方法が験されている （特開 2003— 218383号 公報） 。 しかしながら、 さらに高い輝度を示す半 ^(本発光^?の ISi方法が求められてい る。 発明の開示
本発明の目的は、 高い輝度を示す半導体発光素子及びその製造方法を提供することにあ る。
本発明者らは、 上記 1¾ を角军、決すべく、 半 (本^ ά素子の^ 法について 意検討し た結果、 本発明を完成させるに至った。
すなわち本発明は、 工程 (a)〜 (c)を含む半 {本発光素子の^ 法を提供する。
(a)基板上に半導体層を成長させる工程、
(b) 半 ¾ί本層上に、 平均 圣が 0. 0 1 m〜： L 0 の粒子を含み、 面密度が 2 X 1 0
6 c m— 2〜 2 X 1 0 1 ° c m_2である領域を形成する工程、
(c) 半 本層をドライエッチングし、 錐及び錐台から選ばれる凸部を形成する工程。
また、 本発明は、 次の (i)〜(ii)を含む半 #ί本軒を提供する。
(0錐、 錐台から選ばれる凸部を有する半 本層、
(ii)電極、 及び
凸部が錐台である：^、 凸部は高さが 0. 0 5 m〜5 . 0 mであり、 下底面の直径が 0. 0 5 m~ 2. であり、 凸部が錐である:^、 凸部は高さが 0. 0 5 / m〜5.
0 mであり、 底面の直径が 0 . 0 5 βπ！〜 2. 0 xmである。 図面の簡単な説明
図 1は各工程の層構造を示す。
図 2 子を含む領域 (^色部、 幅 50^m)が形成された半導体層 (編; mX300/ m)を示す。 図 3は工程 (c)で形成される凸部の; 1¾念図 （ ^見図） である。
図 4は工程 (c)で形成される凸部の領域を示す。
図 5は実施例 1で得られた窒化物半 層の層艦を示す。 " 図 6はドライエッチング前、 途中、 後の半 ί本層表面の電子顕纖写真 （4 5° mm 察） である。 符号の説明
1 粒子
2 基板
3 n型コンタクト層
4 発光層
5 p型コンタクト層
6 レジス卜
7 n電極
8 p電極
9 低 ッファー層
10 n型の窒化物系化合物半 本層
11 AlGaN層
発明を実施するための形饑
本発明の製造方法は、 基板上に半導体層を成長させる工程 (a)を含む。
基板は、 例えば、 サファイア、 S i C、 S i、 MgAl2〇4、 L iTa〇3、 Z rB2、 C r B 2、 または窒化ガリゥムからなる。
半 本層は、 例えば、 金属窒化物、 好ましくは I nxGayAlzN (0≤χ≤1、 0 ≤y≤l、 0≤z≤l、 x + y + z = l) で表される三族窒化物からなる。 半導体層は、 少なくとも n型コンタクト層と発光層と p型コンタクト層を含む。 サファイア基板上に三 鍵化物半導体を成長させる場合、 半^本層は、 例えば、 低 ッファー層、 n型コン夕 クト層、 発光層、 p型コンタクト層を含む。 発光層は単量子井戸構造、 多重量子井戸構造 いずれであってもよい。 成長は、 例えば、 有機金属 目成長 (MOVP E) 、 泉エピタキシー (MB E) 、 ハイドライド 目成長 (HVP E) により行われ 好ましくは M〇VP E、 MB Eにより 行う。
例えば、 MOVP E成長によって、 サファイア基板上に三鍵化物半 {本を成長させる場 合、 低 ッファー層の成長渡 常 4 0 0°C以上 6 0 0°C以下であり、 n型コンタク ト層の成長温度は通常 8 0 0 °C以上 1 2 0 0 °C以下であり、 発光層の成長温度は通常 6 0 0 以上 8 0 0 °C以下であり、 p型コンタクト層の成長温度は通常 8 0 0°C以上 1 2 0 0 以下である。 また、 成長は、 三願料 （トリメチルガリウム （TMG) 、 トリェチル ガリウム （TE G、 トリメチルアルミニウム （TMA) 、 トリェチルアルミニウム （TE A) 、 トリイソブチルアルミニウム等） ； 五爾枓 （アンモニア、 ヒドラジン等） ； 必要に応じて n型ドーパント原料 （シラン、 ジシラン、 ゲルマン、 テトラメチルゲルマ二 ゥム等） 又は p型ドーパント原料 （ビスシクロペンタジェチルマグネシウム [ (C5H5) 2 Mg] 、 ビスメチルシクロペンタジェチルマグネシウム [ (C5H4 CH3) 2Mg] 、 ビ スェチルシクロペン夕ジェチルマグネシウム [ (C5H4 C2H5) 2Mg] 等) をキャリア ガス （水素、 窒素等） により、 反応炉に導入する方法により行えばよい。
工程 (a)では、 例えば、 図 1 ( a) に示すように、 サファイア単結晶基板 2上に半 本 層が成長される。 半導体層は低、^ Λッファー層 （図^:ず） 、 n型コンタクト層 3、 発光 層 4及び p型コンタクト層 5を含む。 本発明の製造方法は、 工程 (a)で得られる半 本層の上に粒子を配置する工程 (b)を含む。 粒子は、 鍵のドライエッチングのマスクとなるものであればよぐ 有機物、 無機物が 挙げられ、 好ましくは無機物である。 有機物としてはポリスチレンなどがあり、 無機物と しては、 例えば、 酸化物、 窒化物、 炭化物、 硼化物、 硫化物、 金属カ榉げられる。 酸化物は、 例えば、 シリカ、 アルミナ、 ジルコニァ、 チタニア、 セリア、 マグネシア、 酸ィ t«、 酸化スズおよびイットリウムアルミニウムガーネット （YAG) 等が挙げられ これらは、 含まれる元素 （酸素!^) の が it! ^素で置換されていてもよい。
窒化物は、 例えば、 窒化珪素、 窒化アルミニウム、 窒化硼素等が挙げられ これらは含 まれる元素 ( m) の一部が 素で置換されていてもよい。 置換された化合物とし て、 シリコンとアルミニウムと酸素と窒素を骨格とするサイアロンが挙げられる。
炭化物は、 例えば、 S i C、 炭化硼素、 ダイヤモンド、 グラフアイト、 フラーレン類が 挙げられ、 これらは、 含まれる元素 omm) の一部が^素で置換されていてもよい。 硼化物は、 例えば、 Z r B 2、 C r B 2が挙げられ これらは、 含まれる元素 （硼素以 外） の"^が ί艇素で置換されていてもよい。
硫化物は、 例えば、 硫化菌、 硫化カルシウム、 硫化ストロンチウム等が挙げられ こ れらは、 含まれる元素 （硫黄以外） の""^が他元素で置換されていてもよい。
金属は、 例えば、 S i、 N i、 W、 T a、 C r、 T i、 Mg、 C a、 A l、 Au、 Ag、 Z nが挙げられる。
粒子は、 上記の職であっても、 これらを混合したものであってもよく、 例えば、 酸化 物粒子戦、 酸化物粒子と窒化物粒子の混合物が挙げられる。 また、 粒子は、 粒子の上に 他の粒子を被覆したものであってもよぐ 例えば、 窒化物粒子を酸化物粒子で被覆したも のが挙げられる。
粒子は、 好ましくは酸化物であり、 より好ましくはシリカであり、 さらに好ましくはコ ロイダリレシリカに含まれるシリカである。
粒于は、 平均! ¾圣が 0. 0 1 im以上、 好ましくは 0. 0 5 m以上、 さらに好ましく は 0. l m以上であり、 1 O jwm以下、 好ましくは 2. 0 m以下、 さらに好ましくは 1. O im以下である。 平均粒径 （直径） 子の電子顕纖写真から求めればよい。 形成は、 前記の粒子を含み、 粒子の面密度が 2 X 1 06cm— 2以上、 好ましくは 2 X I 07cm_2以上であり、 かつ 2 X 1 01。 cm— 2以下、 好ましくは 2 X 1 09 cm— 2以下で ある領域を得るように行われる。 領域の大きさ、 形状は任意である。 面密度は、 単位面積 あたりの粒子の個数を表し、 例えば、 図 2に示すように、 1つの半^ {本軒の面積が 30 0 ΠΙΧ300 At m四方であり、 半 本層の端から 50 mの幅の領域に粒子 5000ケ 力 s含まれる：^、 面密度は、
2X107cm— 2 [=5000/ [ (300 jt m x 300 m-250 / m 250 m) x 10¾m2// m2]
である。 粒 数は、 半 ί本層上に形成される領域の走査電子顕纖写真から求めればよ レ。 面密度は、 通常、 半難層上に形成される領域の任意の区画 （例えば、 粒子 100ケ 以上を含む区画） について、 その面積と、 電子顕«写真から求めた粒 固数から求めれ ばよい。
形成は、 例えば、 粒子を溶媒 （水等） に分散させたスラリーを得、 スラリー中に半^ f本 層を成長させた基板を浸漬する方法、 または基板上にスラリ一を塗布又は噴霧した後に乾 燥する方法により行えばよく、 好ましくは基板上にスラリーをスピンコートにより塗布し た後に誦する方法により行えばよい。 スピンコートを用いれば、 粒子はより均一に配置 される。 スラリーを塗布又は る方法では、 面密度の制御は、 例えば、 スラリー ¾ を変更すること、 塗布量又は噴霧量を^することにより行えばよい。 スラリー を変 更して面密度を制御する場合、 溶媒を水とすると、 スラリー濃度を 0. lwt%以上、 好 ましくは lwt%以上、 より好ましくは 1 Owt%以上、 30wt%以下、 好ましくは 2 0 w t %以下の範囲内で調節すればよい。 本発明の 方法は、 さらに、 半 本層をドライエッチングして、 錐、 錐台から選ばれ る凸部を形 る工程 (c)を含む。 錐は円錐、 角錐を含み、 好ましくは円錐である。 錐台 は円錐台、 角錐台を含み、 好ましくは円錐台である。 ドライエッチングは、 ECRドライエッチング、 I C Pドライエッチングにより行えば よい。 ドライエッチングは、 マスクとして、 工程 (b)で形成した領域に含まれる粒子を使 用して半導体層をエッチングする操作 （サブ工程） を含む。
ドライエッチングは、 半 本層をエッチングしつつ、 基板面に平行な方向における粒子 の^圣 （以下 "ΌΜΛΧ" と表す） を小さくする条件で行うことが好ましぐ 例えば、 処 理後の が、 処理前の立子の平均 圣 m に対し好ましくは 80%以下、 さらに 好ましくは 50%以下となるように行う。
また、 ドライエッチングは、 好ましくは (i)錐、 （ii)錐台であって上底面の面積が （凸 部の基板側の） 下底面の面積に対して 25%以下であるもの、 より好ましくは ω錐を形 成するように行う。
凸部が錐である場合、 凸部の高さは通常 0. 05〃m以上、 5. 0〃m以下であり、 凸 部の底面の直径【雄常 0 · 05〃 m以上、 2. 0 μ m以下である。
凸部が錐台である場合、 凸部の高さは通常 0. 05〃m以上、 5. 0 m以下であり、 凸部の下底面の直径 «®常 0. 05 ]11以上、 2. 0 m以下である。 例えば、 ドライエッチングを次の条件 Aで 7. 5分間行うと、 半^ (本層 (GaN) は、 基板面に垂直方向に約 0. 6 / mエッチングされる。
条件 A
半 層： GaN
ί子 （マスク） ：平均粒径 0. 37jumの球状シリカ、
基 ィァスパワー： 10 ow、
I CPパワー： 200Wゝ
圧力： 0. 8Pa、
： ^ガス： 20 s c c m、
ジクロルメタン： 10 s c cm、 ァレゴン： 40 s c c m。
シリカの DMAXは平均で約 0. 18/mに減少し、 DMAXはドライエッチング前の平均粒 径に対し約 50%になる。 この条件では、 図 3 (a) に示すように、 形状が錐台である凸 部がシリカの下に形成される。 凸部は GaNである。 また、 ドライエッチング条件を ¾M すると、 図 3 (b) に示すようにシリカはほぼ完全になくなるまでエッチングされ 形状 が錐である凸部が形成される。
またドライエッチングを次の条件 Bで行うと、 半導体層 (GaN) はほとんどエツチン グされず、 シリカのみがエッチングされる。
条件 β
半 層： GaN
立子 （マスク） ：平均粒径 0. 37/mの球状シリカ、
基 ¾Λィァスパワー： 100W、 '
I CPノ、。ヮー： 200W、
圧力： 0. 8Pa、
CHF3： 100 s c cm、
前述のように、 ドライエッチングを条件 Aで行うと、 半導体層 (GaN) とシリカの両 方がエッチングされる。 条件 Aの操作と条件 Bの操作を適度な時間で交互に繰り返し行う ^,形成される凸部の側壁惧钭角度は、 条件 Aの操作を行って形成される凸部のものよ り、 緩やかである。
さらに、 ドライエッチングを次の条件 C (条件 Aにおいてアルゴンを減少させている） で行う場合、 半 ί本層 (GaN) に対するシリカのエッチング速度比は小さい。 条件 Cの 操作を行って形成される凸部の側壁傾斜角度は、 条件 Aの操作を行って形成される凸部の ものより、 急である。
条件。
¾ΚΛィァスパワー： 100W、 I CPノ、。ヮー： 200W、
圧力： 0. 8Pa、
ガス： 20 s c cm、
ジクロルメタン： 10 s c cm、
アルゴン： 0 s c c m。
ドライエッチング後、 凸部の先端に粒子は残ってもよい。 凸部のある面を電極膜で被覆 する場合、 残った粒子は電讓形成前に鉄することが好ましい。 鉄は、 例えば、 粒子 (シリカ等） を弗化水素酸に溶解する方法で行えばよい。 本発明の製造方法は、 電極を形成する工程 (d)を含んでもよい。 .
電極が p電極の場合、 p電極は、 例えば Au、 P t、 Pd、 NiAuのような金属、 ま たは I TOである。 半 本層 （p型コンタクト層） が三鍵化物である：^、 p電極は好 ましくは N i Au、 I TOである。 電極が n電極の場合、 n電極は、 例えば A 1、 T i及 び Vからなる群から選ばれる少なくとも 1つの元素を主成分として含む合金または化合物、 好ましくは A 1、 TiAl、 VA1である。 形成は、 例えば、 フォトリソグラフィ一法で レジストパターニングを行い、 真空蒸着法で電和 才料を蒸着した後、 リフトオフにより行 えばよい。
電極を形成した後、 熱処理してもよい。 熱処理により、 電極とコンタクト層の間のォー ミック性翻！ ¾が形成される。 電極が Tiの i胎、 通常、 熱処理が行われる。 電極が p電極 の場合、 熱処理は電極材料の種類と p型コンタクト層の正孔髓によって異なるが、 例え 素と酸素の混合ガス雰囲気下、 400 〜 800 で 0. 1分〜 60分の条件で行え ばよい。 電極が n電極の場合、 熱処理は電極材料の種類と n型コンタクト層の電子濃度に よつて異なるが、 例えば窒素雰囲気下、 500 °C〜 800 °Cで 0. 1分〜 60分の条件で 行えばよい。 本発明の M ^法は、 さらに、 工程 (b)の後 （図 1 (d) ) 、 半 本層上にレジスト膜 を形成し、 フォトリソグラフィ一法によりレジスト膜を所定の形状にパタ一ニングし （図 1 (e ) ) , かつ、 工程 (c)の後、 レジスト膜で被覆された部分 （凸部が形成されていな い） のレジストを P鉄する工程 (e)を含んでいてもよい。 工程 (e)により、 電極の下の半導 体層にっレて凸部が形成されないため、 電極と半 ί本層の漏職が低減された半 本発 光軒が得られる。 図 4 ( a) では、 n電極 7の下の半 本層 A、 及び p電極 8の下の半 {本層 Cには凸部が形成されていない。 図 4 (b) では、 p電極 8の下の半 本層 Cには 凸部が形成されていない。 図 4 (c ) では、 n電極 7の下の半 (本層 Aには凸部が形成さ れていない。 図 4 (d) は、 n電極 7の下の半 本層 A、 及び p電極 8の下の半^ (本層。 にも凸部が形成されている例 （電極領域内外に関わらず任意に形成領域を決められる：^ の凸音！^の形成例） を示す。 また、 本発明の S¾i方法は、 凸部を透明性電 で被覆する工程 (f)を含んでもよい。 工程 ωでは、 例えば、 ρ型コンタクト層 5上にフォトリソグラフィ一法でパターニング を行い、 蒸着法により電極材料を蒸着した後、 リフトオフによって透明性 ρ電極が形成さ れる。 また、 本発明の製造方法は、 η型コンタクト層 3が露出するまで I C Pドライエツチン グ装置を使用してドライエッチングすることによりメサ形状を形成する工程を含んでもよ い。 メサ形状を形成する工程は、 フォトリソグラフィ一法でレジスト 6のパターニングを 行い （図 1 (b) ) 、 レジスト 6をマスクとして半 (本層をドライエッチングする （図 1 (c ) ) 。
メサ形状を形成する場合、 （i)メサ形状の形成、 （Π)凸部形成、 （iii) p電極形成、 (iv) n電極形成の工程順は、 例えば、 工程 ( )→ェ程 (ii)→工程 (i)—工程 (iv)であってもよ いし、 工程 (D—工程 (iii)→工程 (ii)→工程 (iv)であってもよい。 上記の方法により、 半 ί本層の少なくとも 1層に微小な凸部が形成され かつ、 凸部の 側壁と基板面は直角ではない、 形状が錐台または錐である凸部が形成される。 また、 上記の工程 (a)〜(c)、 及び任意の工程 (d)、 （e)、 （f)からなる方法により、 例えば、 次の (i)及び (i i)を含む半 本素子が得られる。
(i)錐、 錐台から選ばれる凸部を有する半導体層、
(ii)電極、 及び凸部が錐台である ± 、 凸部は高さが 0. 05 m〜5. 0 mであり、 下底面の直径が 0. 05 m〜2. 0 mであり、 凸部が錐である場合、 凸部は高さが 0. 05 m~5. 0 mであり、 底面の直径が 0. 05
Figure imgf000013_0001
ある。
半導体層に含まれる凸部は、 光取り出し面に対する垂直断面により凸部の頂点を分割し たとき、 その断面の輪郭線が少なくとも 2つ曲線部分を含み、 かつ凸部の底部側にある曲 線部分の曲率半径がそれより頂点側にある曲線部分の曲率半径に比べて大きいものである ことが好ましく、 例えば、 石筍等の形状を有することが好ましい。 凸部を有する半 本層 は、 低^ Λッファー層、 n型コンタクト層、 発光層または p型コンタクト層であり、 好ま しくは！)型コンタクト層である。
実施例
以下に本発明を実施例により説明するが、 本発明はこれらによって PM¾されるものでは ない。
実施例 1
〔MOVP Eによる半 (本層の成長〕
サファイア基板 2の上に、 成長 it: 53 Otで藤 5 Onmの GaNバッファ一層 9 を成長させた。 G a Nパッファ層 9上に、 ドーパント原料：ジシラン、 成長雕 : 111 0°Cにてジシラン流量を調整して膜厚 4 mの n型 GaNコンタクト層 3 (n型ドーパン ト? IS： 2 X 1018 c m— 3) を成長させた。
n型コンタクト層 3上に、 成長温度： 1120 で膜厚10011111、 n型 GaN層 10 (n型キヤリァ體： 5 X 1017 c m— 3) を成長させた。
n型 GaN層 10上に、 膜厚 15 nmの GaN障壁層 4A〜4Fと、 井戸層である 3nmの In0.12Ga0.88N井戸層 4 G〜 4 Kとからなる多重量子井戸構造を有する発 光層 4を成長させた。
発光層 4上に、 ρ型ドーパント原料：ビスシクロペンタジェチルマグネシウム [ (C5 H5) 2Mg] 、 成長 Jt： 940°Cの条件で J¥30 nmのマグネシウムドープ A 1 G a N層 11を成長させた。
マグネシウムドープ A 1 G a N層 11上に、 p型ドーパント原料：ビスシク口ペンタジ ェチルマグネシウム、 成長温度 : 1010°Cの条件で膜厚 200 nmのp型GaN5層を 成長させた後、 窒素雰囲気下、 700°Cで 20分間熱処理して、 図 5に示す職を有する 窒化物系化合物半 本層を成長させた。
p型コンタクト層 5上に、 透明性 p電極 8 (図示せず） を形成した。 p型コンタクト層 表面洗浄のため、 熱王水中に 10分間浸した。
フォトリソグラフィ一法でレジストパターニングを行った後、 真空蒸着法で J?15n mの N i層、 U¥28nmの Au層を形成し、 レジストリフトオフによって p電極を形成 し、 次いで窒素と酸素を含む混合ガス雰囲気下、 500 で 10分間熱処理した。
〔粒子を含む領域の形成〕
P型コンタクト層の電極が形成されていない、 露出した面上に、 スピンコート法でコロ ィダルシリカスラリー （シリカ濃度： 10wt ) を塗布し、 p型コンタクト層上にシリ 力粒子を含む領域を形成した。 粒子として、 コロイダルシリカスラリー （藤化学工業 (株） 製 " P L— 20 "、 ： 370 nm、 平均 it圣は S EM写真より求めた。 ） に含まれるシリカ i子を用いた。 p型コンタクト層上に形成された領域の SEMから粒子 密度を求めた。 その結果、 粒子密度は 3 X 108 cm—2であった。
〔ドライエッチン^
上記の窒化物半 ¾f本層を、 I CPドライエッチング装置を使用し、 シリカをマスクとし て以下の条件でドライエッチングして凸部を形成して、 半 本 軒を得た。
条件：
基 ィァスパヮ一： 10 ow、
I CPパワー： 200W、
圧力： 0. 8Pa、
ガス： 20 s c cm、
ジクロルメタン： 10 s c cm、
アルゴン： 40 s c c m、
処理時間： 7. 5分。
ドライエッチングにより、 窒化物半導体層は、 基板面の垂直方向に 0. 6〃mエツチン グされた。 ドライエッチングにより、 シリカの Dmaxは 0. 18 imになり、 ドライエ ツチング前のシリカの直径の約 50%であった。 ドライエッチング前、 途中、 後の窒化物 半 本層の SEM写真を図 6 (a) 、 図 6 (b) 、 図 6 (c) に示す。
凸部は、 先端にシリカがあり、 形状が錐台であった。 錐台の下底面の直径は、 0. 4μ mであった。 錐台の上底面積は、 下底面の面積に対して 4 %〜16%であった。
p型コンタクト層 5上に、 フォトリソグラフィ一法によりレジストパターニングを行つ た。 I CPドライエッチング法によって、 1. 7〃m半 本層をエッチングし、 η型コン タクト層 3を露出させ、 メサ形状を形成した。 その後、 レジストを剥離除去した。
η型コンタクト層 3に、 フォトリソグラフィ一法によりレジストパターニングを行い、 真空蒸着法により膜厚 100 nmの A 1金属層を形成した後、 レジストリフトオフによつ て n電極 7を形成して、 半 ί本発光軒を得た。 〔半導体発光 の光出力 〕
作製したダイオード職の半^ f本発光素子に、 II妨向に 20mAを通電して発光させた。 発光軒は直径 20 Q mの円形の発光領域を有し、 その外周部に凸部が形成されていた。 ¾ ^素子の直上 51. 5mmの位置に、 面積 78. 5mm2のフォトダイオードを設 置して光出力を測定した。 主な製造条件を表 1に、 半導体素子の評価結果を表 2に示す。 実施例 2
実施例 1の CMOVPEによる半導体層の成長〕 と同じ操作を行った。 次いで、 コロイ ダルシリカスラリー （據化学工業 （株） 製" PL— 5"、 平均 |¾圣： 11 Onm) のシリ 力濃度を 2wt%に調節したものを用いた以外、 実施例 1の 〔粒子を含む領域の形成〕 と 同じ操作を行った。 この例における粒子密度は 6. X 109cm—2であった。
得られた窒化物半 #ί本層を、 I CPドライエッチング装置を使用し、 シリカをマスクと して以下の条件でドライエッチングして凸部を形成した。
条件
基 ¾Aィァスパヮ一： 100W、
I CPパワー： 200W、
圧力： 0. 8Pa、
： ^ガス： 20 s c c m、
ジクロルメタン： 10 s c cm、
アルゴン： 40 s c cm、
時間： 2. 5分。
ドライエッチングにより、 窒化物半 本層は、 基観の垂直方向に 0. 2j«mエツチン グされた。 ドライエッチングにより、 シリカの Dmaxは 0. 05/ mになり、 ドライエ ッチング前のシリ力の直径の約 50 %であった。 次いで、 バッファード弗ィは素酸でシリカをウエットエッチングにより驗した。 この 例では、 錐台である凸部と、 錐である凸部が混在した。
P型コンタクト層 5上に、 フォトリソグラフィ一法によりレジストパターニングを行つ た。 I C Pドライエッチング法によって、 1 . 7 m半^ f本層をエッチングし、 n型コン タクト層 3を露出させ、 メサ形状を形成した。 その後、 レジストを剥離除去した。
n型コンタクト層 3に、 フォトリソグラフィ一法によりレジストパターニングを行い、 真空蒸着法により膜厚 1 0 0 nmの A 1金属層を形成した後、 レジストリフトオフによつ て n電極 7を形成して、 半 {本発光軒を得た。 半 ί本発光軒について実施例 1と同じ 条件で した。 主な^ i条件を表 1に、 半 f本^?の 結果を表 2に示す。 比較，！ I I
シリカ立子を含む領域を形成せず、 凸部を形成しなかった以外は実施例 1と同じ操作を 行って半 本発光軒を得た。 半 本発光軒について実施例 1と同じ条件で議した。 結果を表 2に示す。 条件
Figure imgf000017_0001
表 2 製品物性
Figure imgf000017_0002
* 実施例 1、 2及び比翻 1では、 製品物性を比 ¾Tるため、 〔M〇VP Eによる半導 体層の成長〕 により得られた半 基板を分割して、 それぞれの素子を作製した。 実施例 3
実施例 1の 〔M〇VPEによる半導体層の成長〕 と同じ操作を行った。 次いで、 コロイ ダルシリカスラリー （^#{匕学工業 （株） 製" PL— 20"、 平均 強： 370 nm) のシ リカ灘を 15wt%に調節したものを用いた 、 実施例 1の 〔粒子を含む領域の形 成〕 及び〔ドライエツチンク！ と同じ操作を行った。 この例における粒子密度は 9x 10 8 cm— 2であった。
得られた半 ί本発光^?について実施例 1の 〔半 ί本 ^？の光出力 i面〕 と同じ条 件で謹した。 主な $8i条件を表 3に、 半 本軒の讓結果を表 4に示す。 実施例 4
実施例 1の 〔MOVPEによる半導体層の成長〕 と同じ操作を行った。
形成された p型コンタクト層の上に、 スピンコート法でコロイダルシリカスラリー （シ リカ MJt: 10wt%) を塗布し、 p型コンタクト層上にシリカ粒子を含む領域を形成し た。 粒子として、 コロイダルシリカスラリー （日本賺 （株） 製 "KE— W50"、 平均 ¾|圣： 550 nm) に含まれるシリカ粒子を用いた。 この例における粒子密度は 2 X 10 8 cm—2であった。
次いで、 ドライエッチング時間を 10分に した以外、 実施例 1の 〔ドライエツチン と同じ操作を行って、 半導体発光素子を得た。 この例では、 ドライエッチングにより、 窒化物半割本層は、 基板面の垂直方向に 0. 9〃mエッチングされた。 ドライエッチング により、 シリカの Dmaxは 0. 3〃mになり、 ドライエッチング前のシリカの直径の約 55%であった。
得られた半 本発光^ fについて実施例 1の 〔半 本発光^?の光出力 fl¾〕 と同じ条 件で した。 主な |¾i条件を表 3に、 半導体素子の 面結果を表 4に示す。 比翻 2
シリ力粒:子を含む領域を形成せず、 凸部を形成しなかった以外は実施例 3と同じ操作を 行って半 本発光軒を得た。 半 本 軒について鎌例 1と同じ条件で議した。 結果を表 4に示す。 難条件
Figure imgf000019_0001
表 4 製品物性
Figure imgf000019_0002
* 実施例 3、 4及び比較 2では、 製品物性を比^ Tるため、 〔MOVP Eによる半導 体層の成長〕 により得られた半^ f本基板を分割して、 それぞれの軒を作製した。
産業上の利用分野
本発明の難方法によれば、 高い輝度を示す半^ {本発光^?が提供される。 半 本発光 ¾ΐは、 紫外光、 青舰もしくは禄^ 6を発する発光ダイオード軒、 または紫外光、 青 色光もしく〖識 fe½レーザダイォ一ド素子として好適に用いられる。

Claims

請 求 の 範 囲
1. 工程 (a)〜 (c)を含む半難発光軒の難方法。
(a)基板上に半 ¾ί本層を成長させる工程、
(b)半 (本層上に、 平均 圣が 0. 0 l m〜10^mである粒子を含み、 面密度が 2 X 106 c m— 2~ 2 X 1010 c m— 2である領域を形成する工程、
(c)半斬本層をドライエッチングし、 錐及び錐台から選ばれる凸部を形成する工程。
2. さらに、 電極の形成工程 (d)を含む、 請求項 1記載の^ t方法。
3. 基板は、 サファイア、 S i C、 S i、 MgAl 204、 L iTa〇3、 ZrB2、 Cr B2及び窒化ガリウムから選ばれる少なくとも 1つからなる請求項 1記載の Mi方法。
4. 半 ί本層は、 金属窒化物である請求項 1記載の $¾1方法。
5. 半 本層は、 三；^素化物である請求項 4記載の製造方法。
6. 成長は、 有機金属飾成長、 泉エピタキシー、 ハイドライド細成長により行わ れる請求項 1記載の^ 方法。
7. 粒子は、 有機物または無機物である請求項 1記載の 3方法。
8. 無機物は、 酸化物、 窒化物、 炭化物、 硼化物、 硫化物及び金属からなる群より選ばれ る少なくとも 1つである請求項 7記載の製 it ^法。
9. 酸化物は、 シリカ、 アルミナ、 ジルコニァ、 チタニア、 セリア、 マグネシア、 酸化亜 鉛、 酸化スズおよびィットリゥムアルミニウムガ一ネットからなる群より選ばれる少 なくとも 1つを含む請求項 8記載の 方法。
10. 酸化物はシリカである請求項 9記載の纖方法。
11. 金属は、 S i、 Ni、 W、 Ta、 Cr、 T i、 Mg、 Ca、 Al、 Au、 Agおよ び Z nからなる群より選ばれる少なくとも 1つである請求項 8記載の^ i方法。
12. 工程 (b)の形成は、 粒子を分散させたスラリーに基板を浸漬すること、 基板にスラ リ一を塗布すること、 または基板にスラリ一を噴霧することにより行われる請求項 1記載 の難方法。
13. ドライエッチングは、 粒子の基板面に水平な方向における駄径が、 粒子の平均粒 径の 80 %以下となるまで行われる請求項 1記載の製造方法。
14. 工程 (c)において形成される錐台は、 上底面の面積が下底面の面積に対して 25% 以下である請求項 1記載の難方法。
15. 工程 (c)において形成される錐台は、 高さが 0. 05〃 m〜 5. 0μ mであり、 下 底面の直径が 0. 05 im〜2. 0 mである請求項 1記載の^ i方法。
16. 工程 (c)において形成される錐は、 高さが 0. 05 im~5. 0〃mであり、 底面 の直径が 0. 05/ m〜2. 0 μ mである請求項 1記載の ¾B方法。
17. 工程 (b)の後、 半 # (本層上にレジスト膜を形成し、 フォトリソグラフィ一法により レジスト膜を所定の形状にパ夕一ニングし、 かつ、 工程 (c)の後、 レジスト膜で被覆 された部分のレジストを^ ¾する工程 (e)を含む請求項 1記載の製造方法。
18. 工程 (c)の後、 凸部を透明性電«で被覆する工程 (f)を含む請求項 1記載の ¾ϋ方 法。
19. 次の (i)〜(ii)を含む半 本 *ΐ。
(i)錐、 錐台から選ばれる凸部を有する半 本層、
(ii)電極、 及び
凸部が錐台である場合、 凸部は高さが 0. 05 ΠΙ〜5. 0 mであり、 下底面の直 径が 0. 05 m〜2. 0 mであり、 凸部が錐である：^、 凸部は高さが 0. 05 m- 5. 0 mであり、 底面の直径が 0. 05 m〜2. 0 mである。
20. 凸部は、 光取り出し面に対する垂直断面により凸部の頂点を分割したとき、 その断 面の輪郭線が少なくとも 2つ曲線部分を含み、 力つ凸部の底部側にある曲線部分の曲 率半径がそれより頂点側にある曲線部分の曲率半径に比べて大きいものである請求項
1 9記載の半難素子。
2 1. 半導体層は、 低温バッファ一層、 n型コンタクト層、 発光層及び p型コンタクト層 からなる群より選ばれる請求項 1 9記載の半 本^?。
2 2. 半導体層は p型コンタクト層である請求項 2 1記載の半導体素子。
PCT/JP2006/303208 2005-02-18 2006-02-16 半導体発光素子及びその製造方法 WO2006088228A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
GB0718102A GB2439665A (en) 2005-02-18 2006-02-16 Semiconductor luminous element and method for manufacture thereof
DE112006000411T DE112006000411T5 (de) 2005-02-18 2006-02-16 Halbleiter-lichtemittierende-Vorrichtung und Verfahren zur Herstellung derselben
US11/883,805 US7811839B2 (en) 2005-02-18 2006-02-16 Semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-041874 2005-02-18
JP2005041874 2005-02-18

Publications (1)

Publication Number Publication Date
WO2006088228A1 true WO2006088228A1 (ja) 2006-08-24

Family

ID=36916623

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/303208 WO2006088228A1 (ja) 2005-02-18 2006-02-16 半導体発光素子及びその製造方法

Country Status (7)

Country Link
US (1) US7811839B2 (ja)
KR (1) KR20070104421A (ja)
CN (1) CN101120451A (ja)
DE (1) DE112006000411T5 (ja)
GB (1) GB2439665A (ja)
TW (1) TW200637037A (ja)
WO (1) WO2006088228A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270416A (ja) * 2007-04-18 2008-11-06 Sanken Electric Co Ltd 物体に粗面を形成する方法
WO2009063954A1 (ja) * 2007-11-16 2009-05-22 Ulvac, Inc. 基板処理方法及びこの方法によって処理された基板
JP2011146546A (ja) * 2010-01-15 2011-07-28 Toyoda Gosei Co Ltd 発光装置の製造方法
WO2012176369A1 (ja) * 2011-06-24 2012-12-27 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法
JP2015002239A (ja) * 2013-06-14 2015-01-05 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2018061049A (ja) * 2017-11-16 2018-04-12 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd ３族窒化物半導体発光素子およびその製造方法
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
US20110012154A1 (en) * 2007-12-28 2011-01-20 Mitsubishi Chemical Corporation Led element and method for manufacturing led element
US8461608B2 (en) * 2008-06-26 2013-06-11 3M Innovative Properties Company Light converting construction
EP2308101A4 (en) * 2008-06-26 2014-04-30 3M Innovative Properties Co SEMICONDUCTOR LIGHT CONVERSION CONSTRUCTION
US20110101402A1 (en) * 2008-06-26 2011-05-05 Jun-Ying Zhang Semiconductor light converting construction
WO2009158158A2 (en) * 2008-06-26 2009-12-30 3M Innovative Properties Company Method of fabricating light extractor
KR100956499B1 (ko) * 2008-08-01 2010-05-07 주식회사 실트론 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
EP2387081B1 (en) * 2010-05-11 2015-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same
CN101908590A (zh) * 2010-07-28 2010-12-08 武汉迪源光电科技有限公司 一种三角锥出光面的高效发光二极管
JP5143214B2 (ja) * 2010-11-29 2013-02-13 株式会社東芝 半導体発光素子
US9209019B2 (en) 2013-09-05 2015-12-08 Diftek Lasers, Inc. Method and system for manufacturing a semi-conducting backplane
US9455307B2 (en) 2011-10-14 2016-09-27 Diftek Lasers, Inc. Active matrix electro-optical device and method of making thereof
JP6084226B2 (ja) * 2011-10-14 2017-02-22 ディフテック レーザーズ インコーポレイテッド 基板上に位置付けられる平坦化された半導体粒子
US10312310B2 (en) 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof
WO2020011117A1 (zh) * 2018-07-12 2020-01-16 江西兆驰半导体有限公司 一种提高光提取效率的紫外发光二极管芯片及其制作方法
CN113328019B (zh) * 2021-05-24 2022-08-23 厦门乾照光电股份有限公司 一种外延生长衬底、半导体外延结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200162A (ja) * 1997-01-10 1998-07-31 Sanken Electric Co Ltd 半導体発光素子
JP2003218383A (ja) * 2002-01-18 2003-07-31 Toshiba Corp 半導体発光素子及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504180B1 (en) 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
JP3466144B2 (ja) * 2000-09-22 2003-11-10 士郎 酒井 半導体の表面を荒くする方法
TW576864B (en) 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
US6921924B2 (en) * 2003-06-18 2005-07-26 United Epitaxy Company, Ltd Semiconductor light-emitting device
WO2005004247A1 (en) 2003-07-03 2005-01-13 Epivalley Co., Ltd. Iii-nitride compound semiconductor light emitting device
JP4277617B2 (ja) 2003-08-08 2009-06-10 日立電線株式会社 半導体発光素子の製造方法
TWI234295B (en) 2003-10-08 2005-06-11 Epistar Corp High-efficiency nitride-based light-emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200162A (ja) * 1997-01-10 1998-07-31 Sanken Electric Co Ltd 半導体発光素子
JP2003218383A (ja) * 2002-01-18 2003-07-31 Toshiba Corp 半導体発光素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SCHNITZER I. ET AL.: "30% external quantum efficiency from surface textured, thin-film light-emitting diodes", APPL. PHYS. LETT., vol. 63, no. 16, 1993, pages 2174 - 2176, XP000404433 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270416A (ja) * 2007-04-18 2008-11-06 Sanken Electric Co Ltd 物体に粗面を形成する方法
WO2009063954A1 (ja) * 2007-11-16 2009-05-22 Ulvac, Inc. 基板処理方法及びこの方法によって処理された基板
RU2459312C2 (ru) * 2007-11-16 2012-08-20 Улвак, Инк. Способ обработки подложек и подложка, обработанная этим способом
JP5232798B2 (ja) * 2007-11-16 2013-07-10 株式会社アルバック 基板処理方法
TWI423325B (zh) * 2007-11-16 2014-01-11 Ulvac Inc 基板處理方法及藉由該方法處理過的基板
JP2011146546A (ja) * 2010-01-15 2011-07-28 Toyoda Gosei Co Ltd 発光装置の製造方法
WO2012176369A1 (ja) * 2011-06-24 2012-12-27 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法
US8841220B2 (en) 2011-06-24 2014-09-23 Panasonic Corporation Gallium nitride based semiconductor light-emitting element, light source, and method for forming unevenness structure
JP2015002239A (ja) * 2013-06-14 2015-01-05 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2018061049A (ja) * 2017-11-16 2018-04-12 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
KR20070104421A (ko) 2007-10-25
TW200637037A (en) 2006-10-16
DE112006000411T5 (de) 2008-02-28
CN101120451A (zh) 2008-02-06
GB2439665A (en) 2008-01-02
US20080149952A1 (en) 2008-06-26
US7811839B2 (en) 2010-10-12
GB0718102D0 (en) 2007-10-24

Similar Documents

Publication Publication Date Title
WO2006088228A1 (ja) 半導体発光素子及びその製造方法
CN101218688B (zh) 基板和半导体发光元件的制造方法
JP6257692B2 (ja) 基板上にナノ構造を形成させる方法及びその使用
WO2007114503A1 (ja) 基板の微細加工方法、基板の製造方法および発光素子
TWI415288B (zh) 獨立基板、其製造方法，以及半導體發光元件
US9647183B2 (en) Vertical light emitting diode with photonic nanostructures and method of fabrication thereof
JP5512109B2 (ja) 半導体発光素子
WO2007069774A1 (ja) 窒化ガリウム系化合物半導体発光素子
JP2006261659A (ja) 半導体発光素子の製造方法
US20100155754A1 (en) Group III Nitride Semiconductor Light Emitting Device and Method for Producing the Same
JP6002427B2 (ja) Ｌｅｄ用基板及びその製造方法
CN106206896B (zh) 复合图形化蓝宝石衬底及其外延片的制作方法
JP2010192645A (ja) 半導体発光素子及びその製造方法
WO2008140254A1 (en) Method of manufacturing semiconductor substrate having gan layer
Park et al. Enhancement of photo-and electro-luminescence of GaN-based LED structure grown on a nanometer-scaled patterned sapphire substrate
WO2015147135A1 (ja) エピタキシャル成長用基板及びそれを用いた発光素子
JP2007059762A (ja) 半導体積層基板およびその製造方法並びに半導体発光素子
CN101740704B (zh) 一种光子晶体结构GaN基LED的制作方法
Sung et al. InGaN/GaN light emitting diodes grown on nanoimprint-based hollow-patterned sapphire substrates
CN102569038A (zh) 图形化衬底的制作方法
Hsieh et al. Improvement of epitaxy GaN quality using liquid-phase deposited nano-patterned sapphire substrates
CN102255009A (zh) Led芯片的制造方法
TW202044613A (zh) 發光裝置表面粗化的方法與發光裝置
Lin et al. Using ${\rm BCl} _ {3} $-Based Plasma to Modify Wet-Etching Pattern Sapphire Substrate for Improving the Growth of GaN-Based LEDs
WO2015159843A1 (ja) エピタキシャル成長用基板の製造方法、それより得られるエピタキシャル成長用基板及びその基板を用いた発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11883805

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680004866.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020077018853

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1120060004115

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 0718102

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20060216

WWE Wipo information: entry into national phase

Ref document number: 0718102.7

Country of ref document: GB

RET De translation (de og part 6b)

Ref document number: 112006000411

Country of ref document: DE

Date of ref document: 20080228

Kind code of ref document: P

122 Ep: pct application non-entry in european phase

Ref document number: 06714348

Country of ref document: EP

Kind code of ref document: A1