WO2006080276A1 - キャパシタンス素子製造方法、エッチング方法 - Google Patents

キャパシタンス素子製造方法、エッチング方法 Download PDF

Info

Publication number
WO2006080276A1
WO2006080276A1 PCT/JP2006/300969 JP2006300969W WO2006080276A1 WO 2006080276 A1 WO2006080276 A1 WO 2006080276A1 JP 2006300969 W JP2006300969 W JP 2006300969W WO 2006080276 A1 WO2006080276 A1 WO 2006080276A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
etching
gas
lower electrode
electrode film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/300969
Other languages
English (en)
French (fr)
Inventor
Yutaka Kokaze
Masahisa Ueda
Mitsuhiro Endo
Koukou Suu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2007500496A priority Critical patent/JPWO2006080276A1/ja
Priority to DE112006000261.9T priority patent/DE112006000261B4/de
Priority to CN2006800033282A priority patent/CN101111929B/zh
Publication of WO2006080276A1 publication Critical patent/WO2006080276A1/ja
Priority to US11/878,172 priority patent/US20080026539A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H10P50/285—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means of materials not containing Si, e.g. PZT or Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials

Definitions

  • the present invention relates to etching of a noble metal, oxide, and noble metal multilayer structure used in ferroelectric memories, piezoelectric MEMS devices, multilayer capacitors, and the like.
  • Ferroelectric materials such as Bi Ti O, Pb (Zr, Ti) 0, and (Bi, La) Ti O have low reactivity and
  • Patent Document 1 Japanese Patent Laid-Open No. 9-266200
  • an object of the present invention is to provide an etching technique suitable for miniaturization.
  • the present invention provides a lower electrode film disposed on a substrate, a dielectric film disposed on a partial region of the lower electrode film, and the dielectric film An upper electrode film disposed, an inorganic film disposed on the upper electrode film, and disposed on the inorganic film An etching object (A) in which at least a part of the surface of the lower electrode film and the surface of the organic resist film are exposed, and the lower electrode film and the dielectric are etched.
  • the present invention also provides the lower electrode film disposed on the substrate, the dielectric film disposed on the lower electrode film, and the upper electrode disposed on a partial region of the dielectric film.
  • a capacitance element manufacturing method comprising a step of etching an etching object (B) whose surface is exposed, wherein the etching object (B) is exposed to plasma of a dielectric film etching gas, and the organic resist film is exposed. In the capacitance element manufacturing method, the dielectric film exposed on the surface of the etching object (B) is etched while remaining, and the etching object (A) is formed.
  • the present invention also provides the lower electrode film disposed on the substrate, the dielectric film disposed on the lower electrode film, the upper electrode film disposed on the dielectric film, The inorganic electrode film disposed on a partial region of the upper electrode film and the organic resist film disposed on the inorganic film, and at least a partial surface of the upper electrode film and the organic resist film
  • a method of manufacturing a capacitance element comprising: etching an etching target (C) having an exposed surface thereof, wherein the etching target (C) is exposed to plasma of an upper electrode film etching gas, and the organic resist film
  • the upper electrode film exposed on the surface of the etching object (C) is etched to form the etching object (B).
  • the present invention also provides the lower electrode film disposed on the substrate, the dielectric film disposed on the lower electrode film, the upper electrode film disposed on the dielectric film, The inorganic film disposed on the upper electrode film, and disposed on a partial region of the inorganic film And a step of etching an etching object (D) in which at least a part of the surface of the inorganic film and the surface of the organic resist film are exposed.
  • the etching object (D) is exposed to plasma of a metal film etching gas, and the inorganic film exposed on the surface of the etching object (D) is etched while leaving the organic resist film, and the etching object ( C) is a method for manufacturing a capacitance element.
  • the lower electrode etching gas is a C1 gas, a Br gas, or a BC1 gas.
  • a capacitance element manufacturing method containing at least one kind of gas of 2 2 3 and oxygen gas.
  • the lower electrode film is a film containing Pt, Ir, Au, Ru, iridium oxide, noretium oxide, strontium ruthenium oxide, and the dielectric film is an oxide.
  • the inorganic film is a Ti film, a TiN film, a TiAIN film, or a laminated film thereof.
  • the present invention also provides a lower electrode film disposed on a substrate, a dielectric film disposed on a partial region of the lower electrode film, an upper electrode film disposed on the dielectric film, Etching with an inorganic film disposed on the upper electrode film and an organic resist film disposed on the inorganic film, wherein at least a part of the surface of the lower electrode film and the surface of the organic resist film are exposed
  • An etching method for etching an object (A) wherein the etching object (A) is exposed to a plasma of a lower electrode etching gas to leave the inorganic film on the surface of the etching object (A).
  • the exposed organic resist film and the lower electrode film are etched.
  • the present invention also provides the lower electrode film disposed on the substrate, the dielectric film disposed on the lower electrode film, and the upper electrode disposed on a partial region of the dielectric film.
  • An etching method comprising a step of etching an etching target (B) whose surface is exposed, wherein the etching target (B) is exposed to a plasma of a dielectric film etching gas, leaving the organic resist film. However, the surface of the etching object (B) is exposed.
  • the present invention also provides the lower electrode film disposed on the substrate, the dielectric film disposed on the lower electrode film, the upper electrode film disposed on the dielectric film, The inorganic electrode film disposed on a partial region of the upper electrode film and the organic resist film disposed on the inorganic film, and at least a partial surface of the upper electrode film and the organic resist film
  • the etching method includes a step of etching the etching target object (C) having the surface exposed to the surface, wherein the etching target object (C) is exposed to plasma of an upper electrode film etching gas, and the organic resist film is removed.
  • the upper electrode film exposed on the surface of the object to be etched (C) is etched while remaining to form the object to be etched (B).
  • the present invention also provides the lower electrode film disposed on the substrate, the dielectric film disposed on the lower electrode film, the upper electrode film disposed on the dielectric film, The inorganic film disposed on the upper electrode film and the organic resist film disposed on a partial region of the inorganic film, at least a partial surface of the inorganic film and a surface of the organic resist film And etching the etching object (D) where the etching object is exposed, wherein the etching object (D) is exposed to a plasma of a metal film etching gas to leave the organic resist film while leaving the organic resist film.
  • the inorganic film exposed on the surface of the etching object (D) is etched to form the etching object (C).
  • the lower electrode etching gas is a C1 gas, a Br gas, or a BC1 gas.
  • the lower electrode film is a film containing Pt, Ir, Au, Ru, iridium oxide, noretium oxide, strontium ruthenium oxide, and the dielectric film is an oxide.
  • the inorganic film is a Ti film, a TiN film, a TiAIN film, or a laminated film thereof.
  • FIG. 2 (e) to (g): Cross-sectional view for explaining the method of the present invention
  • FIG. 3 is a graph for explaining the difference in etching rate depending on the presence or absence of 0 gas.
  • Reference numeral 5 in FIGS. L (a) to (d) and FIGS. 2 (e) to (g) represents a processing object to which the method of the present invention can be applied.
  • the processing object 5 has a semiconductor substrate 10 as shown in FIG. 1 (a). On the semiconductor substrate 10, an insulating film 11, a lower electrode film 12, and a dielectric The film 13 and the upper electrode film 14 are formed in this order from the lower layer.
  • the dielectric film 13, and the upper electrode film 14 of the processing object 5 by etching, first, as shown in FIG. An inorganic film 15 is formed on the surface of the upper electrode film 14, and then a patterned organic resist film 20 is formed on the surface of the exposed inorganic film 15 as shown in FIG. D) is formed. The surface of the inorganic film 15 is partially covered by the organic resist film 20.
  • the organic resist film 20 is an ordinary photoresist film for semiconductors, is made of a photoreactive resin, and is patterned by exposure-development.
  • the first etching gas is a gas that can etch the inorganic film 15 without etching the organic resist film 20 and the upper electrode film 14, and the inorganic film 15 is a Ti film, Ta film, Zr film, Hf C1 gas, BC1 gas in the case of a film, or nitride film thereof (for example, TiN film) or TiAIN film
  • the inorganic film is a Ti film, TiN film, or TiAIN film.
  • the organic resist film 20 is moved to the second reaction chamber without peeling off, and a second etching gas (upper electrode etching) different from the first etching gas is moved into the second reaction chamber. Gas) is introduced to form a second etching gas plasma, and the upper electrode film 14 exposed on the surface is etched using the organic resist film 20 as a mask. As a result, the upper electrode film 14 other than the portion protected by the organic resist film 20 and the inorganic film 15 is etched, and the surface of the dielectric film 13 is partially exposed as shown in FIG. An etching object (B) is formed.
  • a second etching gas upper electrode etching
  • the second etching gas is a gas that etches the upper electrode film 14 without etching the organic resist film 20 and the dielectric film 13.
  • the upper electrode film 14 and the lower electrode film 12 are made of a metal film of Pt, Ir, Au, Ru, or an alloy thereof, an oxide film such as iridium oxide, ruthenium oxide, strontium ruthenium oxide, or the like. It can be constituted by a laminated film of metal films, a laminated film of those oxide films, or a laminated film of these metal films and those oxide films.
  • a mixed gas of rare gas such as Ar gas and BC1 gas can be used as the second etching gas.
  • the organic resist film 20 is moved to the third reaction chamber without peeling off, and the third reaction chamber is moved.
  • a third etching gas (dielectric etching gas) different from the second etching gas is introduced into the inside, and plasma of the third etching gas is formed and exposed to the surface using the organic resist film 20 as a mask.
  • the dielectric film 13 to be etched is etched.
  • the organic resist film 20 and the dielectric film 13 other than the portion protected by the inorganic film 15 are etched, and the surface of the lower electrode film 12 is partially exposed and etched as shown in FIG.
  • the object (A) is formed.
  • An upper electrode film 14 is located between the remaining dielectric film 13 and the inorganic film 15.
  • the third etching gas is a gas that etches the dielectric film 13 without etching the organic resist film 20 and the lower electrode film 12, and the dielectric film 13 includes (Ba, Sr) TiO, SrTiO, etc.
  • the third etching gas is A
  • r Contains rare gas such as gas and CF gas, and any of BC1 gas, HBr gas, C1 gas
  • Etching gas containing one or more kinds of gases can be used.
  • the organic resist film 20 is thinned. Etching of the dielectric film 13 When the process is completed, the organic resist film 20 remains.
  • the organic resist film 20 is moved to the fourth reaction chamber without being peeled off, and a fourth etching gas for etching the organic resist film 20 and the lower electrode film 12 in the fourth reaction chamber is obtained. (Lower electrode etching gas) is introduced to form the plasma.
  • the organic resist film 20 is not etched when the upper electrode film 14 described above is etched, and the organic resist film 20 is etched when the lower electrode film 12 is etched.
  • the fourth etching gas used here is a mixed gas of rare gas such as Ar gas, C1 gas and O gas.
  • the fourth etching gas may contain O gas at a volume ratio of 25% or more.
  • the resist film 20 is quickly removed.
  • the organic resist film 20 is used as a mask to etch the lower electrode film 12
  • the etching speed of the organic resist film 20 is fast.
  • the etching of the lower electrode film 12 is not completed.
  • the inorganic film 15 is not etched by the fourth etching gas, after the organic resist film 20 is removed, the inorganic film 15 serves as a mask, and the portion covered with the inorganic film 15 is protected. In this state, the etching of the lower electrode film 12 whose surface is partially exposed proceeds, the exposed portion of the lower electrode film 12 is removed, and the insulating film 11 is exposed. As a result, a capacitance element is obtained by the patterned lower electrode film 12, dielectric film 13, and upper electrode film 14, respectively.
  • etching gas If an etching gas is used, the etching gas plasma and the residue of the organic resist film react to produce an etching product containing carbon. This product tends to redeposit on the pattern sidewalls. Therefore, etching gas that does not contain O gas
  • the organic resist film 20 does not remain.
  • the etching gas for the oxide dielectric cannot contain a large amount of O gas. Also
  • the fourth etching gas of the present invention contains O 2 in the gas for etching the lower electrode film 12.
  • the organic resist film 20 can be quickly removed without increasing the number of steps.
  • the removal of the organic resist film 20 is particularly rapid when O gas is contained in an amount of 25% by volume or more.
  • the inorganic film 15 is exposed to an etching gas plasma containing O gas, the inorganic film 15
  • An oxide film of the constituent material of the inorganic film 15 is formed on the surface 15 so that the etching does not proceed, and the portion covered with the inorganic film 15 is protected. Containing O gas at a concentration of 25% or more
  • the graph of Fig. 3 shows that an inorganic film 15 made of a TiN film is etched with a mixed gas of C1 gas and O gas.
  • the force in which the upper electrode film 14 and the lower electrode film 12 are single-layer films is used in the present invention.
  • the upper electrode film 14 and the lower electrode film 12 may be a multilayer film in which one kind or two or more kinds of films are laminated.
  • the reaction chamber is changed every time the film to be etched is changed, but the inorganic film 15 to the lower electrode film 12 may be continuously etched in the same reaction chamber.

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

　微細化に適したエッチング技術を提供する。 　基板１０上に下部電極膜１２と誘電体膜１３と上部電極膜１４がこの順序で積層された処理対象物５上に無機質膜１５を形成し、その表面にパターニングした有機レジスト膜２０を配置し、無機質膜１５と上部電極膜１４と誘電体膜１３を有機レジスト膜２０をマスクとしてエッチングした後、下部電極膜１２をエッチングするガスで有機レジスト膜２０を除去すると共に露出された無機質膜１５をマスクとして下部電極膜１２をエッチングする。マスクとなる膜を形成し直さないので微細パターンを精度良く作れる。

Description

キャパシタンス素子製造方法、エッチング方法
技術分野
[0001] 本発明は、強誘電体メモリ、圧電 MEMSデバイス、積層コンデンサなどに用いられ る貴金属、酸化物、貴金属の積層構造のエッチングに関するものである。
背景技術
[0002] 近年、半導体素子の高集積化、小型化、低消費電力の要求から、微細パターンの エッチング技術が求められている。強誘電体メモリで用いられている Ir、 Pt、 IrOx、 P tO、 SRO等の貴金属、（Ba, Sr)TiO、 SrTiOなどの常誘電体酸化物、 SrBi Ta O
2 3 2 2
、 Bi Ti O 、 Pb (Zr, Ti) 0、 (Bi, La) Ti O などの強誘電体は反応性が低く、エツ
9 4 3 12 3 4 5 12
チング時にパターン側壁に再付着する。
[0003] 再付着物は電極間のリークの原因となるので各層をエッチングする毎にフォトリソグ ラフィ—行程を行う必要があり、各層を同じ大きさ、幅で形成できないため、形成され るパターンは階段状になってしまう。
[0004] そのため工程数が多くなると共に、メモリセルサイズが大きくなり微細化が難しいと V、う問題があった。また一回のフォトリソグラフィー行程で貴金属 ·酸ィ匕物 ·貴金属の 積層構造を一括でエッチングする場合、パターン側壁に貴金属が再付着しやすくな ると共に、各層でエッチングガスが異なるため最適なマスク材がな力つた。
特許文献 1：特開平 9— 266200号公報
発明の開示
発明が解決しょうとする課題
[0005] 上記従来技術の問題点を解決するために、本発明の課題は、微細化に適したエツ チング技術を提供することにある。
課題を解決するための手段
[0006] 上記課題を解決するため、本発明は、基板上に配置された下部電極膜と、前記下 部電極膜の一部領域上に配置された誘電体膜と、前記誘電体膜上に配置された上 部電極膜と、前記上部電極膜上に配置された無機質膜と、前記無機質膜上に配置 された有機レジスト膜とを有し、少なくとも前記下部電極膜の一部表面と前記有機レ ジスト膜の表面とが露出されたエッチング対象物 (A)をエッチングし、前記下部電極 膜と前記誘電体膜と前記上部電極膜とが積層されたキャパシタンス素子を製造する キャパシタンス素子製造方法であって、前記エッチング対象物 (A)を下部電極エッチ ングガスのプラズマに曝し、前記無機質膜を残しながら前記エッチング対象物 (A)の 表面に露出する前記有機レジスト膜と前記下部電極膜をエッチングするキャパシタン ス素子製造方法である。
また、本発明は、前記基板上に配置された前記下部電極膜と、前記下部電極膜上 に配置された前記誘電体膜と、前記誘電体膜の一部領域上に配置された前記上部 電極膜と、前記上部電極膜上に配置された前記無機質膜と、前記無機質膜上に配 置された有機レジスト膜とを有し、少なくとも前記誘電体膜の一部表面と前記有機レ ジスト膜の表面とが露出されたエッチング対象物 (B)をエッチングする工程を有するキ ャパシタンス素子製造方法であって、前記エッチング対象物 (B)を誘電体膜エツチン グガスのプラズマに曝し、前記有機レジスト膜を残しながら、前記エッチング対象物（ B)の表面に露出する前記誘電体膜をエッチングし、前記エッチング対象物 (A)を形 成するキャパシタンス素子製造方法である。
また、本発明は、前記基板上に配置された前記下部電極膜と、前記下部電極膜上 に配置された前記誘電体膜と、前記誘電体膜上に配置された前記上部電極膜と、前 記上部電極膜の一部領域上に配置された前記無機質膜と、前記無機質膜上に配置 された前記有機レジスト膜とを有し、少なくとも前記上部電極膜の一部表面と前記有 機レジスト膜の表面とが露出されたエッチング対象物 (C)をエッチングする工程を有 するキャパシタンス素子製造方法であって、前記エッチング対象物 (C)を上部電極膜 エッチングガスのプラズマに曝し、前記有機レジスト膜を残しながら、前記エッチング 対象物 (C)の表面に露出する前記上部電極膜をエッチングし、前記エッチング対象 物 (B)を形成するキャパシタンス素子製造方法である。
また、本発明は、前記基板上に配置された前記下部電極膜と、前記下部電極膜上 に配置された前記誘電体膜と、前記誘電体膜上に配置された前記上部電極膜と、前 記上部電極膜上に配置された前記無機質膜と、前記無機質膜の一部領域上に配置 された前記有機レジスト膜とを有し、少なくとも前記無機質膜の一部表面と前記有機 レジスト膜の表面とが露出されたエッチング対象物 (D)をエッチングする工程を有する キャパシタンス素子製造方法であって、前記エッチング対象物 (D)を金属膜エツチン グガスのプラズマに曝し、前記有機レジスト膜を残しながら、前記エッチング対象物（ D)の表面に露出する前記無機質膜をエッチングし、前記エッチング対象物 (C)を形 成するキャパシタンス素子製造方法である。
また、本発明は、前記下部電極エッチングガスは C1ガス、 Brガス、 BC1ガスのうち
2 2 3 の少なくとも一種類のガスと、酸素ガスをと含有するキャパシタンス素子製造方法であ る。
また、本発明は、前記下部電極膜は、 Pt、 Ir、 Au、 Ru、イリジウム酸ィ匕物、ノレテ-ゥ ム酸化物、ストロンチウム ルテニウム オキサイドを含有する膜であり、前記誘電体 膜は酸化物であり、前記無機質膜は、 Ti膜、 TiN膜、 TiAIN膜、又はそれらの積層 膜であるキャパシタンス素子製造方法である。
また、本発明は、基板上に配置された下部電極膜と、前記下部電極膜の一部領域 上に配置された誘電体膜と、前記誘電体膜上に配置された上部電極膜と、前記上部 電極膜上に配置された無機質膜と、前記無機質膜上に配置された有機レジスト膜と を有し、少なくとも前記下部電極膜の一部表面と前記有機レジスト膜の表面とが露出 されたエッチング対象物 (A)をエッチングするエッチング方法であって、前記エツチン グ対象物 (A)を下部電極エッチングガスのプラズマに曝し、前記無機質膜を残しなが ら前記エッチング対象物 (A)の表面に露出する前記有機レジスト膜と前記下部電極 膜をエッチングするエッチング方法である。
また、本発明は、前記基板上に配置された前記下部電極膜と、前記下部電極膜上 に配置された前記誘電体膜と、前記誘電体膜の一部領域上に配置された前記上部 電極膜と、前記上部電極膜上に配置された前記無機質膜と、前記無機質膜上に配 置された有機レジスト膜とを有し、少なくとも前記誘電体膜の一部表面と前記有機レ ジスト膜の表面とが露出されたエッチング対象物 (B)をエッチングする工程を有するェ ツチング方法であって、前記エッチング対象物 (B)を誘電体膜エッチングガスのプラズ マに曝し、前記有機レジスト膜を残しながら、前記エッチング対象物 (B)の表面に露 出する前記誘電体膜をエッチングし、前記エッチング対象物 (A)を形成するエツチン グ方法。
また、本発明は、前記基板上に配置された前記下部電極膜と、前記下部電極膜上 に配置された前記誘電体膜と、前記誘電体膜上に配置された前記上部電極膜と、前 記上部電極膜の一部領域上に配置された前記無機質膜と、前記無機質膜上に配置 された前記有機レジスト膜とを有し、少なくとも前記上部電極膜の一部表面と前記有 機レジスト膜の表面とが露出されたエッチング対象物 (C)をエッチングする工程を有 するエッチング方法であって、前記エッチング対象物 (C)を上部電極膜エッチングガ スのプラズマに曝し、前記有機レジスト膜を残しながら、前記エッチング対象物 (C)の 表面に露出する前記上部電極膜をエッチングし、前記エッチング対象物 (B)を形成 するエッチング方法である。
また、本発明は、前記基板上に配置された前記下部電極膜と、前記下部電極膜上 に配置された前記誘電体膜と、前記誘電体膜上に配置された前記上部電極膜と、前 記上部電極膜上に配置された前記無機質膜と、前記無機質膜の一部領域上に配置 された前記有機レジスト膜とを有し、少なくとも前記無機質膜の一部表面と前記有機 レジスト膜の表面とが露出されたエッチング対象物 (D)をエッチングする工程を有する エッチング方法であって、前記エッチング対象物 (D)を金属膜エッチングガスのプラ ズマに曝し、前記有機レジスト膜を残しながら、前記エッチング対象物 (D)の表面に 露出する前記無機質膜をエッチングし、前記エッチング対象物 (C)を形成するエッチ ング方法である。
また、本発明は、前記下部電極エッチングガスは C1ガス、 Brガス、 BC1ガスのうち
2 2 3 の少なくとも一種類のガスと、酸素ガスをと含有するエッチング方法である。
また、本発明は、前記下部電極膜は、 Pt、 Ir、 Au、 Ru、イリジウム酸ィ匕物、ノレテ-ゥ ム酸化物、ストロンチウム ルテニウム オキサイドを含有する膜であり、前記誘電体 膜は酸化物であり、前記無機質膜は、 Ti膜、 TiN膜、 TiAIN膜、又はそれらの積層 膜であるエッチング方法である。
発明の効果
階段状ではな!/、垂直状パターンに形成することができる。 レジスト膜を付け直さな 、で済む。
露光、現像工程が少なくて済む。
図面の簡単な説明
[0008] [図 l](a)〜(d) :本発明方法を説明するための断面図 (1)
[図 2](e)〜(g) :本発明方法を説明するための断面図 (2)
[図 3]0ガス含有の有無によるエッチングレートの相違を説明するためのグラフ
2
符号の説明
[0009] 10……半導体基板
11……絶縁膜
12……下部電極膜
13……誘電体膜
14……上部電極膜
15……無機質膜
20……有機レジスト膜
発明を実施するための最良の形態
[0010] 図 l(a)〜(d)、図 2(e)〜(g)の符号 5は、本発明方法を適用できる処理対象物を示し ている。
[0011] この処理対象物 5は、図 1(a)に示すように、半導体基板 10を有しており、該半導体 基板 10上には、絶縁膜 11と、下部電極膜 12と、誘電体膜 13と、上部電極膜 14とが 下層からこの順序で形成されて 、る。
[0012] 処理対象物 5の下部電極膜 12と誘電体膜 13と上部電極膜 14とを、エッチングによ つてパター-ングするために、先ず、図 1(b)に示すように、露出する上部電極膜 14表 面に無機質膜 15を形成し、次いで、同図 (c)に示すように、露出する無機質膜 15の 表面上にパターユングした有機レジスト膜 20を形成し、エッチング対象物 (D)を形成 する。有機レジスト膜 20により、無機質膜 15表面は部分的に覆われる。有機レジスト 膜 20は、半導体用の通常のフォトレジスト膜であり、光反応性の榭脂から成り、露光- 現像によってパターユングされる。
[0013] その状態でドライエッチング装置の反応室内に搬入し、第一の反応室内に第一の エッチングガス (金属膜エッチングガス)を導入し、第一のエッチングガスのプラズマを 形成すると、有機レジスト膜 20がマスクとなって露出する無機質膜 15がエッチングさ れ、図 1(d)に示すように、上部電極膜 14の表面が部分的に露出され、エッチング対 象物 (C)が形成される。
[0014] 第一のエッチングガスは、有機レジスト膜 20と上部電極膜 14をエッチングせずに無 機質膜 15をエッチングできるガスであり、無機質膜 15が Ti膜、 Ta膜、 Zr膜、 Hf膜、 又はそれらの窒化膜 (例えば TiN膜)、又は TiAIN膜である場合、 C1ガス、 BC1ガス
2 3
、 Brガスのうち、少なくとも一種類以上のガスを含むエッチングガスである。希ガスを
2
含ませることもできる。
[0015] 特に、第一のエッチングガスが Oガスを含まな 、場合は Tiに対するエッチングレー
2
トが早いので、無機質膜が Ti膜、 TiN膜、又は TiAIN膜の場合に望ましい。
[0016] 次に、有機レジスト膜 20を剥離せずに、第二の反応室に移動させ、該第二の反応 室内に、第一のエッチングガスとは異なる第二のエッチングガス (上部電極エッチング ガス)を導入し、第二のエッチングガスプラズマを形成して、有機レジスト膜 20をマスク として表面に露出する上部電極膜 14をエッチングする。その結果、有機レジスト膜 2 0と無機質膜 15で保護された部分以外の上部電極膜 14がエッチングされ、図 2(e)に 示すように、誘電体膜 13の表面が部分的に露出され、エッチング対象物 (B)が形成さ れる。
[0017] 第二のエッチングガスは、有機レジスト膜 20と誘電体膜 13をエッチングせずに上部 電極膜 14をエッチングするガスである。
[0018] 上部電極膜 14や下部電極膜 12は、 Pt、 Ir、 Au、 Ru、又はそれらの合金の金属膜 、イリジウム酸化物、ルテニウム酸化物、ストロンチウム ルテニウム オキサイド等の 酸化物膜、又はそれらの金属膜の積層膜、それらの酸ィ匕物膜の積層膜、それらの金 属膜とそれらの酸ィ匕物膜の積層膜によって構成することができる。
上部電極膜 14や下部電極膜 12が上記記載の材料により構成されている場合、第 二のエッチングガスには、 Arガス等の希ガスと BC1ガスの混合ガスを用いることがで
3
きる。
[0019] 次に、有機レジスト膜 20を剥離せずに、第三の反応室に移動させ、第三の反応室 内に、第二のエッチングガスとは異なる第三のエッチングガス (誘電体エッチングガス) を導入し、第三のエッチングガスのプラズマを形成して、有機レジスト膜 20をマスクと して表面に露出する誘電体膜 13をエッチングする。その結果、有機レジスト膜 20と、 無機質膜 15で保護された部分以外の誘電体膜 13がエッチングされ、図 2(f)に示す ように、下部電極膜 12表面が部分的に露出され、エッチング対象物 (A)が形成される 。残った誘電体膜 13と無機質膜 15の間には上部電極膜 14が位置している。
[0020] 第三のエッチングガスは、有機レジスト膜 20と下部電極膜 12をエッチングせずに誘 電体膜 13をエッチングするガスであり、誘電体膜 13が（Ba、 Sr)TiO、 SrTiOなど
2 3 の常誘電体酸化物の膜や、又は SrBi Ta O、 Bi Ti O 、 Pb (Zr, Ti) 0、（Bi, La)
2 2 9 4 3 12 3 4
Ti O 等の強誘電体膜であり、酸化物誘電体である場合、第三のエッチングガスは A
5 12
rガス等の希ガスと、 C Fガスを含有し、且つ、 BC1ガス、 HBrガス、 C1ガスのいずれ
4 8 3 2
か一種以上のガスを含有するエッチングガスを用いることができる。
[0021] 第一〜第三のエッチングガスで、無機質膜 15と上部電極膜 14と誘電体膜 13とを 順番にエッチングする間に、有機レジスト膜 20は薄くなる力 誘電体膜 13のエツチン グが終了したときには、有機レジスト膜 20は残っている。
[0022] 次に、有機レジスト膜 20を剥離せずに、第四の反応室に移動させ、第四の反応室 内に、有機レジスト膜 20と下部電極膜 12をエッチングする第四のエッチングガス (下 部電極エッチングガス)を導入し、そのプラズマを形成する。
[0023] 上述した上部電極膜 14をエッチングする際には有機レジスト膜 20をエッチングせ ず、この下部電極膜 12をエッチングする際には有機レジスト膜 20をエッチングする。
[0024] そのため、上部電極膜 14をエッチングする第二のエッチングガス中には Oガスは
2 含有させず、下部電極膜 12をエッチングする第四のエッチングガス中には Oガスを
2 含有させ、有機物と金属及びその化合物の両方がエッチングされるようにする。ここ で用いた第四のエッチングガスは、 Arガス等の希ガスと C1ガスと Oガスの混合ガス
2 2
である。
[0025] 第四のエッチングガス中に、 Oガスを体積比で 25%以上の割合で含有させると有
2
機レジスト膜 20は速やかに除去される。
[0026] エッチング開始当初は有機レジスト膜 20がマスクとなって下部電極膜 12のエツチン グが進行するが、有機レジスト膜 20のエッチング速度は速い。
本発明では、第四のエッチングガスによって有機レジスト膜 20が除去され、無機質 膜 15の表面が露出したときには下部電極膜 12のエッチングは完了しないようになつ ている。
[0027] 無機質膜 15は、第四のエッチングガスによってはエッチングされないから、有機レ ジスト膜 20が除去された後は、無機質膜 15がマスクとなり、無機質膜 15で覆われた 部分が保護された状態で、部分的に表面が露出する下部電極膜 12のエッチングが 進行し、下部電極膜 12の露出部分は除去され、絶縁膜 11が露出する。その結果、 それぞれパターユングされた下部電極膜 12と誘電体膜 13と上部電極膜 14とでキヤ パシタンス素子が得られる。
[0028] この下部電極膜 12をエッチングする際に有機レジスト膜が残存するため、 Oガスを
2 含まな 、エッチングガスを用いた場合には、エッチングガスのプラズマと有機レジスト 膜の残存物とが反応して炭素を含んだエッチング生成物が作られてしまう。この生成 物はパターン側壁に再付着しやすい。従って Oガスを含有しないエッチングガスを
2
用いて下部電極膜 12をエッチングするときには有機レジスト膜 20は残存しないのが 望ましい。
[0029] 酸ィ匕物誘電体のエッチングガスには、 Oガスを多く含有させることができな 、。また
2
、専用のアツシング室を配置し、誘電体膜 13のエッチング後に有機レジスト膜 20をァ ッシング除去するのは工程が増えて望ましくない。
[0030] 本発明の第四のエッチングガスは、下部電極膜 12をエッチングするガスの中に O
2 ガスが添加されており、有機レジスト膜 20のエッチングと下部電極膜 12のエッチング が連続して行われるから、工程を増やさずに速やかに有機レジスト膜 20を除去する ことができる。特に Oガスが 25体積％以上含まれると有機レジスト膜 20の除去が速
2
やかである。
[0031] また、無機質膜 15が Oガスを含むエッチングガスプラズマに曝されると、無機質膜
2
15表面に無機質膜 15の構成材料の酸ィ匕膜が形成され、エッチングが進行しないよ うになり、無機質膜 15で覆われた部分は保護される。 Oガスが 25%以上の濃度で含
2
有されていると、無機質膜 15表面の酸ィ匕膜形成に有効である。 [0032] 図 3のグラフは、 TiN膜から成る無機質膜 15を、 C1ガスと Oガスの混合ガスでエツ
2 2
チングしたときの、 Oガス含有率 (体積0 /0)とエッチングレートの関係を示すグラフであ
2
る。 Oガスを含有しない場合には lOOnm/分であったもの力 25体積％以上の含
2
有で、ほぼゼロ nmZ分に変わっている。
[0033] なお、無機質膜 15と有機レジスト膜 20とで同一領域が覆われており、レジスト膜を 付け直さないで上部電極膜 14から下部電極膜 12までエッチングされるから、エッチ ング形状が垂直状になり、且つ寸法シフトは小さい。
[0034] 上記実施例は、上部電極膜 14と下部電極膜 12が単層膜であった力 本発明では
、上部電極膜 14と下部電極膜 12は一種類又は二種類以上の膜を積層した多層膜 であってもよい。
[0035] また、上記実施例は被エッチング膜が代わるごとに反応室を代えているが、同一の 反応室内で無機質膜 15から下部電極膜 12までを連続してエッチングしてもよい。

Claims

請求の範囲
[1] 基板上に配置された下部電極膜と、
前記下部電極膜の一部領域上に配置された誘電体膜と、
前記誘電体膜上に配置された上部電極膜と、
前記上部電極膜上に配置された無機質膜と、
前記無機質膜上に配置された有機レジスト膜とを有し、少なくとも前記下部電極膜 の一部表面と前記有機レジスト膜の表面とが露出されたエッチング対象物 (A)をエツ チングし、前記下部電極膜と前記誘電体膜と前記上部電極膜とが積層されたキャパ シタンス素子を製造するキャパシタンス素子製造方法であって、
前記エッチング対象物 (A)を下部電極エッチングガスのプラズマに曝し、前記無機 質膜を残しながら前記エッチング対象物 (A)の表面に露出する前記有機レジスト膜と 前記下部電極膜をエッチングするキャパシタンス素子製造方法。
[2] 前記基板上に配置された前記下部電極膜と、
前記下部電極膜上に配置された前記誘電体膜と、
前記誘電体膜の一部領域上に配置された前記上部電極膜と、
前記上部電極膜上に配置された前記無機質膜と、
前記無機質膜上に配置された有機レジスト膜とを有し、少なくとも前記誘電体膜の 一部表面と前記有機レジスト膜の表面とが露出されたエッチング対象物 (B)をエッチ ングする工程を有するキャパシタンス素子製造方法であって、
前記エッチング対象物 (B)を誘電体膜エッチングガスのプラズマに曝し、 前記有機レジスト膜を残しながら、前記エッチング対象物 (B)の表面に露出する前 記誘電体膜をエッチングし、前記エッチング対象物 (A)を形成する請求項 1記載のキ ャパシタンス素子製造方法。
[3] 前記基板上に配置された前記下部電極膜と、
前記下部電極膜上に配置された前記誘電体膜と、
前記誘電体膜上に配置された前記上部電極膜と、
前記上部電極膜の一部領域上に配置された前記無機質膜と、
前記無機質膜上に配置された前記有機レジスト膜とを有し、少なくとも前記上部電 極膜の一部表面と前記有機レジスト膜の表面とが露出されたエッチング対象物 (c)を エッチングする工程を有するキャパシタンス素子製造方法であって、
前記エッチング対象物 (C)を上部電極膜エッチングガスのプラズマに曝し、 前記有機レジスト膜を残しながら、前記エッチング対象物 (C)の表面に露出する前 記上部電極膜をエッチングし、前記エッチング対象物 (B)を形成する請求項 2記載の キャパシタンス素子製造方法。
[4] 前記基板上に配置された前記下部電極膜と、
前記下部電極膜上に配置された前記誘電体膜と、
前記誘電体膜上に配置された前記上部電極膜と、
前記上部電極膜上に配置された前記無機質膜と、
前記無機質膜の一部領域上に配置された前記有機レジスト膜とを有し、少なくとも 前記無機質膜の一部表面と前記有機レジスト膜の表面とが露出されたエッチング対 象物 (D)をエッチングする工程を有するキャパシタンス素子製造方法であって、 前記エッチング対象物 (D)を金属膜エッチングガスのプラズマに曝し、
前記有機レジスト膜を残しながら、前記エッチング対象物 (D)の表面に露出する前 記無機質膜をエッチングし、前記エッチング対象物 (C)を形成する請求項 3記載のキ ャパシタンス素子製造方法。
[5] 前記下部電極エッチングガスは C1ガス、 Brガス、 BC1ガスのうちの少なくとも一種
2 2 3
類のガスと、酸素ガスをと含有する請求項 1乃至請求項 4の 、ずれか 1項記載のキヤ パシタンス素子製造方法。
[6] 前記下部電極膜は、 Pt、 Ir、 Au、 Ru、イリジウム酸ィ匕物、ルテニウム酸ィ匕物、スト口 ンチウムールテ -ゥム オキサイドを含有する膜であり、
前記誘電体膜は酸化物であり、
前記無機質膜は、 Ti膜、 TiN膜、 T1A1N膜、又はそれらの積層膜である請求項 5記 載のキャパシタンス素子製造方法。
[7] 基板上に配置された下部電極膜と、
前記下部電極膜の一部領域上に配置された誘電体膜と、
前記誘電体膜上に配置された上部電極膜と、 前記上部電極膜上に配置された無機質膜と、
前記無機質膜上に配置された有機レジスト膜とを有し、少なくとも前記下部電極膜 の一部表面と前記有機レジスト膜の表面とが露出されたエッチング対象物 (A)をエツ チングするエッチング方法であって、
前記エッチング対象物 (A)を下部電極エッチングガスのプラズマに曝し、前記無機 質膜を残しながら前記エッチング対象物 (A)の表面に露出する前記有機レジスト膜と 前記下部電極膜をエッチングするエッチング方法。
[8] 前記基板上に配置された前記下部電極膜と、
前記下部電極膜上に配置された前記誘電体膜と、
前記誘電体膜の一部領域上に配置された前記上部電極膜と、
前記上部電極膜上に配置された前記無機質膜と、
前記無機質膜上に配置された有機レジスト膜とを有し、少なくとも前記誘電体膜の 一部表面と前記有機レジスト膜の表面とが露出されたエッチング対象物 (B)をエッチ ングする工程を有するエッチング方法であって、
前記エッチング対象物 (B)を誘電体膜エッチングガスのプラズマに曝し、 前記有機レジスト膜を残しながら、前記エッチング対象物 (B)の表面に露出する前 記誘電体膜をエッチングし、前記エッチング対象物 (A)を形成する請求項 7記載のェ ツチング方法。
[9] 前記基板上に配置された前記下部電極膜と、
前記下部電極膜上に配置された前記誘電体膜と、
前記誘電体膜上に配置された前記上部電極膜と、
前記上部電極膜の一部領域上に配置された前記無機質膜と、
前記無機質膜上に配置された前記有機レジスト膜とを有し、少なくとも前記上部電 極膜の一部表面と前記有機レジスト膜の表面とが露出されたエッチング対象物 (C)を エッチングする工程を有するエッチング方法であって、
前記エッチング対象物 (C)を上部電極膜エッチングガスのプラズマに曝し、 前記有機レジスト膜を残しながら、前記エッチング対象物 (C)の表面に露出する前 記上部電極膜をエッチングし、前記エッチング対象物 (B)を形成する請求項 8記載の エッチング方法。
[10] 前記基板上に配置された前記下部電極膜と、
前記下部電極膜上に配置された前記誘電体膜と、
前記誘電体膜上に配置された前記上部電極膜と、
前記上部電極膜上に配置された前記無機質膜と、
前記無機質膜の一部領域上に配置された前記有機レジスト膜とを有し、少なくとも 前記無機質膜の一部表面と前記有機レジスト膜の表面とが露出されたエッチング対 象物 (D)をエッチングする工程を有するエッチング方法であって、
前記エッチング対象物 (D)を金属膜エッチングガスのプラズマに曝し、
前記有機レジスト膜を残しながら、前記エッチング対象物 (D)の表面に露出する前 記無機質膜をエッチングし、前記エッチング対象物 (C)を形成する請求項 9記載のェ ツチング方法。
[11] 前記下部電極エッチングガスは C1ガス、 Brガス、 BC1ガスのうちの少なくとも一種
2 2 3
類のガスと、酸素ガスをと含有する請求項 7乃至請求項 10の 、ずれか 1項記載のェ ツチング方法。
[12] 前記下部電極膜は、 Pt、 Ir、 Au、 Ru、イリジウム酸ィ匕物、ルテニウム酸ィ匕物、スト口 ンチウムールテ -ゥム オキサイドを含有する膜であり、
前記誘電体膜は酸化物であり、
前記無機質膜は、 Ti膜、 TiN膜、 T1A1N膜、又はそれらの積層膜である請求項 11 記載のエッチング方法。
PCT/JP2006/300969 2005-01-28 2006-01-23 キャパシタンス素子製造方法、エッチング方法 Ceased WO2006080276A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007500496A JPWO2006080276A1 (ja) 2005-01-28 2006-01-23 キャパシタンス素子製造方法、エッチング方法
DE112006000261.9T DE112006000261B4 (de) 2005-01-28 2006-01-23 Verfahren zur Herstellung eines kapazitiven Elements mittels Ätzverfahren
CN2006800033282A CN101111929B (zh) 2005-01-28 2006-01-23 电容元件的制造方法以及蚀刻方法
US11/878,172 US20080026539A1 (en) 2005-01-28 2007-07-20 Capacitance element manufacturing method and etching method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-020788 2005-01-28
JP2005020788 2005-01-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/878,172 Continuation US20080026539A1 (en) 2005-01-28 2007-07-20 Capacitance element manufacturing method and etching method

Publications (1)

Publication Number Publication Date
WO2006080276A1 true WO2006080276A1 (ja) 2006-08-03

Family

ID=36740307

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/300969 Ceased WO2006080276A1 (ja) 2005-01-28 2006-01-23 キャパシタンス素子製造方法、エッチング方法

Country Status (7)

Country Link
US (1) US20080026539A1 (ja)
JP (1) JPWO2006080276A1 (ja)
KR (1) KR20070091044A (ja)
CN (1) CN101111929B (ja)
DE (1) DE112006000261B4 (ja)
TW (1) TW200633053A (ja)
WO (1) WO2006080276A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021478A (ja) * 2008-07-14 2010-01-28 Murata Mfg Co Ltd 薄膜積層体の加工方法
JP2012114156A (ja) * 2010-11-22 2012-06-14 Ulvac Japan Ltd 圧電素子の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160036090A (ko) * 2008-02-08 2016-04-01 램 리써치 코포레이션 이중 마스크 자기정렬 이중 패터닝 기술 (ｓａｄｐｔ) 프로세스
US7981760B2 (en) * 2008-05-08 2011-07-19 Panasonic Corporation Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device
CN103907187B (zh) * 2012-09-05 2016-04-13 株式会社爱发科 电阻转变元件及其制作方法
CN104752198B (zh) * 2013-12-29 2017-07-21 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439027A (en) * 1987-08-04 1989-02-09 Sanyo Electric Co Formation of electrode
JP2001244426A (ja) * 1999-12-22 2001-09-07 Texas Instr Inc <Ti> 強誘電メモリ・セルの製造方法
JP2003282844A (ja) * 2002-03-12 2003-10-03 Agilent Technol Inc ハードマスク及びＣｌ２／Ｎ２／Ｏ２及びＣｌ２／ＣＨＦ３／Ｏ２の化学的性質を利用するＩｒ及びＰＺＴのプラズマエッチング
JP2003298022A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 強誘電体メモリ及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329774B1 (ko) * 1998-12-22 2002-05-09 박종섭 강유전체 기억소자의 캐패시터 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439027A (en) * 1987-08-04 1989-02-09 Sanyo Electric Co Formation of electrode
JP2001244426A (ja) * 1999-12-22 2001-09-07 Texas Instr Inc <Ti> 強誘電メモリ・セルの製造方法
JP2003282844A (ja) * 2002-03-12 2003-10-03 Agilent Technol Inc ハードマスク及びＣｌ２／Ｎ２／Ｏ２及びＣｌ２／ＣＨＦ３／Ｏ２の化学的性質を利用するＩｒ及びＰＺＴのプラズマエッチング
JP2003298022A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 強誘電体メモリ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021478A (ja) * 2008-07-14 2010-01-28 Murata Mfg Co Ltd 薄膜積層体の加工方法
JP2012114156A (ja) * 2010-11-22 2012-06-14 Ulvac Japan Ltd 圧電素子の製造方法

Also Published As

Publication number Publication date
DE112006000261B4 (de) 2014-05-08
JPWO2006080276A1 (ja) 2008-06-19
CN101111929A (zh) 2008-01-23
DE112006000261T5 (de) 2007-12-13
KR20070091044A (ko) 2007-09-06
CN101111929B (zh) 2010-05-19
TW200633053A (en) 2006-09-16
US20080026539A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
US6368517B1 (en) Method for preventing corrosion of a dielectric material
KR100271111B1 (ko) 재피착을사용하여구조를형성하는방법
JP3701129B2 (ja) 白金族金属膜の蝕刻方法及びこれを用いたキャパシタの下部電極の形成方法
US6296777B1 (en) Structuring process
US6753133B2 (en) Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide
US20080026539A1 (en) Capacitance element manufacturing method and etching method
KR100604662B1 (ko) 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법
US6586816B2 (en) Semiconductor structures formed using redeposition of an etchable layer
WO2003012851A2 (en) Method of etching ferroelectric layers
KR100289389B1 (ko) 반도체소자의캐패시터제조방법
US7098142B2 (en) Method of etching ferroelectric devices
US7252773B2 (en) Clean for high density capacitors
KR20000001477A (ko) 하드 마스크를 이용한 강유전체 커패시터의 제조방법
KR100632526B1 (ko) 구조화된 재료층의 제조 방법
JP2000196032A (ja) キャパシタの製造方法及びキャパシタ
JP2003282839A (ja) 強誘電体メモリ装置の製造方法
US20010055884A1 (en) Method for fabricating semiconductor device
JP3039461B2 (ja) 容量素子の製造方法
JP2003174095A (ja) 容量素子の製造方法
JPH1065117A (ja) パターン形成方法
JPH113881A (ja) アッシング方法及び装置
KR20020052482A (ko) 반도체소자의 캐패시터 형성방법
KR20020000462A (ko) 고유전체 커패시터의 저장전극 형성방법
JP2003031581A (ja) 半導体装置及びその製造方法
JP2006203029A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007500496

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11878172

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120060002619

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077017287

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200680003328.2

Country of ref document: CN

RET De translation (de og part 6b)

Ref document number: 112006000261

Country of ref document: DE

Date of ref document: 20071213

Kind code of ref document: P

WWP Wipo information: published in national office

Ref document number: 11878172

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 06712185

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 6712185

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607