WO2006070685A1 - トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびに制御プログラムおよびコンピュータ読取可能な記憶媒体 - Google Patents

トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびに制御プログラムおよびコンピュータ読取可能な記憶媒体 Download PDF

Info

Publication number
WO2006070685A1
WO2006070685A1 PCT/JP2005/023597 JP2005023597W WO2006070685A1 WO 2006070685 A1 WO2006070685 A1 WO 2006070685A1 JP 2005023597 W JP2005023597 W JP 2005023597W WO 2006070685 A1 WO2006070685 A1 WO 2006070685A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide film
nitriding
tunnel oxide
gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/023597
Other languages
English (en)
French (fr)
Inventor
Toshihiko Shiozawa
Shingo Furui
Takashi Kobayashi
Junichi Kitagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CN200580045366XA priority Critical patent/CN101095224B/zh
Priority to US11/813,043 priority patent/US20080093658A1/en
Publication of WO2006070685A1 publication Critical patent/WO2006070685A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6319—Formation by plasma treatments, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6524—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen
    • H10P14/6526—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen introduced into an oxide material, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H10P14/6532—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides

Definitions

  • the present invention relates to a method for nitriding a tunnel oxide film in a nonvolatile memory element, a method for manufacturing a nonvolatile memory element using the same, a nonvolatile memory element, and a control for executing the nitriding method
  • the present invention relates to a program and a computer-readable storage medium.
  • nitriding treatment has been performed on a tunnel oxide film for the purpose of improving memory characteristics.
  • a heat treatment is conventionally known (for example, Patent Documents 1 and 2 below).
  • the nitriding process proceeds in a thermally balanced state, and therefore the position and concentration of the formed nitriding region, that is, the nitrogen profile is substantially specified. Specifically, the position of the nitriding region is specified at the interface with the substrate, and the peak density of N has an upper limit of approximately 10 21 atoms / cm 3 .
  • Patent Document 1 JP-A-5-198573
  • Patent Document 2 Japanese Patent Laid-Open No. 2003-188291
  • Still another object of the present invention is to provide a control program and a computer-readable storage medium for executing the nitriding method.
  • a tunnel oxide film nitriding method comprising: forming a nitride region on a surface portion of the tunnel oxide film.
  • a tunnel oxide film is formed on a silicon substrate, and a plasma treatment using a processing gas containing nitrogen gas is used to nitride the surface portion of the tunnel oxide film.
  • a processing gas containing nitrogen gas is used to nitride the surface portion of the tunnel oxide film.
  • a method for manufacturing a non-volatile memory device comprising forming a sidewall oxide film on the sidewalls of the floating gate and the control gate.
  • a silicon substrate, a tunnel oxide film formed on the silicon substrate, a floating gate formed on the tunnel oxide film, and the floating gate described above A non-volatile memory device comprising: a dielectric film formed on the substrate; a control gate formed on the dielectric film; and a sidewall oxide film formed on the sidewalls of the floating gate and the control gate.
  • the tunnel oxide film can be provided with a nonvolatile memory element having a nitride region formed by plasma treatment using a treatment gas containing a nitrogen gas on a surface portion thereof.
  • a substrate that operates on a computer and at the time of execution has a tunnel oxide film formed thereon for forming a nonvolatile memory element, and includes nitrogen gas.
  • Control that causes a computer to control the plasma processing apparatus so as to perform a tunnel oxide film nitriding method that includes forming a nitrided region on the surface portion of the tunnel oxide film by plasma processing using a processing gas.
  • a program is provided.
  • a control program that operates on a computer is stored.
  • a computer-readable storage medium
  • the control program during execution, prepares a substrate on which a tunnel oxide film is formed in order to form a nonvolatile memory element, and performs plasma processing using a processing gas containing nitrogen gas, thereby forming the tunnel oxide film.
  • a computer-readable storage medium is provided that causes a computer to control a plasma processing apparatus such that a method of nitriding a tunnel oxide film having a nitride region formed on a surface portion is performed.
  • the plasma processing may be performed using a plasma processing apparatus that generates plasma by introducing a microwave into a processing chamber using a planar antenna having a plurality of slots. it can.
  • a gas containing a rare gas can be used, and the rare gas is preferably Ar gas.
  • the N dose amount of the nitride region is preferably l X 10 15 atoms / cm 2 or more.
  • the plasma treatment is preferably performed at a pressure of 6.7 to 266 Pa.
  • the nitriding region is formed using a plasma processing apparatus that generates plasma by introducing microwaves into a processing chamber using a planar antenna having a plurality of slots.
  • the nitriding region can be formed by plasma treatment using a processing gas containing nitrogen gas and a rare gas, and the rare gas is preferably Ar gas.
  • the N dose amount of the nitride region is l X 10 15 atoms / cm 2 or more.
  • the tunnel oxide film is formed by plasma treatment using a treatment gas containing nitrogen gas, the degree of freedom of the nitrogen profile can be increased as compared with the case of nitriding treatment by heat treatment.
  • a nitride region having a higher nitrogen concentration can be formed on the surface portion of the tunnel oxide film than in the case of heat treatment. For this reason, trap sites existing on the surface of the tunnel oxide film can be terminated with nitrogen, so that traps generated in the oxide film during memory operation can be reduced, and the film quality of the tunnel oxide film is good. Can be held in.
  • the nitriding region functions as an oxidant barrier, which prevents the formation of illegal oxidation (parsbeak) at the tunnel oxide film interface edge of the floating gate, and data retention The characteristics can be improved. Furthermore, a nitride region with a high dielectric constant is formed on the surface of the tunnel oxide film.
  • Equivalent film thickness EOT: Equivalent
  • Oxide Thickness can be reduced, and the data retention characteristics can be improved without changing the interface characteristics.
  • the tunnel oxide film can be thickened, and the leakage current can be suppressed accordingly, so that the data retention characteristic can be improved as a result.
  • FIG. 1A is a view for explaining an example of the steps of a tunnel oxide film nitriding method according to the present invention.
  • FIG. 1B is a view for explaining an example of the steps of the tunnel oxide film nitriding method according to the present invention.
  • FIG. 2 is a cross-sectional view showing an example of a memory cell of a nonvolatile memory element to which nitriding treatment according to the present invention is applied.
  • FIG. 3 is a cross-sectional view schematically showing an example of a plasma processing apparatus for carrying out the tunnel oxide film nitriding method according to the present invention.
  • FIG. 4 is a diagram showing the structure of a planar antenna member used in the microwave plasma apparatus of FIG.
  • FIG. 5 is a flowchart for explaining the sequence of nitriding treatment.
  • FIG. 6A is a view showing a nitrogen profile of a thermal oxide film after performing thermal nitriding treatment.
  • FIG. 6B is a view showing a nitrogen profile of a thermal oxide film after plasma nitriding treatment.
  • FIG. 7 is a graph showing the nitrogen concentration distribution of the tunnel oxide film when plasma nitriding is actually performed.
  • FIG. 8A is a schematic diagram for explaining a state in which traps are generated in a tunnel oxide film due to a conventional memory operation.
  • FIG. 8B is a schematic diagram for explaining an effect of preventing trap generation in the tunnel oxide film by the tunnel oxide film nitriding method according to one embodiment of the present invention.
  • FIG. 9A is a diagram for explaining a state in which a parse beak is generated by nitriding of a conventional tunnel oxide film.
  • FIG. 9B shows a bird's-eye by the tunnel oxide film nitriding method according to the embodiment of the present invention. The figure for demonstrating a cake suppression effect.
  • FIG. 10 shows the electric field E (MV / cm) applied in the thickness direction of the oxide film when the nitriding treatment according to an embodiment of the present invention is performed by changing the dose and the base oxide film that is not nitrided. diagram showing the relationship between the leak electric g (AZcm 2).
  • FIG. 11 is a diagram showing FN plots in the case of performing a nitriding treatment according to an embodiment of the present invention while changing the dose with a base oxide film that is not nitrided.
  • FIG. 12 A diagram showing the relationship between the EOT of the tunnel oxide film and the flat band voltage Vfb when the nitridation process according to this embodiment is performed with the base oxide film not nitrided and the dose changed. .
  • FIG. 1 is a cross-sectional view for explaining a tunnel oxide film nitriding method according to the present invention. This nitriding treatment is performed as a part of a manufacturing process of a non-volatile memory device such as EPR ⁇ M, EEPR ⁇ M, or flash memory.
  • a non-volatile memory device such as EPR ⁇ M, EEPR ⁇ M, or flash memory.
  • a tunnel with a thickness of about 10 nm is formed on the main surface of the Si substrate 101 by, for example, a thermal oxidation process of the Si substrate 101.
  • An oxide film 102 is formed, and then predetermined ion implantation is performed on the main surface region of the Si substrate 101, followed by nitriding treatment on the tunnel oxide film 102.
  • the nitriding process is performed by a plasma process using a gas containing nitrogen gas, whereby a nitride region 103 is formed on the surface portion of the tunnel oxide film 102 as shown in FIG. 1B.
  • the nitrogen profile in the tunnel oxide film 102 can be controlled, and the nitride region 103 is tunnel-oxidized. It can be formed on the surface portion of the film 102 with a high nitrogen concentration. Specifically, the nitride region 103 can be formed in a surface portion close to the pole surface from the surface of the tunnel oxide film 102 to a portion of 2 nm or less.
  • the sidewalls of the floating gate 104 and the control gate 109 have a structure in which a sidewall oxide film 111 is formed by oxidation treatment.
  • a polysilicon film to be a floating gate 104 is formed on the tunnel oxide film 102 that has been subjected to plasma nitriding, and an oxide film, a nitride film, and an oxide film are sequentially formed thereon, and a control gate 109 is further formed thereon.
  • a polysilicon film or a laminated film of polysilicon and tungsten silicide is formed. The film formation at this time is performed by, for example, CVD.
  • dry etching is performed by plasma using a photoresist layer and a hard mask layer 110 (not shown) as a mask to form the floating gate 104, the dielectric film 108 having an ONO structure, and the control gate 109, and then the floating gate 104.
  • the exposed portion of the polysilicon in the control gate 109 is oxidized to form a sidewall oxide film 111.
  • This oxidation treatment can be performed by a thermal oxidation process such as a wet method using a steam generator or a dry method using a gas.
  • the plasma processing power of the RLSA (Radial Line Slot Antenna) microwave plasma system which will be described later, is particularly preferred because low-temperature processing is possible with high-density plasma at low electron temperature.
  • a nonvolatile memory element having a memory cell having the structure shown in FIG. 2 is formed.
  • FIG. 3 is a cross-sectional view schematically showing an example of a plasma processing apparatus for performing the tunnel oxide film nitriding method according to the present invention.
  • This plasma processing apparatus 100 is a plane in which a plurality of slots are formed in a predetermined pattern. It is configured as an RLSA microwave plasma processing device that radiates a microphone mouth wave guided from a microwave generation source into the chamber by using an antenna (Radial Line Slot Antenna) to form plasma.
  • an antenna Radial Line Slot Antenna
  • the plasma processing apparatus 100 is an airtight and grounded substantially cylindrical chamber.
  • a circular opening 10 is formed at a substantially central portion of the bottom wall la of the chamber 11, and an exhaust chamber 11 that communicates with the opening 10 and protrudes downward is provided on the bottom wall la. ing.
  • a susceptor 2 having a ceramic force such as A1N for horizontally supporting a Si wafer W as a substrate to be processed is provided in the chamber 11.
  • the susceptor 2 is supported by a support member 3 made of a ceramic such as a cylindrical A1N that extends upward from the center of the bottom of the exhaust chamber 11.
  • a guide ring 4 for guiding the Si wafer W is provided on the outer edge of the susceptor 2.
  • the susceptor 2 is loaded with a resistance heating type heater 5.
  • the heater 5 is supplied with power from a heater power source 6 to heat the susceptor 2, and the heat is applied to a Si wafer that is an object to be processed. Heat W. At this time, for example, temperature control is possible in the range from room temperature to 800 ° C.
  • a cylindrical liner 7 made of a dielectric material such as quartz is provided on the inner periphery of the chamber 11.
  • wafer support pins (not shown) for supporting the Si wafer W and raising and lowering it are provided so as to protrude and retract with respect to the surface of the susceptor 2.
  • An annular gas introduction member 15 is provided on the side wall of the chamber 11, and a gas supply system 16 is connected to the gas introduction member 15.
  • the gas introduction member may be arranged in a shower.
  • This gas supply system 16 has an Ar gas supply source 17 and an N gas supply source 18.
  • Each gas line 20 is provided with a mass flow controller 21 and front and rear opening / closing valves 22.
  • An exhaust pipe 23 is connected to the side surface of the exhaust chamber 11, and an exhaust device 24 including a high-speed vacuum pump is connected to the exhaust pipe 23. Then, by operating the exhaust device 24, the gas force in the chamber 11 is uniformly discharged into the space 11 a of the exhaust chamber 11 and is exhausted through the exhaust pipe 23. As a result, the inside of the chamber 11 can be depressurized at a high speed to a predetermined degree of vacuum, for example, 0.133 Pa.
  • a loading / unloading port 25 for loading / unloading the Si wafer W to / from a transfer chamber (not shown) adjacent to the plasma processing apparatus 100 and the loading / unloading port 25 are opened and closed.
  • a gate valve 26 is provided.
  • the upper portion of the chamber 11 is an opening, and a ring-shaped support 27 is provided along the periphery of the opening, and a dielectric such as quartz or Al 2 O 3 is provided on the support 27. Etc.
  • a microwave transmitting plate 28 made of ceramics and transmitting microwaves is hermetically provided through a seal member 29. Therefore, the inside of the chamber 11 is kept airtight.
  • a disc-shaped planar antenna member 31 is provided above the microwave transmission plate 28 so as to face the susceptor 2.
  • the planar antenna member 31 is locked to the upper end of the support portion 27.
  • the planar antenna member 31 is made of a conductor, for example, a copper plate or an aluminum plate whose surface is silver or gold plated, and a plurality of microwave radiation holes (slots) 32 are formed through a predetermined pattern. ing.
  • the microwave radiation holes 32 have, for example, a long groove shape as shown in FIG. 4, and are typically orthogonal to each other so that adjacent microwave radiation holes 32 intersect each other (“T”).
  • the plurality of microphone mouth wave transmission holes 32 are arranged concentrically. That is, the planar antenna member 31 constitutes an RL SA antenna.
  • the length and the arrangement interval of the microwave transmission holes 32 are determined according to the wavelength (e) of the microwave, and are arranged so that the interval between the microwave radiation holes 32 becomes 1/2 or e.g. Further, the microwave radiation hole 32 may have another shape such as a circular shape or an arc shape. Further, the arrangement form of the microwave radiation holes 32 is not particularly limited, and may be arranged in a spiral shape or a radial shape in addition to the concentric shape.
  • a slow wave material 33 made of a dielectric having a dielectric constant larger than that of a vacuum is provided on the upper surface of the planar antenna member 31 .
  • a shield lid 34 made of a metal material such as aluminum or stainless steel is provided on the upper surface of the chamber 11 so as to cover the planar antenna member 31 and the slow wave material 33.
  • the upper surface of the chamber 11 and the shield cover 34 are sealed by a seal member 35.
  • a cooling water flow path 34 a is formed in the shield lid 34.
  • the shield lid 34 is grounded.
  • An opening 36 is formed in the center of the upper wall of the shield lid 34.
  • a waveguide 37 is connected.
  • a microwave generator 39 is connected to the end of the waveguide 37 via a matching circuit 38. Thereby, for example, a microwave having a frequency of 2.45 GHz generated by the microwave generator 39 is propagated to the planar antenna member 31 through the waveguide 37.
  • a microwave frequency 8.35 GHz, 1.98 GHz, or the like can be used.
  • the waveguide 37 includes a coaxial waveguide 37a having a circular cross section extending upward from the opening 36 of the shield lid 34, and a rectangular waveguide 37b having a rectangular cross section extending in the horizontal direction. Have. A mode converter 40 is provided between them. An inner conductor 41 extends in the center of the coaxial waveguide 37a, and its lower end is connected and fixed to the center of the planar antenna member 31.
  • the process controller 50 includes a user interface including a keyboard on which a process manager inputs commands to manage the plasma processing apparatus 100, a display that visualizes and displays the operating status of the plasma processing apparatus 100, and the like. Ace 51 is connected.
  • the process controller 50 includes a control program for realizing various processes executed by the plasma processing apparatus 100 under the control of the process controller 50, and each component of the plasma etching apparatus according to the processing conditions.
  • a storage unit 52 that stores a program, that is, a recipe for causing the system to execute processing is connected.
  • the recipe may be stored in a hard disk or semiconductor memory, or may be set at a predetermined position in the storage unit 52 while being stored in a portable storage medium such as a CDROM or DVD.
  • recipes may be transmitted as appropriate from other devices via, for example, a dedicated line.
  • an arbitrary recipe is called from the storage unit 52 according to an instruction from the user interface 51 or the like, and is executed by the process controller 50, thereby controlling the process controller 50.
  • a desired process is performed in the plasma processing apparatus 100.
  • the gate oxide film 26 is opened and a tunnel oxide film is formed from the loading / unloading port 25.
  • the wafer W is loaded into the chamber 1 and placed on the susceptor 2 (step 1).
  • the tunnel oxide film is either a wet method using a steam generator or a dry method using gas.
  • It is formed with a thickness of 3.5 to 15 nm by a thermal oxidation process.
  • a typical example is 10 nm.
  • step 2 the inside of the chamber 11 is evacuated (step 2), and Ar gas is supplied from the Ar gas supply source 17 of the gas supply system 16 at a predetermined flow rate.
  • the gas is introduced into the chamber 11 through the gas introduction member 15 (step 3).
  • the pressure inside the chamber 11 is adjusted by the flow rate of the Ar gas so that the plasma is easily ignited (step 4).
  • the pressure at this time is preferably in the range of 13.3 to 267 Pa, and the 66.6 Pa and 126 Pa force sequences are shown. Note that the pressure at this time is set higher than the pressure at the time of nitriding described later.
  • microwaves are ignited by radiating microwaves into the chamber 11 (step 5).
  • the microwave from the microwave generator 39 is guided to the waveguide 37 through the matching circuit 38.
  • Microwaves are sequentially supplied to the planar antenna member 31 through the rectangular waveguide 37b, the mode converter 40, and the coaxial waveguide 37a, and from the planar antenna member 31 through the microwave transmitting plate 28 in the chamber 11. Radiated above the wafer W.
  • Ar gas is turned into plasma in the chamber 11 by the microwaves radiated to the chamber 11.
  • the microwave power at this time is exemplified by 16 OOW, which is preferably 1000 to 3000 W.
  • the pressure inside the chamber 11 is adjusted to 6.7 Pa, for example.
  • N gas is supplied from the N gas supply source 18 of the gas supply system 16 to a predetermined amount.
  • the gas is introduced into the chamber 11 through the gas introduction member 15 at a flow rate, and the N gas is turned into plasma by the microwave radiated into the chamber 1 (step 6).
  • the tunnel oxide film is nitrided (step 7).
  • the pressure at this time is preferably 1.3 to 266 Pa, for example 126 Pa.
  • the treatment temperature is preferably 200 to 600 ° C, 400. C is exemplified.
  • Ar gas 250-3000mL / min (sccm)
  • N gas 10-300mL / min (sccm) is preferable
  • N gas 40 mL / min (sccm) is exemplified.
  • Ar / N is in the range of 1 ⁇ 6 to 300 force S, preferably 10 to: 100 force S. In this case
  • the processing time is preferably 240 seconds, preferably 30 to 600 seconds.
  • microwave radiation is stopped to extinguish the plasma (step 8), and the gas is stopped while evacuating (step 9). End the sequence.
  • the microwave plasma as described above is a low electron temperature plasma having a plasma density of approximately loUZcm 3 or more and 0.5 to 1.5 eV, and tunnel oxidation is performed by the low temperature and short time treatment as described above. It can be controlled so that a nitrided region with a high nitrogen concentration is formed on the surface portion of the film, specifically on the surface portion close to the extreme surface of 2 nm or less from the surface, and plasma damage such as ions on the underlying film There are advantages such as small. In addition, since the nitriding process is performed at a low temperature and in a short time by the high density plasma as described above, the nitrogen profile of the nitriding region can be controlled with high accuracy.
  • the nitriding proceeds in a thermally balanced state, so that the position of the nitriding region is specified at the interface portion with the substrate of the tunnel oxide film as shown in FIG. 6A.
  • the upper limit of the peak density of nitrogen atoms is approximately 10 21 atoms / cm 3 .
  • a high nitrogen concentration in this example, 10 22 A nitride region of atoms Zcm 3
  • a region having almost no nitrogen can be formed at the interface with the substrate.
  • This nitrogen concentration can be controlled appropriately according to the conditions.
  • the position of the nitriding region can be appropriately controlled within the range of 2 nm or less from the surface of the tunnel oxide film by adjusting the conditions.
  • FIG. 7 is based on SIMS measurement results when nitriding is actually performed by the method of the present invention. Nitrogen concentration distribution is shown. Figure 7 also shows the SIMS intensity distribution of 0 and Si.
  • the equipment shown in Fig. 3 was used, the chamber internal pressure: 126Pa, microwave power: 1600W, Ar flow rate: 1000mL / min (sccm), N flow rate: 40mL / min (sccm) so
  • the thickness of the tunnel oxide film is 10 nm. As shown in this figure, it can be seen that a peak of nitrogen concentration exists at a position of about 1 nm from the surface of the tunnel oxide film.
  • a high-concentration nitrided region can be formed on the surface of the tunnel oxide film, and a region in which nitrogen does not exist can be formed at the interface with the substrate. Generation of traps formed in the oxide film can be prevented.
  • the force in which the trap was generated in the tunnel oxide film 102 due to the memory operation as shown in FIG. 8A
  • the nitride region 103 is terminated with nitrogen atoms, the generation of such traps can be reduced, and the film quality of the tunnel oxide film can be maintained well.
  • the equivalent oxide thickness (EOT) of the oxide film (SiO) with which Vt (shift in transistor switching voltage) can be increased.
  • phosphorous (P) doped in polysilicon is, for example, phosphorous oxide (P
  • the nitride region 103 on the surface portion of the tunnel oxide film 102 (the interface portion with the floating gate 104) is formed by performing the plasma nitriding treatment as in this embodiment. It becomes an illegal oxidation barrier, and the oxidation region 104a can be significantly reduced. As a result, the data holding function is increased.
  • the dielectric constant can be increased by nitriding the tunnel oxide film 102 and forming the nitride region 103 on the surface portion, the dielectric constant increases as the N dose increases even if the physical film thickness is the same.
  • the oxide film (SiO 2) capacitance equivalent film thickness (EOT) can be reduced
  • Figure 10 is a base of the oxide film not nitrided, the dose of the nitrogen atom 2. 5 X 10 15, 3. 8 X 10 15, 5. the present embodiment by changing the 2 X 10 15 atoms / cm 2 When nitriding is performed, the electric field E (MV / cm applied in the thickness direction of the oxide film)
  • FIG. 3 is a diagram showing the relationship between the leak electric ⁇ (A / cm 2).
  • the apparatus shown in Fig. 3 is used, under the conditions of an internal pressure, chamber internal pressure: 126 Pa, microwave power: 1600 W, Ar flow rate: lOOOOmL / min (sccm), N flow rate: 40 mL / min (sccm), Processing time 40
  • the base thickness of the tunnel oxide film is 5nm.
  • the leakage power g increases abruptly when the electric field E force S9 is exceeded, regardless of the dose of nitrogen atoms. It can be seen that the electric field E increases with the same leakage current g. And this tendency increases as the dose of nitrogen atoms increases. From this, it can be seen that by increasing the EOT by forming a nitrided region, the charge retention function increases, and the effect increases with increasing dose of nitrogen atoms.
  • FIG. 11 is a diagram showing FN plots in the case where the base oxide film that is not nitrided and the nitriding treatment according to the present embodiment is performed with the dose varied under the same conditions as in FIG.
  • the slopes of the straight lines are the same both when nitriding is not performed and when nitriding is performed, and it is understood that the barrier height does not change even when nitriding is performed. In other words, even if nitriding is performed, the essential function of the device does not change.
  • FIG. 12 shows the EOT and flat band voltage of the tunnel oxide film when the nitriding process according to the present embodiment is performed with the base oxide film not nitrided and the dose changed under the same conditions as in FIG. It is a figure which shows the relationship with Vfb.
  • the flat band voltage Vfb does not change much even when nitriding is performed. That is, as in the present invention, the nitrided region is formed on the surface portion close to the extreme surface from the surface of the tunnel oxide film to 2 nm or less, and almost no nitrogen is introduced into the interface portion, so that the interface characteristics are mostly reduced. It was confirmed that there was no change.
  • the EOT can be reduced without changing the essential function and interface characteristics of the device. It can be seen that the data holding function can be raised. If the EOT is the same, the tunnel oxide film can be thickened by nitriding, and the leakage current can be suppressed accordingly, so that the data retention characteristics can be improved as a result. .
  • a plasma processing apparatus that uses a planar antenna having a plurality of slots to propagate microwaves into the chamber and forms high-density plasma at a low electron temperature is used as the processing apparatus.
  • Other plasma processing apparatuses such as an inductively coupled plasma processing apparatus, a plane reflected wave plasma processing apparatus, and a magnetron plasma processing apparatus may be used.
  • the structure and manufacturing process of the nonvolatile memory element are not limited to those described above, and any structure may be used.
  • Ar is used as an inert gas
  • other inert gases He, Ne, Kr, Xe
  • Ar gas is particularly preferable.
  • the present invention contributes to improvement of memory characteristics of nonvolatile memory elements such as EPROM, EEPROM®, and flash memory.

Landscapes

  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

　不揮発性メモリ素子におけるトンネル酸化膜に窒化処理を施すに際し、窒素ガスを含む処理ガスを用いたプラズマ処理により、トンネル酸化膜の表面部分に窒化領域を形成する。

Description

明 細 書
トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および 不揮発性メモリ素子、ならびに制御プログラムおよびコンピュータ読取可能な記 憶媒体
技術分野
[0001] 本発明は、不揮発性メモリ素子におけるトンネル酸化膜の窒化処理方法、それを用 レ、た不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびに上記窒化 処理方法を実行するための制御プログラムおよびコンピュータ読取可能な記憶媒体 に関する。
背景技術
[0002] 従来から EPR〇M、 EEPR〇M、フラッシュメモリ等の不揮発性メモリ素子において は、メモリの特性改善を目的としてトンネル酸化膜に窒化処理を施すことが行われて いる。このような酸化膜の窒化処理としては、従来から熱処理によるものが知られてい る（例えば下記の特許文献 1、 2)。
[0003] 従来の熱処理による酸化膜窒化手法では、熱的に平衡な状態で窒化処理が進む ため、形成される窒化領域の位置やその濃度、すなわち窒素プロファイルがほぼ特 定される。具体的には、窒化領域の位置は基板との界面に特定され、また Nのピーク 密度は 1021atoms/cm3がほぼ上限となる。
[0004] し力しながら、最近では、トンネル酸化膜の膜質のさらなる向上や、フローティング ゲートにおけるデータ保持特性等のメモリ特性のさらなる向上が求められており、上 記窒素プロファイルの従来の熱窒化プロセスでは不十分となりつつある。
特許文献 1：特開平 5— 198573号公報
特許文献 2 :特開 2003— 188291号公報
発明の開示
[0005] 本発明の目的は、トンネル酸化膜の膜質のさらなる向上や、フローティングゲートに おけるデータ保持特性等のメモリ特性のさらなる向上を達成することができる不揮発 性メモリ素子のトンネル酸化膜の窒化処理方法を提供することにある。 本発明の他の目的は、そのような窒化処理方法を用いた不揮発性メモリ素子の製 造方法および不揮発性メモリ素子を提供することにある。
本発明のさらに他の目的は、上記窒化処理方法を実行するための制御プログラム およびコンピュータ読取可能な記憶媒体を提供することにある。
[0006] 本発明の第 1の観点によれば、不揮発性メモリ素子を形成するためにトンネル酸化 膜が形成された基板を準備することと、窒素ガスを含む処理ガスを用いたプラズマ処 理により、前記トンネル酸化膜の表面部分に窒化領域を形成することとを有するトン ネル酸化膜の窒化処理方法が提供される。
[0007] 本発明の第 2の観点によれば、シリコン基板上にトンネル酸化膜を形成することと、 窒素ガスを含む処理ガスを用いたプラズマ処理により、前記トンネル酸化膜の表面部 分に窒化領域を形成することと、前記トンネル酸化膜の上にフローティングゲートを 形成することと、前記フローティングゲートの上に誘電体膜を形成することと、前記誘 電体膜の上にコントロールゲートを形成することと、前記フローティングゲートおよび 前記コントロールゲートの側壁に側壁酸化膜を形成することとを有する不揮発性メモ リ素子の製造方法が提供される。
[0008] 本発明の第 3の観点によれば、シリコン基板と、前記シリコン基板の上に形成された トンネル酸化膜と、前記トンネル酸化膜の上に形成されたフローティングゲートと、前 記フローティングゲートの上に形成された誘電体膜と、誘電体膜の上に形成されたコ ントロールゲートと、前記フローティングゲートおよび前記コントロールゲートの側壁に 形成された側壁酸化膜とを具備する不揮発性メモリ素子であって、前記トンネル酸化 膜は、その表面部分に、窒素ガスを含む処理ガスを用いたプラズマ処理により形成さ れた窒化領域を有する、不揮発性メモリ素子が提供される。
[0009] 本発明の第 4の観点によれば、コンピュータ上で動作し、実行時に、不揮発性メモリ 素子を形成するためにトンネル酸化膜が形成された基板を準備することと、窒素ガス を含む処理ガスを用いたプラズマ処理により、前記トンネル酸化膜の表面部分に窒 化領域を形成することとを有するトンネル酸化膜の窒化処理方法が行なわれるように 、コンピュータにプラズマ処理装置を制御させる、制御プログラムが提供される。
[0010] 本発明の第 5の観点によれば、コンピュータ上で動作する制御プログラムが記憶さ れたコンピュータ読取可能な記憶媒体であって、
前記制御プログラムは、実行時に、不揮発性メモリ素子を形成するためにトンネル 酸化膜が形成された基板を準備することと、窒素ガスを含む処理ガスを用いたプラズ マ処理により、前記トンネル酸化膜の表面部分に窒化領域を形成することとを有する トンネル酸化膜の窒化処理方法が行われるように、コンピュータにプラズマ処理装置 を制御させる、コンピュータ読取可能な記憶媒体が提供される。
[0011] 上記第 1、第 2の観点において、前記プラズマ処理は、複数のスロットを有する平面 アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装 置を用いて行うことができる。また、前記処理ガスとしては、希ガスを含むものを用い ること力 Sでき、希ガスとしては Arガスが好ましい。さらに、前記窒化領域の Nドーズ量 は、 l X 1015atoms/cm2以上であることが好ましい。さらにまた、前記プラズマ処理 は、 6. 7〜266Paの圧力で実施されることが好ましい。
[0012] 上記第 3の観点において、前記窒化領域は、複数のスロットを有する平面アンテナ にて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置を用い て形成されたものであることが好ましい。また、前記窒化領域は、窒素ガスおよび希 ガスを含む処理ガスを用いたプラズマ処理により形成されたものとすることができ、希 ガスとしては Arガスが好ましい。さらに、窒化領域の Nドーズ量は、 l X 1015atoms/ cm2以上であることが好ましレ、。
[0013] 本発明によれば、窒素ガスを含む処理ガスを用いたプラズマ処理によりトンネル酸 化膜を形成するので、熱処理による窒化処理の場合に比べて窒素プロファイルの自 由度を高くすることができ、トンネル酸化膜の表面部分に熱処理の場合よりも高窒素 濃度の窒化領域を形成することができる。このため、トンネル酸化膜表面部分に存在 するトラップサイトを窒素でターミネートすることができるので、メモリ動作にともなって 酸化膜中に生成されるトラップを低減することができ、トンネル酸化膜の膜質を良好 に保持することができる。また、側壁酸化膜を形成する際に窒化領域が酸化剤のバリ ァと機能して、フローティングゲートのトンネル酸化膜界面端部における不正な酸化（ パーズビーク）の形成を抑制することができ、データ保持特性を向上させることができ る。さらに、誘電率の高い窒化領域をトンネル酸化膜表面部分に形成するので、界 面部分の状態を変化させることなく酸化膜 (Si〇 )容量換算膜厚 (EOT： Equivalent
2
Oxide Thickness)を小さくすることができ、界面特性を変化させることなくデータ保持 特性を向上させることができる。また、 EOTが同等ならばトンネル酸化膜を厚くするこ とができ、その分リーク電流を抑制することができるのでやはり結果的にデータ保持 特性を向上させることができる。
図面の簡単な説明
[図 1A]本発明に係るトンネル酸化膜の窒化処理方法の工程の一例を説明するため の図。
[図 1B]本発明に係るトンネル酸化膜の窒化処理方法の工程の一例を説明するため の図。
[図 2]本発明に係る窒化処理を適用した不揮発性メモリ素子のメモリセルの一例を示 す断面図。
[図 3]本発明に係るトンネル酸化膜の窒化処理方法を実施するためのプラズマ処理 装置の一例を模式的に示す断面図。
[図 4]図 3のマイクロ波プラズマ装置に用いられる平面アンテナ部材の構造を示す図
[図 5]窒化処理のシーケンスを説明するためのフローチャート。
[図 6A]熱窒化処理を施した後の熱酸化膜の窒素プロファイルを示す図。
[図 6B]プラズマ窒化処理を施した後の熱酸化膜の窒素プロファイルを示す図。
[図 7]実際にプラズマ窒化処理を行った際のトンネル酸化膜の窒素濃度分布を示す 図。
[図 8A]従来のメモリ動作にともなってトンネル酸化膜中にトラップが生成した状態を説 明するための模式図。
[図 8B]本発明の一実施形態に係るトンネル酸化膜の窒化処理方法による、トンネル 酸化膜中へのトラップ生成防止効果を説明するための模式図。
[図 9A]従来のトンネル酸化膜の窒化処理によりパーズビークが発生した状態を説明 するための図。
[図 9B]本発明の一実施形態に係るトンネル酸化膜の窒化処理方法による、バーズビ ーク抑制効果を説明するための図。
[図 10]窒化しないベースの酸化膜とドーズ量を変えて本発明の一実施形態に係る窒 化処理を行った場合について、酸化膜の厚さ方向に印加した電界 E (MV/cm)と リーク電 g (AZcm2)との関係を示す図。
[図 11]窒化しないベースの酸化膜とドーズ量を変えて本発明の一実施形態に係る窒 化処理を行った場合について、 FNプロットをとつた図。
[図 12]窒化しないベースの酸化膜とドーズ量を変えて本実施形態に係る窒化処理を 行った場合にっレ、て、トンネル酸化膜の EOTとフラットバンド電圧 Vfbとの関係を示 す図。
発明を実施するための最良の形態
[0015] 以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
図 1は、本発明に係るトンネル酸化膜の窒化処理方法を説明するための断面図で ある。この窒化処理は、例えば、 EPR〇M、 EEPR〇M、フラッシュメモリ等の不揮発 性メモリ素子の製造工程の一環として行われる。
[0016] 不揮発性メモリ素子のメモリセルの製造においては、まず、図 1Aに示すように、 Si 基板 101の主面上に、例えば、 Si基板 101の熱酸化プロセスにより 10nm程度の厚 さでトンネル酸化膜 102を形成し、次いで、 Si基板 101の主面領域に所定のイオン 注入を行い、引き続き、トンネル酸化膜 102に対して窒化処理を行う。窒化処理は、 窒素ガスを含むガスのプラズマ処理により行われ、これにより、図 1Bに示すように、ト ンネル酸化膜 102の表面部分に窒化領域 103が形成される。
[0017] このように、窒化処理をプラズマ処理により行うことにより、従来の熱処理による酸化 膜窒化処理とは異なり、トンネル酸化膜 102内の窒素プロファイルを制御することが でき、窒化領域 103をトンネル酸化膜 102の表面部分に高窒素濃度で形成すること ができる。具体的には、トンネル酸化膜 102の表面から 2nm以下の部分までの極表 面に近い表面部分に窒化領域 103を形成することができる。
[0018] このような窒化処理の後、常法に従って処理を行うことにより、図 2に示すような概略 構造のメモリセルを有する不揮発性メモリ素子を製造する。すなわち、このメモリセノレ は、 Si基板 101の主面上に、表面部分に窒化領域 103が形成されたトンネル酸化膜 102が形成され、その上にポリシリコンからなるフローティングゲート 104が形成され、 このフローティングゲート 104の上に、例えば酸化膜 105、窒化膜 106、酸化膜 107 力 なる ONO構造の誘電体膜 108が形成され、さらにこの誘電体膜 108の上にポリ シリコン、またはポリシリコンとタングステンシリサイド等との積層膜からなるコントロー ノレゲート 109が形成され、コントローノレゲート 109の上には Si Nや Si〇等の絶縁層
3 4 2
110が形成され、フローティングゲート 104とコントロールゲート 109の側壁には酸化 処理により側壁酸化膜 111が形成された構造を有してレ、る。
[0019] 窒化処理後の概略工程の一例を示せば以下のようになる。
プラズマ窒化処理を施したトンネル酸化膜 102の上にフローティングゲート 104とな るポリシリコン膜を形成し、その上に酸化膜、窒化膜、酸化膜を順次形成し、さらにそ の上にコントロールゲート 109となるポリシリコン膜、またはポリシリコンとタングステン シリサイド等との積層膜を成膜する。この際の成膜は、例えば CVDにより行われる。
[0020] その後、図示しないフォトレジスト層およびハードマスク層 110をマスクとしてプラズ マによるドライエッチングを行って、フローティングゲート 104、 ONO構造の誘電体膜 108、コントロールゲート 109を形成した後、フローティングゲート 104およびコント口 ールゲート 109におけるポリシリコンの露出部分に対して酸化処理を行って側壁酸化 膜 111を形成する。この酸化処理は、水蒸気ジェネレータを用いたウエット方式また は〇ガスを用いたドライ方式等の熱酸化プロセスにより行うことができる力 S、タンダス
2
テンを酸化させずに良好な酸化膜を形成する観点からは酸素ガスを含むガスのブラ ズマ処理により行うことが好ましい。プラズマ処理の中では、後述する RLSA (Radial Line Slot Antenna)マイクロ波プラズマ方式のプラズマ処理力 低電子温度で高密度 のプラズマで低温処理が可能であることから、特に好ましレ、。
以上の工程により、図 2に示す構造のメモリセルを有する不揮発性メモリ素子が形 成される。
[0021] 次に、上記窒化処理の好適な例について説明する。
図 3は、本発明に係るトンネル酸化膜の窒化処理方法を実施するためのプラズマ処 理装置の一例を模式的に示す断面図である。
[0022] このプラズマ処理装置 100は、所定のパターンで複数のスロットが形成された平面 アンテナ（Radial Line Slot Antenna)を利用してマイクロ波発生源から導かれたマイク 口波をチャンバ一内に放射し、プラズマを形成する RLSAマイクロ波プラズマ処理装 置として構成されている。
[0023] このプラズマ処理装置 100は、気密に構成され、接地された略円筒状のチャンバ一
1を有している。チャンバ一 1の底壁 laの略中央部には円形の開口部 10が形成され ており、底壁 laにはこの開口部 10と連通し、下方に向けて突出する排気室 11が設 けられている。チャンバ一 1内には被処理基板である Siウェハ Wを水平に支持するた めの A1N等のセラミックス力もなるサセプタ 2が設けられている。このサセプタ 2は、排 気室 11の底部中央から上方に延びる円筒状の A1N等のセラミックスからなる支持部 材 3により支持されている。サセプタ 2の外縁部には Siウェハ Wをガイドするためのガ イドリング 4が設けられている。また、サセプタ 2には抵抗加熱型のヒータ 5が坦め込ま れており、このヒータ 5はヒータ電源 6から給電されることによりサセプタ 2を加熱して、 その熱で被処理体である Siウェハ Wを加熱する。このとき、例えば室温から 800°Cま での範囲で温度制御可能となっている。なお、チャンバ一 1の内周には、誘電体、例 えば石英からなる円筒状のライナー 7が設けられている。
[0024] サセプタ 2には、 Siウェハ Wを支持して昇降させるためのウェハ支持ピン（図示せず )がサセプタ 2の表面に対して突没可能に設けられている。
[0025] チャンバ一 1の側壁には環状をなすガス導入部材 15が設けられており、このガス導 入部材 15にはガス供給系 16が接続されている。ガス導入部材はシャワー状に配置 してもよレヽ。このガス供給系 16は、 Arガス供給源 17、 Nガス供給源 18を有しており
2
、これらガスが、それぞれガスライン 20を介してガス導入部材 15に至り、ガス導入部 材 15からチャンバ一 1内に導入される。なお、ガスライン 20の各々には、マスフロー コントローラ 21およびその前後の開閉バルブ 22が設けられている。
[0026] 上記排気室 11の側面には排気管 23が接続されており、この排気管 23には高速真 空ポンプを含む排気装置 24が接続されてレ、る。そしてこの排気装置 24を作動させる ことによりチャンバ一 1内のガス力 排気室 11の空間 11a内へ均一に排出され、排気 管 23を介して排気される。これによりチャンバ一 1内は所定の真空度、例えば 0. 133 Paまで高速に減圧することが可能となっている。 [0027] チャンバ一 1の側壁には、プラズマ処理装置 100に隣接する搬送室（図示せず）と の間で Siウェハ Wの搬入出を行うための搬入出口 25と、この搬入出口 25を開閉す るゲートバルブ 26とが設けられてレ、る。
[0028] チャンバ一 1の上部は開口部となっており、この開口部の周縁部に沿ってリング状 の支持部 27が設けられており、この支持部 27に誘電体、例えば石英や Al O等の
2 3 セラミックスからなり、マイクロ波を透過するマイクロ波透過板 28がシール部材 29を介 して気密に設けられている。したがって、チャンバ一 1内は気密に保持される。
[0029] マイクロ波透過板 28の上方には、サセプタ 2と対向するように、円板状の平面アン テナ部材 31が設けられている。この平面アンテナ部材 31は支持部 27の上端に係止 されている。平面アンテナ部材 31は、導体、例えば表面が銀または金メッキされた銅 板またはアルミニウム板からなり、複数のマイクロ波放射孔 (スロット） 32が所定のバタ ーンで貫通して形成された構成となっている。このマイクロ波放射孔 32は、例えば図 4に示すように長溝状をなし、隣接するマイクロ波放射孔 32同士が交差するように、 典型的には図示のように直交するように（「T」字状に）配置され、これら複数のマイク 口波透過孔 32が同心円状に配置されている。すなわち、平面アンテナ部材 31は RL SAアンテナを構成している。マイクロ波透過孔 32の長さや配列間隔は、マイクロ波 の波長（え）に応じて決定され、例えばマイクロ波放射孔 32の間隔が 1/2えまたは えとなるように配置される。また、マイクロ波放射孔 32は、円形状、円弧状等の他の 形状であってもよレ、。さらに、マイクロ波放射孔 32の配置形態は特に限定されず同心 円状の他、例えば、螺旋状、放射状に配置することもできる。
[0030] この平面アンテナ部材 31の上面には、真空よりも大きい誘電率を有する誘電体か らなる遅波材 33が設けられてレ、る。
[0031] チャンバ一 1の上面には、これら平面アンテナ部材 31および遅波材 33を覆うように 、例えばアルミニウムやステンレス鋼等の金属材からなるシールド蓋体 34が設けられ ている。チャンバ一 1の上面とシールド蓋体 34とはシール部材 35によりシールされて いる。シールド蓋体 34には、冷却水流路 34aが形成されている。なお、シールド蓋体 34は接地されている。
[0032] シールド蓋体 34の上壁の中央には開口部 36が形成されており、この開口部には 導波管 37が接続されている。この導波管 37の端部には、マッチング回路 38を介して マイクロ波発生装置 39が接続されている。これにより、マイクロ波発生装置 39で発生 した例えば周波数 2. 45GHzのマイクロ波が導波管 37を介して上記平面アンテナ部 材 31へ伝搬されるようになっている。なお、マイクロ波の周波数としては、 8. 35GHz 、 1. 98GHz等を用いることもできる。
[0033] 導波管 37は、上記シールド蓋体 34の開口部 36から上方へ延出する断面円形状 の同軸導波管 37aと、水平方向に延びる断面矩形状の矩形導波管 37bとを有してい る。これらの間にはモード変換器 40が設けられている。同軸導波管 37aの中心には 内導体 41が延在しており、その下端部は、平面アンテナ部材 31の中心に接続固定 されている。
[0034] プラズマ処理装置 100の各構成部は、プロセスコントローラ 50に接続されて制御さ れる構成となっている。プロセスコントローラ 50には、工程管理者がプラズマ処理装 置 100を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装 置 100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフ エース 51が接続されている。
[0035] また、プロセスコントローラ 50には、プラズマ処理装置 100で実行される各種処理を プロセスコントローラ 50の制御にて実現するための制御プログラムや、処理条件に応 じてプラズマエッチング装置の各構成部に処理を実行させるためのプログラムすなわ ちレシピが格納された記憶部 52が接続されている。レシピはハードディスクや半導体 メモリに記憶されていてもよいし、 CDROM、 DVD等の可搬性の記憶媒体に収容さ れた状態で記憶部 52の所定位置にセットするようになっていてもよい。さらに、他の 装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよレ、
[0036] そして、必要に応じて、ユーザ一^ fンターフェース 51からの指示等にて任意のレシ ピを記憶部 52から呼び出してプロセスコントローラ 50に実行させることで、プロセスコ ントローラ 50の制御下で、プラズマ処理装置 100での所望の処理が行われる。
[0037] 次に、このように構成されたプラズマ処理装置 100によるプラズマ窒化処理につい て図 5のフローチャートを参照して説明する。
[0038] まず、ゲートバノレブ 26を開にして搬入出口 25からトンネル酸化膜が形成された Siゥ ェハ Wをチャンバ一 1内に搬入し、サセプタ 2上に載置する（工程 1)。トンネル酸化 膜は、水蒸気ジェネレータを用いたウエット方式または〇ガスを用いたドライ方式の
2
熱酸化プロセスにより 3. 5〜： 15nmの厚さで形成される。典型例としては 10nmが挙 げられる。
[0039] 次いで、チャンバ一 1内の酸素を排除するために、チャンバ一 1内を真空引きし（ェ 程 2)、ガス供給系 16の Arガス供給源 17から、 Arガスを所定の流量でガス導入部材 15を介してチャンバ一 1内に導入する（工程 3)。この Arガスの流量によりチャンバ一 1内の圧力を調整し、プラズマが着火しやすい高圧状態にする（工程 4)。この際の圧 力としては、好適には 13. 3〜267Paの範囲カ用レヽられ、 66. 6Pa、 126Pa力 列示 される。なお、この際の圧力は、後述する窒化処理の際の圧力よりも高くなるようにす る。
[0040] 次いで、チャンバ一 1内にマイクロ波を放射させてプラズマ着火を行う（工程 5)。こ の際には、まず、マイクロ波発生装置 39からのマイクロ波をマッチング回路 38を経て 導波管 37に導く。マイクロ波は、矩形導波管 37b、モード変換器 40、および同軸導 波管 37aを順次通って平面アンテナ部材 31に供給され、平面アンテナ部材 31から マイクロ波透過板 28を経てチャンバ一 1内におけるウェハ Wの上方空間に放射され る。このようにしてチャンバ一 1に放射されたマイクロ波によりチャンバ一 1内では、 Ar ガスがプラズマ化する。この時のマイクロ波パワーは 1000〜3000Wが好ましぐ 16 OOWが例示される。プラズマ着火後はチャンバ一 1内が例えば 6. 7Paに圧力調整さ れる。
[0041] プラズマが着火された後、ガス供給系 16の Nガス供給源 18から、 Nガスを所定の
2 2
流量でガス導入部材 15を介してチャンバ一 1内に導入し、チャンバ一内に放射され たマイクロ波により Nガスをプラズマ化する（工程 6)。
2
[0042] このように形成された Arガスおよび Nガスのプラズマにより、 Siウェハ Wに形成され
2
たトンネル酸化膜に窒化処理を施す（工程 7)。この際の圧力としては 1. 3〜266Pa が好ましぐ例えば 126Paが採用される。処理温度としては、 200〜600°Cが好ましく 、 400。Cが例示される。また、ガス流量としては、 Arガス： 250〜3000mL/min (sc cm)、 Nガス： 10〜300mL/min (sccm)が好ましぐ Arガス 1000mL/min (scc m)、 Nガス： 40mL/min (sccm)が例示される。また、 Arガスと窒素ガスの流量比
2
、 Ar/Nは 1 · 6〜300の範囲力 S好ましく、 10〜： 100力 Sより好ましレヽ。また、この際の
2
処理時間は 30〜600secが好ましぐ 240secが例示される。上記例示した条件でプ ラズマ窒化処理を行うことにより、 Nのドーズ量が 5. O X 1015atoms/cm2程度となる
[0043] このようして所定時間窒化処理を行った後、マイクロ波の放射を停止してプラズマを 消火し（工程 8)、真空引きをしながらガスを停止して（工程 9)、窒化処理のシーケン スを終了する。
[0044] なお、以上の工程では、 Arガスを先に導入し、プラズマを着火してから Nガスを導
2 入するシーケンスを示した力 プラズマ着火が可能であれば、 Arガスと Nガスを同時
2 に導入してからプラズマを着火してもよレ、。
[0045] 以上のようなマイクロ波プラズマは、略 loUZcm3以上のプラズマ密度でかつ 0. 5 〜1. 5eVの低電子温度プラズマであり、上述のような低温かつ短時間の処理により 、トンネル酸化膜の表面部分、具体的には表面から 2nm以下までの極表面に近い 表面部分に高窒素濃度の窒化領域が形成されるように制御することができ、しかも下 地膜へのイオン等のプラズマダメージが小さい等のメリットがある。また、このように高 密度プラズマにより低温、短時間で窒化処理を行うので窒化領域の窒素プロファイル を高精度で制御することができる。
[0046] 熱窒化処理の場合には、熱的に平衡な状態で窒化処理が進むため、図 6Aに示す ように、窒化領域の位置はトンネル酸化膜の基板との界面部分に特定され、また窒 素原子のピーク密度は 1021atoms/cm3がほぼ上限となる。これに対し、本実施形 態のようなプラズマ窒化処理を採用した場合には、図 6Bに示すように、トンネル酸化 膜の表面から 2nm以下までの表面部分に高窒素濃度（この例では 1022atomsZcm 3)の窒化領域を形成することができ、逆に、基板との界面部分には窒素がほとんど存 在しない領域を形成することができる。この窒素濃度は、条件によって適宜制御する こと力 Sできる。また、窒化領域の位置も、条件を調整することによってトンネル酸化膜 の表面から 2nm以下までの範囲内で適宜制御することができる。
[0047] 図 7に実際に本発明の方法で窒化処理を施した場合の SIMSの測定結果に基づく 窒素濃度分布を示す。なお、図 7では、 0， Siの SIMS強度分布も併せて示す。ここ では、図 3に示した装置を用レ、、チャンバ一内圧力： 126Pa、マイクロ波のパワー： 16 00W、 Ar流量： 1000mL/min (sccm)、 N流量： 40mL/min (sccm)の条件で
2
行った。また、トンネル酸化膜の膜厚は 10nmである。この図に示すように、トンネル 酸化膜の表面から約 lnmの位置に窒素濃度のピークが存在することがわかる。
[0048] このようにトンネル酸化膜の表面に高濃度窒化領域を形成することができ、かつ基 板との界面に窒素が存在しない領域を形成することができるため、メモリ動作にともな つてトンネル酸化膜中に形成されていたトラップの生成を防止することができる。すな わち、従来は、図 8Aに示すように、メモリ動作にともなってトンネル酸化膜 102中にト ラップが生成されていた力 図 8Bに示すように、プラズマ窒化処理によってトンネル 酸化膜 102の表面部分に窒化領域 103が形成されることにより、トラップサイトが窒素 原子でターミネートされ、このようなトラップの生成を低減することができ、トンネル酸 化膜の膜質を良好に保持することができる。また、 Vt (トランジスタのスイッチング電圧 のずれ)がなぐ酸化膜 (Si〇）容量換算膜厚 (EOT)を厚くすることができる。
2
[0049] また、従来は、側壁酸化膜 111を形成する際に、図 9Aに示すように、ポリシリコンで 構成されるフローティングゲート 104のトンネル酸化膜 102との界面部分の端部近傍 が不正に酸化され、パーズビークと称される酸化領域 104aが生じ膜厚が厚くなつて しまい、また、この際にポリシリコン中にドープされたリン (P)が例えばリン酸化物（P
2
O )を生成して酸化膜が劣化し、これらがデータ保持機能を低下させる一因となって
5
いたが、本実施形態のように、プラズマ窒化処理を施すことにより、図 9Bに示すよう に、トンネル酸化膜 102の表面部分（フローティングゲート 104との界面部分）の窒化 領域 103が、このような不正な酸化のバリアとなり、酸化領域 104aを著しく低減するこ とができる。そのため、結果的にデータ保持機能が上昇する。
[0050] さらに、トンネル酸化膜 102を窒化して表面部分に窒化領域 103を形成することに より誘電率を上げることができるので、物理的膜厚が同じでも Nドーズ量が増加する に従って誘電率が上がり酸化膜 (SiO )容量換算膜厚 (EOT)を薄くすることができる
2
。このように窒化領域を形成することにより物理的膜厚が同じでも EOTを薄くすること ができるので、電荷保持能が高まり、データ保持機能が上昇する。このことを図 10に 基づいて説明する。図 10は、窒化しないベースの酸化膜と、窒素原子のドーズ量を 2. 5 X 1015, 3. 8 X 1015、 5. 2 X 1015atoms/cm2と変化させて本実施形態に係る 窒化処理を行った場合について、酸化膜の厚さ方向に印加した電界 E (MV/cm
)とリーク電 § (A/cm2)との関係を示す図である。ここでは、図 3に示した装置を 用レヽ、チャンバ一内圧力： 126Pa、マイクロ波のパワー： 1600W、 Ar流量： lOOOmL /min (sccm)、 N流量： 40mL/min (sccm)の条件で、処理時間を 40
2 ， 120, 24
Osecと変ィ匕させることにより、窒素原子のドーズ量を 2. 5 X 1015, 3. 8 X 1015、 5. 2 X 1015atomsZcm2と変化させた。また、トンネル酸化膜のベース膜厚は 5nmである 。この図に示すように、窒素原子のドーズ量によらず電界 E 力 S9を超えると急激にリ ーク電 gが増加するが、窒化処理をすることにより、同じ電界ではリーク電 gが 小さぐ同じリーク電 gでは電界 E が大きくなることがわかる。そして、窒素原子の ドーズ量が増加するとそのような傾向が大きくなる。このことから、窒化領域を形成し て EOTが増加することにより、電荷保持機能が上昇し、その効果は窒素原子のドー ズ量が多いほど大きレ、ことがわかる。
[0051] 図 11は、窒化しないベースの酸化膜と図 10の場合と同様の条件でドーズ量を変え て本実施形態に係る窒化処理を行った場合について、 FNプロットをとつた図である。 この図からわかるように、窒化処理を行わない場合も窒化処理を行った場合も直線の 傾きが同じであり、窒化処理を行ってもバリアハイトは変化しないことがわかる。つまり 、窒化処理を行っても素子としての本質的機能は変化しなレ、。
[0052] 図 12は、窒化しないベースの酸化膜と図 10の場合と同様の条件でドーズ量を変え て本実施形態に係る窒化処理を行った場合について、トンネル酸化膜の EOTとフラ ットバンド電圧 Vfbとの関係を示す図である。この図に示すように、窒化処理を行って もフラットバンド電圧 Vfbの値はあまり変化しないことがわかる。すなわち、本発明のよ うに窒化領域をトンネル酸化膜の表面から 2nm以下までの極表面に近い表面部分 に形成し、界面部分に窒素をほとんど導入しないようにすることにより、界面特性がほ とんど変化しなレ、ことが確認された。
[0053] 以上のことから、プラズマ窒化処理によりトンネル酸化膜の表面部分に窒化領域を 形成することにより、素子としての本質的機能や界面特性を変化させずに EOTを小 さくしてデータ保持機能を上昇させることが可能であることがわかる。なお、 EOTを同 等にする場合には、窒化処理によりトンネル酸化膜を厚くすることができ、その分リー ク電流を抑制することができるのでやはり結果的にデータ保持特性を上昇させること ができる。
[0054] なお、本発明は上記実施形態に限定されることなく種々変形可能である。たとえば 、上記実施の形態では、処理装置としてマイクロ波を複数のスロットを有する平面アン テナでチャンバ一内に伝播して低電子温度で高密度のプラズマを形成するプラズマ 処理装置を用いたが、これに限るものではなく他のプラズマ処理装置、例えば、誘導 結合型プラズマ処理装置、平面反射波プラズマ処理装置、マグネトロンプラズマ処理 装置を用いてもよい。また、不揮発性メモリ素子の構造および製造工程も上記のもの に限らず、どのようなものであってもよレ、。さらに、不活性ガスとして Arを用いたが、 Ar ガス以外の他の不活性ガス（He、 Ne、 Kr、 Xe)を用いることも可能である。プラズマ の電子温度を低くする観点からは Arガス、 Krガス、 Xeガスが好ましく、特に Arガスが 好ましい。
産業上の利用可能性
[0055] 本発明は、 EPROM、 EEPR〇M、フラッシュメモリ等の不揮発性メモリ素子のメモリ 特性の向上に寄与する。

Claims

請求の範囲
[1] 不揮発性メモリ素子を形成するためにトンネル酸化膜が形成された基板を準備する ことと、
窒素ガスを含む処理ガスを用いたプラズマ処理により、前記トンネル酸化膜の表面 部分に窒化領域を形成することと
を有するトンネル酸化膜の窒化処理方法。
[2] 請求項 1の窒化処理方法において、前記プラズマ処理は、複数のスロットを有する 平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処 理装置を用いて行われる、トンネル酸化膜の窒化処理方法。
[3] 請求項 1の窒化処理方法において、前記処理ガスは、希ガスを含む、トンネル酸化 膜の窒化処理方法。
[4] 請求項 3の窒化処理方法において、前記希ガスは Arガスである、トンネル酸化膜の 窒化処理方法。
[5] 請求項 1の窒化処理方法において、前記窒化領域の Nドーズ量は、 1 X 1015atom s/cm2以上である、トンネル酸化膜の窒化処理方法。
[6] 請求項 1の窒化処理方法において、前記プラズマ処理は、 6. 7〜266Paの圧力で 実施される、トンネル酸化膜の窒化処理方法。
[7] シリコン基板上にトンネル酸化膜を形成することと、
窒素ガスを含む処理ガスを用いたプラズマ処理により、前記トンネル酸化膜の表面 部分に窒化領域を形成することと、
前記トンネル酸化膜の上にフローティングゲートを形成することと、
前記フローティングゲートの上に誘電体膜を形成することと、
前記誘電体膜の上にコントロールゲートを形成することと、
前記フローティングゲートおよび前記コントロールゲートの側壁に側壁酸化膜を形 成することと、
を有する不揮発性メモリ素子の製造方法。
[8] 請求項 7の不揮発性メモリ素子の製造方法にぉレ、て、前記プラズマ処理は、複数 のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発 生させるプラズマ処理装置を用いて行われる、不揮発性メモリ素子の製造方法。 請求項 7の不揮発性メモリ素子の製造方法において、前記処理ガスは、希ガスを含 む、不揮発性メモリ素子の製造方法。
請求項 9の不揮発性メモリ素子の製造方法にぉレ、て、前記希ガスは Arガスである、 不揮発性メモリ素子の製造方法。
請求項 7の不揮発性メモリ素子の製造方法にぉレ、て、前記窒化領域の Nドーズ量 は、 l X 1015atoms/cm2以上である、不揮発性メモリ素子の製造方法。
請求項 7の不揮発性メモリ素子の製造方法において、前記プラズマ処理は、 6. 7〜 266Paの圧力で実施される、不揮発性メモリ素子の製造方法。
シリコン基板と、
前記シリコン基板の上に形成されたトンネル酸化膜と、
前記トンネル酸化膜の上に形成されたフローティングゲ一トと、
前記フローティングゲートの上に形成された誘電体膜と、
誘電体膜の上に形成されたコントロールゲートと、
前記フローティングゲートおよび前記コントロールゲートの側壁に形成された側壁 酸化膜と
を具備する不揮発性メモリ素子であって、
前記トンネル酸化膜は、その表面部分に、窒素ガスを含む処理ガスを用いたプラズ マ処理により形成された窒化領域を有する、不揮発性メモリ素子。
請求項 13の不揮発性メモリ素子において、前記窒化領域は、複数のスロットを有す る平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ 処理装置を用いて形成されたものである、不揮発性メモリ素子。
請求項 13の不揮発性メモリ素子において、前記窒化領域は、窒素ガスおよび希ガ スを含む処理ガスを用いたプラズマ処理により形成されたものである、不揮発性メモリ 素子。
請求項 15の不揮発性メモリ素子において、前記希ガスは Arガスである、不揮発性 メモリ素子。
請求項 15の不揮発性メモリ素子において、前記窒化領域の Nドーズ量は、 1 X 101 5atoms/cm2以上である、不揮発性メモリ素子。
[18] コンピュータ上で動作し、実行時に、不揮発性メモリ素子を形成するためにトンネル 酸化膜が形成された基板を準備することと、窒素ガスを含む処理ガスを用いたプラズ マ処理により、前記トンネル酸化膜の表面部分に窒化領域を形成することとを有する トンネル酸化膜の窒化処理方法が行なわれるように、コンピュータにプラズマ処理装 置を制御させる、制御プログラム。
[19] コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取可能な記 憶媒体であって、
前記制御プログラムは、実行時に、不揮発性メモリ素子を形成するためにトンネル 酸化膜が形成された基板を準備することと、窒素ガスを含む処理ガスを用いたプラズ マ処理により、前記トンネル酸化膜の表面部分に窒化領域を形成することとを有する トンネル酸化膜の窒化処理方法が行われるように、コンピュータにプラズマ処理装置 を制御させる、コンピュータ読取可能な記憶媒体。
PCT/JP2005/023597 2004-12-28 2005-12-22 トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびに制御プログラムおよびコンピュータ読取可能な記憶媒体 Ceased WO2006070685A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200580045366XA CN101095224B (zh) 2004-12-28 2005-12-22 隧道氧化膜的氮化处理方法、非易失性存储元件的制造方法和非易失性存储元件，以及控制程序和计算机可读取的存储介质
US11/813,043 US20080093658A1 (en) 2004-12-28 2005-12-22 Method for Nitriding Tunnel Oxide Film, Method for Manufacturing Non-Volatile Memory Device, Non-Volatile Memory Device, Control Program and Computer-Readable Recording Medium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-380705 2004-12-28
JP2004380705A JP2006186245A (ja) 2004-12-28 2004-12-28 トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体

Publications (1)

Publication Number Publication Date
WO2006070685A1 true WO2006070685A1 (ja) 2006-07-06

Family

ID=36614802

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/023597 Ceased WO2006070685A1 (ja) 2004-12-28 2005-12-22 トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびに制御プログラムおよびコンピュータ読取可能な記憶媒体

Country Status (6)

Country Link
US (1) US20080093658A1 (ja)
JP (1) JP2006186245A (ja)
KR (1) KR20070086697A (ja)
CN (2) CN101834133B (ja)
TW (1) TWI390632B (ja)
WO (1) WO2006070685A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825018B2 (en) * 2006-02-28 2010-11-02 Tokyo Electron Limited Plasma oxidation method and method for manufacturing semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090025780A (ko) * 2007-09-07 2009-03-11 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP5232425B2 (ja) * 2007-09-10 2013-07-10 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
KR100933835B1 (ko) * 2007-11-12 2009-12-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US20090309150A1 (en) * 2008-06-13 2009-12-17 Infineon Technologies Ag Semiconductor Device And Method For Making Semiconductor Device
US8501610B2 (en) 2009-04-28 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memories and methods of fabrication thereof
JP4977180B2 (ja) 2009-08-10 2012-07-18 株式会社東芝 不揮発性半導体記憶装置の製造方法
CN104733296B (zh) * 2013-12-24 2017-12-12 北京兆易创新科技股份有限公司 一种快闪存储器隧道绝缘层的制作方法
KR102263315B1 (ko) 2014-08-06 2021-06-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법
CN104766827A (zh) * 2015-03-31 2015-07-08 上海华力微电子有限公司 一种提高nor闪存数据保存能力的方法
CN104992902A (zh) * 2015-05-27 2015-10-21 上海华力微电子有限公司 一种提高隧道氧化层可靠性的方法
CN105206581B (zh) * 2015-08-31 2018-10-16 上海华力微电子有限公司 一种sonos器件中ono结构的制造方法
JP7173082B2 (ja) * 2020-04-17 2022-11-16 信越半導体株式会社 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047614A (ja) * 2002-07-10 2004-02-12 Innotech Corp トランジスタとそれを用いた半導体メモリ、およびトランジスタの製造方法
JP2004087865A (ja) * 2002-08-28 2004-03-18 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762728A (en) * 1985-04-09 1988-08-09 Fairchild Semiconductor Corporation Low temperature plasma nitridation process and applications of nitride films formed thereby
US5273587A (en) * 1992-09-04 1993-12-28 United Solar Systems Corporation Igniter for microwave energized plasma processing apparatus
JP3558565B2 (ja) * 1999-11-08 2004-08-25 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体装置の製造方法
DE10065976A1 (de) * 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US6413881B1 (en) * 2000-03-09 2002-07-02 Lsi Logic Corporation Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
JP4799748B2 (ja) * 2001-03-28 2011-10-26 忠弘 大見 マイクロ波プラズマプロセス装置、プラズマ着火方法、プラズマ形成方法及びプラズマプロセス方法
WO2003015151A1 (fr) * 2001-08-02 2003-02-20 Tokyo Electron Limited Procede de traitement d'un materiau de base et materiau d'utlisation de dispositif electronique
US6586313B2 (en) * 2001-11-29 2003-07-01 Stmicroelectronics S.R.L. Method of avoiding the effects of lack of uniformity in trench isolated integrated circuits
JP4252749B2 (ja) * 2001-12-13 2009-04-08 忠弘 大見 基板処理方法および基板処理装置
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
US20050155345A1 (en) * 2002-03-29 2005-07-21 Tokyo Electron Limited Device and method for purifying exhaust gas from industrial vehicle engine
KR100482747B1 (ko) * 2002-12-18 2005-04-14 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7183143B2 (en) * 2003-10-27 2007-02-27 Macronix International Co., Ltd. Method for forming nitrided tunnel oxide layer
US7399674B2 (en) * 2004-10-22 2008-07-15 Macronix International Co., Ltd. Method of fabricating NAND-type flash EEPROM without field oxide isolation
CN101044626B (zh) * 2004-10-28 2012-01-25 东京毅力科创株式会社 栅极绝缘膜的形成方法、半导体装置和计算机记录介质

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047614A (ja) * 2002-07-10 2004-02-12 Innotech Corp トランジスタとそれを用いた半導体メモリ、およびトランジスタの製造方法
JP2004087865A (ja) * 2002-08-28 2004-03-18 Hitachi Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825018B2 (en) * 2006-02-28 2010-11-02 Tokyo Electron Limited Plasma oxidation method and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN101095224A (zh) 2007-12-26
TWI390632B (zh) 2013-03-21
JP2006186245A (ja) 2006-07-13
CN101834133A (zh) 2010-09-15
CN101834133B (zh) 2012-01-25
TW200633065A (en) 2006-09-16
CN101095224B (zh) 2010-06-16
KR20070086697A (ko) 2007-08-27
US20080093658A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
US7960293B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
JP5341510B2 (ja) 窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
JP5276437B2 (ja) 窒化珪素膜の形成方法、半導体装置の製造方法、およびプラズマｃｖｄ装置
US8247331B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
WO2006129643A1 (ja) プラズマ処理装置およびプラズマ処理方法
WO2011040455A1 (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
JP5252913B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
JPWO2008041601A1 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
WO2008038787A1 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
WO2006070685A1 (ja) トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびに制御プログラムおよびコンピュータ読取可能な記憶媒体
WO2008038788A1 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
JP4739215B2 (ja) 酸化膜の形成方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
US20060269694A1 (en) Plasma processing method
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
JP4975622B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077014617

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580045366.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11813043

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 05820134

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 5820134

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11813043

Country of ref document: US