WO2006049199A1 - 絶縁膜形成方法および基板処理方法 - Google Patents

絶縁膜形成方法および基板処理方法 Download PDF

Info

Publication number
WO2006049199A1
WO2006049199A1 PCT/JP2005/020190 JP2005020190W WO2006049199A1 WO 2006049199 A1 WO2006049199 A1 WO 2006049199A1 JP 2005020190 W JP2005020190 W JP 2005020190W WO 2006049199 A1 WO2006049199 A1 WO 2006049199A1
Authority
WO
WIPO (PCT)
Prior art keywords
temperature
substrate
annealing
rate
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/020190
Other languages
English (en)
French (fr)
Inventor
Yoshihiro Sato
Tomoe Nakayama
Hiroshi Kobayashi
Yoshinori Osaki
Tetsuro Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005251820A external-priority patent/JP4877713B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US11/718,582 priority Critical patent/US7915179B2/en
Priority to CN2005800364562A priority patent/CN101048858B/zh
Publication of WO2006049199A1 publication Critical patent/WO2006049199A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0436—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6524—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen
    • H10P14/6526—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen introduced into an oxide material, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H10P14/6532—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0452—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers
    • H10P72/0454—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0468—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6319—Formation by plasma treatments, e.g. plasma oxidation of the substrate

Definitions

  • the present invention relates to an insulating film forming method and a substrate processing method for performing annealing or the like on a substrate to be processed such as a semiconductor wafer.
  • Oxynitride films are used to prevent the penetration phenomenon of V, so-called boron, in the gate insulating film of recent semiconductor devices such as metal monoxide films and semiconductor field effect transistors (MOSFETs).
  • MOSFETs semiconductor field effect transistors
  • the formation of an oxynitride film is often performed by performing a plasma nitridation process on the oxide film.
  • MOSFETs themselves have been extremely miniaturized in recent years, and with the miniaturization, the gate insulating film is controlled to an extremely thin film region (near 1. Onm). Then, in such a thin insulating film, there is a concern that the transistor ON current will deteriorate and the operating speed will decrease.
  • Japanese Patent Application Laid-Open No. 2004-48001 proposes that annealing is performed afterwards in order to recover damage caused by plasma nitriding of the insulating film.
  • the conventional annealing process is V, a so-called “strong annealing process” performed in an atmosphere of almost atmospheric pressure. For this reason, oxygen diffuses at the interface by the annealing process, and the insulating film is formed. There was a risk that the operating speed would slow down due to an increase in thickness, and the NBTI (Negative Bias Temperature Instability) characteristic, which is particularly noticeable in PMOSFETs, could also deteriorate.
  • V a so-called “strong annealing process” performed in an atmosphere of almost atmospheric pressure. For this reason, oxygen diffuses at the interface by the annealing process, and the insulating film is formed.
  • the NBTI Negative Bias Temperature Instability
  • RTP Rapid Thermal Processing
  • wafer semiconductor wafer
  • annealing is performed for the purpose of rearranging impurities and recovering crystal damage.
  • Thermal in this annealing process As the 'budget (heat throughput) increases, for example in the case of transistors, the dopant in the source and drain regions The diffusion tends to occur and the bonding tends to be deep. Under the miniaturized design rules, shallow junctions are indispensable, so RTP can be used to reduce the total thermal budget by rapidly raising and lowering the temperature in a short time (spike fire). Has been.
  • Japanese Patent Application Laid-Open No. 2000-331949 in order to ensure uniformity of in-plane temperature in RTP, a plurality of temperature raising processes are provided, and each temperature raising until reaching the set annealing temperature is performed. It has been proposed to perform annealing treatment while gradually decelerating the heating rate in stages.
  • this Japanese Patent Application Laid-Open No. 2000-331949 does not disclose any specific and empirical disclosure about the temperature range and time at each temperature rising stage, and does not come out of the idea.
  • this prior art method sequentially decelerates the temperature increase rate at each temperature increase stage, so that even though the wafer temperature overshoot and in-plane temperature non-uniformity can be improved, the throughput will be reduced. There's a problem. Considering that the greatest merit of RTP is that throughput can be increased and the overall thermal budget can be suppressed, the method disclosed in Japanese Patent Laid-Open No. 2000-331949 has been satisfactory.
  • the present invention has been made in view of the above circumstances.
  • Another object is to provide an insulating film forming method capable of suppressing the deterioration of the NBTI characteristics.
  • a first aspect of the present invention provides an oxide film on a substrate to be processed.
  • An insulating film forming method is provided.
  • the annealing after the plasma nitriding treatment is performed in a reduced pressure atmosphere of 667 Pa or less, that is, the light annealing can be performed, so that an increase in film thickness can be prevented.
  • transistor ON current characteristics and operating speed can be improved.
  • the annealing treatment under reduced pressure is preferably 667 Pa (5 Torr) or less! /.
  • the oxygen partial pressure is
  • the annealing time is preferably 5 to 40 seconds.
  • the annealing process itself is preferably the following heating step rather than a sudden spike-like annealing. That is, the annealing process is divided into a first annealing process and a subsequent second annealing process.
  • the first annealing process is performed at an annealing temperature of 600 ° C to 700 ° C. Time is 1 ⁇ 40 seconds, the second annealing process is the annealing temperature
  • the annealing time is 5 to 60 seconds at a force of S950 ° C to 1150 ° C.
  • the time for the second annealing process is 10 to 40 seconds.
  • the substrate to be processed is changed from an annealing temperature of 600 ° C. to 700 ° C. in the first annealing process until an intermediate temperature lower than the annealing temperature of 950 ° C. to 1150 ° C. in the second annealing process is reached.
  • a third temperature raising step for heating the substrate to be processed at a third temperature raising rate until it reaches ° C
  • the intermediate temperature K is expressed by the following relational expression:
  • the second temperature increase rate is higher than the third temperature increase rate.
  • the third temperature increase rate is equal to or higher than the first temperature increase rate.
  • the second temperature raising rate is preferably 40 ° C / second to 60 ° C / second.
  • the third temperature raising rate is preferably 15 ° CZ seconds to 30 ° CZ seconds.
  • the first temperature raising rate is preferably 5 ° CZ seconds to 15 ° CZ seconds.
  • the plasma nitriding treatment which can be said to be a pretreatment of the annealing treatment
  • the plasma nitriding treatment is performed by microwave plasma using a flat plate antenna in which a large number of through holes are formed.
  • the acid film is preferably formed of a thermal acid or a plasma acid.
  • the substrate to be processed after the plasma nitriding treatment is carried into an annealing apparatus that performs annealing treatment while being subjected to annealing treatment in a reduced pressure atmosphere without being exposed to the atmosphere.
  • a second aspect of the present invention is a computer-readable storage medium storing software that operates on a computer, and a plasma nitriding process is performed on an oxide film on a substrate to be processed. Nitriding treatment step,
  • a computer-readable storage medium including software for causing an annealing apparatus to execute annealing processing in an insulating film forming method including:
  • the third aspect of the present invention is that the substrate to be processed is heated at the first temperature increase rate to the first temperature at which the emissivity of the substrate to be processed is maximized in the processing chamber of the substrate processing apparatus.
  • the heat treatment temperature is 800 ° C or higher
  • the second temperature X is expressed by the following relational expression:
  • the substrate processing method is provided in which the second temperature rising rate is larger than the third temperature rising rate.
  • the third temperature rise rate is preferably equal to or higher than the first temperature rise rate.
  • the second temperature rising rate is preferably 40 ° CZ seconds to 60 ° CZ seconds.
  • the third temperature raising rate is preferably 15 ° CZ seconds to 30 ° CZ seconds.
  • the first temperature raising rate is preferably 5 ° C./second to 15 ° C./second.
  • the heat treatment temperature is preferably 800 ° C to 1100 ° C.
  • the substrate to be processed is a silicon substrate, and the first temperature is preferably 600 ° C. to 700 ° C.
  • the substrate processing apparatus is preferably an RTP apparatus.
  • the treatment pressure is preferably 106.66 Pa or more and 101325 Pa or less.
  • a fourth aspect of the present invention is software that runs on a computer, and when executed, up to a first temperature at which the emissivity of the substrate to be processed is maximized in the processing chamber of the substrate processing apparatus.
  • the heat treatment temperature is 800 ° C or higher
  • the second temperature X is expressed by the following relational expression:
  • a fifth aspect of the present invention is a computer-readable storage medium storing software that operates on a computer, and the software is
  • the heat treatment temperature is 800 ° C or higher
  • the second temperature X is expressed by the following relational expression:
  • a computer-readable storage medium for controlling the substrate processing apparatus such that the second temperature rising rate is higher than the third temperature rising rate.
  • a sixth aspect of the present invention provides a processing container for storing a substrate to be processed
  • Heating means for heating the substrate to be processed in the processing container A first temperature raising step of heating the substrate to be treated at a first temperature raising rate to a first temperature at which the emissivity of the substrate to be treated is maximized in the treatment container; and a heat treatment temperature from the first temperature.
  • a control unit that controls the second substrate temperature rising rate to be a substrate processing method that is larger than the third temperature rising rate
  • a substrate processing apparatus is provided.
  • the throughput rate of the second temperature raising step is made larger than the temperature raising rate of the third temperature raising step.
  • the second temperature rising process with a high temperature rising rate high throughput can be realized, so that the total thermal budget can be suppressed and the design rules that are becoming finer can be accommodated.
  • FIG. 1 is an explanatory view of a longitudinal section of a plasma processing apparatus for carrying out a method emphasizing an embodiment.
  • 2 It is explanatory drawing of the longitudinal cross-section of the annealing apparatus for enforcing the method which works on embodiment.
  • FIG. 3 is a schematic configuration diagram of a multi-chamber one-type processing system equipped with a plasma processing apparatus and an annealing apparatus for carrying out the insulating film forming method according to the embodiment.
  • FIG. 4 is an explanatory diagram showing a sequence of annealing processing that is effective in the embodiment.
  • FIG. 5 is a graph showing the relationship between annealing time and ON current characteristics for an insulating film formed according to an embodiment.
  • FIG. 6 is a graph showing the relationship between annealing time and mutual conductance for an insulating film formed according to an embodiment.
  • FIG. 8 is a graph showing annealing temperature and ON current characteristics for an insulating film formed according to an embodiment.
  • FIG. 11 is an explanatory diagram showing a sequence of annealing processing that works on another embodiment.
  • 12 A graph showing ON current characteristics of an insulating film formed according to another embodiment.
  • FIG. 13 is a graph showing transconductance characteristics of an insulating film formed according to another embodiment.
  • FIG. 14 is a flowchart for explaining the procedure of the heat treatment method which is an embodiment of the substrate processing method.
  • FIG. 16 is a drawing showing a change over time in wafer temperature.
  • FIG. 17 is a drawing showing a wafer temperature profile near a heat treatment temperature.
  • FIG. 18 is a drawing showing a slip after heat treatment in an example.
  • FIG. 19 is a drawing showing a slip after heat treatment in a comparative example.
  • FIG. 20 is a graph showing the relationship between the presence / absence of use of a shower plate and the nitriding rate.
  • FIG. 21 is a graph showing the relationship between the presence or absence of use of a shower plate and the ion energy of plasma.
  • FIG. 22 is a graph showing the results of XPS analysis of the distribution of Si—O bonds and Si—N bonds in a silicon oxynitride film formed without using a shower plate.
  • FIG. 23 is a graph showing the result of XPS analysis of the distribution of Si—O bonds and Si—N bonds in a silicon oxynitride film formed using a shower plate.
  • FIG. 1 shows a state of a longitudinal section of a plasma processing apparatus 1 for carrying out a method for forming a gate insulating film which is effective in the present embodiment.
  • This plasma processing apparatus 1 has an aluminum force, for example. It has a bottomed cylindrical processing container 2 that is open. Processing vessel 2 is grounded.
  • a susceptor 3 as a mounting table for mounting, for example, a wafer W as a substrate is provided at the bottom of the processing container 2.
  • the susceptor 3 also has, for example, an aluminum nitride force, and a heater 4a is provided inside thereof.
  • the heater 4a can be formed of a resistor, for example, and generates heat by supplying power from the AC power supply 4 provided outside the processing container 2, and can heat the wafer on the susceptor 3 to a predetermined temperature.
  • an exhaust pipe 12 for exhausting the atmosphere in the processing container 2 by an exhaust device 11 such as a vacuum pump is provided at the bottom of the processing container 2.
  • a gas introduction part 13 for supplying a processing gas from the processing gas supply source into the processing container 2 is provided on the side wall of the processing container 2.
  • argon gas supply source 15 and nitrogen gas supply source 16 are prepared as processing gas supply sources, and are respectively connected via valves 15a and 16a, mass flow controllers 15b and 16b, and valves 15c and 16c.
  • the gas inlet 13 is connected.
  • the upper opening of the processing container 2 is provided with a transmission window 20 having a dielectric force such as quartz glass through a sealing material 14 such as an O-ring for ensuring airtightness.
  • a dielectric force such as quartz glass
  • a sealing material 14 such as an O-ring
  • other dielectric materials such as A1N, Al 2 O, sapphire, SiN, ceramic Boxes may be used.
  • the processing space (S, S) is formed in the processing container 2.
  • the transmission window 20 has a circular planar shape, but may have a square shape, for example.
  • an antenna member for example, a disk-shaped slot antenna 30, is provided above the transmission window 20, an antenna member, for example, a disk-shaped slot antenna 30, is provided. Further, on the upper surface of the slot antenna 30, a slow wave plate 31 and a slow wave plate 31 made of a dielectric are provided. An antenna cover 32 made of metal such as aluminum is provided. The antenna cover 32 is provided with a cooling section for cooling the transmission window 20, the slot antenna 30, and the like.
  • the slot antenna 30 is also made of a conductive material, for example, a thin disk of copper, and the surface is plated with, for example, gold or silver. Further, the slot antenna 30 is formed with a large number of slits 33 as through holes arranged in a spiral shape or a concentric shape, for example, to constitute a so-called radial line slot antenna. The shape of the through hole is not limited to such a slit shape, and various forms of holes can be applied.
  • a lot-shaped inner conductor 35a made of a conductive material, for example, metal is disposed and connected.
  • the inner conductor 35a can propagate the microphone mouth wave efficiently and uniformly by forming an end portion 34 having a widened shape (a trumpet shape).
  • the inner conductor 35a and the outer conductor 35b formed outside thereof constitute the coaxial waveguide 35.
  • the inner conductor 35a is electrically connected to the slot antenna 30.
  • the 2.45 GHz microwave generated by the microwave supply device 36 is propagated to the slot antenna 30 via the rectangular waveguide 38, the load matching device 37, the coaxial waveguide 35, and the slow wave plate 31. Then, it is introduced into the processing container 2 from the slot antenna 30 through the transmission window 20.
  • an electromagnetic field is formed on the lower surface of the transmission window 20 in the processing container 2 by the energy, and the processing gas supplied into the processing container 2 by the gas introduction unit 13 is uniformly brazed and applied to the wafer W on the susceptor 3.
  • uniform plasma treatment for example, plasma nitridation treatment is performed.
  • a quartz liner 42 is provided on the inner wall surface of the processing vessel 2 below the gas introduction part 13, and when plasma is generated in the processing vessel 2, metal contamination is caused from the inner surface of the processing vessel 2 by sputtering. Generation of nesting is prevented.
  • a shower plate 44 having a large number of through-holes 43 is interposed between the transmission window 20 and the susceptor 3, and the plasma processing space is placed above the shower plate 44. It is divided into a space S and a lower space S. The shower plate 44 is under the gas inlet 13
  • the through holes 43 in this embodiment, for example, the number of through holes 43 having a diameter of 10 mm is 949 in the case of an apparatus for processing a wafer W having a diameter of 300 mm, and in the case of an apparatus for processing a wafer W having a diameter of 200 mm. 626 are deployed.
  • the shower plate 44 By interposing the shower plate 44, the ion energy of the plasma is reduced and damage to the underlying film on the wafer W is reduced, while the silicon oxide film (S iO) is nitrided to form silicon nitride. It can be a film (SiON).
  • a gate valve G for loading and unloading the wafer W is provided on the side wall 5 of the processing container 2.
  • the plasma processing apparatus 1 having the above configuration is controlled by a control device 71.
  • the control device 71 has a central processing unit 72, a support circuit 73, and a storage medium 74 containing associated control software.
  • the control device 71 controls, for example, supply of gas from the gas introduction unit 13, stop, flow rate adjustment, temperature adjustment of the heater 4a, exhaust of the exhaust device 11, and further the microphone mouth wave supply device 36, etc. First, necessary control is performed in each process in which plasma processing is performed.
  • the central processing unit 72 of the control device 71 a processor of a general-purpose computer can be used.
  • the storage medium 74 various types of storage media such as RAM, ROM, flexible disk, and hard disk can be used.
  • the support circuit 73 is also connected to the central processing unit 72 to support the processor in various ways.
  • the plasma processing apparatus 1 has the above-described configuration, and performs plasma nitriding treatment on Ueno and W having a silicon oxide film formed on the surface thereof by other oxidation processing apparatuses.
  • the oxide film itself, for example, a so-called thermal oxide film formed by heat treatment in a steam atmosphere at 900 ° C. to 1100 ° C., a plasma oxide film that has been subjected to an acid treatment with a plasma processing apparatus, etc.
  • the present invention is applicable to various acid films. In such a case, for example, an oxide film formed by plasma oxidation using microwaves is converted into a plasma of a rare gas such as argon, krypton, or helium with oxygen using the same apparatus as the plasma processing apparatus 1 described above.
  • Acid treatment is performed with oxygen radicals, and an acid film with little damage can be formed. Therefore, plasma nitriding treatment using microwaves in the embodiments described later and It is possible to form a very suitable insulating film by combining with two-stage annealing.
  • the wafer W is placed on the susceptor 3 in the processing container 2, and a predetermined processing gas, for example, a mixed gas of argon gas Z nitrogen gas is processed from the gas introducing unit 13 into the processing container. While supplying into 2, exhaust from the exhaust pipe 12 and set the processing space S to a predetermined pressure. Then, the wafer W is heated to a predetermined temperature by the heater 4a, the microwave is generated by the microwave supply device 36, and the processing gas in the processing container 2 is turned into plasma, thereby forming silicon oxide on the wafer W. Plasma nitriding is performed on the coating.
  • a predetermined processing gas for example, a mixed gas of argon gas Z nitrogen gas is processed from the gas introducing unit 13 into the processing container. While supplying into 2, exhaust from the exhaust pipe 12 and set the processing space S to a predetermined pressure. Then, the wafer W is heated to a predetermined temperature by the heater 4a, the microwave is generated by the microwave supply device 36, and the processing gas in the processing container 2 is turned into plasma
  • the force is reduced from 0.7 eV to 2.
  • the conditions of the plasma nitriding process are, for example, 1 to 50 Pa, preferably 7 to 12 Pa for the pressure in the processing space S, and 100 to 400 ° C, preferably 200 to 400 ° C for the temperature of the wafer W.
  • the power output of the microwave supply device 36 is 500 to 5000 W, preferably 1000 to 2000 W.
  • a rare gas such as krypton or helium can be used instead of the argon gas, and ammonia or the like can be used instead of the nitrogen gas. Is possible.
  • the annealing process can use a force that can be used by various annealing apparatuses, for example, a lamp annealing type annealing apparatus 51 shown in FIG.
  • a transparent quartz glass plate 53 is horizontally passed above the inside of the processing vessel 52, and a space between the lid portion 52a and the quartz glass plate 53 is used as a heating source, for example.
  • Lamp 54 is located.
  • the lamp 54 is activated by the supply of power from the power source 54a, and heats the wafer W in the processing container 52 to a predetermined temperature.
  • An exhaust port 56 communicating with the exhaust device 55 is formed at the bottom of the processing container 52. Quartz glass plate on the side wall of the processing vessel 2 5 Below 3, a gas supply port 57 is provided.
  • a gate valve G for loading and unloading the wafer W is provided on the side wall of the processing container 52.
  • a nitrogen gas supply source 58 which is a processing gas supply source, and an oxygen gas supply source 59 are connected to the gas supply port 57, respectively. It is possible to supply nitrogen gas and oxygen gas at a predetermined flow rate into the processing container 52 through the lasers 58b and 59b and the nozzles 58c and 59c.
  • the wafer W is placed on a support pin 60 installed at the bottom of the processing container 2.
  • the annealing device 51 having the above configuration is controlled by a control device 61.
  • the controller 61 has a recording medium 64 that includes a central processing unit 62, a support circuit 63, and associated control software.
  • This control device 61 is, for example, a nitrogen gas supply source 58, an oxygen gas ⁇ Yogo! !
  • the central processing unit 62 of the control device 61 a processor of a general-purpose computer can be used.
  • the recording medium 64 various types of storage media such as RAM, ROM, flexible disk, and hard disk can be used.
  • Support circuit 63 is also connected to central processing unit 62 to support the processor in various ways.
  • the control device 61 may be shared with the control device 71 that controls the plasma processing apparatus 1.
  • the annealing process is performed on the wafer W after the plasma nitriding process.
  • processing conditions for example, N / O mixing from the gas supply port 57
  • the processing gas is, for example, a gas containing at least oxygen, and is preferably diluted with, for example, nitrogen gas in order to reduce the oxygen partial pressure.
  • ammonia and hydrogen can be added and used.
  • nitrogen gas it may be diluted with an inert gas such as Ar gas.
  • the aforementioned plasma processing apparatus 1 and annealing apparatus 51 are mounted in a multi-chamber one-type processing system 100 as shown in FIG. 3, for example.
  • the processing system 100 includes, for example, two plasma processing apparatuses 1 and two annealing apparatuses 51. Of course, one plasma processing apparatus 1 and one annealing apparatus 51 may be used for each, and other processing apparatuses may be incorporated.
  • the plasma processing apparatus 1 and the annealing apparatus 51 are provided in correspondence with the four sides of the wafer transfer chamber 105 having a hexagonal planar shape.
  • Load lock chambers 106 and 107 are provided on the other two sides of the wafer transfer chamber 105, respectively.
  • a wafer carry-in / out chamber 108 is provided on the opposite side of the port lock chambers 106 and 107 from the wafer transfer chamber 105, and on the opposite side of the wafer carry-in / out chamber 108 from the load lock chambers 106 and 107,
  • the plasma processing apparatus 1, the annealing apparatus 51, and the load lock chambers 106 and 107 are connected to the respective sides of the wafer transfer chamber 105 via gate valves G, and these are connected to the gates.
  • By opening the valve G it communicates with the wafer transfer chamber 105, and by closing each gate valve G, it is cut off from the wafer transfer chamber 105.
  • a gate valve G is also provided at the portion of the load lock chambers 10 6 and 107 connected to the wafer loading / unloading chamber 108.
  • the load lock chambers 106 and 107 are opened and closed by opening the gate valve G.
  • the chamber 108 communicates with the chamber 108 and is closed from the wafer loading / unloading chamber 108 by closing them.
  • wafer transfer device 112 that carries in and out Ueno and W as objects to be processed with respect to plasma processing apparatus 1, annealing apparatus 51, and load port chambers 106 and 107. Force S is provided.
  • This wafer transfer device 112 is disposed substantially at the center of the wafer transfer chamber 105, and has two blades 114a and 114b that hold the wafer W at the tip of a rotatable / extensible / retractable portion 113 that can rotate and extend. . These two blades 114a and 114b are attached to the rotating / extending / contracting portion 113 so as to face in opposite directions.
  • the wafer transfer chamber 105 is maintained at a predetermined degree of vacuum.
  • a HEPA filter (not shown) is provided at the ceiling of the wafer loading / unloading chamber 108, and clean air that has passed through the HEPA filter flows down into the wafer loading / unloading chamber 108.
  • the wafer w is loaded and unloaded in a clean air atmosphere at atmospheric pressure.
  • Wafer loading / unloading chamber 108 FOUP Three ports 109, 110, 111 for F mounting are provided with shutters (not shown), and FOUP containing wafer W in these ports 109, 110, 111 Alternatively, an empty hoop is directly attached, and when it is attached, the shutter is released to communicate with the wafer loading / unloading chamber 108 while preventing the outside air from entering.
  • an alignment chamber 115 is provided on the side surface of the wafer loading / unloading chamber 108, where wafer W is aligned.
  • a wafer transfer device 116 for loading / unloading the wafer W into / from the FOUP F and loading / unloading the wafer W into / from the load lock chambers 106 and 107 is provided.
  • This wafer transfer device 116 has an articulated arm structure and can run on a rail 118 along the direction of arrangement of the hoop F, and a wafer W is placed on the hand 117 at the tip thereof. The conveyance is performed.
  • Each component of the processing system 100 is controlled by a control unit 81 including a control device 61 and a control device 71.
  • the wafer transfer device 116 in the wafer carry-in / out chamber 108 maintained in a clean air atmosphere at atmospheric pressure is used to remove the eno and W from any FOUP F.
  • the wafers are taken out and loaded into the alignment chamber 115, and the wafer W is aligned.
  • the wafer W is carried into one of the load lock chambers 106 and 107, and after evacuating the load lock chamber, the wafer W in the load lock chamber is taken out by the wafer transfer device 112 in the wafer transfer chamber 105.
  • the wafer W is carried into the plasma processing apparatus 1 and subjected to a predetermined plasma nitriding process.
  • the wafer W that has been subjected to the plasma nitriding treatment is unloaded from the plasma processing apparatus 1 by the wafer transfer apparatus 112 in the wafer transfer chamber 105, returned to the wafer transfer chamber 105, and then transferred to the wafer transfer apparatus.
  • 112 is carried into the annealing device 51 and a weak annealing process according to an embodiment described later is performed. Therefore, the plasma nitriding process 1 is transferred from the plasma processing apparatus 1 to the annealing apparatus 51 that performs the annealing process in a reduced-pressure atmosphere without being exposed to the atmosphere, and the plasma nitriding process and the annealing process that is the next process are performed. Can be done continuously.
  • the wafer W after annealing is processed by the wafer transfer device 112. It is carried into either the load lock chamber 106 or 107. Then, after the load lock chamber is returned to the atmospheric pressure, the wafer W in the load lock chamber is taken out by the wafer transfer device 116 in the wafer carry-in / out chamber 108 and stored in one of the FOUPs F. Such an operation is performed on at least one wafer, for example, one lot of wafers W, and one set of processing is completed.
  • the silicon oxynitride film on the wafer W is subjected to plasma nitriding to form a SiON film.
  • the UE and W after such a plasma nitriding process are carried into the processing container 52 of the annealing apparatus 51 and placed on the support pin 60.
  • the exhaust gas is exhausted from the exhaust port 56, and a predetermined processing gas is supplied into the processing container 52 from a processing gas supply source.
  • the force at which a mixed gas of nitrogen gas Z oxygen gas is flowed at a predetermined flow rate, the oxygen partial pressure at that time is 66.7 Pa (0.5 Torr), preferably 13.3 Pa to 93.3 Pa oxygen.
  • the pressure in the processing vessel 51 is maintained at a partial pressure of 667 Pa (5 Torr), preferably 66.7 Pa to 933.2 Pa, and annealing, the ON current characteristics (Ion), in which there is no increase in the insulating film, A gate insulating film with good transconductance (Gm: ratio of change in drain current to change in gate voltage) is formed.
  • the heat treatment is performed according to the sequence shown in FIG. That is, first, T ⁇ T (first ascending
  • the first step is from ⁇ to ⁇ .
  • the temperature of the wafer w is maintained at the annealing temperature ⁇ .
  • the interval from ⁇ to ⁇ is 1 to 60 seconds, preferably 20 to 40 seconds, and the annealing temperature ⁇ is 600 ° C to 70 ° C.
  • the wafer W is annealed at the interval from T to T (second heating process).
  • the rate of temperature increase in the section from ⁇ to ⁇ is 100.
  • the annealing temperature K is 950 to 1150. And this annealing temperature is maintained at K.
  • the temperature of the wafer W is set to T to T (
  • the temperature is gently lowered at 5 (second temperature lowering step).
  • the annealing time (T to T) in the second annealing process is preferably 5 to 60 seconds, more preferably 10 to 40 seconds.
  • the annealing time in the second annealing process ( T ⁇ T) is preferably 5-60 seconds, more preferably 20-40 seconds, 20 seconds
  • Gm is almost at the highest level.
  • the relationship between the annealing time and the film thickness shows that the annealing time (T to T) in the second annealing process is as shown in FIG. 60 seconds or less
  • the EOT is preferably within the allowable range of 12 to 13 angstroms, and the result is obtained.
  • the annealing time (T to T) in the second annealing process is set to 30 seconds, and the annealing temperature ( ⁇ ) is changed.
  • Figure 8 shows the changes in the ON current characteristics during the operation. According to this, the annealing temperature (K) is 9
  • the above annealing temperatures are 1050 ° C, 1100 ° C, and in the second annealing process.
  • Figure 9 shows the flow characteristics.
  • the numbers in the square brackets of symbols such as triangles and squares indicate the annealing time in the second annealing process. That is, for example, (5) indicates that annealing was performed for 5 seconds.
  • the triangle and the square are obtained by changing the conditions during the plasma nitriding process, and the annealing process thereafter is in accordance with the embodiment of the present invention.
  • the ion energy during plasma nitriding is 3 eV and the annealing temperature is 1100 ° C
  • the ion energy during plasma nitriding is 5 eV and the annealing temperature is 10 50 ° C. It is.
  • the nitrogen concentration after plasma nitriding was controlled at 10.0 atomic percent. According to this, the annealing time (T to T) in the second annealing process
  • the ON force characteristics of the force and V can be higher than those of the oxide film alone even when the deviation is V. did it.
  • the annealing time (T to T) in the second annealing process is 10 seconds or more, and the ON current characteristic (Ion) is a thermal oxide film.
  • the annealing time (T to T) in the second annealing process in which the annealing temperature is preferably 950 ° C to 1150 ° C, is preferably 5 to 60 seconds. Making EOT even thinner by annealing
  • the alarm time (T to T) in the second annealing process is 10 to 60 seconds.
  • the second annealing process is performed.
  • the annealing temperature ⁇ is 1050 ° C or lower.
  • the interface is improved by re-oxidation of the oxide film and the silicon interface.
  • the film thickness is 1.2 nm or less and the annealing time (T to T) is 10 to 30 seconds, Gm is 70.
  • the temperature increase between T and T is expressed as a temperature increase rate.
  • the temperature between ⁇ and ⁇ until the temperature reaches ⁇ is the second temperature rise.
  • ⁇ indicates the temperature range of the temperature increase per second at the third temperature increase rate
  • the intermediate temperature ⁇ is, for example, the second heat treatment temperature.
  • the annealing temperature in the annealing process should be 85% to 95% of the temperature.
  • the second temperature increase rate in the temperature increase period before the second temperature increase step is set higher than the third temperature increase rate in the temperature increase period after the second temperature increase step. This is because in the pre-heating period before the second heating process, it is preferable to increase the heating rate as much as possible mainly from the viewpoint of improving the throughput.
  • increase the temperature to the annealing temperature ⁇ at a high rate of temperature increase causes an overshoot or a rapid temperature change that causes the heating rate to become non-uniform in the plane of the wafer W, which adds thermal stress (strain) to the wafer w, causing warping and slipping that is a crystal defect.
  • the second temperature increase rate in the temperature increase period before the second temperature increase process is T to T (first temperature increase
  • the temperature is not less than the first temperature increase rate in the step).
  • the force for raising the temperature to 600 to 700 ° C. The wafer W is likely to warp until this temperature is reached. Therefore, if the first temperature increase rate in the first temperature increase process is too high, the heating speed in the plane of the wafer W becomes non-uniform, causing the wafer W to warp or cause slipping. There is.
  • the first temperature increase rate in the first temperature increase process is equal to or lower than the third temperature increase rate in the temperature increase period after the second temperature increase process, preferably the most during the three-step temperature increase process. Set low.
  • the rate of temperature increase in the first temperature raising step, the temperature raising period before the second temperature raising step, and the temperature raising period after the second temperature raising step are the second temperature raising rate.
  • first heating process (first heating rate) It can be seen that setting so as to increase the throughput and suppress the thermal budget, and is preferable from the viewpoint of preventing overshoot, warpage of the wafer W, slip, and the like.
  • the second temperature increase rate in the temperature increase period before the second temperature increase process is 40 ° C to 60 ° C / second, and in the temperature increase period after the second temperature increase process.
  • the third temperature rise rate is preferably 15 ° C to 30 ° CZ seconds
  • the first temperature rise rate in the first temperature raising step is preferably 5 ° C to 15 ° CZ seconds.
  • FIGS. 12 and 13 show the case where the annealing of the two-step temperature increase as shown in FIG. 4 and the annealing of the three-step temperature increase as shown in FIG. 11 are performed on the oxynitride film.
  • the ON current characteristic (Ion) in FIG. 12 is a standard value based on the value of the oxide film.
  • a silicon oxide film SiO formed to a thickness of lnm on the surface of the wafer W by WVG (Water Vapor Generation) thermal oxidation treatment is the same as that shown in FIG.
  • a plasma nitriding process was performed using the plasma processing apparatus 1 as described above to form a silicon oxynitride film SiON.
  • the plasma nitriding process conditions at this time are Ar and N as process gases.
  • the power was 1.5 kW
  • the pressure inside the processing vessel 2 was 6.7 Pa (50 mTorr)
  • the processing temperature was 400 ° C.
  • annealing apparatus 51 similar to that shown in FIG. 2 is used, and a heat treatment temperature (anneal temperature K) of 1000 ° C. and a processing pressure of 13
  • annealing temperature K annealing temperature K
  • annealing temperature K heat treatment temperature
  • Annealing was performed by holding at ° C for 20 seconds.
  • the temperature was raised to 700 ° C. (anneal temperature K) at a predetermined temperature rising rate for 30 seconds and held at 700 ° C. for 40 seconds. In this case, the total time of the heating time and holding time is 70 seconds. Then, up to 900 ° C (Annel temperature K; intermediate temperature) 5
  • a gate electrode was formed using the SiON film subjected to annealing after nitridation as described above as a gate insulating film, and the electrical characteristics of the transistor were examined.
  • both the Gm and ON current characteristics (Ion) are higher in the annealing process with the 3-step temperature increase than the annealing process with the 2-step temperature increase. It was confirmed that the electrical characteristics of the semiconductor device can be further improved by performing an annealing process with a three-step temperature increase.
  • an annealing process is performed! Compared to the process, annealing was performed at a pressure of 667 Pa or less, so that the gate insulation film thickness of the transistor was reduced to suppress the deterioration of the NBTI characteristic, while improving the ON current characteristic and Gm characteristic of the transistor. I was able to.
  • FIG. 14 is a flowchart for explaining the outline of the heat treatment method which is an example of the substrate processing method according to the present invention.
  • the heat treatment method according to the present embodiment is a method in which heat treatment is performed on a substrate to be processed at a heat treatment temperature of 800 ° C. or higher in a processing chamber of a substrate processing apparatus. Of the five steps shown in FIG. It is characterized by having a three-step heating process from S1 to S3.
  • the temperature of the substrate to be processed is raised to a first temperature at which the emissivity of the substrate to be processed is maximized.
  • the emissivity of the substrate to be processed is maximized at about 600 ° C. in the case of a force that varies depending on the type of substrate to be processed and the type of film formed on the surface of the substrate. Therefore, when the substrate to be processed is a silicon wafer, the ultimate temperature (first temperature) in the first temperature rising and holding step (step S1) is 600 ° C. to 700 ° C.
  • the first temperature can be set according to the emissivity. Further, after reaching the first temperature, it is preferable to hold for 10 to 60 seconds until the temperature of the substrate to be processed becomes stable.
  • the substrate to be processed is reached from a temperature at which the emissivity of the substrate to be processed reaches a maximum (first temperature) to a second temperature lower than the heat treatment temperature. Raise the temperature.
  • first temperature a temperature at which the emissivity of the substrate to be processed reaches a maximum (first temperature) to a second temperature lower than the heat treatment temperature.
  • the third temperature raising step is too short in relation to the temperature raising rate, overshoot occurs, and the wafer W This is not preferable because it increases the possibility of warping and slipping.
  • the third temperature raising step is too long in relation to the temperature raising rate, which is not preferable because it reduces the throughput of the process.
  • the second temperature X is preferably 85% to 95% of the heat treatment temperature T, for example.
  • the temperature of the substrate to be treated is raised from the second temperature until the heat treatment temperature is reached.
  • the heat treatment temperature is not particularly limited as long as it is a high temperature of 800 ° C. or higher, but can be set to, for example, about 800 ° C. to 1100 ° C., preferably 900 ° C. to 1100 ° C. Therefore, the second temperature in this case can be set to, for example, 590 ° C to 1010 ° C, preferably 690 to 1010 ° C.
  • step S4 annealing at a constant temperature is performed at the heat treatment temperature (for example, 800 ° C. to 1100 ° C.).
  • step S5 the temperature of the substrate to be processed is lowered from the heat treatment temperature at a predetermined temperature drop rate, thereby completing the heat treatment.
  • the temperature raising rate of the second temperature raising process is the third temperature raising process (step S1). Set higher than the heating rate of S3). This is because in the second temperature raising step (step S2), it is preferable to raise the temperature raising rate as much as possible mainly from the viewpoint of improving the throughput.
  • raising the temperature to the heat treatment temperature at a high V ⁇ temperature rise rate may cause overshoot or a non-uniform heating rate within the surface of the substrate to be processed due to a sudden temperature change.
  • Thermal stress strain
  • the temperature increase rate in the third temperature increase step is equal to or higher than the temperature increase rate in the first temperature increase step.
  • the first temperature raising step the temperature of the substrate to be processed is raised to a temperature at which the emissivity of the substrate to be maximized (first temperature) is reached, but the substrate to be processed is warped until the first temperature is reached.
  • Cheap if the rate of temperature increase in the first temperature increasing step is too high, the heating rate within the surface of the substrate to be processed becomes non-uniform, causing the substrate to be processed to warp or cause slipping. is there.
  • the rate of temperature increase in the first temperature raising step is set to the lowest rate in the temperature rising rate of the third temperature raising step, preferably the lowest in the three-step temperature raising step.
  • the rate of temperature increase in the first to third temperature raising steps is the second temperature raising rate.
  • Process> 3rd temperature rise process ⁇ Setting to be 1st temperature rise process increases throughput and suppresses thermal 'budget while preventing overshoot, warping of substrate to be processed, slipping, etc. It can be seen that the viewpoint power is also preferable.
  • the rate of temperature rise in the second temperature raising step is 40 ° C to 60 ° CZ seconds
  • the rate of temperature rise in the third temperature raising step is 15 ° C to 30 ° CZ seconds
  • the temperature raising rate in the temperature raising step is preferably 5 ° C to 15 ° CZ seconds.
  • the heat treatment method according to the present embodiment is applicable to heat treatment performed in a range from reduced pressure to normal pressure.
  • the treatment pressure is preferably 106.66 Pa to L01325Pa.
  • FIG. 15 is a schematic configuration diagram of a heat treatment apparatus capable of performing the substrate processing method according to one embodiment of the present invention.
  • This heat treatment apparatus 200 is configured as an RTP apparatus for performing rapid thermal annealing (RTA) with good controllability, for example, 800 ⁇ after doping a thin film formed on a wafer W with impurities: L Can be used for annealing in a high temperature range of about 100 ° C.
  • RTP rapid thermal annealing
  • reference numeral 201 denotes a cylindrical process chamber.
  • a lower heat generating unit 202 is detachably provided below the process chamber 201, and above the process chamber 201.
  • the upper heating unit 204 is detachably provided so as to face the lower heating unit 202.
  • the lower heating unit 202 has a plurality of tungsten lamps 206 as heating means arranged on the upper surface of the water cooling jacket 203.
  • the upper heat generating unit 204 has a water cooling jacket 205 and a plurality of tungsten lamps 206 as heating means arranged on the lower surface thereof.
  • the lamp is not limited to the tanta- sten lamp 206 but may be a halogen lamp, an Xe lamp, a mercury lamp, a flash lamp, or the like.
  • the tungsten lamps 206 arranged opposite to each other in the process chamber 201 are connected to a power source (not shown), and a control unit (process controller 221) for adjusting the amount of power supplied therefrom is provided. By having it, the amount of heat generated can be controlled.
  • a support portion 207 for supporting the weno and W is provided.
  • This support portion 207 includes wafer support pins 207a for supporting the wafer W while being held in the processing space in the process chamber 11, and during processing.
  • Ueno has a liner installation portion 207 b that supports a hot liner 208 for measuring the temperature of W.
  • the support portion 207 is connected to a rotation mechanism (not shown), and rotates the support portion 207 as a whole around the vertical axis. As a result, the wafer W rotates at a predetermined speed during processing, and the heat treatment is made uniform.
  • a pi-mouth meter 211 is disposed below the chamber 201, and heat rays from the hot liner 208 are measured by the pyrometer 211 through the port 21 la and the optical fiber 21 lb during the heat treatment. As a result, the temperature of the wafer W can be grasped indirectly. Note that the temperature of the wafer W may be directly measured.
  • a quartz member 209 is disposed between the tungsten lamp 206 of the lower heat generating unit 202, and the port 211a is connected to the quartz member 209 as shown in the figure. Is provided. Multiple ports of 21 la can be deployed.
  • a quartz member 210 a is disposed above the wafer W between the tungsten lamp 206 of the upper heating unit 204. Further, a quartz member 210b is also disposed on the inner peripheral surface of the channel 201 so as to surround the wafer W.
  • a lifter pin (not shown) force for supporting the wafer W to move up and down is provided through the hot liner 208 and used for loading and unloading the wafer.
  • Seal members are interposed between the lower heating unit 202 and the process chamber 201, and between the upper heating unit 204 and the process chamber 201, respectively.
  • the inside of 201 is airtight.
  • a gas supply source 213 connected to a gas introduction pipe 212 is disposed on the side of the process chamber 201, and for example, N gas,
  • Gases such as O gas and Ar gas can be introduced. Also, process chamber one 2
  • An exhaust pipe 214 is provided at the lower part of 01, and is configured so that the inside of the process chamber 201 can be depressurized by an exhaust device (not shown)! Speak.
  • Each component of the heat treatment apparatus 200 is connected to and controlled by a process controller 221 having a CPU.
  • the process controller 221 includes a keyboard on which a process administrator inputs commands to manage the heat treatment apparatus 200, and the like.
  • the user interface 222 comprising a display for visualizing and displaying the operating status of the heat treatment apparatus 200 is connected!
  • the process controller 221 stores a control program (software) for realizing various processes executed by the heat treatment apparatus 200 under the control of the process controller 221 and a recipe in which process condition data is recorded.
  • the stored storage unit 223 is connected.
  • an arbitrary recipe is called from the storage unit 223 by an instruction from the user interface 222 and executed by the process controller 221 so that the heat treatment apparatus is controlled under the control of the process controller 221.
  • the desired processing at 200 is performed. For example, by controlling the power supply amount to each tungsten lamp 206 provided in the lower heating unit 202 and the upper heating unit 204 by the process controller 221, the heating speed and heating temperature of the wafer W can be adjusted.
  • recipes such as the control program and processing condition data may be stored in a computer-readable storage medium such as a CD-ROM, a hard disk, a flexible disk, or a flash memory, or For example, it can be transmitted online from another device via a dedicated line as needed.
  • a power supply (not shown) is supplied to the tungsten lamps 206 of the lower heating unit 202 and the upper heating unit 204 and turned on (on).
  • the generated heat passes through the quartz member 209 and the quartz member 210a and reaches the wafer W, and the wafer W is also rapidly heated up and down by conditions based on the recipe (temperature rise rate, heating temperature, etc.).
  • an exhaust device (not shown) is operated to exhaust the exhaust from the exhaust pipe 214, whereby the chamber 201 is decompressed.
  • the wafer W is rotated by rotating the supporting portion 207 as a whole around the vertical axis by a rotating mechanism (not shown), that is, rotating at a rotational speed of, for example, 80 rpm in the horizontal direction.
  • a rotating mechanism not shown
  • the uniformity of the amount of heat supplied to the wafer W is ensured.
  • the temperature of the hot liner 208 is measured by the pie meter 211, The temperature of the wafer W can be measured indirectly.
  • the temperature data measured by the pie meter 211 is fed back to the process controller 221, and if there is a difference between the set temperature in the recipe, the power supply to the tungsten lamp 206 is adjusted.
  • the tungsten lamp 206 of the lower heating unit 202 and the upper heating unit 204 is turned off, and a purge gas such as nitrogen is supplied into the process chamber 201 from a purge port (not shown).
  • the exhaust pipe 214 is also exhausted while the gas is flowing in, and the Ueno and W are cooled, and then carried out.
  • a temperature rise process as shown in FIG. 16 can be adopted as an example of the heat treatment process.
  • the temperature range from room temperature to 700 ° C is taken for about 70 seconds, and the temperature is raised by about 10 ° CZ seconds. Heat wafer W to speed. Wafer W warpage can be prevented by reaching the maximum emissivity of wafer W at 700 ° C, which is a stable wafer temperature, at this moderate temperature rise rate.
  • the electric power supply to each of the tungsten lamps 206 is increased under the control of the process controller 221, and from 700 ° C, the relational expression 3 ⁇ (TX) ZY ⁇ 7 [where T is the heat treatment temperature, Y is the temperature rise range per second at the third temperature rise rate, and the second temperature specified to satisfy, for example, the heat treatment temperature is 1050 ° C
  • the temperature increase section up to 950 ° C, which is 100 ° C lower than that, is rapidly increased in about 5 seconds at a temperature increase rate of 50 ° CZ seconds.
  • the wafer W is heated to a temperature at which the emissivity reaches the maximum. Therefore, even if high-speed heating is performed in the second temperature raising step, it is possible to avoid warping of the wafer W. is there. This can improve throughput and reduce overall thermal budget.
  • step S3 the power supply to the tungsten lamp 206 is decreased under the control of the process controller 221, and the wafer temperature is reduced from 950 ° C to the heat treatment temperature 105 0 ° C. Raise the 100 ° C section over a period of about 5 seconds at a rate of 20 ° CZ seconds.
  • step S2 the second temperature raising step
  • step S4 the power supply to the tungsten lamp 6 is adjusted under the control of the process controller 221, and annealing is performed at a constant temperature of 1050 ° C (heat treatment temperature) for about 15 seconds. After that, the power supply to each of the tungsten lamps 6 is turned off according to an instruction from the process controller 221 and the temperature is lowered at a predetermined temperature lowering rate (temperature lowering step; step S5).
  • step S1 to step S3 by performing the third temperature raising process (step S1 to step S3) as well as the first temperature raising process force, the temperature rise temperature of the wafer W is controlled with high accuracy and high Processing with throughput is possible.
  • a heat treatment apparatus 200 similar to that in FIG. 15 was used, and heat treatment including a first temperature raising step to a third temperature raising step was performed under the same conditions as in FIG. 16 as an example.
  • the first temperature raising process up to 700 ° C is performed at 10 ° C / sec for about 70 seconds
  • the second temperature raising process from 700 ° C to 950 ° C is performed at 50 ° CZ seconds for about 5 seconds.
  • a third temperature raising step from ° C to 1050 ° C was carried out at 20 ° CZ seconds for about 5 seconds, respectively, and the heat treatment temperature was raised to 1050 ° C.
  • the first temperature raising process up to 700 ° C was set at 10 ° CZ seconds for about 70 seconds, and then the heat treatment temperature was increased to 1050 ° C by 50 ° CZ seconds.
  • a heat treatment including a two-step temperature increase process was performed, in which the temperature was increased linearly at a temperature rate in about 7 seconds.
  • Fig. 17 shows the measurement results of overshoot (excessive temperature rise exceeding 1050 ° C heat treatment) in the heat treatment of Examples and Comparative Examples. Comparing the temperature profile file of the example of FIG. 17 and the comparative example, the overshoot was large at 3 ° C in the comparative example, whereas the overshoot was suppressed to less than 2 ° C in the example. I understand that.
  • the uniformity of the in-plane temperature of Ueno and W is better than that of the comparative example, and warpage of the wafer W during the temperature rising is prevented. I was able to.
  • the two-step temperature rising process of the comparative example there was a concern that the reliability would be reduced due to wafer cracking and warpage of parts in the process chamber, which are more warped than in the example.
  • FIG. 18 shows the state of slip generated on the wafer W by the heat treatment of the above example
  • FIG. 19 shows the state of slip generated on the wafer W by the heat treatment of the above comparative example.
  • FIGS. 20 to 23 show the case where the shower plate 44 having the through-hole 43 (see FIG. 1; the diameter of the through-hole 43 is 10 mm) is deployed or not deployed in the plasma processing apparatus 1! This is test data for testing the effect on plasma nitriding.
  • the base silicon oxide film (Si 2 O film) was lnm.
  • FIG. 20 shows the nitriding rate of the plasma nitriding treatment.
  • the nitriding rate of the plasma nitriding treatment is smaller than that when the shower plate 44 is not provided under the same plasma nitriding treatment conditions, and the film thickness is excellent in controllability. I'll power you.
  • the ion energy depends on the plasma potential (V) and floating point.
  • the force difference in the case of using 44 is applied to the potential difference (V—V) by nitriding SiO and Si N (p f 2 3 4
  • the bond energy of the S—N bond is 3.5 eV), which is preferable to be controlled near 3 to 3.5 eV.
  • FIGS. 22 and 23 show the results of XPS analysis of the distribution of Si—O bonds and Si—N bonds in a silicon oxynitride film formed by plasma nitriding.
  • Figure 22 shows microwave power 1.5 kW
  • Ar / N 100 without shower plate 44
  • Fig. 23 shows the results when plasma nitriding was performed under the conditions of 0Z40mLZmin (sccm), processing pressure 126.7Pa (950mTorr), and processing temperature 400 ° C. 5kW
  • Ar / N 1000Z40mLZmin (sccm)
  • the shower plate 44 even when the insulating film is a thin film, it is possible to perform plasma nitriding with good controllability and form a high-quality silicon oxynitride film. Further, by performing the annealing process after the plasma nitridation process using the shower plate 44, it is possible to form a better quality insulating film.
  • the plasma processing apparatus used for the nitriding process is not limited to the plasma processing apparatus 1 of FIG. 1 using the slot antenna 30, but a capacitively coupled plasma processing apparatus, an ICP plasma processing apparatus, a surface reflection wave plasma processing apparatus, an ECR plasma It is possible to use a processing apparatus, a magnetron plasma processing apparatus, or the like.
  • the substrate processing method of the present invention is a process for forming a film on the substrate at a temperature of 800 ° C. or higher, and plasma. Similarly, it can be applied to a process of performing CVD film formation at a temperature of 800 ° C or higher.
  • the technique of the present invention is also applicable when the substrate to be processed is a glass substrate for a flat panel display (FPD) typified by a liquid crystal display (LED) or a compound semiconductor substrate.
  • FPD flat panel display
  • LED liquid crystal display
  • the idea can be applied.
  • the present invention can be suitably used for manufacturing various semiconductor devices such as transistors and FPDs, for example.

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)

Abstract

　基板上の酸化膜に対してプラズマ窒化処理し、その後当該基板を処理容器５１内でアニール処理して絶縁膜を形成する方法において、６６７Ｐａ以下の低圧力の下でアニール処理を行う。アニール処理は５秒～４５秒間行われる。プラズマ窒化処理の際には、多数の透孔が形成されている平板アンテナを用いたマイクロ波プラズマによってプラズマ窒化処理する。

Description

絶縁膜形成方法および基板処理方法
技術分野
[0001] 本発明は、絶縁膜形成方法および半導体ウェハ等の被処理基板に対し、ァニール などの処理を行なう基板処理方法に関する。
背景技術
[0002] 最近の半導体デバイス、例えば金属一酸化膜一半導体型電界効果トランジスタ（ MOSFET)のゲート絶縁膜にぉ 、ては、 V、わゆるボロンの突き抜け現象を防止する ため、酸窒化膜が採用されている。酸窒化膜の形成は、酸ィ匕膜に対してプラズマ窒 化処理することによって行われることが多 、。
[0003] ところで、近年は MOSFET自体が極めて微細化されてきており、当該微細化に伴 つてゲート絶縁膜を極薄膜領域（1. Onm付近）に制御するようになってきている。そう するとそのような薄膜の絶縁膜においては、トランジスタ ON電流の劣化、動作速度 の低下が懸念される。
[0004] かかる点に鑑みて、特開 2004— 48001号公報では、絶縁膜をプラズマ窒化処理 した際のダメージを回復するために、その後にァニール処理を行うことが提案されて いる。
[0005] しかしながら、従来のァニール処理は、ほぼ大気圧雰囲気で行われる、 V、わゆる「 強 ヽァニール処理」であり、そのために当該ァニール処理によって界面に酸素が拡 散し、絶縁膜の膜厚が増大して動作速度が遅くなつたり、特に PMOSFETにおいて 顕著である NBTI (Negative Bias Temperature Instability:負電圧高温ストレス時の不 安定性)特性も劣化するおそれがあった。
[0006] また、ァニール処理の一つとして、 RTP (Rapid Thermal Processing;短時間 ァニール）が知られている。例えば半導体ウェハ（以下、単に「ウェハ」と記すことがあ る）にイオン注入をした後に、不純物を再配列させたり、結晶損傷を回復させたりする 目的でァニールが行われる力 このァニール工程におけるサーマル'バジェット（熱 処理量）が大きくなると、例えばトランジスタの場合、ソース'ドレイン領域でドーパント の拡散が起こり、接合が深くなる傾向がある。微細化されたデザインルールの下では 、浅い接合が不可欠であるため、短時間で急速に昇温、降温を行うこと (スパイクァ- ール）により、トータルでのサーマル'バジェットを低減できる RTPが活用されている。
[0007] このような RTPでは、同一のウェハから作成される電子デバイスの特性を均一化す るために、ウェハの面内温度を均一に保つことが重要である。しかし、 RTPで設定ァ ニール温度まで上昇させる際に直線的に急速な昇温を行うと、ウェハ温度のオーバ 一シュートが発生して温度制御の精度が低下する。さらに、ウェハの急激な温度上 昇により、ウェハ面内の温度不均一が大きくなり、ウェハの反りに伴い「スリップ」と呼 ばれる結晶欠陥が発生するという問題があった。
[0008] このため、例えば特開 2000— 331949号公報では、 RTPにおける面内温度の均 一性を確保する目的で、複数段の昇温プロセスを設け、設定ァニール温度に達する までの各昇温段階の昇温速度を順次減速させながらァニール処理を行うことが提案 されている。しかし、この特開 2000— 331949号公報には、各昇温段階における温 度域や時間について、具体的かつ実証的な開示は一切なされておらず、着想の域 を出ていない。また、この従来技術の方法は、各昇温段階の昇温速度を順次減速さ せてしまうため、ウェハ温度のオーバーシュートや面内温度不均一は改善できても、 スループットを低下させてしまうという問題がある。スループットを高め、通算のサーマ ル 'バジェットを抑制できることが RTPの最大のメリットであることを考えると、特開 200 0— 331949号公報の方法は満足力^、くものではな力つた。
発明の開示
[0009] 本発明は、上記実情に鑑みてなされたものであり、第 1に、絶縁膜の形成に際し、 膜厚の増大を抑えて、例えばソース ドレイン間の ON電流特性を劣化させず、しか も NBTI特性の劣化を抑えることのできる絶縁膜形成方法を提供することを目的とし ている。また、第 2に、 800°C以上の高温で基板を処理する場合に、昇温過程での基 板温度のオーバーシュートや、基板における反りやスリップの発生を確実に防止し、 かつ高いスループットでの処理が可能な基板処理方法を提供することを目的として いる。
[0010] 上記目的を達成するため、本発明の第 1の観点は、被処理基板上の酸化膜に対し てプラズマ窒化処理する窒化処理工程と、
窒化処理後の被処理基板を 667Pa以下の圧力の下でァニール処理するァニール 処理工程と、
を含む絶縁膜形成方法を提供する。
[0011] このようにプラズマ窒化処理後のァニール処理を 667Pa以下の減圧された雰囲気 で行う、いわばライトァニールで行うことにより、膜厚の増大を防止することができる。 またトランジスタ ON電流特性、動作速度を向上させることができる。
[0012] 前記減圧下のァニール処理は、 667Pa (5Torr)以下が好まし!/、。また酸素分圧は
、好ましくは、 13. 33〜133. 3Pa (0. 1〜1. OTorr)、より好ましく 40〜94Pa (0. 3
〜0. 7Torr)付近で行うのが良い。
[0013] ァニール時間は、 5秒〜 40秒間がよい。
[0014] さらにァニール処理自体も、急激なスパイク状のァニールよりは次のような加熱工程 が好ましい。すなわちァニール処理を、第 1のァニール処理工程と、その後引き続い て行われる第 2のァニール処理工程とに分け、第 1のァニール処理工程は、了ニー ル温度が 600°C〜700°Cでァニール時間が 1〜40秒、第 2のァニール処理工程は、 ァニール温度
力 S950°C〜1150°Cでァニール時間が 5〜60秒とすることが好ましい。
また、前記第 2のァニール処理工程の時間を 10〜40秒とすることが好まし 、。
[0015] さらに、前記第 1のァニール処理工程のァニール温度 600°C〜700°Cまで被処理 基板を第 1の昇温レートで加熱する第 1の昇温工程と、
前記第 1のァニール処理工程のァニール温度 600°C〜700°Cから、前記第 2のァ ニール処理工程のァニール温度 950°C〜1150°Cよりも低い中間温度に達するまで 被処理基板を第 2の昇温レートで加熱する第 2の昇温工程と、
前記中間温度から、前記第 2のァニール処理工程のァニール温度 950°C〜 1150
°Cに達するまで被処理基板を第 3の昇温レートで加熱する第 3の昇温工程と、 を含み、
前記中間温度 K は、次の関係式
M
3≤(Κ -Κ ) /Υ≤7 [ただし、 K；第 2のァニール処理工程のァニール温度、 Υ;第 3の昇温レートにおけ
2
るェ秒当りの昇温温度幅、を示す]
を満たすように規定される温度であり、かつ、前記第 2の昇温レートを、前記第 3の昇 温レートよりも大きくすることが好ましい。
[0016] さらに、前記第 3の昇温レートは、前記第 1の昇温レート以上であることが好ましい。
また、前記第 2の昇温レートは、 40°C/秒〜 60°C/秒であることが好ましい。また、 前記第 3の昇温レートは、 15°CZ秒〜 30°CZ秒であることが好ましい。また、前記第 1の昇温レートは、 5°CZ秒〜 15°CZ秒であることが好ましい。
[0017] さらにァニール処理の前処理ともいえるプラズマ窒化処理については、多数の透孔 が形成されて ヽる平板アンテナを用いたマイクロ波プラズマによってプラズマ窒化処 理することが好ましい。これによつて、プラズマ窒化処理の際のダメージをより抑えるこ とができ、その後のァニール処理をさらに弱 、ァニール処理とすることができる。 また、前記酸ィ匕膜は、熱酸ィ匕またはプラズマ酸ィ匕によって形成したものであることが 好ましい。また、前記プラズマ窒化処理された後の被処理基板は、大気に曝されるこ となく減圧雰囲気のまま、ァニール処理を行うァニール装置に搬入されてァニール処 理されることが好ましい。
[0018] また、本発明の第 2の観点は、コンピュータ上で動作するソフトウェアが記憶された コンピュータ読み取り可能な記憶媒体であって、被処理基板上の酸ィ匕膜に対してプ ラズマ窒化処理する窒化処理工程と、
窒化処理後の被処理基板を 667Pa以下の圧力の下でァニール処理するァニール 処理工程と、
を含む絶縁膜形成方法におけるァニール処理を、ァニール装置にぉ 、て実行させる ためのソフトウェアを含む、コンピュータ読み取り可能な記憶媒体を提供する。
[0019] また、本発明の第 3の観点は、基板処理装置の処理室内で、被処理基板の放射率 が最大になる第 1の温度まで被処理基板を第 1の昇温レートで加熱する第 1の昇温 工程と、
前記第 1の温度から、熱処理温度よりも低い第 2の温度に達するまで被処理基板を 第 2の昇温レートで加熱する第 2の昇温工程と、 前記第 2の温度から、前記熱処理温度に達するまで被処理基板を第 3の昇温レート で加熱する第 3の昇温工程と、
を含み、
前記熱処理温度は、 800°C以上の温度であり、
前記第 2の温度 Xは、次の関係式
3≤ (T-X) /Y≤7
[ただし、 Τ;熱処理温度、 Υ;第 3の昇温レートにおける 1秒当りの昇温温度幅、を示 す]
を満たすように規定される温度であり、かつ、
前記第 2の昇温レートは、前記第 3の昇温レートよりも大きい、基板処理方法を提供 する。
[0020] 上記第 3の観点において、前記第 3の昇温レートは、前記第 1の昇温レート以上で あることが好ましい。また、前記第 2の昇温レートは、 40°CZ秒〜 60°CZ秒であること が好ましい。さらに、前記第 3の昇温レートは、 15°CZ秒〜 30°CZ秒であることが好 ましい。また、前記第 1の昇温レートは、 5°C/秒〜 15°C/秒であることが好ましい。 また、前記熱処理温度は 800°C〜1100°Cであることが好ましい。また、被処理基板 はシリコン基板であり、前記第 1の温度が 600°C〜700°Cであることが好ましい。また 、前記基板処理装置は、 RTP装置であることが好ましい。また、処理圧力は、 106. 6 6Pa以上 101325Pa以下であることが好ましい。
[0021] 本発明の第 4の観点は、コンピュータ上で動作するソフトウェアであって、実行時に 基板処理装置の処理室内で、被処理基板の放射率が最大になる第 1の温度まで 被処理基板を第 1の昇温レートで加熱する第 1の昇温工程と、
前記第 1の温度から、熱処理温度よりも低い第 2の温度に達するまで被処理基板を 第 2の昇温レートで加熱する第 2の昇温工程と、
前記第 2の温度から、前記熱処理温度に達するまで被処理基板を第 3の昇温レート で加熱する第 3の昇温工程と、
を含み、 前記熱処理温度は、 800°C以上の温度であり、
前記第 2の温度 Xは、次の関係式
3≤ (T-X) /Y≤7
[ただし、 Τ;熱処理温度、 Υ;第 3の昇温レートにおける 1秒当りの昇温温度幅、を示 す]
を満たすように規定される温度であり、かつ、
前記第 2の昇温レートは、前記第 3の昇温レートよりも大きい基板処理方法、 が行なわれるように前記基板処理装置を制御する、ソフトウェアを提供する。
[0022] 本発明の第 5の観点は、コンピュータ上で動作するソフトウェアが記憶されたコンビ ユータ読み取り可能な記憶媒体であって、前記ソフトウェアは、実行時に、
基板処理装置の処理室内で、被処理基板の放射率が最大になる第 1の温度まで 被処理基板を第 1の昇温レートで加熱する第 1の昇温工程と、
前記第 1の温度から、熱処理温度よりも低い第 2の温度に達するまで被処理基板を 第 2の昇温レートで加熱する第 2の昇温工程と、
前記第 2の温度から、前記熱処理温度に達するまで被処理基板を第 3の昇温レート で加熱する第 3の昇温工程と、
を含み、
前記熱処理温度は、 800°C以上の温度であり、
前記第 2の温度 Xは、次の関係式
3≤ (T-X) /Y≤7
[ただし、 Τ;熱処理温度、 Υ;第 3の昇温レートにおける 1秒当りの昇温温度幅、を示 す]
を満たすように規定される温度であり、かつ、
前記第 2の昇温レートは、前記第 3の昇温レートよりも大きい基板処理方法、 が行なわれるように前記基板処理装置を制御するものである、コンピュータ読み取り 可能な記憶媒体を提供する。
[0023] 本発明の第 6の観点は、被処理基板を収容する処理容器と、
前記処理容器内で被処理基板を加熱する加熱手段と、 前記処理容器内で被処理基板の放射率が最大になる第 1の温度まで被処理基板 を第 1の昇温レートで加熱する第 1の昇温工程と、前記第 1の温度から、熱処理温度 よりも低い第 2の温度に達するまで被処理基板を第 2の昇温レートで加熱する第 2の 昇温工程と、前記第 2の温度から、前記熱処理温度に達するまで被処理基板を第 3 の昇温レートで加熱する第 3の昇温工程と、を含み、前記熱処理温度は、 800°C以 上の温度であり、前記第 2の温度 Xは、次の関係式
3≤ (T-X) /Y≤7
[ただし、 Τ;熱処理温度、 Υ;第 3の昇温レートにおける 1秒当りの昇温温度幅、を示 す]
を満たすように規定される温度であり、かつ、
前記第 2の昇温レートは、前記第 3の昇温レートよりも大きい基板処理方法、が行な われるように制御する制御部と、
を備えたことを特徴とする、基板処理装置を提供する。
[0024] 本発明の絶縁膜形成方法によれば、膜厚の増大を抑え、 ON電流特性を劣化させ ず、し力も NBTI特性の劣化を抑えることが可能である。
[0025] また、本発明の基板処理方法によれば、被処理基板の放射率が最大になる第 1の 温度まで被処理基板を昇温する第 1の昇温工程と、第 1の温度から、熱処理温度より も低い第 2の温度に達するまで被処理基板を昇温する第 2の昇温工程と、第 2の温度 から、前記熱処理温度に達するまで被処理基板を昇温する第 3の昇温工程と、を含 む基板処理方法にお!、て、第 2の昇温工程の昇温レートを第 3の昇温工程の昇温レ ートよりも大きくすることにより、処理のスループットを高めつつ、急激な昇温に伴うォ 一バーシュートや基板面内温度の不均一を抑制し、スリップなどの欠陥も低減できる 。また、昇温レートの高い第 2の昇温工程を含むことにより、高スループットを実現でき るので、通算のサーマル'バジェットを抑制し、微細化が進むデザインルールへの対 応も可能になる。
図面の簡単な説明
[0026] [図 1]実施の形態に力かる方法を実施するためのプラズマ処理装置の縦断面の説明 図である。 圆 2]実施の形態に力かる方法を実施するためのァニール装置の縦断面の説明図で ある。
圆 3]実施の形態にカゝかる絶縁膜形成方法を実施するためのプラズマ処理装置とァ ニール装置が搭載されたマルチチャンバ一タイプの処理システムの概略構成図であ る。
[図 4]実施の形態に力かるァニール処理のシーケンスを示す説明図である。
[図 5]実施の形態によって形成された絶縁膜についてのァニール時間と ON電流特 性との関係を示すグラフである。
[図 6]実施の形態によって形成された絶縁膜についてのァニール時間と相互コンダク タンスとの関係を示すグラフである。
圆 7]実施の形態によって形成された絶縁膜についてのァニール時間と膜厚との関 係を示すグラフである。
[図 8]実施の形態によって形成された絶縁膜についてのァニール温度と ON電流特 性を示すグラフである。
圆 9]実施の形態によって形成された絶縁膜についての膜厚と ON電流特性との関 係を示すグラフである。
圆 10]実施の形態によって形成された絶縁膜についての膜厚と相互コンダクタンス 特性との関係を示すグラフである。
[図 11]別の実施の形態に力かるァニール処理のシーケンスを示す説明図である。 圆 12]別の実施の形態によって形成された絶縁膜についての ON電流特性を示すグ ラフである。
[図 13]別の実施の形態によって形成された絶縁膜についての相互コンダクタンス特 性を示すグラフである。
圆 14]基板処理方法の一実施形態である熱処理方法の手順を説明するためのフロ 一図である。
圆 15]熱処理装置の概略構成を示す断面図である。
[図 16]ウェハ温度の経時変化を示す図面である。
[図 17]熱処理温度付近でのウェハ温度のプロファイルを示す図面である。 [図 18]実施例における熱処理後のスリップを示す図面である。
[図 19]比較例における熱処理後のスリップを示す図面である。
[図 20]シャワープレートの使用の有無と窒化レートとの関係を示すグラフである。
[図 21]シャワープレートの使用の有無とプラズマのイオンエネルギーとの関係を示す グラフである。
[図 22]シャワープレートを使用せずに形成したシリコン酸窒化膜中の Si— O結合およ び Si— N結合の分布を XPS分析した結果を示すグラフである。
[図 23]シャワープレートを使用して形成したシリコン酸窒化膜中の Si— O結合および Si— N結合の分布を XPS分析した結果を示すグラフである。
発明を実施するための最良の形態
[0027] 以下、本発明の実施の形態について説明する。図 1は、本実施の形態に力かるゲ ート絶縁膜の形成方法を実施するためのプラズマ処理装置 1の縦断面の様子を示し ており、このプラズマ処理装置 1は例えばアルミニウム力もなる、上部が開口した有底 円筒状の処理容器 2を備えている。処理容器 2は接地されている。この処理容器 2の 底部には、基板として例えばウェハ Wを載置するための載置台としてのサセプタ 3が 設けられている。このサセプタ 3は例えば窒化アルミニウム力もなり、その内部には、ヒ ータ 4aが設けられている。ヒータ 4aは例えば抵抗体で構成することができ、処理容器 2の外部に設けられた交流電源 4からの電力の供給によって発熱し、サセプタ 3上の ウェハを所定温度に加熱することができる。
[0028] 処理容器 2の底部には、真空ポンプなどの排気装置 11によって処理容器 2内の雰 囲気を排気するための排気管 12が設けられている。また処理容器 2の側壁には、処 理ガス供給源力ゝらの処理ガスを処理容器 2内に供給するためのガス導入部 13が設 けられている。本実施の形態においては、処理ガス供給源として、アルゴンガス供給 源 15、窒素ガス供給源 16が用意され、各々バルブ 15a、 16a、マスフローコントロー ラ 15b, 16b、そしてバルブ 15c, 16cを介して、ガス導入部 13に接続されている。
[0029] 処理容器 2の上部開口には、気密性を確保するための Oリングなどのシール材 14 を介して、たとえば石英ガラスなどの誘電体力もなる透過窓 20が設けられている。石 英ガラスに代えて、他の誘電体材料、たとえば A1N、 Al O、サファイア、 SiN、セラミ ックスを使用してもよい。この透過窓 20によって、処理容器 2内に、処理空間（S、 S
1 2
)が形成される。透過窓 20は、平面形態が円形であるが、例えば角形でもよい。
[0030] 透過窓 20の上方には、アンテナ部材、例えば円板状のスロットアンテナ 30が設け られており、さらにこのスロットアンテナ 30の上面には誘電体からなる遅波板 31、遅 波板 31を覆うアルミニウムなどの金属製のアンテナカバー 32が設けられている。アン テナカバー 32には、透過窓 20、スロットアンテナ 30等を冷却する冷却部が設けられ ている。スロットアンテナ 30は、導電性を有する材質、たとえば銅の薄い円板力もなり 、表面は、例えば金または銀メツキされている。さらにスロットアンテナ 30には、透孔と しての多数のスリット 33が、例えば渦巻状や同心円状に整列して形成されており、い わゆるラジアルラインスロットアンテナを構成している。なお透孔の形状自体は、その ようなスリット状に限らず種々の形態の孔を適用することが可能である。
[0031] スロットアンテナ 30の中心には、導電性を有する材質、たとえば金属によって構成 されたロット状の内側導体 35aが配置され、接続されている。内側導体 35aは、その 端部 34が、広がった形状 (ラッパ状)を形成することで、効率良ぐまた均一にマイク 口波を伝播できる。内側導体 35aとその外側に形成される外導体 35bとによって同軸 導波管 35を構成する、当該内側導体 35aは、スロットアンテナ 30と電気的に導通し ている。そして、マイクロ波供給装置 36で発生させた、たとえば 2. 45GHzのマイクロ 波を、矩形導波管 38、負荷整合器 37、同軸導波管 35、遅波板 31を介してスロットァ ンテナ 30に伝播し、スロットアンテナ 30から透過窓 20を介して、処理容器 2内に導入 させる。そしてそのエネルギーによって処理容器 2内の透過窓 20の下面に電磁界が 形成され、ガス導入部 13によって処理容器 2内に供給された処理ガスを均一にブラ ズマ化し、サセプタ 3上のウェハ Wに対して、均一なプラズマ処理、たとえばプラズマ 窒化処理が行われる。
[0032] ガス導入部 13より下方の処理容器 2の内壁表面には、石英ライナー 42が設けられ ており、処理容器 2内にプラズマが発生した際にスパッタリングによって処理容器 2内 壁表面からメタルコンタミネーシヨンが発生することが防止されている。
[0033] 透過窓 20とサセプタ 3との間には、多数の貫通孔 43を有するシャワープレート 44 が介在配備されており、このシャワープレート 44によって、プラズマ処理空間は上部 空間 Sと下部空間 Sに区画されている。シャワープレート 44は、ガス導入部 13の下
1 2
方に配置され、石英ライナー 42に支持されている。貫通孔 43として、本実施形態で は、例えば 10mm径の貫通孔 43が、直径 300mmのウェハ Wを処理する装置の場 合には 949個、直径 200mmのウェハ Wを処理する装置の場合には 626個配備され ている。シャワープレート 44を介在配備することによって、プラズマのイオンエネルギ 一を低減し、ウェハ W上の下地膜などへのダメージを軽減しつつ、シリコン酸ィ匕膜 (S iO )を窒化処理してシリコン窒化膜 (SiON)にすることができる。
2
処理容器 2の側壁 5には、ウェハ Wを搬入出するためのゲートバルブ Gが設けられ ている。
[0034] 上記構成を有するプラズマ処理装置 1は、制御装置 71によって制御されている。制 御装置 71は、中央処理装置 72、支持回路 73、及び関連した制御ソフトウェアを含 む記憶媒体 74を有している。この制御装置 71は、例えばガス導入部 13からのガス の供給、停止、流量調整、ヒータ 4aの温度調節、排気装置 11の排気、さらにはマイク 口波供給装置 36などを制御し、プラズマ処理装置 1にお 、てプラズマ処理が実施さ れる各プロセスにおける必要な制御を行っている。
[0035] 制御装置 71の中央処理装置 72は、汎用コンピュータのプロセッサを用いることが できる。記憶媒体 74は、例えば RAM、 ROM,フレキシブルディスク、ハードディスク をはじめとした各種の形式の記憶媒体を用いることができる。また支持回路 73は、各 種の方法でプロセッサを支持するために中央処理装置 72と接続されている。
[0036] プラズマ処理装置 1は、以上の構成を有しており、他の酸化処理装置よつて表面に シリコン酸ィ匕膜が形成されたウエノ、 Wに対して、プラズマ窒化処理を行う。酸化膜自 体については、例えば水蒸気雰囲気内で 900°C〜1100°Cで熱処理して形成された 、いわゆる熱酸化膜や、例えばプラズマ処理装置で酸ィ匕処理した、プラズマ酸ィ匕膜 等、種々の酸ィ匕膜に対して本発明は適用可能である。かかる場合、例えばマイクロ 波を用いたプラズマ酸ィ匕処理による酸ィ匕膜は、前記したプラズマ処理装置 1と同様な 装置を用いて、酸素と共にアルゴンやクリプトン、ヘリウムなどの希ガスをプラズマ化し て酸素ラジカルによって酸ィ匕処理するものであり、ダメージの小さい酸ィ匕膜が形成で きる。したがって後述の実施の形態におけるマイクロ波を用いたプラズマ窒化処理と 、ニ段ァニールと組み合わせることにより、きわめて好適な絶縁膜を形成することが可 能である。
[0037] プラズマ窒化処理する際には、処理容器 2内のサセプタ 3上にウェハ Wを載置し、 ガス導入部 13から所定の処理ガス、例えばアルゴンガス Z窒素ガスの混合ガスを処 理容器 2内に供給しつつ、排気管 12から排気して処理空間 S内を所定の圧力に設 定する。そしてヒータ 4aによってウェハ Wを所定の温度に加熱して、マイクロ波供給 装置 36によってマイクロ波を発生させて、処理容器 2内の前記処理ガスをプラズマ化 することにより、ウェハ W上のシリコン酸ィ匕膜に対して、プラズマ窒化処理が行われる 。し力もスロットアンテナ 30を介したマイクロ波からのエネルギーによって、透過窓 20 の下面の処理空間 S内に電磁界を発生させて、処理ガスをプラズマ化するので、 0. 7eV〜2. OeVの低電子温度、好ましくはウェハ近傍では、 0. 7〜： LeVで、 101G〜10 13cm_3の高密度プラズマによって、下地膜へのダメージの少な 、均一なプラズマ窒 化処理が行える。
[0038] プラズマ窒化処理の条件は、例えば処理空間 S内の圧力については、 l〜50Pa、 好ましくは 7〜12Pa、ウェハ Wの温度については、 100〜400°C、好ましくは 200°C 〜400°C、マイクロ波供給装置 36のパワーの出力については、 500〜5000W、好ま しくは 1000〜2000Wが適当である。なお、プラズマ処理装置 1を用いたプラズマ窒 化処理においては、アルゴンガスに代えてクリプトン、ヘリウム等の希ガスを使用する ことが可能であり、窒素ガスに代えて、アンモニア等を使用することも可能である。
[0039] 次に本発明の実施の形態に力かるァニール処理を実施するためのァニール装置 について説明する。本発明においてァニール処理は、種々のァニール装置が使用 できる力 例えば図 2に示したランプアニール方式のァニール装置 51を使用すること ができる。
[0040] このァニール装置 51は、処理容器 52の内部上方に、透明な石英ガラス板 53が水 平に渡され、蓋部 52aと石英ガラス板 53との間の空間には、加熱源として例えばラン プ 54が配置されている。ランプ 54は、電源 54aからの電力の供給によって作動し、処 理容器 52内のウェハ Wを所定の温度に加熱する。処理容器 52の底部は、排気装置 55に通ずる排気口 56が形成されている。処理容器 2の側壁における石英ガラス板 5 3の下方には、ガス供給口 57が設けられている。処理容器 52の側壁には、ウェハ W の搬入出用のゲートバルブ Gが設けられている。
[0041] ガス供給口 57には、処理ガス供給源である窒素ガス供給源 58、酸素ガス供給源 5 9力接続されており、各々ノ ノレブ 58a, 59a,マスフ P一 =fン卜 Pーラ 58b, 59b、そし てノ レブ 58c, 59cを介して、処理容器 52内に所定流量の窒素ガスと酸素ガスを供 給することが可能になっている。ウェハ Wは、処理容器 2の底部に設置された支持ピ ン 60上に載置される。
[0042] 上記構成を有するァニール装置 51は、制御装置 61によって制御されている。制御 装置 61は、中央処理装置 62、支持回路 63、及び関連した制御ソフトウェアを含む 記録媒体 64を有している。この制御装置 61は、例えば窒素ガス供給源 58、酸素ガ ス ^糸合！ ! 59の^"ノ ノレブ 58a, 59a,マスフ P一 =fン卜 Pーラ 58b, 59b, ノ ノレブ 58c, 5 9cを制御して、ガス供給口 57からのガスの供給、停止、流量調整、ランプ 54による 加熱温度の調節、排気装置 55による処理容器 2内の排気などを制御し、ァニール装 置 51においてァニール処理が実施される各プロセスにおける必要な制御を行ってい る。
[0043] 制御装置 61の中央処理装置 62は、汎用コンピュータのプロセッサを用いることが できる。記録媒体 64は、例えば RAM、 ROM,フレキシブルディスク、ハードディスク をはじめとした各種の形式の記憶媒体を用いることができる。また支持回路 63は、各 種の方法でプロセッサを支持するために中央処理装置 62と接続されている。なおこ の制御装置 61は、プラズマ処理装置 1を制御している制御装置 71と共用してもよい
[0044] 力かるァニール装置 51において、プラズマ窒化処理後のウェハ Wに対して、 Ύ二 ール処理が行われる。処理条件としては、例えばガス供給口 57から N /Oの混合
2 2 ガスが供給され、また処理容器 2内は例えば 133Pa (lTorr)程度に減圧され、ゥェ ハ Wは 1000°C程度に加熱される。なお処理ガスとしては、その他に、例えば少なくと も酸素を含むガスであり、酸素分圧を下げるためたとえば窒素ガスで希釈して用いる のがよい。さらにはアンモニア、水素を添加して使用できる。また、窒素ガスの代わり に、 Arガス等の不活性ガスで希釈してもよい。 [0045] 前出プラズマ処理装置 1、ァニール装置 51は、たとえば図 3に示したように、マルチ チャンバ一タイプの処理システム 100に搭載される。この処理システムシステム 100 は、たとえば 2台のプラズマ処理装置 1と 2台のァニール装置 51を有している。もちろ んプラズマ処理装置 1、ァニール装置 51を各 1台ずっとし、その他に他の処理装置 を組み入れてもよい。
[0046] これらプラズマ処理装置 1、ァニール装置 51は、平面形態が六角形をなすウェハ 搬送室 105の 4つの辺にそれぞれ対応して設けられている。また、ウェハ搬送室 105 の他の 2つの辺には、それぞれロードロック室 106, 107が設けられている。これら口 ードロック室 106, 107の、ウェハ搬送室 105と反対側には、ウェハ搬入出室 108が 設けられており、ウェハ搬入出室 108の、ロードロック室 106, 107と反対側には、ゥ ェハ Wを収容可能な 3つのフープ（FOUP) Fを取り付けるポート 109, 110, 111カ 設けられている。
[0047] プラズマ処理装置 1、ァニール装置 51、およびロードロック室 106, 107は，図 3に 示すように、ウェハ搬送室 105の各辺に、ゲートバルブ Gを介して接続され、これらは 各ゲートバルブ Gを開放することによりウェハ搬送室 105と連通され、各ゲートバルブ Gを閉じることによりウェハ搬送室 105から遮断される。またロードロック室 10 6, 107のウェハ搬入出室 108に接続される部分にもゲートバルブ Gが設けられてお り、ロードロック室 106, 107は、ゲートバルブ Gを開放することによりウェハ搬入出室 108に連通され、これらを閉じることによりウェハ搬入出室 108から遮断される。
[0048] ウェハ搬送室 105内には、プラズマ処理装置 1、ァニール装置 51、およびロード口 ック室 106, 107に対して、被処理体であるウエノ、 Wの搬入出を行うウェハ搬送装置 112力 S設けられている。このウェハ搬送装置 112は、ウェハ搬送室 105の略中央に 配設されており、回転および伸縮可能な回転 ·伸縮部 113の先端にウェハ Wを保持 する 2つのブレード 114a, 114bを有している。これら 2つのブレード 114a, 114bは 互いに反対方向を向くように回転 ·伸縮部 113に取り付けられている。なお、このゥェ ハ搬送室 105内は所定の真空度に保持されるようになっている。
[0049] ウェハ搬入出室 108の天井部には HEPAフィルタ（図示せず）が設けられており、 この HEPAフィルタを通過した清浄な空気がウェハ搬入出室 108内にダウンフロー 状態で供給され、大気圧の清浄空気雰囲気でウェハ wの搬入出が行われるようにな つている。ウェハ搬入出室 108のフープ F取り付け用の 3つのポート 109, 110, 111 には、それぞれシャッター（図示せず）が設けられており、これらポート 109, 110, 11 1にウェハ Wを収容したフープ、または空のフープが直接取り付けられ、取り付けられ た際にシャッターが外れて外気の侵入を防止しつつウェハ搬出入室 108と連通する ようになつている。また、ウェハ搬入出室 108の側面にはァライメントチャンバ一 115 が設けられており、そこでウェハ Wのァライメントが行われる。
[0050] ウェハ搬入出室 108内には、フープ Fに対するウェハ Wの搬入出およびロードロッ ク室 106, 107に対するウェハ Wの搬入出を行うウェハ搬送装置 116が設けられて いる。このウェハ搬送装置 116は、多関節アーム構造を有しており、フープ Fの配列 方向に沿ってレール 118上を走行可能となっており、その先端のハンド 117上にゥェ ハ Wを載せてその搬送を行う。
[0051] 処理システム 100の各構成部は、制御装置 61および制御装置 71を含む制御部 8 1により制御される構成となって 、る。
[0052] このような処理システム 100においては、まず、大気圧の清浄空気雰囲気に保持さ れたウェハ搬入出室 108内のウェハ搬送装置 116により、いずれかのフープ Fからゥ エノ、 Wを一枚取り出してァライメントチャンバ一 115に搬入し、ウェハ Wの位置合わ せが行なわれる。次いで、ウェハ Wはロードロック室 106, 107のいずれかに搬入さ れ、そのロードロック室内を真空引きした後、ウェハ搬送室 105内のウェハ搬送装置 112により、当該ロードロック室内のウェハ Wが取り出され、当該ウェハ Wはプラズマ 処理装置 1に搬入され、所定のプラズマ窒化処理がなされる。
[0053] プラズマ窒化処理がなされたウェハ Wは、ウェハ搬送室 105内のウェハ搬送装置 1 12によって、プラズマ処理装置 1から搬出され、ウェハ搬送室 105内にー且戻された 後、ウェハ搬送装置 112により、ァニール装置 51内に搬入され、後述する実施形態 に係る弱いァニール処理がなされる。したがって、プラズマ窒化処理を行ったプラズ マ処理装置 1からァニール処理を行うァニール装置 51へと、大気に曝されることなく 減圧雰囲気の中で搬送され、プラズマ窒化処理と、次処理であるァニール処理とが 連続して行える。ァニール処理された後のウェハ Wは、ウェハ搬送装置 112によって ロードロック室 106, 107のいずれかに搬入される。そして当該ロードロック室が大気 圧に戻された後、ウェハ搬入出室 108内のウェハ搬送装置 116によって当該ロード ロック室内のウェハ Wが取り出され、フープ Fのいずれかに収容される。このような動 作は、少なくとも 1枚以上、たとえば 1ロットのウェハ Wに対して行なわれ、 1セットの処 理が終了する。
[0054] 次に本実施の形態に力かる絶縁膜形成方法について説明する。まず既述したブラ ズマ処理装置 1を用いて、ウェハ W上のシリコン酸ィ匕膜に対して、プラズマ窒化処理 が行われ、 SiON膜が形成される。ついでそのようなプラズマ窒化処理が終わったゥ エノ、 Wはァニール装置 51の処理容器 52内に搬入され、支持ピン 60上に載置される
[0055] 次いで排気口 56から排気されていき、処理容器 52内に処理ガス供給源から所定 の処理ガスが供給される。本実施の形態では、窒素ガス Z酸素ガスの混合ガスが所 定流量で流される力 そのときの酸素分圧は 66. 7Pa (0. 5Torr)、好ましくは 13. 3 Pa〜93. 3Paの酸素分圧で、処理容器 51内の圧力を 667Pa (5Torr)、好ましくは 6 6. 7Pa〜933. 2Paに維持してァニール処理することで、絶縁膜の増膜がなぐ ON 電流特性 (Ion)、相互コンダクタンス (Gm:ゲート電圧の変化に対するドレイン電流 の変化の割合)が良好なゲート絶縁膜が形成される。
[0056] 次にァニール温度、ァニール時間について詳細に説明する。本実施の形態では、 図 4に示したシーケンスによって熱処理を行った。すなわち、まず、 T〜T (第 1の昇
0 1 温工程）でウェハ Wの温度をァニール温度 Κまで昇温した後、 Τ〜Τまでは第 1の
1 1 2
ァニール処理工程として、ウェハ wの温度をァニール温度 Κに維持する。この場合 、 Τ〜Τの区間は 1〜60秒、好ましくは 20〜40秒、ァニール温度 Κは 600°C〜70
1 2 1
0°Cが好ましい。ついで、 T〜T (第 2の昇温工程）の区間でウェハ Wをァニール温
2 3
度 Κにまで昇温させる。本実施の形態では、 Τ〜Τの区間の昇温レートは 100
2 2 3 °CZ 秒とした。
[0057] ァニール温度 Kは、 950で〜1150でカ 子ましい。そしてこのァニール温度 Kに維
2 2 持する第 2のァニール処理工程を、 T〜Tの区間まで実施する。 Τ〜Τは、 1〜40
3 4 3 4 秒、好ましくは 5〜30秒であり、ァニール処理する場合、一気に 1000°Cまで昇温す ると、ウェハ wの反りやスリップなどのサーマル 'バジェットのダメージが発生するので 、前記したように、第 1のァニール処理工程で低温ァニールし、第 2のァニール処理 工程で高温ァニールすることで、良好なァニール処理が行える。
[0058] そして、第 2のァニール処理工程が終了すると、まずウェハ Wの温度を、 T〜T (
4 5 第 1の降温工程）の区間において例えば 600°Cまで急速に下げる。その後 T以降に
5 おいて穏やかに降温させる（第 2の降温工程)。
[0059] 次に、実際に発明者らが行ったァニール処理の結果 (実施の形態にしたがって形 成された酸窒化膜の特性)を示す。このときの酸素分圧、 66. 75Pa (0. 5Torr)、第 2のァニール処理工程におけるァニール温度（K )は、 1050°Cである。まず、図 5に
2
は、前記酸窒化膜をゲート絶縁膜として用いたトランジスタを作成した場合のァニー ル時間と ON電流特性 (Ion)との関係を示した。これによれば、第 2のァニール処理 工程におけるァニール時間（T〜T )は 5〜60秒が好ましぐ 10秒〜 40秒がより好
3 4
ましぐ 20秒のときに、 ON電流特性 (Ion)がほぼ最高の状態を維持していることがわ かる。
[0060] ァニール時間と相互コンダクタンス（Gm:ゲート電圧の変化に対するドレイン電流の 変化の割合）との関係をみると、図 6に示したように、第 2のァニール処理工程におけ るァニール時間（T〜T )は 5〜60秒が好ましぐ 20秒〜 40秒がより好ましぐ 20秒
3 4
のときに Gmがほぼ最高の状態を維持していることがわかる。
[0061] そしてァニール時間と膜厚 (EOT:酸ィ匕膜換算膜厚)との関係をみると、図 7に示し たように、第 2のァニール処理工程におけるァニール時間（T〜T )は 60秒以下がよ
3 4
く、さらにいえば、 5秒〜 45秒までのときに、 EOTが許容範囲内の 12〜 13オングスト ロームとなって好まし 、結果が得られる。
[0062] 次に酸素分圧、窒素ガス Z酸素の流量をそのままにして、第 2のァニール処理ェ 程におけるァニール時間（T〜T )を 30秒に設定し、ァニール温度 (Κ )を変化させ
3 4 2
た際の ON電流特性の変化を図 8に示した。これによれば、ァニール温度 (K )は、 9
2
00。。〜1200。。カ 子ましく、ょり好ましくは1050。。〜1150。。でぁり、 1100。C〜115 0°Cの間で ON電流特性がほぼ最高の状態を維持していることがわ力つた。
[0063] 以上のァニール温度が 1050°C、 1100°C、及び第 2のァニール処理工程における ァニール時間（τ〜T )が 0、 10、 20、 30、 45秒の処理した結果の、 EOTと ON電
3 4
流特性について図 9に示した。なお図 9において、各三角、四角等のシンボルのドッ トのカツコ内の数字は、第 2のァニール処理工程におけるァニール時間を示す。すな わち例えば（5)は、 5秒間ァニールしたことを示している。また三角と四角は、プラズ マ窒化処理の際の条件を変えたものであり、その後のァニール処理については、い ずれも本発明の実施の形態に従ったものである。実施の形態 Aについては、プラズ マ窒化処理時のイオンエネルギーが 3eV、ァニール温度が 1100°C、実施の形態 B については、プラズマ窒化処理時のイオンエネルギーが 5eVで、ァニール温度が 10 50°Cである。また双方ともプラズマ窒化処理後の窒素濃度はいずれも 10. 0原子％ に制御した。これによれば、第 2のァニール処理工程におけるァニール時間（T〜T
3 4
)が 10秒〜 30秒の間で、膜厚を 1. 2nm以下に抑えつつ、し力も ON電流特性は、 V、ずれの場合も酸化膜のみの場合よりも高 ヽ数値を実現することができた。
[0064] またァニール温度が 1050°C、 1100°Cの場合とも、第 2のァニール処理工程にお けるァニール時間 (T 〜T )が 10秒以上で、 ON電流特性 (Ion)が熱酸化膜 (水蒸
3 4
気雰囲気で熱処理によって形成された酸ィ匕膜)より良好な結果が得られた。なおァニ ール温度は 950°C〜1150°Cが好ましぐ第 2のァニール処理工程におけるァニール 時間（T 〜T )は、 5〜60秒が好ましい。ァニール処理で EOTをさらに薄くすること
3 4
が可能である。 EOTが 1. 2nm以下の場合、第 2のァニール処理工程におけるァ- ール時間（T 〜T )は 10〜60秒が好ましい。
3 4
[0065] シリコン基板上の酸化膜を窒化処理した場合、酸化膜と基板の Siとの界面に窒素 が拡散されてダメージが発生する力 本発明のように窒化処理した後に、低温ァニー ルと高温ァニールとの 2ステップで、高温'短時間のァニール処理をすることで、酸化 膜と Siとの界面において再酸ィ匕されて、当該ダメージが回復して良好な界面が形成 される。
[0066] 次に EOTと Gm特性についてみると、図 10に示したように、 1100°Cのァニール（実 施の形態 A)では、 Gmは酸化膜より悪くなつている力 1050°Cのァニール（実施の 形態 B)では、第 2のァニール処理工程におけるァニール時間（T 〜T )が 10秒以上
3 4
で良好な結果が得られた。したがって EOTが 1. 2nm以下では、第 2のァニール処 理工程におけるァニール温度 K力 S1100°C以下で行い、ァニール時間（τ〜τ )は
2 3 4
10秒以上が好ましい。より好ましくは、ァニール温度 Κは 1050°C以下である。これ
2
により、酸ィ匕膜とシリコン界面の再酸ィ匕によって界面が良好になると考えられる。そし て膜厚が 1. 2nm以下で、ァニール時間（T〜T )が 10秒〜 30秒のときに Gmが 70
3 4
0[ μ sec]と 、う高 、値を実現できた (実施の形態 B)。
[0067] なお、後で別の実施形態として詳細に説明するが、 T〜T間の昇温を、昇温レート
2 3
の異なる 2段階以上に区分して実施することもできる。具体的には図 11に例示するよ うに、第 1のァニール処理工程のァニール温度 Κから、第 2のァニール処理工程の ァニール温度 Κよりも低い中間温度 Κ に達するまでの Τ〜Τ間（第 2の昇温工程
2 Μ 2 6
の前昇温期）は、ウエノ、 Wを第 2の昇温レートで昇温し、さらに中間温度 Κ 力 ァ-
Μ
ール温度 Κに達するまでの Τ〜Τ間（第 2の昇温工程の後昇温期）は、第 2の昇温
2 6 3
レートよりも遅 、第 3の昇温レートで昇温する。
ここで、中間温度 Κ は、次の関係式
Μ
3≤(Κ -Κ ) /Υ≤7
2 Μ
[ただし、 Υは第 3の昇温レートにおける 1秒当りの昇温の温度幅を示す]
を満たすように規定される温度である。
[0068] 上記関係式において、（Κ -Κ
2 Μ )ΖΥが 3未満である場合には、第 2の昇温工程の 後昇温期の時間がその昇温レートとの関係で短すぎ、オーバーシュートが生じ、ゥェ ハ Wに反りやスリップが発生する可能性が高まるので好ましくない。逆に、上記関係 式において、（Κ— Κ )ΖΥが 7を超える場合には、第 2の昇温工程の後昇温期の
2 Μ
時間がその昇温レートとの関係で長すぎるため、処理のスループットを低下させるの で好ましくない。以上の理由から、中間温度 Κ は、例えば、熱処理温度である第 2の
Μ
ァニール処理工程におけるァニール温度 Κに対して 85%〜95%の温度とすること
2
が好ましい。
[0069] この場合、第 2の昇温工程の前昇温期における第 2の昇温レートは、第 2の昇温ェ 程の後昇温期における第 3の昇温レートよりも高くする。第 2の昇温工程の前昇温期 では、主としてスループットを向上させる観点から、昇温レートを出来るだけ高くするこ とが好ましいからである。しかし、高い昇温レートでァニール温度 Κまで昇温すること は、オーバーシュートを発生させることや、急激な温度変化によりウェハ Wの面内で 加熱速度が不均一になり、ウェハ wに熱応力（歪み）が加わり、反りや結晶欠陥であ るスリップを発生させる。このため、第 2の昇温工程の前昇温期の後に、これよりも昇 温レートの低い第 2の昇温工程の後昇温期を設けることにより、オーバーシュートゃゥ ェハ Wの面内での加熱速度を均一にし、ウェハ Wの反りやスリップの発生を防止す ることがでさる。
[0070] また、第 2の昇温工程前昇温期における第 2の昇温レートは、 T〜T (第 1の昇温
0 1
工程）における第 1の昇温レート以上であることが好ましい。第 1の昇温工程では、 60 0〜700°Cまで昇温する力 この温度に到達するまではウェハ Wに反りが発生しやす い。従って、第 1の昇温工程での第 1の昇温レートが高すぎると、ウェハ Wの面内で の加熱速度が不均一になってウェハ Wに反りが生じたり、スリップなどを発生させるこ とがある。
従って、第 1の昇温工程での第 1の昇温レートは、第 2の昇温工程後昇温期におけ る第 3の昇温レート以下、好ましくは 3ステップの昇温工程中、最も低く設定される。
[0071] 以上のように、第 1の昇温工程、第 2の昇温工程の前昇温期、第 2の昇温工程の後 昇温期の昇温レートとしては、第 2の昇温工程の前昇温期（第 2の昇温レート） >第 2 の昇温工程の後昇温期（第 3の昇温レート）≥第 1の昇温工程 (第 1の昇温レート）と なるように設定することが、スループットを高め、サーマル'バジェットを抑制しつつ、 オーバーシュートや、ウェハ Wの反り、スリップなどを防止する観点力 好ましいこと がわかる。具体的には、例えば、第 2の昇温工程の前昇温期における第 2の昇温レ ートは 40°C〜60°C/秒、第 2の昇温工程の後昇温期における第 3の昇温レートは 1 5°C〜30°CZ秒、第 1の昇温工程における第 1の昇温レートは 5°C〜15°CZ秒とす ることが好ましい。
[0072] 図 12および図 13は、酸窒化膜に対し、図 4に示すような 2ステップ昇温のァニール を実施した場合と、図 11に示すような 3ステップ昇温のァニールを実施した場合とを、 該酸窒化膜をゲート絶縁膜として含むトランジスタの ON電流特性 (Ion)および Gm の測定結果から比較した図面である。なお、図 12の ON電流特性 (Ion)は、酸ィ匕膜 の値に基づき規格ィ匕した値である。 本試験では、まず WVG (Water Vapor Generation)熱酸化処理によってウェハ Wの 表面に lnmの膜厚で形成されたシリコン酸ィ匕膜 SiOに対し、図 1に示したものと同
2
様のプラズマ処理装置 1を用いてプラズマ窒化処理を行ってシリコン酸窒化膜 SiON を形成した。この際のプラズマ窒化処理の条件としては、処理ガスとして Arと Nを流
2 量比 ArZN = 1000Z40mLZmin (sccm)で処理容器 2内に導入し、マイクロ波
2
パワー 1. 5kW、処理容器 2内の圧力を 6. 7Pa (50mTorr)、処理温度を 400°Cとし た。
[0073] 次に、シリコン酸窒化膜 SiONが形成されたウェハ Wに対し、図 2に示したものと同 様のァニール装置 51を用い、熱処理温度（ァニール温度 K ) 1000°C、処理圧力 13
2
3. 3Pa (lTorr)、処理ガスとして Oと Nを流量比 O ZN = lZlLZmin (slm)で
2 2 2 2
処理容器 52内に導入し、合計ァニール時間を 20秒とした。
図 12および図 13中、「2ステップ」では、 700°C (ァニール温度 K )まで所定の昇温 レートで 30秒間かけて昇温し、 700°Cに 40秒間保持した後、 1000°C (ァニール温 度 K；熱処理温度）まで一気に 50°CZ秒の昇温レートで 6秒間かけて昇温し、 1000
2
°Cに 20秒間保持することによりァニールを実施した。
また、「3ステップ」では、 700°C (ァニール温度 K )まで所定の昇温レートで 30秒間 かけて昇温し、 700°Cに 40秒間保持した。なお、この場合、昇温時間と保持時間の 合計時間が 70秒であればょ 、。その後、 900°C (ァニール温度 K ；中間温度）まで 5
M
0°CZ秒の昇温レートで 4秒間かけて昇温した後、昇温レートを 20°CZ秒に減速して 1000°Cまで 5秒間かけて昇温し、 1000°Cに 20秒間保持することによりァニールを 実施した。
[0074] 以上のように窒化後ァニール処理を実施した SiON膜をゲート絶縁膜としてゲート 電極を作成し、トランジスタの電気的特性を調べた。
図 12および図 13に示すように、 Gmおよび ON電流特性 (Ion)の両方とも、 2ステツ プ昇温のァニール処理に比べて 3ステップ昇温のァニール処理の方が大きな値とな つており、 3ステップ昇温のァニール処理を行うことにより、半導体装置の電気的特性 をより改善できることが確認された。
[0075] 以上のように、本発明によれば、ァニール処理にお!、て、従来の大気圧下でのァニ ールと比べて、 667Pa以下の圧力でァニール処理を行ったので、トランジスタのゲー ト絶縁膜の膜厚を薄く抑えて NBTI特性の劣化を抑えつつ、トランジスタの ON電流 特性、 Gm特性も向上させることができた。
[0076] 図 14は、本発明に係る基板処理方法の一例である熱処理方法の概要を説明する ためのフロー図である。本実施形態に係る熱処理方法は、基板処理装置の処理室 内で、被処理基板に対し 800°C以上の熱処理温度で加熱処理を行う方法であり、図 14に示す 5ステップの工程中、ステップ S 1〜ステップ S 3までの 3ステップの昇温過程 を有する点に特徴を有して ヽる。
[0077] ステップ S1の第 1の昇温保持工程では、被処理基板の放射率が最大になる第 1の 温度まで被処理基板を昇温する。ここで被処理基板の放射率は、被処理基板の種 類や、その表面に形成された膜の種類などにより異なる力 例えばシリコンウェハの 場合は 600°C程度で最大になる。従って、被処理基板がシリコンウェハの場合には、 第 1の昇温保持工程 (ステップ S1)における到達温度 (第 1の温度）は、 600°C〜700 °Cである。なお、シリコンウェハ以外の被処理基板については、その放射率に応じて 第 1の温度を設定できる。また、第 1の温度に到達後、被処理基板の温度が安定にな るまで例えば 10〜60秒保持することが好ましい。
[0078] ステップ S2の第 2の昇温工程では、前記被処理基板の放射率が最大になる温度（ 第 1の温度)から、熱処理温度よりも低い第 2の温度に達するまで被処理基板を昇温 する。ここで、第 2の温度 Xは、次の関係式
3≤ (T-X) /Y≤7
[ただし、 Τ;熱処理温度、 Υ;第 3の昇温レートにおける 1秒当りの昇温温度幅、を示 す]
を満たすように規定される温度である。
[0079] 上記関係式において、（Τ—Χ) ΖΥが 3未満である場合には、第 3の昇温工程がそ の昇温レートとの関係で短すぎ、オーバーシュートが生じ、ウェハ Wに反りやスリップ が発生する可能性が高まるので好ましくない。逆に、上記関係式において、（Τ X) ΖΥが 7を超える場合には、第 3の昇温工程がその昇温レートとの関係で長すぎるた め、処理のスループットを低下させるので好ましくない。以上の理由から、第 2の温度 Xは、例えば、熱処理温度 Tに対して 85%〜95%の温度とすることが好ましい。
[0080] ステップ S3の第 3の昇温工程では、第 2の温度から、熱処理温度に達するまで被処 理基板を昇温する。熱処理温度は、 800°C以上の高温であれば特に制限はないが、 例えば 800°C〜1100°C程度、好ましくは 900°C〜1100°Cに設定できる。従って、こ の場合の第 2の温度は、例えば 590°C〜1010°C、好ましくは 690〜1010°Cに設定 することができる。
[0081] 次に、ステップ S4では、前記熱処理温度（例えば 800°C〜1100°C)において、定 温でのァニールを実施する。そして、ステップ S5では、前記熱処理温度から所定の 降温レートで被処理基板の温度を降下させることにより、熱処理が終了する。
[0082] 上記第 1の昇温工程力も第 3の昇温工程 (ステップ S1〜ステップ S3)において、第 2の昇温工程 (ステップ S2)の昇温レートは、第 3の昇温工程 (ステップ S3)の昇温レ ートよりも高くする。第 2の昇温工程 (ステップ S2)では、主としてスループットを向上さ せる観点から、昇温レートを出来るだけ高くすることが好ましいからである。しかし、高 Vヽ昇温レートで熱処理温度まで昇温することは、オーバーシュートを発生させること や、急激な温度変化により被処理基板の面内で加熱速度が不均一になり、被処理基 板に熱応力（歪み）が加わり、反りや結晶欠陥であるスリップを発生させる。このため、 本実施形態では、第 2の昇温工程の後に、これよりも昇温レートの低い第 3の昇温ェ 程を設けることにより、オーバーシュートや被処理基板の面内での加熱速度を均一に し、被処理基板の反りやスリップの発生を防止して！/ヽる。
[0083] また、第 3の昇温工程の昇温レートは、第 1の昇温工程の昇温レート以上であること が好ましい。第 1の昇温工程では、被処理基板の放射率が最大になる温度 (第 1の温 度)まで昇温するが、この第 1の温度に到達するまでは被処理基板に反りが発生しや すい。従って、第 1の昇温工程での昇温レートが高すぎると、被処理基板の面内での 加熱速度が不均一になって被処理基板に反りが生じたり、スリップなどを発生させる ことがある。
従って、第 1の昇温工程での昇温レートは、第 3の昇温工程の昇温レート以下、好 ましくは 3ステップの昇温工程中、最も低く設定される。
[0084] 以上のように、第 1の昇温工程〜第 3の昇温工程の昇温レートとしては、第 2の昇温 工程 >第 3の昇温工程≥第 1の昇温工程となるように設定することが、スループットを 高め、サーマル'バジェットを抑制しつつ、オーバーシュートや、被処理基板の反り、 スリップなどを防止する観点力も好ましいことがわかる。具体的には、例えば、第 2の 昇温工程の昇温レートは 40°C〜60°CZ秒、第 3の昇温工程の昇温レートは 15°C〜 30°CZ秒、第 1の昇温工程の昇温レートは 5°C〜15°CZ秒とすることが好ましい。
[0085] また、本実施形態に係る熱処理方法は、減圧〜常圧までの範囲で行われる熱処理 に適用可能であり、例えば処理圧力は 106. 66Pa〜： L01325Paとすることが好まし い。
[0086] 図 15は、本発明の一実施形態に係る基板処理方法を実施可能な熱処理装置の概 略構成図である。この熱処理装置 200は、制御性がよい短時間ァニール (RTA; Rap id Thermal Annealing)を行なうための RTP装置として構成されており、例えばウェハ Wに形成した薄膜に不純物をドープした後の 800〜： L 100°C程度の高温領域でのァ ニール処理などに用いることができる。
[0087] 図 15において、符号 201は、円筒状のプロセスチャンバ一であり、このプロセスチヤ ンバー 201の下方には下部発熱ユニット 202が着脱可能に設けられ、また、プロセス チャンバ一 201の上方には、下部発熱ユニット 202と対向するように上部発熱ュ-ッ ト 204が着脱可能に設けられている。下部発熱ユニット 202は、水冷ジャケット 203の 上面に複数配列された加熱手段としてのタングステンランプ 206を有して 、る。同様 に、上部発熱ユニット 204は、水冷ジャケット 205と、その下面に複数配列された加熱 手段としてのタングステンランプ 206とを有している。なお、ランプとしては、タンダステ ンランプ 206〖こ限らず、例えば、ハロゲンランプ、 Xeランプ、水銀ランプ、フラッシュラ ンプ等でもよい。このように、プロセスチャンバ一 201内において互いに対向して配備 された各タングステンランプ 206は、図示しない電源に接続されており、そこからの電 力供給量を調節する制御部 (プロセスコントローラ 221)を有することにより、発熱量を 制御できるようになって 、る。
[0088] 下部発熱ユニット 202と上部発熱ユニット 204との間には、ウエノ、 Wを支持するため の支持部 207が設けられている。この支持部 207は、ウェハ Wをプロセスチャンバ一 1内の処理空間に保持した状態で支持するためのウェハ支持ピン 207aと、処理中に ウエノ、 Wの温度を計測するためのホットライナー 208を支持するライナー設置部 207 bを有している。また、支持部 207は、図示しない回転機構と連結されており、支持部 207を全体として鉛直軸廻りに回転させる。これにより、処理中にウェハ Wが所定速 度で回転し、熱処理の均一化が図られる。
[0089] チャンバ 201の下方には、パイ口メーター 211が配置されており、熱処理中にホット ライナー 208からの熱線を、ポート 21 laおよび光ファイバ一 21 lbを介してパイロメ一 ター 211で計測することにより、間接的にウェハ Wの温度を把握できるようになつてい る。なお、直接ウェハ Wの温度を計測するようにしてもよい。
[0090] また、ホットライナー 208の下方には、下部発熱ユニット 202のタングステンランプ 2 06との間に石英部材 209が介在配備されており、図示のように前記ポート 211aは、 この石英部材 209に設けられている。なお、ポート 21 laを複数配備することも可能で ある。
さらに、ウェハ Wの上方にも、上部発熱ユニット 204のタングステンランプ 206との 間に石英部材 210aが介在配備されている。また、ウェハ Wを囲繞するように、チャン ノ 201の内周面にも石英部材 210bが配設されている。
なお、ウェハ Wを支持して昇降させるためのリフターピン（図示せず）力 ホットライ ナー 208を貫通して設けられており、ウエノ、 Wの搬入出に使用される。
[0091] 下部発熱ユニット 202とプロセスチャンバ一 201との間、および上部発熱ユニット 20 4とプロセスチャンバ一 201との間には、それぞれシール部材（図示せず）が介在され ており、プロセスチャンバ一 201内は気密状態となる。
また、プロセスチャンバ一 201の側部には、ガス導入管 212に接続されたガス供給 源 213が配備されており、プロセスチャンバ一 201の処理空間内に、例えば Nガス、
2
Oガス、 Arガスなどのガスを導入できるようになつている。また、プロセスチャンバ一 2
2
01の下部には、排気管 214が設けられており、図示しない排気装置により、プロセス チャンバ一 201内を減圧できるように構成されて！ヽる。
[0092] 熱処理装置 200の各構成部は、 CPUを備えたプロセスコントローラ 221に接続され て制御される構成となっている。前述のようにプロセスコントローラ 221には、工程管 理者が熱処理装置 200を管理するためにコマンドの入力操作等を行うキーボードや 、熱処理装置 200の稼働状況を可視化して表示するディスプレイ等からなるユーザ 一インターフェース 222が接続されて!、る。
[0093] また、プロセスコントローラ 221には、熱処理装置 200で実行される各種処理をプロ セスコントローラ 221の制御にて実現するための制御プログラム（ソフトウェア）や処理 条件データ等が記録されたレシピが格納された記憶部 223が接続されている。
[0094] そして、必要に応じて、ユーザーインターフェース 222からの指示等にて任意のレ シピを記憶部 223から呼び出してプロセスコントローラ 221に実行させることで、プロ セスコントローラ 221の制御下で、熱処理装置 200での所望の処理が行われる。例え ば、プロセスコントローラ 221によって下部発熱ユニット 202と上部発熱ユニット 204 に設けられた各タングステンランプ 206への電力供給量を制御することにより、ウェハ Wの加熱速度や加熱温度を調節できる。また、前記制御プログラムや処理条件デー タ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えば CD— ROM、ハード ディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用 したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンライン で利用したりすることも可能である。
[0095] 以上のように構成される熱処理装置 200にお!/、て、プロセスチャンバ一 201内のゥ ェハ支持部 207にウェハ Wをセットした後、気密な空間を形成する。次いで、プロセ スコントローラ 221の制御の下、図示しない電源力も所定の電力を下部発熱ユニット 202および上部発熱ユニット 204の各タングステンランプ 206に供給してオン (入）に すると、各タングステンランプ 206が発熱し、発生した熱が石英部材 209および石英 部材 210aを通過してウェハ Wに至り、レシピに基づく条件 (昇温レート、加熱温度な ど）でウェハ Wが上下力も急速に加熱される。ウェハ Wを加熱しながら、図示しない 排気装置を作動させて排気管 214から排気を行うことにより、チャンバ 201内を減圧 状態とする。
[0096] 熱処理の間は、図示しない回転機構により支持部 207を全体として鉛直軸廻り、つ まり水平方向に例えば 80rpmの回転速度で回転させることにより、ウェハ Wを回転さ せる。その結果、ウェハ Wへの供給熱量の均一性が確保される。
また、熱処理中にはホットライナー 208の温度をパイ口メーター 211により計測し、 間接的にウェハ Wの温度を計測できる。パイ口メーター 211により計測された温度デ ータは、プロセスコントローラ 221にフィードバックされ、レシピにおける設定温度との 間に差がある場合には、タングステンランプ 206への電力供給が調節される。
[0097] 熱処理が終了した後は、下部発熱ユニット 202および上部発熱ユニット 204のタン グステンランプ 206をオフ（切）にするとともに、プロセスチャンバ一 201内に、図示し ないパージポートより窒素等のパージガスを流し込みつつ排気管 214力も排気してゥ エノ、 Wを冷却した後、搬出する。
[0098] 以上のような構成の熱処理装置 200において、熱処理工程の一例として、例えば 図 16に示すような昇温経過を採用することができる。
例えば、第 1の昇温工程 (ステップ S1)では、プロセスコントローラ 221の制御の下 で、ウェハ温度が常温から 700°Cまでの区間をおよそ 70秒間近くかけて、およそ 10 °CZ秒の昇温速度となるようにウェハ Wを加熱する。この緩やかな昇温速度で、ゥェ ハ Wの放射率が最大に達し、かつ安定ィ匕するウェハ温度である 700°Cに到達させる ことにより、ウェハ Wの反りの発生を防止できる。
[0099] 第 2の昇温工程 (ステップ S 2)では、プロセスコントローラ 221の制御の下で各タン ダステンランプ 206への電力供給を増加させ、 700°Cから、前記関係式 3≤ (T-X) ZY≤7 [ただし、 T;熱処理温度、 Y;第 3の昇温レートにおける 1秒当りの昇温温度 幅、を示す]を満たすように規定される第 2の温度、例えば熱処理温度が 1050°Cのと き、それより 100°C低い 950°Cまでの昇温区間を 50°CZ秒の昇温レートで、約 5秒で 高速昇温させる。第 1の昇温工程では、ウェハ Wの放射率が最大に達する温度まで 加熱されているので、第 2の昇温工程で高速加熱を行っても、ウェハ Wの反りを回避 することが可能である。これによりスループットを向上させるとともに、全体的なサーマ ル ·バジェットの低減を図ることができる。
[0100] 第 3の昇温工程 (ステップ S3)では、プロセスコントローラ 221の制御の下でタングス テンランプ 206への電力供給を減少させ、ウェハ温度が 950°Cから熱処理温度 105 0°Cまでの約 100°Cの区間を、 20°CZ秒の昇温レートで約 5秒間かけて上昇させる。 このように、第 2の昇温工程 (ステップ S2)よりも低 、昇温レートを採用することにより、 オーバーシュートを防止できるとともに、ウェハ面内での加熱速度を均一にすること が可能であり、ウェハ wにおける反りやスリップが防止される。
[0101] 定温ァニール工程 (ステップ S4)では、プロセスコントローラ 221の制御の下でタン ダステンランプ 6への電力供給を調節し、 1050°Cの一定温度 (熱処理温度)で約 15 秒間ァニールを実施する。その後、プロセスコントローラ 221の指示により各タンダス テンランプ 6への電力供給をオフ (切）にして所定の降温レートで降温させる（降温ェ 程;ステップ S 5)。
[0102] 以上のように、第 1の昇温工程力も第 3の昇温工程 (ステップ S1〜ステップ S3)を実 施することにより、ウェハ Wの昇温温度を高精度に制御しつつ、高スループットでの 処理が可能になる。
[0103] 次に、本発明の効果を確認した試験結果について説明する。
図 15と同様の熱処理装置 200を使用し、実施例として図 16と同様の条件で第 1の 昇温工程〜第 3の昇温工程を含む熱処理を実施した。
すなわち、 700°Cまでの第 1の昇温工程を 10°C/秒で約 70秒間、 700°C〜950°C までの第 2の昇温工程を 50°CZ秒で約 5秒間、 950°C〜1050°Cまでの第 3の昇温 工程を 20°CZ秒で約 5秒間それぞれ実施し、熱処理温度 1050°Cまで昇温させた。
[0104] 一方、比較例として、 700°Cまでの第 1の昇温工程は実施例と同様に 10°CZ秒で 約 70秒間とし、その後熱処理温度 1050°Cまでを 50°CZ秒の昇温レートにより約 7 秒間で直線的に昇温させる 2ステップの昇温工程を含む熱処理を実施した。
[0105] 実施例および比較例の熱処理におけるオーバーシュート (熱処理温度 1050°Cを 超える過剰な昇温)の測定結果を図 17に示した。図 17の実施例と比較例の昇温プ 口ファイルを比べると、比較例ではオーバーシュートが 3°Cと大き力つたのに対し、実 施例ではオーバーシュートが 2°C未満に抑制されていることがわかる。また、実施例 では、 3ステップの昇温工程を採用したことにより、ウエノ、 Wの面内温度の均一性が 比較例に比べて良好であり、昇温中のウェハ Wの反りを防止することができた。これ に対し、比較例の 2ステップの昇温工程では、実施例に比べて反りが大きぐウェハ 割れやプロセスチャンバ一内のパーツ破損による信頼性の低下が懸念された。
[0106] 図 18は、上記実施例の熱処理によりウェハ Wに発生したスリップの状態を、また、 図 19は上記比較例の熱処理によりウェハ Wに発生したスリップの状態を示しており、 それぞれリフターピンの位置を X線トポグラフィ一で観察した結果である。図 18及び 図 19中、矢印で示す白い部分がスリップの発生場所を示している。図 18と図 19との 比較から、比較例（図 19)ではスリップを示す白い部分がリフターピン位置力 線状 に延びているのに対し、実施例（図 18)では、スリップがリフターピン位置にのみ観察 され、スリップが抑制されていることがわかる。このように、本発明の 3ステップの昇温 工程を実施することにより、ウェハ Wの欠陥を抑制し、これを利用して製造される半導 体製品の歩止まりと製品の信頼性を向上させ得ることが示された。
[0107] 図 20〜図 23は、プラズマ処理装置 1において、貫通孔 43を有するシャワープレー ト 44 (図 1参照；貫通孔 43の径 10mm)を配備した場合と配備しな!、場合とのプラズ マ窒化処理への影響を試験した試験データである。ベースとなるシリコン酸ィ匕膜 (Si O膜）は lnmのものを用いた。
2
[0108] 図 20は、プラズマ窒化処理の窒化レートを示している。シャワープレート 44を配備 した場合は、同一のプラズマ窒化処理条件でシャワープレート 44を配備しな 、場合 に比べてプラズマ窒化処理の窒化レートが小さくなつており、膜厚の制御性に優れて いることがわ力る。
[0109] また、図 21は、マイクロ波パワー 2kW、 Ar/N = 1000/40mL/min (sccm)、
2
処理温度 400°Cの条件で処理圧力を変えて、窒素濃度が 11 %になるように処理時 間を設定してプラズマ窒化処理を行なった場合のイオンエネルギーの強さを示して いる。この場合、イオンエネルギーは、プラズマポテンシャル（V )とフローティングポ
P
テンシャル (V )との電位差 (V—V )として示される。この図 21により、シャワープレ f P f
ート 44を用いた場合の方力 前記電位差 (V— V )を、 SiOを窒化して Si N (なお p f 2 3 4
、 S— N結合の結合エネルギーは、 3. 5eVである）にする上で好適な 3〜3. 5eV付 近に制御しやすぐ好ましいことが理解される。
[0110] 図 22および図 23は、プラズマ窒化処理によって形成されたシリコン酸窒化膜中の Si— O結合および Si— N結合の分布を XPS分析した結果を示している。図 22およ び図 23の横軸は、膜の深さを示し、縦軸は Si— O結合および Si— N結合が膜中で 占める領域（Si— O結合 +Si—N結合 = 100%となる）を示している。
図 22は、シャワープレート 44を用いずにマイクロ波パワー 1. 5kW, Ar/N = 100 0Z40mLZmin(sccm)、処理圧力 126. 7Pa (950mTorr)、処理温度 400°Cの条 件でプラズマ窒化処理を行なった場合の結果であり、図 23は、シャワープレート 44を 使用してマイクロ波パワー 1. 5kW, Ar/N = 1000Z40mLZmin (sccm)、処理
2
圧力 6. 7Pa (50mTorr)、処理温度 400°Cの条件でプラズマ窒化処理を行なった場 合の結果である。
[0111] 図 22と図 23との比較力ら、シャワープレート 44を用いることによってシリコン酸窒化 膜の表面側に高い Si— Nピークが形成されることが確認された。これは、シャワープ レート 44を用いることによって、プラズマのイオンエネルギーが小さくなるため、窒素 が膜中深くまで拡散せず、表面付近の N濃度が高くなつたものである。このように絶 縁膜の表面付近に Si— Nピークが形成されると、ボロンの突抜けが防止されるほ力、 シリコンとシリコン酸窒化膜との界面に Nが入らないため、 SiZSiO界面が平坦に制 御され、 Ionや Gmが向上し、トランジスタなどの半導体装置の電気的特性を向上さ せることが可能になる。
[0112] 以上のとおり、シャワープレート 44を用いることによって、絶縁膜が薄膜の場合でも 、制御性よくプラズマ窒化処理を行ない、良質なシリコン酸窒化膜を形成することが 可能になる。また、シャワープレート 44を用いたプラズマ窒化処理後に前述のァニー ル処理を実施することによって、さらに良質な絶縁膜を形成することが可能になる。
[0113] 以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されるもので はない。すなわち、上記実施形態は、あくまでも本発明の技術的内容を明らかにする ことを意図するものであって、本発明はこのような具体例にのみ限定して解釈されるも のではなぐ本発明の精神とクレームに述べる範囲で、種々に変更して実施すること ができるものである。
例えば、窒化処理に用いるプラズマ処理装置としては、スロットアンテナ 30を用いる 図 1のプラズマ処理装置 1に限らず、容量結合型プラズマ処理装置、 ICPプラズマ処 理装置、表面反射波プラズマ処理装置、 ECRプラズマ処理装置、マグネトロンプラズ マ処理装置などを用いることが可能である。
また、図 15では RTPの熱処理装置 200を例に挙げて説明した力 本発明の基板 処理方法は、基板に対して 800°C以上の温度で成膜等を行う処理や、プラズマを利 用して同様に 800°C以上の温度で CVD成膜等を行う処理にも適用できる。
[0114] また、被処理基板が、例えば液晶表示ディスプレイ (LED)に代表されるフラットパ ネルディスプレイ (FPD)用のガラス基板である場合や、化合物半導体基板などであ る場合にも本発明の技術思想を適用できる。
産業上の利用可能性
[0115] 本発明は、例えばトランジスタなどの各種半導体装置や FPDなどの製造において 好適に利用できる。

Claims

請求の範囲
[1] 被処理基板上の酸化膜に対してプラズマ窒化処理する窒化処理工程と、
窒化処理後の被処理基板を 667Pa以下の圧力の下でァニール処理するァニール 処理工程と、
を含む絶縁膜形成方法。
[2] 前記ァニール処理工程は、第 1のァニール処理工程と、その後引き続いて行われ る第 2のァニール処理工程とを含み、
前記第 1のァニール処理工程は、ァニール温度が 600°C〜700°Cでァニール時間 力 Si〜40秒、前記第 2のァニール処理工程は、ァニール温度が 950°C〜1150°Cで ァニール時間が 5〜60秒である、請求項 1に記載の絶縁膜形成方法。
[3] 前記第 2のァニール処理工程の時間が 10〜40秒である、請求項 2に記載の絶縁 膜形成方法。
[4] さらに、前記第 1のァニール処理工程のァニール温度 600°C〜700°Cまで被処理 基板を第 1の昇温レートで加熱する第 1の昇温工程と、
前記第 1のァニール処理工程のァニール温度 600°C〜700°Cから、前記第 2のァ ニール処理工程のァニール温度 950°C〜1150°Cよりも低い中間温度に達するまで 被処理基板を第 2の昇温レートで加熱する第 2の昇温工程と、
前記中間温度から、前記第 2のァニール処理工程のァニール温度 950°C〜 1150 °Cに達するまで被処理基板を第 3の昇温レートで加熱する第 3の昇温工程と、 を含み、
前記中間温度 K は、次の関係式
M
3≤(Κ -Κ ) /Υ≤7
2 Μ
[ただし、 Κ；第 2のァニール処理工程のァニール温度、 Υ;第 3の昇温レートにおけ
2
るェ秒当りの昇温温度幅、を示す]
を満たすように規定される温度であり、かつ、前記第 2の昇温レートは、前記第 3の昇 温レートよりも大きい、請求項 2に記載の絶縁膜形成方法。
[5] 前記第 3の昇温レートは、前記第 1の昇温レート以上である、請求項 4に記載の絶 縁膜形成方法。
[6] 前記第 2の昇温レートが、 40°CZ秒〜 60°CZ秒である、請求項 4に記載の絶縁膜 形成方法。
[7] 前記第 3の昇温レートが、 15°CZ秒〜 30°CZ秒である、請求項 4に記載の絶縁膜 形成方法。
[8] 前記第 1の昇温レートが、 5°CZ秒〜 15°CZ秒である、請求項 4に記載の絶縁膜形 成方法。
[9] 前記酸ィ匕膜に対して、プラズマ窒化処理を施すにあたり、多数の透孔が形成されて
V、る平板アンテナを用いたマイクロ波プラズマによってプラズマ窒化処理する、請求 項 1に記載の絶縁膜形成方法。
[10] 前記酸ィ匕膜は、熱酸ィ匕またはプラズマ酸ィ匕によって形成したものである、請求項 1 に記載の絶縁膜形成方法。
[11] 前記プラズマ窒化処理された後の被処理基板は、大気に曝されることなく減圧雰囲 気のまま、ァニール処理を行うァニール装置に搬入されてァニール処理される、請求 項 1に記載の絶縁膜形成方法。
[12] コンピュータ上で動作するソフトウェアが記憶されたコンピュータ読み取り可能な記 憶媒体であって、被処理基板上の酸化膜に対してプラズマ窒化処理する窒化処理 工程と、
窒化処理後の被処理基板を 667Pa以下の圧力の下でァニール処理するァニール 処理工程と、
を含む絶縁膜形成方法におけるァニール処理を、ァニール装置にぉ 、て実行させる ためのソフトウェアを含む、コンピュータ読み取り可能な記憶媒体。
[13] 基板処理装置の処理室内で、被処理基板の放射率が最大になる第 1の温度まで 被処理基板を第 1の昇温レートで加熱する第 1の昇温工程と、
前記第 1の温度から、熱処理温度よりも低い第 2の温度に達するまで被処理基板を 第 2の昇温レートで加熱する第 2の昇温工程と、
前記第 2の温度から、前記熱処理温度に達するまで被処理基板を第 3の昇温レート で加熱する第 3の昇温工程と、
を含み、 前記熱処理温度は、 800°C以上の温度であり、
前記第 2の温度 Xは、次の関係式
3≤ (T-X) /Y≤7
[ただし、 Τ;熱処理温度、 Υ;第 3の昇温レートにおける 1秒当りの昇温温度幅、を示 す]
を満たすように規定される温度であり、かつ、
前記第 2の昇温レートは、前記第 3の昇温レートよりも大きい、基板処理方法。
[14] 前記第 3の昇温レートは、前記第 1の昇温レート以上である、請求項 13に記載の基 板処理方法。
[15] 前記第 2の昇温レートが、 40°CZ秒〜 60°CZ秒である、請求項 13または請求項 1
4に記載の基板処理方法。
[16] 前記第 3の昇温レートが、 15°CZ秒〜 30°CZ秒である、請求項 13に記載の基板 処理方法。
[17] 前記第 1の昇温レートが、 5°CZ秒〜 15°CZ秒である、請求項 13に記載の基板処 理方法。
[18] 前記熱処理温度が 800°C〜1100°Cである、請求項 13に記載の基板処理方法。
[19] 被処理基板がシリコン基板であり、前記第 1の温度が 600°C〜700°Cである、請求 項 13に記載の基板処理方法。
[20] 前記基板処理装置は、 RTP装置である、請求項 13に記載の基板処理方法。
[21] 処理圧力が、 106. 66Pa以上 101325Pa以下であることを特徴とする、請求項 13 に記載の基板処理方法。
[22] コンピュータ上で動作するソフトウェアであって、実行時に、
基板処理装置の処理室内で、被処理基板の放射率が最大になる第 1の温度まで 被処理基板を第 1の昇温レートで加熱する第 1の昇温工程と、
前記第 1の温度から、熱処理温度よりも低い第 2の温度に達するまで被処理基板を 第 2の昇温レートで加熱する第 2の昇温工程と、
前記第 2の温度から、前記熱処理温度に達するまで被処理基板を第 3の昇温レート で加熱する第 3の昇温工程と、 を含み、
前記熱処理温度は、 800°C以上の温度であり、
前記第 2の温度 Xは、次の関係式
3≤ (T-X) /Y≤7
[ただし、 Τ;熱処理温度、 Υ;第 3の昇温レートにおける 1秒当りの昇温温度幅、を示 す]
を満たすように規定される温度であり、かつ、
前記第 2の昇温レートは、前記第 3の昇温レートよりも大きい基板処理方法、 が行なわれるように前記基板処理装置を制御する、ソフトウェア。
[23] コンピュータ上で動作するソフトウェアが記憶されたコンピュータ読み取り可能な記 憶媒体であって、前記ソフトウェアは、実行時に、
基板処理装置の処理室内で、被処理基板の放射率が最大になる第 1の温度まで 被処理基板を第 1の昇温レートで加熱する第 1の昇温工程と、
前記第 1の温度から、熱処理温度よりも低い第 2の温度に達するまで被処理基板を 第 2の昇温レートで加熱する第 2の昇温工程と、
前記第 2の温度から、前記熱処理温度に達するまで被処理基板を第 3の昇温レート で加熱する第 3の昇温工程と、
を含み、
前記熱処理温度は、 800°C以上の温度であり、
前記第 2の温度 Xは、次の関係式
3≤ (T-X) /Y≤7
[ただし、 Τ;熱処理温度、 Υ;第 3の昇温レートにおける 1秒当りの昇温温度幅、を示 す]
を満たすように規定される温度であり、かつ、
前記第 2の昇温レートは、前記第 3の昇温レートよりも大きい基板処理方法、 が行なわれるように前記基板処理装置を制御するものである、コンピュータ読み取り 可能な記憶媒体。
[24] 被処理基板を収容する処理容器と、 前記処理容器内で被処理基板を加熱する加熱手段と、
前記処理容器内で被処理基板の放射率が最大になる第 1の温度まで被処理基板 を第 1の昇温レートで加熱する第 1の昇温工程と、前記第 1の温度から、熱処理温度 よりも低い第 2の温度に達するまで被処理基板を第 2の昇温レートで加熱する第 2の 昇温工程と、前記第 2の温度から、前記熱処理温度に達するまで被処理基板を第 3 の昇温レートで加熱する第 3の昇温工程と、を含み、前記熱処理温度は、 800°C以 上の温度であり、前記第 2の温度 Xは、次の関係式
3≤ (T-X) /Y≤7
[ただし、 Τ;熱処理温度、 Υ;第 3の昇温レートにおける 1秒当りの昇温温度幅、を示 す]
を満たすように規定される温度であり、かつ、
前記第 2の昇温レートは、前記第 3の昇温レートよりも大きい基板処理方法、が行な われるように制御する制御部と、
を備えたことを特徴とする、基板処理装置。
PCT/JP2005/020190 2004-11-04 2005-11-02 絶縁膜形成方法および基板処理方法 Ceased WO2006049199A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/718,582 US7915179B2 (en) 2004-11-04 2005-11-02 Insulating film forming method and substrate processing method
CN2005800364562A CN101048858B (zh) 2004-11-04 2005-11-02 绝缘膜形成方法及基板处理方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-320743 2004-11-04
JP2004320743 2004-11-04
JP2005-251820 2005-08-31
JP2005251820A JP4877713B2 (ja) 2005-08-31 2005-08-31 基板処理方法

Publications (1)

Publication Number Publication Date
WO2006049199A1 true WO2006049199A1 (ja) 2006-05-11

Family

ID=36319204

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/020190 Ceased WO2006049199A1 (ja) 2004-11-04 2005-11-02 絶縁膜形成方法および基板処理方法

Country Status (5)

Country Link
US (1) US7915179B2 (ja)
KR (2) KR100939125B1 (ja)
CN (2) CN101937844B (ja)
TW (1) TW200629373A (ja)
WO (1) WO2006049199A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218490A (ja) * 2007-02-28 2008-09-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2008547220A (ja) * 2005-06-27 2008-12-25 アプライド マテリアルズ インコーポレイテッド プラズマ窒化したゲート誘電体を２段階式で窒化後アニーリングするための改善された製造方法
JP2010177065A (ja) * 2009-01-30 2010-08-12 Tokyo Electron Ltd マイクロ波プラズマ処理装置、マイクロ波プラズマ処理装置用のスロット板付き誘電体板及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2073286A4 (en) * 2006-09-13 2014-06-11 Canon Anelva Corp METHOD FOR PRODUCING A MAGNETORESISTIC ELEMENT AND MULTILAYER DEVICE FOR PRODUCING THE MAGNETORESISTIVE ELEMENT
JP4906659B2 (ja) * 2006-09-29 2012-03-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法
KR20090094033A (ko) * 2006-12-28 2009-09-02 도쿄엘렉트론가부시키가이샤 절연막의 형성 방법 및 반도체 장치의 제조 방법
US20080268603A1 (en) * 2007-04-30 2008-10-30 Hiroaki Niimi Transistor performance using a two-step damage anneal
WO2011097178A2 (en) * 2010-02-02 2011-08-11 Applied Materials, Inc. Methods for nitridation and oxidation
WO2012003139A1 (en) * 2010-06-30 2012-01-05 First Solar, Inc. High-temperature activation process
JP2012079785A (ja) * 2010-09-30 2012-04-19 Tokyo Electron Ltd 絶縁膜の改質方法
JP5606970B2 (ja) * 2011-03-14 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5617708B2 (ja) * 2011-03-16 2014-11-05 東京エレクトロン株式会社 蓋体開閉装置
JP5996409B2 (ja) * 2012-12-12 2016-09-21 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
CN105261576A (zh) * 2014-07-15 2016-01-20 北京北方微电子基地设备工艺研究中心有限责任公司 一种加热腔室及半导体加工设备
US9761687B2 (en) * 2015-01-04 2017-09-12 United Microelectronics Corp. Method of forming gate dielectric layer for MOS transistor
KR20160090698A (ko) * 2015-01-22 2016-08-01 주식회사 엘지실트론 에피택셜 웨이퍼의 성장을 위한 리액터의 재가동 준비 방법
JP6554328B2 (ja) * 2015-05-29 2019-07-31 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP6719993B2 (ja) * 2016-06-30 2020-07-08 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6864552B2 (ja) * 2017-05-17 2021-04-28 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
JP7014694B2 (ja) * 2018-10-15 2022-02-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP7359000B2 (ja) * 2020-01-20 2023-10-11 東京エレクトロン株式会社 基板を処理する装置、及び基板を処理する方法
US11187532B2 (en) 2020-03-06 2021-11-30 Anello Photonics, Inc. Process flow for fabricating integrated photonics optical gyroscopes
KR102775522B1 (ko) * 2020-03-12 2025-03-06 에스케이하이닉스 주식회사 적층형 반도체 장치 및 그 제조방법
US12169098B2 (en) * 2020-11-05 2024-12-17 Applied Materials, Inc. RTP substrate temperature one for all control algorithm

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204517A (ja) * 1998-01-12 1999-07-30 Sony Corp シリコン酸化膜の形成方法、及びシリコン酸化膜形成装置
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2004119899A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体装置の製造方法および半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202457B2 (ja) * 1993-12-16 2001-08-27 株式会社東芝 半導体装置の製造方法
KR100541799B1 (ko) 1998-08-06 2007-04-25 삼성전자주식회사 반도체 소자의 커패시터 제조방법
TW498544B (en) * 2000-03-13 2002-08-11 Tadahiro Ohmi Flash memory device, manufacturing and its dielectric film formation
US6632747B2 (en) * 2001-06-20 2003-10-14 Texas Instruments Incorporated Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
WO2003107399A2 (en) 2002-06-12 2003-12-24 Applied Materials, Inc. Method for improving nitrogen profile in plasma nitrided gate dielectric layers
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US6649538B1 (en) * 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204517A (ja) * 1998-01-12 1999-07-30 Sony Corp シリコン酸化膜の形成方法、及びシリコン酸化膜形成装置
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2004119899A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体装置の製造方法および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547220A (ja) * 2005-06-27 2008-12-25 アプライド マテリアルズ インコーポレイテッド プラズマ窒化したゲート誘電体を２段階式で窒化後アニーリングするための改善された製造方法
JP2008218490A (ja) * 2007-02-28 2008-09-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2010177065A (ja) * 2009-01-30 2010-08-12 Tokyo Electron Ltd マイクロ波プラズマ処理装置、マイクロ波プラズマ処理装置用のスロット板付き誘電体板及びその製造方法

Also Published As

Publication number Publication date
KR20090097219A (ko) 2009-09-15
US20080000551A1 (en) 2008-01-03
KR20070072909A (ko) 2007-07-06
US7915179B2 (en) 2011-03-29
KR100939125B1 (ko) 2010-01-28
CN101048858B (zh) 2010-11-03
CN101937844A (zh) 2011-01-05
CN101048858A (zh) 2007-10-03
TW200629373A (en) 2006-08-16
CN101937844B (zh) 2012-06-13
KR101005953B1 (ko) 2011-01-05

Similar Documents

Publication Publication Date Title
KR100939125B1 (ko) 절연막 형성 방법 및 기판 처리 방법
KR101122347B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP6721695B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US8247331B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
JP5390379B2 (ja) プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、および記憶媒体
JP2012216632A (ja) プラズマ処理方法、及び素子分離方法
WO2007013605A1 (ja) 基板処理方法および基板処理装置
WO2012063901A1 (ja) 半導体装置の製造方法および製造装置
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
KR101270875B1 (ko) 절연막의 개질 방법
KR100810777B1 (ko) 성막 방법 및 컴퓨터 판독 가능한 기록 매체
WO2007069438A1 (ja) 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
JP4965849B2 (ja) 絶縁膜形成方法およびコンピュータ記録媒体
JP2011066187A (ja) 成膜方法及び処理システム
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
CN101069274B (zh) 半导体装置的制造方法和等离子体氮化处理方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580036456.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11718582

Country of ref document: US

Ref document number: 1020077010211

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05800464

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 11718582

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020097017507

Country of ref document: KR