WO2006025417A1 - 平衡出力回路及びそれを用いた電子機器 - Google Patents

平衡出力回路及びそれを用いた電子機器 Download PDF

Info

Publication number
WO2006025417A1
WO2006025417A1 PCT/JP2005/015822 JP2005015822W WO2006025417A1 WO 2006025417 A1 WO2006025417 A1 WO 2006025417A1 JP 2005015822 W JP2005015822 W JP 2005015822W WO 2006025417 A1 WO2006025417 A1 WO 2006025417A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
circuit
signal
output signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/015822
Other languages
English (en)
French (fr)
Inventor
Taisuke Chida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US10/597,908 priority Critical patent/US7368982B2/en
Priority to JP2006532740A priority patent/JP5027510B2/ja
Publication of WO2006025417A1 publication Critical patent/WO2006025417A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/421—Multiple switches coupled in the output circuit of an amplifier are controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45146—At least one op amp being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Definitions

  • the present invention relates to a balanced output circuit that balances and outputs a non-inverted output and an inverted output, and an electronic device such as a mobile phone using the balanced output circuit.
  • the audio signal and the inverted feedback signal from the preceding circuit through the coupling capacitor are input to the BTL amplifier.
  • the amplified signal with the reference voltage applied to the difference between the audio signal and the inverted feedback signal is output from the two BTL output terminals to the speaker.
  • the differential amplifier circuit detects the voltage difference between the amplified signals output from the two BTL output terminals of this BTL amplifier.
  • the mira-integrator circuit extracts the DC component voltage included in the voltage difference of the amplified signal, and feeds back an inverted feedback signal that is inversely proportional to the DC component voltage centered on the reference voltage to the BTL amplifier. As a result, the DC offset voltage generated at the output terminal of the 8-clamp amplifier is suppressed (Patent Document 1; Japanese Patent Application Laid-Open No. Hei 10-9 3 3 6 5).
  • a balanced output circuit that generates an inverted output signal and a non-inverted output signal of an input signal such as an audio signal, and can reliably cancel the DC offset voltage between the inverted output signal and the non-inverted output signal with a simple circuit.
  • the purpose is to do. It is another object of the present invention to provide an electronic device such as a mobile phone that includes the preceding circuit and the balanced output circuit. Disclosure of the invention
  • the balanced output circuit of the present invention includes a first output signal V outp corresponding to the input signal Vin input from the preceding circuit 30 and a second output signal V outn in an inverted relationship with the first output signal.
  • a comparison voltage generation circuit having a capacitor 14 and generating a comparison voltage V com according to the charging voltage of the capacitor;
  • An inverting amplification circuit that receives a voltage corresponding to the input signal and the comparison voltage, inverts and amplifies the voltage corresponding to the input signal, and outputs the second output signal;
  • the charging circuit compares the first output signal and the second output signal so that the DC voltage of the second output signal is equal to the DC voltage of the first output signal.
  • a control amplifier circuit for controlling the voltage.
  • the comparison voltage V com is a voltage obtained by superimposing the capacitor charging voltage on the reference voltage V re f.
  • the input signal V i in is characterized in that a DC offset voltage V o f s can be superimposed on the reference voltage V re f.
  • control amplifier circuit has a predetermined time T 1 for determining the comparison voltage V com. It is characterized by being operated only during
  • the control amplifier circuit includes an amplifier 15 to which the first output signal and the second output signal are input, and supply switch means 18 for supplying the amplified output of the amplifier to the capacitor 14. It is characterized by having.
  • the discharge switch means 19 for discharging the charge of the capacitor is characterized in that the discharge switch means discharges the charge of the capacitor prior to determining the comparison voltage.
  • the discharge switch means discharges the capacitor charge every predetermined time or within a predetermined time, and re-determines the comparison voltage. Further, the input signal is amplified, It has an input amplifier circuit 20 for generating the first output signal.
  • the electronic device processes a signal and offset voltage to the reference voltage V r e f.
  • a pre-stage circuit 30 that outputs a synthesized DC voltage and a signal component on which V ofs can be superimposed, a balanced output circuit 10 that receives an output of the pre-stage circuit as an input signal Vin, and the balanced output It has a load circuit 50 driven by the circuit.
  • the DC offset voltage between the inverting output signal and the non-inverting output signal can be canceled, and a balanced output can be generated.
  • the comparison voltage is determined according to the charge voltage at the capacitance including parasitic capacitance and stray capacitance such as capacitors and inverting amplifier circuits, offset cancellation can be performed reliably.
  • the capacitance of the capacitor can be reduced, the cost of I C (L S I) in which this balanced output circuit is built can be reduced.
  • control amplifier circuit is not supplied with an AC signal.
  • FIG. 1 is a diagram showing the configuration of a balanced output circuit according to a first embodiment of the present invention and an electronic apparatus using the balanced output circuit.
  • FIG. 2 is a diagram for explaining the offset cancel operation according to the present invention.
  • FIG. 3 is a diagram showing the configuration of the balanced output circuit 10 A showing the second embodiment of the present invention.
  • FIG. 4 is a diagram showing the configuration of an embodiment of the electronic device of the present invention.
  • FIG. 5 is a block diagram showing another embodiment of the balanced output circuit of the present invention. BEST MODE FOR CARRYING OUT THE INVENTION
  • the balanced output circuit of the present invention and an electronic apparatus such as a mobile phone using the balanced output circuit will be described with reference to the drawings.
  • the balanced output circuit, the pre-stage circuit, and the like of the present invention are built in L S I and may be referred to as a semiconductor device.
  • FIG. 1 is a diagram showing a configuration of a balanced output circuit according to a first embodiment of the present invention and an electronic device such as a mobile phone using the balanced output circuit.
  • an electric / electronic device that balances and outputs a non-inverted output signal and an inverted output signal, such as a baseband signal transmission output unit for a mobile phone and a BTL speaker driver.
  • the pre-stage circuit 30 processes an AC signal such as an audio signal, and combines and outputs an audio signal that is an AC signal with a reference voltage V r e f that is a DC voltage. Due to variations in the characteristics of various circuit elements that make up the pre-stage circuit, the DC offset voltage V o f s is often superimposed on the reference voltage V re f and output. In other words, it is the superimposed DC voltage of the reference voltage V r e f + DC offset voltage V o f s. This superimposed DC voltage or an AC signal is combined with this superimposed DC voltage and input as an input signal V i n to the balanced output circuit 10 at the next stage.
  • the preceding circuit 3 can be connected without a coupling capacitor.
  • An input signal is directly input from 0.
  • the input signal V in is directly output as the first output signal V outp, and the second output signal V in the relationship that the input signal V in is inverted from the first output signal V outp through the inverting amplifier circuit. Output outn. Therefore, a coupling capacitor is not required, and only the second output signal Voutn needs to be generated.
  • it is a balanced output circuit, it cancels the DC offset voltage between the first output signal Voutp, which is a non-inverted output signal, and the second output signal Voutn, which is an inverted output signal, and generates a balanced output. It is configured.
  • the inverting amplifier circuit includes an operational amplifier 1 1 using a two-input differential amplifier, an input resistor 12 connected to the inverting input terminal, and a feedback connected between the inverting input terminal 1 and the output terminal. It is composed of resistors 1 and 3. Of course, other circuit configurations for AC component feedback may be provided, but these are omitted for the sake of simplicity.
  • the resistance value of the input resistor 1 2 is R 1
  • This coefficient n can be any size, but if the coefficient n is 1, the magnitude of the AC component of the second output signal Vo utn can be made equal to the magnitude of the AC component of the first output signal V outp .
  • the non-inverting input terminal + of the operational amplifier 1 1 is supplied with a reference voltage V ref and a comparison voltage V com in which the charge voltage V c of the capacitor 14 charged with the charge for the offset cancel voltage is superimposed. Is done.
  • a comparison voltage generation circuit is configured including this capacitor 14.
  • the reference voltage may be an intermediate ground potential.
  • the control amplifier circuit includes an operational amplifier 15 using a two-input differential amplifier, a first switch 16 connected between the first output signal Vo utp point and the non-inverting input terminal + of the operational amplifier 15, and a second switch Connected between the output signal Vo utn point and the second switch 17 connected between the inverting input terminals of the operational amplifier 15 and the comparison voltage V com point from the output terminal of the operational amplifier 15 and the capacitor 14 Including a third switch 1 8 which has been made.
  • These first to third switches 16 to 18 are transistors such as MOS transistors. And is controlled to be on or off by the offset cancel signal ⁇ 1. In this example, the first to third switches 16 to 18 are turned on when the offset cancel cell signal ⁇ is at the high (H) level.
  • the transmission circuit 40 is, for example, a baseband signal transmission output unit for a mobile phone that is driven by a balanced output between the first output signal V ou t p and the second output signal V ou t n. Instead of this transmission circuit, a balanced output such as a speaker driven by a BTL speaker driver or the like may be supplied.
  • the input signal Vin input from the pre-stage circuit 30 to the balanced output circuit 10 does not include the DC offset voltage Vofs and only the reference voltage Vref is input to the balanced output circuit 10
  • the DC voltage of the first output signal V outp is the reference voltage V ref.
  • the comparison voltage V c o m is the reference voltage
  • the DC offset voltage V ofs is included in the DC voltage of the input signal V in that is input from the preceding circuit 30 to the balanced output circuit 10 and is superimposed on the reference voltage V ref and input to the balanced output circuit 10 Assuming that In this case, the offset cancel operation according to the present invention is performed. The operation in this case will be described with reference to FIG.
  • the offset cancel signal ⁇ 1 is at the low (L) level, and the first to third switches 16 to 18 are off. In this state, the comparison voltage
  • V com is the reference voltage V ref
  • the input signal Vin is fed back to the operational amplifier 11
  • the second output signal V outn is lowered by a voltage obtained by multiplying the reference offset voltage V ref by the DC offset voltage V ofs.
  • Vo utn V ref — n X
  • V c om changes to be equal to the DC input voltage V r e f + V o f s.
  • the comparison voltage Vcom is equal to the DC input voltage
  • the second output signal Vo u t n is equal to the first output signal Vo u t p. That is, by controlling the comparison voltage V com of the inverting amplifier circuit with the control amplifier circuit, the DC offset voltage between the first output signal V outp and the second output signal V outn is canceled and a balanced output is generated. .
  • the offset cancel cell signal ⁇ 1 is returned to the L level and the operation of the control amplifier circuit is stopped.
  • the switches 16 to 18 are turned off, so the charged charge of the capacitor 14 is not discharged except for a slight natural discharge. To maintain. Therefore, the capacitor 14 can be configured with a small capacitance.
  • parasitic capacitances and stray capacitances in the operational amplifier 11 and its peripheral circuits, but they are charged to the same voltage together with the capacitor 14 including their parasitic capacitances. Therefore, those parasitic capacitances and stray capacitances do not give an error to the operation of the offset cancel cell.
  • an input signal Vin that is obtained by synthesizing an AC audio signal with a DC voltage is input.
  • the audio signal is generated in the opposite phase to the first output signal V outp and the second output signal Vo utn, so that the signal voltage of the difference is applied to the transmission circuit 40.
  • the BTL will be driven. In this way, the DC offset voltage between the first output signal Vo utp and the second output signal V outn is canceled in a state where no AC audio signal is supplied.
  • This The control amplifier circuit may be operated so as to determine the comparison voltage V com within a short time T 1. Therefore, the capacitance of the capacitor can be further reduced.
  • first and second switches 16 and 17 may be omitted, and the first output signal Voutp and the second output signal Voutn may be directly input to the operational amplifier 15.
  • the DC offset voltage Vofs is described as a positive voltage. However, the operation is similarly performed even in the case of a negative voltage.
  • FIG. 3 is a diagram showing the configuration of the balanced output circuit 10 A showing the second embodiment of the present invention.
  • a discharge switch 19 is connected in parallel with the capacitor 14.
  • This discharge switch 19 is composed of a transistor such as a MOS transistor, and is controlled to be turned on or off by a discharge signal ⁇ 2.
  • the switch 19 is turned on by the charge signal ⁇ 2 for a short time, and the capacitor 14 is temporarily discharged. After that, the offset cancel operation as described in Fig. 1 and Fig. 2 is performed again.
  • the balanced output circuit 10 and 1 OA of the present invention is used in a TDMA (time division multiplex communication) type modulation transmission circuit, etc.
  • an offset cancellation operation is performed every burst transmission of about several milliseconds. It is better to do. In this case, it is only necessary to hold the offset cancel operation value for at least the burst transmission period.
  • the capacitance of the capacitor 14 can be extremely small.
  • the charge of the capacitor 14 is discharged using the switch 19, that is, a reset and an offset cancel operation may be performed.
  • FIG. 4 is a diagram showing a configuration of an embodiment of an electronic apparatus of the present invention, for example, a mobile phone.
  • the balanced output circuit 10 B includes an input amplifier circuit 20 is shown.
  • an input signal Vin is input to a non-inverting input terminal + of a differential amplifier, for example, an operational amplifier 21.
  • the voltage at the output terminal is divided by a voltage dividing circuit composed of resistors 2 2 and 2 3, and the divided voltage is input to the inverting input terminal + of the operational amplifier 21.
  • the other end of the voltage dividing resistor 23 is connected to the reference voltage V ref point.
  • the input signal Vin is amplified and output.
  • the input signal V i n when the signal level of the input signal V i n is lower than the desired level, the input signal V i n can be amplified to obtain the balanced output signals V u t p and V o u t n at the required levels. Also in this case, the DC offset voltage between the first output signal V ou t p and the second output signal V ou t n is canceled as in FIG.
  • a digital signal D i n (for example, 10 bits) such as an audio signal is input.
  • the digital signal Din is converted into an analog signal by a digital 'analog converter (D / A converter) 3 1, and the analog signal is filtered by, for example, a low-pass filter (LPF) 3 2 having Butterworth characteristics .
  • LPF low-pass filter
  • This Butterworth type L PF 3 2 uses an operational amplifier, a resistor, and a capacitor and operates with reference to the reference voltage V r e f.
  • a fourth-order Butterworth L PF is preferably used.
  • the input signal V i n from L PF 3 2 is composed of a voice signal and a DC voltage, and the DC voltage can be superimposed on the reference voltage V re f.
  • the second output signal V outn is inverted and amplified according to the DC offset voltage V ofs, the DC offset voltage between the first output signal V outp and the second output signal V outn is canceled, and the balanced output is output to the speaker 5 Supply to 0.
  • the input amplifier circuit 20 may be provided outside the balanced output circuit 10.
  • the D / A converter 31, LPF 3 2, input amplifier circuit 20, etc. become the pre-stage circuit 30.
  • a transmission circuit 40 as shown in FIG. 1 may be used, and a balanced output circuit for an electronic device such as a mobile phone can be simply configured and can be surely used.
  • the DC offset voltage between the first output signal V outp and the second output signal V outn can be cancelled.
  • FIG. 5 is a block diagram showing another embodiment of the balanced output circuit 10 C of the present invention.
  • a resistance voltage dividing circuit for generating a midpoint voltage between the first output signal V ou t p and the second output signal V ou t n is provided.
  • This resistive voltage divider circuit is composed of a series connection circuit of resistance 15 _ 1 and resistance 15 5-2, and the series connection point of the resistances 15 5-1 and 15 5-2 is the third switch 1 8 is connected to one end.
  • the first and second switches 16 and 17 are omitted, and the first output signal V outp and the second output signal V outn are directly input to the resistors 15-1 and 15-2. Good.
  • Other configurations and operations are the same as those in Fig. 1. According to the balanced output circuit of FIG. 5, the same effects as those of the first embodiment of FIG. 1 can be obtained with a simpler circuit configuration. Industrial applicability
  • the balanced output circuit generates an inverted output signal and a non-inverted output signal of an input signal such as an audio signal, and a simple DC offset voltage between the inverted output signal and the non-inverted output signal. Can be canceled reliably in the circuit.
  • an electronic device such as a mobile phone can be suitably configured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

入力信号を第１出力信号とすると共に、入力信号と比較電圧とが入力される反転増幅回路で入力信号に応じた電圧を反転増幅して第２出力信号とする。そして、第１出力信号と第２出力信号とを比較して、第２出力信号の直流電圧が、第１出力信号の直流電圧に等しくなるように、コンデンサを充電して比較電圧を制御する。これにより、第１出力信号（非反転出力信号）と第２出力信号（反転出力信号）間の直流オフセット電圧を、簡易な回路で確実にキャンセルする。

Description

明細書 平衡出力回路及びそれを用いた電子機器 技術分野
本発明は、 非反転出力と反転出力を平衡して出力する平衡出力回路及びそれを用い た携帯電話機などの電子機器に関する。 背景技術
携帯電話機などのベースバンド信号送信出力部や B T L (Balanced Transformer Less) スピーカドライバなどでは、 入力信号と同相の非反転出力と逆相の反転出力を 平衡して出力する平衡出力回路が用いられる。
従来のオーディオ用電力増幅回路では、 前段回路から結合用コンデンサを介した音 声信号と、 反転帰還信号とが B T L方式の増幅器に入力される。 その B T L方式増幅 器では、 その音声信号と反転帰還信号の差分に基準電圧を印加した増幅信号を、 それ ぞれ 2つの B T L出力端子からスピーカに出力する。 この B T L方式増幅器における 2つの B T L出力端子からそれぞれ出力された増幅信号の電圧差を、 差動増幅回路で 検出する。 ミラ一積分回路によって、 その増幅信号の電圧差に含まれる直流成分電圧 を抽出するとともに、 基準電圧を中心にして当該直流成分電圧に反比例した反転帰還 信号を B T L方式増幅器に帰還入力させる。 これにより、 8丁し方式増幅器の8丁し 出力端子に発生する直流オフセッ ト電圧を抑制するようにしている （特許文献 1 ；特 開平 1 0— 9 3 3 6 5号公報）。
この従来のものでは、 前段回路からの音声信号を入力するために結合用コンデンサ を必要としており、 また反転及び非反転の 2出力を持つ B T L方式増幅器を必要とし ており、 さらに、 この B T L方式増幅器で発生する直流オフセッ ト電圧を抑制するた めの差動増幅回路やエラー積分回路などを必要としている。 したがって、 直流オフセ ッ ト電圧は抑制できるものの、 そのための回路構成が複雑になり、 また、 この B T L 方式増幅器が作り込まれる I Cのコストアップを招くという問題がある。
音声信号などの入力信号の反転出力信号と非反転出力信号とを発生するとともに、 反転出力信号と非反転出力信号間の直流オフセット電圧を、 簡易な回路で確実にキヤ ンセルできる平衡出力回路を提供することを目的とする。 また、 前段回路とともにそ の平衡出力回路を備えた、 携帯電話機などの電子機器を提供することを目的とする。 発明の開示
本発明の平衡出力回路は、 前段回路 3 0から入力される入力信号 V i nに応じた第 1出力信号 V o u t pと、 この第 1出力信号と反転した関係にある第 2出力信号 V o u t nとを出力する平衡出力回路であって、
コンデンサ 1 4を有し、 該コンデンサの充電電圧に応じた比較電圧 V c o mを発生 する比較電圧発生回路と、
前記入力信号に応じた電圧と前記比較電圧とが入力され、 入力信号に応じた電圧を 反転増幅して、 前記第 2出力信号を出力する反転増幅回路と、
前記第 1出力信号と前記第 2出力信号とに応じて、前記第 2出力信号の直流電圧が、 前記第 1出力信号の直流電圧に等しくなるように、 前記コンデンサを充電する充電回 路とを備えることを特徴とする。
また、 前記充電回路は、 前記第 1出力信号と前記第 2出力信号とを比較して、 前記 第 2出力信号の直流電圧が、 前記第 1出力信号の直流電圧に等しくなるように、 前記 比較電圧を制御する制御増幅回路とを備えることを特徴とする。
また、 その平衡出力回路において、 前記比較電圧 V c o mは基準電圧 V r e f に前 記コンデンサの充電電圧を重畳した電圧であり、
前記入力信号 V i nは、 前記基準電圧 V r e f に直流オフセッ ト電圧 V o f sが重 畳され得る信号であることを特徴とする。
また、 前記制御増幅回路は、 前記比較電圧 V c o mを決定するための所定時間 T 1 の間のみ動作されることを特徴とする。
また、 前記制御増幅回路は、 前記第 1出力信号と前記第 2出力信号とが入力される 増幅器 1 5と、 該増幅器の増幅出力を前記コンデンサ 1 4に供給する供給用スィッチ 手段 1 8とを有することを特徴とする。
また、 前記コンデンサの電荷を放電するための放電用スィッチ手段 1 9を有し、 該 放電用スィツチ手段は前記比較電圧を決定するに先立って、 前記コンデンサの電荷を 放電することを特徴とする。
また、 前記放電用スィッチ手段によって、 所定時間毎に或いは所定時間以内に前記 コンデンサの電荷を放電して、 前記比較電圧を再ぴ決定することを特徴とする また、 前記入力信号を増幅して、 前記第 1出力信号を発生する入力増幅回路 2 0を 有することを特徴とする。
本発明の電子機器は、 信号を処理すると共に、 基準電圧 V r e f にオフセット電圧
V o f sが重畳され得る直流電圧と信号成分とが合成されて出力される前段回路 3 0 と、 該前段回路の出力が入力信号 V i nとして入力される平衡出力回路 1 0と、 該平 衡出力回路によって駆動される負荷回路 5 0を有することを特徴とする。
本発明によれば、 反転増幅回路の比較電圧を制御増幅回路で制御することにより、 反転出力信号と非反転出力信号間の直流オフセット電圧をキャンセルし、 平衡出力を 発生されることができる。
また、 比較電圧は、 コンデンサ及び反転増幅回路等の寄生容量や浮遊容量をも含め た、 静電容量での充電電圧に応じて決まるから、 オフセッ トキャンセルが確実に行え る。 また、 コンデンサの容量を小さくできるから、 本平衡出力回路が作り込まれる I C ( L S I ) のコストを低減することができる。
また、 制御増幅回路は、 交流信号が供給されていない、 短時間 T 1に成分比較電圧
V c o mを決定するように動作させればよいから、コンデンサの容量を小さくできる。 図面の簡単な説明 図 1は、 本発明の第 1実施例の平衡出力回路及ぴそれを用いた電子機器の構成を示 す図である。
図 2は、 本発明によるオフセッ トキヤンセル動作を説明する図である。
図 3は、 本発明の第 2の実施例を示す平衡出力回路 1 0 Aの構成を示す図である。 図 4は、 本発明の電子機器の実施例の構成を示す図である。
図 5は、 本発明の他の平衡出力回路の実施例を示す構成図である。 発明を実施するための最良の形態
以下、 本発明の平衡出力回路及びそれを用いた携帯電話機などの電子機器の実施例 について、 図を参照して説明する。 なお、 本発明の平衡出力回路や前段回路等は、 L S Iに作り込まれるので、 半導体装置と言い換えてもよい。
図 1は、 本発明の第 1実施例に係る平衡出力回路及びそれを用いた携帯電話機など の電子機器の構成を示す図である。 これらは、 携帯電話機用のベースバンド信号送信 出力部や、 B T Lスピーカドライバ等、 非反転出力信号及び反転出力信号を平衡して 出力する電気 ·電子装置に摘要できる。
図 1において、 前段回路 3 0は、 音声信号などの交流信号を処理すると共に、 直流 電圧である基準電圧 V r e f に交流信号である音声信号などが合成されて出力される。 前段回路を構成する各種の回路要素の特性のバラツキなどにより、 基準電圧 V r e f に直流オフセッ ト電圧 V o f sが重畳されて出力されることもしばしば発生する。 即 ち、 基準電圧 V r e f +直流オフセット電圧 V o f s、 の重畳直流電圧となる。 この 重畳直流電圧もしくは、 この重畳直流電圧に交流信号が合成されて、 次段の平衡出力 回路 1 0に入力信号 V i nとして入力される。
本発明の平衡出力回路 1 0では、 結合用コンデンサを介することなく、 前段回路 3
0から入力信号が直接入力される。 また、 入力信号 V i nを第 1出力信号 V o u t p として、 直接出力すると共に、 入力信号 V i nを反転増幅回路を介して、 第 1出力信 号 V o u t pと反転した関係にある第 2出力信号 V o u t nを出力する。 したがって、 結合用コンデンサが不要であり、 且つ第 2出力信号 Vo u t nのみを 生成すればよいから、 基本的に簡易に構成できる。 勿論、 平衡出力回路であるから、 非反転出力信号である第 1出力信号 V o u t pと反転出力信号である第 2出力信号 V o u t n間の直流オフセッ ト電圧をキャンセルして、 平衡出力を発生させるように構 成されている。
反転増幅回路は、 2入力差動増幅器を用いた演算増幅器 1 1 と、 その反転入力端— に接続された入力抵抗 1 2と、 その反転入力端一と出力端との間に接続された帰還抵 抗 1 3とを含んで構成されている。 勿論、 その他に交流成分帰還用の回路構成等が設 けられてもよいが、 説明を簡単にするためにそれらは省略している。 入力抵抗 1 2の 抵抗値は R 1であり、 帰還抵抗 1 3の抵抗値は R 2 (= n XR 1 ) である。 この係数 nは任意の大きさでよいが、 係数 nを 1とする場合には第 2出力信号 Vo u t nの交 流成分の大きさを、 第 1出力信号 V o u t pの交流成分の大きさと等しくできる。 演算増幅器 1 1の非反転入力端 +には、 基準電圧 V r e f に、 オフセットキャンセ ル電圧のための電荷が充電されるコンデンサ 1 4の充電電圧 V cが重畳された、 比較 電圧 V c o mが入力される。 このコンデンサ 1 4を含んで比較電圧発生回路が構成さ れている。
この基準電圧 V r e f はこの実施例において、 前段回路 3 0における基準電圧 V r e f と共通するものであり、 これら平衡出力回路 1 0における電源電圧 V d dの半分 の電圧であることがよい。 即ち、 V r e f =V d d X l/2。 なお、 電源電圧が、 正 負電源からなる場合には、 基準電圧は、 中間電位のグランド電位でよい。
制御増幅回路は、 2入力差動増幅器用いた演算増幅器 1 5と、 第 1出力信号 Vo u t p点と演算増幅器 1 5の非反転入力端 +間に接続された第 1スィッチ 1 6と、 第 2 出力信号 Vo u t n点と演算増幅器 1 5の反転入力端一間に接続された第 2スィッチ 1 7と、 演算増幅器 1 5の出力端とコンデンサ 1 4からの比較電圧 V c om点間に接 続された第 3スィッチ 1 8とを含んでいる。
これら第 1〜第 3スィツチ 1 6〜1 8は、 M〇S トランジスタなどのトランジスタ によって構成されることがよく、 オフセットキヤンセル信号 φ 1によってオンあるい はオフ状態に制御される。 この例では、 第 1〜第 3スィッチ 1 6〜1 8は、 オフセッ トキヤンセル信号 φ ΐが高 （H ) レベルの時にオンする。
送信回路 4 0は、 例えば、 第 1出力信号 V o u t pと第 2出力信号 V o u t n間の 平衡出力により駆動される、 携帯電話機用のベースバンド信号送信出力部のものであ る。 この送信回路に代えて、 B T Lスピーカドライバ等により駆動されるスピーカな どの、 平衡出力が供給されるものでもよい。
前段回路 3 0から平衡出力回路 1 0に入力される入力信号 V i nに、 直流オフセッ ト電圧 V o f sが含まれてなく基準電圧 V r e f だけが平衡出力回路 1 0に入力され る場合には、 第 1出力信号 V o u t pの直流電圧は基準電圧 V r e f である。 一方、 コンデンサ 1 4の電圧 V cが最初は零であるとすると、 比較電圧 V c o mは基準電圧
V r e f に等しいから、 演算増幅器 1 1の出力端の電圧、 即ち第 2出力信号 V o u t nの直流電圧はやはり基準電圧 V r e f である。
この場合、 制御増幅回路の演算増幅器 1 5を動作させてたとしても、 この状態に変 化は現れない。 したがって、 反転出力信号である第 2出力信号 V o u t nと非反転出 力信号である第 1出力信号 V o u t p間の直流オフセット電圧は零であり、 平衡出力 を発生させることができる。
さて、 前段回路 3 0から平衡出力回路 1 0に入力される入力信号 V i nの直流電圧 に直流オフセッ ト電圧 V o f sが含まれて基準電圧 V r e f に重畳されて平衡出力回 路 1 0に入力される場合を想定する。 この場合には、 本発明によるオフセッ トキャン セル動作が行われる。 この場合の動作を、 図 2を参照して説明する。
平衡出力回路 1 0に、 基準電圧 V r e f に直流オフセッ ト電圧 V o f sが重畳して 入力されると、 その直流電圧が第 1出力信号 V o u t pとして出力される。
図 2の時点 t 1までの期間 T 0は、 オフセッ トキャンセル信号 φ 1は低 （L ) レべ ルにあり、 第 1〜第 3スィッチ 1 6〜 1 8がオフしている。 この状態の時、 比較電圧
V c o mは基準電圧 V r e f であり、 演算増幅器 1 1において入力信号 V i nが帰還 増幅される結果、 第 2出力信号 V o u t nは基準電圧 V r e f から直流オフセッ ト電 圧 V o f sを n倍した電圧だけ低い電圧になっている。 Vo u t n=V r e f — n X
V o f s。
時点 t lにおいて、 オフセッ トキャンセル信号 ψ 1が Hレベルになると、 第 1〜第 3スィッチ 1 6〜1 8がオンし、 演算増幅器 1 5の出力によってコンデンサ 14が充 電されていく。 基準電圧 V r e f にコンデンサ 1 4の充電電圧が加算された比較電圧
V c omは、 直流入力電圧 V r e f + V o f sに等しくなるように変化する。 比較電 圧 Vc omが直流入力電圧に等しくなると、 第 2出力信号 Vo u t nは第 1出力信号 V o u t pに等しくなる。 即ち、 反転増幅回路の比較電圧 V c omを制御増幅回路で 制御することにより、 第 1出力信号 V o u t pと第 2出力信号 V o u t n間の直流ォ フセット電圧はキャンセルされ、 平衡出力が発生される。
そのオフセットキャンセル動作が行われた期間 T 1の終了の時点 t 2で、 オフセッ トキヤンセル信号 φ 1を Lレベルに戻し、 制御増幅回路の動作を停止させる。
制御増幅回路の動作が停止されている状態では、 スィッチ 1 6〜1 8はオフされて いるから、 コンデンサ 1 4の充電電荷は、 わずかな自然放電の他は放電されることな く、 その状態を維持する。 したがって、 コンデンサ 14は、 小さな静電容量のもので 構成することが出来る。 また、 演算増幅器 1 1やその周辺回路に、 寄生静電容量や浮 遊静電容量が必然的に存在するが、 それらの寄生静電容量等も含めてコンデンサ 14 と共に同電圧に充電される。 したがって、 それらの寄生静電容量や浮遊静電容量がォ フセッ トキヤンセル動作に誤差を与えることもない。
そして、 オフセッ トキャンセル動作の終了後の時点 t 3で、 直流電圧に交流の音声 信号を合成した入力信号 V i nを入力する。 時点 t 3以後の期間 T 2で、'音声信号が 第 1出力信号 V o u t pと第 2出力信号 Vo u t nに逆位相で発生されるから、 送信 回路 40には、 その差分の信号電圧が印加され、 BTL駆動されることになる。 このように、 交流の音声信号が供給されていない状態で、 第 1出力信号 Vo u t p と第 2出力信号 V o u t n間の直流オフセッ ト電圧をキャンセルする。 これにより、 制御増幅回路は、 短時間 T 1内に比較電圧 V c o mを決定するように動作させればよ い。 したがって、 さらにコンデンサの静電容量を小さくできる。
なお、 第 1、 第 2スィッチ 1 6 , 1 7は省略して、 第 1出力信号 V o u t p及び第 2出力信号 V o u t nを演算増幅器 1 5に直接入力するようにしてもよい。
また、 以上の説明では、 直流オフセッ ト電圧 V o f sを正電圧として説明したが、 負電圧の場合にも、 勿論同様に動作が行われる。
図 3は、 本発明の第 2の実施例を示す平衡出力回路 1 0 Aの構成を示す図である。 この図 3では、 コンデンサ 1 4に並列に、 放電用のスィッチ 1 9を接続している。 こ の放電用スィッチ 1 9は、 M O S トランジスタなどのトランジスタで構成され、 ディ スチャージ信号 ψ 2によって、 オンあるいはオフに制御される。
コンデンサ 1 4にオフセットキヤンセルするだけの電荷が充電されている状態で、 ある程度以上の時間が経過すると、 少しずつコンデンサ 1 4の電荷が自然放電してい き、 オフセッ トキャンセル動作に誤差が発生してくる可能性がある。
このような状態を防止するために、ある所定の時間毎に、あるいは所定時間以内に、 オフセットキャンセル動作を、 改めて行うことが望ましい。 そのような場合に、 スィ ツチ 1 9を短時間だけ、 デイスチャージ信号 φ 2によってオンして、 コンデンサ 1 4 の電荷を一旦放電する。 その後、 改めて、 図 1 , 図 2で説明したような、 オフセッ ト キャンセル動作を行う。
特に、 本発明の平衡出力回路 1 0、 1 O Aが T D MA (時分割多重通信） 方式の変 調波送信回路等に用いられる場合には、 数ミリ秒程度のバースト送信毎にオフセッ ト キャンセル動作を行うようにすることがよい。 この場合には、 少なく ともそのバース ト送信期間だけはオフセッ トキャンセル動作値を保持できればよい。
したがって、 コンデンサ 1 4の静電容量は極めて小さくできる。 また、 バース ト送 信に先立って、 スィッチ 1 9を用いてコンデンサ 1 4の充電電荷の放電、 即ちリセッ 卜と、 オフセットキャンセル動作を行うことでよい。
図 4は、 本発明の電子機器、 例えば携帯電話機の実施例の構成を示す図である。 この図 4において、 平衡出力回路 1 0 Bは、 入力増幅回路 2 0を備える場合の例を 示している。 この入力増幅回路 2 0は、 差動増幅器例えば、 演算増幅器 2 1の非反転 入力端子 +に入力信号 V i nが入力される。 その出力端の電圧を抵抗 2 2 , 抵抗 2 3 からなる分圧回路で分圧して、 その分圧電圧を演算増幅器 2 1の反転入力端子 +に入 力する。 分圧抵抗器 2 3の他端は、 基準電圧 V r e f 点に接続されている。 これによ り、 入力信号 V i nが増幅されて出力される。
したがって、 入力信号 V i nの信号レベルが希望レベルより も低いときに、 入力信 号 V i nを増幅して、 所要レベルの平衡出力信号 V o u t p、 V o u t nを得ること ができる。 この場合にも、 図 1などと同様に、 第 1出力信号 V o u t pと第 2出力信 号 V o u t n間の直流オフセッ ト電圧はキャンセルされる。
この図 4の電子機器の例では、 音声信号などのディジタル信号 D i n (例えば、 1 0ビッ ト） が入力されてくる。 そのディジタル信号 D i nをディジタル 'アナログ変 換器 （D / A変換器） 3 1でアナログ信号に変換し、 そのアナログ信号を例えばバタ ワース特性を有する低域通過フィルタ （L P F ) 3 2でフィルタリングする。 このバ タワースタイプの L P F 3 2は、 演算増幅器や抵抗、 コンデンサを用い、 基準電圧 V r e f を基準として動作するもので、 例えば 4次のバタワース特性の L P Fが好適に 用いられる。
この L P F 3 2からの入力信号 V i nは、 音声信号と直流電圧が合成されており、 その直流電圧は基準電圧 V r e f に直流オフセッ ト電圧 V o f sが重畳され得る。 そ の直流オフセッ ト電圧 V o f sに応じて第 2出力信号 V o u t nを反転増幅し、 第 1 出力信号 V o u t pと第 2出力信号 V o u t n間の直流オフセット電圧をキャンセル して、 平衡出力をスピーカ 5 0に供給する。
なお、 入力増幅回路 2 0は、 平衡出力回路 1 0の外部に設けてもよい。 この場合に は、 D /A変換器 3 1、 L P F 3 2、 入力増幅回路 2 0等が前段回路 3 0になる。 このスピーカ 5 0に代えて、 図 1のような送信回路 4 0としてもよく、 携帯電話機 などの電子機器のための平衡出力回路を、 簡易な構成とすることができ、 且つ、 確実 に第 1出力信号 V o u t pと第 2出力信号 V o u t n間の直流オフセット電圧をキヤ ンセルできる。
図 5は、 本発明の他の平衡出力回路 1 0 Cの実施例を示す構成図である。 この図 5 では、 図 1の演算増幅器 1 5に代えて、 第 1出力信号 V o u t pと第 2出力信号 V o u t n間の中点電圧を作り出す抵抗分圧回路を備えている。 この抵抗分圧回路は、 抵 抗 1 5 _ 1と抵抗 1 5— 2との直列接続回路から構成されており、その抵抗 1 5— 1 , 1 5— 2の直列接続点が第 3スィッチ 1 8の一端に接続されている。 なお、 第 1、 第 2スィッチ 1 6 , 1 7は省略して、 第 1出力信号 V o u t p及び第 2出力信号 V o u t nを抵抗 1 5— 1 , 1 5— 2に直接入力するようにしてもよい。 その他の構成や作 用は図 1におけるものと同様である。 この図 5の平衡出力回路によれば、 より簡単な 回路構成によって、 図 1の第 1実施例と同様の効果を得ることができる。 産業上の利用可能性
本発明に係る平衡出力回路は、 音声信号などの入力信号の反転出力信号と非反転出 力信号とを発生するとともに、 反転出力信号と非反転出力信号間の直流オフセッ ト電 圧を、 簡易な回路で確実にキャンセルできる。 この平衡出力回路を前段回路と組み合 わせて、 携帯電話機などの電子機器を好適に構成できる。

Claims

請求の範囲
1 . 前段回路から入力される入力信号に応じた第 1出力信号と、 この第 1出力信号 と反転した関係にある第 2出力信号とを出力する平衡出力回路であつて、
コンデンサを有し、 該コンデンサの充電電圧に応じた比較電圧を発生する比較電圧 発生回路と、
前記入力信号に応じた電圧と前記比較電圧とが入力され、 入力信号に応じた電圧を 反転増幅して、 前記第 2出力信号を出力する反転増幅回路と、
前記第 1出力信号と前記第 2出力信号とに応じて、前記第 2出力信号の直流電圧が、 前記第 1出力信号の直流電圧に等しくなるように、 前記コンデンサを充電する充電回 路とを備えることを特徴とする、 平衡出力回路。
2 . 前記充電回路は、 前記第 1出力信号と前記第 2出力信号とを比較して、 前記第 2出力信号の直流電圧が、 前記第 1出力信号の直流電圧に等しくなるように、 前記比 較電圧を制御する制御増幅回路とを備えることを特徴とする、 請求項 1に記載の平衡 出力回路。
3 . 前記比較電圧は基準電圧に前記コンデンサの充電電圧を重畳した電圧であり、 前記入力信号は、 前記基準電圧に直流オフセット電圧が重畳され得る信号であるこ とを特徴とする、 請求項 2に記載の平衡出力回路。
4 . 前記制御増幅回路は、 前記第 1出力信号と前記第 2出力信号とが入力される増 幅器と、 該増幅器の増幅出力を前記コンデンサに供給する供給用スィツチ手段とを有 することを特徴とする、 請求項 3に記載の平衡出力回路。
5 . 前記コンデンサの電荷を放電するための放電用スィッチ手段を有し、 該放電用 スィツチ手段は前記比較電圧を決定するに先立って、 前記コンデンサの電荷を放電す ることを特徴とする、 請求項 4に記載の平衡出力回路。
6 . 前記放電用スィッチ手段によって、 所定時間毎に或いは所定時間以内に前記コ ンデンサの電荷を放電して、 前記比較電圧を再ぴ決定することを特徴とする請求項 5 に記載の平衡出力回路。
7 . 前記制御増幅回路は、 前記比較電圧を決定するための所定時間の間のみ動作さ れることを特徴とする、 請求項 3に記載の平衡出力回路。
8 . 前記制御増幅回路は、 前記第 1出力信号と前記第 2出力信号とが入力される増 幅器と、 該増幅器の増幅出力を前記コンデンサに供給する供給用スィツチ手段とを有 することを特徴とする、 請求項 7に記載の平衡出力回路。
9 . 前記コンデンサの電荷を放電するための放電用スィッチ手段を有し、 該放電用 スィツチ手段は前記比較電圧を決定するに先立って、 前記コンデンサの電荷を放電す ることを特徴とする、 請求項 8に記載の平衡出力回路。
1 0 . 前記制御増幅回路は、 前記比較電圧を決定するための所定時間の間のみ動作 されることを特徴とする、 請求項 2に記載の平衡出力回路。
1 1 . 前記入力信号を増幅して、 前記第 1出力信号を発生する入力増幅回路を有す ることを特徴とする、 請求項 1に記載の平衡出力回路。
1 2 . 信号を処理すると共に、 基準電圧にオフセッ ト電圧が重畳され得る直流電圧 と信号成分とが合成されて出力される前段回路と、 該前段回路の出力が入力信号とし て入力される請求項 1〜1 1.のいずれかに記載された平衡出力回路と、 該平衡出力回 路によって駆動される負荷回路を有することを特徴とする、 電子機器。
PCT/JP2005/015822 2004-09-03 2005-08-24 平衡出力回路及びそれを用いた電子機器 Ceased WO2006025417A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/597,908 US7368982B2 (en) 2004-09-03 2005-08-24 Balanced output circuit and electronic apparatus utilizing the same
JP2006532740A JP5027510B2 (ja) 2004-09-03 2005-08-24 平衡出力回路及びそれを用いた電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-257702 2004-09-03
JP2004257702 2004-09-03

Publications (1)

Publication Number Publication Date
WO2006025417A1 true WO2006025417A1 (ja) 2006-03-09

Family

ID=36000067

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/015822 Ceased WO2006025417A1 (ja) 2004-09-03 2005-08-24 平衡出力回路及びそれを用いた電子機器

Country Status (6)

Country Link
US (1) US7368982B2 (ja)
JP (1) JP5027510B2 (ja)
KR (1) KR20070046783A (ja)
CN (1) CN1918789A (ja)
TW (1) TWI345873B (ja)
WO (1) WO2006025417A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302676A (ja) * 2008-06-10 2009-12-24 Mitsumi Electric Co Ltd 音声出力回路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662069B2 (ja) * 2006-10-16 2011-03-30 株式会社デンソー 発電制御装置
US10230335B2 (en) 2016-09-30 2019-03-12 Skyworks Solutions, Inc. Temperature compensated power amplifier gain

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60500395A (ja) * 1983-01-27 1985-03-22 ウエスタ−ン　エレクトリツク　カムパニ−，インコ−ポレ−テツド 同調可能なアクテイブ・フイルタ
JP2000004129A (ja) * 1998-06-17 2000-01-07 Toshiba Ave Co Ltd Ｃｍｏｓアナログ回路
JP2000252770A (ja) * 1999-03-02 2000-09-14 Advanced Circuit Technologies:Kk オフセット電圧の較正方式に特徴を有する直流増幅回路
JP2001326545A (ja) * 2000-05-17 2001-11-22 Mitsubishi Electric Corp アナログ出力回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT330628B (de) * 1974-03-14 1976-07-12 Smolka & Co Wiener Metall Skibindung
JPS5416606Y2 (ja) * 1974-07-03 1979-06-29
FR2714548B1 (fr) * 1993-12-23 1996-03-15 Sgs Thomson Microelectronics Amplificateur à correction de tension de décalage.
JP3576702B2 (ja) * 1996-06-12 2004-10-13 富士通株式会社 可変ハイパスフィルタ
JPH1093365A (ja) 1996-09-18 1998-04-10 Mitsubishi Electric Corp オーディオ用電力増幅回路
US5926066A (en) * 1997-03-03 1999-07-20 National Semiconductor Corporation Chopper-stabilized operational amplifier including integrated circuit with true random voltage output
JP2002232271A (ja) * 2001-02-01 2002-08-16 Fujitsu Ltd Ｄｃオフセットキャンセル回路、光−電気パルス変換回路、及びパルス整形回路
US7078965B2 (en) * 2004-04-26 2006-07-18 World Energy Labs (2), Inc. Servo balancing among driver devices
US7142047B2 (en) * 2004-11-29 2006-11-28 Tripath Technology, Inc. Offset cancellation in a switching amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60500395A (ja) * 1983-01-27 1985-03-22 ウエスタ−ン　エレクトリツク　カムパニ−，インコ−ポレ−テツド 同調可能なアクテイブ・フイルタ
JP2000004129A (ja) * 1998-06-17 2000-01-07 Toshiba Ave Co Ltd Ｃｍｏｓアナログ回路
JP2000252770A (ja) * 1999-03-02 2000-09-14 Advanced Circuit Technologies:Kk オフセット電圧の較正方式に特徴を有する直流増幅回路
JP2001326545A (ja) * 2000-05-17 2001-11-22 Mitsubishi Electric Corp アナログ出力回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302676A (ja) * 2008-06-10 2009-12-24 Mitsumi Electric Co Ltd 音声出力回路

Also Published As

Publication number Publication date
KR20070046783A (ko) 2007-05-03
JP5027510B2 (ja) 2012-09-19
US7368982B2 (en) 2008-05-06
TW200610264A (en) 2006-03-16
CN1918789A (zh) 2007-02-21
TWI345873B (en) 2011-07-21
US20070257734A1 (en) 2007-11-08
JPWO2006025417A1 (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
US8335328B2 (en) Programmable integrated microphone interface circuit
US8872589B2 (en) System and method for a programmable gain amplifier
US20080310655A1 (en) Programmable integrated microphone interface circuit
JP2017076878A (ja) オーディオ回路、それを用いた電子機器
JP2006174122A (ja) 出力増幅回路及びそれを用いたセンサ装置
US6922474B2 (en) Shock sound prevention circuit
US6940985B2 (en) Shock sound prevention circuit
WO2000070755A1 (fr) Amplificateur de signaux et amplificateur differentiel entree/sortie equilibre
US20080074167A1 (en) Selecting circuit
US7161419B2 (en) Sensor device and a signal amplification device of a small detection signal provided by the sensor
WO2006025417A1 (ja) 平衡出力回路及びそれを用いた電子機器
US20040232970A1 (en) Level shift circuit
JP5456896B2 (ja) スイッチング増幅器回路構成およびスイッチング増幅の方法
JP4748534B2 (ja) 平衡増幅器及び電子回路
US7342443B2 (en) Operational amplifier
US7199655B2 (en) Multistage amplifier circuit without interstage coupling capacitor
US20080088370A1 (en) Method, apparatus and system for reducing noise from an amplifier
JP2008312079A (ja) 増幅回路
JP2011049947A (ja) Ｄ級増幅回路
JP2008199563A (ja) 増幅回路
JP4461480B2 (ja) 増幅器
US7135920B2 (en) Method and circuit for facilitating control of AC coupling in an amplifier circuit
AU2005296358B2 (en) An amplifier apparatus and method
JP3452833B2 (ja) コンパレータ回路
JP2006129107A (ja) 信号増幅装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2006532740

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200580004203.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020067016035

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10597908

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10597908

Country of ref document: US