WO2006024257A1 - Chipkondensator - Google Patents

Chipkondensator Download PDF

Info

Publication number
WO2006024257A1
WO2006024257A1 PCT/DE2005/001403 DE2005001403W WO2006024257A1 WO 2006024257 A1 WO2006024257 A1 WO 2006024257A1 DE 2005001403 W DE2005001403 W DE 2005001403W WO 2006024257 A1 WO2006024257 A1 WO 2006024257A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
contact
chip capacitor
capacitor according
capacitive element
Prior art date
Application number
PCT/DE2005/001403
Other languages
English (en)
French (fr)
Inventor
Ralf Deisenhofer
Original Assignee
Kemet Electronics Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kemet Electronics Corporation filed Critical Kemet Electronics Corporation
Priority to EP05773770A priority Critical patent/EP1789979A1/de
Publication of WO2006024257A1 publication Critical patent/WO2006024257A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H01G2/103—Sealings, e.g. for lead-in wires; Covers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation

Definitions

  • the invention relates to a chip capacitor suitable for surface mounting, for example a tantalum capacitor.
  • a chip capacitor with a capacitive element which comprises an anode body with a dielectric layer and a cathode layer and which is enveloped by a housing.
  • the capacitor also has an anode conductor, which on the one hand contacts the anode body and on the other hand is electrically connected to an anode contact arranged on the underside of the housing.
  • the cathode layer is contacted by a cathode arrester which is fastened on the upper side of the capacitive element and which is led out of the housing.
  • the Kathodenableiter is electrically connected to a arranged on the underside of the housing cathode contact.
  • the housing is produced for example by pressing the capacitive element.
  • the object of the present invention is to specify a chip capacitor suitable for surface mounting, which has a low overall height.
  • the further object of the invention is to specify a method for producing such a chip capacitor.
  • the first object of the invention is achieved by a chip capacitor having the features of claim 1.
  • the second object of the invention is achieved by a method having the features of claim 16.
  • Advantageous embodiments of the invention can be found in the further claims.
  • a chip capacitor with an electrically insulating carrier substrate is specified, external contacts being provided on the underside of the substrate and contact surfaces on its top side.
  • the chip capacitor has a capacitive element mounted on the substrate, which has a contact region arranged on its surface and an anode contact.
  • the contact region corresponds, for example, to a cathode connection of the capacitive element.
  • the outer surface and an end face of the capacitive element preferably have an electrically conductive layer which forms a cathode layer.
  • the capacitive element is arranged directly on the upper side of the substrate and mechanically fixedly connected to the substrate.
  • the chip capacitor can be produced in the choice of a thin substrate as a carrier substrate as well as a correspondingly thin capacitive element in a small overall height h to 0.4 mm or smaller.
  • the mechanical stability of the arrangement is z. B. achieved in that the anode contact of the capacitive element with a first contact surface of the substrate, preferably by a solder, glued or welded connection is electrically and me ⁇ mechanically firmly connected.
  • the mechanical stability of the arrangement is also z. B. achieved in that the Kon ⁇ contact area of the capacitive element with a second Kon ⁇ contact surface of the substrate is electrically and mechanically fixed ver ⁇ connected.
  • the capacitive element preferably has a porous sintered anode body with an anode contact projecting therefrom.
  • the anode body is coated with a dielectric layer, preferably on all of its surfaces. On the dielectric layer, a cathode layer is arranged.
  • All layers of the layer structure of the capacitive element can in principle consist of several partial layers.
  • the cathode layer may be formed by a first partial layer of an electrically conductive polymer and by a second partial layer of a metal.
  • the anode body can, for. B. as tantalum and the dielectric layer z. B. may be selected as tantalum oxide.
  • the capacitive element may be glued to the substrate top by means of an adhesive. This increases the mechanical stability of the structure.
  • the chip capacitor has a cover which covers the capacitive element and preferably closes tightly against the substrate surface.
  • the cover preferably closes against the substrate surface on all sides.
  • the cover may be an insulating film, for example a laminate film.
  • the cover may also consist of a plurality of preferably electrically insulating Clausschich ⁇ th.
  • the cover may be formed in one embodiment by a potting compound with which the capacitive element is encapsulated and encapsulated in this way.
  • the cover forms a first and the substrate a second part of the housing in which the capacitive element is ver ⁇ encapsulated.
  • the anode contact may be formed, for example, as a flat strip or as a wire.
  • An additional contact element can be provided between the anode contact and the contact surface assigned to it. The additional contact element can in particular compensate for the height difference between the first contact surface and the anode contact.
  • One way to contact the first contact surface by a strip-shaped anode contact is that the anode contact twice, z. B. is bent U- or S-shaped ist ⁇ .
  • the capacitive element When applying the capacitive element, a part of the anode contact is turned to the first contact surface, wherein the contact surface can be soldered or firmly connected directly to the anode contact.
  • the substrate may be made of ceramic, for example.
  • the substrate may comprise one or more ceramic layers.
  • metal layers arranged between the ceramic layers are provided.
  • the metal layers are structured to form passive components, for example capacitance, inductance or line section, and are electrically connected to one another by vertical electrical connections (plated-through holes) and to the contact surfaces and to the outer terminals of the substrate.
  • the method comprises the following steps:
  • a dielectric substrate with contact surfaces andphrase ⁇ connections is provided; a capacitive element with an anode contact and a contact region arranged on its surface is provided; B) the capacitive element is mounted on the upper side of the substrate, wherein the anode contact and the contact region are firmly connected to contact surfaces of the substrate.
  • bumps are applied or printed onto the contact surfaces of the substrate.
  • the first contact surface provided for making contact with the anode contact is preferably smaller than the second contact surface provided for contacting with the contact region of the capacitive element.
  • the contact surface is wetted by the molten solder (preferably the entire).
  • the area of the first contact surface is chosen such that the height of the (for example molten) bump is adapted to the height position of the anode contact.
  • an auxiliary element for contacting the first contact surface to the anode contact is created by the bump itself.
  • An electrically conductive auxiliary element can be gebil ⁇ det in another variant by another suitable element. This element may be fixedly connected either to the first contact surface of the substrate or to the anode contact of the element prior to mounting the capacitive elements.
  • the substrate used is preferably a large-area plate with slots for a plurality of capacitive elements, where a plurality of capacitive elements are mounted on the upper side of the plate.
  • all capacitive elements mounted on the substrate are initially covered by a cover which terminates tightly against the substrate or the plate. After that, the plate with the capacitive elements encapsulated in this way is broken down into individual chip capacitors.
  • the cover preferably encapsulates the capacitive elements individually, with each capacitive element being assigned an egg-shaped cavity.
  • the cover used is preferably a laminate film which is laminated to the substrate top side with the kapa ⁇ zitiven elements mounted thereon. It is also possible to use a dimensionally stable cap-shaped cover. In this case, a plurality of indentations which are suitable for receiving a capacitive element are preferably formed in a large-area cover.
  • the large-area cover is mounted on the large-area plate so that the recesses together with the substrate (or plate) form cavities in which the capacitive elements are encapsulated.
  • the top of the chip capacitor or the potting layer can then be planarized.
  • the planarization preferably takes place before the singulation of the chip capacitors.
  • a plurality of capacitive elements on the upper side of a substrate assigned to a chip capacitor, which are preferably covered by a common cover.
  • the chip capacitor has several interconnected capacitive elements.
  • the electrical connections between the individual capacitive elements realized by conductor tracks can be arranged on the upper side of the substrate. It is also possible to form these printed conductors in a metal layer located in the interior of the substrate.
  • FIG. 1 shows in cross-section a chip capacitor with a capacitive element which is mounted on a substrate
  • FIG. 2 shows in cross section a chip capacitor with a multilayer carrier substrate
  • Figure 3 shows a detail of a chip capacitor with a cylindrical capacitive element in a perspec ⁇ tivischen view
  • FIG. 4 a detail of a chip capacitor with a capacitive element with a rectangular cross section and a strip-shaped anode conductor in a perspective view;
  • FIG. 5 shows a large-area plate with a plurality of capacitive elements mounted thereon before separation of the plate.
  • FIG. 1 shows a chip capacitor with a dielectric substrate 1 (carrier substrate) and a capacitive element 2 mounted thereon.
  • the substrate 1 has external contacts 11 on its underside and contact surfaces 12a suitable for contacting the capacitive element 2 on its upper side and 12b on.
  • the capacitive element 2 has an anode body 21 with an anode contact 22 protruding therefrom.
  • the anode contact 22 is firmly connected to the first contact surface 12 a of the substrate 1.
  • the capacitive element further comprises a dielectric layer 25, which is arranged on the anode body. On the dielectric layer 25, a Katho ⁇ den slaughter 26 is arranged.
  • the cathode layer 26 has a contact region 23, the z. B. is firmly connected by soldering to the second contact surface 12 b of the substrate 1.
  • Between the anode contact 22 and the contact surface 12a is an auxiliary element - additional contact 4 - arranged.
  • the Kon ⁇ clock 4 z. B. be formed by solder or bump or a piece of metal.
  • the anode contact or the contact region of the capacitive element is connected to the contact surfaces of the substrate z. B. verlö ⁇ tet, glued or welded.
  • the substrate 1 has a plurality of dielectric layers, wherein a structured metal layer 15 is arranged between two dielectric layers.
  • the electrical connections between said elements are preferably formed in the metal layer by structured conductor tracks.
  • FIG. 3 shows a chip capacitor with a cylindric capacitive element 2.
  • the anode contact 22 in this example represents a wire.
  • the additional contact 4 has a preferably V-shaped recess in which the wire is arranged.
  • FIG. 4 shows a chip capacitor with a capacitive element 2, which has a rectangular cross section.
  • the anode contact 22 is strip-shaped.
  • the strip is shaped such that it has a section facing the first contact surface 12a.
  • This embodiment has the advantage that the electrical connection between the anode contact 22 and the contact surface 12a takes place without an auxiliary element.
  • FIG. 5 shows a large-area plate 10, in which a plurality of installation spaces, indicated by rectangles, for capacitive elements are provided. Each slot is assigned a respective first 12a and a second 12b contact surface. A part of the plate 10 is placed with the capacitive elements 2 be ⁇ . The plate 10, after the occupancy of all mounting places, in one of the later process steps (preferably wise after Verkapseiung the capacitive elements) sawed along the dashed lines, with individual Chipkonden ⁇ arise sators.
  • the capacitive element may have any layer structure. Be ⁇ any suitable materials, in particular plastics he ⁇ be pulled up to produce the carrier substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Die Erfindung betrifft einen Chipkondensator mit einem Substrat (1), auf dessen Unterseite Außenkontakte (11) und auf dessen Oberseite Kontaktflächen (12a, 12b) vorgesehen sind. Der Chipkondensator weist ein kapazitives Element auf, das einen auf seiner Oberfläche angeordneten Kontaktbereich (23) und einen herausragenden Anodenkontakt (22) aufweist. Das kapazitive Element (2) ist direkt auf dem Substrat (1) montiert und vorzugsweise mittels Lötverbindungen fest mit diesem verbunden.

Description

Beschreibung
Chipkondensator
Die Erfindung betrifft einen zur Oberflächenmontage geeigne¬ ten Chipkondensator, beispielsweise einen Tantalkondensator.
Aus der Druckschrift DE 100 57 488 Al ist ein Chipkondensator mit einem kapazitiven Element bekannt, das einen Anodenkörper mit einer Dielektrikumsschicht und einer Kathodenschicht um- fasst und das von einem Gehäuse umhüllt ist. Der Kondensator weist ferner einen Anodenableiter auf, der einerseits den A- nodenkörper kontaktiert und andererseits mit einem auf der Unterseite des Gehäuses angeordneten Anodenkontakt elektrisch verbunden ist . Die Kathodenschicht wird durch einen Kathoden¬ ableiter kontaktiert, der auf der Oberseite des kapazitiven Elements befestigt ist und der aus dem Gehäuse herausgeführt ist . Der Kathodenableiter ist mit einem auf der Unterseite des Gehäuses angeordneten Kathodenkontakt elektrisch leitend verbunden. Das Gehäuse wird beispielsweise durch Umpressen des kapazitiven Elements erzeugt.
Aufgabe der vorliegenden Erfindung ist es, einen zur Oberflä¬ chenmontage geeigneten Chipkondensator anzugeben, der eine geringe Bauhöhe aufweist . Die weitere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines solchen Chipkon¬ densators anzugeben.
Die erste Aufgabe der Erfindung ist durch einen Chipkondensa¬ tor mit den Merkmalen des Anspruchs 1 gelöst. Die zweite Auf¬ gabe der Erfindung ist durch ein Verfahren mit den Merkmalen von Anspruch 16 gelöst. Vorteilhafte Ausgestaltungen der Er¬ findung sind den weiteren Ansprüchen zu entnehmen. Es wird ein Chipkondensator mit einem elektrisch isolierenden Trägersubstrat angegeben, wobei auf der Unterseite des Sub¬ strats Außenkontakte und auf seiner Oberseite Kontaktflächen vorgesehen sind. Der Chipkondensator weist ein auf dem Sub¬ strat montiertes kapazitives Element auf, das einen auf sei¬ ner Oberfläche angeordneten Kontaktbereich und einen Anoden¬ kontakt aufweist. Der Kontaktbereich entspricht beispielswei¬ se einem Kathodenanschluss des kapazitiven Elements. Vorzugs¬ weise weist die Mantelfläche und eine Stirnfläche des kapazi¬ tiven Elements eine elektrisch leitende Schicht auf, die eine Kathodenschicht bildet.
Das kapazitive Element ist direkt auf der Oberseite des Sub¬ strats angeordnet und mechanisch fest mit dem Substrat ver¬ bunden.
Der Chipkondensator lässt sich bei der Wahl eines dünnen Sub¬ strats als Trägersubstrat sowie eines entsprechend dünnen ka¬ pazitiven Elements in einer geringen Bauhöhe h bis 0,4 mm o- der kleiner herstellen. In einer Variante ist h < 1,2 mm, vorzugsweise h = 0,6 mm.
Die mechanische Stabilität der Anordnung wird z. B. dadurch erreicht, dass der Anodenkontakt des kapazitiven Elements mit einer ersten Kontaktfläche des Substrats vorzugsweise durch eine Löt-, Klebe- oder Schweißverbindung elektrisch und me¬ chanisch fest verbunden ist. Die mechanische Stabilität der Anordnung wird außerdem z. B. dadurch erreicht, dass der Kon¬ taktbereich des kapazitiven Elements mit einer zweiten Kon¬ taktfläche des Substrats elektrisch und mechanisch fest ver¬ bunden ist. Das kapazitive Element weist vorzugsweise einen porösen ge¬ sinterten Anodenkörper mit einem daraus herausragenden Ano¬ denkontakt auf. Der Anodenkörper ist - vorzugsweise auf allen seinen Flächen - mit einer dielektrischen Schicht beschich¬ tet. Auf der dielektrischen Schicht ist eine Kathodenschicht angeordnet. Alle Schichten des Schichtaufbaus des kapazitiven Elements können im Prinzip aus mehreren Teilschichten beste¬ hen. Beispielsweise kann die Kathodenschicht durch eine erste Teilschicht aus einem elektrisch leitenden Polymer und durch eine zweite Teilschicht aus einem Metall gebildet sein. Der Anodenkörper kann z. B. als Tantal und die dielektrische Schicht z. B. als Tantaloxid gewählt sein.
Das kapazitive Element kann auf der Substratoberseite mittels eines Klebstoffs aufgeklebt sein. Dies erhöht die mechanische Stabilität des Aufbaus.
In einer bevorzugten Variante weist der Chipkondensator eine Abdeckung auf, die das kapazitive Element überdeckt und vor¬ zugsweise dicht gegen die Substratoberfläche abschließt. Die Abdeckung schließt gegen die Substratoberfläche vorzugsweise allseitig ab. Die Abdeckung kann eine isolierende Folie, bei¬ spielsweise eine Laminatfolie sein. Die Abdeckung kann auch aus mehreren vorzugsweise elektrisch isolierenden Teilschich¬ ten bestehen. Die Abdeckung kann in einer Ausführungsform durch eine Vergussmasse gebildet sein, mit der das kapazitive Element vergossen und auf diese Weise verkapselt ist.
Die Abdeckung bildet einen ersten und das Substrat einen zweiten Teil des Gehäuses, in dem das kapazitive Element ver¬ kapselt ist. Der Anodenkontakt kann beispielsweise als flacher Streifen oder als Draht ausgebildet sein. Zwischen dem Anodenkontakt und der ihm zugeordneten Kontaktfläche kann ein zusätzliches Kontaktelement vorgesehen sein. Das zusätzliche Kontaktele¬ ment kann insbesondere den Höhenunterschied zwischen der ers¬ ten Kontaktfläche und dem Anodenkontakt ausgleichen.
Eine Möglichkeit zur Kontaktierung der ersten Kontaktfläche durch einen streifenförmigen Anodenkontakt besteht darin, dass der Anodenkontakt zweimal, z. B. U- oder S-förmig abge¬ winkelt ist . Beim Aufbringen des kapazitiven Elements ist ein Teil des Anodenkontakts zur ersten Kontaktfläche gewandt, wo¬ bei die Kontaktfläche direkt mit dem Anodenkontakt verlötet bzw. fest verbunden werden kann.
Das Substrat kann beispielsweise aus Keramik bestehen. Das Substrat kann eine oder mehrere Keramiklagen aufweisen. In einem Vielschichtsubstrat sind zwischen den Keramiklagen an¬ geordnete Metalllagen vorgesehen. Die Metalllagen sind zur Bildung von passiven Komponenten, beispielsweise Kapazität, Induktivität oder Leitungsabschnitt, strukturiert und durch vertikale elektrische Verbindungen (Durchkontaktierungen) miteinander sowie mit den Kontaktflächen und mit den Außenan¬ schlüssen des Substrats elektrisch verbunden.
Ferner wird ein Verfahren zur Herstellung eines flachen Chip¬ kondensators angegeben. Das Verfahren weist folgende Schritte auf:
A) Ein dielektrisches Substrat mit Kontaktflächen und Außen¬ anschlüssen wird bereitgestellt; ein kapazitives Element mit einem Anodenkontakt und einem auf seiner Oberfläche angeord¬ neten Kontaktbereich wird bereitgestellt; B) das kapazitive Element wird auf der Oberseite des Sub¬ strats montiert, wobei der Anodenkontakt sowie der Kontaktbe¬ reich fest mit Kontaktflächen des Substrats verbunden werden.
In einer Variante werden auf die Kontaktflächen des Substrats Bumps aufgebracht bzw. aufgedruckt. Die zur Kontaktierung mit dem Anodenkontakt vorgesehene erste Kontaktfläche ist vor¬ zugsweise kleiner als die zur Kontaktierung mit dem Kontakt- bereich des kapazitiven Elements vorgesehene zweite Kontakt- fläche ausgebildet. Beim Schmelzen eines Bumps wird (vorzugs¬ weise die gesamte) Kontaktfläche durch das geschmolzene Lot benetzt. Durch die wie oben beschrieben gewählten, unter¬ schiedlich großen Kontaktflächen gelingt es, eine - gegenüber dem der größeren zweiten Kontaktfläche zugeordneten Bump - größere Höhe des auf der kleineren ersten Kontaktfläche ange¬ ordneten Bumps zu erreichen. Die Fläche der ersten Kontakt- fläche ist so gewählt, dass die Höhe des (z. B. geschmolze¬ nen) Bumps an die Höhenlage des Anodenkontakts angepasst ist. Damit wird durch den Bump selbst ein Hilfselement zur Kontak¬ tierung der ersten Kontaktfläche an den Anodenkontakt ge¬ schaffen. Ein elektrisch leitendes Hilfselement kann in einer anderen Variante durch ein anderes geeignetes Element gebil¬ det sein. Dieses Element kann vor der Montage der kapazitiven Elemente entweder mit der ersten Kontaktfläche des Substrats oder mit dem Anodenkontakt des Elements fest verbunden sein.
Als Substrat wird vorzugsweise eine großflächige Platte mit Einbauplätzen für mehrere kapazitive Elemente verwendet, wo¬ bei auf der Oberseite der Platte mehrere kapazitive Elemente montiert werden. Die Platte mit den darauf montierten kapazitiven Elementen wird nach der Montage der kapazitiven Elemente z. B. durch Sägen in einzelne Chipkondensatoren vereinzelt .
In einer Variante des Verfahrens werden vorzugsweise alle auf dem Substrat befestigten kapazitiven Elemente zunächst durch eine Abdeckung überdeckt, die dicht gegen das Substrat bzw. die Platte abschließt. Danach wird die Platte mit den so ver¬ kapselten kapazitiven Elementen in einzelne Chipkondensatoren zerlegt . Die Abdeckung verkapselt die kapazitiven Elemente vorzugsweise einzeln, wobei jedem kapazitiven Element ein ei¬ gener Hohlraum zugeordnet ist.
Als Abdeckung wird vorzugsweise eine Laminatfolie verwendet, die auf die Substratoberseite mit den darauf montierten kapa¬ zitiven Elementen laminiert wird. Möglich ist es auch, eine formstabile kappenförmige Abdeckung zu verwenden. Dabei sind vorzugsweise in einer großflächigen Abdeckung mehrere, je¬ weils zur Aufnahme von einem kapazitiven Element geeignete Einbuchtungen ausgebildet. Die großflächige Abdeckung wird auf der großflächen Platte so befestigt, dass die Einbuchtun¬ gen zusammen mit dem Substrat (bzw. Platte) Hohlräume bilden, in denen die kapazitiven Elemente verkapselt sind.
Möglich ist es auch, die kapazitiven Elemente zu vergießen. Die Oberseite des Chipkondensators bzw. der Vergussschicht kann danach planarisiert werden. Die Planarisierung erfolgt vorzugsweise vor der Vereinzelung der Chipkondensatoren.
Möglich ist es auch, auf der Oberseite eines - einem Chipkon¬ densator zugeordneten - Substrats mehrere kapazitive Elemente anzuordnen, die vorzugsweise mit einer gemeinsamen Abdeckung überdeckt sind. Dabei weist der Chipkondensator mehrere mit- einander verschaltete kapazitive Elemente auf. Die durch Lei¬ terbahnen realisierten elektrischen Verbindungen zwischen den einzelnen kapazitiven Elementen können auf der Oberseite des Substrats angeordnet sein. Möglich ist es auch, diese Leiter¬ bahnen in einer im Substratinneren befindlichen Metallage auszubilden.
Im Folgenden wird die Erfindung anhand von Ausführungsbei¬ spielen und der dazugehörigen Figuren näher erläutert. Die Figuren zeigen anhand schematischer und nicht maßstabsgetreu¬ er Darstellungen verschiedene Ausführungsbeispiele der Erfin¬ dung. Gleiche oder gleichwirkende Teile sind mit gleichen Be¬ zugszeichen bezeichnet. Es zeigen schematisch
Figur 1 im Querschnitt einen Chipkondensator mit einem ka¬ pazitiven Element, das auf einem Substrat montiert ist;
Figur 2 im Querschnitt einen Chipkondensator mit einem mehrlagigen Trägersubstrat;
Figur 3 ausschnittsweise einen Chipkondensator mit einem zylindrischen kapazitiven Element in einer perspek¬ tivischen Ansicht;
Figur 4 ausschnittsweise einen Chipkondensator mit einem kapazitiven Element mit einem rechteckigen Quer¬ schnitt und einem streifenförmigen Anodenableiter in einer perspektivischen Ansicht;
Figur 5 eine großflächige Platte mit mehreren darauf mon¬ tierten kapazitiven Elementen vor der Vereinzelung der Platte. Die Figur 1 zeigt einen Chipkondensator mit einem dielektri¬ schen Substrat 1 (Trägersubstrat) und einem darauf montierten kapazitiven Element 2. Das Substrat 1 weist auf seiner Unter¬ seite Außenkontakte 11 und auf seiner Oberseite zur Kontak- tierung des kapazitiven Elements 2 geeignete Kontaktflächen 12a und 12b auf.
Das kapazitive Element 2 weist einen Anodenkörper 21 mit ei¬ nem daraus herausragenden Anodenkontakt 22 auf. Der Anoden¬ kontakt 22 ist fest mit der ersten Kontaktfläche 12a des Sub¬ strats 1 verbunden. Das kapazitive Element umfasst ferner ei¬ ne dielektrische Schicht 25, die auf dem Anodenkörper ange¬ ordnet ist. Auf der dielektrischen Schicht 25 ist eine Katho¬ denschicht 26 angeordnet. Die Kathodenschicht 26 weist einen Kontaktbereich 23 auf, der z. B. durch Löten fest mit der zweiten Kontaktfläche 12b des Substrats 1 verbunden ist. Zwi¬ schen dem Anodenkontakt 22 und der Kontaktfläche 12a ist ein Hilfselement - zusätzlicher Kontakt 4 - angeordnet. Der Kon¬ takt 4 kann z. B. durch Lot bzw. Bump oder ein Metallstück gebildet sein.
Der Anodenkontakt bzw. der Kontaktbereich des kapazitiven E- lements ist mit den Kontaktflächen des Substrats z. B. verlö¬ tet, verklebt oder verschweißt.
Im Substrat 1 sind Durchkontaktierungen 13 angeordnet, welche die Kontaktflächen 12a, 12b mit den Außenkontakten 11 des Substrats 1 elektrisch verbinden. Über dem kapazitiven Ele¬ ment 2 ist eine Abdeckung 3 angeordnet, die gegen das Sub¬ strat 1 abschließt und das kapazitive Element insbesondere vor Umwelteinflüssen schützt. In der Figur 2 weist das Substrat 1 mehrere dielektrische La¬ gen auf, wobei zwischen zwei dielektrischen Lagen eine struk¬ turierte Metalllage 15 angeordnet ist.
Das hier nur ausschnittsweise gezeigte Bauelement kann neben dem kapazitiven Element ein weiteres elektrisches Element, z. B. ein zweites kapazitives Element aufweisen. Die elektri¬ schen Verbindungen zwischen den genannten Elementen sind vor¬ zugsweise in der Metalllage durch strukturierte Leiterbahnen ausgebildet.
In der Figur 3 ist ein Chipkondensator mit einem zylindri¬ schen kapazitiven Element 2 gezeigt. Der Anodenkontakt 22 stellt in diesem Beispiel einen Draht dar. Der zusätzliche Kontakt 4 weist eine vorzugsweise V-förmige Vertiefung auf, in der der Draht angeordnet ist .
In Figur 4 ist ein Chipkondensator mit einem kapazitiven Ele¬ ment 2 gezeigt, das einen rechteckigen Querschnitt aufweist. In diesem Beispiel ist der Anodenkontakt 22 streifenförmig ausgebildet. Der Streifen ist dabei so geformt, dass er einen zur ersten Kontaktfläche 12a gewandten Abschnitt aufweist. Diese Ausführung hat den Vorteil, dass die elektrische Ver¬ bindung zwischen dem Anodenkontakt 22 und der Kontaktfläche 12a ohne ein Hilfselement erfolgt.
Figur 5 zeigt eine großflächige Platte 10, in der mehrere durch Rechtecke angedeutete Einbauplätze für kapazitive Ele¬ mente vorgesehen sind. Jedem Einbauplatz ist jeweils eine erste 12a und eine zweite 12b Kontaktfläche zugeordnet. Ein Teil der Platte 10 ist mit den kapazitiven Elementen 2 be¬ legt. Die Platte 10 wird nach der Belegung von allen Einbau¬ plätzen, in einem der späteren Verfahrensschritte (vorzugs- weise nach der Verkapseiung der kapazitiven Elemente) entlang der gestrichelten Linien zersägt, wobei einzelne Chipkonden¬ satoren entstehen.
Obwohl in den Ausführungsbeispielen nur eine beschränkte An¬ zahl möglicher Weiterbildungen der Erfindung beschrieben wer¬ den konnte, ist die Erfindung nicht auf diese beschränkt. Es ist möglich, die in Zusammenhang mit einer Ausführungsform genannten Merkmale auf andere Ausführungsformen zu übertra¬ gen. Das kapazitive Element kann einen beliebigen Schichtauf- bau aufweisen. Zur Herstellung des TrägerSubstrats können be¬ liebige geeignete Materialien, insbesondere Kunststoffe he¬ rangezogen werden.
Bezugszeichenliste
1 Substrat
11 Außenkontakte 12a erste Kontaktfläche 12b zweite Kontaktfläche 13 Durchkontaktierung 15 Metalllage
2 kapazitives Element
21 Anodenkörper
22 Anodenkontakt
23 Kontaktbereich der Kathodenschicht 26 25 dielektrische Schicht
26 Kathodenschicht
3 Abdeckung
4 zusätzlicher Kontakt

Claims

Patentansprüche
1. Chipkondensator mit einem dielektrischen Substrat (1) , auf dessen Unter¬ seite Außenkontakte (11) und auf dessen Oberseite Kontakt- flächen (12a, 12b) vorgesehen sind, mit einem kapazitiven Element (2) , das einen auf der Ober¬ fläche angeordneten Kontaktbereich (23) und einen Anoden¬ kontakt (22) aufweist, wobei das kapazitive Element (2) direkt auf der Oberseite des Substrats (1) montiert ist.
2. Chipkondensator nach Anspruch 1, wobei der Anodenkontakt (22) mit einer ersten Kontaktflä¬ che (12a) des Substrats (1) elektrisch kontaktiert und fest mit dieser verbunden ist.
3. Chipkondensator nach Anspruch 1 oder 2 , wobei der Kontaktbereich (23) des kapazitiven Elements (2) mit einer zweiten Kontaktfläche (12b) des Substrats (1) elektrisch kontaktiert und fest mit dieser verbunden ist.
4. Chipkondensator nach Anspruch 2 oder 3 , bei dem der Anodenkontakt (22) und der Kontaktbereich (23) mit den Kontaktflächen (12a, 12b) verlötet, verklebt oder verschweißt sind.
5. Chipkondensator nach einem der Ansprüche 1 bis 4, bei dem das kapazitive Element (2) auf der Substratober¬ seite aufgeklebt ist.
6. Chipkondensator nach einem der Ansprüche 1 bis 5, das eine Abdeckung (3) aufweist, die das kapazitive EIe- ment (2) überdeckt und mit der Substratoberfläche ab¬ schließt .
7. Chipkondensator nach Anspruch 6, wobei die Abdeckung (3) allseitig mit der Substratoberflä¬ che abschließt.
8. Chipkondensator nach Anspruch 6 oder 7, bei dem die Abdeckung (3) eine isolierende Folie ist.
9. Chipkondensator nach einem der Ansprüche 1 bis 5, bei dem das kapazitive Element (2) vergossen ist, wobei der Verguß mit der Substratoberseite abschließt .
10. Chipkondensator nach einem der Ansprüche 2 bis 9, bei dem zwischen dem Anodenkontakt (22) und der ersten Kontaktfläche (12a) ein zusätzlicher Kontakt (4) vorgese¬ hen ist.
11. Chipkondensator nach einem der Ansprüche 1 bis 10, wobei das Substrat (1) ein Keramiksubstrat ist.
12. Chipkondensator nach einem der Ansprüche 1 bis 10, wobei das Substrat (1) ein Kunststoffsubstrat ist.
13. Chipkondensator nach einem der Ansprüche 1 bis 12, wobei im Substrat (1) Durchkontaktierungen (13) angeordnet sind, die die Kontaktflächen (12a, 12b) mit den Außenan¬ schlüssen (11) elektrisch verbinden.
14. Chipkondensator nach einem der Ansprüche 1 bis 13, wobei das kapazitive Element (2) einen Anodenkörper (21) , eine dem Kontaktbereich (23) zugeordnete Kathodenschicht (26) und eine zwischen dem Anodenkörper (21) und der Ka¬ thodenschicht (26) angeordnete dielektrische Schicht (25) aufweist.
15. Chipkondensator nach Anspruch 14, wobei der Anodenkontakt (22) aus dem Anodenkörper (21) herausragt.
16. Chipkondensator nach einem der Ansprüche 1 bis 15, wobei die erste Kontaktfläche (12a) kleiner als die zweite Kontaktfläche (12b) ist.
17. Verfahren zur Herstellung eines Chipkondensators, mit folgenden Schritten:
A) Ein dielektrisches Substrat (1) und ein kapazitives E- lement (2) mit einem Anodenkontakt (22) und einem auf der Oberfläche des kapazitiven Elements (2) angeordneten Kon¬ taktbereich wird bereitgestellt;
B) Das kapazitive Element (2) wird auf der Oberseite des Substrats (1) montiert, wobei der Anodenkontakt (22) sowie ein Kontaktbereich (23) der metallisierten Mantelfläche fest mit Kontaktflächen (12a, 12b) des Substrats (1) ver¬ bunden werden.
18. Verfahren nach Anspruch 17, wobei auf der Oberseite der Platte (10) mehrere kapazitive Elemente (2) nebeneinander montiert werden.
19. Verfahren nach Anspruch 18, wobei die Platte (10) mit den montierten kapazitiven Ele¬ menten (2) in einzelne Chipkondensatoren vereinzelt wird.
20. Verfahren nach Anspruch 18, wobei auf die Oberseite der Platte (10) eine Abdeckung (3) aufgetragen wird, die die kapazitiven Elemente (2) dicht gegen das Substrat (1) abschließt, wobei die Platte mit den so verkapselten kapazitiven Ele¬ menten (2) in einzelne Chipkondensatoren vereinzelt wird.
21. Verfahren nach Anspruch 20, wobei die Abdeckung (3) die kapazitiven Elemente (2) ein¬ zeln verkapselt.
22. Verfahren nach Anspruch 20 oder 21, wobei als Abdeckung (3) eine Laminatfolie verwendet wird, die auf die Substratoberseite laminiert wird.
PCT/DE2005/001403 2004-09-03 2005-08-08 Chipkondensator WO2006024257A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP05773770A EP1789979A1 (de) 2004-09-03 2005-08-08 Chipkondensator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE200410042753 DE102004042753A1 (de) 2004-09-03 2004-09-03 Chipkondensator
DE102004042753.4 2004-09-03

Publications (1)

Publication Number Publication Date
WO2006024257A1 true WO2006024257A1 (de) 2006-03-09

Family

ID=35063139

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001403 WO2006024257A1 (de) 2004-09-03 2005-08-08 Chipkondensator

Country Status (3)

Country Link
EP (1) EP1789979A1 (de)
DE (1) DE102004042753A1 (de)
WO (1) WO2006024257A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8062385B2 (en) 2008-02-12 2011-11-22 Kemet Electronics Corporation Solid electrolytic capacitor with improved volumetric efficiency method of making
US20220093327A1 (en) * 2020-09-23 2022-03-24 Samsung Electro-Mechanics Co., Ltd. Tantalum capacitor and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581479A (en) * 1984-11-16 1986-04-08 Moore Theodore W Dimensionally precise electronic component mount
JPH08148386A (ja) * 1994-11-25 1996-06-07 Nec Kansai Ltd 固体電解コンデンサ及びその製造方法
JP2001358041A (ja) * 2000-06-12 2001-12-26 Rohm Co Ltd タンタル電解コンデンサの製造方法
JP2002008944A (ja) * 2000-06-23 2002-01-11 Nichicon Corp チップ状コンデンサ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603467A (en) * 1984-05-25 1986-08-05 Marcon Electronics Co., Ltd. Method of manufacturing chip-type aluminum electrolytic capacitor
DE3931245C1 (de) * 1989-09-19 1991-01-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
JP3958913B2 (ja) * 2000-03-10 2007-08-15 ローム株式会社 固体電解コンデンサ
JP2002110459A (ja) * 2000-09-28 2002-04-12 Nichicon Corp チップ状固体電解コンデンサ
JP3509733B2 (ja) * 2000-10-23 2004-03-22 日立エーアイシー株式会社 電子部品
DE10057488B4 (de) * 2000-11-20 2006-05-24 Epcos Ag Kondensator
JP4693303B2 (ja) * 2001-08-30 2011-06-01 ローム株式会社 安全フューズ付き面実装型固体電解コンデンサの構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581479A (en) * 1984-11-16 1986-04-08 Moore Theodore W Dimensionally precise electronic component mount
JPH08148386A (ja) * 1994-11-25 1996-06-07 Nec Kansai Ltd 固体電解コンデンサ及びその製造方法
JP2001358041A (ja) * 2000-06-12 2001-12-26 Rohm Co Ltd タンタル電解コンデンサの製造方法
JP2002008944A (ja) * 2000-06-23 2002-01-11 Nichicon Corp チップ状コンデンサ

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1996, no. 10 31 October 1996 (1996-10-31) *
PATENT ABSTRACTS OF JAPAN vol. 2002, no. 04 4 August 2002 (2002-08-04) *
PATENT ABSTRACTS OF JAPAN vol. 2002, no. 05 3 May 2002 (2002-05-03) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8062385B2 (en) 2008-02-12 2011-11-22 Kemet Electronics Corporation Solid electrolytic capacitor with improved volumetric efficiency method of making
US20220093327A1 (en) * 2020-09-23 2022-03-24 Samsung Electro-Mechanics Co., Ltd. Tantalum capacitor and manufacturing method thereof
US11688554B2 (en) * 2020-09-23 2023-06-27 Samsung Electro-Mechanics Co., Ltd. Tantalum capacitor and manufacturing method thereof

Also Published As

Publication number Publication date
DE102004042753A1 (de) 2006-03-30
EP1789979A1 (de) 2007-05-30

Similar Documents

Publication Publication Date Title
EP2201585B1 (de) Elektrisches vielschichtbauelement
DE102008014296B4 (de) Festelektrolytkondensator und Verfahren zu seiner Herstellung
DE3724703A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE3837975A1 (de) Elektronisches steuergeraet
US20020159223A1 (en) Solid electrolyte capacitor
DE10121970A1 (de) Leistungshalbleitermodul in Druckkontaktierung
WO2000048249A1 (de) Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung
WO2005109499A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE3809237A1 (de) Entkopplungskondensator fuer schaltungspackungen mit oberflaechenmontierten kontaktstiftlosen chiptraegern, oberflaechenmontierten chiptraegern mit kontaktstiften und fuer schaltungspackungen mit kontaktstiftraster
DE10111438A1 (de) Monolithische keramische Elektronikkomponente, Verfahren zum Herstellen derselben und elektronische Vorrichtung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
EP1060513B1 (de) Halbleiterbauelement mit mehreren halbleiterchips
EP2724597A2 (de) Elektronische baugruppe und verfahren zu deren herstellung
DE102005009163A1 (de) Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils
US6785147B2 (en) Circuit module
WO2014139666A1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
WO1997023904A1 (de) Verfahren zur herstellung von für eine flip- chip-montage geeigneten kontakten von elektrischen bauelementen
EP1859459A1 (de) Durchführungsfilter und elektrisches mehrschicht-bauelement
DE4219031A1 (de) Multi-Chip-Modul
DE60211628T2 (de) Zusammengesetzte elektronische bauteile
WO2006024257A1 (de) Chipkondensator
EP1480500B1 (de) Leistungsversorgungsschaltung mit dreidimensional angeordneten Schaltungsträgern sowie Herstellungsverfahren
DE102004057795A1 (de) Kontaktierung von Vielschicht-Piezoaktoren bzw. -sensoren
WO2009019190A1 (de) Federkontaktierung von elektrischen kontaktflächen eines elektronischen bauteils
WO2013045222A1 (de) Kontaktfederanordnung und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005773770

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005773770

Country of ref document: EP