DE102004042753A1

DE102004042753A1 - Chipkondensator

Info

Publication number: DE102004042753A1
Application number: DE200410042753
Authority: DE
Inventors: Ralf Dr. Deisenhofer
Original assignee: Epcos AG
Current assignee: Kemet Electronics Corp
Priority date: 2004-09-03
Filing date: 2004-09-03
Publication date: 2006-03-30
Also published as: WO2006024257A1; EP1789979A1

Abstract

Die Erfindung betrifft einen Chipkondensator mit einem Substrat (1), auf dessen Unterseite Außenkontakte (11) und auf dessen Oberseite Kontaktflächen (12a, 12b) vorgesehen sind. Der Chipkondensator weist ein kapazitives Element (21) auf, das einen auf seiner Oberfläche angeordneten Kontaktbereich (23) und einen herausragenden Anodenkontakt (22) aufweist. Das kapazitive Element (2) ist direkt auf dem Substrat (1) montiert und vorzugsweise mittels Lötverbindungen fest mit diesem verbunden.

Description

Die Erfindung betrifft einen zur Oberflächenmontage geeigneten Chipkondensator, beispielsweise einen Tantalkondensator.

Aus der Druckschrift DE 100 57 488 A1 ist ein Chipkondensator mit einem kapazitiven Element bekannt, das einen Anodenkörper mit einer Dielektrikumsschicht und einer Kathodenschicht umfasst und das von einem Gehäuse umhüllt ist. Der Kondensator weist ferner einen Anodenableiter auf, der einerseits den Anodenkörper kontaktiert und andererseits mit einem auf der Unterseite des Gehäuses angeordneten Anodenkontakt elektrisch verbunden ist. Die Kathodenschicht wird durch einen Kathodenableiter kontaktiert, der auf der Oberseite des kapazitiven Elements befestigt ist und der aus dem Gehäuse herausgeführt ist. Der Kathodenableiter ist mit einem auf der Unterseite des Gehäuses angeordneten Kathodenkontakt elektrisch leitend verbunden. Das Gehäuse wird beispielsweise durch Umpressen des kapazitiven Elements erzeugt.

Aufgabe der vorliegenden Erfindung ist es, einen zur Oberflächenmontage geeigneten Chipkondensator anzugeben, der eine geringe Bauhöhe aufweist. Die weitere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines solchen Chipkondensators anzugeben.

Die erste Aufgabe der Erfindung ist durch einen Chipkondensator mit den Merkmalen des Anspruchs 1 gelöst. Die zweite Aufgabe der Erfindung ist durch ein Verfahren mit den Merkmalen von Anspruch 16 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind den weiteren Ansprüchen zu entnehmen.

Es wird ein Chipkondensator mit einem elektrisch isolierenden Trägersubstrat angegeben, wobei auf der Unterseite des Substrats Außenkontakte und auf seiner Oberseite Kontaktflächen vorgesehen sind. Der Chipkondensator weist ein auf dem Substrat montiertes kapazitives Element auf, das einen auf seiner Oberfläche angeordneten Kontaktbereich und einen Anodenkontakt aufweist. Der Kontaktbereich entspricht beispielsweise einem Kathodenanschluss des kapazitiven Elements. Vorzugsweise weist die Mantelfläche und eine Stirnfläche des kapazitiven Elements eine elektrisch leitende Schicht auf, die eine Kathodenschicht bildet.

Das kapazitive Element ist direkt auf der Oberseite des Substrats angeordnet und mechanisch fest mit dem Substrat verbunden.

Der Chipkondensator lässt sich bei der Wahl eines dünnen Substrats als Trägersubstrat sowie eines entsprechend dünnen kapazitiven Elements in einer geringen Bauhöhe h bis 0,4 mm oder kleiner herstellen. In einer Variante ist h < 1,2 mm, vorzugsweise h = 0,6 mm.

Die mechanische Stabilität der Anordnung wird z. B. dadurch erreicht, dass der Anodenkontakt des kapazitiven Elements mit einer ersten Kontaktfläche des Substrats vorzugsweise durch eine Löt-, Klebe- oder Schweißverbindung elektrisch und mechanisch fest verbunden ist. Die mechanische Stabilität der Anordnung wird außerdem z. B. dadurch erreicht, dass der Kontaktbereich des kapazitiven Elements mit einer zweiten Kontaktfläche des Substrats elektrisch und mechanisch fest verbunden ist.

Das kapazitive Element weist vorzugsweise einen porösen gesinterten Anodenkörper mit einem daraus herausragenden Anodenkontakt auf. Der Anodenkörper ist – vorzugsweise auf allen seinen Flächen – mit einer dielektrischen Schicht beschichtet. Auf der dielektrischen Schicht ist eine Kathodenschicht angeordnet. Alle Schichten des Schichtaufbaus des kapazitiven Elements können im Prinzip aus mehreren Teilschichten bestehen. Beispielsweise kann die Kathodenschicht durch eine erste Teilschicht aus einem elektrisch leitenden Polymer und durch eine zweite Teilschicht aus einem Metall gebildet sein. Der Anodenkörper kann z. B. als Tantal und die dielektrische Schicht z. B. als Tantaloxid gewählt sein.

Das kapazitive Element kann auf der Substratoberseite mittels eines Klebstoffs aufgeklebt sein. Dies erhöht die mechanische Stabilität des Aufbaus.

In einer bevorzugten Variante weist der Chipkondensator eine Abdeckung auf, die das kapazitive Element überdeckt und vorzugsweise dicht gegen die Substratoberfläche abschließt. Die Abdeckung schließt gegen die Substratoberfläche vorzugsweise allseitig ab. Die Abdeckung kann eine isolierende Folie, beispielsweise eine Laminatfolie sein. Die Abdeckung kann auch aus mehreren vorzugsweise elektrisch isolierenden Teilschichten bestehen. Die Abdeckung kann in einer Ausführungsform durch eine Vergussmasse gebildet sein, mit der das kapazitive Element vergossen und auf diese Weise verkapselt ist.

Die Abdeckung bildet einen ersten und das Substrat einen zweiten Teil des Gehäuses, in dem das kapazitive Element verkapselt ist.

Der Anodenkontakt kann beispielsweise als flacher Streifen oder als Draht ausgebildet sein. Zwischen dem Anodenkontakt und der ihm zugeordneten Kontaktfläche kann ein zusätzliches Kontaktelement vorgesehen sein. Das zusätzliche Kontaktelement kann insbesondere den Höhenunterschied zwischen der ersten Kontaktfläche und dem Anodenkontakt ausgleichen.

Eine Möglichkeit zur Kontaktierung der ersten Kontaktfläche durch einen streifenförmigen Anodenkontakt besteht darin, dass der Anodenkontakt zweimal, z. B. U- oder S-förmig abgewinkelt ist. Beim Aufbringen des kapazitiven Elements ist ein Teil des Anodenkontakts zur ersten Kontaktfläche gewandt, wobei die Kontaktfläche direkt mit dem Anodenkontakt verlötet bzw. fest verbunden werden kann.

Das Substrat kann beispielsweise aus Keramik bestehen. Das Substrat kann eine oder mehrere Keramiklagen aufweisen. In einem Vielschichtsubstrat sind zwischen den Keramiklagen angeordnete Metalllagen vorgesehen. Die Metalllagen sind zur Bildung von passiven Komponenten, beispielsweise Kapazität, Induktivität oder Leitungsabschnitt, strukturiert und durch vertikale elektrische Verbindungen (Durchkontaktierungen) miteinander sowie mit den Kontaktflächen und mit den Außenanschlüssen des Substrats elektrisch verbunden.

Ferner wird ein Verfahren zur Herstellung eines flachen Chipkondensators angegeben. Das Verfahren weist folgende Schritte auf:

A) Ein dielektrisches Substrat mit Kontaktflächen und Außenanschlüssen wird bereitgestellt; ein kapazitives Element mit einem Anodenkontakt und einem auf seiner Oberfläche angeordneten Kontaktbereich wird bereitgestellt;
B) das kapazitive Element wird auf der Oberseite des Substrats montiert, wobei der Anodenkontakt sowie der Kontaktbereich fest mit Kontaktflächen des Substrats verbunden werden.

In einer Variante werden auf die Kontaktflächen des Substrats Bumps aufgebracht bzw. aufgedruckt. Die zur Kontaktierung mit dem Anodenkontakt vorgesehene erste Kontaktfläche ist vorzugsweise kleiner als die zur Kontaktierung mit dem Kontaktbereich des kapazitiven Elements vorgesehene zweite Kontaktfläche ausgebildet. Beim Schmelzen eines Bumps wird (vorzugsweise die gesamte) Kontaktfläche durch das geschmolzene Lot benetzt. Durch die wie oben beschrieben gewählten, unterschiedlich großen Kontaktflächen gelingt es, eine – gegenüber dem der größeren zweiten Kontaktfläche zugeordneten Bump – größere Höhe des auf der kleineren ersten Kontaktfläche angeordneten Bumps zu erreichen. Die Fläche der ersten Kontaktfläche ist so gewählt, dass die Höhe des (z. B. geschmolzenen) Bumps an die Höhenlage des Anodenkontakts angepasst ist. Damit wird durch den Bump selbst ein Hilfselement zur Kontaktierung der ersten Kontaktfläche an den Anodenkontakt geschaffen. Ein elektrisch leitendes Hilfselement kann in einer anderen Variante durch ein anderes geeignetes Element gebildet sein. Dieses Element kann vor der Montage der kapazitiven Elemente entweder mit der ersten Kontaktfläche des Substrats oder mit dem Anodenkontakt des Elements fest verbunden sein.

Als Substrat wird vorzugsweise eine großflächige Platte mit Einbauplätzen für mehrere kapazitive Elemente verwendet, wobei auf der Oberseite der Platte mehrere kapazitive Elemente montiert werden.

Die Platte mit den darauf montierten kapazitiven Elementen wird nach der Montage der kapazitiven Elemente z. B. durch Sägen in einzelne Chipkondensatoren vereinzelt.

In einer Variante des Verfahrens werden vorzugsweise alle auf dem Substrat befestigten kapazitiven Elemente zunächst durch eine Abdeckung überdeckt, die dicht gegen das Substrat bzw. die Platte abschließt. Danach wird die Platte mit den so verkapselten kapazitiven Elementen in einzelne Chipkondensatoren zerlegt. Die Abdeckung verkapselt die kapazitiven Elemente vorzugsweise einzeln, wobei jedem kapazitiven Element ein eigener Hohlraum zugeordnet ist.

Als Abdeckung wird vorzugsweise eine Laminatfolie verwendet, die auf die Substratoberseite mit den darauf montierten kapazitiven Elementen laminiert wird. Möglich ist es auch, eine formstabile kappenförmige Abdeckung zu verwenden. Dabei sind vorzugsweise in einer großflächigen Abdeckung mehrere, jeweils zur Aufnahme von einem kapazitiven Element geeignete Einbuchtungen ausgebildet. Die großflächige Abdeckung wird auf der großflächen Platte so befestigt, dass die Einbuchtungen zusammen mit dem Substrat (bzw. Platte) Hohlräume bilden, in denen die kapazitiven Elemente verkapselt sind.

Möglich ist es auch, die kapazitiven Elemente zu vergießen. Die Oberseite des Chipkondensators bzw. der Vergussschicht kann danach planarisiert werden. Die Planarisierung erfolgt vorzugsweise vor der Vereinzelung der Chipkondensatoren.

Möglich ist es auch, auf der Oberseite eines – einem Chipkondensator zugeordneten – Substrats mehrere kapazitive Elemente anzuordnen, die vorzugsweise mit einer gemeinsamen Abdeckung überdeckt sind. Dabei weist der Chipkondensator mehrere mit einander verschaltete kapazitive Elemente auf. Die durch Leiterbahnen realisierten elektrischen Verbindungen zwischen den einzelnen kapazitiven Elementen können auf der Oberseite des Substrats angeordnet sein. Möglich ist es auch, diese Leiterbahnen in einer im Substratinneren befindlichen Metallage auszubilden.

Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Die Figuren zeigen anhand schematischer und nicht maßstabsgetreuer Darstellungen verschiedene Ausführungsbeispiele der Erfindung. Gleiche oder gleichwirkende Teile sind mit gleichen Bezugszeichen bezeichnet. Es zeigen schematisch
1 im Querschnitt einen Chipkondensator mit einem kapazitiven Element, das auf einem Substrat montiert ist;
2 im Querschnitt einen Chipkondensator mit einem mehrlagigen Trägersubstrat;
3 ausschnittsweise einen Chipkondensator mit einem zylindrischen kapazitiven Element in einer perspektivischen Ansicht;
4 ausschnittsweise einen Chipkondensator mit einem kapazitiven Element mit einem rechteckigen Querschnitt und einem streifenförmigen Anodenableiter in einer perspektivischen Ansicht;
5 eine großflächige Platte mit mehreren darauf montierten kapazitiven Elementen vor der Vereinzelung der Platte.
Die 1 zeigt einen Chipkondensator mit einem dielektrischen Substrat 1 (Trägersubstrat) und einem darauf montierten kapazitiven Element 2. Das Substrat 1 weist auf seiner Unterseite Außenkontakte 11 und auf seiner Oberseite zur Kontaktierung des kapazitiven Elements 2 geeignete Kontaktflächen 12a und 12b auf.
Das kapazitive Element 2 weist einen Anodenkörper 21 mit einem daraus herausragenden Anodenkontakt 22 auf. Der Anodenkontakt 22 ist fest mit der ersten Kontaktfläche 12a des Substrats 1 verbunden. Das kapazitive Element umfasst ferner eine dielektrische Schicht 25, die auf dem Anodenkörper angeordnet ist. Auf der dielektrischen Schicht 25 ist eine Kathodenschicht 26 angeordnet. Die Kathodenschicht 26 weist einen Kontaktbereich 23 auf, der z. B. durch Löten fest mit der zweiten Kontaktfläche 12b des Substrats 1 verbunden ist. Zwischen dem Anodenkontakt 22 und der Kontaktfläche 12a ist ein Hilfselement – zusätzlicher Kontakt 4 – angeordnet. Der Kontakt 4 kann z. B. durch Lot bzw. Bump oder ein Metallstück gebildet sein.
Der Anodenkontakt bzw. der Kontaktbereich des kapazitiven Elements ist mit den Kontaktflächen des Substrats z. B. verlötet, verklebt oder verschweißt.
Im Substrat 1 sind Durchkontaktierungen 13 angeordnet, welche die Kontaktflächen 12a, 12b mit den Außenkontakten 11 des Substrats 1 elektrisch verbinden. Über dem kapazitiven Element 2 ist eine Abdeckung 3 angeordnet, die gegen das Substrat 1 abschließt und das kapazitive Element insbesondere vor Umwelteinflüssen schützt.
In der 2 weist das Substrat 1 mehrere dielektrische Lagen auf, wobei zwischen zwei dielektrischen Lagen eine strukturierte Metalllage 15 angeordnet ist.
Das hier nur ausschnittsweise gezeigte Bauelement kann neben dem kapazitiven Element ein weiteres elektrisches Element, z. B. ein zweites kapazitives Element aufweisen. Die elektrischen Verbindungen zwischen den genannten Elementen sind vorzugsweise in der Metalllage durch strukturierte Leiterbahnen ausgebildet.
In der 3 ist ein Chipkondensator mit einem zylindrischen kapazitiven Element 2 gezeigt. Der Anodenkontakt 22 stellt in diesem Beispiel einen Draht dar. Der zusätzliche Kontakt 4 weist eine vorzugsweise V-förmige Vertiefung auf, in der der Draht angeordnet ist.
In 4 ist ein Chipkondensator mit einem kapazitiven Element 2 gezeigt, das einen rechteckigen Querschnitt aufweist. In diesem Beispiel ist der Anodenkontakt 22 streifenförmig ausgebildet. Der Streifen ist dabei so geformt, dass er einen zur ersten Kontaktfläche 12a gewandten Abschnitt aufweist. Diese Ausführung hat den Vorteil, dass die elektrische Verbindung zwischen dem Anodenkontakt 22 und der Kontaktfläche 12a ohne ein Hilfselement erfolgt.
5 zeigt eine großflächige Platte 10, in der mehrere durch Rechtecke angedeutete Einbauplätze für kapazitive Elemente vorgesehen sind. Jedem Einbauplatz ist jeweils eine erste 12a und eine zweite 12b Kontaktfläche zugeordnet. Ein Teil der Platte 10 ist mit den kapazitiven Elementen 2 belegt. Die Platte 10 wird nach der Belegung von allen Einbauplätzen, in einem der späteren Verfahrensschritte (vorzugs weise nach der Verkapselung der kapazitiven Elemente) entlang der gestrichelten Linien zersägt, wobei einzelne Chipkondensatoren entstehen.
Obwohl in den Ausführungsbeispielen nur eine beschränkte Anzahl möglicher Weiterbildungen der Erfindung beschrieben werden konnte, ist die Erfindung nicht auf diese beschränkt. Es ist möglich, die in Zusammenhang mit einer Ausführungsform genannten Merkmale auf andere Ausführungsformen zu übertragen. Das kapazitive Element kann einen beliebigen Schichtaufbau aufweisen. Zur Herstellung des Trägersubstrats können beliebige geeignete Materialien, insbesondere Kunststoffe herangezogen werden.

1: Substrat
11: Außenkontakte
12a: erste Kontaktfläche
12b: zweite Kontaktfläche
13: Durchkontaktierung
15: Metalllage
2: kapazitives Element
21: Anodenkörper
22: Anodenkontakt
23: Kontaktbereich der Kathodenschicht 26
25: dielektrische Schicht
26: Kathodenschicht
3: Abdeckung
4: zusätzlicher Kontakt

Claims

Chipkondensator mit einem dielektrischen Substrat (1), auf dessen Unterseite Außenkontakte (11) und auf dessen Oberseite Kontaktflächen (12a, 12b) vorgesehen sind, mit einem kapazitiven Element (2), das einen auf der Oberfläche angeordneten Kontaktbereich (23) und einen Anodenkontakt (22) aufweist, wobei das kapazitive Element (2) direkt auf der Oberseite des Substrats (1) montiert ist.
Chipkondensator nach Anspruch 1, wobei der Anodenkontakt (22) mit einer ersten Kontaktfläche (12a) des Substrats (1) elektrisch kontaktiert und fest mit dieser verbunden ist.
Chipkondensator nach Anspruch 1 oder 2, wobei der Kontaktbereich (23) des kapazitiven Elements (2) mit einer zweiten Kontaktfläche (12b) des Substrats (1) elektrisch kontaktiert und fest mit dieser verbunden ist.
Chipkondensator nach Anspruch 2 oder 3, bei dem der Anodenkontakt (22) und der Kontaktbereich (23) mit den Kontaktflächen (12a, 12b) verlötet, verklebt oder verschweißt sind.
Chipkondensator nach einem der Ansprüche 1 bis 4, bei dem das kapazitive Element (2) auf der Substratoberseite aufgeklebt ist.
Chipkondensator nach einem der Ansprüche 1 bis 5, das eine Abdeckung (3) aufweist, die das kapazitive Ele ment (2) überdeckt und mit der Substratoberfläche abschließt.
Chipkondensator nach Anspruch 6, wobei die Abdeckung (3) allseitig mit der Substratoberfläche abschließt.
Chipkondensator nach Anspruch 6 oder 7, bei dem die Abdeckung (3) eine isolierende Folie ist.
Chipkondensator nach einem der Ansprüche 1 bis 5, bei dem das kapazitive Element (2) vergossen ist, wobei der Verguß mit der Substratoberseite abschließt.
Chipkondensator nach einem der Ansprüche 2 bis 9, bei dem zwischen dem Anodenkontakt (22) und der ersten Kontaktfläche (12a) ein zusätzlicher Kontakt (4) vorgesehen ist.
Chipkondensator nach einem der Ansprüche 1 bis 10, wobei das Substrat (1) ein Keramiksubstrat ist.
Chipkondensator nach einem der Ansprüche 1 bis 10, wobei das Substrat (1) ein Kunststoffsubstrat ist.
Chipkondensator nach einem der Ansprüche 1 bis 12, wobei im Substrat (1) Durchkontaktierungen (13) angeordnet sind, die die Kontaktflächen (12a, 12b) mit den Außenanschlüssen (11) elektrisch verbinden.
Chipkondensator nach einem der Ansprüche 1 bis 13, wobei das kapazitive Element (2) einen Anodenkörper (21), eine dem Kontaktbereich (23) zugeordnete Kathodenschicht (26) und eine zwischen dem Anodenkörper (21) und der Kathodenschicht (26) angeordnete dielektrische Schicht (25) aufweist.
Chipkondensator nach Anspruch 14, wobei der Anodenkontakt (22) aus dem Anodenkörper (21) herausragt.
Chipkondensator nach einem der Ansprüche 1 bis 15, wobei die erste Kontaktfläche (12a) kleiner als die zweite Kontaktfläche (12b) ist.
Verfahren zur Herstellung eines Chipkondensators, mit folgenden Schritten: A) Ein dielektrisches Substrat (1) und ein kapazitives Element (2) mit einem Anodenkontakt (22) und einem auf der Oberfläche des kapazitiven Elements (2) angeordneten Kontaktbereich wird bereitgestellt; B) Das kapazitive Element (2) wird auf der Oberseite des Substrats (1) montiert, wobei der Anodenkontakt (22) sowie ein Kontaktbereich (23) der metallisierten Mantelfläche fest mit Kontaktflächen (12a, 12b) des Substrats (1) verbunden werden.
Verfahren nach Anspruch 17, wobei auf der Oberseite der Platte (10) mehrere kapazitive Elemente (2) nebeneinander montiert werden.
Verfahren nach Anspruch 18, wobei die Platte (10) mit den montierten kapazitiven Elementen (2) in einzelne Chipkondensatoren vereinzelt wird.
Verfahren nach Anspruch 18, wobei auf die Oberseite der Platte (10) eine Abdeckung (3) aufgetragen wird, die die kapazitiven Elemente (2) dicht gegen das Substrat (1) abschließt, wobei die Platte mit den so verkapselten kapazitiven Elementen (2) in einzelne Chipkondensatoren vereinzelt wird.
Verfahren nach Anspruch 20, wobei die Abdeckung (3) die kapazitiven Elemente (2) einzeln verkapselt.
Verfahren nach Anspruch 20 oder 21, wobei als Abdeckung (3) eine Laminatfolie verwendet wird, die auf die Substratoberseite laminiert wird.