WO2006004042A9 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法

Info

Publication number
WO2006004042A9
WO2006004042A9 PCT/JP2005/012210 JP2005012210W WO2006004042A9 WO 2006004042 A9 WO2006004042 A9 WO 2006004042A9 JP 2005012210 W JP2005012210 W JP 2005012210W WO 2006004042 A9 WO2006004042 A9 WO 2006004042A9
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
light
layer
main surface
semiconductor region
Prior art date
Application number
PCT/JP2005/012210
Other languages
English (en)
French (fr)
Other versions
WO2006004042A1 (ja
Inventor
Hidekazu Aoyagi
Koji Otsuka
Original Assignee
Sanken Electric Co Ltd
Hidekazu Aoyagi
Koji Otsuka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Hidekazu Aoyagi, Koji Otsuka filed Critical Sanken Electric Co Ltd
Publication of WO2006004042A1 publication Critical patent/WO2006004042A1/ja
Publication of WO2006004042A9 publication Critical patent/WO2006004042A9/ja
Priority to US11/619,079 priority Critical patent/US7675070B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Definitions

  • the present invention relates to a semiconductor light emitting device for use in a display, a lamp, or the like, and a method of manufacturing the same.
  • a semiconductor region having a light emitting function of a semiconductor light emitting device includes an n-type semiconductor layer generally called an n-type cladding layer, an active layer, and a p-type semiconductor layer generally called a p-type cladding layer. have.
  • one side of the main surfaces of a pair of semiconductor regions having a light emitting function is a light extraction surface.
  • light is emitted from the active layer not only to one main surface side of the semiconductor region having a light emitting function but also to the other main surface side. Therefore, in order to increase the light extraction efficiency of the semiconductor light emitting device, it is important to reflect the light emitted from the active layer to the other main surface side to the one main surface side.
  • the semiconductor light emitting device having the light reflecting layer provided on the bottom surface of the substrate has a problem that it is difficult to greatly improve the light extraction efficiency due to light absorption in the substrate, and the semiconductor region having the light emitting function and the substrate. There is a problem that the electrical resistance during the period becomes relatively high.
  • the semiconductor fluorescent device having the latter problem when the substrate is used as a current path of the semiconductor light emitting device and a cathode electrode is provided on the substrate, for example, the forward voltage between the anode electrode and the force sword electrode is large. Become.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2002-217450 (hereinafter referred to as Patent Document 1) that a light reflecting layer is provided between a main semiconductor region having a light emitting function and a substrate. ). That is, in Patent Document 1, an AuGeGa alloy layer is dispersedly formed on the lower surface side of a main semiconductor region having a light emitting function, and the AuGeGa alloy layer and the main semiconductor region having a light emitting function not covered by the AuGeGa alloy layer are disclosed. Cover both the bottom and the bottom with a metal reflective film such as A1, and further, for example, a conductive support made of conductive silicon. It is disclosed to attach a holding substrate.
  • a metal reflective film such as A1
  • a conductive support made of conductive silicon it is disclosed to attach a holding substrate.
  • the AuGeGa alloy layer has a relatively good ohmic contact with a Group 3-5 compound semiconductor such as AlGalnP. Therefore, according to this structure, the forward voltage between the anode electrode and the force sword electrode can be reduced. In addition, since light emitted from the main semiconductor region having a light emitting function to the conductive support substrate side can be reflected by the metal reflecting film, high light emission efficiency can be obtained.
  • Patent Document 1 Japanese Patent Laid-Open No. 2002-217450
  • an object of the present invention is to provide a semiconductor light emitting device with high luminous efficiency.
  • the present invention for solving the above problems includes a support substrate, a light reflection layer made of silver or a silver alloy disposed on one main surface of the support substrate, and a plurality of semiconductor layers necessary for light emission. And a semiconductor region having one main surface electrically connected to the light reflecting layer and the other main surface for extracting light, and the other main surface of the semiconductor region And an electrode connected to a surface.
  • the support substrate mechanically supports the semiconductor region, and is a conductive material. Alternatively, it is made of an insulating material.
  • the conductive material examples include Si (silicon), GaAs (gallium) containing a metal such as Cu ( ⁇ ), Ag (silver), A1 (aluminum), Ni (nickel), Pt (platinum), or a conductivity-determining impurity.
  • a semiconductor such as arsenic
  • As the insulating material stone glass, soda glass, sapphire and the like can be used.
  • the semiconductor region means a main semiconductor region having a light emitting function including at least an n- type semiconductor layer and a p-type semiconductor layer, and preferably further includes an active layer.
  • the light reflecting layer is made of Ag and at least one selected from Cu, Au, Pd, Nd, Si, Ir, Ni, W, Zn, Ga, Ti, Mg, Y, In, and Sn. It is desirable to consist of alloys with elements.
  • the ratio of the additive element to the Ag is preferably 0,5 to 10% by weight.
  • the light reflection layer preferably has a thickness of 50 to 1500 nm.
  • the electrode is a light non-transmissive electrode or an electrode having a light non-transmissive portion, and the light non-transmissive electrode or the light non-transmissive portion is disposed on a part of the other main surface of the semiconductor region. It is desirable that a current blocking layer be disposed between the light non-transmissive electrode or the light non-transmissive portion and the support substrate.
  • the semiconductor light emitting device according to the present invention is a liquid crystal display
  • a light reflecting layer made of silver or a silver alloy on at least one of one main surface of the semiconductor region and one main surface of the support substrate;
  • the method further comprises a step of removing the growth substrate before or after the attaching step and a step of forming an electrode on the other main surface of the semiconductor region.
  • a light reflecting layer having a high reflectivity and a small electrical resistance to the semiconductor region as compared with the conventional light reflecting layer having the A1 force shown in Patent Document 1 is provided. Can be provided.
  • FIG. 1 is a cross-sectional view showing a semiconductor light emitting device according to Example 1 of the present invention.
  • FIG. 2 is a cross-sectional view showing a semiconductor substrate and a semiconductor region at the manufacturing stage of the semiconductor light emitting device of FIG.
  • FIG. 3 is a cross-sectional view showing the main surface of the semiconductor region of FIG. 2 provided with a first bonding layer.
  • FIG. 4 is a cross-sectional view showing a supporting substrate with a second bonding layer.
  • FIG. 5 is a cross-sectional view showing a semiconductor substrate attached to a support substrate.
  • FIG. 6 is a cross-sectional view showing a support substrate and a semiconductor region after the semiconductor substrate is removed from FIG.
  • FIG. 7 is a graph showing the relationship between the wavelength and the reflectance of the light reflecting layer of the example of the present invention and the conventional example.
  • FIG. 8 is a cross-sectional view showing a semiconductor light emitting device of a second embodiment.
  • FIG. 9 is a cross-sectional view showing a semiconductor light emitting device of a third embodiment.
  • FIG. 10 is a cross-sectional view showing a semiconductor light emitting element of a fourth embodiment.
  • FIG. 11 is a cross-sectional view showing a semiconductor light emitting device of a fifth embodiment.
  • a light-emitting diode as a semiconductor light-emitting device according to Example 1 of the present invention shown in FIG. 1 includes a conductive support substrate 1, a light reflection layer 2, and a semiconductor region 3 having a light-emitting function.
  • the first electrode 4 and the second electrode 5 are included.
  • the semiconductor region 3 is generally called an n-type cladding layer 6, an active layer 7, and generally called a p-type cladding layer in order to form a light-emitting diode having a double heterojunction structure.
  • a p-type semiconductor layer 8 and a p-type auxiliary semiconductor layer 9 are provided. Each layer 6-9 of the semiconductor region 3 is formed so that the light emitted from the active layer 7 can be transmitted. Details of the semiconductor region 3 will be described later.
  • the support substrate 1 is made of a conductive silicon semiconductor having one main surface 10 and the other main surface 11, and has an n-type impurity concentration of 5 ⁇ 10 18 cm to 5 ⁇ 10 I9 cm _3. And a resistivity of 0.0001-0.01 1 ⁇ ′ cm, and functions as a current path between the first and second electrodes 4, 5.
  • the support substrate 1 has a thickness capable of mechanically supporting the light reflecting layer 2, the semiconductor region 3, and the first and second electrodes 4, 5, preferably 300 to 1000 111.
  • the impurity of the substrate 1 can be a p-type impurity.
  • the light reflecting layer 2 disposed between one main surface 10 of the support substrate 1 and one main surface 12 of the semiconductor region 3 is generated in the semiconductor region 3, for example 400nn! It has a reflectance of 90% or more with respect to light having a wavelength of ⁇ 600 mn, and is in ohmic contact with both one main surface 10 of the support substrate 1 and one main surface 12 of the semiconductor region 3. Since the light reflecting layer 2 is in good ohmic contact with the support substrate 1 and the semiconductor region 3 and has good light reflectivity, it is not necessary to disperse and provide the light reflecting layer 2 as shown in Patent Document 1. In other words, one main surface 10 of the support substrate 1 and one main surface 12 of the semiconductor region 3 are substantially in contact with each other. It is desirable to form the light reflecting layer 2 on the entire one main surface 12 of the semiconductor region 3. However, the light reflecting layer 2 can also be formed in the range of 50% to 100%, more preferably 90% to 100% of the one main surface 12 of the semiconductor region 3.
  • the light reflecting layer 2 is made of Ag (silver) or silver to satisfy both the light reflecting property and the ohmic property.
  • the Ag alloy is N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoe
  • Additive element 0.5 to 10% by weight
  • the additive element is also called an alloy element, and is preferably Cu (copper), Au (gold), Pd (palladium), Nd (neodymium), Si (silicon), Ir (iridium), Ni (nickel) ), W (tungsten), Zn (zinc), Ga (gallium), Ti (titanium), Mg (magnesium), Y (yttrium), In (indium), and Sn (tin) or It is desirable to have multiple forces.
  • the additive element is a function of suppressing oxidation of the light reflecting layer 2 made of Ag or an Ag alloy, a function of suppressing sulfidation of the light reflecting layer 2, and alloying between the light reflecting layer 2 and the semiconductor region 3.
  • Have at least one of the functions to suppress Cu and Au are particularly advantageous for suppressing the acid reflection in the light reflecting layer 2.
  • Zn and Sn are particularly advantageous. If oxidation or sulfuration of the light reflecting layer 2 due to Ag or Ag alloy force occurs, ohmic contact between the light reflecting layer 2 and the semiconductor region 3 and the substrate 1 is deteriorated, and the reflectance is lowered.
  • the reflectance of the light reflecting layer 2 is lowered.
  • the light reflecting layer 2 in FIG. 1 is used for attaching the semiconductor region 3 to the support substrate 1 so that the force will be clarified later. If oxidation or sulfuration occurs in the light reflecting layer 2 made of Ag or an Ag alloy, a good adhesion between the support substrate 1 and the semiconductor region 3 through the light reflecting layer 2 is achieved. Can't be achieved.
  • the ratio of the additive element to Ag is 0.5 to 10% by weight.
  • the ratio of the additive element is less than 0.5% by weight, it becomes difficult to obtain the desired effect of suppressing oxidization or sulfidation, and when it exceeds 10% by weight, it is difficult to obtain the desired reflectance. It becomes difficult.
  • a more desirable ratio of the additive element is 1.5 to 5% by weight.
  • the light reflecting layer 2 has a thickness of 50 nm or more in order to prevent light from being transmitted here. Further, in order to obtain a good function of attaching the semiconductor region 3 to the support substrate 1, it is desirable that the thickness of the light reflecting layer 2 is 80 nm or more. However, if the thickness of the light reflecting layer 2 exceeds 1500 nm, cracks occur in the Ag layer or the Ag alloy layer constituting the light reflecting layer 2. Accordingly, the preferred thickness of the light reflecting layer 2 is 50 to 1500 nm, and the more preferred thickness is 80 to 10 OOnm.
  • the n-type semiconductor layer 6 in the semiconductor region 3 constituting the light emitting diode having a double heterojunction structure is, for example,
  • the nitride semiconductor represented by ⁇ ⁇ ⁇ ⁇ ⁇ is doped with ⁇ -type impurities, and more preferably n-type GaN.
  • the active layer 7 on the n-type semiconductor layer 6 is, for example,
  • the active layer 7 is schematically shown as a single layer. Actually, it has a well-known multiple quantum well structure. Of course, the active layer 7 can also be composed of one layer. Alternatively, the active layer 7 may be omitted and the n-type semiconductor layer 6 may be in direct contact with the p-type semiconductor layer 8. Further, in this embodiment, the active layer 7 is not doped with the conductivity determining impurity force S, but may be doped with p-type or n-type impurities.
  • the p-type semiconductor layer 8 disposed on the active layer 7 is, for example,
  • the nitride semiconductor indicated by P be doped with P-type impurities. More desirable, type GaN.
  • the p-type trapping semiconductor layer 9 disposed on the p-type semiconductor layer 8 has a current spreading function and an ohmic contact function.
  • the same nitride semiconductor as the p-type semiconductor layer 8 is used.
  • the material consists of GaN force doped with p-type impurities at a higher concentration than the P- type semiconductor layer 8.
  • the p-type auxiliary semiconductor layer 9 can be formed in a multilayer structure having a laminate strength of a plurality of first and second layers. The first layer in this multilayer structure is
  • M is at least one element selected from In (indium) and B (boron), and X and y are 0 ⁇ ⁇ 1,
  • M is at least one element selected from In (indium) and B (boron),
  • a and b are 0 a ⁇ l
  • the first layer preferably has a thickness of 5 to 10 mn
  • the second layer of the multilayer buffer region preferably has a thickness of 1 to 100 nm.
  • the first electrode 4 can be directly connected to the p-type semiconductor layer 8 by omitting the auxiliary semiconductor layer 9. .
  • the first electrode 4 as the anode electrode is disposed on the main surface of the p-type auxiliary semiconductor layer 9, that is, the central portion of the other main surface 13 of the semiconductor region 3, and is electrically connected thereto. Yes.
  • the first electrode 4 has a function as a bonding pad portion for bonding a connection member such as a wire (not shown), and is formed so as not to transmit light.
  • the second electrode 5 as a force sword electrode is disposed on the other main surface 11 of the support substrate 1, that is, the entire lower surface, and is electrically connected thereto.
  • a well-known light-transmitting electrode can be disposed on the surface of the auxiliary semiconductor region 9, and the first electrode 4 can be disposed thereon.
  • the growth substrate 20 may be any material as long as the semiconductor region 3 can be vapor-phase grown on the growth substrate 20, for example, a 3-5 group semiconductor such as 03, silicon, or sapphire, etc. Selected.
  • the growth substrate 20 is made of silicon for cost reduction.
  • the p-type auxiliary semiconductor layer 9, the p-type semiconductor layer 8, the active layer 7, and the n-type semiconductor layer 6 shown in FIG. thus, a semiconductor region 3 having a light emitting function is obtained.
  • the p-type trapping semiconductor layer 9 functions as a buffer layer for the p-type semiconductor layer 8, the active layer 7, and the n-type semiconductor layer 6.
  • a first bonding layer 2 a made of Ag or an Ag alloy is formed on one main surface 12 of the semiconductor region 3 by a known sputtering method.
  • the first bonding layer 2a can be formed by another vapor deposition method other than the sputtering method.
  • the thickness of the first bonding layer 2a is expected to be about half that of the completed light reflecting layer 2 shown in FIG. Good.
  • the second bonding layer 2b is formed on this one main surface 10 with a well-known sputtering method with the Ag or Ag alloy force.
  • the first bonding layer on one main surface 12 of the semiconductor region 3 shown in FIG. 3 with respect to the second bonding layer 2b on the support substrate 1 1a and 2b are laminated by applying heat treatment of, for example, 210 ° C to 400 ° C by diffusing 2a, and mutually diffusing the Ag or Ag alloy material.
  • a light reflecting layer 2 is obtained.
  • This type of bonding is generally called diffusion bonding or thermocompression bonding.
  • the first and second bonding layers 2a and 2b are Ag, it is desirable to bond them after etching the surface to remove the oxidized or sulfurized film.
  • the light reflecting layer 2 is in good ohmic contact with the support substrate 1 and the semiconductor region 3 and has a relatively large reflectance.
  • the growth substrate 20 is removed by cutting or etching to obtain a semiconductor substrate shown in FIG. It is also possible to remove the growth substrate 20 in the state before the attaching step in FIG. 3 and attach only the semiconductor region 3 to the support substrate 1 via the first and second attaching layers 2a and 2b.
  • the first and second electrodes 4 and 5 shown in FIG. 1 are formed to complete the semiconductor light emitting device.
  • the semiconductor substrate shown in FIG. 6 is formed to have a relatively large surface area, and a plurality of first electrodes 4 for a plurality of semiconductor light-emitting elements are formed, and then the semiconductor The substrate is divided to obtain a plurality of individual semiconductor light emitting elements.
  • Characteristic lines A, B, C, D, and E in FIG. 7 indicate the reflectance when the light reflecting layer 2 is formed of an Ag alloy, Ag, Al, Al alloy, and a laminate of NiAu and Al.
  • the reflectance of Ag alloy indicated by characteristic line A and the reflectance of Ag indicated by characteristic line B are 90% or more at wavelengths of 40Q to 600 nm.
  • A1 indicated by conventional characteristic line C The reflectance of A1 alloy indicated by characteristic line D is greater than the reflectance of the NiAu and A1 laminate indicated by characteristic line E. Therefore, the light extraction efficiency of the semiconductor light emitting device can be increased.
  • the contact alloy layer is dispersed between the light reflecting layer and the semiconductor region, whereas in this embodiment, the light reflecting layer 2 is made of the semiconductor region 3 and silicon. It is in good ohmic contact with the supporting substrate 1 and substantially in contact with one main surface 12 of the semiconductor region 3. Therefore, the semiconductor light emitting device of this example has a light reflection amount larger than that of Patent Document 1 and a forward voltage between the first and second electrodes 4 and 5 smaller than that of Patent Document 1. Have.
  • Patent Document 1 it is required to provide both an ohmic contact alloy layer and a reflective layer, but in this embodiment, both the reflective layer and the ohmic contact are provided only by providing the light reflective layer 2.
  • the manufacturing process can be simplified.
  • the light reflecting layer 2 is formed of an Ag alloy, Ag oxidation and sulfurization can be prevented and aggregation of Ag can be prevented and the light reflecting layer 2 having good reflection characteristics can be easily formed. can do.
  • the semiconductor light emitting device of FIG. 8 is obtained by modifying the shape of the support substrate 1, the position of the second electrode 5, and the pattern of the light reflecting layer 2 of FIG. 1, and additionally providing a current blocking layer 21. Is the same as Fig. 1.
  • One main surface 10 of the conductive support substrate 1 shown in FIG. 8 has a larger surface area than one main surface 12 of the semiconductor region 3. Therefore, the support substrate 1 protrudes outward from the side surface of the semiconductor region 3.
  • the second electrode 5 is disposed on one main surface 10 of the support substrate 1 and is electrically connected thereto.
  • the light reflecting layer 2 in FIG. 8 is not formed at the central portion of one main surface 12 of the semiconductor region 3 but is formed outside the portion where the first electrode 4 is opposed.
  • the current block layer 21 is in contact with a portion of the one main surface 12 of the semiconductor region 3 facing the first electrode 4.
  • the current blocking layer 21 made of an insulating layer has a function of preventing or suppressing current from flowing in the inner part (center part) of the two chain lines 22 in FIG. 8 of the active layer 7.
  • the size of the current block layer 21 is preferably coincident with the central portion indicated by the line 22 but can be made smaller or larger.
  • the light reflecting layer 2 faces the first electrode 4 on one main surface 12 of the semiconductor region 3. It is desirable to form the entire portion outside the central portion that is not.
  • the photoreflective layer 2 is 50% to 100%, more preferably 90% to 100% of the portion outside the central portion not facing the first electrode 4 of the one main surface 12 of the semiconductor region 3. It can also be formed in the range of%.
  • the current blocking layer 21 is formed so as to extend from one main surface 12 of the semiconductor region 3 to one main surface 10 of the support substrate 1. Instead, the current blocking layer 21 is formed as shown in FIG. It can be formed only in a portion corresponding to the center of the first bonding layer 2a indicated by a solid line and indicated by a chain line in FIG. In this case, the second bonding layer 2b indicated by a chain line in FIG. 8 is formed so as to cover the current blocking layer 21 as in FIG. 9 described later. Further, instead of forming the current blocking layer 21 with an insulating layer, it can be formed with a metal layer or a semiconductor layer having a large contact resistance with the semiconductor region 3, or with a gap. , '
  • Example 2 in FIG. 8 has the same effect as that of Example 1 in FIG. 1, and also has the effect of improving the light extraction efficiency due to the action of the current blocking layer 21. That is, the first electrode 4 disposed in the central portion of the other main surface 13 of the semiconductor region 3 is formed relatively thick because it is used as a bonding pad for connecting a connection member such as a wire (not shown). The light emitted from the active layer 7 is not transmitted. Therefore, the current flowing through the portion of the active layer 7 facing the first electrode 4 is a reactive current that is unrelated to light extraction.
  • the current blocking layer 21 suppresses the current in the central portion of the active layer 7 that has little contribution to the extraction of light to the outside, and the magnitude of the contribution to the extraction of light to the outside increases the current in the outer peripheral portion of the active layer 7. Increases and the luminous efficiency is improved.
  • the current block layer 21 in FIG. 8 can also be applied to a semiconductor light emitting device in which the second electrode 5 in FIG. 1 is disposed on the second main surface 11 of the support substrate 1.
  • the semiconductor light emitting device of Example 3 shown in FIG. 9 is deformed in the size of the support substrate 1 in FIG. 1, the size of the second bonding layer 2b, and the position of the second electrode 5. Further, a current block layer 21 is provided, and the others are formed in the same manner as in FIG.
  • a support substrate 1 in FIG. 9 has one main surface 10 larger than one main surface 12 of the semiconductor region 3 as in FIG.
  • a second bonding layer 2b having a metallic force such as Ag or an Ag alloy is supported. Extends to the outer peripheral portion of one main surface 10 of the holding substrate:!.
  • the second electrode 5 is electrically connected to the second bonding layer 2b.
  • the current block layer 21 in FIG. 9 is arranged at the center of the first bonding layer 2a constituting the light reflecting layer 2.
  • Example 3 in FIG. 9 has the same effect as Example 1 in FIG. 1 and Example 2 in FIG. 8, and also has an effect that a material having low conductivity can be used as the support substrate 1. That is, since the support substrate 1 of the embodiment of FIG. 9 is not used as a current path, the support substrate 1 can be formed of a semiconductor or insulator that does not contact the light reflecting layer 2 with low resistance. In FIG. 9, the combination of the silicon support substrate 1 and the second bonding layer 2b can also be called a support substrate.
  • Example 4
  • a semiconductor light emitting device of Example 4 shown in FIG. 10 is provided with a support substrate la made of metal that can be bonded to the light reflecting layer 2 instead of the support substrate 1 of FIG.
  • the metal support substrate 1a is bonded directly or via a conductive bonding material to the light reflecting layer 2 formed on the main surface 12 of the main surface 12, and further provided with a current block layer 21 and an insulating protective film 22.
  • the configuration is the same as in FIG.
  • the light reflecting layer 2 in the embodiment of FIG. 10 can only be used in the same manner as the first bonding layer 2a on the semiconductor region 3 side shown in FIG.
  • the supporting substrate la is made of a metal that can be bonded to the light reflecting layer 2, and does not have a component corresponding to the second bonding layer 2b shown in FIG. 4 before bonding.
  • the insulating protective film 22 is made of an insulating film such as silicon oxynitride having higher adhesion to the side surface of the semiconductor region 3 than the known light-transmitting resin that covers the semiconductor light emitting element, and covers at least the side surface of the semiconductor region 3. It is provided to cover.
  • the side surface of the semiconductor region 3 is shown to be vertical for simplicity of illustration, but actually has a slope.
  • the protective film 22 contributes to prevent a leakage current and a short circuit on the side surface of the semiconductor region 3.
  • Ag or Ag alloy constituting the light reflecting layer 2 is likely to migrate or move, but if the protective film 22 is provided, direct adhesion of Ag or Ag alloy to the side surface of the semiconductor region 3 can be prevented. .
  • the same semiconductor as the insulating protective film 22 in FIG. 10 is the same as the semiconductor shown in FIG. 1, FIG. 8, and FIG. It is desirable to form on the side of region 3.
  • the semiconductor light emitting device of Example 5 shown in FIG. 11 is the same as FIG. 1 except that the wavelength conversion layer 23 and the light transmissive electrode 4a are added to FIG. '
  • the wavelength conversion layer 23 is made of a well-known phosphor film having a function of converting the wavelength of light emitted from the active layer 7.
  • the wavelength conversion layer 23 also includes a plurality of island forces dispersedly arranged in a cross-sectional shape between the light reflection layer 2 and the semiconductor region 3.
  • the wavelength conversion layer 23 is formed by a plurality of islands, a lattice shape, or a plurality of bands in a planar shape, and contacts only a part of one main surface 12 of the semiconductor region 3.
  • the wavelength conversion layer 23 can also be provided on the entire one main surface 12 of the semiconductor region 3.
  • the light emitted from the active layer 7 is extracted directly to the other main surface 13 side of the semiconductor region 3 and is reflected by the light reflecting layer 2 and extracted. Further, the light emitted from the active layer 7 is converted into a different wavelength by the wavelength conversion layer 23, and this is reflected by the other main surface 12 and extracted. Therefore, mixed light of the light emitted from the active layer 7 and the light converted by the wavelength conversion layer 23 can be extracted from the other main surface 13 of the semiconductor region 3.
  • the first electrode 4 ′ includes a light transmissive electrode 4a and a bonding pad electrode 4b.
  • the light transmissive electrode 4a is formed so as to cover almost the entire other main surface 13 of the semiconductor region 3, has a larger surface area than the bonding pad electrode 4b, and is relatively good on the outer peripheral side portion of the semiconductor region 3. It contributes to let current flow through.
  • the bonding pad electrode 4b in FIG. 11 has a pattern facing only a part of the center of the other main surface 13 of the semiconductor region 3 in the same manner as the first electrode 4 shown in FIGS. 1 and 7 to 10. It can also be called a non-light-transmitting part.
  • the light transmissive electrode 4a shown in FIG. 11 can also be provided in the semiconductor light emitting devices shown in FIGS. 1 and 8 to 10.
  • Example 5 in Fig. 11 has the same effect of light reflecting layer 2 as in Fig. 1 in addition to the effect of wavelength conversion layer 23 described above. Note that the wavelength conversion layer 23 shown in FIG. 11 can also be applied to the semiconductor light emitting devices shown in FIGS. 0
  • the semiconductor region 3 with another semiconductor such as an AlGalnP-based semiconductor other than a nitride semiconductor.
  • a buffer layer of AIInGaN isotropic force can be interposed between the light reflecting layer 2 and the n-type semiconductor layer 6.
  • a number of irregularities that contribute to an increase in light extraction efficiency can be formed on the other main surface 13 of the semiconductor region 3.
  • the support substrate 1 is a metal substrate, it can be used as an electrode to omit the second electrode 5.
  • the support substrate 1 can be formed by plating the metal relatively thick with respect to the light reflecting layer 2.
  • a semiconductor element such as a diode can be formed here.
  • a current blocking layer can be provided between the first electrode 4 and the semiconductor region 3.
  • the first bonding layer 2 a in FIG. 3 can be omitted, and the second bonding layer 2 b in FIG. 4 can be bonded to the semiconductor region 3.
  • the present invention can be used for a semiconductor light emitting device such as a display or a lamp.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

明 細 書
半導体発光素子及びその製造方法
技術分野
[0001] 本発明は、表示器又はランプ等に使用するための半導体発光素子及びその製造 方法に関する。
背景技術
[0002] 半導体発光素子の発光機能を有する半導体領域は、一般に n型クラッド層と呼ば れている n型半導体層と、活性層と、一般に p型クラッド層と呼ばれている p型半導体 層とを有している。一般の半導体発光素子においては、発光機能を有する半導体領 域の対の主面の内の一方の側が光取り出し面となる。ところで、活性層から発光機能 を有する半導体領域の一方の主面側のみでなく、他方の主面側にも光が放射される 。従って、半導体発光素子の光の取り出し効率を高めるために、活性層から他方の 主面側に放射された光を一方の主面側に反射させることが重要になる。
[0003] 上記の光の反射を実現するために発光機能を有する半導体領域を支持している基 板の底面に光反射層を設けることが知られている。しかし、この基板の底面に光反射 層を設けた半導体発光素子は、基板における光吸収のために光取り出し効率の大 幅な向上が困難であるという問題、及び発光機能を有する半導体領域と基板との間 の電気抵抗が比較的高くなるという問題を有する。後者の問題を有する半導体宪光 素子において、基板を半導体発光素子の電流通路として使用し、基板に例えばカソ ード電極を設けた時には、アノード電極と力ソード電極との間の順方向電圧が大きく なる。
[0004] 上記の問題を解決するために、発光機能を有する主半導体領域と基板との間に光 反射層を設けることが日本の特開 2002— 217450号公報 (以下、特許文献 1と言う。 )に開示されている。即ち、前記特許文献 1には、発光機能を有する主半導体領域の 下面側に AuGeGa合金層を分散的に形成し、 AuGeGa合金層及びこれによつて覆 われていない発光機能を有する主半導体領域の下面との両方を A1等の金属反射膜 で覆い、更に、この金属反射膜に例えば導電性を有するシリコンから成る導電性支 持基板を貼着することが開示されている。 AuGeGa合金層は例えば AlGalnP等の 3 —5族ィ匕合物半導体に対して比較的良好にォーミック接触する。従って、この構造に よると、アノード電極と力ソード電極との間の順方向電圧を低下させることができる。 また、発光機能を有する主半導体領域から導電性支持基板側に放出された光を金 属反射膜によって反射させることができるので、高レ、発光効率を得ることができる。
[0005] しかし、前記特許文献 1に記載の発光素子において、 AuGeGa合金層が形成された 部分は、低抵抗性接触は比較的良好に得られるものの、光反射率は低い。一方、金 属反射膜は良好な反射率を有するが、良好な電気的接触は得られない。このため、 低い順方向電圧と高い発光効率とを同時に得ることは難しかった。
更に、前記特許文献 1に記載の発光素子では、製造プロセス中の種々の熱処理ェ 程を経る過程において、金属反射膜及び AuGeGa合金層とこれに隣接する主半導 体領域との間に反応が生じ、その界面における反射率が低下することもある。このた め、期待されたほどには、発光効率の高い半導体発光素子を歩留り良く生産すること ができなかった。
特許文献 1 :特開 2002— 217450号公報
発明の開示
発明が解決しょうとする課題
[0006] そこで、本 明の課題は、発光効率の高い半導体発光素子を容易に得ることができ ないことである。従って、本発明の目的は、発光効率の高い半導体発光素子を提供 することである。
課題を解決するための手段
[0007] 上記の課題を解決するための本発明は、支持基板と、前記支持基板の一方の主面 に配置された銀又は銀合金から成る光反射層と、発光に必要な複数の半導体層を 含み且つ前記光反射層に対して電気的に接続されている一方の主面と光を取り出 すための他方の主面とを有している半導体領域と、前記半導体領域の他方の主面に 接続された電極とを備えていることを特徴とする半導体発光素子に係わるものである 前記支持基板は前記半導体領域を機械的に支持するものであって、導電性材料 又は絶縁性材料で形成される。前記導電性材料として Cu (鲖）、 Ag (銀)、 A1 (アルミ二 ゥム）、 Ni (ニッケル)、 Pt (白金)等の金属又は導電型決定不純物を含む Si (シリコン） 、 GaAs (ガリウム砒素)等の半導体を使用することができる。前記絶縁性材料として石 英ガラス、ソーダガラス、サファイア等を使用することができる。
前記半導体領域は、少なくとも n型半導体層と p型半導体層とを含む発光機能を有 する主半導体領域を意味し、好ましくは更に活性層を有する。
なお、前記光反射層は、 Agと、 Cu、 Au、 Pd、 Nd、 Si、 Ir、 Ni、 W、 Zn、 Ga、 Ti、 M g、 Y、 In、及び Snから選択された少なくとも 1つの添加元素との合金から成ることが 望ましい。
また、前記 Agに対する前記添加元素の割合は 0, 5〜10重量％であることが望まし レ、。
また、前記光反射層は、 50〜1500nmの厚さを有していることが望ましい。
また、前記電極は光非透過電極又は光非透過部分を有する電極であり、前記光非 透過電極又は前記光非透過部分は前記半導体領域の他方の主面の一部の上に配 置されており、前記光非透過電極又は前記光非透過部分と前記支持基板との間に 電流ブロック層が配置されてレ、ることが望まし 、。
また、更に、前記半導体領域と前記光反射層との間に配置された波長変換層を有す ることが望ましい。，
また、本発明に従う半導体発光素子は、
半導体を成長させるための成長用基板を用意する工程と、
前記成長用基板の一方の主面上に発光に必要な複数の半導体層を含む半導体 領域を気相成長方法によって形成する工程と、
支持基板を用意する工程と、
前記半導体領域の一方の主面と前記支持基板の一方の主面との内の少なくとも一 方に銀又は銀合金から成る光反射層を形成する工程と、
前記支持基板の一方の主面と前記半導体領域の一方の主面とを前記光反射層を 介して貼付ける工程と
によって製造することが望ましい。 また、更に、前記貼付け工程の前又は後に前記成長用基板を除去する工程と、前 記半導体領域の他方の主面に電極を形成する工程とを備えてレ、ることが望ましい。 発明の効果
[0009] 本発明によれば、特許文献 1に示されてレ、る従来の A1力 成る光反射層に比べて 反射率が大きく且つ半導体領域との間の電気的抵抗が小さい光反射層を提供する ことができる。
図面の簡単な説明
[0010] [図 1]図 1は本発明の実施例 1に従う半導体発光素子を示す断面図である。
[図 2]図 2は図 1の半導体発光素子の製造段階における半導体基板と半導体領域と を示す断面図である。
[図 3]図 3は図 2の半導体領域の主面に第 1の貼合せ層を設けたものを示す断面図 である。
[図 4]図 4は第 2の貼合せ層を伴なつた支持基板を示す断面図である。
[図 5]図 5は支持基板に半導体領域を貼付けたものを示す断面図である。
[図 6]図 6は図 5から半導体基板を除去した後の支持基板と半導体領域とを示す断面 図である。
[図 7]図 7は本発明の実施例及び従来例の光反射層の波長と反射率との関係を示す 図である。
[図 8]図 8は第 2の実施例の半導体発光素子を示す断面図である。
[図 9]図 9は第 3の実施例の半導体発光素子を示す断面図である。
[図 10]図 10は第 4の実施例の半導体発光素子を示す断面図である。
[図 11]図 11は第 5の実施例の半導体発光素子を示す断面図である。
符号の説明
[0011] 1 支持基板
2 Ag又は Ag合金力 成る光反射層
3 半導体領域
4 第 1の電極
5 第 2の電極 発明を実施するための最良の形態
[0012] 次に、図 1〜図 11を参照して本発明の実施形態に係わる半導体発光素子を説明 する。
実施例 1
[0013] 図 1に示す本発明の実施例 1に従う半導体発光素子としての発光ダイオードは、導 電性を有する支持基板 1と、光反射層 2と、発光機能を有している半導体領域 3と、第 1の電極 4と、第 2の電極 5とから成る。半導体領域 3はダブルへテロ接合構造の発光 ダイオードを構成するために、一般に n型クラッド層と呼ばれている n型半導体層 6と、 活性層 7と、一般に p型クラッド層と呼ばれている p型半導体層 8と、 p型補助半導体層 9とを有している。この半導体領域 3の各層 6— 9は活性層 7から放射した光を透過さ せることができるように形成されている。半導体領域 3の詳細は後述する。
[0014] 支持基板 1は、一方の主面 10と他方の主面 11とを有する導電性シリコン半導体か ら成り、 5 X 1018cm 〜 5 X 10I9cm_3の n型不純物濃度を有し、且つ 0. 0001-0. 0 1 Ω ' cmの抵抗率を有し、第 1及ぴ第 2の電極 4、 5間の電流通路として機能する。こ の支持基板 1は、光反射層 2、半導体領域 3及び第 1及び第 2の電極 4、 5を機械的 に支持することが可能な厚み、好ましくは300〜1000 111、を有する。なお、基板 1 の不純物を p型不純物とすることもできる。
[0015] 支持基板 1の一方の主面 10と半導体領域 3の一方の主面 12との間に配置された 光反射層 2は、半導体領域 3で発生した例えば 400nn！〜 600mnの波長の光に対し て 90%以上の反射率を有し且つ支持基板 1の一方の主面 10と半導体領域 3の一方 の主面 12との両方にォーミック接触している。この光反射層 2は支持基板 1及び半導 体領域 3に対して良好にォーミック接触し、且つ良好な光反射性を有するので、前記 特許文献 1に示すように分散して設けることが不要であり、支持基板 1の一方の主面 10と半導体領域 3の一方の主面 12との実質的に全体に接触している。光反射層 2を 半導体領域 3の一方の主面 12の全体に形成することが望ましい。しかし、光反射層 2 を半導体領域 3の一方の主面 12の 50%〜100%、より好ましくは 90%〜100%の 範囲に形成することもできる。
[0016] 光反射層 2は、光反射性とォーミック性との両方を満足させるために、 Ag (銀）、又 _ は Ag合金で形成される。
前記 Ag合金は、
Ag 90〜99. 5重量％
添加元素 0. 5〜10重量％
力 成る Agを主成分とする合金であることが望ましレ、。
前記添加元素は、合金元素とも呼ばれるものであって、好ましくは、 Cu (銅）、 Au ( 金）、 Pd (パラジウム）、 Nd (ネオジゥム）、 Si (シリコン）、 Ir (イリジウム）、 Ni (ニッケル） 、 W (タングステン）、 Zn (亜鉛）、 Ga (ガリウム）、 Ti (チタン）、 Mg (マグネシウム）、 Y( イットリウム）、 In (インジウム）、及ぴ Sn (スズ)から選択された 1つ又は複数力 成るこ とが望ましい。
[0017] 添加元素は、 Ag又は Ag合金から成る光反射層 2の酸化を抑制する機能、光反射 層 2の硫化を抑制する機能、及び光反射層 2と半導体領域 3との間の合金化を抑制 する機能の内の少なくとも 1つを有する。光反射層 2の酸ィヒを抑制するためには特に Cu、 Auが有利である。光反射層 2の硫化を抑制するためには特に Zn、 Snが有利で ある。もし、 Ag又は Ag合金力 成る光反射層 2の酸化又は硫ィヒが生じると、光反射 層 2と半導体領域 3及び基板 1との間のォーミック接触が悪くなり、且つ反射率が低下 する。また、光反射層 2と半導体領域 3との間に厚い合金化領域が生じると、光反射 ' 層 2の反射率が低下する。図 1の光反射層 2は、後述力 明らかになるように支持基 板 1に対する半導体領域 3の貼付けに使用されている。もし、 Ag又は Ag合金力ゝら成 る光反射層 2に酸化又は硫ィヒが生じてレ、ると、光反射層 2を介した支持基板 1と半導 体領域 3の良好な貼付けを達成できなくなる。
[0018] 光反射層 2を Ag合金で構成する場合において、 Agに対する添加元素の割合を增 大させるに従って Ag又は Ag合金の酸化又は硫化の抑制効果は増大する反面、光 反射率が低下する。前記特許文献 1の A1反射層よりも高い反射率及ぴォーミック性 を得るために、 Agに対する添加元素の割合を 0. 5〜： 10重量％にすることが望ましい 。添加元素の割合が 0. 5重量％よりも少なくなると、所望の酸ィヒ又は硫化の抑制効 果を得ることが困難になり、 10重量％よりも大きくなると所望の反射率を得ることが困 難になる。添加元素のより好ましい割合は 1. 5〜5重量％である。 [0019] 光反射層 2は、ここでの光の透過を阻止するために 50nm以上の厚さを有すること が望まし ヽ。また、支持基板 1に対する半導体領域 3の貼付け機能を良好に得るため に光反射層 2の厚みを 80nm以上にすることが望ましい。しかし、光反射層 2の厚さが 1500nmを越えると光反射層 2を構成する Ag層又は Ag合金層にクラックが発生する 。従って、光反射層 2の好ましい厚みは 50〜1500nm、より好ましい厚みは 80〜10 OOnmである。
[0020] ダブルへテロ接合構造の発光ダイオードを構成する半導体領域 3における n型半 導体層 6は、例えば
化学式 Al In Ga N、
x y 1-x-y
ここで χ及び yは 0≤χ< 1、
0≤y< l、を満足する数値、
で示される窒化物半導体に η型不純物をドーピングしたものであることが望ましく、 n 型 GaNであることがより望ましい。
[0021] n型半導体層 6の上の活性層 7は、例えば
化学式 Al In Ga N、
x y ト - y
ここで χ及び yは 0≤xく 1、
0≤y< l,を満足する数値、
で示される不純物非ドープの窒化物半導体であることが望ましく、 InGaNであること 力はり望ましい。なお、図 1では活性層 7が 1つの層で概略的に示されている力 実際 には周知の多重量子井戸構造を有している。勿論、活性層 7を 1つの層で構成する こともできる。また、活性層 7を省いて n型半導体層 6を p型半導体層 8に直接に接触 させる構成にすることもできる。また、この実施例では活性層 7に導電型決定不純物 力 Sドーピングされていないが、 p型又は n型不純物をドーピングすることもできる。
[0022] 活性層 7の上に配置された p型半導体層 8は、例えば、
化学式 Al In Ga N、
x y 1-x-y
• ここで x及び yは 0≤χ< 1、
0≤yく 1、を満足する数値、
で示される窒化物半導体に P型不純物をドーピングしたものであることが望ましぐ P 型 GaNであることがより望ましレ、。
023] p型半導体層 8の上に配置された p型捕助半導体層 9は、電流拡散機能及びォーミ ックコンタクト機能を有するものであって、例えば、 p型半導体層 8と同一の窒化物半 導体材料に P型半導体層 8よりも高い濃度に p型不純物をドープした GaN力 成る。 但し、この p型補助半導体層 9を複数の第 1及び第 2の層の積層体力 成る多層構造 に形成することができる。この多層構造の場合の第 1の層は、
化学式 Al M Ga N
X y ι-χ-y
ここで、前記 Mは、 In (インジウム)と B (ボロン)とから選択された少なくとも 1種の元素 前記 X及び yは、 0< χ^ 1、
0≤y< l,
x+y≤l を満足する数値、
• で示される材料に p型不純物がドーピングされた p型窒化物半導体であり、前記第 2 の層は、 ，
化学式 Al M Ga N
a b 1 - a- b
ここで、前記 Mは In (インジウム)と B (ボロン)とから選択された少なくとも 1種 の元素、
前記 a及ぴ bは、 0 a< l、
0≤b< l ,
a + b≤l, を満足させる数値、
で示される材料に P型不純物がドーピングされた P型窒化物半導体であることが望ま しい。
また、第 1の層は◦. 5〜10mnの厚さを有し、前記多層構造バッファ領域の前記第 2 の層は l〜100nmの厚さを有していることが望ましい。 なお、補助半導体層 9を省いて p型半導体層 8に第 1の電極 4を直接に接続すること もできる。 .
[0024] アノード電極としての第 1の電極 4は p型補助半導体層 9の主面即ち半導体領域 3 の他方の主面 13の中央一部の上に配置され、ここに電気的に接続されている。この 第 1の電極 4は、図示されていないワイヤ等の接続部材をボンディングするためのポ ンデイングパッド部分としての機能を有し、光非透過性に形成されている。力ソード電 極としての第 2の電極 5は支持基板 1の他方の主面 11即ち下面の全体に配置され、 ここに電気的に接続されている。
なお、補助半導体領域 9の表面に周知の光透過性電極を配置し、この上に第 1の 電極 4を配置することができる。
[0025] 第 1及び第 2の電極 4、 5間に順方向電圧を印加すると、活性層 7から光が一方の主 面 12と他方の主面 13との両方向に放射される。活性層 7から他方の主面 13側に放 射された光は他方の主面 13の第 1の電極 4で覆われていない部分から外部に取り出 される。活性層 7から一方の主面 12側に放射された光は光反射層 2で他方の主面 1 3側に反射されて外部に取り出される。
[0026] 図 1の半導体発光素子を製造する時には、まず、図 2に示す成長用基板 20を用意 する。成長用基板 20は、この上に半導体領域 3を気相成長させることができるもので あればどのようなものでもよぐ例えば、 0 3等の3— 5族半導体、又はシリコン、又は サファイア等力も選択される。この実施例では、低コスト化のために成長用基板 20が シリコンで形成されている。
[0027] 次に、成長用基板 20の上に図 1に示した p型補助半導体層 9と p型半導体層 8と活 性層 7と n型半導体層 6とを順次に周知の気相成長法で形成して発光機能を有する 半導体領域 3を得る。この気相成長時に p型捕助半導体層 9は、 p型半導体層 8、活 性層 7、 n型半導体層 6のバッファ層として機能する。
[0028] 次に、図 3に示すように半導体領域 3の一方の主面 12上に Ag又は Ag合金から成 る第 1の貼合せ層 2aを周知のスパッタリング方法で形成する。勿論、第 1の貼合せ層 2aをスパッタリング方法以外の別の蒸着方法等で形成することもできる。この第 1の貼 合せ層 2aの厚さは図 1に示した完成後の光反射層 2の約半分の厚さであることが望 ましい。
[0029] 次に、図 4に示すように図 1と同一構成の導電性を有するシリコンから成る支持基板
1を用意し、この一方の主面 10上に Ag又は Ag合金力も第 2の貼合せ層 2bを周知の スパッタリング方法で形成する。
[0030] 次に、図 5に示すように支持基板 1上の第 2の貼合せ層 2bに対して図 3に示した半 導体領域 3の一方の主面 12上の第 1の貼合せ層 2aを重ね合せ、且つ互いに加圧接 触させて例えば 210〜400°Cの熱処理を施して Ag又は Ag合金材料を相互に拡散 させて第 1及び第 2の貼合せ層 2a、 2bを一体化して光反射層 2を得る。この種の接 合は一般に拡散接合又は熱圧着と呼ばれている。第 1及び第 2の貼合せ層 2a、 2b が Agの場合には表面をエッチングして酸化又は硫ィヒ膜を除去した後に貼合せるの が望ましい。光反射層 2は既に説明したように支持基板 1及び半導体領域 3に良好に ォーミック接触し且つ比較的大き ヽ反射率を有する。
[0031] 次に、成長用基板 20を切削又はエッチングで除去して図 6に示す半導体基体を得 る。なお、図 3の貼付け工程前の状態で成長用基板 20を除去し、半導体領域 3のみ を第 1及び第 2の貼合せ層 2a、 2bを介して支持基板 1に貼付けることもできる。
[0032] 次に、図 1に示した第 1及び第 2の電極 4、 5を形成して半導体発光素子を完成させ る。なお、半導体発光素子を量産する時には、図 6に示す半導体基体を比較的広い 表面積を有するように形成し、複数の半導体発光素子のための複数の第 1の電極 4 を形成し、その後に半導体基体を分割して複数の個別の半導体発光素子を得る。
[0033] 本実施例は次の効果を有する。
(1) 図 7の特性線 A、 B、 C、 D、 Eは光反射層 2を Ag合金、 Ag、 Al、 Al合金、及び NiAuと Alの積層体で形成した場合の反射率を示す。この図 7から明らかなように特 性線 Aで示す Ag合金の反射率及び特性線 Bで示す Agの反射率は波長 40Q〜600 nmにおいて 90%以上であり、従来の特性線 Cで示す A1の反射率、特性線 Dで示す A1合金の反射率、特性線 Eで示す NiAuと A1の積層体の反射率よりも大きい。従って 、半導体発光素子の光取り出し効率を高くすることができる。
(2) 前記特許文献 1では光反射層と半導体領域との間にコンタクト用合金層が分散 配置されてレ、るのに対し、本実施例では光反射層 2が半導体領域 3及びシリコンから 成る支持基板 1に良好にォーミック接触し且つ半導体領域 3の一方の主面 12の実質 的に全体に接触している。従って、本実施例の半導体発光素子は、前記特許文献 1 よりも大きい光反射量を有し、且つ前記特許文献 1よりも小さい第 1及ぴ第 2の電極 4 、 5間の順方向電圧を有する。
(3) 前記特許文献 1ではォーミックコンタクト合金層と反射層との両方を設けることが 要求されたが、本実施例では光反射層 2を設けるのみで反射層とォーミック接触との 両方を得ることができ、製造工程が簡略化される。
(4) 光反射層 2を Ag合金で形成する場合には、 Agの酸化、硫化が抑制されるのみ でなぐ Agの凝集を防ぐことができ、反射特性の良い光反射層 2を容易に形成するこ とができる。
実施例 2
[0034] 次に、図 8を参照して実施例 2の半導体発光素子を説明する。但し、図 8及び後述 する図 9〜図 11において図 1〜図 6と実質的に同一の部分には同一の符号を付して その説明を省略する。
[0035] 図 8の半導体発光素子は、図 1の支持基板 1の形状と第 2の電極 5の位置と光反射 層 2のパターンとを変形し、且つ新たに電流プロック層 21を設けた他は図 1と同一に 形成したものである。図 8の導電性を有する支持基板 1の一方の主面 10は半導体領 域 3の一方の主面 12よりも大きい表面積を有している。従って、支持基板 1は半導体 領域 3の側面よりも外側に突出している。第 2の電極 5は支持基板 1の一方の主面 10 上に配置され、ここに電気的に接続されている。
[0036] 図 8の光反射層 2は半導体領域 3の一方の主面 12の中央部分に形成されておらず 、第 1の電極 4が対向す 部分よりも外側に形成されている。図 8の鎖線 22に示すよう に電流プロック層 21が半導体領域 3の一方の主面 12における第 1の電極 4に対向す る部分に接触している。絶縁層から成る電流ブロック層 21は、活性層 7の図 8で 2本 の鎖線 22の内側部分（中央部分）に電流が流れることを阻止又は抑制する機能を有 する。電流プロック層 21の大きさは鎮線 22で示す中央部分に一致していることが望 ましいが、これよりも小さくすること、又は大きくすることもできる。
図 8において、光反射層 2を半導体領域 3の一方の主面 12の第 1の電極 4に对向し ていない中央部分よりも外側の部分の全体に形成することが望ましい。しかし、光反 射層 2を半導体領域 3の一方の主面 12の第 1の電極 4に対向していない中央部分よ りも外側の部分の 50%~100%、より好ましくは 90%〜100%の範囲に形成すること もできる。
[0037] 図 8では電流プロック層 21が半導体領域 3の一方の主面 12から支持基板 1の一方 の主面 10に至るように形成されているが、この代りに電流ブロック層 21を図 3で実線 で示し、図 8で鎖線で示す第 1の貼合せ層 2aの中央に相当する部分のみに形成す ることができる。この場合には、図 8で鎖線で示す第 2の貼合せ層 2bが、後述する図 9と同様に電流ブロック層 21を覆うように形成される。また、電流ブロック層 21を絶縁 層で形成する代りに半導体領域 3との間の接触抵抗が大きい金属層又は半導体層 で形成すること、又は空隙で形成することができる。 , '
[0038] 図 8の実施例 2は、図 1の実施例 1と同一の効果を有する他に、電流ブロック層 21 の働きによる光取り出し効率を向上させる効果を有する。即ち、半導体領域 3の他方 の主面 13の中央部分に配置された第 1の電極 4は図示されていないワイヤ等の接続 部材を接続するためのボンディングパッドとして使用されるために比較的厚く形成さ れており、活性層 7から放射された光を透過させない。従って、活性層 7の第 1の電極 4に対向する部分に流れる電流は光の取り出しに無関係な無効電流である。電流プ ロック層 21を設けると外部への光の取り出しに対する寄与が少ない活性層 7の中央 部分の電流が抑制され、外部への光の取り出しに対する寄与の大き 、活性層 7の外 周部分の電流が増大し、発光効率が向上する。なお、図 8の電流プロック層 21は図 1 の第 2の電極 5を支持基板 1の第 2の主面 11に配置する半導体発光素子にも適用可 能である。
実施例 3
[0039] 図 9に示す実施例 3の半導体発光素子は、図 1の支持基板 1の大きさ、第 2の貼合 せ層 2bの大きさ、及ぴ第 2の電極 5の位置を変形し、更に、電流プロック層 21を設け 、この他は図 1と同一に形成したものである。
[0040] 図 9の支持基板 1は、図 8と同様に半導体領域 3の一方の主面 12よりも大きい一方 の主面 10を有する。また、 Ag又は Ag合金等の金属力も成る第 2の貼合せ層 2bが支 持基板:!の一方の主面 10の外周部分まで延びている。第 2の電極 5は第 2の貼合せ 層 2bに対して電気的に接続されている。図 9の電流プロック層 21は、光反射層 2を構 成する第 1の貼合せ層 2aの中央に配置されている。
[0041] 図 9の実施例 3は、図 1の実施例 1及び図 8の実施例 2と同一の効果を有する他に、 支持基板 1として導電性が低い材料を使用できるという効果を有する。即ち、図 9の 実施例の支持基板 1は電流通路として使用されていないので、支持基板 1を光反射 層 2に低抵抗接触しない半導体又は絶縁体で形成できる。なお、図 9において、シリ コン支持基板 1と第 2の貼合せ層 2bとの組合せを、支持基板と呼ぶこともできる。 実施例 4
[0042] 図 10に示す実施例 4の半導体発光素子は、図 1の支持基板 1の代りに光反射層 2 に対して接合可能な金属から成る支持基板 laを設け、且つ半導体領域 3の一方の 主面 12に形成された光反射層 2に対して金属製支持基板 1 aを直接に又は導電性 接合材を介して結合させ、更に電流プロック層 21と絶縁性保護膜 22とを設け、この 他は図 1と同一に構成したものである。
[0043] 図 10の実施例の光反射層 2は、図 3に示した半導体領域 3側の第 1の貼合せ層 2a と同様なもののみ力 成る。支持基板 laは光反射層 2に結合可能な金属から成り、 貼合せ前において図 4に示した第 2の貼合せ層 2bに相当するものを有さない。 絶縁性保護膜 22は半導体発光素子を被覆する周知の光透過性樹脂よりも半導体 領域 3の側面に対する密着性の高いシリコン酸ィヒ物等の絶縁膜から成り、半導体領 域 3の少なくとも側面を覆うように設けられている。なお、図 1、図 8〜図 11では図示を 簡略ィヒするために半導体領域 3の側面が垂直に示されているが、実際には傾斜を有 する。保護膜 22は半導体領域 3の側面のリーク電流及び短絡を防ぐために寄与する 。特に、光反射層 2を構成する Ag又は Ag合金はマイグレーション即ち移動が生じ易 レ、が、保護膜 22を設けると、半導体領域 3の側面に対する Ag又は Ag合金の直接の 付着を防ぐことができる。
この図 10の実施例 4は、図 1と同様な光反射層 2の効果、及び図 8と同様な電流ブ ロック層 21の効果も有する。
なお、図 10の絶縁性保護膜 22と同様なものを図 1、図 8、及び図 9に示す半導体 領域 3の側面に形成することが望ましい。
実施例 5
[0044] 図 11に示す実施例 5の半導体発光素子は、図 1に波長変換層 23及ぴ光透過性電 極 4aを付加し、この他は図 1と同一に形成したものである。 '
[0045] 波長変換層 23は、活性層 7から放射された光の波長を変換する機能を有する周知 の蛍光体膜から成る。波長変換層 23は光反射層 2と半導体領域 3との間に断面形状 において分散配置された複数の島力も成る。なお、波長変換層 23は、平面形状にお いて複数の島、又は格子状、又は複数の帯によって形成され、半導体領域 3の一方 の主面 12の一部のみに接触する。但し、波長変換層 23をその厚み方向の抵抗を無 視できる程度に薄く形成する場合には、半導体領域 3の一方の主面 12の全体に設 けることもできる。
[0046] 活性層 7から放射された光は半導体領域 3の他方の主面 13側に直接に取り出され ると共に光反射層 2で反射して取り出される。また、活性層 7から放射された光は波長 変換層 23で異なる波長に変換され、これが他方の主面 12側に反射して取り出される 。従って、活性層 7から放射された光と波長変換層 23で変換された光との混合光を 半導体領域 3の他方の主面 13から取り出すことができる。
[0047] 図 11では第 1の電極 4' が光透過性電極 4aとボンディングパッド電極 4bとから成る 。光透過性電極 4aは半導体領域 3の他方の主面 13のほぼ全部を覆うように形成さ れ、ボンディングパッド電極 4bよりも大きな表面積を有し、半導体領域 3の外周側部 分に比較的良好に電流を流すために寄与する。図 11のボンディングパット電極 4bは 、図 1、図 7〜図 10で示した第 1の電極 4と同様に半導体領域 3の他方の主面 13の 中央一部のみに対向するパターンを有し、光非透過部分と呼ぶこともできるものであ る。
なお、図 11の光透過性電極 4aを、図 1、図 8〜図 10の半導体発光素子にも設ける ことができる。
[0048] 図 11の実施例 5は、前述の波長変換層 23の効果の他に、図 1と同様な光反射層 2 の効果も有する。なお、図 11の波長変換層 23を図 8〜図 10の半導体発光素子にも 適用可能である。 0
15
[0049] 本発明は上述の実施例に限定されるものでなぐ例えば次に変形が可能なもので ある。
(1) 半導体領域 3を窒化物半導体以外の AlGalnP系半導体等の別の半導体で形 成すること力 Sできる。
• (2) 光反射層 2と n型半導体層 6との間に AIInGaN等力 成るバッファ層を介在さ せることができる。
(3) 半導体領域 3の他方の主面 13に光の取り出し効率の増大に寄与する多数の 凹凸を形成することができる。
(4) 支持基板 1を金属基板とする場合には、これを電極として使用して第 2の電極 5 を省くこと力 Sできる。
(5) 光反射層 2に対して金属を比較的厚くメツキすることによって支持基板 1を形成 できる。
(6) 半導体領域 3の各層の導電型を図 1の実施例と逆にすることができる。
(7) 支持基板 1を半導体で形成する場合にはここにダイオード等の半導体素子を 形成することができる。
(8) 光透過性電極を半導体領域 3の他方の主面 13の上に配置する場合は、第 1の 電極 4と半導体領域 3との間に電流ブロック層を設けることができる。
(9) 図 3の第 1の貼合せ層 2aを省き、図 4の第 2の貼合せ層 2bを半導体領域 3に接 合することができる。
産業上の利用可能性
[0050] 本発明は、表示器又はランプ等の半導体発光素子に利用可能である。

Claims

請求の範囲
[1] 支持基板と、
前記支持基板の一方の主面に配置された銀又は銀合金から成る光反射層と、 発光に必要な複数の半導体層を含み且つ前記光反射層に対して電気的に接続さ れている一方の主面と光を取り出すための他方の主面とを有している半導体領域と、 前記半導体領域の他方の主面に接続された電極と
を備えてレ、ることを特徴とする半導体発光素子。
[2] 前記光反射層は、
Agと、
Cu、 Au、 Pd、 Nd、 Si、 Ir、 Ni、 W、 Zn、 Ga、 Ti、 Mg、 Y、 In、及び Snから選択され た少なくとも 1つの添カ卩元素と
の合金力 成ることを特徴とする請求項 1記載の半導体発光素子。
[3] 前記 Agに対する前記添加元素の割合は 0. 5〜10重量％であることを特徴とする 請求項 2記載の半導体発光素子。
[4] 前記光反射層は、 50〜： 1500nmの厚さを有していることを特徴とする請求項 1又は
2又は 3記載の半導体発光素子。
[5] 前記半導体領域は窒化物半導体から成ることを特徴とする請求項 1記載の半導体 発光素子。
[6] 前記電極は光非透過電極又は光非透過部分を有する電極であり、前記光非透過 電極又は前記光非透過部分は前記半導体領域の他方の主面の一部の上に配置さ れており、前記光非透過電極又は前記光非透過部分と前記支持基板との間に電流 プロック層が配置されていることを特徵とする請求項 1記載の半導体発光素子。
[7] 更に、前記半導体領域と前記光反射層との間に配置された波長変換層を有するこ とを特徴とする請求項 1記載の半導体発光素子。
[8] 半導体を成長させるための成長用基板を用意する工程と、
前記成長用基板の一方の主面上に発光に必要な複数の半導体層を含む半導体 領域を気相成長方法によって形成する工程と、
支持基板を用意する工程と、 前記半導体領域の一方の主面と前記支持基板の一方の主面との内の少なくとも一 方に銀又は銀合金から成る光反射層を形成する工程と、
前記支持基板の一方の主面と前記半導体領域の一方の主面とを前記光反射層を 介して貼付ける工程と
を備えていることを特徴とする半導体発光素子の製造方法。
更に、前記貼付け工程の前又は後に前記成長用基板を除去する工程と、 前記半導体領域の他方の主面に電極を形成する工程と
を備えていることを特徴とする請求項 8記載の半導体発光素子の製造方法。
PCT/JP2005/012210 2004-07-07 2005-07-01 半導体発光素子及びその製造方法 WO2006004042A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/619,079 US7675070B2 (en) 2004-07-07 2007-01-02 LED having a reflector layer of improved contact ohmicity

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004200849A JP3994287B2 (ja) 2004-07-07 2004-07-07 半導体発光素子
JP2004-200849 2004-07-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/619,079 Continuation US7675070B2 (en) 2004-07-07 2007-01-02 LED having a reflector layer of improved contact ohmicity

Publications (2)

Publication Number Publication Date
WO2006004042A1 WO2006004042A1 (ja) 2006-01-12
WO2006004042A9 true WO2006004042A9 (ja) 2006-03-16

Family

ID=35782845

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/012210 WO2006004042A1 (ja) 2004-07-07 2005-07-01 半導体発光素子及びその製造方法

Country Status (4)

Country Link
US (1) US7675070B2 (ja)
JP (1) JP3994287B2 (ja)
TW (1) TWI274429B (ja)
WO (1) WO2006004042A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804100B2 (en) * 2005-03-14 2010-09-28 Philips Lumileds Lighting Company, Llc Polarization-reversed III-nitride light emitting device
TWI288979B (en) * 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
JP5261923B2 (ja) * 2006-10-17 2013-08-14 サンケン電気株式会社 化合物半導体素子
US7795054B2 (en) 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
JP2008226866A (ja) * 2007-02-13 2008-09-25 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
US8026527B2 (en) * 2007-12-06 2011-09-27 Bridgelux, Inc. LED structure
KR20090072980A (ko) * 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
KR100934957B1 (ko) * 2008-02-22 2010-01-06 한국과학기술연구원 압전 폴리머 기판을 이용한 하이브리드 전기소자와 그제조방법
WO2009117849A1 (en) * 2008-03-26 2009-10-01 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with a highly reflective ohmic-electrode
DE102009025015A1 (de) * 2008-07-08 2010-02-18 Seoul Opto Device Co. Ltd., Ansan Lichtemittierende Vorrichtung und Verfahren zu ihrer Herstellung
KR100999699B1 (ko) * 2008-09-01 2010-12-08 엘지이노텍 주식회사 발광 소자 패키지
JP5288967B2 (ja) * 2008-09-22 2013-09-11 ユー・ディー・シー アイルランド リミテッド 発光素子及びその製造方法、並びに該発光素子を備えるディスプレイ
JP2011035017A (ja) 2009-07-30 2011-02-17 Hitachi Cable Ltd 発光素子
KR101712094B1 (ko) * 2009-11-27 2017-03-03 포항공과대학교 산학협력단 질화물갈륨계 수직 발광다이오드 및 그 제조 방법
KR20120039412A (ko) * 2010-10-15 2012-04-25 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
JP2012122115A (ja) * 2010-12-10 2012-06-28 Mitsubishi Shindoh Co Ltd 銅又は銅合金板へのＡｇ−Ｓｎめっき方法及びその方法により製造されたＡｇ−Ｓｎめっきが施された銅或いは銅合金板
CN103682020A (zh) * 2012-08-31 2014-03-26 展晶科技(深圳)有限公司 发光二极管晶粒的制造方法
DE102013103216A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip
JP6332301B2 (ja) * 2016-02-25 2018-05-30 日亜化学工業株式会社 発光素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072818A (en) * 1996-03-28 2000-06-06 Fuji Photo Film Co., Ltd. Semiconductor light emission device
KR100447367B1 (ko) * 1997-03-07 2004-09-08 샤프 가부시키가이샤 다중 양자 웰 구조 활성층을 갖는 질화갈륨계 반도체 발광 소자 및 반도체 레이저 광원 장치
JP3130292B2 (ja) * 1997-10-14 2001-01-31 松下電子工業株式会社 半導体発光装置及びその製造方法
JP3087742B2 (ja) * 1998-07-09 2000-09-11 住友電気工業株式会社 白色ｌｅｄ
JP3893874B2 (ja) * 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP2001196629A (ja) * 2000-01-07 2001-07-19 Denso Corp 半導体発光装置及びその製造方法
JP2002151733A (ja) * 2000-11-15 2002-05-24 Hitachi Cable Ltd 発光ダイオードおよびその製造方法
JP2002217450A (ja) 2001-01-22 2002-08-02 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2003163366A (ja) * 2001-11-26 2003-06-06 Sanyo Electric Co Ltd 発光ダイオード
JP4074505B2 (ja) * 2002-10-25 2008-04-09 ローム株式会社 半導体発光素子の製法
JP3795007B2 (ja) * 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
JP4371714B2 (ja) * 2003-06-16 2009-11-25 日亜化学工業株式会社 窒化物半導体レーザ素子

Also Published As

Publication number Publication date
WO2006004042A1 (ja) 2006-01-12
US7675070B2 (en) 2010-03-09
US20070102711A1 (en) 2007-05-10
JP2006024701A (ja) 2006-01-26
TW200608607A (en) 2006-03-01
JP3994287B2 (ja) 2007-10-17
TWI274429B (en) 2007-02-21

Similar Documents

Publication Publication Date Title
WO2006004042A9 (ja) 半導体発光素子及びその製造方法
JP4183299B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5305790B2 (ja) 半導体発光素子
US20040104395A1 (en) Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device
JP5179766B2 (ja) 半導体発光装置およびその製造方法
JP4449405B2 (ja) 窒化物半導体発光素子およびその製造方法
KR100910964B1 (ko) 오믹 전극 및 이의 형성 방법
JPWO2006082687A1 (ja) ＧａＮ系発光ダイオードおよび発光装置
JP2006100500A (ja) 半導体発光素子及びその製造方法
JP2005277372A (ja) 半導体発光素子及びその製造方法
JP2014044971A (ja) 半導体発光素子
JP2000294837A (ja) 窒化ガリウム系化合物半導体発光素子
WO2006011362A1 (ja) 窒化物半導体装置
JP5780242B2 (ja) 窒化物系半導体発光素子
JP4164689B2 (ja) 半導体発光素子
US6946372B2 (en) Method of manufacturing gallium nitride based semiconductor light emitting device
JP2004207508A (ja) 発光素子及びその製造方法
KR20090079122A (ko) 반사 구조물 및 이를 구비하는 발광 장치
JP3997523B2 (ja) 発光素子
KR20120125387A (ko) 질화물 반도체 발광 소자 및 그의 제조 방법
JP4622426B2 (ja) 半導体発光素子
KR100638862B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법
JP2004235505A (ja) 発光素子及び半導体素子用オーミック電極構造
KR20110088469A (ko) 반도체 발광 소자 및 이의 제조 방법
WO2008084950A1 (en) Ohmic electrode and method for forming the same

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

COP Corrected version of pamphlet

Free format text: SECOND PUBLISHED PAGE 1/5, DRAWINGS, REPLACED BY CORRECT PAGE 2/5

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11619079

Country of ref document: US

NENP Non-entry into the national phase in:

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 11619079

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase in:

Ref country code: JP