JP4074505B2 - 半導体発光素子の製法 - Google Patents
半導体発光素子の製法 Download PDFInfo
- Publication number
- JP4074505B2 JP4074505B2 JP2002310864A JP2002310864A JP4074505B2 JP 4074505 B2 JP4074505 B2 JP 4074505B2 JP 2002310864 A JP2002310864 A JP 2002310864A JP 2002310864 A JP2002310864 A JP 2002310864A JP 4074505 B2 JP4074505 B2 JP 4074505B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- metal
- metal layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、化合物半導体からなり、発光層形成部を有する半導体積層部と導電性基板とを接合することにより形成する半導体発光素子の製法に関する。さらに詳しくは、半導体積層部と導電性基板とを全面均一な貼り付けを可能とし、動作不良を発生させず、歩留りおよび信頼性が高く、かつ、外部への光の取出し効率が高い半導体発光素子の製法に関する。
【0002】
【従来の技術】
従来のInGaAlP系化合物半導体を用いた半導体発光素子は、たとえば図2に示されるように、GaAsからなる半導体基板8上に、InGaAlP系の半導体材料からなるダブルヘテロ接合構造の発光層形成部3、AlGaAs系半導体材料からなるウィンドウ層4、およびコンタクト層5などからなる半導体積層部10が形成され、コンタクト層5上にAu-Be合金などからなる第1電極6、半導体基板1の裏面側にAu-Ge合金などからなる第2電極7がそれぞれ設けられることにより形成されている。
【0003】
このような構造では、基板のGaAsが発光層形成部3から発光した光に対して吸収する材料であるため、発光した光で基板側に進んだ光の殆どが吸収されてしまい無駄になるという問題がある。そのため図3(a)〜(b)に示されるように、GaAs基板8上に前述のような構造の半導体積層部10を積層し、半導体積層部10の表面に真空蒸着などでAu-Ge合金からなる金属層21を形成し、一方で、発光層形成部から発光した光を吸収しないシリコン基板1などに同様にAu-Ge合金からなる金属層22を形成し、互いの金属層21、22を高温加熱下で貼り合わせ(図3(a)参照)、GaAs基板を除去した後、電極7、8を形成して素子を作製することで、基板での吸収をなくし、光取出し効率を向上させる構造(図3(b)参照)などが提案されている(たとえば特許文献1参照)。
【0004】
【特許文献1】
特開2001−339100号公報(図2)
【0005】
【発明が解決しようとする課題】
前述のように、シリコン基板を貼り合わせることにより、発光層形成部から発光した光は、活性層から基板側に向った光も基板で吸収されることがなく、比較的有効に取り出せるとして重用されている。
【0006】
しかしながら、導電性基板と半導体積層部の貼り合わせは、ウェハ単位で行われるため、ウェハ面内に1μm以上の凹凸や反りがあった場合、ウェハ全体を完全に密着して接着することが困難となり、ウェハ面内の一部に隙間が生じることになる。この隙間が発生することにより隙間部分に形成される素子は、導電性基板と半導体積層部の間で接合不良を起こし通電不良となるため、1ウェハからの素子の取れ数が減少することになる。さらに、素子によっては、素子作製直後には通電不良を起こしていないものの、その後の工程やユーザーでの使用時に、接合が弱いため剥離を起こし通電不良となったりするという素子の信頼性に乏しいという問題もある。
【0007】
さらに、金属層は、半導体積層部や導電性基板とオーミックコンタクトをとるためにAu-GeやAu-ZnなどのAuを大量に含む層からなっているため、従来の金属層間で接合させる製法では、高温で接合する際、金属層中のAuが半導体積層部側へ拡散し、半導体積層部と金属層の界面で吸収領域を形成し、発光層形成部から発光した光は、吸収領域で吸収されてしまい、わざわざ基板を貼り替えている割に輝度が向上せず、費用対効果の点からも好ましくない。
【0008】
本発明は、このような状況に鑑みてなされたもので、半導体積層部と導電性基板とを全面均一に貼り付け可能とし、動作不良を発生させず歩留りおよび信頼性が高く、かつ、外部への光の取出し効率の高い半導体発光素子の製法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明による半導体発光素子の製法は、表面側に金属層が設けられ、発光層形成部を有する半導体積層部の該金属層と導電性基板とを接合することにより形成する半導体発光素子の製法であって、前記半導体積層部の前記金属層と前記導電性基板との間に、10μm厚以上の低融点金属からなる接着用金属シートを介在させ、5×10 3 〜5×10 4 Paの圧力で前記金属層の接合面と垂直方向に加圧しながら、前記接着用金属シートを溶融して前記半導体積層部と前記導電性基板とをウェハの状態で接合することを特徴とする。
前記金属層を、Au - Zn合金もしくはAu - Be合金、またはAu - Ge合金に、さらにAgを添加することにより形成することが、金属層と金属シートとの接合性が向上するため好ましい。また、前記金属層の表面に、Ag層、またはAgを90at%以上含有するAg - Zn合金もしくはAg - Au合金からなる反射層を形成することが高反射となり輝度がさらに向上する点で好ましい。
【0010】
ここに低融点金属とは、接合部に設けられる他の金属層よりも融点の低い金属を意味し、他の金属層と半導体積層部の間で金属の相互拡散がほとんど起こらない程度の温度の融点をもつ金属をいう。
【0011】
この製法により、ウェハ面内に1μm以上の凹凸や反りがあった場合であっても、接着用金属シートが溶けて接着する際に凹部や反りによる隙間に低融点金属が流れ込み、ウェハ全体を完全に密着して接合することが可能となる。したがって、ウェハ全面で通電不良のない完全な接合がなされた素子が形成されることになり、1ウェハからの素子の取れ数が大幅に増加することになる。また、その後の工程やユーザーでの使用時にも導電性基板が剥離を起こすこともなく、高信頼性の素子が得られる。
【0012】
さらに、接着用金属シートは低融点金属からなるため、半導体積層部と導電性基板とを低温で接合することができ、接合の際、高温下に曝されることがないため、半導体積層部への金属層に含まれるAuの拡散が抑制され、吸収領域が形成されるのを防止することができ、輝度が向上する。
【0013】
【発明の実施の形態】
つぎに、本発明の半導体発光素子の製法を図1を参照しながら説明する。本発明による半導体発光素子の製法は、たとえば図1(a)〜(d)にその一実施形態であるLEDチップの工程説明図が示されるように、半導体積層部10を形成すると共に、その接着面側に金属層21を設け、ついで導電性基板1と接着用金属シート2を挟んで加圧し接着するものである。本発明では、この接着用金属シート2に、10μm厚以上の低融点金属を用いることに特徴がある。
【0014】
まず、図1(a)に示されるように、半導体基板8上に発光層形成部3を有する半導体積層部10を結晶成長し、さらに金属層21を半導体積層部10表面に真空蒸着やスパッタなどにより形成する。
【0015】
たとえば図1に示される例では、半導体基板8上にコンタクト層5、ウィンドウ層4、発光層形成部3を順次結晶成長することで半導体積層部10を形成している。コンタクト層5は、第1電極6とオーミック接触をとるための層であり、たとえば0.1〜1μm程度のn形GaAsからなる。なお、最終的にウィンドウ層4に直接第1電極6が接合される場合には、コンタクト層5は不要である。また、ウインドウ層4は、電流を素子全体に広げると共に、光を吸収しないようなバンドギャップの材料、たとえば1〜10μm程度のn形AlzGa1-zAs(0.5≦z≦0.8)からなり、また、できるだけ厚くして側面から光を取り出せるようにすることが好ましい。
【0016】
発光層形成部3の形成は、たとえばコンタクト層5、ウィンドウ層4を成長後、その上に連続して、活性層3bよりバンドギャップが大きく屈折率の小さい材料からなるn形クラッド層3a、活性層3b、および活性層3bよりバンドギャップが大きく屈折率の小さい材料からなるp形クラッド層3cを順次積層することにより行われる。また、活性層3bは、バルク構造でもよいし量子井戸構造でもよい。なお、p形クラッド層3cを半導体基板8側に設けることも可能であり、その場合には、p形コンタクト層5、p形ウィンドウ層4、p形クラッド層3c、活性層3bおよびn形クラッド層3aの順に積層する。半導体材料としては、たとえば、赤色光を得るためにはInGaAlP系材料、赤外光を得るためにはAlGaAs系材料、が主として用いられる。この発光層形成部3の成長は、目的とする素子の発光波長などにより必要な組成(Alの組成比を変えたり、ドーパントをドーピングしたりする)にしたり、必要な厚さに成長される。ここにInGaAlP系材料とは、In0.49(Ga1-x Alx )0.51Pの形で表され、xの値が0と1との間で種々の値のときの材料を意味する。なお、Inと(Alx Ga1-x )の混晶比率の0.49および0.51はInGaAlP系材料が積層されるGaAsなどの半導体基板と格子整合される比率であることを意味し、AlGaAs系材料とは、AlyGa1-yAsの形で表され、yの値が0と1との間で種々の値のときの材料を意味する。
【0017】
なお、図1の例では示されていないが、p形クラッド層3c上に、屈折率の異なる半導体層をλ/(4n)(λは発光波長、nは半導体層の屈折率)の厚さで交互に5〜40層づつ程度積層する反射層(DBR)を挿入してもよい。この場合には、p形クラッド層3cの結晶成長後、連続して反射層(DBR)を結晶成長することにより形成する。反射層を挿入することで、金属シート2の手前である程度の光を反射することができるからである。反射層(DBR)は、活性層3bよりもバンドギャップが大きい層、たとえばAlGaAsのAlの組成を変更した積層構造により得られる。
【0018】
具体的には、n形GaAs基板8をMOCVD(有機金属気相成長)装置内に入れ、反応ガスのトリエチルガリウム(以下、TEGという)、トリメチルアルミニウム(以下、TMAという)、トリメチルインジウム(以下、TMInという)、ホスフィン(以下、PH3 という)、アルシン(以下、AsH3 )およびn形ドーパントガスとしてのH2 Seをキャリアガスの水素(H2 )と共に適宜導入し、500〜700℃程度でエピタキシャル成長し、n形でキャリア濃度が1×1017〜1×1021cm-3程度のたとえばGaAsからなるn形コンタクト層5を0.1〜1μm程度、n形でキャリア濃度が1×1017〜1×1020cm-3程度のたとえばAl0.7Ga0.3Asからなるn形ウィンドウ層4を1〜10μm程度、n形でキャリア濃度が1×1016〜1×1019cm-3程度のIn0.49(Ga0.3Al0.7 )0.51Pからなるn形クラッド層3aを0.1〜2μm程度エピタキシャル成長する。ついで、たとえばノンドープのIn0.49(Ga0.8 Al0.2 )0.51Pからなる活性層3bを0.1〜2μm程度、さらにn形クラッド層3aと同様の反応ガスで、ドーパントガスをジメチル亜鉛(DMZn)にして、p形でキャリア濃度が1×1017〜1×1019cm-3程度のたとえばIn0.49(Ga0.3 Al0.7 )0.51Pからなるp形クラッド層3cを0.1〜2μm程度、それぞれ成長する。
【0019】
つぎに、半導体積層部10の半導体基板8と反対側の面上に金属層21を真空蒸着やスパッタなどにより形成し、その後、熱処理を行うことで半導体積層部10と金属層21の間のオーミック接触を形成する。
【0020】
熱処理は、たとえば熱処理炉内に半導体積層部10上に金属層21を形成した半導体基板8を投入し、300〜400℃程度の常圧の窒素雰囲気下で行う。なお、これ以外の方法(RTA法など)でも行うことができるのは言うまでもない。
【0021】
金属層21の形成は、スパッタや真空蒸着などによって、半導体積層部10の金属層21と接する層がp形であればAu-Zn合金やAu-Be合金、n形であればAu-Ge合金の材料を用いて行う。また、形成される金属層21は、半導体積層部10とオーミック接触できる最低限の厚さ、たとえば0.05〜1μm程度、さらに好ましくは、0.1〜0.6μm程度の厚さを有すればよく、また、このように厚さを薄くしたり、その他金属層21を部分的に欠落して形成することで、金属層21のAuの絶対量を減らし、後述する吸収領域の形成を抑制することも可能である。さらに、Agが金属シート2との接合相性がよいことを利用して、金属層21の形成の際、Agを少量、同時にスパッタすることなどにより混入することで、Agを含有した金属層21と金属シート2の接合相性がよくなり、異種金属間接合を容易に行える点でより好ましい。
【0022】
また、金属層21の形成後その上部に、たとえばAuよりも反射率の高いAgを用いたAg層、Ag-Zn層(90at%以上のAg含有)、またはAg-Au層(90at%以上のAg含有)などからなる図示しない反射層を真空蒸着やスパッタなどにより0.05〜1μm程度、続けて形成すれば、より高反射となり輝度がさらに向上できる点で好ましい。
【0023】
具体的には、半導体積層部10のp形クラッド層3cの上にAu-Be合金からなる金属層21を真空蒸着やスパッタにより0.2μm程度形成後、300〜400℃程度の常圧窒素雰囲気でシンターを行い、金属の相互拡散により半導体積層部10と金属層21とのオーミック接触を形成する。また、金属層21を部分的に欠落させ、欠落部にSiO2などを埋め込む場合には、真空蒸着やスパッタで金属層21を形成する前に、SiO2などをスパッタやCVDなどで全面に0.05μm程度形成後、フォトレジスト工程にて、レジストのパターニングを行い、レジストに覆われていない部分のSiO2などをウェットエッチングする。その後、金属層21を真空蒸着やスパッタにより0.2μm程度、全面に形成した後、レジストを剥離することで得られる。さらに、図示しない反射層を設ける場合には、金属層21の形成した後、続けて真空蒸着やスパッタによりAgからなる層を0.1μm程度形成する。
【0024】
一方、図1(b)に示されるように、導電性基板1がシリコン基板のような半導体基板の場合には、導電性基板1上に金属層22および第2電極7を真空蒸着やスパッタなどにより形成し、その後、熱処理を行うことで導電性基板1と金属層22の間のオーミック接触をとる。導電性基板1が金属基板である場合には必ずしもこれらは必要ではない。また、金属層22と第2電極7の形成はどちらを先に行ってもよい。熱処理は、上述の半導体積層部と金属層21の間の熱処理と同様の方法で行う。金属層22と第2電極7の熱処理を別々に行ってもよいが、高温に長時間曝されることを避けるため同時に行うのが望ましい。
【0025】
導電性基板1は、シリコン基板やGaP基板などの半導体基板でも、Al基板などの金属基板でもよい。図1(b)に示される例では半導体基板であるシリコン基板を用いている。シリコン基板は、p形、n形のいずれでもよく、導電性となっており電流注入を阻害しない程度のキャリア濃度を有すればよい。また、第2電極7や金属層22と接合する付近をオーミック接触させるため、表面にAsやBなどをさらに拡散させ、高濃度領域を形成した後、第2電極7や金属層22を形成することががより確実にオーミック接触をとる上で望ましい。さらに、導電性基板1側に向かう発光層形成部3で発光した光は、金属層21で大部分反射されるため、光を吸収するGaAs基板などを用いることもできる。なお、導電性基板1として半導体基板を用いる場合には、図1(b)に示されるような第2電極7および半導体基板とオーミックコンタクトを得るための金属層22が必要となるが、金属基板を用いる場合には、直接端子接続できるため第2電極7および金属層22は必ずしも必要ではない。
【0026】
第2電極7は、0.1〜1μm程度の厚さのAu-Zn合金やAu-Be合金など、半導体基板(導電性基板1)とオーミック接触できる材料からなっており、半導体積層部10の導電形が逆の場合には、Au-Ge合金などからなっている。第2電極7は、従来技術の図3(a)〜(b)に示されるように、貼り合わせた後に形成してもよいが、貼り合わせ前に形成しておく方が、金属層22と同時に熱処理できる点、および、貼り合わせ後、熱処理を行わなくて済み、金属層21のAuが高温に曝されることがなくなり、拡散を防止できる点からより望ましい。
【0027】
金属層22は、半導体基板(導電性基板1)がp形の場合には0.1〜1μm程度のAu-Zn合金やAu-Be合金などからなり、n形の場合にはAu-Ge合金などからなる。また、金属層22の形成の際、金属層21の場合と同様の方法でAgを少量混入させると、金属層22と接着用金属シート2の接合相性がよくなるため望ましい。
【0028】
具体的には、導電性n形シリコン基板1上にAu-Ge合金からなる金属層22を0.1〜1μm程度、Au-Ge合金からなる第2電極7を0.1〜1μm程度、真空蒸着やスパッタにより形成後、300〜400℃の熱処理を行い、金属の相互拡散により導電性基板1と金属層22および第2電極7とのオーミック接触を形成している。
【0029】
つぎに、図1(c)に示されるように、半導体積層部10と導電性基板1との間に接着用金属シート2を介して半導体積層部10と導電性基板1とを接合する。
【0030】
半導体積層部10と導電性基板1との接合は、常圧窒素雰囲気下で、半導体積層部10の金属層21と導電性基板1の金属層22の間に接着用金属シート2を挟み込み、半導体積層部10が形成されている半導体基板8と導電性基板1を接着面に垂直な方向に加圧することで行われる。また、導電性基板1が金属基板からなる場合には、半導体積層部10の金属層21と金属基板1の間に接着用金属シート2を挟み込む。
【0031】
挟み込んだ接着用金属シート2は、加熱されることにより、融点に達し溶け始め、反りや凹部などの隙間に入り込み、接着されることになる。なお、接着用金属シート2を厚めのシートを用いる場合、溶けた金属が接合外周部にはみ出すことにもなり、最終的には5〜500μm厚で接着される。この場合接着後、外周部を除去すれば半導体積層部と導電性基板との間で短絡するという問題も発生しない。また、加圧は、接着面に垂直な方向に半導体積層部10が形成されている半導体基板8と導電性基板1を5×103〜5×104Pa程度の圧力で行う。たとえば、導電性基板1が2インチであれば、25N程度の力を加えることで接着される。なお、圧力を変化させれば最終的な接着用金属シート2の厚さを変化させることもできる。さらに、処理を行う雰囲気は、窒素雰囲気に限定されることはなく、たとえば水素雰囲気などで行ってもよいし、さらには減圧および加圧雰囲気下で行ってもよい。要するに、どのような雰囲気下であっても、他の金属層と半導体積層部10との間でほとんど相互拡散を生じないような温度以下で行えばよい。
【0032】
接着用金属シート2とは、10μm厚以上の低融点金属からなる金属をシート状にしたものをいい、また、低融点金属とは、接合部に設けられる他の金属層よりも融点の低い金属を意味し、他の金属層と半導体積層部10の間で金属の相互拡散がほとんど起こらない程度の温度の融点をもつ金属をいう。接着用金属シート2は、導電性基板1と半導体積層部10とを接合するためのものであり、たとえば、In、Zn、あるいはZn-Al合金などの金属をシート状にしたものからなる。導電性基板1や半導体積層部10を形成するための半導体基板1ウェハとほぼ同じ大きさになるように加工されている。なお、厚さを10μm厚以上とするのは、貼り合わせの際に、接着用金属シート2溶けることで数μm程度薄くなるからであり、厚さの上限はとくにないが、厚すぎると接合外周部からはみ出す量が増えてしまうため、2mm以下程度とすることが実用的な面から望ましい。
【0033】
具体的には、上述のGaAs基板上に形成された半導体積層部10の表面の金属層21と、導電性シリコン基板1の表面の金属層22を対向させ、10μm〜2mm程度、より好ましくは、20μm程度の厚さのInからなる接着用金属シート2を介して重ね合わせ、常圧窒素雰囲気で150〜300℃に、より好ましくは、200℃程度に加熱しながら、半導体積層部10が形成されている半導体基板8と導電性基板1を5×103〜5×104Pa程度、より好ましくは、1×104〜2×104Paの圧力で接着面に垂直な方向に加圧することにより接合処理を行う。
【0034】
その後、図1(d)に示されるように、n形GaAs基板8を除去し、第1電極6を形成し、n形コンタクト層5の一部を除去し、その後ダイシングしてチップ化する。
【0035】
n形GaAs基板8の除去は、たとえば、半導体積層部10が現れる直前までを研削などにより粗く削り、荒れた表面を硫酸系のエッチング液を用いてウエットエッチングを行うことなどが考えられる。なお、ドライエッチングを用いて除去したり、研削することなく全てをウェットエッチングで除去することなども可能である。また、n形コンタクト層5の除去も第1電極6を形成後、第1電極6をマスクとして第1電極6が形成されている以外のコンタクト層5を硫酸系のエッチング液でウェットエッチングすることで除去するなど、従来から用いられている技術で行うことができる。
【0036】
具体的には、n形GaAs基板8の除去は、半導体積層部10が現れる直前までを研削により行い、その後、硫酸系のエッチング液を用いたウエットエッチングにより行い、第1電極6をレジストを用いてパターニングしてAu-Ge合金からなる第1電極6を0.1〜1μm程度形成し、その後レジストを剥離し、さらに、第1電極6をマスクとして、n形コンタクト層5の第1電極6で覆われていない部分をエッチングにより除去し、n形コンタクト層5をパターニングし、最終的にダイシングしてチップ化する。
【0037】
従来の半導体積層部10と導電性基板1が接着されることにより形成される半導体発光素子では、一般的に、半導体積層部側、導電性基板側にそれぞれ金属層を形成し、金属層を重ね合わせて接着していたが、金属層は、1μm以下の薄膜で形成されており、半導体積層部側または導電性基板側のいずれか一方に、僅かな反りや凹凸があった場合、金属層で吸収することができないため基板全体が均一に接着されず、部分的に接着されていない箇所や接着されていても接着強度が弱い箇所が発生するのに対して、本発明では、10μm厚以上の低融点金属からなる接着用金属シート2を介して接着することとしているため、反りや凹凸があった場合でも、金属が溶けて接着する際に凹部や反りによる隙間に金属が流れ込むことで反りや凹凸が吸収され、基板全体が均一に接着されることになる。したがって、ウェハ全面で通電不良のない完全な接合がなされた素子が形成されることになり、1ウェハからの素子のとれ数が大幅に増加することになる。また、その後の工程やユーザーでの使用時にも導電性基板が剥離を起こすこともなく、高信頼性の素子が得られる。
【0038】
さらに、従来はそれぞれの金属層を高温で接着しているため、半導体積層部側に設けられた金属層21および導電性基板側に設けられた金属層22に含まれるAuが半導体積層部のGaなどと相互拡散し、オーミック接触が形成されるが、界面には、光吸収領域が形成されてしまう。そして、この光吸収領域は、発光層形成部3から発光された光を吸収してしまい輝度がそれほど向上しないのに対して、本発明では、低融点金属からなる接着用金属シートを用いており、低温で半導体積層部と導電性基板とを接着することができるため、金属層21が高温下に曝されることがなく、半導体積層部への金属層21に含まれるAuの拡散が抑制され、吸収領域が形成されるのを防止することができ、輝度が向上する。
【0039】
【発明の効果】
本発明によれば、発光層形成部を有する半導体積層部と導電性基板とを接着用金属シートを介して接着することにより、半導体発光素子を製造しているため、ウェハに反りや凹凸があっても、半導体積層部と導電性基板とを全面均一に貼り付けが可能となる。その結果、動作不良を発生させず、歩留りおよび信頼性が高く、かつ、外部への光の取出し効率が高い半導体発光素子が得られる。
【図面の簡単な説明】
【図1】本発明による半導体発光素子の製法を説明する工程断面説明図である。
【図2】従来のLEDチップの断面構造の説明図である。
【図3】従来のLEDチップの製法の一部を説明する工程断面説明図である。
【符号の説明】
1 導電性基板
2 接着用金属シート
3 発光層形成部
10 半導体積層部
Claims (3)
- 表面側に金属層が設けられ、発光層形成部を有する半導体積層部の該金属層と導電性基板とを接合することにより形成する半導体発光素子の製法であって、
前記半導体積層部の前記金属層と前記導電性基板との間に、10μm厚以上の低融点金属からなる接着用金属シートを介在させ、5×10 3 〜5×10 4 Paの圧力で前記金属層の接合面と垂直方向に加圧しながら、前記接着用金属シートを溶融して前記半導体積層部と前記導電性基板とをウェハの状態で接合することを特徴とする半導体発光素子の製法。 - 前記金属層を、Au - Zn合金もしくはAu - Be合金、またはAu - Ge合金に、さらにAgを添加することにより形成する請求項1記載の半導体発光素子の製法。
- 前記金属層の表面に、Ag層、またはAgを90at%以上含有するAg - Zn合金もしくはAg - Au合金からなる反射層を形成する請求項1または2記載の半導体発光素子の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002310864A JP4074505B2 (ja) | 2002-10-25 | 2002-10-25 | 半導体発光素子の製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002310864A JP4074505B2 (ja) | 2002-10-25 | 2002-10-25 | 半導体発光素子の製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004146652A JP2004146652A (ja) | 2004-05-20 |
JP4074505B2 true JP4074505B2 (ja) | 2008-04-09 |
Family
ID=32456253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002310864A Expired - Fee Related JP4074505B2 (ja) | 2002-10-25 | 2002-10-25 | 半導体発光素子の製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4074505B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101808709B (zh) * | 2007-09-28 | 2013-05-08 | 东丽株式会社 | 滤材和过滤器单元 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4978877B2 (ja) * | 2004-06-10 | 2012-07-18 | 信越半導体株式会社 | 発光素子の製造方法及び発光素子 |
JP3994287B2 (ja) * | 2004-07-07 | 2007-10-17 | サンケン電気株式会社 | 半導体発光素子 |
KR20060131327A (ko) | 2005-06-16 | 2006-12-20 | 엘지전자 주식회사 | 발광 다이오드의 제조 방법 |
JP5075786B2 (ja) * | 2008-10-06 | 2012-11-21 | 株式会社東芝 | 発光装置及びその製造方法 |
JP5191937B2 (ja) * | 2009-03-25 | 2013-05-08 | 株式会社東芝 | 発光素子及びその製造方法 |
JP5355768B2 (ja) * | 2012-11-27 | 2013-11-27 | スタンレー電気株式会社 | 半導体積層構造の製造方法 |
-
2002
- 2002-10-25 JP JP2002310864A patent/JP4074505B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101808709B (zh) * | 2007-09-28 | 2013-05-08 | 东丽株式会社 | 滤材和过滤器单元 |
Also Published As
Publication number | Publication date |
---|---|
JP2004146652A (ja) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4004378B2 (ja) | 半導体発光素子 | |
US6838704B2 (en) | Light emitting diode and method of making the same | |
JP4091261B2 (ja) | 半導体発光素子及びその製造方法 | |
JP4050444B2 (ja) | 発光素子及びその製造方法 | |
US6888166B2 (en) | Semiconductor light emitting device and its manufacture | |
JPH114020A (ja) | 半導体発光素子及びその製造方法、並びに半導体発光装置 | |
JP2000277804A (ja) | 窒化物半導体素子の製造方法及び窒化物半導体素子、並びに発光素子 | |
JP3917223B2 (ja) | 半導体発光素子の製法 | |
WO2004077579A1 (ja) | 発光素子及び発光素子の製造方法 | |
JP3737226B2 (ja) | 半導体発光素子 | |
CN100399587C (zh) | 半导体发光元件、其制造方法以及半导体装置 | |
JP4074505B2 (ja) | 半導体発光素子の製法 | |
TWI404237B (zh) | 發光元件及其製造方法 | |
JP2004363206A (ja) | 半導体発光素子 | |
JP2005259912A (ja) | 発光素子の製造方法 | |
JP2005277218A (ja) | 発光素子及びその製造方法 | |
JP3776538B2 (ja) | 半導体発光素子およびその製法 | |
JP3950801B2 (ja) | 発光素子及び発光素子の製造方法 | |
JP2004228540A (ja) | 発光素子 | |
JP2004235581A (ja) | 発光素子の製造方法 | |
JP3507716B2 (ja) | 半導体発光素子の製造方法 | |
JP2009277852A (ja) | 半導体発光素子とその製造方法 | |
JP4918245B2 (ja) | 発光ダイオード及びその製造方法 | |
JP2005347714A (ja) | 発光素子及びその製造方法 | |
WO2005038936A1 (ja) | 発光素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080125 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |