WO2006001466A1

WO2006001466A1 - 信号処理装置、信号処理方法

Info

Publication number: WO2006001466A1
Application number: PCT/JP2005/011879
Authority: WO
Inventors: Kazuhiro Nozawa; Endrianto Djajadi
Original assignee: Sony Corporation
Priority date: 2004-06-24
Filing date: 2005-06-22
Publication date: 2006-01-05
Also published as: TWI300666B; US7468687B2; JP3882830B2; TW200607334A; JP2006013763A; EP1667431A4; KR20070041414A; EP1667431A1; CN100387046C; CN1839619A; US20080150775A1

Abstract

デジタル信号処理を実行する２つの部位の間でアナログ信号形式で信号の入出力を行うような場合において、内部のＤ／Ａ変換器、Ａ／Ｄ変換器における信号レベルの誤差ばらつきによりダイナミックレンジが不適切な状態となることの問題を解消する。ゲイン設定にあたり、前段のＤＳＰ１のＤ／Ａコンバータ１２の信号レベルの誤差ばらつき範囲の最小値が、後段の信号処理ブロックのＡ／Ｄコンバータ２１の信号レベルの誤差ばらつき範囲の最大値よりも大きくなるように、その大小関係を設定する。次いで、ＤＳＰ１において所定の最大値として扱われるレベルの信号を第１ＧＣＡ１３に入力させた状態のもとで、信号S5のレベルが規定値Ｖdr未満の範囲で最大値となるようにして、第２ＧＣＡ１３のゲイン値を設定する。次いで、信号S5のレベルが規定値以下の範囲で最大値となるようにして、第２ＧＣＡ２４に対してゲイン値を設定する。

Description

信号処理装置、信号処理方法

技術分野

明

本発明は、例えばビデオ信号等についてのゲイン設定を主体とした信号処理装置及び信号処田理方法に関する。童

背景技術

画像表示装置をはじめとして、ビデオ信号処理を伴う機器の分野では、 D S P (Digital Signal Processor)とレヽわれるチップ、デ/ イスの普及などを背景として、デジタル信号処理によってビデオ信号処理を行うことが一般的になってきている。

図 6は、上記した D S Pを備えてビデオ信号処理を行う機器の例として、 L CD (Liquid Crystal Display)を表示デバィスとして備える画像表示装置の構成を示している。

この図に示す D S P 1は、例えば 1つのチップ、デバイスとされて、内部に形成される信号処理部 1 1によって、入力されたデジタルビデオ信号について所要の信号処理を実行する。ここでの信号処理は、デジタル信号処理となる。そして、この D S P 1は、信号処理部 1 1により信号処理を施したデジタルビデオ信号について、 D/Aコンバータ 1 2によりアナログビデオ信号に変換したうえで、端子 T 1から外部に出力するようにされている。

この場合、 03 ? 1の端子丁 1は、ここでは例えば D S P 1 と同様に 1つのデバィスとされる L CD駆動回路 2の端子 T 4と接続されており、これにより、 D S P 1の端子 T 1から出力されたアナログビデオ信号は、端子 T 4を介して L C D駆動回路 2に対して入力される。

L C D駆動回路 2では、入力されたアナログビデオ信号を基として、 L C D 3を表示駆動するための駆動信号を生成し、端子. T 5から出力する。この場合、端子 T 5は、表示デバイスである L C D 3の端子 T 6 と接続されており、 L C D 3に対しては、この端子 T 6から駆動.信号を入力するようにされる。

L C D 3では、入力された駆動信号により画素セルを駆動する。これにより、 L C D 3において、ビデオ信号に応じた画像が表示されることになる。

ところで、例えば図 6に示す構成の画像表示装置に対して、新規なビデォ信号処理機能を付加する方向での変更が必要になったとする。このような変更に対応するためには、先ず、 D S P 1を作り直すことが考えられる。しかしながら、 D S P 1の作り直しには、化初日、製造費などのコストがかかる。このために、上記した変更がさほど大規模なものではないような場合には、例えばその変更によるユーザなどへの訴求力などの効果に対して、 D S P 1を作り直すことによるコストァップが見合わなくなるなどのデメリットがでてくる。

そこで、このような場合には、新規なビデオ信号処理機能に対応する外付けの回路（チップ、デバイス）を実装するという手法を採るようにされる。また、このような外付けの回路について、アナログによるビデォ信号処理を実行するアナログ回路め構成とすると、回路規模が大きくなり、また、信号レベルのばらつきなども拡大してしまうなどのデメリットがでてくるので、デジタル信号処理の構成とすることが好ましくなつてくる。

後者の手法のようにして、デジタル信号処理の構成を採る外付けの回路（チップ、デバイス）を実装した画像表示装置を図 7に示す。なお、図 6 と同一部分には同一符号を付して説明を省略する。

この図に示す画像表示装置では、 D S P 1 と L CD駆動回路 3との間に、外付けのデジタル信号処理回路（チップ、デバイス）である、信号処理ブロック 4を設けることとしている。

この信号処理プロック 4の端子 T 2は、 D S P 1の端子 T 1 と接続されていることで、 D S P 1により信号処理が施された後のアナログビデォ信号が入力される。

信号処理ブロック 4の内部構成としては、先ず、上記のようにして端子 T 2を介して入力されるアナ口グビデオ信号について AZDコンバータ 2 1によりデジタルビデオ信号に変換して、内部でのデジタル信号処理に対応させる。そして、信号処理部 2 2により、デジタル信号処理によって、特定機能に対応するビデオ信号処理を実行する。そして、このようにして信号処理が施されたデジタルビデオ信号について、 L CD駆動回路 2への入力に対応させるために DZ Aコンバータ 2 3によりアナ口グビデオ信号に変換したうえで、端子 T 3から出力する。端子 T 3は、 L CD駆動回路 2の端子 T 4と接続されており、これにより、 L CD駆動回路 2には、アナログビデオ信号が入力される（特開平 1 0— 3 3 6 54 7号公報参照。）。

ところで、上記図 7に示した画像表示装置における信号処理ブロック 4は、デジタル信号処理により内部でビデオ信号処理を実行しながらも、アナ口グビデオ信号の入出力に対応するために、 AZDコンバータ 2 1 と D/Aコンバータ 2 3のセルを備えることになる。また、図 7に示す画像表示装置においては、 D S P 1内にも D/Aコンパータ 1 2のセルが備えられる。従って、図 7に示す画像表示装置のシステム全体としては、 3つの A/Dコンパータ或いは D/ Aコンバータのセノレを備えていることになる。

現実的なこととして、このようなデバイスにおける AZDコンバータ或いは D/Aコンバータのセルには、入出力の信号レベル（デジタル信号の場合にはデータ値）にばらつき（誤差）のあることが分かっている。

このような A/Dコンバータ或いは DZAコンバータのセルのばらつきは、個々は一定範囲内にあるように保証されている。しかしながら、図 7に示すようにして、 A/Dコンバータ或いは D/Aコンバータのセルが直列的に接続される数が増加してくれば、総合的なデータ値（信号レベル）の誤差は拡大していくことになる。このようにして誤差がおおきくなつていくと、例えばデータ値（レベル）がオーバーフロー（過大入力）の傾向になったり、あるいは信号レベルが過小となって、本来のダイナミックレンジを有効に利用できなくなってくる。

上記したことについて、図 8 A， B， Cを参照して説明する。

先ず、図 8 Aには、 D S P 1内の DZAコンバータ 1 2のダイナミツクレンジ（最大出力レベル）と、信号処理ブロック 4の A/Dコンパ一タ 2 1 とのダイナミックレンジ（最大入力レベル）について同等である場合を示している。

DZAコンパータ 1 2の入力信号 S 1 (図 7では信号処理部 1 1の出力となる）のデータ値としては、 A/Dコンバータ 2 1のダイナミックレンジ DRに対応するレベル Ldrを設定している。そして、 DZAコンバータ 1 2により入力信号 S 1をアナログ信号に変換して得られる信号 S 2としては、この場合、 DZAコンバータ 1 2と A/Dコンバータ 2 1のダイナミックレンジが同じであることで、レベル Ldrが得られている。

つまり、この場合には、最大値の入力信号がオーバーフローもせず、かつ、そのまま最大値として維持されているという、理想的にダイナミックレンジが確保されている状態にある。

これに対して、図 8 Bには、誤差のばらつきの関係として、 D S P 1 内の DZAコンバータ 1 2のダイナミックレンジ（最大出力レベル）のほうが、信号処理ブロック 4の A/Dコンバータ 2 1のダイナミックレンジ（最大入力レベル）よりも大きい場合を示している。

この場合、 D/Aコンバータ 1 2のダイナミックレンジのほうが大きいことに対応して、レベル Ldrの入力信号 S 1をアナ口グ信号に変換した信号 S 2としては、図示するようにして、レベル Ldrよりも高いレべル L aにより出力される。

この場合、信号 S 2が A/Dコンバータ 2 1に入力されたとしても、信号 S 2のレベルは、 A/Dコンパータ 2 1のダイナミックレンジを越えていることから、 A/Dコンバータ 2 1から出力される信号としては、データ値がオーバーフローしてしまうことになる。

また、図 8 Cに、誤差のばらつきの関係として、 D S P 1内の D/A コンバータ 1 2のダイナミックレンジ（最大出力レベル）のほうが、信号処理ブロック 4の AZDコンバータ 2 1のダイナミックレンジ（最大入力レベル）よりも小さい場合を示す。

この場合、 D/Aコンパータ 1 2のダイナミックレンジのほうが小さいことに対応して、レベル Ldrの入力信号 S 1をアナ口グ信号に変換した信号 S 2は、図示するようにして、レベル Ldrよりも低いレベル L b により出力される。

この信号 S 2のレベルは、本来はレベル Ldrであるべきなのにかかわらず、 D/Aコンバータ 1 2のダイナミックレンジ D Rに対して、レべル Ldr_ L bのレベル差分に応じて小さなものとなっている。つまり、ダイナミックレンジを充分に確保できていない状態となっている。

このようにして、 DZAコンバータ、 A/Dコンバータセルの誤差のばらつきは、ダイナミックレンジが適切でなくなるという状態として現れるが、これは例えばソラリゼーションの劣化などの現象として現れ、画質を損なう要因となる。発明の開示

そこで本発明は上記した課題を考慮して、信号処理装置として次のように構成する。

本発明による信号処理装置は、第 1のデジタル信号処理部と、第 2のデジタル信号処理部を有する。

そして、第 1のデジタル信号処理部は、所定のデジタル信号処理が施されたデジタル信号を入力して、設定されたゲイン値に応じたゲインを与えて出力する第 1のゲイン調整手段と、この第 1ゲイン調整手段から出力されるデジタル信号をアナ口グ信号に変換して、第 1のデジタル信号処理部から出力する第 1のデジタル一アナログ変換手段とを備える。また、第 2のデジタル信号処理部は、第 1のデジタル信号処理部のデジタルーアナログ変換手段から出力されるアナログ信号をデジタル信号に変換するアナログ一デジタル変換手段と、アナログ一デジタル変換手段から出力されるデジタル信号について所定のデジタル信号処理を施すデジタル信号処理手段と、このデジタル信号処理手段から出力されるデジタル信号を入力して、設定されたゲイン値に応じたゲインを与えて出力するもので、第 1のゲイン調整手段よりも低いゲイン感度が設定される第 2のゲイン調整手段と、この第 2のゲイン調整手段から出力されるデジタル信号をアナログ信号に変換して、第 2のデジタル信号処理部から出力する第 2のデジタル一アナログ変換手段とを備える。

そのうえで、第 1のデジタル—アナログ変換手段と、アナログ一デジタル変換手段は、第 1のデジタル一アナログ変換手段における信号レべルの誤差ばらつき範囲の最小値が、アナログ一デジタル変換手段における信号レベルの誤差ばらつき範囲の最大値以上となる関係が得られるようにして設定される。

そしてさらに、第 2のゲイン調整手段から出力されるデジタル信号のレベル値を検出する検出手段と、第 1 のデジタル信号処理部において最大値として扱われるレベルの信号を第 1のゲイン調整手段に対して入力させた状態のもとで、検出手段により検出されるレベル値が規定値未満の範囲で最大値となるようにして、第 1のゲイン調整手段に対してゲイン値を設定する第 1のゲイン設定手段と、第 1のゲイン設定手段によるゲイン値の設定が完了した後において、第 1のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させた状態のもとで、検出手段により検出されるレベル値が規定値以下の範囲で最大値となるようにして、第 2のゲイン調整手段に対してゲイン値を設定する第 2のゲイン設定手段とを備えることとした。

また、信号処理方法としては次のように構成することとした。

先ず、本発明の信号処理方法としては、第 1のデジタル信号処理と、第 2のデジタル信号処理を実行するものとされる。

そして、第 1のデジタル信号処理は、所定のデジタル信号処理が施されたデジタル信号を入力して、設定されたゲイン値に応じたゲインを与える第 1 のゲイン調整手順と、この第 1ゲイン調整手順により得られるデジタル信号をアナログ信号に変換して、第 1のデジタル信号処理の出力とする第 1のデジタル一アナログ変換手順とを含むようにされる。

また、第 2のデジタル信号処理は、第 1 のデジタル信号処理に含まれるデジタル一アナログ変換手順により得られるアナログ信号をデジタル信号に変換するアナログ一デジタル変換手順と、アナログ—デジタル変換手順により得られるデジタル信号について所定のデジタル信号処理を施すデジタル信号処理手順と、このデジタル信号処理手順により得られるデジタル信号を入力して、設定されたゲイン値に応じて、第 1 のゲイン調整手段より低いゲイン感度によりゲインを与える第 2のゲイン調整手順と、第 2のゲイン調整手順により得られるデジタル信号をアナログ信号に変換して、第 2のデジタル信号処理部から出力する第 2のデジタルーアナログ変換手順とを含むようにされる。

そしてさらに、第 1のデジタル一アナログ変換手順に対応するデパイスにおける信号レベルの誤差ばらつき範囲の最小値が、アナ口グーデジタル変換手順に対応するデバイスのける信号レベルの誤差ばらつき範囲の最大値以上となる関係が得られるように設定する設定手順と、第 2のゲイン調整手順により得られるデジタル信号のレベル値を検出する検出手順と、第 1のデジタル信号処理において最大値として扱われるレベルの信号を第 1のゲイン調整手順に対して入力させた状態のもとで、検出手順により検出されるレベル値が規定値未満の範囲で最大値となるようにして、第 1のゲイン調整手順に対してゲイン値を設定する第 1のゲイン設定手順と、第 1のゲイン設定手順によるゲイン値の設定が完了した後において、第 1のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させた状態のもとで、検出手順により検出されるレベル値が規定値以下の範囲で最大値となるようにして、第 2のゲィン調整手順に対してゲイン値を設定する第 2のゲイン設定手順とを実行するように構成することとした。

上記各構成では、第 1のデジタル信号処理部（第 1のデジタル信号処理）と第 2のデジタル信号処理部（第 2のデジタル信号処理）とによるデジタル信号処理の系が直列的に行われ、かつ、第 1のデジタル信号処理部（第 1 のデジタル信号処理）と第 2のデジタル信号処理部（第 2のデジタル信号処理）との間は、 D Z A変換機能、 A Z D変換機能が介在することから分かるようにアナ口グ信号の伝送となっている。

そして、このような構成におけるゲイン設定を行うのにあたり、先ず、第 1のデジタル信号処理部側の D Z A変換機能（第 1のデジタル一アナログ変換手段/手順）の信号レベルの誤差ばらつき範囲の最小値が、第 2のデジタル信号処理部側の A / D変換機能の信号レベルの誤差ばらつき範囲の最大値よりも大きくなるように、その大小関係を設定するようにされる。これにより、第 1のデジタル信号処理部側の D / A変換機能側から、第 2のデジタル信号処理部側の A / D変換機能側の入力がレンジ不足の状態となることが確実にないようにされる。

そのうえで、先ず、第 1のゲイン調整手段 Z手順に対し、所定の最大値として扱われるレベルの信号を入力させた状態のもとで、検出手段手順により検出されるレベル値が規定値未満の範囲で最大値となるようにして、第 1のゲイン調整手段ノ手順に対するゲイン値を設定することとしている。そして、このようにして第 1のゲイン調整手段 Z手順に対するゲイン値設定が完了した後において、同じく第 1のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させた状態のもとで、検出手段 Z手順により検出されるレベル値が規定値以下の範囲で最大値となるようにして、第 2のゲイン調整手段/手順に対してゲイン値を設定するようにされる。

ここで、第 1、第 2のゲイン調整手段/手順に対するゲイン設定にあたっては、これら第 1、第 2のゲイン調整手段 Z手順によるゲイン設定を経たデジタル信号のレベル値に基づいている。これにより、上記のようにしてゲイン設定された状態では、第 1のデジタル信号処理部側の D Z A変換機能と、第 2のデジタル信号処理部側の A/ D変換機能とについての信号レベルの誤差ばらつきにかかわらず、最大限のダイナミックレンジが得られる状態が得られているものとなる。図面の簡単な説明

図 1は、本発明の実施の形態としての画像表示装置の構成例を示すプロック図である。

図 2 A， B， Cは、第 1の実施の形態としてのゲイン設定の手順例を模式的に示す図である。

図 3は、第 1の実施の形態としてのゲイン設定のための処理動作を示すフローチヤ一トである。

図 4 A， B， C , Dは、第 1の実施の形態としてのゲイン設定の手順例を模式的に示す図である。

図 5は、第 1の実施の形態としてのゲイン設定のための処理動作を示すフローチヤ一トである。

図 6は、 D S Pを備えてビデオ信号処理を実行する従来機器とされる、画像表示装置の構成例を示すプロック図である。

図 7は、図 6に示す画像表示装置に対して、新規に信号処理ブロックを追加した構成を示すプロック図である。

図 8 A， B， Cは、図 7に示す画像表示装置における、 D Z Aコンパータ、 A / Dコンバータセルの信号の誤差ばらつきに起因してダイナミックレンジが劣化する事象を説明するための図である。発明を実施するための最良の形態

図 1は、本発明の実施の形態としての画像表示装置を示している。この画像表示装置において、本発明に基づいた信号処理装置としての構成が備えられる。本実施の形態としては、ゲイン設定のための処理手順の相違により第 1の実施の形態と第 2の実施の形態とを挙げて説明する力 S、この図 1に示す構成は、第 1の実施の形態と第 2の実施の形態とで共通となる。

この図に示す画像表示装置の信号処理系は、大別して、 D S P 1、信号処理ブロック 4、 L CD駆動回路 2、 L CD 3を備える。

これら D S P 1、信号処理プロック 4、 L C D駆動回路 2、 L C D 3 は、それぞれが、独立したチップ、デバイスとして実装される。そのうえで、 D S P 1 と信号処理ブロック 4とについては端子 T 1一 T 2により接続し、信号処理プロック 4と L CD駆動回路 2については端子 T 3 — T 4により接続し、 L CD駆動回路 2と L CD 3 とについては端子 T 5 - T 6 と接続するようにしている。

この場合の D S P 1の内部としては、信号処理部 1 1、第 1 GCA 1 3、 D Aコンバータ 1 2を形成しているものとされる。信号処理部 1 1では、画像表示のためのデジタルビデオ信号を入力して所要の各種のデジタル信号処理を施して得られた信号 S 0 (デジタルビデオ信号の形式である）を、第 1 GCA (Gain Control Amplifier) 1 3に対して出力する。第 1 G C A 1 3では、マイクロコンピュータ 5が出力する制御信号により指示されたゲイン値 G 1を設定し、入力されたデジタルビデオ信号（S O) のゲインを可変して、信号 S 1 として出力するようにされる。なお、この第 1 G C A 1 3 としては、デジタル信号についてのゲインを調整するものとされるので、例えばデジタル値を対象とする乗算器などにより構成することができる。

第 1 GC A 1 3から出力された信号 S 1は、 DZ Aコンバータ 1 2に対して入力され、アナログビデオ信号である信号 S 2に変換され、端子 T 1に出力される。この端子 T 1に出力された信号 2は、信号処理プロック 4の端子 T 2に入力される。

この図 1に示す画像表示装置は、現行以前においては、例えば D S P 1、 L CD 2、及ぴ L CD 3 とにより構成されていた。つまり、信号処理ブロック 4を省略した構成とされている。この構成においては、 D S P 1の端子 T 1 と L C D駆動回路 2の端子 T 4とを接続しており、 D S P 1から出力されたアナ口グビデオ信号である信号 S 2を、そのまま L C D駆動回路 2に対して入力させることとしていた。 D S P 1がアナ口グのビデオ信号を出力する仕様とされているのは、上記のように、本来は、その出力を L C D駆動回路 2に対して入力させることを前提としていたからである。

本実施の形態の信号処理プロック 4は、この現行以前の画像表示装置に対して新規な所定の信号処理機能を与えるために追加的に実装された、外付け回路としてのチップ、デバイスである。つまり、信号処理ブロック 4は、上記した新規な所定の信号処理機能を実現するための信号処理を実行可能に構成されている。

上記現行以前の画像表示装置に対し、新規な所定の信号処理機能を与えようとした場合、 1つには、 D S P 1そのものを設計し直して製造し、これを実装するということが考えられるが、これは、例えば開発費用であると力、再製造のための費用などが必要となる。

例えば、この新規な信号処理機能の付加が、画像表示装置のシステム全体としては小規模な変更であるようなケースでは、 D S P 1の再製造、再実装のコストに対して、信号処理機能の付加による効果が見合わずに、コスト的に不利となる状況となることがある。このような場合には、新規な信号処理機能を有する外付けの回路を、現行以前の構成に対して追加的に付加するようにして構成することのほうが有利となる。本実施の形態は、このようなケースにあてはまるもので、信号処理ブロック 4は、現行以前の画像表示装置の構成に対して追加的に実装されたものである。また、このような外付けの回路として、アナログ回路によるビデオ信号処理の構成とすると、回路規模が大きくなり、また、信号レベルのばらつきなども拡大してしまうなどの不都合が生じる。従って、このような外付けの回路としても、デジタル信号処理の構成とすることが好ましいということになる。このような観点から、信号処理ブロック 4としても、デジタル信号処理とする構成が採られている。つまり、信号処理ブロック 4も、単体の D S Pのチップ、デバイスとして構成.される。

信号処理ブロック 4では、上記のようにしてデジタル信号処理を実行するが、 D S P 1の端子 T 1から入力されるビデオ信号（S 2 ) はアナログの形式となっている。そこで、信号処理ブロック 4においては、端子 T 2から入力されてきたアナ口グのビデオ信号 ( S 2 ) を、 A/Dコンバータ 2 1によりデジタルのビデオ信号（S 3 ) に再変換して、信号処理部 2 2に入力させる。

信号処理部 2 2においては、入力されたデジタルビデオ信号（S 3 ) について、少なくとも、先に述べた新規な信号処理機能に対応するデジタル信号処理を施して、信号 S 4として出力する。この信号 S 4は、第 2 G C A 2 4に入力される。

第 2 G CA 2 4は、先に説明した第 1 G CA 1 3と同様に、入力されたデジタルビデオ信号（S 4) について、マイクロコンピュータ 5が指示するゲイン値 G 2に応じて設定したゲインを与えて、信号 S 5として出力する。なお、この第 2 G CA 2 4についても、乗算器などにより構成することができる。ただし、後述するようにして第 1 GCA 1 3 と第 2 G C A 2 4のゲイン設定を行う都合上、第 1 GCA 1 3は、第 2 G C A 2 4よりも大きなゲイン感度が設定される。

第 2 G C A 2 4の出力であるデジタルビデオ信号（S 5 ) は、 D/A コンバータ 2 3に対して入力される。また、分岐するようにして、マイクロコンピュータ 5にも入力されるようになっている。

信号処理プロック 4のビデオ信号出力を受ける L CD駆動回路 2は、アナ口グ信号を入力する仕様となっている。そこで信号処理プロック 4 では、 DZAコンバータ 2 3により、入力されたデジタルビデオ信号 ( S 5) をアナログのビデオ信号に変換して、端子 T 3を介して、 L CD駆動回路 2の端子 T 4に対して入力させる。

L C D駆動回路 2では、入力されたアナログのビデオ信号を基として、 L CD 3を表示駆動するための駆動信号を生成し、端子 T 5を介して L CD 3の端子 T 6に入力する。

L CD 3では、入力された駆動信号により画素セルを駆動する。これにより、 L CD 3において、ビデオ信号に応じた画像が表示される。マイクロコンピュータ 5は、 C PU (Central Processing Unit) R O M、 RAMなどを備えて構成されるもので、例えば R QMにインスト一ルされるようにして記憶されたプログラムを C P Uが実行することで、画像表示装置についての制御処理を実行する。本実施の形態においては、このマイクロコンピュータ 5は、以降説明するようにして、第 1 GCA 1 3及ぴ第 2 G C Aについてのゲイン調整を行うようにされる。

図 1に示す構成の画像表示装置においては、信号処理系において、 3 つの D/Aコンバータ或いは A/Dコンバータのセルが直列的に備えられている。 D/Aコンバータ或いは A/Dコンバータのセルについては、信号入出力レベルについて、定格レベルに対する誤差のばらつきがある。つまり、入力に関すれば、仕様で決められている最大許容入力レベル (データ値）が Aであるとしても、実際には、 Aより大きなレベル（データ値）が入力可能であったり、また、 Aよりも小さいレベル（データ値）が実際の最大許容入力レベルであり、実際に Aを入力すればレベルオーバー（オーバーフロー）となるようにして誤差が生じる。また、出力についても、最大レベルの入力信号に応答する仕様上の最大出カレべル（データ値）が Bであるとしても、実際には、 Bより大きなレベルにより出力されたり、また、 Bよりも小さいレベルで出力されてしまったりするような誤差が生じる。さらに、このような入出力レベルの誤差量が、セルごとにばらついているものである。

そして、このような誤差、及びそのばらつきがビデオ信号のダイナミックレンジが不適正となる要因であることは、先に述べたとおりである。本実施の形態においては、 D/Aコンバータ或いは AZDコンバータのセルのばらつきの存在にかかわらずビデオ信号のダイナミックレンジが適正なものとなるように、第 1 GCA 1 3及び第 2 G C A 24を設けたうえで、これらの第 1 GCA 1 3及ぴ第 2 G C A 24についてのゲイン設定を行うようにされる。

なお、このゲイン設定は、例えば製造工程における調整段階において行われるもので、基本的には、一度設定が完了すれば、以降は、そのときのゲイン値が固定設定される。ただし、本実施の形態としてのゲイン設定をマイクロコンピュータ 5が実行するタイミングとしては、特に限定されるものではなく、例えば電源起動時に対応するタイミングで毎回、或いは所定回数ごと、あるいは一定時間間隔ごとに行われるようにしてもよいものである。このようにして工場出荷時以降の機会で或る一定頻度でゲイン設定が行われるようにすれば、例えば経時変化や > 何らかの要因による信号レベルのばらつきの変化に適応できる。

図 2 A， B , Cは、本実施の形態において行われる、第 1の実施の形態としての第 1 GCA 1 3及び第 2 G C A 24についてのゲイン設定の手順を模式的に示している。

ここで、上記もしているように、 D S P 1内の D/Aコンバータ 1 2、及び信号処理プロック 4内の A/Dコンバータ 2 1は、信号レベルの誤差ばらつきが存在する。また、このような誤差ばらつきの範囲、つまり誤差の最大値 Z最小値とについてほ、デバイスごとのスぺックとしてあらかじめ把握されている。さらには、この誤差ばらつきの範囲（最大値

Z最小値）は、外付けの抵抗などの素子の定数に応じて可変設定することができる。

そこで、本実施の形態においては、実際にゲイン調整を行うのに先立つて、その準備段階として、 D/Aコンバータ 1 2の誤差ばらつきの範囲と、 A/Dコンバータ 2 1の誤差ばらつきの範囲の関係について、次のように設定する。

つまり、先ず、図 2 Aに示すように、 D/Aコンパータ 1 2の誤差ばらつきの範囲について最大値 Umax、最小値 Llmin より表すこととする。また、 A/Dコンバータ 2 1の誤差ばらつきの範囲についても、最大値 L2max 最小値 L2minにより表すこととする。そして、同じ図 2 Aに示すように、 D/Aコンバータ 1 2の最小値 Llminについて、 A/Dコンパ一タ 2 1の最大値 L2max以上（若しくは最大値 L2maxよりも高い値）となるように設定する。

このようにして設定を行ったうえで、本実施の形態においては、以降の調整のための信号源として、 D S P 1の信号処理部 1 1から出力される信号、つまり、第 1 G CA 1 3に対する入力信号 S 0について、 D S P 1が扱う信号レベルとして最大であると規定されるレベル L siに対応するデータ値を設定する。例えば本実施の形態では、このレベル Lslの信号として、いわゆる白レベルに対応する 1 0 0 I R Eの信号を用いるようにされる。

また、以降のゲイン調整を行うのにあたって、第 1 G CA 1 3 , 及ぴ第 2 GCAについては、ともに初期値として 1倍のゲインを設定する。

この第 1 GCA 1 3 , 及ぴ第 2 G C Aの各ゲイン値 G 1， G 2が初期値を取っている状態では、先ず、 D S P 1の信号処理部 1 1から出力される信号 S 0と、第 1 G CA 1 3から AZDコンバータ 2 1に入力される信号 S 1 とは同じ信号とみなしてよいことになるので、図 2 Aに示すようにして、信号 S 1 もレベル L s 1であることになる。そして、この信号 S 1を D/Aコンバータ 1 2によりアナ口グ信号に変換して得られる信号 S 2のレベルとしては、 D/Aコンバータ 1 2の入出力の誤差ばらつきの量が最小であるとしても、 AZDコンバータ 2 1の最大値 L2max 以下となることはない。この場合に信号 S 2が採り得る最小値は、 D/ Aコンバータ 1 2の誤差ばらつき範囲の最小値 Llminだからである。つまり、図 2 Aに示した DZAコンバータ 1 2と AZDコンバータ 2 1 との誤差ばらつきの範囲の設定によっては、 DZAコンバータ 1 2の入力信号 S 1を D S P 1にて許容される最大レベルとしたときに、 A/ Dコンパータ 2 1の入力信号 S 2は、確実にオーバーフローが生じるようにされていることになる（但し、第 1 G C A 1 3のゲイン値は 1倍であることを前提とする）。逆の見方をすれば、入力信号 S 1を許容される最大レベルとしたときに、信号 S 2が、 A/Dコンバータ 2 1の実際の,最大許容入力レベル以下となることは、確実に無いように設定されているものである。つまり、 DZAコンバータ 1 2の出力が、レンジ不足で AZDコンバータ 2 1に入力されることが無いようにしている。

AZDコンバータ 2 1の入力段階でレンジ不足が生じると、後段の第 2 GCA 24によりゲインを上げても、このレンジ不足をキャンセルすることはできない。

上記信号 S 2は、 A/Dコンバータ 2 1によりデジタルのビデオ信号 S 3に変換されるが、この信号 S 3は、 AZDコンバータ 2 1の誤差ばらつきによる信号レベルの誤差を含んでいることになる。この信号 S 3 は、信号処理部 2 2を介して信号 S 4として第 2 G C A 24に入力される。ここでは、信号処理部 2 2のデジタル信号処理結果に.よる信号レべルの変化は無いものとして考える。つまり、信号処理部 2 2におけるゲイン値は 1倍であるとみなされる。さらに、第 2 G C A 2 4のゲイン値が 1倍であることで、上記信号 S 4と信号 S 5は、同じ信号であるとみてよい。従って、信号 S 5は、この場合には信号 S 3と同じ信号であると見て良いことになる。

信号 S 3は、 Α/Όコンバータ 2 1によりデジタル化された信号であり、かつ、オーバーフローしている信号である。従って、信号 S 3としては、 A Dコンバーク 2 1の誤差ばらつきの範囲（最大値 L2max—最大値 L2min) の間において、実際の A/Dコンパータ 2 1の誤差ばらつきに応じて決まるダイナミックレンジ DRの最大レベル（Ldr)で張り付いた状態が得られることになる。

そして、このときには、信号 S 5も、この信号 S 3と同じレベルであることになる。信号 S 5は、図 1に示したように、マイクロコンピュータ 5にも入力されている。マイクロコンピュータ 5は、この信号 S 5のレベル（データ値）に基づいて、以降のゲイン調整のための制御処理を実行する。

この初期状態においては、上記もしているように、信号 S 5はレベル Ldrで張り付いた状態となっているのであるが、これは、信号がオーバーフロ一している状態を作り出していることを意味している。

そこで、マイクロコンピュータ 5によるゲイン調整としては、先ず、入力される信号 S 5を監視しながら、この信号 S 5がレベル Ldrより小さくなるまで、第 1 GCA 1 3に対して設定するべきゲイン値 G 1を小さくしていく。なお、このゲイン値 G 1の制御は、マイクロコンピュータ 5がゲイン値 G 1を指示する制御信号を出力することによって行う。また、確認のために述べておくと、以降においても、第 1 GCA 1 3に対する入力信号 S 0については、最大であるとして規定されるレベル L siが維持される。上記した第 1 G C A 1 3に対するゲイン値の設定を、図 2 Bに示している。

つまり、第 1 GCA 1 3のゲイン値を初期値から小さくしていくことによっては、第 1 GCA 1 3から出力される、 DZ Aコンバータ 1 2への入力信号 S 1のレベルも低減していくことになる。これに応じて、 D ZAコンバータ 1 2の出力であり、 A/Dコンバータ 2 1への入力信号である信号 S 2のレベルも低下していく。しかしながら、信号 S 2のレベルが、 AZDコンバータ 2 1のダイナミックレンジ D Rの最大値であるレベル Ldrより大きいとされる状態では、 A/Dコンパータ 2 1においては過大入力となってオーバーフローが生じる。このとき、信号 S 5 は、レベル Ldrで張り付いた状態であることが検出される。

このように、信号 S 5は、レベル Ldrである限りは、オーバーフローが生じていることになるので、マイクロコンピュータ 5は、第 1 GCA 1 3に設定するゲイン値を小さくしていくように制御を実行する。

そして、このようにしてゲイン値を小さくしていくことにより、或る段階で、図 2 Bに示されるようにして、信号 S 5 (A/Dコンバータ 2 1の出力である信号 S 3) は、はじめてレベル Ldrよりも小さい値を取る状態が得られることになる。このときに第 1 G C A 1 3に設定されているゲイン値が、第 1 GCA 1 3にとつての最適ゲイン値となる。

つまり、第 1 GCA 1 3の後段においてオーバーフロー（レベル飽和）が発生しない範囲内において、ダイナミックレンジ DRに対して最大レベルが入力される状態が得られているものである。以降、このときに第 1 G C A 1 3に設定されたゲイン値が、第 1 G C A 1 3に対して固定設定されることになる。

上記のようにして第 1 G C A 1 3のゲイン値の設定が完了した後は、第 2 G C A 24に対するゲイン設定を行うことになる。第 2 GCA 24 に対するゲイン設定は、第 1 GC A 1 3のゲイン値の設定を完了させた状態から開始するようにされる。

ここで、前述もしたように、第 1 G CA 1 3の感度は、第 2 G C A 2 4よりも高く設定されているが、これは、同じ設定ゲイン値の変化量に応答する信号の出力レベルの変化量としてみれば、第 1 G CA 1 3のほうが第 2 G CA 2 4よりも大きいことであり、また、換言すればゲイン値可変に応答した出力レベル変化の分解能としては、第 2 GCA 2 4のほうが高い、ということを意味する。つまり、図 1に示すビデオ信号処理系において、第 1 G C A 1 3は粗調整的なゲイン設定を行い、第 2 G C A 2 4が微調整的なゲイン設定を行うという役割分担になっている。このことからすると、第 1 GCA 1 3のゲイン値の設定が完了した状態では、図 2 Bに示すようにして、信号 S 5は、ダイナミックレンジ D Rの最大レベル Ldrよりも小さいレベルとなっている。しかしながら、第 1 G C A 1 3のゲイン設定の分解能が低いことから、信号 S 5のレべルとレベル Ldrとの差は、比較的大きいものとなり得る。

ただし、第 2 G C A 2 4のゲイン設定の分解能は、第 1 GCA 1 3 と比較して高い。従って、第 2 GC A 2 4のゲイン設定により、信号 S 5 のレベルについて、レベル Ldrに近づけてレ、くようにして、信号 S 5のレベルとレベル L drとの差をできるだけ少なくするように調整していくことが可能であるということになる。このようにすれば、オーバーフロ一（レベル飽和）が発生しない範囲内において、入力最大レベルは、ダイナミックレンジ DRに対してより近づくこととなる。つまり、信号そのものとしてのダイナミックレンジがより良好になる。第 2 GCA 2 4 のゲイン設定は、このために行われる。

そして、実際の第 2 GC A 24に対するゲイン設定としては、マイク口コンピュータ 5は、信号 S 5のレベルを監視しながら、第 2 G CA 2 4に対して設定すべきゲイン値 G 2を高くしていくようにして制御する。この第 2 GCA 2 4に対するゲイン値 G 2の設定も、マイクロコンピュータ 5がゲイン値 G 2を指示する制御信号を出力することで行われる。

この第 2 G CA 2 4に対するゲイン設定は、図 2 Cに示される。

上記のようにして第 2 G CA 2 4のゲイン値を高く設定していくのに応じては、この第 2 GCA 2 4の出力である信号 S 5のレベルが高くなつていくことになる。確認のために述べておくと、第 2 GCA 2 4の出カレベル変化の分解能は、第 1 G C A 1 3よりも高いことで、例えば 1 ステップごとの信号 S 5のレベル変化量は、第 1 G C A 1 3と比較して小さい。

そして、或る段階にて、信号 S 5は、図 2 Cに示すようにして、ダイナミックレンジ DRの最大レベル L drと同一とされるレベルに到達することになる。この状態が、先のゲイン設定についての微調整が完了したことに相当するものであり、概念としては、オーバーフローが発生しないレベル範囲において、最大限のダイナミックレンジを確保できた状態であることになる。ただし、実際においては、信号 S 5がレベル Ldrと完全に同一レベルとなった状態は、ほぼオーバーフローしている状態であることになり現実的には好ましくない。そこで、実際においては、信号 S 5のレベルとレベル Ldrとが同一となった状態から、 1ステップだけ第 2 G C A 2 4のゲイン値を小さく設定して、この 1ステップのゲイン値分だけ信号 S 5のレベルがレベル Ldrよりも低くなるようにしている。そして、以降においては、このようにして第 2 G C A 24に設定されたゲイン値が、第 2 G CA 24に対して固定設定される。

上記図 2 A， B， Cにより説明したゲイン設定手順に応じた、マイク口コンピュータ 5 (C PU) が実行するとされる処理動作を、図 3のフローチャートに示す。なお、この図に示す処理が実行される段階においては、図 2 Aにより説明した、 D/Aコンバータ 1 2の誤差ばらつき範囲の最小値 Llminと、 A/Dコンバータ 2 1の誤差ばらつき範囲の最大値 L2maxとの関係設定は既に行われているものである。また、第 1 G CA 1 3及び第 2 G C A 2 4のゲイン値 G 1， G 2は、それぞれ初期値（例えば 1倍に対応するゲイン値）がセットされている。

この図に示す処理においては、先ず、ステップ S 1 0 1により D S P 側の信号レベルが最大となるデータを入力信号として生成する。つまり、例としては先に述べたようにして、 D S P 1の信号処理部 1 1から出力され、以降の信号処理系への入力信号となる信号 S 0について、 1 0 0 I R Eのレベルのデジタルビデオ信号となるように、信号処理部 1 1に対する制御を実行する。これにより、図 2 Aより説明した初期状態が得られる。つまり、信号 S 0が処理を経て信号 S 5となる系においては、信号がオーバーフロー（過大レベル）となっている状態が確実に得られているものである。

そして、マイクロコンピュータ 5は、次のステップ S 1 0 2において、信号 S 5のデータ値（レベル） VS5を取り込むようにされる。この処理によって、信号 S 5のレベル監視が行われることになる。

次のステップ S 1 0 3においては、上記ステップ S 1 0 2により取り込んだ信号 S 5のデータ値 VS5と、予め設定された規定値 Vdrとについて、 VS5く Vdrが成立したか否かについての判別を行う。

図 2 A， B， Cにより説明したように、初期状態においては、信号 S 5のレベルは、ダイナミックレンジ D Rの最大レベル Ldrに張り付いており、レベル Ldrに等しい。上記規定値 Vdrとしては、基本的には、このレベル Ldrに対応するデータ値となる。ただし、実際においては、 D S P 1などのチップ、デバイスの仕様などに応じて、最良のダイナミツクレンジが確保できることを考慮して、レベル Ldr以下に対応する任意の所定値が設定されてよい。

このステップ S 1 0 3において、 VS5く Vdrの関係が成立していない、つまり、 VS5≥ Vdrの.関係が成立しているとして否定の判別結果が得られた場合であるが、このときには、未だオーバーフローが生じている状態であるということになる。

そこで、この場合にはステップ S 1 0 4に進んで、第 1 GCAに設定すべきゲイン値 G 1について 1ステツプ分デクリメントする。この処理が行われる結果、第 1 G CA 1 3から出力される信号 S 1は、 1ステツプのゲイン値のデクリメントに応じた分、レベルが低減されることになる。ステップ S 1 0 4の処理が完了したら、ステップ S 1 0 2に戻るようにされる。このステップ S 1 0 2→S 1 0 3→S 1 0 4の処理の流れにより、図 2 Bにて説明したように、信号のオーバーフローがなくなるまで、第 1 GCA 1 3に設定するゲイン値を小さくしていくという動作が得られる。

そして、ステップ S 1 0 3において、 VS5く Vdrの関係が成立したとして肯定の判別結果が得られたとすると、このときにはじめて、図 2 B にて説明したようにして、信号 S 1が入力される D/ Aコンバータ 1 2 から、信号 S 5が出力される第 2 G CA 2 4までの信号処理系において、オーバーフローが発生していない状態が得られたこととなる。つまり、第 1 GCA 1 3におけるゲイン値 G 1が適正に設定されたことになる。そこで、この場合には、ステップ S 1 0 5以降における第 2 G C A 2 4 のゲイン設定のための処理に移行するようにされる。以降、第 1 G CA 1 3に対するゲイン値 G 1の可変設定は行われないものであり、これにより、第 1 GCA 1 3のゲイン値 G 1は固定設定されたことになる。第 2 GC A 2 4に対するゲイン設定処理としては、先ず、ステップ S 1 0 5によりゲイン値 G 2を 1ステップ分ィンクリメントする。これにより、第 2 GC A 2 4から出力される信号 S 5は、 1ステップ分のゲイン値 G 2の増加に応じて、そのレベルも高くなる。

次のステップ S 1 0 6においては、先のステップ S 1 0 2と同様にして、信号 S 5のデータ値 VS5を取り込むようにされる。そして、続くステツプ S 1 0 7において、このデータ値 VS5と、規定値 Vdrとについて、 VS5≥ Vdrの関係が成立したか否かについて判別する。ここで、 VS5≥ Vdrの関係が成立しておらず、データ値 VS5が規定値 Vdr未満であるとして否定の判別結果が得られた場合には、第 2 GC A 2 4のゲインについて高く設定する余地があるということになる。そこで、この場合にはステップ S 1 0 8に進んで、ゲイン値 G 2を 1ステップ分インクリメントして、ステップ S 1 0 6の処理に戻るようにされる。 'このステップ S 1 0 6→S 1 0 7→S 1 0 8の処理の流れにより、最大限のダイナミツクレンジが得られるように追い込んでいくためのゲインの微調整が行われることとなる。

そして、ステップ S 1 0 7において肯定結果が得られたとされると、ここではじめて、例えば図 2 Cにて説明したように、信号 S 5としては、ダイナミックレンジ DRの最大レベル Ldrと同一とされるレベルに到達したこととみなされることになる。そこで、この場合にはステップ S 1 0 9の処理に進むようにされる。

ステップ S 1 0 9においては、ゲイン値 G 2について 1ステップ分デクリメントする。 .

この処理は、前述したように、 1ステップのゲイン値分だけ、信号 S 5のレベルが小さくなるようにして、確実にオーバーフロ一しないとされる状態を得るために行われる。ステップ S 1 0 9の処理が終了したら、この図に示すゲイン設定の処理が終了されることになる。これにより、以降においては、第 2 G C A 2 4のゲイン値も、最後の値により固定設定されることになる。

ところで、上記図 2 A， B， C及ぴ図 3による説明は、信号処理プロック 4内の信号処理部 2 2における信号処理によって信号に与えられるゲイン（信号処理ゲイン）は 1倍であり、従って、信号処理系におけるゲインコントロールに関しては、信号処理部 2 2はパスされたものと等価であることを前提としている。

しかしながら、実際のこととして、信号処理の種類などによっては、処理後の信号にゲインが与えられて信号そのもののレベルが変化していることも当然あり得るもので、従って、信号処理部 2 2としても、信号にゲインを与えることとなる信号処理を実行する構成を採る場合もあり得る、ということになる。

そこで、続いては、第 2の実施の形態として、信号処理部 2 2が 1倍以外の信号処理ゲインを処理対象の信号に与える構成とされている場合に対応した、本実施の形態のゲイン設定について説明する。

この第 2の実施の形態としてのゲイン設定の手順例を図 4 A， B， C， Dに示す。

この場合にも、準備段階として、図 4 Aに示すようにして、 DZAコンパータ 1 2の誤差ばらつきの範囲と、 AZDコンパータ 2 1の誤差ばらつきの範囲の関係として、 DZAコンバータ 1 2の最小値 Llminについて、 AZDコンバータ 2 1の最大値 L2max以上、若しくは最大値 L2maxよりも高い値となるように設定する。

また、第 1 GCA 1 3に対する入力信号 S 0について、 D S P 1が扱う信号レベルとして最大であると規定されるレベル L si (例えば 1 0 0 I RE) に対応するデータ値を設定する点も同様である。さらに、第 1 GCA 1 3 , 及ぴ第 2 G C Aについても、ともに初期値として 1倍のゲインを設定しておくようにされる。これにより、初期的には、第 1 GC A 1 3，及ぴ第 2 G C Aがそれぞれ 1倍のゲインとなっている (スルーしているの'と等価の）状態下で、信号が確実にオーバーフローする状態を得る。

また、ここでは信号処理部 2 2における信号処理ゲインのゲイン値（X n ) としては n = .0〜 2であることとする。この場合、最大のゲイン値としては 2倍となるが、図 4 Aにおいては、信号処理部 2 2の入力信号 S 3と、その出力である信号 S 4とのレベル関係として、信号処理部 2 2における信号処理ゲインのゲイン値が、最大の 2倍である場合を示している。この場合において、信号 S 3が、ダイナミックレンジ D Rの最大レベル Ldrであったとすると、信号 S 4は、その 2倍のレベル Lspとなることが示されている。また、この場合には、第 2 G CA 2 4のゲイン値 G 2は初期値の 1倍に対応する値が設定されているので、第 2 G C A 2 4の出力である信号 5も、信号 S 4と同レベルとなる。

さらに、この場合においては、初期状態として、図 4 Bに示すようにして、信号処理部 2 2における信号処理ゲインのゲイン値について、 1 倍（n = l ) となるように制御する。第 1 G CA 1 3のゲイン設定を行うのにあたっては、先の実施の形態と同様にして、第 2 GCA 2 4に入力される信号 S 4としては、 A/Dコンバータ 2 1の出力である信号 S 3 と同じレベル応答であることが必要となる。このときに、信号処理部 2 2における信号処理ゲインのゲイン値が 1倍以外の値であると、信号 S 4のレベル応答は、信号 3とは異なるものとなる。

そこで、信号処理部 2 2における信号処理ゲインのゲイン値を 1倍に設定することで、同じ図 4 Bに示すようにして、信号処理部 2 2の出力である信号 S 4 (S 5 ) は、信号処理部 2 2の入力である信号 S 3と同レベルとすることになる。なお、このときには、先の第 1の実施の形態と同様にして、オーバーフロー（過大入力）の状態が発生しているので、信号 S 3、 S 4、 S 5は、レベル L drで張り付いた状態になっている。上記のようにして、信号処理部 2 2の信号処理ゲインのゲイン値について 1倍を設定したことで、図 1に示す信号処理系全体としてみた場合のゲイン設定状態としては、先の図 2 A， B， C及び図 3の説明の場合と等価であることになる。

そして、この状態の下、マイクロコンピュータ 5により信号 S 5のレベル（データ値）を監視して、図 4 Cに示すようにして、信号 S 5がレベル L drより小さくなるまで、第 1 G C A 1 3 のゲイン値 G 1を初期値から小さくしていく。つまり、先の第 1の実施の形態において図 2 Bにより説明したのと同様の、第 1 G C A 1 3に対するゲイン設定を完了させる。

続いては、第 2 G C A 2 4のゲイン設定となるのであるが、この第 2 G C A 2 4のゲイン設定に関しては、直ぐ前段の信号処理部 2 2における信号処理ゲインを考慮すべき必要があることになる。つまり、この場合には、信号処理部 2 2の信号処理ゲインが最大値となるときの最大信号レベルに基づいて、同じ信号処理ブロック 4内の D // Aコンパータ 2 3のダイナミックレンジが設定されているからであり、第 2 G C A 2 4 としては、この D Z Aコンバータ 2 3のダイナミックレンジが最大限に利用できるようにして、第 2 G C A 2 4のゲイン値を設定する必要があるからである。

このために、第 2 G C A 2 4のゲイン設定を行うのにあたっては、図 4 Dに示すようにして、信号処理部 2 2の信号処理ゲインについて 2倍を設定する。つまり、最大値を設定する。

これにより、信号処理部 2 2の入力信号である信号 S 3に対して、その出力信号である信号 S 4は、 2倍に対応するレベルを有することになる。この場合、信号 3は、第 1 G C A 1 3のゲイン設定が完了したことで、例えばダイナミックレンジ D Rの最大レベル（規定値） Ldrよりも小さい値となっている。これに応じて、信号 S 4のレベルは、ダイナミックレンジ D Rの最大レベル Ldrのちようど 2倍に対応するレベル Lsp に近いものの、より小さい値として得られる。

このような状態とした後、マイクロコンピュータ 5は、信号 S 5のレベルが、上記レベル Lspと同じとなるまで、第 2 GCA 2 4に設定するゲィン値 G 2を高くしていくようにされる。

そして、信号 S 5のレベルがレベル Lspと同じレベルになったとされると、概念的にはオーバーフローが発生しないレベル範囲において、最大限のダイナミックレンジを確保できた状態ということになる。ただし、この場合においても、実際としては、信号 S 5のレベルとレベル Lspとが同一となった状態から、 1ステップだけ第 2 G C A 2 4のゲイン値を小さく設定して、この 1ステップのゲイン値分だけ信号 S 5のレベルをレベル Lspよりも小さくしており、現実にオーバーフローが発生するのを回避している。

図 5のフローチャートは、上記図 4 A， B， C， Dにより説明したゲイン設定手順に応じた、マイクロコンピュータ 5 (C PU) が実行するとされる処理動作を示している。

この図に示される処理として、ステップ S 2 0 1〜S 2 0 5において、ステップ S 2 0 2以外の処理は、それぞれ、先の第 1の実施の形態における処理動作である、図 3のステップ S 1 0 1〜S 1 0 4と同様の処理となる。ステップ S 2 0 2の処理は、図 4 Bにより説明したように、第 1 GC A 1 3のゲイン設定を行うのにあたり、信号 S 4 (S 5 ) のレべルを、信号 S 3と同じとするために実行される。

そして、ステップ S 2 0 4において肯定の判別結果が得られたとされると、ステップ S 2 0 6以降の第 2 GCA 2 4のゲイン設定のための処理シーケンスに移行することとなり、この段階で、第 1 G CA 1 3のゲイン設定が完了したこととなる。

ステップ S 2 0 6では、信号処理部 2 2の信号処理ゲインのゲイン値を最大値 Gspmaxに設定する。ここでゲイン値を、そのままゲインとしての倍数（n) としてあっかうこととすれば、図 4 A， B， C， Dの例では、 G spmax= 2であることになる。

上記ステップ S 2 0 6に続く、ステップ S 2 0 7〜ステップ S 2 1 1 の処理としては、それぞれ、先の実施の形態に対応する図 3のステップ

S 1 0 6〜ステップ S 1 0 9の処理と同様となる。

ただし、ステップ S 2 0 9における、信号 S 5のデータ値 VS5と規定値 Vdrとの関係の判別としては、信号処理部 2 2のゲイン値について最大値 Gspmaxが設定されていること力、ら、

VS5≥ VdrX Gspmax

が成立するか否かについての判別を行うこととしている。これにより、図 4 Dにより説明したようにして、信号 S 5が、レベル Lspと同じ（実際にはステップ S 2 1 0の処理により 1ステップのゲイン値分だけレベル

Lspより小さいレベルとなる）とされることになる。なお、図 4 Dは、レベル Ldrに対応するデータ値を規定値 Vdrとしている場合の例となる。このようにして、ステップ S 2 1 1までの処理が実行されることで、先の第 1 G C A 1 3、及ぴ第 2 G C A 2 4のゲイン設定が完了したことになる。

なお、本発明としては、これまでに説明した実施の形態としての構成のみに限定されるものではない。

また、例えば D S P 1の後段に対して、複数の信号処理プロックが並列的に接続されたような場合にも適用できる。つまり、実施の形態として説明した第 1 G CA 1 3のゲイン設定を一度行った後に、順次、後段において並列接続された信号処理プロックごとに第 2 G C Aのゲイン設定を行うようにすればよレ、。

また、例えば、これまで説明した実施の形態においては、図 1に示したようにして D S P 1対して 1つの信号処理ブロック 4を追加した例を示しているが、本発明としては、例えば D S P 1一信号処理プロック 4 の後段に対して、さらに直列的に信号処理プロックが接続されたような構成についても適用することが考えられる。

また、上記実施の形態では、本発明に基づく信号処理装置を備える機器として画像表示装置を例に挙げているが、画像表示装置としては、 L C Dの他にも、プラズマディスプレイや陰極線表示管などの表示デバィスを採用する構成とされて構わない。また、デジタルビデオ信号処理を実行する機器としては、例えば録画機器や D V D (Digital Versati le

Di sc)プレーヤなどをはじめとして各種知られており、これらの機器に本発明は適用可能である。

さらに、上記実施の形態では、ビデオ信号を対象とするゲイン設定を例に挙げているが、例えばオーディオ信号をはじめとした、他の形式の信号についてデジタル信号処理を実行する構成に適用することも可能である。産業上の利用可能性

このようにして本発明は、デジタル信号処理を実行する 2つの部位の間でアナログ信号形式で信号の入出力を行うような場合において、内部の D Z A変換機能、 A Z D変換機能における信号レベルの誤差ばらつきによりダイナミックレンジが不適切な状態となることの問題を解消しているものであり、これにより、例えば信号の再生出力結果について、これまでよりも良好で高品質なものとすることが可能となるものである。

Claims

請求の範囲

1 . 第 1のデジタル信号処理部と、第 2のデジタル信号処理部を有して、

上記第 1のデジタル信号処理部は、

所定のデジタル信号処理が施されたデジタル信号が入力され、設定されたゲイン値に応じたゲインを与えて出力する第 1のゲイン調整手段と、上記第 1ゲイン調整手段から出力されるデジタル信号をアナログ信号に変換して、上記第 1のデジタル信号処理部から出力する第 1のデジタルーアナログ変換手段と、を備え、

上記第 2のデジタル信号処理部は、

上記第 1のデジタル信号処理部の上記デジタル一アナログ変換手段から出力されるアナログ信号をデジタル信号に変換するアナログ一デジタル変換手段と、

上記アナログ一デジタル変換手段から出力されるデジタル信号について所定のデジタル信号処理を施すデジタル信号処理手段と、

上記デジタル信号処理手段から出力されるデジタル信号が入力され、設定されたゲイン値に応じたゲインを与えて出力するもので、上記第 1 のゲイン調整手段よりも低いゲイン感度が設定される第 2のゲイン調整手段と、

上記第 2のゲイン調整手段から出力されるデジタル信号をアナログ信号に変換して、上記第 2のデジタル信号処理部から出力する第 2のデジタル一アナログ変換手段と、を備えるとともに、

上記第 1のデジタル一アナ口グ変換手段と、上記アナログ一デジタル変換手段は、上記第 1のデジタル—アナログ変換手段における信号レべルの誤差ばらつき範囲の最小値が、上記アナログ一デジタル変換手段における信号レベルの誤差ばらつき範囲の最大値以上となる関係が得られるようにして設定されており、

さらに、上記第 2のゲイン調整手段から出力されるデジタル信号のレベル値を検出する検出手段と、

上記第 1のデジタル信号処理部において最大値として扱われるレベルの信号を上記第 1のゲイン調整手段に対して入力させた状態のもとで、上記検出手段により検出されるレベル値が規定値未満の範囲で最大値となるようにして、上記第 1のゲイン調整手段に対してゲイン値を設定する第 1 のゲイン設定手段と、

上記第 1のゲイン設定手段によるゲイン値の設定が完了した後において、上記第 1のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させた状態のもとで、上記検出手段により検出されるレベル値が規定値以下の範囲で最大値となるようにして、上記第 2 のゲイン調整手段に対してゲイン値を設定する第 2のゲイン設定手段とを備える、

ことを特徴とする信号処理装置。

2 . 上記デジタル信号処理手段においてデジタル信号のゲインが可変される場合において、

上記第 1 のゲイン設定手段は、上記第 1 のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させるとともに、上記デジタル信号処理手段において最大のゲイン値となるようにした状態のもとで、上記検出手段により検出されるレベル値が規定値未満の範囲で最大値となるようにして、上記第 1ゲイン調整手段に対してゲイン値を設定するようにされ、

上記第 2のゲイン設定手段は、上記第 1 のゲイン設定手段によるゲイン値の設定が完了した後において、上記第 1のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させるとともに、上記デジタル信号処理手段において 1倍のゲイン値となるようにした状態のもとで、上記検出手段により検出されるレベル値が規定値以下の囲で最大値となるようにして、上記第 2ゲイン調整手段に対してゲイン値を設定するようにされている、

ことを特徴とする請求項 1に記載の信号処理装置。

3 . 第 1のデジタル信号処理と、第 2のデジタル信号処理を実行するものとされ、

上記第 1のデジタル信号処理は、

所定のデジタル信号処理が施されたデジタル信号が入力され、設定されたゲイン値に応じたゲインを与える第 1のゲイン調整手順と、

上記第 1ゲイン調整手順により得られるデジタル信号をアナログ信号に変換して、上記第 1のデジタル信号処理の出力とする第 1のデジタル一アナログ変換手順とを含み、

上記第 2のデジタル信号処理は、

上記第 1 のデジタル信号処理に含まれる上記デジタル一アナログ変換手順により得られるアナログ信号をデジタル信号に変換するアナログ一デジタル変換手順と、

上記アナログ—デジタル変換手順により得られるデジタル信号について所定のデジタル信号処理を施すデジタル信号処理手順と、

上記デジタル信号処理手順により得られるデジタル信号が入力され、設定されたゲイン値に応じて、上記第 1のゲイン調整手段より低いゲイン感度によりゲインを与える第 2のゲイン調整手順と、

上記第 2のゲイン調整手順により得られるデジタル信号をアナログ信号に変換して、上記第 2のデジタル信号処理部から出力する第 2のデジタルーアナログ変換手順と、を含むとともに、さらに、上記第 1 のデジタル一アナログ変換手順に対応するデパイスにおける信号レベルの誤差ばらつき範囲の最小値が、上記アナ口グーデジタル変換手順に対応するデバイスのける信号レベルの誤差ばらつき範囲の最大値以上となる関係が得られるように設定する設定手順と、上記第 2のゲイン調整手順により得られるデジタル信号のレベル値を検出する検出手順と、

上記第 1のデジタル信号処理において最大値として扱われるレベルの信号を上記第 1のゲイン調整手順に対して入力させた状態のもとで、上記検出手順により検出されるレベル値が規定値未満の範囲で最大値となるようにして、上記第 1のゲイン調整手順に対してゲイン値を設定する第 1のゲイン設定手順と、

上記第 1のゲイン設定手順によるゲイン値の設定が完了した後において、上記第 1のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させた状態のもとで、上記検出手順により検出されるレベル値が規定値以下の範囲で最大値となるようにして、上記第 2 のゲイン調整手順に対してゲイン値を設定する第 2のゲイン設定手順と、を実行するようにされていることを特徴とする信号処理方法。