WO2005122590A1 - 画像符号化装置および画像復号化装置、ならびにそれらで用いられる集積回路 - Google Patents

画像符号化装置および画像復号化装置、ならびにそれらで用いられる集積回路 Download PDF

Info

Publication number
WO2005122590A1
WO2005122590A1 PCT/JP2005/010419 JP2005010419W WO2005122590A1 WO 2005122590 A1 WO2005122590 A1 WO 2005122590A1 JP 2005010419 W JP2005010419 W JP 2005010419W WO 2005122590 A1 WO2005122590 A1 WO 2005122590A1
Authority
WO
WIPO (PCT)
Prior art keywords
arithmetic
data
unit
arithmetic unit
conversion
Prior art date
Application number
PCT/JP2005/010419
Other languages
English (en)
French (fr)
Inventor
Hidekatsu Ozeki
Masayasu Iguchi
Takahiro Nishi
Hiroaki Toida
Hiroto Tomita
Akihiko Inoue
Takashi Hashimoto
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to CN2005800187229A priority Critical patent/CN1981534B/zh
Priority to JP2006514516A priority patent/JP4704333B2/ja
Priority to EP20050749005 priority patent/EP1771009A1/en
Priority to US11/628,733 priority patent/US8179972B2/en
Publication of WO2005122590A1 publication Critical patent/WO2005122590A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H04N19/122—Selection of transform size, e.g. 8x8 or 2x4x8 DCT; Selection of sub-band transforms of varying structure or type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding

Definitions

  • an image and a device and a product circuit used therewith, which relates to an image and a device having characteristics in conversion and conversion between a time domain and a frequency domain, and a product circuit used therewith.
  • P2 has already been used in digital data, etc.
  • P4 has been used in fields such as Internet mobile communication.
  • the formula for the compression ratio was standardized by J (o deo ea). This is known as 264 PG4C or P4pa0 (shown below as 264).
  • the book consisting of 6X6 elements of the code is divided into 4X4 books.
  • the obtained 4X4 book is frequency-converted from the time domain by a bit and subtraction, placing it in the first place.
  • the 4X4 book obtained in the frequency domain is converted from the frequency domain by bit and subtraction.
  • the conversion for converting the time domain to the wave number domain by the bit and the subtraction is performed by the integer conversion.
  • a conversion that converts a frequency domain into a time domain by subtraction is called an inversion ().
  • Numeral 30 is a diagram showing the exchange of surface data at a66.
  • 6X6 in the time domain is subjected to integer conversion in the 4X4 order, and converted to the frequency domain.
  • four columns formed by extracting the C component contained in the 4X4 position are subjected to reduction by exchange.
  • the function of a 6X 6 is realized.
  • 00063 is a diagram showing the order of in 264.
  • step S90 a66 it is determined that it is determined that the data is coded
  • the data is written in a6d, and that it is not, the data to be coded is C minutes. Is replaced (Step S902), and the converted C component and other components are reversed.
  • the encoded C component is converted (step S904), and the converted C component and other components are inverted (step 5905). If the data being processed is other data, the process is reversed.
  • the inverted data is converted and obtained (step 907).
  • 007 is the value of T C c, C for only C in step S90204.
  • the component f which is obtained as a result, is the time domain obtained by the conversion.
  • () means that is buffed rightward ().
  • () means to bite leftward ().
  • the numeral 3 indicates a value for changing the processing book size to 8 ⁇ 8 (42 in (2), (20) and (22)).
  • Tw () (, 0,..., 7) is Indicates the area.
  • T is a transmutation column.
  • TX indicates the area of. According to FIG. 3, the range of can be obtained.
  • 00115 indicates an equation for performing the conversion using the matrix a shown in 4. Five Here, indicates that you have selected 0 and ⁇ , 7. Then, according to the formula of 5, a0 to a7 and b0 to b7 can be calculated. Using b 0 to b 7, o 0 to o 7 for any are calculated. O 0 to o 7 obtained here are the values of the matrix wa for any given values. Next, the values of o 0 to o 7 are calculated, and the obtained values are set to 0 to 7. Then, similarly, the operation is performed by using 5 to obtain o0o7. Since the obtained o 0 o 7 is a part of the matrix a W a, it indicates the area of
  • an object of the present invention is to provide an image device that can be downsized while complying with the standards.
  • An arithmetic unit that performs arithmetic processing on a plurality of input data in an image device that performs compression data by switching the number of data from the frequency range to the frequency range as necessary. Select whether to read the operation data to save the operation result in the section or the data to be input to the operation section from the compressed data or to read from the data stored in the operation data.
  • the order of input selection and input in which data is input to the operation unit corresponds to the number of operations that can be performed in one operation in the operation unit.
  • the input selection controls the destination of only the data that enters the arithmetic section, and the arithmetic processing in the arithmetic section.
  • An operation for controlling the number of multiplications in the arithmetic processing is provided.
  • the order of the operations in the operation and the operation in the operation unit is defined by dividing the operation into an order that can be executed by the operation in the operation unit, the operation in each operation unit is executed by the single operation unit. can do. Therefore, an image device that can be downsized while complying with the standard will be provided.
  • the arithmetic unit has a configuration capable of performing an arithmetic operation, controls only a combination of data to be calculated and calculated, and has a bit amount in the arithmetic unit. Is controlled as a multiplier.
  • the arithmetic unit since the arithmetic unit has a configuration capable of performing the calculation, an image device that can perform the switching by performing the switching is provided.
  • the operation unit includes a child operation unit of up to 8 children, a bit operation unit of the child of 2 children, a bit operation unit of 2 children that bites the power of the child of 3 children, and a bit operation unit of 3 children that bit the power of the child of 6 children.
  • the bit unit the 4-bit unit that bites the power of the child of 7, the child's power
  • the unit that adds the power of the second bit unit, and the power of the child's bit subtracts the power of the four children
  • Arithmetic unit including the arithmetic unit of 2 that subtracts the power of the child of 5 from the power of the arithmetic unit of 4 and the arithmetic unit of 2 that adds the power of the child of 8 and the power of the third bit arithmetic unit , Operation data, and the arithmetic result of 2 and the arithmetic result of the arithmetic operation of 2 are stored, and based on the operation, conversion, and number, the data to be input to the children of up to 8 is controlled. Controls the amount of bits in the bit units of,.
  • the plurality of keys are at least two keys of 4X4 conversion, 8X8 conversion, and conversion. 002 This makes it possible to realize the function of the H.264 in a small space.
  • the order of operation and derivation is defined as being divided into operation and operation processing serving as a basic unit.
  • the operation unit is configured to execute the operation processing serving as the basic unit. In order to repeat the arithmetic and basic arithmetic processing in the arithmetic unit, it controls only the data to be subjected to the arithmetic processing and controls the multiplication number.
  • the basic arithmetic processing is performed in each mode.
  • the arithmetic unit can be configured with a simpler configuration, and an image device that can be downsized while complying with standards can be provided.
  • the basic arithmetic processing is an arithmetic processing capable of forming 22-power data.
  • the data and number of operations and new conversions can be stored in correspondence with the number of operations, and when a new conversion is used, input selection and I will control the arithmetic part.
  • the arithmetic unit performs a multiplication process on the powers of the children of to 4 and the child of the arithmetic unit.
  • the arithmetic unit performs a multiplication process on the power of the child of 3, the arithmetic unit of 2, and the power of the child of 2.
  • the arithmetic unit of 3 which performs multiplication processing on the arithmetic unit
  • the arithmetic unit of 4 which performs multiplication processing on the power of the child of 4
  • the power of the arithmetic unit includes the arithmetic unit of 2 to add the power of the fourth arithmetic unit.
  • the result is stored and the data is controlled by the input selector when entering the children of ⁇ 4 based on the operation, conversion and number, and the multiplier which is the number in the arithmetic part of ⁇ 4.
  • a multiplier that sets the number in the arithmetic unit of up to 4, a conversion unit that manages the conversion, and an arithmetic operation unit that manages the order in the arithmetic unit.
  • the appropriate multiplier is read out from the multiplier section based on the operation number managed by the section, and set to the arithmetic section of up to 4, and the arithmetic operation section enters the children of up to 4 based on the current do and number. I will control the input data to input selection.
  • a new conversion code may be used to store the multiplier set by the multiplier for setting the multiplier to be used in the new conversion function in accordance with the operation number.
  • the multiplier and the multiplier corresponding to the operation number are read from the new unit and set in the arithmetic unit of up to 4, and the arithmetic operation unit enters the children of up to 4 based on the operation number. I'll control it.
  • a plurality of keys are at least two of the following: sign conversion, 4X4 conversion, 8X8 conversion, and conversion.
  • JP GPG 2 PG 4 PG 4 C 264
  • Tana conversion An image device capable of responding to the password is provided.
  • a plurality of arithmetic units may be connected in series or in series, and a plurality of arithmetic units connected in parallel or in series may be operated.
  • the pipeline processing can be performed, and the processing degree can be improved.
  • An image device for performing image processing by switching the number of times from the time domain to the frequency domain as necessary, and performing arithmetic processing on a plurality of input data.
  • Calculation unit Select the operation to save the result, input to the operation unit, read out from the compression, or read out after it is stored in the operation, and input the read data to the operation unit.
  • the order of input and output is defined according to the number of operations that can be executed in the operation unit in the operation unit, and the input selection enters the operation unit based on the conversion mode used and the number of operations in the operation unit.
  • the arithmetic unit is provided with an operation for controlling only the data to be subjected to the arithmetic processing and the number of multiplications in the arithmetic processing.
  • the arithmetic unit has a configuration capable of performing an arithmetic operation, controls only a combination of data to be calculated and calculated, and has a bit amount in the arithmetic unit. Is controlled as a multiplier.
  • the operation unit is a bit operation unit for bidding the power of the child of up to 8 and the child of 2; a bit operation unit of 2 for bitting the power of the child of 3;
  • the bit arithmetic unit, the bit arithmetic unit of 4 that bites the power of the child of 7, the bit arithmetic unit of 5 that bites the power of the child, the bit arithmetic unit of 6 that bites the power of the child of 4, and the child bit of the child of 5 The 7-bit arithmetic unit that bites the power, the 8-bit arithmetic unit that bites the power of the child of 8, the power of the 5-bit arithmetic unit
  • the arithmetic unit that adds the power of the second bit arithmetic unit, and the bit arithmetic unit The arithmetic unit that subtracts the power of the 6-bit arithmetic unit from the power of the 4-bit arithmetic unit, the arithmetic unit that subtracts
  • the order of operation and derivation is defined by dividing the operation into operation and basic operation processing.
  • the operation unit has a configuration capable of executing the basic operation processing. In order to repeat the arithmetic and the basic arithmetic processing in the arithmetic unit, it controls only the data to be subjected to the arithmetic processing and controls the number of multiplications.
  • the basic arithmetic processing is an arithmetic processing capable of forming 22-power data.
  • the number of operations and the number of data associated with the new conversion mode can be stored in correspondence with the number of operations, and when a new conversion mode is used, the input selection and the calculation unit can be performed based on the contents.
  • the arithmetic unit performs a multiplication process on the powers of the children of 4 and, the arithmetic unit which performs multiplication processing on the power of the child of 2, the arithmetic unit of 2 and the power of the child of ⁇ The arithmetic unit of 3 that performs multiplication on the arithmetic unit, the arithmetic unit of 4 that applies the multiplication process to the power of the child of 4, the arithmetic unit of the arithmetic unit, the arithmetic unit that adds the power of the second arithmetic unit, and the arithmetic unit of 3 Including the arithmetic part of 2 that adds the power of the fourth arithmetic part, saves the operation, and the result of the arithmetic operation of the two, and enters the children of up to 4 based on the operation, conversion and number.
  • the data is controlled by the input selection, and the multiplier, which is the number in the arithmetic unit of, to be
  • a multiplier for storing a multiplier corresponding to an operation and a conversion
  • a multiplier that sets the number in the arithmetic unit of up to 4 a conversion unit that manages the conversion, and an arithmetic operation unit that manages the order in the arithmetic unit.
  • the appropriate multiplier is read out from the multiplier section based on the operation number managed by the section, and set to the arithmetic section of up to 4, and the arithmetic operation section enters the children of up to 4 based on the current do and number. Control the input data to input selection.
  • a new conversion function is used to store the multiplier set by the multiplier for setting the multiplier to be used in the new conversion function in accordance with the operation number.
  • the multiplier and the multiplier corresponding to the operation number are read from the new unit and set in the arithmetic unit of up to 4, and the arithmetic operation unit inputs data to be input to the children of up to 4 based on the operation number Control to select.
  • the plurality of keys are at least two of the following: sine, 4x4, 8x8, discrete sine, 4x4, 8x8, and exchange.
  • a transducer that can handle all of these codes is provided.
  • a plurality of arithmetic units are connected in series or in series, and the arithmetic unit controls a plurality of arithmetic units connected in parallel or in series.
  • the operation unit includes a combination of data to be subjected to the operation processing and an operation to control a multiplication number in the operation processing.
  • the data to be input to the arithmetic unit and arithmetic unit for processing is read from the compressed data, or the arithmetic unit Select the input that is read from the calculation result of, select the input to be input to the operation unit, and the order of the input and output in accordance with the number of operations that can be executed in one operation in the operation unit.
  • the input selection controls the destination of data input to the operation unit based on the number of operations in the operation unit and the operation unit. And an operation for controlling the number of multiplications.
  • Reference numeral 22 denotes a book showing an example of the generation of the image 2 according to the light state.
  • 33 is a diagram showing a configuration of a converter 000 according to the light state.
  • 44 is a diagram showing an arithmetic expression corresponding to the number of operations, and the relationship between the input to the human input and the input of the input process 02 and the operation processing.
  • 55 is a char that indicates the operation of 0 when performing the calculation in the row direction in the 4X4 transformation.
  • Reference numeral 6 denotes a char that indicates the operation of 0 when performing the direction calculation in the 4X4 conversion.
  • 77 is a diagram showing an arithmetic expression corresponding to the number of operations, and a relation between data input to human power P to 8 by input selection 02. 8 8 is a chart showing the operation of 0 when performing a row-wise operation in 8X8 conversion.
  • 999 is a diagram showing an arithmetic expression corresponding to the number of operations in the 4X4 conversion, and a relationship between data input to the inputs P to 8 by the input selection 02.
  • 10A] 0 is a diagram showing an arithmetic expression corresponding to the number of operations in 8X8 conversion, and a relationship between data input to inputs P to 8 by input selection 02.
  • 0B] B is a block indicating the formation of the converter 000a capable of 8X8 conversion.
  • FIG. 11 is a diagram showing a configuration of a converter 2000 according to the second embodiment.
  • 122 is a block diagram showing the configuration of the arithmetic unit 00 of FIG.
  • 133 is a block diagram showing the configuration of the arithmetic unit 200 of 2.
  • 144 is a block diagram showing a configuration of the arithmetic unit when implementing the 8X8 conversion by connecting the arithmetic units in series and / or in parallel.
  • 155 is a diagram showing a formula in the arithmetic unit 00 and a formula in the arithmetic unit 200 of 2 corresponding to the number of operations.
  • 16 6 is used to perform row-wise arithmetic in 8X8 conversion.
  • 177 is a block diagram showing a schematic configuration of image 3.
  • 88 is a block diagram showing a schematic configuration of the image 4.
  • 199 is a block diagram showing the formation of the conversion 3000.
  • Reference numeral 20 20 denotes data for explaining the flow of the operation in the operation unit 300.
  • 22 is a diagram showing C-commutation data.
  • 22 22 is a diagram showing an 8 ⁇ 8 conversion duff.
  • 23 23 is a view showing a 8 ⁇ 8 conversion duff.
  • 24 24 is a diagram showing data of the 4X4 conversion.
  • 25 25 is a diagram showing 4X4 conversion data.
  • 26 26 is a diagram showing 4X4 conversion data.
  • 27 27 is a diagram showing a 2 ⁇ 2 conversion duff.
  • 28 28 is a block showing the composition of the converter 4000 according to the state of 4 29
  • 29 is a block showing the composition of the converter 5000 according to the state of 5
  • 30 is a 6 ⁇ 6 313, which is a diagram showing the exchange of data, is a diagram showing the order of ⁇ ⁇ ⁇ ⁇ in 264.
  • 300 data 3002 Power selection 3003 arithmetic unit 3004 arithmetic unit 3005 arithmetic unit 3006 arithmetic unit 3007 arithmetic unit 3008 arithmetic unit 3909 data 30 0 arithmetic unit 30
  • FIG. 0056 is a block diagram showing an example of the generation of an image according to the light state. Here, the image is displayed on the screen,
  • the calculation unit 7 adds the force from the motion compensation 20 in the screen or from the inverse 6.
  • the booking filter 8 removes the book noise of the force from the adder 7.
  • Fume 9 stores the fume.
  • the compensation 20 performs motion compensation, predicts weighting, and outputs the hood multiplied by the number of weights to the subtraction unit 22.
  • the arithmetic unit 22 subtracts the hum from the motion compensation 20 for the hum outside one picture, and sets the result to 2. 2 detects motion and makes it 4.
  • the amp 4 executes the amp based on the query. This has improved motion compensation
  • 00052 is a block diagram showing an example of the formation of image 2 according to the light state. 2
  • the image 2 includes the following symbols 23, 24, 25, a booking iterator 26, a motion compensation 27, a weight prediction 28, an in-screen 29, and an adder 30.
  • the 006 Book filter 26 removes the power block noise from 25.
  • the compensation 27 performs motion compensation based on the force from the amp 23.
  • the weighting prediction 28 predicts the weight as a result of the motion compensation, and calculates the hum that is multiplied by the weight. 29 in the plane Based on these forces, it predicts the difference between the units, and controls the switching between the adding unit 30, the in-screen 29, and the weighting prediction 28. As a result, a video signal with improved motion compensation is output.
  • the image in the embodiment has a number of numbers from the time domain to the frequency domain, and switches the number as needed to form an image. Further, the image according to the present embodiment has a number of numbers from the frequency range to the range, and the image is restored while switching the number as necessary.
  • 0063 is applicable to configurations and configurations other than the configurations disclosed in the above and 2, which are disclosed and replaced below.
  • the present invention can be applied to the cases other than the above.
  • 00643 is a diagram showing the configuration of the converter 000 according to the light state.
  • the converter 000 applies to 2 and 6 shown in FIG. And, the replacement 000 shown in 3 applies even if it is outside or in the location, or if it is replaced.
  • the converter 000 includes an operation unit 00, an operation 0, an input selection 02, data, and an operation 2.
  • an operation unit 00 the converter 000 includes an operation unit 00, an operation 0, an input selection 02, data, and an operation 2.
  • the arithmetic unit 00 performs arithmetic processing on a plurality of input data.
  • the arithmetic unit 00 has ⁇ 8, a bit arithmetic unit 03 304 506, an addition unit 07 70, and a subtraction unit 08 09.
  • the bit unit 04 bit off the power of 2.
  • the bit unit 03 turns off the power of p3.
  • the bit unit 06 bit off the power of p6.
  • the bit operation unit 05 bit-forces the power of.
  • the arithmetic unit 07 adds the power of P and the power of the arithmetic unit 03.
  • the arithmetic unit 08 subtracts the power of 4 from the power of the bit arithmetic unit 04.
  • Calculation part 09 Subtracts the power of 5 from the power of bit unit 05.
  • the arithmetic unit 0 adds the power of 8 and the power of the arithmetic unit 06.
  • the arithmetic unit 00 has a configuration capable of performing the arithmetic. 2 stores the calculation result of the addition unit 07 0 and the calculation unit 08 09.
  • the input selection 02 selects the current number of row data to be read from the data, read from the data in the row direction, or read from the calculation data 2 in the row direction. Do it.
  • the operation 0 determines the bit amount of the bit calculation unit 03 04 05 06 depending on whether the current and the logic are changed, 4 ⁇ 4 conversion, or 8 ⁇ 8 conversion, and calculates the bit calculation unit 03 304 05 , 06 is issued.
  • 0 is defined in the order of “do” in a place where it can be executed in the arithmetic operation of the arithmetic unit 00 and corresponding to the number of operations. 0 controls the output destination of data only when the input selection 02 is supplied to the operation unit 00 based on the number of conversion fields and the number to be used, and the data to be subjected to operation processing in the operation unit 00. Controls multiplication (bits) in combination and arithmetic processing.
  • the force selection 02 is based on the force selection signal from the operation 0 and the like.
  • the input selection 02 recognizes only the data to be subjected to the arithmetic processing based on the number indicated by the force selection signal, and changes the read data from an appropriate P to 8.
  • bit arithmetic unit 03 04 05 06 performs either the no bit, the bit, or the two bit data for the data input from the input selection 02 according to the bit number input from the operation 0. Bit addition data is added to the adder part 07 0 and the subtractor part 08 09. Note that the data output from the bit arithmetic units 03, 04, 05, 06, Data rub.
  • the 007 arithmetic unit 0770 calculates the bit data from the bit arithmetic unit 03306 and the value input from P8.
  • the arithmetic unit 08 09 subtracts the data input from p4 and p5 from the bit data from the bit arithmetic unit 04 05.
  • Data is a notation such as "me”, and stores data to be replaced.
  • Data 2 is a notation such as a character, and stores the data converted by the arithmetic unit 00. In addition, the arithmetic data 2 performs the row data readout and the row write readout in order to perform the data calculation.
  • the matrix data for example, W
  • the matrix for conversion for example, W
  • the obtained square matrix W is multiplied by the square matrix from the left.
  • the square matrix W obtained in this way is the transformation data.
  • an operation of multiplying a square matrix W by a square row from the right is a row-wise operation.
  • an operation of multiplying the square matrix W from the left is a direction operation.
  • FIG. 4 is a diagram showing an arithmetic expression corresponding to the number of operations, and a relation of only data to be input to inputs P to p8 by input selection 02 and to be subjected to arithmetic processing. As shown in Fig. 4, the relation is defined as operation 0. However, the present invention is not limited to the table type as in 4, but is not particularly limited.
  • the calculation of the row direction and the direction is shown.
  • the data to be input is represented by the 4X4 columns.
  • the input data is The component of the row with 4X4 column is reduced to 0-3.
  • 0 is input into 2
  • 2 is input into 3 and 4
  • 2 is input into 7 and 8
  • 3 is input into 5 and 6.
  • a0 to a3 are obtained.
  • a0 to a3 are input to the corresponding ⁇ 8.
  • b0 to b3 are obtained.
  • Two operations are performed over the rows of the input 4X4 surface data. As a result, the calculation in the row direction is completed, and 4X4 plane data is obtained.
  • the direction calculation is performed on the 4X4 data column obtained by the row direction calculation.
  • the elements of a certain column of the matrix obtained by km 0 to 3 are calculated.
  • 4 to 3 are input to P to 8.
  • a0 to a3 are obtained.
  • a0 to a3 are input to the corresponding .about.8.
  • b0 to b3 are obtained.
  • Two operations are performed over all 4X4 columns. This completes the calculation of the direction.
  • 4X4 converted into 4X4 is obtained.
  • 00805 is a char- acter indicating the operation of "0" when performing the arithmetic operation in the row direction in the 4X4 conversion.
  • FIG. 5 referring to FIG. 5, in the 4X4 conversion, a description will be given of the operation of “0” when performing the calculation in the row direction.
  • Step 2 ends when the number in the row direction shown in 4 reaches two.
  • input matrix of 4X4 data input matrix of 4X4 data.
  • step S In the calculation of the direction of the matrix (step 2, step S), operation 0 outputs an input selection signal and makes input selection 02.
  • the force selection signal includes that the number of operations for reading the row components in the input matrix from the input data is an eye (step S).
  • the input selection 02 In response to the power selection signal, the input selection 02 reads out the data of 4 from the data and makes the terminals P to 8 as shown in 3. Next, operation 0 outputs a bit. Bit
  • the signal includes an instruction to the bit arithmetic unit 03 04 that determines that there is no bit, and an instruction to the bit arithmetic unit 05 06 to the right (Step S 02) 0085 According to the bit number, the bit arithmetic unit 05 06 Generates bit-by-bit data from the input data, and performs
  • the arithmetic unit 07 adds the power P of the bit arithmetic unit 03.
  • the arithmetic unit 08 subtracts the power of 4 from the power of the bit arithmetic unit 04.
  • the arithmetic unit 09 subtracts the power of p5 from the power of the bit arithmetic unit 05.
  • the arithmetic unit 0 adds the power of the bit arithmetic unit 06 and the power of 8. The result obtained by these subtractions is the result of the calculation in the row direction.
  • Data 2 stores the calculation result in the row direction of f days.
  • step 22 step S 002
  • the operation 0 outputs an input selection signal and makes the input selection 02.
  • the calculation result in the above direction is calculated
  • Step S03 which includes the fact that the number of operations to read from 2 is the second.
  • the input selection 02 extracts the row direction calculation result stored in the operation data 2 from the row direction, and
  • operation 0 outputs a bit signal.
  • the signal includes an instruction to the bit calculation unit 03 04 05 06 to make no bit (step S 04).
  • the bit calculation unit 03 04 05 06 performs the data input without performing the bit conversion.
  • the operation unit 07 0 and the operation units 08 and 09 execute the operation based on the input data, and store the operation result of the second row direction in the operation data 2 in the fth position. This ends the process of day 2.
  • step 2 The remaining three lines of the process of step 2 are performed. This satisfies the condition of the project. As a result, 4 is obtained by the calculation in the row direction. Data 2 stores the data of 4 as the result of the calculation in the T direction.
  • Reference numeral "00936” denotes a feature indicating the operation of "0" when the direction calculation is performed in the 4X4 conversion. In the following, with reference to FIG. 6, a description will be given of the operation of calculating a zero in a 4X4 conversion.
  • step 3 in the step (4) of the calculation result in the T direction obtained by the calculation in the row direction, the processing is completed when the operation in the step is completed.
  • Step 4 ends when the number of directions shown in 4 reaches two.
  • the operation 0 outputs the input selection signal and makes the input selection 02.
  • Force selection code is stored in operation data 2.
  • the input selection 02 reads out the T-direction calculation result stored in the operation data 2 in the direction, and performs 4 to 3 to 3 to the terminal to 8 as shown in 3.
  • the signal includes an instruction to the bit arithmetic unit 03 04 to be set to no bit and an instruction to the bit arithmetic unit 05 06 to the right (Step S202) 0098
  • the bit arithmetic unit 05 06 generates input data and generates bit data.
  • the calculation unit 07 adds the power P of the bit calculation unit 03 to the power.
  • the arithmetic unit 08 subtracts the power of 4 from the power of the bit arithmetic unit 04.
  • the arithmetic part 09 is Subtract 5 power from the power of arithmetic unit 05.
  • the arithmetic unit 0 adds the power of the power 8 of the bit arithmetic unit 06.
  • the result obtained by these subtractions is the result of the eye. 2 saves the result in the direction of.
  • operation 0 In the calculation of 2 (step 4200, step S2002) of the calculation result, operation 0 outputs an input selection signal and makes input selection 02.
  • the force selection signal includes the fact that the number of operations is the second to read the result of the above operation from operation data 2 (step S203).
  • the input selection 02 reads out the calculation result stored in the calculation data 2 from the direction and outputs the data of 4 to the P corresponding to the second calculation as shown in 3.
  • operation 0 outputs a bit. Bit
  • the signal contains an instruction for the bit arithmetic unit 03 04 05 06 to be removed.
  • the bit calculation unit 03 04 05 06 is input without performing any bit.
  • the arithmetic unit 0770 and the arithmetic unit 0809 perform the operation based on the input data, and store the second calculation result in the operation data 2 in the row direction. This ends the process of step 4.
  • 0150 0 has three lines remaining in step 4. This allows
  • Condition 3 is satisfied.
  • 4 data can be obtained by column-wise calculation.
  • 4 is the final result obtained by the 4X4 transformation. Therefore, the operation data 2 is obtained by using the data of 4 as an output matrix.
  • converter 000 can perform 4X4 conversion.
  • FIG. 9 is a diagram showing a relationship when input is made to (8). As shown in Fig. 7, the relation is defined in operation 0. , 7 is not limited to the table type, but is not particularly limited.
  • the input data is represented by 8X8 columns. In the case of 7, the input data is included in the component and there is an 8X8 column), and 0 to 7 are set. Only the data input to P to p8 are supported in the calculation of the 8th to 8th. By the calculations of the 8th to 8th, the operation results defined by the operation expressions are obtained. The calculation in the row direction () is completed by the calculation up to the 8th shown in Fig. 7, and 8X8 plane data is obtained.
  • a reference numeral “01098” denotes a feature indicating the operation of “0” when performing an arithmetic operation in the row direction in the 8 ⁇ 8 conversion. Referring to FIG. 8 below, in the 8X8 conversion, a description of the operation of 0 when performing the arithmetic in the row direction is performed. To complete when the operation in step 5 is completed. Step 6 ends when the number in the row direction shown in 8 reaches eight. Below, the input 8x8 input matrix.
  • the operation 0 In the calculation of the direction of the matrix (step 6, step S300), the operation 0 outputs the input selection signal and makes the input selection 02.
  • the force selection signal includes the fact that the number of operations for reading 426, which is the value of f in the input matrix, from the data is an eye (step S30).
  • bit arithmetic unit 03 04 In response to the force selection signal, input selection 02 reads inputs 0, 2, 4, 6 from the data, and from P to p8, as indicated by 7. [0114] Next, operation 0 outputs a bit.
  • the bits include an instruction to the bit arithmetic unit 03 04 to be removed and an instruction to the bit arithmetic unit 05 06 to the right (Step S302). 0115 In response to the bit number, the bit arithmetic unit 05 06 Generates biff-biff data based on the input data.
  • the arithmetic unit 07 adds the power P of the bit arithmetic unit 03.
  • the arithmetic unit 08 subtracts the power of 4 from the power of the bit arithmetic unit 04.
  • the arithmetic unit 09 subtracts the power of p5 from the power of the bit arithmetic unit 05.
  • the arithmetic unit 0 adds the power of the bit arithmetic unit 06 and the power of 8. The result obtained by these subtractions is stored in the operation data 2 in the row direction as the row direction calculation result.
  • operation 0 In the calculation of direction 2 (step 62, step 3002), operation 0 outputs an input selection signal and makes input selection 02.
  • the force selection signal includes that the operation number is the second for reading the row direction calculation result from the operation data 2 (step 5303). 0118 According to the force selection signal, the input selection 02
  • the row direction calculation result stored in the calculation data 2 is read, and the data of 4 is set to 8 as shown in 7 if it corresponds to the second calculation.
  • the signal includes an instruction to the bit arithmetic unit 03 04 05 06 to be bit-less (Step S304)
  • the bit calculation unit 03 04 05 06 performs the input data without bit-off.
  • the 012 arithmetic unit 0770 and the arithmetic unit 0809 execute the operation based on the input data, and store the operation result in the row direction 2 in the operation data 2.
  • operation 0 is the third and fourth operation that is performed only from data. S30 to output the input selection number.
  • the operation 0 instructs the bit operation unit 03 304 to not perform the bit operation, and outputs a bit indicating the bit operation to the bit operation unit 0506.
  • Input selection 02 reads out the data 357 from the data, and changes from 8 to 8 as in 7 according to the number of operations.
  • the bit arithmetic unit 05 06 shifts the data to the right.
  • the arithmetic unit 07 0 and the arithmetic unit 08 09 perform operations. data
  • the operation 0 calculates the row direction directional calculation result and the direction directional operation result in the operation data.
  • the operation 0 outputs a bit instructing the bit units 03, 04, 05, and 06 not to perform a bit operation (S304).
  • the input selection 02 reads the row directional calculation result and the directional calculation result stored in the data, and sets the data of 8 to 8 as corresponding to 7 as in 7.
  • the bit calculation unit 03 04 05 06 does not shift the input data.
  • the arithmetic unit 07 0 and the arithmetic unit 08 09 perform operations. data
  • operation 0 In the calculation of direction 6 (step 66, step 3006), operation 0 outputs an input selection signal indicating that it is the sixth operation in order to read the result of operation 5 in the row direction from operation data 2.
  • the operation 0 is performed on the bit units 03 04 05 06
  • the input selection 02 reads the row direction math result stored in the arithmetic data 2 and outputs the result as shown in 7. , Corresponding to p 8.
  • the bit calculation unit 03 04 05 06 converts the input data into 2-bit data and bit-ft data.
  • the arithmetic unit 07 0 and the arithmetic unit 08 09 perform operations. data
  • step 607, step 3007) and direction 8 step 608, step S3008
  • operation 0 is read from the row direction 2 result row direction 6 calculation result operation data 2
  • this is the calculation of the 7th and 8th operations, and the input selection signal is issued.
  • the operation 0 outputs a bit instructing the bit operation unit 03 304 05 06 not to perform a bit operation (Step S304).
  • the input selection 02 reads the row direction 2 calculation result stored in the operation data 2 and the row direction 6 calculation result, and converts the data of 4 to 8 as shown in 7 when the corresponding value is obtained. I do.
  • the bit calculation unit 03 04 05 06 performs the input data bit-by-bit.
  • the arithmetic unit 07 0 and the arithmetic unit 08 09 perform operations. data
  • step 6 The process of step 6 is the remaining seven lines. As a result, the direction calculation result is obtained and stored in calculation data 2.
  • the converter 000 calculates the obtained result in the T direction, Perform the calculation of.
  • the operation 0 performs the eight operations shown in step 6 of the result of the T-direction operation in the operation unit 00 to obtain column data, and obtains eight columns of data in total.
  • the arithmetic unit 00 performs eight operations shown in steps 6 and 7.
  • the eight-column image data obtained by the calculation in this direction is the final result obtained by the 8X8 conversion. Therefore, the operation data 2 uses 8 data as an output matrix.
  • the converter 000 can perform the 8X8 conversion.
  • the operation 0 is defined by dividing the order of the 4X4 and 8X8 conversions in such a way that the operation can be executed by the number of operations in the operation unit 00 according to the number of operations. Then, in accordance with the operation, the number of conversions to be used, and the number, the input selection 02 controls only the data to be set to P to p8, and controls the bits () in the bit calculation units 03 to 06. Thus, 4X4 and 8X8 conversion can be realized using a single converter 000.
  • the input selection 02 changes the data to terminals to 8 as shown in 9.
  • 0 is operated so that the bit amount in the bit calculation unit 0506 is shifted to the left. In this way, the 4X4 conversion can be realized by the route shown in 3.
  • the input selection 02 sets the data to the terminals P to 8 as shown by 0. 0 adjusts the amount of biff and performs arithmetic control.
  • bit units 03a 04a 05a 06a also on the side of p p4 p5 p8.
  • f corresponds to, corresponds to a mill, and corresponds to o. It should be noted that, b, b b2, 7 and can be understood.
  • C (0, ⁇ .. 3) indicates the extracted C component. 0 45 () expands to 9
  • the converter 000 may execute the operation in the following order.
  • Step (Step) 0 reads the r4 number of 4 ⁇ 4 (C) of C horizontally, and sets the corresponding value to ⁇ 8.
  • which child to enter can be defined from the above expression.
  • Step 2 0 outputs a bit signal indicating that no bit is output.
  • Step 3 In the second calculation, the addition unit 07 0 and the calculation unit 08 09 calculate,, and C indicated by 0, and store them in the operation 2.
  • Step 4 In the second calculation, calculation is performed by calculation 0
  • Equation 2 is obtained.
  • Step 6 the operation 0 performs the calculation of the direction to obtain the matrix shown in 3. Since the calculation in this direction is the same as the calculation in the direction up to step 5, it can be performed by the calculation unit 00.
  • the operation 0 is divided into units that can be executed in each operation in the operation unit, and is defined corresponding to the number of operations. Therefore, according to the number of operations, the operation 0 can perform the conversion of a66 by controlling the amount of data input to the operation unit 00 and the amount of bits. . Note that, in the above description,
  • the conversion is the same even in the case of, and therefore, the conversion can be performed using the converter 000.
  • C (,) indicates the extracted C component.
  • Step (Step) 0 reads the 4X of 2X2 (C) into the input selection 02 and sets it to the corresponding p8. It should be noted that which child to enter can be easily estimated from the above formula, and therefore will be omitted.
  • Step 2 and C are output by the arithmetic unit 07 0 and the arithmetic unit 08 09 and stored in the arithmetic data 2.
  • Step 3) 0 reads,, C, stored in the operation data 2 to the input selection 02 and inputs them to P to p8 so that the calculation of 9 can be performed.
  • the arithmetic unit 00 can calculate the result shown in FIG. [0160]
  • the operation 0 is divided according to the number of operations that can be executed by the operation in the operation unit, and is defined according to the number of operations. Therefore, according to the number of operations, the operation 0 can perform the Coa conversion by controlling only the amount of data and the bit amount in the operation unit 00. Note that, in the above description, the Coa conversion in the case of the code has been described. However, the conversion is the same in the Coa conversion in the case of, so that the conversion can be performed using the converter 000.
  • operation 0 is performed in the order of 4X4 conversion, 8X8 conversion, 4X4 conversion, 8X8 conversion, and conversion.
  • it is defined in such a way that it can be executed in the arithmetic operation of the arithmetic unit 00 in accordance with the number of operations.
  • the input selection 02 is controlled to be 8 or less, and the bits () in the bit calculation units 03 to 06 are controlled.
  • 4X4 conversion, 8X8 conversion, 4X4 conversion, 8X8 conversion, and switching can be realized using a single converter 000.
  • the details are as follows. In the 8X8 conversion shown in Fig.
  • the fifth equation is as follows: enter 4 (for example, aa 5 a2 a25), and perform 2 (for example, aa5). Is one set (), and thus there are two sets of arithmetic expressions (and 2). The other formulas are those that input a value of 2 and output a value of 2. Circuits that can implement the fifth formula in the 8X8 conversion include p to 4, the bit calculation unit 03 04, the addition unit 07, and the calculation unit 08. In the arithmetic unit 00, further low-order components are prepared (5 to 8, the bit arithmetic unit 05 and 06, the subtraction unit 09, and the arithmetic unit 0). The construction of the limit is based on a 42-power circuit.
  • the 42-power circuit functions as a 22-power circuit if the same value is input to the second child, as in the formula outside the fifth formula in 8X8 conversion. Therefore, 4X4 conversion, 8X8 conversion, 4X4 conversion, 8X8 conversion, a66 (4X4), and Coa (2X2) can be calculated using a 42-power circuit or a 22-power circuit.
  • control is performed by using and bit 0, conversion can be realized using a common converter.
  • the image and the single converter can be used in a time-division manner while changing the standard to be used as necessary.
  • Reference numeral 0166 is a block diagram showing a configuration of the converter 2000 according to the second embodiment.
  • the converter 2000 according to the second embodiment is applied to 2 and 6 shown in (2) and 25 (2).
  • the exchange 2000 shown in the following applies.
  • the converter 2000 includes an arithmetic unit 00, an arithmetic unit 200 of 2, data, operation data 2, and operation 20.
  • Reference numeral 0168 2 denotes a block indicating the formation of the arithmetic unit 00 of the equation. 2
  • the arithmetic unit 00 has an input selector 02, a bit arithmetic unit 03 04 05 06, an addition unit 70, and a subtraction unit 08 09.
  • the configuration of the arithmetic unit 00 is the same as that of the arithmetic unit 00 shown in FIG. 01163 is a block diagram showing the configuration of the arithmetic unit 200 of 2.
  • the arithmetic unit 200 has an input selection unit 202, a bit arithmetic unit 203.04.05.06, an addition unit 2007.0, and a subtraction unit 208.09.
  • the configuration of the arithmetic unit 200 of 2 is the same as that of the arithmetic unit 00 shown in FIG. 0170 20 is the power selection of the arithmetic part 00 of 02.
  • the operation 20 determines the bit amount of the bit calculation unit 03 304 05 06 based on the number of conversions (4 conversion, 2X2 conversion, 4X4 conversion, 8X8 conversion, 4X4 conversion, or 8X8) operation. The determined bit shift amount is used as the first bit number for l 03 04 05 06. As in 017, the operation 20 is based on the power selection 202 of the arithmetic unit 200 of 2
  • bit amount of the bit calculation unit 203 304 05 06 is determined, and the determined bit amount is set as the second bit number for the bit calculation unit 203 304 05 06.
  • the operation 20 uses the arithmetic unit 00 to perform the conversion processing and output the power selection and the BIFF signal.
  • the converter 2000 has the following configuration except that the arithmetic unit 200 of 2 is not used.
  • 0173 20 is for 8X8 and 8X8 conversions
  • the conversion degree is improved by using the arithmetic unit 00000 of 2.
  • 5 is a diagram showing an equation in the arithmetic unit 00 and an arithmetic expression in the arithmetic unit 200 of 2 corresponding to the number of operations. As shown in 5, the relationship is defined in operation 20. However, the present invention is not limited to the table type as described in 5, but is not particularly limited.
  • the arithmetic unit 00 200 of and 2 reads data necessary for the arithmetic corresponding to the processing number from the data or arithmetic data 2 and executes the same arithmetic.
  • Reference numeral 01766 denotes a feature indicating the operation of 20 when performing the arithmetic operation in the row direction in the 8X8 conversion. Refer to Fig. 6 below for 8X8 conversion. Here, we explain about the work of 20 when performing the calculation in the row direction.
  • the step 7 is a step that terminates the completion of the operation in the step 7 in the parentheses of the input 8 ⁇ 8. Step 8 ends when the number in the row direction shown in 6 reaches four.
  • input matrix of input 8X8 plane data is a feature indicating the operation of 20 when performing the arithmetic operation in the row direction in the 8X8 conversion.
  • the operation 20 In the calculation of the direction of the matrix (step 8, step S4), the operation 20 outputs the force selection signal of and inputs it to ⁇ 00 (step S4), and outputs the force indication signal of 22
  • the calculation unit 200 is calculated (step 402).
  • the force selection signal includes a notification that the processing signal is 3 for reading the input 357 from the data.
  • the force selection signal of 2 includes a message indicating that the processing signal is 4 so that only input 357 is obtained from the data.
  • the input selection 022 operates in the same way as the third and fourth calculations of the input selection 02 in. 0180 Next, operation 20 outputs the bit of
  • the signal includes an instruction to bit the bit units 05 and 06.
  • the bit 2 includes an instruction to bit the arithmetic unit 205506.
  • the power selection signal of includes a message indicating that the processing number is 5 for reading out the result of the second row-direction operation stored in Operation 2.
  • operation 20 outputs the bit number of (step 43).
  • the bit of 2 is output (step 44).
  • the bit number includes an instruction to bit off to the bit units 05 and 06.
  • the bit number of 2 includes an instruction not to perform a bit operation on the bit calculation unit 203 04 05 06.
  • the arithmetic unit 00 00 of and 2 operates similarly to the arithmetic operation of the arithmetic unit 00 and the fifth arithmetic unit in the following state.
  • the output unit 20 outputs the power selection signal and inputs it to the arithmetic unit 00 (step S42), and outputs the power input signal of 2 to make it into the arithmetic unit 200 (step S422).
  • the power selection signal includes a message indicating that the processing signal is 2 for reading out the calculation result of the second operation in the row direction from the operation data 2.
  • the power selection signal of No. 2 includes a message indicating that the processing number is 6 for reading out the calculation result of the second operation in the row direction from the operation data 2.
  • input selection 02 02 operates in the same way as the second and sixth arithmetic of input selection 02 in the following condition. [0188] Next, the operation 20 outputs the bit number of (step 423).
  • a bit number of 2 is output (step 424).
  • the bit number includes an instruction not to perform bit-off for the bit calculation unit 03 04 05 06.
  • the 2 bit number includes an indication for the 2 bit for the bit unit 203.405.06.
  • the arithmetic unit 00 00 of and 2 operates in the same manner as the arithmetic operation of the arithmetic unit 00 in the second and sixth arithmetic operations.
  • the power selection signal includes a message indicating that the processing signal is 7 in order to read the third calculation result in the row direction from the operation data 2.
  • the power selection signal of No. 2 includes a message indicating that the processing number is 8 in order to read the third calculation result in the row direction from the operation data 2.
  • the input selection 022 operates in the same way as the calculation of the seventh and eighth inputs in the input selection 02. [0192] Next, operation 20 outputs the bits of
  • the signal includes an instruction not to perform a bit operation on the bit operation unit 03 04 05 06.
  • the 2 bits include an instruction not to perform a bit operation on the bit calculation section 203 03 05 06.
  • the arithmetic unit 00 00 of and 2 operates in the same way as the arithmetic operation of the arithmetic unit 00 in the 7th and 8th operations.
  • step 8 The process of step 8 is executed for the remaining seven lines. As a result, an 8X8X8T direction calculation result is obtained and stored in calculation data 2.
  • the converter 2000 performs the direction calculation on the obtained T direction calculation result, and performs the four calculations shown in step 8 on the T direction calculation result in the direction calculation in the direction calculation.
  • the eight-row surface data obtained by the calculation in this direction is the final result obtained by the 8X8 conversion. So, 2 outputs 8 data as an output matrix, and thus, the converter 2000 can perform 8X8 conversion.
  • the operation is performed in parallel by connecting the two converters 00 00 and 00 00 in parallel.
  • the arithmetic unit 00 shown in 3 is connected in series, the operation, necessary data is obtained by the power selection 02 of the arithmetic unit 00, and the following operation is performed while the arithmetic unit 00 of the subsequent stage performs the operation.
  • the operation may be performed in the previous arithmetic unit 00.
  • the fourth calculation is performed by the previous calculation unit 00
  • the second calculation is performed by the calculation unit 200 in the subsequent stage
  • the calculation unit 00 is sequentially processed in the row direction data.
  • the result in the row direction can be sequentially obtained from the arithmetic unit 200 in the subsequent stage, and the result is improved.
  • the converters are connected in parallel or in series, and if the input and the bit amount are controlled by the arithmetic operation, the converter can perform the conversion processing correctly.
  • the operation unit shown in FIG. 4 can execute the operation corresponding to the number 7.
  • the degree of 8X8 conversion can be improved.
  • data will be output from the broken line by using only the second arithmetic part.
  • the 4X4 conversion, 4X4 conversion, 4X4 conversion, and 2X2 conversion also May be connected in parallel or in series to perform pipeline processing.
  • the processing degree is improved.
  • the processing degree may be improved by using a different arithmetic unit.
  • the operation 20 defines whether or not to execute a necessary operation by inputting necessary image data to a shift operation unit of a plurality of operation units in accordance with an operation number. Therefore, multiple arithmetic units are used in parallel or in series. In this way, by connecting the basic operation units in parallel or in series, it is possible to perform pipeline processing with a simple configuration, and to improve image processing and image processing.
  • FIG. 7 is a block diagram showing a schematic configuration of the image 3. In FIG. 7, only the configuration for converting the time domain into the wave number domain and compressing it, and omitting the configuration for reducing it by motion compensation are omitted. 7
  • Data 3 includes image data 3, time and wave numbers 32 and 33, and compressed data 34.
  • Data 3 converts data in the time domain to a time wave number of 32.
  • Wave number 32 converts data in the time domain into data in the wave number domain.
  • conversion from the time domain to the frequency domain is performed by using any of the C4 conversion, the 8X8 conversion, the 4X4 conversion, the 2X2 conversion, and the newly added known conversion method.
  • 33 changes the data in the wavenumber range
  • the original image data is compressed.
  • Data 34 outputs and saves a compressed image.
  • 0258 is a block diagram showing a schematic configuration of the image 4.
  • the image 4 includes compressed data 4, 42, frequency time 43, and image data 44.
  • Data 4 uses compressed image data.
  • Wave number time 43 converts wave number data into time domain data. Wave number time 43 is C4 conversion, 8X8 conversion, 4X4
  • the data 44 outputs and saves the data in the time domain obtained by the frequency time 43.
  • Wave number 32 and wave number time 43 are C, C 4X4 conversion, 4X4 conversion, 8X8 conversion, 8X8 conversion, 4X4
  • Wave number 32 and wave number time 43 can be realized by a common composition. Below, time wavenumber 32 and wavenumber time 43 will simply be referred to as transform 300.
  • Numeral 22979 is a block diagram showing the result of conversion 3000.
  • the converter 3000 includes data 300, an input selection 3002, an operation unit 300 0, operation data 3009, a multiplication 30, an operation processing unit 30 2, and a conversion unit 303 4, 2 of 3
  • the arithmetic unit 300 includes a multiplying unit 3003 004 005 006 and an adding unit 3007 008.
  • 30 and the arithmetic processing unit 30 2 the conversion registers 30 3,
  • the arithmetic operation is performed by the following formulas: 30 5, new de 30 6, and new 30 7.
  • the conversion schemes that can be used in the form of 0283 are C, C 4X4 conversion, 4X4 conversion, 8X8 conversion, 8X8 conversion, 4X4 conversion, 2X2 conversion, and other new conversion methods to be added.
  • the default value is set to the conversion value 303 by the new processor.
  • 0209 data 300 is used to store data to be converted.
  • the data 3009 stores the calculation data output from the calculation unit 3000.
  • the 0210 processing unit 302 manages the number for conversion in accordance with the conversion data managed by the conversion table 303, and notifies the input selection 3002 whether it is the current calculation.
  • the force selection unit 3002 reads out necessary data from the data 300 or the operation data 3009 according to the knowledge from the arithmetic processing unit 3002, and reads out the appropriate data from (4) to (4). Depending on the conversion method and number, input selection
  • Numeral 3041 stores C and a multiplier (numerical coefficient) necessary for the conversion for C. Note that in image 3, 0 of 4 only stores the multiplier for C. Also, in image 4, the
  • 3042 of 02212 is the number for the conversion in 264, ie 4X4 conversion, 4X4 conversion, 8X8 conversion, 8X8 conversion, 4X4
  • a new conversion command can set a multiplier to be used in the new conversion command in accordance with the number of operations.
  • the code 306 saves the new multiplier determined from the new 307 by Shina Processor.
  • 0214 30 stores the numbers used by the multiplication units 3003 to 3006 corresponding to the numbers of operations. 30 is the required multiplier depending on the current value processed by the conversion table 303 and the number of operations processed by the processing unit 302, whichever is the difference between the third to the third, the third, and the third. Read from Numeral 30 sets the read multiplier to an appropriate multiplication unit 3003 to 3006.
  • the multiplication units 3003 to 3006 multiply the data input to P to 4 by the number of multiplications 30 and the like.
  • the calculation unit 3007 adds the data output from the multiplication unit 3003 004 and adds the data.
  • the arithmetic unit 3008 adds the data output from the multiplying unit 3005 006 and adds the data.
  • the output from the arithmetic unit 3007 008 is stored in the operation 3909.
  • the data 3009 outputs the operation result when the calculation in the row direction and the direction is completed.
  • Reference numeral 20217 denotes data for explaining the flow of the operation in the operation unit 300.
  • the right hand p indicates the input.
  • V, 6 on the side indicates the output.
  • A, b, c, and d above indicate multipliers.
  • v bX cX B and 6 dX aX B are obtained.
  • the power of P is set to
  • the power of 3 is set to
  • the number in the multiplication unit 3003 is set to d
  • the number in the multiplication is set to a
  • the value output from the addition unit 3007 is dX aX R
  • the force of 2 is set to
  • the value output from the adder 3008 is VbXcX.
  • the value output from the adder 3008 is represented by VbXcX. Therefore, it can be said that the data indicated by 20 indicates the data obtained by the calculation by the calculation unit 300.
  • the arithmetic unit 300 can execute arithmetic processing capable of forming 22-power data as shown in FIG. 2 Basically, arithmetic processing that can compose two-dimensional data is used.
  • the conversion of C, C4, 4X4, 8X8, 8X8, 4X4, and 2X2 can be performed. Can be performed on the conversion 3000. Therefore, the order of the operation and the operation can be defined by dividing the operation into the operation and the above-described operation processing, and by repeating the basic operation processing to the operation unit 300, the conversion can be performed. Become.
  • Fig. 02212 is a diagram showing a C-converter. In 2, for example, the calculation of the part enclosed by the dotted line is explained. In 2, it is S Cos (6). Data X is input to and 2.
  • S of the arithmetic unit 3004 be S.
  • S of the arithmetic unit 3005 is S.
  • P is output from the adder 3007.
  • the calculation unit 3008 outputs P.
  • the converter 3000 should input a multiplier and data to the arithmetic unit 300, and it will be explained just in case. First, one of the data toughnesses of the converter 3000 is selected out of the data toughnesses shown in FIG.
  • the converter 3000 executes an operation in the row direction and the direction based on the data shown in 2 and outputs data of the conversion.
  • C can be realized by turning the mark of the C-commutation data to the opposite direction, assuming that the input is on the left side and the output is on the right side without changing the multiplier. Therefore, the C-commutation may exist as a common number in 3104.
  • 022522 is a diagram showing 8 ⁇ 8 conversion data. As shown in FIG. 22, even in the 8 ⁇ 8 conversion, the calculation in the row direction can be performed only by the basic data. In this way, the calculation of the direction can be performed. Therefore, 8X8 Even in this case, the multiplier required for the 8X8 conversion, which is an arithmetic function, is stored in 23.55 by the arithmetic unit 300 shown in FIG. The data 22 shown in FIG. 2 is the same except that the multiplier is different, so that the C-conversion 8X8 conversion can be performed in the same order. Therefore, the configuration of converter 3000 is simplified.
  • 022623 is a figure showing 8 ⁇ 8 conversion data. As shown in FIG. 23, even in the 8X8 conversion, the calculation in the row direction can be performed only by the basic data. In this way, the calculation of the direction can be performed. Therefore, even in the 8X8 conversion, the operation is possible by the configuration of the arithmetic unit 300 shown in FIG. The multiplier required for the 8X8 conversion is stored in 2305.
  • 022724 is a figure showing the data of 4X4 conversion.
  • the multiplier required for the 4X4 conversion which is an arithmetic function, is stored in 2305 by the formation of the arithmetic unit 300 shown in FIG. 24 As you can see, the order of the area enclosed by the dotted line overlaps. Therefore, conversion 3000 only needs to operate so as to stop the calculation order in 8X8 conversion in the middle of 4X4 conversion.
  • 022825 is a figure showing the data of the 4X4 conversion.
  • the calculation in the row direction can be performed only by combining the basic data. In this way, the calculation of the direction can be performed. Therefore, even in the 4X4 conversion, the operation is possible by the configuration of the arithmetic unit 300 shown in FIG.
  • the multiplier required for the 4X4 transformation is stored in 2305. 25 As you can see, the order of the area enclosed by the dotted line C is consistent, although it differs in some ways. Therefore, converter 3000 only needs to operate as a part of the input sequence in 8X8 conversion instead of 4X4 conversion.
  • 022926 is a figure which shows the data of 4X4 conversion. As shown in 26
  • 023027 is a figure showing the 2 ⁇ 2 conversion data. As shown in 27
  • the calculation in the row direction can be calculated only by the basic data. In this way, the calculation of the direction can be performed. Therefore, even in the 2X2 conversion, the operation is possible by the configuration of the arithmetic unit 300 shown in FIG.
  • the multiplier required for the 2X2 transformation is stored in 23.55.
  • the design and the operation sequence for the new conversion code are divided into the above-mentioned arithmetic processing, and only the data and the numerical coefficients are set according to the number of operations. Then, as described above, create the data and determine the multiplier and the order.
  • the specified multiplier is input to the new 307 according to the operation number.
  • which data to read out from the data 300 and the data 3009 corresponding to the number of operations is input to the new 307.
  • the new 307 converts the input multiplier to the new number 306 in accordance with the number of operations,
  • the data to be read from the data 300 and the data 3009 are stored in the new memory 106.
  • the new conversion method When conversion by column is performed, calculation, C and 8X8 conversion are the same, so that the operation multiplier and the destination can be easily performed.
  • the multiplication unit 30 When a new calculation method is set in the command line 303, the multiplication unit 30 reads out the calculation and an appropriate multiplier from the new word line 303, makes it into the calculation unit 300, and determines which data is to be read out.
  • the input selection 3002 is instructed via the section 302. In this way, even in a new conversion method, by using only the basic data to data de-tuff, it is possible to use a common method with other conversion methods.
  • the arithmetic unit can be shared by reducing the conversion of the command to the combination of the basic data, so that the C, C 4X4 conversion, 4X4 conversion, and 8X8 conversion can be used. , 8X8 conversion, 4X4 conversion, 2X2 conversion, and other known conversion methods, but also miniaturized images and
  • 28 is a block diagram showing the configuration of the converter 4000 according to the fourth embodiment. 28, the converter 4000 includes data 400, a plurality of calculation units 4002, an operation 4003, and operation data 4004. At 28
  • the arithmetic unit 4002 has the same configuration as the arithmetic unit 300 shown in FIG. Numerical calculation units 4002 are connected in parallel.
  • Reference numeral 4004 stores data obtained by the calculation by the calculation unit 4002.
  • Numeral 4003 instructs the arithmetic unit 4002 on the destination and the number according to the conversion number and the number.
  • the calculation unit 4003 executes the calculation of the basic table performed in the state of 3 above at a time to a plurality of calculation units 4002 so that the calculation unit 4002 outputs only the necessary multiplier and data. Instruct.
  • the reference numeral 4003 indicates a control unit 30 2, a multiplier 30, a conversion register 303, and a conversion register 3043 shown in 9, a new register 30 6, and a new register 30 7.
  • the arithmetic unit 4002 is instructed on the necessary multiplier and the destination of the data so that a plurality of arithmetic operations are performed on the plurality of arithmetic units 4002 at a time.
  • the operation 4003 corresponds to the number of operations.
  • the necessary image data is input to the difference arithmetic part of the plurality of arithmetic parts, and it is defined whether or not to perform the required operation, and the plurality of arithmetic parts are used in parallel. Since the calculation of the order can be performed for the number of numbers, the degree of the converter is improved.
  • the calculation of the basic data is performed by the arithmetic unit 4002 of the number.
  • the arithmetic 4003 may convert the data to be converted into the arithmetic unit 4002 of the number.
  • 29 is a block diagram showing a configuration of a converter 5000 according to the fifth embodiment.
  • the converter 5000 includes data 500, a plurality of arithmetic units 5002, arithmetic 5003, and arithmetic data 5004.
  • data 500 stores the data.
  • the arithmetic unit 5002 has the same configuration as the arithmetic unit 300 shown in FIG.
  • Numerical calculation units 5002 are connected in series.
  • Data 5004 stores the data obtained by the calculation by the arithmetic unit 5002 in the final stage.
  • Reference numeral 5003 instructs the arithmetic unit 5002 on the destination and number of data only in accordance with the conversion data and the number.
  • the arithmetic operation 5003 instructs the arithmetic units 5002 outside the first stage to use the result of the arithmetic operation of the arithmetic unit 5002.
  • the operation 5003 instructs the first-stage arithmetic unit 5002 to read out the operation data 5004 or 500 data.
  • the calculation unit 5002 performs the calculation of the basic position performed in step 3. While one operation unit 5002 is performing the calculation of the basic position, the other operation unit 5002 is performing another operation of the basic position. Therefore, the processing is improved because multiple operations are performed simultaneously.
  • 02385003 is a logical unit 302 shown in 9, a multiplier 30, a conversion table 303, and 3 to 43045,
  • the state of the state 3 is different, and the arithmetic unit 5002 is instructed on only the necessary multiplier and the destination of the data so that the plural arithmetic units 5002 are simultaneously executed.
  • the operation 5003 corresponds to the number of operations.
  • the necessary image data is input to the calculation part of the difference between the calculation parts, and the execution of the required calculation is defined, and the plurality of calculation parts are used in series.
  • the calculation of the basic data is performed by the arithmetic unit 5002 of the number.
  • the arithmetic 5003 may convert the data to be converted into the arithmetic unit 5002 of the number.
  • the book may be implemented as an integrated circuit S. These books may be tipped, or some may be all tipped. Here, it is called S, but depending on the type of integration, it may also be called C, stem S, s S, or ura S.
  • the integrated circuit is not limited to S, and the integrated circuit may be performed by a dedicated or general-purpose processor. It is also possible to use PG (edoabe Gaea) that can be programmed in S, or use an ngible processor that can reconfigure the settings in the S section.
  • PG edoabe Gaea
  • functional books may be integrated using that technology. The possibility of Io surgery is possible.
  • a program capable of executing the above-described operation is stored in a computer having a device, and necessary data is stored while executing the program in P during conversion.
  • the data may be stored in a device to obtain conversion data.
  • the converter described in the following can be used to perform calculations specific to the 264 on the road. It is useful for articles to be worn. Further, the processing degree can be improved by performing the pipeline processing, and the present invention can be applied to uses such as (efo ee so). Also, it is possible to support C, C, commutation, inversion, and commutation, and a new conversion method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)

Abstract

　本発明の画像復号化装置および画像符号化装置は、演算処理を施すための演算部と、演算部による演算結果を保存する演算データ保存部と、演算部に入力すべき画素データを、圧縮画像データから読み出すか、または演算データ保存部に保存されている画素データから読み出すか選択し、読み出した画素データを演算部に入力する入力選択部と、各変換モードでの演算手順を、演算部における１回の演算で実行可能な単位毎に、演算回数に対応させて予め定義しており、使用する変換モードおよび演算部における演算回数に基づいて、入力選択部が演算部に入力すべき画素データの読み出し先を制御すると共に、演算部において演算処理の対象となる画素データの組み合わせおよび演算処理における乗算係数を制御する演算制御部とを備える。

Description

細 書
画像 および 置、ならびにそれらで用 られる
術分野
０００ 、画像 および 置、ならびにそれらで用 られる 積回路であ て、時間 域 周波数 域 の間の変 および 換に特徴を有 する画像 および 置、ならびにそれらで用 られる 積回 路に関する。
０００2 画像 式 して、既にデジタ などで P 2が、イ タ ネッ ス グ 動体 信などの 野で P 4が用 られて る。 らに圧縮 率のよ 式が、J (o deo ea )によ て 準化 れ た。この 、 ・ 264 P G 4 Cや P 4pa ０ とし て知られて る( 下、 ・ 264 示す)。
０００3] P 2や P 4のよ に、画面内相関関係によ て ( )する方 式では、まず、 8X8 ブ ックが離散 ザイ ( C ) れ、時間 域から 周波数 域 換 れる。次に、得られた 波数 域の 数が、ある ( ステップ)で割 算され、余 が丸められる。これによ て、符号 および 縮が行 われる。逆に、 理にお ては、8X8 ブ ックに対して ステップが け算され、 が行われる。 の 、逆 サイン ( C )が 行われ、周波数 域 ら 域 の 換が行われる。
０００4 方、 ・ 264では、符号 の 、 6X 6 素 らなる ク ブ ックが4X4 ブ ックに分ける。 られた4X4ブ ックは、それを一 の 位 して、ビッ および 減算によ て、時間 域 ら周波数 域 換される。逆に、 の際 は、周波数 域 して得られて る4X4ブ ックが、ビッ および 減算によ て、周波数 域 ら 域 換される。このよ に、ビッ および 減算に よ て、時間 域を 波数 域 換する変換を整数 換 。また、 および 減算によ て、周波数 域を時間 域 換する変換を逆 換 呼 ぶ( )。
０００5 さらに、 ・ 264では、時間 域 ら周波数 域 の 換の 、 6X 6 位 のフ ム ( 下、 a 6 6 ド )および の では、 換を行 た後、 に得られる C 分に対して 換を行
)。 3０は、 a 6 6 ドでの面 デ タの 換の れ を示す図である。まず、時間 域の 度の 6X 6 に対して、4X4 位で 整数 換が行われ、周波数 域に変換 れる。次に、 4X4 位 に含まれる C 分を抽出してできる 4 列に対して 換による 縮 が行われる。その 、アダ 換による 縮が行われた C 分が れる 共に、 C 分以外の 換 れたデ タが れる。これによ て、 a 6X 6 ドでの が実現 れる。
０００6 3 は、 ・ 264における の 順を示す図である。まず、符号 されて る 、 a 6 ドで されて る 、 である 、それ以外 である が判断されるほテップS9０ a 6 6 ドで されて る場 合、符号 されて るデ タは、 C 分が 換され(ステッ S9０2)、ア ダ 換された C 分、およびその他の成分が逆 されるほテップS9０ 3)。 されて るデ タが である場合、符号 されて る 、 C 分が 換され(ステップS9０4)、アダ 換された C 分、および その他の成分が逆 される(ステップ59０5)。 されて るデ タがその他 のデ タである場合、逆 されるほテップ59０6)。その 、逆 されたデ タは、 換 れて、 れる(ステップ 9０7)
０００7 は、ステップS9０2 9０4にお て、 C 分のみの T C c ，
， 2， 3)を 換する きの である。 にお て、4X4T C 、アダ を左右から乗算することによ て、アダ 4 X4T fが得られる( の 3 、 (8 254) )。
Figure imgf000005_0002
000 2は、ステップ にお て、周波数 域の d ， 2 3)を
換し、時間 域の f ( ， 2 3)を得るための 算式を示す。 2で示 す 算式を用 て、まず、周波数 域における 意の ( ０， ， 2 3)に対して、成 分e eおよび f ～f が求めら の 33 、 (8
3 れる( 266)～( 8 273) )。さらに、成分f を して を入れ替えて)、 によ て得ら れた成分を成分d して、再度、成分e～e f f が求
０ めら る。
3および
００～ 3 れ 的に求められた成分f が 換によ て得られた時間 域の 分 なる。なお、 2にお て、 ( )は を右方向に ビッ フ するこ を意味する( )。また、 ( )は を左方向に ビッ フ することを意味する( )。
2
Figure imgf000005_0001
0009 さらに、 X 素 らなる ク ブ ックにお て、処理ブ ックサイズを適応的 に変 さ て、サイズが されたブ ックを整数 換する場合が提案されて る(
2 )。 3は、処理ブ ックサイズを8X8 した きの 換のた めの を示す( 2の 42 、 ( 2 ０)および( 2 2) )。
3にお て、 T w( ) (， ０ ， …， 7)は、 換するための 域を示す。 T は、 換のための 列である。 T Xは、 の 域を示す。 3に示す によ て、 の 域を得るこ ができる。
3
Figure imgf000006_0001
００1０ 4に示すよ に、 3に示す行列 の わり して、 換のための a が提案 れて る( 3の 65 ～ 66 、 (8 34 )～(8 356)
Figure imgf000006_0002
００11 5は、 4に示す行列 aを用 て 換を行 合の 算式を示す。 5 お て、 は、行 して 意の 0， ・‥7 選んだ きの、 を示す。 し て 意のを選ぶ 、 5の 算式によ て、 a０～a 7およびb０～b 7 を計算 するこ ができる。b ０～b 7 を用 て、任意のに対するo ０～o 7 が計算 れる。ここで得られるo ０～o 7 は、任意のに対して、行列w aの 分と なる。次に、o ０～o 7 の を して、 した値を ０～ 7 とする 。そして、同様に、 5を用 て、演算し、o ０ o 7 を得る。 られたo ０ o 7 は、行列 a W aの 分 なるので、 の 域を示す
b b ut b b
Figure imgf000008_0001
: af Reco e da o a d a af e a o a S a da d of Jo deo Specf ca o ( Rec 264 SO C 4496 0 C) oc JV G050 2003 5 270 27 J 2 o a Co ee af (J C )of Jo deo S ec f ca o ( Rec 264 SO C 4496 0 VC) oc J 57 2002 8 00 4 M 43M 3: af Of e so 4 Of 264 ( Reco e da o 264 a d SO C 4496 ０ ( P G 4 a ０) d a ced deo Cod ) oc JV ０5０d 2００5 28０ 53 ～ 7０ 明の
明が解決しよ する課題
００12 記の に、 ・ 264にお て、 する場合、アダ 換、4X4
換、および8X8 換を組み合わ て利用する必要がある。アダ 換、4X4 換、 8X8 換のそれぞれに対応した演算 を個別 に用意したのでは、 置の 模が大き な てしま 。 様のことが、符号 置に ても言える。
００13 また、近年、画像 のための 数の 格が混在しており、 らに、新たな規格 が続 提案 れて る状況にある。この 状況にお ては、複数の
たに追加 れる規格に 易に対応するこ ができる画像
置が必要とな て る。 然、各 格に対応した演算 を個別に用意して、 置に設ければ が、それでは、回路 模が大き な てし ま 。
００14 それゆえ、 明の 、 規格に対応しながらも、小型化を図るこ ができる画像 置を提供するこ である。
題を解決するための
００15 題を解決するために、 、以下の 特徴を有する。 明の 、周波数 域から 域 の 数の ドを必要に応じて切り換え て、圧縮 デ タを する画像 置であ て、入力 れる複数の デ タに対して、演算処理を施すための 算部 、演算部に 演算結果を保存す る演算デ タ 、演算部に入 す き デ タを、圧縮 デ タから読 み出すか、または演算デ タ に保存 れて る デ タから読み出すか 択し、読み出した デ タを演算部に入 する入力選択 、 ドでの 順を、演算部における 回の演算で実行 能な 、演算 数に対応 て 定義してお 、使用する変換 ドおよび 算部における演算 数に基 て、入力選択 が演算部に入 す き デ タの み出し先を制御する 共 に、演算部にお て演算処理の 象 なる み合わ および 算処 理における乗算 数を制御する演算 を備える。
００16 明の 面によれば、演算 、 ドにおける演算 順を 演算部での 回の演算で実行 能な 位に分割して定義して るので、それぞれの ドにおける演算を単一の 算部で実行することができる。したが て、 規格に対応しながらも、小型化を図るこ ができる画像 置が提供 れることとなる。
００17 明の 2の 面にお て、演算部は、 算を実行 能な構成を有してお り、演算 、 算の 象 なる デ タの み合わ を制御すると共 に、演算部におけるビッ フ 量を乗算 数として制御する。
００18 明の 2の 面によれば、演算部は、 算を実行 能な構成を有して るので、 換を切 換えて実行するこ ができる画像 置が提供 されるこ なる。
００19 た えば、演算部は、 ～ 8の 子 、 2の 子 の 力をビッ する のビッ 算部 、 3の 子 の 力をビッ する 2のビッ 算部 、 6 の 子 の 力をビッ する 3のビッ 算部 、 7の 子 の 力をビッ する 4のビッ 算部 、 の 子 の 力 第2のビッ 算部の 力 を 加算する 算部 、 のビッ 算部の 力 ら 4の 子 の 力を減算 する 算部 、 4のビッ 算部の 力 ら 5の 子 の 力を減算する 2の 算部と、 8の 子 の 力と第3のビッ 算部の 力とを加算する 2の 算部 を含み、演算デ タ 、 および 2の 算部、ならびに およ び 2の 算部の 算結果を保存し、演算 、変換 ドおよび 数に 基 て、 ～ 8の 子に入 す き デ タを制御 、か 、 ～ 4の ビッ 算部でのビッ フ 量を制御する。
００2０ たとえば、複数の ドは、4X4 換、8X8 換、および 換の 、少な とも ずれか2 の ドである。 ００2 これによ 、 ・ 264における を小型の 置で実現するこ ができる。
００22 明の 3の 面にお て、演算 、 ドでの 順を、演 算 、基本 位となる演算処理に分割して定義しており、演算部は、基本 位 なる演算処理を実行 能な構成を有しており、演算 、基本 位 なる 演算処理を演算部に繰り返 るよ に、演算処理の 象となる デ タの み 合わ を制御する 共に、乗算 数を制御する。
００23 明の 3の 面によれば、基本 位 なる演算処理に各 ドでの
順が分割 れて るので、より簡易な構成によ て、演算部を構成するこ ができ、 規格に対応しながらも、小型化を図るこ ができる画像 置が 提供 れるこ なる。
００24 まし は、基本 位 なる演算処理は、 2 2 力のデ タフ を構成するこ ができる演算処理である よ 。
００25 これによ 、 ドにおける演算 2 2 力の タ に分割 するこ ができるので、 2 2 力の タ を基本 位 するこ よ て、規格 間での 、装置の 型化が実現できる。
００26 まし は、演算 、新たな変換 ドに関する デ タの み合わ および 数を、演算 数に対応さ て 存するこ ができ、新たな変換 ドが 使用される場合、当 容に基 て、入力選択 および 算部を制御する よ 。
００27 これによ 、新たな変換 ドが導入された しても、 するこ ができる小型 の 置が提供 れるこ なる。
００28 たとえば、演算部は、 ～ 4の 子と、 の 子 の 力に対して乗算処理 を施す 算部 、 3の 子 の 力に対して乗算処理を施す 2の 算部 、 2の 子 の 力に対して乗算処理を施す 3の 算部 、 4の 子 の 力に対して乗算処理を施す 4の 算部と、 の 算部の 力 第2の 算部の 力 を加算する の 算部 、 3の 算部の 力 第4の 算部の 力 を加 算する 2の 算部 を含み、演算デ タ 、 および 2の 算部の 果を保存し、演算 、変換 ドおよび 数に基 て、 ～ 4 の 子に入 す き デ タを入力選択 に制御さ 、 、 ～ 4の 算 部での 数である乗数を制御する。
００29 まし は、演算 、変換 ドに対応 て、乗数を保存する乗数
、 ～ 4の 算部での 数を設定する乗数 、変換 ドを管理する変 換 ド 、演算部での 序を管理する演算 理部とを含み、乗数 、変換 ド が管理する現在の ドおよび 理部 が管理する演算 数に基 て、乗数 部から、適切な乗数を読み出して、 ～ 4の 算部に設定し、演算 理部は、現在の ドおよび 数に 基 て、 ～ 4の 子に入 す き デ タを入力選択 に制御 る よ 。
００3０ まし は、演算 、 らに、新たな変換 ドで使用する乗数を演算 数 対応 けて設定するための 、乗数 で設定された乗数を保存す る新 ド を含み、新たな変換 ドが使用された場合、乗数 、演算 数に対応した乗数を新 ド 部 ら読み出して、 ～ 4の 算部に設定し、演算 理部は、演算 数に基 て、 ～ 4の 子に入 す き 入力選択 に制御 る よ 。
００3 た えば、複数の ドは、 サイン 換、4X4 換、8X8 換、および 換の 、少な も ずれ 2 の ドである ００32] これによ JP G P G 2 P G 4 P G 4 C( 264) および たな変換 ドに対応することができる画像 置が提供 れること なる。 ００33 まし は、演算部が複数 または直列に接続 れており、演算 、並列 または直列に接続 れた、複数の 算部を制御するとよ 。
００34 これにより、 イプライン 理が可能となり、処理 度が向上する。
００35 明の 4の 、時間 域から周波数 域 の 数の ドを必要に 応じて切り換えて、画像デ タを する画像 置であ て、入力 れる 複数の デ タに対して、演算処理を施すための 算部と、演算部による演算結 果を保存する演算 、演算部に入 す き 、圧縮 ら読み出す 、または演算 に保存されて る ら読 み出す 択し、読み出した デ タを演算部に入 する入力選択 、
ドでの 順を、演算部における 回の演算で実行 能な 、演算 数に対応 て 定義しており、使用する変換 ドおよび 算部における演算 数に基 て、入力選択 が演算部に入 す き デ タの み出し先を制 御すると共に、演算部にお て演算処理の 象 なる デ タの み合わ およ び 算処理における乗算 数を制御する演算 を備える。
００36 明の 5の 面にお て、演算部は、 算を実行 能な構成を有してお り、演算 、 算の 象 なる デ タの み合わ を制御すると共 に、演算部におけるビッ フ 量を乗算 数として制御する。
００37 たとえば、演算部は、 ～ 8の 子と、 2の 子 の 力をビッ フ する のビッ 算部 、 3の 子 の 力をビッ する 2のビッ 算部 、 6 の 子 の 力をビッ する 3のビッ 算部 、 7の 子 の 力をビッ する 4のビッ 算部 、 の 子 の 力をビッ する 5のビッ 算部 、 4の 子 の 力をビッ する 6のビッ 算部 、 5の 子 の 力をビッ する 7のビッ 算部 、 8の 子 の 力をビッ する 8のビッ 算部 、 5のビッ 算部の 力 第2のビッ 算部の 力 を加算す る 算部 、 のビッ 算部の 力 ら 6のビッ 算部の 力を減算す る 算部 、 4のビッ 算部の 力 ら 7のビッ 算部の 力を減算す る 2の 算部 、 8のビッ 算部の 力 第3のビッ 算部の 力 を加算す る 2の 算部 を含み、演算デ タ 、 および 2の 算部、ならびに および 2の 算部の 算結果を保存し、演算 、変換 ドおよび 数に基 て、 ～ 8の 子に入 す き デ タを制御 、か 、 ～ 4のビッ 算部でのビッ フ 量を制御する。
００38 たとえば、複数の ドは、4X4 換、8X8 換、4X4
換、8X8 換、および 換の 、少な も ずれか2 の ドである。 体的 成により、これらの ドに全て対応 能な変換器 が提供 れる。
００39 明の 6の 面にお て、演算 、 ドでの 順を、演 算 、基本 位 なる演算処理に分割して定義してお 、演算部は、基本 位 なる演算処理を実行 能な構成を有しており、演算 、基本 位 なる 演算処理を演算部に繰り返 るよ に、演算処理の 象となる デ タの み 合わ を制御する 共に、乗算 数を制御する。
００4０ まし は、基本 位 なる演算処理は、 2 2 力のデ タフ を構成するこ ができる演算処理であるとよ 。
００4 まし は、演算 、新たな変換 ドに関する デ タの み合わ および 数を、演算 数に対応 て 存することができ、新たな変換 ドが 使用 れる場合、当 容に基 て、入力選択 および 算部を制御する、 請求 5に記載の 。
００42 た えば、演算部は、 ～ 4の 子 、 の 子 の 力に対して乗算処理 を施す 算部 、 3の 子 の 力に対して乗算処理を施す 2の 算部 、 2の 子 の 力に対して乗算処理を施す 3の 算部 、 4の 子 の 力に対して乗算処理を施す 4の 算部 、 の 算部の 力 第2の 算部の 力 を加算する 算部 、 3の 算部の 力 第4の 算部の 力 を加 算する 2の 算部 を含み、演算 、 および 2の 算部の 算 結果を保存し、演算 、変換 ドおよび 数に基 て、 ～ 4 の 子に入 す き デ タを入力選択 に制御さ 、 、 ～ 4の 算 部での 数である乗数を制御する。
００43 たとえば、演算 、変換 ドに対応 て、乗数を保存する乗数
、 ～ 4の 算部での 数を設定する乗数 、変換 ドを管理する変 換 ド 、演算部での 序を管理する演算 理部とを含み、乗数 、変換 ド が管理する現在の ドおよび 理部 が管理する演算 数に基 て、乗数 部から、適切な乗数を読み出して、 ～ 4の 算部に設定し、演算 理部は、現在の ドおよび 数に 基 て、 ～ 4の 子に入 す き デ タを入力選択 に制御 る。 ００44 まし は、演算 、さらに、新たな変換 ドで使用する乗数を演算 数 対応 けて設定するための 、乗数 で設定された乗数を保存す る新 ド を含み、新たな変換 ドが使用された場合、乗数 、演算 数に対応した乗数を新 ド 部から読み出して、 ～ 4の 算部に設定し、演算 理部は、演算 数に基 て、 ～ 4の 子に入 す き デ タを入力選択 に制御 る。
００45 たとえば、複数の ドは、 サイン 換、 4 X 4 換、 8 X 8 換、離散 サイン 換、 4 X 4 換、 8 X 8 換、および 換の 、少な も ずれか2 の ドである。 体的 成により、これ らの ドに全て対応 能な変換器が提供 れる。
００46 まし は、演算部が複数 または直列に接続 れており、演算 、並列 または直列に接続 れた、複数の 算部を制御する。
００47 置に ても、画像 同様の 果を得るこ ができる。 ００48 明の 7の 、周波数 域 ら 域 の 数の ドを必要に 応じて切 換えて、圧縮 する画像 置で用 られる 積 回路であ て、入力される複数の 対して、演算処理を施すための 算 部 、演算部に入 す き デ タを、圧縮 デ タ ら読み出す 、または 演算部の 算結果 ら読み出す 択し、読み出した 演算部に入 する入力選択 、 ドでの 順を、演算部における 回の演算で実 行 能な 、演算 数に対応さ て 定義してお 、使用する変換 ド および 算部における演算 数に基 て、入力選択 が演算部に入 す き デ タの み出し先を制御する 共に、演算部にお て演算処理の 象 なる デ タの み合わ および 算処理における乗算 数を制御する演算 と を備える。
００49 明の 8の 、時間 域から周波数 域 の 数の ドを必要に 応じて切り換えて、画像デ タを する画像 置で用 られる 積回路 であ て、入力 れる複数の デ タに対して、演算処理を施すための 算部 、 演算部に入 す き デ タを、圧縮 デ タから読み出すか、または演算部 の 算結果 ら読み出す 択し、読み出した 演算部に入 する入 力選択 、 ドでの 順を、演算部における 回の演算で実行 能 な 、演算 数に対応さ て 定義してお 、使用する変換 ドおよび 算部における演算 数に基 て、入力選択 が演算部に入 す き デ タの み出し先を制御する 共に、演算部にお て演算処理の 象 なる デ タの み合わ および 算処理における乗算 数を制御する演算 とを備え る。
明の
００5０ 上、本 明の および 置によれば、
規格に対応しながらも、小型化を図るこ ができる。
００5 明のこれらおよび他の目的、特徴、局面、効果は、 面 照合して、以下 の 細な説明 ら一層明ら になるであ 。
面の 単な説明
００52] 、 明の 態に係る画像 の 成の 例を示 すブ ッ である。
2 2は、 明の 態に係る画像 2の 成の 例を示 すブ ッ である。
3 3は、 明の 態に係る 換器 ０００の 成を示す図であ る。
4 4は、演算 数に対応した演算式、および入力選択 ０2によ て人力 ～ 8に入力されて演算処理の 象 なる み合わ の 係を示す 図である。
5 5は、4X4 換にお て、行方向の 算を実行する きの ０ の 作を示す チヤ である。
6 6は、4X4 換にお て、 向の 算を実行する きの ０ の 作を示す チヤ である。
7 7は、演算 数に対応した演算式、および入力選択 ０2によ て人力 P ～ 8に入力 れる き デ タの 係を示す図である。 8 8は、8X8 換にお て、行方向の 算を実行する きの ０ の 作を示す チヤ トである。
9 9は、4X4 換にお て演算 数に対応した演算式、および入力選択 ０2によ て入力 P ～ 8に入力 れる き デ タの 係を示す図であ る。
1０A] ０ は、8X8 換にお て演算 数に対応した演算式、および入 力選択 ０2によ て入力 P ～ 8に入力 れる き デ タの 係を示す 図である。
０B] Bは、8X8 換が可能な 換器 ０００aの 成を示すブ ッ である。
11 は、 明の 2の 態に係る 換器2０００の 成を示す 、 図である。
12 2は、 の 算部 ００の 成を示すブ ック図である。
13 3は、 2の 算部2 ００の 成を示すブ ック図である。
14 4は、演算部を直列および または並列に接続するこ によ て、8X8 換を実現する きの 算部の 成を示すブ ック図である。
15 5は、演算 数に対応した 算部 ００での 算式および 2の 算部2 ００での 算式を示す図である。
16 6は、 8X8 換にお て、行方向の 算を実行する きの
2０ の 作を示す チヤ である。
17 7は、画像 3の 略的 成を示すブ ック図である。
8 8は、画像 4の 略的 成を示すブ ック図である。
19 9は、変換 3０００の 成を示すブ ック図である。
2０ 2０は、演算部3０ ０における演算の れを説明するためのデ タフ で ある。
2 2 は、 C 換のデ タフ を示す図である。
22 22は、 8X8 換のデ タフ を示す図である。
23 23は、 8X8 換のデ タフ を示す図である。 24 24は、4X4 換のデ タ を示す図である。
25 25は、4X4 換のデ タ を示す図である。
26 26は、4X4 換のデ タ を示す図である。
27 27は、 2X2 換のデ タフ を示す図である。
28 28は、 4の 態に係る変換器4０００の 成を示すブ ッ である 29 29は、 5の 態に係る変換器5０００の 成を示すブ ッ である 3０ 3０は、 a 6X 6 ドでの デ タの 換の れを示す図である 31 3 は、 ・ 264における の 順を示す図である。
号の 2
3
4
面内
2
3
4 ン ピ
5 5
6
7 算部
8 ブ ッキ グフィ タ
9 フ ムメ
2０ き補償
2
22 算部
23 ン ピ
24
25 き補償 み付け予測 面内 算部 デ タ 波数 デ タ デ タ 波数時間 算部 力選択 ビッ 算部a ビッ 算部 ビッ 算部a ビッ 算部 ビッ 算部a ビッ 算部 ビッ 算部a ビッ 算部 算部 算部 算部 算部 2
2０
０００ 換器 ００ の 算部 ０2 力選択 ０3 ビット 算部 ０5 ビッ 算部 ０7 算部 ０8 算部 2０００ 換器 2 ００ 2の 算部 2 ０2 力選択 2 ０3 ビッ 算部 2 ０5 ビッ 算部 2 ０7 算部 2 ０8 算部 3０００
3００ デ タ 3００2 力選択 3００3 算部 3００4 算部 3００5 算部 3００6 算部 3００7 算部 3００8 算部 3００9 デ タ 3０ ０ 算部 3０
3０ 2 理部
3０ 3 ド
3０ 4 の
3０ 5 2の
3０ 6 新 ド
3０ 7 新
4０００ 換器
4００ デ タ
4００2 算部
4００3
4００4 デ タ
5０００ 換器
5００ デ タ
5００2 算部
5００3
5００4 デ タ
発明を実施するための 良の
００54 下、本 明の 態に て、図面を参照しながら 明する。
００55] ( の )
の 態では、 および を時分割で使用して、 および 換する画像 および 置に て説明 する。
００56 は、 明の 態に係る画像 の 成の 例を示すブ ック図である。 にお て、画像 は、画面内 、
2 、 3 、 ン ピ 4 、 5 、 6 、加算部 7 、 ブ ッキング イ タ 8 、 ムメ 9 、
Figure imgf000021_0001
2０ 、動き 2 、減算部22 を備える。 ００57 面内 は、入力される動画像 号の に て、 ム 測 を実行し、 を出 する。 2は、画面内 ら出力された を整数 ( e e a sfo )する。 3は、 2 ら出力 れる周波数 域の 分を する。 ピ 4は、
3からの 力を ピ して、圧縮 デ タ して する。
００58 5は、 3からの 力を逆 して する。
6は、 5からの 力を逆 換して する。 算部 7は、画面 内 または動き補償 2０からの 力と逆 6からの 力とを加算 する。 ブ ッキングフイ タ 8は、加算部 7からの 力のブ ックノイズを除去 する。フ ムメ 9は、フ ムを記憶する。 き補償 2０は、動き補償を行 、重み付けを予測して、重み 数を乗算したフ ムを減算部22に する。 算部22は、1ピクチヤ 外のフ ムに て、動き補償 2０からのフ ムを減算 して、 2に する。 2 は、動き ク を検出し、 ン ピ 4に する。 ン ピ 4は、 き ク に基 て、 ン ピ を実行する。これによ 、動き補償が改善された
出力されるこ なる。
００59 2は、 明の 態に係る画像 2の 成の 例を示すブ ック図である。 2にお て、画像 2は、 ン ピ 23 、 24 、 25 、 ブ ッキング イ タ 26 、動き補償 27 、重み付け予測 28 、画面内 29 、加算部3０ を備える。
００6０ ン ピ 23に入力された 、 ン ピ され る。 24は、 ピ 23からの 力を逆 する。
25は、 24からの 力を逆 換して、時間 域のデ タを動 画像 号 して する。
００6 ブ ッキ グフイ タ 26は、 25からの 力のブ ックノイズを除 去して する。 き補償 27は、 ン ピ 23からの 力に基 て 、動き補償を行 。 み付け予測 28は、動き補償の 果、重み付けを予測して、重 み 数を乗算したフ ムを する。 面内 29は、 ン ピ 2 3 らの 力に基 て、 ム間の差 を予測し、加算部3０ 、画面内 2 9および重み付け予測 28 の間の切 換えを制御する。これによ 、動き補償が改 善された動画像 号が出力されるこ なる。
００62 実施 態における画像 、時間 域から周波数 域 の 数の ドを有しており、必要に応じて、 数の ドを切り換えながら、画 像を する。また、本実施 態における画像 、周波数 域から 域 の 数の ドを有しており、必要に応じて、 数の ド を切り換えながら、画像を復 する。
００63 、 および 換の 造に特徴を有する。したが て、以下 に開示する および 換の 、上記 および 2に示した構成 以外の および 置に適用 能である。また、 明の および 換の 、 ・ 264 外にお ても、適用 能である。 ００64 3は、 明の 態に係る 換器 ０００の 成を示す図である。
換器 ０００は、 に示す 2および 6、ならびに 2に示す 25に適用される。 および 2 外の お よび 置にあ ても、 または 換を行 分に、 3に 示す 換器 ０００が適用される。
００65 3にお て、 換器 ０００は、演算部 ００ 、演算 ０ 、入力選択 ０2 、 デ タ 、演算 2 を含む。なお、
および または演算デ タ 2は、 換器 ０００の 部 にあ てもよ 。
００66 算部 ００は、入力 れる複数の デ タに対して、演算処理を施す。 算部 ００は、 ～ 8 、ビッ 算部 ０3 ０4 ０5 ０6と、加算部 ０7 ０ 、 減算部 ０8 ０9とを有する。ビッ 算部 ０4は、 2 の 力をビッ フ す る。ビッ 算部 ０3は、 p3 の 力をビッ フ する。ビッ 算部 ０6は、 p6 の 力をビッ フ する。ビッ 算部 ０5は、 の 力をビッ フ トする。 算部 ０7は、 P の 力 ビット 算部 ０3の 力とを加算する。 算部 ０8は、ビッ 算部 ０4の 力から 4 の 力を減算する。 算部 ０9 は、ビッ 算部 ０5の 力 ら 5 の 力を減算する。 算部 ０は、 8 の 力 ビッ 算部 ０6の 力 を加算する。このよ に、演算部 ００は、 算を実行 能な構成を有して る。 2は、加算部 ０7 ０ 、および 算部 ０8 ０9の 算結果を保存する。
００67 ０ は、入力選択 ０2が演算を行 デ タを、 デ タ から読み出すか、演算デ タ 2から行方向で読み出すか、演算デ タ 2 ら 向で読み出す の 、現在の 数とを入力選択 号 して する。また、演算 ０ は、現在の および 理の 象が 換、 4 X 4 換、 8 X 8 換かによ て、ビッ 算 部 ０3 ０4 ０5 ０6のビッ フ 量を決定し、ビッ 算部 ０3 ０4 ０5、 ０6に対してビッ フ 号を出 する。
００68 算部 ００は、上記のよ 構成を有して るので、一回の 算で実行 能な処 理 限られて る。 ０ は、 ドでの 順を、演算部 ００における 回の演算で実行 能な 位に、演算 数に対応さ て 定義して る。 ０ は、使用する変換 ドおよび 数に基 て、入力選 択 ０2が演算部 ００に す き デ タの み出し先を制御する 共に、演 算部 ００にお て演算処理の 象 なる デ タの み合わ および 算処理 における乗算 (ビッ )を制御する。
００69 力選択 ０2は、演算 ０ らの 力選択 号に基 て、
または演算 2 ら、処理 象 なる
読み出す。また、入力選択 ０2は、 力選択 号が示す 数に基 て、演算処理の 象となる デ タの み合わ を認識し、読み出した デ タを、適切な P から 8に する。
００7０ ビッ 算部 ０3 ０4 ０5 ０6は、演算 ０ から入力 れるビッ フ 号に応じて、入力選択 ０2から入力 れる デ タに対して、ビッ フ なし、 ビッ フ 、 2ビッ フ の ずれかを行 、加算部 ０7 ０、減算 部 ０8 ０9に対してビット フト デ タを する。なお、ビット 算部 ０3、 ０4 ０5 ０6から出力 れる デ タは、ビッ フ れて な ても、ビッ フ デ タ こ する。
００7 算部 ０7 ０は、ビッ 算部 ０3 ０6 らのビッ デ タ 、 P 8よ 入力された をそれぞれ 算する。
００72 算部 ０8 ０9は、ビッ 算部 ０4 ０5からのビッ フ デ タから、 p4 p5より入力 れた デ タを減算する。
００73 デ タ は、メ 等の記 体であり、 換の 象となる デ タを保存する。
００74 デ タ 2は、メ 等の記 体であり、演算部 ００によ て変換 れた デ タを保存する。また、演算デ タ 2は、デ タの を行 た め、行方向の き込み 読み出し、 向の き込み 読み出し を 。
００75 下、4X4 換、8X8 換、アダ 換、4X4 換、お よび8X8 換が、 3に示す 換器 ０００によ て演算 能であることを 説明する。なお、上記 ドの 、少な も二 の ドの 換えが可 能であればよ 。
００76 まず、前提 して、これらの 換では、変換前の画 デ タを成分 して 方 行列(た えば、W)に対して、変換のための 方行 を右 ら乗算し、乗算された 結果 られる正方行列W に対して、左 ら正方行列 の 乗算する。 これによ て得られる正方行列 W の 分が、変換 の デ タ なる。 下 、正方行列Wに対して、正方行 を右 ら乗算する演算を、行方向の 算 。 また、正方行列W に対して、 左 ら乗算する演算を 向の 算 。
００77] (4X4 換の 合の )
4は、演算 数に対応した演算式、および入力選択 ０2によ て入力 P ～p8に入力 れて演算処理の 象となる デ タの み合わ の 係を示す図 である。 4に示すよ 関係が演算 ０ に定義 れて る。 、 4のよ テ ブ 式に限るものではな 、特に限定 れな 。
００78 4では、行方向および 向の 算が示されて る。 力される デ タは、 4X4の 列の 分によ て表 れる。 4では、入力 れる デ タを成分に 4X4の 列のある 行の成分を ０～ 3 する。 目の 算にお て 、 および 2に ０ が、 3および 4に 2 が、 7および 8に が、 5および 6に 3 が入力される。 目の 算式によ て、 a ０～a 3 が得られる。次に、 4に示すよ に、 a０～a 3 が対応する ～ 8に入 力 れる。 2 目の 算式によ て、b０～b 3 が得られる。 2回の演算が、 入力 れた4X4の面 デ タの ての行に渡 て行われる。これによ て、行方向 の 算が完 し、4X4の面 デ タが得られる。
００79 その 、行方向の 算によ て得られた4X4の デ タの 列に対して 向 の 算を行 。 向の 算では、 によ て得られた行列のある 列の成分を㎞ ０～ 3 する。 向の 算の 目の 算にお て、 4に示すよ に、 P ～ 8に、 ～ 3 が入力 れる。 目の 算式によ て、 a ０～a 3 が得られる。次に、 4に示すよ に、 a０～a 3 が対応する ～ 8に入力 される。 2 目の 算式によ て、b ０～b 3 が得られる。 2回の演算が、 4X4の ての列に渡 て行われる。これによ て、 向の 算が完了する。 果、4X4 換された4X4の 得られる。
００8０ 5は、4X4 換にお て、行方向の 算を実行する きの ０ の 作を示す チヤ である。 下、図5を参照しながら、4X4 換 にお て、行方向の 算を実行する きの ０ の 作に て説明する ００81 5にお て、 プ は、入力された4X4の ての (4 )に渡 て、 プ 内の演算が完 した きを終了 件 する プである。 プ 2 は、 4に示す行方向の 数が2回に達したときを終 する プである。 下、入力 れた4X4の デ タを入力 行列 。
００82 行列の 方向 ( プ 2 目、ステップS )の 算のとき、演算 ０ は、入力選択 号を出力し、入力選択 ０2に する。 力選択 号には、入力 行列における 行の成分を入 デ タ から読み出 るための 、演算 数が 目であることの が含まれる(ステップS ) ００83 力選択 号に応じて、入力選択 ０2は、 デ タ ら 、4 の デ タを読み出し、 3に示すよ に端子P ら 8に する。 ００84 次に、演算 ０ は、ビッ 号を出 する。 ビッ
号には、ビッ フ なしとするビッ 算部 ０3 ０4に対する指示 、 ビッ 右に フ るビッ 算部 ０5 ０6に対する指示 が含まれる(ステップS ０2) ００85 ビッ フ 号に応じて、ビッ 算部 ０5 ０6は、入力 れたデ タを ビット フト ビット フト デ タを生成して、 する。
００86 算部 ０7は、ビッ 算部 ０3の 力 P の 力とを加算する。 算部 ０8は、ビッ 算部 ０4の 力から 4 の 力を減算する。 算部 ０9は、ビ ッ 算部 ０5の 力から p5 の 力を減算する。 算部 ０は、ビッ 算 部 ０6の 力と 8 の 力 を加算する。これらの 減算によ て得られた結 果は、行方向 目の 算結果 なる。 デ タ 2は、 算結果を f 日の行方向に保存する。
００87 行列の 方向2 ( プ 2 2 目、ステップS ００ 2 )の 算の き、演算 ０ は、入力選択 号を出力し、入力選択 ０2に する。 力選択 号には、上記 方向 目の 算結果を演算
2 ら読み出さ るための 、演算 数が2 目であるこ の が含 まれるほテップS ０3)
００88 力選択 号に応じて、入力選択 ０2は、演算デ タ 2に 保存された行方向 算結果を行方向 ら み出し、4 の
、 3に示すよ に、 2 目の 算に対応する ら 8に する。 ００89 次に、演算 ０ は、ビッ フ 号を出 する。 ビッ フ
号には、ビッ フ なしとするビッ 算部 ０3 ０4 ０5 ０6に対する指示が 含まれる(ステップS ０4)
００9０ ビッ フ 号に応じて、ビッ 算部 ０3 ０4 ０5 ０6は、ビッ フ をしな で入力 れたデ タを する。
００9 算部 ０7 ０、および 算部 ０8、 ０9は、入力されるデ タに基づ て、演 算を行 、演算デ タ 2に行方向2 目の 算結果を f 目に保存する。 これによ て、 日の プ 2の 理が終 する。
００92 ０ は、 プ 2の 理を残 3 行する。これによ て、 プ の 件が満たされる。 果、行方向の 算による4 の 得ら れる。 デ タ 2は、4 の デ タを、 T 方向 算結果 して、保存する。
００93 6は、4X4 換にお て、 向の 算を実行する きの ０ の 作を示すフ チャ である。 下、図6を参照しながら、4X4 換 にお て、 向の 算を実行する きの ０ の 作に て説明する
００94 6にお て、 プ 3は、行方向の 算で得られた T 方向 算結果 の ての (4 )に渡 て、 プ 内の演算が完了したときを終 件 する プである。 プ 4は、 4に示す 向の 数が2回に達したときを終 する プである。
００95] 4X4T 方向 算結果の ( プ 4 目、ステップS2００
)の 算の き、演算 ０ は、入力選択 号を出力し、入力選択 ０2に する。 力選択 号には、演算デ タ 2に保存さ
目であるこ の が含まれるほテップS2０
００96 力選択 号に応じて、入力選択 ０2は、演算デ タ 2に 保存された前記 T 方向 算結果を 向に み出し、4 の ～ 3 して、 3に示すよ に端子 ら 8に する。
００97 次に、演算 ０ は、ビッ フ 号を出 する。 ビッ
号には、ビッ フ なしとするビッ 算部 ０3 ０4に対する指示 、 ビッ 右に フ るビッ ビッ 算部 ０5 ０6に対する指示とが含まれる(ステップS2０2) ００98 ビッ フ 号に応じて、ビッ 算部 ０5 ０6は、入力 れたデ タを ビッ フ ビッ フ デ タを生成して、 する。
００99 算部 ０7は、ビット 算部 ０3の 力 P の 力とを加算する。 算部 ０8は、ビッ 算部 ０4の 力から 4 の 力を減算する。 算部 ０9は、 算部 ０5の 力 ら 5 の 力を減算する。 算部 ０は、ビッ 算 部 ０6の 力 8 の 力 を加算する。これらの 減算によ て得られた結 果は、 目の 算結果 なる。 2は、 算結果を の 向に保存する。
０1００] 4 4 T 方向 算結果の 2 ( プ 4 2 目、ステップS2００ 2 )の 算の き、演算 ０ は、入力選択 号を出力し、入力選択 ０2に する。 力選択 号には、上記 目の 算結果を 演算デ タ 2から読み出 るための 、演算 数が2 目であること の とが含まれる(ステップS2０3)
０1０ 力選択 号に応じて、入力選択 ０2は、演算デ タ 2に 保存 れた 算結果を 向から f み出し、4 の デ タを、 3に示すよ に、 2 目の 算に対応する P からp8に する。 ０1０2 次に、演算 ０ は、ビッ 号を出 する。 ビッ
号には、ビッ なし するビッ 算部 ０3 ０4 ０5 ０6に対する指示が 含まれるほテップS2０4)
０1０3 ビッ 号に応じて、ビッ 算部 ０3 ０4 ０5 ０6は、ビッ をしな で入力された する。
０1０4 算部 ０7 ０、および 算部 ０8 ０9は、入力されるデ タに基 て、演 算を行 、演算デ タ 2に行方向2 目の 算結果を に保存する。 これによ て、 プ 4の 理が終 する。
０1０5 ０ は、 プ 4の 理を残 3 行する。これによ て、 プ
3の 件が満た れる。 果、列 向の 算による4 の デ タが得ら れる。 4 の 、4X4 換によ て得られた最終結果であ る。よ て、演算デ タ 2は、 4 の デ タを出力 行列とし て、 する。
０1０6 このよ にして、 換器 ０００は、4X4 換を行 こ ができる。
０ ０7 (8X8 換の 合の )
7は、演算 数に対応した演算式、および入力選択 ０2によ て入力 ～ 8に入力される き 係を示す図である。 7に示すよ 関係が 演算 ０ に定義されて る。 、 7のよ テ ブ 式に限るも のではな 、特に限定されな 。
０1０8 7では、行方向および 向の 算が示 れて る。 力 れる デ タは、 8X8の 列の 分によ て表 れる。 7では、入力 れる デ タを成分に 含 8X8の 列のある )の 分を ０～ 7 とする。 ～8 目の 算にお て、 P ～p8に入力 れる デ タの み合わ が対応 けられて る。 ～ 8 目の 算によ て、それぞれ、演算式で定義 れた演算結果が得 られる。 7に示す 8 目までの 算によ て、行方向( )の 算が完 し、 8X8の面 デ タが得られる。
０1０9 8は、8X8 換にお て、行方向の 算を実行する きの ０ の 作を示すフ チヤ である。 下、図8を参照しながら、8X8 換 にお て、行方向の 算を実行する きの ０ の 作に て説明する ０11０ 8にお て、 プ 5は、入力された8X8の ての
Figure imgf000030_0001
に渡 て、 プ 5内の演算が完 した きを終了 件 する プである。 プ 6 は、 8に示す行方向の 数が8回に達した きを終 する プである。 下、入力された8X8の 入力 行列 。
０111] 8X8 換を行 合、 ( 3)で与えられた ( ) 向の 次元の を 図7に示すよ な8回の演算に分け処理を行 。
０112 行列の 方向 ( プ 6 目、ステップS3００ )の 算のとき、演算 ０ は、入力選択 号を出力し、入力選択 ０2に する。 力選択 号には、入力 行列における f の 分である ， 4 2 6 を デ タ から読み出 るための 、 演算 数が 目であるこ の とが含まれる(ステップS3０ )
０113 力選択 号に応じて、入力選択 ０2は、 デ タ から 、入力 ０ 、 2 、 4、 6 を読み出し、 7にしめすよ に、 P からp8に する。 ０114 次に、演算 ０ は、ビッ 号を出 する。 ビッ 号には、ビッ なし するビッ 算部 ０3 ０4に対する指示 、 ビッ 右に さ るビッ 算部 ０5 ０6に対する指示 が含まれる(ステップS3０2) ０115 ビッ フ 号に応じて、ビッ 算部 ０5 ０6は、入力 れたデ タを ビッ フ ビッ フ デ タを生成して、 する。
０116 算部 ０7は、ビッ 算部 ０3の 力 P の 力とを加算する。 算部 ０8は、ビット 算部 ０4の 力 ら 4 の 力を減算する。 算部 ０9は、ビ ッ 算部 ０5の 力から p5 の 力を減算する。 算部 ０は、ビッ 算 部 ０6の 力と 8 の 力 を加算する。これらの 減算によ て得られた結 果は、行方向 算結果として、演算デ タ 2に行方向に保存 れる
０117 方向2 ( プ 6 2 目、ステップ 3００ 2 )の 算では、演算 ０ は、入力選択 号を出力し、入力選択 ０2に する。 力選 択 号には、行方向 算結果を演算デ タ 2 ら読み出さ る ための 、演算 数が2 目であるこ の が含まれる(ステップ53０3) ０118 力選択 号に応じて、入力選択 ０2は、演算デ タ 2に 保存された行方向 算結果を読み出し、4 の デ タを、 7のよ に、 2 目の 算に対応する ら 8に する。
０119 次に、演算 ０ は、ビッ 号を出 する。 ビッ
号には、ビッ なし するビッ 算部 ０3 ０4 ０5 ０6に対する指示が 含まれるほテップS3０4)
０12０ ビッ フ 号に応じて、ビッ 算部 ０3 ０4 ０5 ０6は、ビッ フ をしな で入力 れたデ タを する。
０12 算部 ０7 ０、および 算部 ０8 ０9は、入力 れるデ タに基 て、演 算を行 、演算デ タ 2に行方向2 算結果を保存する。
０122 方向3 ( プ 6 3 目、ステップ 3００ 3 )および 方向4 ( プ 6 4 目、ステップ 3００ 4 )の 算では、演算 ０ は、 デ タ からの み出しの 演算 3 および4 目であることの を 入力選択 号を出 するほ S3０ 。また、演算 ０ は、ビット 算部 ０3 ０4に対してビット トなしを指示し、ビット 算部 ０5 ０ 6に対して ビッ を指示するビッ 号を出 するほテップ53０2 ０123 力選択 号に応じて、入力選択 ０2は、 デ タ から の デ タの 3 5 7 を読み出し、演算 数に合わ て 、 7のよ に、 から 8に する。
０124 ビッ フ 号に応じて、ビッ 算部 ０5 ０6は、デ タを右に
フ ビッ フ デ タを生成して する。
０125 算部 ０7 ０、および 算部 ０8 ０9は、演算を行 。 デ タ
2は、行方向3 算結果、および 方向4 算結果を行方向に保存する。 ０ 26 T 5 ( プ 6 5 目、ステップS3００ 5 )の 算では、演算 ０ は、行方向3 算結果および 方向4 算結果を演算デ タ
2 ら読み出すための 、演算 5 目であるこ の を 入力選 択 号を出 するほ S3０3)。また、演算 ０ は、ビッ 算部 ０ 3、 ０4 ０5 ０6に対してビッ をしな よ に指示するビッ 号 を出 するほ S3０4)
０127 力選択 号に応じて、入力選択 ０2は、 デ タ に 保存された行方向3 算結果および 方向4 算結果を読み出し、8 の デ タを、 7のよ に、対応する ら 8に する。
０128 ビッ 号に応じて、ビッ 算部 ０3 ０4 ０5 ０6は、入力さ れたデ タをビット フトしな で する。
０129 算部 ０7 ０、および 算部 ０8 ０9は、演算を行 。 デ タ
2は、行方向5 算結果を行方向に保存する。
０13０] 方向6 ( プ 6 6 目、ステップ 3００ 6 )の 算では、演算 ０ は、行方向5 算結果を演算デ タ 2から読み出すための 、演算 6 目であることの を 入力選択 号を出 する(ステ 、
ソプS3０5)。また、演算 ０ は、ビッ 算部 ０3 ０4 ０5 ０6に対して 、 2ビッ するよ に指示するビッ 号を出 するほテップ53０6) ０13 力選択 号に応じて、入力選択 ０2は、演算デ タ 2に 保存 れた行方向5 算結果を読み出し、 7のよ に、対応する からp 8に する。
０132 ビッ フ 号に応じて、ビッ 算部 ０3 ０4 ０5 ０6は、入力 れたデ タを2ビット フト 、ビット フト デ タとして する。
０133 算部 ０7 ０、および 算部 ０8 ０9は、演算を行 。 デ タ
2は、行方向6 算結果を行方向に保存する。
０134 方向7 ( プ 6 7 目、ステップ 3００ 7 )および 方向8 ( プ 6 8 目、ステップS3００ 8 )の 算では、演算 ０ は、行方 向2 算結果 行方向6 算結果 演算デ タ 2から読み出すた めの 、演算 7 および8 目の 算であるこ の を 入力選択 号を出 する。また、演算 ０ は、ビッ 算部 ０3 ０4 ０5 ０6 に対してビッ をしな よ に指示するビッ 号を出 するほテップ S3０4)
０135 力選択 号に応じて、入力選択 ０2は、演算デ タ 2に 保存された行方向2 算結果 行方向6 算結果 を読み出し、4 の デ タを、 7のよ に、対応する ら 8に する。
０136 ビッ 号に応じて、ビッ 算部 ０3 ０4 ０5 ０6は、入力さ れたデ タをビッ しな でビッ して する。
０137 算部 ０7 ０、および 算部 ０8 ０9は、演算を行 。 デ タ
2は、行方向7 算結果および 方向8 算結果を行方向に保存する。 方向7 算結果および 方向8 算結果によ て、行方向 算における の 算結果が得られる。
０138 プ 6の 理が、残り7 行 れる。それによ て、 方向 算 結果が得られ、演算デ タ 2に保存される。
０139 次に、 換器 ０００は、得られた T 方向 算結果に対して、 の 算を行 。 向の 算にお て、演算 ０ は T 方向 算 結果の 、 プ 6に示す8回の演算を演算部 ００に実行 て 列のデ タを得て、全部で8列のデ タを得るよ に、 プ 6に示す8回の演算を演算部 ００に実行 る。この 向の 算によ て得られた8列の画 デ タは、8X8 換によ て得られた最終結果 なる。よ て、演算デ タ 2は、 8 の デ タを出力 行列として、 する。
０ 4０ このよ にして、 換器 ０００は、8X8 換を行 こ ができる。
０14 のよ に、演算 ０ は、4X4 および8X8 換での 順を、演算部 ００における 回の演算で実行 能な 位に、演算 数に対 応 て分割して定義して る。そして、演算 、使用する変換 ドおよび 数に応じて、入力選択 ０2が P ～p8に する デ タの み 合わせを制御 、ビッ 算部 ０3～ ０6でのビッ フ ( )を制御する。 これによ て、単一の 換器 ０００を用 て、4X4 および8X8 換の 換えを実現するこ ができる。
０ 42 (4X4 換の 合の )
4X4 換の 方向の 、 6で与えられるため、 9に示すよ に、入 力選択 ０2は、 デ タを端子 ～ 8に する。 ０ は、ビッ 算部 ０5 ０6におけるビッ 量を第2 目の 算にお て、左に ビッ フ トするよ に演算 御を行 。なお、これによ て、4X4 換が、 3に示す 路 によ て実現するこ ができる。
6
Figure imgf000034_0001
なお、 6および 9にお て、 が に対応し、 e がa に対応し、 f がb に対応する。
(8X8 換の 合の )
8X8 換の 方向の 算式は、 7で与えられるため、 ０ に示すよ に 、入力選択 ０2は、 デ タを端子P ～ 8に する。 ０ は、ビ ッ フ 量を調整して、演算 御を行 。ただし、 ０ に示すよ に、 p p4 p5 p8の 側にも、ビッ 算部 ０3a ０4a ０5a ０6aを設ける必要がある 。しかし、4X4 換の 、追加 れたビッ 算部 ０3a ０4a ０5a ０ 6aを使用しなければ良 だけであるので、単一の 換器 ０００aを用 て、4X 4 および8X8 換の り換えを実現することができる。
7
Figure imgf000036_0001
なお、 7および にお て、f が に対応し がa臼に対応 し がo に対応する。なお、 ，b，b b2の 、 7および ら 解できる。
a 6の 換の 合の )
a 6の 換の 合、4X4 位で 換が実行 れ る。アダ 、 3０に示したよ に、 6X 6の 域を4X4 位で整 数 換して得られる C 分を抽出して、4X4の 列にして、変換する。アダ 換のための 、 8のよ に表 れる。 8
Figure imgf000037_0002
ここで、C ( 0， ・‥3)は、抽出された C 分を示す。 ０ 45 ( )を展開する 、 9のよ になる。
9
Figure imgf000037_0003
０146 ここで、 ０のよ に定義する。
1０
Figure imgf000037_0004
０147 する 、 9は のよ になる
Figure imgf000037_0005
０ 48 を 2のよ に定義する。
Figure imgf000037_0001
０149 2を用 て、 8の(2)を展開する 、 3のよ になる。
13
０15０ ０15
Figure imgf000038_0001
０152 記のよ 計算結果より、 a 6の 、 3に整数 換器 ０００で演算することができるこ が分かる。すなわち、 換器 ０００は、以下の 順で、演算を実行すればよ 。
(ステッ ) ０ は、 C 分の4X4 (C )の r4 数分を横 向に読み出し、対応する ～ 8に する。なお、どの 子に入 す きか は、上記の式から定義できる。
(ステップ2) ０ は、ビッ フ しな 旨のビッ フ 号を出 する。
(ステップ3) 目の 算にお て、加算部 ０7 ０および 算部 ０8 ０9 は ０に示す ， ， C を算出し、演算 2に保存する。
(ステップ4) 2 目の 算にお て、演算 ０ によ て、演算
2 ら B C， を読み出す旨の入力選択 およびビッ 号が出力され、加算部 ０7 ０および 算部 ０8 ０9は、 に示す 日 を演算する。これによ て、 9に示す 日の 算が完了する。
(ステップ5) 様にして、 9に示す 2 ～ 4 日までの 算が行われる。 果、数 2が得られる。
(ステップ6)そして、演算 ０ は、 向の 算を実行して、 3に示す行 列を得る。この 向の 算も、ステップ5までの 方向の 算 同様であるので、演 算部 ００によ て、実行 能である。
０153 このよ に、 a 6の 換も、演算 ０ は、演算部におけ る 回の演算で実行 能な 位に分割して、演算 数と対応 て定義して る。し たが て、演算 数に応じて、演算 ０ は、演算部 ００に入力す き デ タの み合わ およびビッ フ 量を制御するこ によ て、 a 6 6の 換を実行することができる。なお、上記では、符号 の 合の
換に て説明したが、 の 合の 換に ても、変換 が同じ であるので、 換器 ０００を用 て、実行するこ ができる。
０154] (C o a 換の 合の )
C o a 換の 合、 2X2 位で 換が実行 れる。C o a 換のための 、 6のよ に表される。
16
Figure imgf000039_0001
０155 ここで、C ( ， )は、抽出された C 分を示す。
０156] (3)を展開する 、 7のよ になる。
17
Figure imgf000039_0002
０157 ここで、 8のよ に定義する。
18
Figure imgf000040_0002
０158 そして、 (4)を展開する 、 9のよ になる。
19
Figure imgf000040_0001
０159 記のよ 計算結果によ 、C o a 、 3の 換器 ００ 0で演算するこ ができるこ が分 る。すなわち、 換器 ０００は、以下の 順で、演算を実行する。
(ステッ ) ０ は、 2X2 (C )の4 数分を入力選択 ０2に読 み出 、対応する ～p8に する。なお、どの 子に入 す きかは、上 記の式から容易に推定できるので、省略する。
(ステップ2) 算部 ０7 ０および 算部 ０8 ０9によ て、 ， C が 出 れ、演算デ タ 2に保存 れる。
(ステップ3) ０ は、演算デ タ 2に保存 れて る ， ， C ， を入力選択 ０2に読み出 、 9の 算が行えるよ に、 P ～p8に入 力 る。これによ て、演算部 ００は、 9に示す 果を計算するこ ができる。 ０16０ このよ に、C o a 換も、演算 ０ は、演算部における 回 の演算で実行 能な 位に分割して、演算 数 対応 て定義して る。したが て、演算 数に応じて、演算 ０ は、演算部 ００に す き デ タ の み合わ およびビッ 量を制御するこ によ て、C o a 換 を実行するこ ができる。なお、上記では、符号 の 合のC o a 換 に て説明したが、 の 合のC o a 換に ても、変換 が同じであるので、 換器 ０００を用 て、実行するこ ができる。
０16 なお、単に、アダ 換 言 た場合、 a 6 換、および C o a 換のこ を意味するもの する。
０162 のよ に、演算 ０ は、演算 ０ は、4X4 換、8X8 換、4X4 換、8X8 換、および 換での 順を 、演算部 ００における 回の演算で実行 能な 位に、演算 数に対応さ て分割 して定義して る。そして、演算 、使用する変換 ドおよび 数に応 じて、入力選択 ０2が ～ 8に する み合わ を制御 、ビッ 算部 ０3～ ０6でのビッ フ ( )を制御する。これによ て、 単一の 換器 ０００を用 て、4X4 換、8X8 換、4X4 換、8X8 換、および 換の り換えを実現することができる。 ０163 その 、以下の りである。 の 態で示した の 、図7に示す 8X8 換における 5 目の 算式は、4 の (たとえば、 a a 5 a2 a2 5 )を入力して、 2 の (た えば、 a a 5 )を する二 の 算式が一組( )とな て、このよ 演算式が二組( および 2) 在する。それ 以外の 算式は、 2 の値を入力して2 の値を出 する演算式 な て る。 8X8 換における 5 目の 算式が実現できる回路の 低限の 、 p ～ 4、ビッ 算部 ０3 ０4、加算部 ０7、および 算部 ０8である。 算部 ０ 0では、 低限の 成をさらにも 用意して る( 5～ 8、ビッ 算 部 ０5 ０6、減算部 ０9、および 算部 ０)。 小限の 成を、4 2 力回路 こ にする。4 2 力回路は、8X8 換における 5 目の 算式 外の 算式のよ に、二 の 子に同じ値が入力されれば、 2 2 力 の 路 して機能する。したが て、4X4 換、8X8 換、4X4 換、8X8 換、 a 6 6の (4X4の )、 およびC o a (2X2の )を、4 2 力回路また は2 2 力回路で演算 能な演算式によ て定義するこ によ て、
する およびビッ フ え ０ によ て制御すれば、共通の 換器を用 て、変換を実現することができる。
０164 よ て、画像 および 、単一の 換器を必要に 応じて、使用する規格を変更しながら、時分割で使用することができ、
規格に対応しながらも、小型化を図るこ ができる。
０165 ( 2の )
2の 態では、演算部が二 まれて る 換器に て説明する。 2の 態に係る 換器では、演算部が二 在するので、 換の ための 度を向上さ るこ ができる。
０166 は、 明の 2の 態に係る 換器2０００の 成を示すブ ック 図である。 2の 態に係る 換器2０００は、 に示す 2お よび 6、ならびに 2に示す 25に適用 れる。 およ び 2 外の および 置にあ ても、 または 換を行 分に、 に示す 換器2０００が適用される。
０167 にお て、 換器2０００は、 の 算部 ００ 、 2の 算部2 ００ 、 デ タ 、演算デ タ 2 、演算 2０ とを含む。
にお て、 の 態 同様の 能を有する部分に ては、同一の 号を付し、説明を する。
０168 2は、 の 算部 ００の 成を示すブ ッ である。 2にお て、 の 算部 ００は、入力選択 ０2 、ビッ 算部 ０3 ０4 ０5 ０6 、加算部 ０7 ０ 、減算部 ０8 ０9 を有する。 の 算部 ００の 部構成は、 の 態に示す 算部 ００ 同様であるので、説明を する。 ０169 3は、 2の 算部2 ００の 成を示すブ ック図である。 3にお て、 の 算部2 ００は、入力選択 2 ０2 、ビッ 算部2 ０3 ０4 ０5 ０6 、加算部2 ０7 ０ 、減算部2 ０8 ０9 を有する。 2の 算部2 ００の 部構成は、 の 態に示す 算部 ００ 同様であるので、説明を する。 ０17０ 2０ は、 の 算部 ００の 力選択 ０2が デ タ
デ タを読み出す 、演算 2 ら行方向で 読み出 すか、それとも演算デ タ 2から 向でデ タを読み出すかを示す 、現在の 数を示す とを含む 力選択 号を出 する。また 、演算 2０ は、変換 ド( 4 換、 2X2 換、4 X4 換、8X8 換、4X4 換、または8X8 ) 演算 数 に基 て、ビッ 算部 ０3 ０4 ０5 ０6のビッ フ 量を決定 し、ビット l ０3 ０4 ０5 ０6に対して、決定したビット フト量を第 のビッ フ 号として する。 ０17 様に、演算 2０ は、 2の 算部2 ００の 力選択 2 ０2が
読み出す 、演算 2 ら行方向で 読み出す 、それ も演算デ タ 2 ら 向で 読み出す を 示す 、現在の 数を示す とを含む 2の 力選択 号を出 する。また、演算 2０ は、変換 ド( 換、 2X2
換、4X4 換、8X8 換、4X4 換、または8X8
) 演算 数 に基 て、ビッ 算部2 ０3 ０4 ０5 ０6のビッ フ 量を決定し、ビッ 算部2 ０3 ０4 ０5 ０6に対して、決定したビッ フ 量を第2のビッ フ 号として する。
０172] 4X4 換、 2X2 換、4X4 換、および4X4 換の 合、演算 2０ は、 の 算部 ００を用 て、変換 理を行 に、 の 力選択 および ビッ フ 号を出 する。このとき の 換器2０００は、 2の 算部2 ００が使用されな 以外は、 の
係る 換器 ０００の 作 同様であるので、説明を する。
０173 2０ は、 8X8 および8X8 換の 合に、 および
2の 算部 ００ ００を使用して、変換 度を向上さ る。
０174] (8X8 換の 合の )
5は、演算 数に対応した 算部 ００での 算式および 2の 算部 2 ００での 算式を示す図である。 5に示すよ 関係が演算 2０ に定義 されて る。 、 5のよ テ ブ 式に限るものではな 、特に限定 されな 。
０175 5に示す 、 7に示す 数と対応し、それぞれの 算式が同じ である。 えば、 5における 3は、 7における 3 目の 数に対 応する。 5に示す 算にお て、 および 2の 算部 ００ 2 ００は、処理 号に対応する演算に必要なデ タを、 デ タ または演算デ タ 2から読み出して、同様の 算を実行する。
０176 6は、 8X8 換にお て、行方向の 算を実行する きの 2 ０ の 作を示すフ チャ である。 下、図 6を参照しながら、8X8 換に お て、行方向の 算を実行する きの 2０ の 作に て説明する。 ０177 6にお て、 プ 7は、入力された8X8の ての ( )に 渡 て、 プ 7内の演算が完 した きを終了 件 する プである。 プ 8は、 6に示す行方向の 数が4回に達したときを終 する プであ る。 下、入力 れた8X8の面 デ タを入力 行列 。
０178 行列の 方向 ( プ 8 目、ステップS4 )の 算のとき、演算 2０ は、 の 力選択 号を出力して の l ００に入力し(ステップS4 )、 2の 力指示 号を出力して 2の 算部2 ００に する(ステップ 4０2)。 の 力選択 号には、 デ タ から入力 3 5 7 を読み出すための 、処 理 号が3である旨の通 とが含まれて る。 2の 力選択 号には、 デ タ から入力 3 5 7 の み出 すための 、処理 号が4である旨の通 が含まれて る。
０179 および 2の 力選択 号に応じて、入力選択 ０2 2 ０2は、 の における入力選択 ０2の 3および 4 目の 算 同様に動作する。 ０18０ 次に、演算 2０ は、 のビッ 号を出力しほテップ54０3)
2のビッ 号を出 するほ S4 4)。 のビッ
号には、ビッ 算部 ０5 ０6に対して ビッ さ る指示が含まれる。
2のビッ 号には、ビッ 算部2 ０5 ０6に対して ビッ さ る指示が含まれる。
０18 および 2のビッ 号に応じて、 および 2の 算部 ００ ００は、 の 態における演算部 ００の 3および 4 目の 算 同様に動 作する。
０182 方向2 ( プ 8 2 目、ステップ 4００ 2 )の 算の き、演算
2０ は、 の 力選択 号を出力して 算部 ００に入力し(ステ ップS4 )、 2の 力指示 号を出力して 2の 算部2 ００に する(ステッ プ 4 2)。 の 力選択 号には、 デ タ ら入力 ０ 2 4 6 を読み出すための 、処理 号が であ 旨の通 が含まれて る。 2の 力選択 号には、演算 2に保存された行方向 回目の 算結果を読み出すための 、処理 号 が5である旨の通 が含まれて る。
０183 および 2の 力選択 号に応じて、入力選択 ０2 2 ０2は、 の 態における入力選択 ０2の および 5 目の 算 同様に動作する。 ０184 次に、演算 2０ は、 のビッ フ 号を出力し(ステップ 4 3)
2のビッ フ 号を出 する(ステップ 4 4)。 のビッ フ 号には、ビッ 算部 ０5 ０6に対して ビッ フ る指示が含まれる。
2のビッ フ 号には、ビッ 算部2 ０3 ０4 ０5 ０6に対 してビッ フ を行わ な 指示が含まれる。
０185 および 2のビッ フ 号に応じて、 および 2の 算部 ００ ００は、 の 態における演算部 ００の および 5 目の 算 同様に動 作する。
０186 方向3 ( プ 8 3 目、ステップ54００ 3 )の 算の き、演算
2０ は、 の 力選択 号を出力して 算部 ００に入力し(ステ ップS42 )、 2の 力指示 号を出力して 2の 算部2 ００に する(ステッ S422)。 の 力選択 号には、演算デ タ 2 ら行方向2 目の 算結果を読み出すための 、処理 号が2である旨の通 が含まれ て る。 2の 力選択 号には、演算デ タ 2 ら行方向2 目の 算結果を読み出すための 、処理 号が6である旨の通 が含まれて る。
０ 87 および 2の 力選択 号に応じて、入力選択 ０2 ０2は、 の 態における入力選択 ０2の 2および 6 目の 算 同様に動作する。 ０188 次に、演算 2０ は、 のビッ フ 号を出力し(ステップ 423)
2のビッ フ 号を出 する(ステップ 424)。 のビッ フ 号には、ビッ 算部 ０3 ０4 ０5 ０6に対してビッ フ を行わ な 指示が含まれる。 2のビッ フ 号には、ビッ 算部2 ０3 ０4 ０5 ０6に対して2ビッ フ るための 示が含まれる。 ０189 および 2のビッ 号に応じて、 および 2の 算部 ００ ００は、 の における演算部 ００の 2および 6 目の 算 同様に動 作する。
０19０ 方向4 ( プ 8 4 目、ステップ 4００ 4 )の 算の き、演算
2０ は、 の 力選択 号を出力して 算部 ００に入力し(ステ ップS43 )、 2の 力指示 号を出力して 2の 算部2 ００に する(ステッ プ 432)。 の 力選択 号には、演算デ タ 2 ら行方向3 目の 算結果を読み出すため 、処理 号が7である旨の通 が含まれて る。 2の 力選択 号には、演算デ タ 2から行方向3 目 の 算結果を読み出すため 、処理 号が8である旨の通 が含まれて る。 ０19 および 2の 力選択 号に応じて、入力選択 ０2 2 ０2は、 の 態における入力選択 ０2の 7および 8 目の 算 同様に動作する。 ０192 次に、演算 2０ は、 のビッ 号を出力しほテップ5433)
2のビッ 号を出 するほ 5434)。 のビッ
号には、ビッ 算部 ０3 ０4 ０5 ０6に対してビッ を行わ な 指示が含まれる。 2のビッ 号には、ビッ 算部2 ０3 ０4 ０5 ０6に対してビッ を行わ な 指示が含まれる。
０193 および 2のビッ 号に応じて、 および 2の 算部 ００ ００は、 の における演算部 ００の 7および 8 目の 算 同様に動 作する。
０194 プ 8の 理が、残 7 行される。それによ て、 8X8X8T 方向 算結果が得られ、演算デ タ 2に保存 れる。
０195 次に、 換器2０００は、得られた T 方向 算結果に対して、 向 の 算を行 、 向の 算にお て、 T 方向 算結果の 、 プ 8に示す4回の演算を第 および 2の 算部 ００ ００に実行 、 列の デ タを得て、全部で8列のデ タを得るよ に、 プ8に示す4回の演算を第 お よび 2の ００ 2 ００に実行さ る。この 向の 算によ て得られた8 列の面 デ タは、8X8 換によ て得られた最終結果となる。よ て、 2は、 8 の デ タを出力 行列 して、 ０196 このよ にして、 換器2０００は、8X8 換を行 こ ができる。
０197] (8X8 換の 合の )
記の8X8 換の 明にお て、 7の 順を図 5の 序で行 たのと同様に、 ０ の ( 2) (4 5) (3 6) (7 8)をそれぞれ 時に行 こ で、 の 路を用 て、8X8 換が実現できる。
０198 なお、上記 態では、 および 2の 換器 ００ ００を並列に接 続して、演算を並列に行わ るこ としたが、 および 2の 換器 ００ ００を直列に接続して、処理 度を向上 てもよ 。 体的には、 3に示す 算 部 ００を直列に接続し、演算 、必要なデ タを 算部 ００の 力選択 ０2に取得 、後段の 算部 ００で演算をして る間に、次の演算を前 の 算部 ００で実行すればよ 。た えば、4X4の 換の 算で、 4の 目 の 算を前 の 算部 ００で行わ 、 2 目の 算を後段の 算部2 ００で行わ 、 の 算部 ００ 行方向デ タを順次 するこ で、後段の 算部2 ０ 0 ら行方向の 果を順に得るこ ができ、 の よ 度が向上する ０199 なお、 、 換器が2 である場合に限らず、 3 上の複数であ て もよ 。 3 上の複数であ ても、 換器は、並列または直列に接続され、演 算 によ て、入力される およびビッ 量が制御 れれば、正し 、 変換 理を実行するこ ができる。た えば、 4に示すよ に、演算部を構成する ことによ て、 7の 数に対応した演算を図 4に示す 算部が実行するこ ができる。これによ て、8X8 換の 度を向上 ることができる。な お、4X4 換などでは、 および2 目の 算部のみを使 て、破線の から、 デ タ に出 する よ 。
０2００ なお、上記 態では、演算部を並列または直列に接続して、8X8
8X8 換を イプライン 理することとしたが、4X4 換、4X4 換、4X4の 換、および2X2の 換に ても、 を並列または直列に接続して、 イプライン 理を実行してもよ 。 体的には、演 算式 、異なる演算部を使用すれば、処理 度が向上する。
０2０ なお、上記 態でほ、演算式 、異なる演算部を使用して、8X8
換、8X8 換、4X4 換、4X4 換、4X4の 換、お よび2X2の 換の 速化を図ることとしたが、 、異なる演算部を 使用して、処理 度を向上 てもよ 。
０2０2 2の 態によれば、演算 2０ は、演算 数に対応さ て、複数の 算部の 、 ずれの 算部に、必要な画 デ タを入力し、必要な演算を実行 るかを 定義してお て、複数の 算部を並列または直列に使用する。このよ に 、基本 なる演算部を並列または直列に接続して使用するこ で、簡単な構成で イ プライン 理が可能 なり、処理 度が向上する画像 および
置を提供するこ ができる。
０2０3] ( 3の )
3の 態では、 C 、 CTL、4X4 換、4X4 換、8X8 換、8X8 換、4X4 換、 2X2 換、および たに追加される 知の 換方式に対応するこ が可能であ ながらも、小型 された 画像 および 置に て説明する。
０2０4 まず、画像 および 置の 略的な構成に て説明する 。 7は、画像 3の 略的 成を示すブ ック図である。 7では、時 間 域を 波数 域に変換して 縮するための 成のみ 、動き補償 に よ て 縮するための 成に ては、省略して る。 7にお て、画像
3は、画像デ タ 3 、時間 波数 32と、 33と、圧縮デ タ 34 を備える。 デ タ 3 は、時間 域の デ タを時間 波数 32に する。 波数 32は、時間 域の デ タを 波数 域の デ タに変換する。 波数 32は、 C 4 換、8X8 換、4X4 換、 2X2 換、または新たに 追加される 知の 換方式の ずれかを用 て、時間 域から周波数 域 の 換を実行する。 33は、 波数 域の デ タを可変 して 、 するこ によ て、元の画 デ タを圧縮する。 デ タ 34は、圧 縮された画像 出力した 、保存した する。
０2０5 8は、画像 4の 略的 成を示すブ ック図である。 8では、周 波数 域を時間 域に変換して するための 成のみを示し、動き補償 によ て するための 成に は、省略して る。 8にお て、画像 4は、圧縮デ タ 4 、 42と、周波数時間 43と、 画像デ タ 44 を備える。 デ タ 4 は、圧縮 れた画像デ タを
42に する。 42は、 デ タを 、可変 するこ によ て、周波数 域の デ タを得る。 波数時間 43 は、 波数 域の デ タを時間 域の デ タに変換する。 波数時 間 43は、 C 4 換、8X8 換、4X4
換、 2X2 換、または新たに追加 れる 知の 換方式の ずれかを 用 て、周波数 域 ら 域 の 換を実行する。 デ タ 44が、 周波数時間 43によ て得られた時間 域の デ タを出力した 、保存し た する。
０2０6 波数 32および 波数時間 43は、 C 、 C 4X4 換、4X4 換、8X8 換、8X8 換、4X4
2X2 換、および たに追加される新規の 換方式を実行するこ が できる。 波数 32および 波数時間 43は、共通の 成で実現で きる。 下、時間 波数 32および 波数時間 43を、単に、変換 3０ ００ 呼ぶこ にする。
０2０7 9は、変換 3０００の 成を示すブ ック図である。 9にお て、変換器3００ 0は、 デ タ 3００ 、入力選択 3００2と、演算部3０ ０ 、演算デ タ 3００9 、乗算 3０ と、演算 理部3０ 2 、変換 ド 3 ０ 3 、 の 3０ 4 、 2の 3０ 5 、新 ド
3０ 6 、新 3０ 7とを含む。 算部3０ ０は、乗算部3００3 ００4 ００5 ００6と、加算部3００7 ００8とを有する。 3０ と、演算 理部3０ 2 、変換 ド 3０ 3 、 の 3０ 4 、 2の 3０ 5 、新 ド 3０ 6 、新 3０ 7 によ て、 演算 成される。
０2０8 3の 態で利用 能な変換方式は、 C 、 C 4X4 換、4X4 換、8X8 換、8X8 換、4X4 換、 2X2 換、および たに追加 れる新規の 換方式である。 規の ドは 、 しな プ セッサによ て、変換 ド 3０ 3に設定 れる。
０2０9 デ タ 3００ は、変換する対象のデ タを保存するメ である。
デ タ 3００9は、演算部3０ ０から出力 れた演算 デ タを保存するメ である。
０21０ 理部3０ 2は、変換 ド 3０ 3で 理 れて る変換 ドに 応じて、変換のための 数を管理し、現在 回目の 算であるかを入力選択 3００2に通知する。 力選択 3００2は、演算 理部3０ 2からの 知に応じて 、 3００ または演算デ タ 3００9 ら、必要なデ タを読み 出し、 ～ 4の 、適切な 子に、読み出した する。 換方式お よび 数に応じて、入力選択 3００2が デ タ 3００ らどの
読み出す 、入力選択 3００2が演算 3００9 らどのデ タを読 み出す は、 められて る。
０211 の 3０ 4は、 C および C 用の変換に必要な乗数( 数係 数)を保存して る。なお、画像 3では、 の 3０ 4は、 C 用の乗数を保存して るだけでよ 。また、画像 4では、 の
3０ 4は、 C 用の乗数を保存して るだけでよ 。
０212 2の 3０ 4は、 ・ 264における変換のための 数、すなわち、4X4 換、4X4 換、8X8 換、8X8 換、4X4
換、および2X2 換に必要な乗数を保存して る。なお、画像 3では、 の 3０ 4は、4X4 換、8X8 換、4X4 換、および2X2 の 数を保存して るだけでよ 。また 、画像 4では、 の 3０ 4は、4X4 換、8X8 換、4X4 換、および2X2 の 数を保存して るだけでよ 。
０213 新 3０ 7は、新たな変換 ドを導入する必要が生じた きに、新たな 変換 ドで使用する乗数を演算 数 対応 けて設定するこ ができる。新
ド 3０ 6は、 しな プ セッサ等によ て新 3０ 7か ら 定 れた新たな乗数を保存するメ である。
０214 3０ は、演算 数に対応 て、乗算部3００3～3００6で使用す き 数を、 記憶して る。 3０ は、変換 ド 3０ 3で 理さ れて る現在の ド、および 理部3０ 2で 理 れて る演算 数に応じて、必要な乗数を第 ～ 3の 3０ 4 ０ 5 3０ 6の ずれか から読み出す。 3０ は、読み出した乗数を、適切な乗算部3００3～3００ 6に する。
０215 算部3０ ０にお て、乗算部3００3～3００6は、 P ～ 4に入力 れたデ タに、乗算 3０ らの 数を掛け算して する。 算部3００7は、乗算部 3００3 ００4 ら出力されるデ タを加算して する。 算部3００8は、乗算部3 ００5 ００6 ら出力されるデ タを加算して する。 算部3００7 ００8 ら出 力された 、演算 3００9に保存される。 デ タ 3００9 は、行方向および 向の ての 算が終 したら、演算結果を出力 デ タ して する。
０216 次に、演算部3０ ０の 成によ て、 C 、 C 4X4 換、4X4
換、8X8 換、8X8 換、4X4 換、および2X2
換のす てが演算 能である理由に て説明する。
０217 2０は、演算部3０ ０における演算の れを説明するためのデ タフ である。
まず、 2０の 方に て説明する。 2０にお て、右側の 、 pが、入力を示す 。 側のv、 6が、出力を示す。 上のa、b、 c、dは、乗数を示す。 2０に示すデ タフ によ て、 v bX cX B、 6 dX aX Bが得られる。 算部3０ 0にお て、 P の 力を とし、 3の 力を とし、乗算部3００3での 数 をdとし、乗算 での 数をaとする 、加算部3００7 ら出力される値は、 dX aX R なる。また、演算部3０ ０にお て、 2の 力を とし、 4 の 力を し、乗算部3００5での 数をb し、乗算部3００6での 数をc する 、 加算部3００8 ら出力される値は、 V bX cX なる。したが て、 2０に示 す タ は、演算部3０ ０による演算によ て得られる タ を示 して る 言える。
０218 このよ に、演算部3０ ０は、 2０に示すよ に、 2 2 力のデ タフ を構 成するこ ができる演算処理を実行するこ ができる。 2 2 力のデ タフ を 構成するこ ができる演算処理を基本 位の 算処理 。
０219 3０００が た ドを、 2０に示す デ タフ による演算 の り返しによ て実現するこ ができれば、 C 、 C 4 換、4X4 換、8X8 換、8X8 換、4X4 換、および2X 2 換のす てを、変換 3０００に実行 ることができる。したが て、 演算 、 ドでの 順を、演算 、上記 位 なる 演算処理に分割して定義し、基本 位 なる演算処理を演算部3０ ０に繰 返さ る こ によ て、 換の 行が可能 なる。
０22０ そこで、 、 C 、 C 4X4 換、4X4 換、8X8 換、8X8 換、4X4 換、および2X2 換のそ れぞれに て、演算式を操作するこ によ て、基本 位の 算を繰 返すデ タ を得るこ ができた( 2 ら 27 )。
０221 2 は、 C 換の タ を示す図である。 2 にお て、た えば、 点線の で囲 た部分 の 算の れに て説明する。 2 にお て、 S Cos( 6)である。 デ タXは、 および 2に入力される。
Xは、 3およびp4に入力 れる。 算部3００3の 、 Sであると
4 する 。 算部3００4の 、 Sであるとする。 算部3００5の 、 Sである す る。 算部3００6の 、 である する。これによ て、加算部3００7からは、 P 出力 れる。 算部3００8からは、 P 出力 れる。 2 に示すデ タフ 4 ０
は、す て、部分 のよ に、基本 位のデ タフ ( 下、基本デ タフ 刃の組み合わせによ て構成されて る。ここで、基本デ タフ の 算を実行す るこ を一回の 算と 。よ て、乗算 3０ は、変換 ド 3０ 3に よ て現在の ドが C である 設定されて る場合、図2 に示すデ タ に従 て、演算 対応する乗数を乗算部3００3～3００6に入力する。 力選択 3００2は、必要な 入力デ タ 3００ または演算 3００9から読み出して、演算 数に対応 て、 P ～p4に入力する。 ０222 2 に示すデ タフ に基 て、どのよ に、変換器3０００は、演算部3０ ０ に乗数およびデ タを入力すればよ かに て、念のため 明してお 。 2 に 示すデ タフ に て、変換器3０００の 、まず、一 の デ タフ を選び出す。次に、選んだ デ タフ にお て、 2０に示す 対応する デ タが、 P およびp2に入力 れる きであると決める。 2０に示す に対応 するデ タが、 3および 4に入力 れる きであると決める。 2０に示すaに 対応する乗数は、乗算部3００6に入力 れる きであると決める。 2０に示すbに対 応する乗数は、乗算部3００3に入力 れる きであると決める。 2０に示すcに対応 する乗数は、乗算部3００4に入力される きである 決める。 2０に示すdに対応す る乗数は、乗算部3００5に入力される きである 決める。このよ な規則を、選び出 した基本 タ ( )に定義してお て、入力選択 3００2、演算 理部3０ 2、乗数 3０ 、 の 3０ 4が設計されればよ 。そして、変換器3０００は、行方向および 向に て、 2 に示す タ に基 て、演算を実行し、変換 の デ タを出力する。
０223 のよ 変換器3０００の 法に ては、他の変 ドに ても、同 様に適用 能であるので、他の変 ドに ては、デ タ を示すのみに する。
０224 なお、 C 換のデ タフ の 印を逆に向け、乗数はそのままで、入力 を左側とし、出力 を右側と見なすことで、 C 実現できる。したが て、 C 換 C 換とは、 の 3０ 4にお て、共通の 数として 存 れて てもよ 。
０225 22は、 8X8 換のデ タフ を示す図である。 22に示すよ に、 8 X8 換に ても、基本デ タフ の み合わ によ て、行方向の 算を行 こ ができる。 様に、 向の 算を行 ことができる。したが て、8X8 換に ても、 9に示す 算部3０ ０の 成によ て、演算 能である 8X8 換に必要な乗数は、 2の 3０ 5に保存されて る。 2 に示すデ タ 22に示す タ は、乗数が異なる以外は同様で あるので、 C 換 8X8 換 は、同様の 順で演算 能である。した が て、変換器3０００の 成が簡易になる。
０226 23は、 8X8 換のデ タフ を示す図である。 23に示すよ に、 8X8 換に ても、基本デ タフ の み合わ によ て、行方向の 算を行 ことができる。 様に、 向の 算を行 ことができる。したが て、8X8 換に ても、 9に示す 算部3０ ０の 成によ て、演算 能である。 8X8 換に必要な乗数は、 2の 3０ 5に保存 れて る。
０227 24は、4X4 換のデ タフ を示す図である。 24に示すよ に、4 X4 換に ても、基本デ タフ の み合わ によ て、行方向の 算を行 こ ができる。 様に、 向の 算を行 こ ができる。したが て、4X4 換に ても、 9に示す 算部3０ ０の 成によ て、演算 能である 4X4 換に必要な乗数は、 2の 3０ 5に保存されて る。 24 22 を見比 る 分 るよ に、点線 で囲んだ 域の 順が重複し て る。したが て、変換 3０００は、4X4 換に ては、8X8 換における計算 順を途中でやめるよ に動作すればよ 。
０228 25は、4X4 換のデ タ を示す図である。 25に示すよ に、4X4 換に ても、基本 タ の み合わ によ て、行方向の 算を行 こ ができる。 様に、 向の 算を行 こ ができる。したが て、4X4 換に ても、 9に示す 算部3０ ０の 成によ て、演算 能である。4X4 換に必要な乗数は、 2の 3０ 5に保存 れて る。 25 23 を見比 る 分かるよ に、一部の 異なるものの、点線 Cで囲んだ 域の 序が一致して る。したが て、変換器3０００は、4X4 換に ては、8 X8 換における入力 序の 部 なるよ に動作すればよ 。
０229 26は、4X4 換のデ タフ を示す図である。 26に示すよ に
4X4 換に ても、基本デ タフ の み合わ によ て、行方 向の演算を行 こ ができる。 様に、 向の 算を行 こ ができる。したが て、 4X4 換に ても、 9に示す 算部3０ ０の 成によ て、演算 能である。4X4 換に必要な乗数は、 2の 3０ 5に保存さ れて る。
０23０ 27は、 2X2 換のデ タフ を示す図である。 27に示すよ に
2X2 換に ても、基本デ タフ の み合わ によ て、行方 向の 算を〒 ことができる。 様に、 向の 算を行 こ ができる。したが て、 2X2 換に ても、 9に示す 算部3０ ０の 成によ て、演算 能である。 2X2 換に必要な乗数は、 2の 3０ 5に保存 れて る。
０23 たな変換 ドが登場した場合、設計 、新たな変換 ドに関する演算 順を、上記 位の 算処理に分割して、演算 数に対応 て、 デ タの み合わ および 数係数を設定する。その上で、上述のよ に、 タ を作 成して、乗数および 順を決定すればよ 。 定された乗数は、演算 数 対 応さ て、新 3０ 7に入力される。また、演算 数 対応さ て、どのデ タを 3００ および デ タ 3００9 ら読み出す き が、新 3０ 7に入力される。新 3０ 7は、入力された乗数を、 演算 数 対応さ て、新 ド 3０ 6に 共に、どのデ タを
3００ および デ タ 3００9 ら読み出す き を新 ド 3０ 6に 納する。なお、新たな変換方式にお ても
Figure imgf000055_0001
列 による変換を行 合、計算 、 C や8X8 換 同一 なるので、演算 数 乗数および み出し先の対 けは、容易に行 こ ができる。 ド 3０ 3で新たな演算方式が設定 れたら、乗算 3０ は、新 ド 3０ 6から、演算 、適切な乗数を読み出して、演算部3０ ０に すると共に、どのデ タを読み出す きかを、演算 理部3０ 2を介して、 入力選択 3００2に指示する。このよ に、新たな変換方式であ ても、デ タフ を基本デ タフ の み合わ にするこ によ て、他の変換方式と共通の を用 ることが可能 なる。 ０232 このよ に、 3の 態によれば、 ドの 換を基本 タ の み合わ に帰着さ るこ によ て、演算部を共通 するこ ができるので、 C 、 C 4X4 換、4X4 換、8X8 換、8X8 換、4 X4 換、 2X2 換、および たに追加 れる 知の 換方 式に対応することが可能でありながらも、小型化 れた画像 および
置が提供 れることとなる。
０233 なお、 3の 態では、 C および C および 換 が 切り換え 能な画像 および 置を提案したが、 お よび 換のみが切り換え 能であ てもよ 。
０234] ( 4の )
28は、 4の 態に係る変換器4０００の 成を示すブ ッ である。 28 にお て、変換器4０００は、 デ タ 4００ と、複数の 算部4００2と、演 算 4００3 、演算デ タ 4００4 を備える。 28にお て、
4００ は、 デ タを保存する。 算部4００2は、 9に示す 算部3０ ０ 同様の 成を有する。 数の 算部4００2は、並列に接続されて る。
4００4は、演算部4００2による演算によ て得られたデ タを保存する。 4００3は、変換 ドおよび 数に応じて、 み出し先お よび 数を演算部4００2に指示する。 4００3は、 3の 態にお て行われて た基本 タ 位の 算を一度に複数の 算部4００2に実行さ るよ に、 算部4００2に対して、必要な乗数およびデ タの み出し先を指示 する。 4００3は、 9に示す 理部3０ 2 、乗数 3０ 、変換 ド 3０ 3 、 ～ 2の 3０ 4 3０ 5と、新 ド 3０ 6と、新 3０ 7 を 。 3０ では、 3 の 態と異なり、複数の 算を一度に複数の 算部4００2に実行 るよ に、 算部4００2に対して、必要な乗数およびデ タの み出し先を指示する。
０235 このよ に、 4の 態によれば、演算 4００3は、演算 数に対応
て、複数の 算部の 、 ずれの 算部に、必要な画 デ タを入力し、必要な演 算を実行 るかを 定義してお て、複数の 算部を並列に使用する。 タ 位の 算を 数の に実行 るこ ができるので、変換器の 度が向上する。
０236 なお、上記では、基本デ タ 位の 算を 数の 算部4００2に実行さ る こととしたが、演算 4００3は、変換 象となる デ タを 数の 算部4００ 2に変換 てもよ 。
０237] ( 5の )
29は、 5の 態に係る変換器5０００の 成を示すブ ック図である。 29 にお て、変換器5０００は、 デ タ 5００ と、複数の 算部5００2と、演 算 5００3 、演算デ タ 5００4 を備える。 29にお て、 デ タ 5００ は、 デ タを保存する。 算部5００2は、 9に示す 算部3０ ０ 同様の 成を有する。 数の 算部5００2は、直列に接続 れて る。 デ タ 5００4は、最終段の 算部5００2による演算によ て得られたデ タを保 存する。 5００3は、変換 ドおよび 数に応じて、デ タの み 出し先および 数を演算部5００2に指示する。 数の 算部5００2は直列に接続さ れて るので、演算 5００3は、初段 外の 算部5００2に対しては、 の 算部5００2の 算結果を利用するよ に指示する。 方、演算 5００3は、初段 の 算部5００2に対しては、演算デ タ 5００4または 5００ デ タを読み出すよ に指示する。 算部5００2は、 3の にお て 行われて た基本 タ 位の 算を行 て 。ある演算部5００2が基本 タ 位の 算を行 て る最中、他の演算部5００2は、基本 タ 位の別の演算を行 。したが て、演算が同時 行で複数 われるので、処理 度が向上する。
０238 5００3は、 9に示す 理部3０ 2と、乗数 3０ 、 変換 ド 3０ 3と、 ～ 2の 3０ 4 3０ 5 、新 ド
3０ 6 、新 3０ 7とを含む。 3０ では、 3の 態 異なり、複数の 算を一度に複数の 算部5００2に実行 るよ に、 算部5００2に対して、必要な乗数およびデ タの み出し先を指示する。 ０239 このよ に、 5の 態によれば、演算 5００3は、演算 数に対応 、複数の 算部の 、 ずれの 算部に、必要な画 デ タを入力し、必要な演 算を実行 る を 定義してお て、複数の 算部を直列に使用する。
タ 位の 算を 数の に実行 るこ ができるので、変換器の 度が向上する。
０24０ なお、上記では、基本デ タフ 位の 算を 数の 算部5００2に実行 る こととしたが、演算 5００3は、変換 象となる デ タを 数の 算部5００ 2に変換 てもよ 。
０24 なお、 3、 ０ 、 、 2、 3、 4、 9、 28、 29に示した
ブ ックは、集積回路である S して実現 れてもよ 。これらの ブ ックは、 チップ れて てもよ し、一部 は全てを よ に チップ れて てもよ 。ここでは、 Sと たが、集積 の によ ては、 C、 ステム S、ス S、ウ ラ S 称呼 れるこ もある。また、集積回路 の 、 Sに限られ るものではな 、専用 または汎用プ セッサで集積回路 を行 てもよ 。また、 S プ グラムするこ が可能な PG ( ed o a abe Ga e a )や、 S 部の セ の 設定を再構成可能な ン ィギ ラブ ・ プ セッサ を用 てもよ 。さらには、半導体 術の 歩または派生する 術に よ Sに置き換わる 積回路 の 術が登場すれば、当然、その 術を用 て機 能ブ ックを集積 してもよ 。 イオ 術の が可能性 してあ 得る。
０242 なお、 、ソ 的に実現されてもよ ，
。すなわち、 装置を有する ンピ タ 置に、上記で説明した動作を実行するこ ができるプ グラムを 納しておき 、 変換する際、当 プ グラムを P で実行しながら、 、必要なデ タを記憶装置に 納しておき、変換 の デ タを得るよ にしてもよ 。
０243 上、本 明を詳細に説明してきたが、前述の はあらゆる点にお て 明 の 示にすぎず、その 囲を限定しよ するものではな 。 明の 囲を逸脱す るこ な の 形を行 ことができることは言 までもな 。
上の利用 能性
０244 明に る 換器は、 ・ 264に特有の 算をひ の 路で実施 するこ ができ、 ステム S等で ドウ アの ンジンの 部 して、小型 が まれる 品等に有用である。また、 イプライン 理を行 こ で処理 度 を向上さ るこ ができ、 ( ef o ee so )等の用途にも適用 できる。また、 C 、 C 、 換、逆 換、および 換、なら びに新たな変換方式に対応することが可能でか 小型の 換器が提供 れ、画像 ・ に極めて有用である。

Claims

求の
波数 域から 域 の 数の ドを必要に応じて切り換えて、圧縮 デ タを する画像 置であ て、
入力 れる複数の デ タに対して、演算処理を施すための 算部 、 前記 算部による演算結果を保存する演算デ タ 、
前記 算部に入 す き デ タを、前記 デ タから読み出すか、ま たは前記 デ タ に保存されて る デ タ ら読み出す 択し、読 み出した 前記 算部に入 する入力選択 、
ドでの 順を、前記 算部における 回の演算で実行 能な 、演算 数に対応さ て 定義してお 、使用する前記 ドおよび 算部における演算 数に基 て、前記入力選択 が前記 算部に入 す き デ タの み出し先を制御する 共に、前記 算部にお て演算処理の 象 なる前記 デ タの み合わ および 算処理における乗算 数を制御 する演算 を備える、画像 。
2 算部は、 算を実行 能な構成を有してお 、
前記 、前記 算の 象 なる デ タの み合わ を制御 すると共に、前記 算部におけるビッ フ 量を前記 数 して制御する、請 求 に記載の 。
3 算部は、
～ 8の 子 、
前記 2の 子 の 力をビッ フ する ビッ 算部 、
前記 3の 子 の 力をビッ フ する 2のビッ 算部 、
前記 6の 子 の 力をビッ フ する 3のビッ 算部 、
前記 7の 子 の 力をビッ フ する 4のビッ 算部 、
前記 の 子 の 力 前記 2のビッ 算部の 力 を加算する 算部 、 部 、
前記 8の 子 の 力 前記 3のビッ 算部の 力 を加算する 2の 算部 を含み、
前記 デ タ 、前記 および 2の 算部、ならびに前記 および 2の 算部の 算結果を保存し、
前記 、前記 ドおよび 数に基 て、前記 ～ 8の 子に入 す き デ タを制御 、か 、前記 ～ 4のビッ 算部 でのビッ フ 量を制御する、請求 2に記載の 。
4 数の ド 、4X4 換、 8X8 換、および
換の 、少な も ずれか2 の ドである、請求 2に記載の
。
5 、 ドでの 順を、演算 、基本 位 な る演算処理に分割して定義してお 、
前記 算部は、前記 位 なる演算処理を実行 能な構成を有してお 、 前記 、前記 位 なる演算処理を前記 算部に繰 返さ るよ に、前記 算処理の 象 なる デ タの み合わ を制御する 共に、前記 数を制御する、請求 に記載の 。
6 位 なる演算処理は、 2 2 力の タ を構成するこ がで きる演算処理である、請求 5に記載の 。
7 、新たな変換 ドに関する デ タの み合わ および 数を、演算 数に対応 て 存するこ ができ、前記 たな変換 ドが 使用 れる場合、当 容に基 て、前記入力選択 および 算部を 制御する、請求 5に記載の 。
8 算部は、
～ 4の 子 、
前記 の 子 の 力に対して乗算処理を施す の 算部と、 前記 3の 子 の 力に対して乗算処理を施す 2の 算部 、 2の 子 の 力に対して乗算処理を施す 3の 算部 、 前記 4の 子 の 力に対して乗算処理を施す 4の 算部
含み、
前記 デ タ 、前記 および 2の 算部の 算結果を保存し、 前記 、前記 ドおよび 数に基 て、前記 ～ 4の 子に入 す き デ タを前記入力選択 に制御 、か 、前記 ～ 4の 算部での 数である乗数を制御する、請求 5に記載の
。
9 、
変換 ドに対応さ て、前記 数を保存する乗数 、
前記 ～ 4の 算部での 数を設定する乗数 、
変換 ドを管理する変換 ド 、
前記 算部での 序を管理する演算 理部 を含み、
前記 、前記 ド が管理する現在の ドおよび 理部が管理する前記 数に基 て、前記 部 ら、 適切な乗数を読み出して、前記 ～ 4の 算部に設定し、
前記 理部は、前記 在の ドおよび 数に基 て 、前記 ～ 4の 子に入 す き デ タを前記入力選択 に制御さ る、 請求 8に記載の 。
０ 、 らに、
新たな変換 ドで使用する乗数を演算 数と対応 けて設定するための 、
前記 で設定 れた乗数を保存する新 ド を含み たな変換 ドが使用 れた場合、 、演算 数に対応した乗数を前記新 ド 部 ら読み出して、前記 ～ 4の 算部に設定し、
前記 理部は、演算 数に基 て、前記 ～ 4の 子に入 す き デ タを前記入力選択 に制御 る、請求 9に記載の
。
1 数の ドは、 ザイ 換、 4 X 4 換、 8 X 8
換、および 換の 、少な とも ずれか2 の ドである、請 求 5に記載の 。
2 算部が複数 または直列に接続 れており、
前記 、並列または直列に接続 れた、前記 数の 算部を制御する 、請求 に記載の 。
3 域から周波数 域 の 数の ドを必要に応じて切り換えて、画像 する画像 置であ て、
入力される複数の 対して、演算処理を施すための 算部 、 前記 算部による演算結果を保存する演算デ タ 、
前記 算部に入 す き 、前記 デ タ ら読み出す 、ま たは前記 デ タ に保存されて る デ タ ら読み出す 択し、読 み出した 前記 算部に入 する入力選択 、
ドでの 順を、前記 算部における 回の演算で実行 能な 、演算 数に対応さ て 定義してお 、使用する前記 ドおよび 算部における演算 数に基 て、前記入力選択 が前記 算部に入 す き デ タの み出し先を制御すると共に、前記 算部にお て演算処理の 象 なる前記 デ タの み合わ および 算処理における乗算 数を制御 する演算 とを備える、画像 。
4 算部は、 算を実行 能な構成を有しており、
前記 、前記 算の 象 なる デ タの み合わ を制御 すると共に、前記 算部におけるビッ フ 量を前記 数 して制御する、請 求 3に記載の 。 5 算部は、
～ 8の 子 、
前記 2の 子 の 力をビッ する ビッ 算部 、
前記 3の 子 の 力をビッ フ する 2のビッ 算部 、
前記 6の 子 の 力をビッ フ する 3のビッ 算部 、
前記 7の 子 の 力をビッ フ する 4のビッ 算部 、
前記 の 子 の 力をビッ フ する 5のビッ 算部 、
前記 4の 子 の 力をビッ フ する 6のビッ 算部 、
前記 5の 子 の 力をビッ フ する 7のビッ 算部 、
前記 8の 子 の 力をビッ フ する 8のビッ 算部 、 算部と、
前記
の 算部 、
前記 4
の 算部 、
前記 8
の 算部 を含み、
前記 、前記 および 2の 算部、ならびに前記 および 2の 算部の 算結果を保存し、
前記 、前記 ドおよび 数に基 て、前記 ～ 8の 子に入 す き デ タを制御 、か 、前記 ～ 4のビッ 算部 でのビッ フ 量を制御する、請求 4に記載の 。
6 数の ドは、4X4 換、 8X8 換、4X4 換、 8X8 換、および 換の 、少な も ずれか2 ド である、請求 4に記載の 。
7 、 ドでの 順を、演算 、基本 位 な る演算処理に分割して定義しており、 算部は、前記 位 なる演算処理を実行 能な構成を有してお 、 前記 、前記 位 なる演算処理を前記 算部に繰 返さ るよ に、前記 算処理の 象 なる デ タの み合わ を制御する 共に、前記 数を制御する、請求 3に記載の 。
8 位 なる演算処理は、 2 2 力のデ タフ を構成することがで きる演算処理である、請求 7に記載の 。
9 、新たな変換 ドに関する デ タの み合わ および 数を、演算 数に対応 て 存するこ ができ、前記 たな変換 ドが 使用 れる場合、当 容に基 て、前記入力選択 および 算部を 制御する、請求 7に記載の 。
2０ 算部は、
～ 4の 子 、
前記 の 子 の 力に対して乗算処理を施す 算部 、 前記 3の 子 の 力に対して乗算処理を施す 2の 算部 、 前記 2の 子 の 力に対して乗算処理を施す 3の 算部 、 前記 4の 子 の 力に対して乗算処理を施す 4の 算部 、 3の 算部の 力 前記 4の 算部の 力 を加算する 2の 算部 を含み、
前記 、前記 および 2の 算部の 算結果を保存し、 前記 、前記 ドおよび 数に基 て、前記 ～ 4の 子に入 す き デ タを前記入力選択 に制御 、か 、前記 ～ 4の 算部での 数である乗数を制御する、請求 7に記載の 。
2 、
変換 ドに対応さ て、前記 数を保存する乗数 、
前記 ～ 4の 算部での 数を設定する乗数 、 ドを管理する変換 ド 、
前記 算部での 序を管理する演算 理部 を含み、
前記 、前記 ド が管理する現在の ドおよび 理部が管理する前記 数に基 て、前記 部から、 適切な乗数を読み出して、前記 ～ 4の 算部に設定し、
前記 理部は、前記 在の ドおよび 数に基 て 、前記 ～ 4の 子に入 す き デ タを前記入力選択 に制御さ る、 請求 2０に記載の 。
22 、 らに、
新たな変換 ドで使用する乗数を演算 数と対応 けて設定するための
、
前記 で設定 れた乗数を保存する新 ド を含み たな変換 ドが使用された場合、
前記 、演算 数に対応した乗数を前記新 ド 部 ら読み出して、前記 ～ 4の 算部に設定し、
前記 理部 、演算 数に基 て、前記 ～ 4の 子に入 す き デ タを前記入力選択 に制御さ る、請求 2 に記載の
。
23 数の ドは、 サイン 換、4X4 換、8X8
換、離散 サイン 換、4X4 換、 8X8 換、および 換 の 、少な も ずれか2 の ドである、請求 7に記載の
。
24 算部が複数 または直列に接続 れており、
前記 、並列または直列に接続 れた、前記 数の 算部を制御する 、請求 3に記載の 。
25 波数 域から 域 の 数の ドを必要に応じて切り換えて、圧縮 デ タを する画像 置で用 られる 積回路であ て、 力される複数の 対して、演算処理を施すための 算部 、 前記 算部に入 す き 、前記 デ タ ら読み出す 、ま たは前記 算部の 算結果 ら読み出す 択し、読み出した 前記 算部に入 する入力選択 、
ドでの 順を、前記 算部における 回の演算で実行 能な 、演算 数に対応 て 定義しており、使用する前記 ドおよび 算部における演算 数に基 て、前記入力選択 が前記 算部に入 す き デ タの み出し先を制御すると共に、前記 算部にお て演算処理の 象 なる前記 デ タの み合わ および 算処理における乗算 数を制御 する演算 とを備える、集積回路。
域から周波数 域 の 数の ドを必要に応じて切り換えて、画像 デ タを する画像 置で用 られる 積回路であ て、
入力される複数の 対して、演算処理を施すための 算部 、 前記 算部に入 す き 、前記 デ タ ら読み出す 、ま たは前記 算部の 算結果 ら読み出す 択し、読み出した 前記 算部に入 する入力選択 、
ドでの 順を、前記 算部における 回の演算で実行 能な 、演算 数に対応さ て 定義してお 、使用する前記 ドおよび 算部における演算 数に基 て、前記入力選択 が前記 算部に入 す き デ タの み出し先を制御する 共に、前記 算部にお て演算処理の 象 なる前記 デ タの み合わ および 算処理における乗算 数を制御 する演算 とを備える、集積回路。
PCT/JP2005/010419 2004-06-08 2005-06-07 画像符号化装置および画像復号化装置、ならびにそれらで用いられる集積回路 WO2005122590A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2005800187229A CN1981534B (zh) 2004-06-08 2005-06-07 图像编码装置、图像解码装置以及用于其中的集成电路
JP2006514516A JP4704333B2 (ja) 2004-06-08 2005-06-07 画像符号化装置および画像復号化装置、ならびにそれらで用いられる集積回路
EP20050749005 EP1771009A1 (en) 2004-06-08 2005-06-07 Image encoding device, image decoding device, and integrated circuit used therein
US11/628,733 US8179972B2 (en) 2004-06-08 2005-06-07 Image encoding device, image decoding device, and integrated circuit used therein

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004169726 2004-06-08
JP2004-169726 2004-06-08

Publications (1)

Publication Number Publication Date
WO2005122590A1 true WO2005122590A1 (ja) 2005-12-22

Family

ID=35503517

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/010419 WO2005122590A1 (ja) 2004-06-08 2005-06-07 画像符号化装置および画像復号化装置、ならびにそれらで用いられる集積回路

Country Status (5)

Country Link
US (1) US8179972B2 (ja)
EP (1) EP1771009A1 (ja)
JP (1) JP4704333B2 (ja)
CN (1) CN1981534B (ja)
WO (1) WO2005122590A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009159287A (ja) * 2007-12-26 2009-07-16 Fujitsu Ltd 半導体装置および信号処理方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771879B1 (ko) * 2006-08-17 2007-11-01 삼성전자주식회사 내부 메모리 용량을 감소시키는 디블록킹 필터링 방법 및그 방법을 이용하는 영상 처리 장치
US20080288568A1 (en) * 2007-05-14 2008-11-20 Hou Hsieh S Low power Fast Hadamard transform
GB2489632A (en) * 2009-12-16 2012-10-03 Ibm Video coding using pixel-streams
CN102314528B (zh) * 2010-07-07 2013-05-01 中国科学院微电子研究所 一种数字大规模集成电路的资源共享系统及方法
US9055304B2 (en) * 2011-07-01 2015-06-09 Qualcomm Incorporated Reduced resolution pixel interpolation
CN106204680A (zh) * 2016-07-18 2016-12-07 京东方科技集团股份有限公司 一种成像装置及其成像方法
CN108848388B (zh) * 2018-07-17 2022-02-22 珠海亿智电子科技有限公司 一种提高H264编码16x16预测模式DCT运算速度的硬件实现方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181896A (ja) * 1991-12-27 1993-07-23 Nec Corp 離散コサイン変換処理装置
JPH0646404A (ja) * 1992-03-17 1994-02-18 Sony Corp 画像データ処理装置及び画像データ処理方法
US5471412A (en) * 1993-10-27 1995-11-28 Winbond Electronic Corp. Recycling and parallel processing method and apparatus for performing discrete cosine transform and its inverse
JPH0844708A (ja) * 1994-07-27 1996-02-16 Fujitsu Ltd 二次元離散コサイン変換演算回路
JP2000099495A (ja) * 1998-09-15 2000-04-07 Winbond Electron Corp 乗法演算節減可能な二次元離散コサイン変換及びその逆変換の実行方法
JP2001325247A (ja) * 2000-05-17 2001-11-22 Nippon Telegr & Teleph Corp <Ntt> 高速逆離散コサイン変換装置及び高速逆離散コサイン変換方法及び当該方法を記述したプログラムを記録した記録媒体
JP2004120439A (ja) * 2002-09-26 2004-04-15 Nec Electronics Corp 画像処理装置及び画像処理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168375A (en) 1991-09-18 1992-12-01 Polaroid Corporation Image reconstruction by use of discrete cosine and related transforms
EP0561593B1 (en) 1992-03-17 1997-07-16 Sony Corporation Image compression apparatus
JP3069455B2 (ja) 1992-12-22 2000-07-24 富士写真フイルム株式会社 画像データ圧縮伸張装置における量子化・逆量子化回路
JPH0723381A (ja) 1993-06-23 1995-01-24 Nec Corp 画像の復号化方法及びその復号化装置
US6157740A (en) 1997-11-17 2000-12-05 International Business Machines Corporation Compression/decompression engine for enhanced memory storage in MPEG decoder
WO1999039303A1 (en) 1998-02-02 1999-08-05 The Trustees Of The University Of Pennsylvania Method and system for computing 8x8 dct/idct and a vlsi implementation
WO2000036842A1 (en) * 1998-12-14 2000-06-22 Matsushita Electric Industrial Co., Ltd. Dct arithmetic device
JP4551997B2 (ja) 1999-10-25 2010-09-29 独立行政法人情報通信研究機構 画像の符号化および復号方法と装置
JP3643777B2 (ja) 2001-02-28 2005-04-27 三洋電機株式会社 動画像復号装置および動画像復号方法
US7123655B2 (en) 2001-08-09 2006-10-17 Sharp Laboratories Of America, Inc. Method for reduced bit-depth quantization
JP4348899B2 (ja) 2001-11-30 2009-10-21 ソニー株式会社 画像情報復号方法
US7295609B2 (en) 2001-11-30 2007-11-13 Sony Corporation Method and apparatus for coding image information, method and apparatus for decoding image information, method and apparatus for coding and decoding image information, and system of coding and transmitting image information
JP2003223433A (ja) 2002-01-31 2003-08-08 Matsushita Electric Ind Co Ltd 直交変換方法、直交変換装置、符号化方法、符号化装置、逆直交変換方法、逆直交変換装置、復号化方法、及び、復号化装置
JP3902990B2 (ja) 2002-07-02 2007-04-11 キヤノン株式会社 アダマール変換処理方法及びその装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181896A (ja) * 1991-12-27 1993-07-23 Nec Corp 離散コサイン変換処理装置
JPH0646404A (ja) * 1992-03-17 1994-02-18 Sony Corp 画像データ処理装置及び画像データ処理方法
US5471412A (en) * 1993-10-27 1995-11-28 Winbond Electronic Corp. Recycling and parallel processing method and apparatus for performing discrete cosine transform and its inverse
JPH0844708A (ja) * 1994-07-27 1996-02-16 Fujitsu Ltd 二次元離散コサイン変換演算回路
JP2000099495A (ja) * 1998-09-15 2000-04-07 Winbond Electron Corp 乗法演算節減可能な二次元離散コサイン変換及びその逆変換の実行方法
JP2001325247A (ja) * 2000-05-17 2001-11-22 Nippon Telegr & Teleph Corp <Ntt> 高速逆離散コサイン変換装置及び高速逆離散コサイン変換方法及び当該方法を記述したプログラムを記録した記録媒体
JP2004120439A (ja) * 2002-09-26 2004-04-15 Nec Electronics Corp 画像処理装置及び画像処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009159287A (ja) * 2007-12-26 2009-07-16 Fujitsu Ltd 半導体装置および信号処理方法
JP4536109B2 (ja) * 2007-12-26 2010-09-01 富士通株式会社 半導体装置および信号処理方法

Also Published As

Publication number Publication date
CN1981534A (zh) 2007-06-13
EP1771009A1 (en) 2007-04-04
US20080049832A1 (en) 2008-02-28
JP4704333B2 (ja) 2011-06-15
JPWO2005122590A1 (ja) 2008-04-10
US8179972B2 (en) 2012-05-15
CN1981534B (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
JP2672302B2 (ja) 変換回路
WO2005122590A1 (ja) 画像符号化装置および画像復号化装置、ならびにそれらで用いられる集積回路
RU2413983C2 (ru) Обратимое преобразование для сжатия двумерных данных с потерями и без потерь
JPH09198373A (ja) 逆離散コサイン変換プロセッサおよびｍｐｅｇデコーダ
JP3796432B2 (ja) フィルタ処理装置およびフィルタ処理方法
JP2526505B2 (ja) 画像処理装置
JPH09198371A (ja) パラレルデータワード・シリアルワード変換装置および分配演算装置
JPH0645948A (ja) 直交変換装置及び逆直交変換装置
JPWO2005099249A1 (ja) 圧縮装置、色変換装置、その方法、プログラム、ルックアップテーブル及び記憶媒体
JP4266512B2 (ja) データ処理装置
JPH0645947A (ja) 直交変換装置及び逆直交変換装置
JP3046115B2 (ja) 離散コサイン変換器
JP3385866B2 (ja) 逆量子化・逆ｄｃｔ回路
JP3046116B2 (ja) 離散コサイン変換器
JP2790911B2 (ja) 直交変換演算装置
JPH0646269A (ja) 静止画像データの伸長方法、圧縮方法及びそのための対応装置
JP3366033B2 (ja) アドレス変換回路及びこれを備えた直交変換回路
JP5451171B2 (ja) データ変換処理装置およびデータ変換処理方法
JPH0693753B2 (ja) 画像変換符号化装置
JPH09198372A (ja) キャリー値発生装置および加減算ｍビット値発生装置
JPH04211575A (ja) 直交変換演算装置
JP2923527B2 (ja) 画像データ符号化・復元装置
JPH03270376A (ja) 画像データ直交変換処理装置のマトリクス演算回路
JPH01198882A (ja) テレビジョン信号の高能率符号化方式のデコード装置
JPH1049519A (ja) 離散コサイン変換器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006514516

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11628733

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200580018722.9

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2005749005

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005749005

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11628733

Country of ref document: US