JP2003223433A - 直交変換方法、直交変換装置、符号化方法、符号化装置、逆直交変換方法、逆直交変換装置、復号化方法、及び、復号化装置 - Google Patents

直交変換方法、直交変換装置、符号化方法、符号化装置、逆直交変換方法、逆直交変換装置、復号化方法、及び、復号化装置

Info

Publication number
JP2003223433A
JP2003223433A JP2002022711A JP2002022711A JP2003223433A JP 2003223433 A JP2003223433 A JP 2003223433A JP 2002022711 A JP2002022711 A JP 2002022711A JP 2002022711 A JP2002022711 A JP 2002022711A JP 2003223433 A JP2003223433 A JP 2003223433A
Authority
JP
Japan
Prior art keywords
orthogonal transform
pixels
data
orthogonal
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002022711A
Other languages
English (en)
Inventor
Hiroto Tomita
裕人 冨田
Masahiro Ohashi
政宏 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002022711A priority Critical patent/JP2003223433A/ja
Priority to EP20030000695 priority patent/EP1376378A3/en
Priority to CNB03103439XA priority patent/CN1200571C/zh
Priority to US10/354,195 priority patent/US7139436B2/en
Publication of JP2003223433A publication Critical patent/JP2003223433A/ja
Priority to HK03108416A priority patent/HK1056285A1/xx
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H04N19/122—Selection of transform size, e.g. 8x8 or 2x4x8 DCT; Selection of sub-band transforms of varying structure or type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】 【課題】 ８×８の直交変換と４×４の直交変換とを実
行でき、処理の高速化の実現、及び規模の増大を抑制で
きる直交変換回路を提供する。 【解決手段】 ４×４の直交変換モードでは入力回路３
３は、入力された８個のうち、４個の画素データｘ０Ａ
〜ｘ３Ａを積和演算回路３４ａ〜３４ｄへ出力し、４個
の画素データｘ０Ｂ〜ｘ３Ｂを積和演算回路３４ｅ〜３
４ｈへ出力する。８×８の直交変換モードでは入力回路
３３は、入力された８個の画素データを積和演算回路３
４ａ〜３４ｈに出力する。入力回路３３には両モードで
８個の直交変換係数データが入力されるため、両モード
で直交変換回路の起動回数は１回となる。両モードで積
和演算回路３４ａ〜３４ｈを共有し直交変換係数データ
を生成するため、面積の増加を抑制できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、情報圧縮に用いら
れる直交変換方法、及び、その関連技術に関する。
【０００２】
【従来の技術】静止画の標準圧縮方式であるＪＰＥＧ
（Ｊｏｉｎｔ Ｐｈｏｔｏｇｈｒａｐｈｉｃ Ｃｏｄｉ
ｎｇ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）や動画像の標準圧
縮方式であるＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ
Ｃｏｄｉｎｇ ＥｘｐｅｒｔｓＧｒｏｕｐ）において
は、画面内（空間的）相関関係を利用した情報圧縮を行
っている。
【０００３】画像信号に対してＤＣＴ（Ｄｉｓｃｒｅｔ
ｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）と呼ばれる直
交変換を行うと低周波数成分に大きな値が集中する。こ
の性質を用いて、次に量子化により高周波数成分を取り
除き、エントロピー符号化による情報圧縮を行ってい
る。
【０００４】この符号化時のＤＣＴと復号化時のＩＤＣ
Ｔ（Ｉｎｖｅｒｓｅ Ｄｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ
Ｔｒａｎｓｆｏｒｍ）を実現するには行列演算が必要
となるため、非常に多くの演算量が求められる。
【０００５】そこで、多くの場合においてＤＣＴおよび
ＩＤＣＴは専用ハードウェアで実現されている。
【０００６】ＪＰＥＧやＭＰＥＧで用いられる直交変換
は８×８のＤＣＴである。しかし、ブロック単位での処
理はブロック境界の相関が失われるためにブロック歪み
が生じる。
【０００７】そのため、ブロック単位を小さくしてブロ
ック歪みの影響を小さくすることが考えられる。そこ
で、次世代の符号化方式においては、直交変換として４
×４の変換が採用される可能性がある。
【０００８】直交変換の専用ハードウェアをＭＰＥＧと
次世代の符号化方式において兼用できるようにするため
には、直交変換専用ハードウェアにおいて、８×８の直
交変換及び４×４の直交変換の双方を実現できなければ
ならない。逆直交変換についても同様である。
【０００９】
【発明が解決しようとする課題】この場合、従来では、
８×８の直交変換回路と４×４の直交変換回路の２つの
回路を設けていた。逆直交変換についても同様である。
このため、ハードウェア規模が増大するという問題があ
った。
【００１０】そこで、ハードウェア規模の増大を抑制す
るためのＤＣＴ装置及びＩＤＣＴ装置が、特公平７−８
３４７８号公報に開示されている。これらについて、図
面を用いて説明する。
【００１１】図２３は、従来のＤＣＴ装置のブロック図
である。
【００１２】図２４は、従来のＩＤＣＴ装置のブロック
図である。
【００１３】図２３に示すように、符号化の際は、鏡像
発生回路９００において、４×４の画像信号に対して鏡
像を発生させ、４×４の画像信号を８×８の画像信号に
変換する。
【００１４】そして、鏡像発生回路９００が出力した８
×８の画像信号に対して、ＤＣＴ回路９０１が直交変換
を行い、間引き回路９０２が、直交変換係数を間引くこ
とで、４×４の直交変換係数を得ていた。
【００１５】一方、図２４に示すように、復号化の際
は、補間回路９０３が、直交変換係数を補完して、８×
８の直交変換係数に変換する。
【００１６】そして、補間回路９０３が出力した８×８
の直交変換係数に対して、ＩＤＣＴ回路９０４が、逆直
交変換を行い、鏡像削除回路９０５が、逆直交変換で得
られたデータから鏡像部分のデータを削除することで、
４×４の画像信号を得ていた。
【００１７】このようにすることで、鏡像発生回路９０
０と間引き回路９０２が増加するだけで、ＤＣＴ装置の
ハードウェア規模の増大は抑えられる。ＩＤＣＴ装置に
ついても同様である。
【００１８】しかしながら、この従来のＤＣＴ装置で
は、４画素×４ラインのブロック単位でしか、４×４の
直交変換を実行できない。
【００１９】このため、４×４の直交変換を実行する場
合は、８×８の直交変換を実行するときと比べると、直
交変換専用ハードウェアの起動回数が増加し、起動時の
レイテンシが増加する。
【００２０】ここで言う「レイテンシ」とは、概ね、装
置がデータの入力を完了してから、処理を実行して、出
力を始めるまでの時間のことである。
【００２１】具体的には、従来のＤＣＴ装置では、８画
素×８ラインのブロックに対して、８×８の直交変換を
実行するときは、装置の起動回数は１回であり、４画素
×４ラインの４つのブロックに対して、４×４の直交変
換を実行するときは、装置の起動回数は４回である。
【００２２】これは、同じデータ量に対して直交変換を
実行した場合に、４×４の直交変換の実行時は、ＤＣＴ
装置の起動時のレイテンシが、８×８の直交変換の実行
時の４倍になることを意味している。従来のＩＤＣＴ装
置についても同様のことが言える。
【００２３】このような、装置の起動時のレイテンシの
増加は、処理速度の低下に繋がるため問題である。
【００２４】そこで、本発明は、Ｎ×Ｎの直交変換とＮ
／２×Ｎ／２の直交変換とを実行でき、Ｎ／２×Ｎ／２
の直交変換を実行する際の処理速度の低下を抑えて、処
理の高速化を図ることができるとともに、規模の増大を
抑制できる直交変換方法及びその関連技術を提供するこ
とを目的とする。
【００２５】
【課題を解決するための手段】本発明に係る直交変換方
法では、「Ｎ」を２のべき乗としたときに、Ｎ画素×Ｎ
ラインの画素ブロックのデータに対して、Ｎ×Ｎの直交
変換、又は、Ｎ／２×Ｎ／２の直交変換、を行う直交変
換方法であって、Ｎ×Ｎの直交変換モードのときに、Ｎ
個の画素のデータを受けて、直交変換演算を実行する演
算ブロックへ、Ｎ個の画素のデータを入力し、Ｎ／２×
Ｎ／２の直交変換モードのときに、Ｎ個の画素のデータ
を受けて、Ｎ／２個の画素のデータを、演算ブロックの
うちの対応するブロックへ入力し、かつ、他のＮ／２個
の画素のデータを、演算ブロックのうちの対応するブロ
ックへ入力する入力ステップと、Ｎ×Ｎの直交変換モー
ドのときに、演算ブロックにおいて、入力されたＮ個の
画素のデータと、与えられたＮ×Ｎの直交変換の係数デ
ータと、を用いてＮ×Ｎの直交変換を実行して、Ｎ個の
直交変換係数を生成し、Ｎ／２×Ｎ／２の直交変換モー
ドのときに、演算ブロックのうちの対応するブロックに
おいて、入力されたＮ／２個の画素のデータと、与えら
れたＮ／２×Ｎ／２の直交変換の係数データと、を用い
てＮ／２×Ｎ／２の直交変換を実行して、Ｎ／２個の直
交変換係数を生成し、かつ、演算ブロックのうちの対応
するブロックにおいて、入力された他のＮ／２個の画素
のデータと、与えられたＮ／２×Ｎ／２の直交変換の係
数データと、を用いてＮ／２×Ｎ／２の直交変換を実行
して、Ｎ／２個の直交変換係数を生成する生成ステップ
と、を含む。
【００２６】この構成により、Ｎ×Ｎの直交変換モード
のときと、Ｎ／２×Ｎ／２の直交変換モードのときと、
で同じ数のＮ個の画素のデータを受け、同一の演算ブロ
ックに対して、各モードに適合した入力が実行される。
【００２７】これにより、Ｎ／２×Ｎ／２の直交変換
を、Ｎ画素×Ｎラインの画素ブロック単位で実行でき
る。
【００２８】このため、Ｎ画素×Ｎラインの画素ブロッ
クのデータに対して、Ｎ×Ｎの直交変換を施す場合と、
Ｎ画素×Ｎラインの画素ブロックを４分割したＮ／２画
素×Ｎ／２ラインの４つのブロックのデータに対して、
Ｎ／２×Ｎ／２の直交変換を施す場合と、で本直交変換
方法を採用する直交変換装置の起動回数は同一であり、
１回である。
【００２９】その結果、Ｎ／２×Ｎ／２の直交変換を実
行する際の処理の高速化を図ることができる。
【００３０】しかも、Ｎ×Ｎの直交変換モードとＮ／２
×Ｎ／２の直交変換モードとで、同一の演算ブロックを
使用し、各モードに適合した係数データを与えている。
【００３１】このように、本直交変換方法を採用するこ
とで、同一の直交変換装置を、Ｎ×Ｎの直交変換と、Ｎ
／２×Ｎ／２の直交変換と、で共用できる。
【００３２】その結果、本直交変換方法を採用すること
で、直交変換装置の規模の増大を抑制できる。
【００３３】また、入力ステップでは、Ｎ×Ｎの直交変
換モードとＮ／２×Ｎ／２の直交変換モードとで、Ｎ画
素のデータを同一順序で受け付けることができる。その
結果、アドレス制御が容易となる。
【００３４】本発明に係る逆直交変換方法では、「Ｎ」
を２のべき乗としたときに、Ｎ画素×Ｎラインのブロッ
クに対する直交変換係数データに対して、Ｎ×Ｎの逆直
交変換、又は、Ｎ／２×Ｎ／２の逆直交変換、を行う逆
直交変換方法であって、Ｎ×Ｎの逆直交変換モードのと
きに、Ｎ個の画素に対応する直交変換係数データを受け
て、逆直交変換演算を実行する演算ブロックへ、Ｎ個の
画素に対応する直交変換係数データを入力し、Ｎ／２×
Ｎ／２の逆直交変換モードのときに、Ｎ個の画素に対応
する直交変換係数データを受けて、Ｎ／２個の画素に対
応する直交変換係数データを、演算ブロックのうちの対
応するブロックへ入力し、かつ、他のＮ／２個の画素に
対応する直交変換係数データを、演算ブロックのうちの
対応するブロックへ入力する入力ステップと、Ｎ×Ｎの
逆直交変換モードのときに、演算ブロックにおいて、Ｎ
個の画素に対応する入力された直交変換係数データと、
与えられたＮ×Ｎの逆直交変換の係数データと、を用い
てＮ×Ｎの逆直交変換を実行して、Ｎ個の画素のデータ
を生成し、Ｎ／２×Ｎ／２の逆直交変換モードのとき
に、演算ブロックのうちの対応するブロックにおいて、
Ｎ／２個の画素に対応する入力された直交変換データ
と、与えられたＮ／２×Ｎ／２の逆直交変換の係数デー
タと、を用いてＮ／２×Ｎ／２の逆直交変換を実行し
て、Ｎ／２個の画素のデータを生成し、かつ、演算ブロ
ックのうちの対応するブロックにおいて、他のＮ／２個
の画素に対応する入力された直交変換データと、与えら
れたＮ／２×Ｎ／２の逆直交変換の係数データと、を用
いてＮ／２×Ｎ／２の逆直交変換を実行して、Ｎ／２個
の画素のデータを生成する生成ステップと、を含む。
【００３５】この構成により、Ｎ×Ｎの逆直交変換モー
ドのときと、Ｎ／２×Ｎ／２の逆直交変換モードのとき
と、で同じ数のＮ個の画素に対応する直交変換係数デー
タを受け、同一の演算ブロックに対して、各モードに適
合した入力が実行される。
【００３６】これにより、Ｎ／２×Ｎ／２の逆直交変換
を、Ｎ画素×Ｎラインのブロック単位で実行できる。
【００３７】このため、Ｎ画素×Ｎラインのブロックに
対する直交変換係数データに対して、Ｎ×Ｎの逆直交変
換を施す場合と、Ｎ画素×Ｎラインのブロックを４分割
したＮ／２画素×Ｎ／２ラインの４つのブロックに対す
る直交変換係数データに対して、Ｎ／２×Ｎ／２の逆直
交変換を施す場合と、で本逆直交変換方法を採用する逆
直交変換装置の起動回数は同一であり、１回である。
【００３８】その結果、Ｎ／２×Ｎ／２の逆直交変換を
実行する際の処理の高速化を図ることができる。
【００３９】しかも、Ｎ×Ｎの逆直交変換モードとＮ／
２×Ｎ／２の逆直交変換モードとで、同一の演算ブロッ
クを使用し、各モードに適合した係数データを与えてい
る。
【００４０】このように、本逆直交変換方法を採用する
ことで、同一の逆直交変換装置を、Ｎ×Ｎの逆直交変換
と、Ｎ／２×Ｎ／２の逆直交変換と、で共用できる。
【００４１】その結果、本逆直交変換方法を採用するこ
とで、逆直交変換装置の規模の増大を抑制できる。
【００４２】また、入力ステップでは、Ｎ×Ｎの逆直交
変換モードとＮ／２×Ｎ／２の逆直交変換モードとで、
Ｎ個の画素に対応する直交変換係数データを同一順序で
受け付けることができる。その結果、アドレス制御が容
易となる。
【００４３】
【発明の実施の形態】請求項１記載の直交変換方法で
は、「Ｎ」を２のべき乗としたときに、Ｎ画素×Ｎライ
ンの画素ブロックのデータに対して、Ｎ×Ｎの直交変
換、又は、Ｎ／２×Ｎ／２の直交変換、を行う直交変換
方法であって、Ｎ×Ｎの直交変換モードのときに、Ｎ個
の画素のデータを受けて、直交変換演算を実行する演算
ブロックへ、Ｎ個の画素のデータを入力し、Ｎ／２×Ｎ
／２の直交変換モードのときに、Ｎ個の画素のデータを
受けて、Ｎ／２個の画素のデータを、演算ブロックのう
ちの対応するブロックへ入力し、かつ、他のＮ／２個の
画素のデータを、演算ブロックのうちの対応するブロッ
クへ入力する入力ステップと、Ｎ×Ｎの直交変換モード
のときに、演算ブロックにおいて、入力されたＮ個の画
素のデータと、与えられたＮ×Ｎの直交変換の係数デー
タと、を用いてＮ×Ｎの直交変換を実行して、Ｎ個の直
交変換係数を生成し、Ｎ／２×Ｎ／２の直交変換モード
のときに、演算ブロックのうちの対応するブロックにお
いて、入力されたＮ／２個の画素のデータと、与えられ
たＮ／２×Ｎ／２の直交変換の係数データと、を用いて
Ｎ／２×Ｎ／２の直交変換を実行して、Ｎ／２個の直交
変換係数を生成し、かつ、演算ブロックのうちの対応す
るブロックにおいて、入力された他のＮ／２個の画素の
データと、与えられたＮ／２×Ｎ／２の直交変換の係数
データと、を用いてＮ／２×Ｎ／２の直交変換を実行し
て、Ｎ／２個の直交変換係数を生成する生成ステップ
と、を含む。
【００４４】この構成により、Ｎ×Ｎの直交変換モード
のときと、Ｎ／２×Ｎ／２の直交変換モードのときと、
で同じ数のＮ個の画素のデータを受け、同一の演算ブロ
ックに対して、各モードに適合した入力が実行される。
【００４５】これにより、Ｎ／２×Ｎ／２の直交変換
を、Ｎ画素×Ｎラインの画素ブロック単位で実行でき
る。
【００４６】このため、Ｎ画素×Ｎラインの画素ブロッ
クのデータに対して、Ｎ×Ｎの直交変換を施す場合と、
Ｎ画素×Ｎラインの画素ブロックを４分割したＮ／２画
素×Ｎ／２ラインの４つのブロックのデータに対して、
Ｎ／２×Ｎ／２の直交変換を施す場合と、で本直交変換
方法を採用する直交変換装置の起動回数は同一であり、
１回である。
【００４７】その結果、Ｎ／２×Ｎ／２の直交変換を実
行する際の処理の高速化を図ることができる。
【００４８】しかも、Ｎ×Ｎの直交変換モードとＮ／２
×Ｎ／２の直交変換モードとで、同一の演算ブロックを
使用し、各モードに適合した係数データを与えている。
【００４９】このように、本直交変換方法を採用するこ
とで、同一の直交変換装置を、Ｎ×Ｎの直交変換と、Ｎ
／２×Ｎ／２の直交変換と、で共用できる。
【００５０】その結果、本直交変換方法を採用すること
で、直交変換装置の規模の増大を抑制できる。
【００５１】また、入力ステップでは、Ｎ×Ｎの直交変
換モードとＮ／２×Ｎ／２の直交変換モードとで、Ｎ画
素のデータを同一順序で受け付けることができる。その
結果、アドレス制御が容易となる。
【００５２】請求項２記載の直交変換方法では、生成ス
テップでは、Ｎ×Ｎの直交変換モードのときに、演算ブ
ロックにおいて、Ｎ並列で積和演算を実行し、生成ステ
ップでは、Ｎ／２×Ｎ／２の直交変換モードのときに、
演算ブロックにおいて、Ｎ／２個の画素のデータに対す
るＮ／２×Ｎ／２の直交変換と、他のＮ／２個の画素の
データに対するＮ／２×Ｎ／２の直交変換と、を２並列
で実行し、Ｎ／２個の画素のデータに対するＮ／２×Ｎ
／２の直交変換では、演算ブロックの対応するブロック
において、Ｎ／２並列で積和演算を実行し、かつ、他の
Ｎ／２個の画素のデータに対するＮ／２×Ｎ／２の直交
変換では、演算ブロックの対応するブロックにおいて、
Ｎ／２並列で積和演算を実行する。
【００５３】この構成により、Ｎ×Ｎの直交変換モード
のときには、Ｎ×Ｎの直交変換に対応するＮ個の直交変
換係数を並列に生成できる。
【００５４】一方、Ｎ／２×Ｎ／２の直交変換モードの
ときには、Ｎ／２×Ｎ／２の直交変換に対応するＮ／２
個の直交変換係数を２組、並列に生成することができ
る。
【００５５】以上の結果、直交変換を行う際の処理の高
速化をより図ることができる。
【００５６】請求項３記載の直交変換方法では、Ｎ×Ｎ
の直交変換モードのときに、Ｎ画素×Ｎラインの画素ブ
ロックの直交変換係数の最大値を検出する検出ステップ
と、Ｎ／２×Ｎ／２の直交変換モードのときに、Ｎ画素
×Ｎラインの画素ブロックを４分割したＮ／２画素×Ｎ
／２ラインの４つのブロック毎に、直交変換係数の最大
値を検出する検出ステップと、をさらに含み、Ｎ×Ｎの
直交変換モードのときに、生成ステップで、Ｎ×Ｎの直
交変換を実行しながら、Ｎ×Ｎの直交変換モードのとき
の検出ステップでは、順次入力される直交変換係数を比
較して、Ｎ画素×Ｎラインの画素ブロックの直交変換係
数の最大値を検出し、Ｎ／２×Ｎ／２の直交変換モード
のときに、生成ステップで、Ｎ／２×Ｎ／２の直交変換
を実行しながら、Ｎ／２×Ｎ／２の直交変換モードのと
きの検出ステップでは、順次入力される直交変換係数を
比較して、Ｎ／２画素×Ｎ／２ラインのブロックの直交
変換係数の最大値を検出する。
【００５７】この構成により、Ｎ×Ｎの直交変換モード
において、直交変換を実行しながら、最大値を検出して
いるので、直交変換の後に、Ｎ画素×Ｎラインの画素ブ
ロックの全ての直交変換係数を比較して最大値を求める
場合と比べて、全体としての処理時間を短縮できる。
【００５８】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ／２画素×Ｎ／２ラインの
ブロックの全ての直交変換係数を比較して最大値を求め
る場合と比べて、全体としての処理時間を短縮できる。
【００５９】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの直交変換
係数の最大値と、を比較して、直交変換係数の最大値が
量子化値よりも小さければ、その画素ブロックについて
は、量子化の演算を行うことなく、Ｎ×Ｎの直交変換係
数の全ての値を「０」にするという処理が可能である。
その結果、ＩＮＴＥＲ画像の量子化における処理時間の
削減が可能となる。
【００６０】また、直交変換後、量子化前において、Ｎ
／２画素×Ｎ／２ラインの４つのブロック毎に、量子化
値と直交変換係数の最大値と、を比較して、直交変換係
数の最大値が量子化値よりも小さいブロックについて
は、量子化の演算を行うことなく、Ｎ／２×Ｎ／２の直
交変換係数の全ての値を「０」にするという処理が可能
である。その結果、ＩＮＴＥＲ画像の量子化における処
理時間の削減が可能となる。
【００６１】請求項４記載の直交変換方法では、Ｎ×Ｎ
の直交変換モードのときに、Ｎ画素×Ｎラインの画素ブ
ロックの直交変換係数の最大値を検出する検出ステップ
と、Ｎ／２×Ｎ／２の直交変換モードのときに、Ｎ画素
×Ｎラインの画素ブロックの直交変換係数の最大値を検
出する検出するステップと、をさらに含み、Ｎ×Ｎの直
交変換モードのときに、生成ステップで、Ｎ×Ｎの直交
変換を実行しながら、Ｎ×Ｎの直交変換モードのときの
検出ステップでは、順次入力される直交変換係数を比較
して、Ｎ画素×Ｎラインの画素ブロックの直交変換係数
の最大値を検出し、Ｎ／２×Ｎ／２の直交変換モードの
ときに、生成するステップで、Ｎ／２×Ｎ／２の直交変
換を実行しながら、Ｎ／２×Ｎ／２の直交変換モードの
ときの検出ステップでは、順次入力される直交変換係数
を比較して、Ｎ画素×Ｎラインの画素ブロックの直交変
換係数の最大値を検出する。
【００６２】この構成により、Ｎ×Ｎの直交変換モード
において、直交変換を実行しながら、最大値を検出して
いるので、直交変換の後に、Ｎ画素×Ｎラインの画素ブ
ロックの全ての直交変換係数を比較して最大値を求める
場合と比べて、全体としての処理時間を短縮できる。
【００６３】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ画素×Ｎラインの画素ブロ
ックの全ての直交変換係数を比較して最大値を求める場
合と比べて、全体としての処理時間を短縮できる。
【００６４】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの直交変換
係数の最大値と、を比較して、直交変換係数の最大値が
量子化値よりも小さければ、その画素ブロックに対して
は、量子化の演算を行うことなく、直交変換係数の全て
の値を「０」にするという処理が可能である。その結
果、ＩＮＴＥＲ画像の量子化における処理時間の削減が
可能となる。
【００６５】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、Ｎ画素×Ｎラインの画素ブロックに対して、直
交変換係数の最大値を１つ求めている。
【００６６】このため、Ｎ／２×Ｎ／２の直交変換モー
ドにおいて、Ｎ／２画素×Ｎ／２ラインの４つのブロッ
ク毎に最大値を求める場合と比べて、量子化値との比較
回数を減らすことができる。その結果、量子化値との比
較処理の高速化を図ることができる。
【００６７】請求項５記載の直交変換方法では、Ｎ×Ｎ
の直交変換モードのときに、Ｎ画素×Ｎラインの画素ブ
ロックの直交変換係数の交流成分の最大値を検出する検
出ステップと、Ｎ／２×Ｎ／２の直交変換モードのとき
に、Ｎ画素×Ｎラインの画素ブロックを４分割したＮ／
２画素×Ｎ／２ラインの４つのブロック毎に、直交変換
係数の交流成分の最大値を検出する検出ステップと、を
さらに含み、Ｎ×Ｎの直交変換モードのときに、生成ス
テップで、Ｎ×Ｎの直交変換を実行しながら、Ｎ×Ｎの
直交変換モードのときの検出ステップでは、順次入力さ
れる直交変換係数の交流成分を比較して、Ｎ画素×Ｎラ
インの画素ブロックの交流成分の最大値を検出し、Ｎ／
２×Ｎ／２の直交変換モードのときに、生成ステップ
で、Ｎ／２×Ｎ／２の直交変換を実行しながら、Ｎ／２
×Ｎ／２の直交変換モードのときの検出ステップでは、
順次入力される直交変換係数の交流成分を比較して、Ｎ
／２画素×Ｎ／２ラインのブロックの交流成分の最大値
を検出する。
【００６８】この構成により、Ｎ×Ｎの直交変換モード
において、直交変換を実行しながら、最大値を検出して
いるので、直交変換の後に、Ｎ画素×Ｎラインの画素ブ
ロックの全ての交流成分を比較して最大値を求める場合
と比べて、全体としての処理時間を短縮できる。
【００６９】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ／２画素×Ｎ／２ラインの
ブロックの全ての交流成分を比較して最大値を求める場
合と比べて、全体としての処理時間を短縮できる。
【００７０】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの交流成分
の最大値と、を比較して、交流成分の最大値が量子化値
よりも小さければ、その画素ブロックについては、量子
化の演算を行うことなく、Ｎ×Ｎの直交変換の交流成分
の全ての値を「０」にするという処理が可能である。そ
の結果、ＩＮＴＲＡ画像の量子化における処理時間の削
減が可能となる。
【００７１】また、直交変換後、量子化前において、Ｎ
／２画素×Ｎ／２ラインの４つのブロック毎に、量子化
値と交流成分の最大値と、を比較して、交流成分の最大
値が量子化値よりも小さいブロックについては、量子化
の演算を行うことなく、Ｎ／２×Ｎ／２の直交変換の交
流成分の全ての値を「０」にするという処理が可能であ
る。その結果、ＩＮＴＲＡ画像の量子化における処理時
間の削減が可能となる。
【００７２】請求項６記載の直交変換方法では、Ｎ×Ｎ
の直交変換モードのときに、Ｎ画素×Ｎラインの画素ブ
ロックの直交変換係数の交流成分の最大値を検出する検
出ステップと、Ｎ／２×Ｎ／２の直交変換モードのとき
に、Ｎ画素×Ｎラインの画素ブロックの直交変換係数の
交流成分の最大値を検出する検出するステップと、をさ
らに含み、Ｎ×Ｎの直交変換モードのときに、生成ステ
ップで、Ｎ×Ｎの直交変換を実行しながら、Ｎ×Ｎの直
交変換モードのときの検出ステップでは、順次入力され
る直交変換係数の交流成分を比較して、Ｎ画素×Ｎライ
ンの画素ブロックの交流成分の最大値を検出し、Ｎ／２
×Ｎ／２の直交変換モードのときに、生成するステップ
で、Ｎ／２×Ｎ／２の直交変換を実行しながら、Ｎ／２
×Ｎ／２の直交変換モードのときの検出ステップでは、
順次入力される直交変換係数の交流成分を比較して、Ｎ
画素×Ｎラインの画素ブロックの交流成分の最大値を検
出する。
【００７３】この構成により、Ｎ×Ｎの直交変換モード
において、直交変換を実行しながら、最大値を検出して
いるので、直交変換の後に、Ｎ画素×Ｎラインの画素ブ
ロックの全ての交流成分を比較して最大値を求める場合
と比べて、全体としての処理時間を短縮できる。
【００７４】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ画素×Ｎラインの画素ブロ
ックの全ての交流成分を比較して最大値を求める場合と
比べて、全体としての処理時間を短縮できる。
【００７５】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの交流成分
の最大値と、を比較して、交流成分の最大値が量子化値
よりも小さければ、その画素ブロックについては、量子
化の演算を行うことなく、交流成分の全ての値を「０」
にするという処理が可能である。その結果、ＩＮＴＲＡ
画像の量子化における処理時間の削減が可能となる。
【００７６】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、Ｎ画素×Ｎラインの画素ブロックに対して、交
流成分の最大値を１つ求めている。
【００７７】このため、Ｎ／２×Ｎ／２の直交変換モー
ドにおいて、Ｎ／２画素×Ｎ／２ラインの４つのブロッ
ク毎に最大値を求める場合と比べて、量子化値との比較
回数を減らすことができる。その結果、ＩＮＴＲＡ画像
において、量子化値との比較処理の高速化を図ることが
できる。
【００７８】請求項７記載の直交変換方法では、Ｎ／２
×Ｎ／２の直交変換モードのときに、生成ステップにお
いて、Ｎ／２×Ｎ／２の直交変換を実行しながら、Ｎ画
素×Ｎラインの画素ブロックを４分割したＮ／２画素×
Ｎ／２ラインの４つのブロックに対する４個の直流成分
を取得し、取得した４個の直流成分に対して、所定の演
算を実行する直流成分演算ステップ、をさらに含み、直
流成分演算ステップでは、所定の演算の実行が開始でき
る数の直流成分を取得したときに、所定の演算の実行を
開始する。
【００７９】この構成により、Ｎ／２画素×Ｎ／２ライ
ンの４つのブロックに対する全ての（Ｎ×Ｎ個の）直交
変換係数が生成される前に、所定の演算の実行が開始さ
れる。
【００８０】つまり、Ｎ／２×Ｎ／２の直交変換を実行
しながら、直流成分に対する所定の演算が実行されるこ
とになる。
【００８１】その結果、Ｎ／２画素×Ｎ／２ラインの４
つのブロックに対する全ての（Ｎ×Ｎ個の）直交変換係
数が生成された後に、４個の直流成分を探して所定の演
算を実行する場合と比べて、全体としての処理時間を短
縮でき、高速な処理が可能となる。
【００８２】請求項８記載の直交変換方法では、Ｎ／２
×Ｎ／２の直交変換モードのときに、Ｎ／２画素×Ｎ／
２ラインの４つのブロックに対して生成されたＮ×Ｎ個
の直交変換係数から、４個の直流成分を取り除いた交流
成分が、外部に出力される。この構成により、次世代の
符号化方式における色差成分の符号化に適したものとな
り、有効である。
【００８３】請求項９記載の直交変換装置では、「Ｎ」
を２のべき乗としたときに、Ｎ画素×Ｎラインの画素ブ
ロックのデータに対して、Ｎ×Ｎの直交変換、又は、Ｎ
／２×Ｎ／２の直交変換、を行う直交変換装置であっ
て、Ｎ×Ｎの直交変換モードのときに、Ｎ個の画素のデ
ータを受けて、Ｎ個の画素のデータを入力し、Ｎ／２×
Ｎ／２の直交変換モードのときに、Ｎ個の画素のデータ
を受けて、Ｎ／２個の画素のデータと、他のＮ／２個の
画素のデータと、を入力する入力手段と、Ｎ×Ｎの直交
変換モードのときに、入力されたＮ個の画素のデータ
と、与えられたＮ×Ｎの直交変換の係数データと、に対
して演算を施して、Ｎ個の直交変換係数を生成し、Ｎ／
２×Ｎ／２の直交変換モードのときに、入力されたＮ／
２個の画素のデータと、与えられたＮ／２×Ｎ／２の直
交変換の係数データと、に対して演算を施して、Ｎ／２
個の直交変換係数を生成し、かつ、入力された他のＮ／
２個の画素のデータと、与えられたＮ／２×Ｎ／２の直
交変換の係数データと、に対して演算を施して、Ｎ／２
個の直交変換係数を生成する直交変換演算手段と、を備
える。
【００８４】この構成により、Ｎ×Ｎの直交変換モード
と、Ｎ／２×Ｎ／２の直交変換モードと、で同じ数のＮ
個の画素のデータを受け、同一の直交変換演算手段に対
して、各モードに適合した入力が実行される。
【００８５】これにより、Ｎ／２×Ｎ／２の直交変換
を、Ｎ画素×Ｎラインの画素ブロック単位で実行でき
る。
【００８６】このため、Ｎ画素×Ｎラインの画素ブロッ
クのデータに対して、Ｎ×Ｎの直交変換を施す場合と、
Ｎ画素×Ｎラインの画素ブロックを４分割したＮ／２画
素×Ｎ／２ラインの４つのブロックのデータに対して、
Ｎ／２×Ｎ／２の直交変換を施す場合と、で直交変換装
置の起動回数は同一であり、１回である。
【００８７】その結果、Ｎ／２×Ｎ／２の直交変換を実
行する際の処理の高速化を図ることができる。
【００８８】しかも、Ｎ×Ｎの直交変換モードとＮ／２
×Ｎ／２の直交変換モードとで、同一の直交変換演算手
段を使用し、各モードに適合した係数データを与えてい
る。
【００８９】このように、同一の直交変換演算手段を、
Ｎ×Ｎの直交変換と、Ｎ／２×Ｎ／２の直交変換と、で
共用している。その結果、直交変換装置の規模の増大を
抑制できる。
【００９０】また、Ｎ×Ｎの直交変換モードとＮ／２×
Ｎ／２の直交変換モードとで、入力手段は、Ｎ個の画素
のデータを同一順序で受け付けることができる。
【００９１】その結果、Ｎ×Ｎの直交変換モードとＮ／
２×Ｎ／２の直交変換モードとで、入力手段へのデータ
の入力順序を変える必要がなく、アドレス制御が容易と
なる。
【００９２】請求項１０記載の直交変換装置では、直交
変換演算手段は、Ｎ×Ｎの直交変換の係数データを格納
する第１の係数記憶手段と、Ｎ／２×Ｎ／２の直交変換
の係数データを格納する第２の係数記憶手段と、Ｎ×Ｎ
の直交変換モードのときに、各々が、第１の係数記憶手
段から取得したＮ×Ｎの直交変換の係数データを使用し
て積和演算を実行し、１個の直交変換係数を生成するＮ
個の積和演算手段と、を含み、入力手段は、Ｎ／２×Ｎ
／２の直交変換モードのときに、Ｎ個の画素のデータを
受けて、Ｎ／２個の画素のデータを、Ｎ／２個の積和演
算手段の各々に入力し、かつ、他のＮ／２個の画素のデ
ータを、他のＮ／２個の積和演算手段の各々に入力し、
Ｎ／２個の積和演算手段の各々は、Ｎ／２×Ｎ／２の直
交変換モードのときに、入力されたＮ／２個の画素のデ
ータと、第２の係数記憶手段から取得したＮ／２×Ｎ／
２の直交変換の係数データと、を使用して積和演算を実
行し、１個の直交変換係数を生成し、かつ、他のＮ／２
個の積和演算手段の各々は、Ｎ／２×Ｎ／２の直交変換
モードのときに、第２の係数記憶手段から取得したＮ／
２×Ｎ／２の直交変換の係数データと、入力された他の
Ｎ／２個の画素のデータと、を使用して積和演算を実行
し、１個の直交変換係数を生成する。
【００９３】この構成により、Ｎ個の積和演算手段が設
けられているため、Ｎ×Ｎの直交変換モードのときに
は、並列に、Ｎ×Ｎの直交変換に対応するＮ個の直交変
換係数を生成できる。
【００９４】一方、Ｎ個の積和演算手段を、Ｎ／２×Ｎ
／２の直交変換モードのときも使用するので、２並列で
Ｎ／２×Ｎ／２の直交変換を実行でき、しかも、２並列
で実行するＮ／２×Ｎ／２の直交変換の各々において
も、Ｎ／２並列で積和演算を実行できて、Ｎ／２×Ｎ／
２の直交変換に対応するＮ／２個の直交変換係数を２
組、並列に生成することができる。
【００９５】以上の結果、直交変換を行う際の処理の高
速化をより図ることができる。
【００９６】請求項１１記載の直交変換装置では、Ｎ×
Ｎの直交変換モードのときに、Ｎ画素×Ｎラインの画素
ブロックの直交変換係数の最大値を検出し、Ｎ／２×Ｎ
／２の直交変換モードのときに、Ｎ画素×Ｎラインの画
素ブロックを４分割したＮ／２画素×Ｎ／２ラインの４
つのブロック毎に、直交変換係数の最大値を検出する最
大値検出手段、をさらに備え、Ｎ×Ｎの直交変換モード
のときに、直交変換演算手段において、Ｎ×Ｎの直交変
換を実行しながら、最大値検出手段は、順次入力される
直交変換係数を比較して、Ｎ画素×Ｎラインの画素ブロ
ックの直交変換係数の最大値を検出し、Ｎ／２×Ｎ／２
の直交変換モードのときに、直交変換演算手段におい
て、Ｎ／２×Ｎ／２の直交変換を実行しながら、最大値
検出手段は、順次入力される直交変換係数を比較して、
Ｎ／２画素×Ｎ／２ラインのブロックの直交変換係数の
最大値を検出する。
【００９７】この構成により、Ｎ×Ｎの直交変換モード
において、直交変換を実行しながら、最大値を検出して
いるので、直交変換の後に、Ｎ画素×Ｎラインの画素ブ
ロックの全ての直交変換係数を比較して最大値を求める
場合と比べて、全体としての処理時間を短縮できる。
【００９８】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ／２画素×Ｎ／２ラインの
ブロックの全ての直交変換係数を比較して最大値を求め
る場合と比べて、全体としての処理時間を短縮できる。
【００９９】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの直交変換
係数の最大値と、を比較して、直交変換係数の最大値が
量子化値よりも小さければ、その画素ブロックについて
は、量子化の演算を行うことなく、Ｎ×Ｎの直交変換の
直交変換係数の全ての値を「０」にするという処理が可
能である。その結果、ＩＮＴＥＲ画像の量子化における
処理時間の削減が可能となる。
【０１００】また、直交変換後、量子化前において、Ｎ
／２画素×Ｎ／２ラインの４つのブロック毎に、量子化
値と直交変換係数の最大値と、を比較して、直交変換係
数の最大値が量子化値よりも小さいブロックについて
は、量子化の演算を行うことなく、Ｎ／２×Ｎ／２の直
交変換の直交変換係数の全ての値を「０」にするという
処理が可能である。その結果、ＩＮＴＥＲ画像の量子化
における処理時間の削減が可能となる。
【０１０１】請求項１２記載の直交変換装置では、Ｎ×
Ｎの直交変換モードのときに、Ｎ画素×Ｎラインの画素
ブロックの直交変換係数の最大値を検出し、Ｎ／２×Ｎ
／２の直交変換モードのときに、Ｎ画素×Ｎラインの画
素ブロックの直交変換係数の最大値を検出する最大値検
出手段、をさらに備え、Ｎ×Ｎの直交変換モードのとき
に、直交変換演算手段において、Ｎ×Ｎの直交変換を実
行しながら、最大値検出手段は、順次入力される直交変
換係数を比較して、Ｎ画素×Ｎラインの画素ブロックの
直交変換係数の最大値を検出し、Ｎ／２×Ｎ／２の直交
変換モードのときに、直交変換演算手段において、Ｎ／
２×Ｎ／２の直交変換を実行しながら、最大値検出手段
は、順次入力される直交変換係数を比較して、Ｎ画素×
Ｎラインの画素ブロックの直交変換係数の最大値を検出
する。
【０１０２】この構成により、Ｎ×Ｎの直交変換モード
において、直交変換を実行しながら、最大値を検出して
いるので、直交変換の後に、Ｎ画素×Ｎラインの画素ブ
ロックの全ての直交変換係数を比較して最大値を求める
場合と比べて、全体としての処理時間を短縮できる。
【０１０３】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ画素×Ｎラインの画素ブロ
ックの全ての直交変換係数を比較して最大値を求める場
合と比べて、全体としての処理時間を短縮できる。
【０１０４】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの直交変換
係数の最大値と、を比較して、直交変換係数の最大値が
量子化値よりも小さければ、その画素ブロックについて
は、量子化の演算を行うことなく、直交変換係数の全て
の値を「０」にするという処理が可能である。その結
果、ＩＮＴＥＲ画像の量子化における処理時間の削減が
可能となる。
【０１０５】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、Ｎ画素×Ｎラインの画素ブロックに対して、直
交変換係数の最大値を１つ求めている。
【０１０６】このため、Ｎ／２×Ｎ／２の直交変換モー
ドにおいて、Ｎ／２画素×Ｎ／２ラインの４つのブロッ
ク毎に最大値を求める場合と比べて、量子化値との比較
回数を減らすことができる。その結果、量子化値との比
較処理の高速化を図ることができる。
【０１０７】請求項１３記載の直交変換装置では、Ｎ×
Ｎの直交変換モードのときに、Ｎ画素×Ｎラインの画素
ブロックの直交変換係数の交流成分の最大値を検出し、
Ｎ／２×Ｎ／２の直交変換モードのときに、Ｎ画素×Ｎ
ラインの画素ブロックを４分割したＮ／２画素×Ｎ／２
ラインの４つのブロック毎に、直交変換係数の交流成分
の最大値を検出する最大値検出手段、をさらに備え、Ｎ
×Ｎの直交変換モードのときに、直交変換演算手段にお
いて、Ｎ×Ｎの直交変換を実行しながら、最大値検出手
段は、順次入力される直交変換係数の交流成分を比較し
て、Ｎ画素×Ｎラインの画素ブロックの直交変換係数の
交流成分の最大値を検出し、Ｎ／２×Ｎ／２の直交変換
モードのときに、直交変換演算手段において、Ｎ／２×
Ｎ／２の直交変換を実行しながら、最大値検出手段は、
順次入力される直交変換係数を比較して、Ｎ／２画素×
Ｎ／２ラインのブロックの直交変換係数の交流成分の最
大値を検出する。
【０１０８】この構成により、Ｎ×Ｎの直交変換モード
において、直交変換を実行しながら、最大値を検出して
いるので、直交変換の後に、Ｎ画素×Ｎラインの画素ブ
ロックの全ての交流成分を比較して最大値を求める場合
と比べて、全体としての処理時間を短縮できる。
【０１０９】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ／２画素×Ｎ／２ラインの
ブロックの全ての交流成分を比較して最大値を求める場
合と比べて、全体としての処理時間を短縮できる。
【０１１０】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの交流成分
の最大値と、を比較して、交流成分の最大値が量子化値
よりも小さければ、その画素ブロックについては、量子
化の演算を行うことなく、Ｎ×Ｎの直交変換の交流成分
の全ての値を「０」にするという処理が可能である。そ
の結果、ＩＮＴＲＡ画像の量子化における処理時間の削
減が可能となる。
【０１１１】また、直交変換後、量子化前において、Ｎ
／２画素×Ｎ／２ラインの４つのブロック毎に、量子化
値と交流成分の最大値と、を比較して、交流成分の最大
値が量子化値よりも小さいブロックについては、量子化
の演算を行うことなく、Ｎ／２×Ｎ／２の直交変換の交
流成分の全ての値を「０」にするという処理が可能であ
る。その結果、ＩＮＴＲＡ画像の量子化における処理時
間の削減が可能となる。
【０１１２】請求項１４記載の直交変換装置では、Ｎ×
Ｎの直交変換モードのときに、Ｎ画素×Ｎラインの画素
ブロックの直交変換係数の交流成分の最大値を検出し、
Ｎ／２×Ｎ／２の直交変換モードのときに、Ｎ画素×Ｎ
ラインの画素ブロックの直交変換係数の交流成分の最大
値を検出する最大値検出手段、をさらに備え、Ｎ×Ｎの
直交変換モードのときに、直交変換演算手段において、
Ｎ×Ｎの直交変換を実行しながら、最大値検出手段は、
順次入力される直交変換係数の交流成分を比較して、Ｎ
画素×Ｎラインの画素ブロックの交流成分の最大値を検
出し、Ｎ／２×Ｎ／２の直交変換モードのときに、直交
変換演算手段において、Ｎ／２×Ｎ／２の直交変換を実
行しながら、最大値検出手段は、順次入力される直交変
換係数の交流成分を比較して、Ｎ画素×Ｎラインの画素
ブロックの交流成分の最大値を検出する。
【０１１３】この構成により、Ｎ×Ｎの直交変換モード
において、直交変換を実行しながら、最大値を検出して
いるので、直交変換の後に、Ｎ画素×Ｎラインの画素ブ
ロックの全ての交流成分を比較して最大値を求める場合
と比べて、全体としての処理時間を短縮できる。
【０１１４】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ画素×Ｎラインの画素ブロ
ックの全ての交流成分を比較して最大値を求める場合と
比べて、全体としての処理時間を短縮できる。
【０１１５】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの交流成分
の最大値と、を比較して、交流成分の最大値が量子化値
よりも小さければ、その画素ブロックについては、量子
化の演算を行うことなく、交流成分の全ての値を「０」
にするという処理が可能である。その結果、ＩＮＴＲＡ
画像の量子化における処理時間の削減が可能となる。
【０１１６】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、Ｎ画素×Ｎラインの画素ブロックに対して、交
流成分の最大値を１つ求めている。
【０１１７】このため、Ｎ／２×Ｎ／２の直交変換モー
ドにおいて、Ｎ／２画素×Ｎ／２ラインの４つのブロッ
ク毎に最大値を求める場合と比べて、量子化値との比較
回数を減らすことができる。その結果、ＩＮＴＲＡ画像
において、量子化値との比較処理の高速化を図ることが
できる。
【０１１８】請求項１５記載の直交変換装置では、Ｎ／
２×Ｎ／２の直交変換モードのときに、直交変換演算手
段において、Ｎ／２×Ｎ／２の直交変換を実行しなが
ら、Ｎ画素×Ｎラインの画素ブロックを４分割したＮ／
２画素×Ｎ／２ラインの４つのブロックに対する４個の
直流成分を取得し、取得した４個の直流成分に対して、
所定の演算を実行する直流成分演算手段、をさらに備
え、直流成分演算手段は、所定の演算の実行が開始でき
る数の直流成分を取得したときに、所定の演算の実行を
開始する。
【０１１９】この構成により、Ｎ／２画素×Ｎ／２ライ
ンの４つのブロックに対する全ての（Ｎ×Ｎ個の）直交
変換係数が生成される前に、所定の演算の実行が開始さ
れる。
【０１２０】つまり、Ｎ／２×Ｎ／２の直交変換を実行
しながら、直流成分に対する所定の演算が実行されるこ
とになる。
【０１２１】その結果、Ｎ／２画素×Ｎ／２ラインの４
つのブロックに対する全ての（Ｎ×Ｎ個の）直交変換係
数が生成された後に、４個の直流成分を探して所定の演
算を実行する場合と比べて、全体としての処理時間を短
縮でき、高速な処理が可能となる。
【０１２２】請求項１６記載の直交変換装置では、Ｎ／
２×Ｎ／２の直交変換モードのときに、Ｎ／２画素×Ｎ
／２ラインの４つのブロックに対して生成されたＮ×Ｎ
個の直交変換係数から、４個の直流成分を取り除いた交
流成分が、外部に出力される。
【０１２３】この構成により、次世代の符号化方式にお
ける色差成分の符号化に適したものとなり、有効であ
る。
【０１２４】請求項１７記載の符号化方法では、「Ｎ」
を２のべき乗としたときに、Ｎ画素×Ｎラインの画素ブ
ロックのデータに対して、符号化を施す符号化方法であ
って、Ｎ×Ｎの直交変換モードのときに、Ｎ個の画素の
データを受けて、直交変換演算を実行する演算ブロック
へ、Ｎ個の画素のデータを入力し、Ｎ／２×Ｎ／２の直
交変換モードのときに、Ｎ個の画素のデータを受けて、
Ｎ／２個の画素のデータを、演算ブロックのうちの対応
するブロックへ入力し、かつ、他のＮ／２個の画素のデ
ータを、演算ブロックのうちの対応するブロックへ入力
する入力ステップと、Ｎ×Ｎの直交変換モードのとき
に、演算ブロックにおいて、入力されたＮ個の画素のデ
ータと、与えられたＮ×Ｎの直交変換の係数データと、
を用いてＮ×Ｎの直交変換を実行して、Ｎ個の直交変換
係数を生成し、Ｎ／２×Ｎ／２の直交変換モードのとき
に、演算ブロックのうちの対応するブロックにおいて、
入力されたＮ／２個の画素のデータと、与えられたＮ／
２×Ｎ／２の直交変換の係数データと、を用いてＮ／２
×Ｎ／２の直交変換を実行して、Ｎ／２個の直交変換係
数を生成し、かつ、演算ブロックのうちの対応するブロ
ックにおいて、入力された他のＮ／２個の画素のデータ
と、与えられたＮ／２×Ｎ／２の直交変換の係数データ
と、を用いてＮ／２×Ｎ／２の直交変換を実行して、Ｎ
／２個の直交変換係数を生成する生成ステップと、生成
された直交変換係数に対して量子化処理を施し、量子化
データを生成するステップと、量子化データに対して可
変長符号化を施し、符号化データを生成するステップ
と、を含む。
【０１２５】この構成により、入力ステップでは、Ｎ×
Ｎの直交変換モードのときと、Ｎ／２×Ｎ／２の直交変
換モードのときと、で同じ数のＮ個の画素のデータを受
け、同一の演算ブロックに対して、各モードに適合した
入力が実行される。
【０１２６】これにより、Ｎ／２×Ｎ／２の直交変換
を、Ｎ画素×Ｎラインの画素ブロック単位で実行でき
る。
【０１２７】このため、Ｎ画素×Ｎラインの画素ブロッ
クのデータに対して、Ｎ×Ｎの直交変換を施す場合と、
Ｎ画素×Ｎラインの画素ブロックを４分割したＮ／２画
素×Ｎ／２ラインの４つのブロックのデータに対して、
Ｎ／２×Ｎ／２の直交変換を施す場合とで、本符号化方
法を採用する符号化装置のうち、直交変換のためのユニ
ットの起動回数は同一であり、１回である。
【０１２８】その結果、Ｎ／２×Ｎ／２の直交変換を実
行する際の処理の高速化を図ることができる。ひいて
は、本符号化方法を採用する符号化装置の処理が高速化
される。
【０１２９】しかも、生成ステップでは、Ｎ×Ｎの直交
変換モードとＮ／２×Ｎ／２の直交変換モードとで、同
一の演算ブロックを使用し、各モードに適合した係数デ
ータが与えられる。
【０１３０】このように、本符号化方法を採用すること
で、Ｎ×Ｎの直交変換とＮ／２×Ｎ／２の直交変換と
で、本符号化方法を採用する符号化装置のうち、直交変
換のためのユニットを共用できる。
【０１３１】その結果、本符号化方法を採用すること
で、直交変換のためのユニットの規模の増大を抑制でき
る。ひいては、本符号化方法を採用する符号化装置の規
模の増大が抑制される。
【０１３２】また、入力ステップでは、Ｎ×Ｎの直交変
換モードとＮ／２×Ｎ／２の直交変換モードとで、Ｎ画
素のデータを同一順序で受け付けることができる。その
結果、アドレス制御が容易となる。
【０１３３】請求項１８記載の符号化装置では、「Ｎ」
を２のべき乗としたときに、Ｎ画素×Ｎラインの画素ブ
ロックのデータに対して、直交変換を施し、直交変換係
数データを生成する直交変換手段と、生成された直交変
換係数データに対して量子化処理を施し、量子化データ
を生成する量子化手段と、量子化データに対して可変長
符号化を施し、符号化データを生成する可変長符号化手
段と、を備え、直交変換手段は、Ｎ×Ｎの直交変換モー
ドのときに、Ｎ個の画素のデータを受けて、Ｎ個の画素
のデータを入力し、Ｎ／２×Ｎ／２の直交変換モードの
ときに、Ｎ個の画素のデータを受けて、Ｎ／２個の画素
のデータと、他のＮ／２個の画素のデータと、を入力す
る入力手段と、Ｎ×Ｎの直交変換モードのときに、入力
されたＮ個の画素のデータと、与えられたＮ×Ｎの直交
変換の係数データと、に対して演算を施して、Ｎ個の直
交変換係数データを生成し、Ｎ／２×Ｎ／２の直交変換
モードのときに、入力されたＮ／２個の画素のデータ
と、与えられたＮ／２×Ｎ／２の直交変換の係数データ
と、に対して演算を施して、Ｎ／２個の直交変換係数デ
ータを生成し、かつ、入力された他のＮ／２個の画素の
データと、与えられたＮ／２×Ｎ／２の直交変換の係数
データと、に対して演算を施して、Ｎ／２個の直交変換
係数データを生成する直交変換演算手段と、を含む。
【０１３４】この構成により、入力手段は、Ｎ×Ｎの直
交変換モードと、Ｎ／２×Ｎ／２の直交変換モードと、
で同じ数のＮ個の画素のデータを受け、同一の直交変換
演算手段に対して、各モードに適合した入力を実行す
る。
【０１３５】これにより、Ｎ／２×Ｎ／２の直交変換
を、Ｎ画素×Ｎラインの画素ブロック単位で実行でき
る。
【０１３６】このため、Ｎ画素×Ｎラインの画素ブロッ
クのデータに対して、Ｎ×Ｎの直交変換を施す場合と、
Ｎ画素×Ｎラインの画素ブロックを４分割したＮ／２画
素×Ｎ／２ラインの４つのブロックのデータに対して、
Ｎ／２×Ｎ／２の直交変換を施す場合とで、直交変換手
段の起動回数は同一であり、１回である。
【０１３７】その結果、Ｎ／２×Ｎ／２の直交変換を実
行する際の処理の高速化を図ることができる。ひいて
は、本符号化装置の処理が高速化される。
【０１３８】しかも、Ｎ×Ｎの直交変換モードとＮ／２
×Ｎ／２の直交変換モードとで、同一の直交変換演算手
段を使用し、各モードに適合した係数データを与えてい
る。
【０１３９】このように、同一の直交変換演算手段を、
Ｎ×Ｎの直交変換と、Ｎ／２×Ｎ／２の直交変換と、で
共用している。
【０１４０】その結果、直交変換手段の規模の増大を抑
制できる。ひいては、本符号化装置の規模の増大が抑制
される。
【０１４１】また、Ｎ×Ｎの直交変換モードとＮ／２×
Ｎ／２の直交変換モードとで、入力手段は、Ｎ画素のデ
ータを同一順序で受け付けることができる。
【０１４２】その結果、Ｎ×Ｎの直交変換モードとＮ／
２×Ｎ／２の直交変換モードとで、入力手段へのデータ
の入力順序を変える必要がなく、アドレス制御が容易と
なる。
【０１４３】請求項１９記載の逆直交変換方法では、
「Ｎ」を２のべき乗としたときに、Ｎ画素×Ｎラインの
ブロックに対する直交変換係数データに対して、Ｎ×Ｎ
の逆直交変換、又は、Ｎ／２×Ｎ／２の逆直交変換、を
行う逆直交変換方法であって、Ｎ×Ｎの逆直交変換モー
ドのときに、Ｎ個の画素に対応する直交変換係数データ
を受けて、逆直交変換演算を実行する演算ブロックへ、
Ｎ個の画素に対応する直交変換係数データを入力し、Ｎ
／２×Ｎ／２の逆直交変換モードのときに、Ｎ個の画素
に対応する直交変換係数データを受けて、Ｎ／２個の画
素に対応する直交変換係数データを、演算ブロックのう
ちの対応するブロックへ入力し、かつ、他のＮ／２個の
画素に対応する直交変換係数データを、演算ブロックの
うちの対応するブロックへ入力する入力ステップと、Ｎ
×Ｎの逆直交変換モードのときに、演算ブロックにおい
て、Ｎ個の画素に対応する入力された直交変換係数デー
タと、与えられたＮ×Ｎの逆直交変換の係数データと、
を用いてＮ×Ｎの逆直交変換を実行して、Ｎ個の画素の
データを生成し、Ｎ／２×Ｎ／２の逆直交変換モードの
ときに、演算ブロックのうちの対応するブロックにおい
て、Ｎ／２個の画素に対応する入力された直交変換デー
タと、与えられたＮ／２×Ｎ／２の逆直交変換の係数デ
ータと、を用いてＮ／２×Ｎ／２の逆直交変換を実行し
て、Ｎ／２個の画素のデータを生成し、かつ、演算ブロ
ックのうちの対応するブロックにおいて、他のＮ／２個
の画素に対応する入力された直交変換データと、与えら
れたＮ／２×Ｎ／２の逆直交変換の係数データと、を用
いてＮ／２×Ｎ／２の逆直交変換を実行して、Ｎ／２個
の画素のデータを生成する生成ステップと、を含む。
【０１４４】この構成により、Ｎ×Ｎの逆直交変換モー
ドのときと、Ｎ／２×Ｎ／２の逆直交変換モードのとき
と、で同じ数のＮ個の画素に対応する直交変換係数デー
タを受け、同一の演算ブロックに対して、各モードに適
合した入力が実行される。
【０１４５】これにより、Ｎ／２×Ｎ／２の逆直交変換
を、Ｎ画素×Ｎラインのブロック単位で実行できる。
【０１４６】このため、Ｎ画素×Ｎラインのブロックに
対する直交変換係数データに対して、Ｎ×Ｎの逆直交変
換を施す場合と、Ｎ画素×Ｎラインのブロックを４分割
したＮ／２画素×Ｎ／２ラインの４つのブロックに対す
る直交変換係数データに対して、Ｎ／２×Ｎ／２の逆直
交変換を施す場合と、で本逆直交変換方法を採用する逆
直交変換装置の起動回数は同一であり、１回である。
【０１４７】その結果、Ｎ／２×Ｎ／２の逆直交変換を
実行する際の処理の高速化を図ることができる。
【０１４８】しかも、Ｎ×Ｎの逆直交変換モードとＮ／
２×Ｎ／２の逆直交変換モードとで、同一の演算ブロッ
クを使用し、各モードに適合した係数データを与えてい
る。
【０１４９】このように、本逆直交変換方法を採用する
ことで、同一の逆直交変換装置を、Ｎ×Ｎの逆直交変換
と、Ｎ／２×Ｎ／２の逆直交変換と、で共用できる。
【０１５０】その結果、本逆直交変換方法を採用するこ
とで、逆直交変換装置の規模の増大を抑制できる。
【０１５１】また、入力ステップでは、Ｎ×Ｎの逆直交
変換モードとＮ／２×Ｎ／２の逆直交変換モードとで、
Ｎ個の画素に対応する直交変換係数データを同一順序で
受け付けることができる。その結果、アドレス制御が容
易となる。
【０１５２】請求項２０記載の逆直交変換方法では、生
成ステップでは、Ｎ×Ｎの逆直交変換モードのときに、
演算ブロックにおいて、Ｎ並列で積和演算を実行し、生
成ステップでは、Ｎ／２×Ｎ／２の逆直交変換モードの
ときに、演算ブロックにおいて、Ｎ／２個の画素に対応
する直交変換係数データに対するＮ／２×Ｎ／２の逆直
交変換と、他のＮ／２個の画素に対応する直交変換係数
データに対するＮ／２×Ｎ／２の逆直交変換と、を２並
列で実行しＮ／２個の画素に対応する直交変換係数デー
タに対するＮ／２×Ｎ／２の逆直交変換では、演算ブロ
ックの対応するブロックにおいて、Ｎ／２並列で積和演
算を実行し、かつ、他のＮ／２個の画素に対応する直交
変換係数データに対するＮ／２×Ｎ／２の逆直交変換で
は、演算ブロックの対応するブロックにおいて、Ｎ／２
並列で積和演算を実行する。
【０１５３】この構成により、Ｎ×Ｎの逆直交変換モー
ドのときには、Ｎ×Ｎの逆直交変換に対応するＮ個の画
素のデータを並列に生成できる。
【０１５４】一方、Ｎ／２×Ｎ／２の逆直交変換モード
のときには、Ｎ／２×Ｎ／２の逆直交変換に対応するＮ
／２個の画素のデータを２組、並列に生成することがで
きる。
【０１５５】以上の結果、逆直交変換を行う際の処理の
高速化をより図ることができる。
【０１５６】請求項２１記載の逆直交変換方法では、Ｎ
／２×Ｎ／２の逆直交変換モードのときに、Ｎ画素×Ｎ
ラインのブロックを４分割したＮ／２画素×Ｎ／２ライ
ンの４つのブロックに対する４個の直流成分の元になる
データを取得し、取得したデータに対して、所定の演算
を実行し、４個の直流成分を得る直流成分演算ステッ
プ、をさらに含み、Ｎ／２×Ｎ／２の逆直交変換モード
のときに、入力ステップで受けるデータは直流成分を含
まず、入力ステップでは、直流成分を入力すべきとき
は、直流成分演算ステップで得られた直流成分を、演算
ブロックに入力し、入力ステップにおいて、演算ブロッ
クへ入力するためのデータの受付が完了する前に、直流
成分演算ステップでは、所定の演算の実行を開始する。
【０１５７】この構成により、入力ステップにおいて、
演算ブロックへ入力するためのデータの受付が完了する
前に、所定の演算の実行が開始されるため、入力ステッ
プでデータの受付が完了した後に所定の演算を行い、４
個の直流成分を全て得た後に、直流成分の位置に、直流
成分を書き込みあるいは挿入し、それから、Ｎ／２×Ｎ
／２の逆直交変換演算を開始する場合に比べて、全体と
して処理時間を短縮でき、高速な処理が可能である。
【０１５８】また、Ｎ／２×Ｎ／２の逆直交変換モード
のときに、入力ステップで受ける直交変換係数データ
が、直流成分を含まず交流成分のみであるため、次世代
の符号化方式における色差成分の復号化に適しており、
有効である。
【０１５９】請求項２２記載の逆直交変換装置では、
「Ｎ」を２のべき乗としたときに、Ｎ画素×Ｎラインの
ブロックに対する直交変換係数データに対して、Ｎ×Ｎ
の逆直交変換、又は、Ｎ／２×Ｎ／２の逆直交変換、を
行う逆直交変換装置であって、Ｎ×Ｎの逆直交変換モー
ドのときに、Ｎ個の画素に対応する直交変換係数データ
を受けて、Ｎ個の画素に対応する直交変換係数データを
入力し、Ｎ／２×Ｎ／２の逆直交変換モードのときに、
Ｎ個の画素に対応する直交変換係数データを受けて、Ｎ
／２個の画素に対応する直交変換係数データと、他のＮ
／２個の画素に対応する直交変換係数データと、を入力
する入力手段と、Ｎ×Ｎの逆直交変換モードのときに、
Ｎ個の画素に対応する入力された直交変換係数データ
と、与えられたＮ×Ｎの逆直交変換の係数データと、に
対して演算を施して、Ｎ個の画素のデータを生成し、Ｎ
／２×Ｎ／２の逆直交変換モードのときに、Ｎ／２個の
画素に対応する入力された直交変換係数データと、与え
られたＮ／２×Ｎ／２の逆直交変換の係数データと、に
対して演算を施して、Ｎ／２個の画素のデータを生成
し、かつ、他のＮ／２個の画素に対応する入力された直
交変換係数データと、与えられたＮ／２×Ｎ／２の逆直
交変換の係数データと、に対して演算を施して、Ｎ／２
個の画素のデータを生成する逆直交変換演算手段と、を
備える。
【０１６０】この構成により、Ｎ×Ｎの逆直交変換モー
ドと、Ｎ／２×Ｎ／２の逆直交変換モードと、で同じ数
のＮ個の画素に対応する直交変換係数データを受け、同
一の逆直交変換演算手段に対して、各モードに適合した
入力が実行される。
【０１６１】これにより、Ｎ／２×Ｎ／２の逆直交変換
を、Ｎ画素×Ｎラインのブロック単位で実行できる。
【０１６２】このため、Ｎ画素×Ｎラインのブロックに
対する直交変換係数データに対して、Ｎ×Ｎの逆直交変
換を施す場合と、Ｎ画素×Ｎラインのブロックを４分割
したＮ／２画素×Ｎ／２ラインの４つのブロックに対す
る直交変換係数データに対して、Ｎ／２×Ｎ／２の逆直
交変換を施す場合と、で逆直交変換装置の起動回数は同
一であり、１回である。
【０１６３】その結果、Ｎ／２×Ｎ／２の逆直交変換を
実行する際の処理の高速化を図ることができる。
【０１６４】しかも、Ｎ×Ｎの逆直交変換モードとＮ／
２×Ｎ／２の逆直交変換モードとで、同一の逆直交変換
演算手段を使用し、各モードに適合した係数データを与
えている。
【０１６５】このように、同一の逆直交変換演算手段
を、Ｎ×Ｎの逆直交変換と、Ｎ／２×Ｎ／２の逆直交変
換と、で共用している。その結果、逆直交変換装置の規
模の増大を抑制できる。
【０１６６】また、Ｎ×Ｎの逆直交変換モードとＮ／２
×Ｎ／２の逆直交変換モードとで、入力手段は、Ｎ個の
画素に対応する直交変換係数データを同一順序で受け付
けることができる。
【０１６７】その結果、Ｎ×Ｎの逆直交変換モードとＮ
／２×Ｎ／２の逆直交変換モードとで、入力手段へのデ
ータの入力順序を変える必要がなく、アドレス制御が容
易となる。
【０１６８】請求項２３記載の逆直交変換装置では、逆
直交変換演算手段は、Ｎ×Ｎの逆直交変換の係数データ
を格納する第１の係数記憶手段と、Ｎ／２×Ｎ／２の逆
直交変換の係数データを格納する第２の係数記憶手段
と、Ｎ×Ｎの逆直交変換モードのときに、各々が、第１
の係数記憶手段から取得したＮ×Ｎの逆直交変換の係数
データを使用して積和演算を実行し、１個の画素のデー
タを生成するＮ個の積和演算手段と、を含み、入力手段
は、Ｎ／２×Ｎ／２の逆直交変換モードのときに、Ｎ個
の画素に対応する直交変換係数データを受けて、Ｎ／２
個の画素に対応する直交変換係数データを、Ｎ／２個の
積和演算手段の各々に入力し、かつ、他のＮ／２個の画
素に対応する直交変換係数データを、他のＮ／２個の積
和演算手段の各々に入力し、Ｎ／２個の積和演算手段の
各々は、Ｎ／２×Ｎ／２の逆直交変換モードのときに、
Ｎ／２個の画素に対応する入力された直交変換係数デー
タと、第２の係数記憶手段から取得したＮ／２×Ｎ／２
の逆直交変換の係数データと、を使用して積和演算を実
行し、１個の画素のデータを生成し、かつ、他のＮ／２
個の積和演算手段の各々は、Ｎ／２×Ｎ／２の逆直交変
換モードのときに、第２の係数記憶手段から取得したＮ
／２×Ｎ／２の逆直交変換の係数データと、他のＮ／２
個の画素に対応する入力された直交変換係数データと、
を使用して積和演算を実行し、１個の画素のデータを生
成する。
【０１６９】この構成により、Ｎ個の積和演算手段が設
けられているため、Ｎ×Ｎの逆直交変換モードのときに
は、並列に、Ｎ×Ｎの逆直交変換に対応するＮ個の画素
のデータを生成できる。
【０１７０】一方、Ｎ個の積和演算手段を、Ｎ／２×Ｎ
／２の逆直交変換モードのときも使用するので、２並列
でＮ／２×Ｎ／２の逆直交変換を実行でき、しかも、２
並列で実行するＮ／２×Ｎ／２の逆直交変換の各々にお
いても、Ｎ／２並列で積和演算を実行できて、Ｎ／２×
Ｎ／２の逆直交変換に対応するＮ／２個の画素のデータ
を２組、並列に生成することができる。
【０１７１】以上の結果、逆直交変換を行う際の処理の
高速化をより図ることができる。
【０１７２】請求項２４記載の逆直交変換装置では、Ｎ
／２×Ｎ／２の逆直交変換モードのときに、Ｎ画素×Ｎ
ラインのブロックを４分割したＮ／２画素×Ｎ／２ライ
ンの４つのブロックに対する４個の直流成分の元になる
データを取得し、取得したデータに対して、所定の演算
を実行し、４個の直流成分を得る直流成分演算手段、を
さらに備え、Ｎ／２×Ｎ／２の逆直交変換モードのとき
に、入力手段が受けるデータは直流成分を含まず、入力
手段は、直流成分を入力すべきときは、直流成分演算手
段が得た直流成分を、逆直交変換演算手段に入力し、入
力手段が、演算ブロックに入力するためのデータの受付
を完了する前に、直流成分演算手段は、所定の演算の実
行を開始する。
【０１７３】この構成により、入力手段が演算ブロック
に入力するためのデータの受付を完了する前に、所定の
演算の実行が開始されるため、入力手段がデータの受け
付けを完了した後に、所定の演算を行い、４個の直流成
分を全て得た後に、直流成分の位置に、直流成分を書き
込みあるいは挿入し、それから、Ｎ／２×Ｎ／２の逆直
交変換演算を開始する場合に比べて、全体として処理時
間を短縮でき、高速な処理が可能である。
【０１７４】また、Ｎ／２×Ｎ／２の逆直交変換モード
のときに、入力手段が受ける直交変換係数データが、直
流成分を含まず交流成分のみであるため、次世代の符号
化方式における色差成分の復号化に適しており、有効で
ある。
【０１７５】請求項２５記載の復号化方法では、「Ｎ」
を２のべき乗としたときに、Ｎ画素×Ｎラインのブロッ
クのデータに対して、復号化を実行する復号化方法であ
って、符号化されたデータに対して、可変長復号化を施
し、量子化データを生成するステップと、生成された量
子化データに対して、逆量子化処理を施し、直交変換係
数データを生成するステップと、Ｎ×Ｎの逆直交変換モ
ードのときに、Ｎ個の画素に対応する直交変換係数デー
タを受けて、逆直交変換演算を実行する演算ブロック
へ、Ｎ個の画素に対応する直交変換係数データを入力
し、Ｎ／２×Ｎ／２の逆直交変換モードのときに、Ｎ個
の画素に対応する直交変換係数データを受けて、Ｎ／２
個の画素に対応する直交変換係数データを、演算ブロッ
クのうちの対応するブロックへ入力し、かつ、他のＮ／
２個の画素に対応する直交変換係数データを、演算ブロ
ックのうちの対応するブロックへ入力する入力ステップ
と、Ｎ×Ｎの逆直交変換モードのときに、演算ブロック
において、Ｎ個の画素に対応する入力された直交変換係
数データと、与えられたＮ×Ｎの逆直交変換の係数デー
タと、を用いてＮ×Ｎの逆直交変換を実行して、Ｎ個の
画素のデータを生成し、Ｎ／２×Ｎ／２の逆直交変換モ
ードのときに、演算ブロックのうちの対応するブロック
において、Ｎ／２個の画素に対応する入力された直交変
換係数データと、与えられたＮ／２×Ｎ／２の逆直交変
換の係数データと、を用いてＮ／２×Ｎ／２の逆直交変
換を実行して、Ｎ／２個の画素のデータを生成し、か
つ、演算ブロックのうちの対応するブロックにおいて、
他のＮ／２個の画素に対応する入力された直交変換係数
データと、与えられたＮ／２×Ｎ／２の逆直交変換の係
数データと、を用いてＮ／２×Ｎ／２の逆直交変換を実
行して、Ｎ／２個の画素のデータを生成する生成ステッ
プと、を含む。
【０１７６】この構成により、Ｎ×Ｎの逆直交変換モー
ドのときと、Ｎ／２×Ｎ／２の逆直交変換モードのとき
と、で同じ数のＮ個の画素に対応する直交変換係数デー
タを受け、同一の演算ブロックに対して、各モードに適
合した入力が実行される。
【０１７７】これにより、Ｎ／２×Ｎ／２の逆直交変換
を、Ｎ画素×Ｎラインのブロック単位で実行できる。
【０１７８】このため、Ｎ画素×Ｎラインのブロックに
対する直交変換係数データに対して、Ｎ×Ｎの逆直交変
換を施す場合と、Ｎ画素×Ｎラインのブロックを４分割
したＮ／２画素×Ｎ／２ラインの４つのブロックに対す
る直交変換係数データに対して、Ｎ／２×Ｎ／２の逆直
交変換を施す場合とで、本復号化方法を採用する復号化
装置のうち、逆直交変換のためのユニットの起動回数は
同一であり、１回である。
【０１７９】その結果、Ｎ／２×Ｎ／２の逆直交変換を
実行する際の処理の高速化を図ることができる。ひいて
は、本復号化方法を採用する復号化装置の処理の高速化
が図れる。
【０１８０】しかも、Ｎ×Ｎの逆直交変換モードとＮ／
２×Ｎ／２の逆直交変換モードとで、同一の演算ブロッ
クを使用し、各モードに適合した係数データを与えてい
る。
【０１８１】このように、本復号化方法を採用すること
で、Ｎ×Ｎの逆直交変換とＮ／２×Ｎ／２の逆直交変換
とで、本復号化方法を採用する復号化装置のうち、逆直
交変換のためのユニットを共用できる。
【０１８２】その結果、本復号化方法を採用すること
で、逆直交変換のためのユニットの規模の増大を抑制で
きる。ひいては、本復号化方法を採用する復号化装置の
規模の増大が抑制される。
【０１８３】また、入力ステップでは、Ｎ×Ｎの逆直交
変換モードとＮ／２×Ｎ／２の逆直交変換モードとで、
Ｎ個の画素に対応する直交変換係数データを同一順序で
受け付けることができる。その結果、アドレス制御が容
易となる。
【０１８４】請求項２６記載の復号化装置では、「Ｎ」
を２のべき乗としたときに、Ｎ画素×Ｎラインのブロッ
クに対するデータに対して、復号化を実行する復号化装
置であって、符号化されたデータに対して、可変長復号
化を施し、量子化データを生成する可変長復号化手段
と、生成された量子化データに対して、逆量子化処理を
施し、直交変換係数データを生成する逆量子化手段と、
生成した直交変換係数データに対して、逆直交変換を施
し、画素のデータを生成する逆直交変換手段と、を備
え、逆直交変換手段は、Ｎ×Ｎの逆直交変換モードのと
きに、Ｎ個の画素に対応する直交変換係数データを受け
て、Ｎ個の画素に対応する直交変換係数データを入力
し、Ｎ／２×Ｎ／２の逆直交変換モードのときに、Ｎ個
の画素に対応する直交変換係数データを受けて、Ｎ／２
個の画素に対応する直交変換係数データと、他のＮ／２
個の画素に対応する直交変換係数データと、を入力する
入力手段と、Ｎ×Ｎの逆直交変換モードのときに、Ｎ個
の画素に対応する入力された直交変換係数データと、与
えられたＮ×Ｎの逆直交変換の係数データと、に対して
演算を施して、Ｎ個の画素のデータを生成し、Ｎ／２×
Ｎ／２の逆直交変換モードのときに、Ｎ／２個の画素に
対応する入力された直交変換係数データと、与えられた
Ｎ／２×Ｎ／２の逆直交変換の係数データと、に対して
演算を施して、Ｎ／２個の画素のデータを生成し、か
つ、他のＮ／２個の画素に対応する入力された直交変換
係数データと、与えられたＮ／２×Ｎ／２の逆直交変換
の係数データと、に対して演算を施して、Ｎ／２個の画
素のデータを生成する逆直交変換演算手段と、を含む。
【０１８５】この構成により、Ｎ×Ｎの逆直交変換モー
ドと、Ｎ／２×Ｎ／２の逆直交変換モードと、で同じ数
のＮ個の画素に対応する直交変換係数データを受け、同
一の逆直交変換演算手段に対して、各モードに適合した
入力が実行される。
【０１８６】これにより、Ｎ／２×Ｎ／２の逆直交変換
を、Ｎ画素×Ｎラインのブロック単位で実行できる。
【０１８７】このため、Ｎ画素×Ｎラインのブロックに
対する直交変換係数データに対して、Ｎ×Ｎの逆直交変
換を施す場合と、Ｎ画素×Ｎラインのブロックを４分割
したＮ／２画素×Ｎ／２ラインの４つのブロックに対す
る直交変換係数データに対して、Ｎ／２×Ｎ／２の逆直
交変換を施す場合とで、本復号化装置のうちの逆直交変
換手段の起動回数は同一であり、１回である。
【０１８８】その結果、Ｎ／２×Ｎ／２の逆直交変換を
実行する際の処理の高速化を図ることができる。ひいて
は、本復号化装置の処理の高速化を図ることができる。
【０１８９】しかも、Ｎ×Ｎの逆直交変換モードとＮ／
２×Ｎ／２の逆直交変換モードとで、同一の逆直交変換
演算手段を使用し、各モードに適合した係数データを与
えている。
【０１９０】このように、同一の逆直交変換演算手段
を、Ｎ×Ｎの逆直交変換と、Ｎ／２×Ｎ／２の逆直交変
換と、で共用している。その結果、本復号化装置のうち
の逆直交変換手段の規模の増大を抑制できる。ひいて
は、本復号化装置の規模の増大を抑制できる。
【０１９１】また、Ｎ×Ｎの逆直交変換モードとＮ／２
×Ｎ／２の逆直交変換モードとで、入力手段は、Ｎ個の
画素に対応する直交変換係数データを同一順序で受け付
けることができる。
【０１９２】その結果、Ｎ×Ｎの逆直交変換モードとＮ
／２×Ｎ／２の逆直交変換モードとで、入力手段へのデ
ータの入力順序を変える必要がなく、アドレス制御が容
易となる。
【０１９３】以下、図面を参照して本発明の実施の形態
を説明する。 （実施の形態１）
【０１９４】図１は、本発明の実施の形態１における符
号化装置のブロック図である。図１に示すように、この
符号化装置は、入力ポート１、減算回路２、直交変換回
路３、量子化回路４、可変長符号化回路５、逆量子化回
路６、逆直交変換回路７、加算回路８、動き補償回路
９、動きベクトル検出回路１０、及び、出力ポート１
１、を具備する。
【０１９５】動きベクトル検出回路１０は、入力ポート
１から入力された符号化対象画像と、参照画像（符号化
済み画像）と、を比較して動きベクトルを検出する。
【０１９６】動き補償回路９は、参照画像を動きベクト
ル分移動させて、予測画像を生成する。
【０１９７】減算回路２は、符号化対象画像と予測画像
との差分を取り、予測誤差画像を作成する。
【０１９８】直交変換回路３は、予測誤差画像に対し
て、直交変換を施して、直交変換係数データを生成す
る。
【０１９９】ただし、直交変換回路３に入力されるの
は、ＩＮＴＥＲ画像に限られず、ＩＮＴＲＡ画像も入力
され、直交変換が施される。
【０２００】ここで、ＩＮＴＥＲ画像とは、一般に、動
きベクトルを用いた画面間符号化による画像である。ま
た、ＩＮＴＲＡ画像とは、一般に、画面内符号化による
画像である。
【０２０１】量子化回路４は、直交変換回路３が作成し
た直交変換係数データに対して、量子化を施して、量子
化データを生成する。
【０２０２】可変長符号化回路５は、量子化データに対
して、可変長符号化を施して、符号化データを生成す
る。この符号化データは、出力ポート１１から出力され
るとともに、逆量子化回路６に入力される。
【０２０３】逆量子化回路６は、量子化データに対し
て、逆量子化を施して、直交変換係数データを生成す
る。
【０２０４】逆直交変換回路７は、逆量子化回路６が作
成した直交変換係数データに、逆直交変換を施して、差
分画像を生成する。
【０２０５】加算回路８は、この差分画像と、動き補償
回路９が作成した予測画像と、を加算し、参照画像を生
成する。
【０２０６】この参照画像は、動き補償回路９及び動き
ベクトル検出回路１０に入力される。
【０２０７】さて、次に、直交変換回路３について説明
する。本実施の形態では、直交変換の１例として、ＤＣ
Ｔ（離散コサイン変換）を挙げる。
【０２０８】図２は、本発明の実施の形態１における直
交変換回路３におけるモードの説明図である。
【０２０９】図２（ａ）は、８画素×８ラインの画素ブ
ロックの概念図、図２（ｂ）は、８×８の直交変換モー
ドの説明図、図２（ｃ）は、４×４の直交変換モードの
説明図、である。
【０２１０】図２（ａ）に示すように、８画素×８ライ
ンの画素ブロックは、８×８個の画素からなり、この画
素ブロックが、直交変換の対象として説明する。
【０２１１】図２（ｂ）に示すように、８×８の直交変
換モードでは、８画素×８ラインの画素ブロックに対し
て、８×８の直交変換を実行する。そうすると、１個の
ＤＣ成分と、６３個のＡＣ成分と、が生成される。
【０２１２】一方、図２（ｃ）に示すように、４×４の
直交変換モードでは、８画素×８ラインの画素ブロック
を４分割した４つのブロックに対して、４×４の直交変
換を実行する。そうすると、各ブロック毎に、１個のＤ
Ｃ成分と、１５個のＡＣ成分と、が生成される。
【０２１３】さて、まず、８×８の直交変換モードにつ
いて、図面及び数式を用いて説明する。図３は、８×８
の直交変換モードの説明図である。
【０２１４】８×８の直交変換モードでは、８画素×８
ラインの画素ブロックに対して、直交変換回路３は、次
式に示す８×８の直交変換を実行する。
【数１】 図３を参照しながら、（数１）について説明する。（数
１）において、「ｋ」は、コサイン係数の行と出力デー
タ（直交変換係数データ）の行、「ｍ」は、入力データ
（画素データ）の列と出力データ（直交変換係数デー
タ）の列、である。
【０２１５】また、（数１）において、「ｉ」は、コサ
イン係数の列と入力データ（画素データ）の行、「ｘ
（ｉ，ｍ）」は、入力データ（画素データ）、「ａｉ
ｋ」は、コサイン係数、「Ｘ（ｋ，ｍ）」は、出力デー
タ（直交変換係数データ）、である。
【０２１６】また、（数１）において、「Ｃ（ｋ，
ｍ）」は、係数である。ここで、ｋ＝０のとき、Ｃ＝１
／√２、ｋ＝１、…、７のとき、Ｃ＝１、である。な
お、図３において、「Ｃ」は、（数１）のＣ（ｋ，ｍ）
×ａｉｋ、を示している。
【０２１７】直交変換回路３は、８×８の直交変換モー
ドにおいて、８画素×８ラインの画素ブロックに対し
て、（数１）に従って、８×８の直交変換を実行する。
【０２１８】この場合、直交変換回路３は、次式に示す
ように、８画素の画素データに対して、８×８の直交変
換を実行する。
【数２】 つまり、（数２）は、（数１）において、ｍ＝０、とし
たものである。直交変換回路３は、この（数２）に従
い、８画素の画素データに対して、８×８の直交変換を
実行し、８個の直交変換係数を生成する。
【０２１９】そして、「ｍ」が、「０」から「７」まで
更新されて、８画素×８ラインの画素ブロックに対し
て、６４個の直交変換係数が生成される。
【０２２０】（数２）を行列式で表現すると次式のよう
になる。
【数３】 （数３）のＸ０〜Ｘ７は、それぞれ、（数２）のＸ
（０，０）〜Ｘ（７，０）に相当し、（数３）のｘ０〜
ｘ７は、それぞれ、（数２）のｘ（０，０）〜ｘ（７，
０）に相当し、（数３）の８行８列の行列は、（数２）
のＣ（ｋ，０）×ａｉｋ、に相当する。
【０２２１】さて、次に、４×４の直交変換モードにつ
いて、数式を用いて説明する。４×４の直交変換モード
では、８画素×８ラインの画素ブロックを４分割した４
画素×４ラインのブロックに対して、直交変換回路３
は、次式に示す４×４の直交変換を実行する。
【数４】 （数４）において、「ｋ」は、コサイン係数の行と出力
データ（直交変換係数データ）の行、「ｍ」は、入力デ
ータ（画素データ）の列と出力データ（直交変換係数デ
ータ）の列、である。
【０２２２】また、（数４）において、「ｉ」は、コサ
イン係数の列と入力データ（画素データ）の行、「ｘ
（ｉ，ｍ）」は、入力データ（画素データ）、「Ａｉ
ｋ」は、コサイン係数、「Ｘ（ｋ，ｍ）」は、出力デー
タ（直交変換係数データ）、である。
【０２２３】また、（数４）において、「Ｃ（ｋ，
ｍ）」は、係数である。ここで、ｋ＝０のとき、Ｃ＝１
／√２、ｋ＝１、…、７のとき、Ｃ＝１、である。
【０２２４】なお、（数４）の説明において、「行」や
「列」の概念は、図３と同様である。
【０２２５】直交変換回路３は、４×４の直交変換モー
ドにおいて、４画素×４ラインの４つのブロックに対し
て、（数４）に従って、４×４の直交変換を実行する。
【０２２６】この場合、直交変換回路３は、次式に示す
ように、４画素の画素データに対して、４×４の直交変
換を実行する。
【数５】 つまり、（数５）は、（数４）において、ｍ＝０、とし
たものである。直交変換回路３は、この（数５）に従
い、４画素の画素データに対して、４×４の直交変換を
実行し、４個の直交変換係数を生成する。
【０２２７】そして、「ｍ」が、「０」から「３」まで
更新されて、４画素×４ラインのブロックに対して、１
６個の直交変換係数が生成される。
【０２２８】（数５）を行列式で表現すると次式のよう
になる。
【数６】 （数６）のＸ０〜Ｘ３は、それぞれ、（数５）のＸ
（０，０）〜Ｘ（３，０）に相当し、（数６）のｘ０〜
ｘ３は、それぞれ、（数５）のｘ（０，０）〜ｘ（３，
０）に相当し、（数６）の４行４列の行列は、（数５）
のＣ（ｋ，０）×Ａｉｋ、に相当する。
【０２２９】さて、次に、直交変換回路３の具体的構成
を説明する。図４は、図１の直交変換回路３のブロック
図である。図４に示すように、この直交変換回路３
は、、モード設定ポート３０、入力ポート３１、制御回
路３２、入力回路３３、８個の積和演算回路３４ａ〜３
４ｈ、８個の出力保持バッファ３５ａ〜３５ｈ、出力選
択回路３６、及び、出力ポート３７、を備える。
【０２３０】また、制御回路３２は、変換モード保持回
路９１を含む。なお、８個の積和演算回路３４ａ〜３４
ｈは、直交変換演算回路１００を構成する。
【０２３１】図４の各回路の動作を簡単に説明する。制
御回路３２は、８×８の直交変換モード又は４×４の直
交変換モード、のいずれかを設定する。また、制御回路
３２は、制御信号Ｓにより、直交変換回路３を構成する
各回路を制御する。
【０２３２】入力回路３３は、入力ポート３１から入力
された８画素の画素のデータを一時保持する。入力回路
３３は、例えば、入力バッファである。
【０２３３】積和演算回路３４ａ〜３４ｈの各々は、入
力回路３３が入力した８画素の画素データに対して、積
和演算を実行し、１個の直交変換係数を生成する。
【０２３４】積和演算回路３４ａ〜３４ｈに対応して設
けられる出力保持バッファ３５ａ〜３５ｈの各々は、対
応する積和演算回路が出力した直交変換係数データを、
保持する。
【０２３５】出力選択回路３６は、出力保持バッファ３
５ａ〜３５ｈが出力する直交変換係数データから選択し
たデータを、出力ポート３７へ出力する。
【０２３６】さて、次に、直交変換回路３における処理
の詳細を説明する。まず、直交変換回路３が、８×８の
直交変換モードにおいて、８画素×８ラインの画素ブロ
ックに対して、８×８の直交変換を実行する場合を説明
する。
【０２３７】図５は、画素データの入力順序の例示図で
ある。図５（ａ）は、画素データの入力順序の第１の例
示図、図５（ｂ）は、画素データの入力順序の第２の例
示図、図５（ｃ）は、画素データの入力順序の第３の例
示図、図５（ｄ）は、画素データの入力順序の第４の例
示図、図５（ｅ）は、画素データの入力順序の第５の例
示図、図５（ｆ）は、画素データの入力順序の第６の例
示図、である。
【０２３８】図５（ａ）〜（ｆ）の各々において、８画
素×８ラインの画素ブロックを示し、矢印に従って、画
素データを１画素分づつ入力ポート３１へ入力できる。
【０２３９】以下の説明では、図５（ｄ）の入力順序で
画素データが入力される例を挙げる。そして、まず、
（数３）に従い、８画素の画素データに対して、直交変
換を実行する場合を説明する。
【０２４０】さて、モード設定ポート３０に、８×８の
直交変換モードに設定するモード指示信号が入力され
る。
【０２４１】そうすると、制御回路３２の変換モード保
持回路９１は、直交変換回路３を８×８の直交変換モー
ドに設定する。
【０２４２】まず、画素データを、１画素分づつ入力ポ
ート３１へ入力する。そして、入力回路３３は、８画素
の画素のデータｘ０〜ｘ７が揃うまで一時保持する。
【０２４３】この場合、入力ポート３１には、画素デー
タｘ０から順番に、ｘ１、…、ｘ７、と入力されるとす
る。
【０２４４】入力回路３３は、８画素の画素のデータｘ
０〜ｘ７が揃うと、この８画素の画素データｘ０〜ｘ７
を、積和演算回路３４ａ〜３４ｈの各々に入力する。
【０２４５】積和演算回路３４ａは、順次入力される８
画素の画素データｘ０〜ｘ７と、８×８の直交変換の８
個の係数データ（１／２）Ａ〜（１／２）Ａと、を用い
て、積和累算を実行し、各加算結果データを、出力保持
バッファ３５ａに出力する。この点は、（数３）から容
易に理解できる。
【０２４６】なお、最後の加算結果データが、直交変換
係数データＸ０である。この点は、後で詳しく説明す
る。
【０２４７】出力保持バッファ３５ａは、最後の加算結
果データ、即ち、直交変換係数データＸ０を保持し、出
力選択回路３６へ出力する。この点も、後で詳しく説明
する。
【０２４８】なお、積和演算回路３４ｂ〜３４ｈも、積
和演算回路３４ａと同様の動作をし、出力保持バッファ
３５ｂ〜３５ｈも、出力保持バッファ３５ａと同様の動
作をする。
【０２４９】以上のようにして、積和演算回路３４ａ〜
３４ｈにより、８並列で積和累算が実行され、８個の直
交変換係数データＸ０〜Ｘ７が生成される。
【０２５０】出力選択回路３６は、制御回路３２からの
制御信号に従って、出力保持バッファ３５ａ〜３５ｈが
出力した８個の直交変換係数データＸ０〜Ｘ７から、選
択したデータを出力ポート３７へ出力する。
【０２５１】そうすると、出力選択回路３６により選択
された順番で、１個づつ直交変換係数データＸ０〜Ｘ７
が出力ポート３７から出力される。
【０２５２】以上の処理を、図５（ｄ）の８列分繰り返
すことで、８画素×８ラインの画素ブロックに対して、
８×８の直交変換が実行され、６４個の直交変換係数が
生成される。
【０２５３】なお、画素データの入力順序は、図５
（ａ）〜（ｆ）のいずれでも、上記と同様に、８並列で
積和累算が実行され、６４個の直交変換係数が生成され
る。
【０２５４】さて、次に、図４の積和演算回路３４ａ〜
３４ｈ及び出力保持バッファ３５ａ〜３５ｈの詳細を説
明する。
【０２５５】図６は、図４の積和演算回路３４ａ〜３４
ｈ及び出力保持バッファ３５ａ〜３５ｈの詳細な説明図
である。なお、図６において、図４と同一の部分につい
ては、同一の符号を付して、説明を適宜省略する。
【０２５６】図６に示すように、積和演算回路３４ａ
は、８×８直交変換係数記憶回路８０、４×４直交変換
係数記憶回路８１、セレクタ８２、及び、積和累算器８
３、を含む。
【０２５７】積和累算器８３は、乗算器８４、加算器８
５、初期値入力回路８７、セレクタ８６、及び、レジス
タ８８、を含む。
【０２５８】なお、積和累算器８３は、後述する積和累
算を実行することから、積和累算を実行する機能を有す
る演算ブロックとして把握することもできる。
【０２５９】図示していないが、他の積和演算回路３４
ｂ〜３４ｈの各々も、８×８直交変換係数記憶回路８
０、４×４直交変換係数記憶回路８１、セレクタ８２、
及び、積和累算器８３、を含む。
【０２６０】ただし、８×８直交変換係数記憶回路８０
及び４×４直交変換係数記憶回路８１については、次の
通りである。（数３）及び（数６）を例に挙げる。
【０２６１】積和演算回路３４ａでは、８×８直交変換
係数記憶回路８０は、（数３）の８行８列の行列におい
て、１行目の係数データを記憶し、４×４直交変換係数
記憶回路８１は、（数６）の４行４列の行列において、
１行目の係数データを記憶する。
【０２６２】積和演算回路３４ｂでは、８×８直交変換
係数記憶回路８０は、（数３）の８行８列の行列におい
て、２行目の係数データを記憶し、４×４直交変換係数
記憶回路８１は、（数６）の４行４列の行列において、
２行目の係数データを記憶する。
【０２６３】積和演算回路３４ｃでは、８×８直交変換
係数記憶回路８０は、（数３）の８行８列の行列におい
て、３行目の係数データを記憶し、４×４直交変換係数
記憶回路８１は、（数６）の４行４列の行列において、
３行目の係数データを記憶する。
【０２６４】積和演算回路３４ｄでは、８×８直交変換
係数記憶回路８０は、（数３）の８行８列の行列におい
て、４行目の係数データを記憶し、４×４直交変換係数
記憶回路８１は、（数６）の４行４列の行列において、
４行目の係数データを記憶する。
【０２６５】積和演算回路３４ｅでは、８×８直交変換
係数記憶回路８０は、（数３）の８行８列の行列におい
て、５行目の係数データを記憶し、４×４直交変換係数
記憶回路８１は、（数６）の４行４列の行列において、
１行目の係数データを記憶する。
【０２６６】積和演算回路３４ｆでは、８×８直交変換
係数記憶回路８０は、（数３）の８行８列の行列におい
て、６行目の係数データを記憶し、４×４直交変換係数
記憶回路８１は、（数６）の４行４列の行列において、
２行目の係数データを記憶する。
【０２６７】積和演算回路３４ｇでは、８×８直交変換
係数記憶回路８０は、（数３）の８行８列の行列におい
て、７行目の係数データを記憶し、４×４直交変換係数
記憶回路８１は、（数６）の４行４列の行列において、
３行目の係数データを記憶する。
【０２６８】積和演算回路３４ｈでは、８×８直交変換
係数記憶回路８０は、（数３）の８行８列の行列におい
て、８行目の係数データを記憶し、４×４直交変換係数
記憶回路８１は、（数６）の４行４列の行列において、
４行目の係数データを記憶する。
【０２６９】セレクタ８２は、制御回路３２からの制御
信号に従って、８×８直交変換係数記憶回路８０又は４
×４直交変換係数記憶回路８１のいずれかの出力を選択
する。
【０２７０】即ち、セレクタ８２は、８×８の直交変換
モードでは、８×８直交変換係数記憶回路８０を選択
し、４×４の直交変換モードでは、４×４直交変換係数
記憶回路８１を選択する。
【０２７１】さて、図６に示すように、出力保持バッフ
ァ３５ａは、セレクタ８９、及び、レジスタ９０、を含
む。
【０２７２】図示していないが、他の出力保持バッファ
３５ｂ〜３５ｈも、セレクタ８９、及び、レジスタ９
０、を含む。
【０２７３】さて、次に、積和演算回路３４ａ及び出力
保持バッファ３５ａの動作の詳細を説明する。
【０２７４】この場合、８×８の直交変換モードが設定
され、図５（ｄ）の順序で画素データが入力され、（数
３）に従い、８画素の画素データｘ０〜ｘ７に対して、
８×８の直交変換を実行する例を挙げる。このため、図
６の積和演算回路３４ａ〜３４ｈの各々において、８×
８の直交変換係数記憶回路８０には、（数３）の８行８
列の行列の対応する行の係数データが格納されている。
【０２７５】８×８の直交変換モードが設定される例を
挙げるので、図６の制御回路３２からの制御信号に従
い、セレクタ８２は、８×８直交変換係数記憶回路８０
を選択し、８×８直交変換係数記憶回路８０に格納され
ている８個の係数データ（１／２）Ａ〜（１／２）Ａ
を、乗算器８４に順次出力する。
【０２７６】一方、乗算器８４には、入力回路３３か
ら、画素データｘ０〜ｘ７が順次入力される。
【０２７７】そして、乗算器８４は、順次入力される係
数データ（１／２）Ａ〜（１／２）Ａと画素データｘ０
〜ｘ７とを乗算し、乗算結果データを順次、加算器８５
に出力する。
【０２７８】積和演算開始時は、制御回路３２からの制
御信号により、セレクタ８６は、初期値入力回路８７か
らの初期値を選択する。
【０２７９】このため、最初の乗算結果データが、加算
器８５に入力されるときは、加算器８５に、初期値が入
力される。
【０２８０】従って、積和演算開始時は、加算器８５
は、最初の乗算結果と初期値とを加算し、加算結果デー
タをレジスタ８８へ出力する。
【０２８１】この最初の加算結果データは、レジスタ８
８に保持される。この保持された最初の加算結果データ
は、出力保持バッファ３５ａ及びセレクタ８６に出力さ
れる。
【０２８２】その後、セレクタ８６は、次の列（図５
（ｄ）参照）の８画素の画素データに対する積和演算開
始まで、レジスタ８８に順次保持される加算結果データ
を選択し続ける。つまり、セレクタ８６は、８画素ごと
に初期値を選択する。
【０２８３】加算器８５は、レジスタ８８に保持された
加算結果データと、乗算器８４の乗算結果データと、を
順次加算し、加算結果データをレジスタ８８に出力す
る。このようにして、乗算器８４の乗算結果データが累
算される。
【０２８４】従って、加算器８５による最後の加算結果
データ（８番目の加算結果データ）が、直交変換係数デ
ータＸ０である。
【０２８５】なお、レジスタ８８に順次入力される加算
結果データは、出力保持バッファ３５ａに順次出力され
る。
【０２８６】他の積和演算回路３４ｂ〜３４ｈの各々
も、８画素の画素データｘ０〜ｘ７を入力して、積和演
算回路３４ａと同様の動作をし、直交変換係数データＸ
１〜Ｘ７を生成する。
【０２８７】なお、この場合、積和演算回路３４ａ〜３
４ｈは、８並列で積和演算を実行する。
【０２８８】さて、出力保持バッファ３５ａのセレクタ
８９は、制御回路３２からの制御信号に従って、レジス
タ９０に保持されているデータ、又は、積和累算器８３
が入力する加算結果データ、のいずれかを選択して、レ
ジスタ９０に出力する。
【０２８９】具体的には、加算器８５による最後の加算
結果データ（８番目の加算結果データ）が入力されたと
きは、セレクタ８９は、その最後の加算結果データを選
択し、レジスタ９０に保持させる。
【０２９０】セレクタ８９は、他の７個の加算結果デー
タについては選択せず、これらのデータはレジスタ９０
には保持されない。
【０２９１】つまり、レジスタ９０には、直交変換係数
データだけが保持され、次の８画素の画素データに対す
る直交変換係数データが入力されたときに、更新され
る。
【０２９２】そして、レジスタ９０に保持された直交変
換係数データＸ０は、出力選択回路３６へ出力される。
【０２９３】他の出力保持バッファ３５ｂ〜３５ｈの各
々も、出力保持バッファ３５ａと同様の動作をし、直交
変換係数データＸ１〜Ｘ７を、出力選択回路３６へ出力
する。
【０２９４】さて、次に、直交変換回路３が、４×４の
直交変換モードにおいて、４×４の直交変換を実行する
場合を説明する。
【０２９５】図７は、４×４の直交変換モードにおける
図１の直交変換回路３の処理の説明図である。なお、図
７において、図４と同一の部分には、同一の符号を付し
ている。
【０２９６】入力ポート３１への画素データの入力順序
としては、４×４の直交変換モードにおいても、図５
（ａ）〜（ｆ）に示したどの順序でも採用できる。
【０２９７】以下の説明では、図５（ｄ）の入力順序で
画素データが入力される例を挙げる。
【０２９８】さて、モード設定ポート３０に、４×４の
直交変換モードに設定するモード指示信号が入力され
る。
【０２９９】そうすると、制御回路３２の変換モード保
持回路９１は、直交変換回路３を４×４の直交変換モー
ドに設定する。
【０３００】まず、８画素の画素データｘ０Ａ〜ｘ３
Ａ、ｘ０Ｂ〜ｘ３Ｂを、１画素分づつ入力ポート３１へ
入力する。そして、入力回路３３は、８画素の画素デー
タｘ０Ａ〜ｘ３Ａ、ｘ０Ｂ〜ｘ３Ｂが揃うまで一時保持
する。
【０３０１】この場合、入力ポート３１には、画素デー
タｘ０Ａから順番に、ｘ１Ａ、ｘ２Ａ、ｘ３Ａ、ｘ０
Ｂ、ｘ１Ｂ、ｘ２Ｂ、ｘ３Ｂ、と入力されるとする。
【０３０２】入力回路３３は、８画素の画素データｘ０
Ａ〜ｘ３Ｂが揃うと、前半４個の画素データｘ０Ａ〜ｘ
３Ａを、積和演算回路３４ａ〜３４ｄの各々に入力する
と同時に、後半４個の画素データｘ０Ｂ〜ｘ３Ｂを、積
和演算回路３４ｅ〜３４ｈの各々に入力する。
【０３０３】そして、積和演算回路３４ａ〜３４ｄによ
り、４並列で積和演算を実行する。同時に、積和演算回
路３４ｅ〜３４ｈにより、４並列で積和演算を実行す
る。つまり、４×４の直交変換を２並列で実行する。
【０３０４】さて、積和演算回路３４ａに注目する。こ
の場合、４×４の直交変換が（数６）に従うとして説明
する。このとき、（数６）のｘ０〜ｘ３は、図７のｘ０
Ａ〜ｘ３Ａに相当し、（数６）のＸ０〜Ｘ３は、図７の
Ｘ０Ａ〜Ｘ３Ａに相当する。
【０３０５】積和演算回路３４ａは、順次入力される４
画素の画素データｘ０Ａ〜ｘ３Ａと、４×４の直交変換
の４個の係数データ（１／√２）Ａ〜（１／√２）Ａ
と、を用いて、積和累算を実行し、各加算結果データ
を、出力保持バッファ３５ａに出力する。この点は、
（数６）から容易に理解できる。
【０３０６】なお、最後の加算結果データが、直交変換
係数データＸ０Ａである。この点は、後で詳しく説明す
る。
【０３０７】出力保持バッファ３５ａは、最後の加算結
果データ、即ち、直交変換係数データＸ０Ａを保持し、
出力選択回路３６へ出力する。この点も、後で詳しく説
明する。
【０３０８】なお、積和演算回路３４ｂ〜３４ｄも、積
和演算回路３４ａと同様の動作をし、出力保持バッファ
３５ｂ〜３５ｄも、出力保持バッファ３５ａと同様の動
作をする。
【０３０９】以上のようにして、積和演算回路３４ａ〜
３４ｄが、４個の画素データｘ０Ａ〜ｘ３Ａを入力し
て、４並列で積和累算を実行し、４個の直交変換係数デ
ータＸ０Ａ〜Ｘ３Ａを生成する。
【０３１０】さて、積和演算回路３４ｅに注目する。こ
の場合、４×４の直交変換が（数６）に従うとして説明
する。このとき、（数６）のｘ０〜ｘ３は、図７のｘ０
Ｂ〜ｘ３Ｂに相当し、（数６）のＸ０〜Ｘ３は、図７の
Ｘ０Ｂ〜Ｘ３Ｂに相当する。
【０３１１】積和演算回路３４ｅは、順次入力される４
画素の画素データｘ０Ｂ〜ｘ３Ｂと、４×４の直交変換
の４個の係数データ（１／√２）Ａ〜（１／√２）Ａ
と、を用いて、積和累算を実行し、各加算結果データ
を、出力保持バッファ３５ｅに出力する。この点は、
（数６）から容易に理解できる。
【０３１２】なお、最後の加算結果データが、直交変換
係数データＸ０Ｂである。この点は、後で詳しく説明す
る。
【０３１３】出力保持バッファ３５ｅは、最後の加算結
果データ、即ち、直交変換係数データＸ０Ｂを保持し、
出力選択回路３６へ出力する。この点も、後で詳しく説
明する。
【０３１４】なお、積和演算回路３４ｆ〜３４ｈも、積
和演算回路３４ｅと同様の動作をし、出力保持バッファ
３５ｆ〜３５ｈも、出力保持バッファ３５ｅと同様の動
作をする。
【０３１５】以上のようにして、積和演算回路３４ｅ〜
３４ｈが、４個の画素データｘ０Ｂ〜ｘ３Ｂを入力し
て、４並列で積和累算を実行し、４個の直交変換係数デ
ータＸ０Ｂ〜Ｘ３Ｂを生成する。
【０３１６】さて、出力選択回路３６は、制御回路３２
からの制御信号に従って、出力保持バッファ３５ａ〜３
５ｈが出力した８個の直交変換係数データＸ０Ａ〜Ｘ３
Ｂから、選択したデータを出力ポート３７へ出力する。
【０３１７】そうすると、出力選択回路３６により選択
された順番で、１個づつ直交変換係数データＸ０Ａ〜Ｘ
３Ｂが出力ポート３７から出力される。
【０３１８】以上の処理を、図５（ｄ）の４列分繰り返
すことで、４画素×４ラインの２つのブロックに対し
て、４×４の直交変換が実行され、続いて、同様の処理
を４列分繰り返すことで、４画素×４ラインの２つのブ
ロックに対して、４×４の直交変換が実行される。
【０３１９】これにより、図５（ｄ）の８画素×８ライ
ンの画素ブロックを４分割した４画素×４ラインの４つ
のブロックに対して、４×４の直交変換が実行されたこ
とになり、６４個の直交変換係数が生成される。
【０３２０】なお、画素データの入力順序は、図５
（ａ）〜（ｆ）のいずれでも、上記と同様に、２並列で
４×４の直交変換が実行され、６４個の直交変換係数が
生成される。
【０３２１】さて、次に、図６を用いて、積和演算回路
３４ａ及び出力保持バッファ３５ａの動作の詳細を説明
する。
【０３２２】この場合、４×４の直交変換モードが設定
され、図５（ｄ）の順序で画素データが入力され、（数
６）に従い、４画素の画素データｘ０Ａ〜ｘ３Ａに対し
て、４×４の直交変換を実行する例を挙げる。
【０３２３】このため、図６の積和演算回路３４ａ〜３
４ｄの各々において、４×４の直交変換係数記憶回路８
１には、（数６）の４行４列の行列の対応する行の係数
データが格納されている。
【０３２４】４×４の直交変換モードが設定される例を
挙げるので、図６の制御回路３２からの制御信号に従
い、セレクタ８２は、４×４直交変換係数記憶回路８１
を選択し、４×４直交変換係数記憶回路８１に格納され
ている４個の係数データ（１／√２）Ａ〜（１／√２）
Ａを、乗算器８４に順次出力する。
【０３２５】一方、乗算器８４には、入力回路３３か
ら、画素データｘ０Ａ〜ｘ３Ａが順次入力される。
【０３２６】そして、乗算器８４は、順次入力される係
数データ（１／√２）Ａ〜（１／√２）Ａと画素データ
ｘ０Ａ〜ｘ３Ａとを乗算し、乗算結果データを順次、加
算器８５に出力する。
【０３２７】積和演算開始時は、制御回路３２からの制
御信号により、セレクタ８６は、初期値入力回路８７か
らの初期値を選択する。
【０３２８】このため、最初の乗算結果データが、加算
器８５に入力されるときは、加算器８５に、初期値が入
力される。
【０３２９】従って、積和演算開始時は、加算器８５
は、最初の乗算結果と初期値とを加算し、加算結果デー
タをレジスタ８８へ出力する。
【０３３０】この最初の加算結果データは、レジスタ８
８に保持される。この保持された最初の加算結果データ
は、出力保持バッファ３５ａ及びセレクタ８６に出力さ
れる。
【０３３１】その後、セレクタ８６は、次の列（図５
（ｄ）参照）の４画素の画素データに対する積和演算開
始まで、レジスタ８８に順次保持される加算結果データ
を選択し続ける。つまり、セレクタ８６は、４画素ごと
に初期値を選択する。
【０３３２】加算器８５は、レジスタ８８に保持された
加算結果データと、乗算器８４の乗算結果データと、を
順次加算し、加算結果データをレジスタ８８に出力す
る。このようにして、乗算器８４の乗算結果データが累
算される。
【０３３３】従って、加算器８５による最後の加算結果
データ（４番目の加算結果データ）が、直交変換係数デ
ータＸ０Ａである。
【０３３４】なお、レジスタ８８に順次入力される加算
結果データは、出力保持バッファ３５ａに順次出力され
る。
【０３３５】他の積和演算回路３４ｂ〜３４ｄの各々
も、４画素の画素データｘ０Ａ〜ｘ３Ａを入力して、積
和演算回路３４ａと同様の動作をし、直交変換係数デー
タＸ１Ａ〜Ｘ３Ａを生成する。
【０３３６】なお、この場合、積和演算回路３４ａ〜３
４ｄは、４並列で積和演算を実行する。
【０３３７】さて、出力保持バッファ３５ａのセレクタ
８９は、制御回路３２からの制御信号に従って、レジス
タ９０に保持されているデータ、又は、積和累算器８３
が入力する加算結果データ、のいずれかを選択して、レ
ジスタ９０に出力する。
【０３３８】具体的には、加算器８５による最後の加算
結果データ（４番目の加算結果データ）が入力されたと
きは、セレクタ８９は、その最後の加算結果データを選
択し、レジスタ９０に保持させる。
【０３３９】セレクタ８９は、他の３個の加算結果デー
タについては選択せず、これらのデータはレジスタ９０
には保持されない。
【０３４０】つまり、レジスタ９０には、直交変換係数
データだけが保持され、次の４画素の画素データに対す
る直交変換係数データが入力されたときに、更新され
る。
【０３４１】そして、レジスタ９０に保持された直交変
換係数データＸ０Ａは、出力選択回路３６へ出力され
る。
【０３４２】他の出力保持バッファ３５ｂ〜３５ｄの各
々も、出力保持バッファ３５ａと同様の動作をし、直交
変換係数データＸ１Ａ〜Ｘ３Ａを、出力選択回路３６へ
出力する。
【０３４３】なお、４×４の直交変換モードにおける積
和演算回路３４ｅ〜３４ｈの詳細な動作及び出力保持バ
ッファ３５ｅ〜３５ｈの詳細な動作も、それぞれ、４×
４の直交変換モードにおける積和演算回路３４ａの詳細
な動作及び出力保持バッファ３５ａの詳細な動作と同様
である。
【０３４４】さて、次に、図１の直交変換回路３による
処理の流れを、図４、図７、及びフローチャートを用い
て説明する。図８は、図１の直交変換回路３のフローチ
ャートである。
【０３４５】まず、ステップＳ１にて、モード設定ポー
ト３０に、モード指示信号が入力されると、制御回路３
２は、そのモード指示信号に従って、８×８の直交変換
モード又は４×４の直交変換モード、のいずれかにモー
ドを設定する。
【０３４６】まず、８×８の直交変換モードに設定され
た場合を説明する。８×８の直交変換モードに設定後
（ステップＳ１）、ステップＳ２にて、演算が開始され
る。
【０３４７】８×８の直交変換モードに設定されている
ため、ステップＳ４へ進む（ステップＳ３）。
【０３４８】ステップＳ４にて、入力ポート３１から、
８画素の画素データが、入力回路３３へ与えられる。
【０３４９】そして、入力回路３３は、８画素の画素デ
ータを、積和演算回路３４ａ〜３４ｈへ入力する。
【０３５０】ステップＳ５にて、積和演算回路３４ａ〜
３４ｈの各々は、８画素の画素データと、８×８の直交
変換の８個の係数データと、を使用して、８並列で積和
演算を実行する。これは、８画素の画素データに対する
８×８の直交変換を実行することを意味する。
【０３５１】８画素の画素データに対する８×８の直交
変換は、８画素×８ラインの画素ブロックに対して、実
行される。
【０３５２】このため、８画素×８ラインの画素ブロッ
クに対して、８×８の直交変換が終了していなければ、
ステップＳ４へ進む（ステップＳ６）。
【０３５３】一方、８画素×８ラインの画素ブロックに
対して、８×８の直交変換が終了していれば、処理を終
了する（ステップＳ６）。その結果、８×８の直交変換
の計６４個の直交変換係数が生成される。
【０３５４】次に、４×４の直交変換モードに設定した
場合について説明する。４×４の直交変換モードに設定
後（ステップＳ１）、ステップＳ２にて、演算が開始さ
れる。
【０３５５】４×４の直交変換モードに設定されている
ため、ステップＳ７へ進む（ステップＳ３）。
【０３５６】ステップＳ７にて、入力ポート３１から、
８画素の画素データが、入力回路３３へ与えられる。
【０３５７】そして、ステップＳ８にて、入力回路３３
は、前半の４画素の画素データを、積和演算回路３４ａ
〜３４ｄへ入力すると同時に、後半の４画素の画素デー
タを、積和演算回路３４ｅ〜３４ｈへ入力する（８画素
のデータを２分割して入力）。
【０３５８】ステップＳ９にて、積和演算回路３４ａ〜
３４ｄの各々は、前半の４画素の画素データと、４×４
の直交変換の４個の係数データと、を使用して積和演算
を４並列で実行すると同時に、積和演算回路３４ｅ〜３
４ｈの各々は、後半の４画素の画素データと、４×４の
直交変換の４個の係数データと、を使用して積和演算を
４並列で実行する。
【０３５９】これは、４画素の画素データに対する４×
４の直交変換を２並列で実行することを意味する。
【０３６０】８画素×８ラインの画素ブロックに対し
て、４×４の直交変換が終了していなければ、ステップ
Ｓ７へ進む（ステップＳ１０）。
【０３６１】一方、８画素×８ラインの画素ブロックに
対して、４×４の直交変換が終了していれば、処理を終
了する（ステップＳ１０）。その結果、４×４の直交変
換の６４個の直交変換係数が生成される。
【０３６２】さて、以上のように、本実施の形態では、
入力回路３３は、８×８の直交変換モードと、４×４の
直交変換モードと、で同じ数の８個の画素データを受
け、積和演算回路３４ａ〜３４ｈに対して、各モードに
適合した入力を実行する。
【０３６３】つまり、入力回路３３は、８×８の直交変
換モードでは、積和演算回路３４ａ〜３４ｈの各々に、
８画素の画素データを入力する。そして、８並列で積和
演算が実行される。
【０３６４】一方、入力回路３３は、４×４の直交変換
モードでは、積和演算回路３４ａ〜３４ｄの各々に、受
けた８画素のうちの４画素の画素データを入力し、同時
に、積和演算回路３４ｅ〜３４ｈの各々に、受けた８画
素のうちの他の４画素の画素データを入力する。
【０３６５】そして、積和演算回路３４ａ〜３４ｄによ
り、４並列で積和演算が実行されると同時に、積和演算
回路３４ｅ〜３４ｈにより、４並列で積和演算が実行さ
れる。つまり、２並列で４×４の直交変換が実行され
る。
【０３６６】このため、８画素×８ラインの画素ブロッ
クのデータに対して、８×８の直交変換を施す場合と、
８画素×８ラインの画素ブロックを４分割した４画素×
４ラインの４つのブロックのデータに対して、４×４の
直交変換を施す場合と、で直交変換回路３の起動回数は
同一であり、１回である。
【０３６７】つまり、４×４の直交変換モードと８×８
の直交変換モードとで、同じレイテンシによる８画素×
８ラインの画素ブロックに対する直交変換演算を可能と
している。
【０３６８】その結果、４×４の直交変換を実行する際
の処理速度の低下が抑えられ、処理の高速化を図ること
ができる。
【０３６９】なお、従来では、４×４の直交変換を実行
するときは、８×８の直交変換を実行するときと比較し
て、直交変換回路起動時のレイテンシは、４倍であり、
特に、４×４の直交変換の処理速度の低下が問題となっ
ていた。
【０３７０】また、本実施の形態では、８×８の直交変
換モードと４×４の直交変換モードとで、同一の積和演
算回路３４ａ〜３４ｈを使用している。
【０３７１】このように、同一の積和演算回路３４ａ〜
３４ｈを、８×８の直交変換と、４×４の直交変換と、
で共用している。その結果、直交変換回路３の規模の増
大を抑制できる。
【０３７２】また、８×８直交変換係数記憶回路８０及
び４×４直交変換係数記憶回路８１が追加されるだけで
あり、８×８直交変換装置と４×４直交変換装置とを両
方持つよりも面積の増加が少なく、回路面積の小さな直
交変換回路３を得ることが可能である。
【０３７３】また、８×８の直交変換モードと４×４の
直交変換モードとで、入力回路３３へのデータの入力順
序を変える必要がなく、アドレス制御の容易化が可能と
なる。つまり、８×８の直交変換モードと４×４の直交
変換モードとで、図５に示した、どの入力順序でも採用
できる。
【０３７４】さて、次に、本実施の形態における直交変
換回路３の変形例を説明する。図９は、本実施の形態に
おける直交変換回路３の変形例のブロック図である。な
お、図９において、図４と同様の部分については、同一
の符号を付して説明を適宜省略する。
【０３７５】図９の変形例は、図４の直交変換回路３に
おいて、入力回路３３と、積和演算回路３４ａ〜３４ｈ
と、の間に、バタフライ演算回路３８を設けたものであ
る。
【０３７６】バタフライ演算回路３８は、高速アルゴリ
ズムに基づき８つのデータに対して４並列でバタフライ
演算を実行する。この点を詳しく説明する。
【０３７７】（数３）は、高速アルゴリズムの適用によ
り、次式に変形できる。
【数７】 （数７）において、ｘ０±ｘ７、ｘ１±ｘ６、ｘ２±ｘ
５、ｘ３±ｘ４、の演算をバタフライ演算と呼ぶ。
【０３７８】変形例における８×８直交変換係数記憶回
路８０について説明する。この場合、（数７）を例に挙
げる。
【０３７９】積和演算回路３４ａでは、８×８直交変換
係数記憶回路８０は、（数７）の上段の行列式の４行４
列の行列において、１行目の係数データを記憶する。
【０３８０】積和演算回路３４ｂでは、８×８直交変換
係数記憶回路８０は、（数７）の上段の行列式の４行４
列の行列において、２行目の係数データを記憶する。
【０３８１】積和演算回路３４ｃでは、８×８直交変換
係数記憶回路８０は、（数７）の上段の行列式の４行４
列の行列において、３行目の係数データを記憶する。
【０３８２】積和演算回路３４ｄでは、８×８直交変換
係数記憶回路８０は、（数７）の上段の行列式の４行４
列の行列において、４行目の係数データを記憶する。
【０３８３】積和演算回路３４ｅでは、８×８直交変換
係数記憶回路８０は、（数７）の下段の行列式の４行４
列の行列において、１行目の係数データを記憶する。
【０３８４】積和演算回路３４ｆでは、８×８直交変換
係数記憶回路８０は、（数７）の下段の行列式の４行４
列の行列において、２行目の係数データを記憶する。
【０３８５】積和演算回路３４ｇでは、８×８直交変換
係数記憶回路８０は、（数７）の下段の行列式の４行４
列の行列において、３行目の係数データを記憶する。
【０３８６】積和演算回路３４ｈでは、８×８直交変換
係数記憶回路８０は、（数７）の下段の行列式の４行４
列の行列において、４行目の係数データを記憶する。
【０３８７】さて、バタフライ演算回路３８を設けたと
きの処理を説明する。この場合、（数７）を例に挙げ
る。
【０３８８】本変形例では、バタフライ演算が実行され
るのは、８×８の直交変換モードであるため、８×８の
直交変換モードにおける処理を説明する。
【０３８９】まず、８×８の直交変換モードに設定す
る。処理開始とともに、８画素の画素データｘ０〜ｘ７
を１画素ずつ入力ポート３１より入力する。
【０３９０】そして、入力回路３３で、８画素の画素デ
ータｘ０〜ｘ７が揃うまで一時保持する。
【０３９１】そして、入力回路３３は、８画素の画素デ
ータｘ０〜ｘ７をバタフライ演算回路３８に出力する。
【０３９２】バタフライ演算回路３８は、バタフライ演
算を行う。バタフライ演算結果のうち、加算結果データ
｛ｘ０＋ｘ７、ｘ１＋ｘ６、ｘ２＋ｘ５、ｘ３＋ｘ４｝
を、積和演算器回路３４ａ〜３４ｄの各々に出力する。
【０３９３】同時に、減算結果データ｛ｘ０−ｘ７、ｘ
１−ｘ６、ｘ２−ｘ５、ｘ３−ｘ４｝を、積和演算回路
３４ｅ〜３４ｈに出力する。
【０３９４】積和演算回路３４ａ〜３４ｈでは、８×８
直交変換係数記憶回路８０が選択されている。
【０３９５】例えば、積和演算器回路３４ａでは、４個
の加算結果データ｛ｘ０＋ｘ７、ｘ１＋ｘ６、ｘ２＋ｘ
５、ｘ３＋ｘ４｝と、４個の係数データ（１／２）Ａ〜
（１／２）Ａと、を使用して積和演算を実行する。そし
て、直交変換係数データＸ０を生成する。
【０３９６】他の積和演算回路３４ｂ〜３４ｈも同様に
して、直交変換係数データＸ２、Ｘ４、Ｘ６、Ｘ１、Ｘ
３、Ｘ５、Ｘ７、を生成する。
【０３９７】積和演算器回路３４ａ〜３４ｈによる以上
の積和演算は８並列で実行される。
【０３９８】なお、４×４の直交変換モードでは、バタ
フライ演算は実行しないため、画素データは、バタフラ
イ演算回路３８を通過するだけである。
【０３９９】以上のように、バタフライ演算回路３８を
設けることで、８×８の直交変換演算の高速化を図るこ
とができる。
【０４００】さて、上記では、８×８の直交変換モード
と４×４の直交変換モードと、を有する直交変換回路３
を例に挙げたが、本発明は、「Ｎ」を２のべき乗とした
ときに、Ｎ×Ｎの直交変換モードとＮ／２×Ｎ／２の直
交変換モードと、を有する直交変換回路にも適用でき
る。
【０４０１】また、上記した本実施の形態による直交変
換回路３及びその変形例は、ソフトウェアで実現するこ
ともできる。従って、本発明の適用は、ハードウェアに
限定されるものではない。
【０４０２】同様に、本実施の形態による符号化装置
も、ソフトウェアで実現することもできるし、ハードウ
ェアで実現することもできる。
【０４０３】（実施の形態２）
【０４０４】図１０は、本発明の実施の形態２における
復号化装置のブロック図である。図１０に示すように、
この復号化装置は、入力ポート１２、可変長復号化回路
１３、逆量子化回路１４、逆直交変換回路１５、加算回
路１７、動き補償回路１６、及び、出力ポート１８、を
具備する。
【０４０５】可変長復号化回路１３は、入力ポート１２
から入力される符号化データに対して、可変長復号化を
施して、量子化データを生成する。
【０４０６】逆量子化回路１４は、生成された量子化デ
ータに対して、逆量子化を施して、直交変換係数データ
を生成する。
【０４０７】逆直交変換回路１５は、生成された直交変
換係数データに対して、逆直交変換を施して、画素デー
タを生成する。
【０４０８】加算回路１７は、動き補償回路１６が生成
した予測画像データと、逆直交変換回路１５が生成した
画素データと、を加算し、画像データを生成する。
【０４０９】なお、本復号化装置では、符号化されたＩ
ＮＴＥＲ画像に限られず、符号化されたＩＮＴＲＡ画像
も入力され、逆直交変換が施される。
【０４１０】さて、８×８の逆直交変換モードについ
て、図面及び数式を用いて説明する。図１１は、８×８
の逆直交変換モードの説明図である。
【０４１１】８×８の逆直交変換モードでは、８画素×
８ラインのブロック（６４個の直交変換係数データから
なるブロック）に対して、逆直交変換回路１５は、次式
に示す８×８の逆直交変換を実行する。
【数８】 図１１を参照しながら、（数８）について説明する。
（数８）において、「ｋ」は、コサイン係数の列と入力
データ（直交変換係数データ）の行、「ｍ」は、入力デ
ータ（直交変換係数データ）の列と出力データ（画素デ
ータ）の列、である。
【０４１２】また、（数８）において、「ｉ」は、コサ
イン係数の行と出力データ（画素データ）の行、「ｘ
（ｉ，ｍ）」は、出力データ（画素データ）、「ｂｋ
ｉ」は、コサイン係数、「Ｘ（ｋ，ｍ）」は、入力デー
タ（直交変換係数データ）、である。
【０４１３】また、（数８）において、「Ｃ（ｉ，
ｍ）」は、係数である。ここで、ｉ＝０のとき、Ｃ＝１
／√２、ｉ＝１、…、７のとき、Ｃ＝１、である。な
お、図１１において、「Ｃ」は、（数８）のＣ（ｉ，
ｍ）×ｂｋｉ、を示している。
【０４１４】逆直交変換回路１５は、８×８の逆直交変
換モードにおいて、８画素×８ラインのブロックに対し
て、（数８）に従って、８×８の逆直交変換を実行す
る。
【０４１５】この場合、逆直交変換回路１５は、次式に
示すように、８画素の画素データに対応する８個の直交
変換係数データに対して、８×８の逆直交変換を実行す
る。
【数９】 つまり、（数９）は、（数８）において、ｍ＝０、とし
たものである。逆直交変換回路１５は、この（数９）に
従い、８画素の画素データに対応する８個の直交変換係
数データに対して、８×８の逆直交変換を実行し、８画
素の画素データを生成する。
【０４１６】そして、「ｍ」が、「０」から「７」まで
更新されて、６４画素の画素データが生成される。
【０４１７】（数９）を行列式で表現すると次式のよう
になる。
【数１０】 （数１０）のＸ０〜Ｘ７は、それぞれ、（数９）のＸ
（０，０）〜Ｘ（７，０）に相当し、（数１０）のｘ０
〜ｘ７は、それぞれ、（数９）のｘ（０，０）〜ｘ
（７，０）に相当し、（数１０）の８行８列の行列は、
（数９）のＣ（ｉ，０）×ｂｋｉ、に相当する。
【０４１８】さて、次に、４×４の逆直交変換モードに
ついて、数式を用いて説明する。４×４の逆直交変換モ
ードでは、８画素×８ラインのブロックを４分割した４
画素×４ラインのブロック（１６個の直交変換係数デー
タからなるブロック）に対して、逆直交変換回路１５
は、次式に示す４×４の逆直交変換を実行する。
【数１１】 （数１１）において、「ｋ」は、コサイン係数の列と入
力データ（直交変換係数データ）の行、「ｍ」は、入力
データ（直交変換係数データ）の列と出力データ（画素
データ）の列、である。
【０４１９】また、（数１１）において、「ｉ」は、コ
サイン係数の行と出力データ（画素データ）の行、「ｘ
（ｉ，ｍ）」は、出力データ（画素データ）、「Ｂｋ
ｉ」は、コサイン係数、「Ｘ（ｋ，ｍ）」は、入力デー
タ（直交変換係数データ）、である。
【０４２０】また、（数１１）において、「Ｃ（ｉ，
ｍ）」は、係数である。ここで、ｉ＝０のとき、Ｃ＝１
／√２、ｉ＝１、２、３のとき、Ｃ＝１、である。
【０４２１】なお、（数１１）の説明において、「行」
や「列」の概念は、図１１と同様である。
【０４２２】逆直交変換回路１５は、４×４の逆直交変
換モードにおいて、４画素×４ラインの４つのブロック
に対して、（数１１）に従って、４×４の逆直交変換を
実行する。
【０４２３】この場合、逆直交変換回路１５は、次式に
示すように、４画素の画素データに対応する４個の直交
変換係数データ対して、４×４の逆直交変換を実行す
る。
【数１２】 つまり、（数１２）は、（数１１）において、ｍ＝０、
としたものである。逆直交変換回路１５は、この（数１
２）に従い、４画素の画素データに対応する４個の直交
変換係数データに対して、４×４の逆直交変換を実行
し、４画素の画素データを生成する。
【０４２４】そして、「ｍ」が、「０」から「３」まで
更新されて、１６画素の画素データが生成される。
【０４２５】（数１２）を行列式で表現すると次式のよ
うになる。
【数１３】 （数１３）のＸ０〜Ｘ３は、それぞれ、（数１２）のＸ
（０，０）〜Ｘ（３，０）に相当し、（数１３）のｘ０
〜ｘ３は、それぞれ、（数１２）のｘ（０，０）〜ｘ
（３，０）に相当し、（数１３）の４行４列の行列は、
（数１２）のＣ（ｉ，０）×Ｂｋｉ、に相当する。
【０４２６】さて、次に、逆直交変換回路１５の具体的
構成を説明する。図１２は、図１０の逆直交変換回路１
５のブロック図である。図１２に示すように、この逆直
交変換回路１５は、、モード設定ポート５０、入力ポー
ト５１、制御回路５２、入力回路５３、８個の積和演算
回路５４ａ〜５４ｈ、８個の出力保持バッファ５５ａ〜
５５ｈ、出力選択回路５６、及び、出力ポート５７、を
備える。
【０４２７】また、制御回路５２は、変換モード保持回
路７６を含む。なお、８個の積和演算回路５４ａ〜５４
ｈは、逆直交変換演算回路１５０を構成する。
【０４２８】図１２の各回路の動作を簡単に説明する。
制御回路５２は、８×８の逆直交変換モード又は４×４
の逆直交変換モード、のいずれかを設定する。また、制
御回路５２は、制御信号Ｓにより、逆直交変換回路１５
を構成する各回路を制御する。
【０４２９】入力回路５３は、入力ポート５１から入力
された８個の直交変換係数データを一時保持する。入力
回路５３は、例えば、入力バッファである。
【０４３０】積和演算回路５４ａ〜５４ｈの各々は、入
力回路５３が入力した８個の直交変換係数データに対し
て、積和演算を実行し、１個の画素データを生成する。
【０４３１】積和演算回路５４ａ〜５４ｈに対応して設
けられる出力保持バッファ５５ａ〜５５ｈの各々は、対
応する積和演算回路が出力した画素データを、保持す
る。
【０４３２】出力選択回路５６は、出力保持バッファ５
５ａ〜５５ｈが出力する画素データから選択したデータ
を、出力ポート５７へ出力する。
【０４３３】さて、次に、逆直交変換回路１５における
処理の詳細を説明する。まず、逆直交変換回路１５が、
８×８の逆直交変換モードにおいて、８画素×８ライン
のブロックに対して、８×８の逆直交変換を実行する場
合を説明する。
【０４３４】まず、直交変換係数データの入力順序につ
いて説明する。
【０４３５】本実施の形態では、図５（ａ）〜（ｆ）の
各々において、８画素×８ラインの画素ブロックを、８
画素×８ラインのブロック、即ち、６４個の直交変換係
数データからなるブロック、と考える。
【０４３６】図５（ａ）〜（ｆ）の各々において、矢印
に従って、直交変換係数データを１個づつ入力ポート５
１へ入力できる。
【０４３７】以下の説明では、図５（ｄ）の入力順序で
直交変換係数データが入力される例を挙げる。そして、
まず、（数１０）に従い、８個の直交変換係数データに
対して、逆直交変換を実行する場合を説明する。
【０４３８】さて、モード設定ポート５０に、８×８の
逆直交変換モードに設定するモード指示信号が入力され
る。
【０４３９】そうすると、制御回路５２の変換モード保
持回路７６は、逆直交変換回路１５を８×８の逆直交変
換モードに設定する。
【０４４０】まず、直交変換係数データを、１個づつ入
力ポート５１へ入力する。そして、入力回路５３は、８
個の直交変換係数データＸ０〜Ｘ７が揃うまで一時保持
する。
【０４４１】この場合、入力ポート５１には、直交変換
係数データＸ０から順番に、Ｘ１、…、Ｘ７、と入力さ
れるとする。
【０４４２】入力回路５３は、８個の直交変換係数デー
タＸ０〜Ｘ７が揃うと、この８個の直交変換係数データ
Ｘ０〜Ｘ７を、積和演算回路５４ａ〜５４ｈの各々に入
力する。
【０４４３】積和演算回路５４ａは、順次入力される８
個の直交変換係数データＸ０〜Ｘ７と、８×８の逆直交
変換の８個の係数データ（１／２）Ａ〜（１／２）Ｇ
と、を用いて、積和累算を実行し、各加算結果データ
を、出力保持バッファ５５ａに出力する。この点は、
（数１０）から容易に理解できる。
【０４４４】なお、最後の加算結果データが、画素デー
タｘ０である。この点は、後で詳しく説明する。
【０４４５】出力保持バッファ５５ａは、最後の加算結
果データ、即ち、画素データｘ０を保持し、出力選択回
路５６へ出力する。この点も、後で詳しく説明する。
【０４４６】なお、積和演算回路５４ｂ〜５４ｈも、積
和演算回路５４ａと同様の動作をし、出力保持バッファ
５５ｂ〜５５ｈも、出力保持バッファ５５ａと同様の動
作をする。
【０４４７】以上のようにして、積和演算回路５４ａ〜
５４ｈにより、８並列で積和累算が実行され、８個の画
素データｘ０〜ｘ７が生成される。
【０４４８】出力選択回路５６は、制御回路５２からの
制御信号に従って、出力保持バッファ５５ａ〜５５ｈが
出力した８個の画素データｘ０〜ｘ７から、選択したデ
ータを出力ポート５７へ出力する。
【０４４９】そうすると、出力選択回路５６により選択
された順番で、１個づつ画素データｘ０〜ｘ７が出力ポ
ート５７から出力される。
【０４５０】以上の処理を、図５（ｄ）の８列分繰り返
すことで、８画素×８ラインのブロックに対して、８×
８の逆直交変換が実行され、６４個の画素データが生成
される。
【０４５１】なお、直交変換係数データの入力順序は、
図５（ａ）〜（ｆ）のいずれでも、上記と同様に、８並
列で積和累算が実行され、６４個の画素データが生成さ
れる。
【０４５２】さて、次に、図１２の積和演算回路５４ａ
〜５４ｈ及び出力保持バッファ５５ａ〜５５ｈの詳細を
説明する。
【０４５３】図１３は、図１２の積和演算回路５４ａ〜
５４ｈ及び出力保持バッファ５５ａ〜５５ｈの詳細な説
明図である。なお、図１３において、図１２と同一の部
分については、同一の符号を付して、説明を適宜省略す
る。
【０４５４】図１３に示すように、積和演算回路５４ａ
は、８×８逆直交変換係数記憶回路６５、４×４直交変
換係数記憶回路６６、セレクタ６７、及び、積和累算器
６８、を含む。
【０４５５】積和累算器６８は、乗算器７３、加算器７
２、初期値入力回路７０、セレクタ６９、及び、レジス
タ７１、を含む。
【０４５６】なお、積和累算器６８は、後述する積和累
算を実行することから、積和累算を実行する機能を有す
る演算ブロックとして把握することもできる。
【０４５７】図示していないが、他の積和演算回路５４
ｂ〜５４ｈの各々も、８×８逆直交変換係数記憶回路６
５、４×４逆直交変換係数記憶回路６６、セレクタ６
７、及び、積和累算器６８、を含む。
【０４５８】ただし、８×８逆直交変換係数記憶回路６
５及び４×４逆直交変換係数記憶回路６６については、
次の通りである。（数１０）及び（数１３）を例に挙げ
る。
【０４５９】積和演算回路５４ａでは、８×８逆直交変
換係数記憶回路６５は、（数１０）の８行８列の行列に
おいて、１行目の係数データを記憶し、４×４逆直交変
換係数記憶回路６６は、（数１３）の４行４列の行列に
おいて、１行目の係数データを記憶する。
【０４６０】積和演算回路５４ｂでは、８×８逆直交変
換係数記憶回路６５は、（数１０）の８行８列の行列に
おいて、２行目の係数データを記憶し、４×４逆直交変
換係数記憶回路６６は、（数１３）の４行４列の行列に
おいて、２行目の係数データを記憶する。
【０４６１】積和演算回路５４ｃでは、８×８逆直交変
換係数記憶回路６５は、（数１０）の８行８列の行列に
おいて、３行目の係数データを記憶し、４×４逆直交変
換係数記憶回路６６は、（数１３）の４行４列の行列に
おいて、３行目の係数データを記憶する。
【０４６２】積和演算回路５４ｄでは、８×８逆直交変
換係数記憶回路６５は、（数１０）の８行８列の行列に
おいて、４行目の係数データを記憶し、４×４逆直交変
換係数記憶回路６６は、（数１３）の４行４列の行列に
おいて、４行目の係数データを記憶する。
【０４６３】積和演算回路５４ｅでは、８×８逆直交変
換係数記憶回路６５は、（数１０）の８行８列の行列に
おいて、５行目の係数データを記憶し、４×４逆直交変
換係数記憶回路６６は、（数１３）の４行４列の行列に
おいて、１行目の係数データを記憶する。
【０４６４】積和演算回路５４ｆでは、８×８逆直交変
換係数記憶回路６５は、（数１０）の８行８列の行列に
おいて、６行目の係数データを記憶し、４×４逆直交変
換係数記憶回路６６は、（数１３）の４行４列の行列に
おいて、２行目の係数データを記憶する。
【０４６５】積和演算回路５４ｇでは、８×８逆直交変
換係数記憶回路６５は、（数１０）の８行８列の行列に
おいて、７行目の係数データを記憶し、４×４逆直交変
換係数記憶回路６６は、（数１３）の４行４列の行列に
おいて、３行目の係数データを記憶する。
【０４６６】積和演算回路５４ｈでは、８×８逆直交変
換係数記憶回路６５は、（数１０）の８行８列の行列に
おいて、８行目の係数データを記憶し、４×４逆直交変
換係数記憶回路６６は、（数１３）の４行４列の行列に
おいて、４行目の係数データを記憶する。
【０４６７】セレクタ６７は、制御回路５２からの制御
信号に従って、８×８逆直交変換係数記憶回路６５又は
４×４逆直交変換係数記憶回路６６のいずれかの出力を
選択する。
【０４６８】即ち、セレクタ６７は、８×８の逆直交変
換モードでは、８×８逆直交変換係数記憶回路６５を選
択し、４×４の逆直交変換モードでは、４×４逆直交変
換係数記憶回路６６を選択する。
【０４６９】さて、図１３に示すように、出力保持バッ
ファ５５ａは、セレクタ７４、及び、レジスタ７５、を
含む。
【０４７０】図示していないが、他の出力保持バッファ
５５ｂ〜５５ｈも、セレクタ７４、及び、レジスタ７
５、を含む。
【０４７１】さて、次に、積和演算回路５４ａ及び出力
保持バッファ５５ａの動作の詳細を説明する。
【０４７２】この場合、８×８の逆直交変換モードが設
定され、図５（ｄ）の順序で直交変換係数データが入力
され、（数１０）に従い、８個の直交変換係数データＸ
０〜Ｘ７に対して、８×８の逆直交変換を実行する例を
挙げる。このため、図１３の積和演算回路５４ａ〜５４
ｈの各々において、８×８逆直交変換係数記憶回路６５
には、（数１０）の８行８列の行列の対応する行の係数
データが格納されている。
【０４７３】８×８の逆直交変換モードが設定される例
を挙げるので、図１３の制御回路５２からの制御信号に
従い、セレクタ６７は、８×８逆直交変換係数記憶回路
６５を選択し、８×８逆直交変換係数記憶回路６５に格
納されている８個の係数データ（１／２）Ａ〜（１／
２）Ｇを、乗算器７３に順次出力する。
【０４７４】一方、乗算器７３には、入力回路５３か
ら、直交変換係数データＸ０〜Ｘ７が順次入力される。
【０４７５】そして、乗算器７３は、順次入力される係
数データ（１／２）Ａ〜（１／２）Ｇと直交変換係数デ
ータＸ０〜Ｘ７とを乗算し、乗算結果データを順次、加
算器７２に出力する。
【０４７６】積和演算開始時は、制御回路５２からの制
御信号により、セレクタ６９は、初期値入力回路７０か
らの初期値を選択する。
【０４７７】このため、最初の乗算結果データが、加算
器７２に入力されるときは、加算器７２に、初期値が入
力される。
【０４７８】従って、積和演算開始時は、加算器７２
は、最初の乗算結果と初期値とを加算し、加算結果デー
タをレジスタ７１へ出力する。
【０４７９】この最初の加算結果データは、レジスタ７
１に保持される。この保持された最初の加算結果データ
は、出力保持バッファ５５ａ及びセレクタ６９に出力さ
れる。
【０４８０】その後、セレクタ６９は、次の列（図５
（ｄ）参照）の８個の直交変換係数データに対する積和
演算開始まで、レジスタ７１に順次保持される加算結果
データを選択し続ける。つまり、セレクタ６９は、８個
の直交変換係数データごとに初期値を選択する。
【０４８１】加算器７２は、レジスタ７１に保持された
加算結果データと、乗算器７３の乗算結果データと、を
順次加算し、加算結果データをレジスタ７１に出力す
る。このようにして、乗算器７３の乗算結果データが累
算される。
【０４８２】従って、加算器７２による最後の加算結果
データ（８番目の加算結果データ）が、画素データｘ０
である。
【０４８３】なお、レジスタ７１に順次入力される加算
結果データは、出力保持バッファ５５ａに順次出力され
る。
【０４８４】他の積和演算回路５４ｂ〜５４ｈの各々
も、８個の直交変換係数データＸ０〜Ｘ７を入力して、
積和演算回路５４ａと同様の動作をし、画素データｘ１
〜ｘ７を生成する。
【０４８５】なお、この場合、積和演算回路５４ａ〜５
４ｈは、８並列で積和演算を実行する。
【０４８６】さて、出力保持バッファ５５ａのセレクタ
７４は、制御回路５２からの制御信号に従って、レジス
タ７５に保持されているデータ、又は、積和累算器６８
が入力する加算結果データ、のいずれかを選択して、レ
ジスタ７５に出力する。
【０４８７】具体的には、加算器７２による最後の加算
結果データ（８番目の加算結果データ）が入力されたと
きは、セレクタ７４は、その最後の加算結果データを選
択し、レジスタ７５に保持させる。
【０４８８】セレクタ７４は、他の７個の加算結果デー
タについては選択せず、これらのデータはレジスタ７５
には保持されない。
【０４８９】つまり、レジスタ７５には、画素データだ
けが保持され、次の８個の直交変換係数データに対する
画素データが入力されたときに、更新される。
【０４９０】そして、レジスタ７５に保持された画素デ
ータｘ０は、出力選択回路５６へ出力される。
【０４９１】他の出力保持バッファ５５ｂ〜５５ｈの各
々も、出力保持バッファ５５ａと同様の動作をし、画素
データｘ１〜ｘ７を、出力選択回路５６へ出力する。
【０４９２】さて、次に、逆直交変換回路１５が、４×
４の逆直交変換モードにおいて、４×４の逆直交変換を
実行する場合を説明する。
【０４９３】図１４は、４×４の逆直交変換モードにお
ける図１０の逆直交変換回路１５の処理の説明図であ
る。なお、図１４において、図１２と同一の部分には、
同一の符号を付している。
【０４９４】入力ポート５１への直交変換係数データの
入力順序としては、４×４の逆直交変換モードにおいて
も、図５（ａ）〜（ｆ）に示したどの順序でも採用でき
る。
【０４９５】以下の説明では、図５（ｄ）の入力順序で
直交変換係数データが入力される例を挙げる。
【０４９６】さて、モード設定ポート５０に、４×４の
逆直交変換モードに設定するモード指示信号が入力され
る。
【０４９７】そうすると、制御回路５２の変換モード保
持回路７６は、逆直交変換回路１５を４×４の逆直交変
換モードに設定する。
【０４９８】まず、８個の直交変換係数データＸ０Ａ〜
Ｘ３Ａ、Ｘ０Ｂ〜Ｘ３Ｂを、１個づつ入力ポート５１へ
入力する。そして、入力回路５３は、８個の直交変換係
数データＸ０Ａ〜Ｘ３Ａ、Ｘ０Ｂ〜Ｘ３Ｂが揃うまで一
時保持する。
【０４９９】この場合、入力ポート５１には、直交変換
係数データＸ０Ａから順番に、Ｘ１Ａ、Ｘ２Ａ、Ｘ３
Ａ、Ｘ０Ｂ、Ｘ１Ｂ、Ｘ２Ｂ、Ｘ３Ｂ、と入力されると
する。
【０５００】入力回路５３は、８個の直交変換係数デー
タＸ０Ａ〜Ｘ３Ｂが揃うと、前半４個の直交変換係数デ
ータＸ０Ａ〜Ｘ３Ａを、積和演算回路５４ａ〜５４ｄの
各々に入力すると同時に、後半４個の直交変換係数デー
タＸ０Ｂ〜Ｘ３Ｂを、積和演算回路５４ｅ〜５４ｈの各
々に入力する。
【０５０１】そして、積和演算回路５４ａ〜５４ｄによ
り、４並列で積和演算を実行する。同時に、積和演算回
路５４ｅ〜５４ｈにより、４並列で積和演算を実行す
る。つまり、４×４の逆直交変換を２並列で実行する。
【０５０２】さて、積和演算回路５４ａに注目する。こ
の場合、４×４の逆直交変換が（数１３）に従うとして
説明する。このとき、（数１３）のｘ０〜ｘ３は、図１
４のｘ０Ａ〜ｘ３Ａに相当し、（数１３）のＸ０〜Ｘ３
は、図１４のＸ０Ａ〜Ｘ３Ａに相当する。
【０５０３】積和演算回路５４ａは、順次入力される４
個の直交変換係数データＸ０Ａ〜Ｘ３Ａと、４×４の逆
直交変換の４個の係数データ（１／√２）Ａ〜（１／√
２）Ｃと、を用いて、積和累算を実行し、各加算結果デ
ータを、出力保持バッファ５５ａに出力する。この点
は、（数１３）から容易に理解できる。
【０５０４】なお、最後の加算結果データが、画素デー
タｘ０Ａである。この点は、後で詳しく説明する。
【０５０５】出力保持バッファ５５ａは、最後の加算結
果データ、即ち、画素データｘ０Ａを保持し、出力選択
回路５６へ出力する。この点も、後で詳しく説明する。
【０５０６】なお、積和演算回路５４ｂ〜５４ｄも、積
和演算回路５４ａと同様の動作をし、出力保持バッファ
５５ｂ〜５５ｄも、出力保持バッファ５５ａと同様の動
作をする。
【０５０７】以上のようにして、積和演算回路５４ａ〜
５４ｄが、４個の直交変換係数データＸ０Ａ〜Ｘ３Ａを
入力して、４並列で積和累算を実行し、４個の画素デー
タｘ０Ａ〜ｘ３Ａを生成する。
【０５０８】さて、積和演算回路５４ｅに注目する。こ
の場合、４×４の逆直交変換が（数１３）に従うとして
説明する。このとき、（数１３）のｘ０〜ｘ３は、図１
４のｘ０Ｂ〜ｘ３Ｂに相当し、（数１３）のＸ０〜Ｘ３
は、図１４のＸ０Ｂ〜Ｘ３Ｂに相当する。
【０５０９】積和演算回路５４ｅは、順次入力される４
個の直交変換係数データＸ０Ｂ〜Ｘ３Ｂと、４×４の逆
直交変換の４個の係数データ（１／√２）Ａ〜（１／√
２）Ｃと、を用いて、積和累算を実行し、各加算結果デ
ータを、出力保持バッファ５５ｅに出力する。この点
は、（数１３）から容易に理解できる。
【０５１０】なお、最後の加算結果データが、画素デー
タｘ０Ｂである。この点は、後で詳しく説明する。
【０５１１】出力保持バッファ５５ｅは、最後の加算結
果データ、即ち、画素データｘ０Ｂを保持し、出力選択
回路５６へ出力する。この点も、後で詳しく説明する。
【０５１２】なお、積和演算回路５４ｆ〜５４ｈも、積
和演算回路５４ｅと同様の動作をし、出力保持バッファ
５５ｆ〜５５ｈも、出力保持バッファ５５ｅと同様の動
作をする。
【０５１３】以上のようにして、積和演算回路５４ｅ〜
５４ｈが、４個の直交変換係数データＸ０Ｂ〜Ｘ３Ｂを
入力して、４並列で積和累算を実行し、４個の画素デー
タｘ０Ｂ〜ｘ３Ｂを生成する。
【０５１４】さて、出力選択回路５６は、制御回路５２
からの制御信号に従って、出力保持バッファ５５ａ〜５
５ｈが出力した８個の画素データｘ０Ａ〜ｘ３Ｂから、
選択したデータを出力ポート５７へ出力する。
【０５１５】そうすると、出力選択回路５６により選択
された順番で、１個づつ画素データｘ０Ａ〜ｘ３Ｂが出
力ポート５７から出力される。
【０５１６】以上の処理を、図５（ｄ）の４列分繰り返
すことで、４画素×４ラインの２つのブロックに対し
て、４×４の逆直交変換が実行され、続いて、同様の処
理を４列分繰り返すことで、４画素×４ラインの２つの
ブロックに対して、４×４の逆直交変換が実行される。
【０５１７】これにより、図５（ｄ）の８画素×８ライ
ンのブロックを４分割した４画素×４ラインの４つのブ
ロックに対して、４×４の逆直交変換が実行されたこと
になり、６４個の画素データが生成される。
【０５１８】なお、画素データの入力順序は、図５
（ａ）〜（ｆ）のいずれでも、上記と同様に、２並列で
４×４の逆直交変換が実行され、６４個の画素データが
生成される。
【０５１９】さて、次に、図１３を用いて、積和演算回
路５４ａ及び出力保持バッファ５５ａの動作の詳細を説
明する。
【０５２０】この場合、４×４の逆直交変換モードが設
定され、図５（ｄ）の順序で画素データが入力され、
（数１３）に従い、４個の直交変換係数データＸ０Ａ〜
Ｘ３Ａに対して、４×４の逆直交変換を実行する例を挙
げる。
【０５２１】このため、図１３の積和演算回路５４ａ〜
５４ｄの各々において、４×４の逆直交変換係数記憶回
路６６には、（数１３）の４行４列の行列の対応する行
の係数データが格納されている。
【０５２２】４×４の逆直交変換モードが設定される例
を挙げるので、図１３の制御回路５２からの制御信号に
従い、セレクタ６７は、４×４逆直交変換係数記憶回路
６６を選択し、４×４逆直交変換係数記憶回路６６に格
納されている４個の係数データ（１／√２）Ａ〜（１／
√２）Ｃを、乗算器７３に順次出力する。
【０５２３】一方、乗算器７３には、入力回路５３か
ら、直交変換係数データＸ０Ａ〜Ｘ３Ａが順次入力され
る。
【０５２４】そして、乗算器７３は、順次入力される係
数データ（１／√２）Ａ〜（１／√２）Ｃと直交変換係
数データＸ０Ａ〜Ｘ３Ａとを乗算し、乗算結果データを
順次、加算器７２に出力する。
【０５２５】積和演算開始時は、制御回路５２からの制
御信号により、セレクタ６９は、初期値入力回路７０か
らの初期値を選択する。
【０５２６】このため、最初の乗算結果データが、加算
器７２に入力されるときは、加算器７２に、初期値が入
力される。
【０５２７】従って、積和演算開始時は、加算器７２
は、最初の乗算結果と初期値とを加算し、加算結果デー
タをレジスタ７１へ出力する。
【０５２８】この最初の加算結果データは、レジスタ７
１に保持される。この保持された最初の加算結果データ
は、出力保持バッファ５５ａ及びセレクタ６９に出力さ
れる。
【０５２９】その後、セレクタ６９は、次の列（図５
（ｄ）参照）の４個の直交変換係数データに対する積和
演算開始まで、レジスタ７１に順次保持される加算結果
データを選択し続ける。つまり、セレクタ６９は、４個
の直交変換係数データごとに初期値を選択する。
【０５３０】加算器７２は、レジスタ７１に保持された
加算結果データと、乗算器７３の乗算結果データと、を
順次加算し、加算結果データをレジスタ７１に出力す
る。このようにして、乗算器７３の乗算結果データが累
算される。
【０５３１】従って、加算器７２による最後の加算結果
データ（４番目の加算結果データ）が、画素データｘ０
Ａである。
【０５３２】なお、レジスタ７１に順次入力される加算
結果データは、出力保持バッファ５５ａに順次出力され
る。
【０５３３】他の積和演算回路５４ｂ〜５４ｄの各々
も、４個の直交変換係数データＸ０Ａ〜Ｘ３Ａを入力し
て、積和演算回路５４ａと同様の動作をし、画素データ
ｘ１Ａ〜ｘ３Ａを生成する。
【０５３４】なお、この場合、積和演算回路５４ａ〜５
４ｄは、４並列で積和演算を実行する。
【０５３５】さて、出力保持バッファ５５ａのセレクタ
７４は、制御回路５２からの制御信号に従って、レジス
タ７５に保持されているデータ、又は、積和累算器６８
が入力する加算結果データ、のいずれかを選択して、レ
ジスタ７５に出力する。
【０５３６】具体的には、加算器７２による最後の加算
結果データ（４番目の加算結果データ）が入力されたと
きは、セレクタ７４は、その最後の加算結果データを選
択し、レジスタ７５に保持させる。
【０５３７】セレクタ７４は、他の３個の加算結果デー
タについては選択せず、これらのデータはレジスタ７５
には保持されない。
【０５３８】つまり、レジスタ７５には、画素データだ
けが保持され、次の４個の直交変換係数データに対する
画素データが入力されたときに、更新される。
【０５３９】そして、レジスタ７５に保持された画素デ
ータｘ０Ａは、出力選択回路５６へ出力される。
【０５４０】他の出力保持バッファ５５ｂ〜５５ｄの各
々も、出力保持バッファ５５ａと同様の動作をし、画素
データｘ１Ａ〜ｘ３Ａを、出力選択回路５６へ出力す
る。
【０５４１】なお、４×４の逆直交変換モードにおける
積和演算回路５４ｅ〜５４ｈの詳細な動作及び出力保持
バッファ５５ｅ〜５５ｈの詳細な動作も、それぞれ、４
×４の逆直交変換モードにおける積和演算回路５４ａの
詳細な動作及び出力保持バッファ５５ａの詳細な動作と
同様である。
【０５４２】さて、次に、図１０の逆直交変換回路１５
による処理の流れを、図１２、図１４、及びフローチャ
ートを用いて説明する。図１５は、図１０の逆直交変換
回路１５のフローチャートである。
【０５４３】まず、ステップＳ５１にて、モード設定ポ
ート５０に、モード指示信号が入力されると、制御回路
５２は、そのモード指示信号に従って、８×８の逆直交
変換モード又は４×４の逆直交変換モード、のいずれか
にモードを設定する。
【０５４４】まず、８×８の逆直交変換モードに設定さ
れた場合を説明する。８×８の逆直交変換モードに設定
後（ステップＳ５１）、ステップＳ５２にて、演算が開
始される。
【０５４５】８×８の逆直交変換モードに設定されてい
るため、ステップＳ５４へ進む（ステップＳ５３）。
【０５４６】ステップＳ５４にて、入力ポート５１か
ら、８個の直交変換係数データが、入力回路５３へ与え
られる。
【０５４７】そして、入力回路５３は、８個の直交変換
係数データを、積和演算回路５４ａ〜５４ｈへ入力す
る。
【０５４８】ステップＳ５５にて、積和演算回路５４ａ
〜５４ｈの各々は、８個の直交変換係数データと、８×
８の逆直交変換の８個の係数データと、を使用して、８
並列で積和演算を実行する。これは、８個の直交変換係
数データに対する８×８の逆直交変換を実行することを
意味する。
【０５４９】８個の直交変換係数データに対する８×８
の逆直交変換は、８画素×８ラインのブロックに対し
て、実行される。
【０５５０】このため、８画素×８ラインのブロックに
対して、８×８の逆直交変換が終了していなければ、ス
テップＳ５４へ進む（ステップＳ５６）。
【０５５１】一方、８画素×８ラインのブロックに対し
て、８×８の逆直交変換が終了していれば、処理を終了
する（ステップＳ５６）。その結果、８×８の逆直交変
換の計６４個の画素データが生成される。
【０５５２】次に、４×４の逆直交変換モードに設定し
た場合について説明する。４×４の逆直交変換モードに
設定後（ステップＳ５１）、ステップＳ５２にて、演算
が開始される。
【０５５３】４×４の逆直交変換モードに設定されてい
るため、ステップＳ５７へ進む（ステップＳ５３）。
【０５５４】ステップＳ５７にて、入力ポート５１か
ら、８個の直交変換係数データが、入力回路５３へ与え
られる。
【０５５５】そして、ステップＳ５８にて、入力回路５
３は、前半の４個の直交変換係数データを、積和演算回
路５４ａ〜５４ｄへ入力すると同時に、後半の４個の直
交変換係数データを、積和演算回路５４ｅ〜５４ｈへ入
力する（８個の直交変換係数データを２分割して入
力）。
【０５５６】ステップＳ５９にて、積和演算回路５４ａ
〜５４ｄの各々は、前半の４個の直交変換係数データ
と、４×４の逆直交変換の４個の係数データと、を使用
して積和演算を４並列で実行すると同時に、積和演算回
路５４ｅ〜５４ｈの各々は、後半の４個の直交変換係数
データと、４×４の逆直交変換の４個の係数データと、
を使用して積和演算を４並列で実行する。
【０５５７】これは、４個の直交変換係数データに対す
る４×４の逆直交変換を２並列で実行することを意味す
る。
【０５５８】８画素×８ラインのブロックに対して、４
×４の逆直交変換が終了していなければ、ステップＳ５
７へ進む（ステップＳ６０）。
【０５５９】一方、８画素×８ラインのブロックに対し
て、４×４の逆直交変換が終了していれば、処理を終了
する（ステップＳ６０）。その結果、４×４の逆直交変
換の６４個の画素データが生成される。
【０５６０】さて、以上のように、本実施の形態では、
入力回路５３は、８×８の逆直交変換モードと、４×４
の逆直交変換モードと、で同じ数の８個の直交変換係数
データを受け、積和演算回路５４ａ〜５４ｈに対して、
各モードに適合した入力を実行する。
【０５６１】つまり、入力回路５３は、８×８の逆直交
変換モードでは、積和演算回路５４ａ〜５４ｈの各々
に、８個の直交変換係数データを入力する。そして、８
並列で積和演算が実行される。
【０５６２】一方、入力回路５３は、４×４の逆直交変
換モードでは、積和演算回路５４ａ〜５４ｄの各々に、
受けた８個の直交変換係数データのうちの４個の直交変
換係数データを入力し、同時に、積和演算回路５４ｅ〜
５４ｈの各々に、受けた８個の直交変換係数データのう
ちの他の４個の直交変換係数データを入力する。
【０５６３】そして、積和演算回路５４ａ〜５４ｄによ
り、４並列で積和演算が実行されると同時に、積和演算
回路５４ｅ〜５４ｈにより、４並列で積和演算が実行さ
れる。つまり、２並列で４×４の逆直交変換が実行され
る。
【０５６４】このため、８画素×８ラインのブロックの
データに対して、８×８の逆直交変換を施す場合と、８
画素×８ラインのブロックを４分割した４画素×４ライ
ンの４つのブロックのデータに対して、４×４の逆直交
変換を施す場合と、で逆直交変換回路１５の起動回数は
同一であり、１回である。
【０５６５】つまり、４×４の逆直交変換モードと８×
８の逆直交変換モードとで、同じレイテンシによる８画
素×８ラインのブロックに対する逆直交変換演算を可能
としている。
【０５６６】その結果、４×４の逆直交変換を実行する
際の処理速度の低下が抑えられ、処理の高速化を図るこ
とができる。
【０５６７】なお、従来では、４×４の逆直交変換を実
行するときは、８×８の逆直交変換を実行するときと比
較して、逆直交変換回路起動時のレイテンシは、４倍で
あり、特に、４×４の逆直交変換の処理速度の低下が問
題となっていた。
【０５６８】また、本実施の形態では、８×８の逆直交
変換モードと４×４の逆直交変換モードとで、同一の積
和演算回路５４ａ〜５４ｈを使用している。
【０５６９】このように、同一の積和演算回路５４ａ〜
５４ｈを、８×８の逆直交変換と、４×４の逆直交変換
と、で共用している。その結果、逆直交変換回路１５の
規模の増大を抑制できる。
【０５７０】また、８×８逆直交変換係数記憶回路６５
及び４×４逆直交変換係数記憶回路６６が追加されるだ
けであり、８×８逆直交変換装置と４×４逆直交変換装
置とを両方持つよりも面積の増加が少なく、回路面積の
小さな逆直交変換回路１５を得ることが可能である。
【０５７１】また、８×８の逆直交変換モードと４×４
の逆直交変換モードとで、入力回路５３へのデータの入
力順序を変える必要がなく、アドレス制御の容易化が可
能となる。つまり、８×８の逆直交変換モードと４×４
の逆直交変換モードとで、図５に示した、どの入力順序
でも採用できる。
【０５７２】さて、次に、本実施の形態における逆直交
変換回路１５の変形例を説明する。図１６は、本実施の
形態における逆直交変換回路１５の変形例のブロック図
である。なお、図１６において、図１２と同様の部分に
ついては、同一の符号を付して説明を適宜省略する。
【０５７３】図１６の変形例は、図１２の逆直交変換回
路１５において、積和演算回路５４ａ〜５４ｈと、出力
保持バッファ５５ａ〜５５ｈと、の間に、バタフライ演
算回路５８を設けたものである。
【０５７４】バタフライ演算回路５８は、高速アルゴリ
ズムに基づきバタフライ演算を実行する。この点を詳し
く説明する。
【０５７５】（数１０）は、高速アルゴリズムの適用に
より、次式に変形できる。
【数１４】 変形例における８×８逆直交変換係数記憶回路６５につ
いて説明する。この場合、（数１４）を例に挙げる。
【０５７６】積和演算回路５４ａでは、８×８逆直交変
換係数記憶回路６５は、（数１４）の上段の行列式の第
１項の４行４列の行列において、１行目の係数データを
記憶する。
【０５７７】積和演算回路５４ｂでは、８×８逆直交変
換係数記憶回路６５は、（数１４）の上段の行列式の第
１項の４行４列の行列において、２行目の係数データを
記憶する。
【０５７８】積和演算回路５４ｃでは、８×８逆直交変
換係数記憶回路６５は、（数１４）の上段の行列式の第
１項の４行４列の行列において、３行目の係数データを
記憶する。
【０５７９】積和演算回路５４ｄでは、８×８逆直交変
換係数記憶回路６５は、（数１４）の上段の行列式の第
１項の４行４列の行列において、４行目の係数データを
記憶する。
【０５８０】積和演算回路５４ｅでは、８×８逆直交変
換係数記憶回路６５は、（数１４）の上段の行列式の第
２項の４行４列の行列において、１行目の係数データを
記憶する。
【０５８１】積和演算回路５４ｆでは、８×８逆直交変
換係数記憶回路６５は、（数１４）の上段の行列式の第
２項の４行４列の行列において、２行目の係数データを
記憶する。
【０５８２】積和演算回路５４ｇでは、８×８逆直交変
換係数記憶回路６５は、（数１４）の上段の行列式の第
２項の４行４列の行列において、３行目の係数データを
記憶する。
【０５８３】積和演算回路５４ｈでは、８×８逆直交変
換係数記憶回路６５は、（数１４）の上段の行列式の第
２項の４行４列の行列において、４行目の係数データを
記憶する。
【０５８４】さて、バタフライ演算回路５８を設けたと
きの処理を説明する。この場合、（数１４）を例に挙げ
る。
【０５８５】本変形例では、バタフライ演算が実行され
るのは、８×８の逆直交変換モードであるため、８×８
の逆直交変換モードにおける処理を説明する。
【０５８６】まず、８×８の逆直交変換モードに設定す
る。処理開始とともに、８個の直交変換係数データＸ０
〜Ｘ７を１個ずつ入力ポート５１より入力する。
【０５８７】そして、入力回路５３で、８個の直交変換
係数データＸ０〜Ｘ７が揃うまで一時保持する。
【０５８８】そして、入力回路５３は、８個の直交変換
係数データＸ０〜Ｘ７のうちの４個の直交変換係数デー
タＸ０、Ｘ２、Ｘ４、Ｘ６を積和演算回路５４ａ〜５４
ｄに出力する。
【０５８９】同時に、入力回路５３は、８個の直交変換
係数データＸ０〜Ｘ７のうちの４個の直交変換係数デー
タＸ１、Ｘ３、Ｘ５、Ｘ７を積和演算回路５４ｅ〜５４
ｈに出力する。
【０５９０】積和演算回路５４ａ〜５４ｈによる演算結
果データは、バタフライ演算回路５８に入力され、バタ
フライ演算されて、生成された画素データは、出力保持
バッファ５５ａ〜５５ｈに保持される。
【０５９１】なお、４×４の逆直交変換モードでは、バ
タフライ演算は実行しないため、画素データは、バタフ
ライ演算回路５８を通過するだけである。
【０５９２】以上のように、バタフライ演算回路５８を
設けることで、８×８の逆直交変換演算の高速化を図る
ことができる。
【０５９３】さて、上記では、８×８の逆直交変換モー
ドと４×４の逆直交変換モードと、を有する逆直交変換
回路１５を例に挙げたが、本発明は、「Ｎ」を２のべき
乗としたときに、Ｎ×Ｎの逆直交変換モードとＮ／２×
Ｎ／２の逆直交変換モードと、を有する逆直交変換回路
にも適用できる。
【０５９４】また、上記した本実施の形態による逆直交
変換回路１５及びその変形例は、ソフトウェアで実現す
ることもできる。従って、本発明の適用は、ハードウェ
アに限定されるものではない。
【０５９５】同様に、本実施の形態による復号化装置
も、ソフトウェアで実現することもできるし、ハードウ
ェアで実現することもできる。
【０５９６】また、図１の逆直交変換変換回路７とし
て、本実施の形態による逆直交変換変換回路１５又はそ
の変形例を用いることができる。
【０５９７】（実施の形態３）
【０５９８】本発明の実施の形態３における符号化装置
の全体構成は、図１の符号化装置と同様である。従っ
て、実施の形態３の説明では、図１も用いる。
【０５９９】図１７は、本発明の実施の形態３における
図１の直交変換回路３のブロック図である。なお、図１
７において、図４と同様の部分については、同一の符号
を付して、説明を省略する。
【０６００】図１７に示すように、本実施の形態におけ
る直交変換回路３は、図４の直交変換回路の構成に、最
大値検出回路４０を加えたものである。以下、異なる点
を中心に説明する。
【０６０１】また、以下では、説明の便宜のため、入力
ポート３１には、図５（ｄ）の順序で、画素データが入
力される例を挙げる。
【０６０２】まず、８×８の直交変換モードに設定され
た場合の動作を説明する。最初に、図５（ｄ）の一列目
の８画素の画素データが、１個づつ入力ポート３１から
入力される。
【０６０３】そして、実施の形態１と同様にして、積和
演算回路３４ａ〜３４ｈにより、８個の直交変換係数デ
ータが生成され、出力バッファ３５ａ〜３５ｈから出力
選択回路３６へ出力される。
【０６０４】出力選択回路３６は、出力保持バッファ３
５ａ〜３５ｈが出力した８個の直交変換係数データを入
力して、選択した直交変換係数データを順番に最大値検
出回路４０に出力していく。
【０６０５】最大値検出回路４０は、順次入力される直
交変換係数データと、現在保持している最大値のデータ
とを比較することで、最大値を検出する。
【０６０６】ただし、一番最初に最大値検出回路４０に
出力される直交変換係数データについては、比較の対象
がないので、その直交変換係数データが最大値とされ
る。
【０６０７】このように、一列目の８画素の画素データ
に対する直交変換係数データが、出力選択回路３６から
出力され始めると、最大値検出回路４０は、最大値の検
出を開始する。
【０６０８】そして、最大値検出回路４０が、比較処理
を実行している最中も、入力ポート３１には、次々に、
画素データが入力され、直交変換が実行される。
【０６０９】８画素×８ラインの画素ブロックに対して
処理が終了したところで、６４個の直交変換係数データ
のうちの最大値が検出される。
【０６１０】なお、直交変換係数データは、最大値検出
回路４０を経由して、出力ポート３７へ出力される。
【０６１１】さて、次に、４×４の直交変換モードに設
定された場合の動作を説明する。最初に、図５（ｄ）の
一列目の８画素の画素データが、１個づつ入力ポート３
１から入力される。
【０６１２】そして、実施の形態１と同様にして、積和
演算回路３４ａ〜３４ｈにより、４×４の直交変換が２
並列で実行されて、８個の直交変換係数データが生成さ
れ、出力バッファ３５ａ〜３５ｈから出力選択回路３６
へ出力される。
【０６１３】出力選択回路３６は、出力保持バッファ３
５ａ〜３５ｈが出力した８個の直交変換係数データを入
力して、選択した直交変換係数データを順番に最大値検
出回路４０に出力していく。
【０６１４】最大値検出回路４０は、順次入力される直
交変換係数データと、現在保持している最大値のデータ
とを比較することで、最大値を検出する。
【０６１５】ただし、一番最初に最大値検出回路４０に
出力される直交変換係数データについては、比較の対象
がないので、その直交変換係数データが最大値とされ
る。
【０６１６】このように、一列目の８画素の画素データ
が、出力選択回路３６から出力され始めると、最大値検
出回路４０は、最大値の検出を開始する。
【０６１７】そして、最大値検出回路４０が、比較処理
を実行している最中も、入力ポート３１には、次々に、
画素データが入力され、直交変換が実行される。
【０６１８】なお、最大値検出回路４０は、４画素×４
ラインのブロック単位で、比較処理を行い、４画素×４
ラインのブロック単位で、最大値を検出する。
【０６１９】従って、例えば、図５（ｄ）の４列分の直
交変換演算を終了したところで、４画素×４ラインの２
つのブロックに対して４×４の直交変換が終了して、最
大値が２つ検出される。
【０６２０】引き続き、４列分の直交変換演算を終了し
たところで、４画素×４ラインの別の２つのブロックに
対して、４×４の直交変換が終了して、最大値が２つ検
出される。
【０６２１】このようにして、４画素×４ラインの４つ
のブロックに対して、４つの最大値が検出される。従っ
て、各最大値は、１６個の直交変換係数データのうちの
最大値である。
【０６２２】なお、直交変換係数データは、最大値検出
回路４０を経由して、出力ポート３７へ出力される。
【０６２３】さて、次に、実施の形態３における図１の
直交変換回路３の処理の流れを、図１７及びフローチャ
ートを用いて説明する。
【０６２４】図１８は、実施の形態３における図１の直
交変換回路３のフローチャートである。
【０６２５】まず、ステップＳ１にて、モード設定ポー
ト３０に、モード指示信号が入力されると、制御回路３
２は、そのモード指示信号に従って、８×８の直交変換
モード又は４×４の直交変換モード、のいずれかにモー
ドを設定する。
【０６２６】まず、８×８の直交変換モードに設定され
た場合を説明する。８×８の直交変換モードに設定後
（ステップＳ１）、ステップＳ２にて、演算が開始され
る。
【０６２７】８×８の直交変換モードに設定されている
ため、ステップＳ４へ進む（ステップＳ３）。
【０６２８】ステップＳ４にて、入力ポート３１から、
８画素の画素データが、入力回路３３へ与えられる。
【０６２９】そして、入力回路３３は、８画素の画素デ
ータを、積和演算回路３４ａ〜３４ｈへ入力する。
【０６３０】ステップＳ５にて、積和演算回路３４ａ〜
３４ｈの各々は、８画素の画素データと、８×８の直交
変換の８個の係数データと、を使用して、８並列で積和
演算を実行する。これは、８画素の画素データに対する
８×８の直交変換を実行することを意味する。そして、
８個の直交変換係数データが生成される。
【０６３１】この８個の直交変換係数データは、出力選
択回路３６から、最大値検出回路４０へ順次出力され
る。
【０６３２】ステップＳ６にて、最大値検出回路４０
は、出力選択回路３６から入力される直交変換係数デー
タと、現在保持している最大値とを比較する。
【０６３３】比較の結果、新たに入力される直交変換係
数データが、現在保持している最大値より大きいとき
は、最大値を更新する（ステップＳ７）。
【０６３４】一方、比較の結果、新たに入力される直交
変換係数データが、現在保持している最大値より小さい
ときは、現在保持しているその最大値の保持を維持す
る。
【０６３５】最大値検出回路４０が最大値検出のための
比較処理を実行している間にも、８画素×８ラインの画
素ブロックに対して、８×８の直交変換が終了していな
ければ（ステップＳ８）、入力ポート３１には、画素デ
ータが入力され（ステップＳ４）、直交変換が実行され
る（ステップＳ５）。
【０６３６】一方、８画素×８ラインの画素ブロックに
対して、８×８の直交変換が終了していれば、処理を終
了する（ステップＳ８）。その結果、８×８の直交変換
の計６４個の直交変換係数と、８画素×８ラインの画素
ブロックに対する６４個の直交変換係数のうちの最大値
が検出される。
【０６３７】次に、４×４の直交変換モードに設定した
場合について説明する。４×４の直交変換モードに設定
後（ステップＳ１）、ステップＳ２にて、演算が開始さ
れる。
【０６３８】４×４の直交変換モードに設定されている
ため、ステップＳ９へ進む（ステップＳ３）。
【０６３９】ステップＳ９にて、入力ポート３１から、
８画素の画素データが、入力回路３３へ与えられる。
【０６４０】そして、ステップＳ１０にて、入力回路３
３は、前半の４画素の画素データを、積和演算回路３４
ａ〜３４ｄへ入力すると同時に、後半の４画素の画素デ
ータを、積和演算回路３４ｅ〜３４ｈへ入力する（８画
素のデータを２分割して入力）。
【０６４１】ステップＳ１１にて、積和演算回路３４ａ
〜３４ｄの各々は、前半の４画素の画素データと、４×
４の直交変換の４個の係数データと、を使用して積和演
算を４並列で実行すると同時に、積和演算回路３４ｅ〜
３４ｈの各々は、後半の４画素の画素データと、４×４
の直交変換の４個の係数データと、を使用して積和演算
を４並列で実行する。
【０６４２】これは、４画素の画素データに対する４×
４の直交変換を２並列で実行することを意味する。そし
て、８個の直交変換係数データが生成される。
【０６４３】この８個の直交変換係数データは、出力選
択回路３６から、最大値検出回路４０へ出力される。
【０６４４】ステップＳ１２にて、最大値検出回路４０
は、出力選択回路３６から入力される直交変換係数デー
タと、現在保持している最大値とを比較する。
【０６４５】この場合、最大値検出回路４０は、４画素
×４ラインのブロック単位で最大値を検出する。
【０６４６】従って、最大値検出回路４０は、４画素×
４ラインのブロック単位で最大値を保持している。
【０６４７】比較の結果、新たに入力される直交変換係
数データが、現在保持している最大値より大きいとき
は、最大値を更新する（ステップＳ１３）。
【０６４８】一方、比較の結果、新たに入力される直交
変換係数データが、現在保持している最大値より小さい
ときは、現在保持しているその最大値の保持を維持す
る。
【０６４９】最大値検出回路４０が最大値検出のための
比較処理を実行している間にも、８画素×８ラインの画
素ブロックに対して、４×４の直交変換が終了していな
ければ（ステップＳ１４）、入力ポート３１には、画素
データが入力され（ステップＳ９）、直交変換が実行さ
れる（ステップＳ１１）。
【０６５０】一方、８画素×８ラインの画素ブロックに
対して、４×４の直交変換が終了していれば、処理を終
了する（ステップＳ１４）。その結果、４×４の直交変
換の計６４個の直交変換係数と、４画素×４ラインの４
つのブロックに対する４つの最大値が検出される。従っ
て、各最大値は、１６個の直交変換係数データのうちの
最大値である。
【０６５１】以上のように、本実施の形態では、８×８
の直交変換モードにおいて、直交変換を実行しながら、
最大値を検出しているので、直交変換の後に、８画素×
８ラインの画素ブロックの全ての直交変換係数を比較し
て最大値を求める場合と比べて、全体としての処理時間
を短縮できる。
【０６５２】また、４×４の直交変換モードにおいて、
直交変換を実行しながら、最大値を検出しているので、
直交変換の後に、４画素×４ラインのブロックの全ての
直交変換係数を比較して最大値を求める場合と比べて、
全体としての処理時間を短縮できる。
【０６５３】また、直交変換後、量子化前において、量
子化値と、８画素×８ラインの画素ブロックの直交変換
係数の最大値と、を比較して、直交変換係数の最大値が
量子化値よりも小さければ、その画素ブロックについて
は、量子化の演算を行うことなく、８×８の直交変換係
数の全ての値を「０」にするという処理が可能である。
その結果、ＩＮＴＥＲ画像の量子化における処理時間の
削減が可能となる。
【０６５４】なお、ＩＮＴＥＲ画像の符号化おいては、
直流成分と交流成分とで、量子化値が同じであるため、
８画素×８ラインの画素ブロックの全ての直交変換係数
の中から最大値を検出することは、ＩＮＴＥＲ画像の符
号化に有効である。
【０６５５】また、直交変換後、量子化前において、４
画素×４ラインの４つのブロック毎に、量子化値と直交
変換係数の最大値と、を比較して、直交変換係数の最大
値が量子化値よりも小さいブロックについては、量子化
の演算を行うことなく、４×４の直交変換係数の全ての
値を「０」にするという処理が可能である。その結果、
ＩＮＴＥＲ画像の量子化における処理時間の削減が可能
となる。
【０６５６】なお、ＩＮＴＥＲ画像の符号化おいては、
直流成分と交流成分とで、量子化値が同じであるため、
４画素×４ラインのブロックの全ての直交変換係数の中
から最大値を検出することは、ＩＮＴＥＲ画像の符号化
に有効である。
【０６５７】ここで、量子化値とは、量子化の際に直交
変換係数を割るときの除数の値である。
【０６５８】さて、４×４の直交変換モードのときに、
最大値検出回路４０が、８画素×８ラインの画素ブロッ
クに対する６４個の直交変換係数データの中から最大値
を検出するようにすることもできる。
【０６５９】この場合は、４×４の直交変換モードにお
いて、４画素×４ラインの４つのブロック毎に最大値を
求める場合と比べて、量子化値との比較回数を減らすこ
とができる。その結果、ＩＮＴＥＲ画像において、量子
化値との比較処理の高速化を図ることができる。
【０６６０】また、８×８の直交変換モード及び４×４
の直交変換モードにおいて、最大値検出回路４０が、直
交変換係数データから直流成分を除いた交流成分の最大
値を求めるようにすることもできる。
【０６６１】この場合は、直交変換後、量子化前におい
て、量子化値と、８画素×８ラインの画素ブロックの交
流成分の最大値と、を比較して、交流成分の最大値が量
子化値よりも小さければ、その画素ブロックについて
は、量子化の演算を行うことなく、８×８の直交変換の
交流成分の全ての値を「０」にするという処理が可能で
ある。その結果、ＩＮＴＲＡ画像の量子化における処理
時間の削減が可能となる。
【０６６２】また、この場合、直交変換後、量子化前に
おいて、４画素×４ラインの４つのブロック毎に、量子
化値と交流成分の最大値と、を比較して、交流成分の最
大値が量子化値よりも小さいブロックについては、量子
化の演算を行うことなく、４×４の直交変換の交流成分
の全ての値を「０」にするという処理が可能である。そ
の結果、ＩＮＴＲＡ画像の量子化における処理時間の削
減が可能となる
【０６６３】なお、ＩＮＴＲＡ画像の符号化おいては、
直流成分と交流成分とで、量子化値が異なるため、交流
成分の中から最大値を検出することは、ＩＮＴＲＡ画像
の符号化おいて有効である。
【０６６４】また、４×４の直交変換モードのときに、
最大値検出回路４０が、８画素×８ラインの画素ブロッ
クに対する６０個の交流成分の中から最大値を検出する
ようにすることもできる。
【０６６５】この場合は、４×４の直交変換モードにお
いて、４画素×４ラインの４つのブロック毎に交流成分
の最大値を求める場合と比べて、量子化値との比較回数
を減らすことができる。その結果、ＩＮＴＲＡ画像にお
いて、量子化値との比較処理の高速化を図ることができ
る。
【０６６６】なお、交流成分のみの最大値を検出するモ
ードは、８×８の直交変換モードにおいても４×４の直
交変換モードにおいても共通である。
【０６６７】また、本実施の形態においても、図９に示
したように、バタフライ演算回路を、入力回路３３と積
和演算回路３４ａ〜３４ｈとの間に設けることもでき
る。そうすれば、８×８の直交変換演算の高速化を図る
ことができる。
【０６６８】また、上記では、８×８の直交変換モード
と４×４の直交変換モードと、を有する直交変換回路３
を例に挙げたが、本発明は、「Ｎ」を２のべき乗とした
ときに、Ｎ×Ｎの直交変換モードとＮ／２×Ｎ／２の直
交変換モードと、を有する直交変換回路にも適用でき
る。
【０６６９】また、本実施の形態による直交変換回路３
は、ソフトウェアで実現することもできる。従って、本
発明の適用は、ハードウェアに限定されるものではな
い。
【０６７０】同様に、本実施の形態による符号化装置
も、ソフトウェアで実現することもできるし、ハードウ
ェアで実現することもできる。
【０６７１】なお、８×８の直交変換モード、又は、４
×４の直交変換モード、のいずれにおいても、入力回路
３３、積和演算回路３４ａ〜３４ｈ、及び、出力保持バ
ッファ３５ａ〜３５ｈ、の動作は、実施の形態１と同様
である。
【０６７２】また、本実施の形態による直交変換回路
は、実施の形態１による直交変換回路の全ての構成を具
備している。従って、本実施の形態では、実施の形態１
と同様の効果をも奏する。
【０６７３】（実施の形態４）
【０６７４】次世代の符号化方式においては、４画素×
４ラインの直交変換が採用される可能性がある。
【０６７５】この次世代の符号化方式では、ブロックサ
イズを小さく出来たことで色差ブロックについては直流
成分と交流成分とを分割して可変長符号化を行うことが
考えられる。
【０６７６】これは、符号量低減のために色差成分に関
して交流成分を送信せずに直流成分だけ送信することを
可能とする。
【０６７７】ブロックサイズが４画素×４ラインと小さ
い上、色差成分は視覚的にその差を認識しにくいので、
多くの場合において直流成分だけでも遜色ない動画像が
復号できるからである。
【０６７８】ただし、このときは更なる符号量低減のた
めに、直流成分に関しては可変長符号化前に別の変換
（特定の演算）を求められることが考えられる。
【０６７９】西暦２００２年現在、このような処理に対
応した直交変換装置は無い。本実施の形態では、このよ
うな次世代の符号化方式にも対応し得る直交変換回路を
提供する。
【０６８０】本発明の実施の形態４における符号化装置
の全体構成は、図１の符号化装置と同様である。従っ
て、実施の形態４の説明では、図１も用いる。
【０６８１】図１９は、本発明の実施の形態４における
図１の直交変換回路３のブロック図である。なお、図１
９において、図４と同様の部分については、同一の符号
を付して、説明を省略する。
【０６８２】図１９に示すように、本実施の形態におけ
る直交変換回路３は、図４の直交変換回路の構成に、直
流成分演算回路４１、及び、ＤＣ演算設定ポート９４、
を加え、さらに、制御回路３２に、直流成分演算設定回
路（ＤＣ演算設定回路）９５、及び、カウンタ９６を設
けたものである。
【０６８３】８×８の直交変換モードの動作は、実施の
形態１と同様であり、説明を省略する。なお、８×８の
直交変換モードでは、出力選択回路３６が選択して出力
する直交変換係数データは、直流成分演算回路４１を通
過して、出力ポート３７から出力される。以下、異なる
点を中心に説明する。
【０６８４】４×４の直交変換モードに設定され、か
つ、特定演算を実行するモードに設定された場合を説明
する。
【０６８５】なお、ＤＣ演算設定ポート９４へ、特定演
算の実行を指示する信号が入力されたときに、直流成分
演算設定回路９５は、直交変換回路３を特定演算を実行
するモードに設定する。
【０６８６】さて、実施の形態１と同様にして、積和演
算回路３４ａ〜３４ｈによって生成された８個の直交変
換係数データは、出力保持バッファ３５ａ〜３５ｈによ
り、出力選択回路３６へ出力される。
【０６８７】そして、制御回路３２からの制御信号に従
い、出力選択回路３６は、入力された８個の直交変換係
数データを、直流成分演算回路４１に、次々に出力す
る。
【０６８８】なお、入力回路３３、積和演算回路３４ａ
〜３４ｈ、及び、出力バッファ３５ａ〜３５ｈによる処
理は、実施の形態１と同様である。
【０６８９】直流成分演算回路４１では、交流成分は出
力ポート３７へそのまま渡されるが、直流成分は出力ポ
ート３７へ渡されるとともに別途保存される。この場合
の処理の一例を説明する。
【０６９０】ここで、積和演算回路３４ａ〜３４ｈは、
図２（ｃ）の１列目、２列目、…、８列目、と直交変換
係データを生成していくものとする。
【０６９１】また、積和演算回路３４ａ〜３４ｈは、そ
れぞれ、図２（ｃ）の１行目の直交変換係数データ、２
行目の直交変換係数データ、３行目の直交変換係数デー
タ、４行目の直交変換係数データ、５行目の直交変換係
数データ、６行目の直交変換係数データ、７行目の直交
変換係数データ、８行目の直交変換係数データ、を生成
するとする。
【０６９２】そして、出力選択回路３６は、制御回路３
２の制御信号に従って、積和演算回路３４ａが生成した
直交変換係数データ、積和演算回路３４ｂが生成した直
交変換係数データ、…、積和演算回路３４ｈが生成した
直交変換係数データ、というように、上段に位置する積
和演算回路が生成した直交変換係数データから順番に、
直流成分演算回路４１へ出力するとする。
【０６９３】そうすれば、出力選択回路３６から出力さ
れる直交変換係数データを計数することで、直流成分を
特定できる。
【０６９４】この計数は、カウンタ９６が実行する。そ
して、制御回路３２は、その計数値により、直流成分を
特定し、直流成分演算回路４１に対して、直流成分を保
持する命令を出す。
【０６９５】直流成分演算回路４１は、以上のようにし
て、直流成分を保持する。
【０６９６】さて、ここで、以下の説明の便宜のため、
入力ポート３１への画素データの入力順序は、図５
（ｄ）に示した順序であるとする。
【０６９７】そうすると、図５（ｄ）の５列目の画素デ
ータに対して処理が終了したところで、直流成分演算回
路４１では、４つの直流成分が揃う。
【０６９８】直流成分演算回路４１は、４つの直流成分
が揃ったところで、それらに特定の演算を施し、演算後
のデータを保持しておく。特定の演算として、例えば、
１次元アダマール変換などを実行する。
【０６９９】図５（ｄ）の６〜８列目の画素データにつ
いては、直流成分に対する特定の演算と並行して直交変
換を行い、４画素×４ラインの４つのブロックに対する
直交変換演算を実現する。
【０７００】さて、次に、本実施の形態における図１９
の直交変換回路の処理の流れを、図１９及びフローチャ
ートを用いて説明する。
【０７０１】図２０は、実施の形態４における図１９の
直交変換回路のフローチャートである。
【０７０２】図２０において、８×８の直交変換モード
のときの処理は、実施の形態１と同様なので説明を省略
する（図８参照）。
【０７０３】４×４の直交変換モード、及び、特定演算
を実行するモード、に設定した場合について説明する。
これらのモードに設定後（ステップＳ１）、ステップＳ
２にて、演算が開始される。
【０７０４】４×４の直交変換モードに設定されている
ため、ステップＳ７へ進む（ステップＳ３）。
【０７０５】ステップＳ７にて、入力ポート３１から、
８画素の画素データが、入力回路３３へ与えられる。
【０７０６】そして、ステップＳ８にて、入力回路３３
は、前半の４画素の画素データを、積和演算回路３４ａ
〜３４ｄへ入力すると同時に、後半の４画素の画素デー
タを、積和演算回路３４ｅ〜３４ｈへ入力する（８画素
のデータを２分割して入力）。
【０７０７】ステップＳ９にて、積和演算回路３４ａ〜
３４ｄの各々は、前半の４画素の画素データと、４×４
の直交変換の４個の係数データと、を使用して積和演算
を４並列で実行すると同時に、積和演算回路３４ｅ〜３
４ｈの各々は、後半の４画素の画素データと、４×４の
直交変換の４個の係数データと、を使用して積和演算を
４並列で実行する。
【０７０８】これは、４画素の画素データに対する４×
４の直交変換を２並列で実行することを意味する。
【０７０９】積和演算回路３４ａ〜３４ｈが生成した８
個の直交変換係数データは、出力選択回路３６により、
直流成分演算回路４１に入力される。
【０７１０】直流成分演算回路４１は、順次入力される
直交変換係数データのうち、直流成分は別途保持し（ス
テップＳ１１）、直流成分及び交流成分を出力ポート３
７へ出力する（ステップＳ１０）。
【０７１１】そして、８画素×８ラインの画素ブロック
に対して、４×４の直交変換が終了していなければ、ス
テップＳ７へ進む（ステップＳ１４）。
【０７１２】ここで、ステップＳ１３にて、４つの直流
成分が揃ったところで（ステップＳ１２）、直流成分演
算回路４１は、特定の演算を実行し、演算後のデータを
保持する。
【０７１３】例えば、入力ポート３１への画素データの
入力順序が、図５（ｄ）に示した順序であるとすると、
５列目の画素データに対して処理が終了したところで、
４つの直流成分が揃う。そして、特定の演算を開始す
る。
【０７１４】特定の演算を開始したときは、まだ、６〜
８列目の画素データに対する処理は完了していないの
で、引き続き、直交変換演算が実行される（ステップＳ
１４）。
【０７１５】従って、図５（ｄ）の６〜８列目の画素デ
ータについては、直流成分に対する特定の演算と並行し
て、直交変換が実行される。
【０７１６】そして、８画素×８ラインの画素ブロック
に対して、４×４の直交変換が終了すれば、処理を終了
する（ステップＳ１４）。その結果、最終的には、４×
４の直交変換の６４個の直交変換係数データと、特定の
演算による４個の結果データと、が生成されることにな
る。
【０７１７】この６４個の直交変換係数データと特定の
演算の４個の結果データと、は出力ポート３７から外部
へ出力される。
【０７１８】さて、以上のように、本実施の形態では、
４×４の直交変換モードにおいて、４画素×４ラインの
４つのブロックに対する全ての（６４個の）直交変換係
数が生成される前に、特定の演算の実行が開始される。
【０７１９】つまり、４×４の直交変換を実行しなが
ら、直流成分に対する特定の演算が実行されることにな
る。
【０７２０】その結果、４画素×４ラインの４つのブロ
ックに対する全ての（６４個の）直交変換係数が生成さ
れた後に、４個の直流成分を探して特定の演算を実行す
る場合と比べて、全体としての処理時間を短縮でき、高
速な処理が可能となる。
【０７２１】ここで、４×４の直交変換モードのとき
に、４画素×４ラインの４つのブロックに対して生成さ
れた６４個の直交変換係数から、４個の直流成分を取り
除いた６０個の交流成分と、特定の演算の結果データ
と、を出力ポート３７から外部へ出力するようにするこ
ともできる。
【０７２２】このようにすることで、次世代の符号化方
式における色差成分の符号化に適したものとなり、有効
である。
【０７２３】つまり、次世代の符号化方式でも、色差成
分の交流成分と、特定の演算後の直流成分と、を可変長
符号化して送信することもあり得るので、直流成分を取
った交流成分を出力することは、次世代の符号化方式に
有効となる。
【０７２４】なお、直交変換回路３が、直流成分を含む
６４個の直交変換係数データを、出力ポート３７から出
力するようにすると、例えば、可変長符号化回路５は、
可変長符号化を実行する前に、この６４個の直交変換係
数データから４個の直流成分を探し、取り除いて、その
後、可変長符号化を実行しなければならない。
【０７２５】そうすると、この４個の直流成分を、探し
て取り除くための時間が余分にかかることになる。
【０７２６】例えば、出力選択回路３６が、直流成分を
取り除き、この直流成分と交流成分とを、直流成分演算
回路４１に渡し、直流成分演算回路４１が、その直流成
分を保持するとともに、その交流成分を出力ポート３７
に出力すれば、その後の直流成分の探索時間を削除でき
る。
【０７２７】さて、上記では、直流成分演算回路４１
は、４つの直流成分が揃ってから、特定の演算の実行を
開始した。
【０７２８】しかし、例えば、２つの直流成分が揃え
ば、特定の演算の実行を開始できる場合もある。このと
きは、２つの直流成分が揃ったところで、特定の演算の
実行を開始することもできる。
【０７２９】このように、必ずしも、４つの直流成分が
揃うのを待つ必要はない。つまり、直流成分演算回路４
１は、特定の演算の実行が開始できる数の直流成分を取
得したときに、特定の演算の実行を開始できる。
【０７３０】なお、本実施の形態においても、図９に示
したように、バタフライ演算回路を、入力回路３３と積
和演算回路３４ａ〜３４ｈとの間に設けることもでき
る。そうすれば、８×８の直交変換演算の高速化を図る
ことができる。
【０７３１】また、上記では、８×８の直交変換モード
と４×４の直交変換モードと、を有する直交変換回路３
を例に挙げたが、本発明は、「Ｎ」を２のべき乗とした
ときに、Ｎ×Ｎの直交変換モードとＮ／２×Ｎ／２の直
交変換モードと、を有する直交変換回路にも適用でき
る。
【０７３２】また、本実施の形態による直交変換回路３
は、ソフトウェアで実現することもできる。従って、本
発明の適用は、ハードウェアに限定されるものではな
い。
【０７３３】同様に、本実施の形態による符号化装置
も、ソフトウェアで実現することもできるし、ハードウ
ェアで実現することもできる。
【０７３４】なお、８×８の直交変換モード、又は、４
×４の直交変換モード、のいずれにおいても、入力回路
３３、積和演算回路３４ａ〜３４ｈ、及び、出力保持バ
ッファ３５ａ〜３５ｈ、の動作は、実施の形態１と同様
である。
【０７３５】また、本実施の形態による直交変換回路
は、実施の形態１による直交変換回路の全ての構成を具
備している。従って、本実施の形態では、実施の形態１
と同様の効果をも奏する。
【０７３６】（実施の形態５）
【０７３７】次世代の符号化方式においては、４画素×
４ラインの直交変換が採用される可能性がある。
【０７３８】この次世代の符号化方式では、ブロックサ
イズを小さく出来たことで色差ブロックについては直流
成分と交流成分とを分割して可変長符号化を行うことが
考えられる。
【０７３９】これは、符号量低減のために色差成分に関
して交流成分を送信せずに直流成分だけ送信することを
可能とする。
【０７４０】ブロックサイズが４画素×４ラインと小さ
い上、色差成分は視覚的にその差を認識しにくいので、
多くの場合において直流成分だけでも遜色ない動画像が
復号できるからである。
【０７４１】ただし、このときは更なる符号量低減のた
めに、直流成分に関しては可変長符号化前に別の変換
（特定の演算）を求められることが考えられる。
【０７４２】西暦２００２年現在、このような次世代の
符号化方式に対応した逆直交変換装置は無い。本実施の
形態では、このような次世代の符号化方式にも対応し得
る逆直交変換回路を提供する。
【０７４３】本発明の実施の形態５における復号化装置
の全体構成は、図１０の復号化装置と同様である。従っ
て、実施の形態５の説明では、図１０も用いる。
【０７４４】図２１は、本発明の実施の形態５における
図１０の逆直交変換回路１５のブロック図である。な
お、図２１において、図１２と同様の部分については、
同一の符号を付して、説明を省略する。
【０７４５】図２１に示すように、本実施の形態におけ
る逆直交変換回路１５は、図１２の逆直交変換回路の構
成に、直流成分演算回路６１、ＤＣ演算設定ポート７
７、４データ入力ポート６０、及び、ＤＣ情報入力ポー
ト９９、を加え、さらに、制御回路５２に、直流成分演
算設定回路（ＤＣ演算設定回路）７８、及び、カウンタ
７９を設けたものである。
【０７４６】８×８の逆直交変換モードの動作は、実施
の形態２と同様であり、説明を省略する。なお、８×８
の逆直交変換モードでは、直流成分演算回路６１は動作
しない。以下、異なる点を中心に説明する。
【０７４７】４×４の逆直交変換モードに設定され、か
つ、特定演算を実行するモードに設定された場合を説明
する。
【０７４８】この場合、入力ポート５１に入力されるデ
ータの直流成分の位置には、特定データ（例えば、
「０」）が挿入されているとする。
【０７４９】また、以下では、説明の便宜のため、図５
（ｄ）の８画素×８ラインの画素ブロックを、６４個の
直交変換係数データからなるブロックと考えた場合に、
図５（ｄ）の順序で、入力ポート５１にデータを入力す
るとする。ただし、直流成分の位置には、特定データが
挿入されているとする。
【０７５０】なお、ＤＣ演算設定ポート７７へ、特定演
算の実行を指示する信号が入力されたときに、直流成分
演算設定回路７８は、逆直交変換回路１５を特定演算を
実行するモードに設定する。
【０７５１】まず、４データ入力ポート６０から、直流
成分演算回路６１に、直流成分を導出する元になる４つ
のデータ（実施の形態４の特定の演算の４個の結果デー
タに相当）を入力する（特定演算を行うための４データ
の設定）。
【０７５２】以下では、このような、直流成分を導出す
る元になるデータを、「元データ」と呼ぶ。
【０７５３】直流成分演算回路６１は、４つの元データ
が揃ったところで、特定の演算の実行を開始する。特定
の演算として、例えば、１次元逆アダマール変換などを
実行する。直流成分演算回路６１は、特定の演算の結果
（直交変換係数の直流成分）、を保持する。
【０７５４】次に、入力ポート５１に、図５（ｄ）の１
列目の８個のデータを１個づつ入力する。なお、この８
個のデータが、全て直交変換係数データである場合は、
その８個のデータが入力されている間に、直流成分演算
回路６１が、特定の演算を実行するようにすることもで
きる。
【０７５５】入力ポート５１に入力されるデータの直流
成分の位置に特定データが挿入されている場合は、制御
回路５２の指示に従って、入力回路５３は、直流成分の
位置に、直流成分演算回路６１が導出した直流成分を上
書きする。
【０７５６】入力ポート５１に入力されるデータの直流
成分の位置に特定データが挿入されている場合は、この
ようにして、入力回路５３に、８個の直交変換係数デー
タが揃う。
【０７５７】なお、制御回路５２は、ＤＣ情報入力ポー
ト９９から入力されるＤＣ情報により、直流成分の位置
には直流成分がなく特定データが挿入されていることを
把握する。
【０７５８】また、直流成分が入力される順番は決まっ
ているので、カウンタ７９により、入力ポート５１に入
力されるデータを数えておけば、容易に直流成分の位置
を検出できる。
【０７５９】以上のように、入力回路５３が入力ポート
５１から８個のデータの受付を完了する前に、直流成分
演算回路６１は、特定の演算の実行を開始する。
【０７６０】さて、入力回路５３は、８個の直交変換係
数データが揃ったら、実施の形態２と同様に、４個の直
交変換係数データを、積和演算回路５４ａ〜５４ｄへ出
力すると同時に、他の４個の直交変換係数データを、積
和演算回路５４ｅ〜５４ｈへ出力する。その後の処理
は、実施の形態２と同様であり、説明を省略する。
【０７６１】そして、図５（ｄ）の２列目から８列目の
データに対して処理を終了したところで、６４個の画素
データが揃う。
【０７６２】さて、次に、本実施の形態における図２１
の逆直交変換回路の処理の流れを、図２１及びフローチ
ャートを用いて説明する。
【０７６３】図２２は、実施の形態５における図２１の
逆直交変換回路のフローチャートである。
【０７６４】図２２において、８×８の逆直交変換モー
ドのときの処理は、実施の形態２と同様なので説明を省
略する（図１５参照）。
【０７６５】以下では、説明の便宜のため、図５（ｄ）
の８画素×８ラインの画素ブロックを、６４個の直交変
換係数データからなるブロックと考えた場合に、図５
（ｄ）の順序で、入力ポート５１にデータを入力すると
する。ただし、直流成分の位置には、特定データが挿入
されているとする。
【０７６６】４×４の逆直交変換モード、及び、特定演
算を実行するモード、に設定した場合について説明す
る。これらのモードに設定後（ステップＳ５１）、ステ
ップＳ５２にて、演算が開始される。
【０７６７】４×４の逆直交変換モードに設定されてい
るため、ステップＳ５７へ進む（ステップＳ５３）。
【０７６８】ステップＳ５７にて、４データ入力ポート
６０から、直流成分演算回路６１に、４つの元データを
入力する（特定演算を行うための４データの設定）。
【０７６９】ステップＳ５８にて、直流成分演算回路６
１は、４つの元データが揃ったところで、特定の演算の
実行を開始する。そして、直流成分演算回路６１は、特
定の演算の結果（直交変換係数の直流成分）、を保持す
る。
【０７７０】次に、ステップＳ５９にて、入力ポート５
１に、図５（ｄ）の一列目の８個のデータを１個づつ入
力する。なお、この８個のデータが、全て直交変換係数
データである場合は、その８個のデータが入力されてい
る間に、直流成分演算回路６１が、特定の演算を実行す
るようにすることもできる。
【０７７１】ステップＳ６０にて、制御回路５２は、入
力ポート５１に入力されるデータの直流成分の位置に特
定データが挿入されている場合は、入力回路５３に対し
て、直流成分の位置の特定データに、直流成分演算回路
６１が導出した直流成分を上書きするように命令する。
【０７７２】この命令に従い、ステップＳ６１にて、入
力回路５３は、直流成分の位置の特定データに、直流成
分演算回路６１が導出した直流成分を上書きする。
【０７７３】入力ポート５１に入力されるデータの直流
成分の位置に特定データが挿入されている場合は、この
ようにして、入力回路５３に、８個の直交変換係数デー
タが揃う。
【０７７４】以上のように、入力回路５３が入力ポート
５１から８個のデータの受付を完了する前に、直流成分
演算回路６１は、特定の演算の実行を開始する。
【０７７５】ステップＳ６２にて、８個の直交変換係数
データが揃ったら、入力回路５３は、実施の形態２と同
様に、前半の４個の直交変換係数データを、積和演算回
路５４ａ〜５４ｄへ出力すると同時に、後半の４個の直
交変換係数データを、積和演算回路５４ｅ〜５４ｈへ出
力する（８個の直交変換係数を２分割して入力）。
【０７７６】ステップＳ６３にて、積和演算回路３４ａ
〜３４ｄの各々は、前半の４個の直交変換係数データ
と、４×４の逆直交変換の４個の係数データと、を使用
して積和演算を４並列で実行すると同時に、積和演算回
路３４ｅ〜３４ｈの各々は、後半の４個の直交変換係数
データと、４×４の逆直交変換の４個の係数データと、
を使用して積和演算を４並列で実行する。
【０７７７】これは、４個の直交変換係数データに対す
る４×４の逆直交変換を２並列で実行することを意味す
る。
【０７７８】図５（ｄ）の８画素×８ラインのブロック
に対して、４×４の逆直交変換が終了していなければ、
ステップＳ５９へ進む（ステップＳ６４）。
【０７７９】即ち、終了した演算が、図５（ｄ）の８列
目に対するものでなければ、ステップＳ５９へ進む。
【０７８０】一方、図５（ｄ）の８画素×８ラインのブ
ロックに対して、４×４の逆直交変換が終了していれ
ば、処理を終了する（ステップＳ６４）。その結果、６
４個の画素データが生成される。
【０７８１】さて、上記では、直流成分演算回路６１
は、４つの元データが揃ってから、特定の演算の実行を
開始した。
【０７８２】しかし、例えば、２つの元データが揃え
ば、特定の演算の実行を開始できる場合もある。このと
きは、２つの元データが揃ったところで、特定の演算の
実行を開始することもできる。
【０７８３】このように、必ずしも、４つの元データが
揃うのを待つ必要はない。つまり、直流成分演算回路６
１は、特定の演算の実行が開始できる数の元データを取
得したときに、特定の演算の実行を開始できる。
【０７８４】さて、以上のように、本実施の形態では、
４×４の逆直交変換モードにおいて、入力回路５３が入
力ポート５１から８個のデータの受付を完了する前に、
直流成分演算回路６１は特定の演算の実行を開始する。
【０７８５】このため、入力回路５３に８個のデータが
揃った後に、特定の演算の実行を開始し、４個の直流成
分を全て得た後に、直流成分の位置に直流成分を書き込
み、それから、４×４の逆直交変換演算を開始する場合
に比べて、全体として処理時間を短縮でき、高速な処理
が可能である。
【０７８６】なお、入力ポート５１へ入力されるデータ
の直流成分の位置に、特定データがなく、入力ポート５
１へ入力されるデータは、交流成分だけでもよい。この
場合は、制御回路５２の指示に従って、入力回路５３
は、直流成分の位置に、直流成分演算回路６１が導出し
た直流成分を挿入する。
【０７８７】この場合、制御回路５２は、ＤＣ情報入力
ポート９９から入力されるＤＣ情報により、直流成分の
位置にはデータがないことを把握する。
【０７８８】次世代の符号化方式でも、色差成分の交流
成分と、特定の演算後の直流成分と、を可変長符号化し
て送信することもあり得るので、入力ポート５１へ入力
されるデータが交流成分のみの場合は、特に、次世代の
符号化方式における色差成分の復号化に適しており、有
効である。
【０７８９】また、本実施の形態においても、図１６に
示したように、バタフライ演算回路を、積和演算回路５
４ａ〜５４ｈと出力保持バッファ５５ａ〜５５ｈとの間
に設けることもできる。そうすれば、８×８の逆直交変
換演算の高速化を図ることができる。
【０７９０】また、上記では、８×８の逆直交変換モー
ドと４×４の逆直交変換モードと、を有する逆直交変換
回路１５を例に挙げたが、本発明は、「Ｎ」を２のべき
乗としたときに、Ｎ×Ｎの逆直交変換モードとＮ／２×
Ｎ／２の逆直交変換モードと、を有する逆直交変換回路
にも適用できる。
【０７９１】また、本実施の形態による逆直交変換回路
１５は、ソフトウェアで実現することもできる。従っ
て、本発明の適用は、ハードウェアに限定されるもので
はない。
【０７９２】同様に、本実施の形態による復号化装置
も、ソフトウェアで実現することもできるし、ハードウ
ェアで実現することもできる。
【０７９３】また、図１の逆直交変換変換回路７とし
て、本実施の形態による逆直交変換変換回路１５を用い
ることができる。
【０７９４】また、８×８の逆直交変換モード、又は、
４×４の逆直交変換モード、のいずれにおいても、入力
回路５３、積和演算回路５４ａ〜５４ｈ、及び、出力保
持バッファ５５ａ〜５５ｈ、の動作は、実施の形態２と
同様である。ただし、４×４の逆直交変換モードでは、
入力回路５３による、直流成分演算回路６１が導出した
直流成分の上書き処理は、実施の形態２にはない。
【０７９５】また、本実施の形態による逆直交変換回路
は、実施の形態２による逆直交変換回路の全ての構成を
具備している。従って、本実施の形態では、実施の形態
２と同様の効果をも奏する。
【０７９６】
【発明の効果】請求項１記載の直交変換方法では、Ｎ×
Ｎの直交変換モードのときと、Ｎ／２×Ｎ／２の直交変
換モードのときと、で同じ数のＮ個の画素のデータを受
け、同一の演算ブロックに対して、各モードに適合した
入力が実行される。
【０７９７】これにより、Ｎ／２×Ｎ／２の直交変換
を、Ｎ画素×Ｎラインの画素ブロック単位で実行でき
る。
【０７９８】このため、Ｎ画素×Ｎラインの画素ブロッ
クのデータに対して、Ｎ×Ｎの直交変換を施す場合と、
Ｎ画素×Ｎラインの画素ブロックを４分割したＮ／２画
素×Ｎ／２ラインの４つのブロックのデータに対して、
Ｎ／２×Ｎ／２の直交変換を施す場合と、で本直交変換
方法を採用する直交変換装置の起動回数は同一であり、
１回である。
【０７９９】その結果、Ｎ／２×Ｎ／２の直交変換を実
行する際の処理の高速化を図ることができる。
【０８００】しかも、Ｎ×Ｎの直交変換モードとＮ／２
×Ｎ／２の直交変換モードとで、同一の演算ブロックを
使用し、各モードに適合した係数データを与えている。
【０８０１】このように、本直交変換方法を採用するこ
とで、同一の直交変換装置を、Ｎ×Ｎの直交変換と、Ｎ
／２×Ｎ／２の直交変換と、で共用できる。
【０８０２】その結果、本直交変換方法を採用すること
で、直交変換装置の規模の増大を抑制できる。
【０８０３】また、入力ステップでは、Ｎ×Ｎの直交変
換モードとＮ／２×Ｎ／２の直交変換モードとで、Ｎ画
素のデータを同一順序で受け付けることができる。その
結果、アドレス制御が容易となる。
【０８０４】請求項２記載の直交変換方法では、Ｎ×Ｎ
の直交変換モードのときには、Ｎ×Ｎの直交変換に対応
するＮ個の直交変換係数を並列に生成できる。
【０８０５】一方、Ｎ／２×Ｎ／２の直交変換モードの
ときには、Ｎ／２×Ｎ／２の直交変換に対応するＮ／２
個の直交変換係数を２組、並列に生成することができ
る。
【０８０６】以上の結果、直交変換を行う際の処理の高
速化をより図ることができる。
【０８０７】請求項３記載の直交変換方法では、Ｎ×Ｎ
の直交変換モードにおいて、直交変換を実行しながら、
最大値を検出しているので、直交変換の後に、Ｎ画素×
Ｎラインの画素ブロックの全ての直交変換係数を比較し
て最大値を求める場合と比べて、全体としての処理時間
を短縮できる。
【０８０８】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ／２画素×Ｎ／２ラインの
ブロックの全ての直交変換係数を比較して最大値を求め
る場合と比べて、全体としての処理時間を短縮できる。
【０８０９】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの直交変換
係数の最大値と、を比較して、直交変換係数の最大値が
量子化値よりも小さければ、その画素ブロックについて
は、量子化の演算を行うことなく、Ｎ×Ｎの直交変換係
数の全ての値を「０」にするという処理が可能である。
その結果、ＩＮＴＥＲ画像の量子化における処理時間の
削減が可能となる。
【０８１０】また、直交変換後、量子化前において、Ｎ
／２画素×Ｎ／２ラインの４つのブロック毎に、量子化
値と直交変換係数の最大値と、を比較して、直交変換係
数の最大値が量子化値よりも小さいブロックについて
は、量子化の演算を行うことなく、Ｎ／２×Ｎ／２の直
交変換係数の全ての値を「０」にするという処理が可能
である。その結果、ＩＮＴＥＲ画像の量子化における処
理時間の削減が可能となる。
【０８１１】請求項４記載の直交変換方法では、Ｎ×Ｎ
の直交変換モードにおいて、直交変換を実行しながら、
最大値を検出しているので、直交変換の後に、Ｎ画素×
Ｎラインの画素ブロックの全ての直交変換係数を比較し
て最大値を求める場合と比べて、全体としての処理時間
を短縮できる。
【０８１２】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ画素×Ｎラインの画素ブロ
ックの全ての直交変換係数を比較して最大値を求める場
合と比べて、全体としての処理時間を短縮できる。
【０８１３】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの直交変換
係数の最大値と、を比較して、直交変換係数の最大値が
量子化値よりも小さければ、その画素ブロックに対して
は、量子化の演算を行うことなく、直交変換係数の全て
の値を「０」にするという処理が可能である。その結
果、ＩＮＴＥＲ画像の量子化における処理時間の削減が
可能となる。
【０８１４】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、Ｎ画素×Ｎラインの画素ブロックに対して、直
交変換係数の最大値を１つ求めている。
【０８１５】このため、Ｎ／２×Ｎ／２の直交変換モー
ドにおいて、Ｎ／２画素×Ｎ／２ラインの４つのブロッ
ク毎に最大値を求める場合と比べて、量子化値との比較
回数を減らすことができる。その結果、量子化値との比
較処理の高速化を図ることができる。
【０８１６】請求項５記載の直交変換方法では、Ｎ×Ｎ
の直交変換モードにおいて、直交変換を実行しながら、
最大値を検出しているので、直交変換の後に、Ｎ画素×
Ｎラインの画素ブロックの全ての交流成分を比較して最
大値を求める場合と比べて、全体としての処理時間を短
縮できる。
【０８１７】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ／２画素×Ｎ／２ラインの
ブロックの全ての交流成分を比較して最大値を求める場
合と比べて、全体としての処理時間を短縮できる。
【０８１８】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの交流成分
の最大値と、を比較して、交流成分の最大値が量子化値
よりも小さければ、その画素ブロックについては、量子
化の演算を行うことなく、Ｎ×Ｎの直交変換の交流成分
の全ての値を「０」にするという処理が可能である。そ
の結果、ＩＮＴＲＡ画像の量子化における処理時間の削
減が可能となる。
【０８１９】また、直交変換後、量子化前において、Ｎ
／２画素×Ｎ／２ラインの４つのブロック毎に、量子化
値と交流成分の最大値と、を比較して、交流成分の最大
値が量子化値よりも小さいブロックについては、量子化
の演算を行うことなく、Ｎ／２×Ｎ／２の直交変換の交
流成分の全ての値を「０」にするという処理が可能であ
る。その結果、ＩＮＴＲＡ画像の量子化における処理時
間の削減が可能となる。
【０８２０】請求項６記載の直交変換方法では、Ｎ×Ｎ
の直交変換モードにおいて、直交変換を実行しながら、
最大値を検出しているので、直交変換の後に、Ｎ画素×
Ｎラインの画素ブロックの全ての交流成分を比較して最
大値を求める場合と比べて、全体としての処理時間を短
縮できる。
【０８２１】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ画素×Ｎラインの画素ブロ
ックの全ての交流成分を比較して最大値を求める場合と
比べて、全体としての処理時間を短縮できる。
【０８２２】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの交流成分
の最大値と、を比較して、交流成分の最大値が量子化値
よりも小さければ、その画素ブロックについては、量子
化の演算を行うことなく、交流成分の全ての値を「０」
にするという処理が可能である。その結果、ＩＮＴＲＡ
画像の量子化における処理時間の削減が可能となる。
【０８２３】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、Ｎ画素×Ｎラインの画素ブロックに対して、交
流成分の最大値を１つ求めている。
【０８２４】このため、Ｎ／２×Ｎ／２の直交変換モー
ドにおいて、Ｎ／２画素×Ｎ／２ラインの４つのブロッ
ク毎に最大値を求める場合と比べて、量子化値との比較
回数を減らすことができる。その結果、ＩＮＴＲＡ画像
において、量子化値との比較処理の高速化を図ることが
できる。
【０８２５】請求項７記載の直交変換方法では、Ｎ／２
画素×Ｎ／２ラインの４つのブロックに対する全ての
（Ｎ×Ｎ個の）直交変換係数が生成される前に、所定の
演算の実行が開始される。
【０８２６】つまり、Ｎ／２×Ｎ／２の直交変換を実行
しながら、直流成分に対する所定の演算が実行されるこ
とになる。
【０８２７】その結果、Ｎ／２画素×Ｎ／２ラインの４
つのブロックに対する全ての（Ｎ×Ｎ個の）直交変換係
数が生成された後に、４個の直流成分を探して所定の演
算を実行する場合と比べて、全体としての処理時間を短
縮でき、高速な処理が可能となる。
【０８２８】請求項８記載の直交変換方法では、次世代
の符号化方式における色差成分の符号化に適したものと
なり、有効である。
【０８２９】請求項９記載の直交変換装置では、Ｎ×Ｎ
の直交変換モードと、Ｎ／２×Ｎ／２の直交変換モード
と、で同じ数のＮ個の画素のデータを受け、同一の直交
変換演算手段に対して、各モードに適合した入力が実行
される。
【０８３０】これにより、Ｎ／２×Ｎ／２の直交変換
を、Ｎ画素×Ｎラインの画素ブロック単位で実行でき
る。
【０８３１】このため、Ｎ画素×Ｎラインの画素ブロッ
クのデータに対して、Ｎ×Ｎの直交変換を施す場合と、
Ｎ画素×Ｎラインの画素ブロックを４分割したＮ／２画
素×Ｎ／２ラインの４つのブロックのデータに対して、
Ｎ／２×Ｎ／２の直交変換を施す場合と、で直交変換装
置の起動回数は同一であり、１回である。
【０８３２】その結果、Ｎ／２×Ｎ／２の直交変換を実
行する際の処理の高速化を図ることができる。
【０８３３】しかも、Ｎ×Ｎの直交変換モードとＮ／２
×Ｎ／２の直交変換モードとで、同一の直交変換演算手
段を使用し、各モードに適合した係数データを与えてい
る。
【０８３４】このように、同一の直交変換演算手段を、
Ｎ×Ｎの直交変換と、Ｎ／２×Ｎ／２の直交変換と、で
共用している。その結果、直交変換装置の規模の増大を
抑制できる。
【０８３５】また、Ｎ×Ｎの直交変換モードとＮ／２×
Ｎ／２の直交変換モードとで、入力手段は、Ｎ個の画素
のデータを同一順序で受け付けることができる。
【０８３６】その結果、Ｎ×Ｎの直交変換モードとＮ／
２×Ｎ／２の直交変換モードとで、入力手段へのデータ
の入力順序を変える必要がなく、アドレス制御が容易と
なる。
【０８３７】請求項１０記載の直交変換装置では、Ｎ個
の積和演算手段が設けられているため、Ｎ×Ｎの直交変
換モードのときには、並列に、Ｎ×Ｎの直交変換に対応
するＮ個の直交変換係数を生成できる。
【０８３８】一方、Ｎ個の積和演算手段を、Ｎ／２×Ｎ
／２の直交変換モードのときも使用するので、２並列で
Ｎ／２×Ｎ／２の直交変換を実行でき、しかも、２並列
で実行するＮ／２×Ｎ／２の直交変換の各々において
も、Ｎ／２並列で積和演算を実行できて、Ｎ／２×Ｎ／
２の直交変換に対応するＮ／２個の直交変換係数を２
組、並列に生成することができる。
【０８３９】以上の結果、直交変換を行う際の処理の高
速化をより図ることができる。
【０８４０】請求項１１記載の直交変換装置では、Ｎ×
Ｎの直交変換モードにおいて、直交変換を実行しなが
ら、最大値を検出しているので、直交変換の後に、Ｎ画
素×Ｎラインの画素ブロックの全ての直交変換係数を比
較して最大値を求める場合と比べて、全体としての処理
時間を短縮できる。
【０８４１】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ／２画素×Ｎ／２ラインの
ブロックの全ての直交変換係数を比較して最大値を求め
る場合と比べて、全体としての処理時間を短縮できる。
【０８４２】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの直交変換
係数の最大値と、を比較して、直交変換係数の最大値が
量子化値よりも小さければ、その画素ブロックについて
は、量子化の演算を行うことなく、Ｎ×Ｎの直交変換の
直交変換係数の全ての値を「０」にするという処理が可
能である。その結果、ＩＮＴＥＲ画像の量子化における
処理時間の削減が可能となる。
【０８４３】また、直交変換後、量子化前において、Ｎ
／２画素×Ｎ／２ラインの４つのブロック毎に、量子化
値と直交変換係数の最大値と、を比較して、直交変換係
数の最大値が量子化値よりも小さいブロックについて
は、量子化の演算を行うことなく、Ｎ／２×Ｎ／２の直
交変換の直交変換係数の全ての値を「０」にするという
処理が可能である。その結果、ＩＮＴＥＲ画像の量子化
における処理時間の削減が可能となる。
【０８４４】請求項１２記載の直交変換装置では、Ｎ×
Ｎの直交変換モードにおいて、直交変換を実行しなが
ら、最大値を検出しているので、直交変換の後に、Ｎ画
素×Ｎラインの画素ブロックの全ての直交変換係数を比
較して最大値を求める場合と比べて、全体としての処理
時間を短縮できる。
【０８４５】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ画素×Ｎラインの画素ブロ
ックの全ての直交変換係数を比較して最大値を求める場
合と比べて、全体としての処理時間を短縮できる。
【０８４６】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの直交変換
係数の最大値と、を比較して、直交変換係数の最大値が
量子化値よりも小さければ、その画素ブロックについて
は、量子化の演算を行うことなく、直交変換係数の全て
の値を「０」にするという処理が可能である。その結
果、ＩＮＴＥＲ画像の量子化における処理時間の削減が
可能となる。
【０８４７】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、Ｎ画素×Ｎラインの画素ブロックに対して、直
交変換係数の最大値を１つ求めている。
【０８４８】このため、Ｎ／２×Ｎ／２の直交変換モー
ドにおいて、Ｎ／２画素×Ｎ／２ラインの４つのブロッ
ク毎に最大値を求める場合と比べて、量子化値との比較
回数を減らすことができる。その結果、量子化値との比
較処理の高速化を図ることができる。
【０８４９】請求項１３記載の直交変換装置では、Ｎ×
Ｎの直交変換モードにおいて、直交変換を実行しなが
ら、最大値を検出しているので、直交変換の後に、Ｎ画
素×Ｎラインの画素ブロックの全ての交流成分を比較し
て最大値を求める場合と比べて、全体としての処理時間
を短縮できる。
【０８５０】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ／２画素×Ｎ／２ラインの
ブロックの全ての交流成分を比較して最大値を求める場
合と比べて、全体としての処理時間を短縮できる。
【０８５１】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの交流成分
の最大値と、を比較して、交流成分の最大値が量子化値
よりも小さければ、その画素ブロックについては、量子
化の演算を行うことなく、Ｎ×Ｎの直交変換の交流成分
の全ての値を「０」にするという処理が可能である。そ
の結果、ＩＮＴＲＡ画像の量子化における処理時間の削
減が可能となる。
【０８５２】また、直交変換後、量子化前において、Ｎ
／２画素×Ｎ／２ラインの４つのブロック毎に、量子化
値と交流成分の最大値と、を比較して、交流成分の最大
値が量子化値よりも小さいブロックについては、量子化
の演算を行うことなく、Ｎ／２×Ｎ／２の直交変換の交
流成分の全ての値を「０」にするという処理が可能であ
る。その結果、ＩＮＴＲＡ画像の量子化における処理時
間の削減が可能となる。
【０８５３】請求項１４記載の直交変換装置では、Ｎ×
Ｎの直交変換モードにおいて、直交変換を実行しなが
ら、最大値を検出しているので、直交変換の後に、Ｎ画
素×Ｎラインの画素ブロックの全ての交流成分を比較し
て最大値を求める場合と比べて、全体としての処理時間
を短縮できる。
【０８５４】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、直交変換を実行しながら、最大値を検出してい
るので、直交変換の後に、Ｎ画素×Ｎラインの画素ブロ
ックの全ての交流成分を比較して最大値を求める場合と
比べて、全体としての処理時間を短縮できる。
【０８５５】また、直交変換後、量子化前において、量
子化値と、Ｎ画素×Ｎラインの画素ブロックの交流成分
の最大値と、を比較して、交流成分の最大値が量子化値
よりも小さければ、その画素ブロックについては、量子
化の演算を行うことなく、交流成分の全ての値を「０」
にするという処理が可能である。その結果、ＩＮＴＲＡ
画像の量子化における処理時間の削減が可能となる。
【０８５６】また、Ｎ／２×Ｎ／２の直交変換モードに
おいて、Ｎ画素×Ｎラインの画素ブロックに対して、交
流成分の最大値を１つ求めている。
【０８５７】このため、Ｎ／２×Ｎ／２の直交変換モー
ドにおいて、Ｎ／２画素×Ｎ／２ラインの４つのブロッ
ク毎に最大値を求める場合と比べて、量子化値との比較
回数を減らすことができる。その結果、ＩＮＴＲＡ画像
において、量子化値との比較処理の高速化を図ることが
できる。
【０８５８】請求項１５記載の直交変換装置では、Ｎ／
２画素×Ｎ／２ラインの４つのブロックに対する全ての
（Ｎ×Ｎ個の）直交変換係数が生成される前に、所定の
演算の実行が開始される。
【０８５９】つまり、Ｎ／２×Ｎ／２の直交変換を実行
しながら、直流成分に対する所定の演算が実行されるこ
とになる。
【０８６０】その結果、Ｎ／２画素×Ｎ／２ラインの４
つのブロックに対する全ての（Ｎ×Ｎ個の）直交変換係
数が生成された後に、４個の直流成分を探して所定の演
算を実行する場合と比べて、全体としての処理時間を短
縮でき、高速な処理が可能となる。
【０８６１】請求項１６記載の直交変換装置では、次世
代の符号化方式における色差成分の符号化に適したもの
となり、有効である。
【０８６２】請求項１７記載の符号化方法では、入力ス
テップでは、Ｎ×Ｎの直交変換モードのときと、Ｎ／２
×Ｎ／２の直交変換モードのときと、で同じ数のＮ個の
画素のデータを受け、同一の演算ブロックに対して、各
モードに適合した入力が実行される。
【０８６３】これにより、Ｎ／２×Ｎ／２の直交変換
を、Ｎ画素×Ｎラインの画素ブロック単位で実行でき
る。
【０８６４】このため、Ｎ画素×Ｎラインの画素ブロッ
クのデータに対して、Ｎ×Ｎの直交変換を施す場合と、
Ｎ画素×Ｎラインの画素ブロックを４分割したＮ／２画
素×Ｎ／２ラインの４つのブロックのデータに対して、
Ｎ／２×Ｎ／２の直交変換を施す場合とで、本符号化方
法を採用する符号化装置のうち、直交変換のためのユニ
ットの起動回数は同一であり、１回である。
【０８６５】その結果、Ｎ／２×Ｎ／２の直交変換を実
行する際の処理の高速化を図ることができる。ひいて
は、本符号化方法を採用する符号化装置の処理が高速化
される。
【０８６６】しかも、生成ステップでは、Ｎ×Ｎの直交
変換モードとＮ／２×Ｎ／２の直交変換モードとで、同
一の演算ブロックを使用し、各モードに適合した係数デ
ータが与えられる。
【０８６７】このように、本符号化方法を採用すること
で、Ｎ×Ｎの直交変換とＮ／２×Ｎ／２の直交変換と
で、本符号化方法を採用する符号化装置のうち、直交変
換のためのユニットを共用できる。
【０８６８】その結果、本符号化方法を採用すること
で、直交変換のためのユニットの規模の増大を抑制でき
る。ひいては、本符号化方法を採用する符号化装置の規
模の増大が抑制される。
【０８６９】また、入力ステップでは、Ｎ×Ｎの直交変
換モードとＮ／２×Ｎ／２の直交変換モードとで、Ｎ画
素のデータを同一順序で受け付けることができる。その
結果、アドレス制御が容易となる。
【０８７０】請求項１８記載の符号化装置では、入力手
段は、Ｎ×Ｎの直交変換モードと、Ｎ／２×Ｎ／２の直
交変換モードと、で同じ数のＮ個の画素のデータを受
け、同一の直交変換演算手段に対して、各モードに適合
した入力を実行する。
【０８７１】これにより、Ｎ／２×Ｎ／２の直交変換
を、Ｎ画素×Ｎラインの画素ブロック単位で実行でき
る。
【０８７２】このため、Ｎ画素×Ｎラインの画素ブロッ
クのデータに対して、Ｎ×Ｎの直交変換を施す場合と、
Ｎ画素×Ｎラインの画素ブロックを４分割したＮ／２画
素×Ｎ／２ラインの４つのブロックのデータに対して、
Ｎ／２×Ｎ／２の直交変換を施す場合とで、直交変換手
段の起動回数は同一であり、１回である。
【０８７３】その結果、Ｎ／２×Ｎ／２の直交変換を実
行する際の処理の高速化を図ることができる。ひいて
は、本符号化装置の処理が高速化される。
【０８７４】しかも、Ｎ×Ｎの直交変換モードとＮ／２
×Ｎ／２の直交変換モードとで、同一の直交変換演算手
段を使用し、各モードに適合した係数データを与えてい
る。
【０８７５】このように、同一の直交変換演算手段を、
Ｎ×Ｎの直交変換と、Ｎ／２×Ｎ／２の直交変換と、で
共用している。
【０８７６】その結果、直交変換手段の規模の増大を抑
制できる。ひいては、本符号化装置の規模の増大が抑制
される。
【０８７７】また、Ｎ×Ｎの直交変換モードとＮ／２×
Ｎ／２の直交変換モードとで、入力手段は、Ｎ画素のデ
ータを同一順序で受け付けることができる。
【０８７８】その結果、Ｎ×Ｎの直交変換モードとＮ／
２×Ｎ／２の直交変換モードとで、入力手段へのデータ
の入力順序を変える必要がなく、アドレス制御が容易と
なる。
【０８７９】請求項１９記載の逆直交変換方法では、Ｎ
×Ｎの逆直交変換モードのときと、Ｎ／２×Ｎ／２の逆
直交変換モードのときと、で同じ数のＮ個の画素に対応
する直交変換係数データを受け、同一の演算ブロックに
対して、各モードに適合した入力が実行される。
【０８８０】これにより、Ｎ／２×Ｎ／２の逆直交変換
を、Ｎ画素×Ｎラインのブロック単位で実行できる。
【０８８１】このため、Ｎ画素×Ｎラインのブロックに
対する直交変換係数データに対して、Ｎ×Ｎの逆直交変
換を施す場合と、Ｎ画素×Ｎラインのブロックを４分割
したＮ／２画素×Ｎ／２ラインの４つのブロックに対す
る直交変換係数データに対して、Ｎ／２×Ｎ／２の逆直
交変換を施す場合と、で本逆直交変換方法を採用する逆
直交変換装置の起動回数は同一であり、１回である。
【０８８２】その結果、Ｎ／２×Ｎ／２の逆直交変換を
実行する際の処理の高速化を図ることができる。
【０８８３】しかも、Ｎ×Ｎの逆直交変換モードとＮ／
２×Ｎ／２の逆直交変換モードとで、同一の演算ブロッ
クを使用し、各モードに適合した係数データを与えてい
る。
【０８８４】このように、本逆直交変換方法を採用する
ことで、同一の逆直交変換装置を、Ｎ×Ｎの逆直交変換
と、Ｎ／２×Ｎ／２の逆直交変換と、で共用できる。
【０８８５】その結果、本逆直交変換方法を採用するこ
とで、逆直交変換装置の規模の増大を抑制できる。
【０８８６】また、入力ステップでは、Ｎ×Ｎの逆直交
変換モードとＮ／２×Ｎ／２の逆直交変換モードとで、
Ｎ個の画素に対応する直交変換係数データを同一順序で
受け付けることができる。その結果、アドレス制御が容
易となる。
【０８８７】請求項２０記載の逆直交変換方法では、生
成ステップでは、Ｎ×Ｎの逆直交変換モードのときに、
演算ブロックにおいて、Ｎ×Ｎの逆直交変換モードのと
きには、Ｎ×Ｎの逆直交変換に対応するＮ個の画素のデ
ータを並列に生成できる。
【０８８８】一方、Ｎ／２×Ｎ／２の逆直交変換モード
のときには、Ｎ／２×Ｎ／２の逆直交変換に対応するＮ
／２個の画素のデータを２組、並列に生成することがで
きる。
【０８８９】以上の結果、逆直交変換を行う際の処理の
高速化をより図ることができる。
【０８９０】請求項２１記載の逆直交変換方法では、入
力ステップにおいて、演算ブロックへ入力するためのデ
ータの受付が完了する前に、所定の演算の実行が開始さ
れるため、入力ステップでデータの受付が完了した後に
所定の演算を行い、４個の直流成分を全て得た後に、直
流成分の位置に、直流成分を書き込みあるいは挿入し、
それから、Ｎ／２×Ｎ／２の逆直交変換演算を開始する
場合に比べて、全体として処理時間を短縮でき、高速な
処理が可能である。
【０８９１】また、Ｎ／２×Ｎ／２の逆直交変換モード
のときに、入力ステップで受ける直交変換係数データ
が、直流成分を含まず交流成分のみであるため、次世代
の符号化方式における色差成分の復号化に適しており、
有効である。
【０８９２】請求項２２記載の逆直交変換装置では、Ｎ
×Ｎの逆直交変換モードと、Ｎ／２×Ｎ／２の逆直交変
換モードと、で同じ数のＮ個の画素に対応する直交変換
係数データを受け、同一の逆直交変換演算手段に対し
て、各モードに適合した入力が実行される。
【０８９３】これにより、Ｎ／２×Ｎ／２の逆直交変換
を、Ｎ画素×Ｎラインのブロック単位で実行できる。
【０８９４】このため、Ｎ画素×Ｎラインのブロックに
対する直交変換係数データに対して、Ｎ×Ｎの逆直交変
換を施す場合と、Ｎ画素×Ｎラインのブロックを４分割
したＮ／２画素×Ｎ／２ラインの４つのブロックに対す
る直交変換係数データに対して、Ｎ／２×Ｎ／２の逆直
交変換を施す場合と、で逆直交変換装置の起動回数は同
一であり、１回である。
【０８９５】その結果、Ｎ／２×Ｎ／２の逆直交変換を
実行する際の処理の高速化を図ることができる。
【０８９６】しかも、Ｎ×Ｎの逆直交変換モードとＮ／
２×Ｎ／２の逆直交変換モードとで、同一の逆直交変換
演算手段を使用し、各モードに適合した係数データを与
えている。
【０８９７】このように、同一の逆直交変換演算手段
を、Ｎ×Ｎの逆直交変換と、Ｎ／２×Ｎ／２の逆直交変
換と、で共用している。その結果、逆直交変換装置の規
模の増大を抑制できる。
【０８９８】また、Ｎ×Ｎの逆直交変換モードとＮ／２
×Ｎ／２の逆直交変換モードとで、入力手段は、Ｎ個の
画素に対応する直交変換係数データを同一順序で受け付
けることができる。
【０８９９】その結果、Ｎ×Ｎの逆直交変換モードとＮ
／２×Ｎ／２の逆直交変換モードとで、入力手段へのデ
ータの入力順序を変える必要がなく、アドレス制御が容
易となる。
【０９００】請求項２３記載の逆直交変換装置では、Ｎ
個の積和演算手段が設けられているため、Ｎ×Ｎの逆直
交変換モードのときには、並列に、Ｎ×Ｎの逆直交変換
に対応するＮ個の画素のデータを生成できる。
【０９０１】一方、Ｎ個の積和演算手段を、Ｎ／２×Ｎ
／２の逆直交変換モードのときも使用するので、２並列
でＮ／２×Ｎ／２の逆直交変換を実行でき、しかも、２
並列で実行するＮ／２×Ｎ／２の逆直交変換の各々にお
いても、Ｎ／２並列で積和演算を実行できて、Ｎ／２×
Ｎ／２の逆直交変換に対応するＮ／２個の画素のデータ
を２組、並列に生成することができる。
【０９０２】以上の結果、逆直交変換を行う際の処理の
高速化をより図ることができる。
【０９０３】請求項２４記載の逆直交変換装置では、入
力手段が演算ブロックに入力するためのデータの受付を
完了する前に、所定の演算の実行が開始されるため、入
力手段がデータの受け付けを完了した後に、所定の演算
を行い、４個の直流成分を全て得た後に、直流成分の位
置に、直流成分を書き込みあるいは挿入し、それから、
Ｎ／２×Ｎ／２の逆直交変換演算を開始する場合に比べ
て、全体として処理時間を短縮でき、高速な処理が可能
である。
【０９０４】また、Ｎ／２×Ｎ／２の逆直交変換モード
のときに、入力手段が受ける直交変換係数データが、直
流成分を含まず交流成分のみであるため、次世代の符号
化方式における色差成分の復号化に適しており、有効で
ある。
【０９０５】請求項２５記載の復号化方法では、Ｎ×Ｎ
の逆直交変換モードのときと、Ｎ／２×Ｎ／２の逆直交
変換モードのときと、で同じ数のＮ個の画素に対応する
直交変換係数データを受け、同一の演算ブロックに対し
て、各モードに適合した入力が実行される。
【０９０６】これにより、Ｎ／２×Ｎ／２の逆直交変換
を、Ｎ画素×Ｎラインのブロック単位で実行できる。
【０９０７】このため、Ｎ画素×Ｎラインのブロックに
対する直交変換係数データに対して、Ｎ×Ｎの逆直交変
換を施す場合と、Ｎ画素×Ｎラインのブロックを４分割
したＮ／２画素×Ｎ／２ラインの４つのブロックに対す
る直交変換係数データに対して、Ｎ／２×Ｎ／２の逆直
交変換を施す場合とで、本復号化方法を採用する復号化
装置のうち、逆直交変換のためのユニットの起動回数は
同一であり、１回である。
【０９０８】その結果、Ｎ／２×Ｎ／２の逆直交変換を
実行する際の処理の高速化を図ることができる。ひいて
は、本復号化方法を採用する復号化装置の処理の高速化
が図れる。
【０９０９】しかも、Ｎ×Ｎの逆直交変換モードとＮ／
２×Ｎ／２の逆直交変換モードとで、同一の演算ブロッ
クを使用し、各モードに適合した係数データを与えてい
る。
【０９１０】このように、本復号化方法を採用すること
で、Ｎ×Ｎの逆直交変換とＮ／２×Ｎ／２の逆直交変換
とで、本復号化方法を採用する復号化装置のうち、逆直
交変換のためのユニットを共用できる。
【０９１１】その結果、本復号化方法を採用すること
で、逆直交変換のためのユニットの規模の増大を抑制で
きる。ひいては、本復号化方法を採用する復号化装置の
規模の増大が抑制される。
【０９１２】また、入力ステップでは、Ｎ×Ｎの逆直交
変換モードとＮ／２×Ｎ／２の逆直交変換モードとで、
Ｎ個の画素に対応する直交変換係数データを同一順序で
受け付けることができる。その結果、アドレス制御が容
易となる。
【０９１３】請求項２６記載の復号化装置では、Ｎ×Ｎ
の逆直交変換モードと、Ｎ／２×Ｎ／２の逆直交変換モ
ードと、で同じ数のＮ個の画素に対応する直交変換係数
データを受け、同一の逆直交変換演算手段に対して、各
モードに適合した入力が実行される。
【０９１４】これにより、Ｎ／２×Ｎ／２の逆直交変換
を、Ｎ画素×Ｎラインのブロック単位で実行できる。
【０９１５】このため、Ｎ画素×Ｎラインのブロックに
対する直交変換係数データに対して、Ｎ×Ｎの逆直交変
換を施す場合と、Ｎ画素×Ｎラインのブロックを４分割
したＮ／２画素×Ｎ／２ラインの４つのブロックに対す
る直交変換係数データに対して、Ｎ／２×Ｎ／２の逆直
交変換を施す場合とで、本復号化装置のうちの逆直交変
換手段の起動回数は同一であり、１回である。
【０９１６】その結果、Ｎ／２×Ｎ／２の逆直交変換を
実行する際の処理の高速化を図ることができる。ひいて
は、本復号化装置の処理の高速化を図ることができる。
【０９１７】しかも、Ｎ×Ｎの逆直交変換モードとＮ／
２×Ｎ／２の逆直交変換モードとで、同一の逆直交変換
演算手段を使用し、各モードに適合した係数データを与
えている。
【０９１８】このように、同一の逆直交変換演算手段
を、Ｎ×Ｎの逆直交変換と、Ｎ／２×Ｎ／２の逆直交変
換と、で共用している。その結果、本復号化装置のうち
の逆直交変換手段の規模の増大を抑制できる。ひいて
は、本復号化装置の規模の増大を抑制できる。
【０９１９】また、Ｎ×Ｎの逆直交変換モードとＮ／２
×Ｎ／２の逆直交変換モードとで、入力手段は、Ｎ個の
画素に対応する直交変換係数データを同一順序で受け付
けることができる。
【０９２０】その結果、Ｎ×Ｎの逆直交変換モードとＮ
／２×Ｎ／２の逆直交変換モードとで、入力手段へのデ
ータの入力順序を変える必要がなく、アドレス制御が容
易となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における符号化装置のブ
ロック図
【図２】（ａ）同８画素×８ラインの概念図 （ｂ）８×８の直交変換モードの説明図 （ｃ）４×４の直交変換モードの説明図
【図３】同８×８の直交変換モードによる処理の説明図
【図４】同直交変換回路のブロック図
【図５】同データの入力順序の説明図
【図６】同積和演算回路の詳細な説明図
【図７】同４×４の直交変換モードにおける処理の説明
図
【図８】同直交変換回路のフローチャート
【図９】同直交変換回路の変形例のブロック図
【図１０】本発明の実施の形態２における復号化装置の
ブロック図
【図１１】同８×８の逆直交変換モードによる処理の説
明図
【図１２】同逆直交変換回路のブロック図
【図１３】同積和演算回路の詳細な説明図
【図１４】同４×４の逆直交変換モードにおける処理の
説明図
【図１５】同逆直交変換回路のフローチャート
【図１６】同逆直交変換回路の変形例のブロック図
【図１７】本発明の実施の形態３における直交変換回路
のブロック図
【図１８】同直交変換回路のフローチャート
【図１９】本発明の実施の形態４における直交変換回路
のブロック図
【図２０】同直交変換回路のフローチャート
【図２１】本発明の実施の形態５における逆直交変換回
路のブロック図
【図２２】同逆直交変換回路のフローチャート
【図２３】従来のＤＣＴ装置のブロック図
【図２４】従来のＩＤＣＴ装置のブロック図
【符号の説明】
１、１２、３１、５１ 入力ポート ２ 減算回路 ３ 直交変換回路 ４ 量子化回路 ５ 可変長符号化回路 ６、１４ 逆量子化回路 ７、１５ 逆直交変換回路 ８、１７ 加算回路 ９、１６ 動き補償回路 １０ 動きベクトル検出回路 １１、１８、３７、５７ 出力ポート １３ 可変長復号化回路 ３０、５０ モード設定ポート ３２、５２ 制御回路 ３３、５３ 入力回路 ３４ａ〜３４ｈ、５４ａ〜５４ｈ 積和演算回路 ３５ａ〜３５ｈ、５５ａ〜５５ｈ 出力保持バッファ ３６、５６ 出力選択回路 ３８、５８ バタフライ演算回路 ４０ 最大値検出回路 ４１、６１ 直流成分演算回路 ６０ ４データ入力ポート ６５ ８×８逆直交変換係数記憶回路 ６６ ４×４逆直交変換係数記憶回路 ７６、９１ 変換モード保持回路 ８０ ８×８直交変換係数記憶回路 ８１ ４×４直交変換係数記憶回路 ６７、６９、７４、８２、８６、８９ セレクタ ６８、８３ 積和累算器 ７３、８４ 乗算器 ７２、８５ 加算器 ７０、８７ 初期値入力回路 ７１、７５、８８、９０ レジスタ ７８、９５ ＤＣ演算設定回路 ７９、９６ カウンタ ７７、９４ ＤＣ演算設定ポート ９９ ＤＣ情報入力ポート ９００ 鏡像発生回路 ９０１ ＤＣＴ回路 ９０２ 間引き回路 ９０３ 補間回路 ９０４ ＩＤＣＴ回路 ９０５ 鏡像削除回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B056 AA06 BB17 BB28 BB37 BB42 BB71 DD01 HH03 5C059 KK03 KK06 KK11 MA00 MA04 MA05 MA23 MC11 MC38 ME01 PP04 PP16 TA41 TB13 TC04 TC06 TD02 TD11 UA02 UA05 5C078 AA04 BA57 CA26 DA01 DA02 DB04 5J064 AA03 AA04 BA09 BA16 BC01 BC08 BC09 BC16 BC25 BD01

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】「Ｎ」を２のべき乗としたときに、Ｎ画素
    ×Ｎラインの画素ブロックのデータに対して、Ｎ×Ｎの
    直交変換、又は、Ｎ／２×Ｎ／２の直交変換、を行う直
    交変換方法であって、 Ｎ×Ｎの直交変換モードのときに、Ｎ個の画素のデータ
    を受けて、直交変換演算を実行する演算ブロックへ、Ｎ
    個の画素のデータを入力し、Ｎ／２×Ｎ／２の直交変換
    モードのときに、Ｎ個の画素のデータを受けて、Ｎ／２
    個の画素のデータを、前記演算ブロックのうちの対応す
    るブロックへ入力し、かつ、他のＮ／２個の画素のデー
    タを、前記演算ブロックのうちの対応するブロックへ入
    力する入力ステップと、 Ｎ×Ｎの直交変換モードのときに、前記演算ブロックに
    おいて、入力されたＮ個の画素のデータと、与えられた
    Ｎ×Ｎの直交変換の係数データと、を用いてＮ×Ｎの直
    交変換を実行して、Ｎ個の直交変換係数を生成し、Ｎ／
    ２×Ｎ／２の直交変換モードのときに、前記演算ブロッ
    クのうちの対応する前記ブロックにおいて、入力された
    Ｎ／２個の画素のデータと、与えられたＮ／２×Ｎ／２
    の直交変換の係数データと、を用いてＮ／２×Ｎ／２の
    直交変換を実行して、Ｎ／２個の直交変換係数を生成
    し、かつ、前記演算ブロックのうちの対応する前記ブロ
    ックにおいて、入力された他のＮ／２個の画素のデータ
    と、与えられたＮ／２×Ｎ／２の直交変換の係数データ
    と、を用いてＮ／２×Ｎ／２の直交変換を実行して、Ｎ
    ／２個の直交変換係数を生成する生成ステップと、を含
    む、ことを特徴とする直交変換方法。
  2. 【請求項２】前記生成ステップでは、Ｎ×Ｎの直交変換
    モードのときに、前記演算ブロックにおいて、Ｎ並列で
    積和演算を実行し、 前記生成ステップでは、Ｎ／２×Ｎ／２の直交変換モー
    ドのときに、前記演算ブロックにおいて、Ｎ／２個の画
    素のデータに対するＮ／２×Ｎ／２の直交変換と、他の
    Ｎ／２個の画素のデータに対するＮ／２×Ｎ／２の直交
    変換と、を２並列で実行しＮ／２個の画素のデータに対
    するＮ／２×Ｎ／２の直交変換では、前記演算ブロック
    の対応する前記ブロックにおいて、Ｎ／２並列で積和演
    算を実行し、かつ、他のＮ／２個の画素のデータに対す
    るＮ／２×Ｎ／２の直交変換では、前記演算ブロックの
    対応する前記ブロックにおいて、Ｎ／２並列で積和演算
    を実行する、ことを特徴とする請求項１記載の直交変換
    方法。
  3. 【請求項３】Ｎ×Ｎの直交変換モードのときに、Ｎ画素
    ×Ｎラインの画素ブロックの直交変換係数の最大値を検
    出する検出ステップと、 Ｎ／２×Ｎ／２の直交変換モードのときに、Ｎ画素×Ｎ
    ラインの画素ブロックを４分割したＮ／２画素×Ｎ／２
    ラインの４つのブロック毎に、直交変換係数の最大値を
    検出する検出ステップと、をさらに含み、 Ｎ×Ｎの直交変換モードのときに、前記生成ステップ
    で、Ｎ×Ｎの直交変換を実行しながら、Ｎ×Ｎの直交変
    換モードのときの前記検出ステップでは、順次入力され
    る直交変換係数を比較して、Ｎ画素×Ｎラインの画素ブ
    ロックの直交変換係数の最大値を検出し、 Ｎ／２×Ｎ／２の直交変換モードのときに、前記生成ス
    テップで、Ｎ／２×Ｎ／２の直交変換を実行しながら、
    Ｎ／２×Ｎ／２の直交変換モードのときの前記検出ステ
    ップでは、順次入力される直交変換係数を比較して、Ｎ
    ／２画素×Ｎ／２ラインのブロックの直交変換係数の最
    大値を検出する、ことを特徴とする請求項１又は２記載
    の直交変換方法。
  4. 【請求項４】Ｎ×Ｎの直交変換モードのときに、Ｎ画素
    ×Ｎラインの画素ブロックの直交変換係数の最大値を検
    出する検出ステップと、 Ｎ／２×Ｎ／２の直交変換モードのときに、Ｎ画素×Ｎ
    ラインの画素ブロックの直交変換係数の最大値を検出す
    る検出するステップと、をさらに含み、 Ｎ×Ｎの直交変換モードのときに、前記生成ステップ
    で、Ｎ×Ｎの直交変換を実行しながら、Ｎ×Ｎの直交変
    換モードのときの前記検出ステップでは、順次入力され
    る直交変換係数を比較して、Ｎ画素×Ｎラインの画素ブ
    ロックの直交変換係数の最大値を検出し、 Ｎ／２×Ｎ／２の直交変換モードのときに、前記生成す
    るステップで、Ｎ／２×Ｎ／２の直交変換を実行しなが
    ら、Ｎ／２×Ｎ／２の直交変換モードのときの前記検出
    ステップでは、順次入力される直交変換係数を比較し
    て、Ｎ画素×Ｎラインの画素ブロックの直交変換係数の
    最大値を検出する、ことを特徴とする請求項１又は２記
    載の直交変換方法。
  5. 【請求項５】Ｎ×Ｎの直交変換モードのときに、Ｎ画素
    ×Ｎラインの画素ブロックの直交変換係数の交流成分の
    最大値を検出する検出ステップと、 Ｎ／２×Ｎ／２の直交変換モードのときに、Ｎ画素×Ｎ
    ラインの画素ブロックを４分割したＮ／２画素×Ｎ／２
    ラインの４つのブロック毎に、直交変換係数の交流成分
    の最大値を検出する検出ステップと、をさらに含み、 Ｎ×Ｎの直交変換モードのときに、前記生成ステップ
    で、Ｎ×Ｎの直交変換を実行しながら、Ｎ×Ｎの直交変
    換モードのときの前記検出ステップでは、順次入力され
    る直交変換係数の交流成分を比較して、Ｎ画素×Ｎライ
    ンの画素ブロックの交流成分の最大値を検出し、 Ｎ／２×Ｎ／２の直交変換モードのときに、前記生成ス
    テップで、Ｎ／２×Ｎ／２の直交変換を実行しながら、
    Ｎ／２×Ｎ／２の直交変換モードのときの前記検出ステ
    ップでは、順次入力される直交変換係数の交流成分を比
    較して、Ｎ／２画素×Ｎ／２ラインのブロックの交流成
    分の最大値を検出する、ことを特徴とする請求項１又は
    ２記載の直交変換方法。
  6. 【請求項６】Ｎ×Ｎの直交変換モードのときに、Ｎ画素
    ×Ｎラインの画素ブロックの直交変換係数の交流成分の
    最大値を検出する検出ステップと、 Ｎ／２×Ｎ／２の直交変換モードのときに、Ｎ画素×Ｎ
    ラインの画素ブロックの直交変換係数の交流成分の最大
    値を検出する検出するステップと、をさらに含み、 Ｎ×Ｎの直交変換モードのときに、前記生成ステップ
    で、Ｎ×Ｎの直交変換を実行しながら、Ｎ×Ｎの直交変
    換モードのときの前記検出ステップでは、順次入力され
    る直交変換係数の交流成分を比較して、Ｎ画素×Ｎライ
    ンの画素ブロックの交流成分の最大値を検出し、 Ｎ／２×Ｎ／２の直交変換モードのときに、前記生成す
    るステップで、Ｎ／２×Ｎ／２の直交変換を実行しなが
    ら、Ｎ／２×Ｎ／２の直交変換モードのときの前記検出
    ステップでは、順次入力される直交変換係数の交流成分
    を比較して、Ｎ画素×Ｎラインの画素ブロックの交流成
    分の最大値を検出する、ことを特徴とする請求項１又は
    ２記載の直交変換方法。
  7. 【請求項７】Ｎ／２×Ｎ／２の直交変換モードのとき
    に、前記生成ステップにおいて、Ｎ／２×Ｎ／２の直交
    変換を実行しながら、Ｎ画素×Ｎラインの画素ブロック
    を４分割したＮ／２画素×Ｎ／２ラインの４つのブロッ
    クに対する４個の直流成分を取得し、取得した４個の直
    流成分に対して、所定の演算を実行する直流成分演算ス
    テップ、をさらに含み、 前記直流成分演算ステップでは、前記所定の演算の実行
    が開始できる数の直流成分を取得したときに、前記所定
    の演算の実行を開始する、ことを特徴とする請求項１又
    は２記載の直交変換方法。
  8. 【請求項８】Ｎ／２×Ｎ／２の直交変換モードのとき
    に、Ｎ／２画素×Ｎ／２ラインの前記４つのブロックに
    対して生成されたＮ×Ｎ個の直交変換係数から、４個の
    直流成分を取り除いた交流成分が、外部に出力される、
    ことを特徴とする請求項７記載の直交変換方法。
  9. 【請求項９】「Ｎ」を２のべき乗としたときに、Ｎ画素
    ×Ｎラインの画素ブロックのデータに対して、Ｎ×Ｎの
    直交変換、又は、Ｎ／２×Ｎ／２の直交変換、を行う直
    交変換装置であって、 Ｎ×Ｎの直交変換モードのときに、Ｎ個の画素のデータ
    を受けて、Ｎ個の画素のデータを入力し、Ｎ／２×Ｎ／
    ２の直交変換モードのときに、Ｎ個の画素のデータを受
    けて、Ｎ／２個の画素のデータと、他のＮ／２個の画素
    のデータと、を入力する入力手段と、 Ｎ×Ｎの直交変換モードのときに、入力されたＮ個の画
    素のデータと、与えられたＮ×Ｎの直交変換の係数デー
    タと、に対して演算を施して、Ｎ個の直交変換係数を生
    成し、Ｎ／２×Ｎ／２の直交変換モードのときに、入力
    されたＮ／２個の画素のデータと、与えられたＮ／２×
    Ｎ／２の直交変換の係数データと、に対して演算を施し
    て、Ｎ／２個の直交変換係数を生成し、かつ、入力され
    た他のＮ／２個の画素のデータと、与えられたＮ／２×
    Ｎ／２の直交変換の係数データと、に対して演算を施し
    て、Ｎ／２個の直交変換係数を生成する直交変換演算手
    段と、を備える、ことを特徴とする直交変換装置。
  10. 【請求項１０】前記直交変換演算手段は、 Ｎ×Ｎの直交変換の係数データを格納する第１の係数記
    憶手段と、 Ｎ／２×Ｎ／２の直交変換の係数データを格納する第２
    の係数記憶手段と、 Ｎ×Ｎの直交変換モードのときに、各々が、前記第１の
    係数記憶手段から取得したＮ×Ｎの直交変換の係数デー
    タを使用して積和演算を実行し、１個の直交変換係数を
    生成するＮ個の積和演算手段と、を含み、 前記入力手段は、Ｎ／２×Ｎ／２の直交変換モードのと
    きに、Ｎ個の画素のデータを受けて、Ｎ／２個の画素の
    データを、Ｎ／２個の前記積和演算手段の各々に入力
    し、かつ、他のＮ／２個の画素のデータを、他のＮ／２
    個の前記積和演算手段の各々に入力し、 前記Ｎ／２個の積和演算手段の各々は、Ｎ／２×Ｎ／２
    の直交変換モードのときに、入力されたＮ／２個の画素
    のデータと、前記第２の係数記憶手段から取得したＮ／
    ２×Ｎ／２の直交変換の係数データと、を使用して積和
    演算を実行し、１個の直交変換係数を生成し、かつ、前
    記他のＮ／２個の積和演算手段の各々は、Ｎ／２×Ｎ／
    ２の直交変換モードのときに、前記第２の係数記憶手段
    から取得したＮ／２×Ｎ／２の直交変換の係数データ
    と、入力された他のＮ／２個の画素のデータと、を使用
    して積和演算を実行し、１個の直交変換係数を生成す
    る、ことを特徴とする請求項９記載の直交変換装置。
  11. 【請求項１１】Ｎ×Ｎの直交変換モードのときに、Ｎ画
    素×Ｎラインの画素ブロックの直交変換係数の最大値を
    検出し、Ｎ／２×Ｎ／２の直交変換モードのときに、Ｎ
    画素×Ｎラインの画素ブロックを４分割したＮ／２画素
    ×Ｎ／２ラインの４つのブロック毎に、直交変換係数の
    最大値を検出する最大値検出手段、をさらに備え、 Ｎ×Ｎの直交変換モードのときに、前記直交変換演算手
    段において、Ｎ×Ｎの直交変換を実行しながら、前記最
    大値検出手段は、順次入力される直交変換係数を比較し
    て、Ｎ画素×Ｎラインの画素ブロックの直交変換係数の
    最大値を検出し、 Ｎ／２×Ｎ／２の直交変換モードのときに、前記直交変
    換演算手段において、 Ｎ／２×Ｎ／２の直交変換を実行しながら、前記最大値
    検出手段は、順次入力される直交変換係数を比較して、
    Ｎ／２画素×Ｎ／２ラインのブロックの直交変換係数の
    最大値を検出する、ことを特徴とする請求項９又は１０
    記載の直交変換装置。
  12. 【請求項１２】Ｎ×Ｎの直交変換モードのときに、Ｎ画
    素×Ｎラインの画素ブロックの直交変換係数の最大値を
    検出し、Ｎ／２×Ｎ／２の直交変換モードのときに、Ｎ
    画素×Ｎラインの画素ブロックの直交変換係数の最大値
    を検出する最大値検出手段、をさらに備え、 Ｎ×Ｎの直交変換モードのときに、前記直交変換演算手
    段において、Ｎ×Ｎの直交変換を実行しながら、前記最
    大値検出手段は、順次入力される直交変換係数を比較し
    て、Ｎ画素×Ｎラインの画素ブロックの直交変換係数の
    最大値を検出し、 Ｎ／２×Ｎ／２の直交変換モードのときに、前記直交変
    換演算手段において、Ｎ／２×Ｎ／２の直交変換を実行
    しながら、前記最大値検出手段は、順次入力される直交
    変換係数を比較して、Ｎ画素×Ｎラインの画素ブロック
    の直交変換係数の最大値を検出する、ことを特徴とする
    請求項９又は１０記載の直交変換装置。
  13. 【請求項１３】Ｎ×Ｎの直交変換モードのときに、Ｎ画
    素×Ｎラインの画素ブロックの直交変換係数の交流成分
    の最大値を検出し、Ｎ／２×Ｎ／２の直交変換モードの
    ときに、Ｎ画素×Ｎラインの画素ブロックを４分割した
    Ｎ／２画素×Ｎ／２ラインの４つのブロック毎に、直交
    変換係数の交流成分の最大値を検出する最大値検出手
    段、をさらに備え、 Ｎ×Ｎの直交変換モードのときに、前記直交変換演算手
    段において、Ｎ×Ｎの直交変換を実行しながら、前記最
    大値検出手段は、順次入力される直交変換係数の交流成
    分を比較して、Ｎ画素×Ｎラインの画素ブロックの直交
    変換係数の交流成分の最大値を検出し、 Ｎ／２×Ｎ／２の直交変換モードのときに、前記直交変
    換演算手段において、Ｎ／２×Ｎ／２の直交変換を実行
    しながら、前記最大値検出手段は、順次入力される直交
    変換係数を比較して、Ｎ／２画素×Ｎ／２ラインのブロ
    ックの直交変換係数の交流成分の最大値を検出する、こ
    とを特徴とする請求項９又は１０記載の直交変換装置。
  14. 【請求項１４】Ｎ×Ｎの直交変換モードのときに、Ｎ画
    素×Ｎラインの画素ブロックの直交変換係数の交流成分
    の最大値を検出し、Ｎ／２×Ｎ／２の直交変換モードの
    ときに、Ｎ画素×Ｎラインの画素ブロックの直交変換係
    数の交流成分の最大値を検出する最大値検出手段、をさ
    らに備え、 Ｎ×Ｎの直交変換モードのときに、前記直交変換演算手
    段において、Ｎ×Ｎの直交変換を実行しながら、前記最
    大値検出手段は、順次入力される直交変換係数の交流成
    分を比較して、Ｎ画素×Ｎラインの画素ブロックの交流
    成分の最大値を検出し、 Ｎ／２×Ｎ／２の直交変換モードのときに、前記直交変
    換演算手段において、Ｎ／２×Ｎ／２の直交変換を実行
    しながら、前記最大値検出手段は、順次入力される直交
    変換係数の交流成分を比較して、Ｎ画素×Ｎラインの画
    素ブロックの交流成分の最大値を検出する、ことを特徴
    とする請求項９又は１０記載の直交変換装置。
  15. 【請求項１５】Ｎ／２×Ｎ／２の直交変換モードのとき
    に、前記直交変換演算手段において、Ｎ／２×Ｎ／２の
    直交変換を実行しながら、Ｎ画素×Ｎラインの画素ブロ
    ックを４分割したＮ／２画素×Ｎ／２ラインの４つのブ
    ロックに対する４個の直流成分を取得し、取得した４個
    の直流成分に対して、所定の演算を実行する直流成分演
    算手段、をさらに備え、 前記直流成分演算手段は、前記所定の演算の実行が開始
    できる数の直流成分を取得したときに、前記所定の演算
    の実行を開始する、ことを特徴とする請求項９又は１０
    記載の直交変換装置。
  16. 【請求項１６】Ｎ／２×Ｎ／２の直交変換モードのとき
    に、Ｎ／２画素×Ｎ／２ラインの前記４つのブロックに
    対して生成されたＮ×Ｎ個の直交変換係数から、４個の
    直流成分を取り除いた交流成分が、外部に出力される、
    ことを特徴とする請求項１５記載の直交変換装置。
  17. 【請求項１７】「Ｎ」を２のべき乗としたときに、Ｎ画
    素×Ｎラインの画素ブロックのデータに対して、符号化
    を施す符号化方法であって、 Ｎ×Ｎの直交変換モードのときに、Ｎ個の画素のデータ
    を受けて、直交変換演算を実行する演算ブロックへ、Ｎ
    個の画素のデータを入力し、Ｎ／２×Ｎ／２の直交変換
    モードのときに、Ｎ個の画素のデータを受けて、Ｎ／２
    個の画素のデータを、前記演算ブロックのうちの対応す
    るブロックへ入力し、かつ、他のＮ／２個の画素のデー
    タを、前記演算ブロックのうちの対応するブロックへ入
    力する入力ステップと、 Ｎ×Ｎの直交変換モードのときに、前記演算ブロックに
    おいて、入力されたＮ個の画素のデータと、与えられた
    Ｎ×Ｎの直交変換の係数データと、を用いてＮ×Ｎの直
    交変換を実行して、Ｎ個の直交変換係数を生成し、Ｎ／
    ２×Ｎ／２の直交変換モードのときに、前記演算ブロッ
    クのうちの対応する前記ブロックにおいて、入力された
    Ｎ／２個の画素のデータと、与えられたＮ／２×Ｎ／２
    の直交変換の係数データと、を用いてＮ／２×Ｎ／２の
    直交変換を実行して、Ｎ／２個の直交変換係数を生成
    し、かつ、前記演算ブロックのうちの対応する前記ブロ
    ックにおいて、入力された他のＮ／２個の画素のデータ
    と、与えられたＮ／２×Ｎ／２の直交変換の係数データ
    と、を用いてＮ／２×Ｎ／２の直交変換を実行して、Ｎ
    ／２個の直交変換係数を生成する生成ステップと、 生成された直交変換係数に対して量子化処理を施し、量
    子化データを生成するステップと、 量子化データに対して可変長符号化を施し、符号化デー
    タを生成するステップと、を含む、ことを特徴とする符
    号化方法。
  18. 【請求項１８】「Ｎ」を２のべき乗としたときに、Ｎ画
    素×Ｎラインの画素ブロックのデータに対して、直交変
    換を施し、直交変換係数データを生成する直交変換手段
    と、 生成された直交変換係数データに対して量子化処理を施
    し、量子化データを生成する量子化手段と、 量子化データに対して可変長符号化を施し、符号化デー
    タを生成する可変長符号化手段と、を備え、 前記直交変換手段は、 Ｎ×Ｎの直交変換モードのときに、Ｎ個の画素のデータ
    を受けて、Ｎ個の画素のデータを入力し、Ｎ／２×Ｎ／
    ２の直交変換モードのときに、Ｎ個の画素のデータを受
    けて、Ｎ／２個の画素のデータと、他のＮ／２個の画素
    のデータと、を入力する入力手段と、 Ｎ×Ｎの直交変換モードのときに、入力されたＮ個の画
    素のデータと、与えられたＮ×Ｎの直交変換の係数デー
    タと、に対して演算を施して、Ｎ個の直交変換係数デー
    タを生成し、Ｎ／２×Ｎ／２の直交変換モードのとき
    に、入力されたＮ／２個の画素のデータと、与えられた
    Ｎ／２×Ｎ／２の直交変換の係数データと、に対して演
    算を施して、Ｎ／２個の直交変換係数データを生成し、
    かつ、入力された他のＮ／２個の画素のデータと、与え
    られたＮ／２×Ｎ／２の直交変換の係数データと、に対
    して演算を施して、Ｎ／２個の直交変換係数データを生
    成する直交変換演算手段と、を含む、ことを特徴とする
    符号化装置。
  19. 【請求項１９】「Ｎ」を２のべき乗としたときに、Ｎ画
    素×Ｎラインのブロックに対する直交変換係数データに
    対して、Ｎ×Ｎの逆直交変換、又は、Ｎ／２×Ｎ／２の
    逆直交変換、を行う逆直交変換方法であって、 Ｎ×Ｎの逆直交変換モードのときに、Ｎ個の画素に対応
    する直交変換係数データを受けて、逆直交変換演算を実
    行する演算ブロックへ、Ｎ個の画素に対応する直交変換
    係数データを入力し、Ｎ／２×Ｎ／２の逆直交変換モー
    ドのときに、Ｎ個の画素に対応する直交変換係数データ
    を受けて、Ｎ／２個の画素に対応する直交変換係数デー
    タを、前記演算ブロックのうちの対応するブロックへ入
    力し、かつ、他のＮ／２個の画素に対応する直交変換係
    数データを、前記演算ブロックのうちの対応するブロッ
    クへ入力する入力ステップと、 Ｎ×Ｎの逆直交変換モードのときに、前記演算ブロック
    において、Ｎ個の画素に対応する入力された直交変換係
    数データと、与えられたＮ×Ｎの逆直交変換の係数デー
    タと、を用いてＮ×Ｎの逆直交変換を実行して、Ｎ個の
    画素のデータを生成し、Ｎ／２×Ｎ／２の逆直交変換モ
    ードのときに、前記演算ブロックのうちの対応する前記
    ブロックにおいて、Ｎ／２個の画素に対応する入力され
    た直交変換データと、与えられたＮ／２×Ｎ／２の逆直
    交変換の係数データと、を用いてＮ／２×Ｎ／２の逆直
    交変換を実行して、Ｎ／２個の画素のデータを生成し、
    かつ、前記演算ブロックのうちの対応する前記ブロック
    において、他のＮ／２個の画素に対応する入力された直
    交変換データと、与えられたＮ／２×Ｎ／２の逆直交変
    換の係数データと、を用いてＮ／２×Ｎ／２の逆直交変
    換を実行して、Ｎ／２個の画素のデータを生成する生成
    ステップと、を含む、ことを特徴とする逆直交変換方
    法。
  20. 【請求項２０】前記生成ステップでは、Ｎ×Ｎの逆直交
    変換モードのときに、前記演算ブロックにおいて、Ｎ並
    列で積和演算を実行し、 前記生成ステップでは、Ｎ／２×Ｎ／２の逆直交変換モ
    ードのときに、前記演算ブロックにおいて、Ｎ／２個の
    画素に対応する直交変換係数データに対するＮ／２×Ｎ
    ／２の逆直交変換と、他のＮ／２個の画素に対応する直
    交変換係数データに対するＮ／２×Ｎ／２の逆直交変換
    と、を２並列で実行しＮ／２個の画素に対応する直交変
    換係数データに対するＮ／２×Ｎ／２の逆直交変換で
    は、前記演算ブロックの対応する前記ブロックにおい
    て、Ｎ／２並列で積和演算を実行し、かつ、他のＮ／２
    個の画素に対応する直交変換係数データに対するＮ／２
    ×Ｎ／２の逆直交変換では、前記演算ブロックの対応す
    る前記ブロックにおいて、Ｎ／２並列で積和演算を実行
    する、ことを特徴とする請求項１９記載の逆直交変換方
    法。
  21. 【請求項２１】Ｎ／２×Ｎ／２の逆直交変換モードのと
    きに、Ｎ画素×Ｎラインのブロックを４分割したＮ／２
    画素×Ｎ／２ラインの４つのブロックに対する４個の直
    流成分の元になるデータを取得し、取得したデータに対
    して、所定の演算を実行し、４個の直流成分を得る直流
    成分演算ステップ、をさらに含み、 Ｎ／２×Ｎ／２の逆直交変換モードのときに、前記入力
    ステップで受けるデータは直流成分を含まず、前記入力
    ステップでは、直流成分を入力すべきときは、前記直流
    成分演算ステップで得られた直流成分を、前記演算ブロ
    ックに入力し、 前記入力ステップにおいて、前記演算ブロックへ入力す
    るためのデータの受け付けが完了する前に、前記直流成
    分演算ステップでは、所定の演算の実行を開始する、こ
    とを特徴とする請求項１９又は２０記載の逆直交変換方
    法。
  22. 【請求項２２】「Ｎ」を２のべき乗としたときに、Ｎ画
    素×Ｎラインのブロックに対する直交変換係数データに
    対して、Ｎ×Ｎの逆直交変換、又は、Ｎ／２×Ｎ／２の
    逆直交変換、を行う逆直交変換装置であって、 Ｎ×Ｎの逆直交変換モードのときに、Ｎ個の画素に対応
    する直交変換係数データを受けて、Ｎ個の画素に対応す
    る直交変換係数データを入力し、Ｎ／２×Ｎ／２の逆直
    交変換モードのときに、Ｎ個の画素に対応する直交変換
    係数データを受けて、Ｎ／２個の画素に対応する直交変
    換係数データと、他のＮ／２個の画素に対応する直交変
    換係数データと、を入力する入力手段と、 Ｎ×Ｎの逆直交変換モードのときに、Ｎ個の画素に対応
    する入力された直交変換係数データと、与えられたＮ×
    Ｎの逆直交変換の係数データと、に対して演算を施し
    て、Ｎ個の画素のデータを生成し、Ｎ／２×Ｎ／２の逆
    直交変換モードのときに、Ｎ／２個の画素に対応する入
    力された直交変換係数データと、与えられたＮ／２×Ｎ
    ／２の逆直交変換の係数データと、に対して演算を施し
    て、Ｎ／２個の画素のデータを生成し、かつ、他のＮ／
    ２個の画素に対応する入力された直交変換係数データ
    と、与えられたＮ／２×Ｎ／２の逆直交変換の係数デー
    タと、に対して演算を施して、Ｎ／２個の画素のデータ
    を生成する逆直交変換演算手段と、を備える、ことを特
    徴とする逆直交変換装置。
  23. 【請求項２３】前記逆直交変換演算手段は、 Ｎ×Ｎの逆直交変換の係数データを格納する第１の係数
    記憶手段と、 Ｎ／２×Ｎ／２の逆直交変換の係数データを格納する第
    ２の係数記憶手段と、 Ｎ×Ｎの逆直交変換モードのときに、各々が、前記第１
    の係数記憶手段から取得したＮ×Ｎの逆直交変換の係数
    データを使用して積和演算を実行し、１個の画素のデー
    タを生成するＮ個の積和演算手段と、を含み、 前記入力手段は、Ｎ／２×Ｎ／２の逆直交変換モードの
    ときに、Ｎ個の画素に対応する直交変換係数データを受
    けて、Ｎ／２個の画素に対応する直交変換係数データ
    を、Ｎ／２個の前記積和演算手段の各々に入力し、か
    つ、他のＮ／２個の画素に対応する直交変換係数データ
    を、他のＮ／２個の前記積和演算手段の各々に入力し、 前記Ｎ／２個の積和演算手段の各々は、Ｎ／２×Ｎ／２
    の逆直交変換モードのときに、Ｎ／２個の画素に対応す
    る入力された直交変換係数データと、前記第２の係数記
    憶手段から取得したＮ／２×Ｎ／２の逆直交変換の係数
    データと、を使用して積和演算を実行し、１個の画素の
    データを生成し、かつ、前記他のＮ／２個の積和演算手
    段の各々は、Ｎ／２×Ｎ／２の逆直交変換モードのとき
    に、前記第２の係数記憶手段から取得したＮ／２×Ｎ／
    ２の逆直交変換の係数データと、他のＮ／２個の画素に
    対応する入力された直交変換係数データと、を使用して
    積和演算を実行し、１個の画素のデータを生成する、こ
    とを特徴とする請求項２２記載の逆直交変換装置。
  24. 【請求項２４】Ｎ／２×Ｎ／２の逆直交変換モードのと
    きに、Ｎ画素×Ｎラインのブロックを４分割したＮ／２
    画素×Ｎ／２ラインの４つのブロックに対する４個の直
    流成分の元になるデータを取得し、取得したデータに対
    して、所定の演算を実行し、４個の直流成分を得る直流
    成分演算手段、をさらに備え、 Ｎ／２×Ｎ／２の逆直交変換モードのときに、前記入力
    手段が受けるデータは直流成分を含まず、前記入力手段
    は、直流成分を入力すべきときは、前記直流成分演算手
    段が得た直流成分を、前記逆直交変換演算手段に入力
    し、 前記入力手段が、前記演算ブロックに入力するためのデ
    ータの受け付けを完了する前に、前記直流成分演算手段
    は、所定の演算の実行を開始する、ことを特徴とする請
    求項２２又は２３記載の逆直交変換装置。
  25. 【請求項２５】「Ｎ」を２のべき乗としたときに、Ｎ画
    素×Ｎラインのブロックのデータに対して、復号化を実
    行する復号化方法であって、 符号化されたデータに対して、可変長復号化を施し、量
    子化データを生成するステップと、 生成された量子化データに対して、逆量子化処理を施
    し、直交変換係数データを生成するステップと、 Ｎ×Ｎの逆直交変換モードのときに、Ｎ個の画素に対応
    する直交変換係数データを受けて、逆直交変換演算を実
    行する演算ブロックへ、Ｎ個の画素に対応する直交変換
    係数データを入力し、Ｎ／２×Ｎ／２の逆直交変換モー
    ドのときに、Ｎ個の画素に対応する直交変換係数データ
    を受けて、Ｎ／２個の画素に対応する直交変換係数デー
    タを、前記演算ブロックのうちの対応するブロックへ入
    力し、かつ、他のＮ／２個の画素に対応する直交変換係
    数データを、前記演算ブロックのうちの対応するブロッ
    クへ入力する入力ステップと、 Ｎ×Ｎの逆直交変換モードのときに、前記演算ブロック
    において、Ｎ個の画素に対応する入力された直交変換係
    数データと、与えられたＮ×Ｎの逆直交変換の係数デー
    タと、を用いてＮ×Ｎの逆直交変換を実行して、Ｎ個の
    画素のデータを生成し、Ｎ／２×Ｎ／２の逆直交変換モ
    ードのときに、前記演算ブロックのうちの対応する前記
    ブロックにおいて、Ｎ／２個の画素に対応する入力され
    た直交変換係数データと、与えられたＮ／２×Ｎ／２の
    逆直交変換の係数データと、を用いてＮ／２×Ｎ／２の
    逆直交変換を実行して、Ｎ／２個の画素のデータを生成
    し、かつ、前記演算ブロックのうちの対応する前記ブロ
    ックにおいて、他のＮ／２個の画素に対応する入力され
    た直交変換係数データと、与えられたＮ／２×Ｎ／２の
    逆直交変換の係数データと、を用いてＮ／２×Ｎ／２の
    逆直交変換を実行して、Ｎ／２個の画素のデータを生成
    する生成ステップと、を含む、ことを特徴とする復号化
    方法。
  26. 【請求項２６】「Ｎ」を２のべき乗としたときに、Ｎ画
    素×Ｎラインのブロックに対するデータに対して、復号
    化を実行する復号化装置であって、 符号化されたデータに対して、可変長復号化を施し、量
    子化データを生成する可変長復号化手段と、 生成された量子化データに対して、逆量子化処理を施
    し、直交変換係数データを生成する逆量子化手段と、 生成した直交変換係数データに対して、逆直交変換を施
    し、画素のデータを生成する逆直交変換手段と、を備
    え、 前記逆直交変換手段は、 Ｎ×Ｎの逆直交変換モードのときに、Ｎ個の画素に対応
    する直交変換係数データを受けて、Ｎ個の画素に対応す
    る直交変換係数データを入力し、Ｎ／２×Ｎ／２の逆直
    交変換モードのときに、Ｎ個の画素に対応する直交変換
    係数データを受けて、Ｎ／２個の画素に対応する直交変
    換係数データと、他のＮ／２個の画素に対応する直交変
    換係数データと、を入力する入力手段と、 Ｎ×Ｎの逆直交変換モードのときに、Ｎ個の画素に対応
    する入力された直交変換係数データと、与えられたＮ×
    Ｎの逆直交変換の係数データと、に対して演算を施し
    て、Ｎ個の画素のデータを生成し、Ｎ／２×Ｎ／２の逆
    直交変換モードのときに、Ｎ／２個の画素に対応する入
    力された直交変換係数データと、与えられたＮ／２×Ｎ
    ／２の逆直交変換の係数データと、に対して演算を施し
    て、Ｎ／２個の画素のデータを生成し、かつ、他のＮ／
    ２個の画素に対応する入力された直交変換係数データ
    と、与えられたＮ／２×Ｎ／２の逆直交変換の係数デー
    タと、に対して演算を施して、Ｎ／２個の画素のデータ
    を生成する逆直交変換演算手段と、を含む、ことを特徴
    とする復号化装置。
JP2002022711A 2002-01-31 2002-01-31 直交変換方法、直交変換装置、符号化方法、符号化装置、逆直交変換方法、逆直交変換装置、復号化方法、及び、復号化装置 Pending JP2003223433A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002022711A JP2003223433A (ja) 2002-01-31 2002-01-31 直交変換方法、直交変換装置、符号化方法、符号化装置、逆直交変換方法、逆直交変換装置、復号化方法、及び、復号化装置
EP20030000695 EP1376378A3 (en) 2002-01-31 2003-01-17 Orthogonal transform method and apparatus, encoding method and apparatus, inverse orthogonal transform method and apparatus, decoding method and apparatus
CNB03103439XA CN1200571C (zh) 2002-01-31 2003-01-30 正交变换、逆正交变换方法及装置、编码、解码方法及装置
US10/354,195 US7139436B2 (en) 2002-01-31 2003-01-30 Orthogonal transform method and apparatus
HK03108416A HK1056285A1 (en) 2002-01-31 2003-11-19 Orthogonal transform method, orthogonal transform apparatus, encoding method, encoding apparatus, inverse orthogonal transform method, inverse orthogonal transform apparatus, decoding method, and decoding apparatus.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002022711A JP2003223433A (ja) 2002-01-31 2002-01-31 直交変換方法、直交変換装置、符号化方法、符号化装置、逆直交変換方法、逆直交変換装置、復号化方法、及び、復号化装置

Publications (1)

Publication Number Publication Date
JP2003223433A true JP2003223433A (ja) 2003-08-08

Family

ID=27654428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002022711A Pending JP2003223433A (ja) 2002-01-31 2002-01-31 直交変換方法、直交変換装置、符号化方法、符号化装置、逆直交変換方法、逆直交変換装置、復号化方法、及び、復号化装置

Country Status (5)

Country Link
US (1) US7139436B2 (ja)
EP (1) EP1376378A3 (ja)
JP (1) JP2003223433A (ja)
CN (1) CN1200571C (ja)
HK (1) HK1056285A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010128969A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd アダマール変換回路
JP2010128968A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd アダマール変換回路
US8179972B2 (en) 2004-06-08 2012-05-15 Panasonic Corporation Image encoding device, image decoding device, and integrated circuit used therein
JP2013502626A (ja) * 2009-06-24 2013-01-24 クゥアルコム・インコーポレイテッド メディアデータコーディングのための１６点変換
JP2013502625A (ja) * 2009-06-24 2013-01-24 クゥアルコム・インコーポレイテッド メディアデータコーディングのための１６点変換
US8718144B2 (en) 2009-06-24 2014-05-06 Qualcomm Incorporated 8-point transform for media data coding
US8762441B2 (en) 2009-06-05 2014-06-24 Qualcomm Incorporated 4X4 transform for media coding
US9069713B2 (en) 2009-06-05 2015-06-30 Qualcomm Incorporated 4X4 transform for media coding
US9110849B2 (en) 2009-04-15 2015-08-18 Qualcomm Incorporated Computing even-sized discrete cosine transforms
US9118898B2 (en) 2009-06-24 2015-08-25 Qualcomm Incorporated 8-point transform for media data coding
US9824066B2 (en) 2011-01-10 2017-11-21 Qualcomm Incorporated 32-point transform for media data coding

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679083B2 (ja) * 2002-10-08 2005-08-03 株式会社エヌ・ティ・ティ・ドコモ 画像符号化方法、画像復号方法、画像符号化装置、画像復号装置、画像符号化プログラム、画像復号プログラム
US8116374B2 (en) 2004-05-07 2012-02-14 Broadcom Corporation Method and system for generating a transform size syntax element for video decoding
US20060227875A1 (en) * 2005-03-29 2006-10-12 Bhaskar Sherigar System, and method for DC coefficient prediction
KR100770873B1 (ko) * 2005-07-25 2007-10-26 삼성전자주식회사 영상 부호화시 비트율 제어 방법 및 장치
JP2007221566A (ja) * 2006-02-17 2007-08-30 Fuji Xerox Co Ltd 画像形成装置およびその画像処理方法
US9749633B2 (en) * 2012-01-19 2017-08-29 Vid Scale, Inc. System and method of video coding quantization and dynamic range control
US9848188B1 (en) 2013-06-12 2017-12-19 Apple Inc. Video coding transform systems and methods
JP6510213B2 (ja) * 2014-02-18 2019-05-08 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 投影システム、半導体集積回路、および画像補正方法
CN116311389B (zh) * 2022-08-18 2023-12-12 荣耀终端有限公司 指纹识别的方法和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797753B2 (ja) 1989-01-24 1995-10-18 日本ビクター株式会社 符号化出力データ量の制御方式
JP2785209B2 (ja) 1989-09-19 1998-08-13 ソニー株式会社 データ伝送装置
JPH0443461A (ja) 1990-06-08 1992-02-13 Yamaha Corp 行列乗算回路
KR100363588B1 (ko) * 1993-03-25 2003-02-17 세이코 엡슨 가부시키가이샤 화상처리장치
JPH0783478A (ja) 1993-09-14 1995-03-28 Toshiba Corp レンジフードファン
CN1268231A (zh) * 1997-08-25 2000-09-27 夸尔柯姆股份有限公司 数据块规模可变的2维逆向离散余弦变换机
US6574648B1 (en) * 1998-12-14 2003-06-03 Matsushita Electric Industrial Co., Ltd. Dct arithmetic device
JP3937632B2 (ja) * 1999-02-22 2007-06-27 ソニー株式会社 画像復号装置及び画像復号方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179972B2 (en) 2004-06-08 2012-05-15 Panasonic Corporation Image encoding device, image decoding device, and integrated circuit used therein
JP2010128968A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd アダマール変換回路
JP2010128969A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd アダマール変換回路
US9110849B2 (en) 2009-04-15 2015-08-18 Qualcomm Incorporated Computing even-sized discrete cosine transforms
US8762441B2 (en) 2009-06-05 2014-06-24 Qualcomm Incorporated 4X4 transform for media coding
US9069713B2 (en) 2009-06-05 2015-06-30 Qualcomm Incorporated 4X4 transform for media coding
JP2013502626A (ja) * 2009-06-24 2013-01-24 クゥアルコム・インコーポレイテッド メディアデータコーディングのための１６点変換
US8718144B2 (en) 2009-06-24 2014-05-06 Qualcomm Incorporated 8-point transform for media data coding
US9075757B2 (en) 2009-06-24 2015-07-07 Qualcomm Incorporated 16-point transform for media data coding
US9081733B2 (en) 2009-06-24 2015-07-14 Qualcomm Incorporated 16-point transform for media data coding
JP2013502625A (ja) * 2009-06-24 2013-01-24 クゥアルコム・インコーポレイテッド メディアデータコーディングのための１６点変換
US9118898B2 (en) 2009-06-24 2015-08-25 Qualcomm Incorporated 8-point transform for media data coding
US9319685B2 (en) 2009-06-24 2016-04-19 Qualcomm Incorporated 8-point inverse discrete cosine transform including odd and even portions for media data coding
US9824066B2 (en) 2011-01-10 2017-11-21 Qualcomm Incorporated 32-point transform for media data coding

Also Published As

Publication number Publication date
CN1200571C (zh) 2005-05-04
HK1056285A1 (en) 2004-02-06
CN1436004A (zh) 2003-08-13
US7139436B2 (en) 2006-11-21
EP1376378A3 (en) 2004-08-11
EP1376378A2 (en) 2004-01-02
US20030152281A1 (en) 2003-08-14

Similar Documents

Publication Publication Date Title
JP2003223433A (ja) 直交変換方法、直交変換装置、符号化方法、符号化装置、逆直交変換方法、逆直交変換装置、復号化方法、及び、復号化装置
JP5623565B2 (ja) バタフライプロセッサを使用して離散コサイン変換をエンコードしそして計算するための装置及び方法
US20070094320A1 (en) Parallel Adder-Based DCT / IDCT Design Using Cyclic Convolution
CA2123437A1 (en) Method of non-exhaustive motion estimation which times out
US6223193B1 (en) Macroblock variance estimator for MPEG-2 video encoder
WO2000067147A1 (en) Methods and systems for performing short integer chen idct algorithm with fused multiply/add
US7076105B2 (en) Circuit and method for performing a two-dimensional transform during the processing of an image
WO2002093750A2 (en) Apparatus and method for decoding and computing an inverse discrete cosine transform using a butterfly processor
US5434808A (en) Highly parallel discrete cosine transform engine
JPS622721A (ja) 画像信号の符号化・復号化装置
US5784011A (en) Multiplier circuit for performing inverse quantization arithmetic
EP1544797A2 (en) Low power, high performance transform coprocessor for video compression
KR101527103B1 (ko) 이산 코사인 변환 장치 및 방법
JP4266512B2 (ja) データ処理装置
JP3155383B2 (ja) ２モード処理装置、２次元変換装置及び静止画像データの圧縮システム
JP2629035B2 (ja) 画像の符号化処理装置
JP2802158B2 (ja) 逆直交変換方法および逆直交変換回路
JP3977003B2 (ja) 離散コサイン変換・逆離散コサイン変換手法及びその装置
US6374280B1 (en) Computationally efficient inverse discrete cosine transform method and apparatus
JP2003283841A (ja) フィルタ処理装置およびフィルタ処理方法
JP2809798B2 (ja) 画像データ直交変換装置のマトリクス演算処理方式
JPH10116267A (ja) 演算装置及び情報処理装置
JPH08305684A (ja) バタフライ演算装置及び逆離散余弦変換装置
US20110142357A1 (en) Variable length encoding device of image compression system
JP2507654B2 (ja) 画像デ―タ直交変換処理装置のマトリクス演算回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070425