JPH1070721A - 逆量子化・逆ｄｃｔ回路 - Google Patents
逆量子化・逆ｄｃｔ回路Info
- Publication number
- JPH1070721A JPH1070721A JP22810596A JP22810596A JPH1070721A JP H1070721 A JPH1070721 A JP H1070721A JP 22810596 A JP22810596 A JP 22810596A JP 22810596 A JP22810596 A JP 22810596A JP H1070721 A JPH1070721 A JP H1070721A
- Authority
- JP
- Japan
- Prior art keywords
- output
- selector
- memory
- input
- dct
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Complex Calculations (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 逆量子化または量子化で用いる乗算器の個数
が多く、またその乗算回数が多い。 【解決手段】 逆量子化レベル値に重み係数と量子化ス
ケール値を乗算し、２次元逆ＤＣＴを施す逆量子化・逆
ＤＣＴ回路において、第１段階の処理で、量子化スケー
ル値と重み係数用メモリ１０２の重み係数を乗算器１０
４において乗算し、乗算結果をバッファメモリ１０５に
格納しておき、第２段階の処理で、量子化スケール値×
重み係数の乗算結果と入力の逆量子化レベル値を乗算器
１０４において乗算し、その乗算結果を１次元逆ＤＣＴ
部１０７により行方向の１次元逆ＤＣＴを行い、第３段
階の処理で、１次元逆ＤＣＴ部１０７により列方向の１
次元逆ＤＣＴを行った結果を出力する構成とする。
が多く、またその乗算回数が多い。 【解決手段】 逆量子化レベル値に重み係数と量子化ス
ケール値を乗算し、２次元逆ＤＣＴを施す逆量子化・逆
ＤＣＴ回路において、第１段階の処理で、量子化スケー
ル値と重み係数用メモリ１０２の重み係数を乗算器１０
４において乗算し、乗算結果をバッファメモリ１０５に
格納しておき、第２段階の処理で、量子化スケール値×
重み係数の乗算結果と入力の逆量子化レベル値を乗算器
１０４において乗算し、その乗算結果を１次元逆ＤＣＴ
部１０７により行方向の１次元逆ＤＣＴを行い、第３段
階の処理で、１次元逆ＤＣＴ部１０７により列方向の１
次元逆ＤＣＴを行った結果を出力する構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は画像データの符号化
または復号化で用いられるＤＣＴ（Discrete Cosine Tr
ansform）、量子化、逆量子化、逆ＤＣＴを行うための
画像処理装置に関するものである。
または復号化で用いられるＤＣＴ（Discrete Cosine Tr
ansform）、量子化、逆量子化、逆ＤＣＴを行うための
画像処理装置に関するものである。
【０００２】
【従来の技術】近年、ディジタル画像を光ディスクなど
の記録媒体にそのデータを記録したり、光ファイバなど
のケーブルや通信衛星などを介してそのデータを伝送し
たりする際に、記録媒体の節約や、伝送レートの低減の
ために画像データの圧縮及び伸長が用いられる。画像デ
ータの圧縮手段でよく用いられるものにＤＣＴと量子化
を組み合わせる方式があり、代表的なものに画像圧縮符
号化の国際標準であるＭＰＥＧ１やＭＰＥＧ２などがあ
る。この方式の復号化器の概略構成を図２に示し、以下
に簡単に動作を説明する。図２において圧縮画像符号化
データを可変長復号部２０１に入力して逆量子化レベル
値や動きベクトルを抽出する。次に逆量子化レベル値
は、逆量子化部２０２に入力され、動きベクトルは動き
補償部２０４に入力される。逆量子化部２０２で逆量子
化された係数を逆ＤＣＴ部２０３により差分データを生
成し、動き補償部２０４では動きベクトルに対応する参
照データをフレームメモリ２０５から読み出す。最後に
加算器２０６により差分データと参照データを加算して
復号データとして出力する。また、復号データは参照デ
ータとなるため、フレームデータ２０５に書き込まれ
る。パラメータの変更や動き補償は、輝度成分１６×１
６画素と２個の色差成分８×８画素からなるマクロブロ
ック単位で処理され、逆量子化や逆ＤＣＴは、８×８画
素からなるブロック単位で処理される。
の記録媒体にそのデータを記録したり、光ファイバなど
のケーブルや通信衛星などを介してそのデータを伝送し
たりする際に、記録媒体の節約や、伝送レートの低減の
ために画像データの圧縮及び伸長が用いられる。画像デ
ータの圧縮手段でよく用いられるものにＤＣＴと量子化
を組み合わせる方式があり、代表的なものに画像圧縮符
号化の国際標準であるＭＰＥＧ１やＭＰＥＧ２などがあ
る。この方式の復号化器の概略構成を図２に示し、以下
に簡単に動作を説明する。図２において圧縮画像符号化
データを可変長復号部２０１に入力して逆量子化レベル
値や動きベクトルを抽出する。次に逆量子化レベル値
は、逆量子化部２０２に入力され、動きベクトルは動き
補償部２０４に入力される。逆量子化部２０２で逆量子
化された係数を逆ＤＣＴ部２０３により差分データを生
成し、動き補償部２０４では動きベクトルに対応する参
照データをフレームメモリ２０５から読み出す。最後に
加算器２０６により差分データと参照データを加算して
復号データとして出力する。また、復号データは参照デ
ータとなるため、フレームデータ２０５に書き込まれ
る。パラメータの変更や動き補償は、輝度成分１６×１
６画素と２個の色差成分８×８画素からなるマクロブロ
ック単位で処理され、逆量子化や逆ＤＣＴは、８×８画
素からなるブロック単位で処理される。
【０００３】以下に逆量子化・逆ＤＣＴの演算について
説明する。まず、ＭＰＥＧ２で用いられる逆量子化の演
算の一つの例について説明する。逆量子化の演算は、補
正演算を除いて（数１）で表すことができる。
説明する。まず、ＭＰＥＧ２で用いられる逆量子化の演
算の一つの例について説明する。逆量子化の演算は、補
正演算を除いて（数１）で表すことができる。
【０００４】
【数１】
【０００５】ここで、ｆijkはＤＣＴ係数、Ｑijkは逆量
子化レベル値、Ｗijlは重み係数、ｑｓは量子化スケー
ル値である。また、ｉ，ｊは各ブロック内の８×８デー
タの位置（ｉ＝０〜７，ｊ＝０〜７）、ｋはブロック番
号（ｋ＝０〜５）、ｌは係数群番号（ｌ＝０〜１）であ
る。
子化レベル値、Ｗijlは重み係数、ｑｓは量子化スケー
ル値である。また、ｉ，ｊは各ブロック内の８×８デー
タの位置（ｉ＝０〜７，ｊ＝０〜７）、ｋはブロック番
号（ｋ＝０〜５）、ｌは係数群番号（ｌ＝０〜１）であ
る。
【０００６】図３に一つのマクロブロックに対応する逆
量子化の演算の説明図を示す。逆量子化レベル値Ｑijk
は、符号化処理においてＤＣＴ係数を量子化した結果で
あり、マクロブロック中の６個のブロック毎に６４個ず
つ入力される。重み係数Ｗij lは周波数成分依存の量子
化テーブルであり、マクロブロックのタイプによって２
種類の重み係数群が用意されている。量子化スケールｑ
ｓは、マクロブロック毎に与えられる一定値であり、符
号量の制御に用いられる。復号化処理では、マクロブロ
ック毎に可変長復号化されて逆量子化レベル値Ｑ
ijkと、量子化スケールｑｓと、抽出されたマクロブロ
ックタイプによって重み係数Ｗiklが決定され、（数
１）の計算を行う。
量子化の演算の説明図を示す。逆量子化レベル値Ｑijk
は、符号化処理においてＤＣＴ係数を量子化した結果で
あり、マクロブロック中の６個のブロック毎に６４個ず
つ入力される。重み係数Ｗij lは周波数成分依存の量子
化テーブルであり、マクロブロックのタイプによって２
種類の重み係数群が用意されている。量子化スケールｑ
ｓは、マクロブロック毎に与えられる一定値であり、符
号量の制御に用いられる。復号化処理では、マクロブロ
ック毎に可変長復号化されて逆量子化レベル値Ｑ
ijkと、量子化スケールｑｓと、抽出されたマクロブロ
ックタイプによって重み係数Ｗiklが決定され、（数
１）の計算を行う。
【０００７】また（数１）の結果得られたＤＣＴ係数ｆ
ijkを２次元逆ＤＣＴして逆量子化・逆ＤＣＴの結果を
得る。ｋ番目のブロックのＤＣＴ係数を８×８の行列Ｆ
kで表し、１次元逆ＤＣＴの８×８の行列Ｄで表わすと
２次元逆ＤＣＴは、ＤＦkＤTである。Ｄの要素をｄijで
表し、Ｆkの要素ｆijkは、（数１）で用いられている値
である。８点逆ＤＣＴの要素ｄijは（数２）である。
ijkを２次元逆ＤＣＴして逆量子化・逆ＤＣＴの結果を
得る。ｋ番目のブロックのＤＣＴ係数を８×８の行列Ｆ
kで表し、１次元逆ＤＣＴの８×８の行列Ｄで表わすと
２次元逆ＤＣＴは、ＤＦkＤTである。Ｄの要素をｄijで
表し、Ｆkの要素ｆijkは、（数１）で用いられている値
である。８点逆ＤＣＴの要素ｄijは（数２）である。
【０００８】
【数２】
【０００９】またＤＦkＤT＝Ｄ（ＦkＤT）と表される。
ＦkＤTはＦkを行方向に取り出して８行分の１次元逆Ｄ
ＣＴを行うことに相当し、Ｄ（ＦkＤT）は（ＦkＤT）を
列方向に取り出して８列分の１次元逆ＤＣＴを行うこと
に相当するので２次元逆ＤＣＴは、１次元逆ＤＣＴと転
置により実現できる。
ＦkＤTはＦkを行方向に取り出して８行分の１次元逆Ｄ
ＣＴを行うことに相当し、Ｄ（ＦkＤT）は（ＦkＤT）を
列方向に取り出して８列分の１次元逆ＤＣＴを行うこと
に相当するので２次元逆ＤＣＴは、１次元逆ＤＣＴと転
置により実現できる。
【００１０】次にＤＣＴ・量子化の演算について説明す
る。ｋ番目のブロックの入力データを８×８の行列Ｇk
で表し、１次元ＤＣＴの８×８の行列Ｃで表わすと２次
元ＤＣＴは、Ｆk＝ＣＧkＣTである。ＤＣＴは直交変換
であるのでＣ＝Ｄ-1＝ＤTであり、Ｇkの要素ｇijkに対
してｉ，ｊは各ブロック内の８×８データの位置（ｉ＝
０〜７，ｊ＝０〜７）、ｋはブロック番号（ｋ＝０〜
５）である。量子化は、Ｗ’ijl＝１／Ｗijl，ｑｓ’＝
１／ｑｓと表せば、（数１）と同様に（数３）と表され
る。
る。ｋ番目のブロックの入力データを８×８の行列Ｇk
で表し、１次元ＤＣＴの８×８の行列Ｃで表わすと２次
元ＤＣＴは、Ｆk＝ＣＧkＣTである。ＤＣＴは直交変換
であるのでＣ＝Ｄ-1＝ＤTであり、Ｇkの要素ｇijkに対
してｉ，ｊは各ブロック内の８×８データの位置（ｉ＝
０〜７，ｊ＝０〜７）、ｋはブロック番号（ｋ＝０〜
５）である。量子化は、Ｗ’ijl＝１／Ｗijl，ｑｓ’＝
１／ｑｓと表せば、（数１）と同様に（数３）と表され
る。
【００１１】
【数３】
【００１２】ここで、ｆijkはＤＣＴ係数、Ｑijkは逆量
子化レベル値、Ｗ’ijlは重み係数、ｑｓ’は量子化ス
ケール値である。また、ｉ，ｊは各ブロック内の８×８
データの位置（ｉ＝０〜７，ｊ＝０〜７）、ｋはブロッ
ク番号（ｋ＝０〜５）、ｌは係数群番号（ｌ＝０〜１）
である。
子化レベル値、Ｗ’ijlは重み係数、ｑｓ’は量子化ス
ケール値である。また、ｉ，ｊは各ブロック内の８×８
データの位置（ｉ＝０〜７，ｊ＝０〜７）、ｋはブロッ
ク番号（ｋ＝０〜５）、ｌは係数群番号（ｌ＝０〜１）
である。
【００１３】従来の逆量子化・逆ＤＣＴ回路を図８に示
す。図８は、逆量子化・逆ＤＣＴを手順に従って実現し
たものであり、図８において８０１は重み係数メモリ、
８０２は第１の乗算器、８０３は第２の乗算器、８０４
は係数バッファメモリ、８０５はセレクタ、８０６は１
次元逆ＤＣＴ部、８０７はデータ転置用メモリである。
す。図８は、逆量子化・逆ＤＣＴを手順に従って実現し
たものであり、図８において８０１は重み係数メモリ、
８０２は第１の乗算器、８０３は第２の乗算器、８０４
は係数バッファメモリ、８０５はセレクタ、８０６は１
次元逆ＤＣＴ部、８０７はデータ転置用メモリである。
【００１４】以下に図８に基づいて従来の逆量子化・逆
ＤＣＴ回路の動作を説明する。第１段階の処理では１マ
クロブロックの量子化レベルＱijkの逆量子化を行い、
その結果を係数バッファメモリ８０４に書き込む。重み
係数メモリ８０１からマクロブロックタイプに従ってｌ
が決定された重み係数Ｗijlを行方向に読み出し、第１
の乗算器８０２により重み係数Ｗijlと入力される量子
化レベルＱijkとの乗算をｉ＝０〜７，ｊ＝０〜７，ｋ
＝０〜５について行いＱijk×Ｗijlを得、第２の乗算器
８０３により第１の乗算器８０２の結果Ｑijk×Ｗijlと
量子化スケールｑｓの乗算をｉ＝０〜７，ｊ＝０〜７，
ｋ＝０〜５について行いＤＣＴ係数ｆijk＝Ｑijk×Ｗ
ijl×ｑｓを得、ＤＣＴ係数ｆijkをｉ＝０〜７，ｊ＝０
〜７，ｋ＝０〜５について係数バッファメモリ８０４に
書き込む。
ＤＣＴ回路の動作を説明する。第１段階の処理では１マ
クロブロックの量子化レベルＱijkの逆量子化を行い、
その結果を係数バッファメモリ８０４に書き込む。重み
係数メモリ８０１からマクロブロックタイプに従ってｌ
が決定された重み係数Ｗijlを行方向に読み出し、第１
の乗算器８０２により重み係数Ｗijlと入力される量子
化レベルＱijkとの乗算をｉ＝０〜７，ｊ＝０〜７，ｋ
＝０〜５について行いＱijk×Ｗijlを得、第２の乗算器
８０３により第１の乗算器８０２の結果Ｑijk×Ｗijlと
量子化スケールｑｓの乗算をｉ＝０〜７，ｊ＝０〜７，
ｋ＝０〜５について行いＤＣＴ係数ｆijk＝Ｑijk×Ｗ
ijl×ｑｓを得、ＤＣＴ係数ｆijkをｉ＝０〜７，ｊ＝０
〜７，ｋ＝０〜５について係数バッファメモリ８０４に
書き込む。
【００１５】第２段階の処理では係数バッファメモリ８
０４に格納されたＤＣＴ係数ｆijkを読み出し、逆ＤＣ
Ｔを実現する。係数バッファメモリ８０４からＤＣＴ係
数ｆ ijkを行方向に読み出し、セレクタ８０５により係
数バッファメモリ８０４の出力を選択して、１次元逆Ｄ
ＣＴ部８０６によりＤＣＴ係数ｆijkの８点１次元逆Ｄ
ＣＴを行方向に対して１ブロック中の行数８と１マクロ
ブロック中のブロック数６に対応した８×６回行い、１
次元逆ＤＣＴ部８０６の出力をデータ転置用メモリ８０
７に行方向に書き込む。次にデータ転置用メモリ８０７
から列方向に読み出し、セレクタ８０５によりデータ転
置用メモリ８０７の出力を選択して１次元逆ＤＣＴ部８
０６に入力し、１次元逆ＤＣＴ部８０６により８点１次
元逆ＤＣＴを列方向に対して１ブロック中の列数８と１
マクロブロック中のブロック数６に対応した８×６回行
い、１次元逆ＤＣＴ部８０６の出力結果を逆量子化・逆
ＤＣＴ回路の出力とする。
０４に格納されたＤＣＴ係数ｆijkを読み出し、逆ＤＣ
Ｔを実現する。係数バッファメモリ８０４からＤＣＴ係
数ｆ ijkを行方向に読み出し、セレクタ８０５により係
数バッファメモリ８０４の出力を選択して、１次元逆Ｄ
ＣＴ部８０６によりＤＣＴ係数ｆijkの８点１次元逆Ｄ
ＣＴを行方向に対して１ブロック中の行数８と１マクロ
ブロック中のブロック数６に対応した８×６回行い、１
次元逆ＤＣＴ部８０６の出力をデータ転置用メモリ８０
７に行方向に書き込む。次にデータ転置用メモリ８０７
から列方向に読み出し、セレクタ８０５によりデータ転
置用メモリ８０７の出力を選択して１次元逆ＤＣＴ部８
０６に入力し、１次元逆ＤＣＴ部８０６により８点１次
元逆ＤＣＴを列方向に対して１ブロック中の列数８と１
マクロブロック中のブロック数６に対応した８×６回行
い、１次元逆ＤＣＴ部８０６の出力結果を逆量子化・逆
ＤＣＴ回路の出力とする。
【００１６】この構成で逆量子化部の１マクロブロック
当たりの乗算回数は、第１の乗算器は入力される量子化
レベルＱijkと重み係数Ｗijlの乗算を８×８×６＝３８
４回行い、第２の乗算器は第１の乗算器の結果と量子化
スケール値の乗算を８×８×６＝３８４回行うので合計
７６８回の乗算を行う。
当たりの乗算回数は、第１の乗算器は入力される量子化
レベルＱijkと重み係数Ｗijlの乗算を８×８×６＝３８
４回行い、第２の乗算器は第１の乗算器の結果と量子化
スケール値の乗算を８×８×６＝３８４回行うので合計
７６８回の乗算を行う。
【００１７】
【発明が解決しようとする課題】従来の逆量子化・逆Ｄ
ＣＴ回路では、逆量子化部に２個の乗算器と、３８４ワ
ードの係数バッファメモリと３８４ワードの転置用メモ
リを必要とするので、ＬＳＩ化する場合にチップ上の大
きな面積を占めてしまう。また、乗算器による乗算回数
は、１マクロブロックあたり７６８回の乗算を行うので
消費電力が大きくなってしまう。
ＣＴ回路では、逆量子化部に２個の乗算器と、３８４ワ
ードの係数バッファメモリと３８４ワードの転置用メモ
リを必要とするので、ＬＳＩ化する場合にチップ上の大
きな面積を占めてしまう。また、乗算器による乗算回数
は、１マクロブロックあたり７６８回の乗算を行うので
消費電力が大きくなってしまう。
【００１８】本発明はかかる点に鑑みて、演算器の構成
数が少なく、乗算回数が少ない逆量子化・逆ＤＣＴ回路
またはＤＣＴ・量子化回路を提供することを目的とす
る。
数が少なく、乗算回数が少ない逆量子化・逆ＤＣＴ回路
またはＤＣＴ・量子化回路を提供することを目的とす
る。
【００１９】
【課題を解決するための手段】第１に、逆量子化または
量子化の乗算回数を減らし乗算器の個数を減らす手段と
しては、重み係数と量子化スケールを乗算してバッファ
メモリに書き込み、この乗算結果と入力データとを乗算
して逆量子化または量子化を実行する構成とした。
量子化の乗算回数を減らし乗算器の個数を減らす手段と
しては、重み係数と量子化スケールを乗算してバッファ
メモリに書き込み、この乗算結果と入力データとを乗算
して逆量子化または量子化を実行する構成とした。
【００２０】第２に、逆量子化・逆ＤＣＴ回路の係数バ
ッファメモリを削減する手段としては、逆量子化の演算
と１回目の１次元逆ＤＣＴを各データ毎に連続で行い、
その結果を転置用メモリに書き込み、１回目の１次元逆
ＤＣＴの結果を転置用メモリから読み出し、２回目の１
次元逆ＤＣＴを実行する構成とし、ＤＣＴ・量子化回路
の係数バッファメモリを削減する手段としては、１回目
の１次元ＤＣＴを行い、その結果を転置用メモリに書き
込み、１回目の１次元ＤＣＴの結果を転置用メモリから
読み出し、２回目の１次元ＤＣＴと量子化の演算を各デ
ータ毎に連続で実行する構成とした。
ッファメモリを削減する手段としては、逆量子化の演算
と１回目の１次元逆ＤＣＴを各データ毎に連続で行い、
その結果を転置用メモリに書き込み、１回目の１次元逆
ＤＣＴの結果を転置用メモリから読み出し、２回目の１
次元逆ＤＣＴを実行する構成とし、ＤＣＴ・量子化回路
の係数バッファメモリを削減する手段としては、１回目
の１次元ＤＣＴを行い、その結果を転置用メモリに書き
込み、１回目の１次元ＤＣＴの結果を転置用メモリから
読み出し、２回目の１次元ＤＣＴと量子化の演算を各デ
ータ毎に連続で実行する構成とした。
【００２１】第３に、逆量子化・逆ＤＣＴ回路またはＤ
ＣＴ・量子化回路のデータ転置用メモリを削減する手段
としては、転置用メモリに書き込むデータの単位をブロ
ックデータの整数倍とする構成とした。
ＣＴ・量子化回路のデータ転置用メモリを削減する手段
としては、転置用メモリに書き込むデータの単位をブロ
ックデータの整数倍とする構成とした。
【００２２】第４に、逆量子化または量子化の乗算回数
を平均的に減らす手段としては、重み係数を選択するた
めの信号であるマクロブロックタイプと、量子化スケー
ル値が１マクロブロック前から変化したかどうかを判断
し、両方の値が変化していなければ、重み係数と量子化
スケール値の乗算を行わず、１マクロブロック前の、量
子化スケール値×重み係数の乗算結果を用いる構成とし
た。
を平均的に減らす手段としては、重み係数を選択するた
めの信号であるマクロブロックタイプと、量子化スケー
ル値が１マクロブロック前から変化したかどうかを判断
し、両方の値が変化していなければ、重み係数と量子化
スケール値の乗算を行わず、１マクロブロック前の、量
子化スケール値×重み係数の乗算結果を用いる構成とし
た。
【００２３】
【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。
に説明する。
【００２４】（実施の形態１）図１は本発明の実施の形
態の逆量子化・逆ＤＣＴ回路のブロック構成図である。
図１において１０１は第１のセレクタ、１０２は重み係
数用メモリ、１０３は第２のセレクタ、１０４は乗算
器、１０５はバッファメモリ、１０６は第３のセレク
タ、１０７は１次元逆ＤＣＴ部、１０８はデータ転置用
メモリである。
態の逆量子化・逆ＤＣＴ回路のブロック構成図である。
図１において１０１は第１のセレクタ、１０２は重み係
数用メモリ、１０３は第２のセレクタ、１０４は乗算
器、１０５はバッファメモリ、１０６は第３のセレク
タ、１０７は１次元逆ＤＣＴ部、１０８はデータ転置用
メモリである。
【００２５】第１段階の処理では量子化スケール値ｑｓ
と重み係数Ｗijlの乗算を行い、乗算結果ｑｓ×Ｗijlを
バッファメモリ１０５に書き込む。第１段階の処理にお
いて、第１のセレクタ１０１により量子化スケール値ｑ
ｓを選択し、重み係数用メモリ１０２からマクロブロッ
クタイプによってｌが決定された重み係数Ｗijlをｉ＝
０〜７，ｊ＝０〜７について順次読み出し、第２のセレ
クタ１０３により重み係数用メモリ１０２の出力である
重み係数Ｗijlを選択し、次に乗算器１０４により量子
化スケール値ｑｓと重み係数Ｗijlの乗算を順次行い、
乗算器１０４の出力をバッファメモリ１０５に書き込
む。
と重み係数Ｗijlの乗算を行い、乗算結果ｑｓ×Ｗijlを
バッファメモリ１０５に書き込む。第１段階の処理にお
いて、第１のセレクタ１０１により量子化スケール値ｑ
ｓを選択し、重み係数用メモリ１０２からマクロブロッ
クタイプによってｌが決定された重み係数Ｗijlをｉ＝
０〜７，ｊ＝０〜７について順次読み出し、第２のセレ
クタ１０３により重み係数用メモリ１０２の出力である
重み係数Ｗijlを選択し、次に乗算器１０４により量子
化スケール値ｑｓと重み係数Ｗijlの乗算を順次行い、
乗算器１０４の出力をバッファメモリ１０５に書き込
む。
【００２６】第２段階の処理ではバッファメモリ１０５
に格納されたｑｓ×Ｗijlと逆量子化レベル値Ｑijkとの
乗算と行方向の１次元逆ＤＣＴを行い、その結果をデー
タ転置用メモリ１０８に書き込む。第２段階の処理にお
いて、逆量子化レベル値Ｑ ijkをｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜５について行方向に順次入力し、第２のセ
レクタ１０３により逆量子化レベル値Ｑijkを選択し、
バッファメモリ１０５から第１段階の処理で求めたｑｓ
×Ｗijlを行方向に順次読み出し、第１のセレクタ１０
１によりバッファメモリ１０５の出力であるｑｓ×Ｗ
ijlを選択し、乗算器１０４により逆量子化レベル値Ｑ
ijkと量子化スケール値×重み係数の乗算結果ｑｓ×Ｗ
ijlとのｉ，ｊが対応する乗算をｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜５について行い、セレクタ１０６により乗
算器１０４の出力を選択して乗算結果Ｑijk×（ｑｓ×
Ｗijl）であるＤＣＴ係数を１次元逆ＤＣＴ部１０７に
入力し、１次元逆ＤＣＴ部１０７により８点１次元逆Ｄ
ＣＴを行方向に対して１ブロック中の行数８と１マクロ
ブロック中のブロック数６に対応した８×６回行い、１
次元逆ＤＣＴ部１０７の出力をデータ転置用メモリ１０
８に行方向に書き込む。
に格納されたｑｓ×Ｗijlと逆量子化レベル値Ｑijkとの
乗算と行方向の１次元逆ＤＣＴを行い、その結果をデー
タ転置用メモリ１０８に書き込む。第２段階の処理にお
いて、逆量子化レベル値Ｑ ijkをｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜５について行方向に順次入力し、第２のセ
レクタ１０３により逆量子化レベル値Ｑijkを選択し、
バッファメモリ１０５から第１段階の処理で求めたｑｓ
×Ｗijlを行方向に順次読み出し、第１のセレクタ１０
１によりバッファメモリ１０５の出力であるｑｓ×Ｗ
ijlを選択し、乗算器１０４により逆量子化レベル値Ｑ
ijkと量子化スケール値×重み係数の乗算結果ｑｓ×Ｗ
ijlとのｉ，ｊが対応する乗算をｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜５について行い、セレクタ１０６により乗
算器１０４の出力を選択して乗算結果Ｑijk×（ｑｓ×
Ｗijl）であるＤＣＴ係数を１次元逆ＤＣＴ部１０７に
入力し、１次元逆ＤＣＴ部１０７により８点１次元逆Ｄ
ＣＴを行方向に対して１ブロック中の行数８と１マクロ
ブロック中のブロック数６に対応した８×６回行い、１
次元逆ＤＣＴ部１０７の出力をデータ転置用メモリ１０
８に行方向に書き込む。
【００２７】第３段階の処理ではデータ転置用メモリ１
０８で行と列が転置されたデータを入力とした列方向の
１次元逆ＤＣＴを行う。第３段階の処理では、データ転
置用メモリ１０８から列方向に読み出し、セレクタ１０
６によりデータ転置用メモリ１０８の出力を選択して１
次元逆ＤＣＴ部１０７に入力し、１次元逆ＤＣＴ部１０
７により８点１次元逆ＤＣＴを列方向に対して１ブロッ
ク中の列数８と１マクロブロック中のブロック数６に対
応した８×６回行い、１次元逆ＤＣＴ部１０７の出力結
果を逆量子化・逆ＤＣＴ回路の出力とする。
０８で行と列が転置されたデータを入力とした列方向の
１次元逆ＤＣＴを行う。第３段階の処理では、データ転
置用メモリ１０８から列方向に読み出し、セレクタ１０
６によりデータ転置用メモリ１０８の出力を選択して１
次元逆ＤＣＴ部１０７に入力し、１次元逆ＤＣＴ部１０
７により８点１次元逆ＤＣＴを列方向に対して１ブロッ
ク中の列数８と１マクロブロック中のブロック数６に対
応した８×６回行い、１次元逆ＤＣＴ部１０７の出力結
果を逆量子化・逆ＤＣＴ回路の出力とする。
【００２８】第１の実施の形態では、逆量子化・逆ＤＣ
Ｔの処理を第１段階、第２段階、第３段階の順に処理を
進めて実現する。
Ｔの処理を第１段階、第２段階、第３段階の順に処理を
進めて実現する。
【００２９】上記の構成で、乗算器の個数は１個で済
む。また、一旦、ブロック内のデータの個数に対応する
ｑｓ×Ｗijlを計算しているので、Ｑijkの属するブロッ
クが変わる度にｑｓ×Ｗijlを計算せずに済み、乗算の
回数が削減できる。具体的には第１段階のｑｓ×Ｗijl
の生成に８×８＝６４回の乗算、第２段階のＱijk×
（ｑｓ×Ｗijl）の生成に８×８×６＝３８４回の乗算
の合計４４８回の乗算で済むことになる。さらに逆量子
化と逆ＤＣＴを連続に実行することにより、間の係数バ
ッファメモリを削減することができる。
む。また、一旦、ブロック内のデータの個数に対応する
ｑｓ×Ｗijlを計算しているので、Ｑijkの属するブロッ
クが変わる度にｑｓ×Ｗijlを計算せずに済み、乗算の
回数が削減できる。具体的には第１段階のｑｓ×Ｗijl
の生成に８×８＝６４回の乗算、第２段階のＱijk×
（ｑｓ×Ｗijl）の生成に８×８×６＝３８４回の乗算
の合計４４８回の乗算で済むことになる。さらに逆量子
化と逆ＤＣＴを連続に実行することにより、間の係数バ
ッファメモリを削減することができる。
【００３０】尚、データ転置用メモリ１０８を２ポート
メモリとし、行方向の１次元逆ＤＣＴ結果の書き込みと
列方向の１次元逆ＤＣＴへのデータ読みだしを同時に行
えるようにすると、第２段階と第３段階の処理を時間的
にオーバーラップすることが可能となり、処理サイクル
数を削減できる。
メモリとし、行方向の１次元逆ＤＣＴ結果の書き込みと
列方向の１次元逆ＤＣＴへのデータ読みだしを同時に行
えるようにすると、第２段階と第３段階の処理を時間的
にオーバーラップすることが可能となり、処理サイクル
数を削減できる。
【００３１】また、第１のセレクタ１０１の入力である
量子化スケール値と第２のセレクタ１０３の入力である
重み係数とを入れ換えてもよい。
量子化スケール値と第２のセレクタ１０３の入力である
重み係数とを入れ換えてもよい。
【００３２】（実施の形態２）実施の形態１の第２段
階、第３段階のデータ処理単位を変えることによってデ
ータ転置用メモリサイズを削減することが可能である。
実施の形態２では６ブロックから構成されるマクロブロ
ックを２ブロックをデータ処理単位とする場合を説明す
る。実施の形態１と同様に図１を用いて動作を説明す
る。
階、第３段階のデータ処理単位を変えることによってデ
ータ転置用メモリサイズを削減することが可能である。
実施の形態２では６ブロックから構成されるマクロブロ
ックを２ブロックをデータ処理単位とする場合を説明す
る。実施の形態１と同様に図１を用いて動作を説明す
る。
【００３３】第１段階の処理では量子化スケール値ｑｓ
と重み係数Ｗijlの乗算を行い、乗算結果ｑｓ×Ｗijlを
バッファメモリ１０５に書き込む。第１段階の処理にお
いて、第１のセレクタ１０１により量子化スケール値ｑ
ｓを選択し、重み係数用メモリ１０２からマクロブロッ
クタイプによってｌが決定された重み係数Ｗijlをｉ＝
０〜７，ｊ＝０〜７について順次読み出し、第２のセレ
クタ１０３により重み係数用メモリ１０２の出力である
重み係数Ｗijlを選択し、次に乗算器１０４により量子
化スケール値ｑｓと重み係数Ｗijlの乗算を順次行い、
乗算器１０４の出力をバッファメモリ１０５に書き込
む。
と重み係数Ｗijlの乗算を行い、乗算結果ｑｓ×Ｗijlを
バッファメモリ１０５に書き込む。第１段階の処理にお
いて、第１のセレクタ１０１により量子化スケール値ｑ
ｓを選択し、重み係数用メモリ１０２からマクロブロッ
クタイプによってｌが決定された重み係数Ｗijlをｉ＝
０〜７，ｊ＝０〜７について順次読み出し、第２のセレ
クタ１０３により重み係数用メモリ１０２の出力である
重み係数Ｗijlを選択し、次に乗算器１０４により量子
化スケール値ｑｓと重み係数Ｗijlの乗算を順次行い、
乗算器１０４の出力をバッファメモリ１０５に書き込
む。
【００３４】第２段階の処理ではバッファメモリ１０５
に格納されたｑｓ×Ｗijlと逆量子化レベル値Ｑijkとの
乗算と行方向の１次元逆ＤＣＴを行い、その結果をデー
タ転置用メモリ１０８に書き込む。第２段階の処理にお
いて、逆量子化レベル値Ｑ ijkをｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜１について行方向に順次入力し、第２のセ
レクタ１０３により逆量子化レベル値Ｑijkを選択し、
バッファメモリ１０５から第１段階の処理で求めたｑｓ
×Ｗijlを行方向に順次読み出し、第１のセレクタ１０
１によりバッファメモリ１０５の出力であるｑｓ×Ｗ
ijlを選択し、乗算器１０４により逆量子化レベル値Ｑ
ijkと量子化スケール値×重み係数の乗算結果ｑｓ×Ｗ
ijlとのｉ，ｊが対応する乗算をｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜１について行い、セレクタ１０６により乗
算器１０４の出力を選択して乗算結果Ｑijk×（ｑｓ×
Ｗijl）であるＤＣＴ係数を１次元逆ＤＣＴ部１０７に
入力し、１次元逆ＤＣＴ部１０７により８点１次元逆Ｄ
ＣＴを行方向に対して１ブロック中の行数８と１マクロ
ブロック中のブロック数２に対応した８×２回行い、１
次元逆ＤＣＴ部１０７の出力をデータ転置用メモリ１０
８に行方向に書き込む。
に格納されたｑｓ×Ｗijlと逆量子化レベル値Ｑijkとの
乗算と行方向の１次元逆ＤＣＴを行い、その結果をデー
タ転置用メモリ１０８に書き込む。第２段階の処理にお
いて、逆量子化レベル値Ｑ ijkをｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜１について行方向に順次入力し、第２のセ
レクタ１０３により逆量子化レベル値Ｑijkを選択し、
バッファメモリ１０５から第１段階の処理で求めたｑｓ
×Ｗijlを行方向に順次読み出し、第１のセレクタ１０
１によりバッファメモリ１０５の出力であるｑｓ×Ｗ
ijlを選択し、乗算器１０４により逆量子化レベル値Ｑ
ijkと量子化スケール値×重み係数の乗算結果ｑｓ×Ｗ
ijlとのｉ，ｊが対応する乗算をｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜１について行い、セレクタ１０６により乗
算器１０４の出力を選択して乗算結果Ｑijk×（ｑｓ×
Ｗijl）であるＤＣＴ係数を１次元逆ＤＣＴ部１０７に
入力し、１次元逆ＤＣＴ部１０７により８点１次元逆Ｄ
ＣＴを行方向に対して１ブロック中の行数８と１マクロ
ブロック中のブロック数２に対応した８×２回行い、１
次元逆ＤＣＴ部１０７の出力をデータ転置用メモリ１０
８に行方向に書き込む。
【００３５】第３段階の処理ではデータ転置用メモリ１
０８で行と列が転置されたデータを入力とした列方向の
１次元逆ＤＣＴを行う。第３段階の処理では、データ転
置用メモリ１０８から列方向に読み出し、セレクタ１０
６によりデータ転置用メモリ１０８の出力を選択して１
次元逆ＤＣＴ部１０７に入力し、１次元逆ＤＣＴ部１０
７により８点１次元逆ＤＣＴを列方向に対して１ブロッ
ク中の列数８と１マクロブロック中のブロック数２に対
応した８×２回行い、１次元逆ＤＣＴ部１０７の出力結
果を逆量子化・逆ＤＣＴ回路の出力とする。
０８で行と列が転置されたデータを入力とした列方向の
１次元逆ＤＣＴを行う。第３段階の処理では、データ転
置用メモリ１０８から列方向に読み出し、セレクタ１０
６によりデータ転置用メモリ１０８の出力を選択して１
次元逆ＤＣＴ部１０７に入力し、１次元逆ＤＣＴ部１０
７により８点１次元逆ＤＣＴを列方向に対して１ブロッ
ク中の列数８と１マクロブロック中のブロック数２に対
応した８×２回行い、１次元逆ＤＣＴ部１０７の出力結
果を逆量子化・逆ＤＣＴ回路の出力とする。
【００３６】第２段階の処理と第３段階の処理をｋ＝２
〜３に対して行い、第２段階の処理と第３段階の処理を
ｋ＝４〜５に対して行い、１マクロブロック分の処理を
終了する。
〜３に対して行い、第２段階の処理と第３段階の処理を
ｋ＝４〜５に対して行い、１マクロブロック分の処理を
終了する。
【００３７】図４(a)にｍ＝６で、データ処理単位を６
ブロック＝１マクロブロックとした場合と、図４(b)に
データ処理単位を２ブロックとした場合の処理フローを
示す。第２段階、第３段階のデータ処理単位を１マクロ
ブロック（ｍブロック）とした場合、実施の形態１のよ
うに第１段階、第２段階、第３段階の処理はそれぞれ１
回ずつで済むが、データ転置用メモリのサイズが１マク
ロブロック分（３８４ワード）必要となる。一方、第２
段階、第３段階のデータ処理単位を２ブロックとした場
合は、上述したように第１段階の処理は１回、第２段階
と第３段階の処理はｍ／２回必要となる。従って第２段
階、第３段階のレイテンシによるオーバヘッドが前者の
方法に比べてｍ／２倍となり処理サイクル数が増加する
が、データ転置用メモリの容量を２ブロック分（１２８
ワード）にすることができる。
ブロック＝１マクロブロックとした場合と、図４(b)に
データ処理単位を２ブロックとした場合の処理フローを
示す。第２段階、第３段階のデータ処理単位を１マクロ
ブロック（ｍブロック）とした場合、実施の形態１のよ
うに第１段階、第２段階、第３段階の処理はそれぞれ１
回ずつで済むが、データ転置用メモリのサイズが１マク
ロブロック分（３８４ワード）必要となる。一方、第２
段階、第３段階のデータ処理単位を２ブロックとした場
合は、上述したように第１段階の処理は１回、第２段階
と第３段階の処理はｍ／２回必要となる。従って第２段
階、第３段階のレイテンシによるオーバヘッドが前者の
方法に比べてｍ／２倍となり処理サイクル数が増加する
が、データ転置用メモリの容量を２ブロック分（１２８
ワード）にすることができる。
【００３８】１マクロブロック中のブロック数ｍの約数
に対応してデータ処理単位を変えることができ、所望の
処理サイクル数内でデータ転置用メモリサイズを最適化
することができる。
に対応してデータ処理単位を変えることができ、所望の
処理サイクル数内でデータ転置用メモリサイズを最適化
することができる。
【００３９】（実施の形態３）図５は本発明の実施の形
態の逆量子化・逆ＤＣＴ回路のブロック構成図である。
図５において５０１は量子化スケール値生成部、５０２
は第１のセレクタ、５０３はマクロブロックタイプと量
子化スケールコードとピクチャ切り換え信号を入力とす
る判定制御部、５０４は重み係数用メモリ、５０５は第
２のセレクタ、５０６は乗算器、５０７はバッファメモ
リ、５０８は第３のセレクタ、５０９は１次元逆ＤＣＴ
部、５１０はデータ転置用メモリである。
態の逆量子化・逆ＤＣＴ回路のブロック構成図である。
図５において５０１は量子化スケール値生成部、５０２
は第１のセレクタ、５０３はマクロブロックタイプと量
子化スケールコードとピクチャ切り換え信号を入力とす
る判定制御部、５０４は重み係数用メモリ、５０５は第
２のセレクタ、５０６は乗算器、５０７はバッファメモ
リ、５０８は第３のセレクタ、５０９は１次元逆ＤＣＴ
部、５１０はデータ転置用メモリである。
【００４０】判定制御の処理では同じピクチャ内におい
て、前のマクロブロックで用いた量子化スケール値ｑｓ
と重み係数Ｗijlの乗算結果が現マクロブロックでも用
いることができるかどうかの判定を行い、以下に述べる
第１段階の処理をするかどうかの制御を行う。判定制御
部５０３により量子化スケール値を決定する因子である
量子化スケールコードと２種類の重み係数群の選択に用
いるマクロブロックタイプについて現在の値と１マクロ
ブロック前の値を比較し、どちらか一方でも１マクロブ
ロック前と違っていた場合は、以下に述べる第１段階、
第２段階、第３段階の処理を順に行う制御をする。上記
２つの値とも１マクロブロック前から変化していない場
合は、バッファメモリ５０７に格納してある１マクロブ
ロック前の量子化スケール値×重み係数の結果が利用で
きるので、第１段階の処理を行わず、以下に述べる第２
段階、第３段階の処理を順に行う制御をする。
て、前のマクロブロックで用いた量子化スケール値ｑｓ
と重み係数Ｗijlの乗算結果が現マクロブロックでも用
いることができるかどうかの判定を行い、以下に述べる
第１段階の処理をするかどうかの制御を行う。判定制御
部５０３により量子化スケール値を決定する因子である
量子化スケールコードと２種類の重み係数群の選択に用
いるマクロブロックタイプについて現在の値と１マクロ
ブロック前の値を比較し、どちらか一方でも１マクロブ
ロック前と違っていた場合は、以下に述べる第１段階、
第２段階、第３段階の処理を順に行う制御をする。上記
２つの値とも１マクロブロック前から変化していない場
合は、バッファメモリ５０７に格納してある１マクロブ
ロック前の量子化スケール値×重み係数の結果が利用で
きるので、第１段階の処理を行わず、以下に述べる第２
段階、第３段階の処理を順に行う制御をする。
【００４１】第１段階の処理では量子化スケール値ｑｓ
と重み係数Ｗijlの乗算を行い、乗算結果ｑｓ×Ｗijlを
バッファメモリ５０７に書き込む。第１段階の処理にお
いて、量子化スケール値生成部５０１により量子化スケ
ールタイプと量子化スケールコードから量子化スケール
値ｑｓを生成し、第１のセレクタ５０２により量子化ス
ケール値ｑｓを選択し、重み係数用メモリ５０４からマ
クロブロックタイプによってｌが決定された重み係数Ｗ
ijlをｉ＝０〜７，ｊ＝０〜７について順次読み出し、
第２のセレクタ５０５により重み係数用メモリ５０４の
出力である重み係数Ｗijlを選択し、次に乗算器５０６
により量子化スケール値ｑｓと重み係数Ｗijlの乗算を
順次行い、乗算器５０６の出力をバッファメモリ５０７
に書き込む。
と重み係数Ｗijlの乗算を行い、乗算結果ｑｓ×Ｗijlを
バッファメモリ５０７に書き込む。第１段階の処理にお
いて、量子化スケール値生成部５０１により量子化スケ
ールタイプと量子化スケールコードから量子化スケール
値ｑｓを生成し、第１のセレクタ５０２により量子化ス
ケール値ｑｓを選択し、重み係数用メモリ５０４からマ
クロブロックタイプによってｌが決定された重み係数Ｗ
ijlをｉ＝０〜７，ｊ＝０〜７について順次読み出し、
第２のセレクタ５０５により重み係数用メモリ５０４の
出力である重み係数Ｗijlを選択し、次に乗算器５０６
により量子化スケール値ｑｓと重み係数Ｗijlの乗算を
順次行い、乗算器５０６の出力をバッファメモリ５０７
に書き込む。
【００４２】第２段階の処理ではバッファメモリ５０７
に格納されたｑｓＸＷijlと逆量子化レベル値Ｑijkとの
乗算と行方向の１次元逆ＤＣＴを行い、その結果をデー
タ転置用メモリ５１０に書き込む。第２段階の処理にお
いて、逆量子化レベル値Ｑ ijkをｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜５について順次入力し、第２のセレクタ５
０２により逆量子化レベル値Ｑijkを選択し、バッファ
メモリ５０７から第１段階の処理で求めたｑｓ×Ｗijl
を順次読み出し、第１のセレクタ５０２によりバッファ
メモリ５０７の出力であるｑｓ×Ｗijlを選択し、乗算
器５０６により逆量子化レベル値Ｑijkと量子化スケー
ル値×重み係数の乗算結果ｑｓ×Ｗijlとのｉ，ｊが対
応する乗算をｉ＝０〜７，ｊ＝０〜７，ｋ＝０〜５につ
いて行い、セレクタ５０８により乗算器５０６の出力を
選択して乗算結果Ｑijk×（ｑｓ×Ｗijl）であるＤＣＴ
係数を１次元逆ＤＣＴ部５０９に入力し、１次元逆ＤＣ
Ｔ部５０９により８点１次元逆ＤＣＴを行方向に対して
１ブロック中の行数８と１マクロブロック中のブロック
数６に対応した８Ｘ６回行い、１次元逆ＤＣＴ部５０９
の出力をデータ転置用メモリ５１０に行方向に書き込
む。
に格納されたｑｓＸＷijlと逆量子化レベル値Ｑijkとの
乗算と行方向の１次元逆ＤＣＴを行い、その結果をデー
タ転置用メモリ５１０に書き込む。第２段階の処理にお
いて、逆量子化レベル値Ｑ ijkをｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜５について順次入力し、第２のセレクタ５
０２により逆量子化レベル値Ｑijkを選択し、バッファ
メモリ５０７から第１段階の処理で求めたｑｓ×Ｗijl
を順次読み出し、第１のセレクタ５０２によりバッファ
メモリ５０７の出力であるｑｓ×Ｗijlを選択し、乗算
器５０６により逆量子化レベル値Ｑijkと量子化スケー
ル値×重み係数の乗算結果ｑｓ×Ｗijlとのｉ，ｊが対
応する乗算をｉ＝０〜７，ｊ＝０〜７，ｋ＝０〜５につ
いて行い、セレクタ５０８により乗算器５０６の出力を
選択して乗算結果Ｑijk×（ｑｓ×Ｗijl）であるＤＣＴ
係数を１次元逆ＤＣＴ部５０９に入力し、１次元逆ＤＣ
Ｔ部５０９により８点１次元逆ＤＣＴを行方向に対して
１ブロック中の行数８と１マクロブロック中のブロック
数６に対応した８Ｘ６回行い、１次元逆ＤＣＴ部５０９
の出力をデータ転置用メモリ５１０に行方向に書き込
む。
【００４３】第３段階の処理ではデータ転置用メモリ５
１０で行と列が転置されたデータを入力とした列方向の
１次元逆ＤＣＴを行う。第３段階の処理において、デー
タ転置用メモリ５１０から列方向に読み出し、セレクタ
５０８によりデータ転置用メモリ５１０の出力を選択し
て１次元逆ＤＣＴ部５０９に入力し、１次元逆ＤＣＴ部
５０９により８点１次元逆ＤＣＴを列方向に対して１ブ
ロック中の列数８と１マクロブロック中のブロック数６
に対応した８×６回行い、１次元逆ＤＣＴ部５０９の出
力結果を逆量子化・逆ＤＣＴ回路の出力とする。
１０で行と列が転置されたデータを入力とした列方向の
１次元逆ＤＣＴを行う。第３段階の処理において、デー
タ転置用メモリ５１０から列方向に読み出し、セレクタ
５０８によりデータ転置用メモリ５１０の出力を選択し
て１次元逆ＤＣＴ部５０９に入力し、１次元逆ＤＣＴ部
５０９により８点１次元逆ＤＣＴを列方向に対して１ブ
ロック中の列数８と１マクロブロック中のブロック数６
に対応した８×６回行い、１次元逆ＤＣＴ部５０９の出
力結果を逆量子化・逆ＤＣＴ回路の出力とする。
【００４４】第３の実施の形態では、逆量子化・逆ＤＣ
Ｔの処理を判定制御、第１段階（判定制御によりやらな
い場合がある）、第２段階、第３段階の処理を順に行
う。
Ｔの処理を判定制御、第１段階（判定制御によりやらな
い場合がある）、第２段階、第３段階の処理を順に行
う。
【００４５】上記の構成によると、判定制御の処理に従
って第１段階におけるｑｓ×Ｗijlの生成のための８×
８＝６４回の乗算が省略することができる。
って第１段階におけるｑｓ×Ｗijlの生成のための８×
８＝６４回の乗算が省略することができる。
【００４６】（実施の形態４）図６は本発明の実施の形
態のＤＣＴ・量子化回路のブロック構成図である。図６
において６０１は第１のセレクタ、６０２は重み係数用
メモリ、６０３は第２のセレクタ、６０４は１次元ＤＣ
Ｔ部、６０５はデータ転置用メモリ、６０６は第３のセ
レクタ、６０７は乗算器、６０８はバッファメモリであ
る。
態のＤＣＴ・量子化回路のブロック構成図である。図６
において６０１は第１のセレクタ、６０２は重み係数用
メモリ、６０３は第２のセレクタ、６０４は１次元ＤＣ
Ｔ部、６０５はデータ転置用メモリ、６０６は第３のセ
レクタ、６０７は乗算器、６０８はバッファメモリであ
る。
【００４７】第１段階の処理では量子化スケール値ｑ
ｓ’と重み係数Ｗ’ijlの乗算を行い、乗算結果ｑｓ’
×Ｗ’ijlをバッファメモリ６０８に書き込み、行方向
のＤＣＴを行う。第１段階の処理において、第１のセレ
クタ６０１により量子化スケール値ｑｓ’を選択し、重
み係数用メモリ６０２からマクロブロックタイプによっ
てｌが決定された重み係数Ｗ’ijlをｉ＝０〜７，ｊ＝
０〜７について順次読み出し、第３のセレクタ６０６に
より重み係数用メモリ６０２の出力である重み係数Ｗ’
ijlを選択し、次に乗算器６０７により量子化スケール
値ｑｓ’と重み係数Ｗ’ijlの乗算を順次行い、乗算器
６０７の出力をバッファメモリ６０８に書き込む。
ｓ’と重み係数Ｗ’ijlの乗算を行い、乗算結果ｑｓ’
×Ｗ’ijlをバッファメモリ６０８に書き込み、行方向
のＤＣＴを行う。第１段階の処理において、第１のセレ
クタ６０１により量子化スケール値ｑｓ’を選択し、重
み係数用メモリ６０２からマクロブロックタイプによっ
てｌが決定された重み係数Ｗ’ijlをｉ＝０〜７，ｊ＝
０〜７について順次読み出し、第３のセレクタ６０６に
より重み係数用メモリ６０２の出力である重み係数Ｗ’
ijlを選択し、次に乗算器６０７により量子化スケール
値ｑｓ’と重み係数Ｗ’ijlの乗算を順次行い、乗算器
６０７の出力をバッファメモリ６０８に書き込む。
【００４８】第２段階の処理では入力データに対して行
方向の１次元ＤＣＴを行い、データ転置用メモリ６０５
に書き込む。第２段階の処理において、入力データｇ
ijkをｉ＝０〜７，ｊ＝０〜７，ｋ＝０〜５について行
方向に順次入力し、第２のセレクタ６０３により入力デ
ータを選択して１次元ＤＣＴ部６０４に入力し、１次元
ＤＣＴ部６０４により８点１次元ＤＣＴを行方向に対し
て１ブロック中の行数８と１マクロブロック中のブロッ
ク数６に対応した８×６回行い、１次元ＤＣＴ部６０４
の出力をデータ転置用メモリ６０５に行方向に書き込
む。
方向の１次元ＤＣＴを行い、データ転置用メモリ６０５
に書き込む。第２段階の処理において、入力データｇ
ijkをｉ＝０〜７，ｊ＝０〜７，ｋ＝０〜５について行
方向に順次入力し、第２のセレクタ６０３により入力デ
ータを選択して１次元ＤＣＴ部６０４に入力し、１次元
ＤＣＴ部６０４により８点１次元ＤＣＴを行方向に対し
て１ブロック中の行数８と１マクロブロック中のブロッ
ク数６に対応した８×６回行い、１次元ＤＣＴ部６０４
の出力をデータ転置用メモリ６０５に行方向に書き込
む。
【００４９】第３段階の処理ではデータ転置用メモリ６
０５で行と列が転置されたデータを入力とした列方向の
１次元ＤＣＴを行ってＤＣＴ係数ｆijkを得、バッファ
メモリ６０８に格納されたｑｓ’×Ｗ’ijlとＤＣＴ係
数ｆijkとの乗算を行い、その結果をＤＣＴ・量子化回
路の出力とする。第３段階の処理において、データ転置
用メモリ６０５から列方向に読み出し、第２のセレクタ
６０３によりデータ転置用メモリ６０５の出力を選択し
て１次元ＤＣＴ部６０４に入力し、１次元ＤＣＴ部６０
４により８点１次元ＤＣＴを列方向に対して１ブロック
中の列数８と１マクロブロック中のブロック数６に対応
した８×６回行いＤＣＴ係数ｆijkをｉ＝０〜７，ｊ＝
０〜７，ｋ＝０〜５について行方向に順次得、第３のセ
レクタ６０６により１次元ＤＣＴ部６０４の出力を選択
してＤＣＴ係数ｆijkを得、バッファメモリ６０８から
第１段階の処理で求めたｑｓ’×Ｗ’ijlを列方向に順
次読み出し、第１のセレクタ６０１によりバッファメモ
リ６０８の出力であるｑｓ’×Ｗ’ijlを選択し、乗算
器６０７によりＤＣＴ係数ｆijkと量子化スケール値×
重み係数の乗算結果ｑｓ’×Ｗ’ijlとのｉ，ｊが対応
する乗算をｉ＝０〜７，ｊ＝０〜７，ｋ＝０〜５につい
て行い、乗算結果ｆijk×（ｑｓ’×Ｗ’ijl）をＤＣＴ
・量子化回路の出力とする。
０５で行と列が転置されたデータを入力とした列方向の
１次元ＤＣＴを行ってＤＣＴ係数ｆijkを得、バッファ
メモリ６０８に格納されたｑｓ’×Ｗ’ijlとＤＣＴ係
数ｆijkとの乗算を行い、その結果をＤＣＴ・量子化回
路の出力とする。第３段階の処理において、データ転置
用メモリ６０５から列方向に読み出し、第２のセレクタ
６０３によりデータ転置用メモリ６０５の出力を選択し
て１次元ＤＣＴ部６０４に入力し、１次元ＤＣＴ部６０
４により８点１次元ＤＣＴを列方向に対して１ブロック
中の列数８と１マクロブロック中のブロック数６に対応
した８×６回行いＤＣＴ係数ｆijkをｉ＝０〜７，ｊ＝
０〜７，ｋ＝０〜５について行方向に順次得、第３のセ
レクタ６０６により１次元ＤＣＴ部６０４の出力を選択
してＤＣＴ係数ｆijkを得、バッファメモリ６０８から
第１段階の処理で求めたｑｓ’×Ｗ’ijlを列方向に順
次読み出し、第１のセレクタ６０１によりバッファメモ
リ６０８の出力であるｑｓ’×Ｗ’ijlを選択し、乗算
器６０７によりＤＣＴ係数ｆijkと量子化スケール値×
重み係数の乗算結果ｑｓ’×Ｗ’ijlとのｉ，ｊが対応
する乗算をｉ＝０〜７，ｊ＝０〜７，ｋ＝０〜５につい
て行い、乗算結果ｆijk×（ｑｓ’×Ｗ’ijl）をＤＣＴ
・量子化回路の出力とする。
【００５０】第４の実施の形態では、ＤＣＴ・量子化の
処理を第１段階、第２段階、第３段階の順に処理を進め
て実現する。
処理を第１段階、第２段階、第３段階の順に処理を進め
て実現する。
【００５１】尚、第１段階と第２段階の処理は互いに演
算器が共用されていないので同時に実行することもで
き、さらに実施の形態２と同様に第２段階と第３段階の
処理のデータ処理単位を変更することができる。また、
実施の形態１で述べたような構成の一部変更も可能であ
る。
算器が共用されていないので同時に実行することもで
き、さらに実施の形態２と同様に第２段階と第３段階の
処理のデータ処理単位を変更することができる。また、
実施の形態１で述べたような構成の一部変更も可能であ
る。
【００５２】（実施の形態５）図７は本発明の実施の形
態の逆量子化・逆ＤＣＴ／ＤＣＴ・量子化回路のブロッ
ク構成図である。図７において７０１は第１の２入力セ
レクタ、７０２は重み係数用メモリ、７０３は第１の３
入力セレクタ、７０４は乗算器、７０５はバッファメモ
リ、７０６は第２の３入力セレクタ、７０７は１次元逆
ＤＣＴ／ＤＣＴ部、７０８はデータ転置用メモリ、７０
９は第２の２入力セレクタである。重み係数メモリ７０
２には逆量子化用の重み係数Ｗijlと量子化用の重み係
数Ｗ’ijlが格納され、切り換え信号によりどちらかが
選択される。１次元逆ＤＣＴ／ＤＣＴ部７０７は切り換
え信号により１次元逆ＤＣＴか１次元ＤＣＴの機能が選
定され、例えば１次元逆ＤＣＴ部と１次元ＤＣＴ部のそ
れぞれの入力と出力をセレクタで選択することで実現で
きる。
態の逆量子化・逆ＤＣＴ／ＤＣＴ・量子化回路のブロッ
ク構成図である。図７において７０１は第１の２入力セ
レクタ、７０２は重み係数用メモリ、７０３は第１の３
入力セレクタ、７０４は乗算器、７０５はバッファメモ
リ、７０６は第２の３入力セレクタ、７０７は１次元逆
ＤＣＴ／ＤＣＴ部、７０８はデータ転置用メモリ、７０
９は第２の２入力セレクタである。重み係数メモリ７０
２には逆量子化用の重み係数Ｗijlと量子化用の重み係
数Ｗ’ijlが格納され、切り換え信号によりどちらかが
選択される。１次元逆ＤＣＴ／ＤＣＴ部７０７は切り換
え信号により１次元逆ＤＣＴか１次元ＤＣＴの機能が選
定され、例えば１次元逆ＤＣＴ部と１次元ＤＣＴ部のそ
れぞれの入力と出力をセレクタで選択することで実現で
きる。
【００５３】まず、逆量子化・逆ＤＣＴを行う場合の動
作を説明する。第１段階の処理では量子化スケール値ｑ
ｓと重み係数Ｗijlの乗算を行い、乗算結果ｑｓ×Ｗijl
をバッファメモリ７０５に書き込む。第１段階の処理に
おいて、第１の２入力セレクタ７０１により量子化スケ
ール値ｑｓを選択し、重み係数用メモリ７０２からマク
ロブロックタイプによってｌが決定された重み係数Ｗ
ijlをｉ＝０〜７，ｊ＝０〜７について順次読み出し、
第１の３入力セレクタ７０３により重み係数用メモリ７
０２の出力である重み係数Ｗijlを選択し、次に乗算器
７０４により量子化スケール値ｑｓと重み係数Ｗijlの
乗算を順次行い、乗算器７０４の出力をバッファメモリ
７０５に書き込む。
作を説明する。第１段階の処理では量子化スケール値ｑ
ｓと重み係数Ｗijlの乗算を行い、乗算結果ｑｓ×Ｗijl
をバッファメモリ７０５に書き込む。第１段階の処理に
おいて、第１の２入力セレクタ７０１により量子化スケ
ール値ｑｓを選択し、重み係数用メモリ７０２からマク
ロブロックタイプによってｌが決定された重み係数Ｗ
ijlをｉ＝０〜７，ｊ＝０〜７について順次読み出し、
第１の３入力セレクタ７０３により重み係数用メモリ７
０２の出力である重み係数Ｗijlを選択し、次に乗算器
７０４により量子化スケール値ｑｓと重み係数Ｗijlの
乗算を順次行い、乗算器７０４の出力をバッファメモリ
７０５に書き込む。
【００５４】第２段階の処理ではバッファメモリ７０５
に格納されたｑｓ×Ｗijlと逆量子化レベル値Ｑijkとの
乗算と行方向の１次元逆ＤＣＴを行い、その結果をデー
タ転置用メモリ７０８に書き込む。第２段階の処理にお
いて、逆量子化レベル値Ｑ ijkをｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜５について行方向に順次入力し、第１の３
入力セレクタ７０３により逆量子化レベル値Ｑijkを選
択し、バッファメモリ７０５から第１段階の処理で求め
たｑｓ×Ｗijlを行方向に順次読み出し、第１の２入力
セレクタ７０１によりバッファメモリ７０５の出力であ
るｑｓ×Ｗij lを選択し、乗算器７０４により逆量子化
レベル値Ｑijkと量子化スケール値×重み係数の乗算結
果ｑｓ×Ｗijlとのｉ，ｊが対応する乗算をｉ＝０〜
７，ｊ＝０〜７，ｋ＝０〜５について行い、第２の３入
力セレクタ７０６により乗算器７０４の出力を選択して
乗算結果Ｑijk×（ｑｓ×Ｗijl）であるＤＣＴ係数を１
次元逆ＤＣＴ／ＤＣＴ部７０７に入力し、１次元逆ＤＣ
Ｔ／ＤＣＴ切り換え信号により１次元逆ＤＣＴの機能に
選定された１次元逆ＤＣＴ／ＤＣＴ部７０７により８点
１次元逆ＤＣＴを行方向に対して１ブロック中の行数８
と１マクロブロック中のブロック数６に対応した８×６
回行い、１次元逆ＤＣＴ／ＤＣＴ部７０７の出力をデー
タ転置用メモリ７０８に行方向に書き込む。
に格納されたｑｓ×Ｗijlと逆量子化レベル値Ｑijkとの
乗算と行方向の１次元逆ＤＣＴを行い、その結果をデー
タ転置用メモリ７０８に書き込む。第２段階の処理にお
いて、逆量子化レベル値Ｑ ijkをｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜５について行方向に順次入力し、第１の３
入力セレクタ７０３により逆量子化レベル値Ｑijkを選
択し、バッファメモリ７０５から第１段階の処理で求め
たｑｓ×Ｗijlを行方向に順次読み出し、第１の２入力
セレクタ７０１によりバッファメモリ７０５の出力であ
るｑｓ×Ｗij lを選択し、乗算器７０４により逆量子化
レベル値Ｑijkと量子化スケール値×重み係数の乗算結
果ｑｓ×Ｗijlとのｉ，ｊが対応する乗算をｉ＝０〜
７，ｊ＝０〜７，ｋ＝０〜５について行い、第２の３入
力セレクタ７０６により乗算器７０４の出力を選択して
乗算結果Ｑijk×（ｑｓ×Ｗijl）であるＤＣＴ係数を１
次元逆ＤＣＴ／ＤＣＴ部７０７に入力し、１次元逆ＤＣ
Ｔ／ＤＣＴ切り換え信号により１次元逆ＤＣＴの機能に
選定された１次元逆ＤＣＴ／ＤＣＴ部７０７により８点
１次元逆ＤＣＴを行方向に対して１ブロック中の行数８
と１マクロブロック中のブロック数６に対応した８×６
回行い、１次元逆ＤＣＴ／ＤＣＴ部７０７の出力をデー
タ転置用メモリ７０８に行方向に書き込む。
【００５５】第３段階の処理ではデータ転置用メモリ７
０８で行と列が転置されたデータを入力とした列方向の
１次元逆ＤＣＴを行う。第３段階の処理では、データ転
置用メモリ７０８から列方向に読み出し、第２の３入力
セレクタ７０６によりデータ転置用メモリ７０８の出力
を選択して１次元逆ＤＣＴ／ＤＣＴ部７０７に入力し、
１次元逆ＤＣＴ／ＤＣＴ切り換え信号により１次元逆Ｄ
ＣＴの機能に選定された１次元逆ＤＣＴ／ＤＣＴ部７０
７により８点１次元逆ＤＣＴを列方向に対して１ブロッ
ク中の列数８と１マクロブロック中のブロック数６に対
応した８×６回行い、第２の２入力セレクタにより１次
元逆ＤＣＴ／ＤＣＴ部７０７の出力結果を選択して逆量
子化・逆ＤＣＴ／ＤＣＴ・量子化回路の出力とする。
０８で行と列が転置されたデータを入力とした列方向の
１次元逆ＤＣＴを行う。第３段階の処理では、データ転
置用メモリ７０８から列方向に読み出し、第２の３入力
セレクタ７０６によりデータ転置用メモリ７０８の出力
を選択して１次元逆ＤＣＴ／ＤＣＴ部７０７に入力し、
１次元逆ＤＣＴ／ＤＣＴ切り換え信号により１次元逆Ｄ
ＣＴの機能に選定された１次元逆ＤＣＴ／ＤＣＴ部７０
７により８点１次元逆ＤＣＴを列方向に対して１ブロッ
ク中の列数８と１マクロブロック中のブロック数６に対
応した８×６回行い、第２の２入力セレクタにより１次
元逆ＤＣＴ／ＤＣＴ部７０７の出力結果を選択して逆量
子化・逆ＤＣＴ／ＤＣＴ・量子化回路の出力とする。
【００５６】逆量子化・逆ＤＣＴの処理を第１段階、第
２段階、第３段階の順に処理を進めて実現する。
２段階、第３段階の順に処理を進めて実現する。
【００５７】次に、ＤＣＴ・量子化を行う場合の動作を
説明する。第１段階の処理では量子化スケール値ｑｓ’
と重み係数Ｗ’ijlの乗算を行い、乗算結果ｑｓ’×
Ｗ’ijlをバッファメモリ７０５に書き込み、行方向の
ＤＣＴを行う。第１段階の処理において、第１の２入力
セレクタ７０１により量子化スケール値ｑｓ’を選択
し、重み係数用メモリ７０２からマクロブロックタイプ
によってｌが決定された重み係数Ｗ’ijlをｉ＝０〜
７，ｊ＝０〜７について順次読み出し、第１の３入力セ
レクタ７０３により重み係数用メモリ７０２の出力であ
る重み係数Ｗ’ijlを選択し、次に乗算器７０４により
量子化スケール値ｑｓ’と重み係数Ｗ’ijlの乗算を順
次行い、乗算器７０４の出力をバッファメモリ７０５に
書き込む。
説明する。第１段階の処理では量子化スケール値ｑｓ’
と重み係数Ｗ’ijlの乗算を行い、乗算結果ｑｓ’×
Ｗ’ijlをバッファメモリ７０５に書き込み、行方向の
ＤＣＴを行う。第１段階の処理において、第１の２入力
セレクタ７０１により量子化スケール値ｑｓ’を選択
し、重み係数用メモリ７０２からマクロブロックタイプ
によってｌが決定された重み係数Ｗ’ijlをｉ＝０〜
７，ｊ＝０〜７について順次読み出し、第１の３入力セ
レクタ７０３により重み係数用メモリ７０２の出力であ
る重み係数Ｗ’ijlを選択し、次に乗算器７０４により
量子化スケール値ｑｓ’と重み係数Ｗ’ijlの乗算を順
次行い、乗算器７０４の出力をバッファメモリ７０５に
書き込む。
【００５８】第２段階の処理では入力データに対して行
方向の１次元ＤＣＴを行い、データ転置用メモリ７０８
に書き込む。第２段階の処理において、入力データｇ
ijkをｉ＝０〜７，ｊ＝０〜７，ｋ＝０〜５について行
方向に順次入力し、第２の３入力セレクタ７０６により
入力データを選択して１次元逆ＤＣＴ／ＤＣＴ部７０７
に入力し、１次元逆ＤＣＴ／ＤＣＴ切り換え信号により
１次元ＤＣＴの機能に選定された１次元逆ＤＣＴ／ＤＣ
Ｔ部７０７により８点１次元ＤＣＴを行方向に対して１
ブロック中の行数８と１マクロブロック中のブロック数
６に対応した８×６回行い、１次元逆ＤＣＴ／ＤＣＴ部
７０７の出力をデータ転置用メモリ７０８に行方向に書
き込む。
方向の１次元ＤＣＴを行い、データ転置用メモリ７０８
に書き込む。第２段階の処理において、入力データｇ
ijkをｉ＝０〜７，ｊ＝０〜７，ｋ＝０〜５について行
方向に順次入力し、第２の３入力セレクタ７０６により
入力データを選択して１次元逆ＤＣＴ／ＤＣＴ部７０７
に入力し、１次元逆ＤＣＴ／ＤＣＴ切り換え信号により
１次元ＤＣＴの機能に選定された１次元逆ＤＣＴ／ＤＣ
Ｔ部７０７により８点１次元ＤＣＴを行方向に対して１
ブロック中の行数８と１マクロブロック中のブロック数
６に対応した８×６回行い、１次元逆ＤＣＴ／ＤＣＴ部
７０７の出力をデータ転置用メモリ７０８に行方向に書
き込む。
【００５９】第３段階の処理ではデータ転置用メモリ７
０８で行と列が転置されたデータを入力とした列方向の
１次元ＤＣＴを行ってＤＣＴ係数ｆijkを得、バッファ
メモリ７０５に格納されたｑｓ’×Ｗ’ijlとＤＣＴ係
数ｆijkとの乗算を行い、その結果をＤＣＴ・量子化回
路の出力とする。第３段階の処理において、データ転置
用メモリ７０８から列方向に読み出し、第２の３入力セ
レクタ７０６によりデータ転置用メモリ７０８の出力を
選択して１次元逆ＤＣＴ／ＤＣＴ部７０７に入力し、１
次元逆ＤＣＴ／ＤＣＴ切り換え信号により１次元ＤＣＴ
の機能に選定された１次元逆ＤＣＴ／ＤＣＴ部７０７に
より８点１次元ＤＣＴを列方向に対して１ブロック中の
列数８と１マクロブロック中のブロック数６に対応した
８×６回行いＤＣＴ係数ｆijkをｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜５について行方向に順次得、第１の３入力
セレクタ７０３により１次元逆ＤＣＴ／ＤＣＴ部７０７
の出力を選択してＤＣＴ係数ｆijkを得、バッファメモ
リ７０５から第１段階の処理で求めたｑｓ’×Ｗ’ijl
を列方向に順次読み出し、第１の２入力セレクタ７０１
によりバッファメモリ７０５の出力であるｑｓ’×Ｗ’
ijlを選択し、乗算器７０４によりＤＣＴ係数ｆijkと量
子化スケール値×重み係数の乗算結果ｑｓ’×Ｗ’ijl
とのｉ，ｊが対応する乗算をｉ＝０〜７，ｊ＝０〜７，
ｋ＝０〜５について行い、第２の２入力セレクタ７０９
により乗算器７０４の出力を選択して乗算結果ｆijk×
（ｑｓ’×Ｗ’ijl）を逆量子化・逆ＤＣＴ／ＤＣＴ・
量子化回路の出力とする。
０８で行と列が転置されたデータを入力とした列方向の
１次元ＤＣＴを行ってＤＣＴ係数ｆijkを得、バッファ
メモリ７０５に格納されたｑｓ’×Ｗ’ijlとＤＣＴ係
数ｆijkとの乗算を行い、その結果をＤＣＴ・量子化回
路の出力とする。第３段階の処理において、データ転置
用メモリ７０８から列方向に読み出し、第２の３入力セ
レクタ７０６によりデータ転置用メモリ７０８の出力を
選択して１次元逆ＤＣＴ／ＤＣＴ部７０７に入力し、１
次元逆ＤＣＴ／ＤＣＴ切り換え信号により１次元ＤＣＴ
の機能に選定された１次元逆ＤＣＴ／ＤＣＴ部７０７に
より８点１次元ＤＣＴを列方向に対して１ブロック中の
列数８と１マクロブロック中のブロック数６に対応した
８×６回行いＤＣＴ係数ｆijkをｉ＝０〜７，ｊ＝０〜
７，ｋ＝０〜５について行方向に順次得、第１の３入力
セレクタ７０３により１次元逆ＤＣＴ／ＤＣＴ部７０７
の出力を選択してＤＣＴ係数ｆijkを得、バッファメモ
リ７０５から第１段階の処理で求めたｑｓ’×Ｗ’ijl
を列方向に順次読み出し、第１の２入力セレクタ７０１
によりバッファメモリ７０５の出力であるｑｓ’×Ｗ’
ijlを選択し、乗算器７０４によりＤＣＴ係数ｆijkと量
子化スケール値×重み係数の乗算結果ｑｓ’×Ｗ’ijl
とのｉ，ｊが対応する乗算をｉ＝０〜７，ｊ＝０〜７，
ｋ＝０〜５について行い、第２の２入力セレクタ７０９
により乗算器７０４の出力を選択して乗算結果ｆijk×
（ｑｓ’×Ｗ’ijl）を逆量子化・逆ＤＣＴ／ＤＣＴ・
量子化回路の出力とする。
【００６０】ＤＣＴ・量子化の処理を第１段階、第２段
階、第３段階の順に処理を進めて実現する。
階、第３段階の順に処理を進めて実現する。
【００６１】尚、ＤＣＴ・量子化の処理で第１段階と第
２段階の処理は互いに演算器が共用されていないので同
時に実行することもできる。さらに逆量子化・逆ＤＣＴ
の処理とＤＣＴ・量子化の処理について実施の形態２と
同様に第２段階と第３段階の処理のデータ処理単位を変
更することができ、実施の形態１で述べたような構成の
一部変更も可能である。
２段階の処理は互いに演算器が共用されていないので同
時に実行することもできる。さらに逆量子化・逆ＤＣＴ
の処理とＤＣＴ・量子化の処理について実施の形態２と
同様に第２段階と第３段階の処理のデータ処理単位を変
更することができ、実施の形態１で述べたような構成の
一部変更も可能である。
【００６２】
【発明の効果】以上述べたように、本発明によれば、逆
量子化または量子化の乗算回数を減らし乗算器の個数を
減らすことができる。また逆量子化・逆ＤＣＴ回路また
はＤＣＴ・量子化回路の係数バッファメモリを削減し、
データ転置用メモリを削減できる。さらに、逆量子化ま
たは量子化の乗算回数を平均的に減らすことができる。
従って、ＬＳＩ化する場合に占有面積を削減し、また消
費電流を減らすことができるのでこの実用的効果は大き
い。
量子化または量子化の乗算回数を減らし乗算器の個数を
減らすことができる。また逆量子化・逆ＤＣＴ回路また
はＤＣＴ・量子化回路の係数バッファメモリを削減し、
データ転置用メモリを削減できる。さらに、逆量子化ま
たは量子化の乗算回数を平均的に減らすことができる。
従って、ＬＳＩ化する場合に占有面積を削減し、また消
費電流を減らすことができるのでこの実用的効果は大き
い。
【図１】本発明の第１の実施の形態である逆量子化・逆
ＤＣＴ回路のブロック構成図
ＤＣＴ回路のブロック構成図
【図２】圧縮画像符号化データの復号化器のブロック構
成図
成図
【図３】逆量子化演算の説明図
【図４】本発明の第１の実施の形態及び第２の実施の形
態における演算処理フローの説明図
態における演算処理フローの説明図
【図５】本発明の第３の実施の形態である逆量子化・逆
ＤＣＴ回路のブロック構成図
ＤＣＴ回路のブロック構成図
【図６】本発明の第４の実施の形態であるＤＣＴ・量子
化回路のブロック構成図
化回路のブロック構成図
【図７】本発明の第５の実施の形態である逆量子化・逆
ＤＣＴ回路／ＤＣＴ・量子化回路のブロック構成図
ＤＣＴ回路／ＤＣＴ・量子化回路のブロック構成図
【図８】従来の逆量子化・逆ＤＣＴ回路のブロック構成
図
図
１０１ 第１のセレクタ １０２ 重み係数用メモリ １０３ 第２のセレクタ １０４ 乗算器 １０５ バッファメモリ １０６ 第３のセレクタ １０７ １次元逆ＤＣＴ部 １０８ データ転置用メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 弘雅 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (7)
- 【請求項１】 入力データに重み係数と量子化スケール
値を乗算する量子化または逆量子化回路であって、 重み係数を保持し、マクロブロックタイプにより２種類
の係数群から１つの係数群を選択し順次データを出力す
る第１のメモリと、第１及び第２のセレクタと、乗算器
と、乗算結果を保持するための第２のメモリを具備し、 第１のメモリの出力と入力データを第１のセレクタの入
力とし、前記量子化スケール値と第２のメモリの出力を
第２のセレクタの入力とし、第１のセレクタの出力と第
２のセレクタの出力を前記乗算器の入力とし、前記乗算
器の出力を第２のメモリの入力とし、 第１段階の処理において、第１のセレクタにより第１の
メモリから順次読み出される出力を選択し、第２のセレ
クタにより前記量子化スケール値を選択して前記乗算器
に入力して得られた乗算結果を第２のメモリに格納し、 第２段階の処理において、第１のセレクタにより入力デ
ータを選択し、第２のセレクタにより第２のメモリから
順次読み出される出力を選択して前記乗算器に入力して
得られた乗算結果を出力とすることを特徴とする量子化
または逆量子化回路。 - 【請求項２】 入力データに重み係数と量子化スケール
値を乗算する量子化または逆量子化回路であって、 重み係数を保持し、マクロブロックタイプにより２種類
の係数群から１つの係数群を選択し順次データを出力す
る第１のメモリと、量子化スケールコードと量子化スケ
ールタイプから量子化スケール値を求める量子化スケー
ル値生成部と、第１及び第２のセレクタと、乗算器と、
乗算結果を保持するための第２のメモリと、マクロブロ
ックタイプと量子化スケールコードとピクチャ切り換え
信号を入力とする比較器を具備し、 第１のメモリの出力と入力データを第１のセレクタの入
力とし、前記量子化スケール値生成部の出力と第２のメ
モリの出力を第２のセレクタの入力とし、第１のセレク
タの出力と第２のセレクタの出力を前記乗算器の入力と
し、前記乗算器の出力を第２のメモリの入力とし、 第１段階の処理において、前記比較器により同じピクチ
ャ内において、マクロブロックタイプと量子化スケール
コードの両方とも現在の値と１マクロブロック前の値を
比較した結果、どちらかが異なる場合にのみ、第１のセ
レクタにより第１のメモリから順次読み出される出力を
選択し、第２のセレクタにより前記量子化スケール値を
選択して前記乗算器に入力して得られた乗算結果を第２
のメモリに格納し、 第２段階の処理において、第１のセレクタにより入力デ
ータを選択し、第２のセレクタにより第２のメモリから
順次読み出される出力を選択して前記乗算器に入力して
得られた乗算結果を出力とすることを特徴とする量子化
または逆量子化回路。 - 【請求項３】 入力データに重み係数と量子化スケール
値を乗算し、２次元逆ＤＣＴを施す逆量子化・逆ＤＣＴ
回路であって、 重み係数を保持し、マクロブロックタイプにより２種類
の係数群から１つの係数群を選択し順次データを出力す
る第１のメモリと、第１及び第２、第３のセレクタと、
乗算器と、乗算結果を保持するための第２のメモリと、
ｎ点１次元逆ＤＣＴを行う１次元逆ＤＣＴ部と、データ
転置用の第３のメモリを具備し、 第１のメモリの出力と入力データを第１のセレクタの入
力とし、前記量子化スケール値と第２のメモリの出力を
第２のセレクタの入力とし、第１のセレクタの出力と第
２のセレクタの出力を前記乗算器の入力とし、前記乗算
器の出力と第３のメモリの出力を第３のセレクタの入力
とし、前記乗算器の出力を第２のメモリの入力とし、第
３のセレクタの出力を前記１次元逆ＤＣＴ部の入力と
し、前記１次元逆ＤＣＴ部の出力を第３のメモリの入力
とし、 第１段階の処理において、第１のセレクタにより第１の
メモリから順次読み出される出力を選択し、第２のセレ
クタにより前記量子化スケール値を選択して前記乗算器
に入力し、前記乗算器の出力結果を第２のメモリに格納
し、 第２段階の処理において、第１のセレクタにより入力デ
ータを選択し、第２のセレクタにより第２のメモリから
順次読み出される出力を選択して前記乗算器に入力し、
第３のセレクタにより前記乗算器の出力を選択してその
結果を前記１次元逆ＤＣＴ部に入力して得られた結果を
第３のメモリに格納し、 第３段階の処理において、第３のセレクタにより行方向
と列方向を入れ替えて読み出された第３のメモリの出力
を選択して前記１次元逆ＤＣＴ部に入力して得られた結
果を出力とすることを特徴とする逆量子化・逆ＤＣＴ回
路。 - 【請求項４】 入力データに重み係数と量子化スケール
値を乗算し、２次元逆ＤＣＴを施す逆量子化・逆ＤＣＴ
回路であって、 重み係数を保持し、マクロブロックタイプにより２種類
の係数群から１つの係数群を選択し順次データを出力す
る第１のメモリと、第１及び第２、第３のセレクタと、
乗算器と、乗算結果を保持するための第２のメモリと、
ｎ点１次元逆ＤＣＴを行う１次元逆ＤＣＴ部と、データ
転置用の第３のメモリを具備し、 第１のメモリの出力と入力データを第１のセレクタの入
力とし、前記量子化スケール値と第２のメモリの出力を
第２のセレクタの入力とし、第１のセレクタの出力と第
２のセレクタの出力を前記乗算器の入力とし、前記乗算
器の出力と第３のメモリの出力を第３のセレクタの入力
とし、前記乗算器の出力を第２のメモリの入力とし、第
３のセレクタの出力を前記１次元逆ＤＣＴ部の入力と
し、前記１次元逆ＤＣＴ部の出力を第３のメモリの入力
とし、 第１段階の処理において、第１のセレクタにより第１の
メモリから順次読み出される出力を選択し、第２のセレ
クタにより前記量子化スケール値を選択して前記乗算器
に入力し、前記乗算器の出力結果を第２のメモリに格納
し、 第２段階の処理において、第１のセレクタによりＮブロ
ック分（Ｎは１マクロブロック中に含まれるブロックの
個数以下の自然数）の入力データを選択し、第２のセレ
クタにより第２のメモリから順次読み出される出力を選
択して前記乗算器に入力し、第３のセレクタにより前記
乗算器の出力を選択してその結果を前記１次元逆ＤＣＴ
部に入力して得られた結果を第３のメモリに格納し、 第３段階の処理において、第３のセレクタにより行方向
と列方向を入れ替えて読み出されたＮブロック分第３の
メモリの出力を選択して前記１次元逆ＤＣＴ部に入力し
て得られた結果を出力とし、第２、第３段階の処理をＮ
ブロック分毎に行なうことすることを特徴とする逆量子
化・逆ＤＣＴ回路。 - 【請求項５】 入力データに２次元ＤＣＴを施し、重み
係数と量子化スケール値を乗算するＤＣＴ・量子化回路
であって、 重み係数を保持し、マクロブロックタイプにより２種類
の係数群から１つの係数群を選択し順次データを出力す
る第１のメモリと、第１及び第２、第３のセレクタと、
乗算器と、乗算結果を保持するための第２のメモリと、
ｎ点１次元ＤＣＴを行う１次元ＤＣＴ部と、データ転置
用の第３のメモリを具備し、 第１のメモリの出力と前記１次元ＤＣＴ部の出力を第１
のセレクタの入力とし、前記量子化スケール値と第２の
メモリの出力を第２のセレクタの入力とし、第１のセレ
クタの出力と第２のセレクタの出力を前記乗算器の入力
とし、入力データと第３のメモリの出力を第３のセレク
タの入力とし、第３のセレクタの出力を前記１次元ＤＣ
Ｔ部の入力とし、前記１次元ＤＣＴ部の出力を第３のメ
モリの入力とし、前記乗算器の出力を第２のメモリの入
力とし、 第１段階の処理において、第１のセレクタにより第１の
メモリから順次読み出される出力を選択し、第２のセレ
クタにより前記量子化スケール値を選択して前記乗算器
に入力してその結果を第２のメモリに格納し、第３のセ
レクタにより入力データを選択してその結果を前記１次
元ＤＣＴ部に入力して得られた結果を第３のメモリに格
納し、 第２段階の処理において、第３のセレクタにより行方向
と列方向を入れ替えて読み出された第３のメモリの出力
を選択して前記１次元ＤＣＴ部に入力し、第１のセレク
タにより前記１次元ＤＣＴ部の出力を選択し、第２のセ
レクタにより第２のメモリの出力を選択し、前記乗算器
によって得られた結果を出力とすることを特徴とするＤ
ＣＴ・量子化回路。 - 【請求項６】 入力データに２次元ＤＣＴを施し、重み
係数と量子化スケール値を乗算するＤＣＴ・量子化回路
であって、 重み係数を保持し、マクロブロックタイプにより２種類
の係数群から１つの係数群を選択し順次データを出力す
る第１のメモリと、第１及び第２、第３のセレクタと、
乗算器と、乗算結果を保持するための第２のメモリと、
ｎ点１次元ＤＣＴを行う１次元ＤＣＴ部と、データ転置
用の第３のメモリを具備し、 第１のメモリの出力と前記１次元ＤＣＴ部の出力を第１
のセレクタの入力とし、前記量子化スケール値と第２の
メモリの出力を第２のセレクタの入力とし、第１のセレ
クタの出力と第２のセレクタの出力を前記乗算器の入力
とし、入力データと第３のメモリの出力を第３のセレク
タの入力とし、第３のセレクタの出力を前記１次元ＤＣ
Ｔ部の入力とし、前記１次元ＤＣＴ部の出力を第３のメ
モリの入力とし、前記乗算器の出力を第２のメモリの入
力とし、 第１段階の処理において、第１のセレクタにより第１の
メモリから順次読み出される出力を選択し、第２のセレ
クタにより前記量子化スケール値を選択して前記乗算器
に入力してその結果を第２のメモリに格納し、 第２段階の処理において、第３のセレクタによりＮブロ
ック分（Ｎは１マクロブロック中に含まれるブロックの
個数以下の自然数）の入力データを選択してその結果を
前記１次元ＤＣＴ部に入力して得られた結果を第３のメ
モリに格納し、 第３段階の処理において、第３のセレクタにより行方向
と列方向を入れ替えて読み出されたＮブロック分の第３
のメモリの出力を選択して前記１次元ＤＣＴ部に入力
し、第１のセレクタにより前記１次元ＤＣＴ部の出力を
選択し、第２のセレクタにより第２のメモリの出力を選
択し、前記乗算器によって得られた結果を出力とし、第
２、第３段階の処理をＮブロック分毎に行なうことを特
徴とするＤＣＴ・量子化回路。 - 【請求項７】 入力データに重み係数と量子化スケール
値を乗算し、２次元逆ＤＣＴを施す逆量子化・逆ＤＣＴ
処理を行い、入力データに２次元ＤＣＴを施し、重み係
数と量子化スケール値を乗算するＤＣＴ・量子化処理を
行う逆量子化・逆ＤＣＴ／ＤＣＴ・量子化回路であっ
て、 重み係数を保持し、マクロブロックタイプと切り換え信
号により４種類の係数群から１つの係数群を選択し順次
データを出力する第１のメモリと、第１及び第２の２入
力セレクタと第１及び第２の３入力セレクタと、乗算器
と、乗算結果を保持するための第２のメモリと、切り換
え信号によりｎ点１次元逆ＤＣＴとｎ点１次元ＤＣＴ処
理を選択できる１次元逆ＤＣＴ／ＤＣＴ部と、データ転
置用の第３のメモリを具備し、 第１のメモリの出力と入力データと１次元逆ＤＣＴ／Ｄ
ＣＴ部の出力を第１の３入力セレクタの入力とし、前記
量子化スケール値と第２のメモリの出力を第１の２入力
セレクタの入力とし、第１の３入力セレクタの出力と第
１の２入力セレクタの出力を前記乗算器の入力とし、前
記乗算器の出力と第３のメモリの出力と入力データを第
２の３入力セレクタの入力とし、前記乗算器の出力を第
２のメモリの入力とし、第２の３入力セレクタの出力を
前記１次元逆ＤＣＴ／ＤＣＴ部の入力とし、前記１次元
逆ＤＣＴ／ＤＣＴ部の出力を第３のメモリの入力とし、
前記乗算器の出力と前記１次元逆ＤＣＴ／ＤＣＴ部の出
力を第２の２入力セレクタの入力とし、 逆量子化・逆ＤＣＴ処理の場合に、 第１段階の処理において、第１のメモリからマクロブロ
ックタイプと切り換え信号により決定された逆量子化用
の重み係数を順次読み出し、第１の３入力セレクタによ
り第１のメモリの出力を選択し、第１の２入力セレクタ
により前記量子化スケール値を選択して前記乗算器に入
力し、前記乗算器の出力結果を第２のメモリに格納し、 第２段階の処理において、第１の３入力セレクタにより
入力データを選択し、第１の２入力セレクタにより第２
のメモリから順次読み出される出力を選択して前記乗算
器に入力し、第２の３入力セレクタにより前記乗算器の
出力を選択してその結果を切り換え信号により１次元逆
ＤＣＴの機能を選定された前記１次元逆ＤＣＴ／ＤＣＴ
部に入力して得られた結果を第３のメモリに格納し、 第３段階の処理において、第２の３入力セレクタにより
行方向と列方向を入れ替えて読み出された第３のメモリ
の出力を選択して切り換え信号により１次元逆ＤＣＴの
機能を選定された前記１次元逆ＤＣＴ／ＤＣＴ部に入力
して第２の２入力セレクタにより前記１次元逆ＤＣＴ／
ＤＣＴ部の出力を選択して得られた結果を出力とし、 ＤＣＴ・量子化処理の場合に、 第１段階の処理において、第１のメモリからマクロブロ
ックタイプと切り換え信号により決定された量子化用の
重み係数を順次読み出し、第１の３入力セレクタにより
第１のメモリの出力を選択し、第１の２入力セレクタに
より前記量子化スケール値を選択して前記乗算器に入力
してその結果を第２のメモリに格納し、第２の３入力セ
レクタにより入力データを選択してその結果を切り換え
信号により１次元ＤＣＴの機能を選定された前記１次元
逆ＤＣＴ／ＤＣＴ部に入力して得られた結果を第３のメ
モリに格納し、 第２段階の処理において、第２の３入力セレクタにより
行方向と列方向を入れ替えて読み出された第３のメモリ
の出力を選択して切り換え信号により１次元ＤＣＴの機
能を選定された前記１次元逆ＤＣＴ／ＤＣＴ部に入力
し、第１の３入力セレクタにより前記１次元逆ＤＣＴ／
ＤＣＴ部の出力を選択し、第１の２入力セレクタにより
第２のメモリの出力を選択し、第２の２入力セレクタに
より前記乗算器の出力を選択して得られた結果を出力と
することを特徴とする逆量子化・逆ＤＣＴ／ＤＣＴ・量
子化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22810596A JP3385866B2 (ja) | 1996-08-29 | 1996-08-29 | 逆量子化・逆ｄｃｔ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22810596A JP3385866B2 (ja) | 1996-08-29 | 1996-08-29 | 逆量子化・逆ｄｃｔ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070721A true JPH1070721A (ja) | 1998-03-10 |
| JP3385866B2 JP3385866B2 (ja) | 2003-03-10 |
Family
ID=16871286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22810596A Expired - Fee Related JP3385866B2 (ja) | 1996-08-29 | 1996-08-29 | 逆量子化・逆ｄｃｔ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3385866B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002514868A (ja) * | 1998-05-04 | 2002-05-21 | ジェネラル・インスツルメント・コーポレイション | Ｍｐｅｇ−４ビデオの逆量子化のための方法及び装置 |
| KR100703799B1 (ko) | 2005-07-19 | 2007-04-06 | 삼성전자주식회사 | 역 양자화 방법 및 장치, 상기 방법을 이용한 비디오디코딩 방법 및 장치 |
-
1996
- 1996-08-29 JP JP22810596A patent/JP3385866B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002514868A (ja) * | 1998-05-04 | 2002-05-21 | ジェネラル・インスツルメント・コーポレイション | Ｍｐｅｇ−４ビデオの逆量子化のための方法及び装置 |
| KR100703799B1 (ko) | 2005-07-19 | 2007-04-06 | 삼성전자주식회사 | 역 양자화 방법 및 장치, 상기 방법을 이용한 비디오디코딩 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3385866B2 (ja) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4425561B2 (ja) | イメージおよびビデオ符号化のための２−ｄ変換 | |
| US5299025A (en) | Method of coding two-dimensional data by fast cosine transform and method of decoding compressed data by inverse fast cosine transform | |
| JP4871402B2 (ja) | 映像符号化のための低複雑性単一化変換 | |
| US5371611A (en) | Method for and system of decoding compressed continuous-tone digital image data | |
| JPH11225334A (ja) | Ｍｐｅｇ−２画像復号器の分散値算定アクセラレータ | |
| KR100944928B1 (ko) | 버터플라이 프로세서를 이용하여 이산 코사인 변환을인코딩하고 계산하는 장치 및 방법 | |
| KR100270799B1 (ko) | 이산코사인변환/역이산코사인변환 프로세서 | |
| US6181831B1 (en) | Spatial frequency-domain video signal processing | |
| JPH09212484A (ja) | 離散コサイン変換方法 | |
| US5555321A (en) | Image data binary coding method and apparatus | |
| US5748514A (en) | Forward and inverse discrete cosine transform circuits | |
| JP3385866B2 (ja) | 逆量子化・逆ｄｃｔ回路 | |
| US6279062B1 (en) | System for reducing data transmission between coprocessors in a video compression/decompression environment by determining logical data elements of non-zero value and retrieving subset of the logical data elements | |
| JPH08307868A (ja) | 動画像復号装置 | |
| JP2802158B2 (ja) | 逆直交変換方法および逆直交変換回路 | |
| JPH10116267A (ja) | 演算装置及び情報処理装置 | |
| JP2845098B2 (ja) | 多値画像圧縮符号の復号方法および装置 | |
| JP2887843B2 (ja) | 画像データ復元方法および装置 | |
| JPH08289290A (ja) | 画像再生装置 | |
| JP3371481B2 (ja) | ディジタル演算装置 | |
| JP3457426B2 (ja) | 画像処理装置及び画像処理方法 | |
| JPH1032817A (ja) | 画像復号化装置及び画像復号化方法 | |
| JPH0670305A (ja) | 画像圧縮伸張装置 | |
| JP2507654B2 (ja) | 画像デ―タ直交変換処理装置のマトリクス演算回路 | |
| JP2007104155A (ja) | 画像復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |