WO2005057640A1 - エピタキシャルウェーハおよびその製造方法 - Google Patents

エピタキシャルウェーハおよびその製造方法 Download PDF

Info

Publication number
WO2005057640A1
WO2005057640A1 PCT/JP2004/018512 JP2004018512W WO2005057640A1 WO 2005057640 A1 WO2005057640 A1 WO 2005057640A1 JP 2004018512 W JP2004018512 W JP 2004018512W WO 2005057640 A1 WO2005057640 A1 WO 2005057640A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon wafer
cleaning
wafer
epitaxy
cleaning step
Prior art date
Application number
PCT/JP2004/018512
Other languages
English (en)
French (fr)
Inventor
Yasuo Fukuda
Makoto Takemura
Koichi Okuda
Original Assignee
Sumco Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corporation filed Critical Sumco Corporation
Priority to US10/596,280 priority Critical patent/US7648576B2/en
Priority to JP2005516206A priority patent/JP4240403B2/ja
Publication of WO2005057640A1 publication Critical patent/WO2005057640A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/913—Diverse treatments performed in unitary chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　シリコンウェーハの表裏面をＳＣ−１液およびＳＣ−２液で洗浄した後、シリコンウェーハの表裏両面をＨＦ系溶液で洗浄して共に撥水面とする。この後、表面にシリコンのエピタキシャル層を成膜する。成膜後の積層欠陥を低減でき、裏面のクモリ発生を低減できる。または、シリコンウェーハの表裏面をＳＣ−１液およびＳＣ−２液で洗浄する。この後、シリコンウェーハの裏面をＨＦ系溶液で洗浄して撥水面とするとともに、その表面を純水洗浄して親水面とする。この後、表面にシリコンのエピタキシャル層を成膜する。表面マウンドを低減でき、裏面のクモリ発生を低減できる。

Description

明 細 書
ェピタキシャルゥエーハおよびその製造方法
技術分野
[0001] この発明はェピタキシャルゥエーハおよびその製造方法、詳しくはシリコンゥエーハ の表面にェピタキシャル膜を成膜するェピタキシャルゥエーハおよびその製造方法 に関する。
背景技術
[0002] ェピタキシャルゥエーハは、シリコンゥエーハの表面にェピタキシャル成長によるェ ピタキシャル膜が成膜されたものである。近年、 MOSメモリデバイスの高集積ィ匕に伴 い、 α粒子によるメモリの誤動作（ソフトエラー）や CMOS 'ICにおけるラッチアップが 無視できなくなつている。これらの問題解決に、ェピタキシャル膜を有するェピタキシ ャルゥエーハが有効であることが認識されており、最近では CMOS ' ICの製造にェピ タキシャルゥエーハが積極的に使用されて 、る。
ェピタキシャル膜の成膜の前に実施される洗浄には、非特許文献 1に記載の通り、 H O ZNH OH液に代表されるアルカリ洗浄および H O ZHC1液に代表される酸
2 2 4 2 2
洗浄が実施されている。これにより、シリコンゥエーハの表裏面のパーティクルおよび 金属不純物が除去される。
また、これらの洗浄は、数十枚の単位で洗浄可能なバッチ式の洗浄装置を使用し て実施されている。ノ ツチ式の洗浄装置を使用しての洗浄は、短時間でシリコンゥェ ーハの表裏面の洗浄が処理できるメリットがある。
非特許文献 1 :志村忠夫著、半導体シリコン結晶工学、初版、日本国、丸善株式会社 、 1993年 9月 30日発行、 pl25— pl28
[0003] 上記バッチ式の洗浄装置を使用して、シリコンゥエーハについて上記洗浄液を用い ると、この液による自然酸ィ匕膜が残存する。このときの自然酸ィ匕膜の厚みは 15 Aであ る。そして、自然酸ィ匕膜が形成されたシリコンゥエーハについて、ェピタキシャル成膜 前の水素ベータを施す。これにより、シリコンゥエーハの表面の自然酸ィ匕膜は、水素 と反応してエッチングされる。 しかしながら、この水素ベータ時においては、シリコンゥエーハの裏面は、サセプタ と接触している。し力も、このシリコンゥエーハの最外周部から裏面に対しては水素ガ スの流れが悪くなつている。このため、シリコンゥエーハ裏面のサセプタとの接触部お よびシリコンゥエーハの最外周部に残存する自然酸ィ匕膜はエッチングされない。しか も、この部分の自然酸化膜は粗い形状を有する状態で残存している。この結果、鏡 面カ卩ェされたシリコンゥエーハの上記部分にくもりがかかったような白いむら（以下ク モリという）が発生する。
[0004] また、シリコンゥエーハの表面にぉ 、ても自然酸化膜が残存して!/、ることがある。そ して、この状態でシリコンゥエーハ表面にェピタキシャル膜を成膜すると、シリコンの原 子配列が崩れ、積層欠陥（Stacking Fault)が発生してしまう。
さらに、上記バッチ式の洗浄装置を使用すると、洗浄液中に大量のシリコンゥヱー ハが浸漬される結果として、洗浄液に汚れが生じ、シリコンゥエーハの表面にパーテ イタルなどが残存してしまうことがある。この後、シリコンゥエーハの表面にェピタキシャ ル膜を成膜すると、ェピタキシャルゥエーハ表面に、異物を中心に突起状に異常成 長したマウンド（Mound)が発生してしまう。これらの積層欠陥およびマウンドは、デ バイス作製時の不良の原因となる。
発明の開示
発明が解決しょうとする課題
[0005] この発明は、このような問題点に鑑みなされたもので、デバイス作製時の不良の原 因となるマウンドおよび積層欠陥の発生数を低減するェピタキシャルゥエーハの製造 方法を提供することを目的とする。
また、この発明は、ェピタキシャルゥエーハの製造方法において、ェピタキシャルゥ エーハの裏面に発生する円周状のクモリの発生を防止するェピタキシャルゥエーハ の製造方法を提供することを目的とする。
さらに、シリコンゥエーハの表裏面について、それぞれ異なる状態に処理できるェピ タキシャルゥエーハの製造方法を提供することを目的とする。
課題を解決するための手段
[0006] 第 1の発明は、シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル 層を成膜するェピタキシャルゥエーハの製造方法であって、シリコンゥエーハの表裏 面を SC— 1液および SC— 2液で洗浄する第 1の洗浄工程と、第 1の洗浄工程の後、シ リコンゥエーハの裏面を撥水面となるように洗浄する第 2の洗浄工程と、シリコンゥエー ハの表面を撥水面となるように洗浄する第 3の洗浄工程とを含み、この後、シリコンゥ エーハの表面にェピタキシャル成長によりェピタキシャル層を成膜するェピタキシャ ルゥ ーハの製造方法である。
[0007] シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル層を成膜する前 に、第 1から第 3までの洗浄工程を実施する。
第 1の洗浄工程は、シリコンゥエーハの表裏面を SC— 1液および SC— 2液で洗浄す る工程である。 SC (Standard Cleaning)— 1液は、アンモニア水溶液（NH OH)と
4 過酸化水素水 (H O )と水 (H O)との混合液である。また、 SC-2液は、塩酸水溶液
2 2 2
(HC1)と過酸ィ匕水素水 (H O )と水 (H O)との混合液である。
2 2 2
第 2の洗浄工程は、シリコンゥエーハの裏面を撥水面となるように洗浄する工程であ る。撥水面となるような洗浄には、例えば、 HF溶液または BHF溶液による洗浄が挙 げられる。また、これらの HF系溶液に O水（オゾン水）を組み合わせてもよい。
3
第 3の洗浄工程は、シリコンゥエーハの表面を撥水面となるように洗浄する工程であ る。この撥水面となるような洗浄も上記と同様の HF溶液または BHF溶液による洗浄 が挙げられる。また、これらの HF系溶液に O水 (オゾン水）を組み合わせてもよい。
3
第 2の洗浄工程および、第 3の洗浄工程の工程実行順序は限定されない。例えば 第 1の洗浄工程を行い、次いで第 2の洗浄工程 (シリコンゥエーハの裏面洗浄)を行 い、この後第 3の洗浄工程 (シリコンゥヱーハの表面洗浄)を行ってもよい。または、第 1の洗浄工程を行!、、次 ヽで第 3の洗浄工程 (シリコンゥエーハの表面洗浄)を行 、、 この後第 2の洗浄工程 (シリコンゥヱーハの裏面洗浄)を行ってもよ!、。
[0008] 第 1の発明に係るェピタキシャルゥエーハの製造方法にあっては、シリコンゥエーハ の表面に例えばシリコンのェピタキシャル膜を成膜する前に、まず、シリコンゥエーハ の表裏面を SC—1液および SC—2液で洗浄する。次いで、このシリコンゥエーハの裏 面が撥水面になるように洗浄する（第 2の洗浄工程)。この後、このシリコンゥエーハの 表面も撥水面となるように洗浄する (第 3の洗浄工程)。第 2の洗浄工程と第 3の洗浄 工程の順序は逆でもよぐまたはこれらの工程を同時に施してもよい。
上記第 2の洗浄工程および第 3の洗浄工程は、枚葉式の洗浄装置を用いてシリコ ン表裏面のそれぞれについて処理される。これにより、シリコンゥエーハ表裏面のパ 一ティクルおよび金属不純物を除去することができる。そして、シリコンゥエーハの表 面にェピタキシャル膜を成膜した後の積層欠陥の発生を抑えることができる。
また、シリコンゥエーハの裏面を撥水面とすることにより、この後、ェピタキシャル成 膜前の Hガスベータによる局所的な自然酸ィ匕膜のエッチングムラは生じない。この
2
結果、シリコンゥヱーハ裏面の自然酸ィ匕膜の粗さは全面において均一になり、クモリ（ 白いむら）の発生を低減できる。
[0009] 第 2の発明は、第 1の発明にあって、上記第 2の洗浄工程と第 3の洗浄工程とを同 時に実施するェピタキシャルゥヱーハの製造方法である。
第 2の発明に係るェピタキシャルゥエーハの製造方法にあっては、第 2の洗浄工程 および第 3の洗浄工程を同時に実施する。これにより、ェピタキシャルゥエーハの製 造のスループットが向上する。
第 2の洗浄工程および第 3の洗浄工程を同時に実施するためには、枚葉式の洗浄 装置を使用する。枚葉式の洗浄装置では、シリコンゥエーハの表裏面に向力つて同 時に洗浄液が噴出する洗浄液供給手段を設けることが可能である。また、シリコンゥ ヱーハを表裏に反転させる反転機構を設けることもできる。
[0010] 第 3の発明は、第 1の発明にあって、上記撥水面の接触角は、 30° 以上とするェピ タキシャルゥヱーハの製造方法である。
第 4の発明は、第 2の発明にあって、上記撥水面の接触角は、 30° 以上とするェピ タキシャルゥヱーハの製造方法である。
接触角とは、水などの静止液体の自由表面が、シリコンゥエーハの面に接触してい る時に、液面とシリコンゥエーハの面とのなす角をいう。
接触角は 30° 以上であればよい。最大接触角は特に限定されない。
[0011] 第 3の発明および第 4の発明に係るェピタキシャルゥエーハの製造方法にあっては 、シリコンゥエーハの表面および裏面が撥水面になるように処理する。このときの接触 角は 30° 以上とする。これにより、シリコンゥヱーハの表裏面に形成される自然酸ィ匕 膜の厚みを 10 A (オングストローム）以下にまで抑えることができる。よって、シリコンゥ エーハ裏面のクモリの発生およびシリコンゥヱーハの表面の積層欠陥を低減すること ができる。
[0012] 第 5の発明は、第 1一第 4の発明のいずれ力 1つであって、上記第 2の洗浄工程お よび上記第 3の洗浄工程は、少なくとも HF溶液または BHF溶液を用いる洗浄工程 であるェピタキシャルゥヱーハの製造方法である。
第 2の洗浄工程および第 3の洗浄工程は、 HF溶液または BHF溶液に純水を組み 合わせた洗浄工程に限定されず、これらに O水を組み合わせた洗浄工程でもよい。
3
[0013] 第 5の発明に係るェピタキシャルゥエーハの製造方法にあっては、シリコンゥエーハ の表裏面は、 HF溶液または BHF溶液により洗浄される。これにより、シリコンゥエー ハの表裏面の自然酸化膜が除去され、その表裏面が撥水面となる。そして、ェピタキ シャル膜成膜時のシリコンゥエーハ裏面のクモリおよびその表面の積層欠陥発生を 低減することができる。
[0014] 第 6の発明は、シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル 層を成膜するェピタキシャルゥエーハの製造方法であって、シリコンゥエーハの表裏 面を SC— 1液および SC— 2液で洗浄する第 4の洗浄工程と、第 4の洗浄工程の後、シ リコンゥエーハの裏面を撥水面となるように洗浄する第 5の洗浄工程と、シリコンゥエー ハの表面を親水面となるように洗浄する第 6の洗浄工程とを含み、この後、シリコンゥ エーハの表面にェピタキシャル成長によりェピタキシャル層を成膜するェピタキシャ ルゥ ーハの製造方法である。
第 4の洗浄工程は、上記第 1の洗浄工程と同じ SC— 1液および SC— 2液による洗浄 である。
第 5の洗浄工程は、上記第 2の洗浄工程と同じシリコンゥエーハの裏面を撥水面に なるように洗浄する。
第 6の洗浄工程は、シリコンゥエーハの表面を親水面となるように洗浄する。親水面 となるような洗浄には、例えば、スポンジブラシによる洗浄と純水洗浄との組み合わせ 等の Si表面が親水性となる洗浄が挙げられる。又、親水性となる洗浄であれば HF溶 液と純水と O水等の組み合わせ等洗浄種は問わな!/、。 なお、第 4の洗浄工程を行い、次いで第 5の洗浄工程を行い、この後第 6の洗浄ェ 程を行ってもよい。または、第 4の洗浄工程を行い、次いで第 6の洗浄工程を行い、こ の後第 5の洗浄工程を行ってもょ 、。
[0015] 第 6の発明に係るェピタキシャルゥエーハの製造方法にあっては、ェピタキシャル 膜成長前に、シリコンゥエーハの表裏面に対して SC— 1液および SC— 2液による洗浄 を行う。
そして、シリコンゥエーハの裏面は撥水面となるように洗浄する（第 5の洗浄工程)。 これにより、シリコンゥエーハの裏面の自然酸ィ匕膜が除去され、シリコンゥエーハの裏 面のクモリ発生も低減できる。
また、シリコンゥエーハの表面を親水面になるように洗浄する（第 6の洗浄工程)。こ れにより、シリコンゥエーハの表面は、パーティクルを吸着せず、このパーティクルから 成長するマウンドの発生も低減することができる。
したがって、表面と裏面とで接触角が異なるシリコンゥエーハを得ることができる。
[0016] 第 7の発明は、第 6の発明にあって、上記第 5の洗浄工程と上記第 6の洗浄工程と を同時に実施するェピタキシャルゥヱーハの製造方法である。
第 7の発明に係るェピタキシャルゥエーハの製造方法にあっては、第 5の洗浄工程 および第 6の洗浄工程を同時に実施する。これにより、ェピタキシャルゥエーハの製 造のスループットが向上する。
第 5の洗浄工程および第 6の洗浄工程を同時に実施するためには、枚葉式の洗浄 装置を使用する。
[0017] 第 8の発明は、第 6の発明にあって、上記親水面の接触角は 20° 以下、上記撥水 面の接触角は 30° 以上とするェピタキシャルゥヱーハの製造方法である。
第 8の発明に係るェピタキシャルゥエーハの製造方法にあっては、シリコンゥェーハ の表面を親水面になるように洗浄する。これにより、シリコンゥヱーハ表面にはパーテ イタルが付着しに《なる。よって、このパーティクルカも成長してマウンドの発生を低 減することができる。
親水面の接触角は 20° 以下である。また、撥水面の接触角は 30° 以上であれば 、最大接触角は特に限定されない。 [0018] 第 9の発明は、第 7の発明にあって、上記親水面の接触角は 20° 以下、上記撥水 面の接触角は 30° 以上とするェピタキシャルゥヱーハの製造方法である。
第 9の発明に係るェピタキシャルゥエーハの製造方法にあっては、シリコンゥェーハ の表面を親水面になるように洗浄する。これにより、シリコンゥヱーハ表面にはパーテ イタルが付着しに《なる。よって、このパーティクルカも成長してマウンドの発生を低 減することができる。
また、シリコンゥエーハの裏面を撥水面になるように洗浄する。これにより、シリコンゥ エーハの裏面には、自然酸化膜が形成されにくい。よって、この自然酸化膜の形成 によるクモリ（白いむら）の発生を低減することができる。
[0019] 第 10の発明は、第 6—第 9の発明のいずれか 1つにあって、上記第 6の洗浄工程は 、スポンジブラシでの洗浄と純水洗浄とを組み合わせた洗浄工程であるェピタキシャ ルゥ ーハの製造方法である。
スポンジブラシとは、ブラシの柄に植え付けられたブラシ材がスポンジであるものを いう。
第 10の発明に係るェピタキシャルゥエーハの製造方法にあっては、スポンジブラシ を用いて純水を供給して洗浄すると、シリコンゥエーハの表面の自然酸ィ匕膜はそのま ま残存し、パーティクルは除去される。これにより、シリコンゥエーハの表面が親水面と なる。親水面となったシリコンゥエーハの表面にはパーティクルが付着しに《なる。こ れにより、ェピタキシャルを成膜したときのマウンドの発生を低減することができる。
[0020] 第 11の発明は、シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル 層が成膜されたェピタキシャルゥエーハであって、シリコンゥエーハの表裏面を SC—1 液および SC— 2液を用いて洗浄し、次いで、シリコンゥエーハの裏面を撥水面となる ように処理し、この後、シリコンゥエーハの表面を撥水面となるように処理し、次に、シ リコンゥエーハの表面にェピタキシャル成長によりェピタキシャル層が成膜されたェピ タキシャルゥエーハである。ェピタキシャル膜として例えばシリコンをェピタキシャル成 長させる。また、上記表裏面の洗浄の後、シリコンゥエーハの表面を撥水面となるよう に処理し、この後、シリコンゥヱーハの裏面を撥水面となるように処理してもよい。さら に、これらの処理を同時に行うこともできる。 [0021] 第 12の発明は、シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル 層が成膜されたェピタキシャルゥエーハであって、シリコンゥエーハの表裏面を SC—1 液および SC— 2液を用いて洗浄し、次いで、シリコンゥエーハの裏面を撥水面となる ように処理し、この後、シリコンゥエーハの表面を親水面となるように処理し、次に、シ リコンゥエーハの表面にェピタキシャル成長によりェピタキシャル層が成膜されたェピ タキシャルゥエーハである。例えばシリコンのェピタキシャル膜である。
発明の効果
[0022] これらの発明によれば、シリコンゥヱーハの表面にェピタキシャル膜を成膜する前に 、シリコンゥエーハの表面を撥水面になるように洗浄する。また、シリコンゥエーハの裏 面も撥水面となるように洗浄する。これにより、例えばシリコンのェピタキシャル膜を成 膜した後のシリコンゥエーハの表面に発生する積層欠陥を低減することができる。ま た、シリコンゥエーハの裏面へのクモリの発生を低減することができる。
または、シリコンゥエーハの表面にェピタキシャノレ膜を成膜する前に、シリコンゥエー ハの表面を親水面になるように洗浄する。また、シリコンゥヱーハの裏面は撥水面とな るように洗浄する。これにより、シリコンのェピタキシャル膜を成膜した後のシリコンゥェ ーハの表面に発生するマウンドを低減することができる。また、シリコンゥエーハの裏 面のクモリ発生を低減することができる。し力も、表面と裏面とで接触角が異なるシリコ ンゥ ーハ、すなわち、表面が親水面であり、裏面が撥水面であるシリコンゥ ーハを 得ることができる。
図面の簡単な説明
[0023] [図 1]この発明の実施例 1に係るェピタキシャルゥヱーハの製造方法を示すフロー図 である。
[図 2]図 1に示すェピタキシャルゥヱーハの製造方法における詳細な洗浄工程を示す フロー図である。
[図 3]この発明の実施例 2に係るェピタキシャルゥエーハの製造方法を示すフロー図 である。
[図 4]図 3に示すェピタキシャルゥヱーハの製造方法における詳細な洗浄工程を示す フロー図である。 [図 5]この発明の実施例 1および実施例 2に係るェピタキシャルゥエーハの製造方法 における枚葉式洗浄装置の構成の一部を示す側面図である。
符号の説明
[0024] 11 シリコンゥエーハ、
13 スポンジブラシ、
14, 16 純水供給管、
15, 17 HF溶液供給管
発明を実施するための最良の形態
[0025] 以下、この発明の一実施例を、図 1から図 4を参照して説明する。
実施例 1
[0026] まず、この発明の実施例 1を図 1および図 2を参照して説明する。
ここでは、シリコンゥエーハの表面を撥水面、裏面も撥水面となるように洗浄した後、 ェピタキシャル成長によりェピタキシャル膜を成膜するェピタキシャルゥエーハの製造 方法について説明する。本実施例に係るェピタキシャルゥヱーハの製造方法は、図 1 に示すフローチャートに基づいて行われる。
まず、図 1の S101工程に示すように、 CZ (チヨクラルスキー）法により育成されたシリ コンインゴットからスライスした口径 8インチのシリコンゥエーハを準備する。
次に、図 1の S102工程に示すように、スライスされたシリコンゥエーハは面取り工程 で、その周縁部が面取り用の砲石を用いて所定形状に面取りされる。その結果、シリ コンゥ ーハの周縁部は、断面が所定の丸みを帯びた形状に成形される。
続く図 1の S 103工程に示すラッピング工程においては、ラップ盤により面取りゥェ ーハについてのラップ力卩ェを施す。
そして、次の図 1の S104工程に示すエッチング工程では、ラップドゥエーハを所定 のエッチング液 (混酸またはアルカリ +混酸）に浸漬し、ラップカ卩ェでの歪み、面取り 工程などの歪みなどを除去する。この場合、通常片面で 20 m、両面で 40 m程度 をエッチングする。
その後、図 1の S105工程に示すように、必要に応じシリコンゥエーハにドナーキラ 一熱処理工程を施す。 次いで、図 1の S106工程〖こ示すよう〖こ、このシリコンゥエーハを、両面研磨法を使 用してシリコンゥエーハ 11の表面および裏面に鏡面研磨を施す。
そして、図 1の S107工程から図 1の S109工程に示す下記の第 1の洗浄工程、第 2 の洗浄工程および第 3の洗浄工程を順次実施する。
この後、図 1の S110工程に示すように、平坦ィ匕されたシリコンゥエーハの表面にシリ コンのェピタキシャル膜を成長させる。すなわち、原料ガスであるトリクロルシランを、 キャリアガスである Hガスと必要に応じたドーパントガスとともに反応炉へ導入し、 10
2
00— 1200°Cの高温に熱せられたシリコンゥエーハ上に、原料ガスの熱分解または 還元によって生成されたシリコンを、反応速度 0. 5-6. 分で成長させる。 最後に、図 1の S111工程に示すように、ェピタキシャル成長の後処理洗浄工程を 行う。具体的には、ェピタキシャル成長前の第 1の洗浄工程と同じ RCA洗浄 (SC— 1 液による洗浄および SC— 2液による洗浄)である。
以上の工程により、ェピタキシャルゥエーハを完成させる。
[0027] 次に、図 2を参照して、第 2の洗浄工程および第 3の洗浄工程について詳細に説明 する。
第 1の洗浄工程は、まず、シリコンゥエーハの表裏面を SC— 1液 (アルカリ洗浄)で洗 浄し、この後、 SC— 2液 (酸洗浄)で洗浄する工程である。
SC—1液は、アンモニア水溶液：過酸化水素水：水 = 1： 5： 50の比（容量比）で作製 し、 50— 85°Cで洗浄する。この SC— 1洗浄により、シリコンゥヱーハの表裏面に付着 したパーティクルが除去される。
また、 SC— 2液は、塩酸水溶液：過酸化水素水：水 = 1： 1： 100— 1 : 1 : 5の比 (容量 比）で作製し、常温 (室温)一 70°Cで洗浄する。この SC— 2洗浄により、シリコンゥエー ハの表裏面の金属不純物が除去される。
[0028] 次に、図 2に示すように、シリコンゥエーハの表裏面にっ 、て第 2および第 3の洗浄 工程を実施する。これらの工程は、図 5に示す枚葉式の洗浄装置を用いて実施する 図 5に示す枚葉式の洗浄装置には、シリコンゥエーハ 11の表面をブラシ洗浄するた めのスポンジブラシ 13と、シリコンゥエーハ 11の表面または裏面に純水を供給する純 水供給管 14、 16と、シリコンゥエーハ 11の表面または裏面に HF溶液を供給する HF 溶液供給管 15、 17などを備えている。また、シリコンゥエーハ 11のエッジ部分を固定 するエッジチャック 12が設けられている。バキュームチャック方式ではシリコンゥエー ハの裏面を吸着する際にその裏面に汚れを生じさせる。しかし、エッジチャック 12で あれば、チャックとの接触部分がシリコンゥエーハ 11のエッジ部であるため、シリコン ゥエーハ 11の表裏面を汚染させることはない。さらに、シリコンゥエーハ 11の周囲に はカバー 18が設けられている。
[0029] 次に、シリコンゥエーハ 11裏面の第 2の洗浄工程について具体的に説明する。
まず、シリコンゥエーハ 11を図 5に示す枚葉式の洗浄装置にセットし、エッジチヤッ ク 12でシリコンゥエーハ 11を固定する。そして、図 2の S201工程に示すように、シリコ ンゥ ーハ 11の裏面について、純水供給管 16から純水を噴出して、純水で 10秒間 リンスする。
次いで、図 2の S202工程に示すように、シリコンゥエーハ 11の裏面について、 HF 溶液供給管 17から HF溶液を噴出して、 3wt%の 20°Cの HF溶液で洗浄する。 この後、図 2の S203工程に示すように、シリコンゥエーハ 11の裏面について、純水 供給管 16から純水を噴出して、純水で 30秒間リンスする。
最後に、図 2の S204工程に示すように、シリコンゥエーハ 11の裏面について、スピ ン乾燥させて、第 2の洗浄工程を完了させる。
以上の第 2の洗浄工程により、シリコンゥエーハ 11の裏面は撥水面になる。このとき の撥水面 (裏面)の接触角は 30° 以上である。
[0030] 次いで、シリコンゥエーハ 11表面の第 3の洗浄工程について具体的に説明する。
まず、図 2の S211工程に示すように、枚葉式の洗浄装置にセットされているシリコン ゥ ーハ 11の表面について、純水供給管 14力も純水を噴出して、純水で 10秒間リ ンスする。
次いで、図 2の S212工程に示すように、純水供給管 14から純水を噴出して、シリコ ンゥエーハ 11の表面を純水で 30秒間リンスする。このとき、スポンジブラシ 13を使用 して、シリコンゥエーハ 11の表面をスクラブしながら純水でリンスする。
この後、図 2の S213工程に示すように、純水供給管 14力も純水を噴出して、純水で 10秒間リンスする。このときは、スポンジブラシ 13を使用せず、純水でリンスする。 さらに、図 2の S214工程に示すように、シリコンゥエーハ 11の表面について、 HF溶 液供給管 15から HF溶液を噴出して、 3wt%の 20°Cの HF溶液で洗浄する。
さらに、図 2の S215工程に示すように、シリコンゥエーハ 11の表面について、純水 供給管 14力も純水を噴出して、純水で 30秒間リンスする。
最後に、図 2の S216工程に示すように、シリコンゥエーハ 11の表面にスピン乾燥を 2分実施させて、第 3の洗浄工程を完了させる。
以上の第 3の洗浄工程により、シリコンゥエーハ 11の表面も撥水面になる。このとき の撥水面の接触角（表面）は 30° 以上である。
[0031] 図 5に示す枚葉式の洗浄装置を使用すれば、上記第 2の洗浄工程および第 3の洗 浄工程は同時に実施することもできる。第 2の洗浄工程および第 3の洗浄工程を同時 に実施することにより、ェピタキシャルゥエーハ製造のスループットは向上する。
また、上記洗浄装置内にシリコンゥエーハ 11の表裏面を反転させる機構を付加す るなどしてもよい。これにより、シリコンゥエーハ 11の表裏面が逆転した状態でも洗浄 できる。また、第 2の洗浄工程を、第 3の洗浄工程の後に変更することも可能となる。
[0032] 以上の第 1から第 3の洗浄工程により、シリコンゥエーハ 11の表裏面のパーティクル および金属不純物が除去されるとともに、シリコンゥエーハ 11の表裏面のそれぞれが 撥水面となる。シリコンゥ ーハ 11が撥水面になると、自然酸ィ匕膜が少なくなる。この ときの自然酸ィ匕膜の厚さは 10 A以下である。この後、シリコンゥ ーハ 11の表面にシ リコンのェピタキシャル成長によりェピタキシャル層を成膜すると、シリコンゥエーハ 11 の表面に発生する積層欠陥を低減することができる。また、シリコンゥエーハ 11の裏 面に発生するクモリ（白いむら）を低減できる。
[0033] 次に、上記の製造方法により製造されたェピタキシャルゥ ーハの実験の結果を報 告する。
上述の図 1の S101工程一図 1の S 111工程を経て作製されたェピタキシャルゥェ ーハ表裏面の欠陥評価を、第 2の洗浄工程および第 3の洗浄工程を行わな 、従来 のェピタキシャルゥエーハと比較して報告する。この結果を表 1に示す。
なお、表 1のパーティクル数、マウンドの欠陥数、積層欠陥の数は、 25枚のシリコン ゥエーハ 11を測定し、これらの総数をシリコンゥエーノ、 1枚あたりにそれぞれ徐した数 である。パーティクル数は、 SP— 1 (パーティクルカウンタ）を使用し、しきい値を 0. 1 mとして測定した。マウンドの欠陥数、積層欠陥の数、クモリも、 SP— 1を使用して 測定した。
[0034] [表 1]
Figure imgf000015_0001
以上の実験の結果より、本発明のェピタキシャルゥエーハの製造方法について、シ リコンゥエーハ 11表面のパーティクル数および積層欠陥数が低減することが明らかと なった。また、シリコンゥエーハ 11裏面側のクモリ発生率が低減することも明ら力とな つた o
実施例 2
[0035] 次に、この発明の実施例 2を図 3および図 4を参照して説明する。
本実施例に係るェピタキシャルゥヱーハの製造方法は、上記実施例 1に係るェピタ キシャルゥエーハの製造方法に対して以下の変更をカ卩えたものである。すなわち、ェ ピタキシャル膜の成長前に、シリコンゥエーハ 11の表面を親水面となるように洗浄し たことである。
具体的には、図 3の S301工程一図 3の S306工程まで上記実施例 1と同様の工程 を実施する。この後、図 3の S307工程一図 3の S309工程に示す第 4の洗浄工程、 第 5の洗浄工程および第 6の洗浄工程を順次実施する。第 4の洗浄工程は、上記実 施例 1の第 1の洗浄工程と同じである。次いで、シリコンゥエーハ 11の裏面に対して 第 5の洗浄工程を行う。なお、第 5の洗浄工程（図 4に示す S401工程一 S404工程） は、上記実施例 1の第 2の洗浄工程 (図 2に示す S 201工程一 S 204工程）と同じであ る。この後、シリコンゥエーハ 11の表面について下記の第 6の洗浄工程を実施する。 次いで、図 3の S310工程に示すように、シリコンゥエーハ 11の表面にェピタキシャ ル膜を成長させる。最後に、図 3の S311工程〖こ示すよう〖こ、ェピタキシャル成長の後 処理洗浄工程を行!ヽ、ェピタキシャルゥエーハを完成させる。
[0036] ここで、シリコンゥエーハ 11表面の第 6の洗浄工程について詳細に説明する。
図 5に示す枚葉式の洗浄装置にセットされて 、るシリコンゥエーハ 11の表面にっ ヽ て、図 4の S411工程〖こ示すよう〖こ、純水で 10秒間リンスする。
次いで、図 4の S412工程に示すように、シリコンゥエーハ 11の表面について、純水 供給管 14力も純水を噴出して 30秒間リンスする。このとき、スポンジブラシ 13を使用 して、シリコンゥエーハ 11の表面をスクラブしながら純水でリンスする。
この後、図 4の S413工程に示すように、シリコンゥエーハ 11の表面について、純水 供給管 14力も純水を噴出して 10秒間リンスする。このときは、スポンジブラシ 13を使 用せずに、純水でリンスする。
最後に、図 4の S414工程に示すように、シリコンゥエーハ 11の表面について、スピ ン乾燥させて、第 6の洗浄工程を完了させる。
以上の第 6の洗浄工程により、シリコンゥエーハ 11の表面が親水面になる。このとき の親水面 (表面）の接触角は 20° 以下である。
[0037] 以上の第 4から第 6の洗浄工程により、シリコンゥエーハ 11の表裏面のパーティクル および金属不純物が除去されるとともに、シリコンゥエーハ 11の表面は親水面となり、 その裏面は撥水面となる。シリコンゥヱーハ 11の表面が親水面になると、パーテイク ルは吸着しない。また、シリコンゥエーハ 11の裏面が撥水面になると、自然酸化膜も 少なくなる。このときの自然酸ィ匕膜の厚さは 10 A以下である。
そして、シリコンゥエーハ 11の表面にェピタキシャル成長によりェピタキシャル層を 成膜すると、シリコンゥエーハ 11の表面にパーティクルカ 成長するマウンドを低減 することができる。また、シリコンゥエーハ 11裏面のクモリ発生も低減することができる
[0038] 次に、上記の製造方法により製造されたェピタキシャルゥ ーハの実験の結果を報 告する。
上述の図 3の S301工程一図 3の S 311工程を経て作製されたェピタキシャルゥェ ーハ表裏面の欠陥評価を、第 5の洗浄工程および第 6の洗浄工程を行わな 、従来 のェピタキシャルゥエーハと比較して報告する。この結果を表 2に示す。 なお、測定の条件は、上記実施例 1と同様である。
[表 2]
Figure imgf000017_0001
以上の実験の結果より、本発明のェピタキシャルゥエーハの製造方法について、シ リコンゥエーハ 11表面のパーティクル数およびマウンド数が低減することが明ら力とな つた。また、シリコンゥエーハ 11裏面側のクモリ発生率が低減することも明ら力となつ

Claims

請求の範囲
[1] シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル層を成膜するェ ピタキシャルゥエーハの製造方法であって、
シリコンゥエーハの表裏面を SC— 1液および SC— 2液で洗浄する第 1の洗浄工程と 第 1の洗浄工程の後、シリコンゥエーハの裏面を撥水面となるように洗浄する第 2の 洗浄工程と、
シリコンゥエーハの表面を撥水面となるように洗浄する第 3の洗浄工程とを含み、 この後、シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル層を成 膜するェピタキシャルゥエーハの製造方法。
[2] 上記第 2の洗浄工程と上記第 3の洗浄工程とを同時に実施する請求項 1に記載の ェピタキシャルゥエーハの製造方法。
[3] 上記撥水面の接触角は、 30° 以上とする請求項 1に記載のェピタキシャルゥエー ハの製造方法。
[4] 上記撥水面の接触角は、 30° 以上とする請求項 2に記載のェピタキシャルゥエー ハの製造方法。
[5] 上記第 2の洗浄工程および上記第 3の洗浄工程は、少なくとも HF溶液または BHF 溶液を用いる洗浄工程である請求項 1一請求項 4のいずれか 1項に記載のェピタキ シャルゥヱーハの製造方法。
[6] シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル層を成膜するェ ピタキシャルゥエーハの製造方法であって、
シリコンゥエーハの表裏面を SC— 1液および SC— 2液で洗浄する第 4の洗浄工程と 第 4の洗浄工程の後、シリコンゥエーハの裏面を撥水面となるように洗浄する第 5の 洗浄工程と、
シリコンゥエーハの表面を親水面となるように洗浄する第 6の洗浄工程とを含み、 この後、シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル層を成 膜するェピタキシャルゥエーハの製造方法。
[7] 上記第 5の洗浄工程と上記第 6の洗浄工程とを同時に実施する請求項 6に記載の ェピタキシャルゥエーハの製造方法。
[8] 上記親水面の接触角は 20° 以下、上記撥水面の接触角は 30° 以上とする請求 項 6に記載のェピタキシャルゥエーハの製造方法。
[9] 上記親水面の接触角は 20° 以下、上記撥水面の接触角は 30° 以上とする請求 項 7に記載のェピタキシャルゥエーハの製造方法。
[10] 上記第 6の洗浄工程は、スポンジブラシと純水とを組み合わせた洗浄工程である請 求項 6—請求項 9のいずれか 1項に記載のェピタキシャルゥヱーハの製造方法。
[11] シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル層が成膜された ェピタキシャルゥエーハであって、
シリコンゥエーハの表裏面を SC—1液および SC— 2液を用いて洗浄し、 次 、で、シリコンゥエーハの裏面を撥水面となるように処理し、
また、シリコンゥエーハの表面を撥水面となるように処理し、
次に、シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル層が成膜 されたェピタキシャルゥエーハ。
[12] シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル層が成膜された ェピタキシャルゥエーハであって、
シリコンゥエーハの表裏面を SC—1液および SC— 2液を用いて洗浄し、 次 、で、シリコンゥエーハの裏面を撥水面となるように処理し、
また、シリコンゥエーハの表面を親水面となるように処理し、
次に、シリコンゥエーハの表面にェピタキシャル成長によりェピタキシャル層が成膜 されたェピタキシャルゥエーハ。
PCT/JP2004/018512 2003-12-11 2004-12-10 エピタキシャルウェーハおよびその製造方法 WO2005057640A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/596,280 US7648576B2 (en) 2003-12-11 2004-12-10 Epitaxial wafer and method for producing same
JP2005516206A JP4240403B2 (ja) 2003-12-11 2004-12-10 エピタキシャルウェーハの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003413737 2003-12-11
JP2003-413737 2003-12-11

Publications (1)

Publication Number Publication Date
WO2005057640A1 true WO2005057640A1 (ja) 2005-06-23

Family

ID=34675071

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/018512 WO2005057640A1 (ja) 2003-12-11 2004-12-10 エピタキシャルウェーハおよびその製造方法

Country Status (4)

Country Link
US (1) US7648576B2 (ja)
JP (1) JP4240403B2 (ja)
KR (1) KR100753740B1 (ja)
WO (1) WO2005057640A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273911A (ja) * 2006-03-31 2007-10-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
JP2010269974A (ja) * 2009-05-21 2010-12-02 Sumco Corp シリコンウェーハの加工方法
US8377830B2 (en) * 2006-02-23 2013-02-19 Renesas Electronics Corporation Method of manufacturing a semiconductor device and wet processing apparatus
JP2013123004A (ja) * 2011-12-12 2013-06-20 Sumco Corp シリコンエピタキシャルウェーハの製造方法
JP2018164006A (ja) * 2017-03-27 2018-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP2019021746A (ja) * 2017-07-14 2019-02-07 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2020194899A (ja) * 2019-05-29 2020-12-03 信越半導体株式会社 半導体シリコンウェーハの製造方法
WO2022091609A1 (ja) 2020-10-28 2022-05-05 信越半導体株式会社 エピタキシャルウェーハの洗浄方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846271B1 (ko) * 2006-12-29 2008-07-16 주식회사 실트론 실리콘 웨이퍼 세정 방법
JPWO2009060914A1 (ja) * 2007-11-08 2011-03-24 株式会社Sumco エピタキシャルウェーハ
TW201000693A (en) * 2008-06-05 2010-01-01 Sumco Corp Epitaxial silicon wafer and method for producing the same
JP5487565B2 (ja) * 2008-06-19 2014-05-07 株式会社Ｓｕｍｃｏ エピタキシャルウェーハおよびその製造方法
JP2010016312A (ja) * 2008-07-07 2010-01-21 Sumco Corp エピタキシャルウェーハの製造方法
KR100969161B1 (ko) 2008-07-23 2010-07-08 주식회사 실트론 에피텍셜 웨이퍼 비저항 표준 샘플 제조방법 및 이방법으로 제조된 비저항 표준 샘플을 이용한 비저항 측정장비 보정 방법
MY154627A (en) * 2009-04-13 2015-07-15 Sumco Corp Method for producing silicon epitaxial wafer
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
KR20170003026A (ko) * 2015-06-30 2017-01-09 세메스 주식회사 기판 처리 장치 및 방법
JP2017077528A (ja) * 2015-10-20 2017-04-27 信越化学工業株式会社 フォトマスク関連基板に用いる基板洗浄装置及び基板洗浄方法
CN114664949A (zh) * 2016-06-03 2022-06-24 株式会社半导体能源研究所 场效应晶体管
CN108493097A (zh) * 2018-03-21 2018-09-04 上海华力集成电路制造有限公司 晶圆的清洗方法
US11600484B2 (en) * 2019-08-22 2023-03-07 Taiwan Semiconductor Manufacturing Company Ltd. Cleaning method, semiconductor manufacturing method and a system thereof
CN112103224A (zh) * 2020-11-17 2020-12-18 西安奕斯伟硅片技术有限公司 用于清洗经历抛光的硅片的清洗装置、方法及相关设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786220A (ja) * 1993-09-16 1995-03-31 Hitachi Ltd 半導体ウエハの洗浄方法
JPH09190979A (ja) * 1996-01-10 1997-07-22 Nec Corp 選択シリコンエピタキシャル成長方法及び成長装置
JP2000031071A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP2000091240A (ja) * 1998-09-14 2000-03-31 Matsushita Electric Ind Co Ltd 結晶成長装置および半導体素子の製造方法
WO2002097864A2 (en) * 2001-05-30 2002-12-05 Asm America, Inc Low temperature load and bake

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217921A (ja) * 1991-09-13 1993-08-27 Motorola Inc 材料膜のエピタキシアル成長を行うための温度制御された処理
JPH0817815A (ja) * 1994-06-30 1996-01-19 Toshiba Corp 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法
JP3359434B2 (ja) 1994-09-07 2002-12-24 三菱マテリアルシリコン株式会社 エピタキシャルウェーハの製造方法
JPH0969557A (ja) * 1995-08-30 1997-03-11 Shin Etsu Handotai Co Ltd ウエーハの保管／輸送方法
JPH1116844A (ja) 1997-06-23 1999-01-22 Sumitomo Metal Ind Ltd エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JPH11111661A (ja) 1997-09-30 1999-04-23 Shibaura Mechatronics Corp 基板の洗浄処理方法
US6749687B1 (en) * 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
US6277657B1 (en) 1998-09-14 2001-08-21 Matsushita Electric Industrial Co. Ltd. Apparatus for fabricating semiconductor device and fabrication method therefor
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
JP2000288490A (ja) 1999-04-01 2000-10-17 Furontekku:Kk ウェット処理装置
US6454852B2 (en) * 1999-07-14 2002-09-24 Seh America, Inc. High efficiency silicon wafer optimized for advanced semiconductor devices
US6431959B1 (en) * 1999-12-20 2002-08-13 Lam Research Corporation System and method of defect optimization for chemical mechanical planarization of polysilicon
US6376395B2 (en) * 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
JP3865602B2 (ja) * 2001-06-18 2007-01-10 大日本スクリーン製造株式会社 基板洗浄装置
JP2003182615A (ja) 2001-12-18 2003-07-03 Nok Corp シール部材
US7163018B2 (en) * 2002-12-16 2007-01-16 Applied Materials, Inc. Single wafer cleaning method to reduce particle defects on a wafer surface
KR100678468B1 (ko) * 2005-01-14 2007-02-02 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786220A (ja) * 1993-09-16 1995-03-31 Hitachi Ltd 半導体ウエハの洗浄方法
JPH09190979A (ja) * 1996-01-10 1997-07-22 Nec Corp 選択シリコンエピタキシャル成長方法及び成長装置
JP2000031071A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP2000091240A (ja) * 1998-09-14 2000-03-31 Matsushita Electric Ind Co Ltd 結晶成長装置および半導体素子の製造方法
WO2002097864A2 (en) * 2001-05-30 2002-12-05 Asm America, Inc Low temperature load and bake

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8377830B2 (en) * 2006-02-23 2013-02-19 Renesas Electronics Corporation Method of manufacturing a semiconductor device and wet processing apparatus
JP2007273911A (ja) * 2006-03-31 2007-10-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
JP2010269974A (ja) * 2009-05-21 2010-12-02 Sumco Corp シリコンウェーハの加工方法
JP2013123004A (ja) * 2011-12-12 2013-06-20 Sumco Corp シリコンエピタキシャルウェーハの製造方法
JP2018164006A (ja) * 2017-03-27 2018-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP2019021746A (ja) * 2017-07-14 2019-02-07 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2020194899A (ja) * 2019-05-29 2020-12-03 信越半導体株式会社 半導体シリコンウェーハの製造方法
JP7111062B2 (ja) 2019-05-29 2022-08-02 信越半導体株式会社 半導体シリコンウェーハの製造方法
WO2022091609A1 (ja) 2020-10-28 2022-05-05 信越半導体株式会社 エピタキシャルウェーハの洗浄方法
KR20230096991A (ko) 2020-10-28 2023-06-30 신에쯔 한도타이 가부시키가이샤 에피택셜 웨이퍼의 세정방법

Also Published As

Publication number Publication date
JPWO2005057640A1 (ja) 2007-12-13
US7648576B2 (en) 2010-01-19
KR100753740B1 (ko) 2007-08-31
US20070093072A1 (en) 2007-04-26
KR20060100462A (ko) 2006-09-20
JP4240403B2 (ja) 2009-03-18

Similar Documents

Publication Publication Date Title
WO2005057640A1 (ja) エピタキシャルウェーハおよびその製造方法
US7432186B2 (en) Method of surface treating substrates and method of manufacturing III-V compound semiconductors
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
JP4723446B2 (ja) エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
US20030186028A1 (en) Epitaxially coated semiconductor wafer and process for producing it
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
JP4164816B2 (ja) エピタキシャルウェーハの製造方法
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
JPH06188163A (ja) 半導体装置作製用ＳｉＣ単結晶基板とその製造方法
JP4857738B2 (ja) 半導体ウエーハの洗浄方法および製造方法
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
JP4158610B2 (ja) 半導体基板の製造方法
JP4182818B2 (ja) 半導体基板の製造方法
JP2006269960A (ja) 半導体基板の洗浄方法、および半導体基板の製造方法
JPH1116844A (ja) エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JP2012114138A (ja) シリコンウェーハのエピタキシャル成長方法
WO2007049435A1 (ja) 半導体ウエーハの製造方法及び半導体ウエーハの洗浄方法
JP4140456B2 (ja) 半導体基板の製造方法
JPH11283924A (ja) 半導体ウエハ製造方法
JP3595681B2 (ja) エピタキシャルウェーハの製造方法
KR102109893B1 (ko) 접합 웨이퍼의 제조방법
US20230411143A1 (en) Epitaxial wafer cleaning method
JP2007095774A (ja) 遷移金属不純物の洗浄除去方法
JP2015126003A (ja) 化合物半導体ウェハの製造方法
KR20110073781A (ko) 웨이퍼의 세정 방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005516206

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007093072

Country of ref document: US

Ref document number: 10596280

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020067011316

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067011316

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10596280

Country of ref document: US