WO2005055301A1 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
WO2005055301A1
WO2005055301A1 PCT/JP2004/016001 JP2004016001W WO2005055301A1 WO 2005055301 A1 WO2005055301 A1 WO 2005055301A1 JP 2004016001 W JP2004016001 W JP 2004016001W WO 2005055301 A1 WO2005055301 A1 WO 2005055301A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
etching
acid
polishing
etching solution
Prior art date
Application number
PCT/JP2004/016001
Other languages
English (en)
French (fr)
Inventor
Sakae Koyata
Kazushige Takaishi
Original Assignee
Sumitomo Mitsubishi Silicon Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corporation filed Critical Sumitomo Mitsubishi Silicon Corporation
Priority to DE602004024579T priority Critical patent/DE602004024579D1/de
Priority to EP04793109A priority patent/EP1699074B1/en
Priority to US10/562,236 priority patent/US7645702B2/en
Publication of WO2005055301A1 publication Critical patent/WO2005055301A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching

Definitions

  • the present invention is a single-sided mirror surface wafer in which both sides of the wafer have high-precision flatness and small surface roughness, and the front and back surfaces of the wafer can be visually identified, and are held on a stepper chuck or the like.
  • the present invention relates to a method for manufacturing a silicon wafer excellent in flatness when the method is performed. Background art
  • wafers obtained by cutting and slicing from a pulled silicon single crystal ingot are chamfered, mechanically polished (lapping), etched, and mirror-polished (polishing).
  • the process power for cleaning is also configured, and it is produced as a wafer with high precision flatness.
  • Silicon wafers that have undergone mechanical cutting processes such as block cutting, outer diameter grinding, slicing, and wrapping have a damaged layer, that is, a damaged layer on the surface.
  • the work-affected layer must be completely removed because it induces crystal defects such as slip dislocations in the device manufacturing process, lowers the mechanical strength of the wafer, and adversely affects the electrical characteristics.
  • the etching treatment includes acid etching using an acid etching solution and alkali etching using an alkali etching solution.
  • a semiconductor wafer obtained by slicing a single crystal ingot 1 is subjected to at least chamfering 2, lapping 3, etching 4, 5, mirror polishing 6,
  • an acid etching 5 is performed after an alkali etching 4 in the etching step.
  • a wafer adding method in which the etching allowance of the ring 4 is made larger than the etching allowance of the acid etching 5, and a wafer processed by this method (for example, see Patent Document 1).
  • the flatness after lapping can be maintained, the undulation of the wafer surface after etching is reduced, and the occurrence of local deep pits and the surface roughness are reduced.
  • Patent Document 1 JP-A-11-233485
  • the wafer While the wafer is subjected to mirror polishing 6 on the surface of the wafer (hereinafter referred to as PW; Polished Wafer) disclosed in Patent Document 1 described above, the wafer has a good quality as desired by the device manufacturer. There was a problem that it was not possible to obtain a wafer having a good flatness and a small back surface roughness of the PW.
  • a device maker when fabricating a device in a lithography process, has a wafer flatness (hereinafter referred to as a wafer flatness) in a state in which the wafer is held in a stepper (exposure apparatus). , The flatness at the time of chucking).
  • the wafer is sucked to the stepper chuck in order to hold the wafer.
  • the position of the wafer chucked by the stepper chuck, the holding structure, the shape thereof, and the like affect the flatness at the time of chucking. Te ru.
  • the roughness of the e-wafer surface before mirror polishing of the e-ha surface and the roughness of the back surface of the e-ha have an influence on the flatness at the time of chucking.
  • FIGS. 8 (a) and 8 (b) when the work-affected layer is removed from the wafer 7 having the work-affected layer by an etching process, compared with the central part of the wafer, If the thickness of the edge becomes thinner, in the subsequent double-sided simultaneous polishing step, as shown in Fig. 8 (c), the processing pressure of the upper surface plate of the double-sided polishing machine changes the shape of the wafer surface to the shape of the wafer backside. Warpage was formed on the wafer after double-side polishing because it was polished to follow It will be sea eel. As shown in FIG.
  • the edge portion of the wafer 7 has a smaller edge than the center of the wafer.
  • the shape of the wafer surface follows the shape of the wafer back surface by the processing pressure of the upper platen of the double-side polishing machine. Since the wafer is polished, the wafer after the double-side polishing has a warp. As shown in FIG.
  • An object of the present invention is to provide a method for manufacturing a silicon wafer having excellent wafer flatness in a state.
  • the invention stores an acid etching solution and an alkali etching solution in a plurality of etching tanks, respectively, and passes the silicon wafer having the work-affected layer through the lapping step to the acid etching solution.
  • the silicon wafer manufacturing method includes an etching step 14 of sequentially immersing the wafer in an alkaline etching solution to remove the damaged layer, and a simultaneous double-side polishing step 16 of simultaneously polishing the front and back surfaces of the wafer after the etching step. It is an improvement.
  • the characteristic configuration is that a 40-60% by weight aqueous sodium hydroxide solution is used as the alkaline etching solution in the etching step 14, and the polishing allowance A on the wafer surface is 5-10 m in the simultaneous double-side polishing step 16.
  • the polishing margin B on the back side is 2-6 m, and the difference (A-B) between the polishing margin A and the polishing margin B is 3-4 m.
  • the roughness and texture size of the material before polishing can be controlled and the outer peripheral shape can be controlled by the etching step 14 using the sodium hydroxide aqueous solution.
  • the wafer surfaces can be made flat with high precision and the roughness of the back surface can be reduced.
  • a single-sided mirror-surface wafer can be obtained in which the front and back surfaces of the wafer can be visually identified.
  • a wafer having excellent wafer flatness when held on a stepper chuck or the like can be obtained.
  • the invention according to claim 2 is the invention according to claim 1, and is a manufacturing method in which the etching step 14 is performed by alkali etching after acid etching.
  • the surface of the wafer etched in this order has a small shape, a small number of facets, and the occurrence of pits is suppressed.
  • the invention according to claim 3 is the invention according to claim 1 or 2, wherein the number of acid etching tanks is 113 and the number of alkali etching tanks is 113. is there.
  • the invention according to claim 4 is the invention according to any one of claims 1 to 3, wherein the acid etching solution includes hydrofluoric acid, nitric acid, acetic acid, and water, respectively.
  • the flatness after lapping can be maintained and the surface roughness can be reduced.
  • the invention according to claim 5 is the invention according to claim 4, wherein the mixing ratio of hydrofluoric acid, nitric acid, acetic acid and water is expressed by weight when the resistance value of the silicon wafer is less than 1 ⁇ 'cm.
  • Hydrofluoric acid: Nitric acid: acetic acid: water 1: 1-5: 3-8: 3-7.
  • the invention according to claim 6 is the invention according to claim 4, wherein the mixing ratio of hydrofluoric acid, nitric acid, acetic acid and water is hydrofluoric acid by weight ratio when the resistance value of the silicon wafer is 1 ⁇ 'cm or more.
  • Nitric acid: acetic acid: water 1: 5-9: 1-6: 1-5
  • an acid etching solution and an alkali etching solution are respectively stored in a plurality of etching tanks, and a silicon wafer having a work-affected layer is subjected to an acid etching solution through a lapping step. And an alkaline etchant to remove the damaged layer by etching.
  • the double-side simultaneous polishing step is performed by using a 40-60% by weight aqueous sodium hydroxide solution as the alkaline etching solution in the etching step.
  • the polishing allowance A on the front side of the wafer is 510 m
  • the polishing allowance B on the back side is 2-6 m
  • the difference (A-B) between the polishing allowance A and the polishing allowance B is 3-4 ⁇ m. It is characterized by the following.
  • aqueous solution of sodium hydroxide as the alkaline etching solution, it is possible to control the roughness and the texture size of the material before polishing and to control the outer peripheral shape. This makes it possible to make the wafer surfaces both flat with high precision and to reduce the back surface roughness.
  • a single-sided mirror-surface wafer whose front and back surfaces of the wafer can be visually identified can be obtained. Furthermore, a wafer having excellent flatness of the wafer held in a stepper chuck or the like can be obtained.
  • the grown silicon single crystal ingot is cut into a block shape by cutting the end and the end, and the outer diameter of the ingot is ground to make the diameter of the ingot uniform to form a block.
  • An orientation flat or orientation notch is applied to this block to indicate a specific crystal orientation.
  • the block body is sliced at a predetermined angle with respect to the rod axis direction (step 11).
  • the ewa sliced in step 11 is chamfered around the eha in order to prevent chipping around the eha or chipping (step 12).
  • the crown phenomenon which occurs when abnormal growth occurs in the peripheral portion and grows up in an annular shape, for example, when epitaxial growth is performed on the surface of the unchamfered silicon wafer.
  • the uneven layer on the wafer surface generated in the steps such as slicing is mechanically polished (wrapped) to increase the flatness of the wafer surface and the parallelism of the wafer (step 13).
  • the wafer subjected to the lapping step 13 is washed in the washing step and sent to the next step.
  • etching step 14 of the present invention an acid etching solution and an alkali etching solution are respectively stored in a plurality of etching tanks, and silicon wafers are sequentially immersed in the acid etching solution and the alkali etching solution.
  • alkali etching 14b is performed after acid etching 14a.
  • the surface of the wafer etched in this order has a large shape, a small number of facets, is deep, and generation of pits is suppressed.
  • the acid etching solution used for the acid etching 14a contains hydrofluoric acid, nitric acid, acetic acid and water, respectively. By using such an acid etching solution, the flatness after lapping can be maintained and the surface roughness can be reduced.
  • the resistance value of silicon wafer is low resistance of less than 1 ⁇ cm
  • the reason why the acid etching solution is specified in the above mixing ratio is that the etching rate varies depending on the resistance value of the wafer. (4) As the resistance value of the wafer becomes lower, the etching rate by the acid etching liquid tends to increase.
  • the ratio of acetic acid and water is increased by tl, and the etching rate by the acid etching solution is controlled to an appropriate rate.
  • the preferred mixing ratio of the acid etching solution is hydrofluoric acid: nitric acid: acetic acid: water in a weight ratio of 1: 6—8: 4—6: 2. — Four.
  • the alkali etching solution used for the alkali etching 14b is a 40-60% by weight aqueous sodium hydroxide solution. By using this alkali etching liquid, it is possible to control the roughness and the texture of the material before polishing and one size control and the outer peripheral shape control.
  • Sodium hydroxide aqueous solution The concentration of the liquid is preferably 50-55% by weight, particularly preferably 51% by weight.
  • the number of acid etching tanks is 113 and the number of alkali etching tanks is 113.
  • the total allowance for the acid etching 14a in the etching step 14 is 5-10 m in total including the front and back surfaces of the silicon wafer, and the total allowance for the alkali etching 14b is the total in the front and back surfaces of the silicon wafer. To 10-15 ⁇ m.
  • the total allowance for acid etching 14a is 5-7 ⁇ m force.
  • the total allowance for alkali etching 14b is preferably 13-15 ⁇ m.
  • the total allowance in the acid etching 14a is less than 5 m, the depth of the pits formed in the subsequent alkali etching 14b will not be reduced, so the polishing allowance will increase and the flatness will deteriorate. If it exceeds 10 m, swelling (nanotopography) will occur, causing problems during device fabrication. If the total allowance for the alkaline etching 14b is less than 13m, the allowance for the acid etching 14a will increase, causing undulation problems.If exceeding 15m, the pit depth will increase. Occurs.
  • a rinsing step needs to be performed between each etching step.
  • a cleaning step of rinsing with pure water is provided between the acid etching step 14a and the alkali etching 14b.
  • the acid and alkali adhering to the wafer are washed away, so that in the subsequent process, chemicals can be prevented from being brought in from the previous etching tank, and the chemical composition can be reduced. Fluctuations can be minimized. Specifically, as shown in FIG.
  • the wafer 21 is immersed in the etching tank 24 in which the acid etching solution 23 is stored for a certain period of time, then the wafer 21 is pulled up from the etching tank 24, and then pure water 26 is discharged. Immerse the eaves 21 in the stored water tank 27 to wash off the acid adhering to the eaves. Next, after immersing the wafer 21 in the etching bath 29 containing the alkaline etching solution 28 for a certain period of time, the wafer 21 is pulled up from the etching bath 29, and then the wafer 21 is immersed in the water bath 32 containing the pure water 31. Then wash off the acid on the wafer.
  • the chemicals attached to the surface of the wafer in the cleaning step are washed away and sent to the next step.
  • FIGS. 2 (a) and 2 (b) by performing the etching step 14 of the present invention on the wafer 21 having the work-affected layer, it is possible to control the roughness and texture size of the wafer before polishing. And the shape of the outer periphery of the wafer can be controlled. Wear. By controlling the shape of the outer periphery of the wafer, it is possible to control the flatness of the wafer in a state where the wafer is chucked by a stepper in the outer periphery of the wafer in a subsequent device process.
  • step 16 double-sided simultaneous polishing for simultaneously polishing the front and back surfaces of the wafer after the etching step 14 is performed.
  • FIG. 4 shows a general double-sided simultaneous polishing apparatus 40 partially broken away.
  • the double-sided simultaneous polishing apparatus 40 has a lower stool 42 disposed at the upper part in a lower housing 41 and an upper stool 44 suspended by an arm 43.
  • the lower stool 42 is a disc-shaped body that carries a carrier (not shown) and rotates. By holding the wafer to be simultaneously polished on both sides by a carrier (not shown), the lower platen 42 is rotated so that the lower surface of the wafer is polished on both sides simultaneously.
  • the lower stool 42 is rotatably attached to the outside of a drive shaft 48a having a sun gear 48 on the upper side via a pair of upper and lower bearings 49.
  • An external gear 51 is rotatably attached to the outside of the lower stool 42 via a pair of upper and lower bearings 52.
  • the lower platen 42 and the internal gear 51 are connected to a motor (not shown) via gears 42a and 51a provided below the lower platen 42 and the internal gear 51, respectively.
  • a dry nut 48b for rotationally driving the upper platen 44.
  • the dry nut 48b coaxially penetrates the hollow inside of the drive shaft 48a. It is connected to the upper end of an inner drive shaft (not shown) that extends and is rotatably supported.
  • the inner drive shaft and the drive shaft 48a are operatively connected by a planetary gear mechanism (not shown) or the like, and the driver 48b is driven by the sun gear 48 via a planetary gear mechanism or the like as the drive shaft 48a rotates. It rotates in the opposite direction.
  • the upper platen 44 has a central hole 44a formed in a central portion thereof through which a driver 48b can pass.
  • the upper platen 44 rotates while pressing the wafer held by a carrier (not shown) with an upward force to rotate the wafer. It is a disk-shaped body whose upper surface is wrapped.
  • the upper surface plate 44 is supported by the upper surface plate suspension 53.
  • a bearing 54 is fixed to the upper surface of the upper surface plate suspension 53 supporting the upper surface plate 44, and the rod 56 a of the cylinder 56 is inserted into the bearing 54. Then, it is supported by an arm 43 of a pole 57 erected on a cylinder 56 force housing 41. This As described above, the upper platen 44 is rotatably supported by the rod 56a of the cylinder 56 via the upper platen suspension 53 and the bearing 54.
  • a carrier 58 having external teeth 58a formed around it and a processing hole 58b into which a hole is inserted is formed.
  • the external teeth 58a are mounted between the platen 42 and the upper platen 44, and the external teeth 58a are respectively engaged with the internal gear 51 and the sun gear 48 of the double-sided simultaneous polishing device 40, and are sandwiched between the lower platen 42 and the upper platen 44. It is provided to revolve while rotating.
  • the polishing allowance A was set to 5-10 ⁇ m because if the allowance A was less than 5 ⁇ m, the surface obtained after the completion of the manufacturing process would not be perfectly mirror-finished, and ⁇ If the polishing allowance A exceeds 10 m, sagging will occur on the outer periphery of the wafer and the flatness will be deteriorated.
  • the reason why the polishing allowance B is specified to be 2 to 6 m is that if the polishing allowance B is less than 2 m, the reduction of the back surface roughness is not sufficient and the flatness on the tape chuck is deteriorated.
  • the grinding allowance B is less than the above value, the reduction in roughness is insufficient. If the grinding allowance B exceeds 6 m, the back surface becomes mirror-finished, making it difficult to distinguish between the front and back surfaces. It is. Also, if the polishing allowance B is large, the flatness tends to deteriorate.
  • the polishing allowance A on the front surface of the wafer 21 is 7-8 ⁇ m
  • the polishing allowance B on the back surface is 3-4 ⁇ m
  • the difference (A ⁇ B) between the polishing allowance A and the polishing allowance B is 4 m. Control. By performing the above control, it is possible to manufacture a single-sided mirror surface in which the front and back surfaces can be distinguished, and it is possible to optimize the back surface roughness.
  • the flow rate of the abrasive supplied to the wafer is set to 120 LZ, preferably 2 LZ, and the load of the upper platen 44 is set to 50 LZ.
  • the surface of the wafer is polished by the processing pressure of the upper platen of the double-side polishing apparatus so as to follow the shape of the wafer back.
  • the etching process 14 of the present invention reduces the roughness and texture size of the wafer before polishing. Since the control and the shape of the outer periphery of the wafer are controlled, no warpage is formed on the wafer 21 after the simultaneous double-side polishing step 16 as shown in FIG. 2 (c).
  • the etched wafer 21 By subjecting the etched wafer 21 to the double-sided simultaneous polishing step 16 of the present invention, the roughness of the wafer backside can be reduced, and the frontside and backside of the wafer can be visually identified as a single-sided mirror surface wafer. it can.
  • the method for producing a silicon wafer according to the present invention is a single-sided mirror-faced wafer in which both sides of the wafer have high-precision flatness and small surface roughness, and the front and back surfaces of the wafer can be visually identified. It is possible to provide a silicon wafer excellent in wafer flatness while being held by a stepper chuck or the like.
  • FIG. 1 is a process chart showing a method for producing a silicon wafer of the present invention.
  • FIG. 2 is a cross-sectional view of the silicon wafer when it is held by a stepper chuck through the method of manufacturing a silicon wafer according to the present invention.
  • FIG. 3 is a view showing a specific example of the etching step of the present invention.
  • FIG. 4 is a front view showing a configuration of a double-sided simultaneous polishing apparatus.
  • FIG. 5 is a plan view showing a state in which a carrier having a wafer disposed in a processing hole is disposed on a lower surface plate.
  • FIG. 6 is a longitudinal sectional view showing a state where a carrier is sandwiched between a lower surface plate and an upper surface plate.
  • FIG. 7 is a process chart showing a conventional method for manufacturing a silicon wafer.
  • FIG. 8 is a cross-sectional view of the wafer when the wafer whose edge part is thinner than the center part by etching is held on a stepper chuck.
  • FIG. 9 is a wafer cross-sectional view when a wafer having an edge portion thicker than a central portion by etching is held on a stepper chuck.

Abstract

　本発明のシリコンウェーハの製造方法は、複数のエッチング槽に酸エッチング液とアルカリエッチング液をそれぞれ貯え、ラッピング工程を経て加工変質層を有するシリコンウェーハを酸エッチング液とアルカリエッチング液とに順次浸漬して加工変質層を除去するエッチング工程（１４）と、エッチング工程の後に、ウェーハの表裏面を同時に研磨する両面同時研磨工程（１６）とを含み、エッチング工程のアルカリエッチング液に４０～６０重量％水酸化ナトリウム水溶液を用い、両面同時研磨工程でウェーハの表面における研磨代Ａを５～１０μｍとし、裏面における研磨代Ｂを２～６μｍとし、研磨代Ａと研磨代Ｂとの差（Ａ−Ｂ）を３～４μｍとすることを特徴とする。本発明の製造方法は、ウェーハ両面が高精度の平坦度及び小さい表面粗さを有しかつウェーハの表裏面を目視により識別可能な片面鏡面ウェーハであって、ステッパチャック等に保持した状態におけるウェーハ平坦度に優れたシリコンウェーハを提供する。

Description

明 細 書
シリコンゥエーハの製造方法
技術分野
[0001] 本発明は、ゥ ーハ両面が高精度の平坦度及び小さい表面粗さを有しかつゥエー ハの表裏面を目視により識別可能な片面鏡面ゥエーハであって、ステツパチャック等 に保持した際の平坦度に優れたシリコンゥエーハの製造方法に関するものである。 背景技術
[0002] 一般に半導体シリコンゥエーハの製造工程は、引上げたシリコン単結晶インゴットか ら切出し、スライスして得られたゥ ーハを、面取り、機械研磨 (ラッピング）、エツチン グ、鏡面研磨 (ポリツシング)及び洗浄する工程力も構成され、高精度の平坦度を有 するゥエーハとして生産される。
ブロック切断、外径研削、スライシング、ラッピング等の機械カ卩ェプロセスを経たシリ コンゥエーハは表面にダメージ層即ち加工変質層を有している。加工変質層はデバ イス製造プロセスにおいてスリップ転位等の結晶欠陥を誘発したり、ゥエーハの機械 的強度を低下させ、また電気的特性に悪影響を及ぼすので完全に除去しなければ ならない。
[0003] この加工変質層を取除くため、エッチング処理が行われる。エッチング処理には、 酸エッチング液を用いる酸エッチングと、アルカリエッチング液を用いるアルカリエツ チングとがある。
しかし、酸エッチングを行うことにより、ラッピングで得られた平坦度が損なわれ、ェ ツチング表面に mmオーダーのうねりやピールと呼ばれる凹凸が発生する。また、ァ ルカリエッチングを行うことにより、局所的な深さが数； z mで、大きさが数一数十/ z m 程度のピット（以下、これをファセットという。）が発生する等の問題点があった。
[0004] 上記問題点を解決する方法として、図 7に示すように、単結晶インゴットをスライス 1 して得た半導体ゥエーハを、少なくとも面取り 2、ラッピング 3、エッチング 4, 5、鏡面研 磨 6及び洗浄する工程力 なる半導体ゥヱーハの加工方法において、エッチングェ 程をアルカリエッチング 4の後、酸エッチング 5を行うものとし、その際、アルカリエッチ ング 4のエッチング代を、酸エッチング 5のエッチング代よりも大きくするゥエーハの加 ェ方法及びこの方法により加工されたゥヱーハが提案されている（例えば、特許文献 1参照。）。
上記特許文献 1に示される方法により、ラッピング後の平坦度を維持することができ 、エッチング後のゥエーハ表面のうねりを減少させ、局所的な深いピットの発生や表 面粗さの悪ィ匕を抑えるとともに、パーティクルゃスティン等の汚染が発生しにくいエツ チング表面を持つ化学エッチングゥエーハを作製することが可能となる。このようなゥ エーハは鏡面研磨での取り代を減少でき、その平坦度も向上する。
特許文献 1：特開平 11—233485号公報
発明の開示
発明が解決しょうとする課題
[0005] し力しながら、上記特許文献 1に示されたゥエーハの表面に鏡面研磨 6を施したゥェ ーハ（以下、 PW; Polished Waferという。）では、デバイスメーカーの所望するような良 好な平坦度を有し、かつ PWの裏面粗さが小さいゥエーハを得られることができない 問題があった。
[0006] 一方、デバイスメーカーではデバイスの高集積ィ匕に伴 、、リソグラフィー工程でデバ イスを作り込む際に、ステツパ (露光装置）内にゥエーハを保持した状態におけるゥェ ーハ平坦度（以下、チャック時の平坦度という。）を考慮する必要性が増している。ス テツパ内ではゥエーハを保持するためにステツパチャックにゥエーハを吸着させてい るため、このステツパチャックのゥエーハ吸着位置や保持構造、その形状などがチヤッ ク時の平坦度に対して影響を与えて 、る。またゥエーハではゥエーハ表面を鏡面研 磨する前のゥエーハ外周形状ゃゥエーハの裏面粗さがチャック時の平坦度に影響を 与えている。
[0007] 例えば、図 8 (a)及び図 8 (b)に示すように、加工変質層を有するゥ ーハ 7からこの 加工変質層をエッチング工程により除去する際に、ゥエーハ中央部に比べてエッジ 部の厚さが薄くなつてしまう場合、続く両面同時研磨工程では図 8 (c)に示すように、 両面研磨装置の上定盤の加工圧によってゥエーハ表面の形状がゥエーハ裏面の形 状に倣うように研磨されてしまうため、両面研磨後のゥエーハには反りが形成されたよ うになつてしまう。図 8 (d)に示すように、このゥエーハ 7をステツパチャック 8に保持す ると、エッジ部近傍では平坦を維持することができずにゥエーハ中央部に比べて反り あがった状態となる。このようにゥエーハ中心部とエッジ部とで平坦度が異なると、エツ ジ部及びその近傍はデバイス作製領域として利用することができないため、歩留まり が低下してしまう不具合があった。
また図 9 (a)及び図 9 (b)に示すように、加工変質層を有するゥ ーハ 7からこの加 ェ変質層をエッチング工程により除去する際に、ゥエーハ中央部に比べてエッジ部 の厚さが厚くなつてしまう場合、続く両面同時研磨工程では図 9 (c)に示すように、両 面研磨装置の上定盤の加工圧によってゥヱーハ表面の形状がゥヱーハ裏面の形状 に倣うように研磨されてしまうため、両面研磨後のゥエーハには反りが形成されたよう になってしまう。図 9 (d)に示すように、このゥエーハ 7をステツパチャック 8に保持する と、エッジ部近傍では平坦を維持することができず、ゥエーハ中央部とエッジ部とで平 坦度が異なってしま ヽ、エッジ部及びその近傍はデバイス作製領域として利用するこ とができな 、不具合が生じて 、た。
[0008] 本発明の目的は、ゥエーハ両面が高精度の平坦度及び小さい表面粗さを有しかつ ゥエーハの表裏面を目視により識別可能な片面鏡面ゥエーハであって、ステツパチヤ ック等に保持した状態におけるゥエーハ平坦度に優れたシリコンゥエーハの製造方法 を提供することにある。
課題を解決するための手段
[0009] 請求項 1に係る発明は、図 1に示すように、複数のエッチング槽に酸エッチング液と アルカリエッチング液をそれぞれ貯え、ラッピング工程を経て加工変質層を有するシ リコンゥエーハを酸エッチング液とアルカリエッチング液とに順次浸漬してカ卩ェ変質層 を除去するエッチング工程 14と、エッチング工程の後に、ゥエーハの表裏面を同時に 研磨する両面同時研磨工程 16とを含むシリコンゥエーハの製造方法の改良である。
[0010] その特徴ある構成は、エッチング工程 14のアルカリエッチング液に 40— 60重量％ 水酸化ナトリウム水溶液を用い、両面同時研磨工程 16でゥ ーハの表面における研 磨代 Aを 5— 10 mとし、裏面における研磨代 Bを 2— 6 mとし、研磨代 Aと研磨代 Bとの差 (A— B)を 3— 4 mとするところにある。 請求項 1に係る製造方法では、水酸ィ匕ナトリウム水溶液を用いたエッチング工程 14 により、研磨前材料の粗さとテクスチャーサイズの制御及び外周形状コントロールを 行うことができ、両面同時研磨工程 16で表裏面における取り代をそれぞれ規定する ことにより、ゥヱーハ両面を高精度の平坦度にすることができ、かつ裏面粗さを低減 することができる。またゥエーハの表裏面を目視により識別可能な片面鏡面ゥエーハ を得ることができる。更に、ステツパチャック等に保持した状態におけるゥエーハ平坦 度に優れたゥエーハが得られる。
[0011] 請求項 2に係る発明は、請求項 1に係る発明であって、エッチング工程 14が酸エツ チングの後にアルカリエッチングが行われる製造方法である。
請求項 2に係る製造方法では、この順にそれぞれエッチングされたゥヱーハの表面 は、形状の大き 、ファセットが少なくかつ深 、ピットの発生も抑制される。
[0012] 請求項 3に係る発明は、請求項 1又は 2に係る発明であって、酸エッチング槽の数 を 1一 3槽とし、アルカリエッチング槽の数を 1一 3槽とする製造方法である。
請求項 4に係る発明は、請求項 1ないし 3いずれか 1項に係る発明であって、酸エツ チング液がフッ酸、硝酸、酢酸及び水をそれぞれ含む製造方法である。
請求項 4に係る製造方法では、上記酸エッチング液を用いることにより、ラッピング 後の平坦度を維持するとともに、表面粗さを低減することができる。
[0013] 請求項 5に係る発明は、請求項 4に係る発明であって、シリコンゥヱーハの抵抗値が 1 Ω 'cm未満であるとき、フッ酸、硝酸、酢酸及び水の混合割合が重量比でフッ酸： 硝酸:酢酸:水 = 1 : 1一 5 : 3— 8 : 3— 7である製造方法である。
請求項 6に係る発明は、請求項 4に係る発明であって、シリコンゥヱーハの抵抗値が 1 Ω 'cm以上であるとき、フッ酸、硝酸、酢酸及び水の混合割合が重量比でフッ酸： 硝酸:酢酸:水 = 1 : 5— 9 : 1一 6 : 1— 5である製造方法である。
発明の効果
[0014] 以上述べたように、本発明のシリコンゥヱーハの製造方法は、複数のエッチング槽 に酸エッチング液とアルカリエッチング液をそれぞれ貯え、ラッピング工程を経て加工 変質層を有するシリコンゥエーハを酸エッチング液とアルカリエッチング液とに順次浸 漬してカ卩ェ変質層を除去するエッチング工程と、エッチング工程の後に、ゥエーハの 表裏面を同時に研磨する両面同時研磨工程とを含むシリコンゥ ーハの製造方法の 改良であり、エッチング工程 14のアルカリエッチング液に 40— 60重量％水酸化ナト リゥム水溶液を用い、両面同時研磨工程 16でゥヱーハの表面における研磨代 Aを 5 一 10 mとし、裏面における研磨代 Bを 2— 6 mとし、研磨代 Aと研磨代 Bとの差 (A -B)を 3— 4 μ mとすることを特徴とする。
アルカリエッチング液に水酸ィ匕ナトリウム水溶液を用いることにより、研磨前材料の 粗さとテクスチャーサイズの制御及び外周形状コントロールを行うことができ、両面同 時研磨工程で表裏面における取り代をそれぞれ規定することにより、ゥヱーハ両面を 高精度の平坦度にすることができ、かつ裏面粗さを低減することができる。またゥエー ハの表裏面を目視により識別可能な片面鏡面ゥエーハを得ることができる。更に、ス テツパチャック等に保持した状態におけるゥエーハ平坦度に優れたゥエーハが得られ る。
発明を実施するための最良の形態
[0015] 次に本発明を実施するための最良の形態を図面に基づいて説明する。
先ず、育成されたシリコン単結晶インゴットは、先端部及び終端部を切断してブロッ ク状とし、インゴットの直径を均一にするためにインゴットの外径を研削してブロック体 とする。特定の結晶方位を示すために、このブロック体にオリエンテーションフラットや オリエンテーションノッチを施す。このプロセスの後、図 1に示すように、ブロック体は 棒軸方向に対して所定角度をもってスライスされる（工程 11)。工程 11でスライスされ たゥエーハは、ゥエーハの周辺部の欠けやチップを防止するためにゥエーハ周辺に 面取り加工する（工程 12)。この面取りを施すことにより、例えば面取りされていないシ リコンゥヱーハ表面上にェピタキシャル成長するときに周辺部に異常成長が起こり環 状に盛り上がるクラウン現象を抑制することができる。続いて、スライス等の工程で生 じたゥエーハ表面の凹凸層を機械研磨 (ラッピング)してゥエーハ表面の平坦度とゥェ ーハの平行度を高める（工程 13)。ラッピング工程 13を施したゥエーハは洗浄工程で 洗浄されて次工程へと送られる。
[0016] 次いで、面取り工程 12やラッピング工程 13により導入された機械的なゥヱーハ表面 の加工変質層をエッチングによって完全に除去する（工程 14)。 本発明のエッチング工程 14では、複数のエッチング槽に酸エッチング液とアルカリ エッチング液をそれぞれ貯え、シリコンゥエーハを酸エッチング液とアルカリエツチン グ液とに順次浸漬する。本発明ではエッチング工程 14は酸エッチング 14aの後にァ ルカリエッチング 14bが行われる。この順にそれぞれエッチングされたゥエーハの表 面は、形状の大き 、ファセットが少なくかつ深 、ピットの発生も抑制される。
酸エッチング 14aに用いられる酸エッチング液はフッ酸、硝酸、酢酸及び水をそれ ぞれ含有する。このような酸エッチング液を用いることにより、ラッピング後の平坦度を 維持するとともに、表面粗さを低減することができる。シリコンゥエーハの抵抗値が 1 Ω •cm未満の低抵抗品であるとき、フッ酸、硝酸、酢酸及び水の混合割合は重量比で フッ酸：硝酸：酢酸：水 = 1 : 1一 5 : 3— 8 : 3— 7となるように調製する。また、シリコンゥ エーハの抵抗値が 1 Ω 'cm以上の通常抵抗品であるとき、フッ酸、硝酸、酢酸及び水 の混合割合は重量比でフッ酸：硝酸：酢酸：水 = 1 : 5— 9 : 1一 6 : 1— 5となるように調 製する。酸エッチング液を上記混合割合に規定したのは、ゥエーハの抵抗値によって エッチング速度が変動するためである。ゥエーハの抵抗値が低抵抗になるほど酸エツ チング液によるエッチング速度が大きくなる傾向がある。具体的には、抵抗値が 1 Ω · cm未満の低抵抗ゥエーハに酸エッチングを施す際に、酸エッチング液を通常抵抗 品に用いる酸エッチング液と同程度の混合割合にすると、エッチング後のゥ ーハ外 周部がたれてしまい平坦度が低下する不具合がある。そのため抵抗値が 1 Ω 'cm未 満の低抵抗ゥエーハに対しては、抵抗値が 1 Ω 'cm以上の通常抵抗ゥエーハに対応 する酸エッチング液の混合割合に比べて、硝酸割合を低下させるとともに、酢酸及び 水の割合を増力 tlさせ、酸エッチング液によるエッチング速度を適度の速度に制御して いる。ゥエーハの抵抗値が 0. 01 Ω · cm以下であるときの酸エッチング液の好ましい 混合割合は重量比でフッ酸:硝酸:酢酸:水 = 1 : 1一 3 : 5— 7 :4— 6である。また、ゥ エーハの抵抗値が 0. 1 Ω 'cm以上であるときの酸エッチング液の好ましい混合割合 は重量比でフッ酸：硝酸：酢酸：水 = 1： 6— 8： 4— 6： 2— 4である。アルカリエッチング 14bに用いられるアルカリエッチング液は 40— 60重量％水酸ィ匕ナトリウム水溶液を 用いる。このアルカリエッチング液を用いることにより、研磨前材料の粗さとテクスチャ 一サイズの制御及び外周形状コントロールを行うことができる。水酸化ナトリウム水溶 液の濃度は好ましくは 50— 55重量％、特に好ましくは 51重量％である。
[0018] このエッチング工程 14では、酸エッチング槽の数を 1一 3槽とし、アルカリエッチング 槽の数を 1一 3槽とすることが好ましい。エッチング工程 14における酸エッチング 14a の合計取り代をシリコンゥエーハの表面と裏面を合わせた合計で 5— 10 mとし、ァ ルカリエッチング 14bの合計取り代をシリコンゥエーハの表面と裏面を合わせた合計 で 10— 15 μ mとする。酸エッチング 14aでの合計取り代は 5— 7 μ m力 アルカリエツ チング 14bでの合計取り代は 13— 15 μ mがそれぞれ好ましい。酸エッチング 14aで の合計取り代が 5 m未満であると、後に続くアルカリエッチング 14bにて形成される ピットの深さが小さくならな 、ために研磨取り代が大きくなつてしま 、平坦度を悪化さ せ易い不具合を生じ、 10 mを越えるとうねり（ナノトポグラフィー）が発生し、デバイ ス作製時に不具合を生じる。アルカリエッチング 14bでの合計取り代が 13 m未満で あると、酸エッチング 14aの取り代が大きくなり、うねりの問題が発生し、 15 mを越え るとピットの深さが大きくなつてしまう不具合を生じる。
[0019] また、各エッチング工程の間にはリンス工程を行う必要がある。例えば酸エッチング 工程 14aとアルカリエッチング 14bとの間には、純水リンスを施す洗浄工程が設けら れる。リンス洗浄工程を間に入れることにより、ゥヱーハに付着した酸やアルカリが洗 い落とされるため次に続く工程において、前工程のエッチング槽からの薬液の持込 みを防ぐことができ、薬液組成の変動を最小限に抑制することができる。具体的には 、図 3に示すように、先ず、酸エッチング液 23が貯えられたエッチング槽 24にゥエー ハ 21を一定時間浸漬した後に、エッチング槽 24からゥエーハ 21を引上げ、次いで純 水 26が貯えられた水槽 27にゥエーハ 21を浸漬してゥエーハに付着した酸を洗い落 とす。次に、アルカリエッチング液 28が貯えられたエッチング槽 29にゥエーハ 21を一 定時間浸漬した後に、エッチング槽 29からゥエーハ 21を引上げ、続いて純水 31が 貯えられた水槽 32にゥエーハ 21を浸漬してゥエーハに付着した酸を洗い落とす。 このようなエッチング工程 14を終えたゥエーハは洗浄工程で表面に付着した薬液 が洗い流されて次工程へと送られる。図 2 (a)及び図 2 (b)に示すように、加工変質層 を有するゥ ーハ 21に本発明のエッチング工程 14を施すことにより、研磨前のゥ ー ハの粗さとテクスチャーサイズの制御及びゥエーハ外周部の形状を制御することがで きる。ゥエーハ外周部の形状を制御することで、後工程のデバイス工程でのゥエーハ 外周部におけるステツパにチャックした状態におけるゥエーハ平坦度を制御すること ができる。
[0020] 次に、図 1に戻って、エッチング工程 14を終えたゥエーハの表裏面を同時に研磨す る両面同時研磨を施す（工程 16)。
図 4に一般的な両面同時研磨装置 40を一部破断して示す。両面同時研磨装置 40 は、下側の筐体 41内の上部に配置された下定盤 42と、アーム 43に吊り下げられた 上定盤 44とを有して ヽる。下定盤 42は図示しな ヽキヤリャを搭載して回転する円盤 状体である。両面同時研磨を行うゥエーハを図示しないキヤリャに保持させることによ り、下定盤 42は回転してそのゥエーハの下面を両面同時研磨するように構成される。 この下定盤 42は、上部にサンギヤ 48を有する駆動軸 48aの外側に、上下一対のベ ァリング 49を介して回転自在に取り付けられる。そして、下定盤 42の外側には、イン ターナルギヤ 51が、上下一対のベアリング 52を介して回転自在に取り付けられてい る。
[0021] 下定盤 42及びインターナルギヤ 51は、それらの下部にそれぞれ設けたギヤ 42a及 び 51aを介して、図示しないモータに接続される。駆動軸 48aの上端には、上定盤 4 4を回転駆動するためのドライノく 48bが回転自在に設けられており、このドライノく 48b は、駆動軸 48aの中空内部を同軸状に貫通して延び、かつ回転自在に支持された 内側駆動軸（図示せず)の上端に連結される。この内側駆動軸と駆動軸 48aとは、遊 星歯車機構（図示せず)等により作動連結されており、ドライバ 48bは、駆動軸 48aの 回転に伴 、、遊星歯車機構等を介してサンギヤ 48と逆方向に回転するようになって いる。
[0022] 上定盤 44は、その中央部分にドライバ 48bが揷通可能な中心孔 44aが形成され、 図示しないキヤリャにより保持されたゥエーハを上力 押圧しながら回転してそのゥェ ーハの上面をラッピングする円盤状体である。この上定盤 44は上定盤吊り 53によつ て支持される。具体的には、上定盤 44を支持した上定盤吊り 53の上面に、ベアリン グ 54が固着され、このベアリング 54に、シリンダ 56のロッド 56aが挿入される。そして 、シリンダ 56力 筐体 41に立てられたポール 57のアーム 43によって支持される。こ のようにして、上定盤 44は上定盤吊り 53及びベアリング 54を介してシリンダ 56のロッ ド 56aに回転自在に支持される。
[0023] 図 5及び図 6に示すように、両面同時研磨装置 40には、周囲に外歯 58aが形成さ れ、内部にゥ ハが嵌挿される加工孔 58bが形成されたキャリア 58が下定盤 42と 上定盤 44との間に取り付けられ、外歯 58aが両面同時研磨装置 40のインターナル ギア 51及びサンギア 48とにそれぞれ嚙合し、下定盤 42と上定盤 44との間に挟まれ て自転しつつ公転するように設けられる。
[0024] そして加工孔 58bの間にゥ ハを嵌挿し、キヤリャ 58のカロ工孔 58bにゥ 21 を保持させた状態でキヤリャ 58を回転させ、上定盤 44と下定盤 42により挟まれたゥ ハ 21の上下両面を両面同時研磨する。このときの両面同時研磨工程 16におけ るゥ ハ 21の表面における研磨代 Aが 5— 10 μ m、裏面における研磨代 Bが 2— 6 μ m、研磨代 Aと研磨代 Bとの差 (A— B)が 3— 4 mとなるように制御しながら行う。 研磨代 Aを 5— 10 μ mに規定したのは、研磨代 Aが 5 μ m未満であると、製造工程を 終えて得られたゥ 表面が完全な鏡面とはならず、ゥ 表面にピットが残つ てしまう可能性が生じるためであり、研磨代 Aが 10 mを越えると、ゥ ハ外周部に ダレが発生し平坦度を劣化させるためである。研磨代 Bを 2— 6 mに規定したのは、 研磨代 Bが 2 m未満であると、裏面粗さの低減が十分ではなく テツパチャック上に おけるゥ ハ平坦度が劣化してしまう、即ち研磨代 Bが上記数値未満の軽度の研 磨では粗さの低減が不十分であり、研磨代 Bが 6 mを越えると、ゥ 裏面が鏡 面化されてしまい、表裏面の識別がつかなくなるためである。また、また研磨代 Bが大 きいと平坦度を劣化させる傾向にある。好ましくはゥ ハ 21の表面における研磨代 Aが 7— 8 μ m、裏面における研磨代 Bが 3— 4 μ m、研磨代 Aと研磨代 Bとの差 (A— B)が 4 mとなるように制御する。上記制御を行うことにより、ゥ 表裏面が識別 可能な片面鏡面ゥ ハを作製することができ、またゥ ハ裏面粗さを最適化する ことができる。
[0025] 表面及び裏面における研磨取り代を上記範囲にそれぞれ制御するために、例えば 、ゥ ハに供給する研磨剤の流量を 1 20LZ分、好ましくは 2LZ分とし、上定盤 44の荷重を 50 500gZcm2、好ましくは 200gZcm2とし、上定盤回転数と下定盤 回転数の比を上定盤：下定盤 = 1： 2— 20、好ましくは 1： 5にする。
[0026] 両面研磨装置の上定盤の加工圧によってゥヱーハ表面の形状はゥヱーハ裏面の 形状に倣うように研磨されてしまうが、本発明のエッチング工程 14によって研磨前の ゥエーハの粗さとテクスチャーサイズの制御及びゥエーハ外周部の形状を制御してい るため、図 2 (c)に示すように、両面同時研磨工程 16後のゥエーハ 21には反りが形成 されな 、。またエッチングを経たゥエーハ 21に本発明の両面同時研磨工程 16を施す ことにより、ゥエーハ裏面粗さを低減することができ、かつゥエーハの表裏面を目視に より識別可能な片面鏡面ゥエーハとすることができる。
[0027] その結果、図 2 (d)に示すように、このゥエーハ 21をステツパチャック 22に保持して もゥエーハ中心部とエッジ部とで平坦度を維持することができるため、エッジ部及びそ の近傍についてもデバイス作製領域として利用することができ、歩留まりが向上する。 産業上の利用可能性
[0028] 本発明のシリコンゥヱーハの製造方法は、ゥヱーハ両面が高精度の平坦度及び小 さい表面粗さを有しかつゥ ーハの表裏面を目視により識別可能な片面鏡面ゥエー ハであって、ステツパチャック等に保持した状態におけるゥエーハ平坦度に優れたシ リコンゥエーハを提供することができる。
図面の簡単な説明
[0029] [図 1]本発明のシリコンゥ ーハの製造方法を示す工程図である。
[図 2]本発明のシリコンゥエーハの製造方法を経たゥエーハをステツパチャックに保持 したときのゥエーハ断面図である。
[図 3]本発明のエッチング工程の具体例を示す図である。
[図 4]両面同時研磨装置の構成を示す正面図である。
[図 5]加工孔にゥエーハを配置したキヤリャが下定盤上に配置された状態を示す平面 図である。
[図 6]キャリアが下定盤と上定盤との間に挟まれた状態を示す縦断面図である。
[図 7]従来のシリコンゥ ーハの製造方法を示す工程図である。
[図 8]エッチングにより中央部に比べてエッジ部の厚さが薄くなつたゥエーハをステツ パチャックに保持したときのゥエーハ断面図である。 [図 9]エッチングにより中央部に比べてエッジ部の厚さが厚くなつたゥヱーハをステツ パチャックに保持したときのゥヱーハ断面図である。
符号の説明
14 エッチング工程
16 両面同時研磨工程

Claims

請求の範囲
[1] 複数のエッチング槽に酸エッチング液とアルカリエッチング液をそれぞれ貯え、ラッ ビング工程を経てカ卩ェ変質層を有するシリコンゥエーハを酸エッチング液とアルカリ エッチング液とに順次浸漬して加工変質層を除去するエッチング工程 (14)と、 前記エッチング工程の後に、前記ゥ ーハの表裏面を同時に研磨する両面同時研 磨工程 (16)と
を含むシリコンゥエーハの製造方法において、
前記エッチング工程 (14)のアルカリエッチング液に 40— 60重量％水酸ィ匕ナトリウム 水溶液を用い、
前記両面同時研磨工程 (16)で前記ゥ ーハの表面における研磨代 Aを 5— 10 m とし、前記裏面における研磨代 Bを 2— 6 mとし、前記研磨代 Aと前記研磨代 Bとの 差 (A— B)を 3— 4 μ mとする
ことを特徴とするシリコンゥエーハの製造方法。
[2] エッチング工程 (14)が酸エッチングの後にアルカリエッチングが行われる請求項 1記 載の製造方法。
[3] 酸エッチング槽の数を 1一 3槽とし、アルカリエッチング槽の数を 1一 3槽とする請求 項 1記載の製造方法。
[4] 酸エッチング液がフッ酸、硝酸、酢酸及び水をそれぞれ含む請求項 1記載の製造 方法。
[5] シリコンゥエーハの抵抗値が 1 Ω 'cm未満であるとき、フッ酸、硝酸、酢酸及び水の 混合割合が重量比でフッ酸:硝酸:酢酸:水 = 1： 1一 5 : 3— 8 : 3— 7である請求項 4 記載の製造方法。
[6] シリコンゥエーハの抵抗値が 1 Ω 'cm以上であるとき、フッ酸、硝酸、酢酸及び水の 混合割合が重量比でフッ酸：硝酸:酢酸:水 = 1 : 5— 9 : 1一 6 : 1— 5である請求項 4 記載の製造方法。
PCT/JP2004/016001 2003-12-01 2004-10-28 シリコンウェーハの製造方法 WO2005055301A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE602004024579T DE602004024579D1 (de) 2003-12-01 2004-10-28 Herstellungsverfahren für einen siliziumwafer
EP04793109A EP1699074B1 (en) 2003-12-01 2004-10-28 Manufacturing method of silicon wafer
US10/562,236 US7645702B2 (en) 2003-12-01 2004-10-28 Manufacturing method of silicon wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-401657 2003-12-01
JP2003401657A JP4273943B2 (ja) 2003-12-01 2003-12-01 シリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2005055301A1 true WO2005055301A1 (ja) 2005-06-16

Family

ID=34649983

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/016001 WO2005055301A1 (ja) 2003-12-01 2004-10-28 シリコンウェーハの製造方法

Country Status (7)

Country Link
US (1) US7645702B2 (ja)
EP (1) EP1699074B1 (ja)
JP (1) JP4273943B2 (ja)
KR (1) KR100703768B1 (ja)
CN (1) CN100435289C (ja)
DE (1) DE602004024579D1 (ja)
WO (1) WO2005055301A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175106A (ja) * 2003-12-10 2005-06-30 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
JP4954694B2 (ja) * 2006-12-25 2012-06-20 昭和電工株式会社 湿式研磨方法および湿式研磨装置
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP2010016078A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
WO2010045566A2 (en) * 2008-10-16 2010-04-22 Enphase Energy, Inc. Method and apparatus for determining an operating voltage for preventing photovoltaic cell reverse breakdown during power conversion
JP5463570B2 (ja) * 2008-10-31 2014-04-09 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ウェハ用両頭研削装置および両頭研削方法
MY154627A (en) * 2009-04-13 2015-07-15 Sumco Corp Method for producing silicon epitaxial wafer
JP6281537B2 (ja) * 2015-08-07 2018-02-21 信越半導体株式会社 半導体ウェーハの製造方法
CN109285762B (zh) * 2018-09-29 2021-05-04 中国电子科技集团公司第四十六研究所 一种氮化镓外延用硅片边缘加工工艺
CN109545663A (zh) * 2018-12-12 2019-03-29 中国电子科技集团公司第四十六研究所 一种高平坦度的硅腐蚀片加工工艺
CN110561200A (zh) * 2019-08-02 2019-12-13 菲特晶(南京)电子有限公司 一种石英晶片加工工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60197367A (ja) * 1984-03-19 1985-10-05 Toshiba Ceramics Co Ltd 鏡面ウエハの製造方法
JPH0745564A (ja) * 1993-08-02 1995-02-14 Mitsubishi Materials Shilicon Corp 高平坦度ウェーハの製造方法
JPH11171693A (ja) * 1997-12-11 1999-06-29 Shin Etsu Handotai Co Ltd シリコンウエーハのエッチング方法およびシリコンウエーハ用エッチング液
JP2001223187A (ja) * 2000-02-10 2001-08-17 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2003100701A (ja) * 2001-09-27 2003-04-04 Sumitomo Mitsubishi Silicon Corp シリコンウェーハのエッチング方法及びこの方法を用いたシリコンウェーハの表裏面差別化方法
JP2003203890A (ja) * 2002-01-07 2003-07-18 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202305B2 (ja) 1992-02-17 2001-08-27 信越半導体株式会社 鏡面ウエーハの製造方法及び検査方法
JP3134719B2 (ja) * 1995-06-23 2001-02-13 信越半導体株式会社 半導体ウェーハ研磨用研磨剤及び研磨方法
JPH10135164A (ja) 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH10135165A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製法
JPH115564A (ja) * 1997-06-17 1999-01-12 Mitsubishi Motors Corp 車両のサイドメンバ構造
JP3441979B2 (ja) 1997-12-09 2003-09-02 信越半導体株式会社 半導体ウエーハの加工方法および半導体ウエーハ
JP3358549B2 (ja) * 1998-07-08 2002-12-24 信越半導体株式会社 半導体ウエーハの製造方法ならびにウエーハチャック
US6227944B1 (en) * 1999-03-25 2001-05-08 Memc Electronics Materials, Inc. Method for processing a semiconductor wafer
CN1203530C (zh) * 2000-04-24 2005-05-25 三菱住友硅晶株式会社 半导体晶片的制造方法
JP2002025950A (ja) 2000-06-30 2002-01-25 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
KR100792774B1 (ko) * 2000-06-29 2008-01-11 신에쯔 한도타이 가부시키가이샤 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP4192482B2 (ja) * 2002-03-22 2008-12-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4075426B2 (ja) * 2002-03-22 2008-04-16 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60197367A (ja) * 1984-03-19 1985-10-05 Toshiba Ceramics Co Ltd 鏡面ウエハの製造方法
JPH0745564A (ja) * 1993-08-02 1995-02-14 Mitsubishi Materials Shilicon Corp 高平坦度ウェーハの製造方法
JPH11171693A (ja) * 1997-12-11 1999-06-29 Shin Etsu Handotai Co Ltd シリコンウエーハのエッチング方法およびシリコンウエーハ用エッチング液
JP2001223187A (ja) * 2000-02-10 2001-08-17 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2003100701A (ja) * 2001-09-27 2003-04-04 Sumitomo Mitsubishi Silicon Corp シリコンウェーハのエッチング方法及びこの方法を用いたシリコンウェーハの表裏面差別化方法
JP2003203890A (ja) * 2002-01-07 2003-07-18 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1699074A4 *

Also Published As

Publication number Publication date
KR20060024801A (ko) 2006-03-17
JP4273943B2 (ja) 2009-06-03
US20070119817A1 (en) 2007-05-31
JP2005166809A (ja) 2005-06-23
KR100703768B1 (ko) 2007-04-09
EP1699074A1 (en) 2006-09-06
EP1699074A4 (en) 2008-06-25
CN1816900A (zh) 2006-08-09
CN100435289C (zh) 2008-11-19
DE602004024579D1 (de) 2010-01-21
US7645702B2 (en) 2010-01-12
EP1699074B1 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
JP4835069B2 (ja) シリコンウェーハの製造方法
JP4517867B2 (ja) シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
JP6312976B2 (ja) 半導体ウェーハの製造方法
TWI285924B (en) Method for manufacturing silicon wafer
JP2894153B2 (ja) シリコンウエーハの製造方法、およびその装置
JPH09270400A (ja) 半導体ウェーハの製造方法
JP3828176B2 (ja) 半導体ウェハの製造方法
JP2009302410A (ja) 半導体ウェーハの製造方法
EP1699075B1 (en) Method for manufacturing single-side mirror surface wafer
JP2009302408A (ja) 半導体ウェーハの製造方法
JP6027346B2 (ja) 半導体ウェーハの製造方法
WO2005055301A1 (ja) シリコンウェーハの製造方法
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2009302478A (ja) 半導体ウェーハの製造方法
JP2017098350A (ja) ウェーハの製造方法
JPH1110526A (ja) 基板研磨装置及び基板研磨の方法
WO2010119833A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
KR100864347B1 (ko) 실리콘 웨이퍼의 제조방법
JP2009088027A (ja) 半導体ウェハの両面研磨方法
JP2003062740A (ja) 鏡面ウェーハの製造方法
JP2003133273A (ja) 研磨用原材料ウエーハ及びその製造方法
JPH09174418A (ja) 半導体ウェーハのケミカルラップ装置
JPH0260127A (ja) 半導体ウェハ用研磨ホルダー
JP2003133264A (ja) 鏡面ウエーハの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 1020057024071

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20048185820

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004793109

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057024071

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2004793109

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007119817

Country of ref document: US

Ref document number: 10562236

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10562236

Country of ref document: US