CN1816900A - 硅晶片的制造方法 - Google Patents

硅晶片的制造方法 Download PDF

Info

Publication number
CN1816900A
CN1816900A CNA2004800185820A CN200480018582A CN1816900A CN 1816900 A CN1816900 A CN 1816900A CN A2004800185820 A CNA2004800185820 A CN A2004800185820A CN 200480018582 A CN200480018582 A CN 200480018582A CN 1816900 A CN1816900 A CN 1816900A
Authority
CN
China
Prior art keywords
wafer
acid
grinding
etch
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800185820A
Other languages
English (en)
Other versions
CN100435289C (zh
Inventor
古屋田荣
高石和成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Publication of CN1816900A publication Critical patent/CN1816900A/zh
Application granted granted Critical
Publication of CN100435289C publication Critical patent/CN100435289C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明的硅晶片的制造方法,其特征在于,包括分别在多个浸蚀槽储存酸浸蚀液和碱浸蚀液并把经过抛光工艺而具有加工变质层的硅晶片依次浸渍在酸浸蚀液和碱浸蚀液中以除去加工变质层的浸蚀工艺(14)、以及浸蚀工艺后同时对晶片表面和背面进行研磨的两面同时研磨工艺(16),浸蚀工艺的碱浸蚀液使用40~60重量百分比的氢氧化钠水溶液,在两面同时研磨工艺中,设晶片表面的研磨量A为5~10μm,背面的研磨量B为2~6μm,研磨量A和研磨量B之差(A-B)为3~4μm。本发明的制造方法,提供的硅晶片是,晶片两面具有高精度的平坦度及小的表面粗糙度且可用目视识别晶片表面和背面的单面镜面晶片,其中保持在曝光装置夹具等状态下的晶片平坦度优异。

Description

硅晶片的制造方法
技术领域
本发明,是有关硅晶片的制造方法,该硅晶片是晶片两面具有高精度的平坦度及小的表面粗糙度且可用目视识别晶片表面和背面的单面镜面晶片,其中保持在曝光装置夹具等时的平坦度优异。
背景技术
一般半导体硅晶片的制造工艺,由对从提起的硅单晶体坯上切料并切(薄)片得到的晶片进行倒角、机械研磨(抛光)、浸蚀、镜面研磨(磨光)及清洗的工艺构成,从而作为具有高精度平坦度的晶片进行生产。
经过了切块、外径磨削、切片、抛光等机械加工工序的硅晶片,表面上具有损伤层即加工变质层。加工变质层在器件制造工序中诱发滑移位错等晶体缺陷,使晶片的机械强度降低,或者对电子特性产生不好影响,所以必须彻底清除。
为了除去该加工变质层,可进行浸蚀处理。浸蚀处理,有使用酸浸蚀液的酸浸蚀和使用碱浸蚀液的碱浸蚀。
但是,由于进行酸浸蚀,所以抛光得到的平坦度受到损坏,浸蚀表面上发生mm级的起伏以及称为剥离的凹凸。此外,由于进行碱浸蚀,所以存在着发生局部深度为几μm、大小为几~几十μm左右的坑(以下把它称为刻面)等的问题。
解决上述问题的方法,如图7所示,有提案提出,在由对单晶体坯进行切片1得到的半导体晶片至少进行倒角2、抛光3、浸蚀4·5、镜面研磨6及清洗的工艺组成的半导体晶片的加工方法中,浸蚀工艺为在碱浸蚀4后进行酸浸蚀5,这时使碱浸蚀4的浸蚀量大于酸浸蚀5的浸蚀量的晶片的加工方法及由该方法加工的晶片(例如,参照专利文献1)。
利用上述专利文献1所示的方法,可以维持抛光后的平坦度,减少浸蚀后的晶片表面的起伏,抑制局部深坑的发生及表面粗糙度的恶化,同时可以制成具有难以发生微粒及沾污等污染的浸蚀表面的化学浸蚀晶片。这种晶片可以减少镜面研磨的加工量,还将提高其平坦度。
专利文献:特开平11-233485号
发明内容
发明需要解决的课题
可是,对于在上述专利文献1所述的晶片的表面上进行镜面研磨6的晶片(以下称为PW:Polished Wafer)而言,存在着不能得到器件厂家所希望那样的具有良好平坦度且PW背面粗糙度较小的晶片的问题。
另一方面,器件厂家方面,伴随器件的高集成化,用光刻工艺制造器件时,增加了考虑在曝光装置(Stepper)内保持晶片的状态下的晶片平坦度(以下称为夹持时的平坦度)的必要性。在曝光装置内,为了保持晶片,要使晶片吸附在曝光装置夹具上,所以该曝光装置夹具的晶片吸附位置、保持结构及其形状等对夹持时的平坦度产生影响。此外,就晶片而言,对晶片表面进行镜面研磨前的晶片外周形状及晶片的背面粗糙度对夹持时的平坦度产生影响。
例如,如图8(a)及图8(b)所示,利用浸蚀工艺从具有加工变质层的晶片7上除去该加工变质层时,当边缘部的厚度比晶片中央部薄时,在接下来的两面同时研磨工艺中,如图8(c)所示,由于两面研磨装置的上平台的加工压力,晶片表面的形状效仿晶片背面的形状被研磨,所以两面研磨后的晶片上形成翘曲。如图8(d)所示,把该晶片7保持在曝光装置夹具8上的话,在边缘部附近,不能维持平坦,与晶片中央部相比,形成翘起的状态。这样,晶片中心部和边缘部,平坦度不同的话,边缘部及其附近不能作为器件制作领域加以利用,所以存在着合格率低下的问题。
另外,如图9(a)及图9(b)所示,利用浸蚀工艺从具有加工变质层的晶片7上除去该加工变质层时,当边缘部的厚度比晶片中央部厚时,在接下来的两面同时研磨工艺中,如图9(c)所示,由于两面研磨装置的上平台的加工压力,晶片表面的形状效仿晶片背面的形状被研磨,所以两面研磨后的晶片上形成翘曲。如图9(d)所示,把该晶片7保持在曝光装置夹具8上的话,在边缘部附近,不能维持平坦,晶片中央部和边缘部平坦度不同,从而产生边缘部及其附近不能作为器件制作领域加以利用的问题。
本发明的目的在于,提供硅晶片的制造方法,该硅晶片是晶片两面具有高精度的平坦度及小的表面粗糙度且可用目视识别晶片表面和背面的单面镜面晶片,其中保持在曝光装置夹具等状态下的晶片平坦度优异。
解决课题的手段
本发明第一部分相关的内容,如图1所示,它是包括分别在多个浸蚀槽储存酸浸蚀液和碱浸蚀液并把经过抛光工艺而具有加工变质层的硅晶片依次浸渍在酸浸蚀液和碱浸蚀液中以除去加工变质层的浸蚀工艺14、以及浸蚀工艺后同时对晶片表面和背面进行研磨的两面同时研磨工艺16的硅晶片制造方法的改良。
其具有特征的构成在于,浸蚀工艺14的碱浸蚀液使用40~60重量百分比的氢氧化钠水溶液,在两面同时研磨工艺16中,设晶片表面的研磨量A为5~10μm,背面的研磨量B为2~6μm,研磨量A和研磨量B之差(A-B)为3~4μm。
在第一部分相关的制造方法中,由于是使用了氢氧化钠水溶液的浸蚀工艺14,所以可以控制研磨前材料的粗糙度和结构尺寸以及把握外周形状,通过在两面同时研磨工艺16中分别规定表面和背面的加工量,可以使晶片两面做成高精度的平坦度,并且可以降低背面粗糙度。此外,可以得到可用目视识别晶片表面和背面的单面镜面晶片。进而,可以得到保持在曝光装置夹具等状态下的晶片平坦度优异的晶片。
本发明第二部分相关的内容,是与第一部分相关的发明,它是浸蚀工艺14在酸浸蚀后再进行碱浸蚀的制造方法。
在第二部分相关的制造方法中,按照该顺序分别被浸蚀的晶片的表面,形状较大的刻面较少且还可抑制深坑的发生。
本发明第三部分相关的内容,是与第一部分或第二部分相关的发明,它是酸浸蚀槽的数量为1~3个,碱浸蚀槽的数量为1~3个的制造方法。
本发明第四部分相关的内容,是与第一部分至第三部分中任何一个部分相关的发明,它是酸浸蚀液分别包含氟酸、硝酸、醋酸及水的制造方法。
在第四部分相关的制造方法中,通过使用上述酸浸蚀液,可以维持抛光后的平坦度的同时,减少表面粗糙度。
本发明第五部分相关的内容,是与第四部分相关的发明,它是硅晶片的电阻值不足1Ω·cm时,氟酸、硝酸、醋酸及水的混合比例,以重量比,为氟酸∶硝酸∶醋酸∶水=1∶1~5∶3~8∶3~7的制造方法。
本发明第六部分相关的内容,是与第四部分相关的发明,它是硅晶片的电阻值大于等于1Ω·cm时,氟酸、硝酸、醋酸及水的混合比例,以重量比,为氟酸∶硝酸∶醋酸∶水=1∶5~9∶1~6∶1~5的制造方法。
发明效果
如上所述,本发明的硅晶片的制造方法,其特征在于,它是包括分别在多个浸蚀槽储存酸浸蚀液和碱浸蚀液并把经过抛光工艺而具有加工变质层的硅晶片依次浸渍在酸浸蚀液和碱浸蚀液中以除去加工变质层的浸蚀工艺、以及浸蚀工艺后同时对晶片表面和背面进行研磨的两面同时研磨工艺的硅晶片制造方法的改良,浸蚀工艺14的碱浸蚀液使用40~60重量百分比的氢氧化钠水溶液,在两面同时研磨工艺16中,设晶片表面的研磨量A为5~10μm,背面的研磨量B为2~6μm,研磨量A和研磨量B之差(A-B)为3~4μm。
通过碱浸蚀液使用氢氧化钠水溶液,可以控制研磨前材料的粗糙度和结构尺寸以及把握外周形状,通过在两面同时研磨工艺中分别规定表面和背面的加工量,可以使晶片两面做成高精度的平坦度,并且可以降低背面粗糙度。此外,可以得到可用目视识别晶片表面和背面的单面镜面晶片。进而,可以得到保持在曝光装置夹具等状态下的晶片平坦度优异的晶片。
附图说明
图1是表示本发明硅晶片制造方法的工艺图。
图2是把经过了本发明的硅晶片制造方法的晶片保持在曝光装置夹具上时的晶片剖面图。
图3是表示本发明浸蚀工艺具体例的图。
图4是表示两面同时研磨装置构成的主视图。
图5是表示在加工孔上配置了晶片的载体被配置在下平台上的状态的俯视图。
图6是表示载体被夹在下平台和上平台之间的状态的纵剖面图。
图7是表示现有的硅晶片制造方法的工艺图。
图8是把由于浸蚀边缘部的厚度比中央部薄的晶片保持在曝光装置夹具上时的晶片剖面图。
图9是把由于浸蚀边缘部的厚度比中央部厚的晶片保持在曝光装置夹具上时的晶片剖面图。
符号的说明
14  浸蚀工艺
16  两面同时研磨工艺
具体实施方式
以下根据附图就为实施本发明的最优形态进行说明。
首先,被培育的硅单晶体坯,切割前端部及终端部为块状,为了使坯的直径均匀,磨削坯的外径做成块体。为了显示特定的结晶方位,在该块体上加工取向平面及取向切口。在该工序后,如图1所示,块体与棒轴方向成规定角度被切片(工艺11)。在工艺11中被切片的晶片,为了防止晶片周边部的缺口及尖角,在晶片周边进行倒角加工(工艺12)。通过进行该倒角,例如可以抑制在没有倒角的硅晶片表面上外延成长时周边部异常成长并隆起成环状的冠现象。接着,对在切片等工艺中产生的晶片表面的凹凸层进行机械研磨(抛光)以提高晶片表面的平坦度和晶片的平行度(工艺13)。进行了抛光工艺13的晶片在清洗工艺中被清洗,然后送到下一个工艺中。
接下来,通过浸蚀彻底除去由于倒角工艺12及抛光工艺13而导入的机械性晶片表面的加工变质层(工艺14)。
在本发明的浸蚀工艺14中,在多个浸蚀槽储存酸浸蚀液和碱浸蚀液,并把硅晶片依次浸渍在酸浸蚀液和碱浸蚀液中。本发明,浸蚀工艺14是在酸浸蚀14a之后再进行碱浸蚀14b。按照该顺序分别浸蚀的晶片的表面,形状较大的刻面少,且抑制了深坑的发生。
酸浸蚀14a所使用的酸浸蚀液分别含有氟酸、硝酸、醋酸及水。通过使用这种酸浸蚀液,可以维持抛光后的平坦度的同时,减少表面粗糙度。当硅晶片为电阻值不足1Ω·cm的低电阻品时,调制氟酸、硝酸、醋酸及水的混合比例,以重量比,为氟酸∶硝酸∶醋酸∶水=1∶1~5∶3~8∶3~7。此外,当硅晶片为电阻值大于等于1Ω·cm的通常电阻品时,调制氟酸、硝酸、醋酸及水的混合比例,以重量比,为氟酸∶硝酸∶醋酸∶水=1∶5~9∶1~6∶1~5。之所以把酸浸蚀液规定为上述混合比例,是因为浸蚀速度因晶片电阻值而变动。晶片电阻值越低由酸浸蚀液进行浸蚀的浸蚀速度越呈现变大的倾向。具体地说,对电阻值不足1Ω·cm的低电阻晶片进行酸浸蚀时,如果使用与通常电阻品所使用的酸浸蚀液具有相同程度混合比例的酸浸蚀液的话,那么浸蚀后的晶片外周部垂下出现平坦度降低的不良情况。为此,对于电阻值不足1Ω·cm的低电阻晶片而言,使硝酸比例,低于与电阻值大于等于1Ω·cm的通常电阻晶片对应的酸浸蚀液的混合比例,同时增加醋酸及水的比例,把由酸浸蚀液进行浸蚀的浸蚀速度控制为适当的速度。晶片电阻值小于等于0.01Ω·cm时,酸浸蚀液理想的混合比例,以重量比,为氟酸∶硝酸∶醋酸∶水=1∶1~3∶5~7∶4~6。此外,晶片电阻值大于等于0.1Ω·cm时,酸浸蚀液理想的混合比例,以重量比,为氟酸∶硝酸∶醋酸∶水=1∶6~8∶4~6∶2~4。碱浸蚀14b所使用的碱浸蚀液,使用40~60重量百分比的氢氧化钠水溶液。通过使用这种碱浸蚀液,可以控制研磨前材料的粗糙度和结构尺寸以及把握外周形状。氢氧化钠水溶液的浓度最好为50~55重量百分比,为51重量百分比则更好。
在浸蚀工艺14中,最好酸浸蚀槽的数量为1~3个,碱浸蚀槽的数量为1~3个。浸蚀工艺14的酸浸蚀14a总加工量以硅晶片表面和背面合计设为5~10μm,碱浸蚀14b总加工量以硅晶片表面和背面合计设为10~15μm。酸浸蚀14a总加工量最好为5~7μm,碱浸蚀14b总加工量最好为13~15μm。若酸浸蚀14a总加工量不足5μm的话,那么在后面接下来的碱浸蚀14b中所形成的坑的深度不浅,所以研磨加工量变大,产生平坦度容易恶化的不良情况;若超过10μm的话,则发生起伏(超微表面形态测量学),器件制作时产生不良情况。若碱浸蚀14b总加工量不足13μm的话,那么酸浸蚀14a的加工量变大,发生起伏问题;若超过15μm的话,则产生坑的深度变深的不良情况。
此外,各浸蚀工艺之间需要进行冲洗工艺。例如,在酸浸蚀工艺14a和碱浸蚀14b之间,设有实施纯水冲洗的清洗工艺。通过在其间加入冲洗清洗工艺,由于附在晶片上的酸及碱被冲刷掉,所以在接下来的工艺中,可以防止药液从前工艺浸蚀槽带入,从而可以把药液组成的变动抑制在最小限度。具体如图3所示,首先,在储存了酸浸蚀液23的浸蚀槽24中使晶片21浸渍一定时间,然后从浸蚀槽24提起晶片21,接着在储存了纯水26的水槽27中浸渍晶片21以把附在晶片上的酸洗掉。接下来,在储存了碱浸蚀液28的浸蚀槽29中使晶片21浸渍一定时间,然后从浸蚀槽29提起晶片21,接着在储存了纯水31的水槽32中浸渍晶片21以把附在晶片上的酸洗掉。
结束了这种浸蚀工艺14的晶片,在清洗工艺中附在表面上的药液被冲刷并被送到下一个工艺中。如图2(a)及图2(b)所示,通过在具有加工变质层的晶片21上进行本发明的浸蚀工艺14,可以控制研磨前晶片的粗糙度和结构尺寸以及控制晶片外周部的形状,通过控制晶片外周部的形状,可以控制后工艺的器件工艺中晶片外周部的夹持在曝光装置状态下的晶片平坦度。
下面,回到图1,实施两面同时研磨(工艺16),以对结束了浸蚀工艺14的晶片的表面和背面同时进行研磨。
图4用局部剖面显示一般的两面同时研磨装置40。两面同时研磨装置40,具有配置在下侧框体41内上部上的下平台42,以及由臂43悬吊的上平台44。下平台42是搭载了图中未显示的载体并进行旋转的圆盘状体。通过使进行两面同时研磨的晶片保持在图中未显示的载体上,下平台42旋转并对其晶片的下面进行两面同时研磨。该下平台42,介于上下一对的轴承49可自由旋转地被安装于在上部具有中心轮48的驱动轴48a的外侧上。而且,在下平台42的外侧,介于上下一对的轴承52可自由旋转地安装了内部齿轮51。
下平台42及内部齿轮51,介于分别设在它们下部的齿轮42a及51a,被接续在图中未显示的电机上。在驱动轴48a的上端,可自由旋转地设置了为使上平台44旋转驱动的驱动器48b,该驱动器48b以同轴状贯通于驱动轴48a的空心内部并延伸,并且被连结在可自由旋转地被支持的内侧驱动轴(图中未显示)的上端上。该内侧驱动轴和驱动轴48a,被行星齿轮机构(图中未显示)等动作连结,驱动器48b,伴随驱动轴48a的旋转,介于行星齿轮机构等沿着与中心轮48相反方向旋转。
上平台44,是在其中央部分形成可穿通驱动器48b的中心孔44a,并且一边从上推压被图中未显示的载体保持的晶片一边进行旋转并对其晶片的上面进行抛光的圆盘状体。该上平台44被上平台吊53支持。具体地说,在支持上平台44的上平台吊53的上面,固定着轴承54,在该轴承54上,插入动力缸56的杆56a。而且,动力缸56,被立在框体41上的支柱57的臂43支持。这样,上平台44介于上平台吊53及轴承54可自由旋转地被支持在动力缸56的杆56a上。
如图5及图6所示,在两面同时研磨装置40上,在外周形成了外齿58a且在内部形成了嵌插晶片的加工孔58b的载体58被安装在下平台42和上平台44之间,外齿58a分别与两面同时研磨装置40的内部齿轮51及中心轮48啮合,并且夹在下平台42和上平台44之间进行自转和公转。
而且,在加工孔58b之间嵌插晶片,在使晶片21保持在载体58的加工孔58b上的状态下,使载体58旋转,并对被上平台44和下平台42夹持的晶片21的上下两面进行两面同时研磨。这时,一边进行研磨一边进行控制,以使两面同时研磨工艺16的晶片21的表面上的研磨量A为5~10μm,背面的研磨量B为2~6μm,研磨量A和研磨量B之差(A-B)为3~4μm。之所以把研磨量A规定为5~10μm,是因为若研磨量A不足5μm的话,则制造工艺结束后所得到的晶片表面不会成为完全的镜面,有可能在晶片表面残留坑;而若研磨量A超过10μm的话,则会在晶片外周部发生塌边,从而使平坦度劣化。之所以把研磨量B规定为2~6μm,是因为若研磨量B不足2μm的话,则背面粗糙度降低不充分,曝光装置夹具上的晶片平坦度劣化,即研磨量B不足上述数值进行轻度研磨时粗糙度降低不充分;而若研磨量B超过6μm的话,则晶片背面被镜面化,从而不能识别表面和背面。此外,若研磨量B较大的话,还会呈现使平坦度劣化的倾向。最好经过控制,使晶片21表面上的研磨量A为7~8μm,背面的研磨量B为3~4μm,研磨量A和研磨量B之差(A-B)为4μm。通过上述控制,可以制作可识别晶片表面和背面的单面镜面晶片,以及可以使晶片背面粗糙度最合适。
为了把表面及背面上的研磨加工量分别控制在上述范围内,例如供给晶片的研磨剂的流量为1~20L/分,最好为2L/分,上平台44的载荷为50~500g/cm2,最好为200g/cm2,上平台转速和下平台转速的比为上平台∶下平台=1∶2~20,最好为1∶5。
由于两面研磨装置的上平台的加工压力,晶片表面的形状效仿晶片背面的形状被研磨,但是由于可以利用本发明的浸蚀工艺14控制研磨前晶片的粗糙度和结构尺寸以及控制晶片外周部的形状,所以如图2(c)所示,两面同时研磨工艺16后的晶片21不会形成翘曲。此外,通过在经过了浸蚀的晶片21上进行本发明的两面同时研磨工艺16,可以降低晶片背面粗糙度,并且可以做成可用目视识别晶片表面和背面的单面镜面晶片。
结果,如图2(d)所示,即使把该晶片21保持在曝光装置夹具22上,也可以维持晶片中心部和边缘部的平坦度,所以边缘部及其附近也可以作为器件制作领域加以利用,提高了合格率。
产业上利用可能性
本发明的硅晶片的制造方法,可提供的硅晶片是,晶片两面具有高精度的平坦度及小的表面粗糙度且可用目视识别晶片表面和背面的单面镜面晶片,其中保持在曝光装置夹具等状态下的晶片平坦度优异。

Claims (6)

1.一种硅晶片的制造方法,包括分别在多个浸蚀槽储存酸浸蚀液和碱浸蚀液并把经过抛光工艺而具有加工变质层的硅晶片依次浸渍在酸浸蚀液和碱浸蚀液中以除去加工变质层的浸蚀工艺(14)、
以及上述浸蚀工艺后同时对上述晶片表面和背面进行研磨的两面同时研磨工艺(16),
其特征在于,
上述浸蚀工艺(14)的碱浸蚀液使用40~60重量百分比的氢氧化钠水溶液,
在上述两面同时研磨工艺(16)中,设上述晶片表面的研磨量A为5~10μm,上述背面的研磨量B为2~6μm,上述研磨量A和上述研磨量B之差(A-B)为3~4μm。
2.如权利要求1所述的制造方法,浸蚀工艺(14)在酸浸蚀后再进行碱浸蚀。
3.如权利要求1所述的制造方法,酸浸蚀槽的数量为1~3个,碱浸蚀槽的数量为1~3个。
4.如权利要求1所述的制造方法,酸浸蚀液分别包含氟酸、硝酸、醋酸及水。
5.如权利要求4所述的制造方法,硅晶片的电阻值不足1Ω·cm时,氟酸、硝酸、醋酸及水的混合比例,以重量比,为氟酸∶硝酸∶醋酸∶水=1∶1~5∶3~8∶3~7。
6.如权利要求4所述的制造方法,硅晶片的电阻值大于等于1Ω·cm时,氟酸、硝酸、醋酸及水的混合比例,以重量比,为氟酸∶硝酸∶醋酸∶水=1∶5~9∶1~6∶1~5。
CNB2004800185820A 2003-12-01 2004-10-28 硅晶片的制造方法 Active CN100435289C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP401657/2003 2003-12-01
JP2003401657A JP4273943B2 (ja) 2003-12-01 2003-12-01 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN1816900A true CN1816900A (zh) 2006-08-09
CN100435289C CN100435289C (zh) 2008-11-19

Family

ID=34649983

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800185820A Active CN100435289C (zh) 2003-12-01 2004-10-28 硅晶片的制造方法

Country Status (7)

Country Link
US (1) US7645702B2 (zh)
EP (1) EP1699074B1 (zh)
JP (1) JP4273943B2 (zh)
KR (1) KR100703768B1 (zh)
CN (1) CN100435289C (zh)
DE (1) DE602004024579D1 (zh)
WO (1) WO2005055301A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017069B (zh) * 2008-07-02 2013-01-30 信越半导体股份有限公司 单晶硅晶片的制造方法以及单晶硅晶片的评价方法
CN109285762A (zh) * 2018-09-29 2019-01-29 中国电子科技集团公司第四十六研究所 一种氮化镓外延用硅片边缘加工工艺
CN110561200A (zh) * 2019-08-02 2019-12-13 菲特晶(南京)电子有限公司 一种石英晶片加工工艺

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175106A (ja) * 2003-12-10 2005-06-30 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
JP4954694B2 (ja) * 2006-12-25 2012-06-20 昭和電工株式会社 湿式研磨方法および湿式研磨装置
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
US7925459B2 (en) * 2008-10-16 2011-04-12 Enphase Energy, Inc. Method and apparatus for determining an operating voltage for preventing photovoltaic cell reverse breakdown during power conversion
JP5463570B2 (ja) * 2008-10-31 2014-04-09 Sumco Techxiv株式会社 ウェハ用両頭研削装置および両頭研削方法
EP2421028B1 (en) * 2009-04-13 2015-11-04 SUMCO Corporation Method for producing silicon epitaxial wafer
JP6281537B2 (ja) * 2015-08-07 2018-02-21 信越半導体株式会社 半導体ウェーハの製造方法
CN109545663A (zh) * 2018-12-12 2019-03-29 中国电子科技集团公司第四十六研究所 一种高平坦度的硅腐蚀片加工工艺

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60197367A (ja) * 1984-03-19 1985-10-05 Toshiba Ceramics Co Ltd 鏡面ウエハの製造方法
JP3202305B2 (ja) 1992-02-17 2001-08-27 信越半導体株式会社 鏡面ウエーハの製造方法及び検査方法
JP2839822B2 (ja) 1993-08-02 1998-12-16 三菱マテリアルシリコン株式会社 高平坦度ウェーハの製造方法
JP3134719B2 (ja) * 1995-06-23 2001-02-13 信越半導体株式会社 半導体ウェーハ研磨用研磨剤及び研磨方法
JPH10135165A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製法
JPH10135164A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH115564A (ja) * 1997-06-17 1999-01-12 Mitsubishi Motors Corp 車両のサイドメンバ構造
JP3441979B2 (ja) 1997-12-09 2003-09-02 信越半導体株式会社 半導体ウエーハの加工方法および半導体ウエーハ
MY119304A (en) * 1997-12-11 2005-04-30 Shinetsu Handotai Kk Silicon wafer etching method and silicon wafer etchant
JP3358549B2 (ja) * 1998-07-08 2002-12-24 信越半導体株式会社 半導体ウエーハの製造方法ならびにウエーハチャック
US6227944B1 (en) * 1999-03-25 2001-05-08 Memc Electronics Materials, Inc. Method for processing a semiconductor wafer
JP3596405B2 (ja) * 2000-02-10 2004-12-02 三菱住友シリコン株式会社 半導体ウェーハの製造方法
JP2002025950A (ja) 2000-06-30 2002-01-25 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
DE10196115B4 (de) * 2000-04-24 2011-06-16 Sumitomo Mitsubishi Silicon Corp. Verfahren zum Polieren eines Halbleiterwafers
WO2002001616A1 (fr) 2000-06-29 2002-01-03 Shin-Etsu Handotai Co., Ltd. Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur
JP2003100701A (ja) * 2001-09-27 2003-04-04 Sumitomo Mitsubishi Silicon Corp シリコンウェーハのエッチング方法及びこの方法を用いたシリコンウェーハの表裏面差別化方法
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP2003203890A (ja) * 2002-01-07 2003-07-18 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法
JP4075426B2 (ja) * 2002-03-22 2008-04-16 株式会社Sumco シリコンウェーハの製造方法
JP4192482B2 (ja) 2002-03-22 2008-12-10 株式会社Sumco シリコンウェーハの製造方法
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017069B (zh) * 2008-07-02 2013-01-30 信越半导体股份有限公司 单晶硅晶片的制造方法以及单晶硅晶片的评价方法
CN109285762A (zh) * 2018-09-29 2019-01-29 中国电子科技集团公司第四十六研究所 一种氮化镓外延用硅片边缘加工工艺
CN109285762B (zh) * 2018-09-29 2021-05-04 中国电子科技集团公司第四十六研究所 一种氮化镓外延用硅片边缘加工工艺
CN110561200A (zh) * 2019-08-02 2019-12-13 菲特晶(南京)电子有限公司 一种石英晶片加工工艺

Also Published As

Publication number Publication date
KR20060024801A (ko) 2006-03-17
KR100703768B1 (ko) 2007-04-09
EP1699074A1 (en) 2006-09-06
CN100435289C (zh) 2008-11-19
JP4273943B2 (ja) 2009-06-03
US7645702B2 (en) 2010-01-12
US20070119817A1 (en) 2007-05-31
EP1699074B1 (en) 2009-12-09
DE602004024579D1 (de) 2010-01-21
WO2005055301A1 (ja) 2005-06-16
EP1699074A4 (en) 2008-06-25
JP2005166809A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
TWI302717B (en) Etching liquid for controlling silicon wafer surface shape and method for manufacturing silicon wafer using the same
CN1285687C (zh) 表面处理组合物及其用途
JP4835069B2 (ja) シリコンウェーハの製造方法
TWI418439B (zh) A double-sided grinding apparatus, a double-sided polishing apparatus using the same, and a double-sided polishing method
EP1808887B1 (en) Production method of semiconductor wafer
TWI285924B (en) Method for manufacturing silicon wafer
TWI520203B (zh) 化合物半導體基板之檢查方法、化合物半導體基板、化合物半導體基板之表面處理方法及化合物半導體晶體之製造方法
CN100423204C (zh) 加工硅晶片的方法
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
CN1816900A (zh) 硅晶片的制造方法
US20130032573A1 (en) Method for polishing silicon wafer and polishing liquid therefor
JP2000235941A (ja) 半導体ウェハ、半導体ウェハの製造方法および該製造方法の使用
JPH0997775A (ja) 半導体鏡面ウェーハの製造方法
CN1906738A (zh) GaAs基板的洗涤方法、GaAs基板的制造方法、外延基板的制造方法以及GaAs晶片
KR20110008068A (ko) 실리콘 웨이퍼의 엣지 에칭 방법
EP2241657A1 (en) Method for manufacturing epitaxial silicon wafer
CN1816901A (zh) 加工硅晶片的方法
US20090042390A1 (en) Etchant for silicon wafer surface shape control and method for manufacturing silicon wafers using the same
CN1830070A (zh) 圆板状部件的蚀刻方法及装置
US20080206992A1 (en) Method for manufacturing high flatness silicon wafer
JP2007013012A (ja) 太陽電池用シリコンウェーハの端面の面取り加工方法
KR100827574B1 (ko) 실리콘 웨이퍼의 제조 방법
KR20150004476A (ko) 태양광 발전용 초박형 실리콘 웨이퍼 제조 방법
JP2007081226A (ja) 円盤状部材のエッチング装置及びこれを用いたエッチング方法
JP2016225447A (ja) 半導体ウェーハのエッチング装置及び半導体ウェーハのエッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant