WO2005053142A1

WO2005053142A1 - 直流変換装置

Info

Publication number: WO2005053142A1
Application number: PCT/JP2004/017555
Authority: WO
Inventors: Shinji Aso
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2003-11-28
Filing date: 2004-11-26
Publication date: 2005-06-09
Anticipated expiration: 2006-05-28
Also published as: JP4039362B2; JP2005168084A

Abstract

　間欠動作時のトランス等から発生する音を低減することができる直流変換装置を提供する。出力電圧Ｖｏｕｔと基準電圧との誤差を誤差検出信号として検出する誤差検出回路１５と、誤差検出信号に基づき主スイッチＱ１を所定のスイッチング周波数を持つ信号によりオン／オフさせる制御回路１７と、直流電源Ｖｉｎが起動するときに出力電圧を緩やかに上昇させるためのソフトスタートコンデンサＣｓｓ及びソフトスタートコンデンサＣｓｓの充放電を行なうソフトスタート充放電回路１９と、誤差検出信号に基づき主スイッチＱ１の間欠動作を行なうと共にソフトスタートコンデンサＣｓｓの充電期間又は放電期間又は充放電期間を用いて間欠動作の間欠周期の最小周期を規定するラッチ回路２３とを有する。　　　

Description

明細書

直流変換装置

技術分野

[0001] 本発明は、高効率、安価な直流変換装置に関するものである。

背景技術

[0002] 図 1には関連する直流変換装置の回路構成図を示す。図 1に示す直流変換装置において、直流電源 Vinにトランス Tの 1次卷線 P1を介して MOSFET等からなる主スィッチ Q1が接続されている。主スィッチ Q1は、制御回路 17の PWM制御によりォン Zオフする。

[0003] また、トランス Tの 1次卷線 P1とトランス Tの 2次卷線 S1とは例えば互いに逆相電圧が発生するように卷回されており、トランス Tの 2次卷線 S1には整流平滑回路 11が接続されている。この整流平滑回路 11は、トランス Tの 2次卷線 S1に誘起された電圧（オン Zオフ制御されたパルス電圧）を整流平滑して、直流出力として出力電圧 Vout 及び負荷電流 Ioを負荷 13に出力する。

[0004] 誤差検出回路 15は、負荷 13の出力電圧 Voutと基準電圧との誤差電圧を誤差検出信号 Errとして検出する。制御回路 17は、誤差検出回路 15の誤差検出信号 Errに基づき、負荷 13の出力電圧 Voutが基準電圧以上となったときに、主スィッチ Q1に印加されるパルスのオン幅を狭くするように制御する。すなわち、負荷 13の出力電圧が基準電圧以上となったときに、主スィッチ Q1のパルスのオン幅を狭くすることで、出力電圧 Voutを一定電圧に制御する。また、制御回路 17には、電源が起動するときに出力電圧 Voutを緩やかに上昇させるためのソフトスタートコンデンサ Cssの電圧が印加されている。

[0005] このように構成された直流変換装置の動作を図 2に示す動作波形を参照しながら説明する。なお、図 2では、起動時、定常時、軽負荷時 (間欠発振動作)での動作波形を示し、出力電圧 Vout、負荷電流 Io、誤差検出信号 Err、ソフトスタートコンデンサ電圧 Vcss、制御回路 17から主スィッチ Q1のゲートへ出力される制御信号 Contを示している。 [0006] まず、時刻 TOにおいて、直流電源が起動を開始すると、 TO— T1の期間では、ソフトスタートコンデンサ Cssの電圧 Vcssにより緩やかに出力電圧 Voutが上昇する。

[0007] 次に、時刻 T1において、出力電圧 Voutが誤差検出回路 15の基準電圧に達すると、誤差検出回路 15から出力電圧 Voutを制御するための誤差検出信号 Errが送出される。なお、期間 T1一 T2では定格負荷状態である。また、起動時及び定格負荷状態では、主スィッチ Q1をスイッチング周波数で連続発振させて連続動作させる。

[0008] 次に、時刻 T2において、軽負荷状態にすると、出力電圧 Voutが上昇し、誤差検出回路 15の誤差検出信号 Errが上昇して、誤差検出信号 Errが所定値 Vbに達すると、制御回路 17により主スィッチ Q 1のゲートへの制御信号 Contが停止する。

[0009] 時刻 T2— T3においては、誤差検出回路 15からの誤差検出信号 Errが所定値 Vb 以上であるので、主スィッチ Q1のゲートへの制御信号 Contは停止したままである。この期間では、出力電圧 Voutは減少していき、誤差検出回路 15の誤差検出信号 E rrも減少していく。

[0010] 次に、時刻 T3において、誤差検出回路 15の誤差検出信号 Errが所定値 Vbになると、再度、制御回路 17は、主スィッチ Q1のゲートへ制御信号 Contを送出する。すると、主スィッチ Q1がスイッチング周波数でスイッチング動作を開始するので、出力電圧 Voutが上昇し、誤差検出回路 15の誤差検出信号 Errが増カ卩して、所定値 Vb以上になる。このため、再度、制御回路 17により主スィッチ Q1のゲートへの制御信号 C ontが停止する。

[0011] このように、軽負荷時には、主スィッチ Q1を間欠発振させて間欠動作させている。

また、時刻 T2— T3の期間は、負荷電流 Ioの大きさによって変化する。この例では、時刻 T5から負荷電流 Ioを徐々に増加させている。

[0012] なお、従来の技術の関連技術として、例えば日本国特開 2001— 25246号公報、特開 2003— 79146号公報、および特開 2003— 33019号公報が知られている。発明の開示

[0013] し力しながら、負荷電流 Ioを徐々に増加していくと、主スィッチ Q1が停止している期間の出力電圧 Voutの減少が早くなるので、期間 T6— T7、 Τ7— Τ8、 "'丁12—丁13 、 T13— T14のように負荷電流 Ioに反比例して、主スィッチ Q1の間欠動作における間欠周期が短くなつていく。

[0014] なお、時刻 T14以降の負荷電流 Ioでは、誤差検出回路 15の誤差検出信号 Errが所定値 Vb以下となるので、主スィッチ Q1の間欠動作を行なわない状態になり、定常負荷状態の動作に戻る。

[0015] このように従来の制御方法では、誤差検出回路 15の誤差検出信号 Errにより間欠動作を行っているため、誤差検出信号 Errにより間欠周期が決定されてしまう。このため、間欠周波数が可聴周波数になり、トランス等力も間欠周波数の音が発生することがあった。また、負荷電流 Ioの値により間欠周波数が変化して可聴周波数領域まで上昇し、トランス等力音が発生する。

[0016] 本発明によれば、間欠動作時のトランス等力発生する音を低減することができる直流変換装置を提供することができる。

[0017] 本発明の技術的側面によれば、直流変換装置は、直流電源にトランスの 1次卷線を介して接続された主スィッチをオン Zオフさせ、トランスの 2次卷線の電圧を整流平滑回路で整流平滑して直流の出力電圧を得る直流変換装置であって、前記出力電圧と基準電圧との誤差を誤差検出信号として検出する誤差検出手段と、前記誤差検出手段の誤差検出信号に基づき前記主スィッチを所定のスイッチング周波数を持つ信号によりオン Zオフさせる制御手段と、前記直流電源が起動するときに前記出力電圧を緩やかに上昇させるためのソフトスタートコンデンサ及びこのソフトスタートコンデンサの充放電を行なう充放電手段を有するソフトスタート手段と、前記誤差検出手段の誤差検出信号に基づき前記主スィッチの間欠動作を行なうと共に前記ソフトスタートコンデンサの充電期間又は放電期間又は充放電期間を用いて前記間欠動作の間欠周期の最小周期を規定する間欠動作制御手段とを有することを特徴とする。

[0018] 本発明の別の技術的側面によれば、直流変換装置は、直流電源にトランスの 1次卷線を介して接続された主スィッチとトランスの 1次卷線の両端又は主スィッチの両端に接続され且つコンデンサ及び補助スィッチ力もなる直列回路の補助スィッチとを交互にオン Zオフさせることによりトランスの 2次卷線の電圧を整流平滑回路で整流平滑して直流の出力電圧を得る直流変換装置であって、前記出力電圧と基準電圧との誤差を誤差検出信号として検出する誤差検出手段と、前記誤差検出手段の誤差検出信号に基づき前記主スィッチと前記補助スィッチとを所定のスイッチング周波数を持つ信号により交互にオン Zオフさせる制御手段と、前記直流電源が起動するときに前記出力電圧を緩やかに上昇させるためのソフトスタートコンデンサ及びこのソフトスタートコンデンサの充放電を行なう充放電手段を有するソフトスタート手段と、前記誤差検出手段の誤差検出信号に基づき前記主スィッチ及び前記補助スィッチの間欠動作を行なうと共に前記ソフトスタートコンデンサの充電期間又は放電期間又は充放電期間を用いて前記間欠動作の間欠周期の最小周期を規定する間欠動作制御手段とを有することを特徴とする。

図面の簡単な説明

[図 1]図 1は、従来の直流変換装置を示す回路構成図である。

[図 2]図 2は、従来の直流変換装置の各部の動作波形を示す図である。

圆 3]図 3は、第 1実施例の直流変換装置を示す回路構成図である。

圆 4]図 4は、第 1実施例の直流変換装置の各部の動作波形を示す図である。

[図 5]図 5は、第 2実施例の直流変換装置を示す回路構成図である。

[図 6]図 6は、第 2実施例の直流変換装置の各部の動作波形を示す図である。

[図 7]図 7は、第 3実施例の直流変換装置を示す回路構成図である。

[図 8]図 8は、第 3実施例の直流変換装置の各部の動作波形を示す図である。

[図 9]図 9は、第 4実施例の直流変換装置を示す回路構成図である。

[図 10]図 10は、第 4実施例の直流変換装置の各部の動作波形を示す図である。

[図 11]図 11は、第 5実施例の直流変換装置を示す回路構成図である。

[図 12]図 12は、第 5実施例の直流変換装置の各部の動作波形を示す図である。

[図 13]図 13は、第 6実施例の直流変換装置を示す回路構成図である。

[図 14]図 14は、第 6実施例の直流変換装置に設けられたトランスの構造図である。

[図 15]図 15は、第 7実施例の直流変換装置に設けられた制御回路の具体的な回路構成図である。

[図 16]図 16は、軽負荷時にフィードバック信号が低下したときにおけるパルス信号のデューティが小さくなる様子を示す図である。

[図 17]図 17は、フィードバック信号の電圧に応じて周波数を変化させる発振器の特性を示す図である。

[図 18]図 18は、軽負荷時に負荷率に応じて周波数を低下させたパルス信号のタイミングチャートである。

[図 19]図 19は、軽負荷時に負荷率に応じて周波数を変化させる特性を示す図である。

[図 20]図 20は、負荷率に応じてスイッチング周波数を変化させる他の例を示す図である。

発明を実施するための最良の形態

[0020] 以下、本発明に係る直流変換装置の実施の形態を図面を参照して詳細に説明する。

[0021] 笫 1 ¾細1

図 3は第 1実施例の直流変換装置を示す回路構成図である。図 3に示す直流変換装置において、直流電源 Vinにトランス Tの 1次卷線 P1を介して MOSFET等力もなる主スィッチ Q1が接続されている。主スィッチ Q1は、 PWM制御によりオン/オフする。

[0022] また、トランス Tの 1次卷線 P1とトランス Tの 2次卷線 S1とは例えば互いに逆相電圧が発生するように卷回されており、トランス Tの 2次卷線 S1には整流平滑回路 11が接続されている。この整流平滑回路 11は、トランス Tの 2次卷線 S1に誘起された電圧（オン Zオフ制御されたパルス電圧）を整流平滑して、直流出力として出力電圧 Vout 及び負荷電流 Ioを負荷 13に出力する。

[0023] 誤差検出回路 15は、負荷 13の出力電圧 Voutと基準電圧との誤差電圧を誤差検出信号 Errとして検出する。制御回路 17aは、誤差検出回路 15からの誤差検出信号 Errに基づき、負荷 13の出力電圧 Voutが基準電圧以上となったときに、主スィッチ Q1に印加されるパルスのオン幅を狭くするように制御する。すなわち、負荷 13の出力電圧 Voutが基準電圧以上となったときに、主スィッチ Q1のノルスのオン幅を狭くすることで、出力電圧 Voutを一定電圧に制御する。また、制御回路 17aには、電源が起動するときに出力電圧 Voutを緩やかに上昇させるためのソフトスタートコンデンサ Cssの電圧が印加されて!、る。 [0024] 電圧監視回路 21は、本発明の電圧監視手段に対応し、ヒステリシス特性を有するヒステリシスコンパレータ等で構成され、ソフトスタートコンデンサ Cssの電圧 Vcssを監視する。電圧監視回路 21は、具体的には、ソフトスタートコンデンサ電圧 Vcssが第 1 の閾値としての閾値 VLになったとき力も第 2の閾値としての閾値 VHになるまでの期間だけ、 Lレベルの電圧監視信号 Monをラッチ回路 23に出力し、前記期間以外には Hレベルの電圧監視信号 Monをラッチ回路 23に出力する。

[0025] ラッチ回路 23は、本発明のラッチ手段に対応し、電圧監視回路 21の電圧監視信号 Monと誤差検出回路 15の誤差検出信号 Errとを入力してラッチ信号 Latを生成する。ラッチ回路 23は、誤差検出回路 15の誤差検出信号 Errが間欠動作に移行するための所定値 Vb以上の場合には、ラッチ信号 Latを駆動信号オン Zオフ回路 25及びソフトスタートコンデンサ充放電回路 19に出力し、誤差検出信号 Errが所定値 Vb 未満で且つソフトスタートコンデンサ電圧 Vcssが閾値 VHに達した場合には、ラッチ信号 Latを駆動信号オン Zオフ回路 25及びソフトスタートコンデンサ充放電回路 19 に出力しない。

[0026] ソフトスタートコンデンサ充放電回路 19は、ラッチ回路 23のラッチ信号 Latによりソフトスタートコンデンサ Cssの放電を開始し、電圧監視回路 21の電圧監視信号 Mon 力 SLレベルになったとき、即ちソフトスタートコンデンサ電圧 Vcssが閾値 VLになったときにソフトスタートコンデンサ Cssの充電を開始する。ソフトスタートコンデンサ Cssとソフトスタートコンデンサ充放電回路 19とは、本発明のソフトスタート手段に対応する。

[0027] 駆動信号オン Zオフ回路 25は、ラッチ回路 23のラッチ信号 Latにより制御回路 17 aの制御信号 Contをオン Zオフさせた駆動信号 Driを生成してこの駆動信号 Driを主スィッチ Q1に出力する。駆動信号オン Zオフ回路 25は、ラッチ回路 23からラッチ信号 Latを入力すると、駆動信号 Driを主スィッチ Q1に送出しな、で主スィッチ Q1をオフ状態にさせ、ラッチ回路 23からラッチ信号 Latを入力しない場合には、駆動信号 Driを主スィッチ Q 1に送出して主スィッチ Q 1をオン状態にさせる（間欠発振動作)。

[0028] 即ち、ラッチ回路 23のラッチ信号 Latによりソフトスタートコンデンサ充放電回路 19 を制御し、ソフトスタートコンデンサ Cssの充放電期間を利用し間欠動作の間欠周期の最小周期を規定する。 [0029] このように構成された第 1実施例の直流変換装置の動作を図 4に示す動作波形を参照しながら説明する。なお、図 4では、起動時、定常時、軽負荷時 (間欠発振動作) での動作波形を示し、出力電圧 Vout、負荷電流 Io、誤差検出信号 Err、ソフトスタートコンデンサ電圧 _Vcss、制御信号 Cont、電圧監視信号 Mon、ラッチ信号 Lat、駆動信号 Driを示している。

[0030] まず、時刻 TOにおいて、直流電源が起動を開始すると、 TO— T1の期間では、ソフトスタートコンデンサ電圧 Vcssが上昇し、ソフトスタートコンデンサ Cssの電圧レベルで主スィッチ Q1の駆動信号 Driは徐々に大きくなり、負荷 13の出力電圧 Voutは緩やかに上昇していく。

[0031] 時刻 T1において、出力電圧 Voutが誤差検出回路 15の基準電圧に達し、誤差検出回路 15の誤差検出信号 Errにより、出力電圧 Voutが一定に保たれるように制御され始める。時刻 T1一 T2の期間では、定常負荷状態であり、出力電圧 Voutは、誤差検出回路 15の誤差検出信号 Errにより一定に保たれる。また、起動時及び定格負荷状態では、主スィッチ Q1をスイッチング周波数で連続発振させて連続動作させる。

[0032] 時刻 T2において、負荷電流 Ioが減少して軽負荷時になると、出力電圧 Voutが上昇して誤差検出回路 15の誤差検出信号 Errが上昇する。そして、誤差検出回路 15 の誤差検出信号 Errが間欠動作に移行するための所定値 Vb以上になると、ラッチ回路 23は、ラッチ信号 Latをソフトスタートコンデンサ充放電回路 19及び駆動信号オン Zオフ回路 25に送出する。

[0033] 駆動信号オン Zオフ回路 25は、ラッチ回路 23からラッチ信号 Latを入力すると、駆動信号 Driを主スィッチ Q1に送出しな、ので、主スィッチ Q1がオフ状態となる。

[0034] また、ソフトスタートコンデンサ充放電回路 19は、ラッチ回路 23からラッチ信号 Lat を入力すると、ソフトスタートコンデンサ Cssの放電を開始する。そして、時刻 T3において、ソフトスタートコンデンサ電圧 Vcssが、電圧監視回路 21の閾値 VLに達すると、ソフトスタートコンデンサ充放電回路 19は、ソフトスタートコンデンサ Cssの充電を開始する。

[0035] 次に、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 VHに達したとき、誤差検出回路 15の誤差検出信号 Errが所定値 Vb未満である場合には、ラッチ解除される。即ち、ラッチ信号 Lat力レベルとなり、ラッチ回路 23は、ラッチ信号 Lat をソフトスタートコンデンサ充放電回路 19及び駆動信号オン Zオフ回路 25に送出しない。このとき、ソフトスタートコンデンサ Cssは充電を持続し、主スィッチ Q1へ駆動信号 Driが送出される。

[0036] 一方、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 VHに達したときに、誤差検出回路 15の誤差検出信号 Errが所定値 Vb以上の場合には、ラッチは持続されて、再度、ソフトスタートコンデンサ Cssが放電する。

[0037] 時刻 T4において、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 V

Hに達したとき、誤差検出回路 15の誤差検出信号 Errが所定値 Vb以上であるので、ソフトスタートコンデンサ Cssは再び閾値 VLまで放電する。

[0038] 時刻 T6において、再度、ソフトスタートコンデンサ電圧 Vcssが閾値 VLに達して、ソフトスタートコンデンサ Cssは再度充電され、時刻 T7において、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 VHに達する。

[0039] 誤差検出回路 15の誤差検出信号 Errは、時刻 T5において所定値 Vb以下になつているので、時刻 T7では、ラッチは解除され、主スィッチ Q1へ駆動信号 Driが送出される。このため、主スィッチ Q1がオンする。即ち、主スィッチ Q1をスイッチング周波数で間欠発振させて間欠動作させる。

[0040] すると、出力電圧 Voutが上昇し、誤差検出回路 15の誤差検出信号 Errが上昇して

、所定値 Vb以上になるので、再びラッチ状態になり、主スィッチ Q1はオフ状態になる。

[0041] 従って、電圧監視回路 21の 2つの閾値 VLと閾値 VHの間で、ソフトスタートコンデンサ Cssが充放電を繰り返し、閾値 VHに達した時に、誤差検出回路 15の誤差検出信号 Errが所定値 Vbに減少するまで、ラッチが持続される。即ち、従来のようにラッチ回路 23がない場合には、誤差検出信号 Errが所定値 Vbの時点で主スィッチ Q1が間欠発振してしまうが、第 1実施例では、ラッチ回路 23を設け、閾値 VHに達した時に、誤差検出回路 15の誤差検出信号 Errが所定値 Vbに減少するまで、ラッチ信号 L atを Hレベルとしておくことで間欠発振を停止して、間欠周期を延ばしている。このため、間欠周波数は、より低くなる。ここで、間欠周期は、ラッチ信号 Latの Hレベルの期間であり、主スィッチ Q 1の発振停止期間である。

[0042] また、ラッチ回路 23のラッチ信号 Latは、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 VLまで放電して閾値 VHのレベルに達するまで (例えば時刻 T2 3—時刻 T25まで)持続されるので、その周期が間欠周期の最小であり、間欠周波数の最大値である。この周波数を可聴周波数以下に設定することで、間欠動作時の音は大幅に軽減される。

[0043] また、間欠周期は、閾値 VL、閾値 VH、ソフトスタートコンデンサ Cssの容量値、充放電電流の大きさによって決定される。例えば、（VH— VL)が大きい場合や、ソフトスタートコンデンサ Cssが大きい場合や、充放電電流が小さい場合には、間欠周期は長くなるので、これらの値を適宜調整して間欠周波数を可聴周波数以下に設定することができる。

[0044] 本実施例によれば、ソフトスタートコンデンサ Cssの充電期間又は放電期間又は充放電期間を用いて間欠動作の間欠周期の最小周期を規定するので、間欠動作時の間欠周波数が可聴周波数領域に入らな、ように制御することができ、これによつて、間欠動作時のトランス等力発生する音を低減することができる。

[0045] また、間欠周期を決定するコンデンサをソフトスタートで使用するソフトスタートコンデンサ Cssを利用しているため、部品点数を少なくでき、安価となる。また、ソフトスタートコンデンサ Cssを利用しているため、間欠動作が解除されるときには、常にソフトスタート制御が行われるので、主スィッチ Q1のストレスも少ない等の利点がある。

[0046] 第 2実施例

図 5は第 2実施例の直流変換装置を示す回路構成図である。図 6は第 2実施例の直流変換装置の各部の動作波形を示す図である。図 5に示す直流変換装置は、図 3 に示す直流変換装置に対して、ラッチ回路 23aが異なるのみであるので、ラッチ回路 23aについてのみ説明する。なお、図 5に示す構成において、図 3に示す構成と同一部分には同一符号を付する。

[0047] ラッチ回路 23aは、ソフトスタートコンデンサ電圧 Vcssが閾値 VLに達したときに、誤差検出回路 15の誤差検出信号 Errが所定値 Vb未満である場合に (例えば時刻 T6) 、ラッチ信号 Latをソフトスタートコンデンサ充放電回路 19及び駆動信号オン Zオフ回路 25に送出しない (即ち、ラッチ解除)。このとき、駆動信号オン Zオフ回路 25は、主スィッチ Q1に駆動信号 Driを送出する。

[0048] また、ラッチ回路 23aは、ラッチ解除した場合には、ソフトスタートコンデンサ電圧 Vc ssが閾値 VHに達するまでラッチ信号 Latを送出しないことによりラッチ解除を持続する。また、ソフトスタートコンデンサ Cssが閾値 VLでラッチ解除された場合には、ソフトスタートコンデンサ Cssが閾値 VHに達するまで、主スィッチ Q1に駆動信号 Driが送出される。その他の動作は、第 1実施例の動作と同じである。

[0049] 本実施例においても、電圧監視回路 21の 2つの閾値 VLと閾値 VHの間で、ソフトスタートコンデンサ Cssが充放電を繰り返し、間欠周波数の最大周波数を制限して、間欠周波数が可聴周波数にならな、ように制御することで、間欠動作時の音は大幅に軽減される。

[0050] 笫 3¾細1

図 7は第 3実施例の直流変換装置を示す回路構成図である。図 8は第 3実施例の直流変換装置の各部の動作波形を示す図である。図 7に示す直流変換装置は、図 3 に示す直流変換装置に対して、ラッチ回路 23bが異なるのみであるので、ラッチ回路 23bについてのみ説明する。なお、図 7に示す構成において、図 3に示す構成と同一部分には同一符号を付する。

[0051] ラッチ回路 23bは、ソフトスタートコンデンサ電圧 Vcssが閾値 VLで且つ誤差検出回路 15の誤差検出信号 Errが所定値 Vbになったときに、ラッチ信号 Latをソフトスタートコンデンサ充放電回路 19及び駆動信号オン Zオフ回路 25に送出しない (即ち、ラッチ解除)。このとき、駆動信号オン Zオフ回路 25は、主スィッチ Q1に駆動信号 Dr iを送出する。また、ソフトスタートコンデンサ Cssの充電を開始する。

[0052] また、ラッチ回路 23bは、ソフトスタートコンデンサ電圧 Vcssが閾値 VHに達するまでは (例えば時刻 T5)、誤差検出回路 15の誤差検出信号 Errが所定値 Vb以上になつても、ラッチ信号 Latをソフトスタートコンデンサ充放電回路 19及び駆動信号オン Zオフ回路 25に送出しない。このとき、駆動信号オン Zオフ回路 25は、主スィッチ Q 1に駆動信号 Driを送出する。ソフトスタートコンデンサ Cssの充電を開始する。

[0053] なお、ソフトスタートコンデンサ充放電回路 19は、ソフトスタートコンデンサ電圧 Vcs sが閾値 VLになつたときには、誤差検出回路 15の誤差検出信号 Errが所定値 Vbになるまでソフトスタートコンデンサ電圧 Vcssを閾値 VLに維持しておく。

[0054] 本実施例においても、電圧監視回路 21の 2つの閾値 VLと閾値 VHの間で、ソフトスタートコンデンサ Cssが充放電を繰り返し、間欠周波数の最大周波数を制限して、間欠周波数が可聴周波数にならな、ように制御することで、間欠動作時の音は大幅に軽減される。

[0055] また、この第 3実施例の場合には、間欠周期がソフトスタートコンデンサ Cssの放電だけの時定数で決定される。

[0056] 第 4実施例

図 9は第 4実施例の直流変換装置を示す回路構成図である。図 9に示す直流変換装置は、図 3に示す第 1実施例の直流変換装置の具体的な回路構成例である。なお、図 9に示す構成において、図 3に示す構成と同一部分には同一符号を付する。

[0057] 図 9に示す直流変換装置において、直流電源 Vinにトランス Tの 1次卷線 P1を介して MOSFET等からなる主スィッチ Q1が接続されている。主スィッチ Q1は、 PWM制御によりオン Zオフするようになっている。

[0058] また、トランス Tの 1次卷線 P1とトランス Tの 2次卷線 S1とは互いに逆相電圧が発生するように卷回されており、トランス Tの 2次卷線 S1にはダイオード D10及びコンデンサ C10からなる整流平滑回路 11が接続されている。この整流平滑回路 11は、トランス Tの 2次卷線 S1に誘起された電圧 (オン Zオフ制御されたパルス電圧）を整流平滑して、直流出力として出力電圧 Vout及び負荷電流 Ioを負荷 13に出力する。

[0059] 誤差検出回路 15は、負荷 13の両端に接続された抵抗 R10と抵抗 R11との直列回路と、誤差増幅器 151と、フォト力ブラ PC1とを有し、抵抗 R10と抵抗 R11との接続点が誤差増幅器 151の一端子に接続され、基準電圧 Vrefが誤差増幅器 151の +端子に接続され、負荷 13と抵抗 R10との接続点と誤差増幅器 151の出力との間にはフォトカブラ PC1のフォトダイオードが接続されている。誤差検出回路 15は、出力電圧 V outに比例した電圧が誤差増幅器 151の一端子に印加されることで、フォト力ブラ PC 1を介して出力電圧 Voutに比例したフィードバック電流 I (誤差検出信号 Errに対

FB

応）を抵抗 R に流す。 [0060] フォトカプラ PCIのフォトトランジスタのコレクタには抵抗 R の一端が接続され、抵

FB

抗 R の他端は、ミラー回路を構成する FETQ4のゲート及びドレインと FETQ5のゲ

FB

ートに接続され、 FETQ4のソース及び FETQ5のソースは電源 Vccに接続されている。抵抗 R の他端は、 FETQ6のゲートに接続され、 FETQ6と FETQ7との直列回

FB

路は電源 Vccの両端に接続されて、る。

[0061] PWM制御回路 17bは、コンパレータ 171と、三角波信号を発生する OSC (発振器 ) 172と、抵抗 R3, R4, R5、 FETQ8を有する。 FETQ8と FETQ7とはミラー回路を構成する。抵抗 R3と FETQ8との直列回路は電源 Vccの両端に接続され、抵抗 R3と FETQ8との接続点はコンパレータ 171の第 1の一端子に接続されている。抵抗 R4と抵抗 R5との直列回路は電源 Vccの両端に接続され、抵抗 R4と抵抗 R5との接続点はコンパレータ 171の第 2の一端子に接続されている。ソフトスタートコンデンサ Cssの一端はコンパレータ 171の第 3の-端子に接続されている。 OSC172はコンパレータ 171の +端子に接続されている。コンパレータ 171は、 OSC172からの三角波信号と、抵抗 R4と抵抗 R5との接続点における電圧 V と、抵抗 R3と FETQ8との接続点

R4

における電圧 V と、ソフトスタートコンデンサ電圧 Vcssとに基づき、 PWMの制御信

R3

号 Contを生成する。

[0062] ソフトスタートコンデンサ充放電回路 19aは、 AND回路 191と、 FETQ2と、 FETQ 3と、抵抗 Rl、抵抗 R2を有する。 FETQ2と抵抗 R1と抵抗 R2と FETQ3との直列回路は電源 Vccの両端に接続され、抵抗 R1と抵抗 R2との接続点はソフトスタートコンデンサ Cssの一端と電圧監視回路 21の入力に接続されている。 AND回路 191は、電圧監視回路 21の電圧監視信号 Monとラッチ回路 23のラッチ信号 Latと NORンドをとり、 AND出力を FETQ2のゲートと FETQ3のゲートに出力して、ソフトスタートコンデンサ Cssの充放電を制御する。 FETQ5のドレインには一定電流 Icclを流す定電流源 CC1の一端及びインバータ回路 27の入力が接続されている。インバータ回路 27の出力 Invは NAND回路 231に入力される。

[0063] ラッチ回路 23は、インバータ回路 27の出力に接続された NAND回路 231と、電圧監視回路 21の出力に接続された NAND回路 232と、 NAND回路 232の出力に接続されたインバータ回路 233と、インバータ回路 233の出力と電圧監視回路 21の出力に接続され、ラッチ信号 Latを AND回路 191と NOR回路 251に出力するェタスクルーシブ NOR回路 234とを有する。 NAND回路 231の出力は NAND回路 232の入力に接続され、 NAND回路 232の出力は NAND回路 231の入力に接続されている。

[0064] 駆動信号オン Zオフ回路 25は、ラッチ信号 Latとコンパレータ 171からの制御信号 Contとを入力し、駆動信号 Driを主スィッチ Q1のゲートに出力する NOR回路 251からなる。

[0065] 本実施例の直流変換装置の動作を図 10に示す動作波形を参照しながら説明する。なお、図 10では、起動時、定常時、軽負荷時（間欠発振動作)での動作波形を示し、フィードバック電流 I 、ソフトスタートコンデンサ電圧 Vcss、制御信号 Cont、インバ

FB

ータ回路出力 Inv、電圧監視信号 Mon、ラッチ信号 Lat、駆動信号 Dri、出力電圧 V out,負荷電流 Ioを示している。

[0066] まず、時刻 TOにおいて、直流電源が起動を開始すると、 TO— T1の期間では、ソフトスタートコンデンサ電圧 Vcssが上昇し、ソフトスタートコンデンサ Cssの電圧レベルで主スィッチ Q1の駆動信号 Driは徐々に大きくなり、負荷 13の出力電圧 Voutは緩やかに上昇していく。

[0067] 次に、時刻 T1において、出力電圧 Voutが誤差検出回路 15の基準電圧 Vrefに達し、誤差検出回路 15の誤差検出信号 Errにより、出力電圧 Voutが一定に保たれるように制御され始める。時刻 T1一 T2の期間では、定常負荷状態であり、出力電圧 Vo utは、誤差検出回路 15の誤差検出信号 Errにより一定に保たれる。また、起動時及び定格負荷状態では、主スィッチ Q1をスイッチング周波数で連続発振させて連続動作させる。

[0068] 次に、時刻 T2において、負荷電流 Ioが減少して軽負荷時になると、出力電圧 Vou tが上昇する。このため、誤差検出回路 15の誤差増幅器 151の一端子の電圧が上昇して、誤差増幅器 151の出力が小さくなるので、フォト力ブラ PC1のフォトダイオードの両端により大きい電圧が印加される。このため、 Vcc→Q4 (及び Q5)→R →PC1

FB

のフォトトランジスタの経路で、フィードバック電流 I が増加して流れる。このフィード

FB

バック電流 I は、誤差検出信号 Errに対応し、定電流源 CC1の電流値 Ice 1以下であるので、間欠動作には至らない。

[0069] 時刻 T3において、さらに負荷電流 Ioが減少すると、出力電圧 Voutは更

に上昇し、誤差検出回路 15によりフィードバック電流 I 力 Sさらに増カロして、間欠動作

FB

に移行するための電流値 Ice 1以上になる。すると、 Vcc→Q5→CClと電流が流れて、インバータ回路 27の入力が Hレベルとなり、インバータ回路 27の出力力レベルとなり、 NAND回路 231に入力される。

[0070] また、このとき、ソフトスタートコンデンサ電圧 Vcssは Hレベルのため、電圧監視回路 21から Hレベルが NAND回路 232に入力される。このため、 NAND回路 232の出力は Lレベルとなり、ェクスクルーシブ NOR回路 234からは Hレベルのラッチ信号

Latが NOR回路 251と AND回路 191と出力される。

[0071] 駆動信号オン Zオフ回路 25の NOR回路 251は、ラッチ回路 23から Hレベルのラッチ信号 Latを入力すると、 Lレベルの駆動信号 Driを主スィッチ Q1に送出するので、主スィッチ Q 1がオフ状態となる。

[0072] また、ソフトスタートコンデンサ充放電回路 19aNORンド回路 191は、 Hレベルのラツチ信号 Latと Hレベルの電圧監視信号 Monとを入力して、 FETQ3をオンさせる。このため、 Css→R2→Q3と電流が流れて、ソフトスタートコンデンサ Cssは放電を開始して、ソフトスタートコンデンサ Cssの電圧が減少して!/、く。

[0073] 次に、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 VLに達すると

、電圧監視回路 21からは Lレベルが AND回路 191に入力されて、 FETQ3がオフとなり、 FETQ2がオンとなる。このため、 Vcc→Q2→Rl→Cssと電流が流れて、ソフトスタートコンデンサ Cssは充電を開始する。

[0074] 次に、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 VHに達したとき、誤差検出回路 15によるフィードバック電流 I が電流値 Ice 1未満である場合には

FB

、ラッチは解除される。即ち、この場合には、インバータ回路 27の入力が Lレベルとなり、インバータ回路 27の出力が Hレベルとなり、 NAND回路 231に入力される。

[0075] また、このとき、ソフトスタートコンデンサ電圧 Vcssは Hレベルのため、電圧監視回路 21から Hレベルが NAND回路 232に入力される。このため、 NAND回路 232の出力は Hレベルとなり、ェクスクルーシブ NOR回路 234からは Lレベルのラッチ信号 Latが NOR回路 251と AND回路 191と出力される。

[0076] 駆動信号オン Zオフ回路 25の NOR回路 251は、ラッチ回路 23から Lレベルのラッチ信号 Latを入力すると、 Hレベルの駆動信号 Driを主スィッチ Q1に送出するので、主スィッチ Q1がオン状態となり、間欠動作する。図 10に示す例では、コンパルータ 1 71は、抵抗 R4と抵抗 R5との接続点における電圧 V 力 OSC172からの三角波信

R4

号の電圧 Voscよりも大きいときに制御信号 Contを出力するので、駆動信号 Driは、時刻 T6—時刻 T7、時刻 T12—時刻 T13に主スィッチ Q1に出力されている。また、 AND回路 191からの Lレベルにより、 FETQ2はオンしているので、ソフトスタートコンデンサ Cssは充電を持続する。

[0077] 一方、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 VHに達したとき、誤差検出回路 15によるフィードバック電流 I が電流値 Iccl以上である場合には

FB

、ラッチは継続され、再度、ソフトスタートコンデンサ Cssが放電する。

[0078] 時刻 T4においては、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 VLに達したとき、誤差検出回路 15によるフィードバック電流 I が電流値 Iccl以上で

FB

あるので、再度、ソフトスタートコンデンサ Cssが充電される。

[0079] 時刻 T6において、再度、ソフトスタートコンデンサ電圧 Vcssが閾値 VHに達し、ソフトスタートコンデンサ Cssは再度放電され、時刻 T8において、電圧監視回路 21の閾値 VLに達する。

[0080] 時刻 T5において、誤差検出回路 15によるフィードバック電流 I が電流値 Icclにな

FB

るので、時刻 T7においては、ラッチは解除され、主スィッチ Q1へ駆動信号 Driが送出される。このため、主スィッチ Q1がオンする。即ち、主スィッチ Q1をスイッチング周波数で間欠発振させて間欠動作させる。

[0081] すると、出力電圧 Voutが上昇し、誤差検出回路 15によるフィードバック電流 I 力 S

FB

電流値 Icclになるので、再びラッチ状態になり、主スィッチ Q1はオフ状態になる。従つて、本実施例においても第 1実施例の効果と同様な効果が得られる。

[0082] 第 5実施例

図 11は第 5実施例の直流変換装置を示す回路構成図である。図 11に示す直流変換装置は、図 5に示す第 2実施例の直流変換装置の具体的な回路構成例であり、図 9に示す直流変換装置に対して、ソフトスタートコンデンサ充放電回路 19b、ラッチ回路、 PWM制御回路 17c及びその他の一部の構成が異なるので、この異なる部分についてのみ説明する。なお、図 11に示す構成において、図 9に示す構成と同一部分には同一符号を付する。

[0083] PWM制御回路 17cは、基本的には図 9に示す PWM制御回路 17bと同じであるが、ソフトスタートコンデンサ Cssの一端がコンパレータ 171の一端子に接続されていない。

[0084] ソフトスタートコンデンサ充放電回路 19bは、 AND回路 191と、 FETQ3と、抵抗 R1 、抵抗 R2を有する。 FETQ4と抵抗 R1と抵抗 R2とソフトスタートコンデンサ Cssとの直列回路は電源 Vccの両端に接続され、抵抗 R1と抵抗 R2との接続点は FETQ3のドレインに接続されてヽる。抵抗 R2とソフトスタートコンデンサ Cssとの接続点は電圧監視回路 21の入力に接続されている。 AND回路 191は、電圧監視回路 21の電圧監視信号 Monとラッチ回路のラッチ信号 Latと NORンドをとり、 AND出力を FETQ3のゲートに出力して、ソフトスタートコンデンサ Cssの充放電を制御する。 FETQ5のドレインには定電流源 CC1の一端及びバッファ回路 29の入力が接続されている。ノッファ回路 29の出力は NOR回路 251と AND回路 191の入力に接続される。バッファ回路 29と抵抗 R1とでラッチ回路を構成している。

[0085] このように構成された本実施例の直流変換装置の動作を図 12に示す動作波形を参照しながら説明する。なお、図 12では、起動時、定常時、軽負荷時 (間欠発振動作）での動作波形を示し、フィードバック電流 I 、ソフトスタートコンデンサ電圧 Vcss、

FB

制御信号 Cont、電圧監視信号 Mon、ラッチ信号 Lat、駆動信号 Dri、出力電圧 Vou t、負荷電流 Ioを示している。また、 FETQ4のドレインに流れる電流を I とする。

11

[0086] 時刻 TO—時刻 T1までの動作は、図 10に示すものと同じであるので、省略する。

[0087] 次に、時刻 T2において、負荷電流 Ioが減少して軽負荷時になると、出力電圧 Vou tが上昇する。このため、誤差検出回路 15の誤差増幅器 151の一端子の電圧が上昇して、誤差増幅器 151の出力が小さくなるので、フォト力ブラ PC1のフォトダイオードの両端により大きい電圧が印加される。このため、 Vcc→Q4 (及び Q5)→R →PC1

FB

のフォトトランジスタの経路で、フィードバック電流 I が増加して流れる。このフィードバック電流 I の増加に伴って電流 I も増加する。電流 I は誤差検出信号 Errに対

FB 11 11

応し、定電流源 CC1の電流値 Iccl以下であるので、間欠動作には至らない。

[0088] そして、時刻 T3において、さらに負荷電流 Ioが減少すると、出力電圧 Voutは更に上昇し、誤差検出回路 15により電流 I 力 Sさらに増カロして、間欠動作に移行するため

11

の電流値 Iccl以上になる。すると、 Vcc→Q5→CClと電流が流れて、ノッファ回路 29の入力が Hレベルとなり、バッファ回路 29の出力が Hレベルとなり、 Hレベルのラッチ信号 Latが NOR回路 251と AND回路 191と出力される。

[0089] 駆動信号オン Zオフ回路 25の NOR回路 251は、バッファ回路 29から Hレベルのラッチ信号 Latを入力すると、 Lレベルの駆動信号 Driを主スィッチ Q1に送出するので、主スィッチ Q1がオフ状態となる。

[0090] また、ソフトスタートコンデンサ充放電回路 19bNORンド回路 191は、 Hレベルのラツチ信号 Latと Hレベルの電圧監視信号 Monとを入力して、 FETQ3をオンさせる。このため、 Css→R2→Q3と電流が流れるとともに、 Vcc→Q4→Rl→Q3と電流が流れて、ソフトスタートコンデンサ Cssは放電を開始して、ソフトスタートコンデンサ Cssの電圧が減少していく。

[0091] 次に、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 VLに達すると、電圧監視回路 21からは Lレベルが AND回路 191に入力されて、 FETQ3がオフとなる。このため、 Vcc→Q4→Rl→R2→Cssと電流が流れて、ソフトスタートコンデンサ Cssは充電を開始する。

[0092] 次に、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 VHに達したとき、誤差検出回路 15による電流 I が電流値 Iccl未満である場合には、ラッチは解除

11

される。即ち、この場合には、バッファ回路 29の入力が Lレベルとなり、バッファ回路 2 9の出力が Lレベルとなり、 Lレベルのラッチ信号 Latが NOR回路 251とアンド回路 1 91と出力される。

[0093] 駆動信号オン Zオフ回路 25の NOR回路 251は、バッファ回路 29から Lレベルのラツチ信号 Latを入力すると、 Hレベルの駆動信号 Driを主スィッチ Q1に送出するので、主スィッチ Q1がオン状態となり、間欠動作する。図 12に示す例では、コンパルータ 171は、抵抗 R4と抵抗 R5との接続点における電圧 V 力 OSC172からの三角波信号の電圧 Voscよりも大きいときに制御信号 Contを出力するので、駆動信号 Driは、時刻 T5—時刻 T6、時刻 T10—時刻 Ti lに主スィッチ Q1に出力されている。

[0094] 一方、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 VHに達したとき、誤差検出回路 15による電流 I が電流値 Iccl以上である場合には、ラッチは継続

11

され、再度、ソフトスタートコンデンサ Cssが放電する。

[0095] 時刻 T4においては、ソフトスタートコンデンサ電圧 Vcssが電圧監視回路 21の閾値 VLに達したとき、誤差検出回路 15による電流 I が電流値 Iccl以上であるので、再

11

度、ソフトスタートコンデンサ Cssが充電される。

[0096] 時刻 T7において、再度、ソフトスタートコンデンサ電圧 Vcssが閾値 VHに達し、ソフトスタートコンデンサ Cssは再度放電され、時刻 T8において、電圧監視回路 21の閾値 VLに達する。

[0097] 時刻 T5において、誤差検出回路 15による電流 I が電流値 Icclになるので、

11

時刻 T5においては、ラッチは解除され、主スィッチ Q1へ駆動信号 Driが送出される。このため、主スィッチ Q1がオンする。即ち、主スィッチ Q1をスイッチング周波数で間欠発振させて間欠動作させる。

[0098] すると、出力電圧 Voutが上昇し、誤差検出回路 15による電流 I が電流値 Iccl〖こ

11

なるので、再びラッチ状態になり、主スィッチ Q1はオフ状態になる。

[0099] 従って、本実施例においても第 2実施例の効果と同様な効果が得られる。

[0100] 笫 6¾細1

図 13は第 6実施例の直流変換装置を示す回路構成図である。図 13に示す直流変換装置は、図 3に示す直流変換装置の構成を有するとともに、アクティブクランプ方式を採用したものである。即ち、第 6実施例の直流変換装置は、誤差検出回路 15、制御回路 17a、ソフトスタートコンデンサ充放電回路 19、ソフトスタートコンデンサ Css 、電圧監視回路 21、ラッチ回路 23、駆動信号オン Zオフ回路 25aを有するとともに、トランス Taの 1次卷線 P1の両端に、 MOSFET等力もなる補助スィッチ Q10とコンデンサ C2とからなる直列回路を接続している。主スィッチ Q1及び補助スィッチ Q 10は、制御回路 17a及び駆動信号オン Zオフ回路 25aの PWM制御により交互にオン Z オフするようになっている。 [0101] また、第 6実施例では、トランス Taの 1次卷線 P1に直列に接続されるリアタトルのィンダクタンスの値を大きくし、主スィッチ Q1がオン時にリアタトルに蓄えられるェネルギーを 2次側に還流する補助トランスを設けたことを特徴とする。

[0102] この例では、補助トランスをトランス Taに結合したもので、トランス Taには、 1次卷線 P1 (卷数 nl、補助トランス Taの 1次卷線を兼用）と 2次卷線 S1 (卷数 n2)と 3次卷線 S 2 (卷数 n3、補助トランス Taの 2次卷線に対応）とが卷回されている。

[0103] トランス Taの 2次卷線 S1と 3次卷線 S2との直列回路の両端には、ダイオード D6とコンデンサ C5との直列回路が接続されている。 2次卷線 S1と 3次卷線 S2との接続点とダイオード D6とコンデンサ C5との接続点とには、ダイオード D5が接続されている。 1 次卷線 P1と 2次卷線 S1とは同相に卷回され、 1次卷線 P1と 3次卷線 S2とは逆相に卷回されている。

[0104] トランス Taの 2次卷線 S1を 1次卷線 P1と疎結合させ、 1次卷線 P1及び 2次卷線 S1 間のリーケージインダクタンスにより、トランス Taに直列に接続されるリアタトル（図示せず)を代用している。トランス Taの 3次卷線 S2を 1次卷線 P1と密結合させている。

[0105] 次に、このように構成された第 6実施例の直流変換装置の動作を説明する。ここでは、特に、主スィッチ Q1及び補助スィッチ Q10の動作及びトランス Taの二次側回路の動作を主に説明する。

[0106] まず、主スィッチ Q1をオンさせると、 Vin→Pl→Ql→Vinで電流が流れる。また、この時刻に、トランス Taの 2次卷線 S1にも電圧が発生し、 S1→D5→C5→S1で電流が流れる。このため、ダイオード D5の電流が直線的に増大する。

[0107] 次に、主スィッチ Q1をオフさせた後に、補助スィッチ Q 10をオンさせると、トランス T aのインダクタンスに蓄えられたエネルギーは、トランス Taを介して 2次側に還流される。 2次側では、トランス Taの 3次卷線 S2に電圧が誘起されるため、 S2→D6→C5→ S1→S2と電流が流れる。このため、ダイオード D6に電流が流れる。

[0108] また、補助スィッチ Q 10をオンさせると、トランス Taの 1次卷線 P1に蓄えられたエネルギ一がコンデンサ C2に移動し、移動後も補助スィッチ Q 10がオンしているので、 C 2→Q10→P1→C2と電流が流れ、コンデンサ C2に蓄えられたエネルギーは、トランス Taの 1次卷線 P1に移動する。その後、補助スィッチ Q 10をオフさせた後に主スイツチ Qlをオンさせる。

[0109] このようにアクティブクランプ方式を採用した直流変換装置においても、誤差検出回路 15、制御回路 17a、ソフトスタートコンデンサ充放電回路 19、ソフトスタートコンデンサ Css、電圧監視回路 21、ラッチ回路 23、駆動信号オン Zオフ回路 25aを設けたので、第 1実施例と略同様に動作し、第 1実施例の効果と同様な効果が得られる。

[0110] また、トランス Taの 1次卷線 P1に直列に接続されるインダクタンスの値を大きくし、主スィッチ Q 1がオン時に蓄えられるエネルギーをトランス Taを介して 2次側に還流するため、効率が良くなる。また、ダイオード D5及びダイオード D6により、主スィッチ Q 1のオン、オフ期間に 2次側電流が流れて連続的となる。このため、コンデンサ C5のリップル電流も減少する。

[0111] 補助トランスをトランス Taに結合したトランスの構成例を図 14に示す。図 14に示すトランスは、矩形状の外形を有するコア 30を備え、コア 30には磁路 31a, 31b, 31cを構成するように磁路の長手方向に平行に長形の間隙 32a, 32bが形成されて、る。磁路 31bを構成するコア部 30aには、 1次卷線 P1と 3次卷線 S2とが近接して卷回されている。これにより、 1次及び 3次卷線間にわずかなリーケージインダクタンスを持たせ、また、コア 30にはパスコア 30cとギャップ 31が形成され、外周コアには 2次卷線 S1が卷回されている。即ち、ノスコア 30cにより、 1次卷線 P1と 2次卷線 S1を疎結合させることにより、リーケージインダクタンスを大きくしている。このリーケージインダクタンスをリアタトル（図示せず）の代替として、る。

[0112] また、外周コア上で且つ 1次卷線 P1と 2次卷線 S1との間に、凹部 30bが 2箇所形成されている。この凹部 30bにより、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和するので、コア損失を低減できる。

[0113] このように、トランスのコアの形状と卷線の工夫により、トランス Taとリアタトルのエネルギーを 2次側に帰還する補助トランスとを一つのコア 30に結合し、パスコア 30cを設けることにより、大きなリーケージインダクタンスを得て、トランス部分とリアタトルとを結合したので、直流変換装置を小型化、低価格ィ匕することができる。

[0114] なお、本実施例では、トランス Taの 1次卷線 P1の両端に、補助スィッチ Q2とコンデンサ C2とからなる直列回路を接続したが、この直列回路は、例えば、主スィッチ Q1 の両端に接続しても良い。

[0115] また、本実施例では、主スィッチ Q1に寄生コンデンサのみを有していた力主スィツチ Q 1の両端にさらにコンデンサを接続しても良、。

[0116] 第 7実施例

図 15は第 7実施例の直流変換装置に設けられた制御回路の具体的な回路構成図である。図 15では、制御回路 17dが、軽負荷時に主スィッチ (補助スィッチ Q 10がある場合にはこれも含む。）のスイッチング周波数が低下するように制御することを特徴とする。

[0117] 図 15に示す誤差検出回路 15aは、誤差増幅器 151からなる。誤差増幅器 151は、出力電圧 Voutがー端子に入力され、基準電圧 V が +端子に入力され、出力電圧

ref

Voutと基準電圧 V との誤差電圧信号を生成してこの誤差電圧信号をフィードバッ

ref

ク信号 FBとしてコンパレータ 175に出力する。

[0118] 制御回路 17dは、コンパレータ 173、 VC0174,コンパレータ 175からなる。コンパレータ 173は、誤差増幅器 151からのフィードバック信号 FBが-端子に入力され、基準電圧ェ (所定の基準値に対応)が +端子に入力され、出力端子と電源 Vccとの間に抵抗 Rcが接続され、フィードバック信号 FBが基準電圧 V以下になった場合に軽負荷であると判定して、例えば Hレベルを VCO 174に出力する。

[0119] VC0174は、電圧値に応じた周波数を持つ信号を発生する電圧制御発振器であり、コンパレータ 173から Hレベルを入力したとき、即ち、フィードバック信号 FBが基準電圧 V以下になった場合に、誤差増幅器 151からの誤差電圧信号の電圧値に応じてスイッチング周波数を低下させた三角波信号を生成する。

[0120] コンパレータ 175は、誤差増幅器 151からのフィードバック信号 FBが +端子に入力され、 VC0174からの三角波信号が-端子に入力され、フィードバック信号 FBの値が三角波信号の値以上のときにオンで、フィードバック信号 FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号を駆動信号オン Zオフ回路 23に出力する。

[0121] 次に、軽負荷時に、スイッチング周波数を低下させる動作について説明する。まず、誤差検出回路 15aは、出力電圧 Voutと基準電圧 V との誤差からなる誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号 FBとしてコンパレータ 173に出力する。ここで、フォワード制御方式では、軽負荷時には、図 16に示すように、フィードバック信号力 SFB1から FB2へ低下して!/、き、パルス信号のオン Zオフのディーティ力 S小さくなる。また、コンパレータ 173は、フィードバック信号 FBが基準電圧 V以下になった場合に、軽負荷時であると判定して、例えば Hレベルを VC0174に出力する

[0122] 次に、 VC0174は、フィードバック信号 FBが基準電圧 V以下になった場合に、即ち、軽負荷である場合に、誤差検出回路 15aからの誤差電圧信号の電圧値に応じてスイッチング周波数を低下させた三角波信号を生成する。例えば、図 17に示すように、フィードバック信号 FBの電圧が V , Vのように低下していくに従って、スィッチン

1 2

グ周波数を f , f のように低下させていく。このことは、図 19に示すように、通常では、

1 2

スイッチング周波数が例えば lOOZkHzであり、軽負荷時には負荷率に応じてスイツチング周波数を低下させることに相当する。

[0123] 次に、コンパレータ 175は、 VC0174からの三角波信号と誤差検出回路 15aからのフィードバック信号 FBとを入力し、図 16に示すようにフィードバック信号 FBの値が三角波信号の値以上のときにオンで、フィードバック信号 FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号を出力する。

[0124] 図 18に示すように、フィードバック信号 FBの値が Vの場合には、電圧 Vに対応する周波数 f の三角波信号により、周波数 f のパルス信号が生成され、フィードバック信号 FBの値が電圧 Vの場合には、電圧 Vに対応する周波数 f の三角波信号により

2 2 2

、周波数 f のノルス

2 信号が生成される。即ち、軽負荷時には、スイッチング周波数を低下するので、さらにスイッチング損失を低減することができる。

[0125] また、 VC0174において、図 19に示すように、スイッチング周波数の下限を可聴周波数よりわずかに高い周波数 (例えば 20KHz)に設定し、負荷率に応じてこの周波数まで低下した場合には、 PWM変調により制御し、さらに、周波数が低下した場合には、間欠動作に移行させる。また、スイッチング周波数を、図 20に示すように制御するようにしても良い。

[0126] なお、本発明は、第 1実施例乃至第 7実施例の直流変換装置に限定されることなく、実施例 1乃至第 7実施例の直流変換装置の 2つ以上の実施例を組み合わせたものにも適用可能であるのは勿論である。例えば、本発明は、第 5実施例と第 6実施例と第 7実施例とを組み合わせたものであっても良、。

[0127] 発明の効果

本発明によれば、間欠動作制御手段がソフトスタートコンデンサの充電期間又は放電期間又は充放電期間を用いて間欠動作の間欠周期の最小周期を規定するので、間欠動作時の間欠周波数が可聴周波数領域に入らないように制御することができ、これによつて、間欠動作時のトランス等力も発生する音を低減することができる。

[0128] 産業上の利用可能性

本発明は、 DC— DC変換型の電源回路や AC— DC変換型の電源回路に適用可能である。

Claims

請求の範囲

[1] 直流変換装置であって、直流電源にトランスの 1次卷線を介して接続された主スィツチをオン Zオフさせ、トランスの 2次卷線の電圧を整流平滑回路で整流平滑して直流の出力電圧を得るものが、

前記出力電圧と基準電圧との誤差を誤差検出信号として検出する誤差検出手段と前記誤差検出手段の誤差検出信号に基づき前記主スィッチを所定のスイッチング周波数を持つ信号によりオン Zオフさせる制御手段と、

前記直流電源が起動するときに前記出力電圧を緩やかに上昇させるためのソフトスタートコンデンサ及びこのソフトスタートコンデンサの充放電を行なう充放電手段を有するソフトスタート手段と、

前記誤差検出手段の誤差検出信号に基づき前記主スィッチの間欠動作を行なうと共に前記ソフトスタートコンデンサの充電期間又は放電期間又は充放電期間を用いて前記間欠動作の間欠周期の最小周期を規定する間欠動作制御手段とを具備することを特徴とする直流変換装置。

[2] 直流変換装置であって、直流電源にトランスの 1次卷線を介して接続された主スィツチとトランスの 1次卷線の両端又は主スィッチの両端に接続され且つコンデンサ及び補助スィッチ力なる直列回路の補助スィッチとを交互にオン Zオフさせ、トランスの 2次卷線の電圧を整流平滑回路で整流平滑して直流の出力電圧を得るものが、前記出力電圧と基準電圧との誤差を誤差検出信号として検出する誤差検出手段と前記誤差検出手段の誤差検出信号に基づき前記主スィッチと前記補助スィッチとを所定のスイッチング周波数を持つ信号により交互にオン Zオフさせる制御手段と、前記直流電源が起動するときに前記出力電圧を緩やかに上昇させるためのソフトスタートコンデンサ及びこのソフトスタートコンデンサの充放電を行なう充放電手段を有するソフトスタート手段と、

前記誤差検出手段の誤差検出信号に基づき前記主スィッチ及び前記補助スィッチの間欠動作を行なうと共に前記ソフトスタートコンデンサの充電期間又は放電期間又は充放電期間を用いて前記間欠動作の間欠周期の最小周期を規定する間欠動作制御手段と

を具備することを特徴とする直流変換装置。

[3] 請求項 1記載の直流変換装置であって、

前記間欠動作制御手段は、

前記ソフトスタートコンデンサの電圧を第 1の閾値とこの第 1の閾値よりも大きい第 2の閾値で監視して電圧監視信号を出力する電圧監視手段と、

前記電圧監視手段の電圧監視信号と前記誤差検出手段の誤差検出信号に基づきラッチ信号を生成するラッチ手段と、

前記ラッチ手段のラッチ信号に基づき前記制御手段の出力をオン Zオフさせるための駆動信号を生成する駆動信号オン Zオフ手段とを有し、

前記ラッチ手段は、前記ラッチ信号により前記充放電手段を制御し、前記ソフトスタートコンデンサの充電期間又は放電期間又は充放電期間を用いて前記間欠動作の間欠周期の最小周期を規定する

ことを特徴とする直流変換装置。

[4] 請求項 2記載の直流変換装置であって、

前記間欠動作制御手段は、

ことを特徴とする直流変換装置。

[5] 請求項 3記載の直流変換装置であって、前記充放電手段は、前記ラッチ手段のラッチ信号により前記ソフトスタートコンデンサの放電を開始し、

前記ソフトスタートコンデンサの電圧が前記第 1の閾値になつたときに前記ソフトスタートコンデンサの充電を開始し、

前記ソフトスタートコンデンサの電圧が前記第 2の閾値になったときに前記ソフトスタートコンデンサの放電を開始し、

前記ソフトスタートコンデンサの充放電を繰り返す

ことを特徴とする直流変換装置。

[6] 請求項 4記載の直流変換装置であって、

前記充放電手段は、前記ラッチ手段のラッチ信号により前記ソフトスタートコンデンサの放電を開始し、

前記ソフトスタートコンデンサの充放電を繰り返す

ことを特徴とする直流変換装置。

[7] 請求項 3記載の直流変換装置であって、

前記ラッチ手段は、前記誤差検出手段の誤差検出信号が間欠動作に移行するための所定値以上の場合には前記ラッチ信号を前記駆動信号オン Zオフ手段及び前記充放電手段に出力し、

前記ソフトスタートコンデンサの電圧が前記第 2の閾値に達したときに前記誤差検出信号が前記所定値未満である場合には前記ラッチ信号を前記駆動信号オン Zォフ手段及び前記充放電手段に出力しな!ヽ

ことを特徴とする直流変換装置。

[8] 請求項 4記載の直流変換装置であって、

ことを特徴とする直流変換装置。

[9] 請求項 3記載の直流変換装置であって、

前記ソフトスタートコンデンサの電圧が前記第 1の閾値に達したときに前記誤差検出信号が前記所定値未満である場合には前記第 1の閾値力前記第 2の閾値に達するまで前記ラッチ信号を前記駆動信号オン Zオフ手段及び前記充放電手段に出力しない

ことを特徴とする直流変換装置。

[10] 請求項 4記載の直流変換装置であって、

ことを特徴とする直流変換装置。

[11] 請求項 3記載の直流変換装置であって、

前記ラッチ手段は、前記誤差検出手段の誤差検出信号が間欠動作に移行するための所定値を越える場合には前記ラッチ信号を前記駆動信号オン Zオフ手段及び前記充放電手段に出力し、

前記ソフトスタートコンデンサの電圧が前記第 1の閾値に達したときに前記誤差検出信号が前記所定値である場合には前記第 1の閾値力前記第 2の閾値に達するまで前記ラッチ信号を前記駆動信号オン Zオフ手段及び前記充放電手段に出力せず前記充放電手段は、前記ソフトスタートコンデンサの電圧が前記第 1の閾値になつたときには、前記誤差検出手段の誤差検出信号が前記所定値になるまで前記ソフトスタートコンデンサの電圧を前記第 1の閾値に維持する

ことを特徴とする直流変換装置。

[12] 請求項 4記載の直流変換装置であって、

ことを特徴とする直流変換装置。

[13] 請求項 2記載の直流変換装置であって、

前記トランスの 1次卷線と前記主スィッチとの間に接続されたリアタトルと、前記トランスに直列に接続され、前記主スィッチがオン時に前記リアタトルに蓄えられたエネルギーを前記主スィッチがオフ時に 2次側に還流させる補助トランスと、をさらに具備することを特徴とする直流変換装置。

[14] 請求項 4記載の直流変換装置であって、

[15] 請求項 13記載の直流変換装置であって、

前記リアタトルは、前記トランスのコアに疎結合させて卷回された前記トランスの 1次卷線及び 2次卷線間のリーケージインダクタンス力なり、前記トランスのコアには前記トランスの 1次卷線と前記補助トランスの 2次卷線とが密結合させて卷回されてなることを特徴とする直流変換装置。

[16] 請求項 14記載の直流変換装置であって、

[17] 前記制御手段は、軽負荷時に前記スイッチング周波数を低下させることを特徴とする請求項クレーム 1記載の直流変換装置。

[18] 前記制御手段は、軽負荷時に前記スイッチング周波数を低下させることを特徴とする請求項クレーム 2記載の直流変換装置。

[19] 請求項 1記載の直流変換装置であって、

前記制御手段は、

前記誤差検出手段力の前記誤差検出信号の値が所定の基準値に達したときに前記誤差検出信号の値に応じて前記スイッチング周波数を低下させる周波数制御信号を生成する周波数制御手段と、

前記出力電圧に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記スイッチング周波数を低下させたパルス信号を生成するパルス幅制御手段と、

を備える

ことを特徴とする直流変換装置。

[20] 請求項 2記載の直流変換装置であって、

前記制御手段は、

を備える

ことを特徴とする直流変換装置。