WO2005025052A1 - 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法 - Google Patents

広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法 Download PDF

Info

Publication number
WO2005025052A1
WO2005025052A1 PCT/JP2004/011506 JP2004011506W WO2005025052A1 WO 2005025052 A1 WO2005025052 A1 WO 2005025052A1 JP 2004011506 W JP2004011506 W JP 2004011506W WO 2005025052 A1 WO2005025052 A1 WO 2005025052A1
Authority
WO
WIPO (PCT)
Prior art keywords
modulation
pll
timing
wideband
signal
Prior art date
Application number
PCT/JP2004/011506
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Yoshikawa
Syunsuke Hirano
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/529,539 priority Critical patent/US7333789B2/en
Priority to EP04771491A priority patent/EP1657813A4/en
Publication of WO2005025052A1 publication Critical patent/WO2005025052A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop

Definitions

  • the present invention relates to a wideband modulation PLL, a timing error correction system for the wideband modulation PLL, a timing correction method, and a method for adjusting a wireless communication apparatus including the wideband modulation PLL.
  • PLL modulation generally requires low cost, low power consumption, good noise characteristics, and modulation accuracy.
  • PLL band frequency band of the PLL
  • modulation band frequency band of the modulation signal
  • FIG. 10 is a schematic configuration diagram showing a conventional wideband modulation PLL.
  • the conventional wideband modulation PLL consists of a voltage-controlled oscillator (VCO) 1 whose oscillation frequency changes according to the voltage input to the control voltage terminal (Vt), and an output from VCO1.
  • VCO voltage-controlled oscillator
  • a frequency divider 2 that divides the frequency of the RF modulated signal to be divided
  • a phase comparator 3 that compares a phase of an output signal of the frequency divider 2 with a reference signal and outputs a signal corresponding to a phase difference
  • P includes a loop filter 4 that averages the output signal of the comparator
  • P has a modulation sensitivity table 7 that outputs a modulation signal based on modulation data, and the gain is adjusted according to the gain control signal from the control unit 6.
  • the D / A converter 10 converts the output signal of the modulation sensitivity table 7 to an analog voltage while performing the delta-sigma modulation on the signal obtained by adding the output signal of the modulation sensitivity table 7 and the channel selection information, and divides it as a dividing ratio.
  • Dell Output to Periodic Unit 2 It includes a Tsigma modulator 9 and an A / D converter 11 that converts an input voltage value to the control terminal Vt into a digital value and outputs the digital value to the control unit 6.
  • This two-point modulation generally requires that the timing between the two points match, and if a timing difference occurs between the two points, the modulation accuracy such as EVM (Error Vector Magnitude) deteriorates. there were. If there is no timing between these two points, EVM becomes 0, but as the deviation (delay time between the two points) becomes larger, EVM becomes larger (deteriorates).
  • EVM Error Vector Magnitude
  • Patent Document 1 U.S. Patent No. 6, 211, 747
  • the present invention has been made in view of the above-described conventional circumstances, and has a wideband modulation PLL with improved modulation accuracy, a timing error correction system for the wideband modulation PLL, a timing error correction method, and a radio having the wideband modulation PLL.
  • the purpose is to provide a method for adjusting communication devices.
  • the wideband modulation PLL of the present invention includes: a voltage controlled oscillator; a frequency divider for dividing an output signal of the voltage controlled oscillator; a phase comparator for comparing an output of the frequency divider with a reference signal; A PLL unit including a loop filter for averaging the output of the modulator, and a first modulation input unit for inputting a first modulation signal to a first position of the PLL unit based on the input modulation data. A second modulation input unit that inputs a second modulation signal to a second position different from the first position of the PLL unit based on the modulation data.
  • the first modulation signal input to the position is added to the second modulation signal at the second position, and adjusts the modulation timing of the first modulation signal and the second modulation signal.
  • One of the units is configured to input the modulation signal to the PLL unit with the phase of the modulation data reversed.
  • one of the first modulation section and the second modulation section has an inverter for making the phase of the modulation data opposite.
  • at least one of the first modulation section and the second modulation section has a delay circuit for adjusting an output timing of the modulation signal.
  • the first modulation input section generates a frequency division ratio of the frequency divider as the first modulation signal, and outputs the frequency division ratio to the frequency divider;
  • the modulation input section outputs a second modulation signal to the input side of the voltage controlled oscillator.
  • the wideband modulation PLL of the present invention further includes a timing control unit that generates a modulation timing control signal for adjusting the modulation timing of the first modulation signal and the second modulation signal.
  • the timing control section generates the modulation timing control signal based on an input signal of the voltage controlled oscillator. In the wideband modulation PLL of the present invention, the timing control section generates the modulation timing control signal based on an output signal of the voltage controlled oscillator.
  • the wideband modulation PLL of the present invention further includes a measuring device that demodulates an output signal of the PLL unit and calculates an amplitude value; a calculation unit that calculates a timing error based on the amplitude value obtained by the measurement unit; A storage unit for storing a timing setting value for controlling the timing of at least one of the first modulation input unit and the second modulation input unit obtained based on a timing error; The modulation input section and the second modulation input section control the modulation timing based on a set value set in the storage section.
  • modulation accuracy can be improved by inputting signals of opposite phases to two different points in PLL, detecting a timing error, and setting a timing to correct the error.
  • the present invention provides a modulation system provided with the wideband modulation PLL.
  • the present invention also provides a wireless communication device including a wideband modulation PLL.
  • the wideband modulation PLL timing correction system of the present invention includes: the wideband modulation PLL; and a measurement unit that demodulates an output signal of the wideband modulation PLL and calculates an amplitude value.
  • a calculating unit that calculates a timing error between the first modulation signal and the second modulation signal based on the amplitude value obtained by the first modulation input unit and the first modulation input unit that is calculated based on the timing error.
  • a storage unit for storing a timing set value for controlling at least one modulation timing of the second modulation input unit.
  • the timing correction system of the wideband modulation PLL of the present invention includes a wideband modulation P, a measurement unit that demodulates the output signal of the wideband modulation PLL and detects a value indicating the modulation accuracy, and outputs the output signal of the PLL unit.
  • a measuring device for demodulating and calculating an amplitude value wherein the wideband modulation PLL comprises a voltage controlled oscillator, a frequency divider for dividing an output signal of the voltage controlled oscillator, and an output of the frequency divider.
  • a PLL unit including a phase comparator for comparing with a reference signal, a loop filter for averaging the output of the phase comparator, and a first position at a first position of the PLL unit based on the input modulation data.
  • a first modulation input unit for inputting a modulation signal; and a second modulation input unit for inputting a second modulation signal to a second position different from the first position of the PLL unit based on the modulation data.
  • An arithmetic unit for calculating a timing error based on the timing error, and controlling an output time of at least one of the first modulation input unit and the second modulation input unit obtained based on the timing error to adjust the modulation timing.
  • a storage unit that stores a timing set value, wherein the first modulation input unit and the second modulation input unit have a timing error based on the previous timing set value set in the storage unit. It is controlled so as to be corrected.
  • a timing error correction method is a timing error correction method for a wideband modulation PLL, comprising: inputting modulation data having opposite phases to two different points of the PLL; and performing modulation based on the modulation data. Adding a signal; detecting a timing error between each of the modulated signals based on the added modulated signal; and two-point modulation input to the PLL based on the detected timing error. Correcting at least one of the output timings.
  • An adjustment method for a wireless communication device is a modulation timing adjustment method for a wireless communication device including a wideband modulation PLL that modulates two different points of a PLL, wherein the modulation timing of the wideband modulation PLL is set.
  • the modulation timing setting step includes inputting modulation data having opposite phases to two different points of the PLL, and outputting a modulation signal of the wideband modulation PLL based on the modulation data. Demodulating the modulation signal of the wideband modulation PLL to obtain an amplitude value; detecting a timing error between each of the modulation signals based on the amplitude value; Setting the timing set value in the storage unit, and based on the set timing set value, the two-point modulation input to the PLL. And a step of correcting one of the timing even without.
  • a small-sized, low-cost wireless communication device with good modulation accuracy can be provided.
  • the method for adjusting a wireless communication device is a method for adjusting a wireless communication device including a wideband modulation PLL that applies modulation to two different points of a PLL, the method comprising: setting a modulation timing of the wideband modulation PLL.
  • the modulation timing setting step includes: inputting modulation data to two different points of a PLL; outputting a modulation signal of the wideband modulation PLL based on the modulation data; and The modulation signal is demodulated to detect a value indicating the degree of modulation, Detecting a timing error between the respective modulation signals based on a value indicating the modulation accuracy, and setting a timing setting value in a storage unit provided in the wideband modulation PLL; Correcting the timing of at least one of the two-point modulation input to the PL based on the set timing value.
  • a small-sized, low-cost wireless communication device with good modulation accuracy can be provided.
  • a wideband modulation PLL having improved modulation accuracy
  • a timing error correction system for the wideband modulation PL a timing error correction method
  • a method for adjusting a wireless communication apparatus including the wideband modulation PLL it is possible to provide a wideband modulation PLL having improved modulation accuracy, a timing error correction system for the wideband modulation PL, a timing error correction method, and a method for adjusting a wireless communication apparatus including the wideband modulation PLL.
  • FIG. 1 is a schematic configuration diagram showing a wideband modulation PLL for explaining a first embodiment of the present invention.
  • FIG. 2 is a diagram showing the waveforms of the output signal 13 1 of the filter 106, the output signal 13 2 of the loop filter 103, and the output signal 133 of the adder 133.
  • FIG. 3 is a diagram showing waveforms of the output signal 13 1 of the filter 106, the output signal 13 2 of the loop filter 10 3, and the output signal 13 3 of the adder 13.
  • FIG. 4 is a diagram showing a transfer function of PLL.
  • FIG. 5 is a diagram showing waveforms of the output signal 13 1 of the filter 106, the output signal 13 2 of the loop filter 10 3, and the output signal 13 3 of the adder 13.
  • FIG. 6 is a diagram illustrating a time t at which the voltage V of the output signal 133 at the frequencies ⁇ 0 and f1 is minimum.
  • FIG. 5 is a schematic configuration diagram showing a wideband modulation PLL for describing a second embodiment of the present invention.
  • FIG. 8 is a schematic configuration diagram showing a wideband modulation PLL for describing a third embodiment of the present invention.
  • FIG. 9 is a schematic configuration diagram showing a wideband modulation PLL for describing a fourth embodiment of the present invention.
  • FIG. 10 is a schematic configuration diagram showing a conventional wideband modulation PLL.
  • reference numeral 101 is a VCO
  • 102 is a frequency divider
  • 103 is a phase comparator
  • 104 is a loop filter
  • 105 is an adder
  • 106 is a filter
  • 107 is a division ratio generator
  • 108 is / 0 converter
  • 1 09 is 137 converter
  • 1 10 is delay control unit
  • 1 1 1, 1 1 2 is delay circuit
  • 1 13 is inverter
  • 1 14 is input means
  • 1 15 is switch
  • 801 and 901 are measuring instruments
  • 802 and 902 are CPUs
  • 803 and 903 are memories
  • 811 and 911 are demodulators
  • 812 are calculators
  • 912 are detectors. is there.
  • FIG. 1 is a schematic configuration diagram showing a wideband modulation PLL for explaining a first embodiment of the present invention.
  • the wideband modulation PLL of the first embodiment includes a voltage controlled oscillator (hereinafter, VCO) 101 whose oscillation frequency changes according to a voltage input to a control voltage terminal, and a VCO 10
  • VCO voltage controlled oscillator
  • the frequency divider 105 which divides the frequency of the RF modulated signal 124 output from 1, is compared with the frequency of the output signal of the frequency divider 105 and the reference signal 123, and a signal is output according to the phase difference
  • a loop filter 103 for averaging the output signal of the phase comparator 104.
  • the wideband modulation PLL of the first embodiment includes input means 114 for inputting phase modulation data 121 and an inverter 1 1 3 for inverting the phase of phase modulation data 121 input from input means 114.
  • One of the delay circuit 111 that controls the output time of the phase modulation data 121 or the output of the inverter (inverted phase modulation data), and the output of the inverter 113 and the phase modulation data 121 A switch 1 15 for connecting one to the delay circuit 1 1 1, and a division ratio for outputting a division ratio to the divider 105 based on the output of the delay circuit 1 1 1 and the carrier frequency data 122.
  • a generation unit 107 is a generation unit 107.
  • the wideband modulation PLL of the first embodiment includes a delay circuit 1 12 for controlling the output time of the phase modulation data 12 1, which is the other input destination of the input means 114, and a delay circuit 1 1 DZA converter 109 that converts the output of 2 into an analog signal, and D / A conversion Filter 106 for removing harmonic components from the output of the filter 109, adder 102 for adding the output of the loop filter 103 and the output of the filter 106, and calo calculator 1
  • An AZD converter 108 for converting an analog output of O2 into a digital signal, and a delay control unit 110 for controlling two delay circuits 111, 112 are provided.
  • switch 115 is switched to select terminal a, and phase modulation data 122 is input to delay device 111.
  • the delay unit 111 adjusts a predetermined output time, a division ratio generation unit generates a division ratio for the divider 105, and modulates PLL. This modulation is preferably within the PLL band.
  • phase modulation data 121 from the input means 114 is also inputted to the delay circuit 112.
  • the delay circuit 1 1 2 adjusts the input phase modulated data 1 2 1 for a predetermined time, outputs the adjusted data, and outputs the adjusted data to the adder 10 2 via the 0/8 converter 1 09 and the filter 106.
  • the input signal of VCO 101 can be modulated. This modulation is preferably outside the PLL band.
  • the phase modulation data 1 2 1 is passed through an inverter 1 1 3, a delay circuit 1 1 1, a frequency division ratio generator 1 0 7, a frequency divider 1 0 5, a phase comparator 1 0 4, and a loop filter 1. Output from 0 3 as output signal 1 3 2.
  • the phase modulated data 121 is also input to the delay circuit 112, and is output as an output signal 131 from the filter 106 via the D / A converter 109.
  • the adder 102 adds the output signal 13 1 of the filter 106 and the output signal 13 2 of the loop filter 103 to output the output signal 133 of the adder 102.
  • the A / D converter 108 converts the output signal 133 of the adder 102 into a digital signal and inputs the digital signal to the delay control unit 110.
  • the delay control unit 110 The delay circuit 1 1 1 and the delay circuit 1 1 2 are controlled based on the output signal 13 3 of the adder 10 2 so that the timing of the output signal 13 1 and the output signal 13 2 match as much as possible. I do.
  • FIGS. 2 and 3 are diagrams showing waveforms of the output signal 13 1 of the filter 106, the output signal 13 2 of the loop filter 103 and the output signal 13 3 of the adder 13. .
  • the phase modulation data from the input means 122 is set to a sine wave. Since the inverter 1 13 is connected before the delay circuit 1 1 2, the phase of the signal input to the delay circuit 1 1 1 and the phase of the signal input to the delay circuit 1 1 2 are opposite to each other. Phase. That is, the output signal 131, which is output via the delay circuit 112, the DZA converter 109, and the filter 106, the delay circuit 111, the division ratio generation unit 107, the frequency divider The output signal 130 and the output signal 132 output through the phase comparator 104 and the loop filter 103 have phases opposite to each other. Therefore, when the timings of the output signal 13 1 and the output signal 13 2 match, the signal 13 3 added by the adder 10 2 becomes 0 as shown in FIG.
  • Signal 1 33 shows the characteristic of a sine wave.
  • the amplitude of the output signal 133 increases as the timing error between the output signal 131 and the output signal 132 increases. Therefore, by detecting the output signal 133 of the adder 102, the timing error between the output signal 131 and the output signal 132 can be obtained.
  • the AZD converter 108 digitally converts the output signal 133, and the delay control unit 110 calculates amplitude information from the digital signal output from the AZD converter 108, and based on the result, A control signal is output to the delay circuits 1 1 1 and 1 1 2.
  • the delay control unit 110 can correct the timing error in the two-point modulation by generating the control signal such that the amplitude of the output signal 133 of the adder 102 decreases.
  • FIG. 4 is a diagram illustrating a transfer function of the PLL.
  • the modulated signal applied to the frequency divider 305 is filtered by a low-pass filter as shown by the transfer function H (s) in FIG. Be killed. Further, the modulated signal applied to the VCO 101 is subjected to a high-pass filter as shown by a transfer function 1-H (s) in FIG.
  • the sine wave at the frequency f 0 when the transfer function H (s) intersects with l ⁇ H (s) can be selected as the input phase modulation data 1 2 1, the timing of the two-point modulation matches In this case, the value of the output signal 133 can be set to 0 as shown in FIG. However, it is difficult to select the frequency ⁇ 0 due to the variation of the loop filter 103 or the like. In practice, as shown in the frequency f 1 shown in FIG. Is input.
  • the delay compensator 110 calculates the time t at which the voltage V of the output signal 133 becomes minimum, and generates the control signals for the delay circuits 111 and 112. By doing so, the timing error can be corrected.
  • the phase modulation data input at the time of detecting the timing error is not limited to a sine wave, and may be any waveform. Narrow band phase modulation data is more preferable.
  • the delay circuit is provided on both the side that modulates the divider 105 and the side that modulates the VCO 101, but the delay circuit is provided on only one of them. Is also good. In this case, since the timing without the delay circuit is fixed, the timing error can be corrected by controlling the timing with the delay circuit. Further, inverter 115 may be provided on the side that modulates VC 1101 instead of being provided on the side that modulates frequency divider 105.
  • the wideband modulation PLL of the first embodiment signals having phases opposite to each other are input to two different points in the PLL, a timing error is detected, and the timing is set so as to correct the error. As a result, the modulation accuracy can be improved.
  • a wideband modulation PLL is used for, for example, a polar modulation system.
  • the present invention can be applied to a modulation system, a wireless communication device such as a mobile communication terminal or a wireless base station, and can provide a modulation system and a wireless communication device with improved modulation accuracy.
  • FIG. 7 is a schematic configuration diagram showing a wideband modulation PLL for describing a second embodiment of the present invention.
  • the same reference numerals are given to the portions that overlap with FIG. 1 described in the first embodiment.
  • the wideband modulation PLL of the second embodiment includes a demodulator 701, which demodulates the RF modulation signal 124, and the delay control unit 110 outputs the output of the demodulator 701, Based on this, the timing error is detected, and a control signal is output to the control circuits 111 and 112 to correct the timing error.
  • the wideband modulation PLL of the second embodiment signals having phases opposite to each other are input to two different points in the PLL, a timing error is detected, and the timing is set so as to correct the error. As a result, the modulation accuracy can be improved.
  • a wideband modulation PLL can be applied to, for example, a modulation system such as a polar modulation system, a radio communication device such as a mobile communication terminal or a radio base station, or the like.
  • a communication device or the like can be provided.
  • the wideband PLL of the present embodiment is applied to a wireless communication device, a configuration other than the demodulator 70 1 is provided in the transmission system of the wireless communication device, and the demodulator 70 1 is provided in a reception system. If shared, an A / D converter for error detection will not be required in the transmission system, so the circuit size of the wireless communication device will be reduced, and a compact, low-cost, and high-precision wireless communication device will be provided. Can be.
  • FIG. 8 is a schematic configuration diagram showing a wideband modulation PLL for describing a third embodiment of the present invention.
  • the same reference numerals are given to the portions that overlap with FIG. 1 described in the first embodiment.
  • the wideband modulation PLL includes a measuring device 80 having a demodulation unit 811 for demodulating the RF modulation signal 124 and a calculation unit 812 for calculating the amplitude value. 1 and a CPU 802 and a memory 803 for setting the setting values of the delay circuits 111 and 112 using software based on the amplitude value detected by the measuring device 801. Delay circuit 1 1 1 and 1 1 2
  • the output time is controlled based on the set value, and the timing error is corrected.
  • the wideband modulation PLL of the third embodiment signals having phases opposite to each other are input to two different points in the PLL, a timing error is detected, and the timing is set so as to correct the error. As a result, the modulation accuracy can be improved. Further, such a wideband modulation PLL can be applied to, for example, a modulation system such as a polar modulation system, a radio communication device such as a mobile communication terminal or a radio base station, or the like. A communication device or the like can be provided.
  • a modulation system such as a polar modulation system
  • a radio communication device such as a mobile communication terminal or a radio base station, or the like.
  • a communication device or the like can be provided.
  • the measuring device 8101 when the timing is adjusted, for example, when manufacturing a wideband modulation PLL or when manufacturing a wireless communication device such as a mobile wireless device or a wireless base station having the wideband modulation PLL.
  • a wideband modulation PLL By connecting to a wideband PLL and measuring the amplitude value, it is not necessary to provide a delay control circuit inside the wideband modulation PLL, so the circuit size of the wideband modulation PLL can be reduced, and the size and cost can be reduced. Accordingly, it is possible to provide a wideband modulation PLL, a wireless communication device, and the like and a method of adjusting the same that have good modulation accuracy.
  • a wireless communication device a wireless communication device, and the like and a method of adjusting the same that have good modulation accuracy.
  • FIG. 9 is a schematic configuration diagram showing a wideband modulation PLL for explaining a fourth embodiment of the present invention.
  • the same reference numerals are given to the portions that overlap with FIG. 8 described in the third embodiment.
  • the wideband modulation PLL includes a demodulation unit 911 for demodulating the RF modulation signal 124 and a detection unit for detecting values indicating modulation accuracy such as EVM and phase error.
  • CPU 9 that includes a measuring device 9101 having 912 and sets the setting values of the delay circuits 1 1 1 and 1 12 using software based on the value indicating the modulation accuracy detected by the measuring device 9 0 2 and a memory 90 3.
  • the output times of the delay circuits 1 1 1 and 1 1 2 are controlled based on the set value set in the memory 9 03.
  • a modulation error can be improved by detecting a timing error and setting a timing so as to correct the error.
  • Such a wideband modulation PLL can be applied to, for example, a modulation system such as a polar modulation system, a radio communication device such as a mobile communication terminal or a radio base station, or the like. Equipment and the like can be provided.
  • the measuring instrument 901 is provided outside, that is, only when adjusting the timing, such as when manufacturing a wideband modulation PLL or a wireless communication device such as a mobile radio or a radio base station having the wideband modulation PLL.
  • a wideband PLL By connecting to a wideband PLL and directly calculating the value indicating the modulation accuracy, a delay control circuit and an inverter are not required inside the wideband modulation PLL, so the circuit scale of the wideband modulation PLL is reduced, resulting in low cost and small size. It is possible to provide a wideband modulation PLL, a radio communication device, and the like having excellent modulation accuracy and an adjustment method thereof.
  • the broadband modulation PLL and the timing error correction method of the present invention have the effect of controlling the timing by detecting the timing error to improve the modulation accuracy, and have the effect of improving the modulation system, the wireless communication of a mobile communication terminal, a wireless base station, or the like. It is useful for communication devices.

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本発明の課題は、変調精度が向上した広帯域変調ＰＬＬ、広帯域変調ＰＬＬのタイミング誤差補正システム、タイミング誤差補正方法および広帯域変調ＰＬＬを備えた無線通信装置の調整方法を提供することである。　電圧制御発振器（１０１）と、分周器（１０５）と、位相比較器（１０４）と、ループフィルタ（１０３）とを含むＰＬＬ部を備え、位相変調データ（１２１）に基づき、分周器（１０５）の分周比を制御して変調を加えるとともに電圧制御発振器（１０１）の入力電圧を制御して変調を加える。分周比制御用の位相変調データと、電圧制御発振器（１０１）の入力電圧用の位相変調データは、一方の位相変調データはインバータ（１１３）を用いて逆位相となり、遅延制御回路（１１０）はフィルタ（１０６）およびループフィルタ（１０３）の出力信号（１３１）および（１３２）を加算した信号（１３３）に基づいてタイミング誤差を検出し、遅延回路（１１１）および（１１２）でタイミングを制御してタイミング誤差を補正する。

Description

明 細 書 広帯域変調 PL L、 広帯域変調 P L Lのタイミング誤差捕正システム、 変調タイ ミング誤差補正方法および広帯域変調 P L Lを備えた無線通信装置の調整方法
<技術分野 >
本発明は、 広帯域変調 P L L、 広帯域変調 P L Lのタイミング誤差補正システ ム、 タイミング補正方法、 および広帯域変調 P L Lを備えた無線通信装置の調整 方法に関するものである。 ぐ背景技術 >
P LL変調は、 一般に低コスト、 低消費電力、 良好なノイズ特性と変調精度が 求められる。 P LLで変調をかける場合、 変調精度を良くするためには変調信号 の周波数帯域 （変調帯域） 幅よりも PLLの周波数帯域 （P L L帯域） 幅を広く することが望ましい。
し力、しながら、 PLL帯域幅を広くすると、ノイズ特性の劣化を招く。そこで、 P L L帯域幅を変調帯域幅よりも狭く設定し、 P L L帯域内の変調と P L L帯域 外の変調を異なる 2箇所でかける 2点変調という技術が考案された （例えば、 特 許文献 1参照） 。
図 1 0は、 従来の広帯域変調 P L Lを示す概略構成図である。 図 10に示すよ うに、 従来の広帯域変調 P L Lは、 制御電圧端子（V t)に入力される電圧に応じ て発振周波数が変化する電圧制御発振器 （以下、 VCO) 1と、 VCO lから出 力される RF変調信号の周波数を分周する分周器 2と、 分周器 2の出力信号と基 準信号の位相を比較して位相差に応じた信号を出力する位相比較器 3と、 位相比 較器の出力信号を平均化するループフィルタ 4とを含む P に、 変調データに 基づいて変調信号を出力する変調感度テーブル 7と、 制御部 6からの利得制御信 号に応じて利得を調整しつつ変調感度テーブル 7の出力信号をアナログ電圧に変 換する D/A変換器 10と、 変調感度テーブル 7の出力信号とチャネル選択情報 を加算した信号にデルタシグマ変調をかけ分周比として分周器 2へ出力するデル タシグマ変調器 9と、 制御端子 V tへの入力電圧値をディジタル値に変換して制 御部 6に出力する A/D変換器 1 1とを備えている。
この 2点変調は、 一般的に 2点間のタイミングがー致していなければならず、 2点間でタイミング差が生じると E VM (Error Vector Magnitude) 等の変調精 度が劣化するという事情があった。 この 2点間のタイミングがない状態では E V Mは 0となるが、 ずれ （2点間の遅延時間） が大きいほど、 E VMが大きくなる (劣化する） 。
しかしながら、 上記従来の周波数シンセサイザにあっては、 このタイミング調 整をどのようにして行うかという具体的方法に関しては記載されていないため、 適切なタイミングの設定が困難であるという事情があった。
(特許文献 1 ) 米国特許 6， 2 1 1， 7 4 7号明細書
本発明は、 上記従来の事情に鑑みてなされたものであって、 変調精度が向上し た広帯域変調 P L L、 広帯域変調 P L Lのタイミング誤差補正システム、 タイミ ング誤差補正方法および広帯域変調 P L Lを備えた無線通信装置の調整方法を提 供することを目的とする。
<発明の開示 >
本発明の広帯域変調 P L Lは、 電圧制御発振器と、 前記電圧制御発振器の出力 信号を分周する分周器と、 前記分周器の出力と基準信号とを比較する位相比較器 と、 前記位相比較器の出力を平均化するループフィルタとを含む P L L部と、 入 力された変調データに基づき、 前記 P L L部の第 1の位置に第 1の変調信号を入 力する第 1の変調入力部と、 前記変調データに基づき、 前記 P L L部の前記第 1 の位置とは異なる第 2の位置に第 2の変調信号を入力する第 2の変調入力部と、 を備え、 前記 P L L部の第 1の位置に入力された前記第 1の変調信号は、 前記第 2の位置において、 前記第 2の変調信号と加算され、 前記第 1の変調信号と前記 第 2の変調信号との変調タイミングを調整するための変調タイミング調整時には、 前記第 1および前記第 2の変調入力部のいずれか一方は前記変調データの位相を 逆位相にして前記 P L L部に前記変調信号を入力するものである。 また、 本発明の広帯域変調 P L Lは、 前記第 1の変調部および前記第 2の変調 部のいずれか一方は、前記変調データの位相を逆位相にするインパータを有する。 また、 本発明の広帯域変調 P L Lは、 前記第 1の変調部および前記第 2の変調 部の少なくとも一方は、 前記変調信号の出力タイミングを調整する遅延回路を有 する。
また、 本発明の広帯域変調 P L Lは、 前記第 1の変調入力部は、 前記第 1の変 調信号として前記分周器の分周比を生成して前記分周器に出力し、 前記第 2の変 調入力部は前記電圧制御発振器の入力側に第 2の変調信号を出力するものである。 また、 本発明の広帯域変調 P L Lは、 前記第 1の変調信号と前記第 2の変調信 号との変調タイミングを調整するための変調タイミング制御信号を生成するタイ ミング制御部を更に備える。
また、 本発明の広帯域変調 P L Lは、 前記タイミング制御部は、 前記電圧制御 発振器の入力信号に基づいて前記変調タイミング制御信号を生成するものである。 また、 本発明の広帯域変調 P L Lは、 前記タイミング制御部は、 前記電圧制御 発振器の出力信号に基づいて、 前記変調タイミング制御信号を生成するものであ る。
また、 本発明の広帯域変調 P L Lは、 前記 P L L部の出力信号を復調して振幅 値を算出する測定器と、 前記測定部が求めた振幅値に基づいてタイミング誤差を 算出する演算部と、 前記タイミング誤差に基づいて求められる前記第 1の変調入 力部および前記第 2の変調入力部の少なくとも一方のタイミングを制御するタイ ミング設定値を記憶する記憶部と、 を更に備え、 前記第 1の変調入力部および前 記第 2の変調入力部は、 前記記憶部に設定された設定値に基づいて前記変調タイ ミングを制御するものである。
この構成により、 P L Lにおいて異なる 2点に、 互いに逆位相の信号を入力し てタイミング誤差を検出し、 この誤差を補正するようにタイミングを設定するこ とで、 変調精度を向上させることができる。
また、 本発明は、 前記広帯域変調 P L Lを備えた変調システムを提供するもの である。
この構成により、 変調精度が向上した変調システムを提供することができる。 また、 本発明は、 広帯域変調 P L Lを備えた無線通信装置を提供するものであ る。
この構成により、 変調精度が向上した無線通信装置を提供することができる。 本発明の広帯域変調 P L Lのタイミング補正システムは、 前記広帯域変調 P L Lと、 前記広帯域変調 P L Lの出力信号を復調して振幅値を算出する測定部と、 を備え、 前記広帯域変調 P L Lは、 前記測定部が求めた振幅値に基づいて前記第 1の変調信号と前記第 2の変調信号とのタイミング誤差を算出する演算部と、 前 記タイミング誤差に基づいて求められる前記第 1の変調入力部および前記第 2の 変調入力部の少なぐとも一方の変調タイミングを制御するタイミング設定値を記 憶する記憶部と、 を有する。
この構成により、 小型、 低コストで変調精度が良好な広帯域変調 P L Lを提供 することができる。
また、 本発明の広帯域変調 P L Lのタイミング補正システムは、 広帯域変調 P と、 前記広帯域変調 P L Lの出力信号を復調して、 変調精度を示す値を検出 する測定部と、 前記 P L L部の出力信号を復調して振幅値を算出する測定器と、 を備え、 前記広帯域変調 P L Lは、 電圧制御発振器と、 前記電圧制御発振器の出 力信号を分周する分周器と、 前記分周器の出力と基準信号とを比較する位相比較 器と、 前記位相比較器の出力を平均化するループフィルタとを含む P L L部と、 入力された変調データに基づき、 前記 P L L部の第 1の位置に第 1の変調信号を 入力する第 1の変調入力部と、 前記変調データに基づき、 前記 P L L部の前記第 1の位置とは異なる第 2の位置に第 2の変調信号を入力する第 2の変調入力部と、 前記測定器が求めた振幅値に基づいてタイミング誤差を算出する演算部と、 前記 タイミング誤差に基づいて求められる前記第 1の変調入力部および前記第 2の変 調入力部の少なくとも一方の出力時間を制御して変調タイミングを調整するタイ ミング設定値を記憶する記憶部と、 を有し、 前記第 1の変調入力部および前記第 2の変調入力部は、 前記記憶部に設定された前期タイミング設定値に基づいてタ ィミング誤差が補正されるように制御されるものである。
この構成により、 小型、 低コストで変調精度が良好な広帯域変調 P L Lを提供 することができる。 本発明のタイミング誤差補正方法は、 広帯域変調 P L Lにおけるタイミング誤 差補正方法であって、 P L Lの異なる 2点に対して、 互いに逆位相の変調データ を入力するステップと、 前記変調データに基づいた変調信号を加算するステップ と、 前記加算された変調信号に基づいて、 各々の前記変調信号間のタイミング誤 差を検出するステップと、 前記検出されたタイミング誤差に基づいて前記 P L L に入力する 2点変調のうち少なくとも一方の出力タイミングを補正するステップ と、 を備える。
この方法により、 P L Lにおいて異なる 2点に、 互いに逆位相の信号を入力し てタイミング誤差を検出し、 この誤差を補正するようにタイミングを設定するこ とで、 変調精度を向上させることができる。
本発明の無線通信装置の調整方法は、 P L Lの異なる 2点に変調を加える広帯 域変調 P L Lを備えた無線通信装置の変調タイミング調整方法であって、 前記広 帯域変調 P L Lの変調タイミングを設定するステップを備え、 前記変調タイミン グ設定ステップは、 P L Lの異なる 2点に対して、 互いに逆位相の変調データを 入力するステップと、 前記変調データに基づいて前記広帯域変調 P L Lの変調信 号を出力するステツプと、 前記広帯域変調 P L Lの変調信号を復調して振幅値を 求めるステップと、 前記振幅値に基づいて、 各々の前記変調信号間のタイミング 誤差を検出して、 前記広帯域変調 P L Lに設けられた記憶部にタイミング設定値 を設定するステップと、 前記設定されたタイミング設定値に基づいて、 前記 P L Lに入力する 2点変調のうち少なくとも一方のタイミングを補正するステップと、 を有する。
この方法により、 小型、 低コス トで変調精度が良好な無線通信装置を提供する ことができる。
また、 本発明の無線通信装置の調整方法は、 P L Lの異なる 2点に変調を加え る広帯域変調 P L Lを備えた無線通信装置の調整方法であって、 前記広帯域変調 P L Lの変調タイミングを設定するステップを備え、 前記変調タイミング設定ス テツプは、 P L Lの異なる 2点に対して変調データを入力するステップと、 前記 変調データに基づいて前記広帯域変調 P L Lの変調信号を出力するステップと、 前記広帯域変調 P L Lの変調信号を復調して変調度を示す値を検出、 と、 前記変調精度を示す値に基づいて、 各々の前記変調信号間のタイミング誤差 を検出して、 前記広帯域変調 P L Lに設けられた記憶部にタイミング設定値を設 定するステップと、 前記設定されたタイミング設定値に基づいて、 前記 P Lしに 入力する 2点変調のうち少なくとも一方のタイミングを補正するステップと、 を 有する。
この方法により、 小型、 低コス トで変調精度が良好な無線通信装置を提供する ことができる。
本発明によれば、 変調精度が向上した広帯域変調 P L L、 広帯域変調 P L の タイミング誤差補正システム、 タイミング誤差補正方法および広帯域変調 P L L を備えた無線通信装置の調整方法を提供することができる。
<図面の簡単な説明 >
図 1は、 本発明の第 1の実施形態を説明するための広帯域変調 P L Lを示す概 略構成図である。
図 2は、 フィルタ 1 0 6の出力信号 1 3 1、 ループフィルタ 1 0 3の出力信号 1 3 2および加算器 1 3 3の出力信号 1 3 3の波形を示す図である。
図 3は、 フィルタ 1 0 6の出力信号 1 3 1、 ループフィルタ 1 0 3の出力信号 1 3 2および加算器 1 3 3の出力信号 1 3 3の波形を示す図である。
図 4は、 P L Lの伝達関数を示す図である。
図 5は、 フィルタ 1 0 6の出力信号 1 3 1、 ループフィルタ 1 0 3の出力信号 1 3 2および加算器 1 3 3の出力信号 1 3 3の波形を示す図である。
図 6は、 周波数 ί 0および f 1における出力信号 1 3 3の電圧 Vが最小となる 時間 tを示す図である。
図 Ίは、 本発明の第 2の実施形態を説明するための広帯域変調 P L Lを示す概 略構成図である。
図 8は、 本発明の第 3の実施形態を説明するための広帯域変調 P L Lを示す概 略構成図である。
図 9は、 本発明の第 4の実施形態を説明するための広帯域変調 P L Lを示す概 略構成図である。 図 10は、 従来の広帯域変調 P L Lを示す概略構成図である。
なお、 図中の符号 101は VCO、 10 2は分周器、 103は位相比較器、 1 04はループフィルタ、 105は加算器、 1 06はフィルタ、 1 07は分周比生 成部、 108は /0変換器、 1 09は137 変換器、 1 10は遅延制御部、 1 1 1, 1 1 2は遅延回路、 1 1 3はィンバータ、 1 14は入力手段、 1 1 5はス イッチ、 70 1は復調器、 80 1、 901は測定器、 802、 902は CP U、 803、 903はメモリ、 8 1 1、 9 1 1は復調部、 8 1 2は算出部、 9 1 2は 検出部である。 <発明を実施するための最良の形態 >
(第 1の実施形態）
図 1は、 本発明の第 1の実施形態を説明するための広帯域変調 P L Lを示す概 略構成図である。 図 1に示すように、 第 1の実施形態の広帯域変調 P L Lは、 制 御電圧端子に入力される電圧に応じて発振周波数が変化する電圧制御発振器 （以 下、 VCO) 101と、 VCO 1 0 1から出力される RF変調信号 1 24の周波 数を分周する分周器 105と、 分周器 10 5の出力信号と基準信号 1 23の位相 を比較して位相差に応じた信号を出力する位相比較器 104と、 位相比較器 10 4の出力信号を平均化するループフィルタ 103とを有する P L Lを備える。 さらに、 第 1の実施形態の広帯域変調 P L Lは、 位相変調データ 1 21を入力 する入力手段 1 14と、 入力手段 1 14から入力された位相変調データ 1 2 1の 位相を反転するインバータ 1 1 3と、 位相変調データ 1 21またはインバータの 出力 （反転された位相変調データ） の出力時間を制御する遅延回路 1 1 1と、 ィ ンバータ 1 1 3の出力と位相変調データ 1 2 1とのいずれか一方を遅延回路 1 1 1に接続するスィッチ 1 1 5と、 遅延回路 1 1 1の出力およびキャリア周波数デ —タ 1 22に基づいて分周器 105に対して分周比を出力する分周比生成部 10 7とを備える。
また、 第 1の実施形態の広帯域変調 PL Lは、 入力手段 1 14のもう一方の入 力先である位相変調データ 1 2 1の出力時間を制御する遅延回路 1 1 2と、 遅延 回路 1 1 2の出力をアナログ信号に変換する DZA変換器 109と、 D/A変換 器 1 0 9の出力に対して高調波成分を落とすためのフィルタ 1 0 6と、 ループフ ィルタ 1 0 3の出力およびフィルタ 1 0 6の出力を加算する加算器 1 0 2と、 カロ 算器 1 0 2のアナログ出力をディジタル信号に変換する AZD変換器 1 0 8と、 2つの遅延回路 1 1 1、 1 1 2を制御する遅延制御部 1 1 0を備える。
次に、 本実施形態の広帯域変調 P L Lの通常の変調動作について説明する。 通 常動作時は、 スィッチ 1 1 5は端子 aを選択するように切換えられ、 位相変調デ ータ 1 2 1は遅延器 1 1 1に入力される。 遅延器 1 1 1では所定の出力時間調整 を行い、 分周比生成部で分周器 1 0 5に対する分周比を生成して、 P L Lに対し て変調をかける。 この変調は P L L帯域以内であることが好ましい。
また、 入力手段 1 1 4からの位相変調データ 1 2 1は、 遅延回路 1 1 2にも入 力される。 遅延回路 1 1 2は、 入力された位相変調データ 1 2 1に対して所定の 時間調整し、 出力し、 0 /八変換器1 0 9、 フィルタ 1 0 6を介して加算器 1 0 2に出力することで、 V C O 1 0 1の入力信号に対して変調をかけることができ る。 この変調は P L L帯域外であることが好ましい。
このようにして、 分周器 1 0 5の分周比と V C O 1 0 1の制御電圧を制御して 変調をかける、すなわち、 2点で変調をかけることで、広帯域変調が可能となる。 次に、 本実施形態の広帯域変調 P L Lの、 タイミング誤差補正動作について説 明する。 タイミング誤差補正動作時は、 スィツチ 1 1 5が端子 bを選択するよう に切換えられ、 位相変調データ 1 2 1はィンバータ 1 1 3を介して遅延回路 1 1 1に入力される。 したがって、 遅延回路 1 1 1に入力される位相変調データの位 相は、 位相変調データ 1 2 1と逆位相となる。 位相変調データ 1 2 1は、 ィンバ ータ 1 1 3、 遅延回路 1 1 1、 分周比生成部 1 0 7、 分周器 1 0 5、 位相比較器 1 0 4を介して、 ループフィルタ 1 0 3から出力信号 1 3 2として出力される。 一方、 位相変調データ 1 2 1は、 遅延回路 1 1 2にも入力され、 D /A変換器 1 0 9を介してフィルタ 1 0 6から出力信号 1 3 1として出力される。 加算器 1 0 2は、 フィルタ 1 0 6の出力信号 1 3 1とループフィルタ 1 0 3の出力信号 1 3 2とを加算して、 加算器 1 0 2の出力信号 1 3 3を出力する。
A/D変換器 1 0 8は、 加算器 1 0 2の出力信号 1 3 3をディジタル信号に変 換して、 遅延制御部 1 1 0に入力する。 遅延制御部 1 1 0は、 ディジタル変換さ れた加算器 1 0 2の出力信号 1 3 3に基づいて、 出力信号 1 3 1と出力信号 1 3 2のタイミングができるだけ一致するように、 遅延回路 1 1 1および遅延回路 1 1 2を制御する。
次に、 タイミング誤差検出 '補正方法の一例を説明する。 図 2、 図 3は、 フィ ルタ 1 0 6の出力信号 1 3 1、 ループフィルタ 1 0 3の出力信号 1 3 2および加 算器 1 3 3の出力信号 1 3 3の波形を示す図である。
まず、 入力手段 1 2 1からの位相変調データを正弦波に設定する。 遅延回路 1 1 2の前段にはィンバータ 1 1 3が接続されているので、 遅延回路 1 1 1に入力 される信号の位相と、 遅延回路 1 1 2に入力される信号の位相は、 互いに逆位相 となる。 すなわち、 遅延回路 1 1 2、 DZA変換器 1 0 9およびフィルタ 1 0 6 を介して出力される出力信号 1 3 1と、 遅延回路 1 1 1、 分周比生成部 1 0 7、 分周器 1 0 5、 位相比較器 1 0 4およびループフィルタ 1 0 3を経由して出力さ れる出力信号 1 3 2とは互いに逆位相となる。 したがって、 出力信号 1 3 1と出 力信号 1 3 2とのタイミングが合致している場合は、 図 2に示すように、 加算器 1 0 2で加算された信号 1 3 3は 0となる。
しかしながら、 ループフィルタ 1 0 3等のバラツキ等に起因して出力信号 1 3 1と出力信号 1 3 2とのタイミングがずれてしまう場合、 図 2に示すように、 加 算器 1 0 2の出力信号 1 3 3が正弦波の特性を示す。 この出力信号 1 3 3の振幅 は、出力信号 1 3 1と出力信号 1 3 2とのタイミング誤差が大きいほど増大する。 したがって、 加算器 1 0 2の出力信号 1 3 3を検出することで、 出力信号 1 3 1と出力信号 1 3 2とのタイミング誤差を求めることができる。 AZD変換器 1 0 8は、 この出力信号 1 3 3をディジタル変換し、 遅延制御部 1 1 0は、 AZD 変換器 1 0 8の出力のディジタル信号から振幅情報を算出し、 その結果に基づい て遅延回路 1 1 1および遅延回路 1 1 2に制御信号を出力する。 遅延制御部 1 1 0は、 この制御信号を、 加算器 1 0 2の出力信号 1 3 3の振幅が減少するように 生成することにより、 2点変調におけるタィミング誤差を補正することができる。 ここで、 図 4は、 P L Lの伝達関数を示す図である。 分周器 3 0 5にかけられ る変調信号は、 図 4の伝達関数 H ( s ) で示されるように低域通過フィルタがか けられる。 また、 V C O 1 0 1にかけられる変調信号は、 図 4の伝達関数 1—H ( s ) で示されるように高域通過フィルタがかけられる。
入力される位相変調データ 1 2 1として、 伝達関数 H ( s ) と l—H ( s ) の 交わるときの周波数 f 0における正弦波を選択することができれば、 2点変調の タイミングが合致している場合、 図 2に示すように、 出力信号 1 3 3の値を 0に することができる。 しかしながら、 ループフィルタ 1 0 3等のバラツキ等によつ て、 周波数 ί 0を選択することが困難であり、 実際には、 図 4に示す周波数 f 1 のように、 周波数 f 0とずれた周波数の正弦波が入力されることになる。
したがって、 それぞれの変調入力に対する利得に差が生じるため、 図 5に示す ように、 出力信号 1 3 1および出力信号 1 3 2のタイミングが合致している場合 でも、 出力信号 1 3 3の振幅は 0にはならない。 しかしながら、 このような場合 においても、 前述したように、 出力信号 1 3 1および出力信号 1 3 2のタイミン グがずれるにしたがって、 出力信号 1 3 3の振幅は大きくなる。 したがって、 遅 延補正部 1 1 0は、 図 6に示すように、 出力信号 1 3 3の電圧 Vが最小となる時 間 tを求め、 遅延回路 1 1 1および 1 1 2に対する制御信号を生成することで、 タイミング誤差を補正することができる。
なお、タイミング誤差検出時に入力される位相変調データは、正弦波に限らず、 任意の波形を用いることができる。 狭帯域の位相変調データであればより好まし い。 また、 遅延回路は、 分周器 1 0 5に変調を加える側または V C O 1 0 1に変 調を加える側の両方に設けられているが、 遅延回路はそのいずれか一方だけに設 けられてもよい。 この場合、 遅延回路が設けられていない方のタイミングが固定 されるため、 遅延回路の設けられた方のタイミングを制御することで、 タイミン グ誤差を補正することができる。 さらに、 インバータ 1 1 5は、 分周器 1 0 5に 変調を加える側に設けられる代わりに、 V C〇 1 0 1に変調を加える側に設けら れてもよい。
このような第 1の実施形態の広帯域変調 P L Lによれば、 P L Lにおいて異な る 2点に、 互いに逆位相の信号を入力してタイミング誤差を検出し、 この誤差を 補正するようにタイミングを設定することで、 変調精度を向上させることができ る。 また、 このような広帯域変調 P L Lは、 たとえば、 ポーラ一変調システム等 の変調システム、 携帯通信端末や無線基地局等の無線通信装置等に適用可能であ り、変調精度が向上した変調システムや無線通信装置等を提供することができる。
(第 2の実施形態）
図 7は、 本発明の第 2の実施形態を説明するための広帯域変調 P L Lを示す概 略構成図である。 同図において、 第 1の実施形態で説明した図 1と重複する部分 には同一の符号を付す。
図 7に示すように、 第 2の実施形態の広帯域変調 P L Lは、 R F変調信号 1 2 4を復調する復調器 7 0 1を備え、 遅延制御部 1 1 0は、 復調器 7 0 1の出力に 基づいてタイミング誤差を検出し、 制御回路 1 1 1および 1 1 2に対して制御信 号を出力することでタイミング誤差を補正する。
このような第 2の実施形態の広帯域変調 P L Lによれば、 P L Lにおいて異な る 2点に、 互いに逆位相の信号を入力してタイミング誤差を検出し、 この誤差を 補正するようにタイミングを設定することで、 変調精度を向上させることができ る。 また、 このような広帯域変調 P L Lは、 たとえば、 ポーラ一変調システム等 の変調システム、 携帯通信端末や無線基地局等の無線通信装置等に適用可能であ り、変調精度が向上した変調システムや無線通信装置等を提供することができる。 また、 本実施形態の広帯域 P L Lを無線通信装置に適用した場合、 復調器 7 0 1以外の構成を無線通信装置の送信系に備え、 復調器 7 0 1を受信系に設けられ た復調器と共用すれば、 送信系に誤差検出用の A/D変換器が不要となるため、 無線通信装置の回路規模を減少させ、 小型および低コストで変調精度が良好な無 線通信装置を提供することができる。
(第 3の実施形態）
図 8は、 本発明の第 3の実施形態を説明するための広帯域変調 P L Lを示す概 略構成図である。 同図において、 第 1の実施形態で説明した図 1と重複する部分 には同一の符号を付す。
図 8に示すように、 第 3の実施形態の広帯域変調 P L Lは、 R F変調信号 1 2 4を復調する復調部 8 1 1と振幅値を算出する算出部 8 1 2を有する測定器 8 0 1と、 測定器 8 0 1が検出した振幅値に基づいて遅延回路 1 1 1および 1 1 2の 設定値をソフトウエアを用いて設定する C P U 8 0 2およびメモリ 8 0 3とを備 える。 遅延回路 1 1 1および 1 1 2
は、 設定された設定値に基づいて出力時間が制御され、 タイミング誤差が補正さ れる。
このような第 3の実施形態の広帯域変調 P L Lによれば、 P L Lにおいて異な る 2点に、 互いに逆位相の信号を入力してタイミング誤差を検出し、 この誤差を 補正するようにタイミングを設定することで、 変調精度を向上させることができ る。 また、 このような広帯域変調 P L Lは、 たとえば、 ポーラ一変調システム等 の変調システム、 携帯通信端末や無線基地局等の無線通信装置等に適用可能であ り、変調精度が向上した変調システムや無線通信装置等を提供することができる。 また、測定器 8 0 1を外部に設ける、すなわち、広帯域変調 P L Lの製造時や、 この広帯域変調 P L Lを有する移動無線機や無線基地局等の無線通信装置の製造 時等、 タイミングを調整するときにだけ広帯域 P L Lに接続して振幅値を測定す ることで、 広帯域変調 P L Lの内部に遅延制御回路を設けることが不要となるの で、 広帯域変調 P L Lの回路規模を減少させ、 小型および低コストで変調精度が 良好な広帯域変調 P L Lおよび無線通信装置等およびその調整方法を提供するこ とができる。 (第 4の実施形態）
図 9は、 本発明の第 4の実施形態を説明するための広帯域変調 P L Lを示す概 略構成図である。 同図において、 第 3の実施形態で説明した図 8と重複する部分 には同一の符号を付す。
図 9に示すように、 第 4の実施形態の広帯域変調 P L Lは、 R F変調信号 1 2 4を復調する復調部 9 1 1と E VMや位相誤差等の変調精度を示す値を検出する 検出部 9 1 2を有する測定器 9 0 1を備え、 測定器 9 0 1が検出した変調精度を 示す値に基づいて遅延回路 1 1 1および 1 1 2の設定値をソフトウェアを用いて 設定する C P U 9 0 2およびメモリ 9 0 3とを備える。 遅延回路 1 1 1および 1 1 2は、 メモリ 9 0 3に設定された設定値に基づいて出力時間が制御される。 このような第 4の実施形態の広帯域変調 P L Lによれば、 タイミング誤差を検 出し、 この誤差を補正するようにタイミングを設定することで、 変調精度を向上 させることができる。 また、 このような広帯域変調 P L Lは、 たとえば、 ポーラ 一変調システム等の変調システム、 携帯通信端末や無線基地局等の無線通信装置 等に適用可能であり、 変調精度が向上した変調システムや無線通信装置等を提供 することができる。
また、測定器 9 0 1を外部に設ける、すなわち、広帯域変調 P L Lの製造時や、 この広帯域変調 P L Lを有する移動無線機や無線基地局等の無線通信装置の等、 タイミングを調整するときにだけ広帯域 P L Lに接続して変調精度を示す値を直 接算出することで、 広帯域変調 P L Lの内部に遅延制御回路およびィンバータが 不要となるので、 広帯域変調 P L Lの回路規模を減少させ、 低コストで小型な変 調精度が良好な広帯域変調 P L Lおよび無線通信装置等およびその調整方法を提 供することができる。
本発明を詳細にまた特定の実施様態を参照して説明したが、 本発明の精神と範 囲を逸脱することなく様々な変更や修正を加えることができることは当業者にと つて明らかである。
本出願は、 2003年 8月 22日出願の日本特許出願 No.2003- 298856に基づくもので あり、 その内容はここに参照として取り込まれる。 ぐ産業上の利用可能性 >
本発明の広帯域変調 P L Lおよびそのタイミング誤差補正方法は、 タイミング 誤差を検出することによりタイミングを制御して変調精度を向上させる効果を有 し、 変調システムや、 携帯通信端末や無線基地局等の無線通信装置等に有用であ る。

Claims

請 求 の 範 囲
1 . 電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、 前記分周器の出力と基準信号とを比較する位相比較器と、 前記位相比較器の出力 を平均化するループフィルタとを含む P L L部と、
入力された変調データに基づき、 前記 P L L部の第 1の位置に第 1の変調信号 を入力する第 1の変調入力部と、
前記変調データに基づき、 前記 P L L部の前記第 1の位置とは異なる第 2の位 置に第 2の変調信号を入力する第 2の変調入力部と、
を備え、
前記 P L L部の第 1の位置に入力された前記第 1の変調信号は、 前記第 2の位 置において、 前記第 2の変調信号と加算され、
前記第 1の変調信号と前記第 2の変調信号との変調タイミングを調整するため の変調タイミング調整時には、 前記第 1および前記第 2の変調入力部のいずれか 一方は前記変調データの位相を逆位相にして前記 P L L部に前記変調信号を入力 するものである広帯域変調 P L L。
2 . 請求の範囲第 1項に記載の広帯域変調 P L Lであって、前記第 1の変調 部および前記第 2の変調部のいずれか一方は、 前記変調データの位相を逆位相に するインバータを有する広帯域変調 P L L。
3 . 請求の範囲第 1項または第 2項に記載の広帯域変調 P L Lであって、前 記第 1の変調部および前記第 2の変調部の少なくとも一方は、 前記変調信号の出 カタイミングを調整する遅延回路を有する広帯域変調 P L L。
4 . 請求の範囲第 1項ないし第 3項のいずれか一項記載の広帯域変調 P L Lであって、 前記第 1の変調入力部は、 前記第 1の変調信号として前記分周器の 分周比を生成して前記分周器に出力し、 前記第 2の変調入力部は前記電圧制御発 振器の入力側に第 2の変調信号を出力するものである、 広帯域変調 P L L。
5 . 請求の範囲第 1項ないし第 4項のいずれか一項記載の広帯域変調 P L Lであって、 前記第 1の変調信号と前記第 2の変調信号との変調タイミングを調 整するための変調タイミング制御信号を生成するタイミング制御部を更に備えた 広帯域変調 P L L。
6 . 請求の範囲第 5項に記載の広帯域変調 P L Lであって、前記タイミング 制御部は、 前記電圧制御発振器の入力信号に基づいて前記変調タイミング制御信 号を生成するものである広帯域変調 P L L。
7 . 請求の範囲第 5項に記載の広帯域変調 P L Lであって、前記タイミング 制御部は、 前記電圧制御発振器の出力信号に基づいて、 前記変調タイミング制御 信号を生成するものである広帯域変調 P L L。
8 . 請求の範囲第 5項に記載の広帯域変調 P L Lであって、
前記 P L L部の出力信号を復調して振幅値を算出する測定器と、
前記測定部が求めた振幅値に基づいてタイミング誤差を算出する演算部と、 前記タイミング誤差に基づいて求められる前記第 1の変調入力部および前記第
2の変調入力部の少なくとも一方のタイミングを制御するタイミング設定値を記 憶する記憶部と、
を更に備え、
前記第 1の変調入力部および前記第 2の変調入力部は、 前記記憶部に設定され た設定値に基づいて前記変調タイミングを制御するものである広帯域変調 P L L。
9 . 請求の範囲第 1項ないし第 8項のいずれか一項記載の広帯域変調 P L Lを備えた変調システム。
1 0 . 請求の範囲第 1項ないし第 8項のいずれか一項記載の広帯域変調 P L Lを備えた無線通信装置。
1 1 . 請求の範囲第 1項ないし第 4項のいずれか一項記載の広帯域変調 P L Lと、
前記広帯域変調 P L Lの出力信号を復調して振幅値を算出する測定部と、 を備え、
前記広帯域変調 P L Lは、
前記測定部が求めた振幅値に基づいて前記第 1の変調信号と前記第 2の変調信 号とのタイミング誤差を算出する演算部と、
前記タイミング誤差に基づいて求められる前記第 1の変調入力部および前記第 2の変調入力部の少なくとも一方の変調タイミングを制御するタイミング設定値 を記憶する記憶部と、
を有する広帯域変調 P L Lのタイミング誤差補正システム。
1 2 . 広帯域変調 P L と、
前記広帯域変調 P L Lの出力信号を復調して、 変調精度を示す値を検出する測 定部と、
前記 P L L部の出力信号を復調して振幅値を算出する測定器と、
を懨え、
前記広帯域変調 P L Lは、
電圧制御発振器と、 前記電圧制御発振器の出力信号を分周する分周器と、 前記 分周器の出力と基準信号とを比較する位相比較器と、 前記位相比較器の出力を平 均化するループフィルタとを含む P L L部と、
入力された変調データに基づき、 前記 P L L部の第 1の位置に第 1の変調信号 を入力する第 1の変調入力部と、
前記変調データに基づき、 前記 P L L部の前記第 1の位置とは異なる第 2の位 置に第 2の変調信号を入力する第 2の変調入力部と、
前記測定器が求めた振幅値に基づいてタイミング誤差を算出する演算部と、 前記タイミング誤差に基づいて求められる前記第 1の変調入力部および前記第 2の変調入力部の少なくとも一方の出力時間を制御して変調タイミングを調整す るタイミング設定値を記憶する記憶部と、 を有し、
前記第 1の変調入力部および前記第 2の変調入力部は、 前記記憶部に設定され た前期タイミング設定値に基づいてタイミング誤差が補正されるように制御され るものである、 広帯域変調 P L Lのタイミング誤差補正システム。
1 3 . 広帯域変調 P L Lにおけるタイミング誤差補正方法であって、 P L Lの異なる 2点に対して、 互いに逆位相の変調データを入力するステップ と、
前記変調データに基づいた変調信号を加算するステップと、
前記加算された変調信号に基づいて、 各々の前記変調信号間のタイミング誤差 を検出するステップと、
前記検出されたタイミング誤差に基づいて前記 P L Lに入力する 2点変調のう ち少なくとも一方の出力タイミングを補正するステップと、
を備えた広帯域変調 P L Lにおけるタイミング誤差補正方法。
1 4 . P L Lの異なる 2点に変調を加える広帯域変調 P L Lを備えた無線 通信装置の変調タイミング調整方法であって、
前記広帯域変調 P L Lの変調タイミングを設定するステップを備え、 前記変調タイミング設定ステップは、
P L Lの異なる 2点に対して、 互いに逆位相の変調データを入力するステップ と、
前記変調データに基づいて前記広帯域変調 P L Lの変調信号を出力するステツ プと、
前記広帯域変調 P L Lの変調信号を復調して振幅値を求めるステップと、 前記振幅値に基づいて、 各々の前記変調信号間のタイミング誤差を検出して、 前記広帯域変調 P L Lに設けられた記憶部にタイミング設定値を設定するステツ プと、
前記設定されたタイミング設定値に基づいて、 前記 P L Lに入力する 2点変調 のうち少なくとも一方のタイミングを補正するステップと、 を有する無線通信装置の調整方法。
1 5 . P L Lの異なる 2点に変調を加える広帯域変調 P L Lを備えた無線 通信装置の調整方法であって、
前記広帯域変調 P L Lの変調タイミングを設定するステップを備え、 前記変調タイミング設定ステップは、 P L Lの異なる 2点に対して変調データ を入力するステップと、
前記変調データに基づいて前記広帯域変調 P L Lの変調信号を出力するステツ プと、
前記広帯域変調 P L Lの変調信号を復調して変調度を示す値を検出するステツ プと、
前記変調精度を示す値に基づいて、 各々の前記変調信号間のタイミング誤差を 検出して、 前記広帯域変調 P L Lに設けられた記憶部にタイミング設定値を設定 するステップと、
前記設定されたタイミング設定値に基づいて、 前記 P L Lに入力する 2点変調 のうち少なくとも一方のタイミングを補正するステップと、
を有する無線通信装置の調整方法。
PCT/JP2004/011506 2003-08-22 2004-08-04 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法 WO2005025052A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/529,539 US7333789B2 (en) 2003-08-22 2004-08-04 Wide-band modulation PLL, timing error correction system of wide-band modulation PLL, modulation timing error correction method and method for adjusting radio communication apparatus having wide-band modulation PLL
EP04771491A EP1657813A4 (en) 2003-08-22 2004-08-04 BROADBAND MODULATION PLL TIME ERROR CORRECTION SYSTEM A BROADBAND MODULATION PLL, MODULATION TIME ERROR CORRECTION METHOD AND METHOD FOR SETTING A RADIO COMMUNICATION DEVICE WITH A BROADBAND MODULATION PLL

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003298856A JP3934585B2 (ja) 2003-08-22 2003-08-22 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法
JP2003-298856 2003-08-22

Publications (1)

Publication Number Publication Date
WO2005025052A1 true WO2005025052A1 (ja) 2005-03-17

Family

ID=34269071

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/011506 WO2005025052A1 (ja) 2003-08-22 2004-08-04 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法

Country Status (5)

Country Link
US (1) US7333789B2 (ja)
EP (1) EP1657813A4 (ja)
JP (1) JP3934585B2 (ja)
CN (1) CN100530938C (ja)
WO (1) WO2005025052A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2394372B (en) * 2002-10-19 2004-08-25 Motorola Inc Frequency generation in a wireless communication unit
CN1943120B (zh) * 2005-02-14 2010-10-20 松下电器产业株式会社 发送调制装置、通信设备以及移动无线设备
WO2006118056A1 (ja) * 2005-04-27 2006-11-09 Matsushita Electric Industrial Co., Ltd. ２点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置
IL176231A (en) * 2005-06-14 2010-12-30 Given Imaging Ltd Modulator and method for producing a modulated signal
JP4232120B2 (ja) * 2006-12-22 2009-03-04 日本電気株式会社 Ｐｌｌ回路及びディスク装置
KR101104143B1 (ko) * 2008-11-24 2012-01-13 한국전자통신연구원 무선 통신 시스템에서 신호의 송신 장치 및 방법
US7868672B2 (en) * 2008-12-09 2011-01-11 Qualcomm Incorporated Digital phase-locked loop with two-point modulation and adaptive delay matching
US8076960B2 (en) * 2009-04-29 2011-12-13 Qualcomm Incorporated Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8446191B2 (en) 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
US20130033335A1 (en) * 2011-08-01 2013-02-07 Fujitsu Semiconductor Limited SYSTEM AND METHOD FOR TUNING A SEMI-DIGITAL FINITE IMPULSE RESPONSE (sFIR) FILTER
US8947172B2 (en) * 2012-01-20 2015-02-03 Mediatek Inc. Polar transmitter having frequency modulating path with interpolation in compensating feed input and related method thereof
US20140106681A1 (en) * 2012-10-12 2014-04-17 Qualcomm Incorporated Ku ADAPTATION FOR PHASE-LOCKED LOOP WITH TWO-POINT MODULATION
US9575095B2 (en) * 2014-08-13 2017-02-21 Qualcomm Incorporated Low power high resolution oscillator based voltage sensor
EP3168983B1 (fr) * 2015-11-13 2018-10-17 The Swatch Group Research and Development Ltd. Procédé de calibration d'un synthétiseur de fréquence à modulation fsk à deux points
RU2713569C1 (ru) * 2019-09-04 2020-02-05 Акционерное общество "Концерн "Созвездие" Синтезатор частот с широкополосной модуляцией
CN113328744A (zh) * 2021-04-29 2021-08-31 郑州中科集成电路与信息系统产业创新研究院 一种宽频带收发芯片内部高精度pll输出频率的校准方法
CN116865678B (zh) * 2023-07-24 2024-03-12 上海锐星微电子科技有限公司 一种时钟信号扩频电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282908A (ja) * 1987-12-23 1989-11-14 Marconi Instr Ltd 周波数又は位相の変調装置
JPH0730332A (ja) * 1993-07-14 1995-01-31 Nippon Denki Musen Denshi Kk Ｆｍ変調器
JPH114201A (ja) * 1997-06-11 1999-01-06 Oki Electric Ind Co Ltd Ｆｍ変調波送信器
JPH11503888A (ja) * 1995-04-18 1999-03-30 シエラ ワイアレス インコーポレイテッド 二重ポートｆｍ変調器用固定中継等化

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4447792A (en) * 1981-11-09 1984-05-08 General Electric Company Synthesizer circuit
US4611230A (en) * 1984-12-18 1986-09-09 Zenith Electronics Corporation Vertical video centering control system
US4755774A (en) * 1985-07-15 1988-07-05 Motorola Inc. Two-port synthesizer modulation system employing an improved reference phase modulator
US4810977A (en) * 1987-12-22 1989-03-07 Hewlett-Packard Company Frequency modulation in phase-locked loops
DE69026151T2 (de) * 1989-07-08 1996-08-22 Plessey Semiconductors Ltd Frequenzsynthesizer
US5207491A (en) * 1991-01-31 1993-05-04 Motorola Inc. Fast-switching frequency synthesizer
US5166642A (en) * 1992-02-18 1992-11-24 Motorola, Inc. Multiple accumulator fractional N synthesis with series recombination
US5557244A (en) * 1995-04-24 1996-09-17 Motorola, Inc. Dual port phase and magnitude balanced synthesizer modulator and method for a transceiver
US5983077A (en) * 1997-07-31 1999-11-09 Ericsson Inc. Systems and methods for automatic deviation setting and control in radio transmitters
US5903194A (en) * 1997-08-05 1999-05-11 Rockwell Science Center, Inc. Digital phase modulation of frequency synthesizer using modulated fractional division
US6141394A (en) * 1997-12-22 2000-10-31 Philips Electronics North America Corporation Fractional-N frequency synthesizer with jitter compensation
EP0961412B1 (en) * 1998-05-29 2004-10-06 Motorola Semiconducteurs S.A. Frequency synthesiser
DE19840241C1 (de) * 1998-09-03 2000-03-23 Siemens Ag Digitaler PLL (Phase Locked Loop)-Frequenzsynthesizer
US6160456A (en) * 1999-06-14 2000-12-12 Realtek Semiconductor Corp. Phase-locked loop having adjustable delay elements
CA2281522C (en) * 1999-09-10 2004-12-07 Philsar Electronics Inc. Delta-sigma based two-point angle modulation scheme
JP3532861B2 (ja) * 2001-02-06 2004-05-31 松下電器産業株式会社 Ｐｌｌ回路
DE10108636A1 (de) * 2001-02-22 2002-09-19 Infineon Technologies Ag Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation
EP1249930A3 (en) * 2001-04-10 2004-06-02 Matsushita Electric Industrial Co., Ltd. Predistortion linearizer and predistortion compensation method and program
DE10127612A1 (de) * 2001-06-07 2003-01-02 Infineon Technologies Ag Zwei-Punkt-Modulator mit PLL-Schaltung und vereinfachter digitaler Vorfilterung
DE10147963A1 (de) * 2001-09-28 2003-04-30 Infineon Technologies Ag Abgleichverfahren für eine nach dem Zwei-Punkt-Prinzip arbeitende PLL-Schaltung und PLL-Schaltung mit einer Abgleichvorrichtung
US6774740B1 (en) * 2002-04-19 2004-08-10 Sequoia Communications Corp. System for highly linear phase modulation
US7333582B2 (en) * 2004-03-02 2008-02-19 Matsushita Electric Industrial Co., Ltd. Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus
US7157985B2 (en) * 2004-03-15 2007-01-02 Matsushita Electric Industrial Co., Ltd. PLL modulation circuit and polar modulation apparatus
CN1943120B (zh) * 2005-02-14 2010-10-20 松下电器产业株式会社 发送调制装置、通信设备以及移动无线设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282908A (ja) * 1987-12-23 1989-11-14 Marconi Instr Ltd 周波数又は位相の変調装置
JPH0730332A (ja) * 1993-07-14 1995-01-31 Nippon Denki Musen Denshi Kk Ｆｍ変調器
JPH11503888A (ja) * 1995-04-18 1999-03-30 シエラ ワイアレス インコーポレイテッド 二重ポートｆｍ変調器用固定中継等化
JPH114201A (ja) * 1997-06-11 1999-01-06 Oki Electric Ind Co Ltd Ｆｍ変調波送信器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1657813A4 *

Also Published As

Publication number Publication date
US20060052073A1 (en) 2006-03-09
JP2005072874A (ja) 2005-03-17
CN100530938C (zh) 2009-08-19
JP3934585B2 (ja) 2007-06-20
EP1657813A4 (en) 2006-08-02
US7333789B2 (en) 2008-02-19
EP1657813A1 (en) 2006-05-17
CN1839540A (zh) 2006-09-27

Similar Documents

Publication Publication Date Title
WO2005025052A1 (ja) 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法
JP3566330B2 (ja) マイクロ波ディジタル伝送システムにおけるｉ／ｑチャネル信号の調整装置
EP0867066B1 (en) Digital calibration of a transceiver
WO2004093309A1 (ja) 変調器及びその補正方法
JPH08307465A (ja) 受信装置の補償方法・受信装置及び送受信装置
JP4437097B2 (ja) ２点変調型周波数変調装置及び無線送信装置
JP3852938B2 (ja) 広帯域変調ｐｌｌおよびその変調度調整方法
JP3852939B2 (ja) 広帯域変調ｐｌｌおよびその変調度調整方法
JP2005304004A (ja) Ｐｌｌ変調回路及びポーラ変調装置
JP2004518382A (ja) ２点変調を有するトランシーバのトリミング法
JP2005295376A (ja) 直交変調器のエラー補償回路
JP3898839B2 (ja) 送信機
JP3532908B2 (ja) 周波数制御装置
US5317600A (en) Coarse tuning of the channel frequency
JP3999640B2 (ja) 周波数制御装置
JP3919343B2 (ja) 受信機
JP3883411B2 (ja) 発振回路
JP2953854B2 (ja) Ｆｍ復調回路
JPH09130361A (ja) 周波数変換装置
JPH1093432A (ja) 周波数シンセサイザ
JPH06350663A (ja) 位相制御装置
JP2002111527A (ja) 受信機およびそのトラッキング調整方法
JPS60162304A (ja) デイジタル復調装置
JP2001069188A (ja) 直交変換回路及び該回路を用いた変調器、復調器並びに直交角度校正方法。
JP2008113068A (ja) 無線機の周波数調整方法および周波数調整装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480024134.1

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

ENP Entry into the national phase

Ref document number: 2006052073

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10529539

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004771491

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004771491

Country of ref document: EP