JPH11503888A - 二重ポートfm変調器用固定中継等化 - Google Patents

二重ポートfm変調器用固定中継等化

Info

Publication number
JPH11503888A
JPH11503888A JP8531374A JP53137496A JPH11503888A JP H11503888 A JPH11503888 A JP H11503888A JP 8531374 A JP8531374 A JP 8531374A JP 53137496 A JP53137496 A JP 53137496A JP H11503888 A JPH11503888 A JP H11503888A
Authority
JP
Japan
Prior art keywords
modulator
signal
frequency
impulse response
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP8531374A
Other languages
English (en)
Inventor
ペーター マックコーネル
Original Assignee
シエラ ワイアレス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シエラ ワイアレス インコーポレイテッド filed Critical シエラ ワイアレス インコーポレイテッド
Publication of JPH11503888A publication Critical patent/JPH11503888A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 標準二重ポート周波数変調器の高周波数ポートと低周波数ポートとの位相差によって引き起こされる不所望の効果を除去するための二重ポート周波数変調器及び方法。周波数変調器は、変調信号の高周波数成分を処理するための第1の高周波数ポート処理経路及び変調信号の低周波数成分を処理するための第2の低周波数ポート処理経路を含む変調器段の入力に結合された逆フィルタ段を含む。高周波数経路及び低周波数経路の出力は、電圧制御発振器の別々のポートに結合されている。逆フィルタのインパルス応答は、変調段のインパルス応答の逆に設計されている。フィルタは、二重ポート周波数変調器の全応答が顕著に改善される様に、変調器段の高及び低周波数処理経路内の遅延の差によって引き起こされた不所望の効果を打ち消す様に機能する。

Description

【発明の詳細な説明】 二重ポートFM変調器用固定中継等化 発明の分野 本発明は、一般的に二重ポート変調器、及び、特に、二重ポート変調器におけ る歪を減少するためのシステムに関係する。 発明の背景 信号処理の分野において、DC(直流)に近い周波数は変調するのが困難であ ることが知られている。この問題を解決するための従来の回路は、二重ポート周 波数変調器である。この二重ポート変調器はゼロ周波数以上の周波数で変調する 様に設計されている。 この従来の二重ポート周波数変調器は、2つのデータ経路、変調信号の高周波 数成分で変調するための高周波数処理経路、及び低周波数成分で変調するための 低周波数処理経路を含んでいる。高周波数処理経路は、典型的には、バッファ及 びゲイン可変増幅器を含んでおり、それぞれ、高周波数処理経路と低周波数処理 経路との間の周波数偏移及びゲインアンバランスの原因と成っている。他方、低 周波数処理経路は、より低い周波数信号で変調とするために必要とされる追加の 信号処理にために、高周波数処理経路よりもかなり多くの信号成分を含んでいる 。このより周波数の低い方の経路は、直列接続温度制御水晶発振器(TCXO) 、2つの周波数カウンタ、第1の位相検出器、及びループフィルタをしばしば含 んでいる。高周波数経路及び低周波経路の出力は両方とも電圧制御発振器(VC O)の別の入力に接続されている。このVCOは、2つの入力信号を効果的に加 えて、所望の周波数変調された信号を出力する。 上述の変調器の設計の主な欠点は、高周波数処理経路と低周波数処理経路とが 異なる構造を有するために、システムが、変調入力とVCO入力との間に異なる 時間遅延を有することにある。この時間遅延差は、高周波数経路と低周波数経路 との間の位相遅延差に等しく、上述の二重ポート変調器用のループフィルタカッ トオフ周波数付近で、非線形位相応答を結果する。この非線形位相応答のために 、ループフィルタカットオフ周波数の付近の信号は、略同じ振幅を有するが、異 なった位相を有する。結果として、位相がズレた信号は、相殺され、何からの減 衰 が変調器の出力信号で生じ、これに、変調器のインパルス応答(即ち、ゲイン及 び振幅応答)が影響される。インパルス応答が影響されるのは、「ディップ」ル ープフィルタ周波数の領域内の変調器のゲインによってである。振幅応答は、今 度は、変調指数に影響し、特に、従来の変調器の周波数偏移対時間応答の関係を 悪化する。 発明の要約 本発明は、二重ポート周波数変調器内の高周波数ポート/低周波数ポート位相 差によって引き起こされる不所望の効果を除去する方法及びシステムを提供する 。本発明は、変調信号を、固定中継等化器と呼ばれる「逆フィルタ」で、二重ポ ート変調器の入力に結合される以前に、事前に歪ませることによって達成される 。この逆フィルタは、非理想二重ポート変調器のインパルス応答の本質的に逆で ある振幅及び位相応答(即ち、インパルス応答)を有している。特に、逆フィル タは、減衰が非理想変調応答で生じる領域内で位相遅延が補償されたインパルス 応答を与える。本発明の或る実施の形態において、逆フィルタは、パルス整形フ ィルタの様な前置事前フィルタリングに組み込まれる。この様な方法だと、本発 明の改良された変調器を実現するために、ハードウエアを殆ど又は全く追加する 必要がない。 図面の簡単な説明 図1は、二重ポート周波数変調器を示している。 図2は、従来の二重ポート周波数変調器の低周波数ポート及び高周波数ポート の各々に対する位相応答、従来の二重ポート周波数変調器の複合位相応答、及び 二重ポート周波数変調器に対する理想位相応答を示している。 図3は、従来の二重ポート周波数変調器の典型的な振幅応答を示している。 図4Aは、従来の変調器のh=0.05でのGMSKに対する理想アイ(ey e)図を示している。 図4Bは、従来の二重ポート周波数変調器のアイ図での位相歪の効果を示して いる。 図5は、前置歪段を含む本発明の改良された二重ポート変調器を示している。 図6は、本発明の固定中継等化器の振幅応答を示している。 図7は、図5に示される二重入力変調器のh=0.50でのGMSKに対する 実際のアイ図を示している。 詳細な説明 図1は、従来の二重ポート周波数変調器を示している。二重ポート周波数変調 器の入力は、通常GMSK帯域幅リミタに接続されている。このリミタは、先ず 、変調信号を特定の周波数範囲に帯域制限する様に機能する。次に、この帯域制 限された入力信号は、バッファ11を通過する。このバッファは、変調器の全体 の周波数偏移を調節する様に機能する。このことが達成されると、変調入力信号 のピークピーク電圧が、標準偏移周波数(fd)に対応することが補償される。 典型的には、偏移周波数は、例えば、1.00ボルトピークピーク電圧が4.8k Hzの偏移周波数に対応する様に、調節される。バッファ11からの出力信号は 、変調器内の2つの信号処理経路、即ち、高周波数処理経路及び低周波数経路に 結合されている。 低周波数経路は、より低いスペクル周波数成分で変調することの責務を負って いる。この経路は、10MHz領域の基準周波数を発生する温度補償水晶発振器 12(TCXO)を含む。この基準周波数は、周波数カウンタ13によって10 −50kHz領域のより低い周波数に分周される。この基準周波数信号は位相検 出器14の第1の入力に結合されている。位相検出器14は、第1の入力に結合 された基準周波数と第2の入力に結合された信号との間の位相差に比例する電圧 信号を出力する様に機能する。位相検出器の出力信号は、ループフィルタカット オフ周波数(floop cut-off)以下の全周波数成分を濾波するループフィルタ15 を通過する。濾波された信号は次に電圧制御発振器(VCO)16の第1の入力 に結合される。VCO16は、高周波数経路及び低周波数経路の各々からの2つ の信号を基本的に加算し、入力信号の電圧に比例する周波数を有する信号を出力 する。 高周波数経路は、より高いスペクトル周波数成分で変調することの責務を負っ ている。この経路は、バッファ17及びゲイン可変増幅器18を含んでいる。バ ッファ17は、高周波数経路と低周波数経路との間の周波数偏移のバランスを取 る様に機能し、増幅器18は、第1の信号処理経路と第2の信号処理経路との間 でゲインのバランスを取る様に、第2のバッファの出力信号の大きさを決める様 に機能する。増幅器18の出力は、VCO16の第2のポートに結合されている 。VCOの第2のポートは、ループフィルタカットオフ周波数以上の周波数成分 のみが、このポートからVCOに影響を及ぼす様に、高周波数信号処理経路から の高周波数信号の帯域を有効に制限する。VCO16の出力は、周波数カウンタ 19を介して位相検出器14の第2の入力にフィードバックされる。 図2は、図1に示される従来技術の二重ポート変調器の複合位相応答22を示 している。図2において、位相応答20が、高周波数経路に対して示されており 、位相応答21が、低周波数経路に対して示されている。低周波数経路が、flo op cut-off 以下のみに意味のある振幅を有する信号に寄与するので、floop cut -off 以下の位相応答22の周波数成分(セクションA)は、低周波数経路応答2 1と同じ位相応答を有することが分かる。同様に、高周波数経路は、floop cut -off 以上のみに意味のある振幅を有する信号に寄与するので、floop cut-off以 上の位相応答22の周波数成分(セクションC)は、高周波数経路応答20と同 じ位相応答を有することが分かる。しかしながら、floop cut-off付近の周波数 の周波数応答(セクションB)は、高周波数経路及び低周波数経路の両方から発 生される複合信号によって決められる。この複合信号は、セクションB内の周波 数に対して位相応答22を非線形にし、その周波数領域内に位相歪を結果する。 上述された位相遅延歪のために、floop cut-off付近の周波数の高周波数経路 及び低周波数経路の各々からの信号は略同じ振幅を有するが、異なる位相を有す る。結果として、位相がズレた信号の或るものを相殺し、変調器の振幅応答に減 衰を生じる。 図3は、約3.6kHzのループカットオフ周波数(即ち、floop cut-off= 3.6kHz)を有する従来の変調器の振幅応答での減衰効果を示している。図 3に示される様に、ゲインの「ディップ」(30によって示される)が約3.6 kHzで発生し、ゲインの減衰を示している。同様に、ループカットオフ周波数 付近の信号の或るものが、一緒に加算され、ピーク31を結果し、ゲインの増大 を示している。 この減衰は以下の方法で数学的に記述することが出来る。VCO16からの出 力電圧、S(t)は2つの信号v1(t)及びv2(t)の和として表すことが出来る。 v1(t)及びv2(t)は、同じ信号の低域通過濾波及び高域通過濾波信号であるので 、S(t)は以下の様に表現することが出来る。 式1 S(t)=v1(t)+v2(t)=m(t)hlp(t)+m(t)hhp(t) ここで、m(t)は変調入力信号であり、hlp(t)及びhhp(t)は、それぞれ低周 波数ポート及び高周波数ポートのインパルス応答関数である。低周波数では、信 号S(t)は、基本的に、低域通過応答と変調信号m(t)とのコンボリューションの 結果である。換言すると、式1においてm(t)hhp(t)@0であり、S(t)=m(t) hlp(t)である。高周波数では、信号S(t)は、基本的に、高域通過応答と変調信 号m(t)とのコンボリューションの結果である(即ち、m(t)hhp(t)@0、S(t) =m(t)hhp(t))。 しかしながら、floop cut-offでは、v1及びv2の両方は信号S(t)に寄与 する。従って、floop cut-offでのS(t)は、m(t)=cos(fct)及びhlp(t)= hhp(t)=0.50を使用して以下の様に表現することが出来る。 式2 S(t) =v1(t)+v2(t) =0.50 cos(fct)+0.50 cos(fct +F) =0.50{cos(fct)+cos(fct +F)} =0.50{cos(fct)+cos(fct)cos(F)−sin(fct)sin(F)} =0.50 cos(fct){1+cos(F)}−0.50 sin(fct)sin(F)} Fが小さく、sin(F)@0だと、上記表現を次の様に近似することが出来る。 式3 S(t) =0.50 cos(fct){1+cos(F)} = cos(fct)cos2(F/2) 2つの経路内信号の位相差がゼロである場合、コーナー周波数で信号m(t)に ゲインの減衰はないであろう。しかしながら、2つの信号の間の位相差がゼロで ない場合、cos2(F/2)<1.0であり、floop cut-offで減衰があるであろう。例 えば、高周波数ポート経路と低周波数ポート経路との間の40度の位相差がコー ナー周波数で約1.08dBの減衰を結果する。上述の様に、2つの経路間の時 間遅延の差のために、従来の変調器の高周波数経路と低周波数経路との間に位相 差が結果され、cos2(F/2)<1.0である。 振幅応答の減衰の効果は変調器の周波数偏移対時間応答の悪化を引き起こす。 特に、変調指数に誤差を生じる。図4Aは、0.50に等しい変調指数を有する 変調器の理想周波数偏移対時間アイ図を示している。図4Bは、典型的な従来の 変調器の周波数偏移対時間アイ図を示している。図4Bに示される様に、従来の 変調器の位相歪は、周波数偏移軸に沿った変動(即ち、変調度誤差)を引き起こ すのみでなく、図4Bに示される様に時間軸に沿った変動(即ち、位相ジッター )も引き起こす。 本発明に従う図5は、二重ポート変調器50及び固定中継等化器51を含むシ ステムを示している。このシステムは、固定中継等化器51を、変調器50の入 力に結合する以前の変調信号に加えることによって、変調器50によって全体と して改良されたインパルス応答を与える。等化器は逆フィルタとして機能し、変 調器50の振幅応答での不所望の偏移を基本的に打ち消す様に変調信号を事前に 歪ませる。図5に示される様に、変調器50はH(w)であり、等化器51の応 答はH-1(w)である。換言すると、固定中継等化器51は、変調器50とは反 対の応答を与える様に設計されている。信号処理の分野では、特定の応答を与え る回路をどの様にして実現するかは良く知られている。例えば、ステレオ等化器 は、ゲインが特定の周波数に対して手動で変化出来て、聴取者に所望の応答を与 える様に設計される。所定の応答を与える様に設計された他の例の回路は、デー タモデムである。このモデムでは、固定中継等化器は、電話チャンネルの振幅及 び位相歪を補償するために使用される。 図6は、図3に示される振幅応答を有する変調器と共に使用される様に設計さ れた本発明によって記述される様な固定中継等化器の振幅応答を示している。図 示される様に、等化器の振幅応答は、図3に示される変調器振幅応答がディップ を生じるのと同じ周波数でピーク(60で示される)を生じる。換言すると、等 化器51は、変調器50振幅応答で減衰が生じる周波数に対してゲインを増大す る。等化器50は図3で示されるピーク31を生じる様に設計されることが理解 出来る。図6に示される様に、ピーク31(図3)が変調器で生じるのと同じ周 波数で等化器応答がディップ(61で示される)を生じる。 図7は、h=0.50の本発明の改良された変調器に対する実際の周波数偏移 対時間アイ図を示す。図7に示される様に、高周波数変調経路及び低周波数変調 経路の間の位相遅延差による(図4Bで見られる様な)全ての悪影響が除去され る。 本発明の一つの形態では、逆応答は、二重ポート変調器の入力と結合される前 置送信機パルス整形フィルタの応答とコンボリューションすることが出来る。従 って、本発明は、(例え、あっても)極めて少ない部品を加えることにより、本 発明を実現することが出来る。 前述においては、二重ポート周波数変調器において高周波数ポート/低周波数 ポートの位相差によって引き起こされる不所望の効果を除去するための方法及び システムが記述された。本記述においては、本発明を完全に理解するために、特 定の周波数及び変調指数の様な多数の特定の詳細事項が記述されていた。しかし ながら、当業者にとっては、これら特定な詳細事項は、本発明を実施するために 採用する必要なないものであることは明らかであろう。他の例では、本発明の不 必要に不明瞭とすることを避けるために、周知の信号処理理論が詳細には記述さ れていない。 従って、本発明の要素は、或る実施の形態と関連して記述されたが、本発明は 種々の別の方法で実現することが出来ることが理解される。結果として、実例に よって図示され且つ記述された特定の実施の形態を、限定と考えることは全く意 図していないことが理解されるべきである。この実施の形態を参照することは、 請求の範囲を制限することであるとは意図されず、請求の範囲は、それ自体発明 の本質であると見なされる特徴のみを記載している。
【手続補正書】特許法第184条の8第1項 【提出日】1997年5月14日 【補正内容】 (1) 出願時の請求項1乃至6を別紙の通り訂正し、出願時の請求項7を削除す る。 (2) 明細書第2頁5行と6行との間に以下の文章を挿入する。 「 特開平7−30332号は、FM変調信号の完全にフラットな振幅周波数 を可能とするFM変調器を提供する。このFM変調器は、フラットな高周波数及 び低周波数領域を、この目的のためのVCO及び標準VCOを使用して、VCO の両側に作りだすことによって、FM変調を可能にする。 送信出力信号を発生するVCO、この送信出力信号の一部を分周する分周 器、この分周器の出力周波数信号の標準周波数間の位相差に対応する直流電圧を 与える位相比較器、前記直流電圧に含まれる高周波数成分等を除去するループフ ィルタ、このループフィルタとVCOとの間に接続されたシンセサイザ、減衰器 を介してFM変調を受けるべき信号を入力するために使用される入力端子から成 り、前記減衰器は、シンセサイザ及び標準VCOの調整のために使用され、端子 と減衰器との間の変調周波数領域の低域通過濾波成分を主に補償する補償回路を 含む。 米国特許4242649号は、ループ内の2つの別の箇所で変調信号をル ープ信号と加算することにより、拡張された周波数範囲に渡って周波数変調を提 供する位相ロックループを記述している。変調信号は電圧制御発振器の制御入力 端子に直接加えられる。更に、変調信号は、ループ成分の転送機能を補償するた めに処理される。そして、処理された信号は、位相検出器とループの低域通過フ ィルタの出力端子間の加算点で、ループ信号と加算される。変調信号の処理は、 信号の事前整形から成り、電圧制御発振器と加算接続との間に位置するループ回 路の転送機能を補償する。」 請求の範囲 1.2つの経路(1,2)と関連している2つの入力変調ポートを有する二重ポ ート周波数変調器が、基準信号を変調信号で変調し、関連するインパルス応答を 有している変調手段(50)、及び前記変調信号を濾波し、前記変調手段の入力 に結合されている濾波手段(51)、から成り、 前記濾波手段が、前記変調手段の振幅及び位相特性の両方が補償されるよう な関連するインパルス応答を有することを特徴とする二重ポート周波数変調器。 2.前記変調手段(50)が、前記変調信号の高周波数成分を処理するための第 1の信号処理経路(1)、前記変調信号の低周波数成分を処理するための第2の 信号処理経路(2)、及び電圧制御発振器(16)を含み、前記第1及び第2の 処理経路が、前記濾波手段に結合された入力と前記電圧制御発振器に結合された 出力を有する請求項1記載の二重ポート周波数変調器。 3.前記濾波手段が、パルス整形フィルタである請求項1記載の二重ポート変調 器。 4.前記変調手段の前記関連するインパルス応答が非線形であり、前記二重ポー ト変調器の全体のインパルス応答が本質的に線形である請求項1記載の二重ポー ト変調器。 5.変調信号が入力ポートに結合される二重ポート周波数変調器の不所望の変調 器応答を除去する方法であり、前記変調信号が、第1の関連する遅延を有する第 1の信号処理経路(1)及び第2の関連する遅延を有する第2の信号処理経路( 2)を通して処理され、第1及び第2の信号処理経路の出力が電圧制御発振器( 16)に結合されており、前記第1の遅延及び前記第2の遅延が等しくないこと が、不所望の変調器インパルス応答を引き起こし、前記方法が、前記変調信号を 、これが前記入力ポートに接続される以前に、事前に歪ませて、関連する事前歪 インパルス応答を有する事前歪信号を発生し、更に、前記事前歪インパルス応答 を、変調器インパルス応答の振幅及び位相特性が補償される様に、設定すること を特徴とする方法。 6.前記事前歪インパルス応答が、パルス整形フィルタに組み込まれていること を特徴とする請求項5記載の方法。

Claims (1)

  1. 【特許請求の範囲】 1.基準信号を変調信号で変調する手段であり、関連するインパルス応答を有す る変調手段、 前記変調信号を濾波する手段であり、前記濾波手段が前記変調手段の入力に 結合され、前記変調手段の前記関連するインパルス応答の逆である関連するイン パルス応答を有する濾波手段、から成る二重ポート周波数変調器。 2.前記変調手段が、前記変調信号の高周波数成分を処理するための第1の信号 処理経路、前記変調信号の低周波数成分を処理するための第2の信号処理経路、 及び電圧制御発振器を含み、前記第1及び第2の信号処理経路が前記濾波手段に 結合された入力及び前記電圧発振器に結合された出力を有する請求項1に記載の 二重ポート周波数変調器。 3.前記濾波手段がパルス整形フィルタである請求項1に記載の二重ポート変調 器。 4.前記変調手段の前記関連するインパルス応答が非線形であり、前記二重ポー ト周波数変調器の全体のインパルス応答が本質的に線形である請求項1記載の二 重ポート変調器。 5.変調信号が入力ポートに結合されており、前記変調信号が第1の関連する遅 延を有する第1の信号処理経路及び第2の関連する遅延を有する第2の信号処理 経路を通過して処理され、前記第1及び第2の信号処理経路の出力が電圧制御発 振器に結合されており、前記第1の遅延及び第2の遅延が等しくないことが、不 所望の変調器インパルス応答を引き起こす二重ポート周波数変調器において、前 記不所望の変調器インパルス応答を除去する方法が、 前記変調信号をそれが入力ポートに結合する前に事前に歪ませて、関連する 事前歪インパルス応答を有する事前歪信号を発生する段階、 前記事前歪インパルス応答を、前記不所望の変調器インパルス応答の逆に等 しく設定する段階、から成る方法。 6.前記事前歪インパルス応答がパルス整形フィルタに組み込まれている請求項 5記載の方法。 7.アナログ信号を処理するための第1の手段であり、この第1の手段が、関連 するインパルス応答を有し且つ第1の遅延関連する遅延時間を有する第1の処理 経路と第2の関連する遅延時間を有する第2の処理経路を含み、前記第1及び第 2の遅延が等しくなく、前記第1及び第2の遅延が等しくないことが前記第1の 手段の前記インパルス応答を非線形とする第1の手段、 前記アナログ信号を前記第1の手段によって処理される以前に濾波する手段 であり、この手段が、前記第1の手段の前記インパルス応答の逆であるインパル ス応答を有する濾波手段、から成る装置。
JP8531374A 1995-04-18 1996-04-18 二重ポートfm変調器用固定中継等化 Ceased JPH11503888A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/423,951 1995-04-18
US08/423,951 US5515013A (en) 1995-04-18 1995-04-18 Fixed compromise equalization for a dual port FM modulator
PCT/CA1996/000248 WO1996033553A1 (en) 1995-04-18 1996-04-18 Fixed compromise equalization for a dual port fm modulator

Publications (1)

Publication Number Publication Date
JPH11503888A true JPH11503888A (ja) 1999-03-30

Family

ID=23680858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8531374A Ceased JPH11503888A (ja) 1995-04-18 1996-04-18 二重ポートfm変調器用固定中継等化

Country Status (4)

Country Link
US (1) US5515013A (ja)
JP (1) JPH11503888A (ja)
AU (1) AU5329196A (ja)
WO (1) WO1996033553A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005025052A1 (ja) * 2003-08-22 2005-03-17 Matsushita Electric Industrial Co., Ltd. 広帯域変調pll、広帯域変調pllのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調pllを備えた無線通信装置の調整方法
JP2006512030A (ja) * 2002-10-08 2006-04-06 メイコム インコーポレイテッド 信号生成装置
JP2012050099A (ja) * 2002-08-28 2012-03-08 Qualcomm Inc フェーズロックドループの方法及び装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282247B1 (en) * 1997-09-12 2001-08-28 Ericsson Inc. Method and apparatus for digital compensation of radio distortion over a wide range of temperatures
US6556549B1 (en) * 1999-07-02 2003-04-29 Qualcomm Incorporated Method and apparatus for signal combining in a high data rate communication system
US20070223599A1 (en) * 2005-07-25 2007-09-27 Sysair, Inc., A Delaware Corporation Cellular PC modem architecture and method of operation
US7733980B2 (en) * 2006-07-14 2010-06-08 International Business Machines Corporation Quadrature modulation circuits and systems supporting multiple modulation modes at gigabit data rates
US7956699B2 (en) 2009-07-17 2011-06-07 Panasonic Corporation Frequency modulator and method for adjusting gain thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628134A (en) * 1970-06-17 1971-12-14 Sound Technology Frequency modulation alignment system
US4242649A (en) * 1979-07-13 1980-12-30 Harris Corporation Method and apparatus for modulating a phase locked loop
US4321706A (en) * 1980-07-14 1982-03-23 John Fluke Mfg. Co., Inc. Frequency modulated phase-locked loop signal source
US4447792A (en) * 1981-11-09 1984-05-08 General Electric Company Synthesizer circuit
US4743867A (en) * 1987-08-03 1988-05-10 Motorola, Inc. Compensation circuitry for dual port phase-locked loops
JPH04357703A (ja) * 1991-06-04 1992-12-10 Matsushita Electric Ind Co Ltd 周波数変調回路
JPH0730332A (ja) * 1993-07-14 1995-01-31 Nippon Denki Musen Denshi Kk Fm変調器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012050099A (ja) * 2002-08-28 2012-03-08 Qualcomm Inc フェーズロックドループの方法及び装置
JP2014053912A (ja) * 2002-08-28 2014-03-20 Qualcomm Incorporated フェーズロックドループの方法及び装置
JP2015039179A (ja) * 2002-08-28 2015-02-26 クゥアルコム・インコーポレイテッドQualcomm Incorporated フェーズロックドループの方法及び装置
JP2006512030A (ja) * 2002-10-08 2006-04-06 メイコム インコーポレイテッド 信号生成装置
WO2005025052A1 (ja) * 2003-08-22 2005-03-17 Matsushita Electric Industrial Co., Ltd. 広帯域変調pll、広帯域変調pllのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調pllを備えた無線通信装置の調整方法
US7333789B2 (en) 2003-08-22 2008-02-19 Matsushita Electric Industrial Co., Ltd. Wide-band modulation PLL, timing error correction system of wide-band modulation PLL, modulation timing error correction method and method for adjusting radio communication apparatus having wide-band modulation PLL

Also Published As

Publication number Publication date
WO1996033553A1 (en) 1996-10-24
AU5329196A (en) 1996-11-07
US5515013A (en) 1996-05-07

Similar Documents

Publication Publication Date Title
JP2620496B2 (ja) 電子及び光学信号直線化前置補償器
EP0416622B1 (en) Predistorter for linearization of electronic and optical signals
US5132639A (en) Predistorter for linearization of electronic and optical signals
JPH11503888A (ja) 二重ポートfm変調器用固定中継等化
US5926067A (en) Sweep pilot technique for a control system that reduces distortion produced by electrical circuits
US4266201A (en) Method and apparatus using first and second parallel channels, one of which includes an inverter, for producing an electrical signal with an improved on/off ratio
GB1574778A (en) Distortion compensation circuits
CA1208709A (en) Device for linearizing a high frequency amplifier with complex non linearity coefficients
EP0050124A1 (en) Arrangement for angle modulating a phase-locked loop frequency synthesizer
JPH1117464A (ja) 移相器
CA2218373C (en) Fixed compromise equalization for a dual port fm modulator
JPH06260847A (ja) 歪発生回路
US6628172B1 (en) Frequency synthesizer including PLL with fractional division
JP2570987B2 (ja) Fm高周波送信装置
JP4550303B2 (ja) 非線形歪み補償方法及び非線形歪み補償回路
JPS5936406A (ja) ブリデイスト−シヨン方式歪補償回路
JPS6342207A (ja) 歪補償器
JPH0638584B2 (ja) 等化回路
JPH0730332A (ja) Fm変調器
WO2003003683A2 (de) Verfahren zur vermeidung von störausstrahlungen bei am-sendern für digitale übertragung
JPH04349738A (ja) 電力分配器並びに直交変調器および周波数変換器
WO2000005591A1 (en) Method of and apparatus for generating a multitone test signal
JPH05243901A (ja) 歪等化器
JPS6398233A (ja) 等化回路
Hedeman Jr et al. Notch Noise Loading Date on Pre-Detection Recording of FM Carriers

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040824

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20041221