JPS5936406A - ブリデイスト−シヨン方式歪補償回路 - Google Patents
ブリデイスト−シヨン方式歪補償回路Info
- Publication number
- JPS5936406A JPS5936406A JP57146623A JP14662382A JPS5936406A JP S5936406 A JPS5936406 A JP S5936406A JP 57146623 A JP57146623 A JP 57146623A JP 14662382 A JP14662382 A JP 14662382A JP S5936406 A JPS5936406 A JP S5936406A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- intermodulation distortion
- output
- signal
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、非直線性を有する増幅回路の相互変調歪を低
減するために用いられるブリディストーション方式歪補
償回路に関するものである。
減するために用いられるブリディストーション方式歪補
償回路に関するものである。
従来、この種の歪補償回路としては第１図のような構成
を有するブリディストーション方式の歪補償回路が用い
られている。
を有するブリディストーション方式の歪補償回路が用い
られている。
第１図において、入力端子１から入力した基本波信号Ｓ
は直線増幅回路２を介して分岐回路３に導か第１て２分
され、その分岐された信号の一方は移相回路４、可変減
衰回路５、相互変調歪発生回路６、直線増幅回路７、可
変減衰回路８を介して合成回路１０に導かれ、その他方
は移相回路９を介して合成回路１０に導かれ、合成回路
１０の出力は被補償増幅回路１１で増幅されて出力端子
１２に導かれる。
は直線増幅回路２を介して分岐回路３に導か第１て２分
され、その分岐された信号の一方は移相回路４、可変減
衰回路５、相互変調歪発生回路６、直線増幅回路７、可
変減衰回路８を介して合成回路１０に導かれ、その他方
は移相回路９を介して合成回路１０に導かれ、合成回路
１０の出力は被補償増幅回路１１で増幅されて出力端子
１２に導かれる。
第１図中の相互変調歪発生回路６は、たとえば第２図に
示すような回路構成となって℃・る。この回路は信号を
端子２１に加え、端子２２かも相互変調歪のみを取り出
す構造となっており、端子２４には相互変調歪発生部（
図中に破線ａで囲んだ部分）を接続し、端子２３には端
子２１に加えた信号（主信号）を減衰させる回路（図中
に破線すで囲んだ部分）を接続する。
示すような回路構成となって℃・る。この回路は信号を
端子２１に加え、端子２２かも相互変調歪のみを取り出
す構造となっており、端子２４には相互変調歪発生部（
図中に破線ａで囲んだ部分）を接続し、端子２３には端
子２１に加えた信号（主信号）を減衰させる回路（図中
に破線すで囲んだ部分）を接続する。
この回路では、上記の主信号を減衰させる回路（破線ｂ
）は、抵抗２５およびコンデンサ２６の定数値を決定す
ることが難しく非常に手間がかかり、また周波数特性も
Ｙ坦ではないので広帯域における歪補償が困難であると
いう欠点がある。
）は、抵抗２５およびコンデンサ２６の定数値を決定す
ることが難しく非常に手間がかかり、また周波数特性も
Ｙ坦ではないので広帯域における歪補償が困難であると
いう欠点がある。
また、主信号成分の減衰には限界があってこれを完全に
取り除くことはできないので、この相互変調歪発生回路
６からの主信号の残留成分が歪補償なすべき増幅回路１
１へ混入してしまい、出力信号のレベル変動を引き起こ
す欠点がある。慣に、歪補償をする増幅回路１１の出力
信号が大きなものである場合には、増幅回路１１０入力
端子に加えるべき逆位相の相互変調歪量を大きくする必
要があり、この目的のために、第１図の従来方式回路で
は、相互変調歪発生回路６で発生した相互変調歪を直線
増幅回路７および可変減衰回路８にて必要なレベルにま
で増幅して設定する必要がある。
取り除くことはできないので、この相互変調歪発生回路
６からの主信号の残留成分が歪補償なすべき増幅回路１
１へ混入してしまい、出力信号のレベル変動を引き起こ
す欠点がある。慣に、歪補償をする増幅回路１１の出力
信号が大きなものである場合には、増幅回路１１０入力
端子に加えるべき逆位相の相互変調歪量を大きくする必
要があり、この目的のために、第１図の従来方式回路で
は、相互変調歪発生回路６で発生した相互変調歪を直線
増幅回路７および可変減衰回路８にて必要なレベルにま
で増幅して設定する必要がある。
しかし相互変調歪発生回路６の出力端子に現われる歪成
分に残留する主信号成分も同時に増幅されてしまうので
、上記の歪補償を行うと、増幅回路の出力端子に生じる
出力信号のレベル変動が顕著となり、これを避けること
ができな見・。
分に残留する主信号成分も同時に増幅されてしまうので
、上記の歪補償を行うと、増幅回路の出力端子に生じる
出力信号のレベル変動が顕著となり、これを避けること
ができな見・。
本発明は、上記の欠点を除去するためになされたもので
あり、出力信号のレベル変動を生じず、ＣＲ定数設定等
の調整が簡単であり、広帯域の周波数帯域まで歪補償を
行うことができるブリディストーション方式歪補償回路
を提供することを目的とする。
あり、出力信号のレベル変動を生じず、ＣＲ定数設定等
の調整が簡単であり、広帯域の周波数帯域まで歪補償を
行うことができるブリディストーション方式歪補償回路
を提供することを目的とする。
本発明は、主入力信号を分岐する第二の分岐回路と、こ
の第二の分岐回路の出力に遅延を与える第二の移相器と
、との移相器の出力と相互変調歪発生回路の出力とを合
成する第二の合成回路とを含み、この第二の合成回路に
おいて相互変調歪発生回路の出力に漏洩する主入力信号
を第二の移相器の出力で打ち消すように調整されること
を％徴とする。
の第二の分岐回路の出力に遅延を与える第二の移相器と
、との移相器の出力と相互変調歪発生回路の出力とを合
成する第二の合成回路とを含み、この第二の合成回路に
おいて相互変調歪発生回路の出力に漏洩する主入力信号
を第二の移相器の出力で打ち消すように調整されること
を％徴とする。
以下、本発明にがかる一実施例回路を図面に基づいて説
明する。
明する。
第６図は本発明実施例のブリディストーション方式歪補
償回路のブロック構成図である。
償回路のブロック構成図である。
同図において、基本波信号Ｓは入力端子１から入力して
分岐回路３で２分され、その一方はさらに分岐回路３４
に、また他方は移相回路９に導かれる。分岐回路３４で
分岐された２つの信号は、その一方が相互変調歪発生回
路３５を、また他方が移相回路３６を通過した後に合成
回路３８で合成され、この合成回路３８の出力Ｓ２は移
相回路３９、直線増幅回路７を通って合成回路１０に導
かれ、ここで移相回路９を通過してきた基本波信号Ｓと
合成される。合成回路１０の出力信号Ｓ３は被補償増幅
回路１１で増幅されて出力端子１２に導かれる。
分岐回路３で２分され、その一方はさらに分岐回路３４
に、また他方は移相回路９に導かれる。分岐回路３４で
分岐された２つの信号は、その一方が相互変調歪発生回
路３５を、また他方が移相回路３６を通過した後に合成
回路３８で合成され、この合成回路３８の出力Ｓ２は移
相回路３９、直線増幅回路７を通って合成回路１０に導
かれ、ここで移相回路９を通過してきた基本波信号Ｓと
合成される。合成回路１０の出力信号Ｓ３は被補償増幅
回路１１で増幅されて出力端子１２に導かれる。
第４図は、第６図中の相互変調歪発生回路３５の一実施
例回路図である。同図において、９０°カゾラー４２０
の端子４４には第２図と同様の相互変調歪発生部が接続
される。この発生部はノ々イノξスコンデンサ４５，４
６、直流カット用コンデンサ４７、相互歪発生用のダイ
オード４８．４９、このダイオード４８．４９に電圧を
印加するのに用いるコイル４１０．４１１、入力端子４
１に加えられた基本波成分の出力端子４２に現れる量を
軽減するための抵抗引２で構成される。端子４３に接続
される回路は第２図と相違しており、５０Ω終端用の抵
抗４１３のみが接続されており、第２図のよ５ ｊｆｃ
ＣＲ定数を選択する必要はない。この回路では入力端
子４１に基本波信号Ｓが加えられると、ダイオード４８
．４９により基本波信号Ｓの相互変調歪が発生され、出
力端子４２かも基本波信号Ｓとその相互変調歪とが混合
された信号Ｓ、が取り出される。
例回路図である。同図において、９０°カゾラー４２０
の端子４４には第２図と同様の相互変調歪発生部が接続
される。この発生部はノ々イノξスコンデンサ４５，４
６、直流カット用コンデンサ４７、相互歪発生用のダイ
オード４８．４９、このダイオード４８．４９に電圧を
印加するのに用いるコイル４１０．４１１、入力端子４
１に加えられた基本波成分の出力端子４２に現れる量を
軽減するための抵抗引２で構成される。端子４３に接続
される回路は第２図と相違しており、５０Ω終端用の抵
抗４１３のみが接続されており、第２図のよ５ ｊｆｃ
ＣＲ定数を選択する必要はない。この回路では入力端
子４１に基本波信号Ｓが加えられると、ダイオード４８
．４９により基本波信号Ｓの相互変調歪が発生され、出
力端子４２かも基本波信号Ｓとその相互変調歪とが混合
された信号Ｓ、が取り出される。
次に上記の実施例回路の動作を説明する。
入力端子１に入力した相互変調歪のな℃・基本波信号Ｓ
は、分岐回路３で２分割され、この２分された信号Ｓの
一方は移相回路９に導かれ、もう一方は分岐口＆５３４
に供給されてさらに２分割される。
は、分岐回路３で２分割され、この２分された信号Ｓの
一方は移相回路９に導かれ、もう一方は分岐口＆５３４
に供給されてさらに２分割される。
分岐回路３４で２分割された信号の一方は相互変調歪発
生回路３５に供給されて、ここで相互変調歪Ｓ、が発生
され、この発生回路３５で除去しきれなかった相互変調
歪のない基本波信号Ｓと上記の相互変調歪Ｓ、とが混合
された信号Ｓ１が発生される。
生回路３５に供給されて、ここで相互変調歪Ｓ、が発生
され、この発生回路３５で除去しきれなかった相互変調
歪のない基本波信号Ｓと上記の相互変調歪Ｓ、とが混合
された信号Ｓ１が発生される。
分岐回路３４にて２分割された信号の他方は、移相器３
６に供給される。この移相器３６では、移相器３６の出
力端子における基本波信号Ｓの位相が上記の信号Ｓ１の
中に含まれる基本波信号Ｓの位相と逆相になるように調
整される。また、移相器３６の出力信号Ｓの振幅は、発
生回路３５の出力信号Ｓ１の中に含まれる基本波信号Ｓ
と等振幅になるように調整される。
６に供給される。この移相器３６では、移相器３６の出
力端子における基本波信号Ｓの位相が上記の信号Ｓ１の
中に含まれる基本波信号Ｓの位相と逆相になるように調
整される。また、移相器３６の出力信号Ｓの振幅は、発
生回路３５の出力信号Ｓ１の中に含まれる基本波信号Ｓ
と等振幅になるように調整される。
次に、との移相回路３６の出力の基本波信号Ｓと発生回
路３５の出力信号Ｓ１とは合成回路３８で合成され、基
本波信号Ｓは互いに打ち消されて、基本波の相互変調歪
信号Ｓ２のみが取り出される。
路３５の出力信号Ｓ１とは合成回路３８で合成され、基
本波信号Ｓは互いに打ち消されて、基本波の相互変調歪
信号Ｓ２のみが取り出される。
この信号Ｓ２はさらに移相回路３９に供給されて逆相に
反転された後に直線増幅器７で増幅され、合成回路ｌＯ
に供給される。
反転された後に直線増幅器７で増幅され、合成回路ｌＯ
に供給される。
移相回路９を通過した基本波信号Ｓは、この回路９によ
り上記の分岐回路３４側を通過する信号と位相が一致す
るように調整される。この後に合成回路１０に供給され
て信号Ｓ２と合成され、合成された信号Ｓ３は被補償増
幅回路１１に供給される。
り上記の分岐回路３４側を通過する信号と位相が一致す
るように調整される。この後に合成回路１０に供給され
て信号Ｓ２と合成され、合成された信号Ｓ３は被補償増
幅回路１１に供給される。
被補償増幅回路１１は入力した信号を増幅することによ
り望ましくない相互変調歪を発生するものであるが、こ
の歪は次のようにして除去される。
り望ましくない相互変調歪を発生するものであるが、こ
の歪は次のようにして除去される。
すなわち、直線増幅回路７の利得を適当に調整すること
により、合成回路３８の出力信号Ｓ２は、被補償増幅回
路１１の出力端において、その振幅値が上記の増幅回路
１１自身が発生する相互変ｖ′」歪と等しくなるように
増幅される。また、その位相は、位相回路３９によって
増幅回路１１の相互変調歪と逆位相になるように調愁さ
れる。このため、直線増幅回路７の出力信号Ｓ２が被補
償増幅回路１１に供給さＪすることにより、該増幅回路
１１自身が発生する相互変調歪は打ち消されることにな
り、出力端子１２には相互変調歪を含まな（・基本波信
号が取り出される。
により、合成回路３８の出力信号Ｓ２は、被補償増幅回
路１１の出力端において、その振幅値が上記の増幅回路
１１自身が発生する相互変ｖ′」歪と等しくなるように
増幅される。また、その位相は、位相回路３９によって
増幅回路１１の相互変調歪と逆位相になるように調愁さ
れる。このため、直線増幅回路７の出力信号Ｓ２が被補
償増幅回路１１に供給さＪすることにより、該増幅回路
１１自身が発生する相互変調歪は打ち消されることにな
り、出力端子１２には相互変調歪を含まな（・基本波信
号が取り出される。
次に本発明の他の実施例につ℃・て＠５図にて説明する
。
。
第５図は相互変調歪発生回路３５から発生される信号Ｓ
、の中に含まれる基本波信号Ｓの振幅が、移相回路３６
の出力端子の基本波信号Ｓの振幅と異なる場合の実施例
回路である。
、の中に含まれる基本波信号Ｓの振幅が、移相回路３６
の出力端子の基本波信号Ｓの振幅と異なる場合の実施例
回路である。
第５図において、第３図と同一の符号は同一の構成ブロ
ックを示している。相違する点としては、レベル可変手
段３１６およびレベル可変手段３７がそれぞれ相互変調
歪発生回路３５および移相回路３６の出力端子に取り付
けられており、信号Ｓ。
ックを示している。相違する点としては、レベル可変手
段３１６およびレベル可変手段３７がそれぞれ相互変調
歪発生回路３５および移相回路３６の出力端子に取り付
けられており、信号Ｓ。
に含まれる基本波信号Ｓと移相回路３６の出力端子の信
号Ｓとを等振幅にし、合成回路３８の出力端子にて相互
変調歪Ｓ２のみが出力されるようになっていることと、
レベル可変手段３３およびレベル可変手段３１１を追加
することにより被補償増幅回路１１にて発生する相互変
調歪を低減するようになっていることである。
号Ｓとを等振幅にし、合成回路３８の出力端子にて相互
変調歪Ｓ２のみが出力されるようになっていることと、
レベル可変手段３３およびレベル可変手段３１１を追加
することにより被補償増幅回路１１にて発生する相互変
調歪を低減するようになっていることである。
なお、本発明は信号入力端子１に第１図に示すような直
線増幅回路２が接続された構成であっても、同様に適応
可能であることは明らかである。
線増幅回路２が接続された構成であっても、同様に適応
可能であることは明らかである。
本発明は上述の構成・作用によるものであるから、相互
変調歪発生口［６の出力（τ主信号が混入してもこれに
よるレベル変動をなくすることができる。また、相互変
調歪発生回路から基本波信号除去のだめのＯＲ回路をな
（して、周波斂特性のな℃・抵抗に直さかえることがで
きるので、袖ケ回路の調整が抽斗となり、かつ広帯域ブ
ｒ歪袖供が行えるようになる。
変調歪発生口［６の出力（τ主信号が混入してもこれに
よるレベル変動をなくすることができる。また、相互変
調歪発生回路から基本波信号除去のだめのＯＲ回路をな
（して、周波斂特性のな℃・抵抗に直さかえることがで
きるので、袖ケ回路の調整が抽斗となり、かつ広帯域ブ
ｒ歪袖供が行えるようになる。
第１図（″！従来例のプリディスト−ション方式歪補伍
回路のブロック構成図６ 第２図は第１図中の相、ｕ Ｕ １！；歪発生回＆Ｓ６
の一実施例回路図。 第３図は本発明実施例のブリデイストーンヨン方式歪補
償回路のブロック構成図。 紀４図は第６図中の相互変調歪発生回路３５の一実施例
回路図。 第５図は不発明による他の実旌例回鮎のブロック構成図
。 ３．３４°°・分岐回路、１０．３８・・・合成回ｉ７
．９．３６．３９・・・移相回路、１２・・・被挿＠塊
゛幅回路、３５・・・相互変調歪発生回路。 特許出願人 日本電気（１、式会社 代理人 弁理士井 出 ｊ貝 孝 蔦 １ 回 第 ２ 圓 亮 ３ 図 Ｍ ４ 回
回路のブロック構成図６ 第２図は第１図中の相、ｕ Ｕ １！；歪発生回＆Ｓ６
の一実施例回路図。 第３図は本発明実施例のブリデイストーンヨン方式歪補
償回路のブロック構成図。 紀４図は第６図中の相互変調歪発生回路３５の一実施例
回路図。 第５図は不発明による他の実旌例回鮎のブロック構成図
。 ３．３４°°・分岐回路、１０．３８・・・合成回ｉ７
．９．３６．３９・・・移相回路、１２・・・被挿＠塊
゛幅回路、３５・・・相互変調歪発生回路。 特許出願人 日本電気（１、式会社 代理人 弁理士井 出 ｊ貝 孝 蔦 １ 回 第 ２ 圓 亮 ３ 図 Ｍ ４ 回
Claims (1)
- （１）入力生信号を分岐する分岐回路と、この分岐回路
の一方の出力を供給して相互変調ずを発生する相互変調
歪発生回路と、 この相互変調歪発生回路の出力レベルをし［ｍｌ整する
回路手段と、 上記分岐回路の他方の出力に外延を与える移相器と、 この移相器の出力と上記同局手段の出力を合成する合成
回路と を備え、 この合成回路の出力を被補償増幅器に導くとともに、こ
の被補償増幅器で発生する相互変調歪と上記相互変調歪
発生回路で発生する相互変調歪とが打ち消し合うように
調整さり１．るゾリテイストーンヨン方式歪補償回路に
おいて、 上記主入力信号を分岐する第二の分岐回路と、この第二
の分岐回路の出力に遅延を与える第二の移相器と、 この移相器の出力と上記相互変調歪発生回路の出力とを
合成する第二の合成回路と を含み、 この第二の合成回路において上記相互変調歪発生回路の
出力に漏洩する主入力信号を上記第二の移相器の出力で
打ち消すように調整されることを特徴とするブリディス
トーション方式歪補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146623A JPS5936406A (ja) | 1982-08-23 | 1982-08-23 | ブリデイスト−シヨン方式歪補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146623A JPS5936406A (ja) | 1982-08-23 | 1982-08-23 | ブリデイスト−シヨン方式歪補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5936406A true JPS5936406A (ja) | 1984-02-28 |
Family
ID=15411918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57146623A Pending JPS5936406A (ja) | 1982-08-23 | 1982-08-23 | ブリデイスト−シヨン方式歪補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936406A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342207A (ja) * | 1986-08-07 | 1988-02-23 | Fujitsu Ltd | 歪補償器 |
| US6275103B1 (en) | 1998-09-02 | 2001-08-14 | Fujitsu Limited | Predistorter of amplifier and amplifying unit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5192150A (ja) * | 1975-02-10 | 1976-08-12 | ||
| JPS5382110A (en) * | 1976-12-27 | 1978-07-20 | Nec Corp | Compensating circuit for non-linearity |
| JPS5610004U (ja) * | 1979-07-02 | 1981-01-28 | ||
| JPS5683104A (en) * | 1979-12-10 | 1981-07-07 | Nec Corp | Predistortion circuit |
-
1982
- 1982-08-23 JP JP57146623A patent/JPS5936406A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5192150A (ja) * | 1975-02-10 | 1976-08-12 | ||
| JPS5382110A (en) * | 1976-12-27 | 1978-07-20 | Nec Corp | Compensating circuit for non-linearity |
| JPS5610004U (ja) * | 1979-07-02 | 1981-01-28 | ||
| JPS5683104A (en) * | 1979-12-10 | 1981-07-07 | Nec Corp | Predistortion circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342207A (ja) * | 1986-08-07 | 1988-02-23 | Fujitsu Ltd | 歪補償器 |
| JPH0435084B2 (ja) * | 1986-08-07 | 1992-06-10 | Fujitsu Ltd | |
| US6275103B1 (en) | 1998-09-02 | 2001-08-14 | Fujitsu Limited | Predistorter of amplifier and amplifying unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963090A (en) | Automatic predistortion adjusting circuit having stable non-linear characteristics regardless of input signal frequency | |
| US5570063A (en) | RF power amplifier with signal predistortion for improved linearity | |
| JP2620496B2 (ja) | 電子及び光学信号直線化前置補償器 | |
| US5619168A (en) | Distortion creation and reduction circuit | |
| US5691668A (en) | Feedforward amplifier | |
| JPH03179807A (ja) | ひずみ補正方法及びその補正回路 | |
| JP2002530915A (ja) | 変調歪を補完する予歪制御機構部を備えた並列のパワー増幅器を用いるｒｆパワー増幅器の線形化 | |
| JPH07273562A (ja) | フィードフォワード増幅器 | |
| JPH04336819A (ja) | 電子信号及び光信号を直線化するひずみ補正回路 | |
| JPH05509446A (ja) | 増幅における歪みの低減のための装置および方法 | |
| JPS60106209A (ja) | マイクロ波電力増幅装置 | |
| US6320461B1 (en) | Ultra-linear feedforward RF power amplifier | |
| KR100425385B1 (ko) | 왜곡 감소 방법 및 왜곡 감소 시스템 | |
| US5363056A (en) | Circuit for linearization of amplified electronic signals | |
| US5428314A (en) | Odd/even order distortion generator and distortion cancellation circuit | |
| US4016497A (en) | Feedbackward distortion compensating circuit | |
| JP2000091852A (ja) | 自動利得および位相制御器を組み込んだフィード・フォワード増幅器の改良 | |
| JPS5936406A (ja) | ブリデイスト−シヨン方式歪補償回路 | |
| CA1208709A (en) | Device for linearizing a high frequency amplifier with complex non linearity coefficients | |
| KR100371531B1 (ko) | 에러 피드백을 이용한 피드포워드 선형 전력 증폭기 | |
| JP3927427B2 (ja) | フィードフォワード増幅器 | |
| JPH04233809A (ja) | フィードフォワード増幅器 | |
| JPH06244647A (ja) | 増幅器の非線形歪補償制御回路 | |
| JPH0435084B2 (ja) | ||
| JP2002151972A (ja) | 歪み補償電力増幅器 |