WO2004100234A1 - 処理スケジュール作成方法、塗布現像装置、パターン形成装置、処理システム - Google Patents

処理スケジュール作成方法、塗布現像装置、パターン形成装置、処理システム Download PDF

Info

Publication number
WO2004100234A1
WO2004100234A1 PCT/JP2004/006196 JP2004006196W WO2004100234A1 WO 2004100234 A1 WO2004100234 A1 WO 2004100234A1 JP 2004006196 W JP2004006196 W JP 2004006196W WO 2004100234 A1 WO2004100234 A1 WO 2004100234A1
Authority
WO
WIPO (PCT)
Prior art keywords
processing
information
coating
processed
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/006196
Other languages
English (en)
French (fr)
Inventor
Shigeki Wada
Akira Miyata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US10/555,641 priority Critical patent/US7449349B2/en
Publication of WO2004100234A1 publication Critical patent/WO2004100234A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70991—Connection with other apparatus, e.g. multiple exposure stations, particular arrangement of exposure apparatus and pre-exposure and/or post-exposure apparatus; Shared apparatus, e.g. having shared radiation source, shared mask or workpiece stage, shared base-plate; Utilities, e.g. cable, pipe or wireless arrangements for data, power, fluids or vacuum

Definitions

  • a processing schedule is created in which a plurality of processing objects are sequentially taken out of a plurality of storage containers for storing the plurality of processing objects, and in-line processing is performed by a plurality of processing apparatuses. About the method.
  • a coating and developing device which is a unit for performing application and development of a resist solution on a workpiece such as a wafer, and a resist solution are applied.
  • An in-line process is performed in combination with an exposure apparatus that performs an exposure process on the processed object.
  • an in-line apparatus for performing such in-line processing in the case of an apparatus for processing an object in a single-wafer process, a plurality of, for example, 25 objects are accommodated in a cassette of an accommodating container, and the cassette is accommodated. Multiple cassettes are prepared, and one by one is sequentially taken out of these cassettes and processed.
  • processing conditions for the in-line apparatus are determined for each of the plurality of processing objects. Therefore, a single cassette may contain multiple workpieces with different processing recipes, and multiple cassettes may contain multiple workpieces with the same processing recipe. In some cases.
  • Japanese Patent Application Laid-Open No. 7-283097 discloses a method of integrally managing objects to be processed in a storage container and scheduling the order of processing. .
  • processing recipes for the coating and developing apparatus and the exposure apparatus are respectively set.
  • the combination of the processing recipe in the coating and developing apparatus and the processing recipe in the exposure apparatus may be different depending on the object to be processed.
  • the processing in the exposure apparatus is optimized even if the processing objects in the same processing recipe are grouped in consideration of only the processing recipe in the coating and developing apparatus and the processing order is scheduled. Not necessarily.
  • the present invention has been made in view of the above circumstances, and provides a processing schedule for creating a schedule for efficiently processing all the objects to be processed in a single wafer in an inline apparatus including a plurality of processing apparatuses.
  • the purpose is to provide a creation method.
  • a plurality of housings housing a plurality of objects to be processed is provided.
  • the first processing apparatus includes: For each of the storage containers, a step of acquiring information in the storage container associated with the stored object to be processed, and the first processing device obtains information on processing conditions in the second processing device, Second Acquiring from the processing device, the first processing device includes: the attribute information, the container information, and the processing condition information of the first processing device included in the first processing device. Determining a processing order of the plurality of processing objects based on processing condition information of the second processing device acquired from the second processing device. A law is provided.
  • the first processing apparatus having the storage container may include, in addition to the information on the processing in the processing apparatus, information on the processing conditions in the second processing apparatus connected in-line.
  • the most efficient wafer processing schedule for the entire inline apparatus can be created.
  • the attribute information specifies, for each of the objects to be processed, processing condition correspondence information associated with the processing conditions to be processed by each of the processing devices, and an accommodation container that is accommodated. It is preferable to include container name information. It is preferable that the in-container information includes information on the number of objects to be processed in the container and information on the number of processing conditions in which the objects in the container are processed. Further, it is preferable that the processing condition information includes information on a time required for processing the processing condition.
  • the step of acquiring information on the processing conditions in the second processing device from the second processing device includes the step of the first processing device having a communication formed in a LAN (Local Area Network). It is preferably performed by directly communicating with the second processing device connected in-line via the path.
  • LAN Local Area Network
  • LANs have already been installed, and by using such facilities, equipment costs can be reduced.
  • a host computer or the like can be used. The load on the device can be reduced.
  • a plurality of housings accommodating a plurality of objects to be processed are provided.
  • container A processing schedule creation method for creating a schedule for sequentially processing the object to be processed from a single wafer to a single wafer, wherein the object to be processed is processed on the in-line apparatus.
  • a control unit for controlling an operation of the entire inline apparatus, for each of the processing objects, acquiring attribute information of the processing object associated with a processing condition of the processing object; and Means for obtaining, from each processing device, processing condition information relating to processing conditions for processing the plurality of processing objects; and the control means, wherein the processing object is processed in each processing device. Acquiring a priority processing condition at the time of performing the simulation based on the attribute information; and performing a simulation based on the processing condition information and the priority processing condition. Processing Sukeji Yule generation method and a step of determining the processing order of the previous SL plurality of the object is provided.
  • control means for controlling the entire in-line apparatus for example, the host computer, in-line information relating to the processing of the object to be processed. Since the entire inline device is acquired, an efficient processing schedule can be created for the inline device as a whole. Further, by setting the priority processing conditions, it is possible to create a processing schedule giving priority to the processing of a specific processing device.
  • the attribute information includes processing condition correspondence information associated with the processing conditions to be processed by the respective processing devices for the respective processing objects.
  • the processing condition information includes information on a time required for processing the processing condition.
  • the priority processing conditions include a condition that gives priority to the processing time in each processing device and a condition that gives priority to the processing time in the entire in-line device. It is preferable that the data is any one of the following.
  • a coating and developing apparatus which is connected in-line with an exposure apparatus and performs single-wafer processing on the substrates sequentially taken out from a plurality of cassettes accommodating a plurality of substrates.
  • a substrate attribute acquisition unit for acquiring, for each of all the substrates contained in the cassette, attribute information of the substrate associated with the cassette in which the substrate is accommodated and the processing conditions, the plurality of cassettes;
  • a cassette information acquisition unit for acquiring information in the cassette associated with the accommodated substrate;
  • a recipe information acquisition unit for acquiring information on processing conditions in the exposure apparatus from the exposure apparatus; Based on the attribute information, the information in the cassette, the processing condition information of the coating and developing device included in the coating and developing device, and the processing condition information of the exposure device obtained from the exposure device.
  • a coating and developing apparatus comprising: a processing order determination unit that determines a processing order of the plurality of substrates.
  • the coating and developing apparatus having a container acquires information on processing conditions in the inline-connected exposure apparatus in addition to information on processing in the coating and developing apparatus. Therefore, the most efficient substrate processing schedule can be created.
  • a pattern forming apparatus comprising a coating and developing apparatus and an exposure apparatus connected inline, and performing a single-wafer processing on the substrates sequentially taken out from a plurality of cassettes accommodating a plurality of substrates.
  • the coating and developing apparatus may further include, for each of all the substrates accommodated in the plurality of cassettes, the attribute information of the substrate associated with the cassette accommodating the substrate and the processing condition.
  • a cassette information acquiring unit for acquiring the information in the cassette that has been removed, a recipe information acquiring unit for acquiring information on the processing conditions in the exposure apparatus from the exposure apparatus, the attribute information, and the inside of the cassette.
  • a pattern forming apparatus comprising a determining unit is provided.
  • the coating / developing apparatus having a storage container acquires information on processing conditions in the exposure apparatus in addition to information on processing in the coating / developing apparatus.
  • the most efficient substrate processing schedule for the entire system can be created.
  • a pattern forming apparatus comprising a coating and developing apparatus and an exposure apparatus connected inline, and performing a single-wafer processing on the substrates sequentially taken out from a plurality of cassettes accommodating a plurality of substrates.
  • a substrate attribute acquisition unit that controls the operation of the entire pattern forming apparatus and acquires attribute information associated with the processing conditions of the substrate for each of all the substrates.
  • Information a recipe information acquisition unit that acquires information from each of the coating and developing apparatus and the exposure apparatus, and a priority condition that acquires priority processing conditions when the substrate is processed in each of the coating and developing apparatus and the exposure apparatus.
  • the control unit comprising: an acquiring unit; and an instruction from the control unit, wherein the attribute is set before the substrate is processed on the pattern forming apparatus. And a means for executing simulation based on the processing condition information and the priority processing condition, wherein a processing order of the substrate is determined based on a result of the simulation. Is provided.
  • control means for controlling the entire pattern forming apparatus for example, a host computer, related to processing of the processing target to be processed before the processing target is processed on the pattern forming apparatus. Since information is obtained for the entire pattern forming apparatus, an efficient processing schedule can be created for the entire pattern forming apparatus.
  • FIG. 1 is a block diagram illustrating a connection relationship between a pattern forming apparatus and a host computer in a processing system including a plurality of pattern forming apparatuses and a host computer to which the first embodiment is applied;
  • FIG. 2 is a plan view showing the configuration of the pattern forming apparatus
  • FIG. 3 is a block diagram showing a partial internal configuration of a coating and developing apparatus and an exposure apparatus which constitute the pattern forming apparatus;
  • FIG. 4 is a diagram showing a partial storage element of an auxiliary storage unit of the coating and developing apparatus.
  • FIG. 5 is a diagram showing an example of attribute information of a wafer housed in a cassette.
  • FIG. 6 is a data table of wafer attribute information.
  • FIG. 7 is a diagram showing an example of a data table of information in a container,
  • FIG. 8 is a diagram showing an example of a data table of processing recipe information, and
  • FIG. 9 is an execution flow of a processing schedule assembling program.
  • FIG. 10 shows a pattern forming apparatus, a host computer, and a simulation system in a processing system including a plurality of pattern forming apparatuses, a host computer, and a simulator to which the second embodiment is applied. Block diagram showing a connection relationship,
  • FIG. 11 is a block diagram showing a partial internal configuration of the host computer.
  • FIG. 12 is a diagram showing a partial storage element of an auxiliary storage unit in the host computer.
  • FIG. 13 is a diagram showing an example of a data table of wafer attribute information
  • FIG. 14 is a diagram showing an example of a data table of processing condition information
  • FIG. 15 is an example of a data table of priority condition information
  • FIG. 16 is a diagram showing an execution flow of the condition setting program.
  • FIG. 1 includes a plurality of pattern forming apparatuses (in-line apparatuses) used in a photolithography process in a process of manufacturing an electronic device such as a semiconductor or a liquid crystal display to which the present embodiment is applied, and a host computer.
  • FIG. 4 is a block diagram illustrating a connection relationship between a pattern forming apparatus and a host computer in the processing system.
  • the pattern forming apparatus 200 has a coating and developing apparatus 50 and an exposing apparatus 90, and these are used to transport a wafer as a processing object by an interface unit 80. They are arranged so as to be secured and interconnected by a communication path 35.
  • a plurality of pattern forming apparatuses 200 are LAN cables 34 that form a LAN (Loca 1 Area Network) using, for example, Ethernet (registered trademark). Connected to each other. Specifically, each of the coating / developing device 50 and the exposing device 90 is connected to a LAN cable 34, and a host computer 100 is connected to the LAN cable 34.
  • LAN Local Area Network
  • the host computer 100 is connected to a plurality of computers via the LAN.
  • the operation control of the turn forming device 200 is performed.
  • a processing start command is issued to each pattern forming apparatus 200 by designating a processing recipe as a processing condition for processing a wafer.
  • FIG. 2 shows a schematic configuration of the wafer in each pattern forming apparatus 200 in order to explain the processing on the wafer.
  • the pattern forming apparatus 200 includes a coating and developing apparatus 50 as a first processing apparatus for performing resist coating on the wafer W and development after exposure, and a resist coating apparatus on the wafer W. And an exposure device 90, which is a second processing device for exposing the object, and these are connected in-line.
  • the coating / developing apparatus 50 includes a loading / unloading unit 6 for loading / unloading cassettes CS (four cassettes CS1 to CS4 in FIG. 1) of the storage containers each storing a plurality of wafers W to be processed. 0, a coating / developing unit 70 for applying a resist to the wafer W and developing after exposure, and an interface unit for transferring the wafer W between the coating image developing unit 70 and the exposure device 90. 8 0.
  • the loading / unloading section 60 includes a transfer mechanism 61 for transferring the wafer W between the cassette CS and the coating and developing section 70.
  • the coating / developing unit 70 performs two coating units 76 for applying a resist to a wafer, two developing units 77 for developing an exposed wafer, and performs hydrophobic treatment, heating treatment, cooling treatment, and the like. It has two processing unit towers 71 and 73 in which a plurality of processing units are vertically stacked. It is to be noted that a processing unit tower 75 indicated by a broken line can be provided. When the processing unit tower 75 is provided, the processing unit tower 75 can be freely moved along the guide rail 74.
  • One coating unit 76 and one developing unit 77 are stacked in two layers with the coating unit 76 down, and the other coating units 76 are stacked. 6 and the other developing units 77 are also stacked in two stages.
  • the coating / developing unit 70 includes a transport mechanism 72 for transporting the color.Around the transport mechanism 72, a coating unit 76, a developing unit 77, and a processing unit tower 71, 73 are arranged. I have.
  • the transfer mechanism 72 transfers the wafer W to each of the processing units of the coating unit 76, the developing unit 77, and the processing unit towers 71 and 73.
  • the transport mechanism 72 is configured to be movable up and down, movable back and forth, and rotatable about a vertical axis by a drive mechanism (not shown).
  • the interface section 80 includes a peripheral exposure device 81 for exposing only the peripheral portion of the wafer W, a mounting section 83 for temporarily mounting the wafer W, and a transport mechanism 82 for transporting the wafer W. And The transport mechanism 82 transfers the wafer W to the mounting portion 83 and the peripheral exposure device 81, and transfers the wafer W to and from the coating image forming portion 70 and the exposure device 90.
  • the mounting portion 83 is configured by stacking, for example, a holding shelf for puffer in two tiers.
  • the exposure apparatus 90 includes a pre-processing stage 91 for mounting a wafer W before exposure, a vacuum chamber 95 for performing exposure, a light source 94 for exposure, and a post-processing for mounting the exposed wafer W.
  • a stage 92 and a transfer arm 93 for transferring the wafer W between each of the stages 91 and 92 and the vacuum chamber 95 are provided.
  • the transfer of the wafer W between the loading / unloading section 60 and the coating / developing section # 0, and the delivery of the wafer W between the coating / developing section 70 and the interface section 80 are performed by the processing unit tower 7. This is done via the transfer units provided at 1 and 73 respectively.
  • C Inline processing of W is performed as follows.
  • a plurality of cassettes CS accommodating a plurality of wafers W from the outside are arranged in the loading / unloading section 60, and the transport mechanism 61 sequentially takes out the wafers W from the cassettes CS.
  • the wafer W is transferred to the delivery unit at the processing unit 71.
  • the wafer W placed in the delivery unit is transferred by the transfer mechanism 72 to the hydrophobizing unit in the processing unit 71, where it is hydrophobized.
  • the wafer W is transferred to the coating unit 76, where a resist solution is coated to form a resist film.
  • the wafer W is pre-baked in the heating unit in the processing unit tower 71, then transferred to the delivery unit of the processing unit tower 73 by the transfer mechanism 72, and is transferred by the transfer mechanism 82. It is transported to the interface section 80.
  • the wafer W sent to the interface unit 80 is temporarily stored in a holding shelf of the mounting unit 83, where it is set to the same temperature as the ambient temperature in the exposure apparatus 90, and then is transferred to the exposure apparatus 90. Sent.
  • the wafer W After exposure by the exposure device 90, the wafer W is returned to the ink face portion 80 again, and after only the peripheral portion is exposed by the peripheral edge exposure device 81, if there is no space in the developing unit 77, Is temporarily stored in the receiver 83.
  • the wafer W is transferred by the transfer mechanism 82 to the delivery unit in the processing unit tower 73, and is transferred by the transfer mechanism 72 to the heating unit in the processing unit tower 71 or 73. It is treated in a post-exposure bake and cooled by the cooling unit in the treatment unit — 71 or 73. After cooling, wafer W is developed in developing unit 77. Then as needed Bot bake processing is performed by the heating unit of the processing unit tower 71 or 73, and is cooled by the cooling unit. The post-wafer W is transferred to the delivery unit in the processing unit tower 71 by the transfer mechanism 72, and returned to the cassette CS of the loading / unloading section 60 by the transfer mechanism 61.
  • the processing of the wafer W as described above is performed by a processing recipe that defines the type of the resist liquid applied in the coating and developing apparatus 50, the baking time, and the like (hereinafter, the processing recipe in the coating and developing apparatus 50 is particularly a coating and developing recipe). ).
  • This processing recipe also exists separately in the exposure apparatus 90.
  • the processing recipe for the exposure processing (hereinafter, the processing recipe in the exposure apparatus 90 is particularly referred to as an exposure recipe) is applied to the wafer W. Processing is performed.
  • the types of the coating and developing recipe and the exposure recipe are determined for each wafer W.
  • Information associated with these processing recipes is managed in the host computer 100 for each wafer W as attribute information of the wafer W.
  • the attribute information of the wafer W includes processing condition correspondence information and information for specifying the cassette CS in which the wafer W is stored, that is, container name information and the like.
  • the processing condition correspondence information is, for example, identification data associated with each processing recipe.
  • the container name information is identification data associated with a cassette number or the like.
  • FIG. 3 shows the coating and developing apparatus 50 constituting the pattern forming apparatus 200.
  • FIG. 4 is a block diagram showing a partial internal configuration of an exposure apparatus 90.
  • the coating / developing apparatus 50 as a processing apparatus includes a central processing unit 2 which performs overall internal control and serves as a key to operation control as hardware.
  • An operation unit 10 operated by an operator, a non-volatile auxiliary storage unit 11, a main storage unit 12 for temporarily reading and writing information, and a coating / developing apparatus are provided in the central processing unit 2.
  • a machine control unit 13 for controlling the operation of the mechanical operation part 50 and communication interfaces 15 and 16 for performing information communication are connected. Further, an input / output port 14 for carrying in / out a wafer is connected to the machine control unit 13.
  • the central processing unit 2 includes a CPU 3 and an application-specific IC 4, and the IC 4 includes a processing command unit 6, a recipe selection unit 7, an update report unit 8, and a communication control unit 9. .
  • the processing command unit 6 has a function of outputting a command to the coating and developing apparatus 50 based on a processing instruction from the host computer 100, for example, a processing start instruction or a wafer mouth switching instruction. ing.
  • the recipe selection unit 7 has a function of selecting a corresponding processing recipe from a group of processing recipes stored in the auxiliary storage unit 11 based on the identification code sent from the host computer 100.
  • This processing recipe group includes a plurality of types of coating and developing recipes each prepared as program software.
  • the status report section 8 reports information such as a processing schedule, a processing status report, a processing result report, or failure information temporarily stored in the main storage section 12 to the host computer 100 and the exposure apparatus 90. It has the function to perform.
  • the communication control unit 9 includes an exposure device via the communication interfaces 15 and 16. It has a function of controlling communication with the device 90 and the host computer 100.
  • the exposure apparatus 90 forming an in-line apparatus together with the coating and developing apparatus 50 includes, as hardware, a central processing unit 21 that is essential for controlling the operation of the exposure apparatus 90.
  • the central processing unit 21 has a nonvolatile auxiliary storage unit 28, a main storage unit 29 for temporarily reading and writing information, and an operation of a mechanical operation unit of the exposure apparatus 90.
  • a communication interface 32, 33 for performing information communication.
  • an input / output port 31 for carrying in / out a wafer is connected to the machine control unit 30.
  • the central processing unit 21 includes a CPU 22 and an application-specific IC 23, and the IC 23 includes a processing command unit 24, a recipe selection unit 25, a status report unit 26, and a communication control unit. 2 7
  • the processing command section 24 has a function of outputting a command to the exposure apparatus 90 based on a processing command from the host computer 100.
  • the recipe selection section 25 has a function of selecting a corresponding processing recipe from a processing recipe group stored in the auxiliary storage section 28 based on the identification code sent from the host computer 100. .
  • the processing recipe in the exposure apparatus 90 for example, the type of the reticle, the exposure time, and the exposure amount are determined.
  • the status report unit 26 has a function of reporting information such as a processing status report and failure information temporarily stored in the main storage unit 29 to the host computer 100 and the coating and developing apparatus 50.
  • the communication control unit 27 has a function of controlling communication with the coating and developing device 50 and the host computer 100 via the communication interfaces 32 and 33.
  • the communication interface 15 of the coating and developing apparatus 50 and the communication interface 32 of the exposure apparatus 90 are connected by a 36-pin parallel cable P to form a communication path 35.
  • the coating / developing apparatus 50 and the exposure apparatus 90 are connected to the LAN cable 34, respectively, but are connected via the communication interfaces 16 and 33, respectively, and the communication path 36 on the LAN. Is formed.
  • the pattern forming apparatus 200 configured as described above operates as follows at the start of operation (when the power is ON).
  • both the coating and developing apparatus 50 and the exposure apparatus 90 are turned on, both system softwares are activated, and the pattern forming apparatus enters a processing standby state as an in-line apparatus.
  • the created processing schedule is transmitted from the main storage unit 12 to the host computer 100 by the status report unit 8.
  • the host computer 100 designates a processing recipe in accordance with the processing schedule, and issues a processing start instruction to the coating and developing apparatus 50 and the exposing apparatus 90.
  • the coating and developing apparatus 50 and the exposure apparatus 90 select a coating and developing recipe and an exposure recipe, respectively, according to the processing start command, and perform processing on the wafer W according to the processing recipe.
  • the recipe selection unit 7 selects the corresponding coating current from the processing recipe group stored in the auxiliary storage unit 11. Choose a statue recipe.
  • the selected coating / developing recipe is temporarily read into the main storage unit 12 where information can be written and read at high speed.
  • the processing command unit 6 instructs the machine control unit 13 in accordance with the coating image recipe read into the main storage unit 12 in cooperation with the exposure apparatus 90, and the processing on the wafer W to be processed is executed.
  • the recipe selection unit 25 selects a corresponding exposure recipe from the processing recipe group stored in the auxiliary storage unit 28. select.
  • the selected exposure recipe is temporarily read into the main storage unit 29 where information can be written and read at high speed.
  • the processing command unit 24 instructs the machine control unit 30 according to the exposure recipe in the main storage unit 29 in cooperation with the coating and developing apparatus 50, and the exposure process for the wafer W to be processed is executed. .
  • the processing schedule is again set in the coating and developing apparatus 50.
  • the updated processing schedule created is transmitted from the main storage unit 12 to the host computer 100 by the status report unit 8.
  • the host computer 100 issues a processing start command to the coating and developing apparatus 50 and the exposing apparatus 90 according to the new processing schedule.
  • the created processing schedule is once transmitted to the host computer 100.
  • the host computer 100 issues a processing start command to the coating and developing apparatus 50 and the exposing apparatus 90 in accordance with the processing schedule.
  • the wafer processing is not necessarily performed by the processing start instruction from the host computer 100 as described above. It is not necessary to perform the wafer processing, and the wafer processing may be performed according to the processing schedule according to the judgment of the pattern forming apparatus 200 itself. In this case, the processing schedule created by the coating and developing apparatus 50 need not be transmitted to the host computer 100, and the processing order between the coating and developing apparatus 50 and the exposing apparatus 90 is not necessary. Is confirmed, and the process starts.
  • FIG. 4 shows a partial storage element of the auxiliary storage unit 11 of the coating and developing apparatus 50.
  • the auxiliary storage unit 11 stores, in a processing recipe group 41 comprising a plurality of processing recipes, a processing schedule assembling program 40, and information on the time required for processing of each processing recipe in the processing recipe group 41 (required processing). At least a database 42 storing time information) is stored and retained.
  • the processing schedule assembling program 40 includes a wafer attribute obtaining unit 40a, a cassette information obtaining unit 40b, a recipe information obtaining unit 40c, and a processing order determining unit 40d.
  • the wafer attribute acquisition unit 40a has a function of acquiring attribute information of each wafer W stored in the cassette CS (CS1 to 4) mounted on the coating and developing apparatus 50.
  • the wafers W stored in the cassettes CS have various combinations of the number of wafers contained in the cassettes and the processing recipes.
  • the attribute information is associated with the wafer W, and the contents include information on the name of the container (cassette CS name) to be accommodated, processing recipe information (coating / development recipe, exposure recipe), and the like.
  • An example of this attribute information data table 47 is shown in FIG.
  • the wafer attribute acquisition unit 40a stores the attribute information of each wafer W stored in each cassette CS. The information is obtained from the host computer 100 via the LAN, and the data table 47 is created. When the coating / developing device 50 and the exposure device 90 transfer the wafer W between them, the identification information (W 1 to W 15) of the wafer W is provided to the other device.
  • the cassette information acquisition section 40b has a function of acquiring information in the force set CS (CS1 to 4) placed on the coating and developing apparatus 50, that is, information in the container.
  • the in-container information includes information on the number of wafers W in the cassette and the number of processing recipes for processing wafers W in the cassette. An example of 8 is shown.
  • the cassette information acquisition unit 40b acquires the information in the container from the host computer 100 via the LAN, and creates this data table 48.
  • the recipe information acquisition unit 40c transmits information on the time required for processing of the processing recipe (required processing time information) used in the coating and developing apparatus 50 as processing recipe information (processing condition information) from the database 42. get. Further, it directly communicates with the exposure apparatus 90 via a communication path 36 formed on the LAN to acquire processing recipe information (processing condition information) on the processing recipe used in the exposure apparatus 90. .
  • the processing recipe information of the exposure apparatus 90 includes, for example, an exposure start time, information on a required processing time of the exposure recipe, an exposure end time, and processing unit information on the wattage.
  • the recipe information acquisition unit 40c creates a data table 49, an example of which is shown in FIG. 8, from the acquired information.
  • the processing order determination unit 40 d refers to the data tables 47, 48, and 49, performs the same processing recipe grouping, calculates the required processing time, and performs the most efficient processing for all wafers W. Determine order Function.
  • PED (post exposure delay) time management refers to management in which, for example, when a chemically amplified resist is used in the processing in the pattern forming apparatus 200, the time from the end of the exposure processing to the start of the heating processing is kept constant.
  • the processing order determination unit 40 d determines the exposure start / end times included in the processing recipe information of the exposure apparatus 90 and the interface unit 8 so that the optimum PED time management can be performed for each wafer W. It is preferable to determine the processing order in consideration of the time when 0 receives the wafer W from the exposure device 90 and the time when the heating unit in the processing unit 71 or 75 receives the wafer W.
  • a standby time is provided during the transfer of the wafer W by the transfer mechanism 72 to control the standby time, and the processing order is determined by further considering the standby time.
  • the coating / developing apparatus 50 needs to send the wafer W identification information (W 1 to W 15) and the exposure start / end time from the exposure apparatus 90. Need to get information.
  • the coating / developing device 50 is controlled by the recipe information acquisition unit 40c or the like.
  • the information obtained directly from the exposure apparatus 90 may be used.
  • the coating / developing device 50 acquires the information as follows.
  • the coating and developing apparatus 50 sets the exposure The identification information (W1 to W15) of the wafer W and the information of the start of exposure are received from the optical device 90.
  • the coating and developing device 50 recognizes the timing of the exposure start by the clock (time) of the coating and developing device 50.
  • the coating and developing apparatus 50 receives the identification information of the wafer W (W1 to W15) and the information of the end of the exposure from the exposure apparatus 90.
  • the coating and developing device 50 recognizes the timing of the end of the exposure by the clock (time) of the coating and developing device 50.
  • the coating / developing device 50 can obtain the information of the exposure start / end time, and Time management can be performed.
  • FIG. 9 shows an execution flow of the processing schedule assembling program 40 executed in the coating and developing apparatus 50.
  • the processing schedule assembling program 40 is started when both are in a processing standby state. Then, the wafer attribute acquisition unit 40a acquires attribute information of all wafers W in the cassettes CS (CS1 to CS4) from the host computer 100, and creates a data table 47 (step Sl). ).
  • the cassette information acquiring unit 40b acquires the information in the container of the cassette CS (CS1 to CS4) from the host computer 100 and creates the data table 48 (step S2). .
  • the recipe information obtaining unit 40 c obtains required processing time information and the like of the coating and developing recipe to be used from the database 42, and requests the exposure apparatus 90 for information on the exposure recipe which is the processing recipe information.
  • a command is issued to obtain information specific to the exposure apparatus, and a data table 49 is created from the information (step S3).
  • the processing order determination unit 40 d refers to the data tables 47, 48, and 49, performs grouping of the same processing recipes, calculates the required processing time, and the like, and thereby achieves the most efficient processing for all the powers.
  • the general processing order is determined (step S4).
  • steps S1 to S3 may be interchanged, or may be performed in parallel.
  • the wafer By issuing a processing instruction to the coating and developing apparatus 50 and the exposing apparatus 90 in accordance with the processing schedule, the wafer can be efficiently processed as an inline apparatus.
  • Such a processing schedule is assembled in each of the plurality of in-line devices, and the host computer 100 issues a processing instruction to each in-line device according to the processing schedules, thereby improving the efficiency of the entire system. Wafer processing becomes possible.
  • the auxiliary storage unit 11 in the coating and developing apparatus 50 is a single nonvolatile storage unit.
  • the auxiliary storage unit 11 may be divided into a plurality of storage units.
  • a method including a step based on the processing schedule assembly program 40 stored in the auxiliary storage unit 11 may be realized by hardware.
  • the inline apparatus is not limited to the coating and developing apparatus and the exposure apparatus, and the control method of the present invention can be applied to other apparatuses as long as they are inline apparatuses.
  • FIG. 10 shows a connection between the pattern forming apparatus, the host computer, and the simulator in a processing system including a plurality of pattern forming apparatuses (in-line apparatuses), a host computer, and a simulator to which the present embodiment is applied. It is a block diagram which shows a relationship.
  • FIG. 10 shows a configuration in which a simulator 37 as simulation means is added to the configuration shown in the first embodiment.
  • the simulator 37 is connected to the LAN cable 34, and its operation is controlled from the host computer 100 via a communication path on the LAN.
  • the simulator 37 has a function of simulating the operation of an in-line device composed of a coating and developing device 50 and an exposure device 90. Therefore, by setting information on the processing recipe and parameters such as the number of processed wafers in the simulator 37 before the actual processing, the time required for processing all the wafers W can be obtained.
  • FIG. 11 is a block diagram showing a partial internal configuration of a host computer 100 that controls the simulator 37 and all the pattern forming apparatuses 200.
  • the host computer 100 includes, as hardware, a host computer; a central processing unit 103 that performs overall control of the inside of the I00 and is a key to operation control.
  • the central processing unit 103 has an operation unit 110 operated by the operator. 8, a non-volatile auxiliary storage unit 101, a main storage unit 102 for temporarily reading and writing information, and a communication interface 107 for performing information communication. I have.
  • the central processing unit 103 includes a CPU 104, a processing command unit 105, and a communication control unit 106.
  • the processing command unit 105 controls the inside of the host computer 100 in accordance with the instruction of the operation and the like input from the operation unit 108, and issues a processing command to the pattern forming apparatus 200 via the LAN. It has the function of performing
  • the communication control unit 106 has a function of controlling communication with the pattern forming device 200 and the simulator 37 via the communication interface 107.
  • FIG. 12 shows a partial storage element of the auxiliary storage unit 101.
  • the auxiliary storage unit 101 stores at least a condition setting program 101 a and a simulation instruction unit 101 b in a pathological manner.
  • the condition setting program 101a includes a wafer attribute acquisition unit 102a, a recipe information acquisition unit 102b, and a priority condition acquisition unit 102c.
  • the wafer attribute acquisition unit 102a has a function of acquiring wafer attribute information input from the operation unit 108 by the operator.
  • This wafer attribute information is processing recipe information (coating / development recipe, exposure recipe) for all wafers to be processed.
  • An example of the data table 110 of this wafer attribute information is shown in FIG.
  • the wafer attribute acquisition unit 102a is configured to create the data table 110 from the acquired attribute information.
  • the recipe information acquisition unit 102 b is provided with the coating and developing device 50 and the The optical device 90 is provided with a function for acquiring processing recipe information such as required processing time information on a processing recipe in the optical device 90 by communication with each device or input from the operation unit 108.
  • FIG. 1 shows an example of the data table 1 1 1 of the processing recipe information.
  • the recipe information acquisition unit 102b is configured to create the data table i1i from the acquired processing recipe information.
  • the priority condition acquisition unit 102c acquires a priority processing condition for processing the wafer W by input from the operation unit 108.
  • the priority processing conditions include conditions for giving priority to the processing of the coating and developing apparatus 50, conditions for giving priority to the processing of the exposure apparatus 90, and conditions for giving priority to the processing of the entire pattern forming apparatus 200. For example, when the operator selects a condition that gives priority to the processing of the coating and developing apparatus 50, the processing order is determined in the simulation by the simulator 37 so that the switching of the processing recipe in the coating and developing apparatus 50 is small. An example of the data table 112 under this priority processing condition is shown in FIG.
  • the priority condition acquisition unit 102c is configured to create the data table 112 from the information of the acquired priority processing conditions.
  • the simulation instruction unit 101b sends a simulation execution instruction to the simulation unit 37 using the data tables as simulation conditions. It has a function to send.
  • the execution of the condition setting program 101a will be described based on the execution flow shown in FIG.
  • the condition setting program 101a is executed before the wafer W to be processed is accommodated in the cassette CS.
  • the wafer attribute acquisition unit 1 0 2 a acquires the attribute information on all wafers W input from the operation unit 108 by the operator, and creates a data table 110 (step S 11).
  • the recipe information acquisition unit 102 b transmits processing recipe information, such as required processing time information on processing recipes in the coating and developing apparatus 50 and the exposure apparatus 90, to communication with the respective apparatuses or to the operating unit 1. Obtained by input from 08. Then, a data table 111 is created from the acquired information (step S12).
  • the priority condition acquisition unit 102c acquires priority processing conditions for processing the wafer W by input from the operation unit 108 by the operator. Then, a data table 112 is created from the acquired information (step S13).
  • steps S11 to S13 may be interchanged or may be performed in parallel.
  • the data tables 110, 111, and 112 are created by the condition setting program 101a.
  • the simulation instruction section 101b executes the simulation to the simulator 37 with these data tables 110, 111, and 112 as the simulation conditions. Send instructions.
  • the simulator 37 refers to the data tables 110, 111, and 112, performs grouping of the same processing recipe, executes a plurality of types of simulations, and calculates the processing time required for processing all wafers. It is calculated (step S14). This information is sent to the host computer 100 and, taking into account the priority conditions, the most efficient processing sequence to complete all wafer processing by the host computer 100. Is determined and output as a processing schedule (step S15). According to this processing schedule, the wafer W to be processed is accommodated in each cassette CS by an operation or the like, and is mounted on the coating and developing apparatus 50.
  • the host computer 100 issues processing instructions to the coating and developing apparatus 50 and the exposing apparatus 90 according to the processing schedule.
  • the host computer 100 acquires information on the processing recipes (coating current recipe and exposure recipe) of all wafers before being accommodated in the cassette, By performing a simulation using 37, it is possible to determine and control the order in which the wafers can be processed most efficiently as a whole in-line apparatus.
  • the operator etc. stores wafers W in the cassette CS according to the processing schedule output by the simulator 37, thereby preventing a situation in which wafers W of the same processing recipe are stored alternately in the cassette. Can be. Thereby, the load on the control system in the coating and developing apparatus 50 can be reduced, and the processing efficiency can be improved.
  • the auxiliary storage unit 101 in the host computer 100 is a single non-volatile storage unit, but this may be divided into a plurality of non-volatile storage units. Further, a method including steps by the condition setting program 101a and the simulation instruction unit 10lb stored in the auxiliary storage unit 101 may be realized by hardware.
  • the inline apparatus is not limited to the coating and developing apparatus and the exposure apparatus, and the control method of the present invention can be applied to other apparatuses as long as they are inline apparatuses.
  • the present invention is not limited to the above embodiment, and various modifications are possible.
  • the substrate is not limited to a semiconductor wafer, and can be widely applied to the transport processing of general substrates such as a photomask substrate and a liquid crystal display substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

複数のカセットを有する塗布現像装置が、カセットに収容された全てのウエハの夫々について、そのウエハが収容されたカセットと処理レシピとに対応付けられたウエハの属性情報を取得する工程と、前記カセットの夫々について、収容されたウエハに対応付けられたカセット内情報を取得する工程と、露光装置における処理レシピの情報を、露光装置から直接取得する工程と、前記属性情報と、前記カセット内情報と、前記塗布現像装置が有している塗布現像装置の処理レシピ情報と、前記露光装置から取得した露光装置の処理レシピ情報とに基づき、前記複数のウエハの処理順序を決定する工程とを少なくとも含む。

Description

明細書 処理スケジュール作成方法、 塗布現像装置、 パターン形成装置、 処理システム
[技術分野]
本発明は、複数の被処理体を収容する複数の収容容器から前記被 処理体を順次取出し、複数の処理装置によりインライン処理を行う インライン装置上で枚葉処理するスケジュールを作成する処理ス ケジュール作成方法に関する。
[背景技術]
例えば半導体等の電子デバイス製造工程のうち、フォ トリソダラ フイエ程においては、ウェハ等の被処理体へのレジスト液の塗布や 現像処理を行なうュニッ ト装置である塗布現像装置と、レジス ト液 が塗布された被処理体に露光処理を行なう露光装置とが組み合わ されて、 インライン処理を行なっている。
このようなインライン処理を行なうインライン装置において、被 処理体を枚葉式で処理する装置の場合、 被処理体を複数枚、 例えば 2 5枚単位で収容容器のカセッ 卜に収容し、このカセッ トを複数用 意し、 これらカセッ トから順次 1枚ずつ取出して処理している。
また、 前記複数の被処理体には夫々、 インライン装置での処理条 件 （以下、 処理レシピと呼ぶ） が決められている。 したがって、 1 つのカセッ ト内に処理レシピの異なる複数の被処理体が収容され ている場合があるほか、複数のカセッ トにまたがって同じ処理レシ ピの被処理体が分散して収容されている場合もある。
1つのカセッ ト内に異なる処理レシピの被処理体が複数収容さ れている場合、 カセッ ト単位で、 かつカセッ ト内で端から順に処理 すると、 インライン装置での処理レシピの切り換えが頻繁となる。 その結果、全ての被処理体を処理するのに相当な時間を要するとい う問題がある。
このような課題に対して、 特開平 7 — 2 8 3 0 9 7号公報には、 収容容器内の被処理体を一体として管理し、処理の順序をスケジュ 一リングする方法が開示されている。
すなわち、この特開平 7 — 2 8 3 0 9 7号公報の方法においては 同一の処理レシピの被処理体をグループ化し、グループ単位で順序 立て、 処理スケジュールを立てることによって、 全被処理体の処理 時間を最適化している。
しかしながら、 上記特開平 7 - 2 8 3 0 9 7号公報の方法は、 上 記処理時間の最適化を 1つの処理装置について行なうものであり、 複数の処理装置、例えば塗布現像装置と露光装置のように 2つの処 理装置でインライン装置を構成するものについては、次のような問 題が生じる虞がある。
被処理体には、 塗布現像装置と露光装置に対する処理レシピが 夫々設定されている。この塗布現像装置での処理レシピと露光装置 での処理レシピの組み合わせは、被処理体によって夫々異なる場合 がある。
この場合、 塗布現像装置での処理レシピだけを考慮して、 同一の 処理レシピの被処理体をグルーピングし、それを処理する順序をス ケジュールしても、露光装置での処理は最適化されているとは限ら ない。
即ち、露光装置での処理において頻繁に処理レシピの切り換え処 理が生じる可能性がある。露光装置での処理レシピ切り換え作業で は、 レチクル （回路パターン） の変更作業等に時間を要する。 その ため、結果的に処理すべき全ての被処理体の処理を終えるのに多大 な時間を要する虞がある。 また、 露光装置の処理のみを優先した場 合は、逆に塗布現像装置での処理レシピの切り換え処理が頻繁に発 生する虞がある。
[発明の開示]
本発明はかかる事情に鑑みてなされたものであって、複数の処理 装置からなるインライン装置の全体において、枚葉処理される全て の被処理体を効率的に処理するスケジュールを作成する処理スケ ジュール作成方法を提供することを目的とする。
本発明の第 1の観点によれば、インライン接続された第 1および 第 2の処理装置を有し、これら装置によりインライン処理を行うィ ンライン装置において、複数の被処理体を収容する複数の収容容器 から前記被処理体を順次取出し、被処理体を枚葉処理する際のスケ ジュールを作成する処理スケジュール作成方法であって、前記第 1 の処理装置が、前記複数の収容容器に収容された全ての被処理体の 夫々について、被処理体が収容された収容容器と処理条件とに対応 付けられた被処理体の属性情報を取得する工程と、前記第 1の処理 装置が、 前記複数の収容容器の夫々について、 収容された被処理体 に対応付けられた収容容器内情報を取得する工程と、前記第 1の処 理装置が、 前記第 2の処理装置における処理条件の情報を、 前記第 2の処理装置から取得する工程と、 前記第 1 の処理装置が、 前記属 性情報と、 前記収容器内情報と、 前記第 1の処理装置が有している 第 1の処理装置の処理条件情報と、前記第 2の処理装置から取得し た前記第 2の処理装置の処理条件情報とに基づき、前記複数の被処 理体の処理順序を決定する工程とを含む処理スケジュール作成方 法が提供される。
このような方法によれば、例えば収容容器を有する第 1の処理装 置が、 前記処理装置での処理に係る情報の他に、 インライン接続さ れた第 2の前記処理装置における処理条件の情報を取得するため、 インライン装置全体として最も効率的なウェハ処理スケジュール を作成することができる。
この場合に、 前記属性情報は、 前記夫々の被処理体について、 前 記夫々の処理装置で処理される処理条件に対応付けられた処理条 件対応情報と、収容されている収容容器を特定する容器名情報とを 含むことが好ましい。 また、 前記収容容器内情報は、 前記収容容器 内の被処理体数の情報と、前記収容容器内の被処理体が処理される 処理条件数の情報とを含むことが好ましい。 さらに、 前記処理条件 情報は、前記処理条件の処理に要する時間の情報を含むことが望ま しい。
また、前記第 2の処理装置における処理条件の情報を前記第 2の 処理装置から取得する工程は、 前記第 1の処理装置が、 L AN (L o c a l A r e a N e t w o r k)内に形成された通信経路を 介してインライン接続された第 2の処理装置と直接通信すること により行われることが好ましい。
L ANは既に敷設されている場合が多く、このような設備を利用 することで、 装置コス トを低減でき、 また、 このように処理装置間 で直接通信することにより、ホストコンピュータ等の介在する装置 の負荷を低減することができる。
本発明の第 2の観点によれば、インライン接続された第 1および 第 2の処理装置を有し、これら装置によりインライン処理を行うィ ンライン装置において、複数の被処理体を収容する複数の収容容器 から前記被処理体を順次取出し、被処理体を枚葉処理する際のスケ ジュールを作成する処理スケジュール作成方法であって、前記被処 理体が前記イ ンライン装置上で処理される前に、前記インライン装 置全体の動作を制御する制御手段が、全ての被処理体の夫々につい て、前記被処理体の処理条件に対応付けられた被処理体の属性情報 を取得する工程と、 前記制御手段が、 前記複数の被処理体が処理さ れる処理条件に係る処理条件情報を、夫々の処理装置から取得する 工程と、 前記制御手段が、 夫々の処理装置において前記被処理体が 処理されるときの優先処理条件を取得する工程と、前記属性情報と. 前記処理条件情報と、前記優先処理条件とに基づきシミユレーショ ンを実行する工程と、 このシミュレーションの結果に基づいて、 前 記複数の被処理体の処理順序を決定する工程とを含む処理スケジ ユール作成方法が提供される。
このような方法によれば、被処理体がインライン装置上で処理さ れる前に、 インライン装置全体を制御する制御手段、 例えばホスト コンピュー夕が、処理すべき被処理体の処理に係る情報をィンライ ン装置全体について取得するため、ィンライン装置全体として効率 的な処理スケジュールを作成することができる。 また、 優先処理条 件を設定することにより特定の処理装置の処理を優先した処理ス ケジュールを作成することもできる。
この場合に、 前記属性情報は、 前記夫々の被処理体について、 前 記夫々の処理装置で処理される処理条件に対応付けられた処理条 件対応情報を含むことが好ましい。 また、 前記処理条件情報は、 前 記処理条件の処理に要する時間の情報を含むことが望ましい。さら に、 前記優先処理条件は、 夫々の処理装置における処理時間を優先 する条件と、インライン装置全体における処理時間を優先する条件 のいずれかのデータであることが好ましい。
本発明の第 3の観点によれば、 露光装置とインライン接続され、 複数の基板を収容する複数のカセッ トから順次取出された前記基 板を枚葉処理する塗布現像装置であって、前記複数のカセッ トに収 容された全ての基板の夫々について、前記基板が収容されたカセッ トと処理条件とに対応付けられた基板の属性情報を取得する基板 属性取得部と、 前記複数のカセッ トの夫々について、 収容された基 板に対応付けられたカセッ ト内情報を取得するカセッ ト情報取得 部と、 前記露光装置における処理条件の情報を、 前記露光装置から 取得するレシピ情報取得部と、 前記属性情報と、 前記カセッ ト内情 報と、前記塗布現像装置が有している塗布現像装置の処理条件情報 と、前記露光装置から取得した露光装置の処理条件情報とに基づき 前記複数の基板の処理順序を決定する処理順決定部とを具備する 塗布現像装置が提供される。
このような塗布現像装置によれば、例えば収容容器を有する前記 塗布現像装置が、 前記塗布現像装置での処理に係る情報の他に、 ィ ンライン接続された前記露光装置における処理条件の情報を取得 するため、最も効率的な基板処理スケジュールを作成することがで きる。
本発明の第 4の観点によれば、インライン接続された塗布現像装 置および露光装置からなり、複数の基板を収容する複数のカセッ ト から順次取出された前記基板を枚葉処理するパターン形成装置で あって、 前記塗布現像装置は、 前記複数のカセッ トに収容された全 ての基板の夫々について、前記基板が収容されたカセッ トと処理条 件とに対応付けられた基板の属性情報を取得する基板属性取得部 と、 前記複数のカセッ トの夫々について、 収容された基板に対応付 けられたカセッ ト内情報を取得するカセッ 卜情報取得部と、前記露 光装置における処理条件の情報を、前記露光装置から取得するレシ ピ情報取得部と、 前記属性情報と、 前記カセッ ト内情報と、 前記塗 布現像装置が有している塗布現像装置の処理条件情報と、前記露光 装置から取得した露光装置の処理条件情報とに基づき、前記複数の 基板の処理順序を決定する処理順決定部とを具備するパターン形 成装置が提供される。
このようなパターン形成装置によれば、例えば収容容器を有する 塗布現像装置が、 前記塗布現像装置での処理に係る情報の他に、 前 記露光装置における処理条件の情報を取得するため、パターン形成 装置全体として最も効率的な基板処理スケジュールを作成するこ とができる。
本発明の第 5の観点によれば、インライン接続された塗布現像装 置および露光装置からなり、複数の基板を収容する複数のカセッ 卜 から順次取出された前記基板を枚葉処理するパターン形成装置と、 前記パターン形成装置全体の動作を制御するとともに、全ての基板 の夫々について、前記基板の処理条件に対応付けられた属性情報を 取得する基板属性取得部と、 前記複数の基板の処理条件の情報を、 前記塗布現像装置および前記露光装置の夫々から取得するレシピ 情報取得部と、前記塗布現像装置および前記露光装置の夫々におい て前記基板が処理されるときの優先処理条件を取得する優先条件 取得部と、 を備えた前記制御手段と、 前記制御手段からの指示によ り、 前記基板が前記パターン形成装置上で処理される前に、 前記属 性情報と、 前記処理条件情報と、 前記優先処理条件とに基づきシミ ユレーシヨンを実行する手段と、 を具備し、 前記シミュレーション の結果に基づいて、前記基板の処理順序が決定される処理シ が提供される。
このような処理システムによれば、被処理体がパターン形成装置 上で処理される前に、 パターン形成装置全体を制御する制御手段、 例えばホス トコンピュータが、処理すべき被処理体の処理に係る情 報をパターン形成装置全体について取得するため、パターン形成装 置全体として効率的な処理スケジュールを作成することができる。
[図面の簡単な説明]
図 1は、 第 1実施形態が適用される、 複数のパターン形成装置と ホス トコンピュータとからなる処理システムにおけるパターン形 成装置とホストコンピュータとの接続関係を示すプロック図、
図 2は、 パターン形成装置の構成を示す平面図、
図 3は、パターン形成装置を構成する塗布現像装置と露光装置の 一部内部構成を示すブロック図、
図 4は、 塗布現像装置の補助記憶部の一部記憶要素を示す図、 図 5は、カセッ トに収容されたウェハの属性情報の一例を示す図. 図 6は、 ウェハ属性情報のデータテーブルの一例を示す図、 図 7は、 収容容器内情報のデータテーブルの一例を示す図、 図 8は、 処理レシピ情報のデータテーブルの一例を示す図、 図 9は、処理スケジュール組立プログラムの実行フロ一を示す図 図 1 0は、 第 2実施形態が適用される、 複数のパターン形成装置 とホス トコンピュータとシミュレータからなる処理システムにお ける、 パターン形成装置、 ホス トコンピュータ、 およびシミュレ一 夕の接続関係を示すブロック図、
図 1 1は、ホストコンピュータの一部内部構成を示すブロック図 図 1 2は、ホストコンピュー夕内の補助記憶部の一部記憶要素を 示す図、 図 1 3は、 ウェハ属性情報のデータテーブルの一例を示す図、 図 1 4は、 処理条件情報のデータテ一ブルの一例を示す図、 図 1 5は、 優先条件情報のデ一夕テーブルの一例を示す図、 図 1 6は、 条件設定プログラムの実行フローを示す図である。
[発明を実施するための最良の形態]
以下、添付図面を参照して、本発明の実施形態について説明する。 第 1実施形態
先ず、 図 1乃至図 9に基づき、 本発明に係る処理スケジュール作 成方法の第 1実施形態について説明する。
図 1は、 本実施形態が適用される、 例えば半導体や液晶ディスプ レイ等の電子デバイス製造工程のフォ トリソグラフイエ程におい て使用される複数のパターン形成装置 （インライン装置） とホスト コンピュータとからなる処理システムにおけるパターン形成装置 とホストコンピュータとの接続関係を示すブロック図である。
図 1 に示すように、 パターン形成装置 2 0 0は、 塗布現像装置 5 0 と露光装置 9 0 とを有しており、これらはインタフェイス部 8 0 によって、被処理体であるウェハの搬送が確保されるよう配置され るとともに通信経路 3 5によって相互に接続されている。
また、 複数のパターン形成装置 2 0 0 (図 1では 3つのパターン 形成装置を図示） は、 例えばイーサネッ ト （登録商標） 等による L A N ( L o c a 1 A r e a N e t w o r k ) を形成する L A N ケーブル 3 4に夫々接続されている。 具体的には、 塗布現像装置 5 0 と露光装置 9 0の夫々が L A Nケーブル 3 4に接続され、さらに L A Nケーブル 3 4にはホス トコンピュータ 1 0 0が接続されて いる。
このホストコンピュータ 1 0 0は、この L A Nを介して複数のパ ターン形成装置 2 0 0の動作制御を行う。 例えば、 夫々のパターン 形成装置 2 0 0に対して、ウェハを処理する処理条件である処理レ シピを指定して処理開始命令を発する。
次に、各パターン形成装置 2 0 0でのウェハに対する処理につい て説明するために、その概略構成を図 2に示す。図 2に示すように、 パターン形成装置 2 0 0は、ウェハ Wへのレジス ト塗布および露光 後の現像を行う第 1の処理装置である塗布現像装置 5 0 と、ウェハ Wに塗布されたレジス トを露光する第 2の処理装置である露光装 置 9 0 とを有しており、 これらはインライン接続されている。
この塗布現像装置 5 0は、 被処理体である複数枚のウェハ Wを 夫々収容する収容容器のカセッ ト C S (図 1では 4つのカセッ 卜 C S 1〜 C S 4 ) が搬入出される搬入出部 6 0 と、 ウェハ Wにレジス トを塗布し、 かつ露光後に現像を行なう塗布現像部 7 0と、 塗布現 像部 7 0 と露光装置 9 0 との間でウェハ Wの受け渡しを行なうィ ンタフェイス部 8 0 とから構成されている。
搬入出部 6 0は、カセッ ト C S と塗布現像部 7 0 との間でウェハ Wを搬送する搬送機構 6 1 を備えている。
塗布現像部 7 0は、ウェハ にレジストを塗布する 2つの塗布ュ ニッ ト 7 6 と、露光したウェハを現像する 2つの現像ュニッ ト 7 7 と、 疎水化処理、 加熱処理、 冷却処理等をなす複数の処理ュニッ ト が上下に重ねられて構成された 2つの処理ユニッ トタワー 7 1 、 7 3 とを備えている。 なお、 破線で示した処理ュニッ トタワー 7 5を 設けることもでき、 処理ュニッ トタワー 7 5を設ける場合は、 案内 レール 7 4に沿って移動自在とされる。
1つの塗布ュニッ ト 7 6 と 1つの現像ユニッ ト 7 7 とは、塗布ュ ニッ ト 7 6を下にして 2段に重ねられており、他の塗布ュニッ ト 7 6 と他の現像ユニッ ト 7 7 も同様に 2段に重ねられている。
塗布現像部 7 0はゥェ を搬送する搬送機構 7 2を備え、この 搬送機構 7 2の周囲に塗布ュニッ ト 7 6、 現像ユニッ ト 7 7、 処理 ユニッ トタワー 7 1、 7 3が配置されている。 そして、 この搬送機 構 7 2によって、 塗布ュニッ ト 7 6、 現像ュニッ ト 7 7、 処理ュニ ッ トタワー 7 1 , 7 3の各処理ュニッ 卜に対するウェハ Wの受け渡 しが行われる。
この搬送機構 7 2は図示しない駆動機構により例えば昇降自在、 前後に移動自在かつ鉛直軸まわりに回転自在に構成されている。
インタフェイス部 8 0は、ウェハ Wの周緣部のみを露光する周縁 露光装置 8 1 と、 ウェハ Wを一時的に載置する載置部 8 3 と、 ゥェ ハ Wを搬送する搬送機構 8 2 とを備えている。 搬送機構 8 2は、 載 置部 8 3、 周縁露光装置 8 1 に対するウェハ Wの受け渡し、 塗布現 像部 7 0 との間および露光装置 9 0 との間のウェハ Wの受け渡し を行う。 載置部 8 3は、 例えばパッファ用の保持棚を 2段に積み重 ねることにより構成されている。
露光装置 9 0は、露光前のウェハ Wを載置する処理前ステージ 9 1 と、 露光を行なう真空室 9 5 と、 露光用の光源 9 4と、 露光後の ウェハ Wを載置する処理後ステージ 9 2 と、 各ステ一ジ 9 1， 9 2 と真空室 9 5 との間でウェハ Wを搬送する搬送アーム 9 3 を備え ている。
なお、搬入出部 6 0 と塗布現像部 Ί 0 との間のウェハ Wの受け渡 し、および塗布現像部 7 0とインタフェイス部 8 0 との間のウェハ Wの受け渡しは、処理ュニッ トタワー 7 1および 7 3にそれぞれ設 けられた受け渡しユニッ トを介して行われる。
以上のように構成されたパターン形成装置 2 0 0におけるゥェ ハ Wのインライン処理は次のように行なわれる。
先ず、外部から複数のゥェ八 Wが収容された複数のカセッ ト C S が搬入出部 6 0に配置され、そこで搬送機構 6 1 によりカセッ ト C S内からウェハ Wが順次取出される。 そのウェハ Wは、 処理ュニッ ト夕ヮ一 7 1の受け渡しユニッ トに搬送される。受け渡しユニッ ト に置かれたウェハ Wは、搬送機構 7 2により処理ユニッ ト夕ヮ一 7 1 中の疎水化処理ュニッ 卜に搬送され、 そこで疎水化処理される。 次いで、 ウェハ Wは塗布ュニッ ト 7 6に搬送され、 そこでレジスト 液を塗布されてレジス ト膜が形成される。 その後、 ウェハ Wは処理 ュニッ トタワー 7 1内の加熱ュニッ トにおいてプリべーク処理さ れた後、搬送機構 7 2により処理ュニッ トタワー 7 3の受け渡しュ ニッ トに搬送され、搬送機構 8 2によりィンタフェイス部 8 0に搬 送される。
インタフェイス部 8 0に送られたウェハ Wは、載置部 8 3の保持 棚に一旦収容され、そこで露光装置 9 0内の雰囲気温库と同じ温度 に設定された後、 露光装置 9 0に送られる。
露光装置 9 0による露光後、ウェハ Wは再びィン夕フェイス部 8 0に戻され、周縁露光装置 8 1 にてその周縁部のみを露光された後 現像ュニッ 卜 7 7 に空きがない場合には一旦載置部 8 3に収容さ れる。
その後、 ウェハ Wは、 搬送機構 8 2により処理ュニッ トタワー 7 3内の受け渡しュニッ トへ搬送され、搬送機構 7 2により処理ュニ ッ トタワー 7 1あるいは 7 3内の加熱ュニッ 卜に搬送され、そこで ポス トェクスポージャーべーク処理され、さらに処理ュニッ トタヮ — 7 1あるいは 7 3内の冷却ュニッ トで冷却される。 冷却後、 ゥェ ハ Wは現像ユニッ ト 7 7にて現像処理される。 その後、 必要に応じ て処理ュニッ トタワー 7 1 または 7 3の加熱ュニッ トでボス 卜べ ーク処理され、 冷却ユニッ トで冷却される。 かかる後ウェハ Wは、 搬送機構 7 2により処理ュニッ トタワー 7 1 内の受け渡しュニッ トに搬送され、搬送機構 6 1 によって搬入出部 6 0のカセッ ト C S 内に戻される。
以上のようなウェハ Wの処理は、塗布現像装置 5 0において塗布 されるレジス ト液の種類、ベーキング時間等を規定する処理レシピ (以下、塗布現像装置 5 0での処理レシピを特に塗布現像レシピと 呼ぶ） に従って行なわれる。 この処理レシピは露光装置 9 0におい ても別に存在し、 露光装置 9 0においては、 露光処理の処理レシピ (以下、 露光装置 9 0での処理レシピを特に露光レシピと呼ぶ） に 従ってウェハ Wに対する処理が行なわれる。
なお、この塗布現像レシピと露光レシピの種類はウェハ Wごとに 取り決められている。 そして、 これら処理レシピに対応付けられた 情報が、 ウェハ Wの属性情報として、 夫々のウェハ Wごとにホスト コンピュータ 1 0 0において管理されている。
このウェハ Wの属性情報は、 処理条件対応情報と、 そのウェハ W が収容されているカセッ ト C Sを特定する情報、すなわち容器名情 報等とからなる。 処理条件対応情報は、 例えば、 夫々の処理レシピ に対応付けられた識別データであり、 容器名情報も同様に、 カセッ ト番号等に対応付けられた識別データである。 そして、 ゥェ八 が 収容されたカセッ ト C Sが塗布現像装置 5 0に載置されると、ホス トコンピュータ 1 0 0からの通信を介し、カセッ ト C S内のウェハ Wに係る属性情報が塗布現像装置 5 0に入力されるように構成さ れている。
図 3はパターン形成装置 2 0 0 を構成する塗布現像装置 5 0 と 露光装置 9 0の一部内部構成を示すブロック図である。図 3に示す ように、処理装置である塗布現像装置 5 0は、ハードウェアとして、 内部の全体制御を行ない、動作制御の要となる中央処理ュニッ ト 2 を備える。 そして、 この中央処理ュニッ 卜 2に、 オペレータが操作 する操作部 1 0と、 不揮発性の補助記憶部 1 1 と、 一時的に情報の 読み出し及び書き込みを行なう主記憶部 1 2 と、塗布現像装置 5 0 の機械的動作部分の動作の制御を行なう機械制御部 1 3 と、情報通 信を行なう通信インタフェイス 1 5 、 1 6とが接続されている。 ま た、 前記機械制御部 1 3には、 ウェハ搬入出を行なう入出力ポート 1 4が接続されている。
中央処理ユニッ ト 2は、 C P U 3 と特定用途向け I C 4を備え、 I C 4は、 処理指令部 6 と、 レシピ選択部 7 と、 近況報告部 8 と、 通信制御部 9 とで構成されている。
処理指令部 6はホス トコンピュータ 1 0 0からの処理指示、例え ば処理開始指示やウェハの口ッ ト切り替わり指示などに基づいて 塗布現像装置 5 0に対して指令を出力する等の機能を備えている。
レシピ選択部 7は、ホストコンピュータ 1 0 0から送られる識別 コードに基づいて補助記憶部 1 1 に記憶されている処理レシピ群 の中から対応する処理レシピを選択する機能を備えている。この処 理レシピ群は、夫々プログラムソフトウェアとして用意された複数 種の塗布現像レシピで構成されている。
近況報告部 8は、主記憶部 1 2に一時記憶された処理スケジユー ル、 処理状況報告、 処理結果報告、 または故障情報等の情報を、 ホ ス トコンピュータ 1 0 0および露光装置 9 0に報告する機能を有 している。
通信制御部 9は、 通信インタフェイス 1 5 、 1 6を介して露光装 置 9 0並びにホス トコンピュータ 1 0 0 との通信制御を行なう機 能を備えている。
一方、塗布現像装置 5 0 と共にインライン装置をなす露光装置 9 0は、 ハードウェアとして、 露光装置 9 0の動作制御の要となる中 央処理ユニッ ト 2 1 を備える。 そして、 この中央処理ユニッ ト 2 1 に不揮発性の補助記憶部 2 8 と、一時的に情報の読み出し及び書き 込みを行なう主記憶部 2 9 と、露光装置 9 0の機械的動作部分の動 作の制御を行なう機械制御部 3 0と、情報通信を行なう通信インタ フェイス 3 2 、 3 3 とが接続されている。 また、 前記機械制御部 3 0にウェハ搬入出を行なう入出力ポート 3 1が接続されている。 中央処理ユニッ ト 2 1は、 C P U 2 2 と特定用途向け I C 2 3 と を備え、 I C 2 3は処理指令部 2 4と、 レシピ選択部 2 5 と、 近況 報告部 2 6 と、 通信制御部 2 7 とで構成されている。
処理指令部 2 4は、ホス トコンピュータ 1 0 0からの処理指示に 基づいて露光装置 9 0に対して指令を出力する機能を備えている。
レシピ選択部 2 5は、ホス トコンピュータ 1 0 0から送られる識 別コードに基づいて補助記憶部 2 8に記憶されている処理レシピ 群の中から対応する処理レシピを選択する機能を備えている。露光 装置 9 0における処理レシピには、例えばレチクルの種別や露光時 間、 露光量が取り決めされている。
近況報告部 2 6は、主記憶部 2 9に一時記憶された処理状況報告 や故障情報等の情報を、ホス トコンピュータ 1 0 0および塗布現像 装置 5 0に報告する機能を有している。
通信制御部 2 7は、 通信インタフェイス 3 2 、 3 3を介して塗布 現像装置 5 0並びにホス トコンピュータ 1 0 0 との通信制御を行 なう機能を備えている。 塗布現像装置 5 0 の通信インタフェイス 1 5 と露光装置 9 0 の 通信インタフェイス 3 2 とは、 3 6 ピンのパラレルケーブル Pによ つて接続され、 通信経路 3 5を形成している。 上述したように塗布 現像装置 5 0 と露光装置 9 0は、夫々 L A Nケーブル 3 4に接続さ れるが、 夫々、 通信インタフェイス 1 6 、 3 3を介して接続され、 L A N上に通信経路 3 6を形成している。
このように構成されたパターン形成装置 2 0 0においては、稼動 開始時 （電源 O N時） において次のように動作する。
先ず、塗布現像装置 5 0及び露光装置 9 0が共に電源投入された 状態となると、 双方のシステムソフトウエアが起動し、 パターン形 成装置がィンライン装置として処理待機状態となる。
その後、 塗布現像装置 5 0において、 パターン形成装置 2 0 0に より枚葉処理される全てのウェハ Wについて、その処理順序を取り 決めた処理スケジュールの作成作業が行なわれる。この処理スケジ ユールの作成方法は、 詳細に後述する。
作成された前記処理スケジュールは、 主記憶部 1 2から、 近況報 告部 8によって、 ホストコンピュータ 1 0 0に送信される。 ホスト コンピュータ 1 0 0は、その処理スケジュールに従って処理レシピ を指定し、処理開始命令を塗布現像装置 5 0並びに露光装置 9 0に 対して行なう。
そして塗布現像装置 5 0 と露光装置 9 0 とは、前記処理開始命令 に従い、 塗布現像レシピと露光レシピを夫々選択し、 それら処理レ シピに従ってウェハ Wに対する処理が行なわれる。
すなわち、 塗布現像装置 5 0においては、 前記処理スケジュール に従って取り出されるウェハ Wの夫々に対し、レシピ選択部 7が補 助記憶部 1 1 に記憶された処理レシピ群の中から対応する塗布現 像レシピを選択する。
選択された塗布現像レシピは、高速で情報の書き込み及び読み出 しが可能である主記憶部 1 2に一旦読み込まれる。処理指令部 6は 露光装置 9 0 と連携しながら主記憶部 1 2 に読み込まれた塗布現 像レシピに従って機械制御部 1 3に指令し、被処理体であるウェハ Wに対する処理が実行される。
一方、 露光装置 9 0においても、 前記処理スケジュールに従って 取り出されるウェハ Wの夫々に対して、レシピ選択部 2 5が補助記 憶部 2 8に記憶された処理レシピ群の中から対応する露光レシピ を選択する。選択された露光レシピは高速で情報の書き込み及び読 み出しが可能である主記憶部 2 9に一旦読み込まれる。処理指令部 2 4は塗布現像装置 5 0 と連携しながら主記憶部 2 9上の露光レ シピに従って機械制御部 3 0に指令し、被処理体であるウェハ Wに 対する露光処理が実行される。
また、塗布現像装置 5 0並びに露光装置 9 0におけるウェハ Wの 処理中に、搬入出部 6 0に新たなカセッ ト C Sが載置された塲合は 塗布現像装置 5 0において、改めて処理スケジュールが作成される この更新された処理スケジュールは、主記憶部 1 2から近況報告部 8によって、 ホス トコンピュータ 1 0 0に送信される。 ホストコン ピュー夕 1 0 0は、 その新たな処理スケジュールに従って、 処理開 始命令を塗布現像装置 5 0並びに露光装置 9 0に対して行なう。
このように、 作成された処理スケジュールは、 一旦、 ホストコン ピュータ 1 0 0に送信される。ホス トコンピュータ 1 0 0はその処 理スケジュールに従い、処理開始命令を塗布現像装置 5 0および露 光装置 9 0に対して行う。 しかしながら、 必ずしも、 このようにホ ス トコンピュータ 1 0 0による処理開始命令によってウェハ処理 を行なう必要はなく、パターン形成装置 2 0 0 自身の判断で処理ス ケジュールに従ってウェハ処理を行なってもよい。 この場合には、 塗布現像装置 5 0で作成された処锂スケジュールは、ホス トコンピ ユー夕 1 0 0に送信されなくてもよく、塗布現像装置 5 0 と露光装 置 9 0間にて処理順序の確認が行なわれ、 処理が開始される。
続いて、 前記処理スケジュールの作成方法について、 図 4乃至図 9に基づき説明する。
図 4は塗布現像装置 5 0の補助記憶部 1 1 の一部記憶要素を示 したものである。 この補助記憶部 1 1 には、 複数の処理レシピから なる処理レシピ群 4 1 と、処理スケジュール組立プログラム 4 0 と 前記処理レシピ群 4 1 の処理レシピ夫々の処理に要する時間の情 報 （所要処理時間情報） 等を蓄積したデータベース 4 2 とが少なく とも記憶保持されている。
処理スケジュール組立プログラム 4 0は、ウェハ属性取得部 4 0 aと、 カセッ ト情報取得部 4 0 bと、 レシピ情報取得部 4 0 c と、 処理順決定部 4 0 dとで構成されている。
ウェハ属性取得部 4 0 aは、塗布現像装置 5 0に載置されたカセ ッ ト C S ( C S 1〜 4 ) に収容された各ウェハ Wの属性情報を取得 する機能を備える。
例えば図 5に示すように、 カセッ ト C S ( C S 1〜 C S 4 ) に収 容された各ウェハ Wは、カセッ ト内での収容枚数や処理レシピの組 み合わせが様々である。 前記属性情報は、 ウェハ Wに付随したもの であり、 その内容は収容される容器名情報 （カセッ ト C S名）、 処 理レシピ情報 （塗布現像レシピ、 露光レシピ） 等で構成される。 こ の属性情報のデータテーブル 4 7の一例を図 6に示す。ウェハ属性 取得部 4 0 aは、各カセッ ト C Sに収容された各ウェハ Wの属性情 報を L A N経由でホストコンピュータ 1 0 0から取得し、デ一タテ —ブル 4 7を作成するよう構成されている。 なお、 塗布現像装置 5 0および露光装置 9 0は両者間でウェハ Wの受け渡しを行なう際、 そのウェハ Wの識別情報 （W 1 〜W 1 5 ) がそれぞれ相手側の装置 へ提供される。
カセッ ト情報取得部 4 0 bは、塗布現像装置 5 0に載置された力 セッ ト C S ( C S 1 〜 4 ) 内の情報、 すなわち収容容器内情報を取 得する機能を備える。 この収容容器内情報とは、 カセッ ト内のゥェ ハ Wの数と、カセッ ト内のウェハ Wが処理される処理レシピの数の 情報を含むものであり、図 7にそのデータテ一ブル 4 8の一例を示 す。 カセッ ト情報取得部 4 0 bは、 前記収容容器内情報を L A N経 由でホストコンピュータ 1 0 0から取得し、このデータテーブル 4 8を作成する。
また、 レシピ情報取得部 4 0 cは、 塗布現像装置 5 0で使用する 処理レシピの処理に要する時間の情報 （所要処理時間情報） 等を処 理レシピ情報 （処理条件情報） としてデータベース 4 2から取得す る。 また、 露光装置 9 0 と、 L A N上に形成された通信経路 3 6を 介して直接通信を行ない、露光装置 9 0で使用する処理レシピにつ いての処理レシピ情報 （処理条件情報） を取得する。 この露光装置 9 0の処理レシピ情報には、 例えば、 露光開始時間、 露光レシピの 所要処理時間情報、 露光終了時間、 ゥェ八 Wの処理単位情報等が含 まれる。 このレシピ情報取得部 4 0 cは取得する情報から、 図 8に 一例を示すデータテーブル 4 9を作成する。
処理順決定部 4 0 dは、 前記データテーブル 4 7 、 4 8 、 4 9を 参照し、 同一処理レシピのグルーピング、 所要処理時間の演算等を 行なって、全てのウェハ Wに対する最も効率的な処理順序を決定す る機能を備えている。
処理順決定部 4 0 dで処理順序を決定する際に、 P E D (ポスト ェクスポージャディ レイ） 時間管理が考慮される。 この P E D時間 管理とは、パターン形成装置 2 0 0での処理において例えば化学増 幅型レジストを用いる場合に、露光処理終了後から加熱処理開始ま での時間を一定に保つ管理をいう。
この場合、 前記処理順決定部 4 0 dは、 夫々のウェハ Wについて 最適な P E D時間管理ができるように、露光装置 9 0の処理レシピ 情報に含まれる露光開始 ·終了時間と、 インタフェイス部 8 0が露 光装置 9 0からウェハ Wを受け取る時間と、処理ュニッ ト 7 1ある いは 7 5内の加熱部がウェハ Wを受け取る時間とを考慮して処理 順序を決定することが好ましい。
また、 より正確に P E D時間管理を行なうために、 例えば搬送機 構 7 2によるウェハ W搬送中に待機時間を設けて待機時間制御を 行ない、この待機時間をさらに考慮して処理順序を決定してもよい, また前記のように P E D時間管理を行なうためには、塗布現像装 置 5 0が露光装置 9 0からウェハ Wの識別情報 （W 1〜W 1 5 ) お よび露光開始 · 終了時間の情報を取得する必要がある。
このとき、 露光装置 9 0 と塗布現像装置 5 0が夫々持つ時計 （時 間） が完全に一致している場合には、 塗布現像装置 5 0は、 前記レ シピ情報取得部 4 0 c等によって露光装置 9 0から直接取得した 前記情報を用いればよい。
一方、 露光装置 9 0 と塗布現像装置 5 0が夫々持つ時計 （時間） がー致していない場合には、 塗布現像装置 5 0は、 次のようにして 前記情報の取得を行なう。
先ず、 塗布現像装置 5 0は、 露光開始のタイミングにおいて、 露 光装置 9 0からウェハ Wの識別情報 （W 1〜W 1 5 ) および露光開 始の情報を受け取る。 ここで塗布現像装置 5 0は、 塗布現像装置 5 0の時計 （時間） で前記露光開始のタイミングを認識する。
そして、 露光終了のタイミングにおいて、 塗布現像装置 5 0は、 露光装置 9 0からウェハ Wの識別情報 （W 1〜W 1 5 ) および露光 終了の情報を受け取る。 ここで塗布現像装置 5 0は、 塗布現像装置 5 0の時計 （時間） で前記露光終了のタイミングを認識する。
このように、 露光装置 9 0 と塗布現像装置 5 0が夫々持つ時計 (時間） が完全に一致していない場合においても、 塗布現像装置 5 0は露光開始 ·終了時間の情報を取得でき、 P E D時間管理を行な うことができる。
図 9に、塗布現像装置 5 0において実行されるこの処理スケジュ —ル組立プログラム 4 0の実行フローを示す。
塗布現像装置 5 0及び露光装置 9 0の電源投入後、共に処理待機 状態となると、 処理スケジュール組立プログラム 4 0が起動する。 そして、ウェハ属性取得部 4 0 aがホス トコンピュータ 1 0 0から カセッ ト C S ( C S 1〜C S 4 ) 内の全ウェハ Wの属性情報を取得 し、 データテーブル 4 7を作成する （ステップ S l )。
次いで、 カセッ ト情報取得部 4 0 bが、 ホス トコンピュータ 1 0 0からカセッ ト C S ( C S 1〜 C S 4 )の収容容器内情報を取得し、 データテーブル 4 8を作成する （ステップ S 2 )。
そして、 レシピ情報取得部 4 0 cが、 データベース 4 2から、 使 用する塗布現像レシピの所要処理時間情報等を取得し、 また、 露光 装置 9 0に処理レシピ情報である露光レシピの情報を要求するコ マンドを発行し、 露光装置特有の情報を取得し、 その情報から、 デ 一夕テーブル 4 9を作成する （ステップ S 3 )。 処理順決定部 4 0 dは、 前記データテーブル 4 7、 4 8、 4 9を 参照し、 同一処理レシピのグルーピング、 所要処理時間の演算等を 行なうことにより、全てのゥェ八 Wに対する最も効率的な処理順序 を決定する （ステップ S 4 )。
なお、 ステップ S 1〜 S 3までの処理順は入れ替えてもよく、 ま た、 並行処理してもよい。
以上のように、 第 1実施形態においては、 ウェハ Wを収容する力 セッ ト C Sが載置された塗布現像装置 5 0が、前記カセッ ト内の全 ゥェ八の処理レシピ （塗布現像レシピおよび露光レシピ） に係る情 報を取得し、インライン装箧全体として最も効率的にウェハを処理 する処理スケジュールを作成する。 このため、 ホス トコンピュータ
1 0 0は、 この処理スケジュールに従って、 塗布現像装置 5 0並び に露光装置 9 0に処理命令を発行することで、インライン装置とし て効率的なウェハ処理を行なうことができる。
さらに、 複数のインライン装置の夫々において、 このような処理 スケジュールを組み立て、 それらの処理スケジュールに従い、 ホス トコンピュータ 1 0 0が夫々のインライン装置に処理命令を行な うことにより、システム全体としても効率的なウェハ処理が可能と なる。
なお、 第 1実施形態においては、 塗布現像装置 5 0内の補助記憶 部 1 1 を 1つの不揮発性の記憶部としたが、これを複数に分けても よい。 また、補助記憶部 1 1に記憶されている処理スケジュール組 立プログラム 4 0による工程を含む方法をハードウェア化により 実現してもよい。 さらに、 インライン装置を塗布現像装置と露光装 置に限定することはなく、インライン装置であれば他の装置にも本 発明の制御方法を適用することができる。 第 2実施 態
次に、 図 1 0乃至図 1 6に基づき、 本発明の処理スケジュール作 成方法の第 2実施形態について説明する。 なお、 第 1実施形態と重 複するものについては、 共通の符号で示し、 その詳細な説明は省略 する。
図 1 0は、本実施形態が適用される、複数のパターン形成装置（ィ ンライン装置）とホス トコンピュータとシミュレータとからなる処 理システムにおける、 パターン形成装置、 ホス トコンピュータ、 お よびシミュレータの接続関係を示すブロック図である。この図 1 0 においては、第 1実施形態で示した構成にシミュレーシヨン手段で あるシミュレータ 3 7を加えた構成となっている。
シミュレータ 3 7は、 L A Nケ一ブル 3 4と接続されており、 こ の L A N上の通信経路を介してホス トコンピュータ 1 0 0から動 作制御される。 このシミュレータ 3 7は、 塗布現像装置 5 0 と露光 装置 9 0 とで構成されるインライン装置の動作をシミュレーショ ンする機能を備えている。 従って、 実際の処理前に、 処理レシピに 係る情報やウェハ処理枚数等のパラメ一夕をシミュレータ 3 7に 設定することで、全てのウェハ Wの処理に要する時間等を求めるこ とができる。
また、 図 1 1 は、 シミュレータ 3 7 と全てのパターン形成装置 2 0 0 を制御するホス トコンピュータ 1 0 0の一部内部構成を示す ブロック図である。
図 1 1 に示すように、ホス トコンピュータ 1 0 0はハードウェア として、 ホス トコンピュータ； I 0 0内部の全体制御を行なう、 動作 制御の要となる中央処理ユニッ ト 1 0 3 を備える。
中央処理ュニッ 卜 1 0 3には、オペレータが操作する操作部 1 0 8と、 不揮発性の補助記憶部 1 0 1 と、 一時的に情報の読み出し及 び書き込みを行なう主記憶部 1 0 2 と、情報通信を行なう通信ィン 夕フェイス 1 0 7 とが接続されている。
中央処理ユニッ ト 1 0 3は、 C P U 1 0 4と、 処理指令部 1 0 5 と、 通信制御部 1 0 6 とを備えている。
処理指令部 1 0 5は、操作部 1 0 8から入力されたォペレ一夕の 指示等に従ってホス トコンピュータ 1 0 0内の制御を行ない、 L A N経由でパターン形成装置 2 0 0 に対して処理命令を行なう機能 を有している。
通信制御部 1 0 6は、通信ィン夕フェイス 1 0 7を介してパター ン形成装置 2 0 0並びにシミュレータ 3 7 との通信制御を行なう 機能を有している。
図 1 2は補助記憶部 1 0 1の一部記憶要素を示したものである。 この補助記憶部 1 0 1 には、条件設定プログラム 1 0 1 aとシミュ レーション命令部 1 0 1 bとが少なく とも記愴保持されている。 条件設定プログラム 1 0 1 aは、 ウェハ属性取得部 1 0 2 aと、 レシピ情報取得部 1 0 2 bと、優先条件取得部 1 0 2 c とで構成さ れている。
ウェハ属性取得部 1 0 2 aは、オペレータにより操作部 1 0 8か ら入力されたウェハ属性情報を取得する機能を有する。このウェハ 属性情報は、 処理すべき全ウェハについての処理レシピ情報 （塗布 現像レシピ、 露光レシピ） である。 このウェハ属性情報のデ一タテ —ブル 1 1 0の一例を図 1 3に示す。ウェハ属性取得部 1 0 2 aは. 取得した属性情報から、このデ一夕テーブル 1 1 0を作成するよう 構成されている。
また、 レシピ情報取得部 1 0 2 bは、 塗布現像装置 5 0および露 光装置 9 0での処理レシピについての所要処理時間情報等の処理 レシピ情報を、夫々の装置との通信あるいは操作部 1 0 8からの入 力によって取得する機能を備えている。この処理レシピ情報のデー 夕テーブル 1 1 1の一例を図 1 に示す。レシピ情報取得部 1 0 2 bは取得した処理レシピ情報から、このデ一タテーブル i 1 iを作 成するよう構成されている。
優先条件取得部 1 0 2 cは、ウェハ Wを処理する上での優先処理 条件を、 操作'部 1 0 8からの入力により取得する。 この優先処理条 件には、 塗布現像装置 5 0の処理を優先する条件、 露光装置 9 0の 処理を優先する条件、パターン形成装置 2 0 0全体での処理を優先 する条件等がある。 例えば、 オペレータが塗布現像装置 5 0の処理 を優先する条件を選択した場合、シミュレータ 3 7によるシミュレ ーションにおいて、塗布現像装置 5 0での処理レシピの切り換えが 少ないよう処理順が決定される。この優先処理条件のデータテープ ル 1 1 2の一例を図 1 5に示す。優先条件取得部 1 0 2 cは取得し た優先処理条件の情報から、このデータテーブル 1 1 2を作成する よう構成されている。
シミュレーション命令部 1 0 1 bは、条件設定プログラム 1 0 1 aの実行によって、全ての前記データテーブルが作成されて揃うと それらデータテーブルをシミユレーショ ン条件として、シミュレ一 夕 3 7にシミュレーション実行命令を送信する機能を備えている。 次に条件設定プログラム 1 0 1 aの実行について図 1 6に示す 実行フローに基づき説明する。
なお、 この条件設定プログラム 1 0 1 aは、 カセッ ト C Sに処理 すべきウェハ Wを収容する前に実行される。
条件設定プログラム 1 0 1 aが起動すると、ウェハ属性取得部 1 0 2 aがオペレータにより操作部 1 0 8から入力された全ウェハ Wに係る属性情報を取得し、 デ一夕テーブル 1 1 0を作成する （ス テツプ S 1 1 )。
次いで、 レシピ情報取得部 1 0 2 bが、 塗布現像装置 5 0および 露光装置 9 0での処理レシピについての所要処理時間情報等の処 理レシピ情報を、夫々の装置との通信あるいは操作部 1 0 8からの 入力によって取得する。 そして、 取得した情報からデータテーブル 1 1 1 を作成する （ステップ S 1 2 )。
そして、 優先条件取得部 1 0 2 cは、 ウェハ Wを処理する上での 優先処理条件を、オペレータによる操作部 1 0 8からの入力により 取得する。 そして、 取得した情報からデータテーブル 1 1 2を作成 する （ステップ S 1 3 )。
なお、 ステップ S 1 1〜 S 1 3までの処理順は、 入れ替わっても よく、 また、 並行処理されてもよい。
このように条件設定プログラム 1 0 1 aによって、デ一タテ一ブ ル 1 1 0、 1 1 1、 1 1 2が作成される。
これら全てのデ一タテ一ブルが揃うと、シミュレーション命令部 1 0 1 bは、 これらデータテーブル 1 1 0、 1 1 1、 1 1 2をシミ ユレーシヨン条件として、シミュレータ 3 7にシミュレーショ ン実 行命令を送信する。
シミュレータ 3 7は、 前記データテーブル 1 1 0、 1 1 1、 1 1 2を参照し、 同一処理レシピのグルーピング等を行ない、 複数種の シミュレーションを実行し、全てのウェハの処理に要する処理時間 を算出する （ステップ S 1 4)。 この情報は、 ホス トコンピュータ 1 0 0に送信され、 優先条件を考慮して、 ホストコンピュータ 1 0 0 により全てのウェハ処理を終了するのに最も効率的な処理順序 を決定し、 処理スケジュールとして出力する （ステップ S 1 5 )。 この処理スケジュールに従って、処理すべきウェハ Wがオペレー 夕等により各カセッ ト C Sに収容されて、塗布現像装置 5 0に載置 される。
また、 ホストコンピュータ 1 0 0では、 この処理スケジュールに 従って、 塗布現像装置 5 0 と露光装置 9 0に対して、 処理命令を行 なう。
以上のように、 第 2実施形態においては、 ホス トコンピュータ 1 0 0が、 カセッ トに収容される前の全ウェハの処理レシピ （塗布現 像レシピ及び露光レシピ） に係る情報を取得し、 シミュレータ 3 7 を用いてシミュレーションを行なうことにより、インライン装置全 体として最も効率的にウェハを処理することができる順序を決定 制御することができる。
また、 オペレータ等が、 シミュレータ 3 7により出力された処理 スケジュールに従ってウェハ Wをカセッ ト C Sに収容することで、 カセッ ト内で同じ処理レシピのウェハ Wが互い違いに収容される 等の状態を防ぐことができる。 これによつて、 塗布現像装置 5 0内 の制御系の負荷を軽減し、 処理効率を向上することができる。
なお、 第 2実施形態においては、 ホス トコンピュータ 1 0 0内の 補助記憶部 1 0 1 を 1つの不揮発性の記憶部としたが、これを複数 に分けてもよい。 また、 補助記憶部 1 0 1 に記憶されている条件設 定プログラム 1 0 1 a及びシミュレーショ ン命令部 1 0 l bによ る工程を含む方法をハードウェア化により実現してもよい。さらに インライン装置を塗布現像装置と露光装置に限定することはなく、 インライン装置であれば他の装置にも本発明の制御方法を適用す ることができる。 本発明は上記実施形態に限定されず、 種々の変形が可能である。 例えば、 基板としては、 半導体ウェハにかぎらず、 フォ トマスク基 板、液晶ディスプレイ基板等の一般の基板の搬送処理に広く適用す ることができる。
以上説明した実施の態様は、 あく までも本発明の技術的内容 を明らかにすることを意図するものであって、 本発明はこのよ うな具体例にのみ限定して解釈されるものではなく、 本発明の 精神とクレームに述べる範囲で、 種々に変更して実施すること ができるものである。
[産業上の利用可能性]
以上の説明で明らかなとおり、複数の処理装置からなるインライ ン装置の全体において、枚葉処理される全ての被処理体を効率的に 処理するスケジュールを作成する処理スケジュール作成方法を提 供することができる。

Claims

請求の範囲
1 .インライ ン接続された第 1および第 2の処理装置を有し、 これら装置によりインライン処理を行うインライン装置において、 複数の被処理体を収容する複数の収容容器から前記被処理体を順 次取出し、被処理体を枚葉処理する際のスケジュールを作成する処 理スケジュール作成方法であって、
前記第 1の処理装置が、前記複数の収容容器に収容された全ての 被処理体の夫々について、被処理体が収容された収容容器と処理条 件とに対応付けられた被処理体の属性情報を取得する工程と、 前記第 1の処理装置が、 前記複数の収容容器の夫々について、 収 容された被処理体に対応付けられた収容容器内情報を取得するェ 程と、
前記第 1の処理装置が、前記第 2の処理装置における処理条件の 情報を、 前記第 2の処理装置から取得する工程と、
前記第 1 の処理装置が、 前記属性情報と、 前記収容器内情報と、 前記第 1 の処理装置が有している第 1 の処理装置の処理条件情報 と、前記第 2の処理装置から取得した前記第 2の処理装置の処理条 件情報とに基づき、前記複数の被処理体の処理順序を決定する工程 と
を含む処理スケジュール作成方法。
2 .前記属性情報は、前記夫々の被処理体について、前記夫々 の処理装置で処理される処理条件に対応付けられた処理条件対応 情報と、収容されている収容容器を特定する容器名情報とを含む請 求項 1に記載の処理スケジュール作成方法。
3 . 前記収容容器内情報は、 前記収容容器内の被処理体数の 情報と、前記収容容器内の被処理体が処理される処理条件数の情報 とを含む請求項 1 に記載の処理スケジュール作成方法。
4 . 前記処理条件情報は、 前記処理条件の処理に要する時間 の情報を含む請求項 1 に記載の処理スケジュール作成方法。
5 .前記第 2の処理装置における処理条件の情報を前記第 2 の処理装置から取得する工程は、前記第 1の処理装置が、: L A N ( L o c a 1 A r e a N e t w o r k )内に形成された通信経路を 介してインライン接続された第 2の前記処理装置と直接通信する ことにより行われる請求項 1 に記載の処理スケジュール作成方法。
6 . 前記被処理体の処理順序を決定する工程は、 前記第 2の 処理装置における前記被処理体の処理完了から、前記第 1の処理装 置における処理開始までの時間が一定となるように、前記被処理体 の処理順序を決定する請求項 1 に記載の処理スケジュール作成方 法。
7 .インライン接続された第 1および第 2の処理装置を有し これら装置によりインライン処理を行うィンライン装置において、 複数の被処理体を収容する複数の収容容器から前記被処理体を順 次取出し、被処理体を枚葉処理する際のスケジュールを作成する処 理スケジュール作成方法であって、
前記被処理体が前記インライン装置上で処理される前に、前記ィ ンライン装置全体の動作を制御する制御手段が、全ての被処理体の 夫々について、前記被処理体の処理条件に対応付けられた被処理体 の属性情報を取得する工程と、
前記制御手段が、前記複数の被処理体が処理される処理条件に係 る処理条件情報を、 夫々の処理装置から取得する工程と、
前記制御手段が、夫々の処理装置において前記被処理体が処理さ れるときの優先処理条件を取得する工程と、 前記属性情報と、 前記処理条件情報と、 前記優先処理条件とに基 づきシミュレーショ ンを実行する工程と、
このシミュレーションの結果に基づいて、前記複数の被処理体の 処理順序を決定する工程と
を含む処理スケジュール作成方法。
8 .前記属性情報は、前記夫々の被処理体について、前記夫々 の処理装置で処理される処理条件に対応付けられた処理条件対応 情報を含む請求項 7に記載の処理スケジュール作成方法。
9 . 前記処理条件情報は、 前記処理条件の処理に要する時間 の情報を含む請求項 7に記載の処理スケジュール作成方法。
1 0 . 前記優先処理条件は、 夫々の処理装置における処理時 間を優先する条件と、インライン装置全体における処理時間を優先 する条件のいずれかのデータである請求項 7 に記載の処理スケジ ユール作成方法。
1 1 . 前記被処理体の処理順序を決定する工程は、 前記第 2 の処理装置における前記被処理体の処理完了から、前記第 1の処理 装置における処理開始までの時間が一定となるように、前記被処理 ,体の処理順序を決定する請求項 7 に記載の処理スケジュール作成 方法。
1 2 . 露光装置とインライン接続され、 複数の基板を収容す る複数のカセッ 卜から順次取出された前記基板を枚葉処理する塗 布現像装置であって、
前記複数のカセッ トに収容された全ての基板の夫々について、前 記基板が収容されたカセッ トと処理条件とに対応付けられた基板 の属性情報を取得する基板属性取得部と、
前記複数のカセッ トの夫々について、収容された基板に対応付け られたカセッ ト内情報を取得するカセッ ト情報取得部と、 前記露光装置における処理条件の情報を、前記露光装置から取得 するレシピ情報取得部と、
前記属性情報と、 前記カセッ ト内情報と、 前記塗布現像装置が有 している塗布現像装置の処理条件情報と、前記露光装置から取得し た露光装置の処理条件情報とに基づき、前記複数の基板の処理順序 を決定する処理順決定部と
を具備する塗布現像装置。
1 3 . 前記属性情報は、 前記夫々の基板について、 前記塗布 現像装置おょぴ前記露光装置の夫々で処理される処理条件に対応 付けられた処理条件対応情報と、収容されているカセッ トを特定す る容器名情報とを含む請求項 1 2に記載の塗布現像装置。
1 4 . 前記カセッ ト内情報は、 前記カセッ ト内の基板数の情 報と、前記カセッ 卜内の基板が処理される処理条件数の情報とを含 む請求項 1 2に記載の塗布現像装置。
1 5 . 前記処理条件情報は、 前記処理条件の処理に要する時 間の情報を含む請求項 1 2に記載の塗布現像装置。
1 6 . 前記レシピ情報取得部は、 L A N ( L o c a l A r e a N e t w o r k )内に形成された通信経路を介してインライ ン接続された前記露光装置と直接通信することにより、前記露光装 置における処理条件の情報を取得する請求項 1 2に記載の塗布現 像装瀵。
1 7 . 前記処理順決定部は、 前記露光装置における個々の前 記基板の露光終了から前記塗布現像装置内における処理開始まで の時間が一定となるように、前記基板の処理順序を決定する請求項 1 2に記載の塗布現像装置。
1 8 .インライン接続された塗布現像装置および露光装置か らなり、複数の基板を収容する複数のカセッ トから順次取出された 前記基板を枚葉処理するパターン形成装置であつて、
前記塗布現像装置は、
前記複数のカセットに収容された全ての基板の夫々について、前 記基板が収容されたカセッ トと処理条件とに対応付けられた基板 の属性情報を取得する基板属性取得部と、
前記複数のカセッ トの夫々について、収容された基板に対応付け られたカセッ 卜内情報を取得するカセッ ト情報取得部と、
前記露光装置における処理条件の情報を、前記露光装置から取得 するレシピ情報取得部と、
前記属性情報と、 前記カセッ ト内情報と、 前記塗布現像装置が有 している塗布現像装置の処理条件情報と、前記露光装置から取得し た露光装置の処理条件情報とに基づき、前記複数の基板の処理順序 を決定する処理順決定部と
を具備するパターン形成装置。
1 9 . 前記属性情報は、 前記夫々の基板について、 前記塗布 現像装置および前記露光装置における各処理条件に対応付けられ た処理条件対応情報と、収容されているカセッ トを特定する容器名 情報とを含む請求項 1 8に記載のパターン形成装置。
2 0 . 前記カセッ ト内情報は、 前記カセッ ト内の基板数の情 報と、前記カセッ ト内の基板が処理される処理条件数の情報とを含 む請求項 1 8に記載のパターン形成装置。
2 1 . 前記処理条件情報は、 前記処理条件の処理に要する時 間の情報を含む請求項 1 8に記載のパターン形成装置。
2 2 . 前記レシピ情報取得部は、 L A N ( L o c a 1 A r e a N e t w o r k )内に形成された通信経路を介してインライ ン接続された前記露光装置と直接通信することにより、前記露光装 置における処理条件の情報を取得する請求項 1 8に記載のパター ン形成装,置。
2 3 . 前記処理順決定部は、 前記露光装置における個々の前 記基板の露光終了から前記塗布現像装置内における処理開始まで の時間が一定となるように、前記基板の処理順序を決定する請求項 1 8に記載のパターン形成装置。
2 4 .インライン接続された塗布現像装置および露光装置か らなり、複数の基板を収容する複数のカセッ トから順次取出された 前記基板を枚葉処理するパターン形成装置と、
前記パターン形成装置全体の動作を制御するとともに、 全ての基板の夫々について、前記基板の処理条件に対応付けられ た属性情報を取得する基板属性取得部と、
前記複数の基板の処理条件の情報を、前記塗布現像装置および前 記露光装置の夫々から取得するレシピ情報取得部と、
前記塗布現像装置および前記露光装置の夫々において前記基板 が処理されるときの優先処理条件を取得する優先条件取得部と、 を備えた前記制御手段と、
前記制御手段からの指示により、前記基板が前記パターン形成装 置上で処理される前に、 前記属性情報と、 前記処理条件情報と、 前 記優先処理条件とに基づきシミュレーションを実行する手段と、 を具備し、 前記シミュレーションの結果に基づいて、 前記基板の 処理順序が決定される処理システム。
2 5 . 前記属性情報は、 前記夫々の基板について、 前記塗布 現像装置および前記露光装置の夫々で処理される処理条件に対応 付けられた処理条件対応情報を含む請求項 2 4に記載の処理シス テム。
2 6 . 前記処理条件情報は、 前記処理条件の処理に要する時 間の情報を含む請求項 2 4に記載の処理システム。
2 7 . 前記優先処理条件は、 前記塗布現像装置および前記露 光装置の夫々における処理時間を優先する条件と、前記パターン形 成装置全体における処理時間を優先する条件のいずれかのデータ である請求項 2 4に記載の処理システム。
2 8 . 前記処理順決定部は、 前記露光装置における個々の前 記ウェハの露光終了から前記塗布現像装置内における処理開始ま での時間が一定となるように、前記基板の処理順序を決定する請求 項 2 4に記載の処理
PCT/JP2004/006196 2003-05-08 2004-04-28 処理スケジュール作成方法、塗布現像装置、パターン形成装置、処理システム Ceased WO2004100234A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/555,641 US7449349B2 (en) 2003-05-08 2004-04-28 Processing schedule creating method, coating and developing apparatus, pattern forming apparatus and processing system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-129860 2003-05-08
JP2003129860A JP2004335750A (ja) 2003-05-08 2003-05-08 処理スケジュール作成方法

Publications (1)

Publication Number Publication Date
WO2004100234A1 true WO2004100234A1 (ja) 2004-11-18

Family

ID=33432090

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/006196 Ceased WO2004100234A1 (ja) 2003-05-08 2004-04-28 処理スケジュール作成方法、塗布現像装置、パターン形成装置、処理システム

Country Status (3)

Country Link
US (1) US7449349B2 (ja)
JP (1) JP2004335750A (ja)
WO (1) WO2004100234A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4414921B2 (ja) * 2005-03-23 2010-02-17 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像方法
WO2007108370A1 (ja) * 2006-03-22 2007-09-27 Hitachi Kokusai Electric Inc. 基板処理装置
KR100835276B1 (ko) * 2006-10-23 2008-06-05 삼성전자주식회사 반도체 장비 제어 시스템 및 제어 방법
JP5132920B2 (ja) * 2006-11-22 2013-01-30 東京エレクトロン株式会社 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム
US7525646B1 (en) * 2008-03-27 2009-04-28 International Business Machines Corporation Multiple pattern generator integration with single post expose bake station
US8655472B2 (en) * 2010-01-12 2014-02-18 Ebara Corporation Scheduler, substrate processing apparatus, and method of transferring substrates in substrate processing apparatus
JP5852908B2 (ja) 2011-09-16 2016-02-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム
JP6094148B2 (ja) * 2012-10-29 2017-03-15 東京エレクトロン株式会社 基板処理装置
JP6079510B2 (ja) * 2013-08-30 2017-02-15 東京エレクトロン株式会社 基板処理システム、基板処理方法及び記憶媒体
JP2015167168A (ja) * 2014-03-03 2015-09-24 キヤノン株式会社 決定方法、露光装置、露光システム、物品の製造方法、およびプログラム
JP6481977B2 (ja) * 2015-01-26 2019-03-13 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
WO2017198478A1 (en) * 2016-05-19 2017-11-23 Asml Netherlands B.V. Method of sequencing lots for a lithographic apparatus
JP6320457B2 (ja) * 2016-05-31 2018-05-09 キヤノン株式会社 基板処理装置、基板処理方法、プログラム、及び物品製造方法
JP6745673B2 (ja) * 2016-08-05 2020-08-26 東京エレクトロン株式会社 半導体システム
US11437254B2 (en) * 2020-06-24 2022-09-06 Applied Materials, Inc. Sequencer time leaping execution
JP7157786B2 (ja) * 2020-09-23 2022-10-20 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06203042A (ja) * 1993-01-05 1994-07-22 Nippon Telegr & Teleph Corp <Ntt> 生産ライン計画作成方法
JP2002023823A (ja) * 2000-07-12 2002-01-25 Mitsubishi Electric Corp 生産管理システム
JP2002100549A (ja) * 1993-07-15 2002-04-05 Hitachi Ltd 半導体装置の製造システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684863A (en) * 1985-04-03 1987-08-04 Thermco Systems, Inc. Semiconductor wafer boat loader control system
JP2982039B2 (ja) 1994-04-01 1999-11-22 東京エレクトロン株式会社 処理方法及びその処理装置
US6201999B1 (en) * 1997-06-09 2001-03-13 Applied Materials, Inc. Method and apparatus for automatically generating schedules for wafer processing within a multichamber semiconductor wafer processing tool
US6387184B1 (en) * 1998-01-09 2002-05-14 Fastar, Ltd. System and method for interchangeably interfacing wet components with a coating apparatus
JP3792986B2 (ja) * 2000-04-11 2006-07-05 東京エレクトロン株式会社 膜形成方法及び膜形成装置
JP2001351848A (ja) 2000-06-07 2001-12-21 Tokyo Electron Ltd 基板処理システム及び基板処理方法
US6756243B2 (en) * 2001-10-30 2004-06-29 Advanced Micro Devices, Inc. Method and apparatus for cascade control using integrated metrology
US6640148B1 (en) * 2002-06-03 2003-10-28 Advanced Micro Devices, Inc. Method and apparatus for scheduled controller execution based upon impending lot arrival at a processing tool in an APC framework

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06203042A (ja) * 1993-01-05 1994-07-22 Nippon Telegr & Teleph Corp <Ntt> 生産ライン計画作成方法
JP2002100549A (ja) * 1993-07-15 2002-04-05 Hitachi Ltd 半導体装置の製造システム
JP2002023823A (ja) * 2000-07-12 2002-01-25 Mitsubishi Electric Corp 生産管理システム

Also Published As

Publication number Publication date
JP2004335750A (ja) 2004-11-25
US7449349B2 (en) 2008-11-11
US20070004052A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
WO2004100234A1 (ja) 処理スケジュール作成方法、塗布現像装置、パターン形成装置、処理システム
US8236132B2 (en) Substrate processing system and substrate transfer method
WO2004090972A1 (ja) 基板処理システムおよびその制御方法、制御プログラム、記憶媒体
WO1997047032A1 (fr) Controleur de poste de traitement
KR20100129211A (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
CN101473416A (zh) 衬底处理系统以及衬底搬送方法
CN105474356A (zh) 基板处理装置、基板处理方法以及基板处理系统
US7191033B2 (en) Substrate processing apparatus and substrate processing method
CN100485533C (zh) 基板处理系统和基板处理方法
JP6003859B2 (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
JP6773497B2 (ja) 基板処理管理装置、基板処理管理方法および基板処理管理プログラム
JP4496073B2 (ja) 基板処理装置及び基板処理方法
JP3892553B2 (ja) 基板処理装置
US7167769B2 (en) Inline connection setting method and device and substrate processing devices and substrate processing system
JPH03293712A (ja) 半導体ウェーハの処理装置
JP2022029637A (ja) 基板処理装置及び搬送スケジュール作成方法
JP2982039B2 (ja) 処理方法及びその処理装置
JP4606159B2 (ja) 基板処理装置、基板処理方法、コンピュータプログラム及び記憶媒体
JP2000133577A (ja) 露光システム
EP1737022A1 (en) Substrate processing system and substrate processing method
JP7316959B2 (ja) 半導体製造装置及びウェーハ搬送方法
JP3772011B2 (ja) 基板処理装置
JP2003100587A (ja) 基板処理システム
JP2003045776A (ja) 基板処理装置
JPH11186365A (ja) 基板処理装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007004052

Country of ref document: US

Ref document number: 10555641

Country of ref document: US

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10555641

Country of ref document: US