WO2004082025A1 - ホトダイオードアレイおよびその製造方法並びに放射線検出器 - Google Patents

ホトダイオードアレイおよびその製造方法並びに放射線検出器 Download PDF

Info

Publication number
WO2004082025A1
WO2004082025A1 PCT/JP2004/003118 JP2004003118W WO2004082025A1 WO 2004082025 A1 WO2004082025 A1 WO 2004082025A1 JP 2004003118 W JP2004003118 W JP 2004003118W WO 2004082025 A1 WO2004082025 A1 WO 2004082025A1
Authority
WO
WIPO (PCT)
Prior art keywords
photodiode array
photodiode
semiconductor substrate
light
surface side
Prior art date
Application number
PCT/JP2004/003118
Other languages
English (en)
French (fr)
Inventor
Katsumi Shibayama
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to EP04719113A priority Critical patent/EP1605515B1/en
Priority to DE602004027121T priority patent/DE602004027121D1/de
Priority to US10/548,487 priority patent/US7727794B2/en
Publication of WO2004082025A1 publication Critical patent/WO2004082025A1/ja
Priority to IL170732A priority patent/IL170732A/en
Priority to KR1020057016718A priority patent/KR101080501B1/ko
Priority to US12/656,175 priority patent/US8389322B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Definitions

  • the present invention relates to a photodiode array, a method for manufacturing the same, and a radiation detector.
  • a photodiode array of this type a type in which an output signal from the photodiode array is electrically connected to the rear surface side by a through wiring / electrode connecting the light incident surface side and the rear surface side has been conventionally used.
  • a surface illuminated photodiode array is known (for example, see Japanese Patent Publication No. 2001-318155).
  • the photodiode array disclosed in this publication, as shown in FIG. 17, has a diffusion layer 1 in which photodiodes 144a, 144b, 144c,.
  • a wiring 1 52 for extracting a signal from 51 is formed on the surface of the photodiode array 144, and the wiring 152 extends so as to be connected to a through wiring 154 passing through the front and back of the Si wiring board 153.
  • a bump 1 55 connected to the through wiring 154 is formed on the back side of the photodiode 144, and the insulating film 1 56 between the wiring 1 52 and the through wiring 154 and the Si wiring board 1 53 is formed. Insulated by a, 156b, 156c.
  • a flat collet and a pyramid collet can be used as a collet for adsorbing a chip.
  • the photodiode array for CT has a large chip area (for example, a rectangular shape with a side of 20 mm), and as shown in FIG. 16B, when the pyramid collect 161 used in a normal mounter is used, the chip 162 and the pyramid collect are used. Warp occurs due to the gap 1 63 between the ridge 1 6 1 This may cause the mounting accuracy to decrease.
  • pyramid collet 16 1 has poor heat conduction efficiency, and the applied pressure may damage the chip edge due to the applied pressure.
  • Pyramid collet 16 1 is not suitable for thin chips. For this reason, when performing flip-chip bonding, as shown in Fig. 16A, the chip 162 is sucked by a flat collet 16 ⁇ in surface contact with the chip surface, and the chip 162 is sucked. Heat and pressure are applied from heater block 16 4 to the heater block.
  • the entire chip surface of the chip 16 2 comes into contact with the flat collet 160.
  • the chip surface in contact with the flat collet 160 is a light detection surface, that is, a light incident surface on which an impurity diffusion layer constituting a photodiode array is formed. If the entire chip surface, which is the light incident surface, comes into contact with the flat collet 160 and is subjected to pressure and heat, the photodetector itself is physically damaged. In that case, the appearance defect and characteristic deterioration (dark current, increased noise, etc.) due to surface flaws are brought to the photodetector.
  • the present invention has been made to solve the above problems, and to provide a photodiode array capable of preventing deterioration of characteristics due to damage of a photodiode array during mounting, a manufacturing method thereof, and a radiation detector. Aim.
  • a photodiode array includes a semiconductor substrate in which a plurality of photodiodes are formed in an array on an incident surface side of light to be detected.
  • a penetrating wiring penetrating the incident surface side and the back surface side is formed for the photodiode, and at least the region where the photodiode is formed is coated on the incident surface side of the semiconductor substrate, and a resin film which transmits the light to be detected is formed. It is characterized by having been provided.
  • the photodiode array preferably has the resin film provided on the entire incident surface side of the semiconductor substrate. This photodiode array can reliably cover the entire region where each photodiode is formed with the resin film, and can be easily manufactured.
  • the semiconductor substrate may be provided with an impurity region (separation layer) for separating each photodiode between adjacent photodiodes.
  • an impurity region separation layer
  • surface leakage is suppressed by the separation layer, so that adjacent photodiodes are electrically separated from each other.
  • the present invention provides a first step of forming a penetrating wiring penetrating both side surfaces of a semiconductor substrate on a semiconductor substrate made of a semiconductor of a first conductivity type; A second step of forming a plurality of second-conductivity-type impurity diffusion layers by adding an impurity to a predetermined region, and providing a plurality of photodiodes formed by the respective impurity diffusion layers and the semiconductor substrate in an array array; A method of covering at least a region where a photodiode is formed on one surface side of a semiconductor substrate and providing a resin film that transmits light to be detected. According to this method for manufacturing a photodiode array, a photodiode array can be manufactured by providing a resin film covering a photodiode formation region on the incident surface side of a semiconductor substrate.
  • the first step includes a step of forming a plurality of holes in the semiconductor substrate, and a step of forming a conductive layer on at least one surface of the semiconductor substrate including each of the holes.
  • the method may include a step of forming a film and a step of polishing the semiconductor substrate to remove the conductive film.
  • the manufacturing method of these photodiode arrays is based on the above first step. After that, the method may further include a step of adding another impurity between adjacent regions to which the impurity is added to provide an impurity region of the first conductivity type. According to this manufacturing method, a photodiode array in which adjacent photodiodes are reliably separated can be obtained.
  • the present invention provides a radiation detection device comprising: any one of the above-described photodiode arrays; and a scintillator panel attached to the incident surface side of the photodiode array to receive the detected light and emitting light by the incident radiation.
  • a radiation detection device comprising: any one of the above-described photodiode arrays; and a scintillator panel attached to the incident surface side of the photodiode array to receive the detected light and emitting light by the incident radiation.
  • a container Provide a container.
  • a photodiode array manufactured by any of the above manufacturing methods, and a scintillator panel attached to the side of the photodiode array on which the resin film is provided and emitting light by incident radiation.
  • a radiation detector comprising: [0096] Since these radiation detectors are provided with the above-mentioned photodiode array, the photodiode formed on the light incident surface is protected by the resin film and is not damaged by pressurization or heating during mounting. Therefore, the characteristics can be prevented from deteriorating due to noise and current increase.
  • FIG. 1 is a cross-sectional view schematically showing an enlarged main part of the photodiode array according to the embodiment.
  • FIG. 2 is a side view of a semiconductor chip constituting the photodiode array and a cross-sectional view showing an enlarged main part thereof.
  • FIG. 3 is an enlarged cross-sectional view of a main part showing a process in the course of the manufacturing process of the photodiode array of the embodiment.
  • FIG. 4 is an enlarged sectional view of a main part showing a step subsequent to FIG.
  • FIG. 5 is an enlarged sectional view of a main part showing a step subsequent to FIG.
  • FIG. 6 is an enlarged sectional view of a main part showing a step subsequent to that of FIG.
  • FIG. 7 is an enlarged sectional view of a main part showing a step subsequent to FIG.
  • FIG. 8 is an enlarged sectional view of a main part showing a step subsequent to FIG.
  • FIG. 9 is an enlarged sectional view of a main part showing a step subsequent to that of FIG.
  • FIG. 10 is an enlarged sectional view of a main part showing a step subsequent to FIG.
  • FIG. 11 is a cross-sectional view schematically showing an enlarged main part of another photodiode array according to the embodiment.
  • FIG. 12 is a cross-sectional view schematically showing an enlarged main part of still another photodiode array according to the embodiment.
  • FIG. 13 is a cross-sectional view schematically showing an enlarged main part of still another photodiode array according to the embodiment.
  • FIG. 14 is a cross-sectional view schematically showing an enlarged main part of a photodiode array having a transparent resin film with a missing portion.
  • FIG. 15 is a cross-sectional view schematically showing an enlarged main part of a radiation detector having a photodiode array according to the embodiment.
  • FIG. 16A is a cross-sectional view schematically illustrating a state where a semiconductor chip is sucked by a collet, and a state where the semiconductor chip is sucked by a flat collet.
  • FIG. 16B is a cross-sectional view schematically showing a state where the semiconductor chip is sucked by the collet, and a state where the semiconductor chip is sucked by the pyramid collet.
  • FIG. 17 is a cross-sectional view showing a conventional photodiode array. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a cross-sectional view schematically showing a photodiode array 1 according to an embodiment of the present invention.
  • the incident surface of the light L is defined as the front surface, and the opposite surface is defined as the back surface.
  • the back surface is defined as the incident surface of the light L.
  • the photodiode array 1 has a plurality of photodiodes 4 formed by pn junctions arranged two-dimensionally in a regular array in a vertical and horizontal direction.
  • the photodiode 4 has a function as one pixel of the photodiode array 1 and constitutes one photodetector as a whole.
  • photodiode array 1 is 1 5 0 ⁇ 5 0 ⁇ (preferably 4 0 Opm) thickness using a degree, an impurity concentration of 1 x 1 0 ⁇ 1 0 / c m s of about ⁇ type (second (1 conductivity type) Silicon substrate 3 is provided.
  • the photodiode array 1 has an impurity concentration of 1 ⁇ 10 to 102 on the surface side.
  • the region where each ⁇ -type impurity diffusion layer 5 exists is a region (formation region) where the photodiode 4 is formed, and the other region is a non-formation region where a photodiode is not formed.
  • a transparent resin film 6 that can cover at least the entire formation region of the photodiode 4 is provided on the entire front side.
  • the transparent resin film 6 serves as a protective film of the photodetector composed of the entire photodiode 4 and is disposed on the incident surface side, the light detected by the photodiode array 4 (the light to be detected,
  • a resin that transmits light which is generated by a scintillator panel 31 described later
  • is optically transparent to the light to be detected such as epoxy resin, polyimide, silicone, fluorine, and atari. It is made of a composite material with a rate or the like as a base material.
  • the transparent resin film 6 comes into direct contact with the flat collet at the time of flip chip bonding, and is pressurized and heated. It is preferable to have a characteristic capable of exhibiting a function as a cushion layer for protecting each photodiode 4 from heat or heat.
  • the film has a large thickness (about 1 to 5 ⁇ (preferably about 1 ⁇ )).
  • the transparent resin film 6 may be provided in a range that can cover at least the entire region where the photodiode 4 is formed. If this requirement is satisfied, one transparent resin film 6 may cover the entire formation region of the photodiode 4, and the transparent resin film 6 may be separately formed for each photodiode 4 and the non-forming region may be formed. In the above, the notch 6a which is not formed partially may be formed (see FIG. 14). However, from the viewpoint of simplifying the manufacturing process, it is preferable to provide one transparent resin film 6 on the entire surface side (this point will be described in detail later).
  • the photodiode array 1 has a through wiring 8 for each of the photodiodes 4.
  • Each through wiring 8 penetrates the front side and the back side of the n-type silicon substrate 3 and is formed to have a diameter of about 1 ⁇ to 10 ⁇ (preferably about 5 ⁇ ), and a phosphorus concentration of lxl ⁇ to 1 Oso / cm 3 of polysilicon, the front surface of which is electrically connected to the impurity diffusion layer 5 through an electrode wiring 9 (thickness of about ⁇ ) made of aluminum, and the back surface is also made of aluminum.
  • the electrode pad 10 (having a thickness of 0.05 ⁇ to 5 ⁇ , preferably about 1 ⁇ ) is electrically connected.
  • a solder bump electrode 12 is connected to each of the electrode pads 10 via an under bump metal (UBM) 11 made of Ni—Au.
  • UBM under bump metal
  • Each through wiring 8 is provided in a non-formation area where the photodiode 4 is not formed, but may be provided in other parts.
  • the illustrated photodiode array 1 has a P-type impurity diffusion layer.
  • An 11+ type impurity region (isolation layer) 7 is provided at a depth of about 0.5 to 6 ⁇ between the adjacent photodiodes 4, that is, between the adjacent photodiodes 4 and 4.
  • the ⁇ + -type impurity region (separation layer) 7 has a function of electrically isolating the adjacent photodiodes 4, 4. Therefore, by providing this, the adjacent photodiodes 4 and 4 are reliably electrically separated from each other, and crosstalk between the photodiodes 4 can be reduced.
  • the photodiode array 1 has light detection characteristics that are practically acceptable even without the n + -type impurity region 7.
  • FIG. 2 is a side view of a semiconductor chip 30 constituting the photodiode array 1 and a cross-sectional view showing an enlarged main part thereof.
  • the semiconductor chip 30 is a very thin plate having a width W1 of about 22.4 mm and a thickness D of about 0.3 mm, and has many photodiodes 4 described above ( For example, the chip has a large area (for example, 22.4 mm ⁇ 22.4 mm) in which the pitch W2 between adjacent pixels is about 1.4 mm.
  • the photodiode array 1 When the light L is incident from the surface side, the photodiode array 1 configured as described above transmits the detected light L through the transparent resin film 6 and then receives each!) Type impurity.
  • Each photodiode 4 enters the diffusion layer 5 and generates carriers corresponding to the incident light.
  • the photocurrent generated by the generated carriers passes through the electrode wiring 9 and the through wiring 8 connected to each p-type impurity diffusion layer 5, and further passes through the bump electrodes 1 through the electrode pads 10 on the rear side and the UBM 11. Taken out of 2.
  • the output from the bump electrodes 12 detects incident light.
  • the photodiode array 1 is provided with the transparent resin film 6 which can cover the entire formation region of the photodiode 4 on the front surface side. Therefore, when flip chip bonding is performed by adsorbing the semiconductor chip 30 onto the flat collet, the transparent resin film 6 comes into contact with the flat collet and intervenes between the flat collet and the region where the photodiode 4 is formed. It is arranged in a style. As a result, the formation region of the photodiode 4 constituting the photodetector is protected by the transparent resin film 6 and does not directly contact the flat collet.
  • the photodetector is not directly subjected to stress due to pressurization or stress due to heating. Cause Noise or dark current can be suppressed. Therefore, the photodiode array 1 can perform highly accurate (high SZN ratio) light detection.
  • the transparent resin film 6 can function as a cushion layer that can protect the photodiodes 4, it can also absorb a physical impulse when adsorbed on a flat collet. But it is effective.
  • the scintillator directly contacts the photodetector. Since there is no scintillator, damage when attaching the scintillator can be avoided.
  • the above-described photodiode array 1 may be configured as follows.
  • phosphorus may be diffused also into the side wall of the hole 15 to provide the n + -type impurity region 7 around the through wiring 8. This makes it possible to trap unnecessary carriers from the damaged layer when the holes 15 (holes 14) are formed, thereby suppressing dark current.
  • the concentration of phosphorus to be added should be about lxl 0 to 1 O 20 / cm 3
  • the thickness (depth) of the n + -type impurity region 7 should be about 0 to about 5 ⁇ .
  • a silicon nitride film 26 having a thickness of about 0.1 to 2 pm may be provided on the silicon oxide film 20 in the hole 15. In this case, insulation between the n- type silicon substrate 3 and the through wiring 8 is ensured, and operation failures can be reduced.
  • phosphorus may be doped and diffused also on the back surface side, and an n + -type impurity region 7 may be provided as shown in FIG.
  • the force sword electrode 16 can be taken from the back surface.
  • a through wire for a force source which leads to a reduction in damage, and a reduction in current and a failure rate.
  • a penetrating wiring may be provided from the n + -type impurity region 7 formed on the front surface, and the electrode as a force source may be exposed to the rear surface side.
  • an ⁇ -type silicon substrate 3 having a thickness of about 150 to 50 ⁇ (preferably 40 ⁇ ) is prepared. Subsequently, as shown in FIG. 3, the diameter of 1 ⁇ ! Is obtained by ICP-RIE on the surface of the n-type silicon substrate 3 (hereinafter, this surface is the front surface and the opposite surface is the back surface).
  • the non-penetrating hole 14 of about 10 ⁇ (preferably 5 ⁇ ) is formed in the photo diode 4 at a depth corresponding to the thickness of the ⁇ -type silicon substrate 3 (for example, about 100 to 35 Opm).
  • a thermal oxidation applied to the front and back surfaces of the substrate to form a silicon oxide film (S i 0 2) 2 0 .
  • a through wiring 8 is formed later.
  • the silicon oxide film (S i 0 2 ) 20 realizes electrical insulation between the later-described through wiring 8 and the n-type silicon substrate 3.
  • a polysilicon film 21 is formed on the front surface and the back surface or only the front surface of the substrate as a conductive film to which phosphorus is added as an impurity.
  • 14 is filled with polysilicon whose resistance is reduced by adding the impurity.
  • the front and back surfaces of the substrate are polished to remove the polysilicon film 21 formed on the front and back surfaces, and the polysilicon filled in the holes 14 from the front and back surfaces.
  • the exposed polysilicon is made into a hole 15 that penetrates both sides, and then the above-mentioned buried polysilicon is formed as a through hole 8.
  • Thermal oxidation is again applied to the front and back surfaces of the substrate, and a silicon oxide film 2 2 is formed. To form This silicon oxide film 22 is used as a mask for 11+ thermal diffusion in a subsequent step.
  • the silicon oxide film 22 on the surface side of the n-type silicon substrate 3 is patterned using a predetermined photomask, and only the region where the n + -type impurity region 7 is to be provided is provided.
  • An n + -type impurity region 7 is formed by diffusing phosphorus from the opened portion (opening) (if the n + -type impurity region 7 is not provided, this step (impurity region forming step) is omitted) May be used). Thereafter, thermal oxidation is again performed on the front and back surfaces of the substrate to form a silicon oxide film 23 (see FIG. 6).
  • This silicon oxide film 2 3 Is used as a mask when forming the P-type impurity diffusion layer 5 in a subsequent step.
  • the silicon oxide film 23 is patterned using a predetermined photomask, and an opening is formed only in a region where each p-type impurity diffusion layer 5 is to be formed. Then, the openings are diffused from the openings to form P- type impurity diffusion layers 5 in a two-dimensional array in a vertical and horizontal array. Thereafter, thermal oxidation is again performed on the front and back surfaces of the substrate to form a silicon oxide film 24 (see FIG. 7). As a result, the photodiodes 4 formed by the pn junction between each p-type impurity diffusion layer 5 and the n-type silicon substrate 3 are formed in a two-dimensional array in a vertical and horizontal array, and the photodiodes 4 correspond to the pixels.
  • a contact hole is formed in a region where each through wiring 8 is formed.
  • patterning is performed using a predetermined photomask, and unnecessary portions of the metal film are removed.
  • Electrode pads 10 are formed on each side (see Fig. 8). The drawing shows only the extraction of the anode electrode. When the electrode of the force source is taken from the surface, it can be taken out from the n + -type impurity region 7 to the back surface via the electrode wiring 9 and the through wiring 8, although not shown.
  • an epoxy resin, a polyimide resin, a silicone resin, a fluorine resin, an acrylate resin, or the like which is a material of the transparent resin film 6.
  • the resin of the composite material thus formed is applied, spread over the entire surface by spin coating or screen printing, and cured to provide a transparent resin film 6 (see FIG. 9).
  • the provision of the transparent resin film 6 protects the formation region of the photodiode 4 constituting the photodetector.
  • the applied resin may be removed from the portion of the notched portion 6 a, but even so, the area where the photodiode 4 is formed is protected. Is done.
  • a bump electrode 12 is provided on each electrode pad 10.
  • the solder has poor wettability to aluminum. Therefore, a UBM 11 for mediating each electrode pad 10 and the bump electrode 12 is formed on each electrode pad 10 and a bump electrode 12 is formed on the UBM 11 (see FIG. 1). 0).
  • the UBM 11 is formed using Ni—Au by electroless plating, but it can be formed using Ti_Pt—Au or Cr—Au by the lift-off method.
  • the bump electrode 12 is obtained by forming solder on a predetermined UBM 11 by a solder ball mounting method or a printing method, and reflowing.
  • the bump electrodes 12 are not limited to solder, but may be gold bumps, nickel bumps, copper bumps, or conductive resin bumps containing a metal such as a conductive filler.
  • FIG. 15 is a side sectional view of the radiation detector 40 according to the present embodiment.
  • the radiation detector 40 receives the radiation and emits the light generated by the radiation from the light emitting surface 31a.
  • the scintillator panel 31 and the light emitted from the scintillator panel 31 enter the light. It has the above-mentioned photodiode array 1 which is incident from a surface and converts it into an electric signal.
  • This radiation detector 40 is provided with the photodiode array 1 according to the present invention.
  • the scintillator panel 31 is mounted on the front surface (the incident surface side) of the photodiode array 1, but the photodiode array 1 is provided with the transparent resin film 6 described above on the front surface. ing. Therefore, the back surface of the scintillator panel 31, that is, the light emitting surface 31 a contacts the transparent resin film 6, but does not directly contact the region where the photodiode 4 is formed. In addition, a space between the light exit surface 31 a of the scintillator panel 31 and the transparent resin film 6 is filled with an optical resin 35 having a refractive index in consideration of not deteriorating light transmission characteristics. 35 allows light emitted from the scintillator panel 31 to efficiently enter the photodiode array 1.
  • the optical resin 35 may be an epoxy resin, an acrylic resin, a urethane resin, a silicone resin, a fluororesin, or the like having a property of transmitting light emitted from the scintillator panel 31. Materials may be used.
  • the surface is sucked with a flat collet. Since the transparent resin film 6 described above is provided on the surface of the photodiode array 1, the suction surface of the flat collet does not directly contact the light detection unit, and the scintillator panel 31 is removed. Due to the attachment, the light emitting surface 31 a does not come into direct contact with the formation region of the photodiode 4. Therefore, the radiation detector 40 having such a photodiode array 1 and the scintillator panel 31 can prevent the generation of noise current or the like due to damage to the light detection unit during mounting. Therefore, light detection can be performed with high accuracy, and radiation can be detected with high accuracy.
  • a method of manufacturing the same, and a radiation detector it is possible to effectively prevent noise, dark current, and the like due to photodiode damage during mounting. Can be prevented.

Abstract

ホトダイオードアレイおよびその製造方法並びに放射線検出器において、実装時における光検出部のダメージによるノイズの発生を防止することを課題とする。ｎ型シリコン基板（３）の被検出光の入射面側に、複数のホトダイオード（４）がアレイ状に形成され、かつ入射面側とその裏面側とを貫通する貫通配線（８）がホトダイオード（４）について形成されたホトダイオードアレイにおいて、その入射面側に、ホトダイオード（４）の形成領域を被覆し、被検出光を透過する透明樹脂膜（６）を設けてホトダイオードアレイ（１）とする。

Description

明細書
ホトダイォードアレイおよびその製造方法並びに放射線検出器
技術分野
【0001】 本発明は、 ホトダイォードアレイおよびその製造方法並びに放射 線検出器に関する。
背景技術
【0002】 この種のホトダイオードアレイとして、 従来から、 光入射面側と 裏面側とを接続する貫通配/線 （電極） により、 ホトダイオードアレイからの出力 信号を裏面側に電気的に接続するタィプの表面入射型ホトダイォードアレイが知 られている （例えば、 日本国特許公開 2001— 318 1 55号公報参照）。 この 公報に開示されているホトダイオードアレイは、 図 1 7に示すように光電変換部 の本体となるホトダイォード 144 a、 144 b、 144 c、 . . ' 144nが形 成されている各々の拡散層 1 51から信号を取り出す配線 1 52がホトダイォー ドアレイ 144の表面に形成され、 その配線 152が S i配線基板 1 53の表裏 を貫通する貫通配線 1 54に接続されるように延設されている。 また、 ホトダイ オード 144の裏面側には貫通配線 154に接続したバンプ 1 55が形成され、 配線 1 52、 貫通配線 154と S i配線基板 1 53との間がシリコン酸化膜の絶 縁膜 1 56 a、 1 56 b, 1 56 cによって絶縁されている。
発明の開示
【0003】 ところで、 上述のホトダイオードアレイ、 例えば CT用ホトダイ オードアレイを実装するには、 チップを吸着するコレットとして、 平コレットと 角錐コレツトを使用することができるが、 通常フリップチップボンディングを行 う場合は平コレットが使用されている。 CT用ホトダイオードアレイは、 チップ 面積が大きく (例えば、 1辺 20 mmの矩形状)、 図 16 Bに示すように、通常の マウンタで使用される角錐コレツト 161を使用すると、 チップ 162と角錐コ レツ卜 1 6 1との隙間 1 63により反り返りを生じ、 この反り返りにより位置ず れを生じて実装精度が低下するおそれがある。 また、 フリップチップボンディン グの際には加熱や加圧が必要となるが、 角錐コレツト 1 6 1では熱伝導の効率が 良くなくし力 も、 加えられる圧力によって、 チップエッジに損傷がもたらされる おそれもあり、 角錐コレット 1 6 1は薄いチップには不向きである。 このような 理由からフリップチップボンディングを行う場合は、 図 1 6 Aに示すように、 チ ップ面に面接触する平コレツト 1 6◦でチップ 1 6 2を吸着しつつ、 そのチップ 1 6 2にヒータプロック 1 6 4から熱と圧力を加えている。
[ 0 0 0 4 ] しかしながら、 平コレット 1 6 0を使用すると、 チップ 1 6 2の チップ面全体が平コレツト 1 6 0に接触することになる。 このチップ 1 6 2にお いて、 平コレット 1 6 0に接触するチップ面は、 光検出部、 すなわち、 ホトダイ ォードアレイを構成する不純物拡散層が形成されている光入射面である。 この光 入射面となるチップ面全体が平コレツト 1 6 0に接触して加圧および加熱を受け ると、 光検出部自体が物理的なダメージ （損傷） を受けてしまう。 そうなると、 表面傷による外観不良や特性劣化 （暗電流や雑音増加など） が光検出部にもたら される。
【0 0 0 5】 そこで、 本発明は上記課題を解決し、 実装時におけるホトダイォ 一ドアレイのダメージによる特性劣化を防止することが可能なホトダイォードア レイおよびその製造方法並びに放射線検出器を提供することを目的とする。
【0 0 0 6】 上記課題を解決するため、本発明によるホトダイォードアレイは、 被検出光の入射面側に、 複数のホトダイオードがアレイ状に形成された半導体基 板を備え、 半導体基板は、 入射面側とその裏面側とを貫通する貫通配線がホトダ ィオードについて形成され、 半導体基板の入射面側に、 少なくともホトダイォー ドが形成された領域を被覆し、 被検出光を透過する樹脂膜を設けたことを特徴と する。
【0 0 0 7】 このホトダイオードアレイは、 樹脂膜が、 ホトダイォードが形成 された領域と実装時に使用される平コレッ トとの間に介在することになるため、 ホトダイォードが樹脂膜により実装時に使用される平コレツトに直に接触するこ となく保護され、加圧によるストレスや加熱によるストレスを受けることがない。
【0 0 0 8〗 上記ホトダイォードアレイは、 上記樹脂膜を、 半導体基板の入射 面側全体に設けたものが好ましレ、。このホトダイォードアレイは、樹脂膜により、 各ホトダイオードの形成領域全体を確実に被覆することができ、 しかも容易に製 造することができる。
【0 0 0 9〗 また、 上記ホトダイォードアレイにおいて、 半導体基板には、 隣 接するホトダイォ一ドの間に、各ホトダイォードを分離する不純物領域（分離層） が設けられているとよい。 これらのホトダイォードアレイは分離層により表面リ ークが抑えられるために、 隣接するホトダイオード同士が電気的に確実に分離さ れている。
【0 0 1 0】 そして本発明は、 第 1導電型の半導体からなる半導体基板に、 半 導体基板の両側表面を貫通する貫通配線を形成する第 1工程と、 半導体基板の片 側表面について、 所定の領域に不純物を添加して複数の第 2導電型の不純物拡散 層を形成し、 各不純物拡散層と半導体基板とによる複数のホトダイオードをァレ ィ状に配列して設ける第 2工程と、 半導体基板の片側表面側に、 少なくともホト ダイォードが形成された領域を被覆し、 被検出光を透過する樹脂膜を設ける第 3 工程とを備えることを特徴とするホトダイオードアレイの製造方法を提供する。 【0 0 1 1】 このホトダイォードアレイの製造方法によれば、 半導体基板の入 射面側に、 ホトダイオードの形成領域を被覆する樹脂膜を設けて、 ホトダイォー ドアレイを製造することができる。
【0 0 1 2】 上記ホトダイオードアレイの製造方法において、上記第 1工程は、 半導体基板に複数の穴部を形成する工程と、 その各穴部を含む半導体基板の少な くとも片側表面に導電性被膜を形成する工程と、 半導体基板を研磨して導電性被 膜を除去する工程を備えるようにすることができる。
[ 0 0 1 3 ] これらのホトダイォードアレイの製造方法は、 上記第 1工程より も後に、 隣接する不純物を添加する領域の間に別の不純物を添カ卩して第 1導電型 の不純物領域を設ける工程を更に備えるようにすることができる。 この製造方法 によれば、 隣接する各ホトダイォードが確実に分離されたホトダイォードアレイ が得られる。
【00 1 4】 さらに、 この発明は、 上記いずれかのホトダイオードアレイと、 ホトダイォードアレイの被検出光の入射面側に取り付けられ、 入射した放射線に より発光するシンチレ一タパネルとを備える放射線検出器を提供する。
【00 1 5】 また、 上記いずれかの製造方法で製造されたホトダイォードアレ ィと、 ホトダイォードアレイの上記樹脂膜を設けた側に取り付けられ、 入射した 放射線により発光するシンチレ一タパネルとを備える放射線検出器を提供する。 【00 1 6】 これらの放射線検出器は、 上記ホトダイオードアレイを備えてい るため、 その光入射面に形成されたホトダイオードが、 樹脂膜により保護されて 実装時における加圧や加熱によるダメージを受けることなく保護され、 これらに よるノィズゃ喑電流増加などによる特性劣化を防止できる。
図面の簡単な説明
【00 1 7】 図 1は、 実施形態に係るホトダイォードアレイの要部を拡大して 模式的に示す断面図である。
【00 1 8】 図 2は、 ホトダイォードアレイを構成する半導体チップの側面図 およびその要部を拡大して示す断面図である。
【00 1 9】 図 3は、 実施形態のホトダイォードアレイの製造工程の途中の過 程を示す要部拡大断面図である。
【0020】 図 4は、 図 3の後続の工程を示す要部拡大断面図である。
【0 02 1】 図 5は、 図 4の後続の工程を示す要部拡大断面図である。
【00 2 2〗 図 6は、 図 5の後続の工程を示す要部拡大断面図である。
【00 2 3〗 図 7は、 図 6の後続の工程を示す要部拡大断面図である。
【0 0 24】 図 8は、 図 7の後続の工程を示す要部拡大断面図である。 【0 0 2 5】 図 9は、 図 8の後続の工程を示す要部拡大断面図である。
【0 0 2 6】 図 1 0は、 図 9の後続の工程を示す要部拡大断面図である。
【0 0 2 7〗 図 1 1は、 実施形態に係る別のホトダイォードアレイの要部を拡 大して模式的に示す断面図である。
【0 0 2 8】 図 1 2は、 実施形態に係るさらに別のホトダイォードアレイの要 部を拡大して模式的に示す断面図である。
【0 0 2 9】 図 1 3は、 実施形態に係るさらにまた別のホトダイォードアレイ の要部を拡大して模式的に示す断面図である。
【0 0 3 0】 図 1 4は、 欠落部付の透明樹脂膜を有するホトダイオードアレイ の要部を拡大して模式的に示す断面図である。
【0 0 3 1】 図 1 5は、 実施形態に係るホトダイォードアレイを有する放射線 検出器の要部を拡大して模式的に示す断面図である。
【0 0 3 2】 図 1 6 Aは、 半導体チップをコレットにより吸着した状態を模式 的に示し、 平コレツトにより吸着した状態を示す断面図である。
【0 0 3 3】 図 1 6 Bは、 半導体チップをコレットにより吸着した状態を模式 的に示し、 角錐コレツトにより吸着した状態を示す断面図である。
【0 0 3 4】 図 1 7は、従来技術のホトダイォードアレイを示す断面図である。 発明を実施するための最良の形態
【0 0 3 5】 以下、 本発明の実施の形態について説明する。 なお、 同一要素に は同一符号を用い、 重複する説明は省略する。
【0 0 3 6】 図 1は、 本発明の実施形態に係るホトダイォードアレイ 1を模式 的に示す断面図である。なお、以下の説明においては、光 Lの入射面を表面とし、 その反対側の面を裏面する。 以下の各図においては、 図示の都合上、 寸法が適宜 変更されている。
【0 0 3 7】 ホトダイオードアレイ 1は、 p n接合による複数のホトダイォー ド 4が縦横に規則正しいアレイ状に 2次元配列されて、 その一つ一つのホトダイ ォード 4がホトダイォードアレイ 1の一画素としての機能を有し、 全体で一つの 光検出部を構成している。
【0 0 3 8】 ホトダイオードアレイ 1は厚さが 1 5 0〜 5 0 Ομιη (好ましく は 4 0 Opm) 程度で、 不純物濃度が 1 x 1 0 〜 1 0 / c ms程度の ιι型 （第 1 導電型）シリコン基板 3を有している。 n型シリコン基板 3の表面および裏面は、 厚さ 0 . 0 5〜 Ι μιτι (好ましくは 0 . 1 m) 程度の S i〇2からなるパッシベ ーシヨン膜 2が形成されている。 また、 ホトダイォードアレイ 1はその表面側に おいて、 不純物濃度が 1 X 1 0 〜 1 02。Z c m3で、 膜厚が 0 . 0 5〜 2 Opm程 度 （好ましくは 0 . 2 μηι) の; ρ型 （第 2導電型） 不純物拡散層 5が縦横の規則 正しいアレイ状に 2次元配列されている。 この各 ρ型不純物拡散層 5と η型シリ コン基板 3とによる ρ η接合がホトダイオード 4を構成している。
【0 0 3 9】 そして、 各 ρ型不純物拡散層 5の存在する領域がホトダイォード 4の形成されている領域 （形成領域） で、 それ以外の領域がホトダイオードの形 成されない非形成領域となっていて、 その表面側に、 少なくともホトダイオード 4の形成領域全体を被覆し得る透明樹脂膜 6が、 表面側全体に設けられている。
【0 0 4 0】 この透明樹脂膜 6はホトダイォード 4全体からなる光検出部の保 護膜となり入射面側に配置されるものであるから、 ホトダイオードアレイ 4が検 出する光 （被検出光、例えば、後述するシンチレ一タパネル 3 1の発生する蛍光） を透過し、 その被検出光に対して光学的に透明な光透過性の樹脂、 例えば、 ェポ キシ樹脂やポリイミド、 シリコーン、 フッ素、 アタリレート等やそれらを基材と した複合素材からなっている。
【0 0 4 1】 また、 透明樹脂膜 6は、 後述するように、 フリップチップボンデ ィングの際に平コレツトに直に接触して、加圧され、加熱されるものであるから、 この加圧や加熱から各ホトダイォード 4を保護するクッション層としての機能を 発揮し得る特性を具備しているのが好ましい。 この場合、 例えば熱膨張係数が 1 X 1 0—6〜： L X 1 0— 4Z°C程度、 弾性特性は弾性率 1 0〜 1 2 0 0 0 k gノ c m2 程度、 熱伝導率は 0. 2〜 1. 8 5 W/mKとし、 加熱により不純物イオンがホ トダイオード 4へ拡散せず、 少なくとも後述するシンチレ一タパネル 3 1からの 光の吸収がなしえるような膜厚 (1〜5 Ομΐϋ (好ましくは 1 Ομηι) 程度） を有 することが好ましい。
【004 2】 この透明樹脂膜 6は、 少なくともホトダイォード 4の形成領域全 体を被覆し得る範囲に設ければよい。 この要件を満たしていれば、 1つの透明樹 脂膜 6でホトダイォード 4の形成領域全体を被覆してもよく、 透明樹脂膜 6をホ トダイォード 4毎に分けて個別に形成し、 その非形成領域において、 一部形成さ れない欠落部 6 aが形成されていてもょレ、 (図 1 4参照）。 しかし、製造工程を簡 易にするという点では、 1つの透明樹脂膜 6を表面側全体に設けたほうが好まし い （この点については後に詳述する）。
【0043】 また、 ホトダイォードアレイ 1は、 ホトダイォード 4それぞれに ついて、 貫通配線 8を有している。 各貫通配線 8は n型シリコン基板 3の表面側 と裏面側を貫通して直径 1 Ομιη~ 1 0 Ομιη程度 （好ましくは 5 Ομπι程度） に 形成されていて、 リンの濃度が lxl ◦ 〜 1 Oso/cm3程度のポリシリコンか らなり、 その表面側はアルミニウムからなる電極配線 9 (膜厚は Ιμπι程度） を 介して 型不純物拡散層 5に電気的に接続され、 裏面側は同じくアルミニウムか らなる電極パッド 1 0 (膜厚は 0. 0 5 μπι〜 5μιη、 好ましくは 1 μπι程度） が 電気的に接続されている。 また、 その各電極パッド 1 0に、 N i— Auからなる アンダーバンプメタル （UBM) 1 1を介して半田のバンプ電極 1 2が接続され ている。 各貫通配線 8はホトダイォード 4の形成されない非形成領域に設けてい るが、 それ以外の部分に設けてもよい。
【0044】 さらに、 図示したホトダイオードアレイ 1は、 P型不純物拡散層
5同士の間、 すなわち、 隣接するホトダイオード 4, 4の間に、 11+型不純物領域 (分離層） 7を深さ 0. 5〜 6 μπι程度で設けている。 この η +型不純物領域 （分 離層） 7は、 隣接するホトダイオード 4， 4を電気的に分離する機能を有するも ので、 これを設けることにより、 隣接するホトダイオード 4 , 4が電気的に確実 に分離され、 ホトダイオード 4同士のクロストークを低減することができる。 し 力、し、ホトダイオードアレイ 1はこの n +型不純物領域 7は設けなくても実用上十 分許容し得る程度の光検出特性を有している。
[ 0 0 4 5 ] 図 2は、 ホトダイオードアレイ 1を構成する半導体チップ 3 0の 側面図およびその要部を拡大して示す断面図である。 図 2に示すように、 半導体 チップ 3 0は幅 W 1が 2 2 . 4 mm程度で、 厚さ Dが約 0 . 3 mmの極めて薄い 板状であり、 上述のホトダイオード 4を多数有し （例えば 1 6 x 1 6個の 2次元 配置）、 隣接する画素間のピッチ W 2が 1 . 4 mm程度の大面積 （例えば 2 2 . 4 mmx 2 2 . 4 mm) のチップである。
【0 0 4 6】 そして、 以上のように構成されたホトダイオードアレイ 1は、 表 面側から光 Lが入射すると、 その被検出光 Lが透明樹脂膜 6を透過した後、 各!） 型不純物拡散層 5に入射し、 その入射光に応じたキャリアを各ホトダイォード 4 が生成する。 生成されたキャリアによる光電流は、 各 p型不純物拡散層 5に接続 された電極配線 9および貫通配線 8を介して、 さらに裏面側の各電極パッド 1 0 と U B M 1 1を介してバンプ電極 1 2から取り出される。 このバンプ電極 1 2か らの出力によって、 入射光の検出が行われる。
【0 0 4 7】 上述のとおり、 ホトダイォードアレイ 1は、 ホトダイォード 4の 形成領域全体を被覆し得る透明樹脂膜 6が表面側に設けられている。 そのため、 半導体チップ 3 0を平コレツトに吸着してフリップチップボンデイングを行う場 合は、 この透明樹脂膜 6が平コレットに接触し、 その平コレットとホトダイォー ド 4の形成領域との間に介在する恰好で配置される。 これにより、 光検出部を構 成するホトダイォード 4の形成領域はこの透明樹脂膜 6により保護され、 平コレ ットに直接接触することはない。 したがって、 ホトダイォードアレイ 1は光検出 部が加圧によるストレスや加熱によるストレスを直接受けないので、 光検出部自 体が物理的なダメージ （損傷） を受けることもなく、 そのようなダメージに起因 するノイズや暗電流などの発生を抑制することができる。 よって、 ホトダイォー ドアレイ 1は高精度な （S ZN比が高い） 光検出を行うことができる。 また、 透 明樹脂膜 6は、 各ホトダイォード 4を保護し得るクッション層としての機能を発 揮し得るから、 平コレットに吸着する際の物理的な衝'車を吸収することもでき、 この点でも効果的である。
【0 0 4 8】 また、 後述するように、 フリップチップボンディング以外、 例え ばホトダイォードアレイ 1をシンチレータに一体化して C T用センサとする場合 にも、 シンチレータが直接光検出部に接触することがないから、 シンチレータの 取り付け時におけるダメージも回避することができる。
【0 0 4 9】 ところで、 上述したホトダイオードアレイ 1は次のように構成さ れていてもよい。 例えば、 図 1 1に示すように孔部 1 5の側壁にもリンを拡散さ せ、 n +型不純物領域 7を貫通配線 8の周囲に設けてもよい。 こうすると、 孔部 1 5 (穴部 1 4 ) を形成した際のダメージ層からの不要なキャリアをトラップする ことができ、暗電流を抑制することができる。この場合の添加するリンの濃度は、 l x l 0 〜 1 O 20/ c m3程度、 n +型不純物領域 7の厚さ （深さ） は、 0 . ：! 〜 5 μπι程度にするとよレ、。
【0 0 5 0】 また図 1 2に示すように、 孔部 1 5内のシリコン酸化膜 2 0の上 に膜厚が 0 . l〜 2pm程度のシリコン窒化膜 2 6を設けてもよい。こうすると、 n型シリコン基板 3と貫通配線 8との絶縁を確実にして動作不良を低減すること ができる。
【0 0 5 1】 さらに、 裏面側にもリンをドープして拡散させ、 図 1 3に示すよ うに、 n +型不純物領域 7を設けてもよい。 この場合は、裏面から力ソード電極 1 6をとることができる。 こうすると、 力ソードのための貫通配線を設ける必要が なくなるのでダメージの低減につながり、 喑電流の低減、 不良率の低減につなが る。 もちろん、必要に応じては表面に形成されている n +型不純物領域 7から貫通 配線を設けて力ソードとしての電極を裏面側に出しても構わない。 [ 0 0 5 2 ] 次に、 本実施形態に係るホトダイォードアレイ 1の製造方法につ いて、 図 3〜図 1 0に基づいて説明する。
【0 0 5 3】 まず、 厚さ 1 5 0〜5 0 Ομπι (好ましくは 4 0 Ομπι) 程度の η 型シリコン基板 3を準備する。 続いて、 図 3に示すように、 I C P— R I Eによ り、 n型シリコン基板 3の表面 (以下この面が表面で、反対側の面が裏面となる） 側に、 直径 1 Ομπ！〜 1 0 Ομπι (好ましくは 5 Ομπι) 程度の貫通していない穴 部 1 4を、 η型シリコン基板 3の厚さに応じた深さ (例えば 1 0 0〜3 5 O p.m 程度） でホトダイォード 4に対応して複数形成した上で、 基板の表面および裏面 に熱酸化を施し、 シリコン酸化膜 ( S i 02) 2 0を形成する。 各穴部 1 4には、 後に貫通配線 8が形成される。 シリコン酸化膜（S i 02) 2 0は後述の貫通配線 8と n型シリコン基板 3との電気的絶縁を実現するものとなる。
【0 0 5 4】 次に、 図 4に示すように、 不純物としてリンを添加した導電性被 膜として、 ポリシリコン膜 2 1を基板の表面と裏面あるいは表面のみに形成する と同時に、 穴部 1 4をその不純物を添加して低抵抗化したポリシリコンにより穴 埋めする。 続いて、 図 5に示すように、 基板の表面および裏面を研磨して、 表面 と裏面に形成されたポリシリコン膜 2 1を除去するとともに、 表面と裏面から穴 部 1 4に埋めたポリシリコンを露出させ、 両側表面を貫通する孔部 1 5とした上 で前述の埋めたポリシリコンを貫通配 f泉 8となし、 再度、 基板の表面および裏面 に熱酸化を施し、 シリコン酸化膜 2 2を形成する。 このシリコン酸化膜 2 2は後 続の工程において 11 +熱拡散のマスクとして利用される。
【0 0 5 5】 そして、 n型シリコン基扳 3の表面側のシリコン酸化膜 2 2につ いて、所定のホトマスクを用いたパターニングを行い、 n +型不純物領域 7を設け ようとする領域のみ開口し、 その開口された部分 （開口部） からリンを拡散させ て n +型不純物領域 7を設ける（n +型不純物領域 7を設けない場合はこの工程（不 純物領域形成工程）を省略してもよい）。その後再び基板の表面および裏面に熱酸 化を施してシリコン酸化膜 2 3を形成する （図 6参照）。 このシリコン酸化膜 2 3 は後続の工程において、 P型不純物拡散層 5を形成する際のマスクとして利用さ れる。
【0 0 5 6】 続いて、 シリコン酸化膜 2 3について、 所定のホトマスクを用い たパターニングを行い、 各 p型不純物拡散層 5を形成しようとする領域のみ開口 する。 そしてその開口部からボ口ンを拡散させ、 P型不純物拡散層 5を縦横のァ レイ状に 2次元配列で形成する。 その後再び基板の表面および裏面に熱酸化を施 しシリコン酸化膜 2 4を形成する （図 7参照）。 これにより、各 p型不純物拡散層 5と n型シリコン基板 3の p n接合によるホトダイォード 4が縦横のアレイ状に 2次元配列で形成され、 このホトダイォード 4が画素に対応する部分となる。 【0 0 5 7】 さらに、 各貫通配線 8が形成されている領域にコンタクトホール を形成する。 続いて、 表面および裏面それぞれについてアルミニウム金属膜を全 面に形成した上で、 所定のホトマスクを用いてパターニングを行い、 その金属膜 の不要な部分を除去して、 表面側に電極配線 9、 裏面側に電極パッド 1 0をそれ ぞれ形成する （図 8参照）。 図にはアノードの電極取り出しのみを示している。表 面から力ソードの電極を取る場合には、図示していないが、 n +型不純物領域 7か ら電極配線 9と貫通配線 8を介して裏面に取り出すことができる。
【0 0 5 8】 次に、 n型シリコン基板 3の表面側に、 透明樹脂膜 6の材料とな るエポキシ樹脂やポリイミド樹脂、 シリコーン樹脂、 フッ素樹脂、 アタリレート 樹脂等あるいはそれらを基材とした複合材料の樹脂を塗布し、 それをスピンコー ティングまたはスクリーン印刷法により全面に広げて硬化させ、 透明樹脂膜 6を 設ける （図 9参照）。 この透明樹脂膜 6を設けることにより、光検出部を構成する ホトダイオード 4の形成領域が保護されることとなる。 なお、 透明樹脂膜 6に上 述の欠落部 6 aを形成する場合は、 欠落部 6 aの部分から、 塗布した樹脂を除去 すればよいが、 そうしても、 ホトダイォード 4の形成領域は保護される。
【0 0 5 9】 そして、 各電極パッド 1 0にバンプ電極 1 2を設けるが、 そのバ ンプ電極 1 2として半田を用いる場合、 半田はアルミニウムに対する濡れ性が悪 いので、 各電極パッド 1 0とバンプ電極 1 2を仲介するための U B M 1 1を各電 極パッド 1 0に形成し、 その U BM 1 1に重ねてバンプ電極 1 2を形成する （図 1 0参照）。以上の工程を経ることにより、実装時におけるダメージに起因するノ ィズが発生せず、 高精度な光検出を行えるホトダイオードアレイ 1を製造するこ とができる。
この場合、 U B M 1 1は、 無電解メツキにより、 N i— A uを用いて形成する が、 リフトオフ法により、 T i _ P t—A uや C r一 A uを用いて形成してもよ い。 また、 バンプ電極 1 2は、 半田ボール搭載法や印刷法で所定の U B M 1 1に 半田を形成し、 リフローすることによって得られる。 なお、 バンプ電極 1 2は、 半田に限られるものではなく、 金バンプ、 ニッケルバンプ、 銅バンプでもよく、 導電性フイラ一等の金属を含む導電性樹脂バンプでもよい。
【0 0 6 0】 次に、 本発明の放射線検出器の実施形態について説明する。 図 1 5は、 本実施形態に係る放射線検出器 4 0の側断面図である。 この放射線検出器 4 0は、 放射線を入射して、 その放射線によって生じた光を光出射面 3 1 aから 出射するシンチレ一タパネル 3 1と、 シンチレ一タパネル 3 1から出射された光 を光入射面から入射し、 電気信号に変換する上述のホトダイオードアレイ 1とを 備えている。 この放射線検出器 4 0は、 本発明に係るホトダイオードアレイ 1を 備えることを特徴としている。
【0 0 6 1】 シンチレ一タパネル 3 1はホトダイオードアレイ 1の表面側 （入 射面側） に取り付けられているが、 ホトダイオードアレイ 1は、 その表面側に上 述した透明樹脂膜 6が設けられている。 そのため、 シンチレ一タパネル 3 1の裏 面、 すなわち光出射面 3 1 aは透明樹脂膜 6に接触するが、 直接ホトダイオード 4の形成領域に接することはない。 また、 シンチレ一タパネル 3 1の光出射面 3 1 aと、 透明樹脂膜 6との間には光透過特性が劣化しないように配慮した屈折率 を有する光学樹脂 3 5が充填され、 この光学樹脂 3 5により、 シンチレータパネ ル 3 1から出射された光が効率よくホトダイォードアレイ 1に入射するようにな つている。 この光学樹脂 3 5はシンチレ一タパネル 3 1から出射された光を透過 する性質を有するエポキシ樹脂やアクリル樹脂、ウレタン樹脂、シリコーン樹脂、 フッ素樹脂等を用いることができ、これらを基材とした複合材料を用いてもよい。
【0 0 6 2】 そして、 ホトダイォードアレイ 1を図示しない実装配線基板上に ボンディングする際には平コレツトで表面を吸着する。 し力、し、 ホトダイォード アレイ 1の表面には、 上述した透明樹脂膜 6が設けられているため、 平コレット の吸着面が直接光検出部に接することはなく、 またシンチレ一タパネル 3 1を取 り付けたことによつてその光出射面 3 1 aがホトダイオード 4の形成領域に直接 接することもない。 したがって、 このようなホトダイォードアレイ 1とシンチレ 一タパネル 3 1とを有する放射線検出器 4 0は、 実装時における光検出部のダメ ージによるノィズゃ喑電流などの発生を防止することができるから、 光検出が精 度よく行われ、 放射線の検出も精度良く行える。
産業上の利用可能性
【0 0 6 3】 以上詳述したように本発明によれば、 ホトダイォードアレイおよ びその製造方法並びに放射線検出器において、 実装時におけるホトダイォードの ダメージによるノィズゃ暗電流などの発生を効果的に防止することができる。

Claims

言青求の範囲
1 . 被検出光の入射面側に、 複数のホトダイオードがアレイ状に形成された 半導体基板を備え、
前記半導体基板は、 前記入射面側とその裏面側とを貫通する貫通配線が前記ホ トダイォードについて形成され、
前記半導体基板の入射面側に、 少なくとも前記ホトダイォードが形成された領 域を被覆し、 前記被検出光を透過する樹脂膜を設けた
ことを特徴とするホトダイォードアレイ。
2 . 前記樹脂膜を、 前記半導体基板の入射面側全体に設けた
ことを特徴とする請求項 1記載のホトダイオードアレイ。
3 . 前記半導体基板には、 隣接する前記各ホトダイォードの間にその各ホト ダイォードを分離する不純物領域が設けられている
ことを特徴とする請求項 1または 2記載のホトダイオードアレイ。
4 . 第 1導電型の半導体からなる半導体基板に、 該半導体基板の両側表面を 貫通する貫通配線を形成する第 1工程と、
前記半導体基板の片側表面について、 所定の領域に不純物を添カ卩して複数の第 2導電型の不純物拡散層を形成し、 各不純物拡散層と前記半導体基板とによる複 数のホトダイオードをァレイ状に配列して設ける第 2工程と、
前記半導体基板の前記片側表面側に、 少なくとも前記ホトダイォードが形成さ れた領域を被覆し、 前記被検出光を透過する樹脂膜を設ける第 3工程と
を備えることを特徴とするホトダイォードアレイの製造方法。
5 . 前記第 1工程は、 前記半導体基板に複数の穴部を形成する工程と、 該各 穴部を含む前記半導体基板の少なくとも片側表面に導電性被膜を形成する工程と、 前記半導体基板を研磨して前記導電性被膜を除去する工程と
を備えることを特徴とする請求項 4記載のホトダイォードアレイの製造方法。
6 . 前記第 1工程よりも後に、 隣接する前記不純物を添加する領域の間に別 の不純物を添加して第 1導電型の不純物領域を設ける工程を更に備えることを特 徴とする請求項 4または 5記載のホトダイォードアレイの製造方法。
7 . 請求項 1〜 3のいずれか一項記載のホトダイォードアレイと、 該ホトダ ィォードアレイの前記被検出光の入射面側に取り付けられ、 入射した放射線によ り発光するシンチレ一タパネルと
を備えることを特徴とする放射線検出器。
8 . 請求項 4〜 6のいずれか一項記載の製造方法で製造されたホトダイォー ドアレイと、
該ホトダイォードアレイの前記樹脂膜を設けた側に取り付けられ、 入射した放 射線により発光するシンチレ一タパネルと
を備えることを特徴とする放射線検出器。
PCT/JP2004/003118 2003-03-10 2004-03-10 ホトダイオードアレイおよびその製造方法並びに放射線検出器 WO2004082025A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP04719113A EP1605515B1 (en) 2003-03-10 2004-03-10 Photodiode array, method for manufacturing same, and radiation detector
DE602004027121T DE602004027121D1 (de) 2003-03-10 2004-03-10 Photodiodenarray, herstellungsverfahren dafür und strahlungsdetektor
US10/548,487 US7727794B2 (en) 2003-03-10 2004-03-10 Photodiode array, method for manufacturing same, and radiation detector
IL170732A IL170732A (en) 2003-03-10 2005-09-07 Photodiode array, method of manufacturing the same and radiation detector
KR1020057016718A KR101080501B1 (ko) 2003-03-10 2005-09-07 포토다이오드어레이, 그 제조 방법 및 방사선 검출기
US12/656,175 US8389322B2 (en) 2003-03-10 2010-01-20 Photodiode array, method of manufacturing the same, and radiation detector

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-063891 2003-03-10
JP2003063891A JP4247017B2 (ja) 2003-03-10 2003-03-10 放射線検出器の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10/548,487 A-371-Of-International US7727794B2 (en) 2003-03-10 2004-03-10 Photodiode array, method for manufacturing same, and radiation detector
US12/656,175 Division US8389322B2 (en) 2003-03-10 2010-01-20 Photodiode array, method of manufacturing the same, and radiation detector

Publications (1)

Publication Number Publication Date
WO2004082025A1 true WO2004082025A1 (ja) 2004-09-23

Family

ID=32984448

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/003118 WO2004082025A1 (ja) 2003-03-10 2004-03-10 ホトダイオードアレイおよびその製造方法並びに放射線検出器

Country Status (9)

Country Link
US (2) US7727794B2 (ja)
EP (2) EP1605515B1 (ja)
JP (1) JP4247017B2 (ja)
KR (1) KR101080501B1 (ja)
CN (2) CN100418229C (ja)
DE (1) DE602004027121D1 (ja)
IL (1) IL170732A (ja)
TW (1) TWI312199B (ja)
WO (1) WO2004082025A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288825B2 (en) 2002-12-18 2007-10-30 Noble Peak Vision Corp. Low-noise semiconductor photodetectors
JP4247017B2 (ja) 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
CN101166469B (zh) * 2005-04-26 2015-05-06 皇家飞利浦电子股份有限公司 用于光谱ct的双层探测器
CA2541256A1 (en) * 2006-02-22 2007-08-22 Redlen Technologies Inc. Shielding electrode for monolithic radiation detector
KR101384248B1 (ko) * 2006-04-28 2014-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환소자 및 광전변환소자의 제작 방법
JP4455534B2 (ja) * 2006-05-09 2010-04-21 株式会社東芝 放射線検出器およびその製造方法
GB0622695D0 (en) * 2006-11-14 2006-12-27 Element Six Ltd Robust radiation detector comprising diamond
JP4961617B2 (ja) * 2007-10-01 2012-06-27 新光電気工業株式会社 配線基板とその製造方法及び半導体装置
JP5343245B2 (ja) * 2008-05-15 2013-11-13 新光電気工業株式会社 シリコンインターポーザの製造方法
JP2009295834A (ja) * 2008-06-06 2009-12-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4808748B2 (ja) * 2008-06-13 2011-11-02 浜松ホトニクス株式会社 ホトダイオードアレイの製造方法
JP2010114320A (ja) * 2008-11-07 2010-05-20 Panasonic Corp 半導体装置
JP4808759B2 (ja) * 2008-11-18 2011-11-02 浜松ホトニクス株式会社 放射線検出器
JP4808760B2 (ja) * 2008-11-19 2011-11-02 浜松ホトニクス株式会社 放射線検出器の製造方法
US8614423B2 (en) * 2009-02-02 2013-12-24 Redlen Technologies, Inc. Solid-state radiation detector with improved sensitivity
US9202961B2 (en) 2009-02-02 2015-12-01 Redlen Technologies Imaging devices with solid-state radiation detector with improved sensitivity
US8476101B2 (en) * 2009-12-28 2013-07-02 Redlen Technologies Method of fabricating patterned CZT and CdTe devices
US8860166B2 (en) * 2010-03-23 2014-10-14 Stmicroelectronics S.R.L. Photo detector array of geiger mode avalanche photodiodes for computed tomography systems
US20120015474A1 (en) * 2010-07-19 2012-01-19 Yung-Chun Wu Method for fabricating silicon heterojunction solar cells
US8753917B2 (en) * 2010-12-14 2014-06-17 International Business Machines Corporation Method of fabricating photoconductor-on-active pixel device
JP5895504B2 (ja) * 2011-12-15 2016-03-30 ソニー株式会社 撮像パネルおよび撮像処理システム
JP5684157B2 (ja) * 2012-01-04 2015-03-11 株式会社東芝 半導体装置
JP6068954B2 (ja) 2012-11-28 2017-01-25 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5925711B2 (ja) * 2013-02-20 2016-05-25 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
US10068679B2 (en) * 2013-07-04 2018-09-04 Konica Minolta, Inc. Scintillator panel and production method thereof
JP6281268B2 (ja) * 2013-12-06 2018-02-21 大日本印刷株式会社 ガス増幅を用いた放射線検出器
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
KR20180071802A (ko) * 2016-12-20 2018-06-28 삼성전자주식회사 이미지 센서
CN111933748A (zh) * 2020-07-22 2020-11-13 中国电子科技集团公司第十三研究所 背入射式日盲紫外探测器及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2002270808A (ja) * 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｍｏｓ型撮像装置
JP2003066150A (ja) * 2001-08-30 2003-03-05 Canon Inc 蛍光板、放射線検出装置および放射線検出システム
JP2003068779A (ja) * 2001-08-29 2003-03-07 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110122A (en) * 1976-05-26 1978-08-29 Massachusetts Institute Of Technology High-intensity, solid-state-solar cell device
US5189297A (en) * 1988-08-29 1993-02-23 Santa Barbara Research Center Planar double-layer heterojunction HgCdTe photodiodes and methods for fabricating same
JPH0772255A (ja) * 1993-09-01 1995-03-17 Fuji Photo Film Co Ltd 放射線検出器および画像信号処理方法
US6001667A (en) 1994-03-28 1999-12-14 Seiko Instruments Inc. Method of manufacturing a semiconductor detector for detecting light and radiation
US5886359A (en) * 1996-06-13 1999-03-23 Eastman Kodak Company X-ray dectector, detection assembly, and method
DE19714689A1 (de) * 1997-04-09 1998-10-15 Siemens Ag Röntgendetektor
US6211524B1 (en) * 1997-04-18 2001-04-03 The United States Of America As Represented By The United States Department Of Energy Enhanced radiation detectors using luminescent materials
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
GB9915433D0 (en) 1999-07-01 1999-09-01 Europ Org For Nuclear Research A monolithic semiconductor detector
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device
JP2001318155A (ja) 2000-02-28 2001-11-16 Toshiba Corp 放射線検出器、およびｘ線ｃｔ装置
JP2002031687A (ja) 2000-07-18 2002-01-31 Canon Inc 放射線検出装置
JP4283427B2 (ja) * 2000-08-03 2009-06-24 浜松ホトニクス株式会社 放射線検出器およびシンチレータパネル
JP4447752B2 (ja) 2000-08-03 2010-04-07 浜松ホトニクス株式会社 放射線検出器
JP2003066149A (ja) 2000-08-14 2003-03-05 Toshiba Corp 放射線検出器、放射線検出システム、ｘ線ｃｔ装置
JP2003084066A (ja) * 2001-04-11 2003-03-19 Nippon Kessho Kogaku Kk 放射線検出器用部品、放射線検出器および放射線検出装置
JP2003017676A (ja) * 2001-04-27 2003-01-17 Canon Inc 放射線撮像装置およびそれを用いた放射線撮像システム
US6765276B2 (en) 2001-08-23 2004-07-20 Agilent Technologies, Inc. Bottom antireflection coating color filter process for fabricating solid state image sensors
JP4681774B2 (ja) * 2001-08-30 2011-05-11 キヤノン株式会社 撮像素子、その撮像素子を用いた撮像装置、及びその撮像装置を用いた撮像システム
US6462365B1 (en) 2001-11-06 2002-10-08 Omnivision Technologies, Inc. Active pixel having reduced dark current in a CMOS image sensor
JP2003347324A (ja) * 2002-05-30 2003-12-05 Fujitsu Ltd マウント装置及び方法
EP1605513B1 (en) * 2003-03-10 2015-01-07 Hamamatsu Photonics K.K. Photodiode array, method for manufacturing same, and radiation detector
JP4247017B2 (ja) 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
US20060138330A1 (en) * 2003-03-28 2006-06-29 Ronan Engineering Company Flexible liquid-filled ionizing radiation scintillator used as a product level detector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2002270808A (ja) * 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｍｏｓ型撮像装置
JP2003068779A (ja) * 2001-08-29 2003-03-07 Toshiba Corp 半導体装置及びその製造方法
JP2003066150A (ja) * 2001-08-30 2003-03-05 Canon Inc 蛍光板、放射線検出装置および放射線検出システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1605515A4 *

Also Published As

Publication number Publication date
EP1605515A4 (en) 2006-03-15
US7727794B2 (en) 2010-06-01
CN1759484A (zh) 2006-04-12
CN101311749B (zh) 2011-04-13
JP2004273848A (ja) 2004-09-30
TWI312199B (en) 2009-07-11
EP2169720B1 (en) 2012-07-11
EP1605515A1 (en) 2005-12-14
KR101080501B1 (ko) 2011-11-04
IL170732A (en) 2011-02-28
JP4247017B2 (ja) 2009-04-02
EP1605515B1 (en) 2010-05-12
US20060255280A1 (en) 2006-11-16
TW200505039A (en) 2005-02-01
US20100123081A1 (en) 2010-05-20
CN100418229C (zh) 2008-09-10
EP2169720A1 (en) 2010-03-31
CN101311749A (zh) 2008-11-26
DE602004027121D1 (de) 2010-06-24
KR20050113640A (ko) 2005-12-02
US8389322B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
JP4247017B2 (ja) 放射線検出器の製造方法
KR101152568B1 (ko) 포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기
JP4224060B2 (ja) ホトダイオードアレイの製造方法並びに放射線検出器
US20090302410A1 (en) Photodiode array and production method thereof, and radiation detector
JP4808748B2 (ja) ホトダイオードアレイの製造方法
JP4808760B2 (ja) 放射線検出器の製造方法
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4808759B2 (ja) 放射線検出器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 170732

Country of ref document: IL

Ref document number: 1020057016718

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004806534X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004719113

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057016718

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004719113

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006255280

Country of ref document: US

Ref document number: 10548487

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10548487

Country of ref document: US