WO2004068579A1 - Soi struktur mit substratkontakten beidseits der box und herstellungs-verfahren für eine solche struktur - Google Patents

Soi struktur mit substratkontakten beidseits der box und herstellungs-verfahren für eine solche struktur Download PDF

Info

Publication number
WO2004068579A1
WO2004068579A1 PCT/DE2004/000147 DE2004000147W WO2004068579A1 WO 2004068579 A1 WO2004068579 A1 WO 2004068579A1 DE 2004000147 W DE2004000147 W DE 2004000147W WO 2004068579 A1 WO2004068579 A1 WO 2004068579A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
structures
insulator layer
active
Prior art date
Application number
PCT/DE2004/000147
Other languages
English (en)
French (fr)
Inventor
Steffen Richter
Dirk Nuernbergk
Wolfgang Goettlich
Original Assignee
X-Fab Semiconductor Foundries Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10303642A external-priority patent/DE10303642A1/de
Application filed by X-Fab Semiconductor Foundries Ag filed Critical X-Fab Semiconductor Foundries Ag
Priority to PCT/DE2004/000147 priority Critical patent/WO2004068579A1/de
Priority to AU2004208199A priority patent/AU2004208199A1/en
Priority to EP04706606A priority patent/EP1588418A1/de
Priority to US10/543,923 priority patent/US7195961B2/en
Publication of WO2004068579A1 publication Critical patent/WO2004068579A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Definitions

  • the invention relates to SOI structures (Silicon-on-Insulator), in which component structures in an upper
  • Semiconductor layer and in the semiconductor substrate are present, which are in electrical connections, which are guided through an insulator layer.
  • An SOI structure consists of a thin semiconductor layer, which is located on a thin oxide layer.
  • the oxide layer is usually produced as a buried oxide (BOX) and in turn lies on a semiconductor layer, generally a silicon layer, namely the silicon substrate, which usually has a thickness of 300 ⁇ m to ⁇ OO ⁇ iri. This substrate is only used to handle the structure.
  • the actual components and functions are implemented as in normal CMOS processes on homogeneous silicon wafers in the near-surface semiconductor layer 0.
  • the US-A 6,188,122 shows an SOI structure with "Capacitor” in the substrate and an FET (active device) in the upper silicon layer, column 4, lines 40 ff. Conductive vias, column 5, lines 11 ff. reach through the oxide layer (there 30).
  • the object of the invention is to propose a method which enables improved substrate use to increase the packing density. Qualitative improvements in semiconductor circuits can be achieved.
  • the invention is also intended to expand the integration possibilities of circuit arrangements on SOI semiconductor wafers to include components from others
  • the substrate is also used for the expansion of circuits, i.e.
  • the electrical connections to the substrate can suppress possible repercussions on the circuit structures in the thin upper silicon layer.
  • Backside metallization of the substrate can be used for the purposes of including the substrate.
  • the active components realized in the upper silicon layer are sensitive to an applied potential on the back.
  • MOSFETs can be opened from the rear, at high rear voltages, or an on-resistance of high-voltage transistors depends on the rear voltage.
  • Even simple diodes have a dependence of their breakdown voltage on the applied one
  • substrate terminals Backside metallization
  • Corresponding housings do not provide a rear contact and often the number of pins on circuits is not sufficient to be able to contact the rear.
  • this electrical connection makes it possible to use the substrate in the sense of a qualitative expansion of component arrangements.
  • FIG 1 shows schematically two different types of
  • Transistors 40, 50 which are produced on an SOI wafer 10 by means of SOI technology.
  • FIG. 2 shows schematically how p- and n-ion implantation and subsequent thermal treatment (the latter not shown) are used to produce p- and n-doped regions just below the boundary between insulation oxide 11 and substrate 13 in substrate 13 using a few process steps.
  • FIG. 3 shows in the simplest case schematically the implementation of a contact (as a path) from a doped zone 13a in the substrate through the insulation oxide 11 to the upper silicon layer 12 (the latter not shown), cf. but Figure 2.
  • FIG. 3 c shows designs of the aforementioned examples with the SOI wafer 10.
  • Conductive (ohmic) contacts and Schottky contacts can be produced via the metal bridge 20 to the substrate 13.
  • Diodes, MOSFETs, bipolar transistors, thyristors and IGBTs can be implemented as active structures.
  • Capacities, resistances and shielding layers can be implemented as passive structures.
  • shielding layers are not always absolutely necessary. Such areas are then floating freely (n.c). Shielding by means of substrate implantation achieves a desired reduction in the negative substrate influence (substrate bias) on structures in the upper active semiconductor layer 12. The shielding (not shown separately) realizes a decoupling of these active structures, for example 40 or 50, from effects which occur on the rear side R the SOI pane 10 can occur.
  • the SOI wafer structure illustrated in FIG. 1 with an insulator layer 11, a stronger substrate 13 and an active, thin layer 12 above the insulator 11 shows two different types of transistors 40, 50, an SOI MOSFET and an SOI power transistor , These are already at least partially integrated into the active silicon layer 12 and a trench 12a is provided between the transistors 40, 50, which interrupts the active silicon layer 12. Further,
  • Interruptions are to the left and right of the two transistor types shown by way of example and these interruptions are referred to below as 12a, 12b, while the remainders of the active layer 12 are then structurally designated as 12 ', 12 "and 12"'.
  • the structure of the transistors is not described in any more detail; it is of a conventional design with a gate, drain and source and a bulk connection, which, however, is called a body here, since it does not affect the substrate but is arranged above the insulator layer 11. No openings are visible in FIG. 1, which break through the insulator layer and reach the substrate 13. These are illustrated in more detail in the following sections, in which structures of components in the substrate 13 are also shown, which have been omitted in FIG. 1 to illustrate the structure of transistors on an SOI wafer.
  • Figure 2 illustrates the first process steps, here the radiation of ions by p-ion implantation and n-ion implantation.
  • the p-type implantation 30 and the n-type implantation 31 are represented by vertical arrows. They reach through the active silicon as layer 12 from the front side V, through the buried oxide insulator 11, which represents the insulation layer of the SOI wafer, and into the substrate 13, to form symbolically represented doping regions 13 ', 13 ", as p-region (p-doping region) or as n-region 13 "
  • these regions form component structures below the insulator layer 11 in the substrate.
  • a thermal treatment activates the areas 13 ′, 13 ′′ just below the boundary between the insulation layer (the BOX) and the rest of the substrate 13.
  • the active structures which have been symbolically represented with reference to FIGS. 1 and 2, are the first active structures for components 40, 50 above the insulator 11 and active structures 13 ', 13 "below this insulator, which are arranged as second structures for other components in the substrate. Electrical connections are made through the insulator layer, which are explained in more detail in the following examples.
  • the embodiment according to FIG. 3 shows schematically the one produced by the filling 20 Breakthrough 19 in the insulator layer 11.
  • the breakthroughs are generated at locations where the active silicon layer 12 is no longer present.
  • the fillings 20 of the openings 19 of the insulator layer 11 can be made with a metal.
  • These regions are regarded as lateral insulation regions which lie between two active residual layers of the active silicon layer 12, for example the lateral insulation region 12a of FIG. 3b, between the residual layers 12 "and 12" ', or the lateral one
  • the ion implantation 30, 31 with high-energy ions is carried out from the front, based on the specific areas which are provided on the basis of the topology to be achieved.
  • the ion implantation takes place through the semiconductor layer 12 and the insulator layer 11 into the substrate 13, using templates and with different types of ions 30 or 31, depending on the component to be produced.
  • the activation by temperature can optionally take place in several steps and at different temperatures, adapted to a respectively selected, implanted ion type in accordance with the aforementioned different ion implantations.
  • metallization layers can be provided, which are shown in different variants in FIGS. 3a to 3c, applied to the SOI wafer structure described above.
  • the • metallization layers can for example on the
  • Rear R can be arranged as shown as layer 14 in Figures 3b and 3c.
  • the metallization layers can be insulated from one another.
  • a filling is also regarded as metallization, which connects first structures on the top of the insulator layer with second structures under the insulator layer in the substrate 13 in an electrically conductive manner.
  • the metal filling 20 connects a doping region 13a ′ (in FIG. 3 13a) with a metallization layer 15 above the insulator, as shown in FIG. 3.
  • This metallization layer is shaped as a bridge, so that it connects the electrically conductive filling 20 to a component on the top which is arranged in the remaining silicon layer 12 ′′, for example according to FIG. 1.
  • the insulator layer 11 can be designed as a silicon oxide layer, which is also the case with most SOI wafers.
  • the substrate 13 can consist of single-crystal silicon.
  • Schottky contacts result in a metal filling 22 in an opening 21 if the upper side of the substrate 13 has no doping region.
  • a Schottky contact with the substrate 13 is produced in the region of the opening.
  • This Schottky contact 13c is shown on the right in FIG. 3a.
  • a metal bridge is also shown above the filling 22 in the opening 21, mirror image of the metal bridge 15, here as a bridge 15 'for the electrically conductive one Connection to the active residual layer 12 ", to the right of the lateral isolation area 12c
  • a shielding layer 13a is shown under the residual layer 12 'located between the lateral insulation regions 12b, 12c. It lies directly below the insulator layer 11 and is not electrically conductively contacted.
  • ohmic contact 13b between the metal filling 20 and the n- or p-doped region 13a ' is shown.
  • a diode structure is formed between the doping region and the substrate 13, in contrast to an ohmic contact (without directional dependence on the conductivity in the contact plane on the underside of the insulator layer BOX, denoted by 11).
  • the component produced using the described method lies on two levels, separated by the insulator layer 11. Above this layer are first structures, below this layer are second structures. Active components such as diodes can be provided in the substrate 13, cf. Figure 2 in the transition region between the doping region 13 'and 13 "and the substrate 13, or Figure 3 below the region 13a in the transition to the substrate 13, or MOSFETs, bipolar transistors, thyristors or IGBTs, in the manner of Figure 1, only within the Substrate 13.
  • the same components can be located above the insulator layer 11 in the active layer 12, or at least extend into them, in accordance with FIG. 1.
  • passive components can be arranged in the substrate 13 as second structures, such as capacitors, resistors or a shielding layer, as shown by 13a "in FIG. 3a.
  • a resistance is obtained, for example, by a doping region corresponding to that 13a 'of FIG. 3a when it comes to two of its ends with a metallic filling 20 in one respective opening 19 is contacted in the sense of the ohmic contact 13b.
  • FIG. 3b shows a continuous bridge 15 "with two arms, which bridge 15" conductively connects the two remaining layers 12 "and 12" ', at the same time making electrically conductive contact with the filling 20, which is arranged in the opening 19, in its central region. It forms an ohmic contact and a conductive path (vertical plug) through the insulator layer, to the doping region 13a.
  • a metallic layer 14 is arranged on the rear side R on the opposite side.
  • the contacting described by the plugs 20 is provided for passive structures in substrate 13. Shielding layers, such as 13a "according to FIG. 3a, do not need such conductive connections to the top. They can remain isolated in the substrate. Such areas are then identified as floating freely (usually n.c. - not connected).
  • Shielding by means of substrate implantation 13a "can be achieved. This area shields electrically.
  • FIG. 3c shows a metallic shield 14 'above a filling 20 in an opening 19 which leads to a
  • Doping region 13a leads, as was illustrated in FIG. 3.
  • a component 60 is shown schematically in section, which can correspond to that of FIG. 1, for example component 40.
  • the trench can be seen in FIG. 3c, which also in FIG Figure 1 is clearly visible between two components above the insulator layer 11.
  • the embodiment according to FIG. 3c has two metallizations opposite, from the front V and the rear R, and semiconductor structures above the insulator layer 11 and in the substrate 13, below the insulator layer 11.
  • Die Components 60, 50 or 40 are dielectrically separated or insulated from one another by trenches which extend as far as the insulation layer 11. As a result, the mutual electrical influence of components which are arranged on the same side is greatly reduced.
  • Such dielectric insulation makes SOI technology suitable for high-voltage applications.
  • the components are not coupled to one another via the substrate; bulk connections are omitted, in favor of body connections for switchable components.
  • the substrate is not ignored, but is used to expand the power circuits described, i.e. provided with doping areas in order to be able to integrate additional and different types of components.
  • the rear side metallization 14 of FIGS. 3b and 3c suppresses adverse effects on the circuit structures 40, 50 and 60 in and above the active silicon layer 12 or their residues, after their structuring into the sections which were previously identified by 12 ', 12 "and 12"' were designated.

Abstract

Es werden eine Anordnung und ein Herstellungsverfahren zur elektrischen Verbindung (20) von aktiven Halbleiterstrukturen (40) in der einkristallinen Siliziumschicht (12) auf der Vorderseite von Silicon-on-Insulator-Halbleiterscheiben (SOI; 10) mit dem rückseitigen Substrat (13) und darin angeordneter weiterer Strukturen (13a) angegeben. Die elektrische Verbindung erfolgt durch die Isolatorschicht (11) hindurch.

Description

SOI-Struktur mit Substratkontakten beidseits der BOX und Herstellungsverfahren für eine solche Struktur
Die Erfindung bezieht sich auf SOI-Strukturen (Silicon-on- s Insulator) , bei denen Bauelementstrukturen in einer oberen
Halbleiterschicht und im Halbleitersubstrat vorhanden sind, die in elektrischen Verbindungen stehen, welche durch eine Isolatorschicht geführt sind.
0 Eine SOI-Struktur besteht aus einer dünnen Halbleiterschicht, welche sich auf einer dünnen Oxidschicht befindet. Die Oxidschicht wird üblicherweise als vergrabenes Oxid (buried oxide: BOX) erzeugt und liegt wiederum auf einer Halbleiterschicht, im Allgemeinen einer Siliziumschicht, nämlich s dem Siliziumsubstrat, welches gewöhnlich eine Dicke von 300μm bis δOOμiri hat. Dieses Substrat dient nur zur Handhabung der Struktur. Die eigentlichen Bauelemente und -funktionen werden wie in gewöhnlichen CMOS-Prozessen auf homogenen Siliziumscheiben in der oberflächennahen Halbleiterschicht 0 realisiert.
Ein wesentlicher Unterschied zu den Standard-CMOS-Prozessen besteht bei SOI-Technologie darin, dass die Bauelemente durch Gräben, die bis zur Isolationsschicht reichen, dielektrisch 5 voneinander getrennt sind. Hierdurch wird eine gegenseitige elektrische Beeinflussung der Bauelemente stark verringert. Diese dielektrische Isolation macht die SOI-Technologie auch für Hochvolt-Anwendungen geeignet.
0 Es bringt Vorteile mit sich, wenn die Bauelemente nicht über das Substrat miteinander gekoppelt sind. Es entfallen dadurch bestimmte unerwünschte Substrateffekte, wie z.B. Latch-Up, signifikante Sperrströme bei erhöhten Temperaturen, erhöhte parasitäre Kapazitäten an den Source/Bulk- bzw. Drain/Bulk-pn- S Übergängen.
Die US-A 6,188,122 (Davari, IBM) zeigt eine SOI-Struktur mit "Capacitor" im Substrat und einen FET (aktives device) in der oberen Siliziumschicht, Spalte 4, Zeilen 40 ff. Durch den Oxidlayer (dort 30) greifen leitende Vias, Spalte 5, Zeilen 11 ff.
Aufgabe der Erfindung ist es, ein Verfahren vorzuschlagen, das eine verbesserte Substratnutzung zur Erhöhung der Packungsdichte ermöglicht. Qualitative Verbesserungen der Halbleiter- Schaltungen sind zu erreichen. Die Erfindung soll auch Integrationsmöglichkeiten von Schaltungs-Anordnungen auf SOI- Halbleiterscheiben erweitern, um Bauelemente anderer
Technologien, wie z.B. Bipolar-Bauelemente integrieren zu können .
Erfindungsgemäße Lösungen sind in Anspruch 1 und 20 dargestellt. Weitere Ausgestaltungen der Erfindung sind in den Neben- und ünteransprüchen enthalten. Die hergestellten Anordnungen sind in Anspruch 8 und 27 umschrieben.
Die erfinderischen Lösungen gehen davon aus, das Substrat für die Erweiterung von Schaltungen mit zu nutzen, d.h.
Dotierungsgebiete im Substrat zu erzeugen, um zusätzliche und , andersartige Bauelemente in SOI-Schaltungen integrieren zu können. Gleichzeitig können durch die elektrischen Verbindungen mit dem Substrat mögliche Rückwirkungen auf die Schaltungsstrukturen in der dünnen oberen Siliziumschicht unterdrückt werden. Für die Zwecke der Einbeziehung des Substrats kann eine Rückseitenmetallisierung des Substrats verwendet werden. Andererseits sind die in der oberen Siliziumschicht realisierten aktiven Bauelemente empfindlich gegen ein angelegtes Potential auf der Rückseite. Nachteilig ist, daß z.B. MOSFETs von der Rückseite, bei hohen Rückseitenspannungen, aufgesteuert werden können oder ein Einschaltwiderstand von Hochvolttransistoren von der Rückseitenspannung abhängt. Auch einfache Dioden besitzen eine Abhängigkeit ihrer Durchbruchspannung vom angelegten
Substratpotential. Diese Effekte sind bei der Einbeziehung des Substrats, d.h. der Herstellung elektrischer Verbindungen zum Substrat, zu berücksichtigen. Substratanschlüsse (Rückseitenmetallisierung) sind ursprünglich allerdings kein Bestandteil der SOI-Technologie. Entsprechende Gehäuse sehen einen Rückseitenkontakt nicht vor und oft reicht bei Schaltkreisen die Anzahl der Pins nicht aus, um die Rückseite kontaktieren zu können.
Es wurde bereits (intern) vorgeschlagen, ohne eine Rückseitenmetallisierung des Substrats die aktiven Strukturen der oberen Siliziumschicht mit dem Substrat mittels einer durch die Isolationsschicht führenden Metallbrücke, im speziellen Fall mit einem Stapel von randseitig gegeneinander isolierten Metallisierungsschichten im Zentrum elektrisch zu verbinden, v-3g. dazu die von denselben Anmeldern parallel eingereichte PCT- Anmeldung PCT/DE2004/....
Diese elektrische Verbindung macht es prinzipiell möglich, das Substrat im Sinn einer qualitativen Erweiterung von Bauelementeanordnungen zu nutzen.
Zur näheren Erläuterung der Erfindung dienen die folgenden Beispiele, welche mit den angegebenen Bezugszeichen für den Fachmann weitgehend selbsterklärend sind.
Figur 1 zeigt schematisch zwei unterschiedliche Typen von
Transistoren 40,50, die mittels SOI-Technologie auf einem SOI-Wafer 10 hergestellt sind.
Figur 2 ist schematisch dargestellt, wie mit einigen Verfahrensschritten durch p- und n-Ionenimplantation und nachfolgender thermischer Behandlung (letztere nicht dargestellt) p- und n-dotierte Gebiete dicht unterhalb der Grenze zwischen Isolationsoxid 11 bzw. Substrat 13 im Substrat 13 erzeugt werden.
Figur 3 zeigt im einfachsten Fall schematisch die Durchführung eines Kontaktes (als Bahn) von einer dotierten Zone 13a im Substrat durch das Isolationsoxid 11 zur oberen Siliziumschicht 12 (letztere nicht dargestellt), vgl. aber Figur 2.
Figur 3a bis
Figur 3c zeigen Ausführungen der vorgenannten Beispiele mit dem SOI Wafer 10.
Mit den im Substrat 13 erzeugten Schichten bestimmter Dotierungen und deren elektrischen Verbindungen 20 mit den Bauelementestrukturen auf der Oberseite oder der Oberschicht 12 der SOI-Scheiben 10 können durch gewünschte oder geeignete Kombination verschiedene aktive und passive Strukturen geschaffen werden.
Über die Metallbrücke 20 zum Substrat 13 können leitende (ohmsche) Kontakte und Schottky-Kontakte erzeugt werden. Als aktive Strukturen sind Dioden, MOSFETs, Bipolar-Transistoren, Thyristoren und IGBTs realisierbar. Als passive Strukturen sind Kapazitäten, Widerstände und abschirmende Schichten realisierbar.
Während Kapazitäten und Widerstände Kontakte benutzen, ist eine Kontaktierung von abschirmenden Schichten nicht immer zwingend erforderlich. Solche Gebiete sind dann potentialmäßig frei schwebend (n.c). Durch Abschirmung mittels Substratimplantation erreicht man eine gewünschte Reduktion des negativen Substrateinflusses (Substratvorspannung) an Strukturen in der oberen aktiven Halbleiterschicht 12. Die - nicht gesondert dargestellte - Abschirmung realisiert eine Entkopplung dieser aktiven Strukturen, beispielsweise 40 oder 50, von Effekten die an der Rückseite R der SOI-Scheibe 10 auftreten können.
Eine Vielzahl von neuen aktiven und passiven Strukturen mit verbesserten Eigenschaften wird möglich.
Die in Figur 1 veranschaulichte SOI-Waferstruktur mit einer Isolatorschicht 11, einem stärkeren Substrat 13 und einer aktiven, dünnen Schicht 12 oberhalb des Isolators 11, zeigt zwei unterschiedliche Typen von Transistoren 40,50, einem SOI-MOSFET und einem SOI-Power-Transistor . Diese sind bereits zumindest teilweise in die aktive Siliziumschicht 12 integriert und zwischen den Transistoren 40,50 ist ein Graben 12a vorgesehen,, der die aktive Siliziumschicht 12 unterbricht. Weitere
Unterbrechungen sind links und rechts der beiden beispielhaft dargestellten Transistortypen und diese Unterbrechungen werden im folgenden mit 12a, 12b bezeichnet, während die Reste der aktiven Schicht 12 dann strukturiert mit 12 ' , 12" und 12"' bezeichnet werden.
Die Struktur der Transistoren wird nicht näher beschrieben, sie ist von üblichem Aufbau mit Gate, Drain und Source sowie einem Bulkanschluss, der hier aber Body genannt ist, nachdem er nicht das Substrat betrifft, sondern oberhalb der Isolatorschicht 11 angeordnet ist. In Figur 1 sind keine Durchbrüche sichtbar, welche die Isolatorschicht durchbrechen und zum Substrat 13 reichen. Diese sind in den folgenden Schnitten näher veranschaulicht, in welchen auch Strukturen von Bauelementen im Substrat 13 gezeigt sind, die in Figur 1 zur Veranschaulichung der Aufbauweise von Transistoren auf einen SOI-Wafer vereinfachend weggelassen sind.
Die Bezugszeichen ziehen sich gleichermaßen durch die gesamten Ausführungsbeispiele, so dass sie ohne gesonderte Erwähnung als gleiche Bauteile angesehen werden können.
Figur 2 veranschaulicht die ersten Verfahrensschritte, hier die Einstrahlung von Ionen durch p-Ionen-Implantation und n-Ionen- Implantation . Die p-Implantation 30 und die n-Implantation 31 sind durch vertikale Pfeile dargestellt. Sie reichen durch das aktive Silizium als Schicht 12 von der Vorderseite V, durch den Buried-Oxide-Insulator 11, welcher die Isolationsschicht des SOI-Wafers darstellt, und in das Substrat 13, zur Ausbildung von symbolisch dargestellten Dotierungsgebieten 13 ',13", als p- Gebiet (p-Dotierungsgebiet) bzw. als n-Gebiet 13"
(n-Dotierungsgebiet) . Diese Gebiete bilden unterhalb der Isolatorschicht 11 im Substrat in den folgenden Beispielen Bauelementstrukturen aus.
Eine nicht gesondert dargestellte thermische Behandlung aktiviert die genannten Gebiete 13 ',13" dicht unterhalb der Grenze zwischen der Isolationsschicht (dem BOX) und dem übrigen Substrat 13. Die aktiven Strukturen, welche anhand der Figuren 1 und 2 symbolisch dargestellt wurden, sind jene ersten aktiven Strukturen für Bauelemente 40,50 oberhalb des Isolators 11 und aktive Strukturen 13 ',13" unterhalb dieses Isolators, welche als zweite Strukturen für andere Bauelemente im Substrat angeordnet sind. Durch die Isolatorschicht sind elektrische Verbindungen gelegt, welche in den folgenden Beispielen nähert erläutert werden.
Im einfachsten Fall zeigt die Ausführung nach Figur 3 schematisch die durch die Füllung 20 eines erzeugten Durchbruchs 19 in der Isolatorschicht 11. Die Durchführung des Kontaktes einer dotierten Zone 13a, erzeugt nach Figur 2, gelegen im Substrat 13, durch die Isolationsschicht 11 als BOX zur oberen, nur schematisch dargestellten Siliziumschicht 12, ist metallisch bzw. elektrisch leitend (ohmscher Kontakt) .
Die ersten Strukturen oberhalb der Isolatorschicht 11, welche in einer dünnen Schicht 12 angeordnet sind, nachdem sie dünner ist als die übrigen verwendeten Schichten 11,13, entstehen z.B. nach Figur 1 mit den dort sichtbaren Bauteilen oder auch anderweitig geeigneten Bauteilen, je nach Anwendungsfall, Bipolartransistoren, Tyristoren, IGBTs oder Dioden. Die Durchbrüche werden an Stellen erzeugt, an denen die aktive Siliziumschicht 12 nicht mehr vorhanden ist. An Stellen, an denen keine aktive, einkristalline Schicht 12 vorhanden ist, können die Füllungen 20 der Durchbrüche 19 der Isolatorschicht 11 mit einem Metall vorgenommen werden. Diese Bereiche werden als laterale Isolationsbereiche angesehen, welche zwischen zwei aktiven Restschichten der aktiven Siliziumschicht 12 liegt, beispielsweise der laterale Isolationsbereich 12a von Figur 3b, zwischen den Restschichten 12" und 12"', oder der laterale
Isolationsbereich 12c zwischen den beiden Restschichten 12" und 12' nach Figur 3a, oder aber der laterale Isolationsbereich 12b zwischen den Restschichten 12' und 12"' in der selben Figur.
Die bestimmten Bereiche, welche eine Ionenimplantation erhalten, sind in Figur 2 mit 13' und 13" gekennzeichnet und werden in den übrigen Figuren entsprechend benannt, so die Schichten 13a, 13a' und 13a" .
Die Ionenimplantation 30,31 mit hochenergetischen Ionen erfolgt von der Vorderseite aus, bezogen auf die bestimmten Bereiche, welche aufgrund der zu erzielenden Topologie vorgesehen sind. Die Ionenimplantation erfolgt durch die Halbleiterschicht 12 und die Isolatorschicht 11 hindurch in das Substrat 13, unter Verwendung von Schablonen und mit unterschiedlichen Ionenarten 30 oder 31, je nach zu erzeugendem Bauelement. Die Aktivierung durch Temperatur kann ggf. in mehreren Schritten und mit unterschiedlicher Temperatur erfolgen, angepasst an eine jeweils gewählte, implantierte Ionenart gemäß der vorgenannten unterschiedlichen Ionenimplantationen .
Im Bereich der aktiven Strukturen können Metallisierungsschichten vorgesehen sein, welche in den Figuren 3a bis 3c in verschiedenen Varianten gezeigt sind, angewendet auf die zuvor beschriebene SOI-Waferstruktur . Die • Metallisierungsschichten können beispielsweise auf der
Rückseite R angeordnet sein, wie sie als Schicht 14 in den Figuren 3b und 3c gezeigt sind. Die Metallisierungsschichten können gegeneinander isoliert sein. Als Metallisierung wird auch eine Füllung angesehen, welche erste Strukturen auf der Oberseite der Isolatorschicht mit zweiten Strukturen unter der Isolatorschicht, im Substrat 13 elektrisch leitend verbindet. Die Metallfüllung 20 verbindet in Figur 3a entsprechend der Darstellung nach Figur 3 ein Dotierungsgebiet 13a' (in Figur 3 13a) , mit einer Metallisierungsschicht 15 oberhalb des Isolators. Diese Metallisierungsschicht ist als Brücke geformt, so dass sie die elektrisch leitende Füllung 20 mit einem Bauteil auf der Oberseite verbindet, welches in der Rest-Siliziumschicht 12"' angeordnet ist, beispielsweise nach Figur 1.
Die Isolatorschicht 11 kann als Siliziumoxid-Schicht ausgebildet sein, was sie bei den meisten SOI-Wafern auch ist. Das Substrat 13 kann aus einkristallinem Silizium bestehen.
Die verschiedenen Kontaktarten, welche sich durch die Metallbrücke (die Füllung 20) ergeben, sind in Figur 3a nebeneinander skizziert. Schottky-Kontakte ergeben sich bei einer Metallfüllung 22 in einer Durchbrechung 21, wenn die Oberseite des Substrats 13 kein Dotierungsgebiet aufweist. Es ' wird im Bereich des Durchbruchs ein Schottky-Kontakt mit dem Substrat 13 erzeugt. Dieser Schottky-Kontakt 13c ist rechts in Figur 3a dargestellt. Oberhalb der Füllung 22 im Durchbruch 21 ist ebenfalls eine Metallbrücke gezeigt, spiegelbildlich zur Metallbrücke 15, hier als Brücke 15' zur elektrisch leitfähigen Verbindung mit der aktiven RestSchicht 12", rechts von dem lateralen Isolationsbereich 12c
Unter der zwischen den lateralen Isolationsbereichen 12b, 12c gelegenen Restschicht 12' ist eine Abschirmungsschicht 13a" gezeigt. Sie liegt direkt unterhalb der Isolatorschicht 11 und ist nicht elektrisch leitend kontaktiert.
Links davon ist die zuvor beschriebene ohmsche Kontaktierung 13b zwischen der Metallfüllung 20 und dem n- oder p-dotiertem Gebiet 13a' gezeigt. Hier bildet sich eine Diodenstruktur zwischen dem Dotierungsgebiet und dem Substrat 13 aus, anders als ein ohmscher Kontakt (ohne Richtungsabhängigkeit bei der Leitfähigkeit in der Kontaktebene an der Unterseite der Isolatorschicht BOX, mit 11 bezeichnet) .
Das mit dem beschriebenen Verfahren hergestellte Bauteil liegt auf zwei Ebenen, getrennt durch die Isolatorschicht 11. Oberhalb dieser Schicht sind erste Strukturen, unterhalb dieser Schicht sind zweite Strukturen. Im Substrat 13 können aktive Bauelemente vorgesehen werden, wie Dioden, vgl. Figur 2 im Übergangsgebiet zwischen dem Dotierungsgebiet 13' und 13" und dem Substrat 13, oder Figur 3 unterhalb des Gebietes 13a im Übergang zum Substrat 13, oder MOSFETs, Bipolar-Transistoren, Thyristoren oder IGBTs, nach Art der Figur 1, nur innerhalb des Substrats 13.
Dieselben Bauelemente können oberhalb der Isolatorschicht 11 in der aktiven Schicht 12 angesiedelt sein, jedenfalls in sie hineinreichen, entsprechend Figur 1.
Im Substrat 13 können zusätzlich passive Bauelemente als zweite Strukturen angeordnet sein, so Kapazitäten, Widerstände oder eine abschirmende Schicht, wie sie 13a" in Figur 3a zeigt.
Ein Widerstand wird beispielsweise durch ein Dotierungsgebiet entsprechend demjenigen 13a' von Figur 3a erhalten, wenn es an, zwei seiner Enden mit einer metallischen Füllung 20 in einer jeweiligen Durchbrechung 19 leitend kontaktiert wird, im Sinne des ohmschen Kontakts 13b.
In Figur 3b ist eine durchgehende Brücke 15" mit zwei Armen gezeigt, welche Brücke 15" die beiden Restschichten 12" und 12"' leitfähig verbindet, gleichzeitig in ihrem Mittenbereich elektrisch leitend die Füllung 20 kontaktiert, die in der Durchbrechung 19 angeordnet ist. Sie bildet einen ohmschen Kontakt und eine leitfähige Bahn (vertikales Plug) durch die Isolatorschicht, zum Dotierungsgebiet 13a. Auf der Gegenseite ist eine metallische Schicht 14 auf der Rückseite R angeordnet.
Die beschriebene Kontaktierung durch die Plugs 20 ist für passive Strukturen in Substrat 13 vorgesehen. Abschirmende Schichten, wie beispielsweise 13a" nach Figur 3a brauchen keine solchen leitfähigen Verbindungen zur Oberseite. Sie können isoliert im Substrat verbleiben. Solche Gebiete sind dann potentialmäßig frei schwebend (üblicherweise n.c. - not connected) bezeichnet.
Eine Abschirmung mittels Substratimplantation 13a" kann erreicht werden. Dieses Gebiet schirmt elektrisch ab.
Figur 3c zeigt eine metallische Schirmung 14 ' oberhalb einer Füllung 20 in einem Durchbruch 19, welcher zu einem
Dotierungsgebiet 13a führt, wie das in Figur 3 veranschaulicht wurde. Zusätzlich zu der Schirmung, die als Metallisierungsschicht anzusehen ist, ist schematisch ein Bauteil 60 im Schnitt dargestellt, das demjenigen von Figur 1 entsprechen kann, beispielsweise das Bauteil 40. Links von dem Bauteil 60 ist in Figur 3c der Graben zu sehen, der auch in Figur 1 zwischen zwei Bauteilen oberhalb der Isolatorschicht 11 klar ersichtlich ist.
Die Ausführung nach Figur 3c hat zwei Metallisierungen gegenüberliegend, von der Vorderseite V und der Rückseite R, und Halbleiterstrukturen oberhalb der Isolatorschicht 11 und im Substrat 13, unterhalb der Isolatorschicht 11. Die Bauelemente 60,50 oder 40 sind durch Gräben, die bis zur Isolationsschicht 11 reichen, dielektrisch voneinander getrennt bzw. isoliert. Hierdurch wird die gegenseitige elektrisch Beeinflussung solcher Bauelemente, die auf derselben Seite angeordnet sind, stark verringert.
Eine solche dielektrische Isolation macht die SOI-Technologie auf für Hochvolt-Anwendungen geeignet. Die Bauelemente sind nicht über das Substrat miteinander gekoppelt, es entfallen Bulk-Anschlüsse, zugunsten von Body-Anschlüssen für schaltbare Bauelemente .
Dennoch wird das Substrat nicht unberücksichtigt gelassen, sondern zur Erweiterung der beschriebenen Leistungsschaltungen verwendet, d.h. mit Dotierungsgebieten versehen, um zusätzliche und andersartige Bauelemente integrieren zu können.
Die Rückseitenmetallisierung 14 von Figuren 3b und 3c unterdrückt nachteilige Rückwirkungen auf die Schaltungsstrukturen 40,50 und 60 in und oberhalb der aktiven Siliziumschicht 12 bzw. deren Reste, nach deren Strukturierung in die Abschnitte, welche zuvor mit 12', 12" und 12"' bezeichnet wurden.
. ? **

Claims

Ansprüch :
1. Verfahren zur Herstellung einer integrierten Schaltung auf und in einer SOI-Halbleiterscheibe mit Vorderseite (V) und Rückseite (R) , wobei erste Strukturen (40,50,60) von aktiven Bauelementen in einer oberen Halbleiterschicht (12) über elektrische Verbindungen (20,22), die durch eine Isolatorschicht (11) geführt sind, mit zweiten Strukturen (13a, 13a ', 13c) von Bauelementen im Substrat (13) verbunden sind, mit folgenden Schritten in bestimmten Bereichen (13 ',13") eine Ionenimplantation (30,31) mit hochenergetischen Ionen von der Vorderseite (V) aus durch die Halbleiterschicht (12) und die Isolatorsschicht (11) hindurch in das Substrat (13) erfolgt; eine Temperaturbehandlung zur Aktivierung der in das Substrat (13) implantierten Ionen erfolgt, angepasst an die implantierte Ionenart (30,31); Herstellen der ersten Strukturen (40, 50, 60) zumindest teilweise in der oberen, einkristallin ausgebildeten
Schicht (12);
Erzeugung von zumindest einem, bevorzugt mehreren Durchbrüchen (19,21) in der Isolatorschicht (11); Füllen (20; 22) des zumindest einen Durchbruchs (19,21) in der Isolatorschicht mit einem (leitfähigen) Metall;
Herstellung von - im Bereich der aktiven Strukturen (40,50,60) jeweils gegeneinander isolierten - Metallisierungsbahnen (15, 15 ' , 15") , welche die ersten Strukturen der Oberseite mit den zweiten Strukturen im Substrat (13) über die Metallfüllungen (20;22) in den
Durchbrüchen elektrisch verbinden.
2. Verfahren nach Anspruch 1, wobei die Isolatorschicht (11) eine Siliziumoxidschicht ist.
Verfahren nach Anspruch 1 und 2, wobei nur eine Isolatorschicht (11) vorgesehen ist, durch welche die Metallfüllung reicht. 3a. Verfahren nach Anspruch 1, wobei die obere Schicht (12) dünn ist, gegenüber dem Substrat (13) des SOI-Wafers (10) .
3b. Verfahren nach Anspruch 1, wobei die Hauptarbeitsgänge der Reihe nach ausgeführt werden.
3c Verfahren nach Anspruch 1, wobei unter Verwendung von
Schablonen und mit unterschiedlichen Ionenarten (30,31) eine Erzeugung von Bauelementen unter der Isolatorschicht (11) erfolgt .
3d. Verfahren nach Anspruch 1, wobei in mehreren Schritten unterschiedlicher Temperatur die Aktivierung der implantierten Ionen erfolgt.
3e. Verfahren nach Anspruch 1, wobei die Durchbrüche an Stellen erfolgen, an denen keine aktive, einkristalline Schicht (12) vorhanden ist (als laterale Isolationsbereiche) .
3f. Verfahren nach Anspruch 1, wobei die obere Halbleiterschicht (12) aus Silizium besteht.
4. Verfahren nach Anspruch 1 oder 2, wobei die ersten Strukturen (40) zumindest teilweise in der oberen Siliziumschicht hergestellt werden.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat (13) aus einkristallinem Silizium besteht.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei mit dem Prozess der Herstellung der zumindest einen Füllung
(Metallbrücke) des zumindest einen Durchbruchs (19,21) ein ohmscher Kontakt (13b) oder eine leitfähige Bahn zum Substrat erzeugt wird.
7. Verfahren nach einem der Ansprüche 1 bis 5, wobei mit dem Prozess der Herstellung der Füllung (Metallbrücke) des zumindest einen Durchbruchs (19,21) ein Schottky-Kontakt (13c) mit dem Substrat (13) erzeugt wird.
7a. Verfahren nach Anspruch 1, wobei zwei erste Strukturen für zwei erste Bauelemente (40,50) oberhalb der Isolierschicht
(11) durch zumindest einen Graben (12a, 12b, 12c) getrennt und isoliert sind, der bis zur Isolierschicht reicht.
7b. Verfahren nach Anspruch 1, wobei auf die Rückseite (R) eine Rückseitenmetallisierung (14) aufgebracht wird.
7c. Verfahren nach Anspruch 1, wobei die metallischen Bahnen (15,15') Metallisierungsschichten sind.
7d. Verfahren nach Anspruch 7c, wobei die Bahnen als
Metallbrücken ausgebildet sind, auf zumindest zwei nicht gleichen Ebenen oberhalb der Isolatorschicht (11).
8. Bauelementeanordnung hergestellt oder herstellbar mit dem Verfahren nach einem der vorigen Ansprüche.
9. Bauelementeanordnung nach Anspruch 8, wobei im Substrat (13) aktive Bauelemente wie Dioden, MOSFETs, Bipolar-Transistoren, Thyristoren und IGBTs einzeln oder in Kombination vorliegen.
10. Bauelementeanordnung nach Anspruch 8 oder 9, wobei im
Substrat (13) (auch) Strukturen für passive Bauelemente wie Kapazitäten, Widerstände oder eine abschirmende Schicht (13a") vorliegen.
0. Verfahren zur Herstellung von integrierten Schaltungen auf
SOI-Halbleiterscheiben, bei denen die aktiven Bauelement- Strukturen in der dünnen oberen Halbleiterschicht über elektrische Verbindungen, die durch die Isolatorschicht geführt sind, mit Bauelementestrukturen im Substrat verbunden sind, gekennzeichnet durch die Reihe der folgend aufgeführten Hauptarbeitsgänge, die mit (an sich bekannten) Verfahrensschritten ausgeführt werden:
In bestimmten Bereichen Ionenimplantation mit hochenergetischen Ionen von der Vorderseite aus durch die einkristalline Halbleiterschicht und die Isolatorsschicht hindurch in das Substrat, gegebenenfalls unter Verwendung von Schablonen und mit unterschiedlichen Ionenarten, wie sie zur Erzeugung von Bauelementen üblich sind. - Temperaturbehandlung zur Aktivierung der implantierten Ionen, ggf. in mehreren Schritten unterschiedlicher Temperatur, angepaßt an die implantierte Ionenart. Herstellung der Bauelementestrukturen in der dünnen oberen einkristallinen Siliziumschicht. - Erzeugung der Durchbrüche in der Isolatorschicht an Stellen, an denen keine aktive dünne einkristalline Siliziumschicht vorhanden ist (laterale Isolationsbereiche) .
Füllung der Durchbrüche in der Isolatorschicht mit einem Metall.
Herstellung von im Bereich der aktiven Bauelementestrukturen gegeneinander isolierten Metallisierungsschichten, welche die Strukturen der Oberseite mit denen des Substrats über die Metallfüllung der Durchbrüche in der Isolatorschicht elektrisch verbinden .
21. Verfahren nach Anspruch 20, wobei die Isolatorschicht eine Siliziumoxidschicht ist.
22. Verfahren nach Anspruch 20, wobei jede Brücke eigenständig ist .
23. Verfahren nach Anspruch 20, wobei eine
Rückseitenmetallisierung (14) am Substrat (13) angebracht wird.
24. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat aus einer einkristallinen Siliziumscheibe besteht.
25. Verfahren nach einem der vorhergehenden Ansprüche, wobei mit dem Prozess der Herstellung der Metallbrücke des Durchbruchs ein ohmscher Kontakt zum Substrat erzeugt wird.
26. Verfahren nach einem der Ansprüche 21 bis 24, wobei mit dem Prozeß der Herstellung der Metallbrücke des Durchbruchs ein Schottky-Kontakt mit dem Substrat erzeugt wird.
27. Bauelementeanordnung unter Anwendung des Verfahrens nach einem der Ansprüche 21 bis 26.
28. Bauelementeanordnung nach Anspruch 27, wobei im Substrat aktive Bauelemente wie Dioden, MOSFETs, Bipolartransistoren, Thyristoren und IGBTs einzeln oder in Kombination vorliegen.
29. Bauelementeanordnung nach Anspruch 27 oder 28, wobei im Substrat neben aktiven Bauelementen auch passive Strukturen wie Kapazitäten, Widerstände und abschirmende Schichten vorliegen.
PCT/DE2004/000147 2003-01-30 2004-01-30 Soi struktur mit substratkontakten beidseits der box und herstellungs-verfahren für eine solche struktur WO2004068579A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/DE2004/000147 WO2004068579A1 (de) 2003-01-30 2004-01-30 Soi struktur mit substratkontakten beidseits der box und herstellungs-verfahren für eine solche struktur
AU2004208199A AU2004208199A1 (en) 2003-01-30 2004-01-30 SOI structure comprising substrate contacts on both sides of the box, and method for the production of such a structure
EP04706606A EP1588418A1 (de) 2003-01-30 2004-01-30 Soi struktur mit substratkontakten beidseits der box und herstellungs-verfahren für eine solche struktur
US10/543,923 US7195961B2 (en) 2003-01-30 2004-01-30 SOI structure comprising substrate contacts on both sides of the box, and method for the production of such a structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10303642A DE10303642A1 (de) 2003-01-30 2003-01-30 Integration von Substratbauelementen bei SOI-Halbleiterstrukturen
DE10303642.3 2003-01-30
PCT/DE2004/000147 WO2004068579A1 (de) 2003-01-30 2004-01-30 Soi struktur mit substratkontakten beidseits der box und herstellungs-verfahren für eine solche struktur

Publications (1)

Publication Number Publication Date
WO2004068579A1 true WO2004068579A1 (de) 2004-08-12

Family

ID=32826180

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/000147 WO2004068579A1 (de) 2003-01-30 2004-01-30 Soi struktur mit substratkontakten beidseits der box und herstellungs-verfahren für eine solche struktur

Country Status (4)

Country Link
US (1) US7195961B2 (de)
EP (1) EP1588418A1 (de)
AU (1) AU2004208199A1 (de)
WO (1) WO2004068579A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7955940B2 (en) * 2009-09-01 2011-06-07 International Business Machines Corporation Silicon-on-insulator substrate with built-in substrate junction
US8299561B2 (en) 2010-04-21 2012-10-30 International Business Machines Corporation Shielding for high-voltage semiconductor-on-insulator devices
US9461169B2 (en) 2010-05-28 2016-10-04 Globalfoundries Inc. Device and method for fabricating thin semiconductor channel and buried strain memorization layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4441724A1 (de) * 1994-11-23 1996-05-30 Siemens Ag SOI-Substrat
US5805497A (en) * 1996-03-29 1998-09-08 Nec Corporation Semiconductor static random access memory cell with additional capacitor coupled to memory nodes and process of fabrication thereof
WO1999033115A1 (en) * 1997-12-19 1999-07-01 Advanced Micro Devices, Inc. Silicon-on-insulator configuration which is compatible with bulk cmos architecture
EP0948054A2 (de) * 1998-03-27 1999-10-06 International Business Machines Corporation Vergrabene strukturierte Leiterebenen für einen integrierten Halbleiterschaltkreis auf einem Isolator
US20020063285A1 (en) * 2000-11-29 2002-05-30 De-Yuan Wu SOI device and method of fabrication
US20030001658A1 (en) * 2000-11-28 2003-01-02 Koichi Matsumoto Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832040A (ja) * 1994-07-14 1996-02-02 Nec Corp 半導体装置
US5725729A (en) * 1994-09-26 1998-03-10 The Charles Stark Draper Laboratory, Inc. Process for micromechanical fabrication
JP3322492B2 (ja) * 1994-11-28 2002-09-09 三菱電機株式会社 半導体装置およびその製造方法
JP2001308330A (ja) * 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 半導体集積回路装置
JP3808700B2 (ja) * 2000-12-06 2006-08-16 株式会社東芝 半導体装置及びその製造方法
US6919236B2 (en) * 2002-03-21 2005-07-19 Advanced Micro Devices, Inc. Biased, triple-well fully depleted SOI structure, and various methods of making and operating same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4441724A1 (de) * 1994-11-23 1996-05-30 Siemens Ag SOI-Substrat
US5805497A (en) * 1996-03-29 1998-09-08 Nec Corporation Semiconductor static random access memory cell with additional capacitor coupled to memory nodes and process of fabrication thereof
WO1999033115A1 (en) * 1997-12-19 1999-07-01 Advanced Micro Devices, Inc. Silicon-on-insulator configuration which is compatible with bulk cmos architecture
EP0948054A2 (de) * 1998-03-27 1999-10-06 International Business Machines Corporation Vergrabene strukturierte Leiterebenen für einen integrierten Halbleiterschaltkreis auf einem Isolator
US20030001658A1 (en) * 2000-11-28 2003-01-02 Koichi Matsumoto Semiconductor device
US20020063285A1 (en) * 2000-11-29 2002-05-30 De-Yuan Wu SOI device and method of fabrication

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LU Q ET AL: "High voltage silicon-on-insulator (SOI) MOSFETs", POWER SEMICONDUCTOR DEVICES AND ICS, 1991. ISPSD '91., PROCEEDINGS OF THE 3RD INTERNATIONAL SYMPOSIUM ON BALTIMORE, MD, USA 22-24 APRIL 1991, NEW YORK, NY, USA,IEEE, US, 22 April 1991 (1991-04-22), pages 36 - 39, XP010044310, ISBN: 0-7803-0009-2 *
See also references of EP1588418A1 *

Also Published As

Publication number Publication date
US20060154430A1 (en) 2006-07-13
AU2004208199A1 (en) 2004-08-12
EP1588418A1 (de) 2005-10-26
US7195961B2 (en) 2007-03-27

Similar Documents

Publication Publication Date Title
DE102013112012B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10250832B4 (de) MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
DE102012205742B4 (de) Vertikale Halbleiteranordnung und Verfahren zur Herstellung
EP0833386A1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE112012002823T5 (de) Bipolartransistor mit isoliertem Gate
DE112009002330T5 (de) Leistungs-Mosfet mit einem verspannten Kanal in einer Halbleiter-Heterostruktur auf Metallsubstrat
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE3806164C2 (de)
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE102006015076A1 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
EP0652594B1 (de) Integrierte Schaltungsanordnung mit Leistungsbauelement und Niederspannungsbauelementen
EP0687013B1 (de) Bipolartransistor und Herstellungsverfahren
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE4041050A1 (de) Integrierter schaltkreis
EP1581966A2 (de) Verfahren zur herstellung eines halbleiterbauelements
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
DE102018102949B4 (de) Verfahren zur herstellung einer leistungs-halbleitervorrichtung
DE102014211904B4 (de) Halbleitervorrichtung
EP0716453B1 (de) MOSFET auf SOI-Substrat
EP1122796B1 (de) Vertikales Halbleiterbauelement mit Source-Down-Design und entsprechendes Herstellungsverfahren
DE2141695B2 (de) Verfahren zum herstellen eines monolithischen halbleiterbauelementes
EP1588418A1 (de) Soi struktur mit substratkontakten beidseits der box und herstellungs-verfahren für eine solche struktur
DE102005024943B4 (de) Soi-igbt

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 541028

Country of ref document: NZ

WWE Wipo information: entry into national phase

Ref document number: 1020057013306

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004706606

Country of ref document: EP

Ref document number: 20048031432

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2006154430

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10543923

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004208199

Country of ref document: AU

ENP Entry into the national phase

Ref document number: 2004208199

Country of ref document: AU

Date of ref document: 20040130

Kind code of ref document: A

WWP Wipo information: published in national office

Ref document number: 2004208199

Country of ref document: AU

WWP Wipo information: published in national office

Ref document number: 1020057013306

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004706606

Country of ref document: EP

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWP Wipo information: published in national office

Ref document number: 10543923

Country of ref document: US