DE10303642A1 - Integration von Substratbauelementen bei SOI-Halbleiterstrukturen - Google Patents
Integration von Substratbauelementen bei SOI-Halbleiterstrukturen Download PDFInfo
- Publication number
- DE10303642A1 DE10303642A1 DE10303642A DE10303642A DE10303642A1 DE 10303642 A1 DE10303642 A1 DE 10303642A1 DE 10303642 A DE10303642 A DE 10303642A DE 10303642 A DE10303642 A DE 10303642A DE 10303642 A1 DE10303642 A1 DE 10303642A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- structures
- layer
- silicon
- production
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Abstract
Es wird gezeigt, wie beim Einsatz von SOI-Halbleiterscheiben (SOI: Silicon-on-Insulator) die Integrationsmöglichkeiten erweitert werden können, wobei neben den Bauelementestrukturen in der oberen Halbleiterschicht Dotierungsgebiete und Bauelemente mit von der SOI-Technologie abweichender Herstellungsweise im Substrat vorhanden sind und untereinander in elektrischen Verbindungen stehen, welche durch die Isolatorschicht geführt werden.
Description
- Die Erfindung bezieht sich auf SOI-Strukturen (Silicon-on-Insulator), bei denen Bauelementstrukturen in der oberen Halbleiterschicht und im Halbleitersubstrat vorhanden sind, die in elektrischen Verbindungen stehen, welche durch die Isolatorschicht geführt sind.
- Eine SOI-Struktur besteht aus einer dünnen Halbleiterschicht, welche sich auf einer dünnen Oxidschicht befindet. Die Oxidschicht wird üblicherweise als vergrabenes Oxid (buried oxide: BOX) erzeugt und liegt wiederum auf einer Halbleiterschicht, im allgemeinen einer Siliziumschicht, nämlich dem Siliziumsubstrat, welches gewöhnlich eine Dicke von 300 – 800μm hat. Dieses Substrat dient nur zur Handhabung der Struktur. Die eigentlichen Bauelementefunktionen werden wie in gewöhnlichen CMOS-Prozessen auf homo-genen Siliziumscheiben in der oberflächennahen Halbleiterschicht realisiert.
- Ein wesentlicher Unterschied zu den Standard-CMOS-Prozessen besteht darin, daß die Bauelemente durch Gräben, die bis zur Isolationsschicht reichen, dielektrisch voneinan-der getrennt sind. Hierdurch wird die gegenseitige elektrische Beeinflussung der Bauelemente stark verringert. Diese dielektrische Isolation macht die SOI-Technologie auch für Hochvoltanwendungen geeignet.
- Es bringt Vorteile mit sich, wenn die Bauelemente nicht über das Substrat miteinander gekoppelt sind. Es entfallen dadurch bestimmte unerwünschte Substrateffekte, wie z.B. Latch-Up, signifikante Sperrströme bei erhöhten Temperaturen, erhöhte parasitäre Kapazitäten an den Source/Bulk- bzw. Drain/Bulk-pn-Übergängen.
- Die erfinderischen Vorstellungen gehen davon aus, das Substrat für die Erweiterung von Schaltungen mit zu nutzen, d.h. Dotierungsgebiete im Substrat zu erzeugen, um zusätzliche und andersartige Bauelemente in die SOI-Schaltungen integrieren zu können. Dabei müssen gleichzeitig die durch die elektrischen Verbindungen mit dem Substrat möglichen negativen Rückwirkungen auf die Schaltungsstrukturen in der dünnen oberseitigen Siliziumschicht unterdrückt werden. Für die Zwecke der aktiven Einbeziehung des Substrats wäre eine Rückseitenmetallisierung des Substrats einerseits zweckmäßig. Andererseits sind die in der aktiven oberen Siliziumschicht realisierten Bauelemente empfindlich gegen ein angelegtes Potential auf der Rückseite. Nachteilig ist, daß z.B. MOSFET von der Scheibenrückseite bei hohen Rückseitenspannungen aufgesteuert werden können oder der Einschaltwiderstand von Hochvolttransistoren von der Rückseitenspannung abhängt. Auch einfache Dioden besitzen eine Abhängigkeit der Durchbruchspannung vom angelegten Substratpotential. Diese Effekte sind bei der Einbeziehung des Substrats, d.h. der Herstellung elektrischer Verbindungen zum Substrat zu berücksichtigen. Substratanschlüsse (Rückseitenmetallisierung) sind ursprünglich allerdings kein Bestandteil der SOI-Technologie. Die entsprechenden Gehäuse sehen einen Rückseitenkontakt nicht vor und oft reicht bei Schaltkreisen die Anzahl der Pins nicht aus, um die Rückseite zu kontaktieren.
- Es wurde bereits vorgeschlagen, ohne Rückseitenmetallisierung des Substrats die aktiven Strukturen der oberen Siliziumschicht mit dem Substrat mittels einer durch die Isolationsschicht führenden Metallbrücke, im speziellen Fall mit einem Stapel von gegeneinander isolierten Metallisierungsschichten elektrisch zu verbinden.
- Diese elektrische Verbindung macht es prinzipiell möglich, das Substrat im Sinn einer kapazitiven, wie qualitativen Erweiterung von Bauelementeanordnungen zu nutzen.
- Aufgabe der Erfindung ist es, Möglichkeiten aufzuzeigen, wie durch Anordnungen und Verfahren eine Substratnutzung für die kapazitive wie auch qualitative Verbesserung von Halbleiterschaltungen möglich ist.
- Zweck der Erfindung ist es, die Integrationsmöglichkeiten von Schaltungsanordnungen auf SOI-Halbleiterscheiben zu erweitern, auch um Bauelemente anderer Technologien, wie z.B. Bipolarbauelemente integrieren zu können.
- Die erfindungsgemäße Lösung ist im Anspruchs 1 dargestellt. Weitere Ausgestaltungen der Erfindung sind in den Neben- und Unteransprüchen enthalten.
- Zur näheren Erläuterung der Erfindung dienen die
1 bis3 , die mit den angegebenen Bezeichnungen selbsterklärend sind. -
1 zeigt schematisch zwei unterschiedliche Typen von Transistoren, die mittels SOI-Technologie hergestellt sind. - In
2 ist schematisch dargestellt, wie mit einigen der ersten Verfahrensschritte der erfindungsgemäßen Verfahrensweise durch p- und n-Ionenimplantation und nachfolgende thermische Behandlung (letztere nicht dargestellt) p- und n-dotiete Gebiete dicht unterhalb der Grenze Isolationsoxid/Substrat im Substrat erzeugt werden. -
3 zeigt im einfachsten Fall schematisch die Durchführung des Kontaktes einer dotierten Zone im Substrat durch das Isolationsoxid zur oberen Siliziumschicht (letztere nicht dargestellt). - Mit den im Substrat erzeugten Schichten bestimmter Dotierungen und deren elektrischen Verbindungen mit den Bauelementestruk turen auf der Oberseite der SOI-Scheiben können durch geeignete Kombination verschiedene aktive und passive Srukturen geschaffen werden. Über die Metallbrücke zum Substrat können ohmsche Kontakte und Schottky-Kontakte erzeugt werden. Als aktive Strukturen sind Dioden, MOSFET's, Bipolartransistoren, Thyristoren und IGBT's realisierbar. Als passive Strukturen kommen Kapazitäten, Widerstände und abschirmende Schichten infrage. Während Kapazitäten und Widerstände Kontakte erfordern, ist eine Kontaktierung von abschirmenden Schichten nicht immer zwingend erforderlich. Diese Gebiete sind dann potentialmäßig frei schwebend. Durch Abschirmung mittels Subtratimplantation erreicht man die gewünschte Reduktion des negativen Substrateinflusses (Substratvorspannung) an Strukturen in der oberen aktiven Halbleiterschicht. Die Abschirmung realisiert eine Entkopplung dieser aktiven Strukturen von Effekten die an der Scheibenrückseite auftreten können.
- Eine Vielzahl von neuen aktiven und passiven Strukturen mit verbesserten Eigenschaften werden durch die Erfindung möglich.
Claims (10)
- Verfahren zur Herstellung von integrierten Schaltungen auf SOI-Halbleiterscheiben, bei denen die aktiven Bauelementestrukturen in der dünnen oberen Halbleiterschicht über elektrische Verbindungen, die durch die Isolatorschicht geführt sind, mit Bauelementestrukturen im Substrat verbunden sind, gekennzeichnet durch die Reihe der folgend aufgeführten Hauptarbeitsgänge, die mit an sich bekannten Verfahren ausgeführt werden: – In bestimmten Bereichen Ionenimplantation mit hochenergetischen Ionen von der Vorderseite aus durch die einkristalline Halbleiterschicht und die Isolatorsschicht hindurch in das Substrat, gegebenenfalls unter Verwendung von Schablonen und mit unterschiedlichen Ionenarten, wie sie zur Erzeugung von Bauelementen üblich sind. – Temperaturbehandlung zur Aktivierung der implantierten Ionen, ggf. in mehreren Schritten unterschiedlicher Temperatur, angepaßt an die implantierte Ionenart. – Herstellung der Bauelementestrukturen in der dünnen oberen einkristallinen Siliziumschicht. – Erzeugung der Durchbrüche in der Isolatorschicht an Stellen, an denen keine aktive dünne einkristalline Siliziumschicht vorhanden ist (laterale Isolationsbereiche). – Füllung der Durchbrüche in der Isolatorschicht mit einem Metall. – Herstellung von im Bereich der aktiven Baueleemntestrukturen gegeneinader isolierten Metallisierungsschichten, welche die Strukturen der Oberseite mit denen des Substrats über die Metallfüllung der Durchbrüche in der Isolatorschicht elektrisch verbinden.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolatorschicht eine Siliziumoxidschicht ist.
- Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Passivierungsschicht eine Siliziumnitridschicht ist.
- Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Passivierungsschicht aus einer Doppelschicht gebildet wird, wobei die eine Schicht der elektrischen Isolation dient und die andere eine Sperre für vagabundierende Ionen darstellt.
- Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat aus einer einkristallinen Siliziumscheibe besteht.
- Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mit dem Prozeß der Herstellung der Metallbrücke des Durchbruchs ein ohmscher Kontakt zum Substrat erzeugt wird.
- Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß mit dem Prozeß der Herstellung der Metallbrücke des Durchbruchs ein Schottky-Kontakt mit dem Substrat erzeugt wird.
- Bauelementeanordnung unter Anwendung des Verfahrens nach einem der Ansprüche 1 bis 7.
- Bauelementeanordnung nach Anspruch 8, dadurch gekennzeichnet, daß im Substrat aktive Bauelemente wie Dioden, MOSFET's, Bipolartransistoren, Thyristoren und IGBT's einzeln oder in Kombination vorliegen.
- Bauelementeanordnung nach Anspruch 8, dadurch gekennzeichnet, daß im Substrat neben aktiven Bauelementen auch passive Strukturen wie Kapazitäten, Widerstände und abschirmende Schichten vorliegen.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10303642A DE10303642A1 (de) | 2003-01-30 | 2003-01-30 | Integration von Substratbauelementen bei SOI-Halbleiterstrukturen |
EP04706606A EP1588418A1 (de) | 2003-01-30 | 2004-01-30 | Soi struktur mit substratkontakten beidseits der box und herstellungs-verfahren für eine solche struktur |
US10/543,923 US7195961B2 (en) | 2003-01-30 | 2004-01-30 | SOI structure comprising substrate contacts on both sides of the box, and method for the production of such a structure |
CNA2004800031432A CN1745474A (zh) | 2003-01-30 | 2004-01-30 | 在box两侧具有衬底接触部分的soi结构及该结构的制造方法 |
PCT/DE2004/000147 WO2004068579A1 (de) | 2003-01-30 | 2004-01-30 | Soi struktur mit substratkontakten beidseits der box und herstellungs-verfahren für eine solche struktur |
AU2004208199A AU2004208199A1 (en) | 2003-01-30 | 2004-01-30 | SOI structure comprising substrate contacts on both sides of the box, and method for the production of such a structure |
KR1020057013306A KR20050101317A (ko) | 2003-01-30 | 2004-01-30 | 매몰 산화막(box)의 양 측면에 기판 접촉부를 포함하는soi 구조체 및 그러한 구조체의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10303642A DE10303642A1 (de) | 2003-01-30 | 2003-01-30 | Integration von Substratbauelementen bei SOI-Halbleiterstrukturen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10303642A1 true DE10303642A1 (de) | 2004-08-19 |
Family
ID=32730623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10303642A Withdrawn DE10303642A1 (de) | 2003-01-30 | 2003-01-30 | Integration von Substratbauelementen bei SOI-Halbleiterstrukturen |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR20050101317A (de) |
CN (1) | CN1745474A (de) |
DE (1) | DE10303642A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2989221A1 (fr) * | 2012-04-06 | 2013-10-11 | St Microelectronics Sa | Condensateur sur circuit integre |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6188122B1 (en) * | 1999-01-14 | 2001-02-13 | International Business Machines Corporation | Buried capacitor for silicon-on-insulator structure |
US6429477B1 (en) * | 2000-10-31 | 2002-08-06 | International Business Machines Corporation | Shared body and diffusion contact structure and method for fabricating same |
-
2003
- 2003-01-30 DE DE10303642A patent/DE10303642A1/de not_active Withdrawn
-
2004
- 2004-01-30 CN CNA2004800031432A patent/CN1745474A/zh active Pending
- 2004-01-30 KR KR1020057013306A patent/KR20050101317A/ko not_active Application Discontinuation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6188122B1 (en) * | 1999-01-14 | 2001-02-13 | International Business Machines Corporation | Buried capacitor for silicon-on-insulator structure |
US6429477B1 (en) * | 2000-10-31 | 2002-08-06 | International Business Machines Corporation | Shared body and diffusion contact structure and method for fabricating same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2989221A1 (fr) * | 2012-04-06 | 2013-10-11 | St Microelectronics Sa | Condensateur sur circuit integre |
Also Published As
Publication number | Publication date |
---|---|
KR20050101317A (ko) | 2005-10-21 |
CN1745474A (zh) | 2006-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005024684B4 (de) | Halbleitervorrichtung | |
KR930010121B1 (ko) | 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정 | |
DE10300577B4 (de) | Halbleiterbauelement mit vertikalem Leistungsbauelement aufweisend einen Trenngraben und Verfahren zu dessen Herstellung | |
DE102012205742A1 (de) | Vertikale Halbleiteranordnung und Verfahren zur Herstellung | |
EP0652594B1 (de) | Integrierte Schaltungsanordnung mit Leistungsbauelement und Niederspannungsbauelementen | |
KR0139005B1 (ko) | 상보형 바이폴라와 상보형 mos를 병합한 수단 및 그 제조방법 | |
JPH05259463A (ja) | パワー半導体デバイス用温度センサとその製法 | |
JPS60100469A (ja) | 半導体装置 | |
DE1946302A1 (de) | Integrierte Halbleiterschaltung | |
DE102014211904A1 (de) | Halbleitervorrichtung | |
US5117274A (en) | Merged complementary bipolar and MOS means and method | |
DE10303642A1 (de) | Integration von Substratbauelementen bei SOI-Halbleiterstrukturen | |
EP0075892A2 (de) | Integrierter Halbleiterschaltkreis mit einer halbisolierenden Halbleiterschicht | |
JPH03129764A (ja) | 半導体装置 | |
JPS62136867A (ja) | 半導体装置 | |
DE10303643B3 (de) | Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen | |
JPH11340454A (ja) | 半導体装置およびその製造方法 | |
EP1588418A1 (de) | Soi struktur mit substratkontakten beidseits der box und herstellungs-verfahren für eine solche struktur | |
EP0517727B1 (de) | Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel | |
EP0324743B1 (de) | Hochfrequenz-leistungs-transistor in bipolar-epitaxial-technik | |
JPH11330452A (ja) | 半導体装置およびその製造方法 | |
DE102004004221A1 (de) | Einrichtung zum Wärmetransport in lateral gebauten, durch elektrische Effekte steuerbaren Halbleitern | |
DE4423067C2 (de) | Verfahren zum Herstellen eines isolierten Halbleitersubstrats | |
DE102017112659B4 (de) | Elektrischer Bauelementwafer und elektrisches Bauelement | |
DE102008012858B4 (de) | Halbleiterbauelement mit einem das Halbleiterbauelement durchdringenden Isoliergraben und metallischen Bahnen zur galvanisch getrennten Signalübertragung und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |