CN1745474A - 在box两侧具有衬底接触部分的soi结构及该结构的制造方法 - Google Patents
在box两侧具有衬底接触部分的soi结构及该结构的制造方法 Download PDFInfo
- Publication number
- CN1745474A CN1745474A CNA2004800031432A CN200480003143A CN1745474A CN 1745474 A CN1745474 A CN 1745474A CN A2004800031432 A CNA2004800031432 A CN A2004800031432A CN 200480003143 A CN200480003143 A CN 200480003143A CN 1745474 A CN1745474 A CN 1745474A
- Authority
- CN
- China
- Prior art keywords
- substrate
- insulating barrier
- structures
- component
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 230000000149 penetrating effect Effects 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 11
- 239000000945 filler Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 abstract description 8
- 239000012212 insulator Substances 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229940090044 injection Drugs 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及用于使“绝缘体上的硅”的半导体晶片(SOI；10)的前侧面上单晶硅层(12)中的有源半导体结构(40)与背面的衬底(13)及其中设有的其它结构(13a)形成电连接(20)的装置及制造方法。该电连接穿过绝缘层(11)来实现。
Description
本发明涉及SOI(Silicon-on-Insulator，绝缘体上的硅)结构，其中在一个上半导体层中及在半导体衬底中具有元件结构，这些元件结构形成通过绝缘层引导的电连接。
SOI结构由位于一个薄氧化层上的薄半导体层组成。该氧化层通常被制成埋入的氧化物(buried oxide：BOX)及又位于一个半导体层、通常是一个硅层即硅衬底上，该硅衬底通常具有300μm至800μm的厚度。该衬底仅用于结构的操作。实际的元件及功能如通常CMOS工艺那样在匀质的硅晶片上被实现在表面附近的半导体层中。
SOI技术与标准CMOS工艺的实质区别在于：各元件通过一直达到绝缘层的沟彼此介电地隔开。由此极强地减小了这些元件的相互电影响。该介电绝缘使SOI技术特别适用于高压的应用。
当元件不通过衬底彼此耦合时，则带来了优点。由此消除了一定的、不希望有的衬底效应，例如闭锁、温度升高时的大反向电流、及源极/体漏极或漏极/体pn结上寄生电容的提高。
US-A 6,188,122(Davari，IBM)展示出一种在衬底中具有“电容”及在上硅层中具有FET(有源装置)的SOI结构，见第4栏第40行。通过氧化层(那里为标号30)抓持导电通道，见第5栏第11行。
本发明的任务是提出一种方法，该方法可实现衬底的更好利用以提高封装密度。由此可达到半导体电路质量上的改善。本发明还扩大了在SOI半导体晶片上集成电路布置的可能性，以便可集成其它技术的元件、如双极性元件。
根据本发明的方案被描述在权利要求1及20中。在并列及从属权利要求中包括本发明的其它构型。所制造的装置被描述在权利要求8及27中。
本发明的方案的出发点在于，利用衬底来扩展电路，即在衬底中产生掺杂区，以便能在SOI电路中集成附加的、其它类型的元件。同时可通过与衬底的电连接来抑制对薄的上硅层中电路结构的可能反作用。为了将衬底包括在内可使用衬底背面的金属化部分。另一方面，在上硅层中实现的有源元件相对施加在背面的电位是敏感的。不利的是，例如背面的MOSFETs在背面高电压的情况下电压可被加上偏压或高压晶体管的导通电阻与背面的电压相关。并且简单的二极管具有其击穿电压与所施加的衬底电位的相关性。这些效应在将衬底包括进来、即与衬底建立电连接的情况下必需被考虑。但衬底的端子(背面金属化部分)原来并不是SOI技术的组成部分。相应的壳体不设有背面的接触部分及通常在电路中无足够的引脚数目，以便可以与背面相接触。
已经有人(内部)提出：不使用衬底背面的金属化部分，使上硅层的有源结构借助一个通过绝缘层引导的金属桥与衬底、在专门的情况下与在边缘上相互绝缘的金属化层的堆在中心进行电连接，对此可参考本同一申请人并列提交的PCT申请：PCT/DE2004/...。
该电连接原则上可以作到，在定性的意义上利用衬底来扩展元件布置。
以下的例子用于本发明的详细说明，这些例子设有给出的参考标号，以便专业人员深入地自行理解。
图1概要地表示两个不同类型的晶体三极管40，50，它们借助SOI技术被制造在一个SOI晶片10上，
图2概要地表示：如何通过一些方法步骤用p型及n型离子注入及随后的热处理(后者未示出)在衬底13中绝缘氧化物11及衬底13之间边界的紧下面形成p型和n型掺杂的区域，
图3以最简单的情况概要表示一个接触部分(作为轨条)从衬底中的一个掺杂区域13a穿过绝缘氧化物11到上硅层12(后者未示出)，可参考图2，
图3a至3c表示具有SOI晶片10的上述例子的实施。
利用确定的、在衬底13中产生的层的掺杂及这些层与SOI圆片10的上侧或上层12上的元件结构的电连接20，通过所希望的或适当的组合可得到各种有源的及无源的结构。
通过通向衬底13的金属桥20可产生导电的(欧姆的)接触及肖特基接触。作为有源的结构可实现二极管，MOSFETs，双极性晶体管，晶闸管及IGBTs。
作为无源的结构可实现电容、电阻及屏蔽层。
当电容及电阻使用接触部分时，屏蔽层的接触不总是绝对必要的，这些区域在电位上则是自由浮动的(n.c.)。通过借助衬底注入的屏蔽，可在结构上达到所需的、在上有源半导体层12中衬底的副面影响(衬底预应力)的减小。该-未专门表示的-屏蔽实现了这些有源结构、例如40或50与可能出现在SOI圆片10的背面R上的作用的去耦合。
具有改进的特性的多种新的有源及无源的结构将是可能的。
图1中所示的具有一个绝缘层11、一个厚的衬底13及一个在绝缘层11上方的有源薄层12的SOI晶片结构表示两种不同类型的晶体管40，50，即一个SOI-MOSFET及一个SOI功率晶体管。它们至少部分地集成在有源的硅层12中及在晶体管40，50之间设有一个沟12a，该沟使有源的硅层12中断。其它的中断部分在这两个示范表示的晶体管类型的左边及右边，及这些中断部分在以下被称为12a，12b，而其余的有源层12则在结构上被称为12’，12”及12。
对晶体管的结构将不再详细描述，它是具有栅极、漏极及源极以及块状端子(Bulkanschluss)的通常结构，但当它不再涉及衬底，而是被设置在绝缘层11的上面之后，它在这里被称为体(body)。
在图1中不能看到穿通绝缘层及达到衬底13的穿通部分。这些穿通部分在以下的截面图中被详细地表示出来，其中也表示出衬底13中的元件结构，在图1中为了表现SOI晶片上晶体管的结构，这些元件结构被简化地忽略了。
参考标号等同地贯穿所有的实施例，由此如无专门的说明相同的标号被视为相同的部分。
图2表示第一方法步骤，这里是通过p型离子注入及n型离子注入射入离子。p型离子注入30及n型离子注入31通过垂直箭头来表示。这些离子通过作为前侧面V的层12的有源硅，及通过埋入的氧化物的绝缘层11-它是SOI晶片的绝缘层-到达衬底13中，以构成象征表示的掺杂区域13’，13”，即作为p型区域13’(p掺杂区)或作为n型掺杂区域13”(n型掺杂区)。这些区域在以下的例子中在绝缘层11的下面，在衬底中构成元件结构。
一个未专门表示的热处理激活了在绝缘层(BOX)及其余衬底13之间的边界紧下面的所述区域13’，13”。这些借助图1及2象征地表示的有源结构是：用于绝缘层11上面的元件40，50的第一有源结构及该绝缘层下面的有源结构13’，13”，它们被设置为用于衬底中其它元件的第二结构。通过该绝缘层设置电连接，在以下的例子中将详细地描述它们。
根据图3的实施例以最简单的情况概要表示通过填充物20产生的在绝缘层11中的穿透部分19。根据图2产生的、在衬底13中的一个掺杂区域13a的接触部分的穿导部分是金属的或导电的(欧姆接触)，该穿导部分穿过作为BOX的绝缘层11到达上部的、仅概要表示的硅层12。
绝缘层11上面的第一结构被设置在一个薄层12中，由于它比所使用的其余层11，13薄，例如根据图1，该第一结构形成有那里可看到的元件或其它适合的部件，视应用情况而定，可为双极性晶体管，晶闸管，IGBTs或二极管。该穿透部分被产生在一个位置上，在该位置上有源的硅层12不再存在。在其上不具有有源的单晶层12的该位置上可用金属来实现绝缘层11的穿通部分19的填充物20。这些区域被视为横向的绝缘区域，它位于有源的硅层12的两个有源的剩余层之间，例如在图3b中剩余层12”与12之间的横向绝缘区域12a，或根据图3a的两个剩余层12”与12’之间的横向绝缘区域12c，或该图中剩余层12’与12之间的横向绝缘区域12b。
包含离子注入的确定区域在图2中用13’及13”表示及在其它图中为相应的表示，即层13a，13a’几13a”。
从前侧用高能量的离子进行离子注入30，31，离子注入涉及确定的区域，这些区域是根据待达到的布局来设置的。视待产生的元件而定，在使用模板及不同离子类型30，31的情况下，穿过半导体层12及绝缘层11向衬底13中进行离子注入。
通过温度的活化可能在多个步骤中及用不同的温度来进行，并要适配于根据上述的不同离子注入的每种选择的、注入的离子类型。
在有源结构的区域中可设置金属化层，它们被表示在图3a至3c上使用上述SOI晶片结构的不同的变型方案中。这些金属化层例如可设置在背面R上，如在图3b及3c中作为层14所表示的。这些金属化层可彼此相绝缘。一个填充物也可被视为金属化，它使绝缘层上面的第一结构与绝缘层下面衬底13中的第二结构形成电连接。金属填充物20在图3a中-与根据图3的表示相应地-将一个掺杂区13a’(图3中的13a)与绝缘层上面的一个金属化层15相连接。该金属化层被成型为桥，由此它使导电的填充物20与上侧的、被设置在剩余硅层12中的一个元件相连接，例如根据图1。
绝缘层11可构成氧化硅层，在大多数SOI晶片的情况下也是如此。衬底13可由单晶硅组成。
通过金属桥(填充物20)得到的不同接触类型在图3a中被并列地表示出来。当衬底13的上侧不具有掺杂区时，在穿透部分21中金属填充物22的情况下得到肖特基接触。在穿透部分的区域中产生了与衬底13的肖特基接触。该肖特基接触部分13c被表示在图3a中的右边。在穿透部分21中的填充物22的上面也表示出一个金属桥，它与金属桥15镜像对称，这里它作为桥15’，用于与横向绝缘区域12c右面的有源的剩余层12”形成导电连接。
在位于横向绝缘区域12b，12c之间的剩余层12’的下面表示出一个屏蔽层13a”。该屏蔽层直接位于绝缘层11的下面及为非导电的接触。
由其向左表示出金属填充物20与n型或p型掺杂区13a’之间的欧姆接触13b。在这里构成了掺杂区及衬底13之间的一个二极管结构，该结构不同于欧姆接触(在用11表示的绝缘层BOX下侧的接触平面中无导电的方向性)。
用所述该方法制造的元件位于由绝缘层11隔开的两个平面上。在该层的上面是第一结构，在该层的下面是第二结构。在衬底13中可设有有源的元件，如二极管-参见图2在掺杂区13’及13”与衬底13之间的结区或参见图3在区13a下面向衬底13过渡的结，或MOSFETs，双极性晶体管、晶闸管或IGBTs，根据图1的形式，它们仅设在衬底13的内部。
相同的元件可在绝缘层11的上面设置在有源层12中，无论如何可延伸到有源层内，相应于图1。
在衬底13中可附加地设置无源元件作为第二结构，如电容、电阻或一个屏蔽层，如图3a中的13a”所示。
当一个掺杂区在其两端用在一个相应的穿透部分19中的金属填充物20形成欧姆接触13b意义上的导电接触时，例如可通过与图3a中掺杂区13a’相应的该掺杂区来得到一个电阻。
图3b中表示具有两个臂的一个连续的桥15”，该桥15”使两个剩余层12”与12形成导电连接，并同时在其中间区域中与设置在穿透部分19中的填充物20形成导电接触。它构成一个欧姆接触及一个通过绝缘层到掺杂区13a的导电轨条(垂直插塞)。在相反侧上，一个金属层14被设置在背面R上。
通过插塞20的所述接触是为了衬底13中的无源结构设置的。屏蔽层、例如根据图3a中的13a”不需要向上侧的这种导电连接。它可隔离地保持在衬底中。这些区的特点是在电位上是浮动的(通常用n.c.表示-未连接)。
一个屏蔽层可借助衬底注入部分13”来实现。该区形成电屏蔽。
图3c表示在一个穿透部分19中的填充物20上方的一个金属屏蔽14’，该穿透部分19如图3中所示地通向一个掺杂区13a。除被视为金属化层的屏蔽外，在该截面中还概要地表示出一个元件60，它相应于图1中的元件、例如元件40。在图3c中元件60的左边可看到一个沟，在图1中绝缘层11上面的两个元件之间也可清楚地看到该沟。
根据图3c的实施例具有两个相对的、前侧面V及背面R的金属化部分，及在绝缘层11上面及在绝缘层11下面衬底13中的半导体结构。元件60，50或40通过一直延伸到绝缘层11的沟彼此介电地隔开或绝缘。由此极强地减小了设置在同一侧的这些元件的相互的电影响。
这样的介电绝缘使SOI技术适用于高压的应用。这些元件不通过衬底彼此耦合，没有块状端子，对于可开关的元件体端子是有利的。
但衬底不能不予以考虑，而衬底可用来扩展所述的功率电路，即设有掺杂区，以便可附加地集成其它类型的元件。
图3b及3c中的背面金属化层14将抑制对在有源硅层12或它在其结构化后形成区段的剩余层内及上面的电路结构40，50及60的不利的副作用，其中这些剩余层在前面用12’，12”及12表示。
Claims (20)
1.在具有前侧面(V)及背面(R)的SOI半导体晶片上及该半导体晶片内制造集成电路的方法，其中在一个上面的半导体层(12)中的有源元件的一些第一结构(40，50，60)通过穿过一个绝缘层(11)被引导的电连接部分(20，22)与衬底(13)中的一些元件的第二结构(13a，13a’，13c)形成连接，具有以下步骤：
-在一些确定的区域(13’，13”)中用高能量的离子从前侧面(V)穿过该半导体层(12)及该绝缘层(11)向该衬底(13)中进行离子注入(30，31)；
-与被注入的离子类型(30，31)适配地进行温度处理，以活化被注入该衬底(13)中的离子；
-至少部分地在该上面的、单晶结构的层(12)中制造这些第一结构(40，50，60)；
-在该绝缘层(11)中产生至少一个、优选多个的穿透部分(19，21)；
-在该绝缘层中用(导电的)金属填充(20；22)所述至少一个穿透部分(19，21)；
-在这些有源的结构(40，50，60)的区域中制造一些各相互绝缘的金属化轨条(15，15’，15”)，它们使该上侧的这些第一结构与该衬底(13)中的这些第二结构通过在这些穿透部分中的金属填充物(20；22)形成电连接。
2.根据权利要求1的方法，其中该绝缘层(11)是一个氧化硅层。
3.根据权利要求1及2的方法，其中仅设有一个绝缘层(11)，所述金属填充伸展通过该绝缘层。
3a.根据权利要求1的方法，其中该上面的层(12)与该SOI晶片(10)的该衬底(13)相比是薄的。
3b.根据权利要求1的方法，其中按顺序进行主工序。
3c.根据权利要求1的方法，其中使用模板及不同的离子类型(30，31)在该绝缘层(11)的下面产生元件。
3d.根据权利要求1的方法，其中在不同的温度的多个步骤中进行被注入的离子的活化。
3e.根据权利要求1的方法，其中在一些位置上形成这些穿透部分，在这些位置上不存在有源的、单晶的层(12)(作为横向绝缘区域)。
3f.根据权利要求1的方法，其中该上面的半导体层(12)由硅组成。
4.根据权利要求1及2的方法，其中这些第一结构(40)至少部分地被制造在该上面的硅层中。
5.根据以上权利要求中一项的方法，其中该衬底(13)由单晶硅组成。
6.根据以上权利要求中一项的方法，其中用制造所述至少一个穿透部分(19，21)的所述至少一个填充物(金属桥)的工序来产生欧姆接触部分(13b)或一个到该衬底的导电轨条。
7.根据权利要求1至5中一项的方法，其中用制造所述至少一个穿透部分(19，21)的该填充物(金属桥)的工序来产生与该衬底(13c)一个的肖特基接触部分(13c)。
7a.根据权利要求1的方法，其中用于在该绝缘层(11)上面的两个第一元件(40，50)的两个第一结构通过至少一个沟(12a，12b，12c)隔开及绝缘，该沟一直达到该绝缘层。
7b.根据权利要求1的方法，其中在该背面(R)上施加一个背面金属化部分(14)。
7c.根据权利要求1的方法，其中这些金属的轨条(15，15’)是金属化层。
7d.根据权利要求7c的方法，其中这些轨条被构成在该绝缘层(11)上面的至少两个不同的平面上的金属桥。
8.用根据以上权利要求中一项的方法制造的或可制造的元件装置。
9.根据权利要求8的元件装置，其中在该衬底(13)中单个地或组合地设有有源元件，如二极管、MOSFETs、双极性晶体管、晶闸管及IGBTs。
10.根据权利要求8或9的元件装置，其中在该衬底(13)中(也)设有用于无源元件，如电容器、电阻或屏蔽层(13a”)的结构。
20.在SOI半导体晶片上制造集成电路的方法，其中在薄的、上面的半导体层中的一些有源的元件结构通过穿过绝缘层被引导的电连接部分与在衬底中的一些元件结构形成连接，其特征在于，具有以下进行的一系列主工序，这些主工序以(本身公知的)方法步骤进行：
-在一些确定的区域中用高能量的离子从前侧面穿过该单晶半导体层及该绝缘层向该衬底中进行离子注入，必要时使用模板及不同的离子类型，如通常制造元件那样；
-与被注入的离子类型适配地进行温度处理，以活化这些被注入的离子，必要时在不同温度的多个步骤中进行；
-在该薄的、上面的单晶硅层中制造这些元件结构；
-在该绝缘层中在一些位置上产生穿透部分，在这些位置上不存在有源的薄的单晶硅层(横向绝缘区域)；
-在该绝缘层中用金属填充这些穿透部分；
-在这些有源的元件结构的区域中制造一些相互绝缘的金属化层，它们使该上侧的这些结构与该衬底中的这些结构通过在该绝缘层中的这些穿透部分的这些金属填充物形成电连接。
21.根据权利要求20的方法，其中该绝缘层是一个氧化硅层。
22.根据权利要求20的方法，其中每个桥是独立的。
23.根据权利要求20的方法，其中一个背面金属化部分(14)被设置在该衬底(13)上。
24.根据以上权利要求中一项的方法，其中该衬底由一个单晶的硅圆片组成。
25.根据以上权利要求中一项的方法，其中用制造该穿透部分的金属桥的工序来产生与该衬底的欧姆接触部分。
26.根据权利要求21至24中一项的方法，其中用制造该穿透部分的金属桥的工序产生与该衬底的肖特基接触部分。
27.使用根据权利要求21至26中一项的方法制造的元件装置。
28.根据权利要求27的元件装置，其中在该衬底中单个地或组合地设有有源元件，如二极管、MOSFETs、双极性晶体管、晶闸管及IGBTs。
29.根据权利要求27或28的元件装置，其中在该衬底中除设有有源元件外也设有无源结构，如电容器、电阻及屏蔽层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10303642A DE10303642A1 (de) | 2003-01-30 | 2003-01-30 | Integration von Substratbauelementen bei SOI-Halbleiterstrukturen |
| DE10303642.3 | 2003-01-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1745474A true CN1745474A (zh) | 2006-03-08 |
Family
ID=32730623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2004800031432A Pending CN1745474A (zh) | 2003-01-30 | 2004-01-30 | 在box两侧具有衬底接触部分的soi结构及该结构的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR20050101317A (zh) |
| CN (1) | CN1745474A (zh) |
| DE (1) | DE10303642A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2989221A1 (fr) * | 2012-04-06 | 2013-10-11 | St Microelectronics Sa | Condensateur sur circuit integre |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188122B1 (en) * | 1999-01-14 | 2001-02-13 | International Business Machines Corporation | Buried capacitor for silicon-on-insulator structure |
| US6429477B1 (en) * | 2000-10-31 | 2002-08-06 | International Business Machines Corporation | Shared body and diffusion contact structure and method for fabricating same |
-
2003
- 2003-01-30 DE DE10303642A patent/DE10303642A1/de not_active Withdrawn
-
2004
- 2004-01-30 CN CNA2004800031432A patent/CN1745474A/zh active Pending
- 2004-01-30 KR KR1020057013306A patent/KR20050101317A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| DE10303642A1 (de) | 2004-08-19 |
| KR20050101317A (ko) | 2005-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101312192B (zh) | 半导体装置 | |
| KR960009221A (ko) | 적층 디바이스 | |
| CN1967868B (zh) | 半导体装置及其制造方法 | |
| EP0638938A2 (en) | SOI transistor with improved source-high performance | |
| CN1977389A (zh) | 肖特基器件和形成方法 | |
| US20070096174A1 (en) | Semiconductor device having PN junction diode and method for manufacturing the same | |
| CN1223005C (zh) | Mos器件及其制造方法 | |
| CN107026216A (zh) | 半导体装置以及半导体装置的制造方法 | |
| KR890007433A (ko) | 바이폴라 트랜지스터를 갖는 반도체 장치와 그의 제조방법 | |
| US6914270B2 (en) | IGBT with PN insulation and production method | |
| CN102544007A (zh) | 包括场效应晶体管的集成电路 | |
| US5747867A (en) | Integrated circuit structure with interconnect formed along walls of silicon island | |
| KR20010032149A (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
| CN107833920A (zh) | 半导体装置 | |
| US20170170310A1 (en) | Semiconductor device and manufacturing method of the semiconductor device | |
| CN1745474A (zh) | 在box两侧具有衬底接触部分的soi结构及该结构的制造方法 | |
| CN106328698A (zh) | 半导体装置及其制造方法 | |
| JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
| CN1110859C (zh) | 双极型晶体管及其制造方法 | |
| CN101512738B (zh) | 半导体器件和形成半导体器件的方法 | |
| EP1617476A2 (en) | Vertical integration in power integrated circuits | |
| US7195961B2 (en) | SOI structure comprising substrate contacts on both sides of the box, and method for the production of such a structure | |
| CN103762156A (zh) | 半导体衬底的制作方法、半导体衬底以及高压晶体管 | |
| CN1083162C (zh) | 击穿电压增加的双极绝缘体上硅晶体管 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20060308 |
|
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |