WO2004040647A9 - Ferroelektrische speicherzelle - Google Patents

Ferroelektrische speicherzelle

Info

Publication number
WO2004040647A9
WO2004040647A9 PCT/DE2003/003583 DE0303583W WO2004040647A9 WO 2004040647 A9 WO2004040647 A9 WO 2004040647A9 DE 0303583 W DE0303583 W DE 0303583W WO 2004040647 A9 WO2004040647 A9 WO 2004040647A9
Authority
WO
WIPO (PCT)
Prior art keywords
ferroelectric
memory cell
ferroelectric memory
electrically conductive
fetl
Prior art date
Application number
PCT/DE2003/003583
Other languages
English (en)
French (fr)
Other versions
WO2004040647A1 (de
Inventor
Thomas Mikolajick
Manfred Moert
Cay-Uwe Pinnow
Original Assignee
Infineon Technologies Ag
Thomas Mikolajick
Manfred Moert
Cay-Uwe Pinnow
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag, Thomas Mikolajick, Manfred Moert, Cay-Uwe Pinnow filed Critical Infineon Technologies Ag
Publication of WO2004040647A1 publication Critical patent/WO2004040647A1/de
Publication of WO2004040647A9 publication Critical patent/WO2004040647A9/de

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Definitions

  • the present invention relates to a ferroelectric memory cell.
  • Ferroelectric memory cells as function-determining components of integrated semiconductor memories, are now sufficiently known to the experts.
  • a ferroelectric memory cell which is made up of a selection transistor and a ferroelectric capacitor.
  • the dielectric of such a ferroelectric capacitor is a ferroelectric layer.
  • an electric field is applied to the ferroelectric layer of the ferroelectric capacitor, which is greater than the coercive field strength of the ferroelectric layer.
  • the ferroelectric layer experiences a remanent polarization.
  • the resulting remanent polarization corresponds to the writing or storing of information "log. 0" or that of information "log. 1".
  • the result of a destructive readout is that after the readout has taken place, the information originally stored in the memory cell has been destroyed and must therefore be written back into the memory cell.
  • this is disadvantageous because a (re) registration of in- formation takes both time and energy.
  • both are valuable goods with integrated semiconductor memories, which should be used as sparingly as possible.
  • Another disadvantage is that the ferroelectric material of the memory cell is also subject to a ferroelectric fatigue process during each write process. For this reason, a ferroelectric memory cell can only be successfully subjected to a limited number of write processes (approx. 10 12 to 10 15 times).
  • a ferroelectric memory cell which has a ferroelectric tunnel layer which is arranged between a first electrically conductive region and a second electrically conductive region.
  • An essential advantage of the ferroelectric memory cell according to the invention is that the reading process can be carried out non-destructively, with the result that, with such a non-destructive read access, the information originally written into the ferroelectric memory cell is retained when it is read out, so that it is not rewritten after a read access needs to be. Time can thus be saved. And because the information read out does not have to be rewritten into the ferroelectric memory cell, no ferroelectric fatigue process can occur in this regard. Non-destructive reading processes can thus be carried out as often as desired without a (significant) ferroelectric fatigue separation occurring. Furthermore, this non-destructive reading process is carried out at a voltage to be applied to the memory cell which is significantly lower than a corresponding reading voltage in the known destructive reading. This means that (electrical) energy can also be saved.
  • FIGS. 5 and 6 advantageous developments of the second embodiment.
  • the ferroelectric memory cell according to FIG. 1, which is a first embodiment of the present invention, is composed of a ferroelectric tunnel layer FeTL, a first e- electrically conductive region 1 and a second electrically conductive region 2 are formed.
  • the first electrically conductive region 1 may serve as a word line or as a connection to a word line of an integrated semiconductor memory.
  • the second electrically conductive region 2 may serve as a bit line or as a connection to a bit line of the integrated semiconductor memory.
  • Ferroelectric tunnel layers as such are known.
  • ferroelectric memory cells In the context of ferroelectric memory cells, there are several advantages over traditional ferroelectric memory cells, in which, as is known, the ferroelectric capacitors are dimensioned so thick that ferroelectric tunnel effects cannot occur: when writing and reading ferroelectric memory cells according to the invention, large tunnel current densities occur. This enables that only a relatively low programming voltage needs to be applied for writing in order to remanently polarize the ferroelectric in the desired direction. This also results in a smaller minimum space requirement for a memory cell according to the invention compared to conventional ferroelectric memory cells. Furthermore, the read voltage to be applied can be kept very low for reading out the memory cell.
  • the value of the tunnel current density that arises when the information is read out strongly depends on the polarization state of the ferroelectric tunnel layer FeTL is dependent, the value of the information read out (“log. 0" or "log. 1") can be reliably determined despite the low reading voltage. Because of the tunnel effect that occurs during reading, the reading voltage can be kept lower than a voltage when the polarization state of the memory cell begins to change, for example to a maximum of half this voltage. As a result, energy can also be saved when reading out. It also has the consequence that when reading out by means of such a low voltage the polarization state of the memory cell does not change, ie the reading takes place without destruction with respect to the stored information.
  • the ferroelectric memory cell according to FIG. 2 shows an advantageous further development of the ferroelectric memory cell according to the invention according to FIG. 1:
  • An electrode el is also attached in each case between the two electrically conductive regions 1, 2 and the ferroelectric tunnel layer FeTL. This serves to improve the mechanical and / or electrical connection of the ferroelectric tunnel layer FeTL and a respective one of the two electrically conductive regions 1, 2.
  • all electrically conductive materials such as metals that are customary in the field of semiconductor technology are suitable as materials for the electrodes el.
  • Metal alloys and electrically conductive semiconductor materials such as polysilicon or polysilicides.
  • the ferroelectric memory cell shown in FIG. 3 is further developed compared to the ferroelectric memory cell according to FIG.
  • a diode D is arranged between the second electrically conductive region 2 and the electrode el assigned to it.
  • the diode D can be used as a pn junction, e.g. B. as a so-called Schottky transition. However, it can also be formed by stacking a plurality of ferroelectric materials on top of one another which have mutually different values for the work function. Attaching the diode D prevents an otherwise possible occurrence of parasitic leakage currents through neighboring ferroelectric memory cells: such a diode D defines the forward direction (and thus also the blocking direction) for a current through the memory cell, so that otherwise possibly occurring through a suitable choice of the blocking direction Currents through adjacent memory cells can be prevented.
  • FIGS. 1, 2 and 3 What is common to the designs of the first embodiment of the memory cell according to the invention shown in FIGS. 1, 2 and 3 is that a plurality of memory cells according to the invention can be stacked one above the other, so that an integrated semiconductor memory formed in this way can be constructed in a correspondingly space-saving manner.
  • FIG. 4 shows a second embodiment of the ferroelectric memory cell according to the invention.
  • a transistor T and a ferroelectric memory cell according to the invention are arranged in the region of a semiconductor substrate SUB or in the region of insulating layers Ox.
  • the transistor T acts as an addressing element for the memory cell corresponding to the selection transistor of a conventional, dynamic semiconductor memory cell of 1-transistor / 1-capacitor type.
  • the ferroelectric memory cell is formed from the ferroelectric tunnel layer FeTL, the two electrically conductive regions 1 and 2 and two electrodes el. de Area 1 is connected to a given electrical potential during operation.
  • the other electrically conductive region 2 is also the source of the transistor T.
  • the drain of the transistor T is part of a z. B. formed as a ' diffusion path bit line BL of an integrated semiconductor memory containing the ferroelectric memory cell. Accordingly, a section of a word line WL of the integrated semiconductor memory serves as the gate of the transistor T.
  • the regions of the substrate SUB and the insulating layers Ox shown in FIG. 4 and their design and arrangement are as such known to those skilled in the field of integrated circuits, in particular in the field of integrated circuits Field of integrated semiconductor memories, best known; they are therefore only indicated schematically.
  • the embodiments or configurations of the memory cells according to the invention according to FIGS. 1 to 3 and according to FIGS. 5 and 6 to be described are also arranged in regions of the substrate and insulating layers; for reasons of clarity, however, this is not shown there or only indicated by corresponding reference numerals.
  • FIG. 5 shows an advantageous embodiment of the ferroelectric memory cell according to FIG. 4: the bit line BL of the integrated semiconductor memory is above the transistor T and. ferroelectric memory cell led.
  • the drain Dn of the transistor T is connected to the bit line BL via an electrically contacting element Pl, usually referred to as a “plug”.
  • FIG. 6 shows a further advantageous embodiment of the second embodiment of the ferroelectric memory cell: on the one hand, the drain Dn of the transistor T, corresponding to the embodiment according to FIG. 5, is connected to the bit line BL via the electrically contacting element P1.
  • the source of the transistor T as the second electrically conductive region 2 of the ferroelectric memory cell according to the invention is also another electrically contacting element P2 connected to one of the electrodes el of the ferroelectric memory cell.
  • ferroelectric tunnel layers FeTL such as, for example, B. oxides of compounds of lead, lanthanum, zirconium, titanium, zinc, Niobium, barium, strontium, germanium, tantalum and so on.
  • the person skilled in the field of ferroelectric materials is familiar with the corresponding compounds as such.
  • the electrically conductive regions 1, 2 can be constructed from metal, from polysilicon or, generally, from suicides.
  • Layers of strontium-ruthenium-oxide, lanthanum-calcium-X-oxide and lanhan-strontium-X-oxide come into question as materials for the electrodes el, "X" for one of the elements copper, cobalt and manganese
  • superconducting materials such as yttrium barium copper oxide and the like, which have a perovskite structure, and materials such as platinum, iridium, ruthenium, or their oxides or combinations thereof are also possible like polysilicon or suicides possible.
  • ferroelectric tunnel layer FeTL max. Is 15 nm thick.

Abstract

Die erfindungsgemäße ferroelektrische Speicherzelle weist eine ferroelektrische Tunnelschicht (FeTL) auf, welche zusammen mit einem ersten elektrisch leitenden Bereich (1) und mit einem zweiten elektrisch leitenden Bereich (2) die ferroelektrische Speicherzelle bildet. Dabei ist die ferroelektrische Tunnelschicht (FeTL) zwischen den beiden elektrisch leitenden Bereichen (1, 2) angeordnet.

Description

Ferroelektrische Speicherzelle
Die vorliegende Erfindung betrifft eine ferroelektrische Speicherzelle. Ferroelektrische Speicherzellen sind, als funktionsbestimmende Bestandeile von integrierten Halbleiterspeichern, der Fachwelt mittlerweile hinreichend bekannt.
Beispielsweise aus der US 2002/0125523 AI ist eine ferroelektrische Speicherzelle bekannt, welche aus einem Auswahl- transistor und einem ferroelektrischen Kondensator aufgebaut ist. Dielektrikum eines solchen ferroelektrischen Kondensators ist dabei eine ferroelektrische Schicht. Zum Beschreiben einer solchen Speicherzelle wird an die ferroelektrische Schicht des ferroelektrischen Kondensators ein elektrisches Feld angelegt, welches größer ist als die Koerzitivfeldstärke der ferroelektrischen Schicht. Dadurch erfährt die ferroelektrische Schicht eine remanente Polarisation. Je nach Richtung des angelegten elektrischen Feldes entspricht die dadurch entstehende remanente Polarisation dem Einschreiben bzw. Speichern einer Information "log. 0" oder dem einer Information "log. 1". Zum Auslesen einer so gespeicherten Information wird an die ferroelektrische Schicht ein elektrisches Feld angelegt, welches größer ist als das Koerzitivfeld der ferroelektrischen Schicht. Der dabei auftretende tran- siente Strom wird aufintegriert . Das Ergebnis wird entsprechend ausgewertet. Bei diesem Auslesen wird jedoch der Zustand der ferroelektrischen Schicht, d. h., der "Inhalt" der ferroelektrischen Speicherzelle, verändert. Deshalb nennt man diese Art von Auslesen auch „destruktives Auslesen" (vgl. da- zu auch J. F. Scott, „Ferroelectric Memories", Springer Verlag, Berlin Heidelberg New York, 2000, S. 34).
Folge eines destruktiven Auslesens ist, wie allgemein bekannt, dass nach erfolgtem Auslesen die ursprünglich in der Speicherzelle gespeicherte Information zerstört ist und deshalb wieder in die Speicherzelle einzuschreiben ist. Dies ist jedoch von Nachteil, weil ein (erneutes) Einschreiben von In- formation sowohl Zeit benötigt wie auch Energie. Beides sind jedoch bei integrierten Halbleiterspeichern kostbare Güter, mit denen so sparsam wie möglich umgegangen werden sollte. Ein weiterer Nachteil besteht darin, däss das ferroelektri- sehe Material der Speicherzelle bei jedem Schreibvorgang gleichzeitig auch einem ferroelektrischen Ermüdungsvorgang unterliegt. Eine ferroelektrische Speicherzelle läßt sich aus diesem Grunde erfolgreich nur einer begrenzten Anzahl von Schreibvorgängen unterziehen (ca. 1012 bis 1015 mal) . Wenn nun, wie dies bei herkömmlichen ferroelektrischen Speicherzellen mit destruktivem Lesevorgang der Fall ist, einem solchen Lesevorgang ein Wiedereinschreibvorgang folgt, so hat dies zur Folge, dass die oben genannte fortschreitende ferroelektrische Ermüdung nicht nur bei einem „echten" Einschrei- ben von Information in eine solche ferroelektrische Speicherzelle auftritt, sondern auch bei einem solchen Wiedereinschreibvorgang. Aus diesem Grund ist die Lebensdauer einer solchen ferroelektrischen Speicherzelle, d. h., der Zeitraum, über den hinweg sie funktionsfähig ist, nicht nur durch die Anzahl „echter" Schreibvorgänge (d. h., die Anzahl solcher Schreibvorgänge, bei denen Information erstmals oder neu in eine Speicherzelle eingeschrieben wird) begrenzt, sondern auch und vor allem durch die Anzahl destruktiver Lesevorgänge.
Aufgabe der vorliegenden Erfindung ist es deshalb, eine ferroelektrische Speicherzelle zu schaffen, die schneller betreibbar ist als herkömmliche ferroelektrische Speicherzellen, die dabei weniger Energie benötigt und die eine höhere Lebensdauer aufweist.
Diese Aufgabe wird durch eine ferroelektrische Speicherzelle gelöst, die eine ferroelektrische Tunnelschicht aufweist, welche zwischen einem ersten elektrisch leitenden Bereich und einem zweiten elektrisch leitenden Bereich angeordnet ist.
Vorteilhafte Aus- und Weiterbildungen sind in ünteransprüchen gekennzeichnet . Wesentlicher Vorteil der erfindungsgemäßen ferroelektrischen Speicherzelle ist, dass der Lesevorgang nicht-destruktiv durchführbar ist mit der Folge, dass bei einem solchen nicht- destruktiven Lesezugriff die in die ferroelektrische Speicherzelle ursprünglich eingeschriebene Information beim Auslesen erhalten bleibt, so dass sie nach einem Lesezugriff nicht wieder eingeschrieben zu werden braucht. Somit kann Zeit eingespart werden. Und weil die ausgelesene Information nicht erneut in die ferroelektrische Speicherzelle eingeschrieben werden muss, kann diesbezüglich auch kein ferro- elektrischer Ermüdungsvorgang eintreten. Nicht-destruktive Lesevorgänge können somit beliebig häufig durchgeführt werden, ohne dass eine (nennenswerte) ferroelektrische Ermüdung- serscheidung auftritt. Weiterhin wird dieser nichtdestruktive Lesevorgang bei einer an die Speicherzelle anzulegenden Spannung durchgeführt, welche deutlich geringer ist als eine entsprechende Lesespannung beim bekannten destruktiven Auslesen. Somit lässt sich auch (elektrische) Energie einsparen.
Nachstehend wird die Erfindung anhand einer Zeichnung näher erläutert. Dabei zeigen:
Die Figur.rl_eine erste Ausführungsform der vorliegenden Erfindung,
die Figuren 2 und 3 vorteilhafte Weiterbildungen der ersten Ausführungsform,
die Figur 4 eine zweite vorteilhafte Ausführungsform, und die Figuren 5 und 6 vorteilhafte Weiterbildungen der zweiten Ausführungsform.
Die ferroelektrische Speicherzelle nach Figur 1, die eine erste Ausführungsform der vorliegenden Erfindung ist, ist aus einer ferroelektrischen Tunnelschicht FeTL, einem ersten e- lektrisch leitenden Bereich 1 und einem zweiten elektrisch leitenden Bereich 2 gebildet. Der erste elektrisch leitende Bereich 1 mag dabei als Wortleitung oder Anschluss an eine Wortleitung eines integrierten Halbleiterspeichers dienen. Entsprechend mag der zweite elektrisch leitende Bereich 2 als Bitleitung oder als Anschluss an eine Bitleitung des integrierten Halbleiterspeichers dienen. Ferroelektrische Tunnelschichten als solche sind bekannt. Dazu wird insbesondere auf den Artikel "Structural and Ferroelectric Properties of Epi- taxial PbZro.52Tio. s03 and BaTi03 Thin Films Prepared on
SrRuO3/SrTiO3(100) Substrates" von Contreras, Schubert, Poppe, Trithaveesak, Szot, Buchal, Kohlstedt und Waser verwiesen, der in Material Research Society Symposium Proceedings, Vol. 688, (2002) auf den Seiten 303 bis 308 veröffentlicht ist. In diesem Artikel werden Materialien und Schichtdicken diskutiert, bei denen der ferroelektrische Tunneleffekt eintritt. Auch ein Herstellprozess für ferroelektrische Tunnelschichten ist dort offenbart.
Bei Verwenden solcher ferroelektrischer Tunnelschichten im
Rahmen von ferroelektrischen Speicherzellen ergeben sich mehrere Vorteile gegenüber traditionellen ferroelektrischen Speicherzellen, bei denen die ferroelektrischen Kondenstoren bekanntlich so dick dimensioniert sind, dass ferroelektrische Tunneleffekte nicht auftreten können: Beim Beschreiben und beim Auslesen von erfindungsgemäßen ferroelektrischen Speicherzellen treten große Tunnelstromdichten auf. Dies ermöglicht, dass zum Beschreiben nur eine relativ geringe Programmierspannung angelegt zu werden braucht, um das Ferroelektri- kum in der gewünschten Richtung remanent zu polarisieren. Dadurch ergibt sich auch ein geringerer minimaler Platzbedarf für eine erfindungsgemäße Speicherzelle im Vergleich zu herkömmlichen ferroelektrischen Speicherzellen. Weiterhin kann zum Auslesen der Speicherzelle die anzulegende Lesespannung sehr gering gehalten werden. Da der Wert der Tunnelstromdichte, die sich beim Auslesen der Information einstellt, stark vom Polarisationszustand der ferroelektrischen Tunnelschicht FeTL abhängig ist, lässt sich der Wert der ausgelesenen Information („log. 0" oder „log. 1") trotz niedriger Lesespannung zuverlässig bestimmen. Wegen des beim Auslesen auftretenden Tunneleffekts kann die Lesespanriung geringer gehalten werden als eine Spannung, bei deren Anlegen sich der Polarisationszustand der Speicherzelle zu verändern beginnt, beispielsweise auf maximal die Hälfte dieser Spannung. Dies hat zur Folge, dass sich auch beim Auslesen Energie einsparen lässt. Es hat weiterhin zur Folge, dass sich beim Auslesen mittels einer derart niedrigen Spannung der Polarisationszustand der Speicherzelle nicht ändert, d. h., das Auslesen erfolgt zerstörungsfrei bezüglich der gespeicherten Information. Dies wiederum macht ein Zurückschreiben der ausgelesenen Information, im Gegensatz zum Auslesevorgang bei herkömmli- chen ferroelektrischen Speicherzellen, überflüssig. Das Entfallen des Zurückschreibens wiederum hat zwei Vorteile: Zum einen entfällt der für ein Zurückschreiben erforderliche E- nergieauf and. Zum Anderen entfällt aber auch der dafür notwendige Zeitaufwand, d. h., eine erfindungsgemäße ferroelekt- rische Speicherzelle ist schneller auslesbar als eine herkömmliche ferroelektrische Speicherzelle.
Die ferroelektrische Speicherzelle nach Figur 2 zeigt eine vorteilhafte Weiterbildung der erfindungsgemäßen ferroelek- trischen Speicherzelle nach Figur 1: Zwischen den beiden e- lektrisch leitenden Bereichen 1, 2 und der ferroelektrischen Tunnelschicht FeTL ist noch jeweils eine Elektrode el angebracht. Diese dient einer verbesserten mechanischen und/oder elektrischen Verbindung der ferroelektrischen Tunnelschicht FeTL und einem jeweiligen der beiden elektrisch leitenden Bereiche 1, 2. Als Materialien für die Elektroden el eignen sich in der Regel alle auf dem Gebiet der Halbleitertechnik üblichen elektrisch leitenden Materialien wie Metalle, Metall-Legierungen und elektrisch leitende Halbleiter- Materialien wie Polysilizium oder Polysilizide. Die in Figur 3 dargestellte ferroelektrische Speicherzelle ist gegenüber der ferroelektrischen Speicherzelle nach Figur 2 nochmals weitergebildet: Zwischen dem zweiten elektrisch leitenden Bereich 2 und der ihr zugeordneten Elektrode el ist eine Diode D angeordnet. Die Diode D kann als pn-Übergang, z. B. als sogenannter Schottky-Übergang, ausgebildet sein. Sie kann aber auch durch Übereinanderstapeln mehrerer ferroelekt- rischer Materialien gebildet sein, die voneinander verschiedene Werte für die Austrittsarbeit aufweisen. Ein Anbringen der Diode D verhindert ein ansonsten mögliches Auftreten von parasitären Leckströmen durch benachbarte ferroelektrische Speicherzellen hindurch: eine solche Diode D definiert die Durchlassrichtung (und somit auch die Sperrichtung) für einen Strom durch die Speicherzelle, so dass durch geeignete Wahl der Sperrichtung ansonsten gegebenenfalls auftretende Ströme durch aneinander angrenzende Speicherzellen verhindert werden können.
Den in den Figuren 1, 2 und 3 dargestellten Ausbildungen der ersten Ausführungsform der erfindungsgemäßen Speicherzelle ist gemeinsam, dass sich mehrere erfindungsgemäße Speicherzellen übereinander gestapelt anordnen lassen, so dass sich ein damit gebildeter integrierter Halbleiterspeicher entsprechend flächensparend aufbauen lässt.
Figur 4 zeigt eine zweite Ausführungsform der erfindungsgemäßen ferroelektrischen Speicherzelle. Beispielsweise im Bereich eines Halbleitersubstrats SUB bzw. im Bereich von Isolierschichten Ox sind ein Transistor T und eine erfindungsge- mäße ferroelektrische Speicherzelle angeordnet. Der Transistor T wirkt als Adressierelement für die Speicherzelle entsprechend dem Auswahltransistor einer üblichen, dynamischen Halbleiterspeicherzelle von 1-Transistor/l-Kondensator-Typ. Die ferroelektrische Speicherzelle ist, entsprechend der Aus- führungsform nach Figur 2, gebildet aus der ferroelektrischen Tunnelschicht FeTL, den beiden elektrisch leitenden Bereichen 1 und 2 sowie zwei Elektroden el. Der eine elektrisch leiten- de Bereich 1 ist im Betrieb mit einem gegebenen elektrischen Potential verbunden. Der andere elektrisch leitende Bereich 2 ist gleichzeitig Source des Transistors T. Die Drain des Transistors T ist Teil einer z. B. als 'Diffusionsbahn ausge- bildeten Bitleitung BL eines die ferroelektrische Speicherzelle enthaltenden integrierten Halbleiterspeichers. Entsprechend dient ein Abschnitt einer Wortleitung WL des integrierten Halbleiterspeichers als Gate des Transistors T. Die in Figur 4 dargestellten Bereiche des Substrats SUB und der Iso- lierschichten Ox und deren Ausführung und Anordnung sind als solche dem Fachmann auf dem Gebiet integrierter Schaltkreise, insbesondere auf dem Gebiet integrierter Halbleiterspeicher, bestens bekannt; sie sind deshalb nur rein schematisch angedeutet. Auch die Ausführungsformen bzw. Ausgestaltungen der erfindungsgemäßen Speicherzellen nach den Figuren 1 bis 3 sowie nach den noch zu beschreibenden Figuren 5 und 6 sind in Bereichen von Substrat und Isolierschichten angeordnet; aus Gründen der Übersichtlichkeit ist dies jedoch dort nicht dargestellt bzw. lediglich durch entsprechende Bezugszeichen an- gedeutet.
Figur 5 zeigt eine vorteilhafte Ausgestaltung der ferroelektrischen Speicherzelle nach Figur 4: Dabei ist die Bitleitung BL des integrierten Halbleiterspeichers oberhalb von Transis- tor T und. ferroelektrischer Speicherzelle geführt. Die Drain Dn des Transistors T ist dabei mit der Bitleitung BL über ein elektrisch kontaktierendes Element Pl, üblicherweise als „Plug" bezeichnet, verbunden.
Eine weitere vorteilhafte Ausgestaltung der zweiten Ausführungsform der ferroelektrischen Speicherzelle zeigt Figur 6: Dabei ist zum Einen die Drain Dn des Transistors T, entsprechend der Ausgestaltung nach Figur 5, über das elektrisch kontaktierende Element Pl mit der Bitleitung BL verbunden. Zum Anderen ist aber auch die Source des Transistors T als zweiter elektrisch leitender Bereich 2 der erfindungsgemäßen ferroelektrischen Speicherzelle über ein weiteres, ebenfalls elektrisch kontaktierendes Element P2 mit einer der Elektroden el der ferroelektrischen Speicherzelle verbunden.
Als ferroelektrische Tunnelschichten FeTL kommen die bekann- ten ferroelektrischen Materialien in Frage wie z. B. Oxide von Verbindungen aus Blei, Lanthan, Zirkon, Titan, Zink, Ni- ob, Barium, Strontium, Germanium, Tantal und so weiter. Dem Fachmann auf dem Gebiet ferroelektrischer Materialien sind die entsprechenden Verbindungen als solche geläufig. Die e- lektrisch leitenden Bereiche 1, 2 können aus Metall, aus Po- lysilizium oder, allgemein, auch aus Suiziden aufgebaut sein. Als Materialien für die Elektroden el kommen Schichten aus Strontium-Ruthenium-Oxid, Lanthan-Calzium-X-Oxid und Lan- than-Strontium-X-Oxid in Frage, wobei „X" für eines der Ele- mente Kupfer, Kobalt und Mangan steht. Es sind aber auch supraleitende Materialien wie Yttrium-Barium-Kupfer-Oxid u. ä. möglich, die eine Perowskit-Struktur aufweisen, sowie Materialien wie Platin, Iridium, Ruthenium, oder deren Oxide oder Kombinationen davon. Es sind sogar halbleitende Materialien wie Polysilizium oder Suizide möglich.
Günstig ist es, wenn die ferroelektrische Tunnelschicht FeTL max. 15 nm dick ist.

Claims

Patentansprüche
1. Ferroelektrische Speicherzelle, dadurch gekennzeichnet, dass eine ferroelektrische Tunnelschicht (FeTL) zusammen mit einem ersten elektrisch leitenden Bereich (1) und mit einem zweiten elektrisch leitenden Bereich (2) die ferroelektrische Speicherzelle bildet, wobei die ferroelektrische Tunnelschicht (FeTL) zwischen den beiden elektrisch leitenden Be- reichen (1, 2) angeordnet ist.
2. Ferroelektrische Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, dass der erste elektrisch leitende Bereich (1) Teil einer Wortleitung (WL) eines integrierten Halbleiterspeichers ist.
3. Ferroelektrische Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der zweite elektrisch leitende Bereich (2) Teil einer Bitleitung (BL) des integrierten Halbleiterspeichers ist.
4. Ferroelektrische Speicherzelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen der ferroelektrischen Tunnelschicht (FeTL) und wenigstens einem (1; 2) der beiden elektrisch leitenden Bereiche (1, 2) eine Elektrode (el) angeordnet ist.
5. Ferroelektrische Speicherzelle nach einem der vorhergehen- den Ansprüche, dadurch gekennzeichnet, dass zwischen der ferroelektrischen Tunnelschicht (FeTL) und einem der beiden elektrisch leitenden Bereiche (1, 2) eine Diode (D) angeordnet ist.
6. Ferroelektrische Speicherzelle nach Anspruch 5 , d a d u r c h g e k e n z e i c h n e t , dass die Diode (D) als Schottky-Übergang ausgebildet ist.
7. Ferroelektrische Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, dass die Diode (D) durch Übereinanderstapeln von wenigstens zwei ferroelektrischen Schichten (Fl, F2) gebildet ist, die voneinander verschiedene Werte für die Austrittsarbeit aufweisen.
8. Ferroelektrische Speicherzelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeic net, dass sie weiterhin einen Transistor (T) aufweist, dessen eine den Transistorkanal begrenzende Elektrode der zweite elek- trisch leitende Bereich (2) der ferroelektrischen Speicherzelle ist, dessen andere den Transistorkanal begrenzende E- lektrode entweder Teil einer Bitleitung (BL) eines Halbleiterspeichers vom ferroelektrischen Typ ist oder mit einer solchen elektrisch leitend verbunden ist, und deren Gate- Elektrode entweder Teil einer Wortleitung (WL) eines Halbleiterspeichers oder mit einer solchen elektrisch leitend verbunden ist.
9. Ferroelektrische Speicherzelle nach einem der vorhergehen- den Ansprüche, dadurch gekennzeichnet, dass die ferroelektrische Tunnelschicht (FeTL) maximal 15 nm dick ist.
10. Verfahren zum Betreiben einer ferroelektrischen Speicherzelle, dadurch gekennzeichnet, dass an die ferroelektrische Speicherzelle, die eine ferroelektrische Tunnelschicht (FeTL) aufweist, eine Lesespannung angelegt wird, die maximal halb so groß ist wie eine Spannung, bei deren Anlegen sich eine remanente Polarisation einzustellen beginnt.
11. Verwenden einer ferroelektrischen Tunnelschicht (FeTL), die von zwei elektrisch leitenden Bereichen (1, 2) umgeben ist, dadurch gekennzeichnet, dass die ferroelektrische Tunnelschicht (FeTL) samt der beiden elektrisch leitenden Bereiche (1, 2) als ferroelektrische Speicherzelle verwendet werden.
PCT/DE2003/003583 2002-10-29 2003-10-29 Ferroelektrische speicherzelle WO2004040647A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10250357A DE10250357A1 (de) 2002-10-29 2002-10-29 Ferroelektrische Speicherzelle
DE10250357.5 2002-10-29

Publications (2)

Publication Number Publication Date
WO2004040647A1 WO2004040647A1 (de) 2004-05-13
WO2004040647A9 true WO2004040647A9 (de) 2004-10-21

Family

ID=32114923

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/003583 WO2004040647A1 (de) 2002-10-29 2003-10-29 Ferroelektrische speicherzelle

Country Status (3)

Country Link
DE (1) DE10250357A1 (de)
TW (1) TW200411901A (de)
WO (1) WO2004040647A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2946788B1 (fr) * 2009-06-11 2016-11-11 Thales Sa Dispositif a resistance ajustable.
US20160064391A1 (en) * 2014-08-26 2016-03-03 Qualcomm Incorporated Dynamic random access memory cell including a ferroelectric capacitor
US11910617B2 (en) 2020-05-28 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of forming the same
DE102020130975A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelektrische speichervorrichtung und verfahren zum bilden derselben

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1007865A3 (nl) * 1993-12-10 1995-11-07 Philips Electronics Nv Tunnel schakelelement met verschillende blijvende schakeltoestanden.
BE1007902A3 (nl) * 1993-12-23 1995-11-14 Philips Electronics Nv Schakelelement met geheugen voorzien van schottky tunnelbarriere.
US5524092A (en) * 1995-02-17 1996-06-04 Park; Jea K. Multilayered ferroelectric-semiconductor memory-device
JP2000323669A (ja) * 1999-03-10 2000-11-24 Sanyo Electric Co Ltd 半導体不揮発メモリ素子
DE10059357A1 (de) * 2000-11-29 2002-06-13 Forschungszentrum Juelich Gmbh Verfahren zur Erzeugung eines Tunnelkontaktes sowie Vorrichtung umfassend Mittel zur Erzeugung eines Tunnelkontaktes
KR100410716B1 (ko) * 2001-03-07 2003-12-18 주식회사 하이닉스반도체 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
DE10250357A1 (de) 2004-05-19
TW200411901A (en) 2004-07-01
WO2004040647A1 (de) 2004-05-13

Similar Documents

Publication Publication Date Title
DE4118847C2 (de)
EP0160720B1 (de) Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate
DE19830569C1 (de) FeRAM-Anordnung
DE60217463T2 (de) Nichtflüchtige ferroelektrische Zweitransistor-Speicherzelle
DE3602887A1 (de) Nichtfluechtiger elektronischer speicher
DE602004010744T2 (de) Aufzeichnungsverfahren zur Vermeidung von unnötigem Anlegen einer Spannung an ein Speicherelement
DE19832994C2 (de) Ferroelektrische Speicheranordnung
DE102005045312A1 (de) Halbleiterspeicher mit flüchtigen und nichtflüchtigen Speicherzellen
DE69929409T2 (de) Speicherzelle mit kapazitiver Last
EP1097458B1 (de) Speicheranordnung aus einer vielzahl von resistiven ferroelektrischen speicherzellen
WO2006029594A1 (de) Halbleiterspeicherbauelement
DE19929656B4 (de) Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung
DE19947117B4 (de) Ferroelektrischer Transistor und dessen Verwendung in einer Speicherzellenanordnung
EP1344222B1 (de) Verfahren zum auslesen und speichern eines zustandes aus einem oder in einen ferroelektrischen transistor einer speicherzelle und speichermatrix
EP1126471B1 (de) Verfahren zum Auslesen oder Speichern eines Zustandes aus einem oder in einen ferroelektrischen Transistor einer Speicherzelle und Speichermatrix
WO2004040647A9 (de) Ferroelektrische speicherzelle
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
DE19832993C1 (de) Resistive ferroelektrische Speicherzelle
DE10207980C1 (de) Floating-Gate-Speicherzelle, Floating-Gate-Speicheranordnung, Schaltkreis-Anordnung und Verfahren zum Herstellen einer Floating-Gate-Speicherzelle
DE19832991C2 (de) Speicheranordnung aus einer Vielzahl von resistiven ferroelektrischen Speicherzellen
EP1342243B1 (de) Speichereinrichtung und verfahren zu deren betrieb
DE10059181C2 (de) Integrierter magnetoresistiver Halbleiterspeicher und Herstellungsverfahren dafür
DE2842545C2 (de) Halbleiterspeicher mit Depletion-Varaktoren als Speicherkondensatoren
DE19946884A1 (de) Eprom-Struktur für Halbleiterspeicher
DE10336397B4 (de) Vorrichtung zum Speichern digitaler Daten

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB IE IT NL

121 Ep: the epo has been informed by wipo that ep was designated in this application
COP Corrected version of pamphlet

Free format text: PUBLISHED INTERNATIONAL SEARCH REPORT (2 PAGES) REPLACED BY CORRECT INTERNATIONAL SEARCH REPORT (6 PAGES)

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP