WO2004040591A1 - 固定ネットワーク抵抗器 - Google Patents

固定ネットワーク抵抗器 Download PDF

Info

Publication number
WO2004040591A1
WO2004040591A1 PCT/JP2003/013749 JP0313749W WO2004040591A1 WO 2004040591 A1 WO2004040591 A1 WO 2004040591A1 JP 0313749 W JP0313749 W JP 0313749W WO 2004040591 A1 WO2004040591 A1 WO 2004040591A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating substrate
longitudinal side
terminal electrode
terminal electrodes
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/013749
Other languages
English (en)
French (fr)
Inventor
Takahiro Kuriyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002317591A external-priority patent/JP2004153074A/ja
Priority claimed from JP2003318684A external-priority patent/JP2005086105A/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to AU2003275693A priority Critical patent/AU2003275693A1/en
Priority to US10/533,035 priority patent/US7227443B2/en
Publication of WO2004040591A1 publication Critical patent/WO2004040591A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/16Resistor networks not otherwise provided for
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C13/00Resistors not provided for elsewhere
    • H01C13/02Structural combinations of resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09172Notches between edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10045Mounted network component having plural terminals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention at least three or more resistive films are arranged side by side on an upper surface of one rectangular insulating substrate, and solder connection terminals for each of the resistive films are formed on a longitudinal side surface of the insulating substrate.
  • the present invention relates to a fixed network resistor for surface mounting formed with electrodes.
  • resistive films 2 ′ are formed on the upper surface of an insulating substrate 1 ′ having a rectangular shape having a length dimension L and a width dimension W as viewed from the side, while forming the four resistive films 2 ′ side by side in the longitudinal direction of the insulating substrate 1 ′.
  • terminal electrodes 4 ′ By forming terminal electrodes 4 ′ at both ends of each of the resistance films 2 ′ on both longitudinal side surfaces 3 ′, the surface of each of the terminal electrodes 4 ′ is soldered to a printed circuit board or the like. It is configured to be implemented.
  • a concave portion 5 ′ is provided in a portion between the terminal electrodes 4 ′ in both longitudinal side surfaces 3 ′ of the insulating substrate 1 ′, so that the two longitudinal side surfaces 3 ′ are formed.
  • the terminal electrodes 4 ′ are configured so as to be reliably separated from each other by the recesses 5 ′. See, for example, Japanese Patent Publication No. 8123).
  • a cover coat 7 ′ made of glass or the like is formed so as to cover each of the resistance films 2 ′.
  • each terminal electrode 4 ′ with respect to both longitudinal side surfaces 3 ′ of the insulating substrate 1 ′, When forming by applying and drying or firing a conductive paste, each terminal electrode
  • the rate of occurrence of connection within the recess 5 ′ of the conductive paste between adjacent ones is low.
  • a width dimension A ′ of a portion 6 ′ (hereinafter, referred to as a terminal electrode forming portion) forming each of the terminal electrodes 4 ′ between the concave portions 5 ′ is set to about 0.6 XP.
  • the dimension C ′ is made substantially equal to the width A ′ of the terminal electrode forming portion 6 ′.
  • the electrodes 4 ' there is a great possibility that solder bridges are generated between the terminal electrodes 4' adjacent to each other across the recessed portion 5 'such that the solder is connected in a state of extending in a thread shape.
  • X 0.4 about 0.16 mm, which is even smaller.
  • the width dimension W at 1 ′ is 0.6 mm
  • the ratio of the depth dimension C ′ to the width dimension W at the insulating substrate 1 ′ increases, so that the insulating substrate 1 ′ has the concave portion 5 ′. Cracks often occur at the location of
  • the protrusion length at the terminal electrode forming part 6 ′ located between the recesses 5 ′ becomes larger, so that the terminal electrode forming part 6 ′ 'Will be chipped or broken frequently.
  • the conductive paste When forming a terminal electrode 4 ′ by applying a conductive paste to the terminal electrode forming portion 6 ′ located between 5 ′, the conductive paste is placed in the recess 5 ′. It is likely to drop into and be connected to each other.
  • An object of the present invention is to provide a fixed network resistor that solves these problems.
  • At least three resistive films are formed at appropriate intervals in the longitudinal direction of the insulating substrate on an upper surface of the insulating substrate which has a rectangular shape in a plan view.
  • a terminal electrode for each of the resistance films is formed, and a concave portion is provided in a portion between the terminal electrodes.
  • a pitch of the terminal electrode along the longitudinal side surface is 0.5 mm.
  • the width dimension along each of the longitudinal side surfaces in each of the concave portions is set to 0.44 to 0.48 times the interval pitch in each of the terminal electrodes.
  • the width dimension along the longitudinal side surface in the terminal electrode forming portion between the recessed portions is set to 0.56 to 0.52 times the interval pitch between the terminal electrodes.
  • Network In order to eliminate the occurrence of solder ridges between adjacent terminal electrodes across the recess during soldering of the device, the width of the width between the recesses between the terminal electrodes Should be larger than the width of the terminal electrode forming portion on the insulating substrate. However, if the width of the concave portion is made larger than the width of the terminal electrode forming portion in a state where the pitch between the terminal electrodes is not increased, the width of the terminal electrode forming portion becomes narrower. (4) The strength of the terminal electrode forming portion is reduced, and a defect such as a chip or a crack is generated in this portion.
  • the present inventor conducted an experiment on the relationship between the width dimension in the terminal electrode forming portion and the width dimension in the concave portion in a state where the pitch between the terminal electrodes was kept constant. Is set to 0.44 to 0.48 times the interval pitch, while the width dimension of the terminal electrode forming portion between the recesses is set to 0.56 to 0.5 of the interval pitch. It was found that it is preferable to set it to twice.
  • the interval pitch in each of the resistance films is increased.
  • soldering can be surely prevented from occurring in the terminal electrode forming portion, such as chipping or cracking.
  • generation of a solder bridge can be significantly reduced between the terminal electrodes on both sides of the concave groove.
  • At least three resistance films are formed at appropriate intervals in the longitudinal direction of the insulating substrate on the upper surface of the insulating substrate which is rectangular in plan view, while the longitudinal side surface of the insulating substrate is A terminal electrode for each of the resistance films is formed, a recess is provided in a portion between the terminal electrodes, and a pitch between the terminal electrodes along the longitudinal side surface is 0.4. mm, the width of the recess along the longitudinal side surface of the insulating substrate is 0.525 to 0.625 times the interval pitch of the terminal electrodes. In the insulating substrate, the width dimension of the terminal electrode forming portion between the recesses on the longitudinal side surface is set to 0.475 to 0.375 times the interval pitch of the terminal electrodes. The feature is.
  • the width of the concave portion along the longitudinal side surface of the insulating substrate is 0.19 to 0.15 mm. Therefore, as described in detail in the following embodiments, as described above, the effect that the conditions (a), (b), and (c) required for the fixed network resistor can be simultaneously satisfied. Having.
  • the width of the recess along the longitudinal side surface of the insulating substrate is set to 0.55 to 0.62 of the interval pitch in each of the terminal electrodes.
  • the width dimension of the terminal electrode forming portion between the recesses on the longitudinal side surface of the insulating substrate is set to 0.475 to 0.375 times the pitch of the terminal electrodes.
  • the depth dimension from the longitudinal side surface of the insulating substrate in the concave portion is 0.077 to 0.12 mm, and in addition to the conditions (a), (b), and (c), Has the effect of simultaneously satisfying the condition (d).
  • FIG. 1 is a perspective view showing a first embodiment of the present invention.
  • FIG. 2 is a plan view showing the first embodiment.
  • FIG. 3 is an enlarged cross-sectional view taken along the line II-II of FIG.
  • FIG. 4 is a perspective view showing an insulating substrate used in the first embodiment.
  • FIG. 5 is a perspective view showing the first embodiment of the present invention.
  • FIG. 6 is a perspective view showing an insulating substrate used in the second embodiment.
  • FIG. 7 is a perspective view showing a third embodiment of the present invention.
  • FIG. 8 is a perspective view showing an insulating substrate used in the fourth embodiment of the present invention.
  • FIG. 9 is a plan view showing a fifth embodiment of the present invention.
  • FIG. 10 is an enlarged sectional view taken along line XX of FIG.
  • FIG. 11 is a perspective view showing an insulating substrate used in the fifth embodiment.
  • FIG. 12 is a perspective view showing a conventional fixed network resistor.
  • FIG. 13 is a plan view of the conventional fixed network resistor.
  • FIG. 14 is a perspective view showing an insulating substrate in the conventional fixed network resistor.
  • 1 to 4 show a first embodiment.
  • reference numeral 1 denotes a ceramic insulating substrate having a rectangular shape having a length of 2.0 mm and a width W of 1.0 mm in plan view.
  • resistive films 2 are formed side by side in the longitudinal direction of the insulating substrate 1.
  • a recess 5 is provided in a portion between the terminal electrodes 4 on both left and right longitudinal side surfaces 3 of the insulating substrate 1.
  • Each of the terminal electrodes 4 also extends to the lower surface of the insulating substrate 1.
  • a force bar coat 7 made of glass or the like covers each of the resistance films 2. Is formed.
  • the width A at each terminal electrode forming portion 6 is less than 0.52 XP-0.26 mm, and the width B at the concave portion 5 is less than 0.5.
  • 4.8 XP 0.24 mm, the frequency of occurrence of chipping or cracking in the terminal electrode forming portions 6 increased.
  • FIG. 5 and FIG. 6 show a second embodiment.
  • FIG. 7 shows a third embodiment.
  • a fixed network resistor having a pitch P of each terminal electrode of 0.5 mm is used for a fixed network resistor of the left and right longitudinal side surfaces 2 3, 2 3 ′ on an insulating substrate 2 ⁇ .
  • a concave portion 25 is provided between the individual terminal electrodes 24, while the other longitudinal side surface 2 3 ′ of the left and right long side surfaces 2 3, 2 3 ′ of the insulating substrate 21 is provided with the four Conductor pattern to the other end of resistive film 22 At least one common terminal electrode 24 'electrically connected through a pin 28, and a force bar coat 27 formed on the upper surface of the insulating substrate 21. is there.
  • ( 0.5 2 to 0.56) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ 2 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • a dummy terminal electrode 24 ′′ and a concave portion 25 ′ corresponding to the dummy terminal electrode 24 ′ are formed on the other long side surface 23 ′ of the insulating substrate 21.
  • the present invention is not limited to a triple or quadruple fixed network resistor in which three or four resistive films are provided on one insulating substrate as in each of the above-described embodiments. It goes without saying that the present invention can be applied to a multiple fixed network resistor provided with the above-described resistance film.
  • FIG. 8 shows a fourth embodiment of the present invention.
  • the length L is set to 3.8 mm and the width W is set to 1.6 mm.
  • soldering to a printed circuit board or the like it is possible to reliably reduce the generation of solder bridges between the terminal electrodes adjacent to each other across the recess 35. is there.
  • This embodiment is a case where the present invention is applied to a quadruple fixed network resistor in which a pitch P between terminals is set to 0.4 mm.
  • reference numeral 41 denotes a length dimension L of 1.39 mm and a width dimension in plan view.
  • a ceramic insulating substrate with W of 0.6 mm is shown.
  • Terminal electrodes 44 electrically connected to both ends of each of the resistive films 42 are provided on longitudinal sides 43 on both left and right sides of the insulating substrate 41 along the longitudinal direction of the insulating substrate 41. It is formed with a pitch of 4 mm.
  • a portion between the terminal electrodes 44 of the left and right longitudinal side surfaces 43 of the insulating substrate 41 has a width dimension B along the longitudinal side surface 43 and an appropriate depth from the longitudinal side surface 43.
  • a recess 45 of dimension C is provided.
  • a terminal electrode forming portion 46 having a width dimension A is provided along the longitudinal side surface 43 at a portion between the concave portions 45 of the both longitudinal side surfaces 43, and the terminal electrode 44 A part is formed in the terminal electrode forming part 46.
  • the terminal electrodes 44 also extend to the lower surface of the insulating substrate 41, and a cover coat 47 made of glass or the like is provided on the upper surface of the insulating substrate 41. Is formed so as to cover the entirety of.
  • each terminal electrode forming portion 46 between the concave portions 45 in the left and right longitudinal side surfaces 43 of the insulating substrate 41 is set to 0.19 to 0.15 mm.
  • A P x (0.475 to 0.375)
  • B P x (0.525 to 0.625).
  • the terminal electrodes 44 when mounting the printed circuit board or the like by soldering, of the terminal electrodes 44, the terminal electrodes 44 adjacent to each other with the concave portion 45 interposed therebetween.
  • the rate at which solder bridges are generated during the above process is set such that the width B is 0.2 O mm or more when the width B in each of the recesses 45 is 0.20 mm.
  • the width B can be reduced to about 1/10 or less of the case where the width B is less than 0.2 mm.
  • the conductive paste is formed in the concave portion 45.
  • the rate of occurrence of drooping and connection to each other is as follows: when the depth dimension C in each of the recesses 45 is about 0.077 mm, the depth dimension C is 0.07.
  • the width C can be reduced to about ⁇ fraction (1/0) ⁇ or less when the width C is set to less than 0.077 mm.
  • the rate at which solder bridges are generated between the terminal electrodes 44 can be reduced by increasing the width B of the concave portion 45, when the width B is increased, the terminal Conversely, the width dimension A in the electrode forming portion 46 is small, and the rate at which the connection of the conductive base occurs between the terminal electrodes 44 is the same as that in the concave portion 45.
  • the depth dimension C when the depth dimension C is increased, the length of the terminal electrode formation section 46 increases, so that the terminal electrode formation section 46 increases. Since the terminal electrode forming portion 46 has an elongated shape, the rate of occurrence of chipping or breakage in the terminal electrode forming portion 46 becomes high.
  • the present inventor conducted an experiment on the relationship between the width dimension A in the terminal electrode forming part 46 and the depth dimension C in the concave part 45.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

 絶縁基板の上面に抵抗膜の複数個を並べて形成し、前記絶縁基板の長手側面に、前記各抵抗膜に対する端子電極を長手側面に沿って所定の間隔ピッチで形成するとともに、各端子電極の間に凹み部を設けて成る固定ネットワーク抵抗器において、前記凹み部における長手側面に沿った幅寸法を、前記間隔ピッチの0.44~0.48倍にするか、或いは、0.525~0.625倍にすることにより、半田付け実装のときに前記各端子電極間に半田ブリッジが発生する率、及び、前記長手側面のうち前記各凹み部の間における端子電極形成部に欠けが発生する率を低くする。

Description

曰月 糸田 » 固定ネッ 卜ワーク抵抗器
[発明の属する技術分野]
本発明は、 長方形にした一つの絶縁基板の上面に、 少なくとも三つ以上の抵抗 膜を並べて形成する一方、 前記絶縁基板の長手側面に、 前記各抵抗膜の各々に対 する半田接続用の端子電極を形成して成る表面実装用固定ネッ 卜ワーク抵抗器に 関するものである。
[従来の技術]
従来、 この種の固定ネッ 卜ワーク抵抗器のうち、 例えば、 四つの抵抗膜を備え て成る四連式の固定ネッ 卜ワーク抵抗器においては、 図 1 2〜図 1 4に示すよう に、 平面視において長さ寸法 Lで幅寸法 Wの長方形にした絶縁基板 1 ' の上面に 四つの抵抗膜 2 ' を、 当該絶縁基板 1 ' の長手方向に並べて形成する一方、 前記 絶縁基板 1 ' における左右両長手側面 3 ' に、 前記各抵抗膜 2 ' の各々の両端に 対する端子電極 4 ' を形成することにより、 プリン ト基板等に対して、 この各端 子電極 4 ' の半田付けにて表面実装するという構成にしている。
.これに加えて、 従来は、 前記絶縁基板 1 ' における両長手側面 3 ' のうち前記 各端子電極 4 ' 間の部分に凹み部 5 ' を設けることによリ、 前記両長手側面 3 ' に対して各端子電極 4 ' を形成するときにおいて、 この各端子電極 4 ' の相互間 を、 前記各凹み部 5 ' にて確実に分断するように構成している (例えば、 特公昭 6 - 1 8 1 2 3号公報等を参照) 。 なお、 前記絶縁基板 1 ' の上面には、 ガラス 等によるカバ一コ一 卜 7 ' が、 前記各抵抗膜 2 ' を覆うように形成されている。 ところで、 前記した構成の固定ネッ トワーク抵抗器においては、
( a) . この固定ネッ トワーク抵抗器を、 プリン ト基板等に対して半田付けにて 実装するときにおいて、 前記各抵抗膜 2 ' の両端に対する各端子電極 4 ' のうち 相隣接する相互間に、 半田プリ ッジが発生することの率が低く。
( b ) . 前記絶縁基板 1 ' における両長手側面 3 ' に対して各端子電極 4 ' を、 導電性ペース 卜の塗布及び乾燥又は焼成にて形成するときにおいて、 各端子電極
4 ' のうち相隣接する相互間に、 導電性ペース 卜の前記凹み部 5 ' 内での繋がり が発生することの率が低く。
( c ) . 前記絶縁基板 1 ' の長手側面 3 ' のうち前記各凹み部 5 ' 間における端 子電極形成部 6 ' に、 欠け又は折れが発生することの率が低く。
( d ) . 前記絶縁基板 1 ' が、 前記各凹み部 5 ' の部分から割れることの発生率 が低く。 なるように構成にすることが必要である。
これに対し、 従来の固定ネッ トワーク抵抗器においては、 前記各端子電極 4 ' における絶縁基板 1 ' の長手側面 3 ' に沿った間隔ピッチを Pとした場合に、 前 記長手側面 3 ' のうち前記各凹み部 5 ' の間で前記各端子電極 4 ' を形成する部 分 6 ' (以下、 端子電極形成部と称する) における幅寸法 A' を、 =約 0 . 6 X Pにする一方、 前記各凹み部 5 ' における絶縁基板 1 ' の長手方向 3 ' に沿 つた幅寸法 B ' を、 B ' =約 0 . 4 X Pにし、 更に、 前記各凹み部 5 ' における 長手方向 3 ' からの深さ寸法 C ' を、 前記端子電極形成部 6 ' における幅寸法 A ' と略等しくするという構成にしている。
このような構成であるために、 以下に述べるような問題があった。
すなわち、 前記凹み部 5 ' における幅寸法 B ' は、 前記各端子電極 4 ' の間隔 ピッチ Pが 0 . 5 m mに規格されているサイズの固定ネッ 卜ワーク抵抗器におい て、 B ' = 0 . 4 x 0 . 5 =約 0 . 2 m mになるというように、 小さいから、 こ の固定ネッ トワークチップ抵抗器を、 プリン ト基板等に対して半田付けにて表面 実装するときにおいて、 前記各端子電極 4 ' のうち凹み部 5 ' を挟んで隣接する 端子電極 4 ' の間に、 半田が糸状に延びた状態で繋がるというように半田ブリ ツ ジが発生するおそれが大きい。
特に、 前記各端子電極 4 ' の間隔ピッチ Pが 0 . 4 m mに規格されているサイ ズの固定ネッ トワーク抵抗器において、 前記凹み部 5 ' における幅寸法 B ' は、 B ' = 0 . 4 X 0 . 4 =約 0 . 1 6 m mになるというように、 更に小さくなるか ら、 半田付け実装に際して、 各端子電極 4 ' のうち相隣接する相互間に半田プリ ッジが発生する率は著しく高くなるのである。
これに加えて、 前記間隔ピッチ Pが 0 . 4 m mに規格されているサイズの固定 ネッ トワーク抵抗器においては、 その各凹み部 5 ' における深さ寸法 C ' も、 C ' = 0 . 2 4 m mにもなリ、 前記間隔ピッチ Pが 0 . 4 m mサイズでは絶縁基板
1 ' における幅寸法 Wが 0 . 6 m mであることから、 前記深さ寸法 C ' の絶縁基 板 1 ' における幅寸法 Wに対する割合が大きくなるから、 絶縁基板 1 ' が、 前記 凹み部 5 ' の箇所において割れることが多発するのでぁリ、 しかも、 前記凹み部
5 ' における深さ寸法 C ' が深くなることで、 この各凹み部 5 ' の間に位置して いる前記端子電極形成部 6 ' における突出長さ寸法が大きくなるから、 この端子 電極形成部 6 ' の部分に、 欠け又は折れが多発することになる。
—方、 前記凹み部 5 ' における深さ寸法 C ' を浅くすることは、 この各凹み部
5 ' の間に位置している端子電極形成部 6 ' に、 これに導電性ペース トを塗布す ることで端子電極 4 ' を形成するときにおいて、 導電性ペース 卜が前記凹み部 5 ' 内に垂れ込んで、 互いに繋がることが多発することになる。
本発明は、 これらの問題を解消した固定ネッ トワーク抵抗器を提供することを 技術的課題とするものである。
[発明の開示]
本発明における第〗 の局面は、 平面視で長方形にした絶縁基板の上面に、 少な くとも三つの抵抗膜が絶縁基板の長手方向に適宜間隔ピツチで形成される一方、 前記絶縁基板における長手側面に、 前記各抵抗膜に対する端子電極が形成される とともに、 この端子電極間の部分に凹み部が設けられており、 更に、 前記各端子 電極の前記長手側面に沿った間隔ピツチが 0 . 5 m m以上である固定ネッ トヮ一 ク抵抗器において、 前記各凹み部における前記長手側面に沿った幅寸法を、 前記 各端子電極における間隔ピッチの 0 . 4 4 〜 0 . 4 8倍に設定する一方、 前記凹 み部間の端子電極形成部における前記長手側面に沿つた幅寸法を、 前記各端子電 極における間隔ピッチの 0 . 5 6 〜 0 . 5 2倍に設定することを特徴としている 固定ネッ トワーク抵抗器の半田付けに際して、 各端子電極のうち凹み部を挟ん で相隣接する端子電極の相互間に半田プリ ッジ発生することを無くするには、 こ の各端子電極間の凹み部における幅寸法を、 絶縁基板にお.ける端子電極形成部に おける幅寸法よリも大きくすれば良い。 しかし、 各端子電極における間隔ピッチを大きく しない状態のもとで、 凹み部 における幅寸法を、 端子電極形成部における幅寸法よリも大きくすれば、 前記端 子電極形成部における幅寸法が狭くなリ、 この端子電極形成部の強度が低下し、 この部分に、 欠け又は割れ等の欠損が発生することになる。
そこで、 本発明者は、 前記各端子電極における間隔ピッチを一定に保った状態 で、 前記端子電極形成部における幅寸法と、 前記凹み部における幅寸法との関係 について実験したところ、 前記各凹み部における幅寸法を、 前記間隔ピッチの 0 . 4 4〜 0 . 4 8倍に設定する一方、 前記各凹み部間の端子電極形成部における 幅寸法を、 前記間隔ピッチの 0 5 6〜 0 . 5 2倍に設定するのが好ましいことが 判った。
すなわち、 各凹み部間の端子電極形成部における幅寸法と、 各凹み部における 幅寸法とを、 前記したような寸法関係に構成することによリ、 前記各抵抗膜にお ける間隔ピッチを大きく、 ひいては、 絶縁基板を大型にすることのない状態のも とで、 前記端子電極形成部に欠け又は割れ等の欠損が発生するのを確実に防止す ることができるものでありながら、 半田付けに際して、 前記凹み溝を挟む両側の 端子電極の間に、 半田プリ ッジが発生することを大幅に低減できるという効果を 奏する。
本発明の第 2の局面は、 平面視で長方形にした絶縁基板の上面に、 少なくとも 三つの抵抗膜が絶縁基板の長手方向に適宜間隔ピツチで形成される一方、 前記絶 縁基板における長手側面に、 前記各抵抗膜に対する端子電極が形成されるととも に、 この端子電極間の部分に凹み部が設けられており、 更に、 前記各端子電極の 前記長手側面に沿った間隔ピッチが 0 . 4 m m以下である固定ネッ 卜ワーク抵抗 器において、 前記凹み部における前記絶縁基板の長手側面に沿った幅寸法を、 前 記各端子電極における間隔ピッチの 0 . 5 2 5〜 0 . 6 2 5倍に、 前記絶縁基板 における長手側面のうち前記各凹み部間の端子電極形成部における幅寸法を、 前 記各端子電極における間隔ピッチの 0 . 4 7 5〜 0 . 3 7 5倍に設定することを 特徴と している。
このように構成することによリ、 前記各端子電極における間隔ピッチが 0 . 4 m mであ.る場合には、 前記凹み部における前記絶縁基板の長手側面に沿つた幅寸 法は、 0 . 2 1 〜 0 . 2 5 mmに、 前記絶縁基板における長手側面のうち前記各 凹み部間の端子電極形成部における幅寸法は、 0 . 1 9〜 0 . 1 5 m mになるか ら、 詳しくは以下の実施の形態において説明するように、 前記したように固定ネ ッ 卜ワーク抵抗器に要求される ( a ) , ( b ) 及び ( c ) の条件を同時に充足で きる効果を有する。
また、 この第 2の局面においては、 前記したように、 前記凹み部における前記 絶縁基板の長手側面に沿った幅寸法を、 前記各端子電極における間隔ピツチの 0 . 5 2 5〜 0 . 6 2 5倍に、 前記絶縁基板における長手側面のうち前記各凹み部 間の端子電極形成部における幅寸法を、 前記各端子電極における間隔ピツチの 0 . 4 7 5〜 0 . 3 7 5倍にすることに加えて、 前記凹み部における前記絶縁基板 の長手側面からの深さ寸法を、 前記端子電極形成部における幅寸法の 0 . 5 1 2 〜 0 . 6 4 5倍に設定することによリ、 前記凹み部における前記絶縁基板の長手 側面からの深さ寸法は、 0 . 0 7 7〜 0 . 1 2 m mになるから、 前記 ( a ) , ( b ) , ( c ) の条件に加えて、 ( d ) の条件をも同時に充足できる効果を有する
[図面の簡単な説明]
図 1 は、 本発明の第 1 実施の形態を示す斜視図である。
図 2 は、 前記第 1 実施の形態を示す平面図である。
図 3 は、 図 2の I I I - I I I 視拡大断面図である。
図 4 は、 前記第 1 実施の形態に使用する絶縁基板を示す斜視図である。
図 5 は、 本発明の第 1実施の形態を示す斜視図である。
図 6 は、 前記第 2実施の形態に使用する絶縁基板を示す斜視図である。
図 7 は、 本発明の第 3実施の形態を示す斜視図である。
図 8 は、 本発明の第 4実施の形態に使用する絶縁基板を示す斜視図である。 図 9 は、 本発明の第 5実施の形態を示す平面図である。
図 1 0 は、 図 9の X— X視拡大断面図である。
図 1 1 は、 前記第 5実施の形態に使用する絶縁基板を示す斜視図である。
図 1 2 は、 従来の固定ネッ トワーク抵抗器を示す斜視図である。
図 1 3は、 前記従来の固定ネッ 卜ワーク抵抗器の平面図である。 図 1 4は、 前記従来の固定ネッ トワーク抵抗器における絶縁基板を示す斜視図 である。
[発明を実施するための最良の形態]
以下、 本発明の実施の形態を図面について説明する。
図 1 〜図 4 は、 第 1 実施の形態を示す。
この図において、 符号 1 は、 平面視で、 長さ寸法しを 2 . 0 m m、 幅寸法 Wを 1 . 0 m mの長方形にしたセラミ ック製の絶縁基板を示し、 この絶縁基板 1 の上 面には、 四つの抵抗膜 2が、 絶縁基板 1 の長手方向に並べて形成されている。 前記絶縁基板 1 における左右両側の長手側面 3 には、 前記各抵抗膜 2 の両端に 電気的に接続する端子電極 4が、 前記長手側面 3 に沿って P = 0 . 5 m mの間隔 ピッチで形成されている。 また、 前記絶縁基板 1 における左右両長手側面 3のう ち前記各端子電極 4間の部分には、 凹み部 5が設けられている。
なお、 前記各端子電極 4 は、 絶縁基板 1 における下面にも延びてぉリ、 また、 前記絶縁基板 1 の上面には、 ガラス等による力バーコ一 卜 7が、 前記各抵抗膜 2 を覆うように形成されている。
そして、 前記各凹み部 5 における前記長手側面 3 に沿った幅寸法 Bを、 B = 0 . 4 6 X P = 0 . 2 3 m mに構成する一方、 この各凹み部 5間において前記端子 電極 4を形成する部分 6、 つまリ、 各端子電極形成部 6 における前記長手側面 3 に沿った幅寸法 Aを、 A = 0 . 5 4 X P = 0 . 2 7 m mに構成する。
本発明者の実験によると、 前記した構成にすることによリ、 前記各端子電極形 成部 6 に、 欠け又は割れ等の欠損が発生することを、 従来の構成の場合によりも 大幅に低減できる一方、 プリン ト基板等に対して半田付けにて実装するときにお いて、 前記各端子電極 4のうち凹み部 5を挟んで隣接する端子電極 4の間に、 半 田ブリ ッジが発生することを、 従来の構成の場合によりも大幅に低減できるので あった。
また、 本発明者の実験によると、 前記各凹み部 5 における幅寸法 Bは、 B = ( 0 . 4 8 〜 0 . 4 4 ) X Pに設定する一方、 前記各端子電極形成部 6 における幅 寸法 Aは、 A = ( 0 . 5 2 〜 0 . 5 6 ) X Pに設定することが好ましかった。 すなわち、 前記各端子電極形成部 6 における幅寸法 Aが 0 . 5 6 X P = 0 . 2 8 m mを越え、 前記凹み部 5における幅寸法 Bが 0. 4 4 X P= 0. 2 2 mm未 満である場合には、 前記凹み部 5を挟んで隣接する端子電極 4の間に半田プリ ッ ジが発生する頻度が高くなるのであり、 また、 前記各端子電極形成部 6における 幅寸法 Aが 0. 5 2 X P - 0. 2 6 mm未満で、 前記凹み部 5における幅寸法 B か 0. 4 8 X P= 0. 2 4 m mを越える場合には、 前記各端子電極形成部 6に欠 け又は割れ等の欠損が発生する頻度が高くなるのであつた。
次に、 図 5及び図 6は、 第 2実施の形態を示す。
この第 2実施の形態は、 平面視で長方形にした一つの絶縁基板 1 1 に、 三つの 抵抗膜 1 2を並べて形成する一方、 前記絶縁基板 1 1 における左右両長手側面 1 3に、 前記各抵抗膜 1 2の両端に対する端子電極〗 4を、 前記長手側面 3に沿つ て P = 0. 5 mmの間隔ピッチで形成するとともに、 この各端子電極 1 4の間に 凹み部 1 5を設け、 更に、 前記絶縁基板 1 1 の上面に、 カバーコー ト 1 7を形成 して成る三連式の固定ネッ トワーク抵抗器にした場合である。
この場合においても、 前記各凹み部 1 5間の端子電極形成部 1 6における長手 側面 1 3に沿った幅寸法 Aを、 A= ( 0. 5 2〜 0. 5 6 ) x Pに設定する一方 、 前記各凹み部 1 5における長手側面 1 3に沿った幅寸法 Bを、 B = ( 0. 4 8 〜 0. 4 4 ) X Pに設定することによリ、 前記と同様に、 前記各端子電極形成部 1 6に、 欠け又は割れ等の欠損が発生することを確実に低減できる一方、 プリン ト基板等に対して半田付けにて実装するときにおいて、 前記凹み部 1 5を挟んで 隣接する端子電極 1 4の間に、 半田ブリ ッジが発生することを確実に低減できる そして、 図 7は、 第 3実施の形態を示す。
この第 3実施の形態は、 各端子電極における間隔ピッチ Pを、 0. 5 mmにし たサイズの固定ネッ 卜ワーク抵抗器において、 絶縁基板 2 〗 における左右両長手 側面 2 3 , 2 3 ' のうち一方の長手側面 2 3に、 絶縁基板 2 1 の上面に並べて形 成した四つの抵抗膜 2 2の一端の各々に対する個別の端子電極 2 4を、 前記間隔 ピッチ Ρ = 0 · 5 mmで形成するとともに、 この各個別端子電極 2 4の間に凹み 部 2 5を設ける一方、 前記絶縁基板 2 1 における左右両長手側面 2 3 , 2 3 ' の うち他方の長手側面 2 3 ' に、 前記四つの抵抗膜 2 2の他端に対して導体パター ン 2 8を介して電気的に接続した少なくとも一つの共通端子電極 2 4 ' を各々形 成し、 更に、 前記絶縁基板 2 1 の上面に、 力バーコ一卜 2 7を形成して成るもの である。
この場合においても、 前記第 1 実施の形態と同様に、 前記絶縁基板 2 1 の一方 の長手側面 2 3 における各凹み部 2 5間の端子電極形成部 2 6 における幅寸法 A を、 Α = ( 0 . 5 2〜0 · 5 6 ) Χ Ρに設定する一方、 前記各凹み部 2 5 におけ る幅寸法 Bを、 B = ( 0 . 4 8〜0 . 4 4 ) x Pに設定することにょリ、 前記と 同様に、 前記各端子電極形成部 2 6 に、 欠け又は割れ等の欠損が発生することを 確実に低減できる一方、 プリン 卜基板等に対して半田付けにて実装するときにお いて、 前記凹み部 2 5を挟んで隣接する端子電極 2 4の間に、 半田ブリ ッジが発 生することを確実に低減できる。
なお、 この第 3実施の形態において、 絶縁基板 2 1 における他方の長手側面 2 3 ' には、 ダミーの端子電極 2 4 " と、 これに対する凹み部 2 5 ' とが、 一方の 長手側面 1 3 における個別の端子電極 2 4及び凹み部 2 5 と同じ形態にして設け られている。
また、 本発明は、 前記各実施の形態のように、 一つの絶縁基板に抵抗膜を三つ 又は四つ設けた三連又は四連式の固定ネッ 卜ワーク抵抗器に限らず、 五つ以上の 抵抗膜を設けた多連式の固定ネッ トワーク抵抗器にも適用できることはいうまで ¾ない。
図 8 は、 本発明における第 4実施の形態を示す。
この第 4実施の形態は、 長さ寸法 Lを 3 . 8 m mに幅寸法 Wを 1 . 6 m mにし た絶縁基板 3 1 における長手側面 3 3 に、 当該絶縁基板 3 1 の上面に形成した各 抵抗膜 3 2の両端に対する端子電極を形成するための端子電極形成部 3 6を、 長 手側面 3 3に沿って P = 0 . 5 m mの間隔ピッチで設けるとともに、 この各端子 電極形成部 3 6の間に、 凹み部 3 5を設けて成る多連式の固定ネッ トワーク抵抗 器の場合である。
この場合においても、 前記と同様に、 前記絶縁基板 3 1 の長手側面 3 3 に設け た各凹み部 3 5間の端子電極形成部 3 6 における幅寸法 Aを、 A = ( 0 . 5 2〜 0 . 5 6 ) X Pに設定する一方、 前記各凹み部 3 5 における幅寸法 Bを、 B = ( 0. 4 8〜 0. 4 4 ) x Pに設定することによリ、 前記と同様に、 前記各端子電 極形成部 3 6に、 欠け又は割れ等の欠損が発生することを確実に低減できる一方 、 プリン 卜基板等に対して半田付けにて実装するときにおいて、 前記凹み部 3 5 を挟んで隣接する端子電極の間に、 半田プリ ッジが発生することを確実に低減で ぎるのである。
そして、 図 9〜図 1 1 は、 本発明の第 5実施の形態を示す。
この実施の形態は、 各端子電極の相互間における間隔ピッチ Pを、 0. 4 mm にした四連式の固定ネッ 卜ワーク抵抗器に適用した場合である。
この図において、 符号 4 1 は、 平面視で、 長さ寸法 Lを 1 . 3 9 mm、 幅寸法
Wを 0. 6 mmの長方形にしたセラミ ック製の絶縁基板を示し、 この絶縁基板 4
1 の上面には、 四つの抵抗膜 4 2が、 絶縁基板 4 1 の長手方向に並べて形成され ている。
前記絶縁基板 4 〗 における左右両側の長手側面 4 3には、 前記各抵抗膜 4 2の 両端に電気的に接続する端子電極 4 4が、 前記絶縁基板 4 1 における長手方向に 沿って P = 0. 4 m mの間隔ピッチで形成されている。
また、 前記絶縁基板 4 1 における左右両長手側面 4 3のうち前記各端子電極 4 4間の部分には、 前記長手側面 4 3に沿って幅寸法 Bで、 前記長手側面 4 3から 適宜深さ寸法 Cにした凹み部 4 5が設けられている。 換言すると、 前記両長手側 面 4 3のうち各凹み部 4 5間の部分には、 長手側面 4 3に沿って幅寸法 Aの端子 電極形成部 4 6が設けられ、 前記端子電極 4 4の一部がこの端子電極形成部 4 6 に形成されている。
なお、 前記各端子電極 4 4は、 絶縁基板 4 1 における下面にも延びており、 ま た、 前記絶縁基板 4 1 の上面には、 ガラス等によるカバーコー ト 4 7が、 前記各 抵抗膜 4 2の全体を覆うように形成されている。
前記絶縁基板 4 1 における左右両長手側面 4 3のうち前記各凹み部 4 5間の各 端子電極形成部 4 6における幅寸法 Aを、 0. 1 9〜 0. 1 5 mmにするという ように、 A= P x ( 0. 4 7 5〜 0. 3 7 5 ) にする一方、 前記各凹み部 4 5に おける幅寸法 Bを、 0. 2 1 〜 0. 2 5 mmにするというように、 B = P x ( 0 . 5 2 5〜 0. 6 2 5 ) にする。 更に、 前記各凹み部 4 5における長手側面 4 3からの深さ寸法 Cを、 0. 0 7 7〜 0. 1 2 m mにするというように、 前記端子電極形成部 4 6における幅寸法 Aの 0. 5 1 2〜 0. 6 4 5倍、 つまり、 C = A x ( 0. 5 1 2〜 0. 6 4 5 ) にする。
ところで、 本発明者の実験によると、 プリ ン 卜基板等に対して半田付けにて実 装するときにおいて、 前記各端子電極 4 4のうち凹み部 4 5を挟んで隣接する端 子電極 4 4の間に半田プリ ッジが発生する率は、 前記各凹み部 4 5における幅寸 法 Bが 0. 2 0 m mである場合を境として、 前記幅寸法 Bを 0. 2 O mm以上に した場合に、 前記幅寸法 Bを 0. 2 0 m m未満にした場合の約 1 0分の 1 以下に 低減できるのであつた。
また、 本発明者の実験によると、 前記各端子電極形成部 4 6に端子電極 4 4を 導電性ペース 卜の塗布にて形成するときにおいて、 前記導電性ペース 卜が前記凹 み部 4 5内に垂れ込んで互いに繋がることが発生する率は、 前記各凹み部 4 5に おける深さ寸法 Cが約 0. 0 7 7 m mである場合を境として、 前記深さ寸法 Cを 0. 0 7 7 m m以上にした場合に、 前記幅寸法 Cを 0. 0 7 7 mm未満にした場 合の約 〗 0分の 〗 以下に低減できるのであった。
これらことから、 前記各凹み部 4 5における幅寸法 Bは、 前記した寸法に若干 の安全性を見んで、 0. 2 1 m m以上、 つまリ、 B = P x O . 5 2 5以上に設定 することが好ま しく、 また、 前記各凹み部 4 5における深さ寸法 Cは、 前記した 寸法に若干の安全性を見込んで、 0. 0 7 7 m m以上、 つまリ、 C = A X 0. 5 1 2以上に設定することが好ましいという結論を得た。
しかし、 前記各端子電極 4 4の間に半田ブリ ッジが発生する率は、 前記凹み部 4 5における幅寸法 Bを大きくすることで低減できるものの、 前記幅寸法 Bを大 きくすると、 前記端子電極形成部 4 6における幅寸法 Aは、 逆に、 小さくなリ、 また、 前記各端子電極 4 4間に導電性べ一ス トの繋がリが発生する率は、 前記凹 み部 4 5における深さ寸法 Cを大きくすることで低減できるものの、 前記深さ寸 法 Cを大きくすると、 前記端子電極形成部 4 6における長さ寸法が増大するとい うように、 前記端子電極形成部 4 6が細長い形状になるから、 この端子電極形成 部 4 6に欠け又は折れが発生する率が高くなるばかリ、 前記凹み部 4 5における 深さ寸法 Cを大きくすることで、 絶縁基板 4 1 が、 当該絶縁基板 4 1 のうちその 両側の前記凹み部 4 5の部分において割れることが発生する率が高くなる。 そこで、 本発明者は、 前記端子電極形成部 4 6における幅寸法 Aと、 前記凹み 部 4 5における深さ寸法 Cとの関係について実験を行った。
その結果、 前記端子電極形成部 4 6における幅寸法 Aを、 0 . 1 5 m m以上、 つまリ、 A = P X 0 . 3 7 5以上に設定する一方、 前記凹み部 4 5における深さ 寸法 Cを、 0 . 1 2 m m以下、 つまリ、 C = A x O . 6 4 5以下に設定すること によリ、 前記端子電極形成部 4 6に欠け又は折れが発生する率と、 前記絶縁基板 4 1 か凹み部 4 5の部分において割れることが発生する率との両方を、 同時に大 幅に低減できるのであった。

Claims

言青求の範囲
1 . 平面視で長方形にした絶縁基板の上面に、 少なくとも三つの抵抗膜が絶縁基 板の長手方向に適宜間隔ピツチで形成される一方、 前記絶縁基板における長手側 面に、 前記各抵抗膜に対する端子電極が形成されるとともに、 この端子電極間の 部分に凹み部が設けられてぉリ、 更に、 前記各端子電極の前記長手側面に沿った 間隔ピッチが 0 . 5 m m以上である固定ネッ 卜ワーク抵抗器において、
前記各凹み部における前記長手側面に沿つた幅寸法を、 前記各端子電極におけ る間隔ピッチの 0 . 4 4〜 0 . 4 8倍に設定する一方、 前記凹み部間の端子電極 形成部における前記長手側面に沿つた幅寸法を、 前記各端子電極における間隔ピ ツチの 0 . 5 6 〜 0 . 5 2倍に設定することを特徴とする固定ネッ トワーク抵抗 器。
2 . 前記絶縁基板における左右両長手側面に、 前記端子電極、 凹み部及び端子電 極形成部を備えていることを特徴とする前記請求の範囲 1 に記載した固定ネッ ト ヮ一ク抵抗器。
3 . 前記絶縁基板における左右両長手側面のうち少なくとも一方における長手側 面に、 前記端子電極、 凹み部及び端子電極形成部を備えていることを特徴とする 前記請求の範囲 1 に記載した固定ネッ 卜ワーク抵抗器。
4 . 前記各端子電極における間隔ピッチが、 0 . 5 m m又は略 0 . 5 m mである ことを特徴とする前記請求の範囲 1 〜 3のいずれかに記載した固定ネッ 卜ワーク 抵抗器。
5 . 前記絶縁基板における長さ寸法 Lが略 2 . 0 m mで、 幅寸法 Wが略 1 . 0 m mであることを特徴とする前記請求の範囲 1 〜 3のいずれかに記載した固定ネッ トワーク抵抗器。
6 . 前記絶縁基板における長さ寸法 Lが略 3 . 8 m mで、 幅寸法 Wが略 1 . 6 m mであることを特徴とする前記請求の範囲 1 〜 3のいずれかに記載した固定ネッ 卜ワーク抵抗器。
7 . 平面視で長方形にした絶縁基板の上面に、 少なくとも三つの抵抗膜が絶縁基 板の長手方向に適宜間隔ピツチで形成される一方、 前記絶縁基板における長手側 面に、 前記各抵抗膜に対する端子電極が形成されるとともに、 この端子電極間の 部分に凹み部が設けられておリ、 更に、 前記各端子電極の前記長手側面に沿った 間隔ピッチが 0 . 4 m m以下である固定ネッ 卜ワーク抵抗器において、
前記凹み部における前記絶縁基板の長手側面に沿つた幅寸法を、 前記各端子電 極における間隔ピッチの 0 . 5 2 5〜 0 . 6 2 5倍に、 前記絶縁基板における長 手側面のうち前記各凹み部間の端子電極形成部における幅寸法を、 前記各端子電 極における間隔ピッチの 0 . 4 7 5〜 0 . 3 7 5倍に設定することを特徴とする 固定ネッ 卜ワーク抵抗器。
8 . 前記凹み部における前記絶縁基板の長手側面からの深さ寸法を、 前記端子電 極形成部における幅寸法の 0. 5 1 2〜 0 . 6 4 5倍に設定することを特徴とす る前記請求の範囲 7に記載した固定ネッ 卜ワーク抵抗器。
9 . 前記凹み部における前記絶縁基板の長手側面に沿った幅寸法を、 0 . 2 1 〜 0 . 2 5 mmにし、 前記絶縁基板における長手側面のうち前記各凹み部間の端子 電極形成部における幅寸法を、 0 . 1 9 ~ 0 . 〗 5 m mにしたことを特徴とする 前記請求の範囲 7 に記載した固定ネッ 卜ワーク抵抗器。
1 0 . 前記凹み部における前記絶縁基板の長手側面からの深さ寸法を、 0 . 0 7 了〜 0 . 1 2 mmにすることを特徴とする前記請求の範囲 8 に記載した固定ネッ 卜ワーク抵抗器。
PCT/JP2003/013749 2002-10-31 2003-10-28 固定ネットワーク抵抗器 Ceased WO2004040591A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2003275693A AU2003275693A1 (en) 2002-10-31 2003-10-28 Fixed network resistor
US10/533,035 US7227443B2 (en) 2002-10-31 2003-10-28 Fixed network resistor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002317591A JP2004153074A (ja) 2002-10-31 2002-10-31 固定ネットワーク抵抗器
JP2002-317591 2002-10-31
JP2003-318684 2003-09-10
JP2003318684A JP2005086105A (ja) 2003-09-10 2003-09-10 固定ネットワーク抵抗器

Publications (1)

Publication Number Publication Date
WO2004040591A1 true WO2004040591A1 (ja) 2004-05-13

Family

ID=32232665

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/013749 Ceased WO2004040591A1 (ja) 2002-10-31 2003-10-28 固定ネットワーク抵抗器

Country Status (3)

Country Link
US (1) US7227443B2 (ja)
AU (1) AU2003275693A1 (ja)
WO (1) WO2004040591A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI606468B (zh) * 2017-06-03 2017-11-21 可調式雙面排阻電阻器裝置及其製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843216B1 (ko) * 2006-12-11 2008-07-02 삼성전자주식회사 솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를포함하는 반도체 모듈
JP6176817B2 (ja) 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ
CN104078173A (zh) * 2013-03-29 2014-10-01 三星电机株式会社 片式电阻器
KR20160014862A (ko) 2014-07-29 2016-02-12 삼성전자주식회사 어레이 레지스터 및 반도체 메모리 모듈
KR20160052283A (ko) * 2014-11-04 2016-05-12 삼성전기주식회사 저항 소자, 그 제조방법 및 저항 소자의 실장 기판
KR101670140B1 (ko) * 2014-12-15 2016-10-27 삼성전기주식회사 저항 소자, 그 제조방법 및 저항 소자의 실장 기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001143913A (ja) * 1999-11-11 2001-05-25 Matsushita Electric Ind Co Ltd 多連チップ抵抗器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486738A (en) * 1982-02-16 1984-12-04 General Electric Ceramics, Inc. High reliability electrical components
JPH0288206A (ja) 1988-09-26 1990-03-28 Sharp Corp 断熱箱体の製造方法
JPH0618123B2 (ja) 1989-08-01 1994-03-09 ローム株式会社 ネットワーク抵抗器
JPH05243020A (ja) * 1992-03-02 1993-09-21 Rohm Co Ltd チップネットワーク型抵抗器
US5521576A (en) * 1993-10-06 1996-05-28 Collins; Franklyn M. Fine-line thick film resistors and resistor networks and method of making same
JPH09306710A (ja) 1996-05-13 1997-11-28 Rohm Co Ltd チップネットワーク電子部品
US5844468A (en) 1996-05-13 1998-12-01 Rohm Co. Ltd. Chip network electronic component
US5850171A (en) * 1996-08-05 1998-12-15 Cyntec Company Process for manufacturing resistor-networks with higher circuit density, smaller input/output pitches, and lower precision tolerance
JP2006278903A (ja) * 2005-03-30 2006-10-12 Rohm Co Ltd 二連チップ抵抗器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001143913A (ja) * 1999-11-11 2001-05-25 Matsushita Electric Ind Co Ltd 多連チップ抵抗器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI606468B (zh) * 2017-06-03 2017-11-21 可調式雙面排阻電阻器裝置及其製造方法

Also Published As

Publication number Publication date
AU2003275693A1 (en) 2004-05-25
US7227443B2 (en) 2007-06-05
US20050285713A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
JPH11144904A (ja) チップ電子部品
JP4078042B2 (ja) 複数の素子を有するチップ型電子部品の製造方法
CN100353467C (zh) 多联片状电阻的制造方法
WO2004040591A1 (ja) 固定ネットワーク抵抗器
US5844468A (en) Chip network electronic component
CN101258564B (zh) 芯片电阻器及其制造方法
US8455769B2 (en) Electronic component and method of mounting the same
KR20080043268A (ko) 칩 저항기 및 그 제조 방법
EP1950771A1 (en) Chip resistor and its manufacturing method
JP4050496B2 (ja) チップ抵抗器の製造方法
JPH1092601A (ja) 表面実装型電子部品の端子電極とその製造方法
JP2007049071A (ja) チップ抵抗器とその製造方法
JPH09306710A (ja) チップネットワーク電子部品
JP2004153074A (ja) 固定ネットワーク抵抗器
JP2005086105A (ja) 固定ネットワーク抵抗器
JPH10199703A (ja) チップ抵抗器用基板とチップ抵抗器の製造方法
JP4057960B2 (ja) 多数個取り配線基板
JPH11214206A (ja) ネットワーク抵抗器
JP3065743B2 (ja) 電子部品用セラミック製絶縁基板の製造方法
JP2000357604A (ja) 集合基板
JP5166685B2 (ja) チップ抵抗器とのその製造方法
JP3801843B2 (ja) 配線基板の製造方法
JP4867325B2 (ja) チップ形ネットワーク電子部品の製造方法
JP2000188204A (ja) 抵抗器およびその製造方法
JPH10321404A (ja) 抵抗器およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20038A06433

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10533035

Country of ref document: US

122 Ep: pct application non-entry in european phase